Classic Timing Analyzer report for Ozy_Janus
Sat Jul 30 11:50:35 2011
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'
  7. Clock Setup: 'IF_clk'
  8. Clock Setup: 'C5'
  9. Clock Setup: 'SPI_SCK'
 10. Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 11. Clock Hold: 'IF_clk'
 12. Clock Hold: 'C5'
 13. Clock Hold: 'SPI_SCK'
 14. tsu
 15. tco
 16. tpd
 17. th
 18. Ignored Timing Assignments
 19. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+
; Type                                                      ; Slack     ; Required Time                    ; Actual Time                      ; From                                                         ; To                                                      ; From Clock                                 ; To Clock                                   ; Failed Paths ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+
; Worst-case tsu                                            ; N/A       ; None                             ; 8.692 ns                         ; MDOUT[0]                                                     ; NWire_rcv:MDC[0].M_IQ|d0                                ; --                                         ; IF_clk                                     ; 0            ;
; Worst-case tco                                            ; N/A       ; None                             ; 19.867 ns                        ; led_blinker:BLINK_D1|led_timer[3]                            ; DEBUG_LED0                                              ; IF_clk                                     ; --                                         ; 0            ;
; Worst-case tpd                                            ; N/A       ; None                             ; 11.339 ns                        ; SDOBACK                                                      ; FX2_PE1                                                 ; --                                         ; --                                         ; 0            ;
; Worst-case th                                             ; N/A       ; None                             ; -1.396 ns                        ; C5                                                           ; I2S_rcv:J_IQ|bc0                                        ; --                                         ; IF_clk                                     ; 0            ;
; Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0' ; -0.402 ns ; 144.01 MHz ( period = 6.944 ns ) ; 136.13 MHz ( period = 7.346 ns ) ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]                           ; NWire_rcv:MDC[2].M_IQ|tb_width[10]                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 33           ;
; Clock Setup: 'IF_clk'                                     ; -0.034 ns ; 48.00 MHz ( period = 20.833 ns ) ; N/A                              ; NWire_rcv:MDC[0].M_IQ|idata[45]                              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk                                     ; 1            ;
; Clock Setup: 'C5'                                         ; 72.244 ns ; 12.29 MHz ( period = 81.366 ns ) ; 109.63 MHz ( period = 9.122 ns ) ; I2S_xmit:J_LRAudio|TLV_state~2                               ; I2S_xmit:J_LRAudio|last_data[23]                        ; C5                                         ; C5                                         ; 0            ;
; Clock Setup: 'SPI_SCK'                                    ; 76.974 ns ; 12.29 MHz ( period = 81.366 ns ) ; 227.69 MHz ( period = 4.392 ns ) ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7] ; SPI_SCK                                    ; SPI_SCK                                    ; 0            ;
; Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'  ; 0.499 ns  ; 144.01 MHz ( period = 6.944 ns ) ; N/A                              ; NWire_rcv:MDC[2].M_IQ|TB_state~4                             ; NWire_rcv:MDC[2].M_IQ|TB_state~4                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0            ;
; Clock Hold: 'IF_clk'                                      ; 0.499 ns  ; 48.00 MHz ( period = 20.833 ns ) ; N/A                              ; CC_address[0]                                                ; CC_address[0]                                           ; IF_clk                                     ; IF_clk                                     ; 0            ;
; Clock Hold: 'C5'                                          ; 0.499 ns  ; 12.29 MHz ( period = 81.366 ns ) ; N/A                              ; I2S_xmit:J_IQPWM|bit_count[1]                                ; I2S_xmit:J_IQPWM|bit_count[1]                           ; C5                                         ; C5                                         ; 0            ;
; Clock Hold: 'SPI_SCK'                                     ; 0.499 ns  ; 12.29 MHz ( period = 81.366 ns ) ; N/A                              ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7] ; SPI_SCK                                    ; SPI_SCK                                    ; 0            ;
; Total number of failed paths                              ;           ;                                  ;                                  ;                                                              ;                                                         ;                                            ;                                            ; 34           ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+
; Option                                                                                               ; Setting            ; From ; To                       ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+
; Device Name                                                                                          ; EP2C8Q208C8        ;      ;                          ;             ;
; Timing Models                                                                                        ; Final              ;      ;                          ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;                          ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;                          ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;                          ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;                          ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;                          ;             ;
; fmax Requirement                                                                                     ; 96 MHz             ;      ;                          ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;                          ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;                          ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;                          ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;                          ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;                          ;             ;
; Number of source nodes to report per destination node                                                ; 20                 ;      ;                          ;             ;
; Number of destination nodes to report                                                                ; 20                 ;      ;                          ;             ;
; Number of paths to report                                                                            ; 200                ;      ;                          ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;                          ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;                          ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;                          ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;                          ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; On                 ;      ;                          ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;                          ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;                          ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;                          ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;                          ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:P_MIC|pass     ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:P_MIC|tb_width ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:SPD|pass       ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:SPD|tb_width   ;             ;
; Clock Settings                                                                                       ; C12_clk            ;      ; C5                       ;             ;
; Clock Settings                                                                                       ; IF_clk             ;      ; IF_clk                   ;             ;
; Clock Settings                                                                                       ; SPI_SCK            ;      ; SPI_SCK                  ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                                             ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; Clock Node Name                            ; Clock Setting Name ; Type       ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset    ; Phase offset ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ;                    ; PLL output ; 144.01 MHz       ; 0.000 ns      ; 0.000 ns     ; IF_clk   ; 3                     ; 1                   ; -2.398 ns ;              ;
; IF_clk                                     ; IF_clk             ; User Pin   ; 48.0 MHz         ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; C5                                         ; C12_clk            ; User Pin   ; 12.29 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; SPI_SCK                                    ; SPI_SCK            ; User Pin   ; 12.29 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                             ; To                                               ; From Clock                                 ; To Clock                                   ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+
; -0.402 ns                               ; 136.13 MHz ( period = 7.346 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 7.094 ns                ;
; -0.397 ns                               ; 136.22 MHz ( period = 7.341 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 7.090 ns                ;
; -0.359 ns                               ; 136.93 MHz ( period = 7.303 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][9]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 7.045 ns                ;
; -0.288 ns                               ; 138.27 MHz ( period = 7.232 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][9]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.974 ns                ;
; -0.251 ns                               ; 138.99 MHz ( period = 7.195 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.939 ns                ;
; -0.234 ns                               ; 139.31 MHz ( period = 7.178 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.926 ns                ;
; -0.229 ns                               ; 139.41 MHz ( period = 7.173 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.922 ns                ;
; -0.207 ns                               ; 139.84 MHz ( period = 7.151 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][9]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.893 ns                ;
; -0.191 ns                               ; 140.15 MHz ( period = 7.135 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.877 ns                ;
; -0.189 ns                               ; 140.19 MHz ( period = 7.133 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.875 ns                ;
; -0.180 ns                               ; 140.37 MHz ( period = 7.124 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.869 ns                ;
; -0.136 ns                               ; 141.24 MHz ( period = 7.080 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.797 ns                ;
; -0.120 ns                               ; 141.56 MHz ( period = 7.064 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.806 ns                ;
; -0.118 ns                               ; 141.60 MHz ( period = 7.062 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.804 ns                ;
; -0.116 ns                               ; 141.64 MHz ( period = 7.060 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.807 ns                ;
; -0.107 ns                               ; 141.82 MHz ( period = 7.051 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_59 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.799 ns                ;
; -0.105 ns                               ; 141.86 MHz ( period = 7.049 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.793 ns                ;
; -0.079 ns                               ; 142.39 MHz ( period = 7.023 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_50  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.699 ns                  ; 6.778 ns                ;
; -0.079 ns                               ; 142.39 MHz ( period = 7.023 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_42  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.699 ns                  ; 6.778 ns                ;
; -0.074 ns                               ; 142.49 MHz ( period = 7.018 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_50  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.700 ns                  ; 6.774 ns                ;
; -0.074 ns                               ; 142.49 MHz ( period = 7.018 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_42  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.700 ns                  ; 6.774 ns                ;
; -0.070 ns                               ; 142.57 MHz ( period = 7.014 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]~_Duplicate_53  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.731 ns                ;
; -0.059 ns                               ; 142.80 MHz ( period = 7.003 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.731 ns                ;
; -0.054 ns                               ; 142.90 MHz ( period = 6.998 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.673 ns                  ; 6.727 ns                ;
; -0.047 ns                               ; 143.04 MHz ( period = 6.991 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.735 ns                ;
; -0.039 ns                               ; 143.20 MHz ( period = 6.983 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.725 ns                ;
; -0.037 ns                               ; 143.25 MHz ( period = 6.981 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.723 ns                ;
; -0.022 ns                               ; 143.55 MHz ( period = 6.966 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][1]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.714 ns                ;
; -0.020 ns                               ; 143.60 MHz ( period = 6.964 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.712 ns                ;
; -0.015 ns                               ; 143.70 MHz ( period = 6.959 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.678 ns                ;
; -0.012 ns                               ; 143.76 MHz ( period = 6.956 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.713 ns                ;
; -0.010 ns                               ; 143.80 MHz ( period = 6.954 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.711 ns                ;
; -0.007 ns                               ; 143.86 MHz ( period = 6.951 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.693 ns                ;
; 0.005 ns                                ; 144.11 MHz ( period = 6.939 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.688 ns                ;
; 0.012 ns                                ; 144.26 MHz ( period = 6.932 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.676 ns                ;
; 0.019 ns                                ; 144.40 MHz ( period = 6.925 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.673 ns                ;
; 0.019 ns                                ; 144.40 MHz ( period = 6.925 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.669 ns                ;
; 0.024 ns                                ; 144.51 MHz ( period = 6.920 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.669 ns                ;
; 0.024 ns                                ; 144.51 MHz ( period = 6.920 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.664 ns                ;
; 0.028 ns                                ; 144.59 MHz ( period = 6.916 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.659 ns                ;
; 0.033 ns                                ; 144.70 MHz ( period = 6.911 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.655 ns                ;
; 0.035 ns                                ; 144.74 MHz ( period = 6.909 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[4]                ; NWire_rcv:MDC[0].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.637 ns                ;
; 0.041 ns                                ; 144.86 MHz ( period = 6.903 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.620 ns                ;
; 0.043 ns                                ; 144.91 MHz ( period = 6.901 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.643 ns                ;
; 0.051 ns                                ; 145.07 MHz ( period = 6.893 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[1]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.702 ns                  ; 6.651 ns                ;
; 0.051 ns                                ; 145.07 MHz ( period = 6.893 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]~_Duplicate_53  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.612 ns                ;
; 0.054 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.634 ns                ;
; 0.056 ns                                ; 145.18 MHz ( period = 6.888 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[1]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.703 ns                  ; 6.647 ns                ;
; 0.057 ns                                ; 145.20 MHz ( period = 6.887 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.632 ns                ;
; 0.059 ns                                ; 145.24 MHz ( period = 6.885 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.629 ns                ;
; 0.061 ns                                ; 145.29 MHz ( period = 6.883 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_59 ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.631 ns                ;
; 0.061 ns                                ; 145.29 MHz ( period = 6.883 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][7]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.625 ns                ;
; 0.064 ns                                ; 145.35 MHz ( period = 6.880 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.622 ns                ;
; 0.071 ns                                ; 145.50 MHz ( period = 6.873 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[5]                ; NWire_rcv:MDC[0].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.601 ns                ;
; 0.076 ns                                ; 145.60 MHz ( period = 6.868 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.613 ns                ;
; 0.076 ns                                ; 145.60 MHz ( period = 6.868 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.610 ns                ;
; 0.078 ns                                ; 145.65 MHz ( period = 6.866 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[5]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.614 ns                ;
; 0.079 ns                                ; 145.67 MHz ( period = 6.865 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.584 ns                ;
; 0.081 ns                                ; 145.71 MHz ( period = 6.863 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.606 ns                ;
; 0.083 ns                                ; 145.75 MHz ( period = 6.861 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[5]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.610 ns                ;
; 0.086 ns                                ; 145.82 MHz ( period = 6.858 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[4]                ; NWire_rcv:MDC[2].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.697 ns                  ; 6.611 ns                ;
; 0.092 ns                                ; 145.94 MHz ( period = 6.852 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.576 ns                ;
; 0.099 ns                                ; 146.09 MHz ( period = 6.845 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.588 ns                ;
; 0.099 ns                                ; 146.09 MHz ( period = 6.845 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.594 ns                ;
; 0.104 ns                                ; 146.20 MHz ( period = 6.840 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_47 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.557 ns                ;
; 0.104 ns                                ; 146.20 MHz ( period = 6.840 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.584 ns                ;
; 0.105 ns                                ; 146.22 MHz ( period = 6.839 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.583 ns                ;
; 0.113 ns                                ; 146.39 MHz ( period = 6.831 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.578 ns                ;
; 0.114 ns                                ; 146.41 MHz ( period = 6.830 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.573 ns                ;
; 0.114 ns                                ; 146.41 MHz ( period = 6.830 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.572 ns                ;
; 0.117 ns                                ; 146.48 MHz ( period = 6.827 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.544 ns                ;
; 0.118 ns                                ; 146.50 MHz ( period = 6.826 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.570 ns                ;
; 0.119 ns                                ; 146.52 MHz ( period = 6.825 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.573 ns                ;
; 0.124 ns                                ; 146.63 MHz ( period = 6.820 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.569 ns                ;
; 0.125 ns                                ; 146.65 MHz ( period = 6.819 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.563 ns                ;
; 0.132 ns                                ; 146.80 MHz ( period = 6.812 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.703 ns                  ; 6.571 ns                ;
; 0.132 ns                                ; 146.80 MHz ( period = 6.812 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][7]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.554 ns                ;
; 0.137 ns                                ; 146.91 MHz ( period = 6.807 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.554 ns                ;
; 0.145 ns                                ; 147.08 MHz ( period = 6.799 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]~_Duplicate_53  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.518 ns                ;
; 0.145 ns                                ; 147.08 MHz ( period = 6.799 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.541 ns                ;
; 0.146 ns                                ; 147.10 MHz ( period = 6.798 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][1]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.546 ns                ;
; 0.147 ns                                ; 147.12 MHz ( period = 6.797 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.539 ns                ;
; 0.148 ns                                ; 147.15 MHz ( period = 6.796 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.543 ns                ;
; 0.148 ns                                ; 147.15 MHz ( period = 6.796 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.544 ns                ;
; 0.152 ns                                ; 147.23 MHz ( period = 6.792 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][9]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.549 ns                ;
; 0.152 ns                                ; 147.23 MHz ( period = 6.792 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.535 ns                ;
; 0.156 ns                                ; 147.32 MHz ( period = 6.788 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.507 ns                ;
; 0.156 ns                                ; 147.32 MHz ( period = 6.788 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.532 ns                ;
; 0.158 ns                                ; 147.36 MHz ( period = 6.786 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][9]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.543 ns                ;
; 0.163 ns                                ; 147.47 MHz ( period = 6.781 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.669 ns                  ; 6.506 ns                ;
; 0.169 ns                                ; 147.60 MHz ( period = 6.775 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.492 ns                ;
; 0.170 ns                                ; 147.62 MHz ( period = 6.774 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][1]~_Duplicate_60 ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.517 ns                ;
; 0.172 ns                                ; 147.67 MHz ( period = 6.772 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.529 ns                ;
; 0.174 ns                                ; 147.71 MHz ( period = 6.770 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.515 ns                ;
; 0.180 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.507 ns                ;
; 0.183 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]~_Duplicate_53  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.478 ns                ;
; 0.183 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.505 ns                ;
; 0.185 ns                                ; 147.95 MHz ( period = 6.759 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[5]                ; NWire_rcv:MDC[2].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.697 ns                  ; 6.512 ns                ;
; 0.185 ns                                ; 147.95 MHz ( period = 6.759 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.503 ns                ;
; 0.185 ns                                ; 147.95 MHz ( period = 6.759 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.502 ns                ;
; 0.188 ns                                ; 148.02 MHz ( period = 6.756 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]~_Duplicate_58 ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.498 ns                ;
; 0.189 ns                                ; 148.04 MHz ( period = 6.755 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.499 ns                ;
; 0.195 ns                                ; 148.17 MHz ( period = 6.749 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.491 ns                ;
; 0.199 ns                                ; 148.26 MHz ( period = 6.745 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.464 ns                ;
; 0.199 ns                                ; 148.26 MHz ( period = 6.745 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.487 ns                ;
; 0.200 ns                                ; 148.28 MHz ( period = 6.744 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; NWire_rcv:MDC[1].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.471 ns                ;
; 0.203 ns                                ; 148.35 MHz ( period = 6.741 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; NWire_rcv:MDC[0].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.707 ns                  ; 6.504 ns                ;
; 0.206 ns                                ; 148.41 MHz ( period = 6.738 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.482 ns                ;
; 0.207 ns                                ; 148.43 MHz ( period = 6.737 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.702 ns                  ; 6.495 ns                ;
; 0.209 ns                                ; 148.48 MHz ( period = 6.735 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]~_Duplicate_61 ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.478 ns                ;
; 0.212 ns                                ; 148.54 MHz ( period = 6.732 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.703 ns                  ; 6.491 ns                ;
; 0.212 ns                                ; 148.54 MHz ( period = 6.732 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_52  ; NWire_rcv:MDC[0].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.460 ns                ;
; 0.213 ns                                ; 148.57 MHz ( period = 6.731 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][7]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.473 ns                ;
; 0.216 ns                                ; 148.63 MHz ( period = 6.728 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_59 ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_50  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.699 ns                  ; 6.483 ns                ;
; 0.216 ns                                ; 148.63 MHz ( period = 6.728 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_59 ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_42  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.699 ns                  ; 6.483 ns                ;
; 0.219 ns                                ; 148.70 MHz ( period = 6.725 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.474 ns                ;
; 0.221 ns                                ; 148.74 MHz ( period = 6.723 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.465 ns                ;
; 0.222 ns                                ; 148.77 MHz ( period = 6.722 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.479 ns                ;
; 0.224 ns                                ; 148.81 MHz ( period = 6.720 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; NWire_rcv:MDC[1].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.446 ns                ;
; 0.225 ns                                ; 148.83 MHz ( period = 6.719 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_47 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.438 ns                ;
; 0.226 ns                                ; 148.85 MHz ( period = 6.718 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[6]                ; NWire_rcv:MDC[2].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.697 ns                  ; 6.471 ns                ;
; 0.227 ns                                ; 148.88 MHz ( period = 6.717 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.461 ns                ;
; 0.228 ns                                ; 148.90 MHz ( period = 6.716 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.458 ns                ;
; 0.231 ns                                ; 148.96 MHz ( period = 6.713 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_50  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.696 ns                  ; 6.465 ns                ;
; 0.231 ns                                ; 148.96 MHz ( period = 6.713 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_42  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.696 ns                  ; 6.465 ns                ;
; 0.233 ns                                ; 149.01 MHz ( period = 6.711 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.703 ns                  ; 6.470 ns                ;
; 0.233 ns                                ; 149.01 MHz ( period = 6.711 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.454 ns                ;
; 0.234 ns                                ; 149.03 MHz ( period = 6.710 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.459 ns                ;
; 0.236 ns                                ; 149.08 MHz ( period = 6.708 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; NWire_rcv:MDC[1].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.434 ns                ;
; 0.236 ns                                ; 149.08 MHz ( period = 6.708 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_59 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.436 ns                ;
; 0.238 ns                                ; 149.12 MHz ( period = 6.706 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.430 ns                ;
; 0.240 ns                                ; 149.16 MHz ( period = 6.704 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][7]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.461 ns                ;
; 0.241 ns                                ; 149.19 MHz ( period = 6.703 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][1]~_Duplicate_60 ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.446 ns                ;
; 0.244 ns                                ; 149.25 MHz ( period = 6.700 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; NWire_rcv:MDC[0].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.428 ns                ;
; 0.250 ns                                ; 149.39 MHz ( period = 6.694 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.413 ns                ;
; 0.255 ns                                ; 149.50 MHz ( period = 6.689 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.446 ns                ;
; 0.259 ns                                ; 149.59 MHz ( period = 6.685 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.430 ns                ;
; 0.259 ns                                ; 149.59 MHz ( period = 6.685 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]~_Duplicate_58 ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.427 ns                ;
; 0.260 ns                                ; 149.61 MHz ( period = 6.684 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.702 ns                  ; 6.442 ns                ;
; 0.263 ns                                ; 149.68 MHz ( period = 6.681 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.425 ns                ;
; 0.263 ns                                ; 149.68 MHz ( period = 6.681 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.425 ns                ;
; 0.265 ns                                ; 149.72 MHz ( period = 6.679 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]~_Duplicate_53  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.398 ns                ;
; 0.266 ns                                ; 149.75 MHz ( period = 6.678 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.426 ns                ;
; 0.266 ns                                ; 149.75 MHz ( period = 6.678 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.421 ns                ;
; 0.269 ns                                ; 149.81 MHz ( period = 6.675 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]~_Duplicate_59 ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.417 ns                ;
; 0.270 ns                                ; 149.84 MHz ( period = 6.674 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.418 ns                ;
; 0.270 ns                                ; 149.84 MHz ( period = 6.674 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.416 ns                ;
; 0.271 ns                                ; 149.86 MHz ( period = 6.673 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.422 ns                ;
; 0.271 ns                                ; 149.86 MHz ( period = 6.673 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.417 ns                ;
; 0.272 ns                                ; 149.88 MHz ( period = 6.672 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[7]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.416 ns                ;
; 0.272 ns                                ; 149.88 MHz ( period = 6.672 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; NWire_rcv:MDC[1].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.399 ns                ;
; 0.280 ns                                ; 150.06 MHz ( period = 6.664 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.412 ns                ;
; 0.280 ns                                ; 150.06 MHz ( period = 6.664 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]~_Duplicate_61 ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.407 ns                ;
; 0.289 ns                                ; 150.26 MHz ( period = 6.655 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[3]~_Duplicate_57  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.412 ns                ;
; 0.289 ns                                ; 150.26 MHz ( period = 6.655 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.398 ns                ;
; 0.291 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]~_Duplicate_59 ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.662 ns                  ; 6.371 ns                ;
; 0.292 ns                                ; 150.33 MHz ( period = 6.652 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.394 ns                ;
; 0.293 ns                                ; 150.35 MHz ( period = 6.651 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.702 ns                  ; 6.409 ns                ;
; 0.294 ns                                ; 150.38 MHz ( period = 6.650 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[3]~_Duplicate_57  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.702 ns                  ; 6.408 ns                ;
; 0.294 ns                                ; 150.38 MHz ( period = 6.650 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.367 ns                ;
; 0.294 ns                                ; 150.38 MHz ( period = 6.650 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.392 ns                ;
; 0.297 ns                                ; 150.44 MHz ( period = 6.647 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.703 ns                  ; 6.406 ns                ;
; 0.299 ns                                ; 150.49 MHz ( period = 6.645 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.364 ns                ;
; 0.299 ns                                ; 150.49 MHz ( period = 6.645 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.392 ns                ;
; 0.301 ns                                ; 150.53 MHz ( period = 6.643 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][1]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_50  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.699 ns                  ; 6.398 ns                ;
; 0.301 ns                                ; 150.53 MHz ( period = 6.643 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][1]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_42  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.699 ns                  ; 6.398 ns                ;
; 0.301 ns                                ; 150.53 MHz ( period = 6.643 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.392 ns                ;
; 0.303 ns                                ; 150.58 MHz ( period = 6.641 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_50  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.699 ns                  ; 6.396 ns                ;
; 0.303 ns                                ; 150.58 MHz ( period = 6.641 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_42  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.699 ns                  ; 6.396 ns                ;
; 0.308 ns                                ; 150.69 MHz ( period = 6.636 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.380 ns                ;
; 0.309 ns                                ; 150.72 MHz ( period = 6.635 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][8]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.379 ns                ;
; 0.311 ns                                ; 150.76 MHz ( period = 6.633 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]~_Duplicate_59 ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.381 ns                ;
; 0.312 ns                                ; 150.78 MHz ( period = 6.632 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[5]~_Duplicate_43  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.374 ns                ;
; 0.312 ns                                ; 150.78 MHz ( period = 6.632 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.375 ns                ;
; 0.313 ns                                ; 150.81 MHz ( period = 6.631 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.375 ns                ;
; 0.313 ns                                ; 150.81 MHz ( period = 6.631 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][6]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.380 ns                ;
; 0.314 ns                                ; 150.83 MHz ( period = 6.630 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_59 ; NWire_rcv:MDC[2].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.378 ns                ;
; 0.317 ns                                ; 150.90 MHz ( period = 6.627 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.662 ns                  ; 6.345 ns                ;
; 0.319 ns                                ; 150.94 MHz ( period = 6.625 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_47 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.344 ns                ;
; 0.319 ns                                ; 150.94 MHz ( period = 6.625 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][8]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.367 ns                ;
; 0.319 ns                                ; 150.94 MHz ( period = 6.625 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.374 ns                ;
; 0.320 ns                                ; 150.97 MHz ( period = 6.624 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.381 ns                ;
; 0.321 ns                                ; 150.99 MHz ( period = 6.623 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][1]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.351 ns                ;
; 0.322 ns                                ; 151.01 MHz ( period = 6.622 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.379 ns                ;
; 0.322 ns                                ; 151.01 MHz ( period = 6.622 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.341 ns                ;
; 0.322 ns                                ; 151.01 MHz ( period = 6.622 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][1]~_Duplicate_60 ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.365 ns                ;
; 0.323 ns                                ; 151.03 MHz ( period = 6.621 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.349 ns                ;
; 0.328 ns                                ; 151.15 MHz ( period = 6.616 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.693 ns                  ; 6.365 ns                ;
; 0.329 ns                                ; 151.17 MHz ( period = 6.615 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.360 ns                ;
; 0.333 ns                                ; 151.26 MHz ( period = 6.611 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][9]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.355 ns                ;
; 0.335 ns                                ; 151.31 MHz ( period = 6.609 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.703 ns                  ; 6.368 ns                ;
; 0.337 ns                                ; 151.35 MHz ( period = 6.607 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.355 ns                ;
; 0.340 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]~_Duplicate_58 ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.346 ns                ;
; 0.340 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]~_Duplicate_59 ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.346 ns                ;
; 0.342 ns                                ; 151.47 MHz ( period = 6.602 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][0]~_Duplicate_58 ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.662 ns                  ; 6.320 ns                ;
; 0.342 ns                                ; 151.47 MHz ( period = 6.602 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.350 ns                ;
; 0.345 ns                                ; 151.54 MHz ( period = 6.599 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][7]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.316 ns                ;
; 0.346 ns                                ; 151.56 MHz ( period = 6.598 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_59 ; NWire_rcv:MDC[2].M_IQ|tb_width[1]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.702 ns                  ; 6.356 ns                ;
; 0.346 ns                                ; 151.56 MHz ( period = 6.598 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.341 ns                ;
; 0.347 ns                                ; 151.58 MHz ( period = 6.597 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[7]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.340 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                  ;                                                  ;                                            ;                                            ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'IF_clk'                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                                                                                          ; From Clock                                 ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+
; -0.034 ns                               ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[45] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 2.522 ns                ;
; 0.104 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[34] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[34]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.476 ns                  ; 2.372 ns                ;
; 0.178 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[23] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[23]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 2.320 ns                ;
; 0.178 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[31] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[31]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 2.307 ns                ;
; 0.249 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[39] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[39]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.508 ns                  ; 2.259 ns                ;
; 0.277 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[44] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[44]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.474 ns                  ; 2.197 ns                ;
; 0.325 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[29] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[29]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.500 ns                  ; 2.175 ns                ;
; 0.327 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[25] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[25]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 2.157 ns                ;
; 0.375 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[13] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[13]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.499 ns                  ; 2.124 ns                ;
; 0.378 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[40] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[40]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.500 ns                  ; 2.122 ns                ;
; 0.424 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[38] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[38]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 2.074 ns                ;
; 0.443 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[24] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[24]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.480 ns                  ; 2.037 ns                ;
; 0.491 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[31] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[31]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.521 ns                  ; 2.030 ns                ;
; 0.510 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[27] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[27]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 1.988 ns                ;
; 0.520 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[2]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[2]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.509 ns                  ; 1.989 ns                ;
; 0.571 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[20] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[20]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 1.927 ns                ;
; 0.586 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[8]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[8]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.444 ns                  ; 1.858 ns                ;
; 0.590 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[45] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[45]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.461 ns                  ; 1.871 ns                ;
; 0.590 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[13] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[13]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.461 ns                  ; 1.871 ns                ;
; 0.593 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[37] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[37]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.461 ns                  ; 1.868 ns                ;
; 0.598 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[7]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[7]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.491 ns                  ; 1.893 ns                ;
; 0.599 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[6]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[6]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.868 ns                ;
; 0.606 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[12] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[12]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.883 ns                ;
; 0.607 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[21] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[21]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.461 ns                  ; 1.854 ns                ;
; 0.612 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[1]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[1]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.470 ns                  ; 1.858 ns                ;
; 0.615 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[45] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[45]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.444 ns                  ; 1.829 ns                ;
; 0.624 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[38] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[38]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.843 ns                ;
; 0.630 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[24] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[24]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 1.868 ns                ;
; 0.637 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[41] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[41]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.507 ns                  ; 1.870 ns                ;
; 0.637 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[41] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[41]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.466 ns                  ; 1.829 ns                ;
; 0.641 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[1]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[1]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.519 ns                  ; 1.878 ns                ;
; 0.643 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[42] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[42]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.846 ns                ;
; 0.645 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[8]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[8]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.531 ns                  ; 1.886 ns                ;
; 0.646 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[2]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 1.829 ns                ;
; 0.651 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[17] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[17]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.838 ns                ;
; 0.657 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[26] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[26]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.517 ns                  ; 1.860 ns                ;
; 0.658 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[7]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[7]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.531 ns                  ; 1.873 ns                ;
; 0.663 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[5]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[5]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.527 ns                  ; 1.864 ns                ;
; 0.669 ns                                ; None                                                ; NWire_xmit:M_LRAudio|irdy       ; NWire_xmit:M_LRAudio|DIFF_CLK.xr0                                                           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.507 ns                  ; 1.838 ns                ;
; 0.675 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[46] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[46]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.511 ns                  ; 1.836 ns                ;
; 0.676 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[4]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[4]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.500 ns                  ; 1.824 ns                ;
; 0.680 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[19] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[19]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.491 ns                  ; 1.811 ns                ;
; 0.680 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[5]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[5]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.499 ns                  ; 1.819 ns                ;
; 0.685 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[10] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[10]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.517 ns                  ; 1.832 ns                ;
; 0.703 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[47] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[47]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.793 ns                ;
; 0.704 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[12] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[12]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.792 ns                ;
; 0.707 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[2]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[2]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.782 ns                ;
; 0.708 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[46] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[46]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.788 ns                ;
; 0.709 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[23] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[23]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.526 ns                  ; 1.817 ns                ;
; 0.710 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[18] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[18]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 1.788 ns                ;
; 0.714 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[11] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[11]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.782 ns                ;
; 0.716 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[47] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[47]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.511 ns                  ; 1.795 ns                ;
; 0.716 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[29] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[29]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.778 ns                ;
; 0.717 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[10] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[10]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.777 ns                ;
; 0.728 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[27] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[27]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.766 ns                ;
; 0.743 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[8]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[8]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.492 ns                  ; 1.749 ns                ;
; 0.754 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[31] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[31]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.491 ns                  ; 1.737 ns                ;
; 0.759 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[16] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[16]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.490 ns                  ; 1.731 ns                ;
; 0.807 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[11] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.459 ns                  ; 1.652 ns                ;
; 0.851 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[35] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[35]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.447 ns                  ; 1.596 ns                ;
; 0.856 ns                                ; None                                                ; NWire_xmit:P_IQPWM|iack         ; NWire_xmit:P_IQPWM|DIFF_CLK.xa0                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 1.623 ns                ;
; 0.894 ns                                ; None                                                ; NWire_rcv:SPD|idata[2]          ; NWire_rcv:SPD|DIFF_CLK.xd0[2]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.491 ns                  ; 1.597 ns                ;
; 0.900 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[15] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[15]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.476 ns                  ; 1.576 ns                ;
; 0.908 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[30] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[30]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.581 ns                ;
; 0.909 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[11] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[11]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.580 ns                ;
; 0.912 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[14] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[14]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 1.586 ns                ;
; 0.920 ns                                ; None                                                ; NWire_rcv:SPD|idata[15]         ; NWire_rcv:SPD|DIFF_CLK.xd0[15]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.506 ns                  ; 1.586 ns                ;
; 0.927 ns                                ; None                                                ; NWire_rcv:SPD|idata[4]          ; NWire_rcv:SPD|DIFF_CLK.xd0[4]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 1.571 ns                ;
; 0.944 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[40] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[40]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.459 ns                  ; 1.515 ns                ;
; 0.950 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[0]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[0]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.539 ns                ;
; 0.960 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[47] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[47]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.505 ns                  ; 1.545 ns                ;
; 0.961 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[4]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.449 ns                  ; 1.488 ns                ;
; 0.970 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[29] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[29]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.447 ns                  ; 1.477 ns                ;
; 1.024 ns                                ; None                                                ; NWire_rcv:SPD|idata[10]         ; NWire_rcv:SPD|DIFF_CLK.xd0[10]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.506 ns                  ; 1.482 ns                ;
; 1.028 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[18] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[18]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.476 ns                  ; 1.448 ns                ;
; 1.030 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[42] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[42]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.502 ns                  ; 1.472 ns                ;
; 1.038 ns                                ; None                                                ; NWire_rcv:SPD|idata[5]          ; NWire_rcv:SPD|DIFF_CLK.xd0[5]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.456 ns                ;
; 1.043 ns                                ; None                                                ; NWire_rcv:SPD|idata[0]          ; NWire_rcv:SPD|DIFF_CLK.xd0[0]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.491 ns                  ; 1.448 ns                ;
; 1.044 ns                                ; None                                                ; NWire_rcv:SPD|idata[3]          ; NWire_rcv:SPD|DIFF_CLK.xd0[3]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.491 ns                  ; 1.447 ns                ;
; 1.045 ns                                ; None                                                ; NWire_rcv:SPD|idata[1]          ; NWire_rcv:SPD|DIFF_CLK.xd0[1]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.491 ns                  ; 1.446 ns                ;
; 1.046 ns                                ; None                                                ; NWire_rcv:SPD|idata[8]          ; NWire_rcv:SPD|DIFF_CLK.xd0[8]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.450 ns                ;
; 1.047 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[44] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[44]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.520 ns                  ; 1.473 ns                ;
; 1.049 ns                                ; None                                                ; NWire_rcv:SPD|idata[14]         ; NWire_rcv:SPD|DIFF_CLK.xd0[14]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.506 ns                  ; 1.457 ns                ;
; 1.050 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[34] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[34]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.446 ns                ;
; 1.055 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[33] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[33]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.441 ns                ;
; 1.060 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[20] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[20]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.525 ns                  ; 1.465 ns                ;
; 1.060 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[9]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[9]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.429 ns                ;
; 1.061 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[28] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[28]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.427 ns                ;
; 1.061 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[7]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[7]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.435 ns                ;
; 1.063 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[22] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[22]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.433 ns                ;
; 1.063 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[32] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[32]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.433 ns                ;
; 1.070 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[3]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[3]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.413 ns                ;
; 1.070 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[28] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[28]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.426 ns                ;
; 1.070 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[27] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[27]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.419 ns                ;
; 1.071 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[43] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[43]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.425 ns                ;
; 1.078 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[46] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[46]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.418 ns                ;
; 1.079 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[0]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.409 ns                ;
; 1.081 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[43] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[43]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.408 ns                ;
; 1.081 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[0]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[0]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.476 ns                  ; 1.395 ns                ;
; 1.081 ns                                ; None                                                ; NWire_rcv:SPD|irdy              ; NWire_rcv:SPD|DIFF_CLK.xr0                                                                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.412 ns                ;
; 1.082 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[35] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[35]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.403 ns                ;
; 1.082 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[37] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[37]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.403 ns                ;
; 1.083 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[13] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[13]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.406 ns                ;
; 1.084 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[36] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[36]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.506 ns                  ; 1.422 ns                ;
; 1.087 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[3]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[3]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.399 ns                ;
; 1.091 ns                                ; None                                                ; NWire_xmit:M_LRAudio|iack       ; NWire_xmit:M_LRAudio|DIFF_CLK.xa0                                                           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.392 ns                ;
; 1.097 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[38] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[38]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.388 ns                ;
; 1.100 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[19] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[19]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.506 ns                  ; 1.406 ns                ;
; 1.104 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[6]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[6]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.385 ns                ;
; 1.106 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[39] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[39]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.379 ns                ;
; 1.107 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[7]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.381 ns                ;
; 1.108 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[3]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[3]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.381 ns                ;
; 1.112 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[4]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[4]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.376 ns                ;
; 1.289 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[12]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[12]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.196 ns                ;
; 1.289 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[10]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[10]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.196 ns                ;
; 1.290 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[11]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[11]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.195 ns                ;
; 1.294 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[22] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[22]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.190 ns                ;
; 1.302 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[9]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[9]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.476 ns                  ; 1.174 ns                ;
; 1.313 ns                                ; None                                                ; NWire_xmit:P_IQPWM|irdy         ; NWire_xmit:P_IQPWM|DIFF_CLK.xr0                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.170 ns                ;
; 1.315 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[30] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[30]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.162 ns                ;
; 1.316 ns                                ; None                                                ; NWire_rcv:SPD|idata[13]         ; NWire_rcv:SPD|DIFF_CLK.xd0[13]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.169 ns                ;
; 1.378 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|irdy      ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr0                                                          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.452 ns                  ; 1.074 ns                ;
; 1.420 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[0]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[0]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.065 ns                ;
; 1.425 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[34] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[34]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.060 ns                ;
; 1.428 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[28] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[28]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.057 ns                ;
; 1.435 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[24] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[24]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.049 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[13]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[13]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.048 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[14]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[14]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.048 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[2]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[2]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.048 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[9]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[9]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.048 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:SPD|idata[6]          ; NWire_rcv:SPD|DIFF_CLK.xd0[6]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.045 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:SPD|idata[12]         ; NWire_rcv:SPD|DIFF_CLK.xd0[12]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.047 ns                ;
; 1.439 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[16] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[16]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.046 ns                ;
; 1.442 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[14] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[14]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 1.045 ns                ;
; 1.444 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[1]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[1]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.041 ns                ;
; 1.446 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[20] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[20]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.037 ns                ;
; 1.447 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[8]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[8]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.038 ns                ;
; 1.447 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[15]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[15]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.038 ns                ;
; 1.448 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[6]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[6]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.037 ns                ;
; 1.448 ns                                ; None                                                ; NWire_rcv:SPD|idata[11]         ; NWire_rcv:SPD|DIFF_CLK.xd0[11]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.037 ns                ;
; 1.452 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[43] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[43]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.034 ns                ;
; 1.452 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[21] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[21]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.032 ns                ;
; 1.488 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[26] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[26]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.996 ns                ;
; 1.516 ns                                ; None                                                ; NWire_rcv:SPD|idata[9]          ; NWire_rcv:SPD|DIFF_CLK.xd0[9]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.969 ns                ;
; 1.519 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[25] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[25]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.965 ns                ;
; 1.521 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[5]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[5]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.964 ns                ;
; 1.524 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[5]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.961 ns                ;
; 1.527 ns                                ; None                                                ; NWire_rcv:SPD|idata[7]          ; NWire_rcv:SPD|DIFF_CLK.xd0[7]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.956 ns                ;
; 1.530 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[22] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[22]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 0.956 ns                ;
; 1.531 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[14] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[14]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.954 ns                ;
; 1.534 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[44] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[44]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 0.952 ns                ;
; 1.582 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[35] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[35]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.902 ns                ;
; 1.583 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[26] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[26]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.901 ns                ;
; 1.584 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[36] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[36]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.900 ns                ;
; 1.585 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[42] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[42]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.899 ns                ;
; 1.589 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[10] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[10]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.895 ns                ;
; 1.591 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[16] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[16]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.893 ns                ;
; 1.734 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[33] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[33]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.750 ns                ;
; 1.734 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[6]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[6]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.750 ns                ;
; 1.736 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[32] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[32]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.748 ns                ;
; 1.736 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[36] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[36]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.748 ns                ;
; 1.737 ns                                ; None                                                ; NWire_rcv:P_MIC|irdy            ; NWire_rcv:P_MIC|DIFF_CLK.xr0                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.747 ns                ;
; 1.738 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[30] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[30]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.746 ns                ;
; 1.738 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[15] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[15]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.746 ns                ;
; 1.739 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[39] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[39]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.745 ns                ;
; 1.739 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[25] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[25]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.745 ns                ;
; 1.739 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[15] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[15]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.745 ns                ;
; 1.739 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[1]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[1]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.745 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[32] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[32]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[19] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[19]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[17] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[17]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[3]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[3]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[37] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[37]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[4]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[4]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.742 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[40] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[40]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.742 ns                ;
; 1.742 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[21] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[21]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.742 ns                ;
; 1.743 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[23] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[23]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.741 ns                ;
; 1.746 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[17] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[17]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.738 ns                ;
; 1.746 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[9]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[9]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.738 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[41] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[41]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[33] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[33]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.748 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[18] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[18]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.736 ns                ;
; 1.750 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[12] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[12]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.734 ns                ;
; 9.567 ns                                ; 88.76 MHz ( period = 11.266 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.573 ns                 ; 11.006 ns               ;
; 9.699 ns                                ; 89.81 MHz ( period = 11.134 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.597 ns                 ; 10.898 ns               ;
; 9.700 ns                                ; 89.82 MHz ( period = 11.133 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~5    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.573 ns                 ; 10.873 ns               ;
; 9.832 ns                                ; 90.90 MHz ( period = 11.001 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~5    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.597 ns                 ; 10.765 ns               ;
; 9.834 ns                                ; 90.92 MHz ( period = 10.999 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~4    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.573 ns                 ; 10.739 ns               ;
; 9.966 ns                                ; 92.02 MHz ( period = 10.867 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~4    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.597 ns                 ; 10.631 ns               ;
; 9.990 ns                                ; 92.23 MHz ( period = 10.843 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.573 ns                 ; 10.583 ns               ;
; 10.013 ns                               ; 92.42 MHz ( period = 10.820 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.600 ns                 ; 10.587 ns               ;
; 10.054 ns                               ; 92.77 MHz ( period = 10.779 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.554 ns                 ; 10.500 ns               ;
; 10.122 ns                               ; 93.36 MHz ( period = 10.711 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.597 ns                 ; 10.475 ns               ;
; 10.167 ns                               ; 93.76 MHz ( period = 10.666 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~4    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.600 ns                 ; 10.433 ns               ;
; 10.187 ns                               ; 93.93 MHz ( period = 10.646 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~5    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.554 ns                 ; 10.367 ns               ;
; 10.231 ns                               ; 94.32 MHz ( period = 10.602 ns )                    ; Tx_fifo_ctrl:TXFC|IF_chan[0]    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.588 ns                 ; 10.357 ns               ;
; 10.280 ns                               ; 94.76 MHz ( period = 10.553 ns )                    ; Tx_fifo_ctrl:TXFC|tx_addr[1]    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.619 ns                 ; 10.339 ns               ;
; 10.321 ns                               ; 95.13 MHz ( period = 10.512 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~4    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.554 ns                 ; 10.233 ns               ;
; 10.477 ns                               ; 96.56 MHz ( period = 10.356 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.554 ns                 ; 10.077 ns               ;
; 10.517 ns                               ; 96.94 MHz ( period = 10.316 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.600 ns                 ; 10.083 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                                                                             ;                                            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'C5'                                                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                             ; To                               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 72.244 ns                               ; 109.63 MHz ( period = 9.122 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.850 ns                ;
; 72.429 ns                               ; 111.89 MHz ( period = 8.937 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 8.682 ns                ;
; 72.485 ns                               ; 112.60 MHz ( period = 8.881 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.627 ns                ;
; 72.595 ns                               ; 114.01 MHz ( period = 8.771 ns )                    ; I2S_xmit:J_LRAudio|bit_count[0]  ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.507 ns                ;
; 72.613 ns                               ; 114.25 MHz ( period = 8.753 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.481 ns                ;
; 72.645 ns                               ; 114.67 MHz ( period = 8.721 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[28] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.449 ns                ;
; 72.655 ns                               ; 114.80 MHz ( period = 8.711 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 8.456 ns                ;
; 72.684 ns                               ; 115.18 MHz ( period = 8.682 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.428 ns                ;
; 72.695 ns                               ; 115.33 MHz ( period = 8.671 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1]  ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.407 ns                ;
; 72.752 ns                               ; 116.09 MHz ( period = 8.614 ns )                    ; clk_lrclk_gen:lrgen|Brise        ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 83.697 ns                 ; 10.945 ns               ;
; 72.778 ns                               ; 116.44 MHz ( period = 8.588 ns )                    ; I2S_xmit:J_LRAudio|bit_count[2]  ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.324 ns                ;
; 72.798 ns                               ; 116.71 MHz ( period = 8.568 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 8.313 ns                ;
; 72.818 ns                               ; 116.99 MHz ( period = 8.548 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 8.275 ns                ;
; 72.819 ns                               ; 117.00 MHz ( period = 8.547 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 8.292 ns                ;
; 72.854 ns                               ; 117.48 MHz ( period = 8.512 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.258 ns                ;
; 72.876 ns                               ; 117.79 MHz ( period = 8.490 ns )                    ; clk_lrclk_gen:lrgen|Brise        ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 83.717 ns                 ; 10.841 ns               ;
; 72.937 ns                               ; 118.64 MHz ( period = 8.429 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 8.156 ns                ;
; 72.946 ns                               ; 118.76 MHz ( period = 8.420 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 8.158 ns                ;
; 72.947 ns                               ; 118.78 MHz ( period = 8.419 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 8.157 ns                ;
; 72.981 ns                               ; 119.26 MHz ( period = 8.385 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[12] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.131 ns                ;
; 72.990 ns                               ; 119.39 MHz ( period = 8.376 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 8.114 ns                ;
; 73.005 ns                               ; 119.60 MHz ( period = 8.361 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.107 ns                ;
; 73.014 ns                               ; 119.73 MHz ( period = 8.352 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[28] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.080 ns                ;
; 73.024 ns                               ; 119.88 MHz ( period = 8.342 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 8.087 ns                ;
; 73.047 ns                               ; 120.21 MHz ( period = 8.319 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 8.064 ns                ;
; 73.049 ns                               ; 120.24 MHz ( period = 8.317 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[11] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.063 ns                ;
; 73.053 ns                               ; 120.29 MHz ( period = 8.313 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.059 ns                ;
; 73.070 ns                               ; 120.54 MHz ( period = 8.296 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 8.023 ns                ;
; 73.108 ns                               ; 121.09 MHz ( period = 8.258 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[11]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 7.973 ns                ;
; 73.109 ns                               ; 121.11 MHz ( period = 8.257 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[11]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 7.972 ns                ;
; 73.152 ns                               ; 121.74 MHz ( period = 8.214 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 7.929 ns                ;
; 73.152 ns                               ; 121.74 MHz ( period = 8.214 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[11]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 7.929 ns                ;
; 73.153 ns                               ; 121.76 MHz ( period = 8.213 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 7.928 ns                ;
; 73.174 ns                               ; 122.07 MHz ( period = 8.192 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[4]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.930 ns                ;
; 73.175 ns                               ; 122.09 MHz ( period = 8.191 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[4]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.929 ns                ;
; 73.187 ns                               ; 122.26 MHz ( period = 8.179 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.906 ns                ;
; 73.188 ns                               ; 122.28 MHz ( period = 8.178 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.923 ns                ;
; 73.194 ns                               ; 122.37 MHz ( period = 8.172 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.918 ns                ;
; 73.196 ns                               ; 122.40 MHz ( period = 8.170 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 7.885 ns                ;
; 73.205 ns                               ; 122.53 MHz ( period = 8.161 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.889 ns                ;
; 73.218 ns                               ; 122.73 MHz ( period = 8.148 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[4]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.886 ns                ;
; 73.225 ns                               ; 122.84 MHz ( period = 8.141 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.877 ns                ;
; 73.247 ns                               ; 123.17 MHz ( period = 8.119 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.864 ns                ;
; 73.252 ns                               ; 123.24 MHz ( period = 8.114 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.841 ns                ;
; 73.280 ns                               ; 123.67 MHz ( period = 8.086 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.820 ns                ;
; 73.281 ns                               ; 123.69 MHz ( period = 8.085 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.819 ns                ;
; 73.288 ns                               ; 123.79 MHz ( period = 8.078 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.805 ns                ;
; 73.306 ns                               ; 124.07 MHz ( period = 8.060 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.787 ns                ;
; 73.308 ns                               ; 124.10 MHz ( period = 8.058 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.792 ns                ;
; 73.309 ns                               ; 124.12 MHz ( period = 8.057 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.791 ns                ;
; 73.324 ns                               ; 124.35 MHz ( period = 8.042 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.776 ns                ;
; 73.350 ns                               ; 124.75 MHz ( period = 8.016 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[12] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.762 ns                ;
; 73.352 ns                               ; 124.78 MHz ( period = 8.014 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.748 ns                ;
; 73.355 ns                               ; 124.83 MHz ( period = 8.011 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[27]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.748 ns                ;
; 73.356 ns                               ; 124.84 MHz ( period = 8.010 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[27]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.747 ns                ;
; 73.374 ns                               ; 125.13 MHz ( period = 7.992 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.738 ns                ;
; 73.390 ns                               ; 125.38 MHz ( period = 7.976 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.721 ns                ;
; 73.391 ns                               ; 125.39 MHz ( period = 7.975 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[8]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.712 ns                ;
; 73.392 ns                               ; 125.41 MHz ( period = 7.974 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[8]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.711 ns                ;
; 73.399 ns                               ; 125.52 MHz ( period = 7.967 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[27]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.704 ns                ;
; 73.407 ns                               ; 125.64 MHz ( period = 7.959 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.686 ns                ;
; 73.416 ns                               ; 125.79 MHz ( period = 7.950 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.695 ns                ;
; 73.418 ns                               ; 125.82 MHz ( period = 7.948 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[11] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.694 ns                ;
; 73.419 ns                               ; 125.83 MHz ( period = 7.947 ns )                    ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.683 ns                ;
; 73.427 ns                               ; 125.96 MHz ( period = 7.939 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.685 ns                ;
; 73.435 ns                               ; 126.09 MHz ( period = 7.931 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[8]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.668 ns                ;
; 73.439 ns                               ; 126.15 MHz ( period = 7.927 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.654 ns                ;
; 73.441 ns                               ; 126.18 MHz ( period = 7.925 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.662 ns                ;
; 73.442 ns                               ; 126.20 MHz ( period = 7.924 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.661 ns                ;
; 73.446 ns                               ; 126.26 MHz ( period = 7.920 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.666 ns                ;
; 73.458 ns                               ; 126.45 MHz ( period = 7.908 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.645 ns                ;
; 73.459 ns                               ; 126.47 MHz ( period = 7.907 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.644 ns                ;
; 73.462 ns                               ; 126.52 MHz ( period = 7.904 ns )                    ; I2S_xmit:J_LRAudio|bit_count[3]  ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.640 ns                ;
; 73.485 ns                               ; 126.89 MHz ( period = 7.881 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.618 ns                ;
; 73.502 ns                               ; 127.16 MHz ( period = 7.864 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.601 ns                ;
; 73.533 ns                               ; 127.67 MHz ( period = 7.833 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[29] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.578 ns                ;
; 73.563 ns                               ; 128.16 MHz ( period = 7.803 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.549 ns                ;
; 73.573 ns                               ; 128.32 MHz ( period = 7.793 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.521 ns                ;
; 73.577 ns                               ; 128.39 MHz ( period = 7.789 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.523 ns                ;
; 73.578 ns                               ; 128.40 MHz ( period = 7.788 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.522 ns                ;
; 73.597 ns                               ; 128.72 MHz ( period = 7.769 ns )                    ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.505 ns                ;
; 73.606 ns                               ; 128.87 MHz ( period = 7.760 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[28] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.488 ns                ;
; 73.616 ns                               ; 129.03 MHz ( period = 7.750 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.495 ns                ;
; 73.616 ns                               ; 129.03 MHz ( period = 7.750 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.495 ns                ;
; 73.621 ns                               ; 129.12 MHz ( period = 7.745 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.479 ns                ;
; 73.621 ns                               ; 129.12 MHz ( period = 7.745 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.472 ns                ;
; 73.645 ns                               ; 129.52 MHz ( period = 7.721 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.467 ns                ;
; 73.657 ns                               ; 129.72 MHz ( period = 7.709 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.436 ns                ;
; 73.726 ns                               ; 130.89 MHz ( period = 7.640 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[13] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.367 ns                ;
; 73.776 ns                               ; 131.75 MHz ( period = 7.590 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.317 ns                ;
; 73.779 ns                               ; 131.80 MHz ( period = 7.587 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.321 ns                ;
; 73.779 ns                               ; 131.80 MHz ( period = 7.587 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.314 ns                ;
; 73.780 ns                               ; 131.82 MHz ( period = 7.586 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.320 ns                ;
; 73.780 ns                               ; 131.82 MHz ( period = 7.586 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.331 ns                ;
; 73.796 ns                               ; 132.10 MHz ( period = 7.570 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.316 ns                ;
; 73.805 ns                               ; 132.26 MHz ( period = 7.561 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.298 ns                ;
; 73.806 ns                               ; 132.28 MHz ( period = 7.560 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.297 ns                ;
; 73.817 ns                               ; 132.47 MHz ( period = 7.549 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.287 ns                ;
; 73.818 ns                               ; 132.49 MHz ( period = 7.548 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.286 ns                ;
; 73.823 ns                               ; 132.57 MHz ( period = 7.543 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.277 ns                ;
; 73.849 ns                               ; 133.03 MHz ( period = 7.517 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.254 ns                ;
; 73.861 ns                               ; 133.24 MHz ( period = 7.505 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.243 ns                ;
; 73.877 ns                               ; 133.53 MHz ( period = 7.489 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[9]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.226 ns                ;
; 73.878 ns                               ; 133.55 MHz ( period = 7.488 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[9]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.225 ns                ;
; 73.882 ns                               ; 133.62 MHz ( period = 7.484 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 7.199 ns                ;
; 73.883 ns                               ; 133.64 MHz ( period = 7.483 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 7.198 ns                ;
; 73.887 ns                               ; 133.71 MHz ( period = 7.479 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.207 ns                ;
; 73.893 ns                               ; 133.82 MHz ( period = 7.473 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 7.194 ns                ;
; 73.894 ns                               ; 133.83 MHz ( period = 7.472 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 7.193 ns                ;
; 73.898 ns                               ; 133.90 MHz ( period = 7.468 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.195 ns                ;
; 73.902 ns                               ; 133.98 MHz ( period = 7.464 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[29] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.209 ns                ;
; 73.921 ns                               ; 134.32 MHz ( period = 7.445 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[9]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.182 ns                ;
; 73.926 ns                               ; 134.41 MHz ( period = 7.440 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 7.155 ns                ;
; 73.937 ns                               ; 134.61 MHz ( period = 7.429 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 7.150 ns                ;
; 73.942 ns                               ; 134.70 MHz ( period = 7.424 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.152 ns                ;
; 73.942 ns                               ; 134.70 MHz ( period = 7.424 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[12] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.170 ns                ;
; 73.949 ns                               ; 134.83 MHz ( period = 7.417 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.145 ns                ;
; 73.954 ns                               ; 134.92 MHz ( period = 7.412 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.140 ns                ;
; 73.966 ns                               ; 135.14 MHz ( period = 7.400 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.146 ns                ;
; 73.990 ns                               ; 135.57 MHz ( period = 7.376 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[7]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.104 ns                ;
; 74.002 ns                               ; 135.80 MHz ( period = 7.364 ns )                    ; I2S_xmit:J_IQPWM|bit_count[3]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.100 ns                ;
; 74.008 ns                               ; 135.91 MHz ( period = 7.358 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 7.103 ns                ;
; 74.010 ns                               ; 135.94 MHz ( period = 7.356 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[11] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.102 ns                ;
; 74.031 ns                               ; 136.33 MHz ( period = 7.335 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.062 ns                ;
; 74.056 ns                               ; 136.80 MHz ( period = 7.310 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[24] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.038 ns                ;
; 74.064 ns                               ; 136.95 MHz ( period = 7.302 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[1]    ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.036 ns                ;
; 74.065 ns                               ; 136.97 MHz ( period = 7.301 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[1]    ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.035 ns                ;
; 74.095 ns                               ; 137.53 MHz ( period = 7.271 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[13] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.998 ns                ;
; 74.097 ns                               ; 137.57 MHz ( period = 7.269 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.003 ns                ;
; 74.098 ns                               ; 137.59 MHz ( period = 7.268 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.002 ns                ;
; 74.108 ns                               ; 137.78 MHz ( period = 7.258 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[1]    ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.992 ns                ;
; 74.141 ns                               ; 138.41 MHz ( period = 7.225 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.959 ns                ;
; 74.155 ns                               ; 138.68 MHz ( period = 7.211 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 6.957 ns                ;
; 74.186 ns                               ; 139.28 MHz ( period = 7.180 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 6.895 ns                ;
; 74.187 ns                               ; 139.30 MHz ( period = 7.179 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 6.894 ns                ;
; 74.208 ns                               ; 139.70 MHz ( period = 7.158 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 6.903 ns                ;
; 74.213 ns                               ; 139.80 MHz ( period = 7.153 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.880 ns                ;
; 74.230 ns                               ; 140.13 MHz ( period = 7.136 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 6.851 ns                ;
; 74.249 ns                               ; 140.51 MHz ( period = 7.117 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.844 ns                ;
; 74.253 ns                               ; 140.59 MHz ( period = 7.113 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.850 ns                ;
; 74.254 ns                               ; 140.61 MHz ( period = 7.112 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.849 ns                ;
; 74.256 ns                               ; 140.65 MHz ( period = 7.110 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.838 ns                ;
; 74.260 ns                               ; 140.73 MHz ( period = 7.106 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[16] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.842 ns                ;
; 74.273 ns                               ; 140.98 MHz ( period = 7.093 ns )                    ; clk_lrclk_gen:lrgen|Brise        ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 83.714 ns                 ; 9.441 ns                ;
; 74.290 ns                               ; 141.32 MHz ( period = 7.076 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.814 ns                ;
; 74.291 ns                               ; 141.34 MHz ( period = 7.075 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.813 ns                ;
; 74.294 ns                               ; 141.40 MHz ( period = 7.072 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.793 ns                ;
; 74.295 ns                               ; 141.42 MHz ( period = 7.071 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.792 ns                ;
; 74.297 ns                               ; 141.46 MHz ( period = 7.069 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.806 ns                ;
; 74.314 ns                               ; 141.80 MHz ( period = 7.052 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 6.767 ns                ;
; 74.315 ns                               ; 141.82 MHz ( period = 7.051 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 6.766 ns                ;
; 74.318 ns                               ; 141.88 MHz ( period = 7.048 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.776 ns                ;
; 74.319 ns                               ; 141.90 MHz ( period = 7.047 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[22]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.785 ns                ;
; 74.320 ns                               ; 141.92 MHz ( period = 7.046 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[22]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.784 ns                ;
; 74.323 ns                               ; 141.98 MHz ( period = 7.043 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.771 ns                ;
; 74.334 ns                               ; 142.21 MHz ( period = 7.032 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.770 ns                ;
; 74.338 ns                               ; 142.29 MHz ( period = 7.028 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.749 ns                ;
; 74.358 ns                               ; 142.69 MHz ( period = 7.008 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.081 ns                 ; 6.723 ns                ;
; 74.359 ns                               ; 142.71 MHz ( period = 7.007 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[7]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.735 ns                ;
; 74.363 ns                               ; 142.80 MHz ( period = 7.003 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[22]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.741 ns                ;
; 74.368 ns                               ; 142.90 MHz ( period = 6.998 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.725 ns                ;
; 74.377 ns                               ; 143.08 MHz ( period = 6.989 ns )                    ; I2S_xmit:J_LRAudio|last_data[23] ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.725 ns                ;
; 74.388 ns                               ; 143.31 MHz ( period = 6.978 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 6.724 ns                ;
; 74.394 ns                               ; 143.43 MHz ( period = 6.972 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.700 ns                ;
; 74.407 ns                               ; 143.70 MHz ( period = 6.959 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[16]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.695 ns                ;
; 74.408 ns                               ; 143.72 MHz ( period = 6.958 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[16]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.694 ns                ;
; 74.425 ns                               ; 144.07 MHz ( period = 6.941 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[24] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.669 ns                ;
; 74.439 ns                               ; 144.36 MHz ( period = 6.927 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.648 ns                ;
; 74.440 ns                               ; 144.38 MHz ( period = 6.926 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.647 ns                ;
; 74.451 ns                               ; 144.61 MHz ( period = 6.915 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[16]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.651 ns                ;
; 74.483 ns                               ; 145.29 MHz ( period = 6.883 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.604 ns                ;
; 74.494 ns                               ; 145.52 MHz ( period = 6.872 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[29] ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 6.617 ns                ;
; 74.520 ns                               ; 146.07 MHz ( period = 6.846 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[28]           ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 6.587 ns                ;
; 74.523 ns                               ; 146.13 MHz ( period = 6.843 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[25]           ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 6.584 ns                ;
; 74.524 ns                               ; 146.16 MHz ( period = 6.842 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[12]           ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 6.583 ns                ;
; 74.531 ns                               ; 146.31 MHz ( period = 6.835 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.556 ns                ;
; 74.532 ns                               ; 146.33 MHz ( period = 6.834 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.555 ns                ;
; 74.534 ns                               ; 146.37 MHz ( period = 6.832 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.560 ns                ;
; 74.571 ns                               ; 147.17 MHz ( period = 6.795 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.099 ns                 ; 6.528 ns                ;
; 74.575 ns                               ; 147.25 MHz ( period = 6.791 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.512 ns                ;
; 74.595 ns                               ; 147.69 MHz ( period = 6.771 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[0]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.507 ns                ;
; 74.596 ns                               ; 147.71 MHz ( period = 6.770 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[0]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.506 ns                ;
; 74.606 ns                               ; 147.93 MHz ( period = 6.760 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.496 ns                ;
; 74.610 ns                               ; 148.02 MHz ( period = 6.756 ns )                    ; I2S_xmit:J_IQPWM|last_data[18]   ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.492 ns                ;
; 74.629 ns                               ; 148.43 MHz ( period = 6.737 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[16] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.473 ns                ;
; 74.631 ns                               ; 148.48 MHz ( period = 6.735 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.456 ns                ;
; 74.632 ns                               ; 148.50 MHz ( period = 6.734 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.455 ns                ;
; 74.639 ns                               ; 148.65 MHz ( period = 6.727 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[0]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.463 ns                ;
; 74.663 ns                               ; 149.19 MHz ( period = 6.703 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[4]            ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 6.448 ns                ;
; 74.664 ns                               ; 149.21 MHz ( period = 6.702 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[18]           ; C5         ; C5       ; 81.366 ns                   ; 81.111 ns                 ; 6.447 ns                ;
; 74.675 ns                               ; 149.45 MHz ( period = 6.691 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.412 ns                ;
; 74.687 ns                               ; 149.72 MHz ( period = 6.679 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[13] ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.406 ns                ;
; 74.716 ns                               ; 150.38 MHz ( period = 6.650 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[29]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.387 ns                ;
; 74.717 ns                               ; 150.40 MHz ( period = 6.649 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[29]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.386 ns                ;
; 74.725 ns                               ; 150.58 MHz ( period = 6.641 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[31]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.362 ns                ;
; 74.726 ns                               ; 150.60 MHz ( period = 6.640 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[31]   ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.361 ns                ;
; 74.760 ns                               ; 151.38 MHz ( period = 6.606 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[29]   ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.343 ns                ;
; 74.763 ns                               ; 151.45 MHz ( period = 6.603 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.331 ns                ;
; 74.764 ns                               ; 151.47 MHz ( period = 6.602 ns )                    ; I2S_xmit:J_IQPWM|last_data[25]   ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.338 ns                ;
; 74.765 ns                               ; 151.49 MHz ( period = 6.601 ns )                    ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.099 ns                 ; 6.334 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                  ;                                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SPI_SCK'                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                         ; To                                                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 76.974 ns                               ; 227.69 MHz ( period = 4.392 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 4.124 ns                ;
; 76.974 ns                               ; 227.69 MHz ( period = 4.392 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 4.124 ns                ;
; 76.974 ns                               ; 227.69 MHz ( period = 4.392 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 4.124 ns                ;
; 77.107 ns                               ; 234.80 MHz ( period = 4.259 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.991 ns                ;
; 77.133 ns                               ; 236.24 MHz ( period = 4.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.967 ns                ;
; 77.133 ns                               ; 236.24 MHz ( period = 4.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.967 ns                ;
; 77.133 ns                               ; 236.24 MHz ( period = 4.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.967 ns                ;
; 77.133 ns                               ; 236.24 MHz ( period = 4.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.967 ns                ;
; 77.133 ns                               ; 236.24 MHz ( period = 4.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.967 ns                ;
; 77.177 ns                               ; 238.72 MHz ( period = 4.189 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.921 ns                ;
; 77.184 ns                               ; 239.12 MHz ( period = 4.182 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.914 ns                ;
; 77.184 ns                               ; 239.12 MHz ( period = 4.182 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.914 ns                ;
; 77.286 ns                               ; 245.10 MHz ( period = 4.080 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.815 ns                ;
; 77.286 ns                               ; 245.10 MHz ( period = 4.080 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.815 ns                ;
; 77.286 ns                               ; 245.10 MHz ( period = 4.080 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.815 ns                ;
; 77.286 ns                               ; 245.10 MHz ( period = 4.080 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.815 ns                ;
; 77.316 ns                               ; 246.91 MHz ( period = 4.050 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.786 ns                ;
; 77.316 ns                               ; 246.91 MHz ( period = 4.050 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.786 ns                ;
; 77.316 ns                               ; 246.91 MHz ( period = 4.050 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.786 ns                ;
; 77.316 ns                               ; 246.91 MHz ( period = 4.050 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.786 ns                ;
; 77.316 ns                               ; 246.91 MHz ( period = 4.050 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.786 ns                ;
; 77.341 ns                               ; 248.45 MHz ( period = 4.025 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.762 ns                ;
; 77.341 ns                               ; 248.45 MHz ( period = 4.025 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.762 ns                ;
; 77.341 ns                               ; 248.45 MHz ( period = 4.025 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.762 ns                ;
; 77.341 ns                               ; 248.45 MHz ( period = 4.025 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.762 ns                ;
; 77.434 ns                               ; 254.32 MHz ( period = 3.932 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.664 ns                ;
; 77.453 ns                               ; 255.56 MHz ( period = 3.913 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.652 ns                ;
; 77.453 ns                               ; 255.56 MHz ( period = 3.913 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.652 ns                ;
; 77.453 ns                               ; 255.56 MHz ( period = 3.913 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.652 ns                ;
; 77.453 ns                               ; 255.56 MHz ( period = 3.913 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.652 ns                ;
; 77.460 ns                               ; 256.02 MHz ( period = 3.906 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.640 ns                ;
; 77.460 ns                               ; 256.02 MHz ( period = 3.906 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.640 ns                ;
; 77.460 ns                               ; 256.02 MHz ( period = 3.906 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.640 ns                ;
; 77.460 ns                               ; 256.02 MHz ( period = 3.906 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.640 ns                ;
; 77.460 ns                               ; 256.02 MHz ( period = 3.906 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.640 ns                ;
; 77.486 ns                               ; 257.73 MHz ( period = 3.880 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.612 ns                ;
; 77.486 ns                               ; 257.73 MHz ( period = 3.880 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.612 ns                ;
; 77.486 ns                               ; 257.73 MHz ( period = 3.880 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.612 ns                ;
; 77.504 ns                               ; 258.93 MHz ( period = 3.862 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.594 ns                ;
; 77.511 ns                               ; 259.40 MHz ( period = 3.855 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.587 ns                ;
; 77.511 ns                               ; 259.40 MHz ( period = 3.855 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.587 ns                ;
; 77.526 ns                               ; 260.42 MHz ( period = 3.840 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.576 ns                ;
; 77.526 ns                               ; 260.42 MHz ( period = 3.840 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.576 ns                ;
; 77.526 ns                               ; 260.42 MHz ( period = 3.840 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.576 ns                ;
; 77.526 ns                               ; 260.42 MHz ( period = 3.840 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.576 ns                ;
; 77.526 ns                               ; 260.42 MHz ( period = 3.840 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.576 ns                ;
; 77.538 ns                               ; 261.23 MHz ( period = 3.828 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.566 ns                ;
; 77.540 ns                               ; 261.37 MHz ( period = 3.826 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.560 ns                ;
; 77.564 ns                               ; 263.02 MHz ( period = 3.802 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.540 ns                ;
; 77.590 ns                               ; 264.83 MHz ( period = 3.776 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.510 ns                ;
; 77.590 ns                               ; 264.83 MHz ( period = 3.776 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.510 ns                ;
; 77.590 ns                               ; 264.83 MHz ( period = 3.776 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.510 ns                ;
; 77.590 ns                               ; 264.83 MHz ( period = 3.776 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.510 ns                ;
; 77.599 ns                               ; 265.46 MHz ( period = 3.767 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.499 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.478 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.478 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.478 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.478 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.475 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.475 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.475 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.475 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.475 ns                ;
; 77.629 ns                               ; 267.59 MHz ( period = 3.737 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.471 ns                ;
; 77.645 ns                               ; 268.74 MHz ( period = 3.721 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.457 ns                ;
; 77.645 ns                               ; 268.74 MHz ( period = 3.721 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.457 ns                ;
; 77.645 ns                               ; 268.74 MHz ( period = 3.721 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.457 ns                ;
; 77.645 ns                               ; 268.74 MHz ( period = 3.721 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.457 ns                ;
; 77.658 ns                               ; 269.69 MHz ( period = 3.708 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.440 ns                ;
; 77.658 ns                               ; 269.69 MHz ( period = 3.708 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.440 ns                ;
; 77.658 ns                               ; 269.69 MHz ( period = 3.708 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.440 ns                ;
; 77.658 ns                               ; 269.69 MHz ( period = 3.708 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.446 ns                ;
; 77.669 ns                               ; 270.49 MHz ( period = 3.697 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.429 ns                ;
; 77.676 ns                               ; 271.00 MHz ( period = 3.690 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.422 ns                ;
; 77.676 ns                               ; 271.00 MHz ( period = 3.690 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.422 ns                ;
; 77.689 ns                               ; 271.96 MHz ( period = 3.677 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.414 ns                ;
; 77.757 ns                               ; 277.09 MHz ( period = 3.609 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.347 ns                ;
; 77.757 ns                               ; 277.09 MHz ( period = 3.609 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.347 ns                ;
; 77.757 ns                               ; 277.09 MHz ( period = 3.609 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.347 ns                ;
; 77.757 ns                               ; 277.09 MHz ( period = 3.609 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.347 ns                ;
; 77.764 ns                               ; 277.62 MHz ( period = 3.602 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.337 ns                ;
; 77.764 ns                               ; 277.62 MHz ( period = 3.602 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.337 ns                ;
; 77.764 ns                               ; 277.62 MHz ( period = 3.602 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.337 ns                ;
; 77.764 ns                               ; 277.62 MHz ( period = 3.602 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.337 ns                ;
; 77.764 ns                               ; 277.62 MHz ( period = 3.602 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.337 ns                ;
; 77.764 ns                               ; 277.62 MHz ( period = 3.602 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.337 ns                ;
; 77.764 ns                               ; 277.62 MHz ( period = 3.602 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.337 ns                ;
; 77.764 ns                               ; 277.62 MHz ( period = 3.602 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.337 ns                ;
; 77.768 ns                               ; 277.93 MHz ( period = 3.598 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.330 ns                ;
; 77.777 ns                               ; 278.63 MHz ( period = 3.589 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.325 ns                ;
; 77.784 ns                               ; 279.17 MHz ( period = 3.582 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.318 ns                ;
; 77.794 ns                               ; 279.96 MHz ( period = 3.572 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.306 ns                ;
; 77.794 ns                               ; 279.96 MHz ( period = 3.572 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.306 ns                ;
; 77.794 ns                               ; 279.96 MHz ( period = 3.572 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.306 ns                ;
; 77.794 ns                               ; 279.96 MHz ( period = 3.572 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.306 ns                ;
; 77.794 ns                               ; 279.96 MHz ( period = 3.572 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.306 ns                ;
; 77.819 ns                               ; 281.93 MHz ( period = 3.547 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.284 ns                ;
; 77.819 ns                               ; 281.93 MHz ( period = 3.547 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.284 ns                ;
; 77.819 ns                               ; 281.93 MHz ( period = 3.547 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.284 ns                ;
; 77.819 ns                               ; 281.93 MHz ( period = 3.547 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.284 ns                ;
; 77.819 ns                               ; 281.93 MHz ( period = 3.547 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.284 ns                ;
; 77.819 ns                               ; 281.93 MHz ( period = 3.547 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.284 ns                ;
; 77.819 ns                               ; 281.93 MHz ( period = 3.547 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.284 ns                ;
; 77.819 ns                               ; 281.93 MHz ( period = 3.547 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.284 ns                ;
; 77.828 ns                               ; 282.65 MHz ( period = 3.538 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.099 ns                 ; 3.271 ns                ;
; 77.828 ns                               ; 282.65 MHz ( period = 3.538 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.274 ns                ;
; 77.828 ns                               ; 282.65 MHz ( period = 3.538 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.274 ns                ;
; 77.828 ns                               ; 282.65 MHz ( period = 3.538 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.274 ns                ;
; 77.828 ns                               ; 282.65 MHz ( period = 3.538 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.274 ns                ;
; 77.828 ns                               ; 282.65 MHz ( period = 3.538 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.274 ns                ;
; 77.832 ns                               ; 282.97 MHz ( period = 3.534 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.272 ns                ;
; 77.838 ns                               ; 283.45 MHz ( period = 3.528 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.260 ns                ;
; 77.840 ns                               ; 283.61 MHz ( period = 3.526 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.262 ns                ;
; 77.845 ns                               ; 284.01 MHz ( period = 3.521 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.253 ns                ;
; 77.845 ns                               ; 284.01 MHz ( period = 3.521 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 3.253 ns                ;
; 77.853 ns                               ; 284.66 MHz ( period = 3.513 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.249 ns                ;
; 77.853 ns                               ; 284.66 MHz ( period = 3.513 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.249 ns                ;
; 77.853 ns                               ; 284.66 MHz ( period = 3.513 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.249 ns                ;
; 77.853 ns                               ; 284.66 MHz ( period = 3.513 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.249 ns                ;
; 77.853 ns                               ; 284.66 MHz ( period = 3.513 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.249 ns                ;
; 77.859 ns                               ; 285.14 MHz ( period = 3.507 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.243 ns                ;
; 77.889 ns                               ; 287.60 MHz ( period = 3.477 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.213 ns                ;
; 77.922 ns                               ; 290.36 MHz ( period = 3.444 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.180 ns                ;
; 77.929 ns                               ; 290.95 MHz ( period = 3.437 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.173 ns                ;
; 77.929 ns                               ; 290.95 MHz ( period = 3.437 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.173 ns                ;
; 77.929 ns                               ; 290.95 MHz ( period = 3.437 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.173 ns                ;
; 77.929 ns                               ; 290.95 MHz ( period = 3.437 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.173 ns                ;
; 77.929 ns                               ; 290.95 MHz ( period = 3.437 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.173 ns                ;
; 77.931 ns                               ; 291.12 MHz ( period = 3.435 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.174 ns                ;
; 77.931 ns                               ; 291.12 MHz ( period = 3.435 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.174 ns                ;
; 77.931 ns                               ; 291.12 MHz ( period = 3.435 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.174 ns                ;
; 77.931 ns                               ; 291.12 MHz ( period = 3.435 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.174 ns                ;
; 77.931 ns                               ; 291.12 MHz ( period = 3.435 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.174 ns                ;
; 77.931 ns                               ; 291.12 MHz ( period = 3.435 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.174 ns                ;
; 77.931 ns                               ; 291.12 MHz ( period = 3.435 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.174 ns                ;
; 77.931 ns                               ; 291.12 MHz ( period = 3.435 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.174 ns                ;
; 77.952 ns                               ; 292.91 MHz ( period = 3.414 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.150 ns                ;
; 77.977 ns                               ; 295.07 MHz ( period = 3.389 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.125 ns                ;
; 77.985 ns                               ; 295.77 MHz ( period = 3.381 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.118 ns                ;
; 77.994 ns                               ; 296.56 MHz ( period = 3.372 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.108 ns                ;
; 78.000 ns                               ; 297.09 MHz ( period = 3.366 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.102 ns                ;
; 78.000 ns                               ; 297.09 MHz ( period = 3.366 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.102 ns                ;
; 78.000 ns                               ; 297.09 MHz ( period = 3.366 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.102 ns                ;
; 78.000 ns                               ; 297.09 MHz ( period = 3.366 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.102 ns                ;
; 78.000 ns                               ; 297.09 MHz ( period = 3.366 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.102 ns                ;
; 78.011 ns                               ; 298.06 MHz ( period = 3.355 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.091 ns                ;
; 78.012 ns                               ; 298.15 MHz ( period = 3.354 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.091 ns                ;
; 78.012 ns                               ; 298.15 MHz ( period = 3.354 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.091 ns                ;
; 78.012 ns                               ; 298.15 MHz ( period = 3.354 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.091 ns                ;
; 78.012 ns                               ; 298.15 MHz ( period = 3.354 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.091 ns                ;
; 78.012 ns                               ; 298.15 MHz ( period = 3.354 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.091 ns                ;
; 78.012 ns                               ; 298.15 MHz ( period = 3.354 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.091 ns                ;
; 78.012 ns                               ; 298.15 MHz ( period = 3.354 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.091 ns                ;
; 78.012 ns                               ; 298.15 MHz ( period = 3.354 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.091 ns                ;
; 78.018 ns                               ; 298.69 MHz ( period = 3.348 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.084 ns                ;
; 78.018 ns                               ; 298.69 MHz ( period = 3.348 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.084 ns                ;
; 78.018 ns                               ; 298.69 MHz ( period = 3.348 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.084 ns                ;
; 78.018 ns                               ; 298.69 MHz ( period = 3.348 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.084 ns                ;
; 78.018 ns                               ; 298.69 MHz ( period = 3.348 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.084 ns                ;
; 78.019 ns                               ; 298.78 MHz ( period = 3.347 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.083 ns                ;
; 78.041 ns                               ; 300.75 MHz ( period = 3.325 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.062 ns                ;
; 78.041 ns                               ; 300.75 MHz ( period = 3.325 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.061 ns                ;
; 78.059 ns                               ; 302.39 MHz ( period = 3.307 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.043 ns                ;
; 78.082 ns                               ; 304.51 MHz ( period = 3.284 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.020 ns                ;
; 78.089 ns                               ; 305.16 MHz ( period = 3.277 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.013 ns                ;
; 78.097 ns                               ; 305.90 MHz ( period = 3.269 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.005 ns                ;
; 78.103 ns                               ; 306.47 MHz ( period = 3.263 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.000 ns                ;
; 78.103 ns                               ; 306.47 MHz ( period = 3.263 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.000 ns                ;
; 78.103 ns                               ; 306.47 MHz ( period = 3.263 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.000 ns                ;
; 78.103 ns                               ; 306.47 MHz ( period = 3.263 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.000 ns                ;
; 78.103 ns                               ; 306.47 MHz ( period = 3.263 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.000 ns                ;
; 78.103 ns                               ; 306.47 MHz ( period = 3.263 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.000 ns                ;
; 78.103 ns                               ; 306.47 MHz ( period = 3.263 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.000 ns                ;
; 78.103 ns                               ; 306.47 MHz ( period = 3.263 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.000 ns                ;
; 78.142 ns                               ; 310.17 MHz ( period = 3.224 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.960 ns                ;
; 78.151 ns                               ; 311.04 MHz ( period = 3.215 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 2.947 ns                ;
; 78.156 ns                               ; 311.53 MHz ( period = 3.210 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.947 ns                ;
; 78.156 ns                               ; 311.53 MHz ( period = 3.210 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.947 ns                ;
; 78.156 ns                               ; 311.53 MHz ( period = 3.210 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.947 ns                ;
; 78.156 ns                               ; 311.53 MHz ( period = 3.210 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.947 ns                ;
; 78.163 ns                               ; 312.21 MHz ( period = 3.203 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.940 ns                ;
; 78.165 ns                               ; 312.40 MHz ( period = 3.201 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.939 ns                ;
; 78.177 ns                               ; 313.58 MHz ( period = 3.189 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 2.923 ns                ;
; 78.177 ns                               ; 313.58 MHz ( period = 3.189 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 2.923 ns                ;
; 78.177 ns                               ; 313.58 MHz ( period = 3.189 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 2.923 ns                ;
; 78.177 ns                               ; 313.58 MHz ( period = 3.189 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 2.923 ns                ;
; 78.177 ns                               ; 313.58 MHz ( period = 3.189 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 2.923 ns                ;
; 78.179 ns                               ; 313.77 MHz ( period = 3.187 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.923 ns                ;
; 78.187 ns                               ; 314.56 MHz ( period = 3.179 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.915 ns                ;
; 78.187 ns                               ; 314.56 MHz ( period = 3.179 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.915 ns                ;
; 78.187 ns                               ; 314.56 MHz ( period = 3.179 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.915 ns                ;
; 78.187 ns                               ; 314.56 MHz ( period = 3.179 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.915 ns                ;
; 78.187 ns                               ; 314.56 MHz ( period = 3.179 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.915 ns                ;
; 78.219 ns                               ; 317.76 MHz ( period = 3.147 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.883 ns                ;
; 78.221 ns                               ; 317.97 MHz ( period = 3.145 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 2.877 ns                ;
; 78.232 ns                               ; 319.08 MHz ( period = 3.134 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.870 ns                ;
; 78.258 ns                               ; 321.75 MHz ( period = 3.108 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 2.840 ns                ;
; 78.259 ns                               ; 321.85 MHz ( period = 3.107 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.098 ns                 ; 2.839 ns                ;
; 78.261 ns                               ; 322.06 MHz ( period = 3.105 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.841 ns                ;
; 78.271 ns                               ; 323.10 MHz ( period = 3.095 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.831 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                              ;                                                              ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                    ; From Clock                                 ; To Clock                                   ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|TB_state~4                    ; NWire_rcv:MDC[2].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|TB_state~2                    ; NWire_rcv:MDC[2].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|TB_state~4                    ; NWire_rcv:MDC[1].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|TB_state~2                    ; NWire_rcv:MDC[1].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[0]                           ; NWire_rcv:SPD|tb_width[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|TB_state~4                          ; NWire_rcv:P_MIC|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|TB_state~2                          ; NWire_rcv:P_MIC|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|data_cnt[0]                         ; NWire_rcv:P_MIC|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|TB_state~4                    ; NWire_rcv:MDC[0].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|TB_state~2                    ; NWire_rcv:MDC[0].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[9]                           ; NWire_rcv:SPD|tb_width[9]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[2]                           ; NWire_rcv:SPD|tb_width[2]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[1]                           ; NWire_rcv:SPD|tb_width[1]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[5]                           ; NWire_rcv:SPD|tb_width[5]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[6]                           ; NWire_rcv:SPD|tb_width[6]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[7]                           ; NWire_rcv:SPD|tb_width[7]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[8]                           ; NWire_rcv:SPD|tb_width[8]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[4]                           ; NWire_rcv:SPD|tb_width[4]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[3]                           ; NWire_rcv:SPD|tb_width[3]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:M_LRAudio|bcnt[0]                        ; NWire_xmit:M_LRAudio|bcnt[0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:P_IQPWM|bcnt[0]                          ; NWire_xmit:P_IQPWM|bcnt[0]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|TB_state~2                            ; NWire_rcv:SPD|TB_state~2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|TB_state~4                            ; NWire_rcv:SPD|TB_state~4              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|data_cnt[0]                           ; NWire_rcv:SPD|data_cnt[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|irdy                                ; NWire_rcv:P_MIC|irdy                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|irdy                          ; NWire_rcv:MDC[0].M_IQ|irdy            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|irdy                                  ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:P_IQPWM|iack                             ; NWire_xmit:P_IQPWM|iack               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:M_LRAudio|iack                           ; NWire_xmit:M_LRAudio|iack             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.732 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[7]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[7]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.734 ns                 ;
; 0.733 ns                                ; NWire_rcv:MDC[0].M_IQ|d3                            ; NWire_rcv:MDC[0].M_IQ|rdata[47]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.734 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[30]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[30] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[29]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[29] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[4]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[30]                 ; NWire_xmit:P_IQPWM|id[30]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[5]                  ; NWire_xmit:P_IQPWM|id[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.735 ns                                ; NWire_rcv:MDC[2].M_IQ|d0                            ; NWire_rcv:MDC[2].M_IQ|d1              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.736 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[24]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[5]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.737 ns                                ; NWire_xmit:P_IQPWM|id[8]                            ; NWire_xmit:P_IQPWM|id[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.738 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[16]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[16]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.738 ns                                ; NWire_rcv:SPD|DIFF_CLK.ia1                          ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[0]                      ; NWire_rcv:MDC[1].M_IQ|idata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.740 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[38]                     ; NWire_rcv:MDC[1].M_IQ|rdata[37]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]                  ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[36]                     ; NWire_rcv:MDC[2].M_IQ|rdata[35]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[32]                     ; NWire_rcv:MDC[2].M_IQ|rdata[31]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_xmit:P_IQPWM|irdy                             ; NWire_xmit:P_IQPWM|iack               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.741 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[28]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[28] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[27]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[29]                 ; NWire_xmit:P_IQPWM|id[29]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[10]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[10]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[8]                  ; NWire_xmit:P_IQPWM|id[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[43]                     ; NWire_rcv:MDC[0].M_IQ|idata[43]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[12]                     ; NWire_rcv:MDC[2].M_IQ|rdata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[30]                     ; NWire_rcv:MDC[2].M_IQ|idata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.742 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[26]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[26] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[9]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[7]                      ; NWire_rcv:MDC[0].M_IQ|idata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[11]                     ; NWire_rcv:MDC[1].M_IQ|rdata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.743 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[28]                 ; NWire_xmit:P_IQPWM|id[28]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[9]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[9]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[6]                  ; NWire_xmit:P_IQPWM|id[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[3]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[3]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[24]                     ; NWire_rcv:MDC[2].M_IQ|rdata[23]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[2]                      ; NWire_rcv:MDC[1].M_IQ|rdata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.744 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[21]               ; NWire_xmit:M_LRAudio|id[21]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[19]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[19]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[4]                  ; NWire_xmit:P_IQPWM|id[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][11]                 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[22]                     ; NWire_rcv:MDC[2].M_IQ|rdata[21]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[41]                     ; NWire_rcv:MDC[2].M_IQ|idata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[3]                      ; NWire_rcv:MDC[2].M_IQ|rdata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:P_MIC|rdata[12]                           ; NWire_rcv:P_MIC|idata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:SPD|rdata[15]                             ; NWire_rcv:SPD|rdata[14]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.745 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[23]               ; NWire_xmit:M_LRAudio|id[23]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[17]               ; NWire_xmit:M_LRAudio|id[17]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[2]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[18]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[18]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[45]                     ; NWire_rcv:MDC[0].M_IQ|rdata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[0]                      ; NWire_rcv:MDC[0].M_IQ|idata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[44]                     ; NWire_rcv:MDC[0].M_IQ|idata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|rdata[11]                             ; NWire_rcv:SPD|rdata[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|rdata[3]                              ; NWire_rcv:SPD|rdata[2]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.746 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[18]               ; NWire_xmit:M_LRAudio|id[18]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[1].M_IQ|d1                            ; NWire_rcv:MDC[1].M_IQ|DBrise          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:P_MIC|rdata[12]                           ; NWire_rcv:P_MIC|rdata[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.ia1                  ; NWire_rcv:MDC[0].M_IQ|irdy            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.747 ns                                ; NWire_xmit:M_LRAudio|id[21]                         ; NWire_xmit:M_LRAudio|id[20]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[37]                     ; NWire_rcv:MDC[2].M_IQ|rdata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|d3                            ; NWire_rcv:MDC[2].M_IQ|rdata[47]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[44]                     ; NWire_rcv:MDC[0].M_IQ|rdata[43]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[39]                     ; NWire_rcv:MDC[2].M_IQ|idata[39]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[41]                     ; NWire_rcv:MDC[2].M_IQ|rdata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[3]                      ; NWire_rcv:MDC[0].M_IQ|rdata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[35]                     ; NWire_rcv:MDC[2].M_IQ|idata[35]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[45]                     ; NWire_rcv:MDC[0].M_IQ|idata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[37]                     ; NWire_rcv:MDC[2].M_IQ|idata[37]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:SPD|rdata[3]                              ; NWire_rcv:SPD|idata[3]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:SPD|rdata[11]                             ; NWire_rcv:SPD|idata[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.748 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[21]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[21] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[0]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[11]                 ; NWire_xmit:P_IQPWM|id[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[1].M_IQ|d1                            ; NWire_rcv:MDC[1].M_IQ|d2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[42]                     ; NWire_rcv:MDC[0].M_IQ|rdata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[39]                     ; NWire_rcv:MDC[2].M_IQ|rdata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:P_MIC|rdata[0]                            ; NWire_rcv:P_MIC|idata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[35]                     ; NWire_rcv:MDC[2].M_IQ|rdata[34]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[42]                     ; NWire_rcv:MDC[2].M_IQ|idata[42]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:P_MIC|rdata[13]                           ; NWire_rcv:P_MIC|idata[13]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[3]                      ; NWire_rcv:MDC[0].M_IQ|idata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:SPD|rdata[15]                             ; NWire_rcv:SPD|idata[15]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.749 ns                                ; NWire_xmit:M_LRAudio|id[20]                         ; NWire_xmit:M_LRAudio|id[19]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|d2                            ; NWire_rcv:MDC[2].M_IQ|d3              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:P_MIC|rdata[4]                            ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[20]                     ; NWire_rcv:MDC[1].M_IQ|rdata[19]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[9]                      ; NWire_rcv:MDC[0].M_IQ|rdata[8]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[4]                      ; NWire_rcv:MDC[0].M_IQ|rdata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[8]                      ; NWire_rcv:MDC[1].M_IQ|rdata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[47]                     ; NWire_rcv:MDC[1].M_IQ|rdata[46]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:P_MIC|rdata[4]                            ; NWire_rcv:P_MIC|idata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[34]                     ; NWire_rcv:MDC[1].M_IQ|rdata[33]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:P_MIC|tb_cnt[13]                          ; NWire_rcv:P_MIC|tb_cnt[13]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.750 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[22]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[1].M_IQ|d2                            ; NWire_rcv:MDC[1].M_IQ|d3              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[4]                      ; NWire_rcv:MDC[1].M_IQ|rdata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:P_MIC|rdata[2]                            ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[11]                     ; NWire_rcv:MDC[0].M_IQ|rdata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[36]                     ; NWire_rcv:MDC[0].M_IQ|rdata[35]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[41]                     ; NWire_rcv:MDC[0].M_IQ|rdata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[27]                     ; NWire_rcv:MDC[0].M_IQ|rdata[26]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[18]                     ; NWire_rcv:MDC[1].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:SPD|d2                                    ; NWire_rcv:SPD|d3                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[46]                     ; NWire_rcv:MDC[1].M_IQ|rdata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[15]                     ; NWire_rcv:MDC[0].M_IQ|rdata[14]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:SPD|DB_LEN[2][8]                          ; NWire_rcv:SPD|DB_LEN[3][8]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:SPD|d1                                    ; NWire_rcv:SPD|d2                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[1]                      ; NWire_rcv:MDC[1].M_IQ|rdata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[5]                      ; NWire_rcv:MDC[1].M_IQ|rdata[4]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[41]                     ; NWire_rcv:MDC[1].M_IQ|rdata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[5]                      ; NWire_rcv:MDC[0].M_IQ|idata[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[38]                     ; NWire_rcv:MDC[0].M_IQ|rdata[37]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[21]                     ; NWire_rcv:MDC[0].M_IQ|rdata[20]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[35]                     ; NWire_rcv:MDC[1].M_IQ|rdata[34]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:P_MIC|rdata[2]                            ; NWire_rcv:P_MIC|idata[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[14]                     ; NWire_rcv:MDC[2].M_IQ|rdata[13]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[42]                     ; NWire_rcv:MDC[1].M_IQ|rdata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[1].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[35]                     ; NWire_rcv:MDC[1].M_IQ|idata[35]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[7]                      ; NWire_rcv:MDC[2].M_IQ|rdata[6]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[41]                     ; NWire_rcv:MDC[1].M_IQ|idata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13]                 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[0].M_IQ|d2                            ; NWire_rcv:MDC[0].M_IQ|DBrise          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_xmit:M_LRAudio|data_cnt[4]                    ; NWire_xmit:M_LRAudio|data_cnt[4]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[1]                      ; NWire_rcv:MDC[2].M_IQ|rdata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[21]                     ; NWire_rcv:MDC[2].M_IQ|rdata[20]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[5]                      ; NWire_rcv:MDC[0].M_IQ|rdata[4]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[42]                     ; NWire_rcv:MDC[2].M_IQ|rdata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[18]                     ; NWire_rcv:MDC[0].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[6]                      ; NWire_rcv:MDC[0].M_IQ|rdata[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:P_MIC|rdata[13]                           ; NWire_rcv:P_MIC|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[13]                     ; NWire_rcv:MDC[0].M_IQ|rdata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:P_MIC|rdata[9]                            ; NWire_rcv:P_MIC|rdata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[10]                     ; NWire_rcv:MDC[0].M_IQ|rdata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:SPD|DB_LEN[0][0]                          ; NWire_rcv:SPD|DB_LEN[1][0]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.755 ns                                ; NWire_rcv:P_MIC|rdata[1]                            ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:P_MIC|rdata[8]                            ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[5]                      ; NWire_rcv:MDC[2].M_IQ|rdata[4]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[43]                     ; NWire_rcv:MDC[2].M_IQ|rdata[42]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[22]                     ; NWire_rcv:MDC[1].M_IQ|rdata[21]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[28]                     ; NWire_rcv:MDC[1].M_IQ|rdata[27]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[31]                     ; NWire_rcv:MDC[1].M_IQ|rdata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[12]                     ; NWire_rcv:MDC[0].M_IQ|rdata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:SPD|DB_LEN[0][1]                          ; NWire_rcv:SPD|DB_LEN[1][1]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:SPD|DB_LEN[1][10]                         ; NWire_rcv:SPD|DB_LEN[2][10]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[19]                     ; NWire_rcv:MDC[0].M_IQ|rdata[18]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[29]                     ; NWire_rcv:MDC[1].M_IQ|rdata[28]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][2]                        ; NWire_rcv:P_MIC|DB_LEN[1][2]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[4]                      ; NWire_rcv:MDC[2].M_IQ|rdata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[31]                     ; NWire_rcv:MDC[2].M_IQ|rdata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[46]                     ; NWire_rcv:MDC[2].M_IQ|idata[46]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[15]                     ; NWire_rcv:MDC[2].M_IQ|rdata[14]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[6]                      ; NWire_rcv:MDC[2].M_IQ|rdata[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[32]                     ; NWire_rcv:MDC[1].M_IQ|rdata[31]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[6]                      ; NWire_rcv:MDC[0].M_IQ|idata[6]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][7]                  ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][7]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][13]                 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][8]                  ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][8]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:SPD|tb_cnt[11]                            ; NWire_rcv:SPD|tb_cnt[11]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[17]                     ; NWire_rcv:MDC[0].M_IQ|rdata[16]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[33]                     ; NWire_rcv:MDC[0].M_IQ|rdata[32]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[17]                     ; NWire_rcv:MDC[1].M_IQ|rdata[16]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[25]                     ; NWire_rcv:MDC[0].M_IQ|rdata[24]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[26]                     ; NWire_rcv:MDC[1].M_IQ|rdata[25]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[2]                      ; NWire_rcv:MDC[0].M_IQ|idata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                       ;                                            ;                                            ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'IF_clk'                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                     ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; CC_address[0]                                       ; CC_address[0]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[1]                                       ; CC_address[1]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[2]                                       ; CC_address[2]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[3]                                       ; CC_address[3]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|iack                              ; NWire_xmit:CCxmit|iack                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|NW_state~3                        ; NWire_xmit:CCxmit|NW_state~3           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|ld[1]                          ; led_blinker:BLINK_D4|ld[1]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|ld[0]                          ; led_blinker:BLINK_D4|ld[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|bit_sel[0]                     ; led_blinker:BLINK_D4|bit_sel[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|LED_state~4                    ; led_blinker:BLINK_D4|LED_state~4       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|bit_sel[1]                     ; led_blinker:BLINK_D1|bit_sel[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|bit_sel[0]                     ; led_blinker:BLINK_D1|bit_sel[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|LED_state~4                    ; led_blinker:BLINK_D1|LED_state~4       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|LED_state~2                    ; led_blinker:BLINK_D1|LED_state~2       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_count[0]                                         ; IF_count[0]                            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_count[28]                                        ; IF_count[28]                           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; sp_rcv_ctrl:SPC|count[0]                            ; sp_rcv_ctrl:SPC|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; sp_rcv_ctrl:SPC|sp_state                            ; sp_rcv_ctrl:SPC|sp_state               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|dly_cnt[0]                        ; NWire_xmit:ser_no|dly_cnt[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|dly_cnt[24]                       ; NWire_xmit:ser_no|dly_cnt[24]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|iack                              ; NWire_xmit:ser_no|iack                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|data_cnt[1]                       ; NWire_xmit:ser_no|data_cnt[1]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|data_cnt[0]                       ; NWire_xmit:ser_no|data_cnt[0]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|NW_state~3                        ; NWire_xmit:ser_no|NW_state~3           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; cdc_mcp:lra|a_rdy                                   ; cdc_mcp:lra|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|FIFO_ADR[1]                          ; async_usb:usb1|FIFO_ADR[1]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|FIFO_ADR[0]                          ; async_usb:usb1|FIFO_ADR[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|SLOE                                 ; async_usb:usb1|SLOE                    ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|count[0]                            ; debounce:de_dot|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|count[0]                            ; debounce:de_PTT|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|count[0]                           ; debounce:de_dash|count[0]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:m_ser|TB_state~4                          ; NWire_rcv:m_ser|TB_state~4             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:m_ser|data_cnt[0]                         ; NWire_rcv:m_ser|data_cnt[0]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|TB_state~2                          ; NWire_rcv:p_ser|TB_state~2             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|TB_state~4                          ; NWire_rcv:p_ser|TB_state~4             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|data_cnt[0]                         ; NWire_rcv:p_ser|data_cnt[0]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_rcv:J_MIC|b_clk_cnt[0]                          ; I2S_rcv:J_MIC|b_clk_cnt[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|count[18]                           ; debounce:de_dot|count[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|count[18]                           ; debounce:de_PTT|count[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|clean_pb                            ; debounce:de_dot|clean_pb               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; cdc_mcp:dfs|a_rdy                                   ; cdc_mcp:dfs|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|count[18]                          ; debounce:de_dash|count[18]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|clean_pb                            ; debounce:de_PTT|clean_pb               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[4]                        ; Tx_fifo_ctrl:TXFC|tx_addr[4]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[2]                        ; Tx_fifo_ctrl:TXFC|tx_addr[2]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[3]                        ; Tx_fifo_ctrl:TXFC|tx_addr[3]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[0]                        ; Tx_fifo_ctrl:TXFC|tx_addr[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[1]                        ; Tx_fifo_ctrl:TXFC|tx_addr[1]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|clean_pb                           ; debounce:de_dash|clean_pb              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:SPF|outptr[0]                                  ; FIFO:SPF|outptr[0]                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|AD_timer[0]                       ; Tx_fifo_ctrl:TXFC|AD_timer[0]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_rcv:J_IQ|b_clk_cnt[0]                           ; I2S_rcv:J_IQ|b_clk_cnt[0]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:SPF|usedw[0]                                   ; FIFO:SPF|usedw[0]                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[0]                     ; async_usb:usb1|Rx_fifo_wdata[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[2]                     ; async_usb:usb1|Rx_fifo_wdata[2]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[3]                     ; async_usb:usb1|Rx_fifo_wdata[3]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[7]                     ; async_usb:usb1|Rx_fifo_wdata[7]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[5]                     ; async_usb:usb1|Rx_fifo_wdata[5]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[4]                     ; async_usb:usb1|Rx_fifo_wdata[4]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[6]                     ; async_usb:usb1|Rx_fifo_wdata[6]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[13]                    ; async_usb:usb1|Rx_fifo_wdata[13]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[12]                    ; async_usb:usb1|Rx_fifo_wdata[12]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[15]                    ; async_usb:usb1|Rx_fifo_wdata[15]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[8]                     ; async_usb:usb1|Rx_fifo_wdata[8]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[10]                    ; async_usb:usb1|Rx_fifo_wdata[10]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[11]                    ; async_usb:usb1|Rx_fifo_wdata[11]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[9]                     ; async_usb:usb1|Rx_fifo_wdata[9]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[1]                     ; async_usb:usb1|Rx_fifo_wdata[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[14]                    ; async_usb:usb1|Rx_fifo_wdata[14]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|IF_chan[1]                        ; Tx_fifo_ctrl:TXFC|IF_chan[1]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|IF_chan[0]                        ; Tx_fifo_ctrl:TXFC|IF_chan[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|AD_timer[5]                       ; Tx_fifo_ctrl:TXFC|AD_timer[5]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:RXF|usedw[0]                                   ; FIFO:RXF|usedw[0]                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~2                                     ; IF_SYNC_state~2                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~3                                     ; IF_SYNC_state~3                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~4                                     ; IF_SYNC_state~4                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|ep_sel                               ; async_usb:usb1|ep_sel                  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.733 ns                                ; IF_frequency[8][15]                                 ; NWire_xmit:CCxmit|id[37]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.734 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[45] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.735 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[36]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[36] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[44]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[44] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; debounce:de_dash|pb_history[1]                      ; debounce:de_dash|pb_history[2]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.736 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[0]               ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[0]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[32]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[32] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.737 ns                                ; debounce:de_PTT|pb_history[1]                       ; debounce:de_PTT|pb_history[2]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.737 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[37]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[37] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.737 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[18]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[18] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.738 ns                                ; I2S_rcv:J_MIC|d1                                    ; I2S_rcv:J_MIC|d2                       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.738 ns                                ; I2S_rcv:J_IQ|d0                                     ; I2S_rcv:J_IQ|d1                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.738 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[4]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[4]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.739 ns                                ; NWire_rcv:p_ser|rdata[0]                            ; NWire_rcv:p_ser|idata[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[38]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[38] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[42]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[42] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; IF_RESET.i0                                         ; IF_rst                                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.741 ns                                ; IF_frequency[8][24]                                 ; NWire_xmit:CCxmit|id[46]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; IF_frequency[8][17]                                 ; NWire_xmit:CCxmit|id[39]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[38]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[38] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[7]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[7]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[14]                      ; NWire_rcv:SPD|DIFF_CLK.xd1[14]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; I2S_rcv:J_IQ|lr0                                    ; I2S_rcv:J_IQ|lr1                       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.742 ns                                ; IF_frequency[8][30]                                 ; NWire_xmit:CCxmit|id[52]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; IF_frequency[8][25]                                 ; NWire_xmit:CCxmit|id[47]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; IF_RX_relay[0]                                      ; NWire_xmit:CCxmit|id[0]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:ser_no|id[2]                             ; NWire_xmit:ser_no|id[1]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; FIFO:RXF|mem_0_bypass[37]                           ; FIFO:RXF|q[14]                         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; I2S_rcv:J_MIC|temp_data[3]                          ; I2S_rcv:J_MIC|temp_data[4]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[38]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[38] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; I2S_rcv:J_IQ|d1                                     ; I2S_rcv:J_IQ|d2                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[41]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[41] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[6]                       ; FIFO:SPF|mem_0_bypass[27]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.743 ns                                ; IF_frequency[8][12]                                 ; NWire_xmit:CCxmit|id[34]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:p_ser|d2                                  ; NWire_rcv:p_ser|DBrise                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; I2S_rcv:J_MIC|temp_data[6]                          ; I2S_rcv:J_MIC|temp_data[7]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; I2S_rcv:J_MIC|d2                                    ; I2S_rcv:J_MIC|temp_data[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[7]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[35]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[35] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; I2S_rcv:J_IQ|temp_data[7]                           ; I2S_rcv:J_IQ|temp_data[8]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[1]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[1]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.744 ns                                ; IF_frequency[8][13]                                 ; NWire_xmit:CCxmit|id[35]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; IF_frequency[8][10]                                 ; NWire_xmit:CCxmit|id[32]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:m_ser|rdata[4]                            ; NWire_rcv:m_ser|idata[4]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:p_ser|rdata[4]                            ; NWire_rcv:p_ser|idata[4]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; debounce:de_dot|pb_history[1]                       ; debounce:de_dot|pb_history[2]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:m_ser|rdata[2]                            ; NWire_rcv:m_ser|idata[2]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:p_ser|rdata[34]                           ; NWire_rcv:p_ser|idata[34]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[19]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[19] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[4]                       ; FIFO:SPF|mem_0_bypass[25]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[3]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[3]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.745 ns                                ; IF_frequency[8][26]                                 ; NWire_xmit:CCxmit|id[48]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_xmit:CCxmit|id[17]                            ; NWire_xmit:CCxmit|id[16]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; sp_rcv_ctrl:SPC|sp_state                            ; sp_rcv_ctrl:SPC|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_xmit:ser_no|id[1]                             ; NWire_xmit:ser_no|id[0]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:p_ser|rdata[24]                           ; NWire_rcv:p_ser|idata[24]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:p_ser|rdata[12]                           ; NWire_rcv:p_ser|rdata[11]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[39]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[39] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[43]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[43] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[28]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[28] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[10]                      ; NWire_rcv:SPD|DIFF_CLK.xd1[10]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|DIFF_CLK.xr0                          ; NWire_rcv:SPD|DIFF_CLK.xr1             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|DIFF_CLK.xr1                          ; NWire_rcv:SPD|DIFF_CLK.xr2             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.747 ns                                ; IF_clock_s[0]                                       ; NWire_xmit:CCxmit|id[18]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; IF_TX_relay[0]                                      ; NWire_xmit:CCxmit|id[3]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_xmit:CCxmit|id[3]                             ; NWire_xmit:CCxmit|id[2]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_xmit:CCxmit|id[2]                             ; NWire_xmit:CCxmit|id[1]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[47]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[47] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; I2S_rcv:J_MIC|temp_data[7]                          ; I2S_rcv:J_MIC|temp_data[8]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; I2S_rcv:J_IQ|temp_data[5]                           ; I2S_rcv:J_IQ|temp_data[6]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[46]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[46] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.748 ns                                ; NWire_rcv:p_ser|rdata[19]                           ; NWire_rcv:p_ser|rdata[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:p_ser|rdata[12]                           ; NWire_rcv:p_ser|idata[12]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.749 ns                                ; IF_frequency[8][22]                                 ; NWire_xmit:CCxmit|id[44]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; I2S_rcv:J_IQ|temp_data[22]                          ; I2S_rcv:J_IQ|temp_data[23]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:p_ser|rdata[19]                           ; NWire_rcv:p_ser|idata[19]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; I2S_rcv:J_IQ|temp_data[17]                          ; I2S_rcv:J_IQ|temp_data[18]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; I2S_rcv:J_MIC|temp_data[9]                          ; I2S_rcv:J_MIC|temp_data[10]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:p_ser|rdata[43]                           ; NWire_rcv:p_ser|idata[43]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[12]                      ; FIFO:SPF|mem_0_bypass[33]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.750 ns                                ; NWire_rcv:p_ser|rdata[38]                           ; NWire_rcv:p_ser|rdata[37]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; I2S_rcv:J_MIC|temp_data[2]                          ; I2S_rcv:J_MIC|temp_data[3]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:p_ser|rdata[33]                           ; NWire_rcv:p_ser|idata[33]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:p_ser|rdata[7]                            ; NWire_rcv:p_ser|idata[7]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[2]                       ; FIFO:SPF|mem_0_bypass[23]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[7]                       ; FIFO:SPF|mem_0_bypass[28]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.751 ns                                ; I2S_rcv:J_MIC|temp_data[1]                          ; I2S_rcv:J_MIC|temp_data[2]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:p_ser|rdata[38]                           ; NWire_rcv:p_ser|idata[38]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; I2S_rcv:J_IQ|temp_data[6]                           ; I2S_rcv:J_IQ|temp_data[7]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; I2S_rcv:J_IQ|temp_data[0]                           ; I2S_rcv:J_IQ|temp_data[1]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; I2S_rcv:J_IQ|temp_data[15]                          ; I2S_rcv:J_IQ|temp_data[16]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.752 ns                                ; NWire_rcv:p_ser|rdata[23]                           ; NWire_rcv:p_ser|idata[23]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; I2S_rcv:J_IQ|temp_data[16]                          ; I2S_rcv:J_IQ|temp_data[17]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[0]                       ; FIFO:SPF|mem_0_bypass[21]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[13]                      ; FIFO:SPF|mem_0_bypass[34]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[10]                      ; FIFO:SPF|mem_0_bypass[31]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.753 ns                                ; NWire_rcv:p_ser|rdata[10]                           ; NWire_rcv:p_ser|idata[10]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:p_ser|rdata[13]                           ; NWire_rcv:p_ser|idata[13]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[3]                       ; FIFO:SPF|mem_0_bypass[24]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.754 ns                                ; NWire_rcv:p_ser|rdata[29]                           ; NWire_rcv:p_ser|idata[29]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:p_ser|rdata[32]                           ; NWire_rcv:p_ser|idata[32]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; I2S_rcv:J_MIC|temp_data[14]                         ; I2S_rcv:J_MIC|temp_data[15]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[8]                       ; FIFO:SPF|mem_0_bypass[29]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.755 ns                                ; NWire_rcv:p_ser|rdata[14]                           ; NWire_rcv:p_ser|rdata[13]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:p_ser|rdata[16]                           ; NWire_rcv:p_ser|idata[16]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:p_ser|rdata[14]                           ; NWire_rcv:p_ser|idata[14]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_MIC|temp_data[12]                         ; I2S_rcv:J_MIC|temp_data[13]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_MIC|temp_data[13]                         ; I2S_rcv:J_MIC|temp_data[14]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_IQ|temp_data[9]                           ; I2S_rcv:J_IQ|temp_data[10]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:p_ser|rdata[42]                           ; NWire_rcv:p_ser|idata[42]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.756 ns                                ; NWire_rcv:p_ser|rdata[16]                           ; NWire_rcv:p_ser|rdata[15]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:p_ser|rdata[31]                           ; NWire_rcv:p_ser|idata[31]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:p_ser|rdata[18]                           ; NWire_rcv:p_ser|rdata[17]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:p_ser|rdata[18]                           ; NWire_rcv:p_ser|idata[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:p_ser|rdata[37]                           ; NWire_rcv:p_ser|idata[37]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; I2S_rcv:J_IQ|temp_data[20]                          ; I2S_rcv:J_IQ|temp_data[21]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[5]                       ; FIFO:SPF|mem_0_bypass[26]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.757 ns                                ; NWire_rcv:p_ser|rdata[9]                            ; NWire_rcv:p_ser|rdata[8]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[1]                       ; FIFO:SPF|mem_0_bypass[22]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.758 ns                                ; NWire_rcv:p_ser|rdata[9]                            ; NWire_rcv:p_ser|idata[9]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.759 ns                                ; led_blinker:BLINK_D1|bit_sel[0]                     ; led_blinker:BLINK_D1|bit_sel[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.761 ns                 ;
; 0.759 ns                                ; led_blinker:BLINK_D1|bit_sel[1]                     ; led_blinker:BLINK_D1|bit_sel[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.761 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'C5'                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; I2S_xmit:J_IQPWM|bit_count[1]                       ; I2S_xmit:J_IQPWM|bit_count[1]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_IQPWM|bit_count[0]                       ; I2S_xmit:J_IQPWM|bit_count[0]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:lrgen|LRCLK                           ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_LRAudio|bit_count[0]                     ; I2S_xmit:J_LRAudio|bit_count[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_LRAudio|bit_count[1]                     ; I2S_xmit:J_LRAudio|bit_count[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|BCLK                           ; clk_lrclk_gen:clrgen|BCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|LRCLK                          ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 1.214 ns                                ; I2S_xmit:J_LRAudio|data[14]                         ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.216 ns                 ;
; 1.218 ns                                ; I2S_xmit:J_LRAudio|last_data[28]                    ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.219 ns                 ;
; 1.294 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.298 ns                 ;
; 1.397 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|Brise        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.399 ns                 ;
; 1.399 ns                                ; C12_rst                                             ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.402 ns                 ;
; 1.399 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|Bfall        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.401 ns                 ;
; 1.401 ns                                ; I2S_xmit:J_LRAudio|last_data[16]                    ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.403 ns                 ;
; 1.407 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|Bfall        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.409 ns                 ;
; 1.414 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[4]                   ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.416 ns                 ;
; 1.419 ns                                ; I2S_xmit:J_IQPWM|TLV_state~3                        ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.421 ns                 ;
; 1.427 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[7]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.429 ns                 ;
; 1.431 ns                                ; I2S_xmit:J_IQPWM|obit                               ; I2S_xmit:J_IQPWM|outbit           ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.433 ns                 ;
; 1.431 ns                                ; C12_RESET.c0                                        ; C12_rst                           ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.433 ns                 ;
; 1.434 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[15]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.436 ns                 ;
; 1.436 ns                                ; I2S_xmit:J_LRAudio|TLV_state~2                      ; I2S_xmit:J_LRAudio|bit_count[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.438 ns                 ;
; 1.439 ns                                ; C12_rst                                             ; cdc_mcp:dfs|b_data_ack            ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.442 ns                 ;
; 1.442 ns                                ; C12_rst                                             ; cdc_mcp:dfs|b_data[0]             ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.446 ns                 ;
; 1.443 ns                                ; C12_rst                                             ; cdc_mcp:dfs|b_data[1]             ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.447 ns                 ;
; 1.450 ns                                ; I2S_xmit:J_IQPWM|last_data[15]                      ; I2S_xmit:J_IQPWM|data[15]         ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.455 ns                 ;
; 1.454 ns                                ; cdc_mcp:dfs|b_data_ack                              ; C12_cgen_rst                      ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.456 ns                 ;
; 1.459 ns                                ; I2S_xmit:J_LRAudio|data[1]                          ; I2S_xmit:J_LRAudio|data[2]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.461 ns                 ;
; 1.459 ns                                ; cdc_mcp:lra|cdc_sync:rdy|q1[0]                      ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.461 ns                 ;
; 1.460 ns                                ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]                      ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.462 ns                 ;
; 1.461 ns                                ; I2S_xmit:J_LRAudio|obit                             ; I2S_xmit:J_LRAudio|outbit         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.463 ns                 ;
; 1.463 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.465 ns                 ;
; 1.464 ns                                ; I2S_xmit:J_IQPWM|data[14]                           ; I2S_xmit:J_IQPWM|data[15]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.466 ns                 ;
; 1.465 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.467 ns                 ;
; 1.465 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.467 ns                 ;
; 1.465 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.467 ns                 ;
; 1.466 ns                                ; cdc_sync:cdc_jack|q1[0]                             ; cdc_sync:cdc_jack|sigb[0]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.468 ns                 ;
; 1.467 ns                                ; I2S_xmit:J_IQPWM|data[13]                           ; I2S_xmit:J_IQPWM|data[14]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.469 ns                 ;
; 1.467 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[6]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.469 ns                 ;
; 1.472 ns                                ; I2S_xmit:J_IQPWM|bit_count[0]                       ; I2S_xmit:J_IQPWM|bit_count[1]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.474 ns                 ;
; 1.474 ns                                ; I2S_xmit:J_IQPWM|data[3]                            ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.476 ns                 ;
; 1.476 ns                                ; I2S_xmit:J_IQPWM|data[4]                            ; I2S_xmit:J_IQPWM|data[5]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.478 ns                 ;
; 1.476 ns                                ; I2S_xmit:J_LRAudio|data[6]                          ; I2S_xmit:J_LRAudio|data[7]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.478 ns                 ;
; 1.478 ns                                ; I2S_xmit:J_LRAudio|last_data[9]                     ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.477 ns                 ;
; 1.478 ns                                ; I2S_xmit:J_LRAudio|data[13]                         ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.480 ns                 ;
; 1.478 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[5]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.480 ns                 ;
; 1.479 ns                                ; I2S_xmit:J_LRAudio|data[10]                         ; I2S_xmit:J_LRAudio|data[11]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.481 ns                 ;
; 1.479 ns                                ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]                    ; cdc_mcp:iqp|pulsegen:pls|p1       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.481 ns                 ;
; 1.480 ns                                ; I2S_xmit:J_IQPWM|data[5]                            ; I2S_xmit:J_IQPWM|data[6]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.482 ns                 ;
; 1.481 ns                                ; I2S_xmit:J_IQPWM|data[11]                           ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.483 ns                 ;
; 1.481 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.483 ns                 ;
; 1.482 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.484 ns                 ;
; 1.483 ns                                ; I2S_xmit:J_IQPWM|last_data[9]                       ; I2S_xmit:J_IQPWM|data[9]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.485 ns                 ;
; 1.483 ns                                ; I2S_xmit:J_LRAudio|last_data[4]                     ; I2S_xmit:J_LRAudio|data[4]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.484 ns                 ;
; 1.483 ns                                ; I2S_xmit:J_LRAudio|last_data[5]                     ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.485 ns                 ;
; 1.483 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.485 ns                 ;
; 1.483 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.485 ns                 ;
; 1.483 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[2]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.485 ns                 ;
; 1.484 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[4]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.486 ns                 ;
; 1.485 ns                                ; C12_rst                                             ; cdc_mcp:lra|cdc_sync:rdy|q1[0]    ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.487 ns                 ;
; 1.485 ns                                ; C12_rst                                             ; cdc_sync:cdc_jack|q1[0]           ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.487 ns                 ;
; 1.485 ns                                ; C12_rst                                             ; cdc_sync:cdc_jack|sigb[0]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.487 ns                 ;
; 1.485 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.487 ns                 ;
; 1.486 ns                                ; C12_rst                                             ; cdc_mcp:iqp|pulsegen:pls|p1       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.488 ns                 ;
; 1.486 ns                                ; C12_rst                                             ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.488 ns                 ;
; 1.488 ns                                ; I2S_xmit:J_LRAudio|last_data[6]                     ; I2S_xmit:J_LRAudio|data[6]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.489 ns                 ;
; 1.489 ns                                ; I2S_xmit:J_LRAudio|data[0]                          ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.488 ns                 ;
; 1.491 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]                    ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.021 ns                   ; 1.512 ns                 ;
; 1.492 ns                                ; I2S_xmit:J_IQPWM|last_data[13]                      ; I2S_xmit:J_IQPWM|data[13]         ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.491 ns                 ;
; 1.493 ns                                ; I2S_xmit:J_IQPWM|last_data[10]                      ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.492 ns                 ;
; 1.495 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.497 ns                 ;
; 1.513 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[9]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.515 ns                 ;
; 1.513 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[4]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.515 ns                 ;
; 1.518 ns                                ; I2S_xmit:J_LRAudio|TLV_state~3                      ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.520 ns                 ;
; 1.518 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[11]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.520 ns                 ;
; 1.519 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[13]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.521 ns                 ;
; 1.519 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.521 ns                 ;
; 1.519 ns                                ; C12_rst                                             ; C12_cgen_rst                      ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.522 ns                 ;
; 1.519 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.521 ns                 ;
; 1.521 ns                                ; I2S_xmit:J_LRAudio|data[12]                         ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.523 ns                 ;
; 1.522 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[14]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.524 ns                 ;
; 1.523 ns                                ; I2S_xmit:J_IQPWM|data[8]                            ; I2S_xmit:J_IQPWM|data[9]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.525 ns                 ;
; 1.524 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.526 ns                 ;
; 1.525 ns                                ; I2S_xmit:J_LRAudio|data[3]                          ; I2S_xmit:J_LRAudio|data[4]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.527 ns                 ;
; 1.525 ns                                ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]                    ; cdc_mcp:dfs|b_data_ack            ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.527 ns                 ;
; 1.526 ns                                ; I2S_xmit:J_LRAudio|last_data[0]                     ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.528 ns                 ;
; 1.527 ns                                ; I2S_xmit:J_IQPWM|data[7]                            ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.529 ns                 ;
; 1.529 ns                                ; I2S_xmit:J_LRAudio|bit_count[0]                     ; I2S_xmit:J_LRAudio|bit_count[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.531 ns                 ;
; 1.531 ns                                ; I2S_xmit:J_IQPWM|last_data[12]                      ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.536 ns                 ;
; 1.531 ns                                ; I2S_xmit:J_LRAudio|data[4]                          ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.533 ns                 ;
; 1.533 ns                                ; I2S_xmit:J_LRAudio|last_data[14]                    ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.535 ns                 ;
; 1.534 ns                                ; I2S_xmit:J_IQPWM|last_data[0]                       ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.536 ns                 ;
; 1.538 ns                                ; I2S_xmit:J_LRAudio|last_data[7]                     ; I2S_xmit:J_LRAudio|data[7]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.539 ns                 ;
; 1.544 ns                                ; I2S_xmit:J_IQPWM|last_data[14]                      ; I2S_xmit:J_IQPWM|data[14]         ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.543 ns                 ;
; 1.549 ns                                ; I2S_xmit:J_IQPWM|last_data[8]                       ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.551 ns                 ;
; 1.551 ns                                ; I2S_xmit:J_IQPWM|TLV_state~2                        ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.553 ns                 ;
; 1.551 ns                                ; I2S_xmit:J_LRAudio|last_data[24]                    ; I2S_xmit:J_LRAudio|data[8]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.552 ns                 ;
; 1.551 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|Brise        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.553 ns                 ;
; 1.552 ns                                ; I2S_xmit:J_LRAudio|last_data[19]                    ; I2S_xmit:J_LRAudio|data[3]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.553 ns                 ;
; 1.554 ns                                ; I2S_xmit:J_IQPWM|TLV_state~2                        ; I2S_xmit:J_IQPWM|bit_count[0]     ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.559 ns                 ;
; 1.555 ns                                ; I2S_xmit:J_IQPWM|data[2]                            ; I2S_xmit:J_IQPWM|data[3]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.557 ns                 ;
; 1.555 ns                                ; I2S_xmit:J_IQPWM|last_data[19]                      ; I2S_xmit:J_IQPWM|data[3]          ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.560 ns                 ;
; 1.561 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.563 ns                 ;
; 1.563 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.565 ns                 ;
; 1.564 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.566 ns                 ;
; 1.564 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.566 ns                 ;
; 1.567 ns                                ; I2S_xmit:J_IQPWM|last_data[22]                      ; I2S_xmit:J_IQPWM|data[6]          ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.568 ns                 ;
; 1.572 ns                                ; I2S_xmit:J_LRAudio|last_data[23]                    ; I2S_xmit:J_LRAudio|data[7]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.573 ns                 ;
; 1.574 ns                                ; I2S_xmit:J_IQPWM|last_data[28]                      ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.575 ns                 ;
; 1.575 ns                                ; I2S_xmit:J_IQPWM|last_data[18]                      ; I2S_xmit:J_IQPWM|data[2]          ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.576 ns                 ;
; 1.576 ns                                ; I2S_xmit:J_LRAudio|TLV_state~2                      ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.578 ns                 ;
; 1.579 ns                                ; I2S_xmit:J_IQPWM|last_data[21]                      ; I2S_xmit:J_IQPWM|data[5]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.581 ns                 ;
; 1.579 ns                                ; I2S_xmit:J_IQPWM|last_data[23]                      ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.581 ns                 ;
; 1.579 ns                                ; I2S_xmit:J_LRAudio|last_data[18]                    ; I2S_xmit:J_LRAudio|data[2]        ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.586 ns                 ;
; 1.586 ns                                ; I2S_xmit:J_IQPWM|last_data[24]                      ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.588 ns                 ;
; 1.592 ns                                ; I2S_xmit:J_IQPWM|last_data[16]                      ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.594 ns                 ;
; 1.593 ns                                ; I2S_xmit:J_IQPWM|last_data[27]                      ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.595 ns                 ;
; 1.594 ns                                ; I2S_xmit:J_IQPWM|last_data[31]                      ; I2S_xmit:J_IQPWM|data[15]         ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.593 ns                 ;
; 1.604 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.606 ns                 ;
; 1.604 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.606 ns                 ;
; 1.606 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.608 ns                 ;
; 1.607 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.609 ns                 ;
; 1.608 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.610 ns                 ;
; 1.621 ns                                ; I2S_xmit:J_IQPWM|last_data[26]                      ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.626 ns                 ;
; 1.641 ns                                ; I2S_xmit:J_LRAudio|last_data[29]                    ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; -0.016 ns                  ; 1.625 ns                 ;
; 1.643 ns                                ; I2S_xmit:J_LRAudio|last_data[21]                    ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; -0.017 ns                  ; 1.626 ns                 ;
; 1.674 ns                                ; I2S_xmit:J_IQPWM|last_data[30]                      ; I2S_xmit:J_IQPWM|data[14]         ; C5         ; C5       ; 0.000 ns                   ; -0.017 ns                  ; 1.657 ns                 ;
; 1.717 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.727 ns                 ;
; 1.717 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.727 ns                 ;
; 1.717 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.727 ns                 ;
; 1.717 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.727 ns                 ;
; 1.717 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.727 ns                 ;
; 1.717 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.727 ns                 ;
; 1.717 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|Brise         ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.727 ns                 ;
; 1.736 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.740 ns                 ;
; 1.737 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[25]            ; C5         ; C5       ; 0.000 ns                   ; 0.000 ns                   ; 1.737 ns                 ;
; 1.738 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[6]             ; C5         ; C5       ; 0.000 ns                   ; 0.000 ns                   ; 1.738 ns                 ;
; 1.752 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[8]             ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.734 ns                 ;
; 1.752 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[14]            ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.734 ns                 ;
; 1.753 ns                                ; C12_rst                                             ; cdc_mcp:iqp|b_data[16]            ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.763 ns                 ;
; 1.754 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[7]             ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.736 ns                 ;
; 1.754 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[26]            ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.764 ns                 ;
; 1.754 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[28]            ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.764 ns                 ;
; 1.755 ns                                ; C12_rst                                             ; cdc_mcp:iqp|b_data[14]            ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.765 ns                 ;
; 1.755 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[10]            ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.737 ns                 ;
; 1.756 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[2]             ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.738 ns                 ;
; 1.758 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[0]             ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.740 ns                 ;
; 1.783 ns                                ; I2S_xmit:J_IQPWM|data[15]                           ; I2S_xmit:J_IQPWM|obit             ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.786 ns                 ;
; 1.804 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[3]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.806 ns                 ;
; 1.808 ns                                ; I2S_xmit:J_LRAudio|data[11]                         ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.810 ns                 ;
; 1.823 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.825 ns                 ;
; 1.825 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.827 ns                 ;
; 1.866 ns                                ; I2S_xmit:J_LRAudio|data[2]                          ; I2S_xmit:J_LRAudio|data[3]        ; C5         ; C5       ; 0.000 ns                   ; -0.004 ns                  ; 1.862 ns                 ;
; 1.881 ns                                ; I2S_xmit:J_IQPWM|data[10]                           ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; 0.021 ns                   ; 1.902 ns                 ;
; 1.881 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.883 ns                 ;
; 1.884 ns                                ; I2S_xmit:J_IQPWM|last_data[5]                       ; I2S_xmit:J_IQPWM|data[5]          ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.885 ns                 ;
; 1.886 ns                                ; I2S_xmit:J_LRAudio|data[8]                          ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; 0.008 ns                   ; 1.894 ns                 ;
; 1.888 ns                                ; I2S_xmit:J_IQPWM|last_data[4]                       ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.889 ns                 ;
; 1.891 ns                                ; I2S_xmit:J_LRAudio|last_data[2]                     ; I2S_xmit:J_LRAudio|data[2]        ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.898 ns                 ;
; 1.895 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.897 ns                 ;
; 1.917 ns                                ; I2S_xmit:J_LRAudio|data[15]                         ; I2S_xmit:J_LRAudio|obit           ; C5         ; C5       ; 0.000 ns                   ; 0.011 ns                   ; 1.928 ns                 ;
; 1.919 ns                                ; I2S_xmit:J_LRAudio|data[7]                          ; I2S_xmit:J_LRAudio|data[8]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.921 ns                 ;
; 1.922 ns                                ; I2S_xmit:J_LRAudio|data[9]                          ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; -0.004 ns                  ; 1.918 ns                 ;
; 1.926 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[11]            ; C5         ; C5       ; 0.000 ns                   ; 0.000 ns                   ; 1.926 ns                 ;
; 1.927 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[1]             ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.909 ns                 ;
; 1.928 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[4]             ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.910 ns                 ;
; 1.928 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[9]             ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.910 ns                 ;
; 1.930 ns                                ; C12_rst                                             ; cdc_mcp:lra|b_data[16]            ; C5         ; C5       ; 0.000 ns                   ; -0.018 ns                  ; 1.912 ns                 ;
; 1.944 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.946 ns                 ;
; 1.944 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.946 ns                 ;
; 1.944 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.946 ns                 ;
; 1.945 ns                                ; I2S_xmit:J_IQPWM|last_data[3]                       ; I2S_xmit:J_IQPWM|data[3]          ; C5         ; C5       ; 0.000 ns                   ; 0.018 ns                   ; 1.963 ns                 ;
; 1.946 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[6]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.948 ns                 ;
; 1.950 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.952 ns                 ;
; 1.957 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[5]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.959 ns                 ;
; 1.959 ns                                ; I2S_xmit:J_LRAudio|last_data[12]                    ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; -0.017 ns                  ; 1.942 ns                 ;
; 1.960 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.962 ns                 ;
; 1.961 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.963 ns                 ;
; 1.961 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[2]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.963 ns                 ;
; 1.962 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.964 ns                 ;
; 1.963 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.965 ns                 ;
; 1.964 ns                                ; I2S_xmit:J_LRAudio|data[5]                          ; I2S_xmit:J_LRAudio|data[6]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.966 ns                 ;
; 1.970 ns                                ; C12_rst                                             ; cdc_mcp:iqp|b_data[27]            ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.973 ns                 ;
; 1.973 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.975 ns                 ;
; 1.984 ns                                ; I2S_xmit:J_IQPWM|data[9]                            ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; -0.017 ns                  ; 1.967 ns                 ;
; 1.986 ns                                ; I2S_xmit:J_LRAudio|last_data[31]                    ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; -0.017 ns                  ; 1.969 ns                 ;
; 1.993 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[9]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.995 ns                 ;
; 1.993 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[4]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.995 ns                 ;
; 1.998 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[11]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.000 ns                 ;
; 1.999 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[13]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.001 ns                 ;
; 1.999 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.001 ns                 ;
; 2.000 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.002 ns                 ;
; 2.002 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[14]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.004 ns                 ;
; 2.011 ns                                ; I2S_xmit:J_LRAudio|last_data[17]                    ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; -0.011 ns                  ; 2.000 ns                 ;
; 2.014 ns                                ; I2S_xmit:J_LRAudio|TLV_state~3                      ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 2.013 ns                 ;
; 2.014 ns                                ; I2S_xmit:J_LRAudio|TLV_state~3                      ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 2.013 ns                 ;
; 2.015 ns                                ; I2S_xmit:J_LRAudio|TLV_state~3                      ; I2S_xmit:J_LRAudio|data[2]        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 2.014 ns                 ;
; 2.021 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[7]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.023 ns                 ;
; 2.030 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.032 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SPI_SCK'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                         ; To                                                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.745 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.761 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; 0.764 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.766 ns                 ;
; 0.968 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 0.968 ns                 ;
; 1.049 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.050 ns                 ;
; 1.062 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.063 ns                 ;
; 1.062 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.063 ns                 ;
; 1.067 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.069 ns                 ;
; 1.069 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.071 ns                 ;
; 1.070 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.071 ns                 ;
; 1.071 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.072 ns                 ;
; 1.072 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.073 ns                 ;
; 1.073 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.074 ns                 ;
; 1.174 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.176 ns                 ;
; 1.177 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.179 ns                 ;
; 1.204 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.208 ns                 ;
; 1.220 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.222 ns                 ;
; 1.226 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.228 ns                 ;
; 1.302 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.304 ns                 ;
; 1.368 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.370 ns                 ;
; 1.400 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.404 ns                 ;
; 1.401 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 1.406 ns                 ;
; 1.403 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.002 ns                  ; 1.401 ns                 ;
; 1.407 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 1.407 ns                 ;
; 1.415 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.419 ns                 ;
; 1.417 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 1.417 ns                 ;
; 1.429 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.430 ns                 ;
; 1.433 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 1.438 ns                 ;
; 1.475 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.477 ns                 ;
; 1.556 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 1.561 ns                 ;
; 1.564 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 1.569 ns                 ;
; 1.569 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.571 ns                 ;
; 1.569 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.571 ns                 ;
; 1.569 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.571 ns                 ;
; 1.569 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.571 ns                 ;
; 1.751 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.753 ns                 ;
; 1.789 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.791 ns                 ;
; 1.792 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.794 ns                 ;
; 1.795 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.797 ns                 ;
; 1.796 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.798 ns                 ;
; 1.796 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.798 ns                 ;
; 1.819 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.823 ns                 ;
; 1.825 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.827 ns                 ;
; 1.825 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.827 ns                 ;
; 1.825 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.827 ns                 ;
; 1.825 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.827 ns                 ;
; 1.867 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.870 ns                 ;
; 1.867 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.870 ns                 ;
; 1.867 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.870 ns                 ;
; 1.867 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.870 ns                 ;
; 1.867 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.870 ns                 ;
; 1.867 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.870 ns                 ;
; 1.867 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.870 ns                 ;
; 1.867 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.870 ns                 ;
; 1.873 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.876 ns                 ;
; 1.873 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.876 ns                 ;
; 1.873 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.876 ns                 ;
; 1.873 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.876 ns                 ;
; 1.915 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.917 ns                 ;
; 1.943 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.945 ns                 ;
; 1.967 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.969 ns                 ;
; 2.096 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.096 ns                 ;
; 2.126 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.130 ns                 ;
; 2.129 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.132 ns                 ;
; 2.129 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.132 ns                 ;
; 2.129 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.132 ns                 ;
; 2.129 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.132 ns                 ;
; 2.172 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.174 ns                 ;
; 2.175 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.177 ns                 ;
; 2.178 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.180 ns                 ;
; 2.179 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.181 ns                 ;
; 2.179 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.181 ns                 ;
; 2.188 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.190 ns                 ;
; 2.230 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.232 ns                 ;
; 2.231 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.233 ns                 ;
; 2.233 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.235 ns                 ;
; 2.297 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.299 ns                 ;
; 2.341 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.343 ns                 ;
; 2.344 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.346 ns                 ;
; 2.347 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.349 ns                 ;
; 2.348 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.350 ns                 ;
; 2.348 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.350 ns                 ;
; 2.353 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.355 ns                 ;
; 2.395 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.397 ns                 ;
; 2.399 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.401 ns                 ;
; 2.402 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.404 ns                 ;
; 2.415 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.417 ns                 ;
; 2.423 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.001 ns                  ; 2.422 ns                 ;
; 2.440 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.442 ns                 ;
; 2.445 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.447 ns                 ;
; 2.447 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.449 ns                 ;
; 2.466 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.468 ns                 ;
; 2.486 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.488 ns                 ;
; 2.506 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.508 ns                 ;
; 2.509 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.511 ns                 ;
; 2.511 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.513 ns                 ;
; 2.512 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.514 ns                 ;
; 2.513 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.515 ns                 ;
; 2.513 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.515 ns                 ;
; 2.514 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.516 ns                 ;
; 2.518 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.518 ns                 ;
; 2.536 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.538 ns                 ;
; 2.568 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.001 ns                  ; 2.567 ns                 ;
; 2.589 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.589 ns                 ;
; 2.599 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.601 ns                 ;
; 2.614 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.616 ns                 ;
; 2.626 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.628 ns                 ;
; 2.628 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.632 ns                 ;
; 2.629 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.633 ns                 ;
; 2.631 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.633 ns                 ;
; 2.632 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.634 ns                 ;
; 2.640 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.642 ns                 ;
; 2.640 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.642 ns                 ;
; 2.640 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.642 ns                 ;
; 2.640 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.642 ns                 ;
; 2.643 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.646 ns                 ;
; 2.667 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.001 ns                  ; 2.666 ns                 ;
; 2.676 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.678 ns                 ;
; 2.686 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.688 ns                 ;
; 2.707 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.711 ns                 ;
; 2.734 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.734 ns                 ;
; 2.753 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.002 ns                  ; 2.751 ns                 ;
; 2.753 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.002 ns                  ; 2.751 ns                 ;
; 2.753 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.002 ns                  ; 2.751 ns                 ;
; 2.756 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.758 ns                 ;
; 2.767 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.770 ns                 ;
; 2.779 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.781 ns                 ;
; 2.786 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.788 ns                 ;
; 2.787 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.787 ns                 ;
; 2.804 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.806 ns                 ;
; 2.809 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.812 ns                 ;
; 2.810 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.813 ns                 ;
; 2.810 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.813 ns                 ;
; 2.810 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.813 ns                 ;
; 2.810 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.813 ns                 ;
; 2.810 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.813 ns                 ;
; 2.810 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.813 ns                 ;
; 2.810 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.813 ns                 ;
; 2.810 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.813 ns                 ;
; 2.822 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.825 ns                 ;
; 2.829 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.831 ns                 ;
; 2.833 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.835 ns                 ;
; 2.836 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.838 ns                 ;
; 2.839 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.841 ns                 ;
; 2.839 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.841 ns                 ;
; 2.840 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.842 ns                 ;
; 2.840 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.842 ns                 ;
; 2.868 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.870 ns                 ;
; 2.881 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.883 ns                 ;
; 2.921 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.923 ns                 ;
; 2.923 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.923 ns                 ;
; 2.923 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.923 ns                 ;
; 2.923 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.923 ns                 ;
; 2.923 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.923 ns                 ;
; 2.923 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.923 ns                 ;
; 2.927 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.931 ns                 ;
; 2.930 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.934 ns                 ;
; 2.935 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.939 ns                 ;
; 2.937 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.940 ns                 ;
; 2.944 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.947 ns                 ;
; 2.944 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.947 ns                 ;
; 2.944 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.947 ns                 ;
; 2.944 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.947 ns                 ;
; 2.949 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.002 ns                  ; 2.947 ns                 ;
; 2.958 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.960 ns                 ;
; 2.997 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.000 ns                 ;
; 2.997 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.000 ns                 ;
; 2.997 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.000 ns                 ;
; 2.997 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.000 ns                 ;
; 2.997 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.000 ns                 ;
; 2.997 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.000 ns                 ;
; 2.997 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.000 ns                 ;
; 2.997 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.000 ns                 ;
; 3.003 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.005 ns                 ;
; 3.011 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.013 ns                 ;
; 3.041 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.043 ns                 ;
; 3.059 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.062 ns                 ;
; 3.059 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.061 ns                 ;
; 3.081 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.083 ns                 ;
; 3.088 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.091 ns                 ;
; 3.088 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.091 ns                 ;
; 3.088 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.091 ns                 ;
; 3.088 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.091 ns                 ;
; 3.088 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.091 ns                 ;
; 3.088 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.091 ns                 ;
; 3.088 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.091 ns                 ;
; 3.088 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.091 ns                 ;
; 3.089 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.091 ns                 ;
; 3.100 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.102 ns                 ;
; 3.100 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.102 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu)          ;                                                              ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                      ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                                                           ; To Clock ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+
; N/A   ; None         ; 8.692 ns   ; MDOUT[0]   ; NWire_rcv:MDC[0].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 8.640 ns   ; CDOUT_P    ; NWire_rcv:P_MIC|d0                                           ; IF_clk   ;
; N/A   ; None         ; 8.243 ns   ; A12        ; NWire_rcv:SPD|d0                                             ; IF_clk   ;
; N/A   ; None         ; 8.157 ns   ; FLAGA      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 8.157 ns   ; FLAGA      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 8.040 ns   ; FLAGC      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 8.040 ns   ; FLAGC      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 7.965 ns   ; FLAGB      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 7.965 ns   ; FLAGB      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 7.772 ns   ; FLAGC      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A   ; None         ; 7.697 ns   ; FLAGB      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A   ; None         ; 7.667 ns   ; FLAGC      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A   ; None         ; 7.639 ns   ; FLAGA      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 7.592 ns   ; FLAGB      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A   ; None         ; 7.542 ns   ; FLAGC      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 7.467 ns   ; FLAGB      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 7.339 ns   ; MDOUT[1]   ; NWire_rcv:MDC[1].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 7.119 ns   ; MDOUT[2]   ; NWire_rcv:MDC[2].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 6.800 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A   ; None         ; 6.742 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A   ; None         ; 6.738 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A   ; None         ; 6.687 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A   ; None         ; 6.645 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A   ; None         ; 6.615 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A   ; None         ; 6.381 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A   ; None         ; 6.322 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A   ; None         ; 5.929 ns   ; FX2_FD[14] ; async_usb:usb1|Rx_fifo_wdata[6]                              ; IF_clk   ;
; N/A   ; None         ; 5.858 ns   ; FX2_FD[11] ; async_usb:usb1|Rx_fifo_wdata[3]                              ; IF_clk   ;
; N/A   ; None         ; 5.774 ns   ; FX2_FD[4]  ; async_usb:usb1|Rx_fifo_wdata[12]                             ; IF_clk   ;
; N/A   ; None         ; 5.754 ns   ; FX2_FD[2]  ; async_usb:usb1|Rx_fifo_wdata[10]                             ; IF_clk   ;
; N/A   ; None         ; 5.737 ns   ; FX2_FD[1]  ; async_usb:usb1|Rx_fifo_wdata[9]                              ; IF_clk   ;
; N/A   ; None         ; 5.733 ns   ; FX2_FD[0]  ; async_usb:usb1|Rx_fifo_wdata[8]                              ; IF_clk   ;
; N/A   ; None         ; 5.717 ns   ; FX2_FD[12] ; async_usb:usb1|Rx_fifo_wdata[4]                              ; IF_clk   ;
; N/A   ; None         ; 5.692 ns   ; FX2_FD[3]  ; async_usb:usb1|Rx_fifo_wdata[11]                             ; IF_clk   ;
; N/A   ; None         ; 5.675 ns   ; FX2_FD[5]  ; async_usb:usb1|Rx_fifo_wdata[13]                             ; IF_clk   ;
; N/A   ; None         ; 5.674 ns   ; FX2_FD[9]  ; async_usb:usb1|Rx_fifo_wdata[1]                              ; IF_clk   ;
; N/A   ; None         ; 5.527 ns   ; FX2_FD[15] ; async_usb:usb1|Rx_fifo_wdata[7]                              ; IF_clk   ;
; N/A   ; None         ; 5.482 ns   ; FX2_FD[10] ; async_usb:usb1|Rx_fifo_wdata[2]                              ; IF_clk   ;
; N/A   ; None         ; 5.477 ns   ; C23        ; cdc_sync:cdc_c23|q1[0]                                       ; IF_clk   ;
; N/A   ; None         ; 5.465 ns   ; FLAGB      ; sp_rcv_ctrl:SPC|sp_state                                     ; IF_clk   ;
; N/A   ; None         ; 5.463 ns   ; DOUT       ; I2S_rcv:J_IQ|d0                                              ; IF_clk   ;
; N/A   ; None         ; 5.434 ns   ; GPIO_IN[6] ; debounce:de_dot|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 5.416 ns   ; FX2_FD[8]  ; async_usb:usb1|Rx_fifo_wdata[0]                              ; IF_clk   ;
; N/A   ; None         ; 5.406 ns   ; CDOUT      ; I2S_rcv:J_MIC|d0                                             ; IF_clk   ;
; N/A   ; None         ; 5.386 ns   ; FX2_FD[7]  ; async_usb:usb1|Rx_fifo_wdata[15]                             ; IF_clk   ;
; N/A   ; None         ; 5.227 ns   ; FX2_FD[6]  ; async_usb:usb1|Rx_fifo_wdata[14]                             ; IF_clk   ;
; N/A   ; None         ; 5.210 ns   ; GPIO_IN[5] ; debounce:de_dash|pb_history[0]                               ; IF_clk   ;
; N/A   ; None         ; 5.111 ns   ; FX2_FD[13] ; async_usb:usb1|Rx_fifo_wdata[5]                              ; IF_clk   ;
; N/A   ; None         ; 4.914 ns   ; C22        ; cdc_sync:cdc_c22|q1[0]                                       ; IF_clk   ;
; N/A   ; None         ; 4.878 ns   ; A5         ; NWire_rcv:p_ser|d0                                           ; IF_clk   ;
; N/A   ; None         ; 4.867 ns   ; GPIO_IN[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A   ; None         ; 4.867 ns   ; GPIO_IN[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A   ; None         ; 4.830 ns   ; PTT_in     ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 4.636 ns   ; A6         ; NWire_rcv:m_ser|d0                                           ; IF_clk   ;
; N/A   ; None         ; 4.594 ns   ; GPIO_IN[7] ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 4.570 ns   ; GPIO_IN[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A   ; None         ; 4.468 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK  ;
; N/A   ; None         ; 4.438 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK  ;
; N/A   ; None         ; 4.434 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK  ;
; N/A   ; None         ; 4.433 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK  ;
; N/A   ; None         ; 4.413 ns   ; GPIO_IN[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A   ; None         ; 4.253 ns   ; GPIO_IN[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A   ; None         ; 4.246 ns   ; GPIO_IN[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A   ; None         ; 4.132 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK  ;
; N/A   ; None         ; 4.130 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK  ;
; N/A   ; None         ; 4.129 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK  ;
; N/A   ; None         ; 4.074 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK  ;
; N/A   ; None         ; 4.070 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK  ;
; N/A   ; None         ; 4.051 ns   ; GPIO_IN[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A   ; None         ; 3.893 ns   ; GPIO_IN[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A   ; None         ; 3.769 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK  ;
; N/A   ; None         ; 3.768 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK  ;
; N/A   ; None         ; 1.662 ns   ; C5         ; I2S_rcv:J_IQ|bc0                                             ; IF_clk   ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                          ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                                                         ; To           ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+
; N/A   ; None         ; 19.867 ns  ; led_blinker:BLINK_D1|led_timer[3]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 19.757 ns  ; led_blinker:BLINK_D1|led_timer[7]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 19.715 ns  ; led_blinker:BLINK_D1|led_timer[4]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 19.602 ns  ; led_blinker:BLINK_D1|led_timer[2]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 19.573 ns  ; led_blinker:BLINK_D1|led_timer[5]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 19.417 ns  ; led_blinker:BLINK_D1|led_timer[1]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 19.379 ns  ; led_blinker:BLINK_D1|led_timer[9]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 19.379 ns  ; led_blinker:BLINK_D1|led_timer[6]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 19.237 ns  ; led_blinker:BLINK_D1|led_timer[0]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 19.198 ns  ; led_blinker:BLINK_D1|led_timer[10]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 18.706 ns  ; led_blinker:BLINK_D1|led_timer[8]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.450 ns  ; led_blinker:BLINK_D1|led_timer[12]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.163 ns  ; led_blinker:BLINK_D1|led_timer[23]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.145 ns  ; led_blinker:BLINK_D1|led_timer[18]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.821 ns  ; led_blinker:BLINK_D1|led_timer[19]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.805 ns  ; led_blinker:BLINK_D1|led_timer[13]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.674 ns  ; led_blinker:BLINK_D1|led_timer[11]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.658 ns  ; led_blinker:BLINK_D1|led_timer[20]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.533 ns  ; led_blinker:BLINK_D1|led_timer[21]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.523 ns  ; led_blinker:BLINK_D1|led_timer[16]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.382 ns  ; led_blinker:BLINK_D1|led_timer[17]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.354 ns  ; led_blinker:BLINK_D1|led_timer[22]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.252 ns  ; led_blinker:BLINK_D1|led_timer[14]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.084 ns  ; led_blinker:BLINK_D1|led_timer[24]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.050 ns  ; led_blinker:BLINK_D1|led_timer[15]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.501 ns  ; led_blinker:BLINK_D4|led_timer[7]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.464 ns  ; led_blinker:BLINK_D4|led_timer[4]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.316 ns  ; led_blinker:BLINK_D4|led_timer[5]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.276 ns  ; led_blinker:BLINK_D1|led_timer[25]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.274 ns  ; led_blinker:BLINK_D4|led_timer[2]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.128 ns  ; led_blinker:BLINK_D4|led_timer[6]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.022 ns  ; led_blinker:BLINK_D4|led_timer[3]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.019 ns  ; led_blinker:BLINK_D4|led_timer[10]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.987 ns  ; led_blinker:BLINK_D4|led_timer[21]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.920 ns  ; led_blinker:BLINK_D1|LED_state~3                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.873 ns  ; led_blinker:BLINK_D4|led_timer[19]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.859 ns  ; led_blinker:BLINK_D4|led_timer[17]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.841 ns  ; led_blinker:BLINK_D4|led_timer[18]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.834 ns  ; led_blinker:BLINK_D4|led_timer[9]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.832 ns  ; led_blinker:BLINK_D4|led_timer[22]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.831 ns  ; led_blinker:BLINK_D4|led_timer[1]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.657 ns  ; led_blinker:BLINK_D4|led_timer[0]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.614 ns  ; led_blinker:BLINK_D4|led_timer[16]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.497 ns  ; led_blinker:BLINK_D4|led_timer[8]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.482 ns  ; led_blinker:BLINK_D4|led_timer[15]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.457 ns  ; led_blinker:BLINK_D4|led_timer[20]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.434 ns  ; led_blinker:BLINK_D1|LED_state~2                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.351 ns  ; led_blinker:BLINK_D4|led_timer[11]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.336 ns  ; led_blinker:BLINK_D4|led_timer[23]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.148 ns  ; led_blinker:BLINK_D4|led_timer[12]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.961 ns  ; led_blinker:BLINK_D4|led_timer[14]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.699 ns  ; led_blinker:BLINK_D4|led_timer[24]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.557 ns  ; led_blinker:BLINK_D1|led_cnt[3]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.533 ns  ; led_blinker:BLINK_D4|led_timer[13]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.511 ns  ; led_blinker:BLINK_D1|led_cnt[2]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.427 ns  ; led_blinker:BLINK_D4|LED_state~3                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.179 ns  ; led_blinker:BLINK_D4|led_timer[25]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.093 ns  ; led_blinker:BLINK_D4|LED_state~2                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.084 ns  ; led_blinker:BLINK_D1|led_cnt[4]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 12.451 ns  ; I2S_xmit:J_LRAudio|outbit                                    ; C4           ; C5         ;
; N/A   ; None         ; 12.235 ns  ; led_blinker:BLINK_D1|led_code[0]                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 12.100 ns  ; clk_lrclk_gen:lrgen|LRCLK                                    ; C7           ; C5         ;
; N/A   ; None         ; 12.088 ns  ; I2S_xmit:J_IQPWM|outbit                                      ; C12          ; C5         ;
; N/A   ; None         ; 11.906 ns  ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SO       ; SPI_SCK    ;
; N/A   ; None         ; 11.803 ns  ; led_blinker:BLINK_D4|led_cnt[4]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 11.689 ns  ; clk_lrclk_gen:clrgen|LRCLK                                   ; C9           ; C5         ;
; N/A   ; None         ; 11.673 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 11.598 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 11.576 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 11.553 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 11.544 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 11.525 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 11.523 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 11.446 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 11.436 ns  ; led_blinker:BLINK_D4|led_cnt[3]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 11.434 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 11.360 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 11.348 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 11.325 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 11.324 ns  ; led_blinker:BLINK_D4|led_cnt[2]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 11.297 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 11.288 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 11.211 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 11.203 ns  ; FIFO:SPF|q[11]                                               ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 11.131 ns  ; FIFO:TXF|q[10]                                               ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 11.051 ns  ; led_blinker:BLINK_D4|led_code[0]                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 10.978 ns  ; FIFO:SPF|q[13]                                               ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 10.955 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 10.850 ns  ; NWire_xmit:ser_no|NW_state~2                                 ; C18          ; IF_clk     ;
; N/A   ; None         ; 10.831 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 10.818 ns  ; NWire_xmit:ser_no|NW_state~3                                 ; C18          ; IF_clk     ;
; N/A   ; None         ; 10.746 ns  ; FIFO:SPF|q[9]                                                ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 10.736 ns  ; FIFO:TXF|q[7]                                                ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 10.725 ns  ; FIFO:SPF|q[10]                                               ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 10.711 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 10.708 ns  ; IF_conf[1]                                                   ; C48_clk      ; IF_clk     ;
; N/A   ; None         ; 10.693 ns  ; FIFO:TXF|q[14]                                               ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 10.692 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 10.673 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 10.656 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 10.633 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 10.613 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 10.591 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 10.558 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 10.537 ns  ; NWire_xmit:CCxmit|NW_state~4                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 10.499 ns  ; FIFO:SPF|q[14]                                               ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 10.491 ns  ; NWire_xmit:CCxmit|NW_state~3                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 10.488 ns  ; FIFO:TXF|q[1]                                                ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 10.469 ns  ; FIFO:TXF|q[4]                                                ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 10.415 ns  ; NWire_xmit:CCxmit|NW_state~2                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 10.393 ns  ; IF_conf[1]                                                   ; DEBUG_LED1   ; IF_clk     ;
; N/A   ; None         ; 10.389 ns  ; NWire_xmit:ser_no|NW_state~4                                 ; C18          ; IF_clk     ;
; N/A   ; None         ; 10.328 ns  ; FIFO:SPF|q[15]                                               ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 10.326 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 10.324 ns  ; NWire_xmit:CCxmit|id[0]                                      ; CC           ; IF_clk     ;
; N/A   ; None         ; 10.318 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 10.314 ns  ; FIFO:SPF|q[12]                                               ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 10.310 ns  ; FIFO:SPF|q[5]                                                ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 10.278 ns  ; FIFO:TXF|q[3]                                                ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 10.258 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 10.136 ns  ; FIFO:SPF|q[8]                                                ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 10.085 ns  ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SO       ; SPI_SCK    ;
; N/A   ; None         ; 10.054 ns  ; FIFO:TXF|q[9]                                                ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 10.018 ns  ; FIFO:TXF|q[12]                                               ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 9.993 ns   ; FIFO:SPF|q[0]                                                ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 9.950 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; GPIO_OUT[0]  ; SPI_SCK    ;
; N/A   ; None         ; 9.915 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; GPIO_OUT[2]  ; SPI_SCK    ;
; N/A   ; None         ; 9.914 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; GPIO_OUT[1]  ; SPI_SCK    ;
; N/A   ; None         ; 9.854 ns   ; IF_DFS0                                                      ; C13          ; IF_clk     ;
; N/A   ; None         ; 9.846 ns   ; NWire_xmit:ser_no|id[0]                                      ; C18          ; IF_clk     ;
; N/A   ; None         ; 9.824 ns   ; FIFO:TXF|q[6]                                                ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 9.802 ns   ; async_usb:usb1|SLEN                                          ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 9.754 ns   ; clk_lrclk_gen:clrgen|BCLK                                    ; C8           ; C5         ;
; N/A   ; None         ; 9.733 ns   ; FIFO:SPF|q[3]                                                ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 9.696 ns   ; FIFO:TXF|q[13]                                               ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 9.659 ns   ; FIFO:TXF|q[8]                                                ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 9.650 ns   ; FIFO:SPF|q[2]                                                ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 9.592 ns   ; FIFO:TXF|q[11]                                               ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 9.562 ns   ; FIFO:TXF|q[5]                                                ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 9.557 ns   ; async_usb:usb1|ep_sel                                        ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 9.556 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; GPIO_OUT[3]  ; SPI_SCK    ;
; N/A   ; None         ; 9.537 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; GPIO_OUT[4]  ; SPI_SCK    ;
; N/A   ; None         ; 9.509 ns   ; FIFO:SPF|q[4]                                                ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 9.478 ns   ; async_usb:usb1|SLEN                                          ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 9.434 ns   ; FIFO:SPF|q[1]                                                ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 9.410 ns   ; IF_Rx_ctrl_0[0]                                              ; DEBUG_LED2   ; IF_clk     ;
; N/A   ; None         ; 9.384 ns   ; FIFO:TXF|q[15]                                               ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 9.367 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; GPIO_OUT[6]  ; SPI_SCK    ;
; N/A   ; None         ; 9.367 ns   ; IF_DFS1                                                      ; C14          ; IF_clk     ;
; N/A   ; None         ; 9.361 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; GPIO_OUT[5]  ; SPI_SCK    ;
; N/A   ; None         ; 9.249 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; GPIO_OUT[7]  ; SPI_SCK    ;
; N/A   ; None         ; 9.233 ns   ; async_usb:usb1|ep_sel                                        ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 9.227 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; GPIO_OUT[13] ; SPI_SCK    ;
; N/A   ; None         ; 9.218 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; GPIO_OUT[15] ; SPI_SCK    ;
; N/A   ; None         ; 9.173 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; GPIO_OUT[8]  ; SPI_SCK    ;
; N/A   ; None         ; 9.172 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; GPIO_OUT[14] ; SPI_SCK    ;
; N/A   ; None         ; 9.159 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; GPIO_OUT[12] ; SPI_SCK    ;
; N/A   ; None         ; 9.121 ns   ; FIFO:TXF|q[2]                                                ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 9.103 ns   ; FIFO:TXF|q[0]                                                ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 8.827 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; GPIO_OUT[9]  ; SPI_SCK    ;
; N/A   ; None         ; 8.821 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; GPIO_OUT[11] ; SPI_SCK    ;
; N/A   ; None         ; 8.821 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; GPIO_OUT[10] ; SPI_SCK    ;
; N/A   ; None         ; 8.685 ns   ; FIFO:SPF|q[6]                                                ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 8.593 ns   ; async_usb:usb1|SLRD                                          ; SLRD         ; IF_clk     ;
; N/A   ; None         ; 8.523 ns   ; NWire_xmit:M_LRAudio|NW_state~3                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 8.515 ns   ; NWire_xmit:M_LRAudio|NW_state~4                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 8.390 ns   ; async_usb:usb1|SLWR                                          ; SLWR         ; IF_clk     ;
; N/A   ; None         ; 8.363 ns   ; FIFO:SPF|q[7]                                                ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 8.171 ns   ; NWire_xmit:M_LRAudio|NW_state~2                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 8.163 ns   ; sp_rcv_ctrl:SPC|trigger                                      ; C21          ; IF_clk     ;
; N/A   ; None         ; 8.054 ns   ; async_usb:usb1|SLOE                                          ; SLOE         ; IF_clk     ;
; N/A   ; None         ; 8.006 ns   ; NWire_xmit:M_LRAudio|id[0]                                   ; C24          ; IF_clk     ;
; N/A   ; None         ; 7.700 ns   ; async_usb:usb1|FIFO_ADR[0]                                   ; FIFO_ADR[0]  ; IF_clk     ;
; N/A   ; None         ; 7.698 ns   ; async_usb:usb1|FIFO_ADR[1]                                   ; FIFO_ADR[1]  ; IF_clk     ;
; N/A   ; None         ; 7.550 ns   ; NWire_xmit:P_IQPWM|NW_state~4                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 7.544 ns   ; NWire_xmit:P_IQPWM|NW_state~2                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 7.276 ns   ; IF_count[28]                                                 ; AK_reset     ; IF_clk     ;
; N/A   ; None         ; 7.164 ns   ; NWire_xmit:P_IQPWM|NW_state~3                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 6.164 ns   ; NWire_xmit:P_IQPWM|id[0]                                     ; C19          ; IF_clk     ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+---------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To      ;
+-------+-------------------+-----------------+---------+---------+
; N/A   ; None              ; 11.339 ns       ; SDOBACK ; FX2_PE1 ;
; N/A   ; None              ; 8.061 ns        ; IF_clk  ; C48_clk ;
; N/A   ; None              ; 7.603 ns        ; C5      ; C6      ;
+-------+-------------------+-----------------+---------+---------+


+--------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                             ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To                                                           ; To Clock ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+
; N/A           ; None        ; -1.396 ns ; C5         ; I2S_rcv:J_IQ|bc0                                             ; IF_clk   ;
; N/A           ; None        ; -3.502 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK  ;
; N/A           ; None        ; -3.503 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK  ;
; N/A           ; None        ; -3.627 ns ; GPIO_IN[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A           ; None        ; -3.785 ns ; GPIO_IN[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A           ; None        ; -3.804 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK  ;
; N/A           ; None        ; -3.808 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK  ;
; N/A           ; None        ; -3.863 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK  ;
; N/A           ; None        ; -3.864 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK  ;
; N/A           ; None        ; -3.866 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK  ;
; N/A           ; None        ; -3.980 ns ; GPIO_IN[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A           ; None        ; -3.987 ns ; GPIO_IN[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A           ; None        ; -4.147 ns ; GPIO_IN[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A           ; None        ; -4.167 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK  ;
; N/A           ; None        ; -4.168 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK  ;
; N/A           ; None        ; -4.172 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK  ;
; N/A           ; None        ; -4.202 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK  ;
; N/A           ; None        ; -4.304 ns ; GPIO_IN[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A           ; None        ; -4.328 ns ; GPIO_IN[7] ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -4.370 ns ; A6         ; NWire_rcv:m_ser|d0                                           ; IF_clk   ;
; N/A           ; None        ; -4.458 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A           ; None        ; -4.564 ns ; PTT_in     ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -4.601 ns ; GPIO_IN[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A           ; None        ; -4.601 ns ; GPIO_IN[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A           ; None        ; -4.612 ns ; A5         ; NWire_rcv:p_ser|d0                                           ; IF_clk   ;
; N/A           ; None        ; -4.648 ns ; C22        ; cdc_sync:cdc_c22|q1[0]                                       ; IF_clk   ;
; N/A           ; None        ; -4.845 ns ; FX2_FD[13] ; async_usb:usb1|Rx_fifo_wdata[5]                              ; IF_clk   ;
; N/A           ; None        ; -4.936 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A           ; None        ; -4.944 ns ; GPIO_IN[5] ; debounce:de_dash|pb_history[0]                               ; IF_clk   ;
; N/A           ; None        ; -4.961 ns ; FX2_FD[6]  ; async_usb:usb1|Rx_fifo_wdata[14]                             ; IF_clk   ;
; N/A           ; None        ; -5.120 ns ; FX2_FD[7]  ; async_usb:usb1|Rx_fifo_wdata[15]                             ; IF_clk   ;
; N/A           ; None        ; -5.140 ns ; CDOUT      ; I2S_rcv:J_MIC|d0                                             ; IF_clk   ;
; N/A           ; None        ; -5.150 ns ; FX2_FD[8]  ; async_usb:usb1|Rx_fifo_wdata[0]                              ; IF_clk   ;
; N/A           ; None        ; -5.168 ns ; GPIO_IN[6] ; debounce:de_dot|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -5.184 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A           ; None        ; -5.197 ns ; DOUT       ; I2S_rcv:J_IQ|d0                                              ; IF_clk   ;
; N/A           ; None        ; -5.199 ns ; FLAGB      ; sp_rcv_ctrl:SPC|sp_state                                     ; IF_clk   ;
; N/A           ; None        ; -5.211 ns ; C23        ; cdc_sync:cdc_c23|q1[0]                                       ; IF_clk   ;
; N/A           ; None        ; -5.216 ns ; FX2_FD[10] ; async_usb:usb1|Rx_fifo_wdata[2]                              ; IF_clk   ;
; N/A           ; None        ; -5.261 ns ; FX2_FD[15] ; async_usb:usb1|Rx_fifo_wdata[7]                              ; IF_clk   ;
; N/A           ; None        ; -5.408 ns ; FX2_FD[9]  ; async_usb:usb1|Rx_fifo_wdata[1]                              ; IF_clk   ;
; N/A           ; None        ; -5.409 ns ; FX2_FD[5]  ; async_usb:usb1|Rx_fifo_wdata[13]                             ; IF_clk   ;
; N/A           ; None        ; -5.426 ns ; FX2_FD[3]  ; async_usb:usb1|Rx_fifo_wdata[11]                             ; IF_clk   ;
; N/A           ; None        ; -5.451 ns ; FX2_FD[12] ; async_usb:usb1|Rx_fifo_wdata[4]                              ; IF_clk   ;
; N/A           ; None        ; -5.467 ns ; FX2_FD[0]  ; async_usb:usb1|Rx_fifo_wdata[8]                              ; IF_clk   ;
; N/A           ; None        ; -5.471 ns ; FX2_FD[1]  ; async_usb:usb1|Rx_fifo_wdata[9]                              ; IF_clk   ;
; N/A           ; None        ; -5.481 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A           ; None        ; -5.484 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A           ; None        ; -5.485 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A           ; None        ; -5.488 ns ; FX2_FD[2]  ; async_usb:usb1|Rx_fifo_wdata[10]                             ; IF_clk   ;
; N/A           ; None        ; -5.508 ns ; FX2_FD[4]  ; async_usb:usb1|Rx_fifo_wdata[12]                             ; IF_clk   ;
; N/A           ; None        ; -5.542 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A           ; None        ; -5.543 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A           ; None        ; -5.592 ns ; FX2_FD[11] ; async_usb:usb1|Rx_fifo_wdata[3]                              ; IF_clk   ;
; N/A           ; None        ; -5.663 ns ; FX2_FD[14] ; async_usb:usb1|Rx_fifo_wdata[6]                              ; IF_clk   ;
; N/A           ; None        ; -6.853 ns ; MDOUT[2]   ; NWire_rcv:MDC[2].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -7.073 ns ; MDOUT[1]   ; NWire_rcv:MDC[1].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -7.201 ns ; FLAGB      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -7.276 ns ; FLAGC      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -7.326 ns ; FLAGB      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A           ; None        ; -7.373 ns ; FLAGA      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -7.401 ns ; FLAGC      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A           ; None        ; -7.431 ns ; FLAGB      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A           ; None        ; -7.506 ns ; FLAGC      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A           ; None        ; -7.699 ns ; FLAGB      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -7.699 ns ; FLAGB      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -7.774 ns ; FLAGC      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -7.774 ns ; FLAGC      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -7.891 ns ; FLAGA      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -7.891 ns ; FLAGA      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -7.977 ns ; A12        ; NWire_rcv:SPD|d0                                             ; IF_clk   ;
; N/A           ; None        ; -8.374 ns ; CDOUT_P    ; NWire_rcv:P_MIC|d0                                           ; IF_clk   ;
; N/A           ; None        ; -8.426 ns ; MDOUT[0]   ; NWire_rcv:MDC[0].M_IQ|d0                                     ; IF_clk   ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Timing Assignments                                                                                                              ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+
; Option     ; Setting ; From ; To                      ; Entity Name ; Help                                                              ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+
; Multicycle ; 4       ; *    ; NWire_rcv:M_IQ|pass     ;             ; No element named NWire_rcv:M_IQ|pass was found in the netlist     ;
; Multicycle ; 4       ; *    ; NWire_rcv:M_IQ|tb_width ;             ; No element named NWire_rcv:M_IQ|tb_width was found in the netlist ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Jul 30 11:50:33 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Ozy_Janus -c Ozy_Janus --timing_analysis_only
Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled
Warning: PLL "clkmult3:cm3|altpll:altpll_component|_clk0" input frequency requirement of 144.01 MHz overrides default required fmax of 96.01 MHz -- Slack information will be reported
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clk_lrclk_gen:clrgen|BCLK" as buffer
Info: Found timing assignments -- calculating delays
Info: Slack time is -402 ps for clock "clkmult3:cm3|altpll:altpll_component|_clk0" between source register "NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]" and destination register "NWire_rcv:MDC[2].M_IQ|tb_width[10]"
    Info: Fmax is 136.13 MHz (period= 7.346 ns)
    Info: + Largest register to register requirement is 6.692 ns
        Info: + Setup relationship between source and destination is 6.944 ns
            Info: + Latch edge is 4.546 ns
                Info: Clock period of Destination clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is -2.398 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.012 ns
            Info: + Shortest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to destination register is 2.468 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1189; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.886 ns) + CELL(0.666 ns) = 2.468 ns; Loc. = LCFF_X8_Y11_N23; Fanout = 11; REG Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[10]'
                Info: Total cell delay = 0.666 ns ( 26.99 % )
                Info: Total interconnect delay = 1.802 ns ( 73.01 % )
            Info: - Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.456 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1189; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.874 ns) + CELL(0.666 ns) = 2.456 ns; Loc. = LCFF_X6_Y9_N15; Fanout = 4; REG Node = 'NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]'
                Info: Total cell delay = 0.666 ns ( 27.12 % )
                Info: Total interconnect delay = 1.790 ns ( 72.88 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 7.094 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X6_Y9_N15; Fanout = 4; REG Node = 'NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]'
        Info: 2: + IC(0.704 ns) + CELL(0.621 ns) = 1.325 ns; Loc. = LCCOMB_X6_Y9_N2; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~1'
        Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 1.411 ns; Loc. = LCCOMB_X6_Y9_N4; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~3'
        Info: 4: + IC(0.000 ns) + CELL(0.506 ns) = 1.917 ns; Loc. = LCCOMB_X6_Y9_N6; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~4'
        Info: 5: + IC(1.363 ns) + CELL(0.596 ns) = 3.876 ns; Loc. = LCCOMB_X7_Y9_N6; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[0]~18'
        Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 3.962 ns; Loc. = LCCOMB_X7_Y9_N8; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[1]~20'
        Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 4.048 ns; Loc. = LCCOMB_X7_Y9_N10; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[2]~22'
        Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 4.134 ns; Loc. = LCCOMB_X7_Y9_N12; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[3]~24'
        Info: 9: + IC(0.000 ns) + CELL(0.190 ns) = 4.324 ns; Loc. = LCCOMB_X7_Y9_N14; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[4]~26'
        Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 4.410 ns; Loc. = LCCOMB_X7_Y9_N16; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[5]~28'
        Info: 11: + IC(0.000 ns) + CELL(0.086 ns) = 4.496 ns; Loc. = LCCOMB_X7_Y9_N18; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[6]~30'
        Info: 12: + IC(0.000 ns) + CELL(0.086 ns) = 4.582 ns; Loc. = LCCOMB_X7_Y9_N20; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[7]~32'
        Info: 13: + IC(0.000 ns) + CELL(0.086 ns) = 4.668 ns; Loc. = LCCOMB_X7_Y9_N22; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[8]~34'
        Info: 14: + IC(0.000 ns) + CELL(0.086 ns) = 4.754 ns; Loc. = LCCOMB_X7_Y9_N24; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[9]~36'
        Info: 15: + IC(0.000 ns) + CELL(0.506 ns) = 5.260 ns; Loc. = LCCOMB_X7_Y9_N26; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[10]~37'
        Info: 16: + IC(1.102 ns) + CELL(0.624 ns) = 6.986 ns; Loc. = LCCOMB_X8_Y11_N22; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[10]~feeder'
        Info: 17: + IC(0.000 ns) + CELL(0.108 ns) = 7.094 ns; Loc. = LCFF_X8_Y11_N23; Fanout = 11; REG Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[10]'
        Info: Total cell delay = 3.925 ns ( 55.33 % )
        Info: Total interconnect delay = 3.169 ns ( 44.67 % )
Warning: Can't achieve timing requirement Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0' along 33 path(s). See Report window for details.
Info: Slack time is -34 ps for clock "IF_clk" between source register "NWire_rcv:MDC[0].M_IQ|idata[45]" and destination register "NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]"
    Info: + Largest register to register requirement is 2.488 ns
        Info: + Setup relationship between source and destination is 2.398 ns
            Info: + Latch edge is 6.944 ns
                Info: Clock period of Destination clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 4.546 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.354 ns
            Info: + Shortest clock path from clock "IF_clk" to destination register is 2.806 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2849; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.874 ns) + CELL(0.666 ns) = 2.806 ns; Loc. = LCFF_X14_Y10_N29; Fanout = 1; REG Node = 'NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]'
                Info: Total cell delay = 1.796 ns ( 64.01 % )
                Info: Total interconnect delay = 1.010 ns ( 35.99 % )
            Info: - Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.452 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1189; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.870 ns) + CELL(0.666 ns) = 2.452 ns; Loc. = LCFF_X3_Y9_N1; Fanout = 1; REG Node = 'NWire_rcv:MDC[0].M_IQ|idata[45]'
                Info: Total cell delay = 0.666 ns ( 27.16 % )
                Info: Total interconnect delay = 1.786 ns ( 72.84 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 2.522 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X3_Y9_N1; Fanout = 1; REG Node = 'NWire_rcv:MDC[0].M_IQ|idata[45]'
        Info: 2: + IC(2.208 ns) + CELL(0.206 ns) = 2.414 ns; Loc. = LCCOMB_X14_Y10_N28; Fanout = 1; COMB Node = 'NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 2.522 ns; Loc. = LCFF_X14_Y10_N29; Fanout = 1; REG Node = 'NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]'
        Info: Total cell delay = 0.314 ns ( 12.45 % )
        Info: Total interconnect delay = 2.208 ns ( 87.55 % )
Warning: Can't achieve timing requirement Clock Setup: 'IF_clk' along 1 path(s). See Report window for details.
Info: Slack time is 72.244 ns for clock "C5" between source register "I2S_xmit:J_LRAudio|TLV_state~2" and destination register "I2S_xmit:J_LRAudio|last_data[23]"
    Info: Fmax is 109.63 MHz (period= 9.122 ns)
    Info: + Largest register to register requirement is 81.094 ns
        Info: + Setup relationship between source and destination is 81.366 ns
            Info: + Latch edge is 81.366 ns
                Info: Clock period of Destination clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -0.008 ns
            Info: + Shortest clock path from clock "C5" to destination register is 6.996 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.860 ns) + CELL(0.000 ns) = 2.845 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.695 ns; Loc. = LCFF_X33_Y10_N7; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.459 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.871 ns) + CELL(0.666 ns) = 6.996 ns; Loc. = LCFF_X26_Y10_N11; Fanout = 2; REG Node = 'I2S_xmit:J_LRAudio|last_data[23]'
                Info: Total cell delay = 2.621 ns ( 37.46 % )
                Info: Total interconnect delay = 4.375 ns ( 62.54 % )
            Info: - Longest clock path from clock "C5" to source register is 7.004 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.860 ns) + CELL(0.000 ns) = 2.845 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.695 ns; Loc. = LCFF_X33_Y10_N7; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.459 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.879 ns) + CELL(0.666 ns) = 7.004 ns; Loc. = LCFF_X30_Y10_N1; Fanout = 11; REG Node = 'I2S_xmit:J_LRAudio|TLV_state~2'
                Info: Total cell delay = 2.621 ns ( 37.42 % )
                Info: Total interconnect delay = 4.383 ns ( 62.58 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 8.850 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y10_N1; Fanout = 11; REG Node = 'I2S_xmit:J_LRAudio|TLV_state~2'
        Info: 2: + IC(0.820 ns) + CELL(0.534 ns) = 1.354 ns; Loc. = LCCOMB_X30_Y10_N26; Fanout = 34; COMB Node = 'I2S_xmit:J_LRAudio|TLV_state.TLV_IDLE~0'
        Info: 3: + IC(1.795 ns) + CELL(0.624 ns) = 3.773 ns; Loc. = LCCOMB_X25_Y12_N20; Fanout = 1; COMB Node = 'I2S_xmit:J_LRAudio|last_data~17'
        Info: 4: + IC(4.617 ns) + CELL(0.460 ns) = 8.850 ns; Loc. = LCFF_X26_Y10_N11; Fanout = 2; REG Node = 'I2S_xmit:J_LRAudio|last_data[23]'
        Info: Total cell delay = 1.618 ns ( 18.28 % )
        Info: Total interconnect delay = 7.232 ns ( 81.72 % )
Info: Slack time is 76.974 ns for clock "SPI_SCK" between source register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2]" and destination register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]"
    Info: Fmax is 227.69 MHz (period= 4.392 ns)
    Info: + Largest register to register requirement is 81.098 ns
        Info: + Setup relationship between source and destination is 81.366 ns
            Info: + Latch edge is 81.366 ns
                Info: Clock period of Destination clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -0.004 ns
            Info: + Shortest clock path from clock "SPI_SCK" to destination register is 4.327 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.919 ns) + CELL(0.666 ns) = 4.327 ns; Loc. = LCFF_X21_Y1_N27; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
                Info: Total cell delay = 1.661 ns ( 38.39 % )
                Info: Total interconnect delay = 2.666 ns ( 61.61 % )
            Info: - Longest clock path from clock "SPI_SCK" to source register is 4.331 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.923 ns) + CELL(0.666 ns) = 4.331 ns; Loc. = LCFF_X24_Y1_N21; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2]'
                Info: Total cell delay = 1.661 ns ( 38.35 % )
                Info: Total interconnect delay = 2.670 ns ( 61.65 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 4.124 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y1_N21; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2]'
        Info: 2: + IC(0.739 ns) + CELL(0.589 ns) = 1.328 ns; Loc. = LCCOMB_X24_Y1_N10; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Equal0~2'
        Info: 3: + IC(0.390 ns) + CELL(0.615 ns) = 2.333 ns; Loc. = LCCOMB_X24_Y1_N8; Fanout = 9; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Equal0~3'
        Info: 4: + IC(0.969 ns) + CELL(0.822 ns) = 4.124 ns; Loc. = LCFF_X21_Y1_N27; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
        Info: Total cell delay = 2.026 ns ( 49.13 % )
        Info: Total interconnect delay = 2.098 ns ( 50.87 % )
Info: Minimum slack time is 499 ps for clock "clkmult3:cm3|altpll:altpll_component|_clk0" between source register "NWire_rcv:MDC[2].M_IQ|TB_state~4" and destination register "NWire_rcv:MDC[2].M_IQ|TB_state~4"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X9_Y11_N23; Fanout = 18; REG Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~4'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X9_Y11_N22; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~7'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X9_Y11_N23; Fanout = 18; REG Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~4'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is -2.398 ns
                Info: Clock period of Destination clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is -2.398 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to destination register is 2.469 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1189; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.887 ns) + CELL(0.666 ns) = 2.469 ns; Loc. = LCFF_X9_Y11_N23; Fanout = 18; REG Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~4'
                Info: Total cell delay = 0.666 ns ( 26.97 % )
                Info: Total interconnect delay = 1.803 ns ( 73.03 % )
            Info: - Shortest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.469 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1189; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.887 ns) + CELL(0.666 ns) = 2.469 ns; Loc. = LCFF_X9_Y11_N23; Fanout = 18; REG Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~4'
                Info: Total cell delay = 0.666 ns ( 26.97 % )
                Info: Total interconnect delay = 1.803 ns ( 73.03 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "IF_clk" between source register "CC_address[0]" and destination register "CC_address[0]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X21_Y4_N13; Fanout = 101; REG Node = 'CC_address[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X21_Y4_N12; Fanout = 1; COMB Node = 'CC_address~1'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X21_Y4_N13; Fanout = 101; REG Node = 'CC_address[0]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "IF_clk" to destination register is 2.846 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2849; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.914 ns) + CELL(0.666 ns) = 2.846 ns; Loc. = LCFF_X21_Y4_N13; Fanout = 101; REG Node = 'CC_address[0]'
                Info: Total cell delay = 1.796 ns ( 63.11 % )
                Info: Total interconnect delay = 1.050 ns ( 36.89 % )
            Info: - Shortest clock path from clock "IF_clk" to source register is 2.846 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2849; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.914 ns) + CELL(0.666 ns) = 2.846 ns; Loc. = LCFF_X21_Y4_N13; Fanout = 101; REG Node = 'CC_address[0]'
                Info: Total cell delay = 1.796 ns ( 63.11 % )
                Info: Total interconnect delay = 1.050 ns ( 36.89 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "C5" between source register "I2S_xmit:J_IQPWM|bit_count[1]" and destination register "I2S_xmit:J_IQPWM|bit_count[1]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X29_Y8_N5; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[1]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X29_Y8_N4; Fanout = 1; COMB Node = 'I2S_xmit:J_IQPWM|bit_count~4'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X29_Y8_N5; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[1]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "C5" to destination register is 7.024 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.860 ns) + CELL(0.000 ns) = 2.845 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.695 ns; Loc. = LCFF_X33_Y10_N7; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.459 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.899 ns) + CELL(0.666 ns) = 7.024 ns; Loc. = LCFF_X29_Y8_N5; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[1]'
                Info: Total cell delay = 2.621 ns ( 37.31 % )
                Info: Total interconnect delay = 4.403 ns ( 62.69 % )
            Info: - Shortest clock path from clock "C5" to source register is 7.024 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.860 ns) + CELL(0.000 ns) = 2.845 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.695 ns; Loc. = LCFF_X33_Y10_N7; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.459 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.899 ns) + CELL(0.666 ns) = 7.024 ns; Loc. = LCFF_X29_Y8_N5; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[1]'
                Info: Total cell delay = 2.621 ns ( 37.31 % )
                Info: Total interconnect delay = 4.403 ns ( 62.69 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "SPI_SCK" between source register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]" and destination register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X21_Y1_N27; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X21_Y1_N26; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]~7'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X21_Y1_N27; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "SPI_SCK" to destination register is 4.327 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.919 ns) + CELL(0.666 ns) = 4.327 ns; Loc. = LCFF_X21_Y1_N27; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
                Info: Total cell delay = 1.661 ns ( 38.39 % )
                Info: Total interconnect delay = 2.666 ns ( 61.61 % )
            Info: - Shortest clock path from clock "SPI_SCK" to source register is 4.327 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.919 ns) + CELL(0.666 ns) = 4.327 ns; Loc. = LCFF_X21_Y1_N27; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
                Info: Total cell delay = 1.661 ns ( 38.39 % )
                Info: Total interconnect delay = 2.666 ns ( 61.61 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "NWire_rcv:MDC[0].M_IQ|d0" (data pin = "MDOUT[0]", clock pin = "IF_clk") is 8.692 ns
    Info: + Longest pin to register delay is 8.806 ns
        Info: 1: + IC(0.000 ns) + CELL(0.975 ns) = 0.975 ns; Loc. = PIN_138; Fanout = 1; PIN Node = 'MDOUT[0]'
        Info: 2: + IC(7.517 ns) + CELL(0.206 ns) = 8.698 ns; Loc. = LCCOMB_X2_Y8_N30; Fanout = 1; COMB Node = 'NWire_rcv:MDC[0].M_IQ|d0~0'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 8.806 ns; Loc. = LCFF_X2_Y8_N31; Fanout = 1; REG Node = 'NWire_rcv:MDC[0].M_IQ|d0'
        Info: Total cell delay = 1.289 ns ( 14.64 % )
        Info: Total interconnect delay = 7.517 ns ( 85.36 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Offset between input clock "IF_clk" and output clock "clkmult3:cm3|altpll:altpll_component|_clk0" is -2.398 ns
    Info: - Shortest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to destination register is 2.472 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
        Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1189; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(0.890 ns) + CELL(0.666 ns) = 2.472 ns; Loc. = LCFF_X2_Y8_N31; Fanout = 1; REG Node = 'NWire_rcv:MDC[0].M_IQ|d0'
        Info: Total cell delay = 0.666 ns ( 26.94 % )
        Info: Total interconnect delay = 1.806 ns ( 73.06 % )
Info: tco from clock "IF_clk" to destination pin "DEBUG_LED0" through register "led_blinker:BLINK_D1|led_timer[3]" is 19.867 ns
    Info: + Longest clock path from clock "IF_clk" to source register is 2.862 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2849; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.930 ns) + CELL(0.666 ns) = 2.862 ns; Loc. = LCFF_X30_Y2_N13; Fanout = 3; REG Node = 'led_blinker:BLINK_D1|led_timer[3]'
        Info: Total cell delay = 1.796 ns ( 62.75 % )
        Info: Total interconnect delay = 1.066 ns ( 37.25 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 16.701 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y2_N13; Fanout = 3; REG Node = 'led_blinker:BLINK_D1|led_timer[3]'
        Info: 2: + IC(0.744 ns) + CELL(0.529 ns) = 1.273 ns; Loc. = LCCOMB_X30_Y2_N2; Fanout = 2; COMB Node = 'led_blinker:BLINK_D1|Equal0~0'
        Info: 3: + IC(1.073 ns) + CELL(0.589 ns) = 2.935 ns; Loc. = LCCOMB_X29_Y1_N24; Fanout = 2; COMB Node = 'led_blinker:BLINK_D1|LessThan2~0'
        Info: 4: + IC(1.032 ns) + CELL(0.624 ns) = 4.591 ns; Loc. = LCCOMB_X31_Y1_N14; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|LessThan2~1'
        Info: 5: + IC(0.359 ns) + CELL(0.624 ns) = 5.574 ns; Loc. = LCCOMB_X31_Y1_N28; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|LessThan2~2'
        Info: 6: + IC(0.366 ns) + CELL(0.624 ns) = 6.564 ns; Loc. = LCCOMB_X31_Y1_N30; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|LessThan2~3'
        Info: 7: + IC(0.583 ns) + CELL(0.206 ns) = 7.353 ns; Loc. = LCCOMB_X30_Y1_N26; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~17'
        Info: 8: + IC(1.054 ns) + CELL(0.624 ns) = 9.031 ns; Loc. = LCCOMB_X28_Y1_N14; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~18'
        Info: 9: + IC(4.544 ns) + CELL(3.126 ns) = 16.701 ns; Loc. = PIN_4; Fanout = 0; PIN Node = 'DEBUG_LED0'
        Info: Total cell delay = 6.946 ns ( 41.59 % )
        Info: Total interconnect delay = 9.755 ns ( 58.41 % )
Info: Longest tpd from source pin "SDOBACK" to destination pin "FX2_PE1" is 11.339 ns
    Info: 1: + IC(0.000 ns) + CELL(1.015 ns) = 1.015 ns; Loc. = PIN_106; Fanout = 1; PIN Node = 'SDOBACK'
    Info: 2: + IC(7.248 ns) + CELL(3.076 ns) = 11.339 ns; Loc. = PIN_37; Fanout = 0; PIN Node = 'FX2_PE1'
    Info: Total cell delay = 4.091 ns ( 36.08 % )
    Info: Total interconnect delay = 7.248 ns ( 63.92 % )
Info: th for register "I2S_rcv:J_IQ|bc0" (data pin = "C5", clock pin = "IF_clk") is -1.396 ns
    Info: + Longest clock path from clock "IF_clk" to destination register is 2.858 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2849; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.926 ns) + CELL(0.666 ns) = 2.858 ns; Loc. = LCFF_X13_Y14_N25; Fanout = 1; REG Node = 'I2S_rcv:J_IQ|bc0'
        Info: Total cell delay = 1.796 ns ( 62.84 % )
        Info: Total interconnect delay = 1.062 ns ( 37.16 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 4.560 ns
        Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
        Info: 2: + IC(1.860 ns) + CELL(0.000 ns) = 2.845 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
        Info: 3: + IC(1.401 ns) + CELL(0.206 ns) = 4.452 ns; Loc. = LCCOMB_X13_Y14_N24; Fanout = 1; COMB Node = 'I2S_rcv:J_IQ|bc0~feeder'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 4.560 ns; Loc. = LCFF_X13_Y14_N25; Fanout = 1; REG Node = 'I2S_rcv:J_IQ|bc0'
        Info: Total cell delay = 1.299 ns ( 28.49 % )
        Info: Total interconnect delay = 3.261 ns ( 71.51 % )
Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.
Warning: Found invalid timing assignments -- see Ignored Timing Assignments report for details
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 163 megabytes
    Info: Processing ended: Sat Jul 30 11:50:36 2011
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


