Flow report for C5G_BSOD
Sat Jul 30 17:59:10 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+---------------------------------+---------------------------------------------+
; Flow Status                     ; Successful - Sat Jul 30 17:56:53 2016       ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                   ; C5G_BSOD                                    ;
; Top-level Entity Name           ; C5G_BSOD                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC5C6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,319 / 29,080 ( 8 % )                      ;
; Total registers                 ; 2590                                        ;
; Total pins                      ; 170 / 364 ( 47 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 165,888 / 4,567,040 ( 4 % )                 ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 2 / 12 ( 17 % )                             ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 07/30/2016 17:47:08 ;
; Main task         ; Compilation         ;
; Revision Name     ; C5G_BSOD            ;
+-------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                      ;
+----------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+-------------+----------------+
; Assignment Name                                    ; Value                                                                                             ; Default Value ; Entity Name ; Section Id     ;
+----------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+-------------+----------------+
; COMPILER_SIGNATURE_ID                              ; 10515704899.146992602402996                                                                       ; --            ; --          ; --             ;
; ECO_REGENERATE_REPORT                              ; On                                                                                                ; Off           ; --          ; --             ;
; EDA_OUTPUT_DATA_FORMAT                             ; None                                                                                              ; --            ; --          ; eda_simulation ;
; EDA_TIME_SCALE                                     ; 1 ps                                                                                              ; --            ; --          ; eda_simulation ;
; ENABLE_SIGNALTAP                                   ; On                                                                                                ; --            ; --          ; --             ;
; FITTER_EFFORT                                      ; Standard Fit                                                                                      ; Auto Fit      ; --          ; --             ;
; MAX_CORE_JUNCTION_TEMP                             ; 85                                                                                                ; --            ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP                             ; 0                                                                                                 ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2.cmp                                                                                   ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2.v                                                                     ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_0002.v                                                    ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_mem_if_dll_cyclonev.sv                                         ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_mem_if_oct_cyclonev.sv                                         ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_mem_if_hard_memory_controller_top_cyclonev.sv                  ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_software/sequencer.c                                   ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_software/sequencer.h                                   ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_software/sequencer_defines.h                           ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_make_qsys_seq.tcl                                      ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0.v                                                      ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_avalon_mm_bridge.v                                             ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_avalon_sc_fifo.v                                               ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_avalon_st_pipeline_base.v                                      ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_mem_if_sequencer_cpu_cv_sim_cpu_inst.v                         ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_mem_if_sequencer_cpu_cv_sim_cpu_inst_test_bench.v              ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_mem_if_sequencer_mem_no_ifdef_params.sv                        ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_mem_if_sequencer_rst.sv                                        ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_mem_if_simple_avalon_mm_bridge.sv                              ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_merlin_arbitrator.sv                                           ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_merlin_burst_uncompressor.sv                                   ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_merlin_master_agent.sv                                         ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_merlin_master_translator.sv                                    ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_merlin_reorder_memory.sv                                       ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_merlin_slave_agent.sv                                          ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_merlin_slave_translator.sv                                     ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altera_merlin_traffic_limiter.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_irq_mapper.sv                                          ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0.v                                    ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_avalon_st_adapter.v                  ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_cmd_demux.sv                         ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_cmd_demux_001.sv                     ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_cmd_demux_002.sv                     ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_cmd_mux.sv                           ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_cmd_mux_003.sv                       ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_router.sv                            ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_router_001.sv                        ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_router_002.sv                        ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_router_003.sv                        ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_router_005.sv                        ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_router_006.sv                        ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_rsp_mux.sv                           ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_rsp_mux_001.sv                       ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_0_rsp_mux_002.sv                       ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_1.v                                    ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_1_cmd_demux.sv                         ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_1_cmd_mux.sv                           ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_1_router.sv                            ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_1_router_001.sv                        ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_1_rsp_demux.sv                         ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_mm_interconnect_1_rsp_mux.sv                           ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_reg_file.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_scc_acv_phase_decode.v                                      ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_scc_acv_wrapper.sv                                          ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_scc_mgr.sv                                                  ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_scc_reg_file.v                                              ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_scc_siii_phase_decode.v                                     ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_scc_siii_wrapper.sv                                         ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_scc_sv_phase_decode.v                                       ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_scc_sv_wrapper.sv                                           ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/sequencer_trk_mgr.sv                                                  ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_AC_ROM.hex                                             ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_inst_ROM.hex                                           ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_s0_sequencer_mem.hex                                      ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_clock_pair_generator.v                                 ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_acv_hard_addr_cmd_pads.v                               ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_acv_hard_memphy.v                                      ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_acv_ldc.v                                              ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_acv_hard_io_pads.v                                     ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_generic_ddio.v                                         ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_reset.v                                                ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_reset_sync.v                                           ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_phy_csr.sv                                             ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_iss_probe.v                                            ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0.sv                                                     ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_p0_altdqdqs.v                                             ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2.sv                 ; --            ; --          ; --             ;
; MISC_FILE                                          ; fpga_lpddr2_sim/fpga_lpddr2/fpga_lpddr2_pll0.sv                                                   ; --            ; --          ; --             ;
; MISC_FILE                                          ; ALTCLKCTRL/synthesis/../ALTCLKCTRL.cmp                                                            ; --            ; --          ; --             ;
; MISC_FILE                                          ; ALTCLKCTRL/synthesis/../../ALTCLKCTRL.qsys                                                        ; --            ; --          ; --             ;
; MISC_FILE                                          ; hdmi_tx_pll.cmp                                                                                   ; --            ; --          ; --             ;
; MISC_FILE                                          ; hdmi_tx_pll_sim/hdmi_tx_pll.vo                                                                    ; --            ; --          ; --             ;
; MISC_FILE                                          ; int_ram.bsf                                                                                       ; --            ; --          ; --             ;
; MISC_FILE                                          ; int_ram_bb.v                                                                                      ; --            ; --          ; --             ;
; MISC_FILE                                          ; fifo.bsf                                                                                          ; --            ; --          ; --             ;
; MISC_FILE                                          ; fifo_inst.v                                                                                       ; --            ; --          ; --             ;
; MISC_FILE                                          ; fifo_bb.v                                                                                         ; --            ; --          ; --             ;
; NUM_PARALLEL_PROCESSORS                            ; 1                                                                                                 ; --            ; --          ; --             ;
; PARTITION_COLOR                                    ; 16764057                                                                                          ; --            ; --          ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL                ; PLACEMENT_AND_ROUTING                                                                             ; --            ; --          ; Top            ;
; PARTITION_NETLIST_TYPE                             ; SOURCE                                                                                            ; --            ; --          ; Top            ;
; PHYSICAL_SYNTHESIS_ASYNCHRONOUS_SIGNAL_PIPELINING  ; On                                                                                                ; Off           ; --          ; --             ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC                     ; On                                                                                                ; Off           ; --          ; --             ;
; PHYSICAL_SYNTHESIS_EFFORT                          ; Extra                                                                                             ; Normal        ; --          ; --             ;
; PHYSICAL_SYNTHESIS_REGISTER_DUPLICATION            ; On                                                                                                ; Off           ; --          ; --             ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING               ; On                                                                                                ; Off           ; --          ; --             ;
; POWER_BOARD_THERMAL_MODEL                          ; None (CONSERVATIVE)                                                                               ; --            ; --          ; --             ;
; POWER_PRESET_COOLING_SOLUTION                      ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                             ; --            ; --          ; --             ;
; SLD_FILE                                           ; ALTCLKCTRL/synthesis/ALTCLKCTRL.debuginfo                                                         ; --            ; --          ; --             ;
; SLD_INFO                                           ; QSYS_NAME ALTCLKCTRL HAS_SOPCINFO 1 GENERATION_ID 1469171968                                      ; --            ; ALTCLKCTRL  ; --             ;
; SOPCINFO_FILE                                      ; ALTCLKCTRL/synthesis/../../ALTCLKCTRL.sopcinfo                                                    ; --            ; --          ; --             ;
; SPD_FILE                                           ; fpga_lpddr2.spd                                                                                   ; --            ; --          ; --             ;
; SPD_FILE                                           ; hdmi_tx_pll.spd                                                                                   ; --            ; --          ; --             ;
; SYNTHESIS_ONLY_QIP                                 ; On                                                                                                ; --            ; --          ; --             ;
; SYNTHESIS_ONLY_QIP                                 ; On                                                                                                ; --            ; --          ; --             ;
; SYNTHESIS_ONLY_QIP                                 ; On                                                                                                ; --            ; --          ; --             ;
; USE_CHECKERED_PATTERN_AS_UNINITIALIZED_RAM_CONTENT ; 0101                                                                                              ; Off           ; --          ; --             ;
; USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN              ; On                                                                                                ; Off           ; --          ; --             ;
; USE_SIGNALTAP_FILE                                 ; fpga_lpddr2.stp                                                                                   ; --            ; --          ; --             ;
+----------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------+-------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:01:06     ; 1.0                     ; 1136 MB             ; 00:01:37                           ;
; Fitter                    ; 00:08:39     ; 1.0                     ; 3149 MB             ; 00:11:12                           ;
; TimeQuest Timing Analyzer ; 00:02:07     ; 1.0                     ; 2396 MB             ; 00:02:07                           ;
; Total                     ; 00:11:52     ; --                      ; --                  ; 00:14:56                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; Tak              ; Windows 7 ; 6.1        ; x86_64         ;
; Fitter                    ; Tak              ; Windows 7 ; 6.1        ; x86_64         ;
; TimeQuest Timing Analyzer ; Tak              ; Windows 7 ; 6.1        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off C5G_BSOD -c C5G_BSOD
quartus_fit --read_settings_files=off --write_settings_files=off C5G_BSOD -c C5G_BSOD
quartus_sta C5G_BSOD -c C5G_BSOD



