<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:03:15.315</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.01.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0009945</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>제로 클리어런스 백드릴링된 인쇄 회로 기판</inventionTitle><inventionTitleEng>ZERO CLEARANCE BACKDRILLED PRINTED CIRCUIT BOARDS</inventionTitleEng><openDate>2025.08.06</openDate><openNumber>10-2025-0118786</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.01.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>H05K 3/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 다층 인쇄 회로 기판(PCB)이 개시된다. 이 다층 PCB는 제1 복수 층 - 각 층은 복수의 신호 트레이스를 가짐 - 과, 제2 복수 층 - 각 층은 그 위에 배치된 전압 평면을 가짐 - 과, 다층 PCB의 제1 표면과 다층 PCB의 제2 표면 사이에 배치된 복수의 PTH(plated-through-hole) 비아 - 각 PTH 비아는 전도성 배럴을 포함함 - 를 포함하고, 제1 복수 층 중 제1 층은 신호 트레이스가 배치되지 않은 제1 PTH 비아 주위에 백드릴 클리어런스 영역을 포함하고, 제2 복수 층 중 제1 층 상의 제1 전압 평면은 제1 PTH 비아의 전도성 배럴과 접촉한다. 다양한 실시예에서, PTH 비아의 배럴의 일부는 예를 들어 백드릴링에 의해 제거된다. 유리하게도, 다양한 실시예는 신호 대 레퍼런스 중첩 및 파워 평면 전류 전달 용량에 대한 개선을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다층 인쇄 회로 기판(PCB)으로서, 복수의 신호 트레이스 층 - 각 신호 트레이스 층은 복수의 신호 트레이스를 가짐 - 과, 복수의 전압 평면 층 - 각 전압 평면 층은 적어도 하나의 전압 평면을 가짐 - 과,상기 다층 PCB의 제1 표면과 상기 다층 PCB의 제2 표면 사이에 배치된 복수의 PTH(plated-through-hole) 비아 - 각 PTH 비아는 전도성 배럴(conductive barrel)을 포함함 - 를 포함하되,각 신호 트레이스는, 각 신호 트레이스가 직접 접촉하는 임의의 전도성 배럴은 제외한, 상기 복수의 PTH 비아의 모든 전도성 배럴 각각으로부터 사전 결정된 최소 거리만큼 이격되어 있고, 제1 전압 평면 층의 제1 전압 평면은, 상기 복수의 PTH 비아 중 적어도 하나의 신호 트레이스와 직접 접촉하는 제1 부분의 전도성 배럴을 포함한, 상기 복수의 PTH 비아 중 제1 부분의 전도성 배럴 각각과 직접 접촉하는,다층 PCB.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 제2 전압 평면 층의 제2 전압 평면은, 상기 복수의 PTH 비아 중 적어도 하나의 신호 트레이스와 직접 접촉하는 제1 부분의 전도성 배럴을 포함하여, 상기 복수의 PTH 비아 중 제1 부분의 전도성 배럴 각각과 직접 접촉하는, 다층 PCB.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 전압 평면 및 상기 제2 전압 평면은 제1 전기 노드의 각 부분인, 다층 PCB.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 제3 전압 평면 층의 제3 전압 평면은, 제3 전압 평면이 직접 접촉하는 임의의 전도성 배럴은 제외한, 상기 복수의 PTH 비아의 모든 전도성 배럴 각각으로부터 사전 결정된 최소 거리만큼 이격되어 있는,다층 PCB.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 복수의 신호 트레이스 층 및 상기 복수의 전압 평면 층은 상기 다층 PCB의 내부층인,다층 PCB.</claim></claimInfo><claimInfo><claim>6. 다층 인쇄 회로 기판(PCB)으로서, 복수의 신호 트레이스 층 - 각 신호 트레이스 층은 복수의 신호 트레이스를 가짐 - 과, 복수의 전압 평면 층 - 각 전압 평면 층은 적어도 하나의 전압 평면을 가짐 - 과,상기 다층 PCB에 배치된 복수의 PTH(plated-through-hole) 비아 - 각 PTH 비아는 전도성 배럴을 포함함 - 를 포함하되,상기 PTH 비아 중 제1 부분은 제1 외측면에서부터 상기 다층 PCB 내에 위치한 전도성 배럴 내부 단부까지 연장되는 전도성 배럴 및 상기 전도성 배럴 내부 단부에서부터 제2 외측면까지 연장되는 대응하는 백드릴링된 샤프트를 갖고,제1 전압 평면 층의 제1 전압 평면은 적어도 하나의 백드릴링된 샤프트와 접하는,다층 PCB.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 복수의 PTH 비아 중 제2 부분은 상기 다층 PCB의 제1 외측면에서부터 상기 다층 PCB의 제2 외측면까지 수직으로 연장되는 전도성 배럴을 갖고, 각 신호 트레이스는, 각 신호 트레이스가 직접 접촉하는 임의의 전도성 배럴은 제외한, 상기 복수의 PTH 비아의 모든 전도성 배럴 각각으로부터 사전 결정된 최소 거리만큼 이격되어 있는,다층 PCB.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 제2 전압 평면 층의 제2 전압 평면은 적어도 하나의 백드릴링된 샤프트와 접하는, 다층 PCB.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 전압 평면 및 상기 제2 전압 평면은 동일한 전기 노드의 각 부분인,다층 PCB.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제1 전압 평면 및 상기 제2 전압 평면은 적어도 하나의 중간 신호 트레이스 층에 의해 수직 방향으로 분리된,다층 PCB.</claim></claimInfo><claimInfo><claim>11. 제6항에 있어서, 상기 복수의 백드릴링된 샤프트 중 적어도 하나의 백드릴링된 샤프트는 그 내부에 배치된 비전도성 재료를 가지는,다층 PCB.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 적어도 하나의 백드릴링된 샤프트는 상기 비전도성 재료로 채워진,다층 PCB.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서, 제3 전압 평면 층의 제3 전압 평면은, 제3 전압 평면이 직접 접촉하는 임의의 전도성 배럴은 제외한, 상기 복수의 PTH 비아의 모든 전도성 배럴 각각으로부터 사전 결정된 최소 거리만큼 이격되어 있는,다층 PCB.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제3 전압 평면은 상기 제1 전압 평면과 상기 제2 전압 평면 사이에 수직 방향으로 배치된,다층 PCB.</claim></claimInfo><claimInfo><claim>15. 제7항에 있어서, 적어도 하나의 전압 평면은 복수의 홀을 가지고, 각 홀은 상기 사전 결정된 최소 거리보다 작은 직경을 갖는,다층 PCB.</claim></claimInfo><claimInfo><claim>16. 방법으로서,다층 인쇄 회로 기판(PCB)을 제공하는 단계와,복수의 PTH(plated-through-hole) 비아 중 하나 이상을 백드릴링하여 대응하는 하나 이상의 백드릴링된 샤프트를 형성하는 단계를 포함하되,상기 다층 PCB는: 복수의 신호 트레이스 층 - 각 신호 트레이스 층은 복수의 신호 트레이스를 가짐 - 과, 복수의 전압 평면 층 - 각 전압 평면 층은 적어도 하나의 전압 평면을 가짐 - 과, 상기 다층 PCB의 제1 표면과 상기 다층 PCB의 제2 표면 사이에 배치된 복수의 PTH(plated-through-hole) 비아 - 각 PTH 비아는 전도성 배럴을 포함함 - 를 포함하고, 각 신호 트레이스는, 각 신호 트레이스가 직접 접촉하는 임의의 전도성 배럴은 제외한, 상기 복수의 PTH 비아의 모든 전도성 배럴 각각으로부터 사전 결정된 최소 거리만큼 이격되어 있고,  제1 전압 평면 층의 제1 전압 평면은 상기 복수의 PTH 비아의 전도성 배럴들 중 적어도 일부의 전도성 배럴 각각과 직접 접촉하고,백드릴링한 이후에, 상기 제1 전압 평면은 적어도 하나의 백드릴링된 샤프트와 접하는,방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 하나 이상의 백드릴링된 샤프트 중 적어도 하나를 비전도성 충전재로 채우는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서, 상기 다층 PCB는 제2 전압 평면 층의 제2 전압 평면을 더 포함하고, 상기 제2 전압 평면은, 상기 복수의 PTH 비아 중 적어도 하나의 신호 트레이스와 직접 접촉하는 제1 부분의 전도성 배럴을 포함한, 상기 복수의 PTH 비아 중 제1 부분의 전도성 배럴 각각과 직접 접촉하는,방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 제1 전압 평면 및 상기 제2 전압 평면은 제1 전기 노드의 각 부분인,방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 다층 PCB는 제3 전압 평면 층의 제3 전압 평면을 더 포함하고, 상기 제3 전압 평면은, 제3 전압 평면이 직접 접촉하는 임의의 전도성 배럴은 제외한, 상기 복수의 PTH 비아의 모든 전도성 배럴 각각으로부터 사전 결정된 최소 거리만큼 이격되어 있는,방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>핀랜드 에프아이-***** 에스푸 카라카아리 *</address><code>520070184631</code><country>핀란드</country><engName>Nokia Solutions and Networks Oy</engName><name>노키아 솔루션스 앤드 네트웍스 오와이</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>캐나다 제이*엑스 *...</address><code> </code><country>캐나다</country><engName>BROWN, Paul</engName><name>브라운 폴</name></inventorInfo><inventorInfo><address>캐나다 케이*제이 *엑스...</address><code> </code><country>캐나다</country><engName>CHAN, Alex</engName><name>찬 알렉스</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country>미국</country><engName>ANAV, Daniel</engName><name>아나브 다니엘</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country>미국</country><engName>MONTAG, Jonathan</engName><name>몬태그 조나단</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.01.30</priorityApplicationDate><priorityApplicationNumber>18/427,277</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.01.23</receiptDate><receiptNumber>1-1-2025-0091427-59</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.02.11</receiptDate><receiptNumber>9-1-2025-9001512-07</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.07.09</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.08.20</receiptDate><receiptNumber>9-6-2025-0168723-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.17</receiptDate><receiptNumber>9-5-2025-0901319-06</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250009945.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d2ac0f53eb644078824edd6a7b96ab7683894d414582ffc78cb0a8c58ea4100566f270118bae594647ddc7bb3e4aec698c5addd5ff44e9ab</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf94e1ec9488652101bbdb4e1e6ebc52d68e6db51770a6dab9f9627b6d7777101273bcf42212e33fb0c8d42f04cfcd10008ea4fa60a93acb69</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>