

================================================================
== Vitis HLS Report for 'conv1'
================================================================
* Date:           Thu Oct 16 00:21:11 2025

* Version:        2023.1 (Build 3854077 on May  4 2023)
* Project:        srcnn_hls
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xck26-sfvc784-2LV-c


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.016 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+--------------+-----------+-------------+---------+--------------+---------+
    |    Latency (cycles)    |    Latency (absolute)   |        Interval        | Pipeline|
    |   min   |      max     |    min    |     max     |   min   |      max     |   Type  |
    +---------+--------------+-----------+-------------+---------+--------------+---------+
    |  3978385|  200633969809|  39.784 ms|  2.0e+03 sec|  3978385|  200633969809|       no|
    +---------+--------------+-----------+-------------+---------+--------------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------------------+---------+--------------+----------------------+-----------+-----------+---------+----------+
        |                                 |    Latency (cycles)    |       Iteration      |  Initiation Interval  |   Trip  |          |
        |            Loop Name            |   min   |      max     |        Latency       |  achieved |   target  |  Count  | Pipelined|
        +---------------------------------+---------+--------------+----------------------+-----------+-----------+---------+----------+
        |- outputFeatureTile              |  3978384|  200633969808|  497298 ~ 25079246226|          -|          -|        8|        no|
        | + outputHeightTile              |   497296|   25079246224|    62162 ~ 3134905778|          -|          -|        8|        no|
        |  ++ outputWidthTile             |    62160|    3134905776|      7770 ~ 391863222|          -|          -|        8|        no|
        |   +++ initializeWithBias        |       48|        524304|             6 ~ 65538|          -|          -|        8|        no|
        |    ++++ VITIS_LOOP_43_1         |        3|         65535|               3 ~ 257|          -|          -|  1 ~ 255|        no|
        |     +++++ VITIS_LOOP_44_2       |        1|           255|                     1|          -|          -|  1 ~ 255|        no|
        |   +++ VITIS_LOOP_58_3           |      180|        138864|              20 ~ 528|          -|          -|  9 ~ 263|        no|
        |    ++++ VITIS_LOOP_60_4         |       18|           526|                     2|          -|          -|  9 ~ 263|        no|
        |   +++ loadWeightTile            |     1456|          1456|                   182|          -|          -|        8|        no|
        |    ++++ VITIS_LOOP_71_6         |      180|           180|                    20|          -|          -|        9|        no|
        |     +++++ VITIS_LOOP_72_7       |       18|            18|                     2|          -|          -|        9|        no|
        |   +++ tileCalculation           |     6032|     390154096|        754 ~ 48769262|          -|          -|        8|        no|
        |    ++++ VITIS_LOOP_83_8         |      752|      48769260|          752 ~ 191252|          -|          -|  1 ~ 255|        no|
        |     +++++ VITIS_LOOP_84_9       |      750|        191250|                   750|          -|          -|  1 ~ 255|        no|
        |      ++++++ VITIS_LOOP_87_11    |      747|           747|                    83|          -|          -|        9|        no|
        |       +++++++ VITIS_LOOP_89_12  |       81|            81|                     9|          -|          -|        9|        no|
        |   +++ tileWritewBack            |       48|       1044496|            6 ~ 130562|          -|          -|        8|        no|
        |    ++++ VITIS_LOOP_104_13       |        4|        130560|               4 ~ 512|          -|          -|  1 ~ 255|        no|
        |     +++++ VITIS_LOOP_105_14     |        2|           510|                     2|          -|          -|  1 ~ 255|        no|
        +---------------------------------+---------+--------------+----------------------+-----------+-----------+---------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|    1388|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|     -|       -|       -|    -|
|Memory           |       22|     -|       0|       0|    0|
|Multiplexer      |        -|     -|       -|     412|    -|
|Register         |        -|     -|     771|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |       22|     0|     771|    1800|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |      288|  1248|  234240|  117120|   64|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        7|     0|      ~0|       1|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP: 
    N/A

    * Memory: 
    +-------------+-------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |    Memory   |             Module            | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------------+-------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |in_tile_0_U  |conv1_in_tile_0_RAM_AUTO_1R1W  |        4|  0|   0|    0|  1600|   32|     1|        51200|
    |out_tile_U   |conv1_out_tile_RAM_AUTO_1R1W   |       16|  0|   0|    0|  8192|   32|     1|       262144|
    |w_tile_0_U   |conv1_w_tile_0_RAM_AUTO_1R1W   |        2|  0|   0|    0|   648|   32|     1|        20736|
    +-------------+-------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total        |                               |       22|  0|   0|    0| 10440|   96|     3|       334080|
    +-------------+-------------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+----+------------+------------+
    |add_ln103_fu_1437_p2     |         +|   0|  0|  12|           4|           1|
    |add_ln104_fu_1500_p2     |         +|   0|  0|  15|           8|           1|
    |add_ln105_fu_1566_p2     |         +|   0|  0|  15|           8|           1|
    |add_ln106_1_fu_1478_p2   |         +|   0|  0|  15|           8|           8|
    |add_ln106_2_fu_1516_p2   |         +|   0|  0|  23|          16|          16|
    |add_ln106_3_fu_1547_p2   |         +|   0|  0|  20|          13|          13|
    |add_ln106_4_fu_1582_p2   |         +|   0|  0|  29|          22|          22|
    |add_ln106_fu_1572_p2     |         +|   0|  0|  16|           9|           9|
    |add_ln11_1_fu_947_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln11_2_fu_838_p2     |         +|   0|  0|  19|           8|           4|
    |add_ln11_fu_844_p2       |         +|   0|  0|  19|           8|           8|
    |add_ln31_fu_596_p2       |         +|   0|  0|  14|           7|           4|
    |add_ln34_fu_554_p2       |         +|   0|  0|  16|           9|           6|
    |add_ln37_fu_616_p2       |         +|   0|  0|  16|           9|           6|
    |add_ln41_fu_674_p2       |         +|   0|  0|  12|           4|           1|
    |add_ln43_fu_733_p2       |         +|   0|  0|  15|           8|           1|
    |add_ln44_fu_758_p2       |         +|   0|  0|  15|           8|           1|
    |add_ln45_1_fu_743_p2     |         +|   0|  0|  20|          13|          13|
    |add_ln45_fu_715_p2       |         +|   0|  0|  15|           8|           8|
    |add_ln58_fu_803_p2       |         +|   0|  0|  16|           9|           1|
    |add_ln59_1_fu_819_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln59_fu_809_p2       |         +|   0|  0|  17|          10|           4|
    |add_ln60_fu_912_p2       |         +|   0|  0|  16|           9|           1|
    |add_ln61_1_fu_928_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln61_fu_918_p2       |         +|   0|  0|  17|          10|           4|
    |add_ln62_1_fu_893_p2     |         +|   0|  0|  18|          11|          11|
    |add_ln62_2_fu_986_p2     |         +|   0|  0|  23|          16|          16|
    |add_ln62_fu_788_p2       |         +|   0|  0|  18|          11|          11|
    |add_ln69_fu_1033_p2      |         +|   0|  0|  12|           4|           1|
    |add_ln71_fu_1134_p2      |         +|   0|  0|  12|           4|           1|
    |add_ln72_fu_1174_p2      |         +|   0|  0|  12|           4|           1|
    |add_ln73_1_fu_1078_p2    |         +|   0|  0|  15|           8|           8|
    |add_ln73_2_fu_1099_p2    |         +|   0|  0|  17|          10|          10|
    |add_ln73_3_fu_1148_p2    |         +|   0|  0|  17|          10|          10|
    |add_ln73_fu_1017_p2      |         +|   0|  0|  15|           8|           8|
    |add_ln74_1_fu_1105_p2    |         +|   0|  0|  17|          10|          10|
    |add_ln74_2_fu_1122_p2    |         +|   0|  0|  20|          13|          13|
    |add_ln74_3_fu_1158_p2    |         +|   0|  0|  20|          13|          13|
    |add_ln74_fu_1064_p2      |         +|   0|  0|  17|          10|          10|
    |add_ln82_fu_1225_p2      |         +|   0|  0|  12|           4|           1|
    |add_ln83_fu_1253_p2      |         +|   0|  0|  15|           8|           1|
    |add_ln84_fu_1282_p2      |         +|   0|  0|  15|           8|           1|
    |add_ln85_1_fu_1263_p2    |         +|   0|  0|  20|          13|          13|
    |add_ln85_fu_1231_p2      |         +|   0|  0|  15|           8|           8|
    |add_ln87_fu_1329_p2      |         +|   0|  0|  12|           4|           1|
    |add_ln89_fu_1390_p2      |         +|   0|  0|  12|           4|           1|
    |add_ln91_1_fu_1292_p2    |         +|   0|  0|  15|           8|           8|
    |add_ln91_2_fu_1313_p2    |         +|   0|  0|  17|          10|          10|
    |add_ln91_3_fu_1370_p2    |         +|   0|  0|  17|          10|          10|
    |add_ln91_fu_1213_p2      |         +|   0|  0|  15|           8|           8|
    |add_ln92_1_fu_1360_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln92_2_fu_1405_p2    |         +|   0|  0|  18|          11|          11|
    |add_ln92_fu_1396_p2      |         +|   0|  0|  16|           9|           9|
    |empty_44_fu_1335_p2      |         +|   0|  0|  13|           6|           6|
    |empty_45_fu_1446_p2      |         +|   0|  0|  13|           6|           6|
    |empty_46_fu_1506_p2      |         +|   0|  0|  16|           9|           9|
    |empty_fu_1042_p2         |         +|   0|  0|  13|           6|           6|
    |sub66_fu_590_p2          |         +|   0|  0|  16|           9|           4|
    |sub74_fu_706_p2          |         +|   0|  0|  16|           9|           4|
    |sub_ln106_1_fu_1537_p2   |         -|   0|  0|  29|          22|          22|
    |sub_ln106_fu_1468_p2     |         -|   0|  0|  22|          15|          15|
    |sub_ln62_fu_883_p2       |         -|   0|  0|  23|          16|          16|
    |icmp_ln103_fu_1431_p2    |      icmp|   0|  0|  12|           4|           5|
    |icmp_ln104_fu_1495_p2    |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln105_fu_1561_p2    |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln11_1_fu_941_p2    |      icmp|   0|  0|  18|          11|           8|
    |icmp_ln11_fu_832_p2      |      icmp|   0|  0|  18|          11|           8|
    |icmp_ln33_fu_548_p2      |      icmp|   0|  0|  16|           9|           8|
    |icmp_ln36_fu_610_p2      |      icmp|   0|  0|  16|           9|           8|
    |icmp_ln41_fu_668_p2      |      icmp|   0|  0|  12|           4|           5|
    |icmp_ln43_fu_728_p2      |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln44_fu_753_p2      |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln58_fu_798_p2      |      icmp|   0|  0|  16|           9|           9|
    |icmp_ln60_fu_907_p2      |      icmp|   0|  0|  16|           9|           9|
    |icmp_ln69_fu_1027_p2     |      icmp|   0|  0|  12|           4|           5|
    |icmp_ln71_fu_1128_p2     |      icmp|   0|  0|  12|           4|           4|
    |icmp_ln72_fu_1168_p2     |      icmp|   0|  0|  12|           4|           4|
    |icmp_ln82_fu_1219_p2     |      icmp|   0|  0|  12|           4|           5|
    |icmp_ln83_fu_1248_p2     |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln84_fu_1277_p2     |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln87_fu_1323_p2     |      icmp|   0|  0|  12|           4|           4|
    |icmp_ln89_fu_1384_p2     |      icmp|   0|  0|  12|           4|           4|
    |or_ln10_1_fu_968_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln10_fu_857_p2        |        or|   0|  0|   2|           1|           1|
    |gx_fu_974_p3             |    select|   0|  0|  10|           1|          11|
    |gy_fu_863_p3             |    select|   0|  0|   8|           1|           8|
    |select_ln10_2_fu_960_p3  |    select|   0|  0|   8|           1|           1|
    |select_ln10_fu_849_p3    |    select|   0|  0|   3|           1|           1|
    |tH_fu_578_p3             |    select|   0|  0|   8|           1|           8|
    |tW_fu_644_p3             |    select|   0|  0|   8|           1|           8|
    |xor_ln34_fu_572_p2       |       xor|   0|  0|   8|           8|           2|
    |xor_ln37_fu_638_p2       |       xor|   0|  0|   8|           8|           2|
    +-------------------------+----------+----+---+----+------------+------------+
    |Total                    |          |   0|  0|1388|         749|         647|
    +-------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------+-----+-----------+-----+-----------+
    |        Name        | LUT | Input Size| Bits| Total Bits|
    +--------------------+-----+-----------+-----+-----------+
    |acc_7_reg_452       |    9|          2|   32|         64|
    |acc_8_reg_474       |    9|          2|   32|         64|
    |ap_NS_fsm           |  155|         34|    1|         34|
    |h_reg_296           |    9|          2|    9|         18|
    |ih_reg_353          |    9|          2|    9|         18|
    |in_tile_0_address0  |   14|          3|   11|         33|
    |iw_reg_364          |    9|          2|    9|         18|
    |kh_1_reg_441        |    9|          2|    4|          8|
    |kh_reg_386          |    9|          2|    4|          8|
    |kw_1_reg_463        |    9|          2|    4|          8|
    |kw_reg_397          |    9|          2|    4|          8|
    |n_fu_170            |    9|          2|    7|         14|
    |out_tile_address0   |   26|          5|   13|         65|
    |out_tile_d0         |   14|          3|   32|         96|
    |th_1_reg_419        |    9|          2|    8|         16|
    |th_2_reg_497        |    9|          2|    8|         16|
    |th_reg_331          |    9|          2|    8|         16|
    |tn_1_reg_375        |    9|          2|    4|          8|
    |tn_2_reg_408        |    9|          2|    4|          8|
    |tn_3_reg_486        |    9|          2|    4|          8|
    |tn_reg_320          |    9|          2|    4|          8|
    |tw_1_reg_430        |    9|          2|    8|         16|
    |tw_2_reg_508        |    9|          2|    8|         16|
    |tw_reg_342          |    9|          2|    8|         16|
    |w_reg_308           |    9|          2|    9|         18|
    |w_tile_0_address0   |   14|          3|   10|         30|
    +--------------------+-----+-----------+-----+-----------+
    |Total               |  412|         90|  254|        632|
    +--------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |acc_7_reg_452             |  32|   0|   32|          0|
    |acc_8_reg_474             |  32|   0|   32|          0|
    |add_ln103_reg_1930        |   4|   0|    4|          0|
    |add_ln104_reg_1948        |   8|   0|    8|          0|
    |add_ln105_reg_1966        |   8|   0|    8|          0|
    |add_ln106_4_reg_1971      |  22|   0|   22|          0|
    |add_ln34_reg_1616         |   9|   0|    9|          0|
    |add_ln37_reg_1646         |   9|   0|    9|          0|
    |add_ln41_reg_1676         |   4|   0|    4|          0|
    |add_ln43_reg_1704         |   8|   0|    8|          0|
    |add_ln58_reg_1725         |   9|   0|    9|          0|
    |add_ln60_reg_1743         |   9|   0|    9|          0|
    |add_ln62_reg_1717         |   8|   0|   11|          3|
    |add_ln69_reg_1761         |   4|   0|    4|          0|
    |add_ln71_reg_1784         |   4|   0|    4|          0|
    |add_ln72_reg_1802         |   4|   0|    4|          0|
    |add_ln73_2_reg_1771       |  10|   0|   10|          0|
    |add_ln73_reg_1753         |   8|   0|    8|          0|
    |add_ln74_2_reg_1776       |  13|   0|   13|          0|
    |add_ln74_reg_1766         |  10|   0|   10|          0|
    |add_ln82_reg_1820         |   4|   0|    4|          0|
    |add_ln83_reg_1838         |   8|   0|    8|          0|
    |add_ln84_reg_1856         |   8|   0|    8|          0|
    |add_ln87_reg_1874         |   4|   0|    4|          0|
    |add_ln89_reg_1892         |   4|   0|    4|          0|
    |add_ln91_2_reg_1866       |  10|   0|   10|          0|
    |add_ln91_reg_1812         |   8|   0|    8|          0|
    |add_ln92_1_reg_1879       |   8|   0|   11|          3|
    |ap_CS_fsm                 |  33|   0|   33|          0|
    |b_reg_1691                |  32|   0|   32|          0|
    |h_reg_296                 |   9|   0|    9|          0|
    |ih_reg_353                |   9|   0|    9|          0|
    |in_tile_0_addr_reg_1735   |  11|   0|   11|          0|
    |in_tile_0_load_reg_1907   |  32|   0|   32|          0|
    |iw_reg_364                |   9|   0|    9|          0|
    |kh_1_reg_441              |   4|   0|    4|          0|
    |kh_reg_386                |   4|   0|    4|          0|
    |kw_1_reg_463              |   4|   0|    4|          0|
    |kw_reg_397                |   4|   0|    4|          0|
    |mul_reg_1912              |  32|   0|   32|          0|
    |n_1_reg_1598              |   7|   0|    7|          0|
    |n_fu_170                  |   7|   0|    7|          0|
    |out_tile_addr_1_reg_1843  |  13|   0|   13|          0|
    |sext_ln104_reg_1935       |  16|   0|   16|          0|
    |sub66_reg_1633            |   9|   0|    9|          0|
    |sub74_reg_1686            |   9|   0|    9|          0|
    |sub_ln106_1_reg_1953      |  22|   0|   22|          0|
    |sub_ln62_reg_1730         |  16|   0|   16|          0|
    |tH_reg_1626               |   8|   0|    8|          0|
    |tW_reg_1656               |   8|   0|    8|          0|
    |th_1_reg_419              |   8|   0|    8|          0|
    |th_2_reg_497              |   8|   0|    8|          0|
    |th_reg_331                |   8|   0|    8|          0|
    |tmp_14_reg_1825           |   8|   0|   13|          5|
    |tmp_16_reg_1940           |   8|   0|   13|          5|
    |tmp_23_cast_reg_1807      |   3|   0|    8|          5|
    |tmp_27_cast_reg_1922      |   3|   0|    8|          5|
    |tmp_3_reg_1696            |   8|   0|   13|          5|
    |tmp_cast_reg_1668         |   3|   0|    8|          5|
    |tn_1_reg_375              |   4|   0|    4|          0|
    |tn_2_reg_408              |   4|   0|    4|          0|
    |tn_3_reg_486              |   4|   0|    4|          0|
    |tn_reg_320                |   4|   0|    4|          0|
    |trunc_ln34_reg_1621       |   8|   0|    8|          0|
    |trunc_ln83_reg_1830       |   6|   0|    6|          0|
    |tw_1_reg_430              |   8|   0|    8|          0|
    |tw_2_reg_508              |   8|   0|    8|          0|
    |tw_reg_342                |   8|   0|    8|          0|
    |w_reg_308                 |   9|   0|    9|          0|
    |w_tile_0_addr_reg_1789    |  10|   0|   10|          0|
    |w_tile_0_load_reg_1902    |  32|   0|   32|          0|
    |zext_ln33_reg_1608        |   9|   0|   11|          2|
    |zext_ln36_reg_1638        |   9|   0|   11|          2|
    |zext_ln37_1_reg_1663      |   8|   0|    9|          1|
    |zext_ln37_reg_1651        |   8|   0|   11|          3|
    |zext_ln84_reg_1848        |   8|   0|    9|          1|
    +--------------------------+----+----+-----+-----------+
    |Total                     | 771|   0|  816|         45|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+---------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  | Source Object |    C Type    |
+------------------------+-----+-----+------------+---------------+--------------+
|ap_clk                  |   in|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_rst                  |   in|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_start                |   in|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_done                 |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_idle                 |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_ready                |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_din0       |  out|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_din1       |  out|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_opcode     |  out|    2|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_dout0      |   in|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_ce         |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_708_p_din0       |  out|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_708_p_din1       |  out|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_708_p_dout0      |   in|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_708_p_ce         |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|input_ftmap_address0    |  out|   16|   ap_memory|    input_ftmap|         array|
|input_ftmap_ce0         |  out|    1|   ap_memory|    input_ftmap|         array|
|input_ftmap_q0          |   in|   32|   ap_memory|    input_ftmap|         array|
|conv1_weights_address0  |  out|   13|   ap_memory|  conv1_weights|         array|
|conv1_weights_ce0       |  out|    1|   ap_memory|  conv1_weights|         array|
|conv1_weights_q0        |   in|   32|   ap_memory|  conv1_weights|         array|
|conv1_biases_address0   |  out|    6|   ap_memory|   conv1_biases|         array|
|conv1_biases_ce0        |  out|    1|   ap_memory|   conv1_biases|         array|
|conv1_biases_q0         |   in|   32|   ap_memory|   conv1_biases|         array|
|feat1_address0          |  out|   22|   ap_memory|          feat1|         array|
|feat1_ce0               |  out|    1|   ap_memory|          feat1|         array|
|feat1_we0               |  out|    1|   ap_memory|          feat1|         array|
|feat1_d0                |  out|   32|   ap_memory|          feat1|         array|
+------------------------+-----+-----+------------+---------------+--------------+

