{"patent_id": "10-2023-0131169", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0047001", "출원번호": "10-2023-0131169", "발명의 명칭": "심층 신경망 모델을 포함하는 전자 장치 및 그 동작 방법", "출원인": "삼성전자주식회사", "발명자": "여윤재"}}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치(100)의 동작 방법에 있어서, 카메라(110)를 통해 획득된 이미지의 픽셀 값을 8비트(8-bit)로 양자화(quantization)하는 단계(S210); 상기 양자화 결과에 따라 8비트 픽셀 값을 갖는 이미지를 8비트 연산을 수행하는 디지털 시그널 프로세서(Digital Signal Processor)(130)의 심층 신경망 모델(200)에 입력하고, 상기 심층 신경망 모델(200)에 의한추론(inferencing)을 수행하여 8비트 출력 값을 갖는 제1 출력 데이터를 획득하는 단계(S220); 상기 이미지를 상기 심층 신경망 모델(200)에 입력하는 추론을 수행하여, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 출력 데이터를 획득하는 단계(S230); 및 상기 제1 출력 데이터와 상기 제2 출력 데이터를 결합하여 상기 심층 신경망 모델(200)을 통해 상기 입력된 이미지에 관한 출력 이미지를 획득하는 단계(S240); 를 포함하는, 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서, 상기 카메라(110)는 복수 개의 스테레오 카메라를 포함하고, 상기 카메라(110)를 통해 획득된 이미지는 복수의 스테레오 이미지이고, 상기 출력 이미지는 상기 심층 신경망 모델(200)에 의해 획득된 깊이 맵(depth map) 이미지인, 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항 또는 제2 항에 있어서,상기 심층 신경망 모델(200)은, 학습용으로 기 획득된 복수의 입력 이미지로부터 8비트 출력 값을 갖는 제1 데이터를 획득하고, 기 설정된 출력값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 데이터를 획득하며, 상기 제1 데이터 및 상기 제2 데이터를 결합하여 획득된 출력 데이터와 정답 값(ground truth) 간의 손실(loss)을 최소화하도록 복수의 레이어(layers) 간 가중치(weights)를 최적화하는 지도형 학습(supervisedlearning)을 통해 학습된(trained), 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항 내지 제3 항 중 어느 하나의 항에 있어서, 상기 제1 출력 데이터의 출력 값은 0 이상 255 이하의 범위 내의 값을 갖고, 상기 제2 출력 데이터의 기 설정된 출력 값의 범위는 상기 제1 출력 데이터의 출력 값의 범위 보다 작은 범위로설정된, 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2025-0047001-3-제1 항 내지 제4 항 중 어느 하나의 항에 있어서, 상기 기 설정된 출력 값의 범위는, 사용자 입력에 의해 미리 결정되는, 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항 내지 제5 항 중 어느 하나의 항에 있어서, 상기 제2 출력 데이터의 기 설정된 출력 값의 범위는 0 이상 +1 이하의 범위로 설정된, 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항 내지 제6 항 중 어느 하나의 항에 있어서, 상기 출력 이미지를 획득하는 단계(S240)는, 상기 디지털 시그널 프로세서(130)에 의해 출력된 상기 제1 출력 데이터 및 상기 제2 출력 데이터를 32비트(32-bit) 연산을 수행하는 프로세서(120)에 제공하는 단계;를 포함하는, 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7 항에 있어서, 상기 출력 이미지를 획득하는 단계(S240)는, 상기 제1 출력 데이터와 상기 제2 출력 데이터를 결합하여 출력 데이터를 획득하는 단계; 및 상기 출력 데이터를 후처리(post-processing)함으로써, 상기 출력 이미지를 획득하는 단계;를 더 포함하고, 상기 출력 데이터를 획득하는 단계 및 상기 출력 이미지를 획득하는 단계는 상기 프로세서(120)에 의해 수행되는, 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항 내지 제8 항 중 어느 하나의 항에 있어서, 상기 제2 출력 데이터를 획득하는 단계(S230)는, 상기 이미지를 상기 심층 신경망 모델(200)에 입력하는 추론을 통해, 서로 다르게 설정된 출력 값의 범위에서 8비트의 빈 개수를 갖는 출력 값을 포함하는 복수의 제2 출력 데이터를 획득하는(S710), 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9 항에 있어서, 상기 출력 이미지를 획득하는 단계(S240)는,상기 제1 출력 데이터와 상기 복수의 제2 출력 데이터를 결합하여 상기 출력 이미지를 획득하는(S720), 방법."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "공개특허 10-2025-0047001-4-적어도 하나의 카메라(110); 적어도 하나의 명령어들(instructions)를 저장하는 메모리(140); 상기 적어도 하나의 명령어들을 실행하여, 32비트(32-bit) 연산을 수행하는 적어도 하나의 프로세서(120); 및심층 신경망 모델(200)을 통한 추론(inferencing)을 수행하기 위한 8비트(8-bit) 연산을 수행하는 적어도 하나의 마이크로프로세서(microprocessor)를 포함하는 디지털 시그널 프로세서(Digital Signal Processor)(130);를 포함하고, 상기 적어도 하나의 프로세서(120)는, 상기 카메라(110)를 통해 획득된 이미지의 픽셀 값을 8비트(8-bit)로 양자화(quantization)하고, 양자화 결과에따라 8비트 픽셀 값을 갖는 이미지를 상기 디지털 시그널 프로세서(130)의 심층 신경망 모델(200)에 입력하고, 상기 디지털 시그널 프로세서(130)는, 상기 심층 신경망 모델(200)에 의한 추론을 수행하여, 8비트 출력 값을 갖는 제1 출력 데이터를 획득하고, 기설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 출력 데이터를 획득하고, 상기 적어도 하나의 프로세서(120)는 상기 제1 출력 데이터와 상기 제2 출력 데이터를 결합하여 상기 심층 신경망 모델(200)을 통한 상기 입력된 이미지에 관한 출력 이미지를 획득하는, 전자 장치(100)."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서, 상기 카메라(110)는 복수 개의 스테레오 카메라를 포함하고, 상기 카메라(110)를 통해 획득된 이미지는 복수의 스테레오 이미지이고, 상기 출력 이미지는 상기 심층 신경망 모델에 의해 획득된 깊이 맵(depth map) 이미지인, 전자 장치(100)."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11 항 또는 제12 항에 있어서,상기 심층 신경망 모델(200)은, 학습용으로 기 획득된 복수의 입력 이미지로부터 8비트 출력 값을 갖는 제1 데이터를 획득하고, 기 설정된 출력값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 데이터를 획득하며, 상기 제1 데이터 및 상기 제2 데이터를 결합하여 획득된 출력 데이터와 정답 값(ground truth) 간의 손실(loss)을 최소화하도록 복수의 레이어(layers) 간 가중치(weights)를 최적화하는 지도형 학습(supervisedlearning)을 통해 학습된(trained), 전자 장치(100)."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11 항 내지 제13 항 중 어느 하나의 항에 있어서, 상기 제1 출력 데이터의 출력 값은 0 이상 255 이하의 범위 내의 값을 갖고, 상기 제2 출력 데이터의 기 설정된 출력 값의 범위는 상기 제1 출력 데이터의 출력 값의 범위 보다 작은 범위로설정된, 전자 장치(100)."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "공개특허 10-2025-0047001-5-제11 항 내지 제14 항 중 어느 하나의 항에 있어서, 상기 기 설정된 출력 값의 범위는, 사용자 입력에 의해 미리 결정되는, 전자 장치(100)."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제11 항 내지 제15 항 중 어느 하나의 항에 있어서, 상기 제2 출력 데이터의 기 설정된 출력 값의 범위는 0 이상 +1 이하의 범위로 설정된, 전자 장치(100)."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제11 항 내지 제16 항 중 어느 하나의 항에 있어서, 상기 디지털 시그널 프로세서(130)는, 상기 제1 출력 데이터 및 상기 제2 출력 데이터를 32비트(32-bit) 연산을 수행하는 상기 적어도 하나의 프로세서(120)에 제공하고, 상기 적어도 하나의 프로세서(120)는, 상기 제1 출력 데이터와 상기 제2 출력 데이터를 결합하여 출력 데이터를 획득하고, 상기 출력 데이터를 후처리(post-processing)하여 상기 출력 이미지를 획득하는, 전자 장치(100)."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제11 항 내지 제17 항 중 어느 하나의 항에 있어서, 상기 디지털 시그널 프로세서(130)는, 상기 이미지를 상기 심층 신경망 모델(200)에 입력하는 추론을 통해, 서로 다르게 설정된 출력 값의 범위에서 8비트의 빈 개수를 갖는 출력 값을 포함하는 복수의 제2 출력 데이터를 획득하는, 전자 장치(100)."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18 항에 있어서, 상기 적어도 하나의 프로세서(120)는, 상기 제1 출력 데이터와 상기 복수의 제2 출력 데이터를 결합하여 상기 출력 이미지를 획득하는, 전자 장치(100)."}
{"patent_id": "10-2023-0131169", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제1 항 내지 제10 항 중 어느 하나의 항에 기재된 방법을 구현하기 위한 적어도 하나의 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체."}
{"patent_id": "10-2023-0131169", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "8비트(8-bit) 연산을 수행하는 디지털 시그널 프로세서(또는 인공지능 전용 프로세서)를 이용하는 심층 신경망 연산을 통해 8비트 양자화된 입력 데이터에 관한 비트 해상력이 높은 출력 데이터를 획득하도록 구성된 전자 장 치 및 그 동작 방법을 제공한다. 본 개시의 일 실시예에 따른 전자 장치는 카메라를 통해 획득된 이미지의 픽셀 값을 8비트로 양자화(quantization)하고, 양자화된 8비트 이미지를 8비트 연산을 수행하는 디지털 시그널 프로세 서(Digital Signal Processor)의 심층 신경망 모델(Deep Neural Network)에 입력하고, 심층 신경망 모델에 의한 추론(inferencing)을 수행하여 8비트 출력 값을 갖는 제1 출력 데이터를 획득하고, 기 설정된 출력 값의 범위 내 에서 8비트의 빈(bin) 개수를 갖는 제2 출력 데이터를 획득하며, 제1 출력 데이터와 제2 출력 데이터를 결합하여 출력 이미지를 획득할 수 있다."}
{"patent_id": "10-2023-0131169", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 심층 신경망 모델을 포함하는 전자 장치 및 그 동작 방법에 관한 것이다. 구체적으로, 본 개시는 8비 트(8-bit) 연산을 수행하는 디지털 시그널 프로세서(Digital Signal Processor)에 포함된 심층 신경망 모델을이용하여 입력 데이터를 처리하는 추론(inferencing)을 수행하여 출력 데이터를 획득하는 전자 장치 및 그 동작 방법을 개시한다."}
{"patent_id": "10-2023-0131169", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "종래의 심층 신경망 모델(Deep Neural Network model) 등 인공지능 모델을 이용하는 데이터 처리 및 출력은 서 버에 의해 수행되고, 서버가 전자 장치로 출력 데이터를 전송하는 방식으로 동작하였다. 그러나, 최근에는 모바 일 디바이스 또는 증강 현실(augmented reality, AR) 디바이스 등이 내부 메모리에 심층 신경망 모델(포함하고, 심층 신경망 모델을 이용하여 입력 데이터에 관한 추론(inferencing)을 수행하여 직접 출력 데이터를 획득하는 온-디바이스(on-deivce) 형태의 전자 장치가 널리 보급되고, 사용되고 있다. 온-디바이스 형태의 전자 장치(예를 들어, 스마트 폰, 태블릿 PC 등 모바일 디바이스 또는 증강 현실 글래스, 헤드 마운티드 디스플레이 등 증강 현실 디바이스)가 32비트(32-bit) 연산을 수행하는 CPU(Central Processing Unit) 또는 GPU(Graphic Processing Unit)를 이용하여 심층 신경망 모델을 구동하여 입력 데이터에 관한 추론을 수행하기에는 연산 속도가 느리고, 전력 소모가 높은 문제점이 있었다. 빠른 연산 속도 및 전력 소모량 절감을 위하여, 전자 장치는 8비트(8-bit) 연산을 수행하는 디지털 시그널 프로세서(Digital Signal Processor, DSP) 또는 인공지능 전용 프로세서(Artificial Intelligence Processor)에 8비트 양자화(8-bit quantization)된 데 이터를 입력하고, 입력 데이터에 관한 8비트 신경망 연산을 수행하여 8비트 출력 데이터를 획득하는 방식으로 동작한다. 그러나, 8비트 양자화는 높은 비트 해상력(bit resolution)을 요구하는 일부 심층 신경망 모델에서는 출력 데이 터의 해상력 저하, 출력 값 정확도 하락 등 성능 저하의 문제점을 유발할 수 있다. 예를 들어, 3차원 공간의 복 원을 위한 스테레오 카메라 기반의 깊이 추정 또는 이미지의 밝기 범위(Dynamic Range)를 확장시키는 HDR 이미 징(high dynamic range imaging) 등 기술 분야에서는 8비트 연산을 수행하는 디지털 시그널 프로세서 또는 인공 지능 전용 프로세서에 8비트 입력 데이터를 입력하는 추론을 수행하는 경우 8비트 양자화에 의한 데이터 손실, 정확도 하락, 비트 해상력 저하 등의 문제가 발생될 수 있다."}
{"patent_id": "10-2023-0131169", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 측면(aspect)은 전자 장치의 동작 방법을 제공한다. 상기 전자 장치의 동작 방법은 카메라를 통해 획득된 이미지의 픽셀 값을 8비트(8-bit)로 양자화(quantization)하는 단계를 포함할 수 있다. 상기 전자 장치 의 동작 방법은 양자화 결과에 따라 8비트 픽셀 값을 갖는 이미지를 8비트 연산을 수행하는 디지털 시그널 프로 세서(Digital Signal Processor)의 심층 신경망 모델에 입력하고, 심층 신경망 모델에 의한 추론(inferencin g)을 수행하여 8비트 출력 값을 갖는 제1 출력 데이터를 획득하는 단계를 포함할 수 있다. 상기 전자 장치의 동 작 방법은 이미지를 심층 신경망 모델에 입력하는 추론을 수행하여, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 출력 데이터를 획득하는 단계를 포함할 수 있다. 상기 전자 장치의 동작 방법은 제1 출력 데이터와 제2 출력 데이터를 결합하여 심층 신경망 모델을 통해 입력된 이미지에 관한 출력 이미지를 획득 하는 단계를 포함할 수 있다. 본 개시의 다른 측면(another aspect)은 적어도 하나의 카메라; 적어도 하나의 명령어들(instructions)를 저장 하는 메모리; 상기 적어도 하나의 명령어들을 실행하여, 32비트(32-bit) 연산을 수행하는 적어도 하나의 프로세 서; 및 심층 신경망 모델을 통한 추론(inferencing)을 수행하기 위한 8비트(8-bit) 연산을 수행하는 적어도 하 나의 마이크로프로세서(microprocessor)를 포함하는 디지털 시그널 프로세서(Digital Signal Processor)를 포 함하는 전자 장치를 제공한다. 상기 적어도 하나의 프로세서는 카메라를 통해 획득된 이미지의 픽셀 값을 8비트 (8-bit)로 양자화(quantization)하고, 양자화 결과에 따라 8비트 픽셀 값을 갖는 이미지를 디지털 시그널 프로 세서의 심층 신경망 모델에 입력할 수 있다. 디지털 시그널 프로세서는 심층 신경망 모델에 의한 추론을 수행하 여, 8비트 출력 값을 갖는 제1 출력 데이터를 획득하고, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개 수를 갖는 제2 출력 데이터를 획득할 수 있다. 상기 적어도 하나의 프로세서는 제1 출력 데이터와 제2 출력 데 이터를 결합하여 상기 입력된 이미지에 관한 출력 이미지를 획득할 수 있다. 본 개시의 또 다른 측면은 컴퓨터로 읽을 수 있는 저장 매체를 포함하는 컴퓨터 프로그램 제품(Computer Program Product)를 제공한다. 상기 저장 매체는 카메라를 통해 획득된 이미지의 픽셀 값을 8비트(8-bit)로 양 자화(quantization)하는 동작; 양자화 결과에 따라 8비트 픽셀 값을 갖는 이미지를 8비트 연산을 수행하는 디지 털 시그널 프로세서(Digital Signal Processor)의 심층 신경망 모델에 입력하고, 심층 신경망 모델에 의한 추론 (inferencing)을 수행하여 8비트 출력 값을 갖는 제1 출력 데이터를 획득하는 동작; 이미지를 심층 신경망 모델 에 입력하는 추론을 수행하여, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 출력 데이터 를 획득하는 동작; 및 제1 출력 데이터와 제2 출력 데이터를 결합하여 입력된 이미지에 관한 출력 이미지를 획 득하는 동작을 전자 장치가 수행하기 위하여, 상기 전자 장치에 의해 판독 가능한 명령어들(instructions)을 포 함할 수 있다."}
{"patent_id": "10-2023-0131169", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서의 실시예들에서 사용되는 용어는 본 개시의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달 라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 실시예의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 명세서에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 본 개시 전체에서 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다 른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 본 명세서에 기재 된 \"...부\", \"...모듈\" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 본 개시에서 사용된 표현 \"~하도록 구성된(또는 설정된)(configured to)\"은 상황에 따라, 예를 들면, \"~에 적합 한(suitable for)\", \"~하는 능력을 가지는(having the capacity to)\", \"~하도록 설계된(designed to)\", \"~하도 록 변경된(adapted to)\", \"~하도록 만들어진(made to)\", 또는 \"~를 할 수 있는(capable of)\"과 바꾸어 사용될 수 있다. 용어 \"~하도록 구성된(또는 설정된)\"은 하드웨어적으로 \"특별히 설계된(specifically designed to)\" 것만을 반드시 의미하지 않을 수 있다. 대신, 어떤 상황에서는, \"~하도록 구성된 시스템\"이라는 표현은, 그 시 스템이 다른 장치 또는 부품들과 함께 \"~할 수 있는\" 것을 의미할 수 있다. 예를 들면, 문구 \"A, B, 및 C를 수 행하도록 구성된(또는 설정된) 프로세서\"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다. 또한, 본 개시에서 일 구성요소가 다른 구성요소와 \"연결된다\" 거나 \"접속된다\" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존 재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것 이다. 본 개시에서, '8비트 양자화(8-bit quantization)'는 연속적인(continuous) 부동 소수점(floating point) 데이 터 값을 불연속적인 8비트 정수값으로 변환하는 데이터 처리를 의미한다. 본 개시의 일 실시예에서, 8비트 양자 화는 32비트(32-bit) 부동 소수점 데이터 값을 0 내지 255 사이의 256개의 정수값 데이터로 변환하는 데이터 처 리를 포함할 수 있다. 그러나, 이에 한정되지 않고, 8비트 양자화는 32비트 부동 소수점 데이터 값을 -127 내지 +127 사이의 256개의 부호 정수값(signed integer) 데이터로 변환하는 데이터 처리를 포함할 수 있다. 본 개시에서, '디지털 시그널 프로세서(Digital Signal Processor, DSP)'는 디지털 연산에 의한 신호 처리를 수 행하는 프로세서를 의미한다. 본 개시의 일 실시예에서, 디지털 시그널 프로세서는 8비트 양자화를 통한 8비트 데이터 값의 덧셈, 곱셈, 뺄셈 등 반복 연산을 고속으로 처리하도록 설계된 마이크로프로세서(microprocessor) 를 포함할 수 있다. 본 개시에서, '심층 신경망 모델(Deep Neural Network model)'은 여러 개의 신경망 레이어(layer)들로 구성된 인공지능 모델의 일종이다. 복수의 신경망 레이어들 각각은 복수의 가중치들(weight values)을 갖고 있으며, 이 전(previous) 레이어의 연산 결과와 복수의 가중치들 간의 연산을 통해 신경망 연산을 수행한다. 복수의 신경망 레이어들이 갖고 있는 복수의 가중치들은 인공지능 모델의 학습 결과에 의해 최적화될 수 있다. 예를 들어, 학 습 과정 동안 심층 신경망 모델에서 획득한 로스(loss) 값 또는 코스트(cost) 값이 감소 또는 최소화되도록 복 수의 가중치들이 갱신될 수 있다. 예를 들어, 심층 신경망 모델은 컨볼루션 신경망 모델(Convolutional Neural Network), 재귀적 신경망 모델(Recurrent Neural Network, RNN), 제한적 볼츠만 머신(Restricted Boltzmann Machine), 심층 신뢰 네트워크(Deep Belief Network), 양방향 재귀적 신경망 모델(Bidirectional Recurrent Deep Neural Network, BRDNN) 또는 심층 Q-네트워크(Deep Q-Networks) 등이 있으나, 전술한 예에 한정되지 않 는다. 본 개시의 일 실시예에서, 심층 신경망 모델은 8비트 양자화된 입력 데이터를 입력받고, 추론 결과에 따라 8비 트 출력 데이터를 출력하도록 학습될 수 있다. 아래에서는 첨부한 도면을 참고하여 본 개시의 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 이하에서는 도면을 참조하여 본 개시의 실시예들을 상세하게 설명한다. 도 1은 본 개시의 일 실시예에 따른 전자 장치가 8비트(8-bit) 연산을 수행하는 디지털 시그널 프로세서 (Digital Signal Processor, DSP)의 심층 신경망 모델을 이용하는 추론을 통해 8비트 입력 데이터 에 관한 출력 데이터를 획득하는 동작을 도시한 개념도이다. 도 1을 참조하면, 전자 장치는 프로세서 및 디지털 시그널 프로세서를 포함할 수 있다. 도 1은 전자 장치의 기능 및/또는 동작을 설명하기 위한 구성 요소만이 도시되어 있을 뿐, 전자 장치에 포함 되는 구성 요소가 도 1에 도시된 바와 같이 한정되는 것은 아니다. 전자 장치의 구성 요소에 대해서는 도 3 및 도 4에서 상세하게 설명하기로 한다. 프로세서는 산술, 로직 및 입출력 연산과 이미지 프로세싱을 수행하는 하드웨어 구성 요소로 구성될 수 있 다. 본 개시의 일 실시예에서, 프로세서는 32비트(32-bit) 부동 소수점 연산을 수행하거나, 32비트 데이터 를 처리하도록 구성되는 적어도 하나 이상의 하드웨어 엘리먼트들로 구성될 수 있다. 본 개시의 일 실시예에서, 프로세서는 CPU(Central Processing Unit), AP(Application Processor), 또는 GPU(Graphic Processing Unit) 등으로 구성될 수 있다. 디지털 시그널 프로세서는 디지털 연산에 의한 신호 처리를 수행하는 마이크로프로세서(microprocessor)로 구성될 수 있다. 디지털 시그널 프로세서는 기 정의된 동작 규칙 또는 심층 신경망 모델에 따라, 8비 트 입력 데이터를 처리하도록 제어할 수 있다. 본 개시의 일 실시예에서, 디지털 시그널 프로세서는 8비트 양자화를 통한 8비트 데이터 값의 덧셈, 곱셈, 뺄셈 등 반복 연산을 고속으로 처리하도록 설계된 적어도 하나의 마이크로프로세서를 포함할 수 있다. 본 개시의 일 실시예에서, 디지털 시그널 프로세서는 인공지능 모델 (예를 들어, '심층 신경망 모델')의 입력 데이터 처리에 특화된 하드웨어 구조로 설계된 인공지능 전용 프 로세서(artificial intelligence processor, AI Processor)로 구성될 수도 있다. 전자 장치의 디지털 시그널 프로세서는 8비트 입력 데이터를 입력받을 수 있다(동작 ①). 본 개 시의 일 실시예에서, 8비트 입력 데이터는 RGB 이미지 또는 스테레오 이미지의 픽셀 값을 8비트 양자화(8- bit quantization)한 결과 획득되는 데이터일 수 있다. 8비트 입력 데이터는 예를 들어, 0 내지 255 사이의 256개의 값을 포함할 수 있다. 디지털 시그널 프로세서는 심층 신경망 모델을 포함할 수 있다. 심층 신경망 모델은 8비트 입력 데이터가 입력되면, 추론(inferencing)을 통해 8비트 입력 데이터에 관한 8비트 출력 값을 출력하도록 학습된(trained) 인공지능 모델이다. 본 개시의 일 실시예에서, 심층 신경망 모델은 학습용으로 기 획득된 복수의 입력 이미지로부터 8비트 출력 값을 갖는 제1 데이터를 획득하고, 기 설정된 출력 값의 범위 내에서 8비 트의 빈(bin) 개수를 갖는 제2 데이터를 획득하며, 제1 데이터 및 제2 데이터를 결합하여 획득된 출력 데이터와 정답 값(ground truth) 간의 손실(loss)을 최소화하도록 복수의 레이어(layers) 간 가중치(weights)를 최적화 하는 지도형 학습(supervised learning)을 통해 학습된(trained) 모델일 수 있다. 심층 신경망 모델은 예 를 들어, 컨볼루션 신경망 모델(Convolutional Neural Network)로 구현될 수 있으나, 이에 한정되는 것은 아니 다. 심층 신경망 모델에 대해서는 도 4 및 도 6에서 상세하게 설명하기로 한다. 디지털 시그널 프로세서는 심층 신경망 모델에 8비트 입력 데이터를 입력하고, 심층 신경망 모델 을 이용하는 추론(inferencing)을 통해 8비트 제1 출력 데이터를 획득할 수 있다(동작 ②). 본 개시의 일 실시예에서, 8비트 제1 출력 데이터는 0 내지 255 사이의 256개의 빈(bin) 개수를 갖는 데이터를 포함할 수 있다. 예를 들어, 8비트 입력 데이터가 8비트 양자화된 스테레오 이미지인 경우, 8비트 제1 출력 데이터 는 8비트 픽셀 값을 갖는 깊이 맵 이미지일 수 있다. 디지털 시그널 프로세서는 심층 신경망 모델을 통한 추론을 수행하여, 8비트 입력 데이터에 관한 8비트 제2 출력 데이터를 획득할 수 있다(동작 ③). 본 개시의 일 실시예에서, 8비트 제2 출력 데이터 는 심층 신경망 모델에 의한 8비트 입력 데이터에 관한 보조 출력으로서, 기 설정된 출력 값의 범위 내에서 8비트 256개의 빈(bin) 개수를 갖는 데이터를 포함할 수 있다. 본 개시에서, '기 설정된 출력 값의 범위'는 0 내지 255 사이의 출력 값들 중 일부의 범위를 나타내고, 8비트 제1 출력 데이터의 출력 값의 범 위 보다 작은 범위로 설정될 수 있다. 기 설정된 출력 값의 범위는 예를 들어, 0 이상 +1 이하의 범위로 설정될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 기 설정된 출력 값의 범위가 0 이상 +1 이하의 범위인 경우, 8비트 제2 출력 데이터은 0 내지 +1 사이의 범위 내에서 8비트 256개의 데이터 값을 포함할 수 있다. 그러나, 이에 한정되는 것은 아니고, 예를 들어, 기 설정된 출력 값의 범위는 0 내지 +n (n=1, 2, 3, ... , 255) 사이의 범위로 설정될 수도 있다. 전자 장치는 8비트 제1 출력 데이터 및 8비트 제2 출력 데이터를 프로세서에 입력하고, 프로 세서는 8비트 제1 출력 데이터와 8비트 제2 출력 데이터를 결합하여 16비트(16-bit) 출력 데이터 를 획득할 수 있다(동작 ④). 본 개시의 일 실시예에서, 16비트 출력 데이터는 0 내지 255 사이의 출력 값 범위에서 16비트의 65,536개 빈(bin) 개수의 데이터 값을 포함할 수 있다. 그러나, 이에 한정되는 것은 아니 고, 16비트 출력 데이터는 256개 초과 65,536개 미만의 빈 개수의 데이터 값을 포함할 수 있다. 도 1에는 도시되지 않았지만, 본 개시의 일 실시예에서 프로세서는 16비트 출력 데이터를 후처리 (post-processing)하여 입력된 이미지에 관한 이미지를 출력할 수 있다. 예를 들어, 8비트 입력 데이터가 8 비트로 양자화된 스테레오 이미지인 경우, 프로세서는 16비트 출력 데이터에 포함된 데이터 값(예를 들어, 픽셀 값)의 범위 또는 간격을 조절하거나, 이미지 화질 개선(image enhancement) 등 후처리를 수행하여, 깊이 맵 이미지(depth map image)를 획득할 수 있다. 전자 장치가 카메라를 통해 획득된 이미지를 심층 신경망 모델에 입력하는 추론(inferencing)을 통해 출력 이미지를 획득하는 구체적인 방법에 대해서는 도 2에서 상세하게 설명하기로 한다. 도 2는 본 개시의 일 실시예에 따른 전자 장치가 카메라를 통해 획득된 이미지를 심층 신경망 모델에 입력 하는 추론(inferencing)을 통해 출력 이미지를 획득하는 방법을 도시한 흐름도이다. 단계 S210에서, 전자 장치는 카메라를 통해 획득된 이미지의 픽셀 값을 8비트(8-bit)로 양자화 (quantization)한다. 전자 장치는 카메라를 이용하여 객체를 촬영함으로써, RGB 이미지를 획득할 수 있다. 본 개시의 일 실시예에서, 전자 장치는 복수의 스테레오 카메라를 포함하고, 복수의 스테레오 카메라를 이 용하여 객체를 촬영함으로써, 복수의 스테레오 이미지를 획득할 수 있다. 전자 장치는 RGB 이미지 또는 복 수의 스테레오 이미지의 픽셀 값을 8비트 양자화(8-bit quantization)하여, 8비트의 256개의 빈(bin) 개수를 갖 는 픽셀 값을 포함하는 이미지를 획득할 수 있다. 8비트 양자화 결과 획득된 이미지의 픽셀 값은 예를 들어, 0 내지 255 사이의 값을 포함할 수 있다. 단계 S220에서, 전자 장치는 8비트 양자화에 의해 8비트 픽셀 값을 갖는 이미지를 8비트 연산을 수행하는 디지털 시그널 프로세서(Digital Signal Processor)의 심층 신경망 모델에 입력하는 추론을 통해, 8비트 출력 값을 갖는 제1 출력 데이터를 획득한다. 본 개시의 일 실시예에서, 심층 신경망 모델은 기 획득된 복수의 입력 이미지로부터 8비트 출력 값을 갖는 제1 데이터를 획득하고, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 데이터를 획득하며, 제1 데이터 및 제2 데이터를 결합하여 획득된 출력 데이터와 정답 값 (ground truth) 간의 손실(loss)을 최소화하도록 복수의 레이어(layers) 간 가중치(weights)를 최적화하는 지 도형 학습(supervised learning)을 통해 학습된(trained) 모델일 수 있다. 심층 신경망 모델은 예를 들어, 복수 의 스테레오 이미지를 입력 데이터로 적용하고, 깊이 맵 이미지를 정답 값(ground truth)로 적용하여 지도형 학 습 방식으로 학습될 수 있다. 심층 신경망 모델은 예를 들어, 8비트 픽셀 값을 갖는 복수의 RGB 이미지를 입력 데이터로 적용하고, 밝기 범위(dynamic range)가 확장된 16비트 HDR(High Dynamic Range) 이미지를 정답 값으 로 적용하여 지도형 학습 방식으로 학습될 수 있다. 그러나, 본 개시의 심층 신경망 모델이 전술한 예시에 의해 학습되는 것으로 한정되는 것은 아니다. 본 개시의 일 실시예에서, 전자 장치는 디지털 시그널 프로세서(130, 도 1 참조)에 포함된 심층 신경망 모 델에 8비트 양자화된 이미지를 입력하고, 심층 신경망 모델을 이용하는 추론(inferencing)을 수행하여 8비트의 출력 값을 갖는 제1 출력 데이터를 획득할 수 있다. 본 개시의 일 실시예에서, '제1 출력 데이터'는 0 내지 255 사이의 256개 빈(bin) 개수를 갖는 픽셀 값을 포함할 수 있다. 예를 들어, 입력 이미지가 8비트 양자화된 복수 의 스테레오 이미지인 경우, 제1 출력 데이터는 8비트 픽셀 값을 갖는 깊이 맵 이미지의 이미지 데이터일 수 있 다. 단계 S230에서, 전자 장치는 심층 신경망 모델에 의한 추론을 통해, 기 설정된 출력 값의 범위 내에서 8비 트의 빈(bin) 개수를 갖는 제2 출력 데이터를 획득한다. 본 개시의 일 실시예에서, 전자 장치는 디지털 시 그널 프로세서(130, 도 1 참조)에 포함된 심층 신경망 모델에 의한 추론을 수행하여, 8비트 양자화된 입력 이미 지에 관한 8비트 보조 출력인 제2 출력 데이터를 획득할 수 있다. 본 개시의 일 실시예에서, 제2 출력 데이터는 기 설정된 출력 값의 범위 내에서 8비트 256개의 빈(bin) 개수를 갖는 픽셀 값을 포함하는 이미지 데이터일 수 있다. 본 개시에서, '기 설정된 출력 값의 범위'는 0 내지 255 사이의 출력 값들 중 일부의 범위를 나타내고, 제1 출력 데이터의 출력 값의 범위 보다 작은 범위로 설정될 수 있다. 예를 들어, 기 설정된 출력 값의 범위는 0 이상 +1 이하의 범위로 설정될 수 있으나, 이에 한정되는 것은 아니다. 기 설정된 출력 값의 범위는 사용자 입력에 의해 미리 결정될 수 있다. 예를 들어, 기 설정된 출력 값의 범위가 0 이상 +1 이하의 범위로 결정된 경우, 제2 출력 데이터는 0 내지 +1 사이의 범위 내에서 8비트 256개의 픽셀 값을 포함하는 깊이 맵 이미지의 이미지 데이터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 기 설정된 출력 값의 범위는 예를 들어, 0 내지 +1 사이의 범위로 설정될 수 있다. 이 경우, 제2 출력 데이터는 0 내지 +1 사이의 범위 내에서 8비트 256개의 픽셀 값을 포함하는 깊이 맵 이미지의 이미지 데이터일 수 있다. 단계 S240에서, 전자 장치는 제1 출력 데이터와 제2 출력 데이터를 결합하여 출력 이미지를 획득한다. 본 개시의 일 실시예에서, 전자 장치는 디지털 시그널 프로세서에 의해 획득된 제1 출력 데이터 및 제2 출력 데이터를 프로세서(예를 들어, CPU 또는 GPU)에 입력하고, 프로세서를 통해 제1 출력 데이터와 제2 출력 데이터 를 결합하여 16비트(16-bit) 출력 데이터를 획득할 수 있다. 본 개시의 일 실시예에서, '16비트 출력 데이터'는 0 내지 255 사이의 출력 값 범위에서 16비트의 65,536개 빈(bin) 개수의 데이터 값을 포함할 수 있다. 예를 들 어, 8비트 양자화된 복수의 스테레오 이미지가 심층 신경망 모델에 입력된 경우, 프로세서는 제1 출력 데이터와 제2 출력 데이터를 결합하여 16비트 출력 데이터를 획득하고, 획득된 16비트 출력 데이터를 후처리(post- processing)함으로써 16비트의 깊이 맵 이미지를 획득할 수 있다. 다른 예를 들어, 8비트 양자화된 RGB 이미지 가 심층 신경망 모델에 입력된 경우, 프로세서는 제1 출력 데이터와 제2 출력 데이터를 결합하여 16비트 출력 데이터를 획득하고, 획득된 16비트 출력 데이터를 후처리(post-processing)함으로써 16비트의 HDR 이미지를 획 득할 수 있다. 심층 신경망 모델(200, 도 1 참조) 등 인공지능 모델을 디바이스 내에 포함하고, 내장된 인공지능 모델을 이용 하는 추론을 수행하여 출력 데이터를 획득하는 온-디바이스 형태의 전자 장치에서는 인공지능 모델에 의한 데이터 처리의 연산 속도를 향상시키고, 전력 소모량을 절감하기 위하여 8비트 양자화를 수행하고, 8비트 양자 화된 데이터를 8비트 연산을 수행하도록 설계된 디지털 시그널 프로세서(또는 인공지능 전용 프로세서)에 입력 하는 추론을 수행한다. 8비트 양자화는 높은 비트 해상력(bit resolution)을 요구하는 일부 심층 신경망 모델에 서는 출력 데이터의 해상력 저하, 출력 값 정확도 하락 등 성능 저하의 문제점을 유발할 수 있다. 예를 들어, 3 차원(3D) 공간의 복원을 위한 스테레오 카메라 기반의 깊이 추정 또는 이미지의 밝기 범위(Dynamic Range)를 확 장시키는 HDR 이미징(high dynamic range imaging) 등 기술 분야에서는 8비트 연산을 수행하는 디지털 시그널 프로세서 또는 인공지능 전용 프로세서에 8비트 입력 데이터를 입력하는 추론을 수행하는 경우 8비트 양자화에 의한 데이터 손실, 정확도 하락, 비트 해상력 저하 등의 문제가 발생될 수 있다. 본 개시는 8비트(8-bit) 연산을 수행하는 디지털 시그널 프로세서(또는 인공지능 전용 프로세서)를 이용하는 심 층 신경망 연산을 통해 8비트 양자화된 입력 데이터에 관한 비트 해상력이 높은 출력 데이터를 획득하도록 구성 된 전자 장치 및 그 동작 방법을 제공하는 것을 목적으로 한다. 도 1 및 도 2에 도시된 실시예에 따른 전자 장치는 8비트 신경망 연산을 수행하는 디지털 시그널 프로세서 (또는 인공지능 전용 프로세서)의 심층 신경망 모델(200, 도 1 참조)에 8비트 양자화된 데이터를 입력하는 추론 을 통해 8비트의 출력 값을 갖는 제1 출력 데이터 뿐만 아니라, 사용자 입력에 의해 기존 제1 출력 데이터 보다 작은 범위(예를 들어, 0 이상 +1 이하의 출력 값 범위) 내에서 8비트 256개의 빈(bin) 개수를 갖는 제2 출력 데 이터를 추가로 획득하고, 32비트 연산을 수행하는 프로세서를 통해 제1 출력 데이터와 제2 출력 데이터를 결합 하는 바, 기존의 디지털 시그널 프로세서 또는 인공지능 전용 프로세서의 구조 또는 기능의 변경/개량 없이도 비트 해상력이 향상된 출력 데이터를 획득하는 기술적 효과를 제공한다. 이를 통해, 모바일 디바이스(예를 들어, 스마트 폰 또는 태블릿 PC 등) 또는 증강 현실 디바이스(예를 들어, 증강 현실 글래스 또는 헤드 마운티 드 디스플레이 장치 등)에서도 8비트 연산을 수행하는 기존의 디지털 시그널 프로세서 또는 인공지능 전용 프로 세서를 설계 변경없이 그대로 이용하여 데이터 처리 또는 심층 신경망을 통한 추론(inferencing)을 수행할 수 있는 유연성을 제공할 수 있다. 도 3은 본 개시의 일 실시예에 따른 전자 장치의 구성을 도시한 블록도이다. 전자 장치는 카메라를 포함하는 스마트 폰(smart phone), 태블릿 PC, 노트북 컴퓨터(laptop computer), 디지털 카메라, 전자북 단말기, 디지털 방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 네비게이션, 또는 MP3 플레이어 등 모바일 디바이스로 구현될 수 있다. 그 러나, 이에 한정되는 것은 아니고, 전자 장치는 카메라를 포함하는 증강 현실 디바이스(예를 들어, AR(Augmented Reality) 글래스), 또는 머리 착용형 장치(헤드 마운티드 디스플레이 장치(head-mounted-device, HMD))로 구현될 수도 있다. 도 3을 참조하면, 전자 장치는 카메라, 프로세서, 디지털 시그널 프로세서, 메모리, 및 디스플레이부를 포함할 수 있다. 카메라, 프로세서, 디지털 시그널 프로세서, 메모리, 및 디스플레이부는 각각 전기적 및/또는 물리적으로 서로 연결될 수 있다. 도 3에는 전자 장치 의 동작을 설명하기 위한 필수적 구성 요소만이 도시되었고, 전자 장치가 포함하는 구성 요소가 도 3 에 도시된 바와 같이 한정되는 것은 아니다. 본 개시의 일 실시예에서, 전자 장치가 모바일 디바이스로 구 현되는 경우, 전자 장치는 카메라, 프로세서, 디지털 시그널 프로세서, 및 디스플레이부 에 구동 전력을 공급하는 배터리를 더 포함할 수 있다. 본 개시의 일 실시예에서, 전자 장치는 서버 또는 외부 디바이스와 데이터 통신을 수행하는 통신 인터페이스를 더 포함할 수도 있다. 전자 장치는 도 3에 도시된 구성 요소들 중 일부를 포함하지 않을 수도 있다. 예를 들어, 도 3에는 전자 장치가 디스플레이부를 포함하는 것으로 도시되어 있지만, 디스플레이부는 필수 구성 요소는 아 니며, 전자 장치가 디스플레이부를 포함하지 않을 수도 있다. 도 4는 본 개시의 일 실시예에 따른 전자 장치의 각 구성 요소들의 동작 및 입출력 데이터를 도시한 도면 이다. 이하에서는, 도 3과 도 4를 함께 참조하여 전자 장치의 구성 요소들 각각의 기능 및/또는 동작들과 구성 요소들 간의 데이터 입출력에 대하여 상세하게 설명하기로 한다. 도 3을 참조하면, 카메라는 객체를 촬영하여 이미지를 획득하도록 구성된다. 카메라는 렌즈 모듈, 이 미지 센서, 및 이미지 프로세싱 모듈을 포함할 수 있다. 카메라는 이미지 센서(예를 들어, CMOS 또는 CC D)에 의해 객체에 관한 정지 이미지(still image) 또는 동영상(video)을 획득할 수 있다. 동영상은 카메라(11 0)를 통해 객체를 촬영함으로써 연속적으로 획득되는 복수의 이미지 프레임을 포함할 수 있다. 이미지 프로세싱 모듈은 이미지 센서를 통해 획득된 단일 이미지 프레임으로 구성된 정지 이미지 또는 복수의 이미지 프레임으로 구성된 동영상 데이터를 인코딩하여 메모리에 초기 데이터로서 저장할 수 있다. 본 개시의 일 실시예에서, 카메라는 모바일 디바이스 또는 증강 현실 디바이스로 구현되는 전자 장치(10 0)에 장착될 수 있도록 소형 폼 팩터(form factor)로 구현되고, 저전력을 소비하는 경량 RGB 카메라로 구현될 수 있다. 카메라는 하나 또는 2개 이상의 복수 개의 카메라를 포함할 수 있다. 카메라는 복수의 스테레오 카메 라(stereo camera)로 구현될 수 있다. 본 개시의 일 실시예에서, 전자 장치가 사용자의 안면부(顔面部)에 착용하는 안경 형상의 증강 현실 글래스(Augmented Reality Glasses)와 같은 증강 현실 디바이스로 구현되는 경 우, 카메라는 증강 현실 디바이스의 좌안 렌즈 및 우안 렌즈에 각각 배치되는 2개의 스테레오 카메라를 포 함할 수 있다. 도 4를 함께 참조하면, 카메라는 객체를 촬영하여 획득된 이미지를 메모리에 제공하고, 메모리 는 카메라로부터 획득된 이미지를 초기 데이터로서 저장할 수 있다. 예를 들어, 이미지는 복수의 스테레오 카메라를 통해 획득된 복수의 스테레오 이미지일 수 있다. 다른 예를 들어, 이미지는 하 나의 카메라를 통해 획득된 모노(mono) RGB 이미지일 수 있다. 도 3을 참조하면, 프로세서는 산술, 로직, 및 입출력 연산과 이미지 프로세싱을 수행하는 하드웨어 구성 요소로 구성될 수 있다. 본 개시의 일 실시예에서, 프로세서는 32비트(32-bit) 부동 소수점 연산을 수행하 거나, 또는 32비트 데이터를 처리하도록 구성되는 적어도 하나 이상의 하드웨어 엘리먼트들로 구성될 수 있다. 본 개시의 일 실시예에서, 프로세서는 CPU(Central Processing Unit) 또는 AP(Application Processor) 등과 같은 범용 프로세서, GPU(Graphic Processing Unit) 또는 VPU(Vision Processing Unit)와 같은 그래픽 전 용 프로세서로 구성될 수 있다. 본 개시의 일 실시예에서, 프로세서는 NPU(Neural Processing Unit)와 같 은 인공지능 전용 프로세서일 수 있다. 도 3에는 프로세서가 하나의 엘리먼트로 도시되었으나, 이에 한정되는 것은 아니다. 본 개시의 일 실시예 에서, 프로세서는 하나 이상의 복수 개의 엘리먼트들로 구성될 수 있다. 도 4를 함께 참조하면, 프로세서는 메모리로부터 초기 데이터로 저장되어 있는 입력 이미지를 입력 받고, 입력 이미지에 관한 전처리(pre-processing)를 수행할 수 있다. 예를 들어, 프로세서는 입력 이미지의 픽셀 별 주변 셀(cell)들의 컬러 값을 보간(interpolation)하는 디모자이싱(demosaicing) 을 수행하거나, 톤 매핑(tone mapping), 디블러링(deblurring), 디노이징(denoising) 등의 이미지 화질 개선 (image enhancement) 등의 전처리를 수행할 수 있다. 프로세서는 전처리를 통해 획득된 이미지의 픽셀 값을 8비트 양자화(8-bit quantization)하여, 입력 이미 지를 8비트 이미지 데이터로 변환할 수 있다. 본 개시의 일 실시예에서, '8비트 양자화'는 32비트 (32-bit) 부동 소수점 데이터 값을 0 내지 255 사이의 256개의 정수값 데이터로 변환하는 데이터 처리를 포함할 수 있다. 도 4에 도시된 실시예에서, 프로세서는 입력 이미지의 픽셀 값을 양자화하여, 0 내지 255 사이의 256개의 픽셀 값을 포함하는 8비트 이미지 데이터를 획득할 수 있다. 프로세서는 8비트 양자화 결과에 따라 획득된 8비트 이미지 데이터를 디지털 시그널 프로세서에 입력할 수 있다. 다시 도 3을 참조하면, 디지털 시그널 프로세서는 디지털 연산에 의한 신호 처리를 수행하는 마이크로프로 세서(microprocessor)로 구성될 수 있다. 디지털 시그널 프로세서는 8비트 양자화를 통한 8비트 데이터 값 의 덧셈, 곱셈, 뺄셈 등 반복 연산을 고속으로 처리하도록 설계된 적어도 하나의 마이크로프로세서를 포함할 수 있다. 본 개시의 일 실시예에서, 디지털 시그널 프로세서는 심층 신경망 모델(200, 도 4 참조)을 포함할 수 있다. 디지털 시그널 프로세서는 기 정의된 동작 규칙 또는 심층 신경망 모델에 따라, 8비트 입력 데이터를 처리하도록 제어할 수 있다. 본 개시의 일 실시예에서, 디지털 시그널 프로세서는 인공지능 모델 (예를 들어, '심층 신경망 모델')의 입력 데이터 처리에 특화된 하드웨어 구조로 설계된 인공지능 전용 프 로세서(artificial intelligence processor, AI Processor)로 구성될 수도 있다. 도 4를 함께 참조하면, 디지털 시그널 프로세서는 프로세서에 의해 8비트 픽셀 값을 갖는 8비트 이미 지 데이터가 입력되는 경우, 심층 신경망 모델에 8비트 이미지 데이터를 입력하고, 심층 신경망 모델을 통한 추론(inferencing)을 수행하여 8비트 제1 출력 데이터 및 8비트 제2 출력 데이터를 획득할 수 있다. 심층 신경망 모델은 기 획득된 복수의 입력 이미지로부터 8비트 출력 값을 갖는 제1 데이 터를 획득하고, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 데이터를 획득하며, 제1 데 이터 및 제2 데이터를 결합하여 획득된 출력 데이터와 정답 값(ground truth) 간의 손실(loss)을 최소화하도록 복수의 레이어(layers) 간 가중치(weights)를 최적화하는 지도형 학습(supervised learning)을 통해 학습된 (trained) 모델일 수 있다. 심층 신경망 모델은 예를 들어, 복수의 스테레오 이미지를 입력 데이터로 적용하고, 깊이 맵 이미지를 정답 값(ground truth)로 적용하여 지도형 학습 방식으로 학습될 수 있다. 심층 신경망 모델 은 예를 들어, 8비트 픽셀 값을 갖는 복수의 RGB 이미지를 입력 데이터로 적용하고, 밝기 범위(dynamic range) 가 확장된 16비트 HDR(High Dynamic Range) 이미지를 정답 값으로 적용하여 지도형 학습 방식으로 학습될 수 있 다. 심층 신경망 모델의 학습 방법에 대해서는 도 6에서 상세하게 설명하기로 한다. 8비트 제1 출력 데이터는 0 내지 255 사이의 256개 빈(bin) 개수를 갖는 데이터를 포함할 수 있다. 예를 들어, 입력 이미지가 8비트 양자화된 복수의 스테레오 이미지인 경우, 8비트 제1 출력 데이터는 8비 트 픽셀 값을 갖는 깊이 맵 이미지의 이미지 데이터일 수 있다. 8비트 제2 출력 데이터는 심층 신경망 모델에 의해 출력되는 보조 출력으로서, 기 설정된 출력 값 범 위 내에서 8비트 256개의 빈(bin) 개수를 갖는 데이터를 포함할 수 있다. 본 개시의 일 실시예에서, 8비트 제2 출력 데이터는 기 설정된 출력 값의 범위 내에서 256개의 빈(bin) 개수를 갖는 픽셀 값을 포함하는 이미지 데이터일 수 있다. 예를 들어, 기 설정된 출력 값의 범위는 0 이상 내지 +1 이하의 범위로 설정될 수 있다. 본 개시의 일 실시예에서, 8비트 제2 출력 데이터의 기 설정된 출력 값의 범위는 사용자 입력에 의해 미리 설정될 수 있다. 8비트 제1 출력 데이터 및 8비트 제2 출력 데이터는 8비트 양자화에 의한 8비트 이미지 데이터 가 심층 신경망 모델에 입력되어 획득된 데이터이므로, 이상적인 데이터 또는 정답 값(ground truth)와는 차이가 있을 수 있다. 예를 들어, 8비트 제1 출력 데이터의 라인 데이터의 출력 값은 정답 값 보다 작거나 또는 클 수 있다. 8비트 제1 출력 데이터가 정답 값 보다 작은 경우 데이터의 손실이 발생된 것이고, 8비 트 제1 출력 데이터가 정답 값 보다 큰 경우 데이터의 값에 왜곡이 발생된 것이다. 8비트 제1 출력 데이 터 및 8비트 제2 출력 데이터의 라인 데이터와 정답 값 간의 차이(difference)에 대해서는 도 5a 및 도 5b에서 상세하게 설명하기로 한다. 디지털 시그널 프로세서는 심층 신경망 모델을 통한 추론 결과 획득된 8비트 제1 출력 데이터 및 8비트 제2 출력 데이터를 프로세서로 출력할 수 있다. 프로세서는 8비트 제1 출력 데이터와 8비트 제2 출력 데이터를 결합하여 16비트(16-bit) 출력 데이터를 획득할 수 있다. 본 개시의 일 실시예에서, 16비트 출력 데이터는 0 내지 255 사이의 출력 값 범위에서 16비트의 65,536개 빈(bin) 개수의 데이터를 포함할 수 있다. 그러나 이에 한정되는 것은 아니고,16비트 출력 데이터는 0 내지 255 사이의 출력 값 범위에서 65,536개 이하의 빈 개수를 갖는 데이터를 포 함할 수도 있다. 프로세서는 16비트 출력 데이터를 후처리(post-processing)함으로써 출력 이미지를 획득할 수 있다. 본 개시의 일 실시예에서, 프로세서는 16비트 출력 데이터에 포함된 데이터(예를 들어, 픽셀 값)의 범위 또는 간격을 조절하거나, 이미지 화질 개선(image enhancement) 등 후처리를 수행할 수 있다. 예를 들어, 입력 이미지가 복수의 스테레오 이미지인 경우, 프로세서는 16비트 출력 데이터의 후처리 를 수행하여, 16비트 깊이 맵 이미지(depth map image)를 출력 이미지로서 획득할 수 있다. 프로세서는 출력 이미지를 메모리에 결과 데이터로서 저장할 수 있다. 다시 도 3을 참조하면, 디스플레이부는 카메라에 의해 획득된 이미지 또는 심층 신경망 모델에 의한 추론 결과 획득된 출력 이미지를 디스플레이하도록 구성된다. 디스플레이부는 예를 들어, 액정 디스플레이(liquid crystal display), 박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display), 유기 발광 다이오드(organic light-emitting diode), 플렉시블 디스플레이(flexible display), 3차 원 디스플레이(3D display), 전기영동 디스플레이(electrophoretic display) 중에서 적어도 하나로 구성될 수 도 있다. 그러나, 이에 한정되는 것은 아니고, 전자 장치가 안경 형상의 증강 현실 글래스 등 증강 현실 디바이스로 구현되는 경우, 디스플레이부는 렌즈 광학계로 구성되고, 웨이브가이드(waveguide) 및 광학 엔진을 포함할 수 있다. 광학 엔진은 가상 이미지로 구성된 가상 객체의 광을 생성하고, 광을 웨이브가이드에 투사(project)하 는 프로젝터(projector)로 구성될 수 있다. 광학 엔진은 예를 들어, 화상 패널, 조명 광학계, 투사 광학계 등을 포함할 수 있다. 본 개시의 일 실시예에서, 광학 엔진은 증강 현실 글래스의 프레임 또는 안경 다리들에 배치될 수 있다. 도 4를 함께 참조하면, 디스플레이부는 메모리에 결과 데이터로서 저장된 출력 이미지를 디스플 레이할 수 있다. 도 5a는 본 개시의 일 실시예에 따른 심층 신경망 모델에 의해 출력된 8비트(8-bit) 제1 출력 데이터 및 라인 데이터(500a)의 예시이다. 도 5a를 참조하면, 8비트 제1 출력 데이터는 디지털 시그널 프로세서(130, 도 4 참조)의 심층 신경망 모델 (200, 도 4 참조)에 의한 추론(inferencing) 결과 획득된 깊이 맵 이미지일 수 있다. 본 개시의 일 실시예에서, 8비트 제1 출력 데이터는 0 내지 255 사이의 256개 빈(bin) 개수를 갖는 픽셀 값을 포함할 수 있다. 8비트 제1 출력 데이터의 일부 라인에 포함되는 출력 값(픽셀 값)을 나타내는 라인 데이터(500a)를 참조하 면, 라인 데이터(500a)의 위치에 따른 출력 값은 이상적인 픽셀 값, 즉 정답 값과는 차이가 있다. 도 5a를 참조하면, 라인 데이터(500a)의 위치 별 출력 값은 정답 값 보다 작은 값을 가질 수 있다. 상기 라인 데이터(500a)의 위치 별 출력 값과 정답 값과의 차이(difference)는 8비트 제1 출력 데이터 가 8비트 양자화에 의한 8비트 이미지 데이터(430, 도 4 참조)가 입력된 경우 획득된 8비트 출력 값을 포 함하기 때문으로서, 상기 차이 값은 정답 값 대비 데이터의 손실(loss)을 나타낸다. 도 5a에는 도시되지 않았지만, 라인 데이터(500a)에 왜곡이 발생되어 위치 별 출력 값이 정답 값 보 다 클 수 있다. 도 5b는 본 개시의 일 실시예에 따른 심층 신경망 모델에 의해 출력된 8비트 제2 출력 데이터 및 라인 데 이터(500b)의 예시이다. 도 5b를 참조하면, 8비트 제2 출력 데이터는 디지털 시그널 프로세서(130, 도 4 참조)의 심층 신경망 모델 (200, 도 4 참조)에 의한 추론(inferencing) 결과 기 설정된 출력 값의 범위 내에서 획득된 깊이 맵 이미지일 수 있다. 본 개시의 일 실시예에서, 8비트 제2 출력 데이터는 기 설정된 출력 값의 범위 내에서 256개의 빈(bin) 개수를 갖는 출력 값(픽셀 값)을 포함할 수 있다. 8비트 제2 출력 데이터의 일부 라인에 포함되는 출력 값(픽셀 값)을 나타내는 라인 데이터(500b)를 참조하 면, 위치 별 출력 값은 기 설정된 출력 값의 범위 내에서 8비트 256개의 빈 개수를 갖는 출력 값(픽셀값)들을 포함할 수 있다. 도 5b에 도시된 실시예에서, 기 설정된 출력 값의 범위는 0 내지 +1 사이의 범위로 설 정될 수 있으나, 이에 한정되는 것은 아니다. 도 5c는 도 5a에 도시된 8비트 제1 출력 데이터와 도 5b에 도시된 8비트 제2 출력 데이터를 결합하여 획득된 16비트(16-bit) 출력 데이터 및 라인 데이터(500c)의 예시이다. 도 5c를 참조하면, 16비트 출력 데이터는 프로세서(120, 도 4 참조)에 의해 8비트 제1 출력 데이터와 8비트 제2 출력 데이터가 결합되어 획득될 수 있다. 본 개시의 일 실시예에서, 16비트 출력 데이터는 0 내지 255 사이의 출력 값 범위 내에서 16비트의 빈(bin) 개수, 즉 65,536개의 출력 값(픽셀 값)을 포함할 수 있다. 그러나, 이에 한정되는 것은 아니고, 16비트 출력 데이터는 0 내지 255 사이의 출력 값의 범위에서 65536개 이하의 출력 값(픽셀 값)을 포함할 수도 있다. 16비트 출력 데이터의 일부 라인에 포함되는 출력 값(픽셀 값)을 나타내는 라인 데이터(500c)를 참조하면, 라인 데이터(500c)의 위치에 따른 출력 값은 제1 출력 데이터(440, 도 5a 참조)의 라인 데이터(500a, 도 5a 참조)의 위치 별 출력 값과 제2 출력 데이터(450, 도 5b 참조)의 라인 데이터(500b, 도 5b 참조)의 위치 별 출력 값의 합일 수 있다. 라인 데이터(500c)의 위치 별 출력 값은 0 내지 255 사이의 범위 중 기 설정된 출력 값의 범위, 예를 들어 0 내지 1 사이의 1 단위의 출력 값에서 8비트 256개의 빈(bin) 개수를 갖는 출력 값 을 더 포함할 수 있다. 1 단위의 출력 값에서 8비트 256개의 빈 개수를 갖는 출력 값을 포함하는 경우, 16비트 출력 데이터는 16비트 65,536개의 빈 개수를 갖는 출력 값(픽셀 값)을 포함할 수 있다. 그러나, 이에 한정 되는 것은 아니고, 라인 데이터(500c)의 위치 별 출력 값은 0 내지 255 사이의 범위 중 기 설정된 출력 값 의 범위, 예를 들어 0 내지 +k 사이의 k 단위의 출력 값에서 8비트 256개의 빈(bin) 개수를 갖는 출력 값을 더 포함할 수도 있다. 도 5c에는 도시되지 않았지만, 라인 데이터(500c)의 위치 별 출력 값은 0 내지 255 사이의 범위 중 기 설 정된 출력 값의 범위, 예를 들어 0 이상 내지 +1 이하의 1 단위의 출력 값에서 8비트 256개의 빈(bin) 개수를 갖는 출력 값을 더 포함할 수도 있다. 도 5c에 도시된 실시예를 참조하면, 16비트 출력 데이터는 8비트 제1 출력 데이터와 8비트 제2 출력 데이터의 결합으로 획득되고, 이로 인하여 0 내지 255 사이의 출력 값 중 기 설정된 범위 내에서 8비트 256개의 빈(bin) 개수를 갖는 출력 값(픽셀 값)을 더 포함하는 바, 8비트 제1 출력 데이터 대비 비트 해상 력이 확장될 수 있다. 또한, 16비트 출력 데이터의 위치 별 출력 값과 정답 값 간의 차이가 줄 어들어, 손실이 감소되고, 출력 값의 정확도가 향상될 수 있다. 도 6은 본 개시의 일 실시예에 따른 심층 신경망 모델의 학습(training)을 도시한 도면이다. 심층 신경망 모델은 복수의 신경망 레이어들로 구성될 수 있다. 복수의 신경망 레이어들 각각은 복수의 가 중치들(weight values)을 갖고 있으며, 이전(previous) 레이어의 연산 결과와 복수의 가중치들 간의 연산을 통 해 신경망 연산을 수행한다. 복수의 신경망 레이어들이 갖고 있는 복수의 가중치들은 심층 신경망 모델의 학습(training) 결과에 의해 최적화될 수 있다. 예를 들어, 학습 과정 동안 심층 신경망 모델에 의해 획득 된 손실(loss) 값 또는 코스트(cost) 값이 감소 또는 최소화되도록 복수의 가중치들이 갱신될 수 있다. 도 6을 참조하면, 심층 신경망 모델(Deep Neural Network)은 8비트(8-bit) 입력 데이터가 입력되면, 8비트 출력 값을 갖는 제1 데이터 및 제2 데이터를 출력하고, 출력된 제1 데이터와 제2 데이터 를 결합하여 획득된 16비트(16-bit) 출력 데이터와 정답 값(ground truth) 간의 손실(loss)을 최소화하도록 복수의 레이어(layers) 간 가중치(weights)를 최적화하는 지도형 학습(supervised learning)을 통해 학습된(trained) 인공지능 모델일 수 있다. 심층 신경망 모델은 예를 들어, 컨볼루션 신경망 모델 (Convolutional Neural Network, CNN)으로 구현될 수 있다. 그러나, 이에 한정되는 것은 아니고, 심층 신경망 모델은 예를 들어, 순환 신경망 모델(Recurrent Neural Network, RNN), 제한된 볼츠만 머신(Restricted Boltzmann Machine, RBM), 심층 신뢰망(Deep Belief Network, DBN), 양방향 순환 신경망 모델(Bidirectional Recurrent Deep Neural Network, BRDNN) 또는 심층 Q-네트워크(Deep Q-Networks) 등으로 구현될 수도 있다. 본 개시의 일 실시예에서, 8비트 입력 데이터는 학습용으로 기 획득된 복수의 입력 이미지를 8비트 양자화 (8-bit quantization)한 결과 획득된 이미지 데이터일 수 있다. 예를 들어, 8비트 입력 데이터는 RGB 이미지 또는 복수의 스테레오 이미지를 8비트 양자화하여 획득된 이미지 데이터일 수 있다. 제1 데이터는 8비트 양 자화된 이미지 데이터가 입력되면 획득되는 중간 데이터로서, 8비트 256개의 빈(bin) 개수를 갖는 데이터를 포 함할 수 있다. 제2 데이터는 제1 데이터를 보조하는 보조 출력으로서, 기 설정된 출력 값의 범위 내에서 8비트 256개의 빈(bin) 개수를 갖는 데이터를 포함할 수 있다. 심층 신경망 모델은 제1 데이터와 제2 데이터의 결합을 통해 획득된 16비트 출력 데이터를 정답 값(ground truth)와 비교하고, 16비트 출력 데이터와 정답 값 간의 차이 값인 손실을 최소 화하는 방식으로 학습될 수 있다. 학습 과정에서, 16비트 출력 데이터와 정답 값 간의 차이로 인하여 발생되는 손실 또는 코스트 값이 최소화되도록 심층 신경망 모델에 포함되는 복수의 레이어들 간의 복수의 가중치 값이 갱신될 수 있다. 예를 들어, 8비트 입력 데이터가 8비트 양자화된 복수의 스테레오 이미지인 경우, 정답 값으로 적용되는 데이터는 16비트 깊이 맵 이미지일 수 있다. 그러나, 이에 한정되는 것은 아 니고, 8비트 입력 데이터가 8비트 양자화된 RGB 이미지인 경우, 정답 값으로 적용되는 데이터는 16비 트 HDR 이미지일 수 있다. 도 7은 본 개시의 일 실시예에 따른 전자 장치가 8비트(8-bit) 연산을 수행하는 디지털 시그널 프로세서 (Digital Signal Processor, DSP)의 심층 신경망 모델을 이용하는 추론을 통해 입력 데이터에 관한 출력 데이터 를 획득하는 방법을 도시한 흐름도이다. 도 7에 도시된 단계 S710은 도 2의 단계 S230의 동작을 구체화한 단계이다. 도 7에 도시된 단계 S720은 도 2의 단계 S240의 동작을 구체화한 단계이다. 도 8은 본 개시의 일 실시예에 따른 전자 장치가 8비트(8-bit) 연산을 수행하는 디지털 시그널 프로세서 (Digital Signal Processor, DSP)의 심층 신경망 모델을 이용하는 추론을 통해 8비트 입력 데이터 에 관한 16비트 출력 데이터를 획득하는 동작을 도시한 도면이다. 이하에서는 도 7과 도 8을 함께 참조하여, 전자 장치의 기능 및/또는 동작에 대하여 설명하기로 한다. 도 7의 단계 S710에서, 전자 장치는 이미지를 심층 신경망 모델에 입력하는 추론을 통해, 서로 다르게 설 정된 출력 값의 범위에서 8비트(8-bit)의 빈(bin) 개수를 갖는 복수의 제2 출력 데이터를 획득한다. 도 8에 도 시된 실시예를 함께 참조하면, 디지털 시그널 프로세서는 8비트(8-bit)로 양자화된 8비트 입력 데이터 를 입력 받고, 심층 신경망 모델을 통한 추론(inferencing)을 통해 8비트 제1 출력 데이터 및 복수의 8비트 제2 출력 데이터(830-1, 830-2, ... , 830-n)을 출력할 수 있다. 본 개시의 일 실시예에서, 8비트 입력 데이터는 8비트로 양자화된 복수의 스테레오 이미지일 수 있다. 8비트 제1 출력 데이터는 0 내 지 255 사이의 256개 빈(bin) 개수를 갖는 데이터를 포함할 수 있다. 예를 들어, 8비트 입력 데이터가 8비 트 양자화된 복수의 스테레오 이미지인 경우, 8비트 제1 출력 데이터는 8비트 픽셀 값을 갖는 깊이 맵 이 미지의 이미지 데이터일 수 있다. 복수의 8비트 제2 출력 데이터(830-1, 830-2, ... , 830-n)는 서로 다르게 설정된 출력 값의 범위 내에서 8비트 256개의 빈(bin) 개수를 갖는 데이터 값을 포함할 수 있다. 도 8에 도시된 실시예에서, 8비트 제2-1 출력 데이 터(830-1)는 a 이상 b 이하의 출력 값의 범위에서 8비트 256개의 빈 개수를 갖는 데이터 값들을 포함하고, 8비 트 제2-2 출력 데이터(830-2)는 c 이상 d 이하의 출력 값의 범위에서 8비트 256개의 빈 개수를 갖는 데이터 값 들을 포함할 수 있다. 예를 들어, a는 0, b는 +1이고, c는 0, d는 +2일 수 있으나, 이에 한정되는 것은 아니다. 8비트 제2-n 출력 데이터(830-n)는 k 이상 n 이하의 범위 내에서 8비트 256개의 빈 개수를 갖는 데이터 값들을 포함할 수 있다. 여기서, n은 255일 수 있다. 디지털 시그널 프로세서는 8비트 제1 출력 데이터 및 복수의 8비트 제2 출력 데이터(830-1, 830-2, ... , 830-n)를 프로세서로 출력한다. 다시 도 7을 참조하면, 단계 S720에서 전자 장치는 제1 출력 데이터와 복수의 제2 출력 데이터를 결합하여 출력 이미지를 획득한다. 도 8에 도시된 실시예를 함께 참조하면, 프로세서는 디지털 시그널 프로세서 에 의해 출력된 8비트 제1 출력 데이터 및 복수의 8비트 제2 출력 데이터(830-1, 830-2, ... , 830- n)를 결합하여 16비트 출력 데이터를 획득할 수 있다. 본 개시의 일 실시예에서, 16비트 출력 데이터(84 0)는 0 내지 255 사이의 출력 값 범위에서 16비트의 65,536개 빈(bin) 개수의 데이터를 포함할 수 있다. 그러나 이에 한정되는 것은 아니고, 16비트 출력 데이터는 0 내지 255 사이의 출력 값 범위에서 65,536개 이하의빈 개수를 갖는 데이터를 포함할 수도 있다. 프로세서는 16비트 출력 데이터를 후처리(post-processing)함으로써 출력 이미지를 획득할 수 있다. 예를 들어, 8비트 입력 데이터가 8비트 양자화된 복수의 스테레오 이미지인 경우, 프로세서는 16비트 출력 데이터의 후처리를 수행하여, 16비트 깊이 맵 이미지(depth map image)를 획득할 수 있다. 본 개시의 일 측면(aspect)은 전자 장치의 동작 방법을 제공한다. 상기 전자 장치의 동작 방법은 카 메라를 통해 획득된 이미지의 픽셀 값을 8비트(8-bit)로 양자화(quantization)하는 단계(S210)를 포함할 수 있다. 상기 전자 장치의 동작 방법은 양자화 결과에 따라 8비트 픽셀 값을 갖는 이미지를 8비트 연산을 수행하는 디지털 시그널 프로세서(Digital Signal Processor)의 심층 신경망 모델에 입력하고, 심층 신경망 모델에 의한 추론(inferencing)을 수행하여 8비트 출력 값을 갖는 제1 출력 데이터를 획득하는 단 계(S220)를 포함할 수 있다. 상기 전자 장치의 동작 방법은 이미지를 심층 신경망 모델에 입력하는 추론을 수행하여, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 출력 데이터를 획득하는 단계(S230)를 포함할 수 있다. 상기 전자 장치의 동작 방법은 제1 출력 데이터와 제2 출력 데이터를 결합 하여 심층 신경망 모델을 통해 입력된 이미지에 관한 출력 이미지를 획득하는 단계(S240)를 포함할 수 있 다. 본 개시의 일 실시예에서, 상기 카메라는 복수 개의 스테레오 카메라를 포함할 수 있다. 상기 카메라(11 0)를 통해 획득된 이미지는 복수의 스테레오 이미지이고, 상기 출력 이미지는 심층 신경망 모델에 의해 획 득된 깊이 맵(depth map) 이미지일 수 있다. 본 개시의 일 실시예에서, 상기 심층 신경망 모델은 학습용으로 기 획득된 복수의 입력 이미지로부터 8비 트 출력 값을 갖는 제1 데이터를 획득하고, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 데이터를 획득하며, 제1 데이터 및 제2 데이터를 결합하여 획득된 출력 데이터와 정답 값(ground truth) 간의 손실(loss)을 최소화하도록 복수의 레이어(layers) 간 가중치(weights)를 최적화하는 지도형 학습(supervised learning)을 통해 학습된(trained) 인공지능 모델일 수 있다. 본 개시의 일 실시예에서, 상기 제1 출력 데이터의 출력 값은 0 이상 255 이하의 범위 내의 값을 갖고, 상기 제 2 출력 데이터의 기 설정된 출력 값의 범위는 제1 출력 데이터의 출력 값의 범위 보다 작은 범위로 설정될 수 있다. 본 개시의 일 실시예에서, 상기 기 설정된 출력 값의 범위는 사용자 입력에 의해 미리 결정될 수 있다. 본 개시의 일 실시예에서, 상기 제2 출력 데이터의 기 설정된 출력 값의 범위는 0 이상 +1 이하의 범위로 설정 될 수 있다. 본 개시의 일 실시예에서, 상기 출력 이미지를 획득하는 단계(S240)는 디지털 시그널 프로세서에 의해 출 력된 제1 출력 데이터 및 제2 출력 데이터를 32비트(32-bit) 연산을 수행하는 프로세서에 제공하는 단계를 포함할 수 있다. 본 개시의 일 실시예에서, 상기 출력 이미지를 획득하는 단계(S240)는 제1 출력 데이터와 제2 출력 데이터를 결 합하여 출력 데이터를 획득하는 단계; 및 출력 데이터를 후처리(post-processing)함으로써, 출력 이미지를 획득 하는 단계를 더 포함할 수 있다. 상기 출력 데이터를 획득하는 단계 및 상기 출력 이미지를 획득하는 단계는 프 로세서에 의해 수행될 수 있다. 본 개시의 일 실시예에서, 상기 제2 출력 데이터를 획득하는 단계(S230)에서 상기 디지털 시그널 프로세서(13 0)는 이미지를 심층 신경망 모델에 입력하는 추론을 통해, 서로 다르게 설정된 출력 값의 범위에서 8비트 의 빈 개수를 갖는 출력 값을 포함하는 복수의 제2 출력 데이터를 획득할 수 있다. 본 개시의 일 실시예에서, 상기 출력 이미지를 획득하는 단계(S240)에서 상기 프로세서는 제1 출력 데이터 와 복수의 제2 출력 데이터를 결합하여 출력 이미지를 획득할 수 있다. 본 개시의 다른 측면(another aspect)은 적어도 하나의 카메라; 적어도 하나의 명령어들(instructions)를 저장하는 메모리; 상기 적어도 하나의 명령어들을 실행하여, 32비트(32-bit) 연산을 수행하는 적어도 하나 의 프로세서; 및 심층 신경망 모델을 통한 추론(inferencing)을 수행하기 위한 8비트(8-bit) 연산을 수행하는 적어도 하나의 마이크로프로세서(microprocessor)를 포함하는 디지털 시그널 프로세서(Digital SignalProcessor)를 포함하는 전자 장치를 제공한다. 상기 적어도 하나의 프로세서는 카메라를 통해 획득된 이미지의 픽셀 값을 8비트(8-bit)로 양자화(quantization)하고, 양자화 결과에 따라 8비트 픽셀 값 을 갖는 이미지를 디지털 시그널 프로세서의 심층 신경망 모델에 입력할 수 있다. 디지털 시그널 프 로세서는 심층 신경망 모델에 의한 추론을 수행하여, 8비트 출력 값을 갖는 제1 출력 데이터를 획득 하고, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 출력 데이터를 획득할 수 있다. 상기 적어도 하나의 프로세서는 제1 출력 데이터와 제2 출력 데이터를 결합하여 상기 입력된 이미지에 관한 출 력 이미지를 획득할 수 있다. 본 개시의 일 실시예에서, 상기 카메라는 복수 개의 스테레오 카메라를 포함할 수 있다. 상기 카메라 를 통해 획득된 이미지는 복수의 스테레오 이미지이고, 출력 이미지는 심층 신경망 모델에 의해 획득된 깊이 맵 (depth map) 이미지일 수 있다. 본 개시의 일 실시예에서, 상기 심층 신경망 모델은 학습용으로 기 획득된 복수의 입력 이미지로부터 8비 트 출력 값을 갖는 제1 데이터를 획득하고, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 데이터를 획득하며, 제1 데이터 및 제2 데이터를 결합하여 획득된 출력 데이터와 정답 값(ground truth) 간의 손실(loss)을 최소화하도록 복수의 레이어(layers) 간 가중치(weights)를 최적화하는 지도형 학습(supervised learning)을 통해 학습된(trained) 인공지능 모델일 수 있다. 본 개시의 일 실시예에서, 상기 제1 출력 데이터의 출력 값은 0 이상 255 이하의 범위 내의 값을 갖고, 상기 제 2 출력 데이터의 기 설정된 출력 값의 범위는 제1 출력 데이터의 출력 값의 범위 보다 작은 범위로 설정될 수 있다. 본 개시의 일 실시예에서, 상기 기 설정된 출력 값의 범위는 사용자 입력에 의해 미리 결정될 수 있다. 본 개시의 일 실시예에서, 상기 제2 출력 데이터의 기 설정된 출력 값의 범위는 0 이상 +1 이하의 범위로 설정 될 수 있다. 본 개시의 일 실시예에서, 상기 디지털 시그널 프로세서는 제1 출력 데이터 및 제2 출력 데이터를 32비트 (32-bit) 연산을 수행하는 적어도 하나의 프로세서에 제공할 수 있다. 상기 적어도 하나의 프로세서 는 제1 출력 데이터와 제2 출력 데이터를 결합하여 출력 데이터를 획득하고, 출력 데이터를 후처리(post- processing)하여 출력 이미지를 획득할 수 있다. 본 개시의 일 실시예에서, 상기 디지털 시그널 프로세서는 이미지를 심층 신경망 모델에 입력하는 추 론을 통해, 서로 다르게 설정된 출력 값의 범위에서 8비트의 빈 개수를 갖는 출력 값을 포함하는 복수의 제2 출 력 데이터를 획득할 수 있다. 본 개시의 일 실시예에서, 상기 적어도 하나의 프로세서는 제1 출력 데이터와 복수의 제2 출력 데이터를 결합하여 출력 이미지를 획득할 수 있다. 본 개시는 컴퓨터로 읽을 수 있는 저장 매체를 포함하는 컴퓨터 프로그램 제품(Computer Program Product)를 제 공한다. 상기 저장 매체는 카메라를 통해 획득된 이미지의 픽셀 값을 8비트(8-bit)로 양자화 (quantization)하는 동작; 양자화 결과에 따라 8비트 픽셀 값을 갖는 이미지를 8비트 연산을 수행하는 디지털 시그널 프로세서(Digital Signal Processor)의 심층 신경망 모델에 입력하고, 심층 신경망 모델 에 의한 추론(inferencing)을 수행하여 8비트 출력 값을 갖는 제1 출력 데이터를 획득하는 동작; 이미지를 심층 신경망 모델에 입력하는 추론을 수행하여, 기 설정된 출력 값의 범위 내에서 8비트의 빈(bin) 개수를 갖는 제2 출력 데이터를 획득하는 동작; 및 제1 출력 데이터와 제2 출력 데이터를 결합하여 입력된 이미지에 관 한 출력 이미지를 획득하는 동작을 전자 장치가 수행하기 위하여, 상기 전자 장치에 의해 판독 가능 한 명령어들(instructions)을 포함할 수 있다. 본 개시에서 설명된 전자 장치에 의해 실행되는 프로그램은 하드웨어 구성요소, 소프트웨어 구성요소, 및/ 또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 프로그램은 컴퓨터로 읽을 수 있 는 명령어들을 수행할 수 있는 모든 시스템에 의해 수행될 수 있다. 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령어(instruction), 또는 이들 중 하나 이상 의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어는, 컴퓨터로 읽을 수 있는 저장 매체(computer-readable storage media)에 저장된 명령어를 포함하 는 컴퓨터 프로그램으로 구현될 수 있다. 컴퓨터가 읽을 수 있는 기록 매체로는, 예를 들어 마그네틱 저장 매체 (예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판 독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있 는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 매체는 컴퓨터에 의해 판독 가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다. 컴퓨터로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비 일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매 체에 반영구적 또는 임시적으로 저장되는 경우를 구분하지 않는다. 예를 들어, '비일시적 저장매체'는 데이터가 임시적으로 저장되는 버퍼를 포함할 수 있다. 또한, 본 명세서에 개시된 실시예들에 따른 프로그램은 컴퓨터 프로그램 제품(computer program product)에 포 함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 소프트웨어 프로그램, 소프트웨어 프로그램이 저장된 컴퓨터로 읽을 수 있는 저장 매체 를 포함할 수 있다. 예를 들어, 컴퓨터 프로그램 제품은 전자 장치의 제조사 또는 전자 마켓(예를 들어, 삼성 갤럭시 스토어)을 통해 전자적으로 배포되는 소프트웨어 프로그램 형태의 상품(예를 들어, 다운로드 가능 한 애플리케이션(downloadable application))을 포함할 수 있다. 전자적 배포를 위하여, 소프트웨어 프로그램의 적어도 일부는 저장 매체에 저장되거나, 임시적으로 생성될 수 있다. 이 경우, 저장 매체는 전자 장치의 제조사의 서버, 전자 마켓의 서버, 또는 소프트웨어 프로그램을 임시적으로 저장하는 중계 서버의 저장 매체가 될 수 있다. 컴퓨터 프로그램 제품은, 전자 장치 및/또는 서버로 구성되는 시스템에서, 서버의 저장매체 또는 전자 장 치의 저장매체를 포함할 수 있다. 또는, 전자 장치와 통신 연결되는 제3 장치(예를 들어, 웨어러블 디바이스)가 존재하는 경우, 컴퓨터 프로그램 제품은 제3 장치의 저장매체를 포함할 수 있다. 또는, 컴퓨터 프 로그램 제품은 전자 장치로부터 제3 장치로 전송되거나, 제3 장치로부터 전자 장치로 전송되는 소프트웨어 프로그램 자체를 포함할 수 있다. 이 경우, 전자 장치 또는 제3 장치 중 하나가 컴퓨터 프로그램 제품을 실행하여 개시된 실시예들에 따른 방법을 수행할 수 있다. 또는, 전자 장치 및 제3 장치 중 적어도 하나 이상이 컴퓨터 프로그램 제품을 실 행하여 개시된 실시예들에 따른 방법을 분산하여 실시할 수 있다. 예를 들면, 전자 장치가 메모리(140, 도 3 참조)에 저장된 컴퓨터 프로그램 제품을 실행하여, 전자 장치 와 통신 연결된 타 전자 장치가 개시된 실시예들에 따른 방법을 수행하도록 제어할 수 있다. 또 다른 예로, 제3 장치가 컴퓨터 프로그램 제품을 실행하여, 제3 장치와 통신 연결된 전자 장치가 개시된 실시 예에 따른 방법을 수행하도록 제어할 수 있다. 제3 장치가 컴퓨터 프로그램 제품을 실행하는 경우, 제3 장치는 전자 장치로부터 컴퓨터 프로그램 제품을 다운로드하고, 다운로드된 컴퓨터 프로그램 제품을 실행할 수 있다. 또는, 제3 장치는 프리로드(pre-load)된 상 태로 제공된 컴퓨터 프로그램 제품을 실행하여 개시된 실시예들에 따른 방법을 수행할 수도 있다."}
{"patent_id": "10-2023-0131169", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가 진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다 른 순서로 수행되거나, 및/또는 설명된 컴퓨터 시스템 또는 모듈 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 도면 도면1 도면2 도면3 도면4 도면5a 도면5b 도면5c 도면6 도면7 도면8"}
{"patent_id": "10-2023-0131169", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시는, 다음의 자세한 설명과 그에 수반되는 도면들의 결합으로 쉽게 이해될 수 있으며, 참조 번호 (reference numerals)들은 구조적 구성요소(structural elements)를 의미한다. 도 1은 본 개시의 일 실시예에 따른 전자 장치가 8비트(8-bit) 연산을 수행하는 디지털 시그널 프로세서 (Digital Signal Processor, DSP)의 심층 신경망 모델을 이용하는 추론을 통해 입력 데이터에 관한 출력 데이터 를 획득하는 동작을 도시한 개념도이다. 도 2는 본 개시의 일 실시예에 따른 전자 장치가 카메라를 통해 획득된 이미지를 심층 신경망 모델에 입력하는 추론(inferencing)을 통해 출력 이미지를 획득하는 방법을 도시한 흐름도이다. 도 3은 본 개시의 일 실시예에 따른 전자 장치의 구성을 도시한 블록도이다. 도 4는 본 개시의 일 실시예에 따른 전자 장치의 각 구성 요소들의 동작 및 입출력 데이터를 도시한 도면이다. 도 5a는 본 개시의 일 실시예에 따른 심층 신경망 모델에 의해 출력된 8비트(8-bit) 제1 출력 데이터 및 라인 데이터의 예시이다. 도 5b는 본 개시의 일 실시예에 따른 심층 신경망 모델에 의해 출력된 8비트 제2 출력 데이터 및 라인 데이터의 예시이다. 도 5c는 도 5a에 도시된 제1 출력 데이터와 도 5b에 도시된 제2 출력 데이터를 결합하여 획득된 16비트(16-bit) 출력 데이터 및 라인 데이터의 예시이다. 도 6은 본 개시의 일 실시예에 따른 심층 신경망 모델의 학습(training)을 도시한 도면이다. 도 7은 본 개시의 일 실시예에 따른 전자 장치가 8비트(8-bit) 연산을 수행하는 디지털 시그널 프로세서 (Digital Signal Processor, DSP)의 심층 신경망 모델을 이용하는 추론을 통해 입력 데이터에 관한 출력 데이터 를 획득하는 방법을 도시한 흐름도이다. 도 8은 본 개시의 일 실시예에 따른 전자 장치가 8비트(8-bit) 연산을 수행하는 디지털 시그널 프로세서 (Digital Signal Processor, DSP)의 심층 신경망 모델을 이용하는 추론을 통해 입력 데이터에 관한 출력 데이터 를 획득하는 동작을 도시한 도면이다."}
