TimeQuest Timing Analyzer report for SRAM_TEST
Fri Oct 01 14:29:14 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SRAM_TEST                                                          ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 345.66 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.893 ; -35.150            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -45.405                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                           ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.893 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.812      ;
; -1.807 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.726      ;
; -1.802 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.721      ;
; -1.772 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.691      ;
; -1.767 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.686      ;
; -1.761 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.680      ;
; -1.760 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.679      ;
; -1.742 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.661      ;
; -1.675 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.594      ;
; -1.670 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.589      ;
; -1.670 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.589      ;
; -1.640 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.559      ;
; -1.640 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.559      ;
; -1.635 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.554      ;
; -1.629 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.548      ;
; -1.628 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.547      ;
; -1.628 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.547      ;
; -1.610 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.529      ;
; -1.609 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.528      ;
; -1.543 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.462      ;
; -1.543 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.462      ;
; -1.538 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.457      ;
; -1.538 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.457      ;
; -1.508 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.427      ;
; -1.508 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.427      ;
; -1.503 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.422      ;
; -1.503 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.422      ;
; -1.497 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.416      ;
; -1.496 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.415      ;
; -1.496 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.415      ;
; -1.495 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.414      ;
; -1.478 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.397      ;
; -1.477 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.396      ;
; -1.477 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.396      ;
; -1.411 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.330      ;
; -1.411 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.330      ;
; -1.411 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.330      ;
; -1.406 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.325      ;
; -1.406 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.325      ;
; -1.376 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.295      ;
; -1.376 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.295      ;
; -1.371 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.290      ;
; -1.371 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.290      ;
; -1.371 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.290      ;
; -1.365 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.284      ;
; -1.365 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.282      ;
; -1.364 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.283      ;
; -1.364 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.283      ;
; -1.363 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.282      ;
; -1.346 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.345 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.264      ;
; -1.345 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.264      ;
; -1.344 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.263      ;
; -1.279 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.278 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.197      ;
; -1.274 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.193      ;
; -1.274 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.193      ;
; -1.244 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.163      ;
; -1.244 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.163      ;
; -1.239 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.158      ;
; -1.239 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.158      ;
; -1.239 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.158      ;
; -1.238 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.157      ;
; -1.235 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.152      ;
; -1.234 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.151      ;
; -1.233 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.150      ;
; -1.232 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.151      ;
; -1.232 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.151      ;
; -1.231 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.150      ;
; -1.214 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.131      ;
; -1.214 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.133      ;
; -1.213 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.132      ;
; -1.213 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.132      ;
; -1.212 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.131      ;
; -1.208 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.125      ;
; -1.149 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.066      ;
; -1.147 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.066      ;
; -1.147 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.066      ;
; -1.146 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.065      ;
; -1.144 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.061      ;
; -1.144 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.061      ;
; -1.143 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.060      ;
; -1.142 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.061      ;
; -1.130 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.047      ;
; -1.114 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.031      ;
; -1.113 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.030      ;
; -1.113 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.030      ;
; -1.112 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.031      ;
; -1.109 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.026      ;
; -1.107 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.026      ;
; -1.107 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.026      ;
; -1.106 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.025      ;
; -1.103 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.020      ;
; -1.103 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.020      ;
; -1.102 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.019      ;
; -1.102 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.019      ;
; -1.101 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.018      ;
; -1.100 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.019      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                           ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[0]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.435 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.702      ;
; 0.442 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.709      ;
; 0.442 ; SRAM_control:inst2|PTR[19]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.709      ;
; 0.545 ; SRAM_control:inst2|lrsel_old                  ; SRAM_control:inst2|lrsel_change               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.812      ;
; 0.551 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.818      ;
; 0.633 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.900      ;
; 0.641 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.644 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.648 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.653 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.920      ;
; 0.655 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[4]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[5]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[6]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[13]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[2]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; SRAM_control:inst2|PTR[15]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; SRAM_control:inst2|PTR[18]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.662 ; SRAM_control:inst2|PTR[17]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.668 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.674 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.941      ;
; 0.674 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.941      ;
; 0.675 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.718 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.985      ;
; 0.913 ; SRAM_control:inst2|lrsel_change               ; SRAM_control:inst2|PTR[0]                     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.178      ;
; 0.951 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.218      ;
; 0.959 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.226      ;
; 0.962 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.965 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.970 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.971 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.973 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[5]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.976 ; SRAM_control:inst2|PTR[18]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.976 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.980 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 0.981 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.250      ;
; 0.983 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[6]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.984 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[2]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.984 ; SRAM_control:inst2|PTR[13]                    ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; SRAM_control:inst2|PTR[15]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.986 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.255      ;
; 0.987 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[4]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[2]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; SRAM_control:inst2|PTR[17]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.989 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.989 ; SRAM_control:inst2|PTR[13]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.989 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; SRAM_control:inst2|PTR[15]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.257      ;
; 0.992 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[5]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.994 ; SRAM_control:inst2|PTR[17]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 0.995 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.262      ;
; 1.000 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.007 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.274      ;
; 1.072 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.339      ;
; 1.077 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.344      ;
; 1.080 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.347      ;
; 1.083 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.350      ;
; 1.085 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.352      ;
; 1.088 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.355      ;
; 1.091 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.093 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.362      ;
; 1.094 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[6]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[4]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.364      ;
; 1.098 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.367      ;
; 1.099 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.366      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ECHO_GEN:inst|RW                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ECHO_GEN:inst|RW                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ECHO_GEN:inst|RW                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change               ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rstn      ; clk        ; 4.999 ; 5.626 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rstn      ; clk        ; -4.118 ; -4.672 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; clk        ; 10.406 ; 10.460 ; Rise       ; clk             ;
;  ADDR[0]  ; clk        ; 7.560  ; 7.560  ; Rise       ; clk             ;
;  ADDR[1]  ; clk        ; 6.913  ; 6.898  ; Rise       ; clk             ;
;  ADDR[2]  ; clk        ; 7.968  ; 7.862  ; Rise       ; clk             ;
;  ADDR[3]  ; clk        ; 7.332  ; 7.270  ; Rise       ; clk             ;
;  ADDR[4]  ; clk        ; 6.863  ; 6.861  ; Rise       ; clk             ;
;  ADDR[5]  ; clk        ; 7.134  ; 7.099  ; Rise       ; clk             ;
;  ADDR[6]  ; clk        ; 6.867  ; 6.861  ; Rise       ; clk             ;
;  ADDR[7]  ; clk        ; 7.198  ; 7.189  ; Rise       ; clk             ;
;  ADDR[8]  ; clk        ; 6.922  ; 6.900  ; Rise       ; clk             ;
;  ADDR[9]  ; clk        ; 10.406 ; 10.460 ; Rise       ; clk             ;
;  ADDR[10] ; clk        ; 7.249  ; 7.236  ; Rise       ; clk             ;
;  ADDR[11] ; clk        ; 7.848  ; 7.855  ; Rise       ; clk             ;
;  ADDR[12] ; clk        ; 8.803  ; 8.881  ; Rise       ; clk             ;
;  ADDR[13] ; clk        ; 8.544  ; 8.515  ; Rise       ; clk             ;
;  ADDR[14] ; clk        ; 8.178  ; 8.151  ; Rise       ; clk             ;
;  ADDR[15] ; clk        ; 9.601  ; 9.639  ; Rise       ; clk             ;
;  ADDR[16] ; clk        ; 9.587  ; 9.407  ; Rise       ; clk             ;
;  ADDR[17] ; clk        ; 7.341  ; 7.277  ; Rise       ; clk             ;
;  ADDR[18] ; clk        ; 7.387  ; 7.312  ; Rise       ; clk             ;
;  ADDR[19] ; clk        ; 9.004  ; 9.103  ; Rise       ; clk             ;
; adclrc    ; clk        ; 7.129  ; 7.158  ; Rise       ; clk             ;
; bclk      ; clk        ; 6.893  ; 6.868  ; Rise       ; clk             ;
; daclrc    ; clk        ; 7.420  ; 7.465  ; Rise       ; clk             ;
; mclk      ; clk        ; 6.887  ; 6.911  ; Rise       ; clk             ;
; sram_we   ; clk        ; 7.331  ; 7.263  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; clk        ; 6.634  ; 6.630  ; Rise       ; clk             ;
;  ADDR[0]  ; clk        ; 7.305  ; 7.302  ; Rise       ; clk             ;
;  ADDR[1]  ; clk        ; 6.683  ; 6.667  ; Rise       ; clk             ;
;  ADDR[2]  ; clk        ; 7.697  ; 7.593  ; Rise       ; clk             ;
;  ADDR[3]  ; clk        ; 7.085  ; 7.024  ; Rise       ; clk             ;
;  ADDR[4]  ; clk        ; 6.634  ; 6.630  ; Rise       ; clk             ;
;  ADDR[5]  ; clk        ; 6.895  ; 6.861  ; Rise       ; clk             ;
;  ADDR[6]  ; clk        ; 6.637  ; 6.630  ; Rise       ; clk             ;
;  ADDR[7]  ; clk        ; 6.956  ; 6.945  ; Rise       ; clk             ;
;  ADDR[8]  ; clk        ; 6.692  ; 6.670  ; Rise       ; clk             ;
;  ADDR[9]  ; clk        ; 10.085 ; 10.139 ; Rise       ; clk             ;
;  ADDR[10] ; clk        ; 7.005  ; 6.992  ; Rise       ; clk             ;
;  ADDR[11] ; clk        ; 7.581  ; 7.586  ; Rise       ; clk             ;
;  ADDR[12] ; clk        ; 8.547  ; 8.625  ; Rise       ; clk             ;
;  ADDR[13] ; clk        ; 8.249  ; 8.220  ; Rise       ; clk             ;
;  ADDR[14] ; clk        ; 7.897  ; 7.870  ; Rise       ; clk             ;
;  ADDR[15] ; clk        ; 9.316  ; 9.356  ; Rise       ; clk             ;
;  ADDR[16] ; clk        ; 9.251  ; 9.076  ; Rise       ; clk             ;
;  ADDR[17] ; clk        ; 7.094  ; 7.030  ; Rise       ; clk             ;
;  ADDR[18] ; clk        ; 7.138  ; 7.064  ; Rise       ; clk             ;
;  ADDR[19] ; clk        ; 8.738  ; 8.836  ; Rise       ; clk             ;
; adclrc    ; clk        ; 6.888  ; 6.917  ; Rise       ; clk             ;
; bclk      ; clk        ; 6.665  ; 6.639  ; Rise       ; clk             ;
; daclrc    ; clk        ; 7.168  ; 7.213  ; Rise       ; clk             ;
; mclk      ; clk        ; 6.657  ; 6.683  ; Rise       ; clk             ;
; sram_we   ; clk        ; 7.084  ; 7.018  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 388.5 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.574 ; -28.424           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -45.405                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                            ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.574 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.503      ;
; -1.500 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.429      ;
; -1.495 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.424      ;
; -1.477 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.406      ;
; -1.473 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.402      ;
; -1.458 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.387      ;
; -1.458 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.387      ;
; -1.429 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.358      ;
; -1.384 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.313      ;
; -1.379 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.308      ;
; -1.379 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.308      ;
; -1.361 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.290      ;
; -1.361 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.290      ;
; -1.357 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.286      ;
; -1.342 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.271      ;
; -1.342 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.271      ;
; -1.341 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.270      ;
; -1.313 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.242      ;
; -1.313 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.242      ;
; -1.268 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.197      ;
; -1.268 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.197      ;
; -1.263 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.263 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.245 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.174      ;
; -1.245 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.174      ;
; -1.241 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.170      ;
; -1.241 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.170      ;
; -1.226 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.155      ;
; -1.226 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.155      ;
; -1.225 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.154      ;
; -1.224 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.153      ;
; -1.197 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.126      ;
; -1.197 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.126      ;
; -1.196 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.125      ;
; -1.152 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.081      ;
; -1.152 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.081      ;
; -1.151 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.080      ;
; -1.147 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.076      ;
; -1.147 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.076      ;
; -1.129 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.058      ;
; -1.129 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.058      ;
; -1.125 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.054      ;
; -1.125 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.054      ;
; -1.124 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.053      ;
; -1.111 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.037      ;
; -1.110 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.039      ;
; -1.110 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.039      ;
; -1.109 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.038      ;
; -1.108 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.037      ;
; -1.081 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.010      ;
; -1.081 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.010      ;
; -1.080 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.009      ;
; -1.079 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 2.008      ;
; -1.036 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.965      ;
; -1.036 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.965      ;
; -1.035 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.964      ;
; -1.034 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.963      ;
; -1.031 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.960      ;
; -1.031 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.960      ;
; -1.013 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.942      ;
; -1.013 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.942      ;
; -1.009 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.938      ;
; -1.009 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.938      ;
; -1.008 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.937      ;
; -1.007 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.936      ;
; -0.997 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.923      ;
; -0.996 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.922      ;
; -0.995 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.994 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.923      ;
; -0.993 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.922      ;
; -0.992 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.921      ;
; -0.972 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.898      ;
; -0.966 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.892      ;
; -0.965 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.894      ;
; -0.965 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.894      ;
; -0.964 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.893      ;
; -0.963 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.892      ;
; -0.923 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.849      ;
; -0.920 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.849      ;
; -0.919 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.848      ;
; -0.918 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.847      ;
; -0.918 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.844      ;
; -0.917 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.843      ;
; -0.916 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.842      ;
; -0.915 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.844      ;
; -0.906 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.832      ;
; -0.900 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.826      ;
; -0.900 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.826      ;
; -0.899 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.825      ;
; -0.897 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.826      ;
; -0.896 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.822      ;
; -0.893 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.822      ;
; -0.892 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.821      ;
; -0.891 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.820      ;
; -0.881 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.807      ;
; -0.881 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.807      ;
; -0.881 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.807      ;
; -0.880 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.806      ;
; -0.879 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.805      ;
; -0.878 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.804      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[0]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.393 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.637      ;
; 0.399 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.643      ;
; 0.399 ; SRAM_control:inst2|PTR[19]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.643      ;
; 0.492 ; SRAM_control:inst2|lrsel_old                  ; SRAM_control:inst2|lrsel_change               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.498 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.742      ;
; 0.578 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.822      ;
; 0.585 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.588 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.832      ;
; 0.590 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.834      ;
; 0.592 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.836      ;
; 0.597 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.841      ;
; 0.598 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[5]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; SRAM_control:inst2|PTR[13]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; SRAM_control:inst2|PTR[15]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[6]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[2]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[4]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; SRAM_control:inst2|PTR[18]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.848      ;
; 0.605 ; SRAM_control:inst2|PTR[17]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.849      ;
; 0.610 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.854      ;
; 0.618 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.862      ;
; 0.619 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.863      ;
; 0.619 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.863      ;
; 0.656 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.900      ;
; 0.843 ; SRAM_control:inst2|lrsel_change               ; SRAM_control:inst2|PTR[0]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.084      ;
; 0.864 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.108      ;
; 0.870 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.114      ;
; 0.871 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.115      ;
; 0.876 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.877 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.121      ;
; 0.880 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.124      ;
; 0.881 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.125      ;
; 0.883 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.130      ;
; 0.884 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.885 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.129      ;
; 0.887 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[6]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[2]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; SRAM_control:inst2|PTR[13]                    ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; SRAM_control:inst2|PTR[15]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.889 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[5]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; SRAM_control:inst2|PTR[18]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.135      ;
; 0.892 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[4]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.892 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[2]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.893 ; SRAM_control:inst2|PTR[17]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.137      ;
; 0.894 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.141      ;
; 0.898 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.142      ;
; 0.898 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.142      ;
; 0.898 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.142      ;
; 0.898 ; SRAM_control:inst2|PTR[13]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.142      ;
; 0.898 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.142      ;
; 0.899 ; SRAM_control:inst2|PTR[15]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.143      ;
; 0.902 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.902 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.903 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[5]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.147      ;
; 0.903 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.147      ;
; 0.904 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 0.904 ; SRAM_control:inst2|PTR[17]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 0.909 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.153      ;
; 0.963 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.207      ;
; 0.970 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.214      ;
; 0.974 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.218      ;
; 0.976 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.220      ;
; 0.980 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.224      ;
; 0.981 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.225      ;
; 0.984 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.231      ;
; 0.984 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.228      ;
; 0.986 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.230      ;
; 0.986 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.230      ;
; 0.987 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.231      ;
; 0.987 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.231      ;
; 0.987 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.231      ;
; 0.988 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[6]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[4]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.232      ;
; 0.991 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.235      ;
; 0.993 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.240      ;
; 0.994 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.241      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ECHO_GEN:inst|RW                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; ECHO_GEN:inst|RW                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; ECHO_GEN:inst|RW                              ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change               ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                  ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rstn      ; clk        ; 4.563 ; 4.921 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rstn      ; clk        ; -3.755 ; -4.070 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; clk        ; 9.419 ; 9.336 ; Rise       ; clk             ;
;  ADDR[0]  ; clk        ; 6.827 ; 6.795 ; Rise       ; clk             ;
;  ADDR[1]  ; clk        ; 6.220 ; 6.201 ; Rise       ; clk             ;
;  ADDR[2]  ; clk        ; 7.209 ; 7.068 ; Rise       ; clk             ;
;  ADDR[3]  ; clk        ; 6.615 ; 6.533 ; Rise       ; clk             ;
;  ADDR[4]  ; clk        ; 6.206 ; 6.155 ; Rise       ; clk             ;
;  ADDR[5]  ; clk        ; 6.436 ; 6.379 ; Rise       ; clk             ;
;  ADDR[6]  ; clk        ; 6.210 ; 6.159 ; Rise       ; clk             ;
;  ADDR[7]  ; clk        ; 6.515 ; 6.453 ; Rise       ; clk             ;
;  ADDR[8]  ; clk        ; 6.230 ; 6.207 ; Rise       ; clk             ;
;  ADDR[9]  ; clk        ; 9.419 ; 9.336 ; Rise       ; clk             ;
;  ADDR[10] ; clk        ; 6.573 ; 6.501 ; Rise       ; clk             ;
;  ADDR[11] ; clk        ; 7.138 ; 7.051 ; Rise       ; clk             ;
;  ADDR[12] ; clk        ; 7.916 ; 7.914 ; Rise       ; clk             ;
;  ADDR[13] ; clk        ; 7.779 ; 7.656 ; Rise       ; clk             ;
;  ADDR[14] ; clk        ; 7.436 ; 7.327 ; Rise       ; clk             ;
;  ADDR[15] ; clk        ; 8.656 ; 8.588 ; Rise       ; clk             ;
;  ADDR[16] ; clk        ; 8.720 ; 8.447 ; Rise       ; clk             ;
;  ADDR[17] ; clk        ; 6.629 ; 6.539 ; Rise       ; clk             ;
;  ADDR[18] ; clk        ; 6.671 ; 6.571 ; Rise       ; clk             ;
;  ADDR[19] ; clk        ; 8.117 ; 8.104 ; Rise       ; clk             ;
; adclrc    ; clk        ; 6.404 ; 6.455 ; Rise       ; clk             ;
; bclk      ; clk        ; 6.205 ; 6.177 ; Rise       ; clk             ;
; daclrc    ; clk        ; 6.667 ; 6.755 ; Rise       ; clk             ;
; mclk      ; clk        ; 6.194 ; 6.222 ; Rise       ; clk             ;
; sram_we   ; clk        ; 6.618 ; 6.526 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; clk        ; 5.985 ; 5.934 ; Rise       ; clk             ;
;  ADDR[0]  ; clk        ; 6.579 ; 6.548 ; Rise       ; clk             ;
;  ADDR[1]  ; clk        ; 5.995 ; 5.976 ; Rise       ; clk             ;
;  ADDR[2]  ; clk        ; 6.947 ; 6.811 ; Rise       ; clk             ;
;  ADDR[3]  ; clk        ; 6.375 ; 6.295 ; Rise       ; clk             ;
;  ADDR[4]  ; clk        ; 5.985 ; 5.934 ; Rise       ; clk             ;
;  ADDR[5]  ; clk        ; 6.204 ; 6.148 ; Rise       ; clk             ;
;  ADDR[6]  ; clk        ; 5.989 ; 5.938 ; Rise       ; clk             ;
;  ADDR[7]  ; clk        ; 6.282 ; 6.221 ; Rise       ; clk             ;
;  ADDR[8]  ; clk        ; 6.007 ; 5.983 ; Rise       ; clk             ;
;  ADDR[9]  ; clk        ; 9.111 ; 9.033 ; Rise       ; clk             ;
;  ADDR[10] ; clk        ; 6.338 ; 6.268 ; Rise       ; clk             ;
;  ADDR[11] ; clk        ; 6.882 ; 6.796 ; Rise       ; clk             ;
;  ADDR[12] ; clk        ; 7.671 ; 7.670 ; Rise       ; clk             ;
;  ADDR[13] ; clk        ; 7.497 ; 7.377 ; Rise       ; clk             ;
;  ADDR[14] ; clk        ; 7.166 ; 7.061 ; Rise       ; clk             ;
;  ADDR[15] ; clk        ; 8.381 ; 8.318 ; Rise       ; clk             ;
;  ADDR[16] ; clk        ; 8.397 ; 8.134 ; Rise       ; clk             ;
;  ADDR[17] ; clk        ; 6.389 ; 6.300 ; Rise       ; clk             ;
;  ADDR[18] ; clk        ; 6.428 ; 6.332 ; Rise       ; clk             ;
;  ADDR[19] ; clk        ; 7.862 ; 7.851 ; Rise       ; clk             ;
; adclrc    ; clk        ; 6.171 ; 6.221 ; Rise       ; clk             ;
; bclk      ; clk        ; 5.983 ; 5.954 ; Rise       ; clk             ;
; daclrc    ; clk        ; 6.425 ; 6.509 ; Rise       ; clk             ;
; mclk      ; clk        ; 5.972 ; 5.999 ; Rise       ; clk             ;
; sram_we   ; clk        ; 6.379 ; 6.289 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.432 ; -2.896            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -38.035                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                            ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.432 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.379      ;
; -0.385 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.332      ;
; -0.384 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.331      ;
; -0.368 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.315      ;
; -0.364 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.311      ;
; -0.364 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.311      ;
; -0.354 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.301      ;
; -0.354 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.301      ;
; -0.317 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.264      ;
; -0.316 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.263      ;
; -0.316 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.263      ;
; -0.300 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.247      ;
; -0.296 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.243      ;
; -0.296 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.243      ;
; -0.296 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.243      ;
; -0.287 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.234      ;
; -0.286 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.233      ;
; -0.286 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.233      ;
; -0.249 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.196      ;
; -0.248 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.195      ;
; -0.248 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.195      ;
; -0.247 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.194      ;
; -0.232 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.179      ;
; -0.232 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.179      ;
; -0.232 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.179      ;
; -0.228 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.175      ;
; -0.228 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.175      ;
; -0.228 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.175      ;
; -0.228 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.175      ;
; -0.219 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.166      ;
; -0.219 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.166      ;
; -0.218 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.165      ;
; -0.218 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.165      ;
; -0.181 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.128      ;
; -0.180 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.127      ;
; -0.180 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.127      ;
; -0.180 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.127      ;
; -0.179 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.126      ;
; -0.164 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.111      ;
; -0.164 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.111      ;
; -0.164 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.111      ;
; -0.164 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.111      ;
; -0.162 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.107      ;
; -0.160 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.107      ;
; -0.160 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.107      ;
; -0.160 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.107      ;
; -0.160 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.107      ;
; -0.151 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.098      ;
; -0.151 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.098      ;
; -0.150 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.097      ;
; -0.150 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.097      ;
; -0.150 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.097      ;
; -0.113 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.060      ;
; -0.112 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.059      ;
; -0.112 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.059      ;
; -0.112 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.059      ;
; -0.111 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.058      ;
; -0.111 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.058      ;
; -0.098 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.043      ;
; -0.096 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.043      ;
; -0.096 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.043      ;
; -0.096 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.043      ;
; -0.096 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.043      ;
; -0.095 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.040      ;
; -0.094 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.039      ;
; -0.094 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.039      ;
; -0.092 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.039      ;
; -0.083 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.030      ;
; -0.083 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.030      ;
; -0.082 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.082 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.082 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.081 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.028      ;
; -0.079 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.025      ;
; -0.047 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.992      ;
; -0.046 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 0.991      ;
; -0.046 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 1.000        ; -0.041     ; 0.992      ;
; -0.046 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.991      ;
; -0.044 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 0.991      ;
; -0.044 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 0.991      ;
; -0.043 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 0.990      ;
; -0.043 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 0.990      ;
; -0.038 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 1.000        ; -0.041     ; 0.984      ;
; -0.031 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 0.976      ;
; -0.030 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.975      ;
; -0.030 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 0.975      ;
; -0.028 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 0.975      ;
; -0.028 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 0.975      ;
; -0.028 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 0.975      ;
; -0.027 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 0.972      ;
; -0.027 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 0.972      ;
; -0.026 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.971      ;
; -0.026 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 1.000        ; -0.042     ; 0.971      ;
; -0.026 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.971      ;
; -0.024 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 0.971      ;
; -0.024 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 1.000        ; -0.040     ; 0.971      ;
; -0.016 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 1.000        ; -0.041     ; 0.962      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[0]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.189 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.199 ; SRAM_control:inst2|PTR[19]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.202 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.246 ; SRAM_control:inst2|lrsel_old                  ; SRAM_control:inst2|lrsel_change               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.372      ;
; 0.252 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.377      ;
; 0.289 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.293 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.295 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.296 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.421      ;
; 0.299 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[2]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[4]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[5]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[6]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[13]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[15]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[18]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; SRAM_control:inst2|PTR[17]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[1]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[1]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.307 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.432      ;
; 0.307 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.432      ;
; 0.327 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.452      ;
; 0.416 ; SRAM_control:inst2|lrsel_change               ; SRAM_control:inst2|PTR[0]                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.540      ;
; 0.438 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.563      ;
; 0.442 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.567      ;
; 0.444 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.569      ;
; 0.448 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; SRAM_control:inst2|PTR[18]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[5]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.453 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.583      ;
; 0.456 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.581      ;
; 0.457 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[2]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.582      ;
; 0.458 ; SRAM_control:inst2|PTR[15]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[6]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; SRAM_control:inst2|PTR[13]                    ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; SRAM_control:inst2|PTR[9]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.586      ;
; 0.459 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[4]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; SRAM_control:inst2|PTR[17]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[2]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; SRAM_control:inst2|PTR[7]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; SRAM_control:inst2|PTR[0]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; SRAM_control:inst2|PTR[15]                    ; SRAM_control:inst2|PTR[17]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; SRAM_control:inst2|PTR[5]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; SRAM_control:inst2|PTR[11]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; SRAM_control:inst2|PTR[13]                    ; SRAM_control:inst2|PTR[15]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; SRAM_control:inst2|PTR[17]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; SRAM_control:inst2|PTR[3]                     ; SRAM_control:inst2|PTR[5]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; SRAM_control:inst2|PTR[1]                     ; SRAM_control:inst2|PTR[3]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.465 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.590      ;
; 0.468 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.593      ;
; 0.479 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; ECHO_GEN:inst|RW                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.604      ;
; 0.501 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.626      ;
; 0.504 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.630      ;
; 0.507 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.632      ;
; 0.508 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[10]                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.637      ;
; 0.510 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.511 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[12]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[18]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[8]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[6]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; SRAM_control:inst2|PTR[12]                    ; SRAM_control:inst2|PTR[14]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; SRAM_control:inst2|PTR[8]                     ; SRAM_control:inst2|PTR[11]                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.640      ;
; 0.512 ; SRAM_control:inst2|PTR[2]                     ; SRAM_control:inst2|PTR[4]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; SRAM_control:inst2|PTR[14]                    ; SRAM_control:inst2|PTR[16]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; SRAM_control:inst2|PTR[10]                    ; SRAM_control:inst2|PTR[13]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; SRAM_control:inst2|PTR[16]                    ; SRAM_control:inst2|PTR[19]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; SRAM_control:inst2|PTR[6]                     ; SRAM_control:inst2|PTR[9]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; SRAM_control:inst2|PTR[4]                     ; SRAM_control:inst2|PTR[7]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ECHO_GEN:inst|RW                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ECHO_GEN:inst|RW                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[1] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[7] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[8] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9] ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[0]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[10]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[11]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[12]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[13]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[14]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[15]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[16]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[17]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[18]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[19]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[1]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[2]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[3]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[4]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[5]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[6]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[7]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[8]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|PTR[9]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|lrsel_change|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|lrsel_old|clk                           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[0]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[1]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[2]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[3]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[4]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[5]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[6]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[7]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[8]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst_SND|b2v_inst_ctrl|cntr[9]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst|RW|clk                                   ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rstn      ; clk        ; 2.479 ; 3.365 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rstn      ; clk        ; -2.012 ; -2.840 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; clk        ; 5.662 ; 5.910 ; Rise       ; clk             ;
;  ADDR[0]  ; clk        ; 4.007 ; 4.114 ; Rise       ; clk             ;
;  ADDR[1]  ; clk        ; 3.683 ; 3.740 ; Rise       ; clk             ;
;  ADDR[2]  ; clk        ; 4.196 ; 4.293 ; Rise       ; clk             ;
;  ADDR[3]  ; clk        ; 3.874 ; 3.941 ; Rise       ; clk             ;
;  ADDR[4]  ; clk        ; 3.655 ; 3.728 ; Rise       ; clk             ;
;  ADDR[5]  ; clk        ; 3.792 ; 3.856 ; Rise       ; clk             ;
;  ADDR[6]  ; clk        ; 3.658 ; 3.731 ; Rise       ; clk             ;
;  ADDR[7]  ; clk        ; 3.819 ; 3.917 ; Rise       ; clk             ;
;  ADDR[8]  ; clk        ; 3.700 ; 3.754 ; Rise       ; clk             ;
;  ADDR[9]  ; clk        ; 5.662 ; 5.910 ; Rise       ; clk             ;
;  ADDR[10] ; clk        ; 3.867 ; 3.962 ; Rise       ; clk             ;
;  ADDR[11] ; clk        ; 4.169 ; 4.307 ; Rise       ; clk             ;
;  ADDR[12] ; clk        ; 4.862 ; 5.015 ; Rise       ; clk             ;
;  ADDR[13] ; clk        ; 4.522 ; 4.700 ; Rise       ; clk             ;
;  ADDR[14] ; clk        ; 4.325 ; 4.481 ; Rise       ; clk             ;
;  ADDR[15] ; clk        ; 5.241 ; 5.424 ; Rise       ; clk             ;
;  ADDR[16] ; clk        ; 4.960 ; 5.139 ; Rise       ; clk             ;
;  ADDR[17] ; clk        ; 3.870 ; 3.940 ; Rise       ; clk             ;
;  ADDR[18] ; clk        ; 3.886 ; 3.958 ; Rise       ; clk             ;
;  ADDR[19] ; clk        ; 4.950 ; 5.125 ; Rise       ; clk             ;
; adclrc    ; clk        ; 3.866 ; 3.798 ; Rise       ; clk             ;
; bclk      ; clk        ; 3.683 ; 3.734 ; Rise       ; clk             ;
; daclrc    ; clk        ; 4.033 ; 3.947 ; Rise       ; clk             ;
; mclk      ; clk        ; 3.749 ; 3.697 ; Rise       ; clk             ;
; sram_we   ; clk        ; 3.879 ; 3.946 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; clk        ; 3.539 ; 3.610 ; Rise       ; clk             ;
;  ADDR[0]  ; clk        ; 3.874 ; 3.977 ; Rise       ; clk             ;
;  ADDR[1]  ; clk        ; 3.562 ; 3.617 ; Rise       ; clk             ;
;  ADDR[2]  ; clk        ; 4.057 ; 4.149 ; Rise       ; clk             ;
;  ADDR[3]  ; clk        ; 3.745 ; 3.810 ; Rise       ; clk             ;
;  ADDR[4]  ; clk        ; 3.539 ; 3.610 ; Rise       ; clk             ;
;  ADDR[5]  ; clk        ; 3.668 ; 3.729 ; Rise       ; clk             ;
;  ADDR[6]  ; clk        ; 3.542 ; 3.613 ; Rise       ; clk             ;
;  ADDR[7]  ; clk        ; 3.697 ; 3.792 ; Rise       ; clk             ;
;  ADDR[8]  ; clk        ; 3.580 ; 3.632 ; Rise       ; clk             ;
;  ADDR[9]  ; clk        ; 5.500 ; 5.740 ; Rise       ; clk             ;
;  ADDR[10] ; clk        ; 3.745 ; 3.837 ; Rise       ; clk             ;
;  ADDR[11] ; clk        ; 4.034 ; 4.168 ; Rise       ; clk             ;
;  ADDR[12] ; clk        ; 4.734 ; 4.883 ; Rise       ; clk             ;
;  ADDR[13] ; clk        ; 4.373 ; 4.545 ; Rise       ; clk             ;
;  ADDR[14] ; clk        ; 4.183 ; 4.334 ; Rise       ; clk             ;
;  ADDR[15] ; clk        ; 5.094 ; 5.272 ; Rise       ; clk             ;
;  ADDR[16] ; clk        ; 4.790 ; 4.961 ; Rise       ; clk             ;
;  ADDR[17] ; clk        ; 3.741 ; 3.808 ; Rise       ; clk             ;
;  ADDR[18] ; clk        ; 3.757 ; 3.826 ; Rise       ; clk             ;
;  ADDR[19] ; clk        ; 4.816 ; 4.987 ; Rise       ; clk             ;
; adclrc    ; clk        ; 3.739 ; 3.674 ; Rise       ; clk             ;
; bclk      ; clk        ; 3.564 ; 3.613 ; Rise       ; clk             ;
; daclrc    ; clk        ; 3.900 ; 3.817 ; Rise       ; clk             ;
; mclk      ; clk        ; 3.628 ; 3.579 ; Rise       ; clk             ;
; sram_we   ; clk        ; 3.752 ; 3.817 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.893  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.893  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -35.15  ; 0.0   ; 0.0      ; 0.0     ; -45.405             ;
;  clk             ; -35.150 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rstn      ; clk        ; 4.999 ; 5.626 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rstn      ; clk        ; -2.012 ; -2.840 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; clk        ; 10.406 ; 10.460 ; Rise       ; clk             ;
;  ADDR[0]  ; clk        ; 7.560  ; 7.560  ; Rise       ; clk             ;
;  ADDR[1]  ; clk        ; 6.913  ; 6.898  ; Rise       ; clk             ;
;  ADDR[2]  ; clk        ; 7.968  ; 7.862  ; Rise       ; clk             ;
;  ADDR[3]  ; clk        ; 7.332  ; 7.270  ; Rise       ; clk             ;
;  ADDR[4]  ; clk        ; 6.863  ; 6.861  ; Rise       ; clk             ;
;  ADDR[5]  ; clk        ; 7.134  ; 7.099  ; Rise       ; clk             ;
;  ADDR[6]  ; clk        ; 6.867  ; 6.861  ; Rise       ; clk             ;
;  ADDR[7]  ; clk        ; 7.198  ; 7.189  ; Rise       ; clk             ;
;  ADDR[8]  ; clk        ; 6.922  ; 6.900  ; Rise       ; clk             ;
;  ADDR[9]  ; clk        ; 10.406 ; 10.460 ; Rise       ; clk             ;
;  ADDR[10] ; clk        ; 7.249  ; 7.236  ; Rise       ; clk             ;
;  ADDR[11] ; clk        ; 7.848  ; 7.855  ; Rise       ; clk             ;
;  ADDR[12] ; clk        ; 8.803  ; 8.881  ; Rise       ; clk             ;
;  ADDR[13] ; clk        ; 8.544  ; 8.515  ; Rise       ; clk             ;
;  ADDR[14] ; clk        ; 8.178  ; 8.151  ; Rise       ; clk             ;
;  ADDR[15] ; clk        ; 9.601  ; 9.639  ; Rise       ; clk             ;
;  ADDR[16] ; clk        ; 9.587  ; 9.407  ; Rise       ; clk             ;
;  ADDR[17] ; clk        ; 7.341  ; 7.277  ; Rise       ; clk             ;
;  ADDR[18] ; clk        ; 7.387  ; 7.312  ; Rise       ; clk             ;
;  ADDR[19] ; clk        ; 9.004  ; 9.103  ; Rise       ; clk             ;
; adclrc    ; clk        ; 7.129  ; 7.158  ; Rise       ; clk             ;
; bclk      ; clk        ; 6.893  ; 6.868  ; Rise       ; clk             ;
; daclrc    ; clk        ; 7.420  ; 7.465  ; Rise       ; clk             ;
; mclk      ; clk        ; 6.887  ; 6.911  ; Rise       ; clk             ;
; sram_we   ; clk        ; 7.331  ; 7.263  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; clk        ; 3.539 ; 3.610 ; Rise       ; clk             ;
;  ADDR[0]  ; clk        ; 3.874 ; 3.977 ; Rise       ; clk             ;
;  ADDR[1]  ; clk        ; 3.562 ; 3.617 ; Rise       ; clk             ;
;  ADDR[2]  ; clk        ; 4.057 ; 4.149 ; Rise       ; clk             ;
;  ADDR[3]  ; clk        ; 3.745 ; 3.810 ; Rise       ; clk             ;
;  ADDR[4]  ; clk        ; 3.539 ; 3.610 ; Rise       ; clk             ;
;  ADDR[5]  ; clk        ; 3.668 ; 3.729 ; Rise       ; clk             ;
;  ADDR[6]  ; clk        ; 3.542 ; 3.613 ; Rise       ; clk             ;
;  ADDR[7]  ; clk        ; 3.697 ; 3.792 ; Rise       ; clk             ;
;  ADDR[8]  ; clk        ; 3.580 ; 3.632 ; Rise       ; clk             ;
;  ADDR[9]  ; clk        ; 5.500 ; 5.740 ; Rise       ; clk             ;
;  ADDR[10] ; clk        ; 3.745 ; 3.837 ; Rise       ; clk             ;
;  ADDR[11] ; clk        ; 4.034 ; 4.168 ; Rise       ; clk             ;
;  ADDR[12] ; clk        ; 4.734 ; 4.883 ; Rise       ; clk             ;
;  ADDR[13] ; clk        ; 4.373 ; 4.545 ; Rise       ; clk             ;
;  ADDR[14] ; clk        ; 4.183 ; 4.334 ; Rise       ; clk             ;
;  ADDR[15] ; clk        ; 5.094 ; 5.272 ; Rise       ; clk             ;
;  ADDR[16] ; clk        ; 4.790 ; 4.961 ; Rise       ; clk             ;
;  ADDR[17] ; clk        ; 3.741 ; 3.808 ; Rise       ; clk             ;
;  ADDR[18] ; clk        ; 3.757 ; 3.826 ; Rise       ; clk             ;
;  ADDR[19] ; clk        ; 4.816 ; 4.987 ; Rise       ; clk             ;
; adclrc    ; clk        ; 3.739 ; 3.674 ; Rise       ; clk             ;
; bclk      ; clk        ; 3.564 ; 3.613 ; Rise       ; clk             ;
; daclrc    ; clk        ; 3.900 ; 3.817 ; Rise       ; clk             ;
; mclk      ; clk        ; 3.628 ; 3.579 ; Rise       ; clk             ;
; sram_we   ; clk        ; 3.752 ; 3.817 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sram_ce       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_oe       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_we       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_lb       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ub       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adclrc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; daclrc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dacdat        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[19]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; adcdat                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sram_ce       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_oe       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_we       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_lb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_ub       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; adclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; daclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dacdat        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sram_ce       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_we       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; adclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; daclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dacdat        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sram_ce       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_we       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; daclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dacdat        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADDR[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ADDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 295      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 295      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Oct 01 14:29:07 2021
Info: Command: quartus_sta SRAM_TEST -c SRAM_TEST
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SRAM_TEST.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.893
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.893       -35.150 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -45.405 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.574
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.574       -28.424 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -45.405 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.432
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.432        -2.896 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.035 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4684 megabytes
    Info: Processing ended: Fri Oct 01 14:29:14 2021
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:03


