TimeQuest Timing Analyzer report for vgacam
Fri Nov 21 23:27:10 2014
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'final_project_fpga:final_project_fpga|xclk'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'final_project_fpga:final_project_fpga|xclk'
 16. Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'final_project_fpga:final_project_fpga|xclk'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'final_project_fpga:final_project_fpga|xclk'
 36. Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'final_project_fpga:final_project_fpga|xclk'
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Hold: 'clk'
 54. Fast 1200mV 0C Model Hold: 'final_project_fpga:final_project_fpga|xclk'
 55. Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; vgacam                                           ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C5E144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clk                                                ; Base      ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clk }                                                ;
; final_project_fpga:final_project_fpga|xclk         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { final_project_fpga:final_project_fpga|xclk }         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.705 ; 25.19 MHz  ; 0.000 ; 19.852 ; 50.00      ; 27        ; 17          ;       ;        ;           ;            ; false    ; clk    ; vgapll|altpll_component|auto_generated|pll1|inclk[0] ; { vgapll|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                 ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 200.92 MHz  ; 200.92 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 522.19 MHz  ; 402.09 MHz      ; final_project_fpga:final_project_fpga|xclk         ; limit due to minimum period restriction (tmin)                ;
; 1026.69 MHz ; 250.0 MHz       ; clk                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -0.915 ; -8.355        ;
; clk                                                ; 24.026 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 34.728 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clk                                                ; 0.464 ; 0.000         ;
; final_project_fpga:final_project_fpga|xclk         ; 0.465 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.508 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -1.487 ; -31.227       ;
; clk                                                ; 12.291 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.574 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.915 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.835      ;
; -0.915 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.835      ;
; -0.915 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.835      ;
; -0.915 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.835      ;
; -0.915 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.835      ;
; -0.915 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.835      ;
; -0.915 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.835      ;
; -0.915 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.835      ;
; -0.375 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.295      ;
; -0.370 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.290      ;
; -0.369 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.289      ;
; -0.331 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.251      ;
; -0.174 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.094      ;
; -0.173 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.093      ;
; -0.172 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.092      ;
; -0.171 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.091      ;
; -0.171 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.091      ;
; -0.171 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.091      ;
; -0.161 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.081      ;
; -0.130 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.050      ;
; 0.062  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 0.858      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                 ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 24.026 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 25.000       ; -0.082     ; 0.893      ;
; 24.061 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 25.000       ; -0.082     ; 0.858      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.728 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.896      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 34.877 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.747      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.082 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.542      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 4.359      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 35.905 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.719      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.074 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.550      ;
; 36.105 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.520      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.223 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.082     ; 3.401      ;
; 36.254 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.371      ;
; 36.459 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.166      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.603 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.022      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.609 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.016      ;
; 36.614 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.011      ;
; 36.614 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.011      ;
; 36.614 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.011      ;
; 36.614 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.011      ;
; 36.614 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.011      ;
; 36.614 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.011      ;
; 36.614 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.081     ; 3.011      ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                 ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.464 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.482 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.776      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.465 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.758      ;
; 0.696 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 0.988      ;
; 0.699 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.992      ;
; 0.701 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.994      ;
; 0.701 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.994      ;
; 0.724 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.016      ;
; 0.905 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.198      ;
; 0.950 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.242      ;
; 0.950 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.242      ;
; 0.955 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.247      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.508 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.801      ;
; 0.737 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.739 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.753 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.046      ;
; 0.754 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.047      ;
; 0.756 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.049      ;
; 0.757 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.050      ;
; 0.757 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.050      ;
; 0.758 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.051      ;
; 0.762 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.765 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.768 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.061      ;
; 0.769 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.062      ;
; 0.773 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.066      ;
; 0.778 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.071      ;
; 0.778 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.071      ;
; 0.781 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.074      ;
; 0.969 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.262      ;
; 0.973 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.266      ;
; 1.010 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.303      ;
; 1.091 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.100 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.108 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.111 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.404      ;
; 1.116 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.412      ;
; 1.119 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.412      ;
; 1.124 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.129 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.422      ;
; 1.132 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.425      ;
; 1.134 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.142 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.436      ;
; 1.151 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.444      ;
; 1.222 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.515      ;
; 1.231 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.524      ;
; 1.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.242 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.535      ;
; 1.248 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.543      ;
; 1.255 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.551      ;
; 1.263 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.556      ;
; 1.264 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.558      ;
; 1.267 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.560      ;
; 1.272 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.565      ;
; 1.274 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.567      ;
; 1.282 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.575      ;
; 1.283 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.576      ;
; 1.291 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.584      ;
; 1.318 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.611      ;
; 1.319 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.612      ;
; 1.335 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.628      ;
; 1.335 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.628      ;
; 1.335 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.628      ;
; 1.335 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.628      ;
; 1.335 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.628      ;
; 1.335 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.628      ;
; 1.335 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.628      ;
; 1.335 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.628      ;
; 1.339 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.632      ;
; 1.344 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.344 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.344 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.344 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.344 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.344 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.344 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.344 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.344 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.362 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.655      ;
; 1.365 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.658      ;
; 1.371 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.664      ;
; 1.379 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.672      ;
; 1.380 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.673      ;
; 1.388 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.395 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.688      ;
; 1.396 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.689      ;
; 1.398 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.691      ;
; 1.403 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.696      ;
+-------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.462 ; 12.462       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.462 ; 12.462       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.472 ; 12.472       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.527 ; 12.527       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.537 ; 12.537       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.537 ; 12.537       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.574 ; 19.794       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                         ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 2.948  ; 3.068 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; 2.494  ; 2.661 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; 2.635  ; 2.823 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; 2.763  ; 2.923 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; 2.271  ; 2.498 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; -0.174 ; 0.012 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; 2.849  ; 3.026 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; 2.912  ; 3.054 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; 2.948  ; 3.068 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; 3.864  ; 4.131 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; 3.944  ; 4.285 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 0.550  ; 0.381  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; -2.007 ; -2.153 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; -2.158 ; -2.335 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; -2.280 ; -2.431 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; -1.808 ; -2.023 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; 0.550  ; 0.381  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; -2.349 ; -2.504 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; -2.409 ; -2.531 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; -2.443 ; -2.544 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; -3.426 ; -3.614 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; -3.404 ; -3.674 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 8.688  ; 8.556  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 7.916  ; 7.634  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.484  ; 8.421  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 6.695  ; 6.575  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.194  ; 6.964  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 7.318  ; 7.109  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 7.319  ; 7.095  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.306  ; 7.111  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.688  ; 8.556  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 9.090  ; 8.808  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.090  ; 8.808  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 7.720  ; 7.539  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 7.833  ; 7.693  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.404  ; 7.279  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.668  ; 8.285  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 8.645  ; 8.286  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 8.245  ; 8.103  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.402  ; 8.117  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 10.130 ; 9.869  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.098  ; 8.817  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.351  ; 8.105  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 8.150  ; 7.990  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.436  ; 7.311  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 9.328  ; 8.862  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 10.130 ; 9.869  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.860  ; 7.691  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.084  ; 7.837  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 4.723  ;        ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 4.572  ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 12.723 ; 12.362 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 11.514 ; 11.489 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 12.511 ; 12.227 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 10.726 ; 10.381 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 11.227 ; 10.772 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 11.350 ; 10.916 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 11.353 ; 10.900 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 11.334 ; 10.916 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 12.723 ; 12.362 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 12.848 ; 12.330 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 12.848 ; 12.330 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 11.747 ; 11.345 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 11.864 ; 11.499 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 11.437 ; 11.087 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 12.700 ; 12.092 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 12.679 ; 12.091 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 12.273 ; 11.908 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 12.437 ; 11.923 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 6.504  ; 6.360  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 14.164 ; 13.674 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 12.856 ; 12.339 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 12.378 ; 11.911 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 12.181 ; 11.796 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 11.469 ; 11.119 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 13.360 ; 12.669 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 14.164 ; 13.674 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 11.888 ; 11.496 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 12.119 ; 11.643 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 7.765  ; 7.624  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 1.126  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 6.508  ; 6.509  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 1.125  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                             ;
+-----------+--------------------------------------------+--------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+-------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 6.491  ; 6.371 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 7.683  ; 7.410 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.266  ; 8.205 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 6.491  ; 6.371 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 6.970  ; 6.745 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 7.089  ; 6.884 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 7.090  ; 6.871 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.080  ; 6.890 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.461  ; 8.335 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 7.170  ; 7.047 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.810  ; 8.537 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 7.474  ; 7.296 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 7.582  ; 7.444 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.170  ; 7.047 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.384  ; 8.012 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 8.362  ; 8.013 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.978  ; 7.838 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.130  ; 7.852 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 7.202  ; 7.078 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.818  ; 8.546 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.081  ; 7.841 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 7.888  ; 7.730 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.202  ; 7.078 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 9.019  ; 8.567 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 9.846  ; 9.596 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.609  ; 7.442 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 7.824  ; 7.583 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 4.630  ;       ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 4.484 ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 7.018  ; 6.732 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 7.861  ; 7.773 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 8.789  ; 8.565 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 7.018  ; 6.732 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 7.499  ; 7.108 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 7.617  ; 7.246 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 7.620  ; 7.230 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 7.605  ; 7.250 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 8.992  ; 8.695 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 7.699  ; 7.410 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 9.100  ; 8.652 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 7.997  ; 7.656 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 8.109  ; 7.805 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 7.699  ; 7.410 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 8.912  ; 8.374 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 8.892  ; 8.372 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 8.503  ; 8.198 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 8.661  ; 8.212 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 4.508  ; 4.342 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 7.731  ; 7.441 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 9.108  ; 8.661 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 8.604  ; 8.201 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 8.415  ; 8.091 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 7.731  ; 7.441 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 9.547  ; 8.929 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 10.376 ; 9.955 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 8.134  ; 7.802 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 8.355  ; 7.943 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 5.169  ; 5.085 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 0.793  ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 5.131  ; 4.997 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 0.790 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+-------+------------+----------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                  ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 214.5 MHz   ; 214.5 MHz       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 567.54 MHz  ; 402.09 MHz      ; final_project_fpga:final_project_fpga|xclk         ; limit due to minimum period restriction (tmin)                ;
; 1129.94 MHz ; 250.0 MHz       ; clk                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -0.762 ; -6.810        ;
; clk                                                ; 24.115 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 35.043 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clk                                                ; 0.415 ; 0.000         ;
; final_project_fpga:final_project_fpga|xclk         ; 0.418 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.474 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -1.487 ; -31.227       ;
; clk                                                ; 12.298 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.572 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.762 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.693      ;
; -0.762 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.693      ;
; -0.762 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.693      ;
; -0.762 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.693      ;
; -0.762 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.693      ;
; -0.762 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.693      ;
; -0.762 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.693      ;
; -0.762 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.693      ;
; -0.280 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.211      ;
; -0.275 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.206      ;
; -0.274 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.205      ;
; -0.230 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.161      ;
; -0.097 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.028      ;
; -0.074 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.005      ;
; -0.073 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.004      ;
; -0.072 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.003      ;
; -0.071 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.002      ;
; -0.071 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.002      ;
; -0.071 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 1.002      ;
; -0.063 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 0.994      ;
; 0.161  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.071     ; 0.770      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 24.115 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 25.000       ; -0.074     ; 0.813      ;
; 24.158 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 25.000       ; -0.074     ; 0.770      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.590      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.220 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.413      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.404 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.229      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 35.571 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 4.062      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.109 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.524      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.262 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.371      ;
; 36.363 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.271      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.400 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.074     ; 3.233      ;
; 36.540 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.094      ;
; 36.724 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.910      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.834 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.801      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.845 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.790      ;
; 36.853 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.781      ;
; 36.853 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.781      ;
; 36.853 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.781      ;
; 36.853 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.781      ;
; 36.853 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.781      ;
; 36.853 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.781      ;
; 36.853 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.781      ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.415 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.445 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.714      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.418 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 0.684      ;
; 0.623 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 0.889      ;
; 0.646 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 0.912      ;
; 0.647 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 0.913      ;
; 0.648 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 0.914      ;
; 0.649 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 0.915      ;
; 0.838 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.104      ;
; 0.871 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.137      ;
; 0.872 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.138      ;
; 0.877 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.143      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.673      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.673      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.673      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.673      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.673      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.673      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.673      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.071      ; 1.673      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.474 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.742      ;
; 0.685 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.689 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.697 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.965      ;
; 0.703 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.970      ;
; 0.706 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.710 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.713 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.981      ;
; 0.714 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.982      ;
; 0.714 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.982      ;
; 0.715 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.982      ;
; 0.721 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.988      ;
; 0.723 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.990      ;
; 0.727 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.994      ;
; 0.728 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.995      ;
; 0.880 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.148      ;
; 0.891 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.158      ;
; 0.896 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.164      ;
; 1.006 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.009 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.277      ;
; 1.019 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.287      ;
; 1.023 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.290      ;
; 1.023 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.291      ;
; 1.025 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.292      ;
; 1.025 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.293      ;
; 1.029 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.033 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.036 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.304      ;
; 1.037 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.305      ;
; 1.037 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.304      ;
; 1.038 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.305      ;
; 1.040 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.307      ;
; 1.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.308      ;
; 1.041 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.308      ;
; 1.046 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.055 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.322      ;
; 1.061 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.328      ;
; 1.103 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.371      ;
; 1.118 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.386      ;
; 1.124 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.391      ;
; 1.128 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.396      ;
; 1.131 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.399      ;
; 1.134 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.401      ;
; 1.139 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.407      ;
; 1.139 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.407      ;
; 1.141 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.409      ;
; 1.145 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.412      ;
; 1.145 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.413      ;
; 1.146 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.413      ;
; 1.147 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.414      ;
; 1.147 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.415      ;
; 1.148 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.415      ;
; 1.158 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.426      ;
; 1.159 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.426      ;
; 1.160 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.427      ;
; 1.162 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.429      ;
; 1.162 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.430      ;
; 1.168 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.435      ;
; 1.169 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.436      ;
; 1.176 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.444      ;
; 1.177 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.444      ;
; 1.178 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.446      ;
; 1.183 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.450      ;
; 1.225 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.493      ;
; 1.240 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.508      ;
; 1.246 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.513      ;
; 1.250 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.518      ;
; 1.253 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.521      ;
; 1.254 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.522      ;
; 1.256 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.523      ;
; 1.259 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.259 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.259 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.259 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.259 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.259 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.259 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.259 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.261 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.263 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.531      ;
; 1.264 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.264 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.264 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.264 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.264 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.264 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.264 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.264 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.264 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.267 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.534      ;
; 1.267 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.535      ;
; 1.268 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.535      ;
; 1.269 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.537      ;
; 1.281 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.548      ;
+-------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.298 ; 12.514       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.298 ; 12.514       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.299 ; 12.483       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.432 ; 12.432       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.432 ; 12.432       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.453 ; 12.453       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.453 ; 12.453       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.465 ; 12.465       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.534 ; 12.534       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.547 ; 12.547       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.547 ; 12.547       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.568 ; 12.568       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.573 ; 19.789       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.728 ; 19.912       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.843 ; 19.843       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                         ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 2.721  ; 2.693 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; 2.281  ; 2.298 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; 2.407  ; 2.463 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; 2.526  ; 2.552 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; 2.050  ; 2.176 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; -0.103 ; 0.163 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; 2.617  ; 2.657 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; 2.682  ; 2.684 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; 2.721  ; 2.693 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; 3.540  ; 3.660 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; 3.592  ; 3.831 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 0.443  ; 0.196  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; -1.841 ; -1.846 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; -1.977 ; -2.030 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; -2.091 ; -2.115 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; -1.634 ; -1.754 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; 0.443  ; 0.196  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; -2.164 ; -2.192 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; -2.226 ; -2.218 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; -2.264 ; -2.226 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; -3.168 ; -3.196 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; -3.130 ; -3.256 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 8.352  ; 8.124  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 7.602  ; 7.131  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.166  ; 7.977  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 6.385  ; 6.163  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 6.879  ; 6.498  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 6.964  ; 6.680  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 6.958  ; 6.669  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 6.978  ; 6.658  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.352  ; 8.124  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 8.706  ; 8.200  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.706  ; 8.200  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 7.389  ; 7.011  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 7.468  ; 7.182  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.072  ; 6.782  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.287  ; 7.722  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 8.250  ; 7.717  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.842  ; 7.557  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.013  ; 7.571  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 9.734  ; 9.305  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.715  ; 8.211  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.007  ; 7.516  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 7.803  ; 7.421  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.104  ; 6.814  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.937  ; 8.240  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 9.734  ; 9.305  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.483  ; 7.180  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 7.714  ; 7.317  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 4.645  ;        ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 4.347  ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 12.457 ; 11.737 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 10.970 ; 11.066 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 12.253 ; 11.591 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 10.482 ; 9.776  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 10.980 ; 10.115 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 11.062 ; 10.294 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 11.061 ; 10.281 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 11.069 ; 10.271 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 12.457 ; 11.737 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 12.502 ; 11.556 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 12.502 ; 11.556 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 11.476 ; 10.625 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 11.565 ; 10.795 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 11.173 ; 10.399 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 12.385 ; 11.336 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 12.353 ; 11.329 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 11.933 ; 11.170 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 12.118 ; 11.184 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 6.385  ; 6.178  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 13.837 ; 12.917 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 12.511 ; 11.567 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 12.094 ; 11.130 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 11.900 ; 11.034 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 11.205 ; 10.431 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 13.035 ; 11.854 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 13.837 ; 12.917 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 11.574 ; 10.793 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 11.819 ; 10.930 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 7.591  ; 7.290  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 1.409  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 6.381  ; 6.319  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 1.401  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                             ;
+-----------+--------------------------------------------+--------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+-------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 6.200  ; 5.983 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 7.383  ; 6.929 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 7.967  ; 7.786 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 6.200  ; 5.983 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 6.674  ; 6.304 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 6.756  ; 6.479 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 6.750  ; 6.468 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 6.771  ; 6.461 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.146  ; 7.927 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 6.858  ; 6.576 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.443  ; 7.956 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 7.163  ; 6.795 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 7.239  ; 6.959 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 6.858  ; 6.576 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.024  ; 7.479 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 7.989  ; 7.474 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.598  ; 7.320 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 7.763  ; 7.334 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 6.890  ; 6.608 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.453  ; 7.967 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 7.757  ; 7.282 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 7.562  ; 7.191 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 6.890  ; 6.608 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.650  ; 7.976 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 9.473  ; 9.060 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.253  ; 6.959 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 7.476  ; 7.090 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 4.555  ;       ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 4.268 ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 6.959  ; 6.510 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 7.697  ; 7.553 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 8.717  ; 8.314 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 6.959  ; 6.510 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 7.437  ; 6.834 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 7.516  ; 7.007 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 7.515  ; 6.994 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 7.524  ; 6.988 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 8.912  ; 8.454 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 7.621  ; 7.106 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 8.936  ; 8.265 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 7.913  ; 7.323 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 7.998  ; 7.486 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 7.621  ; 7.106 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 8.784  ; 8.007 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 8.754  ; 8.000 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 8.351  ; 7.847 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 8.529  ; 7.861 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 4.581  ; 4.300 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 7.653  ; 7.138 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 8.946  ; 8.276 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 8.507  ; 7.810 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 8.321  ; 7.718 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 7.653  ; 7.138 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 9.410  ; 8.504 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 10.238 ; 9.586 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 8.006  ; 7.486 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 8.242  ; 7.617 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 5.198  ; 4.949 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 1.117  ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 5.161  ; 4.901 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 1.108 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; 0.192  ; 0.000         ;
; clk                                                ; 24.583 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 37.570 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clk                                                ; 0.193 ; 0.000         ;
; final_project_fpga:final_project_fpga|xclk         ; 0.194 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.206 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -1.000 ; -21.000       ;
; clk                                                ; 11.938 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.649 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.192 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.759      ;
; 0.192 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.759      ;
; 0.192 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.759      ;
; 0.192 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.759      ;
; 0.192 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.759      ;
; 0.192 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.759      ;
; 0.192 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.759      ;
; 0.192 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.759      ;
; 0.411 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.540      ;
; 0.417 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.534      ;
; 0.417 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.534      ;
; 0.435 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.516      ;
; 0.483 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.468      ;
; 0.497 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.454      ;
; 0.510 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.441      ;
; 0.511 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.440      ;
; 0.513 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.438      ;
; 0.513 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.438      ;
; 0.513 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.438      ;
; 0.514 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.437      ;
; 0.592 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 24.583 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 25.000       ; -0.037     ; 0.367      ;
; 24.591 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 25.000       ; -0.037     ; 0.359      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.570 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.085      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.649 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 2.006      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.768 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.887      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 37.820 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.835      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.030 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.625      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.118 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.537      ;
; 38.174 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.481      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.197 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.458      ;
; 38.253 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.402      ;
; 38.357 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.298      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.424 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.231      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.429 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.227      ;
; 38.432 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.224      ;
; 38.432 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.224      ;
; 38.432 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.224      ;
; 38.432 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.224      ;
; 38.432 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.224      ;
; 38.432 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.224      ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.196 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.194 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.314      ;
; 0.263 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.383      ;
; 0.267 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.388      ;
; 0.270 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.390      ;
; 0.273 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.393      ;
; 0.337 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.457      ;
; 0.347 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.467      ;
; 0.347 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.467      ;
; 0.352 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.472      ;
; 0.632 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.752      ;
; 0.632 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.752      ;
; 0.632 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.752      ;
; 0.632 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.752      ;
; 0.632 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.752      ;
; 0.632 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.752      ;
; 0.632 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.752      ;
; 0.632 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.752      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.206 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.327      ;
; 0.293 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.300 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.304 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.374 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.494      ;
; 0.376 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.497      ;
; 0.385 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.506      ;
; 0.442 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.449 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.570      ;
; 0.451 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.571      ;
; 0.452 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.455 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.470 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.596      ;
; 0.505 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.626      ;
; 0.508 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.512 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.633      ;
; 0.514 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.634      ;
; 0.515 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.528 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.649      ;
; 0.531 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.655      ;
; 0.534 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.655      ;
; 0.536 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.658      ;
; 0.537 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.658      ;
; 0.539 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.659      ;
; 0.539 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.659      ;
; 0.542 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.662      ;
; 0.571 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.692      ;
; 0.574 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.695      ;
; 0.578 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.699      ;
; 0.580 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.700      ;
; 0.581 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.702      ;
; 0.584 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
+-------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.123 ; 12.123       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.125 ; 12.125       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.142 ; 12.142       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.142 ; 12.142       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.659 ; 12.875       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.659 ; 12.875       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.858 ; 12.858       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.858 ; 12.858       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.875 ; 12.875       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.877 ; 12.877       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.881 ; 12.881       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.881 ; 12.881       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
; 23.000 ; 25.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 23.000 ; 25.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                         ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 1.350  ; 1.952 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; 1.153  ; 1.728 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; 1.203  ; 1.764 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; 1.236  ; 1.804 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; 1.053  ; 1.595 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; -0.075 ; 0.264 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; 1.333  ; 1.925 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; 1.343  ; 1.942 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; 1.350  ; 1.952 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; 1.792  ; 2.425 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; 1.818  ; 2.416 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 0.233  ; -0.100 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; -0.940 ; -1.502 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; -0.993 ; -1.548 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; -1.025 ; -1.587 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; -0.849 ; -1.386 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; 0.233  ; -0.100 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; -1.114 ; -1.693 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; -1.124 ; -1.709 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; -1.131 ; -1.718 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; -1.579 ; -2.203 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; -1.562 ; -2.172 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 4.289 ; 4.430 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 3.623 ; 3.779 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.210 ; 4.377 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.131 ; 3.220 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.305 ; 3.403 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 3.422 ; 3.510 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 3.412 ; 3.506 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.395 ; 3.507 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.289 ; 4.430 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 4.125 ; 4.372 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.125 ; 4.372 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 3.565 ; 3.709 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.634 ; 3.785 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.432 ; 3.558 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 3.950 ; 4.124 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 3.918 ; 4.085 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.851 ; 4.066 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 3.849 ; 4.015 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 4.881 ; 5.106 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.151 ; 4.391 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 3.830 ; 4.005 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.760 ; 3.923 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.464 ; 3.593 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 4.235 ; 4.435 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 4.881 ; 5.106 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.651 ; 3.804 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 3.727 ; 3.877 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 2.255 ;       ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;       ; 2.428 ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 5.726 ; 6.096 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 5.245 ; 5.123 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 5.642 ; 6.040 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 4.564 ; 4.886 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 4.739 ; 5.071 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 4.857 ; 5.173 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 4.848 ; 5.172 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 4.828 ; 5.171 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 5.726 ; 6.096 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 5.469 ; 5.914 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 5.469 ; 5.914 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 4.997 ; 5.372 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 5.067 ; 5.451 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 4.866 ; 5.226 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 5.385 ; 5.787 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 5.354 ; 5.751 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 5.284 ; 5.730 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 5.286 ; 5.681 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 2.919 ; 2.962 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 6.317 ; 6.772 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 5.495 ; 5.933 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 5.262 ; 5.668 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 5.193 ; 5.589 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 4.898 ; 5.261 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 5.670 ; 6.098 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 6.317 ; 6.772 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 5.084 ; 5.468 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 5.164 ; 5.543 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 3.424 ; 3.550 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 0.586 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 2.925 ; 3.030 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;       ; 0.599 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 3.040 ; 3.124 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 3.524 ; 3.674 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.113 ; 4.275 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.040 ; 3.124 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.207 ; 3.301 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 3.320 ; 3.403 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 3.310 ; 3.399 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.296 ; 3.403 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.189 ; 4.326 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 3.329 ; 3.448 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.006 ; 4.244 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 3.456 ; 3.593 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.523 ; 3.666 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.329 ; 3.448 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 3.826 ; 3.992 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 3.795 ; 3.954 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.731 ; 3.935 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 3.730 ; 3.887 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 3.360 ; 3.482 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.032 ; 4.263 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 3.711 ; 3.879 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.644 ; 3.800 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.360 ; 3.482 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 4.100 ; 4.291 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 4.757 ; 4.974 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.539 ; 3.685 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 3.612 ; 3.755 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 2.216 ;       ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;       ; 2.383 ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 3.086 ; 3.244 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 3.603 ; 3.629 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 4.158 ; 4.392 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 3.086 ; 3.244 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 3.255 ; 3.423 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 3.368 ; 3.520 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 3.360 ; 3.519 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 3.342 ; 3.521 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 4.239 ; 4.446 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 3.377 ; 3.570 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 3.976 ; 4.250 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 3.501 ; 3.710 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 3.569 ; 3.786 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 3.377 ; 3.570 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 3.874 ; 4.109 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 3.845 ; 4.074 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 3.777 ; 4.053 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 3.780 ; 4.007 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 2.001 ; 2.098 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 3.408 ; 3.604 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 4.002 ; 4.269 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 3.756 ; 3.996 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 3.690 ; 3.920 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 3.408 ; 3.604 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 4.148 ; 4.408 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 4.807 ; 5.094 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 3.585 ; 3.803 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 3.662 ; 3.875 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 2.286 ; 2.455 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 2.285 ; 2.415 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                               ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; -0.915 ; 0.193 ; N/A      ; N/A     ; -1.487              ;
;  clk                                                ; 24.026 ; 0.193 ; N/A      ; N/A     ; 11.938              ;
;  final_project_fpga:final_project_fpga|xclk         ; -0.915 ; 0.194 ; N/A      ; N/A     ; -1.487              ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 34.728 ; 0.206 ; N/A      ; N/A     ; 19.572              ;
; Design-wide TNS                                     ; -8.355 ; 0.0   ; 0.0      ; 0.0     ; -31.227             ;
;  clk                                                ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  final_project_fpga:final_project_fpga|xclk         ; -8.355 ; 0.000 ; N/A      ; N/A     ; -31.227             ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                         ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 2.948  ; 3.068 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; 2.494  ; 2.661 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; 2.635  ; 2.823 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; 2.763  ; 2.923 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; 2.271  ; 2.498 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; -0.075 ; 0.264 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; 2.849  ; 3.026 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; 2.912  ; 3.054 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; 2.948  ; 3.068 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; 3.864  ; 4.131 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; 3.944  ; 4.285 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 0.550  ; 0.381  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; -0.940 ; -1.502 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; -0.993 ; -1.548 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; -1.025 ; -1.587 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; -0.849 ; -1.386 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; 0.550  ; 0.381  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; -1.114 ; -1.693 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; -1.124 ; -1.709 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; -1.131 ; -1.718 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; -1.579 ; -2.203 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; -1.562 ; -2.172 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 8.688  ; 8.556  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 7.916  ; 7.634  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.484  ; 8.421  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 6.695  ; 6.575  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.194  ; 6.964  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 7.318  ; 7.109  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 7.319  ; 7.095  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.306  ; 7.111  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.688  ; 8.556  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 9.090  ; 8.808  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.090  ; 8.808  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 7.720  ; 7.539  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 7.833  ; 7.693  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.404  ; 7.279  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.668  ; 8.285  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 8.645  ; 8.286  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 8.245  ; 8.103  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.402  ; 8.117  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 10.130 ; 9.869  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.098  ; 8.817  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.351  ; 8.105  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 8.150  ; 7.990  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.436  ; 7.311  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 9.328  ; 8.862  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 10.130 ; 9.869  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.860  ; 7.691  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.084  ; 7.837  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 4.723  ;        ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 4.572  ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 12.723 ; 12.362 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 11.514 ; 11.489 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 12.511 ; 12.227 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 10.726 ; 10.381 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 11.227 ; 10.772 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 11.350 ; 10.916 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 11.353 ; 10.900 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 11.334 ; 10.916 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 12.723 ; 12.362 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 12.848 ; 12.330 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 12.848 ; 12.330 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 11.747 ; 11.345 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 11.864 ; 11.499 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 11.437 ; 11.087 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 12.700 ; 12.092 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 12.679 ; 12.091 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 12.273 ; 11.908 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 12.437 ; 11.923 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 6.504  ; 6.360  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 14.164 ; 13.674 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 12.856 ; 12.339 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 12.378 ; 11.911 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 12.181 ; 11.796 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 11.469 ; 11.119 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 13.360 ; 12.669 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 14.164 ; 13.674 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 11.888 ; 11.496 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 12.119 ; 11.643 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 7.765  ; 7.624  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 1.409  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 6.508  ; 6.509  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 1.401  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 3.040 ; 3.124 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 3.524 ; 3.674 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.113 ; 4.275 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.040 ; 3.124 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.207 ; 3.301 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 3.320 ; 3.403 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 3.310 ; 3.399 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.296 ; 3.403 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.189 ; 4.326 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 3.329 ; 3.448 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.006 ; 4.244 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 3.456 ; 3.593 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.523 ; 3.666 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.329 ; 3.448 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 3.826 ; 3.992 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 3.795 ; 3.954 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.731 ; 3.935 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 3.730 ; 3.887 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 3.360 ; 3.482 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.032 ; 4.263 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 3.711 ; 3.879 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.644 ; 3.800 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.360 ; 3.482 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 4.100 ; 4.291 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 4.757 ; 4.974 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.539 ; 3.685 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 3.612 ; 3.755 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 2.216 ;       ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;       ; 2.383 ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 3.086 ; 3.244 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 3.603 ; 3.629 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 4.158 ; 4.392 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 3.086 ; 3.244 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 3.255 ; 3.423 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 3.368 ; 3.520 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 3.360 ; 3.519 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 3.342 ; 3.521 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 4.239 ; 4.446 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 3.377 ; 3.570 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 3.976 ; 4.250 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 3.501 ; 3.710 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 3.569 ; 3.786 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 3.377 ; 3.570 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 3.874 ; 4.109 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 3.845 ; 4.074 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 3.777 ; 4.053 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 3.780 ; 4.007 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 2.001 ; 2.098 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 3.408 ; 3.604 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 4.002 ; 4.269 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 3.756 ; 3.996 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 3.690 ; 3.920 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 3.408 ; 3.604 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 4.148 ; 4.408 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 4.807 ; 5.094 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 3.585 ; 3.803 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 3.662 ; 3.875 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 2.286 ; 2.455 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 2.285 ; 2.415 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; xclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vgaclk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync_b        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; href                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vref                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; xclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; xclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk                                                ; clk                                                ; 2        ; 0        ; 0        ; 0        ;
; final_project_fpga:final_project_fpga|xclk         ; final_project_fpga:final_project_fpga|xclk         ; 21       ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 347      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk                                                ; clk                                                ; 2        ; 0        ; 0        ; 0        ;
; final_project_fpga:final_project_fpga|xclk         ; final_project_fpga:final_project_fpga|xclk         ; 21       ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 347      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 466   ; 466  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Fri Nov 21 23:27:00 2014
Info: Command: quartus_sta vgacam -c vgacam
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vgacam.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 25.000 -waveform {0.000 12.500} -name clk clk
    Info (332110): create_generated_clock -source {vgapll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 27 -multiply_by 17 -duty_cycle 50.00 -name {vgapll|altpll_component|auto_generated|pll1|clk[0]} {vgapll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name final_project_fpga:final_project_fpga|xclk final_project_fpga:final_project_fpga|xclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.915
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.915        -8.355 final_project_fpga:final_project_fpga|xclk 
    Info (332119):    24.026         0.000 clk 
    Info (332119):    34.728         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.464
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.464         0.000 clk 
    Info (332119):     0.465         0.000 final_project_fpga:final_project_fpga|xclk 
    Info (332119):     0.508         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -31.227 final_project_fpga:final_project_fpga|xclk 
    Info (332119):    12.291         0.000 clk 
    Info (332119):    19.574         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.762
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.762        -6.810 final_project_fpga:final_project_fpga|xclk 
    Info (332119):    24.115         0.000 clk 
    Info (332119):    35.043         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.415
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.415         0.000 clk 
    Info (332119):     0.418         0.000 final_project_fpga:final_project_fpga|xclk 
    Info (332119):     0.474         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -31.227 final_project_fpga:final_project_fpga|xclk 
    Info (332119):    12.298         0.000 clk 
    Info (332119):    19.572         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.192         0.000 final_project_fpga:final_project_fpga|xclk 
    Info (332119):    24.583         0.000 clk 
    Info (332119):    37.570         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.193         0.000 clk 
    Info (332119):     0.194         0.000 final_project_fpga:final_project_fpga|xclk 
    Info (332119):     0.206         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -21.000 final_project_fpga:final_project_fpga|xclk 
    Info (332119):    11.938         0.000 clk 
    Info (332119):    19.649         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 352 megabytes
    Info: Processing ended: Fri Nov 21 23:27:10 2014
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:05


