TimeQuest Timing Analyzer report for Lab2
Wed Feb 26 20:29:39 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'Write_reg[0]'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'Write_reg[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'Write_reg[0]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Board Trace Model Assignments
 55. Input Transition Times
 56. Signal Integrity Metrics (Slow 1200mv 0c Model)
 57. Signal Integrity Metrics (Slow 1200mv 85c Model)
 58. Signal Integrity Metrics (Fast 1200mv 0c Model)
 59. Clock Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Lab2                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Write_reg[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Write_reg[0] } ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; Write_reg[0] ; -3.000 ; -3.000                    ;
+--------------+--------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Write_reg[0]'                                                                                                            ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Write_reg[0] ; Rise       ; Write_reg[0]                                                                 ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~5clkctrl|inclk[0]                                       ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~5clkctrl|outclk                                         ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG2|int_q~0|datad                                  ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG6|int_q~0|datad                                  ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG5|int_q~0|datad                                  ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG0|int_q~0|datac                                  ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG3|int_q~0|datac                                  ;
; 0.287  ; 0.287        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG1|int_q~0|datac                                  ;
; 0.288  ; 0.288        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG4|int_q~0|datac                                  ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG7|int_q~0|datad                                  ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.293  ; 0.293        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.295  ; 0.295        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.302  ; 0.302        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG2|int_q~0|datac                                  ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG6|int_q~0|datac                                  ;
; 0.309  ; 0.309        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.309  ; 0.309        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~7clkctrl|inclk[0]                                       ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~7clkctrl|outclk                                         ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG0|int_q~0|datac                                  ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG1|int_q~0|datad                                  ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG4|int_q~0|datad                                  ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG5|int_q~0|datad                                  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG3|int_q~0|datad                                  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG7|int_q~0|datad                                  ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG0|int_q~0|datad                                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG6|int_q~0|datad                                  ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG7|int_q~0|datad                                  ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG2|int_q~0|datad                                  ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG3|int_q~0|datad                                  ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG4|int_q~0|datad                                  ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG1|int_q~0|datad                                  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG5|int_q~0|datad                                  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG3|int_q~0|datad                                  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG5|int_q~0|datad                                  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG0|int_q~0|datad                                  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG1|int_q~0|datad                                  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG4|int_q~0|datad                                  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG2|int_q~0|datad                                  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG2|int_q~0|datac                                  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG3|int_q~0|datad                                  ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG6|int_q~0|datad                                  ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG6|int_q~0|datad                                  ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG0|int_q~0|datad                                  ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG4|int_q~0|datad                                  ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG7|int_q~0|datad                                  ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG7|int_q~0|datad                                  ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG5|int_q~0|datac                                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG0|int_q~0|datac                                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~0clkctrl|inclk[0]                                       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~0clkctrl|outclk                                         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG4|int_q~0|datac                                  ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG1|int_q~0|datac                                  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG5|int_q~0|datac                                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG7|int_q~0|datac                                  ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~6clkctrl|inclk[0]                                       ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~6clkctrl|outclk                                         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~1clkctrl|inclk[0]                                       ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~1clkctrl|outclk                                         ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~2clkctrl|inclk[0]                                       ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~2clkctrl|outclk                                         ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG4|int_q~0 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; write_data[*]  ; Write_reg[0] ; 1.275 ; 1.561 ; Rise       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.698 ; 1.056 ; Rise       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.762 ; 1.173 ; Rise       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 0.496 ; 0.843 ; Rise       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 1.082 ; 1.387 ; Rise       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 0.369 ; 0.748 ; Rise       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.372 ; 0.739 ; Rise       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.637 ; 0.985 ; Rise       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 1.275 ; 1.561 ; Rise       ; Write_reg[0]    ;
; write_data[*]  ; Write_reg[0] ; 0.861 ; 1.257 ; Fall       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.674 ; 1.021 ; Fall       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.861 ; 1.257 ; Fall       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 0.385 ; 0.777 ; Fall       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 0.761 ; 1.065 ; Fall       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 0.360 ; 0.749 ; Fall       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.379 ; 0.762 ; Fall       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.530 ; 0.890 ; Fall       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 0.731 ; 1.067 ; Fall       ; Write_reg[0]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; write_data[*]  ; Write_reg[0] ; 1.087 ; 0.731 ; Rise       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.657 ; 0.305 ; Rise       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.740 ; 0.410 ; Rise       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 1.012 ; 0.627 ; Rise       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 0.521 ; 0.223 ; Rise       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 1.087 ; 0.731 ; Rise       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.995 ; 0.649 ; Rise       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.906 ; 0.547 ; Rise       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 0.494 ; 0.171 ; Rise       ; Write_reg[0]    ;
; write_data[*]  ; Write_reg[0] ; 3.786 ; 3.419 ; Fall       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 3.234 ; 2.881 ; Fall       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 2.826 ; 2.424 ; Fall       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 3.257 ; 2.908 ; Fall       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 2.726 ; 2.415 ; Fall       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 3.786 ; 3.419 ; Fall       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 3.715 ; 3.356 ; Fall       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 3.337 ; 2.979 ; Fall       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 3.011 ; 2.668 ; Fall       ; Write_reg[0]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; read_o_1[*]  ; Write_reg[0] ; 11.429 ; 11.370 ; Rise       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 10.808 ; 10.722 ; Rise       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 11.408 ; 11.370 ; Rise       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 11.001 ; 10.935 ; Rise       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 11.201 ; 11.221 ; Rise       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 10.824 ; 10.770 ; Rise       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 10.766 ; 10.745 ; Rise       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 11.429 ; 11.348 ; Rise       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 10.539 ; 10.499 ; Rise       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 13.167 ; 13.295 ; Rise       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 10.838 ; 10.847 ; Rise       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 13.167 ; 13.295 ; Rise       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 11.237 ; 11.113 ; Rise       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 11.215 ; 11.210 ; Rise       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 11.196 ; 11.116 ; Rise       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 10.720 ; 10.671 ; Rise       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 11.605 ; 11.482 ; Rise       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 11.578 ; 11.447 ; Rise       ; Write_reg[0]    ;
; read_o_1[*]  ; Write_reg[0] ; 13.312 ; 13.226 ; Fall       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 13.312 ; 13.226 ; Fall       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 12.451 ; 12.371 ; Fall       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 12.297 ; 12.174 ; Fall       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 13.024 ; 12.974 ; Fall       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 13.010 ; 13.024 ; Fall       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 12.838 ; 12.813 ; Fall       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 12.754 ; 12.720 ; Fall       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 13.234 ; 13.194 ; Fall       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 13.955 ; 13.945 ; Fall       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 12.836 ; 12.744 ; Fall       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 13.955 ; 13.945 ; Fall       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 13.213 ; 13.098 ; Fall       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 13.006 ; 12.962 ; Fall       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 13.206 ; 13.159 ; Fall       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 12.787 ; 12.738 ; Fall       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 13.852 ; 13.701 ; Fall       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 13.837 ; 13.706 ; Fall       ; Write_reg[0]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; read_o_1[*]  ; Write_reg[0] ; 8.910  ; 8.772  ; Rise       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 8.910  ; 8.772  ; Rise       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 9.793  ; 9.706  ; Rise       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 9.036  ; 8.934  ; Rise       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 10.140 ; 10.098 ; Rise       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 9.453  ; 9.403  ; Rise       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 9.229  ; 9.114  ; Rise       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 9.372  ; 9.259  ; Rise       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 9.554  ; 9.501  ; Rise       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 8.839  ; 8.713  ; Rise       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 8.993  ; 8.889  ; Rise       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 10.842 ; 10.827 ; Rise       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 9.895  ; 9.746  ; Rise       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 10.216 ; 10.185 ; Rise       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 9.924  ; 9.854  ; Rise       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 8.839  ; 8.713  ; Rise       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 10.256 ; 10.059 ; Rise       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 10.419 ; 10.269 ; Rise       ; Write_reg[0]    ;
; read_o_1[*]  ; Write_reg[0] ; 9.210  ; 9.133  ; Fall       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 9.868  ; 9.782  ; Fall       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 9.890  ; 9.830  ; Fall       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 9.760  ; 9.648  ; Fall       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 9.883  ; 9.840  ; Fall       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 9.210  ; 9.133  ; Fall       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 9.528  ; 9.464  ; Fall       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 9.947  ; 9.810  ; Fall       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 10.002 ; 9.945  ; Fall       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 9.104  ; 8.995  ; Fall       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 9.647  ; 9.582  ; Fall       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 11.461 ; 11.562 ; Fall       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 9.629  ; 9.493  ; Fall       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 9.749  ; 9.715  ; Fall       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 9.276  ; 9.160  ; Fall       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 9.104  ; 8.995  ; Fall       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 10.133 ; 10.001 ; Fall       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 10.693 ; 10.581 ; Fall       ; Write_reg[0]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; Read_reg_1[0] ; read_o_1[0] ; 9.975  ; 9.889  ; 10.367 ; 10.281 ;
; Read_reg_1[0] ; read_o_1[1] ; 10.079 ; 10.027 ; 10.450 ; 10.412 ;
; Read_reg_1[0] ; read_o_1[2] ; 11.043 ; 10.986 ; 11.385 ; 11.286 ;
; Read_reg_1[0] ; read_o_1[3] ; 9.669  ; 9.640  ; 10.061 ; 10.023 ;
; Read_reg_1[0] ; read_o_1[4] ; 9.488  ; 9.486  ; 9.917  ; 9.915  ;
; Read_reg_1[0] ; read_o_1[5] ; 9.025  ; 8.977  ; 9.339  ; 9.329  ;
; Read_reg_1[0] ; read_o_1[6] ; 11.309 ; 11.228 ; 11.681 ; 11.586 ;
; Read_reg_1[0] ; read_o_1[7] ; 10.195 ; 10.150 ; 10.549 ; 10.495 ;
; Read_reg_1[1] ; read_o_1[0] ; 9.464  ; 9.378  ; 9.826  ; 9.721  ;
; Read_reg_1[1] ; read_o_1[1] ; 9.803  ; 9.765  ; 10.210 ; 10.149 ;
; Read_reg_1[1] ; read_o_1[2] ; 9.710  ; 9.639  ; 10.116 ; 10.059 ;
; Read_reg_1[1] ; read_o_1[3] ; 9.163  ; 9.132  ; 9.492  ; 9.499  ;
; Read_reg_1[1] ; read_o_1[4] ; 9.732  ; 9.675  ; 10.067 ; 10.019 ;
; Read_reg_1[1] ; read_o_1[5] ; 9.838  ; 9.840  ; 10.240 ; 10.153 ;
; Read_reg_1[1] ; read_o_1[6] ; 10.240 ; 10.159 ; 10.651 ; 10.570 ;
; Read_reg_1[1] ; read_o_1[7] ; 9.554  ; 9.520  ; 9.971  ; 9.899  ;
; Read_reg_1[2] ; read_o_1[0] ; 8.383  ; 8.275  ; 8.755  ; 8.684  ;
; Read_reg_1[2] ; read_o_1[1] ; 8.878  ; 8.773  ; 9.224  ; 9.110  ;
; Read_reg_1[2] ; read_o_1[2] ; 7.889  ; 7.796  ; 8.286  ; 8.184  ;
; Read_reg_1[2] ; read_o_1[3] ; 8.564  ; 8.468  ; 8.944  ; 8.839  ;
; Read_reg_1[2] ; read_o_1[4] ; 8.042  ; 7.963  ; 8.442  ; 8.354  ;
; Read_reg_1[2] ; read_o_1[5] ; 8.176  ; 8.076  ; 8.532  ; 8.466  ;
; Read_reg_1[2] ; read_o_1[6] ; 8.144  ; 8.034  ; 8.541  ; 8.422  ;
; Read_reg_1[2] ; read_o_1[7] ; 8.224  ; 8.123  ; 8.623  ; 8.513  ;
; Read_reg_2[0] ; read_o_2[0] ; 9.158  ; 9.057  ; 9.534  ; 9.442  ;
; Read_reg_2[0] ; read_o_2[1] ; 10.554 ; 10.682 ; 10.957 ; 10.985 ;
; Read_reg_2[0] ; read_o_2[2] ; 10.441 ; 10.317 ; 10.770 ; 10.646 ;
; Read_reg_2[0] ; read_o_2[3] ; 9.566  ; 9.599  ; 9.976  ; 9.904  ;
; Read_reg_2[0] ; read_o_2[4] ; 9.414  ; 9.312  ; 9.747  ; 9.676  ;
; Read_reg_2[0] ; read_o_2[5] ; 9.632  ; 9.583  ; 10.002 ; 9.953  ;
; Read_reg_2[0] ; read_o_2[6] ; 10.855 ; 10.777 ; 11.198 ; 11.040 ;
; Read_reg_2[0] ; read_o_2[7] ; 9.911  ; 9.786  ; 10.216 ; 10.105 ;
; Read_reg_2[1] ; read_o_2[0] ; 9.621  ; 9.616  ; 9.995  ; 10.004 ;
; Read_reg_2[1] ; read_o_2[1] ; 10.904 ; 10.991 ; 11.298 ; 11.376 ;
; Read_reg_2[1] ; read_o_2[2] ; 10.285 ; 10.161 ; 10.657 ; 10.533 ;
; Read_reg_2[1] ; read_o_2[3] ; 9.652  ; 9.617  ; 10.051 ; 10.007 ;
; Read_reg_2[1] ; read_o_2[4] ; 9.743  ; 9.732  ; 10.108 ; 10.135 ;
; Read_reg_2[1] ; read_o_2[5] ; 8.768  ; 8.719  ; 9.149  ; 9.100  ;
; Read_reg_2[1] ; read_o_2[6] ; 10.700 ; 10.605 ; 11.056 ; 10.979 ;
; Read_reg_2[1] ; read_o_2[7] ; 10.572 ; 10.447 ; 10.966 ; 10.841 ;
; Read_reg_2[2] ; read_o_2[0] ; 8.040  ; 7.953  ; 8.399  ; 8.349  ;
; Read_reg_2[2] ; read_o_2[1] ; 10.262 ; 10.257 ; 10.581 ; 10.613 ;
; Read_reg_2[2] ; read_o_2[2] ; 9.581  ; 9.440  ; 9.870  ; 9.767  ;
; Read_reg_2[2] ; read_o_2[3] ; 8.567  ; 8.480  ; 8.927  ; 8.831  ;
; Read_reg_2[2] ; read_o_2[4] ; 8.374  ; 8.277  ; 8.737  ; 8.678  ;
; Read_reg_2[2] ; read_o_2[5] ; 8.247  ; 8.244  ; 8.650  ; 8.470  ;
; Read_reg_2[2] ; read_o_2[6] ; 9.270  ; 9.151  ; 9.588  ; 9.506  ;
; Read_reg_2[2] ; read_o_2[7] ; 9.779  ; 9.608  ; 10.112 ; 9.932  ;
+---------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+---------------+-------------+-------+-------+--------+--------+
; Input Port    ; Output Port ; RR    ; RF    ; FR     ; FF     ;
+---------------+-------------+-------+-------+--------+--------+
; Read_reg_1[0] ; read_o_1[0] ; 8.716 ; 8.630 ; 9.103  ; 9.057  ;
; Read_reg_1[0] ; read_o_1[1] ; 9.369 ; 9.286 ; 9.717  ; 9.676  ;
; Read_reg_1[0] ; read_o_1[2] ; 9.432 ; 9.374 ; 9.773  ; 9.723  ;
; Read_reg_1[0] ; read_o_1[3] ; 8.774 ; 8.707 ; 9.156  ; 9.081  ;
; Read_reg_1[0] ; read_o_1[4] ; 8.428 ; 8.367 ; 8.806  ; 8.780  ;
; Read_reg_1[0] ; read_o_1[5] ; 8.162 ; 8.092 ; 8.470  ; 8.435  ;
; Read_reg_1[0] ; read_o_1[6] ; 9.488 ; 9.374 ; 9.816  ; 9.740  ;
; Read_reg_1[0] ; read_o_1[7] ; 9.338 ; 9.257 ; 9.684  ; 9.595  ;
; Read_reg_1[1] ; read_o_1[0] ; 8.455 ; 8.345 ; 8.778  ; 8.666  ;
; Read_reg_1[1] ; read_o_1[1] ; 8.831 ; 8.722 ; 9.193  ; 9.148  ;
; Read_reg_1[1] ; read_o_1[2] ; 8.358 ; 8.300 ; 8.752  ; 8.681  ;
; Read_reg_1[1] ; read_o_1[3] ; 8.212 ; 8.144 ; 8.533  ; 8.498  ;
; Read_reg_1[1] ; read_o_1[4] ; 8.098 ; 8.043 ; 8.414  ; 8.397  ;
; Read_reg_1[1] ; read_o_1[5] ; 8.591 ; 8.504 ; 8.962  ; 8.867  ;
; Read_reg_1[1] ; read_o_1[6] ; 8.838 ; 8.759 ; 9.173  ; 9.127  ;
; Read_reg_1[1] ; read_o_1[7] ; 8.595 ; 8.522 ; 8.994  ; 8.963  ;
; Read_reg_1[2] ; read_o_1[0] ; 8.092 ; 7.987 ; 8.455  ; 8.385  ;
; Read_reg_1[2] ; read_o_1[1] ; 8.568 ; 8.465 ; 8.906  ; 8.795  ;
; Read_reg_1[2] ; read_o_1[2] ; 7.616 ; 7.524 ; 8.003  ; 7.903  ;
; Read_reg_1[2] ; read_o_1[3] ; 8.264 ; 8.170 ; 8.635  ; 8.533  ;
; Read_reg_1[2] ; read_o_1[4] ; 7.763 ; 7.685 ; 8.153  ; 8.067  ;
; Read_reg_1[2] ; read_o_1[5] ; 7.835 ; 7.752 ; 8.201  ; 8.108  ;
; Read_reg_1[2] ; read_o_1[6] ; 7.863 ; 7.755 ; 8.251  ; 8.135  ;
; Read_reg_1[2] ; read_o_1[7] ; 7.938 ; 7.839 ; 8.327  ; 8.220  ;
; Read_reg_2[0] ; read_o_2[0] ; 7.923 ; 7.864 ; 8.263  ; 8.196  ;
; Read_reg_2[0] ; read_o_2[1] ; 9.259 ; 9.283 ; 9.616  ; 9.632  ;
; Read_reg_2[0] ; read_o_2[2] ; 8.924 ; 8.774 ; 9.223  ; 9.113  ;
; Read_reg_2[0] ; read_o_2[3] ; 8.188 ; 8.129 ; 8.542  ; 8.475  ;
; Read_reg_2[0] ; read_o_2[4] ; 8.009 ; 7.909 ; 8.353  ; 8.245  ;
; Read_reg_2[0] ; read_o_2[5] ; 8.474 ; 8.368 ; 8.736  ; 8.668  ;
; Read_reg_2[0] ; read_o_2[6] ; 8.904 ; 8.800 ; 9.227  ; 9.155  ;
; Read_reg_2[0] ; read_o_2[7] ; 8.715 ; 8.571 ; 9.051  ; 8.945  ;
; Read_reg_2[1] ; read_o_2[0] ; 8.521 ; 8.401 ; 8.845  ; 8.789  ;
; Read_reg_2[1] ; read_o_2[1] ; 9.933 ; 9.896 ; 10.288 ; 10.315 ;
; Read_reg_2[1] ; read_o_2[2] ; 9.303 ; 9.177 ; 9.662  ; 9.539  ;
; Read_reg_2[1] ; read_o_2[3] ; 8.913 ; 8.835 ; 9.299  ; 9.273  ;
; Read_reg_2[1] ; read_o_2[4] ; 8.693 ; 8.625 ; 9.050  ; 9.015  ;
; Read_reg_2[1] ; read_o_2[5] ; 7.751 ; 7.650 ; 8.087  ; 8.024  ;
; Read_reg_2[1] ; read_o_2[6] ; 9.511 ; 9.348 ; 9.872  ; 9.742  ;
; Read_reg_2[1] ; read_o_2[7] ; 9.812 ; 9.641 ; 10.145 ; 10.038 ;
; Read_reg_2[2] ; read_o_2[0] ; 7.762 ; 7.678 ; 8.113  ; 8.064  ;
; Read_reg_2[2] ; read_o_2[1] ; 9.949 ; 9.948 ; 10.261 ; 10.295 ;
; Read_reg_2[2] ; read_o_2[2] ; 9.241 ; 9.104 ; 9.525  ; 9.424  ;
; Read_reg_2[2] ; read_o_2[3] ; 8.270 ; 8.184 ; 8.621  ; 8.527  ;
; Read_reg_2[2] ; read_o_2[4] ; 8.085 ; 7.990 ; 8.440  ; 8.381  ;
; Read_reg_2[2] ; read_o_2[5] ; 7.962 ; 7.949 ; 8.339  ; 8.174  ;
; Read_reg_2[2] ; read_o_2[6] ; 8.946 ; 8.830 ; 9.258  ; 9.177  ;
; Read_reg_2[2] ; read_o_2[7] ; 9.432 ; 9.265 ; 9.757  ; 9.582  ;
+---------------+-------------+-------+-------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; Write_reg[0] ; -3.000 ; -3.000                   ;
+--------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Write_reg[0]'                                                                                                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Write_reg[0] ; Rise       ; Write_reg[0]                                                                 ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG2|int_q~0|datac                                  ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:0:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG0|int_q~0|datad                                  ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG1|int_q~0|datad                                  ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG4|int_q~0|datad                                  ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG0|int_q~0|datad                                  ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG3|int_q~0|datad                                  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG3|int_q~0|datad                                  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG4|int_q~0|datad                                  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG6|int_q~0|datad                                  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG7|int_q~0|datad                                  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG5|int_q~0|datad                                  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG1|int_q~0|datad                                  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG6|int_q~0|datad                                  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:6:reg_inst|REG7|int_q~0|datad                                  ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:4:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG2|int_q~0|datad                                  ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG3|int_q~0|datad                                  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG0|int_q~0|datad                                  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG2|int_q~0|datad                                  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG4|int_q~0|datad                                  ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG5|int_q~0|datad                                  ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG7|int_q~0|datad                                  ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG6|int_q~0|datad                                  ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:0:reg_inst|REG5|int_q~0|datac                                  ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:4:reg_inst|REG1|int_q~0|datac                                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~1clkctrl|inclk[0]                                       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~1clkctrl|outclk                                         ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~6clkctrl|inclk[0]                                       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~6clkctrl|outclk                                         ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~2clkctrl|inclk[0]                                       ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~2clkctrl|outclk                                         ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:2:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:2:reg_inst|REG1|int_q~0|datad                                  ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:2:reg_inst|REG5|int_q~0|datad                                  ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:2:reg_inst|REG6|int_q~0|datad                                  ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:2:reg_inst|REG0|int_q~0|datad                                  ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:2:reg_inst|REG2|int_q~0|datad                                  ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:2:reg_inst|REG4|int_q~0|datad                                  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; Write_reg[0]~input|o                                                         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:2:reg_inst|REG7|int_q~0|datac                                  ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|\GEN_REG:2:reg_inst|REG3|int_q~0|datac                                  ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~4clkctrl|inclk[0]                                       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~4clkctrl|outclk                                         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG2|int_q~0|datad                                  ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG3|int_q~0|datad                                  ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG6|int_q~0|datad                                  ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG1|int_q~0|datad                                  ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~2|combout                                               ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~4|combout                                               ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG3|int_q~0|datad                                  ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG4|int_q~0|datad                                  ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~1|combout                                               ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~6|combout                                               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; write_data[*]  ; Write_reg[0] ; 1.110 ; 1.261 ; Rise       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.578 ; 0.802 ; Rise       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.642 ; 0.913 ; Rise       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 0.386 ; 0.625 ; Rise       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 0.920 ; 1.100 ; Rise       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 0.246 ; 0.525 ; Rise       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.271 ; 0.534 ; Rise       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.513 ; 0.740 ; Rise       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 1.110 ; 1.261 ; Rise       ; Write_reg[0]    ;
; write_data[*]  ; Write_reg[0] ; 0.764 ; 1.038 ; Fall       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.618 ; 0.829 ; Fall       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.764 ; 1.038 ; Fall       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 0.334 ; 0.619 ; Fall       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 0.667 ; 0.866 ; Fall       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 0.286 ; 0.573 ; Fall       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.327 ; 0.608 ; Fall       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.451 ; 0.707 ; Fall       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 0.654 ; 0.868 ; Fall       ; Write_reg[0]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; write_data[*]  ; Write_reg[0] ; 1.064 ; 0.795 ; Rise       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.644 ; 0.420 ; Rise       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.732 ; 0.512 ; Rise       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 0.972 ; 0.698 ; Rise       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 0.533 ; 0.340 ; Rise       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 1.064 ; 0.795 ; Rise       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.973 ; 0.731 ; Rise       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.886 ; 0.622 ; Rise       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 0.493 ; 0.290 ; Rise       ; Write_reg[0]    ;
; write_data[*]  ; Write_reg[0] ; 3.434 ; 3.160 ; Fall       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 2.907 ; 2.680 ; Fall       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 2.535 ; 2.263 ; Fall       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 2.938 ; 2.694 ; Fall       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 2.445 ; 2.264 ; Fall       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 3.434 ; 3.160 ; Fall       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 3.373 ; 3.105 ; Fall       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 3.018 ; 2.754 ; Fall       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 2.700 ; 2.495 ; Fall       ; Write_reg[0]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; read_o_1[*]  ; Write_reg[0] ; 10.370 ; 10.281 ; Rise       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 9.785  ; 9.669  ; Rise       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 10.359 ; 10.281 ; Rise       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 9.959  ; 9.845  ; Rise       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 10.143 ; 10.139 ; Rise       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 9.790  ; 9.715  ; Rise       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 9.723  ; 9.701  ; Rise       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 10.370 ; 10.232 ; Rise       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 9.548  ; 9.474  ; Rise       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 11.896 ; 11.945 ; Rise       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 9.796  ; 9.787  ; Rise       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 11.896 ; 11.945 ; Rise       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 10.195 ; 10.012 ; Rise       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 10.150 ; 10.107 ; Rise       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 10.136 ; 10.036 ; Rise       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 9.701  ; 9.627  ; Rise       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 10.533 ; 10.347 ; Rise       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 10.508 ; 10.327 ; Rise       ; Write_reg[0]    ;
; read_o_1[*]  ; Write_reg[0] ; 11.979 ; 11.863 ; Fall       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 11.979 ; 11.863 ; Fall       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 11.183 ; 11.075 ; Fall       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 11.057 ; 10.882 ; Fall       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 11.672 ; 11.654 ; Fall       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 11.658 ; 11.700 ; Fall       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 11.518 ; 11.496 ; Fall       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 11.465 ; 11.377 ; Fall       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 11.928 ; 11.854 ; Fall       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 12.491 ; 12.416 ; Fall       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 11.529 ; 11.429 ; Fall       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 12.487 ; 12.416 ; Fall       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 11.896 ; 11.718 ; Fall       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 11.688 ; 11.620 ; Fall       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 11.869 ; 11.783 ; Fall       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 11.497 ; 11.423 ; Fall       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 12.491 ; 12.254 ; Fall       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 12.483 ; 12.302 ; Fall       ; Write_reg[0]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; read_o_1[*]  ; Write_reg[0] ; 8.029  ; 7.873  ; Rise       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 8.029  ; 7.873  ; Rise       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 8.835  ; 8.726  ; Rise       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 8.124  ; 8.025  ; Rise       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 9.119  ; 9.122  ; Rise       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 8.501  ; 8.469  ; Rise       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 8.306  ; 8.199  ; Rise       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 8.447  ; 8.324  ; Rise       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 8.603  ; 8.557  ; Rise       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 7.962  ; 7.827  ; Rise       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 8.081  ; 7.988  ; Rise       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 9.733  ; 9.660  ; Rise       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 8.924  ; 8.755  ; Rise       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 9.213  ; 9.188  ; Rise       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 8.941  ; 8.884  ; Rise       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 7.962  ; 7.827  ; Rise       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 9.292  ; 9.036  ; Rise       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 9.412  ; 9.219  ; Rise       ; Write_reg[0]    ;
; read_o_1[*]  ; Write_reg[0] ; 8.234  ; 8.160  ; Fall       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 8.838  ; 8.756  ; Fall       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 8.855  ; 8.805  ; Fall       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 8.750  ; 8.621  ; Fall       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 8.839  ; 8.820  ; Fall       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 8.234  ; 8.160  ; Fall       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 8.521  ; 8.467  ; Fall       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 8.942  ; 8.768  ; Fall       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 8.951  ; 8.926  ; Fall       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 8.136  ; 8.044  ; Fall       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 8.619  ; 8.579  ; Fall       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 10.224 ; 10.318 ; Fall       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 8.622  ; 8.493  ; Fall       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 8.744  ; 8.703  ; Fall       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 8.314  ; 8.191  ; Fall       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 8.136  ; 8.044  ; Fall       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 9.117  ; 8.934  ; Fall       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 9.592  ; 9.500  ; Fall       ; Write_reg[0]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; Read_reg_1[0] ; read_o_1[0] ; 8.993  ; 8.877  ; 9.246  ; 9.130  ;
; Read_reg_1[0] ; read_o_1[1] ; 9.076  ; 8.977  ; 9.297  ; 9.219  ;
; Read_reg_1[0] ; read_o_1[2] ; 9.950  ; 9.836  ; 10.146 ; 9.978  ;
; Read_reg_1[0] ; read_o_1[3] ; 8.685  ; 8.619  ; 8.938  ; 8.867  ;
; Read_reg_1[0] ; read_o_1[4] ; 8.497  ; 8.470  ; 8.795  ; 8.767  ;
; Read_reg_1[0] ; read_o_1[5] ; 8.075  ; 7.991  ; 8.291  ; 8.242  ;
; Read_reg_1[0] ; read_o_1[6] ; 10.239 ; 10.101 ; 10.426 ; 10.288 ;
; Read_reg_1[0] ; read_o_1[7] ; 9.180  ; 9.085  ; 9.384  ; 9.284  ;
; Read_reg_1[1] ; read_o_1[0] ; 8.507  ; 8.391  ; 8.735  ; 8.619  ;
; Read_reg_1[1] ; read_o_1[1] ; 8.805  ; 8.727  ; 9.081  ; 8.979  ;
; Read_reg_1[1] ; read_o_1[2] ; 8.740  ; 8.592  ; 8.993  ; 8.879  ;
; Read_reg_1[1] ; read_o_1[3] ; 8.204  ; 8.137  ; 8.432  ; 8.399  ;
; Read_reg_1[1] ; read_o_1[4] ; 8.719  ; 8.646  ; 8.962  ; 8.889  ;
; Read_reg_1[1] ; read_o_1[5] ; 8.825  ; 8.803  ; 9.099  ; 8.983  ;
; Read_reg_1[1] ; read_o_1[6] ; 9.246  ; 9.108  ; 9.525  ; 9.387  ;
; Read_reg_1[1] ; read_o_1[7] ; 8.573  ; 8.497  ; 8.859  ; 8.748  ;
; Read_reg_1[2] ; read_o_1[0] ; 7.510  ; 7.380  ; 7.762  ; 7.666  ;
; Read_reg_1[2] ; read_o_1[1] ; 7.972  ; 7.850  ; 8.173  ; 8.046  ;
; Read_reg_1[2] ; read_o_1[2] ; 7.050  ; 6.949  ; 7.316  ; 7.210  ;
; Read_reg_1[2] ; read_o_1[3] ; 7.671  ; 7.568  ; 7.914  ; 7.806  ;
; Read_reg_1[2] ; read_o_1[4] ; 7.187  ; 7.103  ; 7.461  ; 7.372  ;
; Read_reg_1[2] ; read_o_1[5] ; 7.302  ; 7.206  ; 7.543  ; 7.468  ;
; Read_reg_1[2] ; read_o_1[6] ; 7.298  ; 7.166  ; 7.564  ; 7.427  ;
; Read_reg_1[2] ; read_o_1[7] ; 7.363  ; 7.242  ; 7.633  ; 7.507  ;
; Read_reg_2[0] ; read_o_2[0] ; 8.185  ; 8.085  ; 8.472  ; 8.372  ;
; Read_reg_2[0] ; read_o_2[1] ; 9.399  ; 9.448  ; 9.715  ; 9.660  ;
; Read_reg_2[0] ; read_o_2[2] ; 9.401  ; 9.218  ; 9.592  ; 9.409  ;
; Read_reg_2[0] ; read_o_2[3] ; 8.588  ; 8.557  ; 8.892  ; 8.761  ;
; Read_reg_2[0] ; read_o_2[4] ; 8.474  ; 8.343  ; 8.702  ; 8.571  ;
; Read_reg_2[0] ; read_o_2[5] ; 8.648  ; 8.575  ; 8.864  ; 8.790  ;
; Read_reg_2[0] ; read_o_2[6] ; 9.803  ; 9.621  ; 10.013 ; 9.759  ;
; Read_reg_2[0] ; read_o_2[7] ; 8.878  ; 8.711  ; 9.101  ; 8.947  ;
; Read_reg_2[1] ; read_o_2[0] ; 8.629  ; 8.587  ; 8.855  ; 8.846  ;
; Read_reg_2[1] ; read_o_2[1] ; 9.750  ; 9.744  ; 10.023 ; 10.012 ;
; Read_reg_2[1] ; read_o_2[2] ; 9.247  ; 9.064  ; 9.492  ; 9.309  ;
; Read_reg_2[1] ; read_o_2[3] ; 8.689  ; 8.575  ; 8.963  ; 8.844  ;
; Read_reg_2[1] ; read_o_2[4] ; 8.752  ; 8.684  ; 9.003  ; 8.969  ;
; Read_reg_2[1] ; read_o_2[5] ; 7.818  ; 7.744  ; 8.105  ; 8.031  ;
; Read_reg_2[1] ; read_o_2[6] ; 9.679  ; 9.507  ; 9.908  ; 9.736  ;
; Read_reg_2[1] ; read_o_2[7] ; 9.499  ; 9.342  ; 9.764  ; 9.597  ;
; Read_reg_2[2] ; read_o_2[0] ; 7.182  ; 7.096  ; 7.418  ; 7.366  ;
; Read_reg_2[2] ; read_o_2[1] ; 9.173  ; 9.116  ; 9.353  ; 9.330  ;
; Read_reg_2[2] ; read_o_2[2] ; 8.625  ; 8.466  ; 8.759  ; 8.634  ;
; Read_reg_2[2] ; read_o_2[3] ; 7.693  ; 7.575  ; 7.915  ; 7.792  ;
; Read_reg_2[2] ; read_o_2[4] ; 7.511  ; 7.394  ; 7.751  ; 7.668  ;
; Read_reg_2[2] ; read_o_2[5] ; 7.371  ; 7.349  ; 7.651  ; 7.473  ;
; Read_reg_2[2] ; read_o_2[6] ; 8.344  ; 8.187  ; 8.523  ; 8.400  ;
; Read_reg_2[2] ; read_o_2[7] ; 8.810  ; 8.606  ; 8.988  ; 8.779  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; Read_reg_1[0] ; read_o_1[0] ; 7.799 ; 7.682 ; 8.059 ; 7.981 ;
; Read_reg_1[0] ; read_o_1[1] ; 8.406 ; 8.299 ; 8.610 ; 8.539 ;
; Read_reg_1[0] ; read_o_1[2] ; 8.455 ; 8.388 ; 8.651 ; 8.589 ;
; Read_reg_1[0] ; read_o_1[3] ; 7.854 ; 7.766 ; 8.098 ; 8.005 ;
; Read_reg_1[0] ; read_o_1[4] ; 7.530 ; 7.452 ; 7.786 ; 7.739 ;
; Read_reg_1[0] ; read_o_1[5] ; 7.274 ; 7.180 ; 7.485 ; 7.422 ;
; Read_reg_1[0] ; read_o_1[6] ; 8.539 ; 8.373 ; 8.732 ; 8.599 ;
; Read_reg_1[0] ; read_o_1[7] ; 8.383 ; 8.269 ; 8.581 ; 8.462 ;
; Read_reg_1[1] ; read_o_1[0] ; 7.560 ; 7.421 ; 7.765 ; 7.630 ;
; Read_reg_1[1] ; read_o_1[1] ; 7.913 ; 7.786 ; 8.139 ; 8.071 ;
; Read_reg_1[1] ; read_o_1[2] ; 7.471 ; 7.401 ; 7.723 ; 7.639 ;
; Read_reg_1[1] ; read_o_1[3] ; 7.323 ; 7.240 ; 7.544 ; 7.490 ;
; Read_reg_1[1] ; read_o_1[4] ; 7.211 ; 7.141 ; 7.431 ; 7.394 ;
; Read_reg_1[1] ; read_o_1[5] ; 7.688 ; 7.585 ; 7.929 ; 7.821 ;
; Read_reg_1[1] ; read_o_1[6] ; 7.925 ; 7.814 ; 8.126 ; 8.044 ;
; Read_reg_1[1] ; read_o_1[7] ; 7.688 ; 7.591 ; 7.955 ; 7.894 ;
; Read_reg_1[2] ; read_o_1[0] ; 7.234 ; 7.110 ; 7.479 ; 7.386 ;
; Read_reg_1[2] ; read_o_1[1] ; 7.681 ; 7.563 ; 7.875 ; 7.752 ;
; Read_reg_1[2] ; read_o_1[2] ; 6.793 ; 6.694 ; 7.050 ; 6.946 ;
; Read_reg_1[2] ; read_o_1[3] ; 7.389 ; 7.289 ; 7.624 ; 7.519 ;
; Read_reg_1[2] ; read_o_1[4] ; 6.926 ; 6.843 ; 7.190 ; 7.102 ;
; Read_reg_1[2] ; read_o_1[5] ; 6.985 ; 6.902 ; 7.232 ; 7.134 ;
; Read_reg_1[2] ; read_o_1[6] ; 7.033 ; 6.905 ; 7.290 ; 7.157 ;
; Read_reg_1[2] ; read_o_1[7] ; 7.094 ; 6.976 ; 7.355 ; 7.232 ;
; Read_reg_2[0] ; read_o_2[0] ; 7.055 ; 6.984 ; 7.282 ; 7.206 ;
; Read_reg_2[0] ; read_o_2[1] ; 8.222 ; 8.180 ; 8.485 ; 8.438 ;
; Read_reg_2[0] ; read_o_2[2] ; 7.986 ; 7.813 ; 8.165 ; 8.031 ;
; Read_reg_2[0] ; read_o_2[3] ; 7.324 ; 7.227 ; 7.567 ; 7.465 ;
; Read_reg_2[0] ; read_o_2[4] ; 7.157 ; 7.029 ; 7.393 ; 7.260 ;
; Read_reg_2[0] ; read_o_2[5] ; 7.583 ; 7.462 ; 7.718 ; 7.630 ;
; Read_reg_2[0] ; read_o_2[6] ; 7.986 ; 7.819 ; 8.205 ; 8.067 ;
; Read_reg_2[0] ; read_o_2[7] ; 7.788 ; 7.607 ; 8.035 ; 7.887 ;
; Read_reg_2[1] ; read_o_2[0] ; 7.612 ; 7.491 ; 7.801 ; 7.739 ;
; Read_reg_2[1] ; read_o_2[1] ; 8.851 ; 8.760 ; 9.081 ; 9.049 ;
; Read_reg_2[1] ; read_o_2[2] ; 8.342 ; 8.162 ; 8.581 ; 8.407 ;
; Read_reg_2[1] ; read_o_2[3] ; 7.979 ; 7.866 ; 8.240 ; 8.174 ;
; Read_reg_2[1] ; read_o_2[4] ; 7.781 ; 7.680 ; 8.024 ; 7.952 ;
; Read_reg_2[1] ; read_o_2[5] ; 6.897 ; 6.778 ; 7.141 ; 7.055 ;
; Read_reg_2[1] ; read_o_2[6] ; 8.559 ; 8.315 ; 8.805 ; 8.590 ;
; Read_reg_2[1] ; read_o_2[7] ; 8.808 ; 8.601 ; 9.006 ; 8.858 ;
; Read_reg_2[2] ; read_o_2[0] ; 6.920 ; 6.838 ; 7.150 ; 7.099 ;
; Read_reg_2[2] ; read_o_2[1] ; 8.879 ; 8.827 ; 9.054 ; 9.033 ;
; Read_reg_2[2] ; read_o_2[2] ; 8.304 ; 8.152 ; 8.436 ; 8.315 ;
; Read_reg_2[2] ; read_o_2[3] ; 7.413 ; 7.299 ; 7.627 ; 7.508 ;
; Read_reg_2[2] ; read_o_2[4] ; 7.237 ; 7.125 ; 7.471 ; 7.390 ;
; Read_reg_2[2] ; read_o_2[5] ; 7.103 ; 7.077 ; 7.361 ; 7.196 ;
; Read_reg_2[2] ; read_o_2[6] ; 8.037 ; 7.887 ; 8.212 ; 8.093 ;
; Read_reg_2[2] ; read_o_2[7] ; 8.484 ; 8.287 ; 8.657 ; 8.455 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; Write_reg[0] ; -3.000 ; -12.102                  ;
+--------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Write_reg[0]'                                                                                                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Write_reg[0] ; Rise       ; Write_reg[0]                                                                 ;
; -0.193 ; -0.193       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG0|int_q~0 ;
; -0.192 ; -0.192       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG3|int_q~0 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG0|int_q~0|datac                                  ;
; -0.190 ; -0.190       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG4|int_q~0 ;
; -0.189 ; -0.189       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG3|int_q~0|datac                                  ;
; -0.189 ; -0.189       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG1|int_q~0 ;
; -0.187 ; -0.187       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG4|int_q~0|datac                                  ;
; -0.186 ; -0.186       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG1|int_q~0|datac                                  ;
; -0.183 ; -0.183       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG2|int_q~0|datad                                  ;
; -0.183 ; -0.183       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG6|int_q~0|datad                                  ;
; -0.181 ; -0.181       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG5|int_q~0|datad                                  ;
; -0.179 ; -0.179       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:1:reg_inst|REG7|int_q~0|datad                                  ;
; -0.178 ; -0.178       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG2|int_q~0 ;
; -0.178 ; -0.178       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG6|int_q~0 ;
; -0.178 ; -0.178       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG0|int_q~0 ;
; -0.178 ; -0.178       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG4|int_q~0 ;
; -0.177 ; -0.177       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG7|int_q~0 ;
; -0.176 ; -0.176       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG5|int_q~0 ;
; -0.176 ; -0.176       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG5|int_q~0 ;
; -0.175 ; -0.175       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG0|int_q~0|datac                                  ;
; -0.175 ; -0.175       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG4|int_q~0|datac                                  ;
; -0.174 ; -0.174       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG7|int_q~0|datac                                  ;
; -0.174 ; -0.174       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:1:reg_inst|D_LATCH:REG7|int_q~0 ;
; -0.173 ; -0.173       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG5|int_q~0|datac                                  ;
; -0.170 ; -0.170       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG1|int_q~0|datad                                  ;
; -0.169 ; -0.169       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG2|int_q~0|datad                                  ;
; -0.169 ; -0.169       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG6|int_q~0|datad                                  ;
; -0.169 ; -0.169       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG2|int_q~0 ;
; -0.168 ; -0.168       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:5:reg_inst|REG3|int_q~0|datad                                  ;
; -0.168 ; -0.168       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG6|int_q~0 ;
; -0.167 ; -0.167       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG0|int_q~0 ;
; -0.166 ; -0.166       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG2|int_q~0|datac                                  ;
; -0.165 ; -0.165       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG6|int_q~0|datac                                  ;
; -0.165 ; -0.165       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG1|int_q~0 ;
; -0.164 ; -0.164       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG0|int_q~0|datac                                  ;
; -0.164 ; -0.164       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG2|int_q~0 ;
; -0.164 ; -0.164       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG6|int_q~0 ;
; -0.163 ; -0.163       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:5:reg_inst|D_LATCH:REG3|int_q~0 ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG1|int_q~0|datad                                  ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG3|int_q~0|datad                                  ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG7|int_q~0|datad                                  ;
; -0.159 ; -0.159       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG4|int_q~0|datad                                  ;
; -0.159 ; -0.159       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:3:reg_inst|REG5|int_q~0|datad                                  ;
; -0.156 ; -0.156       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG1|int_q~0 ;
; -0.156 ; -0.156       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG3|int_q~0 ;
; -0.156 ; -0.156       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG7|int_q~0 ;
; -0.154 ; -0.154       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG4|int_q~0 ;
; -0.154 ; -0.154       ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:3:reg_inst|D_LATCH:REG5|int_q~0 ;
; -0.149 ; -0.149       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~5clkctrl|inclk[0]                                       ;
; -0.149 ; -0.149       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~5clkctrl|outclk                                         ;
; -0.140 ; -0.140       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~0clkctrl|inclk[0]                                       ;
; -0.140 ; -0.140       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~0clkctrl|outclk                                         ;
; -0.131 ; -0.131       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~7clkctrl|inclk[0]                                       ;
; -0.131 ; -0.131       ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~7clkctrl|outclk                                         ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG6|int_q~0 ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG6|int_q~0|datac                                  ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG0|int_q~0|datad                                  ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG5|int_q~0|datad                                  ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG1|int_q~0|datad                                  ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG4|int_q~0|datad                                  ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG7|int_q~0|datad                                  ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG2|int_q~0|datad                                  ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|\GEN_REG:7:reg_inst|REG3|int_q~0|datad                                  ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG5|int_q~0 ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG1|int_q~0 ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG4|int_q~0 ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG7|int_q~0 ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG2|int_q~0 ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; register_file:inst|eightBitAsyncReg:\GEN_REG:7:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~3clkctrl|inclk[0]                                       ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~3clkctrl|outclk                                         ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~1|combout                                               ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~2|combout                                               ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~6|combout                                               ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~4|combout                                               ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~0|datad                                                 ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~1|datad                                                 ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~2|datad                                                 ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~5|datad                                                 ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~6|datad                                                 ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~7|datad                                                 ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~3|datad                                                 ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~4|datad                                                 ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~0|combout                                               ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~5|combout                                               ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~7|combout                                               ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; inst|dec_inst|Equal0~3|combout                                               ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~1clkctrl|inclk[0]                                       ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~1clkctrl|outclk                                         ;
; 0.091  ; 0.091        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~6clkctrl|inclk[0]                                       ;
; 0.091  ; 0.091        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~6clkctrl|outclk                                         ;
; 0.093  ; 0.093        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~2clkctrl|inclk[0]                                       ;
; 0.093  ; 0.093        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~2clkctrl|outclk                                         ;
; 0.096  ; 0.096        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~4clkctrl|inclk[0]                                       ;
; 0.096  ; 0.096        ; 0.000          ; High Pulse Width ; Write_reg[0] ; Fall       ; inst|dec_inst|Equal0~4clkctrl|outclk                                         ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG3|int_q~0 ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG0|int_q~0 ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; Write_reg[0] ; Rise       ; register_file:inst|eightBitAsyncReg:\GEN_REG:6:reg_inst|D_LATCH:REG1|int_q~0 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+----------------+--------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+-------+------------+-----------------+
; write_data[*]  ; Write_reg[0] ; 0.552  ; 1.170 ; Rise       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.294  ; 0.890 ; Rise       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.322  ; 0.970 ; Rise       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 0.216  ; 0.796 ; Rise       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 0.475  ; 1.092 ; Rise       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 0.120  ; 0.707 ; Rise       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.135  ; 0.720 ; Rise       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.284  ; 0.873 ; Rise       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 0.552  ; 1.170 ; Rise       ; Write_reg[0]    ;
; write_data[*]  ; Write_reg[0] ; -0.006 ; 0.622 ; Fall       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; -0.114 ; 0.495 ; Fall       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; -0.006 ; 0.622 ; Fall       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; -0.199 ; 0.388 ; Fall       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; -0.060 ; 0.523 ; Fall       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; -0.254 ; 0.331 ; Fall       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; -0.230 ; 0.360 ; Fall       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; -0.143 ; 0.444 ; Fall       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; -0.075 ; 0.517 ; Fall       ; Write_reg[0]    ;
+----------------+--------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+----------------+--------------+-------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+--------+------------+-----------------+
; write_data[*]  ; Write_reg[0] ; 0.589 ; 0.040  ; Rise       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.375 ; -0.211 ; Rise       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.398 ; -0.177 ; Rise       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 0.498 ; -0.082 ; Rise       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 0.313 ; -0.262 ; Rise       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 0.589 ; 0.040  ; Rise       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.528 ; -0.041 ; Rise       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.463 ; -0.102 ; Rise       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 0.297 ; -0.290 ; Rise       ; Write_reg[0]    ;
; write_data[*]  ; Write_reg[0] ; 2.468 ; 1.912  ; Fall       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 2.201 ; 1.612  ; Fall       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 2.004 ; 1.379  ; Fall       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 2.183 ; 1.619  ; Fall       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 1.969 ; 1.359  ; Fall       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 2.468 ; 1.912  ; Fall       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 2.424 ; 1.864  ; Fall       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 2.229 ; 1.665  ; Fall       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 2.100 ; 1.495  ; Fall       ; Write_reg[0]    ;
+----------------+--------------+-------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; read_o_1[*]  ; Write_reg[0] ; 5.868 ; 5.952 ; Rise       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 5.563 ; 5.604 ; Rise       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 5.868 ; 5.952 ; Rise       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 5.585 ; 5.670 ; Rise       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 5.753 ; 5.802 ; Rise       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 5.565 ; 5.636 ; Rise       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 5.499 ; 5.558 ; Rise       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 5.851 ; 5.945 ; Rise       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 5.408 ; 5.474 ; Rise       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 6.968 ; 7.075 ; Rise       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 5.569 ; 5.622 ; Rise       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 6.968 ; 7.075 ; Rise       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 5.735 ; 5.857 ; Rise       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 5.776 ; 5.847 ; Rise       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 5.779 ; 5.837 ; Rise       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 5.472 ; 5.529 ; Rise       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 5.932 ; 6.048 ; Rise       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 5.902 ; 6.017 ; Rise       ; Write_reg[0]    ;
; read_o_1[*]  ; Write_reg[0] ; 7.354 ; 7.395 ; Fall       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 7.354 ; 7.395 ; Fall       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 6.906 ; 6.980 ; Fall       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 6.806 ; 6.876 ; Fall       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 7.254 ; 7.259 ; Fall       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 7.241 ; 7.254 ; Fall       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 7.101 ; 7.162 ; Fall       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 7.052 ; 7.151 ; Fall       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 7.310 ; 7.376 ; Fall       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 7.901 ; 8.015 ; Fall       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 7.107 ; 7.145 ; Fall       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 7.901 ; 8.015 ; Fall       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 7.245 ; 7.367 ; Fall       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 7.245 ; 7.306 ; Fall       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 7.307 ; 7.391 ; Fall       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 7.074 ; 7.131 ; Fall       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 7.582 ; 7.715 ; Fall       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 7.595 ; 7.710 ; Fall       ; Write_reg[0]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; read_o_1[*]  ; Write_reg[0] ; 4.623 ; 4.650 ; Rise       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 4.623 ; 4.650 ; Rise       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 5.029 ; 5.094 ; Rise       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 4.667 ; 4.674 ; Rise       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 5.255 ; 5.253 ; Rise       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 4.917 ; 4.928 ; Rise       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 4.763 ; 4.783 ; Rise       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 4.850 ; 4.875 ; Rise       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 4.932 ; 4.960 ; Rise       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 4.582 ; 4.597 ; Rise       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 4.668 ; 4.677 ; Rise       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 5.799 ; 5.906 ; Rise       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 5.049 ; 5.107 ; Rise       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 5.301 ; 5.325 ; Rise       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 5.173 ; 5.172 ; Rise       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 4.582 ; 4.597 ; Rise       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 5.264 ; 5.349 ; Rise       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 5.316 ; 5.413 ; Rise       ; Write_reg[0]    ;
; read_o_1[*]  ; Write_reg[0] ; 5.151 ; 5.183 ; Fall       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 5.507 ; 5.507 ; Fall       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 5.510 ; 5.525 ; Fall       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 5.391 ; 5.414 ; Fall       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 5.507 ; 5.532 ; Fall       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 5.151 ; 5.183 ; Fall       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 5.296 ; 5.334 ; Fall       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 5.495 ; 5.549 ; Fall       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 5.563 ; 5.561 ; Fall       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 5.112 ; 5.100 ; Fall       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 5.397 ; 5.388 ; Fall       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 6.531 ; 6.606 ; Fall       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 5.343 ; 5.358 ; Fall       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 5.451 ; 5.491 ; Fall       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 5.207 ; 5.236 ; Fall       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 5.112 ; 5.100 ; Fall       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 5.597 ; 5.664 ; Fall       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 5.892 ; 5.923 ; Fall       ; Write_reg[0]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; Read_reg_1[0] ; read_o_1[0] ; 5.141 ; 5.182 ; 5.789 ; 5.830 ;
; Read_reg_1[0] ; read_o_1[1] ; 5.124 ; 5.227 ; 5.803 ; 5.906 ;
; Read_reg_1[0] ; read_o_1[2] ; 5.562 ; 5.669 ; 6.252 ; 6.358 ;
; Read_reg_1[0] ; read_o_1[3] ; 4.927 ; 5.041 ; 5.582 ; 5.689 ;
; Read_reg_1[0] ; read_o_1[4] ; 4.868 ; 4.950 ; 5.521 ; 5.603 ;
; Read_reg_1[0] ; read_o_1[5] ; 4.586 ; 4.686 ; 5.155 ; 5.258 ;
; Read_reg_1[0] ; read_o_1[6] ; 5.761 ; 5.855 ; 6.462 ; 6.556 ;
; Read_reg_1[0] ; read_o_1[7] ; 5.172 ; 5.271 ; 5.858 ; 5.957 ;
; Read_reg_1[1] ; read_o_1[0] ; 4.899 ; 4.940 ; 5.483 ; 5.524 ;
; Read_reg_1[1] ; read_o_1[1] ; 5.008 ; 5.111 ; 5.656 ; 5.750 ;
; Read_reg_1[1] ; read_o_1[2] ; 4.926 ; 5.033 ; 5.563 ; 5.670 ;
; Read_reg_1[1] ; read_o_1[3] ; 4.694 ; 4.804 ; 5.274 ; 5.388 ;
; Read_reg_1[1] ; read_o_1[4] ; 5.016 ; 5.087 ; 5.577 ; 5.648 ;
; Read_reg_1[1] ; read_o_1[5] ; 5.015 ; 5.118 ; 5.662 ; 5.745 ;
; Read_reg_1[1] ; read_o_1[6] ; 5.262 ; 5.356 ; 5.885 ; 5.979 ;
; Read_reg_1[1] ; read_o_1[7] ; 4.877 ; 4.976 ; 5.510 ; 5.590 ;
; Read_reg_1[2] ; read_o_1[0] ; 4.358 ; 4.393 ; 4.977 ; 5.031 ;
; Read_reg_1[2] ; read_o_1[1] ; 4.589 ; 4.638 ; 5.248 ; 5.290 ;
; Read_reg_1[2] ; read_o_1[2] ; 4.094 ; 4.121 ; 4.727 ; 4.747 ;
; Read_reg_1[2] ; read_o_1[3] ; 4.445 ; 4.494 ; 5.092 ; 5.134 ;
; Read_reg_1[2] ; read_o_1[4] ; 4.204 ; 4.244 ; 4.837 ; 4.870 ;
; Read_reg_1[2] ; read_o_1[5] ; 4.250 ; 4.286 ; 4.839 ; 4.891 ;
; Read_reg_1[2] ; read_o_1[6] ; 4.238 ; 4.274 ; 4.872 ; 4.901 ;
; Read_reg_1[2] ; read_o_1[7] ; 4.280 ; 4.325 ; 4.907 ; 4.945 ;
; Read_reg_2[0] ; read_o_2[0] ; 4.726 ; 4.764 ; 5.296 ; 5.334 ;
; Read_reg_2[0] ; read_o_2[1] ; 5.641 ; 5.812 ; 6.212 ; 6.352 ;
; Read_reg_2[0] ; read_o_2[2] ; 5.251 ; 5.366 ; 5.881 ; 5.996 ;
; Read_reg_2[0] ; read_o_2[3] ; 4.919 ; 5.040 ; 5.507 ; 5.615 ;
; Read_reg_2[0] ; read_o_2[4] ; 4.846 ; 4.923 ; 5.441 ; 5.518 ;
; Read_reg_2[0] ; read_o_2[5] ; 4.916 ; 4.964 ; 5.554 ; 5.602 ;
; Read_reg_2[0] ; read_o_2[6] ; 5.478 ; 5.649 ; 6.097 ; 6.244 ;
; Read_reg_2[0] ; read_o_2[7] ; 5.050 ; 5.148 ; 5.600 ; 5.698 ;
; Read_reg_2[1] ; read_o_2[0] ; 4.895 ; 4.982 ; 5.543 ; 5.630 ;
; Read_reg_2[1] ; read_o_2[1] ; 5.772 ; 5.943 ; 6.403 ; 6.574 ;
; Read_reg_2[1] ; read_o_2[2] ; 5.180 ; 5.295 ; 5.815 ; 5.930 ;
; Read_reg_2[1] ; read_o_2[3] ; 4.931 ; 5.052 ; 5.560 ; 5.681 ;
; Read_reg_2[1] ; read_o_2[4] ; 4.970 ; 5.094 ; 5.604 ; 5.731 ;
; Read_reg_2[1] ; read_o_2[5] ; 4.514 ; 4.562 ; 5.088 ; 5.136 ;
; Read_reg_2[1] ; read_o_2[6] ; 5.411 ; 5.542 ; 6.066 ; 6.197 ;
; Read_reg_2[1] ; read_o_2[7] ; 5.359 ; 5.457 ; 6.015 ; 6.113 ;
; Read_reg_2[2] ; read_o_2[0] ; 4.183 ; 4.213 ; 4.786 ; 4.835 ;
; Read_reg_2[2] ; read_o_2[1] ; 5.505 ; 5.603 ; 6.148 ; 6.265 ;
; Read_reg_2[2] ; read_o_2[2] ; 4.894 ; 4.943 ; 5.550 ; 5.618 ;
; Read_reg_2[2] ; read_o_2[3] ; 4.454 ; 4.510 ; 5.089 ; 5.138 ;
; Read_reg_2[2] ; read_o_2[4] ; 4.376 ; 4.419 ; 4.982 ; 5.044 ;
; Read_reg_2[2] ; read_o_2[5] ; 4.294 ; 4.359 ; 4.945 ; 4.915 ;
; Read_reg_2[2] ; read_o_2[6] ; 4.779 ; 4.843 ; 5.422 ; 5.505 ;
; Read_reg_2[2] ; read_o_2[7] ; 5.005 ; 5.080 ; 5.672 ; 5.740 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; Read_reg_1[0] ; read_o_1[0] ; 4.486 ; 4.542 ; 5.119 ; 5.189 ;
; Read_reg_1[0] ; read_o_1[1] ; 4.796 ; 4.861 ; 5.462 ; 5.542 ;
; Read_reg_1[0] ; read_o_1[2] ; 4.795 ; 4.841 ; 5.478 ; 5.524 ;
; Read_reg_1[0] ; read_o_1[3] ; 4.507 ; 4.584 ; 5.151 ; 5.221 ;
; Read_reg_1[0] ; read_o_1[4] ; 4.344 ; 4.403 ; 4.965 ; 5.043 ;
; Read_reg_1[0] ; read_o_1[5] ; 4.185 ; 4.258 ; 4.731 ; 4.823 ;
; Read_reg_1[0] ; read_o_1[6] ; 4.836 ; 4.924 ; 5.479 ; 5.587 ;
; Read_reg_1[0] ; read_o_1[7] ; 4.765 ; 4.832 ; 5.447 ; 5.507 ;
; Read_reg_1[1] ; read_o_1[0] ; 4.359 ; 4.405 ; 4.953 ; 4.992 ;
; Read_reg_1[1] ; read_o_1[1] ; 4.541 ; 4.590 ; 5.166 ; 5.246 ;
; Read_reg_1[1] ; read_o_1[2] ; 4.291 ; 4.340 ; 4.927 ; 4.966 ;
; Read_reg_1[1] ; read_o_1[3] ; 4.249 ; 4.317 ; 4.805 ; 4.892 ;
; Read_reg_1[1] ; read_o_1[4] ; 4.185 ; 4.248 ; 4.741 ; 4.824 ;
; Read_reg_1[1] ; read_o_1[5] ; 4.416 ; 4.476 ; 5.049 ; 5.102 ;
; Read_reg_1[1] ; read_o_1[6] ; 4.536 ; 4.597 ; 5.151 ; 5.231 ;
; Read_reg_1[1] ; read_o_1[7] ; 4.420 ; 4.481 ; 5.046 ; 5.122 ;
; Read_reg_1[2] ; read_o_1[0] ; 4.213 ; 4.247 ; 4.821 ; 4.874 ;
; Read_reg_1[2] ; read_o_1[1] ; 4.434 ; 4.482 ; 5.082 ; 5.123 ;
; Read_reg_1[2] ; read_o_1[2] ; 3.957 ; 3.983 ; 4.581 ; 4.600 ;
; Read_reg_1[2] ; read_o_1[3] ; 4.295 ; 4.343 ; 4.931 ; 4.972 ;
; Read_reg_1[2] ; read_o_1[4] ; 4.063 ; 4.102 ; 4.686 ; 4.718 ;
; Read_reg_1[2] ; read_o_1[5] ; 4.079 ; 4.122 ; 4.669 ; 4.708 ;
; Read_reg_1[2] ; read_o_1[6] ; 4.097 ; 4.133 ; 4.721 ; 4.750 ;
; Read_reg_1[2] ; read_o_1[7] ; 4.136 ; 4.180 ; 4.754 ; 4.791 ;
; Read_reg_2[0] ; read_o_2[0] ; 4.086 ; 4.146 ; 4.665 ; 4.718 ;
; Read_reg_2[0] ; read_o_2[1] ; 5.008 ; 5.137 ; 5.565 ; 5.687 ;
; Read_reg_2[0] ; read_o_2[2] ; 4.542 ; 4.595 ; 5.143 ; 5.210 ;
; Read_reg_2[0] ; read_o_2[3] ; 4.245 ; 4.324 ; 4.827 ; 4.899 ;
; Read_reg_2[0] ; read_o_2[4] ; 4.159 ; 4.219 ; 4.737 ; 4.790 ;
; Read_reg_2[0] ; read_o_2[5] ; 4.339 ; 4.370 ; 4.923 ; 4.974 ;
; Read_reg_2[0] ; read_o_2[6] ; 4.574 ; 4.672 ; 5.142 ; 5.250 ;
; Read_reg_2[0] ; read_o_2[7] ; 4.466 ; 4.559 ; 5.014 ; 5.127 ;
; Read_reg_2[1] ; read_o_2[0] ; 4.357 ; 4.379 ; 4.978 ; 5.031 ;
; Read_reg_2[1] ; read_o_2[1] ; 5.310 ; 5.401 ; 5.929 ; 6.051 ;
; Read_reg_2[1] ; read_o_2[2] ; 4.710 ; 4.775 ; 5.319 ; 5.417 ;
; Read_reg_2[1] ; read_o_2[3] ; 4.588 ; 4.654 ; 5.218 ; 5.304 ;
; Read_reg_2[1] ; read_o_2[4] ; 4.477 ; 4.545 ; 5.084 ; 5.171 ;
; Read_reg_2[1] ; read_o_2[5] ; 4.007 ; 4.042 ; 4.554 ; 4.609 ;
; Read_reg_2[1] ; read_o_2[6] ; 4.832 ; 4.955 ; 5.440 ; 5.582 ;
; Read_reg_2[1] ; read_o_2[7] ; 4.982 ; 5.060 ; 5.612 ; 5.721 ;
; Read_reg_2[2] ; read_o_2[0] ; 4.044 ; 4.072 ; 4.638 ; 4.685 ;
; Read_reg_2[2] ; read_o_2[1] ; 5.349 ; 5.446 ; 5.981 ; 6.097 ;
; Read_reg_2[2] ; read_o_2[2] ; 4.727 ; 4.774 ; 5.371 ; 5.437 ;
; Read_reg_2[2] ; read_o_2[3] ; 4.305 ; 4.360 ; 4.930 ; 4.978 ;
; Read_reg_2[2] ; read_o_2[4] ; 4.230 ; 4.272 ; 4.827 ; 4.888 ;
; Read_reg_2[2] ; read_o_2[5] ; 4.151 ; 4.210 ; 4.783 ; 4.762 ;
; Read_reg_2[2] ; read_o_2[6] ; 4.619 ; 4.680 ; 5.251 ; 5.331 ;
; Read_reg_2[2] ; read_o_2[7] ; 4.832 ; 4.905 ; 5.488 ; 5.554 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  Write_reg[0]    ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -12.102             ;
;  Write_reg[0]    ; N/A   ; N/A  ; N/A      ; N/A     ; -12.102             ;
+------------------+-------+------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; write_data[*]  ; Write_reg[0] ; 1.275 ; 1.561 ; Rise       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.698 ; 1.056 ; Rise       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.762 ; 1.173 ; Rise       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 0.496 ; 0.843 ; Rise       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 1.082 ; 1.387 ; Rise       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 0.369 ; 0.748 ; Rise       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.372 ; 0.739 ; Rise       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.637 ; 0.985 ; Rise       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 1.275 ; 1.561 ; Rise       ; Write_reg[0]    ;
; write_data[*]  ; Write_reg[0] ; 0.861 ; 1.257 ; Fall       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.674 ; 1.021 ; Fall       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.861 ; 1.257 ; Fall       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 0.385 ; 0.777 ; Fall       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 0.761 ; 1.065 ; Fall       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 0.360 ; 0.749 ; Fall       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.379 ; 0.762 ; Fall       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.530 ; 0.890 ; Fall       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 0.731 ; 1.067 ; Fall       ; Write_reg[0]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; write_data[*]  ; Write_reg[0] ; 1.087 ; 0.795 ; Rise       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 0.657 ; 0.420 ; Rise       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 0.740 ; 0.512 ; Rise       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 1.012 ; 0.698 ; Rise       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 0.533 ; 0.340 ; Rise       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 1.087 ; 0.795 ; Rise       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 0.995 ; 0.731 ; Rise       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 0.906 ; 0.622 ; Rise       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 0.494 ; 0.290 ; Rise       ; Write_reg[0]    ;
; write_data[*]  ; Write_reg[0] ; 3.786 ; 3.419 ; Fall       ; Write_reg[0]    ;
;  write_data[0] ; Write_reg[0] ; 3.234 ; 2.881 ; Fall       ; Write_reg[0]    ;
;  write_data[1] ; Write_reg[0] ; 2.826 ; 2.424 ; Fall       ; Write_reg[0]    ;
;  write_data[2] ; Write_reg[0] ; 3.257 ; 2.908 ; Fall       ; Write_reg[0]    ;
;  write_data[3] ; Write_reg[0] ; 2.726 ; 2.415 ; Fall       ; Write_reg[0]    ;
;  write_data[4] ; Write_reg[0] ; 3.786 ; 3.419 ; Fall       ; Write_reg[0]    ;
;  write_data[5] ; Write_reg[0] ; 3.715 ; 3.356 ; Fall       ; Write_reg[0]    ;
;  write_data[6] ; Write_reg[0] ; 3.337 ; 2.979 ; Fall       ; Write_reg[0]    ;
;  write_data[7] ; Write_reg[0] ; 3.011 ; 2.668 ; Fall       ; Write_reg[0]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; read_o_1[*]  ; Write_reg[0] ; 11.429 ; 11.370 ; Rise       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 10.808 ; 10.722 ; Rise       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 11.408 ; 11.370 ; Rise       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 11.001 ; 10.935 ; Rise       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 11.201 ; 11.221 ; Rise       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 10.824 ; 10.770 ; Rise       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 10.766 ; 10.745 ; Rise       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 11.429 ; 11.348 ; Rise       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 10.539 ; 10.499 ; Rise       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 13.167 ; 13.295 ; Rise       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 10.838 ; 10.847 ; Rise       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 13.167 ; 13.295 ; Rise       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 11.237 ; 11.113 ; Rise       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 11.215 ; 11.210 ; Rise       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 11.196 ; 11.116 ; Rise       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 10.720 ; 10.671 ; Rise       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 11.605 ; 11.482 ; Rise       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 11.578 ; 11.447 ; Rise       ; Write_reg[0]    ;
; read_o_1[*]  ; Write_reg[0] ; 13.312 ; 13.226 ; Fall       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 13.312 ; 13.226 ; Fall       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 12.451 ; 12.371 ; Fall       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 12.297 ; 12.174 ; Fall       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 13.024 ; 12.974 ; Fall       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 13.010 ; 13.024 ; Fall       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 12.838 ; 12.813 ; Fall       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 12.754 ; 12.720 ; Fall       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 13.234 ; 13.194 ; Fall       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 13.955 ; 13.945 ; Fall       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 12.836 ; 12.744 ; Fall       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 13.955 ; 13.945 ; Fall       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 13.213 ; 13.098 ; Fall       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 13.006 ; 12.962 ; Fall       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 13.206 ; 13.159 ; Fall       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 12.787 ; 12.738 ; Fall       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 13.852 ; 13.701 ; Fall       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 13.837 ; 13.706 ; Fall       ; Write_reg[0]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; read_o_1[*]  ; Write_reg[0] ; 4.623 ; 4.650 ; Rise       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 4.623 ; 4.650 ; Rise       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 5.029 ; 5.094 ; Rise       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 4.667 ; 4.674 ; Rise       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 5.255 ; 5.253 ; Rise       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 4.917 ; 4.928 ; Rise       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 4.763 ; 4.783 ; Rise       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 4.850 ; 4.875 ; Rise       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 4.932 ; 4.960 ; Rise       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 4.582 ; 4.597 ; Rise       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 4.668 ; 4.677 ; Rise       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 5.799 ; 5.906 ; Rise       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 5.049 ; 5.107 ; Rise       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 5.301 ; 5.325 ; Rise       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 5.173 ; 5.172 ; Rise       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 4.582 ; 4.597 ; Rise       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 5.264 ; 5.349 ; Rise       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 5.316 ; 5.413 ; Rise       ; Write_reg[0]    ;
; read_o_1[*]  ; Write_reg[0] ; 5.151 ; 5.183 ; Fall       ; Write_reg[0]    ;
;  read_o_1[0] ; Write_reg[0] ; 5.507 ; 5.507 ; Fall       ; Write_reg[0]    ;
;  read_o_1[1] ; Write_reg[0] ; 5.510 ; 5.525 ; Fall       ; Write_reg[0]    ;
;  read_o_1[2] ; Write_reg[0] ; 5.391 ; 5.414 ; Fall       ; Write_reg[0]    ;
;  read_o_1[3] ; Write_reg[0] ; 5.507 ; 5.532 ; Fall       ; Write_reg[0]    ;
;  read_o_1[4] ; Write_reg[0] ; 5.151 ; 5.183 ; Fall       ; Write_reg[0]    ;
;  read_o_1[5] ; Write_reg[0] ; 5.296 ; 5.334 ; Fall       ; Write_reg[0]    ;
;  read_o_1[6] ; Write_reg[0] ; 5.495 ; 5.549 ; Fall       ; Write_reg[0]    ;
;  read_o_1[7] ; Write_reg[0] ; 5.563 ; 5.561 ; Fall       ; Write_reg[0]    ;
; read_o_2[*]  ; Write_reg[0] ; 5.112 ; 5.100 ; Fall       ; Write_reg[0]    ;
;  read_o_2[0] ; Write_reg[0] ; 5.397 ; 5.388 ; Fall       ; Write_reg[0]    ;
;  read_o_2[1] ; Write_reg[0] ; 6.531 ; 6.606 ; Fall       ; Write_reg[0]    ;
;  read_o_2[2] ; Write_reg[0] ; 5.343 ; 5.358 ; Fall       ; Write_reg[0]    ;
;  read_o_2[3] ; Write_reg[0] ; 5.451 ; 5.491 ; Fall       ; Write_reg[0]    ;
;  read_o_2[4] ; Write_reg[0] ; 5.207 ; 5.236 ; Fall       ; Write_reg[0]    ;
;  read_o_2[5] ; Write_reg[0] ; 5.112 ; 5.100 ; Fall       ; Write_reg[0]    ;
;  read_o_2[6] ; Write_reg[0] ; 5.597 ; 5.664 ; Fall       ; Write_reg[0]    ;
;  read_o_2[7] ; Write_reg[0] ; 5.892 ; 5.923 ; Fall       ; Write_reg[0]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; Read_reg_1[0] ; read_o_1[0] ; 9.975  ; 9.889  ; 10.367 ; 10.281 ;
; Read_reg_1[0] ; read_o_1[1] ; 10.079 ; 10.027 ; 10.450 ; 10.412 ;
; Read_reg_1[0] ; read_o_1[2] ; 11.043 ; 10.986 ; 11.385 ; 11.286 ;
; Read_reg_1[0] ; read_o_1[3] ; 9.669  ; 9.640  ; 10.061 ; 10.023 ;
; Read_reg_1[0] ; read_o_1[4] ; 9.488  ; 9.486  ; 9.917  ; 9.915  ;
; Read_reg_1[0] ; read_o_1[5] ; 9.025  ; 8.977  ; 9.339  ; 9.329  ;
; Read_reg_1[0] ; read_o_1[6] ; 11.309 ; 11.228 ; 11.681 ; 11.586 ;
; Read_reg_1[0] ; read_o_1[7] ; 10.195 ; 10.150 ; 10.549 ; 10.495 ;
; Read_reg_1[1] ; read_o_1[0] ; 9.464  ; 9.378  ; 9.826  ; 9.721  ;
; Read_reg_1[1] ; read_o_1[1] ; 9.803  ; 9.765  ; 10.210 ; 10.149 ;
; Read_reg_1[1] ; read_o_1[2] ; 9.710  ; 9.639  ; 10.116 ; 10.059 ;
; Read_reg_1[1] ; read_o_1[3] ; 9.163  ; 9.132  ; 9.492  ; 9.499  ;
; Read_reg_1[1] ; read_o_1[4] ; 9.732  ; 9.675  ; 10.067 ; 10.019 ;
; Read_reg_1[1] ; read_o_1[5] ; 9.838  ; 9.840  ; 10.240 ; 10.153 ;
; Read_reg_1[1] ; read_o_1[6] ; 10.240 ; 10.159 ; 10.651 ; 10.570 ;
; Read_reg_1[1] ; read_o_1[7] ; 9.554  ; 9.520  ; 9.971  ; 9.899  ;
; Read_reg_1[2] ; read_o_1[0] ; 8.383  ; 8.275  ; 8.755  ; 8.684  ;
; Read_reg_1[2] ; read_o_1[1] ; 8.878  ; 8.773  ; 9.224  ; 9.110  ;
; Read_reg_1[2] ; read_o_1[2] ; 7.889  ; 7.796  ; 8.286  ; 8.184  ;
; Read_reg_1[2] ; read_o_1[3] ; 8.564  ; 8.468  ; 8.944  ; 8.839  ;
; Read_reg_1[2] ; read_o_1[4] ; 8.042  ; 7.963  ; 8.442  ; 8.354  ;
; Read_reg_1[2] ; read_o_1[5] ; 8.176  ; 8.076  ; 8.532  ; 8.466  ;
; Read_reg_1[2] ; read_o_1[6] ; 8.144  ; 8.034  ; 8.541  ; 8.422  ;
; Read_reg_1[2] ; read_o_1[7] ; 8.224  ; 8.123  ; 8.623  ; 8.513  ;
; Read_reg_2[0] ; read_o_2[0] ; 9.158  ; 9.057  ; 9.534  ; 9.442  ;
; Read_reg_2[0] ; read_o_2[1] ; 10.554 ; 10.682 ; 10.957 ; 10.985 ;
; Read_reg_2[0] ; read_o_2[2] ; 10.441 ; 10.317 ; 10.770 ; 10.646 ;
; Read_reg_2[0] ; read_o_2[3] ; 9.566  ; 9.599  ; 9.976  ; 9.904  ;
; Read_reg_2[0] ; read_o_2[4] ; 9.414  ; 9.312  ; 9.747  ; 9.676  ;
; Read_reg_2[0] ; read_o_2[5] ; 9.632  ; 9.583  ; 10.002 ; 9.953  ;
; Read_reg_2[0] ; read_o_2[6] ; 10.855 ; 10.777 ; 11.198 ; 11.040 ;
; Read_reg_2[0] ; read_o_2[7] ; 9.911  ; 9.786  ; 10.216 ; 10.105 ;
; Read_reg_2[1] ; read_o_2[0] ; 9.621  ; 9.616  ; 9.995  ; 10.004 ;
; Read_reg_2[1] ; read_o_2[1] ; 10.904 ; 10.991 ; 11.298 ; 11.376 ;
; Read_reg_2[1] ; read_o_2[2] ; 10.285 ; 10.161 ; 10.657 ; 10.533 ;
; Read_reg_2[1] ; read_o_2[3] ; 9.652  ; 9.617  ; 10.051 ; 10.007 ;
; Read_reg_2[1] ; read_o_2[4] ; 9.743  ; 9.732  ; 10.108 ; 10.135 ;
; Read_reg_2[1] ; read_o_2[5] ; 8.768  ; 8.719  ; 9.149  ; 9.100  ;
; Read_reg_2[1] ; read_o_2[6] ; 10.700 ; 10.605 ; 11.056 ; 10.979 ;
; Read_reg_2[1] ; read_o_2[7] ; 10.572 ; 10.447 ; 10.966 ; 10.841 ;
; Read_reg_2[2] ; read_o_2[0] ; 8.040  ; 7.953  ; 8.399  ; 8.349  ;
; Read_reg_2[2] ; read_o_2[1] ; 10.262 ; 10.257 ; 10.581 ; 10.613 ;
; Read_reg_2[2] ; read_o_2[2] ; 9.581  ; 9.440  ; 9.870  ; 9.767  ;
; Read_reg_2[2] ; read_o_2[3] ; 8.567  ; 8.480  ; 8.927  ; 8.831  ;
; Read_reg_2[2] ; read_o_2[4] ; 8.374  ; 8.277  ; 8.737  ; 8.678  ;
; Read_reg_2[2] ; read_o_2[5] ; 8.247  ; 8.244  ; 8.650  ; 8.470  ;
; Read_reg_2[2] ; read_o_2[6] ; 9.270  ; 9.151  ; 9.588  ; 9.506  ;
; Read_reg_2[2] ; read_o_2[7] ; 9.779  ; 9.608  ; 10.112 ; 9.932  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; Read_reg_1[0] ; read_o_1[0] ; 4.486 ; 4.542 ; 5.119 ; 5.189 ;
; Read_reg_1[0] ; read_o_1[1] ; 4.796 ; 4.861 ; 5.462 ; 5.542 ;
; Read_reg_1[0] ; read_o_1[2] ; 4.795 ; 4.841 ; 5.478 ; 5.524 ;
; Read_reg_1[0] ; read_o_1[3] ; 4.507 ; 4.584 ; 5.151 ; 5.221 ;
; Read_reg_1[0] ; read_o_1[4] ; 4.344 ; 4.403 ; 4.965 ; 5.043 ;
; Read_reg_1[0] ; read_o_1[5] ; 4.185 ; 4.258 ; 4.731 ; 4.823 ;
; Read_reg_1[0] ; read_o_1[6] ; 4.836 ; 4.924 ; 5.479 ; 5.587 ;
; Read_reg_1[0] ; read_o_1[7] ; 4.765 ; 4.832 ; 5.447 ; 5.507 ;
; Read_reg_1[1] ; read_o_1[0] ; 4.359 ; 4.405 ; 4.953 ; 4.992 ;
; Read_reg_1[1] ; read_o_1[1] ; 4.541 ; 4.590 ; 5.166 ; 5.246 ;
; Read_reg_1[1] ; read_o_1[2] ; 4.291 ; 4.340 ; 4.927 ; 4.966 ;
; Read_reg_1[1] ; read_o_1[3] ; 4.249 ; 4.317 ; 4.805 ; 4.892 ;
; Read_reg_1[1] ; read_o_1[4] ; 4.185 ; 4.248 ; 4.741 ; 4.824 ;
; Read_reg_1[1] ; read_o_1[5] ; 4.416 ; 4.476 ; 5.049 ; 5.102 ;
; Read_reg_1[1] ; read_o_1[6] ; 4.536 ; 4.597 ; 5.151 ; 5.231 ;
; Read_reg_1[1] ; read_o_1[7] ; 4.420 ; 4.481 ; 5.046 ; 5.122 ;
; Read_reg_1[2] ; read_o_1[0] ; 4.213 ; 4.247 ; 4.821 ; 4.874 ;
; Read_reg_1[2] ; read_o_1[1] ; 4.434 ; 4.482 ; 5.082 ; 5.123 ;
; Read_reg_1[2] ; read_o_1[2] ; 3.957 ; 3.983 ; 4.581 ; 4.600 ;
; Read_reg_1[2] ; read_o_1[3] ; 4.295 ; 4.343 ; 4.931 ; 4.972 ;
; Read_reg_1[2] ; read_o_1[4] ; 4.063 ; 4.102 ; 4.686 ; 4.718 ;
; Read_reg_1[2] ; read_o_1[5] ; 4.079 ; 4.122 ; 4.669 ; 4.708 ;
; Read_reg_1[2] ; read_o_1[6] ; 4.097 ; 4.133 ; 4.721 ; 4.750 ;
; Read_reg_1[2] ; read_o_1[7] ; 4.136 ; 4.180 ; 4.754 ; 4.791 ;
; Read_reg_2[0] ; read_o_2[0] ; 4.086 ; 4.146 ; 4.665 ; 4.718 ;
; Read_reg_2[0] ; read_o_2[1] ; 5.008 ; 5.137 ; 5.565 ; 5.687 ;
; Read_reg_2[0] ; read_o_2[2] ; 4.542 ; 4.595 ; 5.143 ; 5.210 ;
; Read_reg_2[0] ; read_o_2[3] ; 4.245 ; 4.324 ; 4.827 ; 4.899 ;
; Read_reg_2[0] ; read_o_2[4] ; 4.159 ; 4.219 ; 4.737 ; 4.790 ;
; Read_reg_2[0] ; read_o_2[5] ; 4.339 ; 4.370 ; 4.923 ; 4.974 ;
; Read_reg_2[0] ; read_o_2[6] ; 4.574 ; 4.672 ; 5.142 ; 5.250 ;
; Read_reg_2[0] ; read_o_2[7] ; 4.466 ; 4.559 ; 5.014 ; 5.127 ;
; Read_reg_2[1] ; read_o_2[0] ; 4.357 ; 4.379 ; 4.978 ; 5.031 ;
; Read_reg_2[1] ; read_o_2[1] ; 5.310 ; 5.401 ; 5.929 ; 6.051 ;
; Read_reg_2[1] ; read_o_2[2] ; 4.710 ; 4.775 ; 5.319 ; 5.417 ;
; Read_reg_2[1] ; read_o_2[3] ; 4.588 ; 4.654 ; 5.218 ; 5.304 ;
; Read_reg_2[1] ; read_o_2[4] ; 4.477 ; 4.545 ; 5.084 ; 5.171 ;
; Read_reg_2[1] ; read_o_2[5] ; 4.007 ; 4.042 ; 4.554 ; 4.609 ;
; Read_reg_2[1] ; read_o_2[6] ; 4.832 ; 4.955 ; 5.440 ; 5.582 ;
; Read_reg_2[1] ; read_o_2[7] ; 4.982 ; 5.060 ; 5.612 ; 5.721 ;
; Read_reg_2[2] ; read_o_2[0] ; 4.044 ; 4.072 ; 4.638 ; 4.685 ;
; Read_reg_2[2] ; read_o_2[1] ; 5.349 ; 5.446 ; 5.981 ; 6.097 ;
; Read_reg_2[2] ; read_o_2[2] ; 4.727 ; 4.774 ; 5.371 ; 5.437 ;
; Read_reg_2[2] ; read_o_2[3] ; 4.305 ; 4.360 ; 4.930 ; 4.978 ;
; Read_reg_2[2] ; read_o_2[4] ; 4.230 ; 4.272 ; 4.827 ; 4.888 ;
; Read_reg_2[2] ; read_o_2[5] ; 4.151 ; 4.210 ; 4.783 ; 4.762 ;
; Read_reg_2[2] ; read_o_2[6] ; 4.619 ; 4.680 ; 5.251 ; 5.331 ;
; Read_reg_2[2] ; read_o_2[7] ; 4.832 ; 4.905 ; 5.488 ; 5.554 ;
+---------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; read_o_1[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_1[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_1[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_1[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_1[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_1[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_1[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_1[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_2[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_2[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_2[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_2[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_2[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_2[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_2[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_o_2[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Read_reg_1[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_reg_1[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_reg_1[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_reg_2[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_reg_2[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_reg_2[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write_reg[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write_reg[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write_reg[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; read_o_1[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; read_o_2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; read_o_2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; read_o_1[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; read_o_2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; read_o_1[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_o_2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; read_o_2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 112   ; 112  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 176   ; 176  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Feb 26 20:29:37 2025
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Write_reg[0] Write_reg[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 Write_reg[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 Write_reg[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -12.102 Write_reg[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4681 megabytes
    Info: Processing ended: Wed Feb 26 20:29:39 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


