/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : Q-2019.12-SP5-3
// Date      : Mon Feb 27 17:58:09 2023
/////////////////////////////////////////////////////////////


module fullchip ( clk, mem_in, inst, reset );
  input [127:0] mem_in;
  input [16:0] inst;
  input clk, reset;


endmodule

