Voltageboard settings: [1.125, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 274877906941, 'ColConfig1': 68719476734, 'ColConfig2': 68719476734, 'ColConfig3': 68719476734, 'ColConfig4': 68719476734, 'ColConfig5': 68719476734, 'ColConfig6': 68719476734, 'ColConfig7': 68719476734, 'ColConfig8': 68719476734, 'ColConfig9': 68719476734, 'ColConfig10': 68719476734, 'ColConfig11': 68719476734, 'ColConfig12': 68719476734, 'ColConfig13': 68719476734, 'ColConfig14': 68719476734, 'ColConfig15': 68719476734, 'ColConfig16': 68719476734, 'ColConfig17': 68719476734, 'ColConfig18': 68719476734, 'ColConfig19': 68719476734, 'ColConfig20': 68719476734, 'ColConfig21': 68719476734, 'ColConfig22': 68719476734, 'ColConfig23': 68719476734, 'ColConfig24': 68719476734, 'ColConfig25': 68719476734, 'ColConfig26': 68719476734, 'ColConfig27': 68719476734, 'ColConfig28': 68719476734, 'ColConfig29': 68719476734, 'ColConfig30': 68719476734, 'ColConfig31': 68719476734, 'ColConfig32': 68719476734, 'ColConfig33': 68719476734, 'ColConfig34': 68719476734}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 0	Row	120	 13	130 	 3458 	 34.58	1656188658.5905871 
0	0	 4	 0	Col	201	 13	111 	 3439 	 34.39	1656188658.5905871 
0	0	 4	 0	Row	192	 0	181 	 181 	 1.81	1656188658.5905871 
0	0	 4	 0	Col	192	 0	161 	 161 	 1.61	1656188658.5905871 
1	0	 4	 0	Row	61	 13	156 	 3484 	 34.84	1656188659.1403944 
1	[0;31;40m1[0m	 [0;31;40m5[0m	 28	Col	4	 0	61 	 61 	 0.61	1656188659.1403944 
1	[0;31;40m1[0m	 [0;31;40m5[0m	 28	Col	61	 13	61 	 3389 	 33.89	1656188659.1403944 
2	0	 4	 0	Row	59	 4	8 	 1032 	 10.32	1656188659.6087255 
2	0	 4	 0	Col	58	 4	15 	 1039 	 10.39	1656188659.6087255 
3	0	 4	 0	Row	56	 4	149 	 1173 	 11.73	1656188660.0756319 
3	0	 4	 0	Col	56	 4	145 	 1169 	 11.69	1656188660.0756319 
4	0	 4	 0	Row	181	 6	252 	 1788 	 17.88	1656188660.579365 
4	0	 4	 0	Col	181	 6	248 	 1784 	 17.84	1656188660.579365 
5	0	 4	 0	Row	178	 4	124 	 1148 	 11.48	1656188661.0665243 
5	0	 4	 0	Col	178	 4	121 	 1145 	 11.45	1656188661.0665243 
6	0	 4	 0	Row	175	 3	92 	 860 	 8.6	1656188661.537419 
6	0	 4	 0	Col	175	 3	82 	 850 	 8.5	1656188661.537419 
7	0	 4	 0	Row	173	 4	148 	 1172 	 11.72	1656188662.0190053 
7	0	 4	 0	Col	172	 4	147 	 1171 	 11.71	1656188662.0190053 
8	0	 4	 0	Row	41	 6	69 	 1605 	 16.05	1656188662.5034654 
8	0	 4	 0	Col	41	 6	43 	 1579 	 15.79	1656188662.5034654 
9	0	 4	 0	Row	39	 1	221 	 477 	 4.77	1656188662.9715126 
9	0	 4	 0	Col	39	 1	210 	 466 	 4.66	1656188662.9715126 
