title: 低温CMOS
date: 2023-09-26 13:26
mdate: 2023-10-11 20:39:38

# 电子冻析

# DIBL效应
当沟道长度减小、$V_{ds}$增加使源漏耗尽层靠近，沟道中电力线可以从漏区穿透到源区导致势垒高度降低，导致漏电流增加。
沟道长度越短，DIBL 越严重

# 沟道调制效应

# 低温 CMOS 器件
# 器件目标温度
+ 77K（液氮温度）主要用于近地空天探测及包括高性能低功耗计算在内的商业应用
+ 4.2K （液氦温度）主要用于与太空任务相关的低温电子设备
+ mK（接近绝对零度深低温 S范围）主要用于天体物理应用与超导、量子信息的世界
## 低温下器件变化
+ 更大的阈值电压
+ 更低的漏电电流
+ 源漏电阻降低
+更低的金属互联电阻率
    + 减少传输时延和能量损耗
+ 载流子迁移率提高
    + 掺杂浓度不太高的器件中，晶格散射成为影响迁移率的主要因素
    + 相比常温，声子散射减少，库伦散射主导迁移率
+ 器件亚阈值摆幅（SS）降低（常温下 SS 物理极限为 60mV/dec）
    +亚阈值摆幅主要由关断时的扩散电流决定
+ 金属电阻信噪比和信道容量上升
- 电子冻析
    - 半导体中的载流子来源于杂质电离，电离过程需要一定能量。
    - 100K 以下，杂质只有部分被电离，甚至大部分载流子被冻结在杂质能级上。
    - 非简并条件下（杂质原子数量少于$10^{18}cm^{-3}$），随着温度低于 30k，导电率迅速减小
    - 简并条件下，波函数发生重叠并且自由载流子能量增加，产生带隙变窄，导致硅导电率不受影响。
## 目前学界的研究方向
+ 在工艺上针对低温进行器件优化，从而减小功耗
+ 理由现有的成熟 CMOS 工艺在电路设计层面进行设计优化，发明针对量子计算机的读控电路
## 制冷成本
当芯片在 77K 下的功耗为常温的 1/10，整个系统才比常温有显著的能耗优势。

# 器件尺寸缩小
+ 现在的先进工艺节点的命名不再是对于晶体管沟道物理长度的描述，而是对等效长度的描述，如 7nm 工艺节点的晶体管栅极长度仅被缩小到了 15nm。
+ 隧穿效应
+ 载流子迁移率下降
    -低场下迁移率是常数,载流子速度随电场线性增加。高场下迁移率下降,载流子速度达到饱和,不再与电场有关。速度饱和对器件的影响一个是使漏端饱和电流大大降低，另一个是使饱和电流与栅压的关系不再是长沟道器件中的近平方关系，而是线性关系。
+ 阈值电压降低
    - 器件柵控能力下降
+ 亚阈值摆幅上升
    - 半导体器件表面的电荷较少，亚阈值电流主要由扩散电流决定
+ 控制芯片金属互联线延时上升
    - 金属互联线长度与寄生电容增加
+ 功耗上升
      - 阈值电压降低导致 $ I_{off} $降低
      - $ I_{off}  \sim  \frac{1}{Lxe^{q(V_{GS}-V_t)/KT}} $
 + 32nm 节点以下，器件漏电功耗超越动态功耗成为主导
## 量子计算里的低温 CMOS
- 量子比特的物理实现方式
    - 超导量子比特
    - 硅基量子比特
    - 拓扑量子比特
- 极地温度读出电路和控制电路可以用 CMOS 模拟射频电路实现
    
# 暗硅效应
随着芯片集成度提高，芯片工作时能够同时开启的晶体管不及整个芯片的 5%～10%
## 工艺浮动
+ 全局工艺浮动
    - 相同版图相同尺寸不同区域处的两个不同晶体管存在电学性能差异
    - 晶体管尺寸 W、L、氧化层厚度 tox、阈值电压 vth、迁移率 u0
+ 局部工艺失配
     - 同一颗芯粒上相邻的两个具有相同版图结构和相同尺寸的两个器件存在电学性能差异
     - 氧化层厚度 toxe、尺寸相关、阈值电压相关、迁移率相关、饱和速度、电容

专利申请尽可能让覆盖范围更广，比如同一个电路能否同时用MOSFET 和 BJT 实现?

一种全温区的带隙基准电路-->一种基于。。。的全温区带隙基准电路
























