<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
  <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
  <meta http-equiv="Content-Style-Type" content="text/css" />
  <meta name="generator" content="nico" />
  <title></title>
  <style type="text/css">code{white-space: pre;}</style>
  <link rel="stylesheet" href="../../statiques/style.css" type="text/css" />
</head>
<body>
<h1 id="circuits-numériques-programmables-fpga"><strong>Circuits numériques programmables : FPGA</strong></h1>
<h2 id="mamadou-lamine-ndiaye-esp-dakar"><a href="&#x6d;&#x61;&#x69;&#108;&#116;&#x6f;&#58;&#x6d;&#x61;&#x6d;&#x61;&#100;&#x6f;&#x75;&#108;&#x61;&#x6d;&#x69;&#110;&#x65;&#46;&#110;&#100;&#x69;&#x61;&#x79;&#x65;&#64;&#x75;&#x63;&#x61;&#100;&#46;&#x65;&#100;&#x75;&#46;&#x73;&#110;" class="email">&#x4d;&#x61;&#x6d;&#x61;&#100;&#x6f;&#x75;&#32;&#76;&#x61;&#x6d;&#x69;&#110;&#x65;&#32;&#78;&#100;&#x69;&#x61;&#x79;&#x65;</a>, ESP Dakar</h2>
<blockquote>
<p>Document en cours de relecture, version du 2015/01/25</p>
</blockquote>
<h2 id="circuits-numériques">Circuits numériques</h2>
<h4 id="classification-des-circuits-numériques">Classification des circuits numériques</h4>
<p>Les circuits numériques peuvent être classés en quatre catégories:</p>
<p> <img src="images/classification_CN.png" title="Classification circuits numériques" alt="Figure : Classification des circuits numériques" /></p>
<p>Les circuits logiques standards dominés aujourd’hui par la technologie CMOS. Les circuits à fonctionnement programmables où on peut regrouper tous les processeurs (microprocesseurs, microcontrôleurs, DSP). Les circuits intégrés spécifiques (ASIC) où on peut citer les circuits pré-diffusés qui intègrent des réseaux de cellules logiques à base de transistors implantés mais non interconnectés. En fonction de l’application visée, l’interconnexion des cellules logiques permet de personnaliser le circuit. Les circuits précarctérisés constituent un assemblage de fonctions prédéfinies et précaractérisées électriquement par le fabricant (éléments de bibliothèques) Les circuits sur mesure représente une solution optimale en termes de densité et de performance adaptée aux exigences du client (l’utilisateur) . Les ASICs présentent l’avantage de garantir les performances maximales mais ont un temps de développement long et un coût de développement en augmentation.</p>
<p>Les circuits logiques programmables sont constitués d’un ensemble de portes logiques (ou cellules logiques) reliées par des interconnexions reconfigurables. Les reconfigurations se font par des ET, OU, Bascules, RAM, multiplexeurs, registres, etc. Plusieurs sigles existent pour désigner les circuits logiques programmables. Le terme programmation ici est au sens reconfiguration des interconnexions. Il existe des circuits reconfigurables une seule fois avec la technologie anti-fusible ou plusieurs fois avec les technologies FLASH, EEPROM, SRAM Ces différents termes permettent de désigner la technologie des interconnexions. En effet dans les circuits PAL les interconnexion se font à base de fusible, les EPLD utilise une technologie FLASH et les FPGA utilise des mémoires RAM.</p>
<h4 id="les-circuits-logiques-programmables-pld">Les circuits logiques programmables (PLD)</h4>
<div class="figure">
<img src="images/PLD.png" title="Circuits logiques programmables" alt="Figure : Circuits numériques" />
<p class="caption">Figure : Circuits numériques</p>
</div>
<p>Les différents sigles des circuits logiques programmables sont :</p>
<ul>
<li>Les PAL (Programmable Array Logic) sont des circuits logiques programmables dans lesquels seules les fonctions ET sont programmables, les fonctions OU ne le sont pas.</li>
<li>Les GAL (Generic Array Logic) sont des circuits logiques PAL reprogrammables à technologie CMOS.</li>
<li>Les FPLA (Field Programmable Logic-Array) sont des circuits logiques programmables dans lesquels les fonctions ET et les fonctions OU sont programmables.</li>
<li>Les EPLD (Erasable Programmable Logic Device) sont des circuits logiques reprogrammables.</li>
<li>Les FPGA (Field Programmable Gate Array) sont des réseaux de portes programmables à la demande. L’utilisateur réalise les interconnexions nécessaires par programmation (reconfiguration).</li>
</ul>
<h4 id="les-circuits-fpga">Les circuits FPGA</h4>
<p>Les FPGA sont constitués de blocs logiques appelés cellules qui sont des portes logiques, des SRAM, des bascules, etc et un réseau de fils de connexion que l’on peut assembler par programmation avec des AND, OR, registres, etc. Chaque constructeur définit son propre bloc logique.</p>
<p>Les portes logiques et autres composants sont réparties dans le circuit de manière ordonnée, en groupes appelés blocs logiques configurables. Synthètiser une fonction logique revient à interconnecter un certain nombre de blocs logiques (mapping), puis reliées les uns aux autres par des fils de connexions (routage).</p>
<p>Les circuits logiques programmables de type FPGA sont très utilisés dans la conception des circuits logiques. Ils présentent les avantages suivants:</p>
<ul>
<li>Ils permettent une reprogrammation à volonté, ils permettent de d’analyser différents algorithmes en un temps très court.</li>
<li>Ils offrent une grande souplesse qui autorise des évolutions rapides à moindre coût.</li>
<li>Leurs densités d’intégration peuvent atteindre plus de 10 millions de portes logiques.</li>
<li>Ils offrent la possibilité de traitement parallèle des données (augmentation de la vitesse de calcul).</li>
<li>La capacité est limitée par le nombre de blocs logiques configurables (non la complexité).</li>
</ul>
<p>Les FPGA sont inventés par XILINX qui sont leaders sur le marché (49%). ALTERA a une part de marché de prés de plus de 40%.</p>
<h4 id="méthodologie-de-conception">Méthodologie de conception</h4>
<p>Plusieurs niveaux de description existent pour synthétiser un circuit logique:</p>
<ul>
<li>Un modèle peut être décrit par son comportement ou son fonctionnement qui décrit un modèle par, sa fonction, son algorithme. Il s’agit d’utiliser des instructions d’un langage de programmation pour décrire comment cela fonctionne.</li>
<li>La description par RTL (RTL « Register Transfert Logic ») revient à décrire l'implémentation sous forme d'éléments séquentiels en prenant en compte la notion d’horloge , de cycle;</li>
<li>La description par les portes logiques (Structurel) utilise la topologie (netlist) de portes logiques, de registres, de composants, etc. pour réaliser le circuit.</li>
</ul>
<p>La méthodologie de conception d’un circuit logique avec les FPGA se décline en quatre étapes:</p>
<div class="figure">
<img src="images/conception_FPGA.png" title="Circuits logiques programmables" alt="Figure : Conception FPGA" />
<p class="caption">Figure : Conception FPGA</p>
</div>
<ul>
<li>La spécification qui consiste à la saisie du circuit logique soit de manière syntaxique, ou de manière graphique ou par diagramme.</li>
<li>La validation fonctionnelle qui consiste à la vérification de schéma ou de synthaxe et des simulations comportementales</li>
<li>La validation temporelle qui tient compte des temps de propagation et des problèmes de recouvrement des signaux</li>
<li>L’implémentation sur la cible consiste à faire l’assignation des pins et d’envoyer le programme sur la cible.</li>
</ul>
<h4 id="environnement-de-développement">Environnement de développement</h4>
<p>La Synthèse des circuits logiques avec les FPGA s’appuie principalement sur leux principaux plateformes de développement</p>
<ul>
<li>Altera Quartus II</li>
<li>Xilinx ISE</li>
</ul>
<p>Quartus est un logiciel développé par la société Altera pour la conception, la simulation, la synthèse et l’implémentation de circuits numériques. Le logiciel permet la spécification en mode graphique, par description HDL(VHDL ou Verilog) des circuits logiques. Xilink ISE est un logiciel développé par la société Xilink</p>
<h5 id="présentation-du-cyclone-ii">Présentation du CYCLONE II</h5>
<p>Le CYLONE II d’ALTERA est un FPGA qui Compte de 68416 éléments logiques regroupés par blocs de 16.</p>
<div class="figure">
<img src="images/cyclone2.png" title="Cyclone II" alt="Figure : Cyclone II" />
<p class="caption">Figure : Cyclone II</p>
</div>
<p>Le CYLONE II compte quatre boucles à verrouillage de phase (PLL). Les blocs logiques disposent d’éléments d'entrée / sorties,de multiplicateurs embarqués, et de blocs mémoire embarquée. La configuration rapide du circuit peut se faire en moins de 100ms. Il intègre le mode de configuration série USB BLASTER ou JTAG</p>
<div class="figure">
<img src="images/cyclone_EL.png" title="Cyclone II" alt="Figure : Cyclone II" />
<p class="caption">Figure : Cyclone II</p>
</div>
<p>Un élément logique du Cyclone II dispose de 4 entrées permettant représenter n’importe quelle fonction logique à 4 entrées, d’un registre de sortie programmable, d’une entrée de retenue provenant de l’élément logique précèdent et d’une sortie de retenue pour l’élément suivant. Un élément logique dispose également de lien d’interconnexion local, ligne colonne, direct, de registre.</p>
<div class="figure">
<img src="images/interconnexion_BL.png" title="Cyclone II" alt="Figure : Cyclone II-interconnexion BL" />
<p class="caption">Figure : Cyclone II-interconnexion BL</p>
</div>
<p>Un bloc logique est constitué de 16 éléments logiques. Un réseau local d’interconnexion permet la communication entre EL d’un même bloc. Les liaisons directs permettent l’interconnexion des BL adjacents, il existe aussi un bloc mémoire, un signal d’horloge, un multiplieur et entrée sortie entre bloc adjacent. Un réseaux d’interconnexion ligne colonne existe entre BL.</p>
<h4 id="environnement-de-travail">Environnement de Travail</h4>
<p>Notre environnement de travail est constitué d’un logiciel, d’une carte de développement, d’une matrice à LED et éventuellement d’un simulateur.</p>
<p>QUARTUS II Web Edition : est un logiciel permettant le développement jusqu’à l’implémentation sur la carte FPGA. Il est à téléchargement gratuit sur www.altera.com. Un modèle du simulateur ModelSim existe avec ALTERA ModelSim-Altera Web Edition.</p>
<p>Nous travaillerons avec les cartes de développement DE0 et DE2 d’ALTERA.</p>
<h5 id="carte-de0-nano-max-ii">Carte DE0 NANO (MAX II)</h5>
<div class="figure">
<img src="images/DE01.png" title="DE0-NANO" alt="Figure : DE0- NANO" />
<p class="caption">Figure : DE0- NANO</p>
</div>
<p>Specifications FPGA</p>
<ul>
<li>Altera MAX II EPM2210F324 FPGA device</li>
</ul>
<p>I/O Devices</p>
<ul>
<li>Built-in USB Blaster for FPGA configuration</li>
</ul>
<p>Switches, LEDs, Displays, and Clocks</p>
<ul>
<li>1 DIP switche</li>
<li>4 pushbutton switches</li>
<li>2 red user LEDs,</li>
<li>2 yellow user LEDs,</li>
<li>2 blue user LEDs,</li>
<li>2 green user LEDs</li>
<li>50-MHz oscillator for clock sources</li>
<li>Powered by USB</li>
</ul>
<p>Prototyping Areas A 40-pin expansion port area compatible with Altera DE2/DE1 expansion ports. Prototyping Area A with 68 GPIO, 6 3.3V, 2 5V and 8 GND pins Prototyping Area B with 20 GPIO, 2 3.3V, and 2 GND pins</p>
<h5 id="carte-de0-nano-cyclone-iv">Carte DE0 NANO (CYCLONE IV)</h5>
<div class="figure">
<img src="images/DE02.png" title="DE0-NANO" alt="Figure : DE0- NANO" />
<p class="caption">Figure : DE0- NANO</p>
</div>
<p>Specifications FPGA</p>
<ul>
<li>Altera CYCLONE IV EP4CE22F17C6N FPGA device</li>
<li>154 pins</li>
</ul>
<p>I/O Devices</p>
<ul>
<li>Built-in USB Blaster for FPGA configuration</li>
</ul>
<p>Switches, LEDs, Displays, and Clocks</p>
<ul>
<li>4 DIP switch</li>
<li>2 pushbutton switches</li>
<li>2 red user LEDs,</li>
<li>2 yellow user LEDs,</li>
<li>2 blue user LEDs,</li>
<li>2 green user LEDs</li>
<li>50-MHz oscillator for clock sources</li>
<li>Powered by USB</li>
<li>A/D Converter, 8 channel – 12 bit A/D Converter</li>
</ul>
<p>Prototyping Areas Two 40-pin Headers GPIO compatible provide 72 I/O pin, 5V Power pin, Two 3,3V and four ground pins . 32MB SDRAM, 2Kb I2C EEPROM</p>
<h5 id="carte-deii-cyclone-ii">Carte DEII (CYCLONE II)</h5>
<div class="figure">
<img src="images/DE2.png" title="DE2-Altera" alt="Figure : DE2" />
<p class="caption">Figure : DE2</p>
</div>
<p>Specifications FPGA</p>
<ul>
<li>Cyclone II EP2C35F672C6 FPGA</li>
</ul>
<p>I/O Devices</p>
<ul>
<li>Built-in USB Blaster for FPGA configuration</li>
<li>10/100 Ethernet, RS-232, Infrared port</li>
<li>Video Out (VGA 10-bit DAC)</li>
<li>Video In (NTSC/PAL/Multi-format)</li>
<li>USB 2.0 (type A and type B)</li>
<li>PS/2 mouse or keyboard port</li>
<li>Line-in, Line-out, microphone-in (24-bit audio CODEC)</li>
<li>Expansion headers (76 signal pins)</li>
</ul>
<p>Memory</p>
<ul>
<li>8-MB SDRAM, 512-KB SRAM, 4-MB Flash</li>
<li>SD memory card slot</li>
</ul>
<p>Switches, LEDs, Displays, and Clocks</p>
<ul>
<li>18 toggle switches</li>
<li>4 debounced pushbutton switches</li>
<li>18 red LEDs, 9 green LEDs</li>
<li>Eight 7-segment displays</li>
<li>16 x 2 LCD display</li>
<li>27-MHz and 50-MHz oscillators, external SMA clock input</li>
</ul>
</body>
</html>