vsim -do VerilogSetting.do -c