/*
        Copyright 2023 Efabless Corp.

        Author: Mohamed Shalan (mshalan@efabless.com)

        Licensed under the Apache License, Version 2.0 (the "License");
        you may not use this file except in compliance with the License.
        You may obtain a copy of the License at

            http://www.apache.org/licenses/LICENSE-2.0

        Unless required by applicable law or agreed to in writing, software
        distributed under the License is distributed on an "AS IS" BASIS,
        WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
        See the License for the specific language governing permissions and
        limitations under the License.

*/
#include <stdint.h>

#ifndef ANALOG_CTRL_REGSREGS_H
#define ANALOG_CTRL_REGSREGS_H

#ifndef IO_TYPES
#define IO_TYPES
#define   __R     volatile const unsigned int
#define   __W     volatile       unsigned int
#define   __RW    volatile       unsigned int
#endif

#define ANALOG_CTRL_REGS_REG_ANA_TEST_REG_IBIAS_TEST_TO_GPIO1_2_BIT     0
#define ANALOG_CTRL_REGS_REG_ANA_TEST_REG_IBIAS_TEST_TO_GPIO1_2_MASK    0x3
#define ANALOG_CTRL_REGS_REG_ANA_TEST_REG_VBG_TEST_TO_GPIO1_1_BIT       2
#define ANALOG_CTRL_REGS_REG_ANA_TEST_REG_VBG_TEST_TO_GPIO1_1_MASK      0xc
#define ANALOG_CTRL_REGS_REG_ANA_IDAC_REG_IDAC_TO_GPIO1_3_BIT   0
#define ANALOG_CTRL_REGS_REG_ANA_IDAC_REG_IDAC_TO_GPIO1_3_MASK  0x3
#define ANALOG_CTRL_REGS_REG_ANA_IDAC_REG_IDAC_TO_GPIO1_2_BIT   2
#define ANALOG_CTRL_REGS_REG_ANA_IDAC_REG_IDAC_TO_GPIO1_2_MASK  0xc
#define ANALOG_CTRL_REGS_REG_ANA_REF_REG_ADC_REFH_TO_GPIO6_6_BIT        0
#define ANALOG_CTRL_REGS_REG_ANA_REF_REG_ADC_REFH_TO_GPIO6_6_MASK       0x3
#define ANALOG_CTRL_REGS_REG_ANA_REF_REG_DAC_REFH_TO_GPIO1_1_BIT        2
#define ANALOG_CTRL_REGS_REG_ANA_REF_REG_DAC_REFH_TO_GPIO1_1_MASK       0xc
#define ANALOG_CTRL_REGS_REG_ANA_REF_REG_ADC_REFL_TO_GPIO6_7_BIT        4
#define ANALOG_CTRL_REGS_REG_ANA_REF_REG_ADC_REFL_TO_GPIO6_7_MASK       0x30
#define ANALOG_CTRL_REGS_REG_ANA_REF_REG_DAC_REFL_TO_GPIO1_0_BIT        6
#define ANALOG_CTRL_REGS_REG_ANA_REF_REG_DAC_REFL_TO_GPIO1_0_MASK       0xc0
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_ULP_COMP_P_BIT  0
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_ULP_COMP_P_MASK 0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_COMP_P_BIT      2
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_COMP_P_MASK     0xc
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_ADC0_BIT        4
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_ADC0_MASK       0x30
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_GPIO4_7_BIT     6
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_GPIO4_7_MASK    0xc0
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_GPIO4_3_BIT     8
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_GPIO4_3_MASK    0x300
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_ANALOG1_BIT     10
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_ANALOG1_MASK    0xc00
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_AMUXBUSB_BIT    12
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_AMUXBUSB_MASK   0x3000
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_GPIO3_7_BIT     14
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_GPIO3_7_MASK    0xc000
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_GPIO3_3_BIT     16
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_OUT_REG_RIGHT_LP_OPAMP_TO_GPIO3_3_MASK    0x30000
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_ULP_COMP_N_BIT        0
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_ULP_COMP_N_MASK       0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_COMP_N_BIT    2
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_COMP_N_MASK   0xc
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_ADC1_BIT      4
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_ADC1_MASK     0x30
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_GPIO4_6_BIT   6
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_GPIO4_6_MASK  0xc0
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_GPIO4_2_BIT   8
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_GPIO4_2_MASK  0x300
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_ANALOG0_BIT   10
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_ANALOG0_MASK  0xc00
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_AMUXBUSA_BIT  12
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_AMUXBUSA_MASK 0x3000
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_GPIO3_6_BIT   14
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_GPIO3_6_MASK  0xc000
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_GPIO3_2_BIT   16
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_OUT_REG_RIGHT_HGBW_OPAMP_TO_GPIO3_2_MASK  0x30000
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_ULP_COMP_P_BIT 0
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_ULP_COMP_P_MASK        0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_COMP_P_BIT     2
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_COMP_P_MASK    0xc
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_ADC0_BIT       4
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_ADC0_MASK      0x30
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_GPIO4_5_BIT    6
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_GPIO4_5_MASK   0xc0
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_GPIO4_1_BIT    8
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_GPIO4_1_MASK   0x300
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_ANALOG1_BIT    10
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_ANALOG1_MASK   0xc00
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_AMUXBUSB_BIT   12
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_AMUXBUSB_MASK  0x3000
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_GPIO3_5_BIT    14
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_GPIO3_5_MASK   0xc000
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_GPIO3_1_BIT    16
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_OUT_REG_LEFT_HGBW_OPAMP_TO_GPIO3_1_MASK   0x30000
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_ULP_COMP_N_BIT   0
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_ULP_COMP_N_MASK  0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_COMP_N_BIT       2
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_COMP_N_MASK      0xc
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_ADC1_BIT 4
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_ADC1_MASK        0x30
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_GPIO4_0_BIT      6
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_GPIO4_0_MASK     0xc0
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_ANALOG0_BIT      8
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_ANALOG0_MASK     0x300
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_AMUXBUSA_BIT     10
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_AMUXBUSA_MASK    0xc00
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_GPIO3_4_BIT      12
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_OUT_REG_LEFT_LP_OPAMP_TO_GPIO3_4_MASK     0x3000
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_DAC0_BIT      0
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_DAC0_MASK     0x1
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_ANALOG0_BIT   1
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_ANALOG0_MASK  0x2
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_AMUXBUSA_BIT  2
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_AMUXBUSA_MASK 0x4
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_RHEOSTAT_OUT_BIT      3
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_RHEOSTAT_OUT_MASK     0x8
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_SIO0_BIT      4
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_SIO0_MASK     0x10
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_TEMPSENSE_BIT 5
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_TEMPSENSE_MASK        0x20
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_LEFT_VREF_BIT 6
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_LEFT_VREF_MASK        0x40
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_VOUTREF_BIT   7
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_VOUTREF_MASK  0x80
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_GPIO2_5_BIT   8
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INP_REG_RIGHT_LP_OPAMP_P_TO_GPIO2_5_MASK  0x300
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_DAC1_BIT      0
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_DAC1_MASK     0x1
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_ANALOG1_BIT   1
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_ANALOG1_MASK  0x2
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_AMUXBUSB_BIT  2
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_AMUXBUSB_MASK 0x4
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_RHEOSTAT_OUT_BIT      3
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_RHEOSTAT_OUT_MASK     0x8
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_RHEOSTAT_TAP_BIT      4
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_RHEOSTAT_TAP_MASK     0x10
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_SIO1_BIT      5
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_SIO1_MASK     0x20
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_VBGTC_BIT     6
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_VBGTC_MASK    0x40
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_RIGHT_VREF_BIT        7
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_RIGHT_VREF_MASK       0x80
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_VINREF_BIT    8
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_VINREF_MASK   0x100
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_GPIO2_4_BIT   9
#define ANALOG_CTRL_REGS_REG_ANA_AMP3_INN_REG_RIGHT_LP_OPAMP_N_TO_GPIO2_4_MASK  0x600
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_GPIO5_0_BIT 0
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_GPIO5_0_MASK        0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_DAC0_BIT    2
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_DAC0_MASK   0x4
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_ANALOG0_BIT 3
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_ANALOG0_MASK        0x8
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_AMUXBUSA_BIT        4
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_AMUXBUSA_MASK       0x10
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_RHEOSTAT_OUT_BIT    5
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_RHEOSTAT_OUT_MASK   0x20
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_SIO0_BIT    6
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_SIO0_MASK   0x40
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_LEFT_VREF_BIT       7
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_LEFT_VREF_MASK      0x80
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_VOUTREF_BIT 8
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_VOUTREF_MASK        0x100
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_GPIO2_3_BIT 9
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INP_REG_RIGHT_HGBW_OPAMP_P_TO_GPIO2_3_MASK        0x600
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_GPIO5_1_BIT 0
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_GPIO5_1_MASK        0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_DAC1_BIT    2
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_DAC1_MASK   0x4
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_ANALOG1_BIT 3
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_ANALOG1_MASK        0x8
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_AMUXBUSB_BIT        4
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_AMUXBUSB_MASK       0x10
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_RHEOSTAT_OUT_BIT    5
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_RHEOSTAT_OUT_MASK   0x20
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_RHEOSTAT_TAP_BIT    6
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_RHEOSTAT_TAP_MASK   0x40
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_SIO1_BIT    7
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_SIO1_MASK   0x80
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_VBGSC_BIT   8
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_VBGSC_MASK  0x100
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_RIGHT_VREF_BIT      9
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_RIGHT_VREF_MASK     0x200
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_VINREF_BIT  10
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_VINREF_MASK 0x400
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_GPIO2_2_BIT 11
#define ANALOG_CTRL_REGS_REG_ANA_AMP2_INN_REG_RIGHT_HGBW_OPAMP_N_TO_GPIO2_2_MASK        0x1800
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_GPIO5_2_BIT  0
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_GPIO5_2_MASK 0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_DAC0_BIT     2
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_DAC0_MASK    0x4
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_ANALOG0_BIT  3
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_ANALOG0_MASK 0x8
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_AMUXBUSA_BIT 4
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_AMUXBUSA_MASK        0x10
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_RHEOSTAT_OUT_BIT     5
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_RHEOSTAT_OUT_MASK    0x20
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_SIO0_BIT     6
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_SIO0_MASK    0x40
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_TEMPSENSE_BIT        7
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_TEMPSENSE_MASK       0x80
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_LEFT_VREF_BIT        8
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_LEFT_VREF_MASK       0x100
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_VOUTREF_BIT  9
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_VOUTREF_MASK 0x200
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_GPIO2_1_BIT  10
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INP_REG_LEFT_HGBW_OPAMP_P_TO_GPIO2_1_MASK 0xc00
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_GPIO5_3_BIT  0
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_GPIO5_3_MASK 0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_DAC1_BIT     2
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_DAC1_MASK    0x4
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_ANALOG1_BIT  3
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_ANALOG1_MASK 0x8
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_AMUXBUSB_BIT 4
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_AMUXBUSB_MASK        0x10
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_RHEOSTAT_OUT_BIT     5
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_RHEOSTAT_OUT_MASK    0x20
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_RHEOSTAT_TAP_BIT     6
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_RHEOSTAT_TAP_MASK    0x40
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_SIO1_BIT     7
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_SIO1_MASK    0x80
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_VBGTC_BIT    8
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_VBGTC_MASK   0x100
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_RIGHT_VREF_BIT       9
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_RIGHT_VREF_MASK      0x200
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_VINREF_BIT   10
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_VINREF_MASK  0x400
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_GPIO2_0_BIT  11
#define ANALOG_CTRL_REGS_REG_ANA_AMP1_INN_REG_LEFT_HGBW_OPAMP_N_TO_GPIO2_0_MASK 0x1800
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_GPIO5_4_BIT    0
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_GPIO5_4_MASK   0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_DAC0_BIT       2
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_DAC0_MASK      0x4
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_ANALOG0_BIT    3
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_ANALOG0_MASK   0x8
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_AMUXBUSA_BIT   4
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_AMUXBUSA_MASK  0x10
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_RHEOSTAT_OUT_BIT       5
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_RHEOSTAT_OUT_MASK      0x20
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_SIO0_BIT       6
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_SIO0_MASK      0x40
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_LEFT_VREF_BIT  7
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_LEFT_VREF_MASK 0x80
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_VOUTREF_BIT    8
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INP_REG_LEFT_LP_OPAMP_P_TO_VOUTREF_MASK   0x100
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_GPIO5_5_BIT    0
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_GPIO5_5_MASK   0x3
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_DAC1_BIT       2
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_DAC1_MASK      0x4
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_ANALOG1_BIT    3
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_ANALOG1_MASK   0x8
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_AMUXBUSB_BIT   4
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_AMUXBUSB_MASK  0x10
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_RHEOSTAT_OUT_BIT       5
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_RHEOSTAT_OUT_MASK      0x20
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_RHEOSTAT_TAP_BIT       6
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_RHEOSTAT_TAP_MASK      0x40
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_SIO1_BIT       7
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_SIO1_MASK      0x80
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_VBGSC_BIT      8
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_VBGSC_MASK     0x100
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_RIGHT_VREF_BIT 9
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_RIGHT_VREF_MASK        0x200
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_VINREF_BIT     10
#define ANALOG_CTRL_REGS_REG_ANA_AMP0_INN_REG_LEFT_LP_OPAMP_N_TO_VINREF_MASK    0x400
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_ULPCOMP_P_BIT 0
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_ULPCOMP_P_MASK        0x3
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_COMP_P_BIT    2
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_COMP_P_MASK   0xc
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_ADC0_BIT      4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_ADC0_MASK     0x30
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_GPIO4_4_BIT   6
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_GPIO4_4_MASK  0xc0
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_ANALOG1_BIT   8
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_ANALOG1_MASK  0x300
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_AMUXBUSB_BIT  10
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_OUT_REG_LEFT_INSTRAMP_TO_AMUXBUSB_MASK 0xc00
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_ULPCOMP_N_BIT        0
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_ULPCOMP_N_MASK       0x3
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_COMP_N_BIT   2
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_COMP_N_MASK  0xc
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_ADC1_BIT     4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_ADC1_MASK    0x30
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_ANALOG0_BIT  6
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_ANALOG0_MASK 0xc0
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_AMUXBUSA_BIT 8
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_AMUXBUSA_MASK        0x300
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_GPIO3_0_BIT  10
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_OUT_REG_RIGHT_INSTRAMP_TO_GPIO3_0_MASK 0xc00
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_GPIO5_7_BIT 0
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_GPIO5_7_MASK        0x3
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_ANALOG1_BIT 2
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_ANALOG1_MASK        0x4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_AMUXBUSB_BIT        3
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_AMUXBUSB_MASK       0x8
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_SIO1_BIT    4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_SIO1_MASK   0x10
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_RIGHT_VREF_BIT      5
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_RIGHT_VREF_MASK     0x20
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_VINREF_BIT  6
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INN_REG_LEFT_INSTRAMP_N_TO_VINREF_MASK 0x40
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_GPIO5_6_BIT 0
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_GPIO5_6_MASK        0x3
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_ANALOG0_BIT 2
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_ANALOG0_MASK        0x4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_AMUXBUSA_BIT        3
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_AMUXBUSA_MASK       0x8
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_SIO0_BIT    4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_SIO0_MASK   0x10
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_TEMPSENSE_BIT       5
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_TEMPSENSE_MASK      0x20
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_LEFT_VREF_BIT       6
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_LEFT_VREF_MASK      0x40
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_VOUTREF_BIT 7
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP0_INP_REG_LEFT_INSTRAMP_P_TO_VOUTREF_MASK        0x80
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_ANALOG1_BIT        0
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_ANALOG1_MASK       0x1
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_AMUXBUSB_BIT       1
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_AMUXBUSB_MASK      0x2
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_SIO1_BIT   2
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_SIO1_MASK  0x4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_RIGHT_VREF_BIT     3
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_RIGHT_VREF_MASK    0x8
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_VINREF_BIT 4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_VINREF_MASK        0x10
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_GPIO2_6_BIT        5
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INN_REG_RIGHT_INSTRAMP_N_TO_GPIO2_6_MASK       0x60
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_ANALOG0_BIT        0
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_ANALOG0_MASK       0x1
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_AMUXBUSA_BIT       1
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_AMUXBUSA_MASK      0x2
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_SIO0_BIT   2
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_SIO0_MASK  0x4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_TEMPSENSE_BIT      3
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_TEMPSENSE_MASK     0x8
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_LEFT_VREF_BIT      4
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_LEFT_VREF_MASK     0x10
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_VOUTREF_BIT        5
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_VOUTREF_MASK       0x20
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_GPIO2_7_BIT        6
#define ANALOG_CTRL_REGS_REG_ANA_PREAMP1_INP_REG_RIGHT_INSTRAMP_P_TO_GPIO2_7_MASK       0xc0
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_DAC0_BIT    0
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_DAC0_MASK   0x1
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_ANALOG1_BIT 1
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_ANALOG1_MASK        0x2
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_SIO0_BIT    2
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_SIO0_MASK   0x4
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_VBGTC_BIT   3
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_VBGTC_MASK  0x8
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_TEMPSENSE_BIT       4
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_TEMPSENSE_MASK      0x10
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_LEFT_VREF_BIT       5
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_LEFT_VREF_MASK      0x20
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_VOUTREF_BIT 6
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_VOUTREF_MASK        0x40
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_GPIO6_0_BIT 7
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_GPIO6_0_MASK        0x180
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_GPIO1_7_BIT 9
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INP_REG_ULPCOMP_P_TO_GPIO1_7_MASK        0x600
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_DAC1_BIT    0
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_DAC1_MASK   0x1
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_ANALOG0_BIT 1
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_ANALOG0_MASK        0x2
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_SIO1_BIT    2
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_SIO1_MASK   0x4
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_VBGSC_BIT   3
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_VBGSC_MASK  0x8
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_RIGHT_VREF_BIT      4
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_RIGHT_VREF_MASK     0x10
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_VINREF_BIT  5
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_VINREF_MASK 0x20
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_GPIO6_1_BIT 6
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_GPIO6_1_MASK        0xc0
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_GPIO1_6_BIT 8
#define ANALOG_CTRL_REGS_REG_ANA_COMP1_INN_REG_ULPCOMP_N_TO_GPIO1_6_MASK        0x300
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_DAC0_BIT       0
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_DAC0_MASK      0x1
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_ANALOG1_BIT    1
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_ANALOG1_MASK   0x2
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_SIO0_BIT       2
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_SIO0_MASK      0x4
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_VBGTC_BIT      3
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_VBGTC_MASK     0x8
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_TEMPSENSE_BIT  4
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_TEMPSENSE_MASK 0x10
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_LEFT_VREF_BIT  5
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_LEFT_VREF_MASK 0x20
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_VOUTREF_BIT    6
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_VOUTREF_MASK   0x40
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_GPIO6_2_BIT    7
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_GPIO6_2_MASK   0x180
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_GPIO1_5_BIT    9
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INP_REG_COMP_P_TO_GPIO1_5_MASK   0x600
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_DAC1_BIT       0
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_DAC1_MASK      0x1
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_ANALOG0_BIT    1
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_ANALOG0_MASK   0x2
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_SIO1_BIT       2
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_SIO1_MASK      0x4
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_VBGSC_BIT      3
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_VBGSC_MASK     0x8
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_RIGHT_VREF_BIT 4
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_RIGHT_VREF_MASK        0x10
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_VINREF_BIT     5
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_VINREF_MASK    0x20
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_GPIO6_1_BIT    6
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_GPIO6_1_MASK   0xc0
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_GPIO1_4_BIT    8
#define ANALOG_CTRL_REGS_REG_ANA_COMP0_INN_REG_COMP_N_TO_GPIO1_4_MASK   0x300
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_DAC0_BIT   0
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_DAC0_MASK  0x1
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_ANALOG1_BIT        1
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_ANALOG1_MASK       0x2
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_VBGTC_BIT  2
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_VBGTC_MASK 0x4
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_TEMPSENSE_BIT      3
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_TEMPSENSE_MASK     0x8
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_LEFT_VREF_BIT      4
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_LEFT_VREF_MASK     0x10
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_VOUTREF_BIT        5
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_VOUTREF_MASK       0x20
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_GPIO6_4_BIT        6
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_GPIO6_4_MASK       0xc0
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_GPIO1_3_BIT        8
#define ANALOG_CTRL_REGS_REG_ANA_ADC0_IN_REG_ADC0_TO_GPIO1_3_MASK       0x300
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_DAC1_BIT   0
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_DAC1_MASK  0x1
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_ANALOG0_BIT        1
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_ANALOG0_MASK       0x2
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_VBGSC_BIT  2
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_VBGSC_MASK 0x4
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_RIGHT_VREF_BIT     3
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_RIGHT_VREF_MASK    0x8
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_VINREF_BIT 4
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_VINREF_MASK        0x10
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_GPIO6_5_BIT        5
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_GPIO6_5_MASK       0x60
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_GPIO1_2_BIT        7
#define ANALOG_CTRL_REGS_REG_ANA_ADC1_IN_REG_ADC1_TO_GPIO1_2_MASK       0x180
#define ANALOG_CTRL_REGS_REG_ANA_SIO_ISO_REG_SIO0_CONNECT_BIT   0
#define ANALOG_CTRL_REGS_REG_ANA_SIO_ISO_REG_SIO0_CONNECT_MASK  0x3
#define ANALOG_CTRL_REGS_REG_ANA_SIO_ISO_REG_SIO1_CONNECT_BIT   2
#define ANALOG_CTRL_REGS_REG_ANA_SIO_ISO_REG_SIO1_CONNECT_MASK  0xc
#define ANALOG_CTRL_REGS_REG_ANA_SIO_ANA_REG_ANALOG0_CONNECT_BIT        0
#define ANALOG_CTRL_REGS_REG_ANA_SIO_ANA_REG_ANALOG0_CONNECT_MASK       0x3
#define ANALOG_CTRL_REGS_REG_ANA_SIO_ANA_REG_ANALOG1_CONNECT_BIT        2
#define ANALOG_CTRL_REGS_REG_ANA_SIO_ANA_REG_ANALOG1_CONNECT_MASK       0xc
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_VBGTC_TO_USER_BIT    0
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_VBGTC_TO_USER_MASK   0x1
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_VBGSC_TO_USER_BIT    1
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_VBGSC_TO_USER_MASK   0x2
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_COMP_N_BIT   2
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_COMP_N_MASK  0xc
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_COMP_P_BIT   4
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_COMP_P_MASK  0x30
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_ULPCOMP_N_BIT        6
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_ULPCOMP_N_MASK       0xc0
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_ULPCOMP_P_BIT        8
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_ULPCOMP_P_MASK       0x300
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_ADC0_BIT     10
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_ADC0_MASK    0xc00
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_ADC1_BIT     12
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_USER_TO_ADC1_MASK    0x3000
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_DAC0_TO_USER_BIT     14
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_DAC0_TO_USER_MASK    0x4000
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_DAC1_TO_USER_BIT     15
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_DAC1_TO_USER_MASK    0x8000
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_TEMPSENSE_TO_USER_BIT        16
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_TEMPSENSE_TO_USER_MASK       0x10000
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_RIGHT_VREF_TO_USER_BIT       17
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_RIGHT_VREF_TO_USER_MASK      0x20000
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_LEFT_VREF_TO_USER_BIT        18
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_LEFT_VREF_TO_USER_MASK       0x40000
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_VINREF_TO_USER_BIT   19
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_VINREF_TO_USER_MASK  0x80000
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_VOUTREF_TO_USER_BIT  20
#define ANALOG_CTRL_REGS_REG_ANA_UPROJ_REG_VOUTREF_TO_USER_MASK 0x100000
#define ANALOG_CTRL_REGS_REG_ANA_DAC_OUT_REG_DAC0_TO_ANALOG1_BIT        0
#define ANALOG_CTRL_REGS_REG_ANA_DAC_OUT_REG_DAC0_TO_ANALOG1_MASK       0x1
#define ANALOG_CTRL_REGS_REG_ANA_DAC_OUT_REG_DAC1_TO_ANALOG0_BIT        1
#define ANALOG_CTRL_REGS_REG_ANA_DAC_OUT_REG_DAC1_TO_ANALOG0_MASK       0x2
#define ANALOG_CTRL_REGS_REG_ANA_DAC_OUT_REG_AUDIODAC_OUT_TO_ANALOG1_BIT        2
#define ANALOG_CTRL_REGS_REG_ANA_DAC_OUT_REG_AUDIODAC_OUT_TO_ANALOG1_MASK       0x4
#define ANALOG_CTRL_REGS_REG_ANA_DAC_OUT_REG_AUDIODAC_OUTB_TO_ANALOG0_BIT       3
#define ANALOG_CTRL_REGS_REG_ANA_DAC_OUT_REG_AUDIODAC_OUTB_TO_ANALOG0_MASK      0x8
#define ANALOG_CTRL_REGS_REG_LEFT_INSTRAMP_CTRL_REG_LEFT_INSTRAMP_ENA_BIT       0
#define ANALOG_CTRL_REGS_REG_LEFT_INSTRAMP_CTRL_REG_LEFT_INSTRAMP_ENA_MASK      0x1
#define ANALOG_CTRL_REGS_REG_LEFT_INSTRAMP_CTRL_REG_LEFT_INSTRAMP_G1_BIT        1
#define ANALOG_CTRL_REGS_REG_LEFT_INSTRAMP_CTRL_REG_LEFT_INSTRAMP_G1_MASK       0x3e
#define ANALOG_CTRL_REGS_REG_LEFT_INSTRAMP_CTRL_REG_LEFT_INSTRAMP_G2_BIT        6
#define ANALOG_CTRL_REGS_REG_LEFT_INSTRAMP_CTRL_REG_LEFT_INSTRAMP_G2_MASK       0x7c0
#define ANALOG_CTRL_REGS_REG_LEFT_OPAMP_CTRL_REG_LEFT_HGBW_OPAMP_ENA_BIT        0
#define ANALOG_CTRL_REGS_REG_LEFT_OPAMP_CTRL_REG_LEFT_HGBW_OPAMP_ENA_MASK       0x1
#define ANALOG_CTRL_REGS_REG_LEFT_OPAMP_CTRL_REG_LEFT_LP_OPAMP_ENA_BIT  1
#define ANALOG_CTRL_REGS_REG_LEFT_OPAMP_CTRL_REG_LEFT_LP_OPAMP_ENA_MASK 0x2
#define ANALOG_CTRL_REGS_REG_LEFT_OPAMP_CTRL_REG_LEFT_RHEOSTAT1_B_BIT   2
#define ANALOG_CTRL_REGS_REG_LEFT_OPAMP_CTRL_REG_LEFT_RHEOSTAT1_B_MASK  0x3fc
#define ANALOG_CTRL_REGS_REG_LEFT_OPAMP_CTRL_REG_LEFT_RHEOSTAT2_B_BIT   10
#define ANALOG_CTRL_REGS_REG_LEFT_OPAMP_CTRL_REG_LEFT_RHEOSTAT2_B_MASK  0x3fc00
#define ANALOG_CTRL_REGS_REG_RIGHT_INSTRAMP_CTRL_REG_RIGHT_INSTRAMP_ENA_BIT     0
#define ANALOG_CTRL_REGS_REG_RIGHT_INSTRAMP_CTRL_REG_RIGHT_INSTRAMP_ENA_MASK    0x1
#define ANALOG_CTRL_REGS_REG_RIGHT_INSTRAMP_CTRL_REG_RIGHT_INSTRAMP_G1_BIT      1
#define ANALOG_CTRL_REGS_REG_RIGHT_INSTRAMP_CTRL_REG_RIGHT_INSTRAMP_G1_MASK     0x3e
#define ANALOG_CTRL_REGS_REG_RIGHT_INSTRAMP_CTRL_REG_RIGHT_INSTRAMP_G2_BIT      6
#define ANALOG_CTRL_REGS_REG_RIGHT_INSTRAMP_CTRL_REG_RIGHT_INSTRAMP_G2_MASK     0x7c0
#define ANALOG_CTRL_REGS_REG_RIGHT_OPAMP_CTRL_REG_RIGHT_HGBW_OPAMP_ENA_BIT      0
#define ANALOG_CTRL_REGS_REG_RIGHT_OPAMP_CTRL_REG_RIGHT_HGBW_OPAMP_ENA_MASK     0x1
#define ANALOG_CTRL_REGS_REG_RIGHT_OPAMP_CTRL_REG_RIGHT_LP_OPAMP_ENA_BIT        1
#define ANALOG_CTRL_REGS_REG_RIGHT_OPAMP_CTRL_REG_RIGHT_LP_OPAMP_ENA_MASK       0x2
#define ANALOG_CTRL_REGS_REG_RIGHT_OPAMP_CTRL_REG_RIGHT_RHEOSTAT1_B_BIT 2
#define ANALOG_CTRL_REGS_REG_RIGHT_OPAMP_CTRL_REG_RIGHT_RHEOSTAT1_B_MASK        0x3fc
#define ANALOG_CTRL_REGS_REG_RIGHT_OPAMP_CTRL_REG_RIGHT_RHEOSTAT2_B_BIT 10
#define ANALOG_CTRL_REGS_REG_RIGHT_OPAMP_CTRL_REG_RIGHT_RHEOSTAT2_B_MASK        0x3fc00
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_0_ENA_BIT   0
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_0_ENA_MASK  0x1
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_0_TRIM_BIT  1
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_0_TRIM_MASK 0x7e
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_0_HYST_BIT  7
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_0_HYST_MASK 0x180
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_1_ENA_BIT   9
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_1_ENA_MASK  0x200
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_1_CLK_BIT   10
#define ANALOG_CTRL_REGS_REG_COMPARATOR_CTRL_REG_COMPARATOR_1_CLK_MASK  0x400
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_BANDGAP_ENA_BIT   0
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_BANDGAP_ENA_MASK  0x1
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_BANDGAP_TRIM_BIT  1
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_BANDGAP_TRIM_MASK 0x1fffe
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_BANDGAP_SEL_BIT   17
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_BANDGAP_SEL_MASK  0x20000
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_LDO_ENA_BIT       18
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_LDO_ENA_MASK      0x40000
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_OVERVOLTAGE_ENA_BIT       19
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_OVERVOLTAGE_ENA_MASK      0x80000
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_OVERVOLTAGE_TRIM_BIT      20
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_OVERVOLTAGE_TRIM_MASK     0xf00000
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_LDO_REF_SEL_BIT   24
#define ANALOG_CTRL_REGS_REG_BANDGAP_CTRL_REG_LDO_REF_SEL_MASK  0x1000000
#define ANALOG_CTRL_REGS_REG_IBIAS_CTRL_REG_IBIAS_ENA_BIT       0
#define ANALOG_CTRL_REGS_REG_IBIAS_CTRL_REG_IBIAS_ENA_MASK      0x1
#define ANALOG_CTRL_REGS_REG_IBIAS_CTRL_REG_IBIAS_SRC_ENB_BIT   1
#define ANALOG_CTRL_REGS_REG_IBIAS_CTRL_REG_IBIAS_SRC_ENB_MASK  0x1fffffe
#define ANALOG_CTRL_REGS_REG_IBIAS_CTRL_REG_IBIAS_SNK_ENA_BIT   25
#define ANALOG_CTRL_REGS_REG_IBIAS_CTRL_REG_IBIAS_SNK_ENA_MASK  0x1e000000
#define ANALOG_CTRL_REGS_REG_IBIAS_CTRL_REG_IBIAS_REF_SELECT_BIT        29
#define ANALOG_CTRL_REGS_REG_IBIAS_CTRL_REG_IBIAS_REF_SELECT_MASK       0x20000000
#define ANALOG_CTRL_REGS_REG_IDAC_CTRL_REG_IDAC_VALUE_BIT       0
#define ANALOG_CTRL_REGS_REG_IDAC_CTRL_REG_IDAC_VALUE_MASK      0xfff
#define ANALOG_CTRL_REGS_REG_IDAC_CTRL_REG_IDAC_ENA_BIT 12
#define ANALOG_CTRL_REGS_REG_IDAC_CTRL_REG_IDAC_ENA_MASK        0x1000
#define ANALOG_CTRL_REGS_REG_TEMPSENSE_CTRL_REG_TEMPSENSE_ENA_BIT       0
#define ANALOG_CTRL_REGS_REG_TEMPSENSE_CTRL_REG_TEMPSENSE_ENA_MASK      0x1
#define ANALOG_CTRL_REGS_REG_TEMPSENSE_CTRL_REG_TEMPSENSE_SEL_BIT       1
#define ANALOG_CTRL_REGS_REG_TEMPSENSE_CTRL_REG_TEMPSENSE_SEL_MASK      0x2
#define ANALOG_CTRL_REGS_REG_RDAC_CTRL_REG_RDAC0_ENA_BIT        0
#define ANALOG_CTRL_REGS_REG_RDAC_CTRL_REG_RDAC0_ENA_MASK       0x1
#define ANALOG_CTRL_REGS_REG_RDAC_CTRL_REG_RDAC0_VALUE_BIT      1
#define ANALOG_CTRL_REGS_REG_RDAC_CTRL_REG_RDAC0_VALUE_MASK     0x1ffe
#define ANALOG_CTRL_REGS_REG_RDAC_CTRL_REG_RDAC1_ENA_BIT        13
#define ANALOG_CTRL_REGS_REG_RDAC_CTRL_REG_RDAC1_ENA_MASK       0x2000
#define ANALOG_CTRL_REGS_REG_RDAC_CTRL_REG_RDAC1_VALUE_BIT      14
#define ANALOG_CTRL_REGS_REG_RDAC_CTRL_REG_RDAC1_VALUE_MASK     0x3ffc000
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_ENA_BIT 0
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_ENA_MASK        0x1
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_VTRIP_BIT       1
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_VTRIP_MASK      0xe
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_OTRIP_BIT       4
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_OTRIP_MASK      0x70
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_ISRC_SEL_BIT    7
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_ISRC_SEL_MASK   0x80
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_ONESHOT_BIT     8
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_ONESHOT_MASK    0x100
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_RC_ENA_BIT      9
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_RC_ENA_MASK     0x200
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_RC_DIS_BIT      10
#define ANALOG_CTRL_REGS_REG_BROWNOUT_CTRL_REG_BROWNOUT_RC_DIS_MASK     0x400
#define ANALOG_CTRL_REGS_REG_BROWNOUT_OUTPUT_REG_BROWNOUT_VUNDER_BIT    0
#define ANALOG_CTRL_REGS_REG_BROWNOUT_OUTPUT_REG_BROWNOUT_VUNDER_MASK   0x1
#define ANALOG_CTRL_REGS_REG_BROWNOUT_OUTPUT_REG_BROWNOUT_TIMEOUT_BIT   1
#define ANALOG_CTRL_REGS_REG_BROWNOUT_OUTPUT_REG_BROWNOUT_TIMEOUT_MASK  0x2
#define ANALOG_CTRL_REGS_REG_BROWNOUT_OUTPUT_REG_BROWNOUT_FILT_BIT      2
#define ANALOG_CTRL_REGS_REG_BROWNOUT_OUTPUT_REG_BROWNOUT_FILT_MASK     0x4
#define ANALOG_CTRL_REGS_REG_BROWNOUT_OUTPUT_REG_BROWNOUT_UNFILT_BIT    3
#define ANALOG_CTRL_REGS_REG_BROWNOUT_OUTPUT_REG_BROWNOUT_UNFILT_MASK   0x8


typedef struct _ANALOG_CTRL_REGS_TYPE_ {
        __W     reg_ana_test;
        __W     reg_ana_idac;
        __W     reg_ana_ref;
        __W     reg_ana_amp3_out;
        __W     reg_ana_amp2_out;
        __W     reg_ana_amp1_out;
        __W     reg_ana_amp0_out;
        __W     reg_ana_amp3_inp;
        __W     reg_ana_amp3_inn;
        __W     reg_ana_amp2_inp;
        __W     reg_ana_amp2_inn;
        __W     reg_ana_amp1_inp;
        __W     reg_ana_amp1_inn;
        __W     reg_ana_amp0_inp;
        __W     reg_ana_amp0_inn;
        __W     reg_ana_preamp0_out;
        __W     reg_ana_preamp1_out;
        __W     reg_ana_preamp0_inn;
        __W     reg_ana_preamp0_inp;
        __W     reg_ana_preamp1_inn;
        __W     reg_ana_preamp1_inp;
        __W     reg_ana_comp1_inp;
        __W     reg_ana_comp1_inn;
        __W     reg_ana_comp0_inp;
        __W     reg_ana_comp0_inn;
        __W     reg_ana_adc0_in;
        __W     reg_ana_adc1_in;
        __W     reg_ana_sio_iso;
        __W     reg_ana_sio_ana;
        __W     reg_ana_uproj;
        __W     reg_ana_dac_out;
        __W     reg_left_instramp_ctrl;
        __W     reg_left_opamp_ctrl;
        __W     reg_right_instramp_ctrl;
        __W     reg_right_opamp_ctrl;
        __W     reg_comparator_ctrl;
        __W     reg_bandgap_ctrl;
        __W     reg_ibias_ctrl;
        __W     reg_idac_ctrl;
        __W     reg_tempsense_ctrl;
        __W     reg_rdac_ctrl;
        __W     reg_brownout_ctrl;
        __R     reg_brownout_output;
        __R     reg_comparator0_out;
        __R     reg_comparator1_out;
        __R     reg_overvoltage_out;
        __R     reg_vdda1_pwr_good;
        __R     reg_vccd1_pwr_good;
        __R     reg_vdda2_pwr_good;
        __R     reg_vccd2_pwr_good;
        __R     reserved_0[16270];
        __RW    IM;
        __R     MIS;
        __R     RIS;
        __W     IC;
} ANALOG_CTRL_REGS_TYPE;

void ANALOG_REGS_setAll(uint32_t ana_regs_base, int value){
    
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;

    ana_regs -> reg_ana_test        = value;
    ana_regs -> reg_ana_idac        = value;
    ana_regs -> reg_ana_ref    = value;
    ana_regs -> reg_ana_amp3_out    = value;
    ana_regs -> reg_ana_amp2_out    = value;
    ana_regs -> reg_ana_amp1_out    = value;
    ana_regs -> reg_ana_amp0_out    = value;
    ana_regs -> reg_ana_amp3_inp    = value;
    ana_regs -> reg_ana_amp3_inn    = value;
    ana_regs -> reg_ana_amp2_inp    = value;
    ana_regs -> reg_ana_amp2_inn    = value;
    ana_regs -> reg_ana_amp1_inp    = value;
    ana_regs -> reg_ana_amp1_inn    = value;
    ana_regs -> reg_ana_amp0_inp    = value;
    ana_regs -> reg_ana_amp0_inn    = value;
    ana_regs -> reg_ana_preamp0_out    = value;
    ana_regs -> reg_ana_preamp1_out    = value;
    ana_regs -> reg_ana_preamp0_inn    = value;
    ana_regs -> reg_ana_preamp0_inp    = value;
    ana_regs -> reg_ana_preamp1_inn    = value;
    ana_regs -> reg_ana_preamp1_inp    = value;
    ana_regs -> reg_ana_comp1_inp    = value;
    ana_regs -> reg_ana_comp1_inn    = value;
    ana_regs -> reg_ana_comp0_inp    = value;
    ana_regs -> reg_ana_comp0_inn    = value;
    ana_regs -> reg_ana_adc0_in    = value;
    ana_regs -> reg_ana_adc1_in    = value;
    ana_regs -> reg_ana_sio_iso    = value;
    ana_regs -> reg_ana_sio_ana    = value;
    ana_regs -> reg_ana_uproj    = value;
    ana_regs -> reg_ana_dac_out    = value;
    ana_regs -> reg_left_instramp_ctrl    = value;
    ana_regs -> reg_left_opamp_ctrl    = value;
    ana_regs -> reg_right_instramp_ctrl    = value;
    ana_regs -> reg_right_opamp_ctrl    = value;
    ana_regs -> reg_comparator_ctrl    = value;
    ana_regs -> reg_bandgap_ctrl    = value;
    ana_regs -> reg_ibias_ctrl    = value;
    ana_regs -> reg_idac_ctrl    = value;
    ana_regs -> reg_tempsense_ctrl    = value;
    ana_regs -> reg_rdac_ctrl    = value;
    ana_regs -> reg_brownout_ctrl    = value;
}

void ANALOG_REGS_setAnaRefReg (uint32_t ana_regs_base, int value){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    ana_regs -> reg_ana_ref = value;
}

void ANALOG_REGS_setADC0inReg (uint32_t ana_regs_base, int value){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    ana_regs -> reg_ana_adc0_in = value;
}

void ANALOG_REGS_setADC1inReg (uint32_t ana_regs_base, int value){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    ana_regs -> reg_ana_adc1_in = value;
}
void ANALOG_REGS_setSioAnaReg (uint32_t ana_regs_base, int value){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    ana_regs -> reg_ana_sio_ana = value;
}

int ANALOG_REGS_getBrownoutOutput (uint32_t ana_regs_base){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    return (ana_regs-> reg_brownout_output);
}
int ANALOG_REGS_getComp0Out (uint32_t ana_regs_base){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    return (ana_regs-> reg_comparator0_out);
}
int ANALOG_REGS_getComp1Out (uint32_t ana_regs_base){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    return (ana_regs-> reg_comparator1_out);
}
int ANALOG_REGS_getOvervoltageOut (uint32_t ana_regs_base){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    return (ana_regs-> reg_overvoltage_out);
}
int ANALOG_REGS_getVdda1PwrGood (uint32_t ana_regs_base){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    return (ana_regs-> reg_vdda1_pwr_good);
}
int ANALOG_REGS_getVccd1PwrGood (uint32_t ana_regs_base){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    return (ana_regs-> reg_vccd1_pwr_good);
}
int ANALOG_REGS_getVdda2PwrGood (uint32_t ana_regs_base){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    return (ana_regs-> reg_vdda2_pwr_good);
}
int ANALOG_REGS_getVccd2PwrGood (uint32_t ana_regs_base){
    ANALOG_CTRL_REGS_TYPE* ana_regs = (ANALOG_CTRL_REGS_TYPE*)ana_regs_base;
    return (ana_regs-> reg_vccd2_pwr_good);
}


#endif