Timing Analyzer report for Sram_CIC
Sun Jun 30 20:07:44 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Sram_CIC:inst1|clk_int'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'Sram_CIC:inst1|clk_int'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Removal: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'Sram_CIC:inst1|clk_int'
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'Sram_CIC:inst1|clk_int'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Recovery: 'clk'
 30. Slow 1200mV 0C Model Removal: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'Sram_CIC:inst1|clk_int'
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'Sram_CIC:inst1|clk_int'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Recovery: 'clk'
 42. Fast 1200mV 0C Model Removal: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Sram_CIC                                               ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; Pixel_clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Pixel_clk }              ;
; Sram_CIC:inst1|clk_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Sram_CIC:inst1|clk_int } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                           ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 333.11 MHz ; 333.11 MHz      ; Sram_CIC:inst1|clk_int ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; Sram_CIC:inst1|clk_int ; -2.002 ; -102.265      ;
; clk                    ; -0.831 ; -17.591       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; Sram_CIC:inst1|clk_int ; 0.404 ; 0.000         ;
; clk                    ; 0.606 ; 0.000         ;
+------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.187 ; -15.518               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.135 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -73.675         ;
; Pixel_clk              ; -3.000 ; -13.280         ;
; Sram_CIC:inst1|clk_int ; -1.285 ; -82.240         ;
+------------------------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Sram_CIC:inst1|clk_int'                                                                                                           ;
+--------+------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.002 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.920      ;
; -1.964 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.885      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[13] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[12] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[11] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.964 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[10] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.889      ;
; -1.959 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.880      ;
; -1.916 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.834      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[13] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[12] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[11] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.913 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[10] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.836      ;
; -1.893 ; Sram_CIC:inst1|add_count[2]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.812      ;
; -1.878 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.796      ;
; -1.870 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.788      ;
; -1.870 ; Sram_CIC:inst1|pixel_cnt[3]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.788      ;
; -1.851 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.769      ;
; -1.832 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.753      ;
; -1.827 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.748      ;
; -1.802 ; Sram_CIC:inst1|add_count[1]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.721      ;
; -1.786 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[15]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.697      ;
; -1.786 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[14]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.697      ;
; -1.786 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[13]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.697      ;
; -1.786 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[12]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.697      ;
; -1.786 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[11]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.697      ;
; -1.786 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[10]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.697      ;
; -1.786 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[9]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.697      ;
; -1.786 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[8]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.697      ;
; -1.784 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.702      ;
; -1.780 ; Sram_CIC:inst1|pixel_cnt[2]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.698      ;
; -1.772 ; Sram_CIC:inst1|add_count[1]  ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.691      ;
; -1.761 ; Sram_CIC:inst1|add_count[2]  ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.680      ;
; -1.760 ; Sram_CIC:inst1|add_count[4]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.679      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[13] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[12] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[11] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.758 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[10] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.075     ; 2.681      ;
; -1.750 ; Sram_CIC:inst1|pixel_cnt[2]  ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.668      ;
; -1.746 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.664      ;
; -1.742 ; Sram_CIC:inst1|add_count[2]  ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.661      ;
; -1.738 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.656      ;
; -1.738 ; Sram_CIC:inst1|pixel_cnt[3]  ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.656      ;
; -1.735 ; Sram_CIC:inst1|pixel_cnt[5]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.653      ;
; -1.719 ; Sram_CIC:inst1|pixel_cnt[3]  ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.637      ;
; -1.719 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.637      ;
; -1.700 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.621      ;
; -1.695 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.616      ;
; -1.673 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[15]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.584      ;
; -1.673 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[14]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.584      ;
; -1.673 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[13]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.584      ;
; -1.673 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[12]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.584      ;
; -1.673 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[11]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.584      ;
; -1.673 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[10]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.584      ;
; -1.673 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[9]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.584      ;
; -1.673 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[8]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.087     ; 2.584      ;
; -1.670 ; Sram_CIC:inst1|add_count[3]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.589      ;
; -1.670 ; Sram_CIC:inst1|add_count[1]  ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.589      ;
; -1.652 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.570      ;
; -1.648 ; Sram_CIC:inst1|pixel_cnt[4]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.566      ;
; -1.648 ; Sram_CIC:inst1|pixel_cnt[2]  ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.566      ;
; -1.640 ; Sram_CIC:inst1|add_count[3]  ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.559      ;
; -1.640 ; Sram_CIC:inst1|add_count[1]  ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.559      ;
; -1.630 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[7]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.083     ; 2.545      ;
; -1.630 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[6]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.083     ; 2.545      ;
; -1.630 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[5]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.083     ; 2.545      ;
; -1.630 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[4]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.083     ; 2.545      ;
; -1.630 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[3]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.083     ; 2.545      ;
; -1.630 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[2]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.083     ; 2.545      ;
; -1.630 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[1]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.083     ; 2.545      ;
; -1.630 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[0]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.083     ; 2.545      ;
; -1.629 ; Sram_CIC:inst1|add_count[2]  ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.548      ;
; -1.628 ; Sram_CIC:inst1|add_count[6]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.547      ;
; -1.628 ; Sram_CIC:inst1|add_count[4]  ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.079     ; 2.547      ;
; -1.618 ; Sram_CIC:inst1|pixel_cnt[4]  ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.536      ;
; -1.618 ; Sram_CIC:inst1|pixel_cnt[2]  ; Sram_CIC:inst1|pixel_cnt[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.080     ; 2.536      ;
; -1.614 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[9]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.074     ; 2.538      ;
; -1.614 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[8]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.074     ; 2.538      ;
; -1.614 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[7]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.074     ; 2.538      ;
; -1.614 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[6]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.074     ; 2.538      ;
; -1.614 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[5]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.074     ; 2.538      ;
; -1.614 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[4]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.074     ; 2.538      ;
; -1.614 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[3]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.074     ; 2.538      ;
+--------+------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                    ;
+--------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; -0.831 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; 0.500        ; 2.999      ; 4.550      ;
; -0.714 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.011     ; 1.691      ;
; -0.712 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.011     ; 1.689      ;
; -0.710 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.011     ; 1.687      ;
; -0.709 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.011     ; 1.686      ;
; -0.707 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.011     ; 1.684      ;
; -0.704 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.011     ; 1.681      ;
; -0.704 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.011     ; 1.681      ;
; -0.701 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.011     ; 1.678      ;
; -0.682 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.007     ; 1.663      ;
; -0.681 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.007     ; 1.662      ;
; -0.678 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.007     ; 1.659      ;
; -0.659 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.007     ; 1.640      ;
; -0.658 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.007     ; 1.639      ;
; -0.655 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.007     ; 1.636      ;
; -0.607 ; Sram_CIC:inst1|data_reg[8]     ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.590      ;
; -0.596 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.007     ; 1.577      ;
; -0.594 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.007     ; 1.575      ;
; -0.581 ; Sram_CIC:inst1|data_reg[15]    ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.564      ;
; -0.574 ; Sram_CIC:inst1|data_reg[4]     ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.557      ;
; -0.574 ; Sram_CIC:inst1|data_reg[1]     ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.557      ;
; -0.568 ; Sram_CIC:inst1|data_reg[11]    ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.551      ;
; -0.559 ; Sram_CIC:inst1|data_reg[6]     ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.542      ;
; -0.558 ; Sram_CIC:inst1|data_reg[13]    ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.541      ;
; -0.554 ; Sram_CIC:inst1|data_reg[0]     ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.537      ;
; -0.522 ; Sram_CIC:inst1|data_reg[2]     ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.505      ;
; -0.519 ; Sram_CIC:inst1|data_reg[7]     ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.502      ;
; -0.510 ; Sram_CIC:inst1|data_reg[9]     ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.493      ;
; -0.509 ; Sram_CIC:inst1|data_reg[14]    ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.492      ;
; -0.506 ; Sram_CIC:inst1|data_reg[3]     ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.489      ;
; -0.500 ; Sram_CIC:inst1|data_reg[5]     ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.483      ;
; -0.477 ; Sram_CIC:inst1|data_reg[12]    ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.460      ;
; -0.477 ; Sram_CIC:inst1|data_reg[10]    ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.460      ;
; -0.388 ; Sram_CIC:inst1|add_count[0]    ; sram:inst2|SRAM_ADDR[0]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.371      ;
; -0.373 ; Sram_CIC:inst1|add_count[15]   ; sram:inst2|SRAM_ADDR[15]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.006     ; 1.355      ;
; -0.371 ; Sram_CIC:inst1|add_count[16]   ; sram:inst2|SRAM_ADDR[16]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.006     ; 1.353      ;
; -0.361 ; Sram_CIC:inst1|add_count[10]   ; sram:inst2|SRAM_ADDR[10]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.008     ; 1.341      ;
; -0.345 ; Sram_CIC:inst1|add_count[14]   ; sram:inst2|SRAM_ADDR[14]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.006     ; 1.327      ;
; -0.338 ; Sram_CIC:inst1|add_count[6]    ; sram:inst2|SRAM_ADDR[6]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.003     ; 1.323      ;
; -0.329 ; Sram_CIC:inst1|add_count[12]   ; sram:inst2|SRAM_ADDR[12]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.008     ; 1.309      ;
; -0.324 ; Sram_CIC:inst1|add_count[8]    ; sram:inst2|SRAM_ADDR[8]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.307      ;
; -0.323 ; Sram_CIC:inst1|add_count[13]   ; sram:inst2|SRAM_ADDR[13]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.008     ; 1.303      ;
; -0.323 ; Sram_CIC:inst1|add_count[9]    ; sram:inst2|SRAM_ADDR[9]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.306      ;
; -0.322 ; Sram_CIC:inst1|add_count[4]    ; sram:inst2|SRAM_ADDR[4]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.305      ;
; -0.321 ; Sram_CIC:inst1|add_count[11]   ; sram:inst2|SRAM_ADDR[11]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.008     ; 1.301      ;
; -0.319 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 2.999      ; 4.538      ;
; -0.312 ; Sram_CIC:inst1|add_count[19]   ; sram:inst2|SRAM_ADDR[19]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.006     ; 1.294      ;
; -0.310 ; Sram_CIC:inst1|add_count[3]    ; sram:inst2|SRAM_ADDR[3]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.003     ; 1.295      ;
; -0.211 ; Sram_CIC:inst1|add_count[17]   ; sram:inst2|SRAM_ADDR[17]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.008     ; 1.191      ;
; -0.210 ; Sram_CIC:inst1|add_count[5]    ; sram:inst2|SRAM_ADDR[5]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.193      ;
; -0.195 ; Sram_CIC:inst1|add_count[18]   ; sram:inst2|SRAM_ADDR[18]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.008     ; 1.175      ;
; -0.188 ; Sram_CIC:inst1|add_count[1]    ; sram:inst2|SRAM_ADDR[1]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.171      ;
; -0.182 ; Sram_CIC:inst1|add_count[7]    ; sram:inst2|SRAM_ADDR[7]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.165      ;
; -0.170 ; Sram_CIC:inst1|add_count[2]    ; sram:inst2|SRAM_ADDR[2]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.153      ;
+--------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Sram_CIC:inst1|clk_int'                                                                                                               ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.404 ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Sram_CIC:inst1|state.idle      ; Sram_CIC:inst1|state.idle      ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.444 ; Sram_CIC:inst1|add_count[19]   ; Sram_CIC:inst1|add_count[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.709      ;
; 0.451 ; Sram_CIC:inst1|pixel_cnt[20]   ; Sram_CIC:inst1|pixel_cnt[20]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.716      ;
; 0.480 ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.745      ;
; 0.633 ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.899      ;
; 0.634 ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.900      ;
; 0.634 ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.900      ;
; 0.635 ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.900      ;
; 0.636 ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.902      ;
; 0.636 ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.901      ;
; 0.637 ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.903      ;
; 0.637 ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.902      ;
; 0.638 ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.903      ;
; 0.639 ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.904      ;
; 0.640 ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.906      ;
; 0.640 ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.906      ;
; 0.640 ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.905      ;
; 0.641 ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.906      ;
; 0.655 ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.921      ;
; 0.657 ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.923      ;
; 0.659 ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.927      ;
; 0.664 ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.929      ;
; 0.669 ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.934      ;
; 0.676 ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 0.942      ;
; 0.681 ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 0.946      ;
; 0.740 ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|state.idle      ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.005      ;
; 0.807 ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.072      ;
; 0.824 ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.089      ;
; 0.852 ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|state.escritura ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.077      ; 1.115      ;
; 0.859 ; Sram_CIC:inst1|add_count[0]    ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.082      ; 1.127      ;
; 0.931 ; Sram_CIC:inst1|add_count[0]    ; Sram_CIC:inst1|add_count[0]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.197      ;
; 0.947 ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.212      ;
; 0.952 ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.218      ;
; 0.952 ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.218      ;
; 0.952 ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.217      ;
; 0.953 ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.219      ;
; 0.953 ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.218      ;
; 0.954 ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.219      ;
; 0.954 ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.220      ;
; 0.954 ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.219      ;
; 0.956 ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.221      ;
; 0.963 ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.229      ;
; 0.965 ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.230      ;
; 0.966 ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.232      ;
; 0.966 ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.232      ;
; 0.966 ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.231      ;
; 0.967 ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.233      ;
; 0.967 ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.232      ;
; 0.967 ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.233      ;
; 0.968 ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.233      ;
; 0.968 ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.234      ;
; 0.970 ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.235      ;
; 0.971 ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.237      ;
; 0.971 ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.236      ;
; 0.972 ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.238      ;
; 0.972 ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.237      ;
; 0.972 ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.238      ;
; 0.972 ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.237      ;
; 0.973 ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.238      ;
; 0.975 ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.242      ;
; 0.978 ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|add_count[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.243      ;
; 0.984 ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.251      ;
; 0.985 ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.250      ;
; 0.986 ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|pixel_cnt[20]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.251      ;
; 0.986 ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.251      ;
; 0.987 ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.252      ;
; 0.988 ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.080      ; 1.255      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                    ;
+-------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; 0.606 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 3.113      ; 4.167      ;
; 0.626 ; Sram_CIC:inst1|add_count[3]    ; sram:inst2|SRAM_ADDR[3]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.245      ; 1.087      ;
; 0.628 ; Sram_CIC:inst1|add_count[19]   ; sram:inst2|SRAM_ADDR[19]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.086      ;
; 0.630 ; Sram_CIC:inst1|add_count[2]    ; sram:inst2|SRAM_ADDR[2]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.089      ;
; 0.631 ; Sram_CIC:inst1|add_count[12]   ; sram:inst2|SRAM_ADDR[12]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.087      ;
; 0.633 ; Sram_CIC:inst1|add_count[9]    ; sram:inst2|SRAM_ADDR[9]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.092      ;
; 0.633 ; Sram_CIC:inst1|add_count[4]    ; sram:inst2|SRAM_ADDR[4]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.092      ;
; 0.634 ; Sram_CIC:inst1|add_count[8]    ; sram:inst2|SRAM_ADDR[8]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.093      ;
; 0.642 ; Sram_CIC:inst1|add_count[11]   ; sram:inst2|SRAM_ADDR[11]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.098      ;
; 0.644 ; Sram_CIC:inst1|add_count[13]   ; sram:inst2|SRAM_ADDR[13]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.100      ;
; 0.644 ; Sram_CIC:inst1|add_count[7]    ; sram:inst2|SRAM_ADDR[7]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.103      ;
; 0.650 ; Sram_CIC:inst1|add_count[1]    ; sram:inst2|SRAM_ADDR[1]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.109      ;
; 0.657 ; Sram_CIC:inst1|add_count[18]   ; sram:inst2|SRAM_ADDR[18]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.113      ;
; 0.666 ; Sram_CIC:inst1|add_count[6]    ; sram:inst2|SRAM_ADDR[6]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.245      ; 1.127      ;
; 0.671 ; Sram_CIC:inst1|add_count[5]    ; sram:inst2|SRAM_ADDR[5]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.130      ;
; 0.673 ; Sram_CIC:inst1|add_count[17]   ; sram:inst2|SRAM_ADDR[17]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.129      ;
; 0.681 ; Sram_CIC:inst1|add_count[10]   ; sram:inst2|SRAM_ADDR[10]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.137      ;
; 0.774 ; Sram_CIC:inst1|add_count[14]   ; sram:inst2|SRAM_ADDR[14]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.232      ;
; 0.806 ; Sram_CIC:inst1|add_count[16]   ; sram:inst2|SRAM_ADDR[16]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.264      ;
; 0.809 ; Sram_CIC:inst1|add_count[15]   ; sram:inst2|SRAM_ADDR[15]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.267      ;
; 0.815 ; Sram_CIC:inst1|add_count[0]    ; sram:inst2|SRAM_ADDR[0]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.274      ;
; 0.819 ; Sram_CIC:inst1|data_reg[3]     ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.277      ;
; 0.823 ; Sram_CIC:inst1|data_reg[5]     ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.281      ;
; 0.833 ; Sram_CIC:inst1|data_reg[12]    ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.291      ;
; 0.854 ; Sram_CIC:inst1|data_reg[7]     ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.312      ;
; 0.868 ; Sram_CIC:inst1|data_reg[14]    ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.326      ;
; 0.870 ; Sram_CIC:inst1|data_reg[9]     ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.328      ;
; 0.901 ; Sram_CIC:inst1|data_reg[6]     ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.359      ;
; 0.908 ; Sram_CIC:inst1|data_reg[1]     ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.366      ;
; 0.913 ; Sram_CIC:inst1|data_reg[13]    ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.371      ;
; 0.921 ; Sram_CIC:inst1|data_reg[15]    ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.379      ;
; 0.924 ; Sram_CIC:inst1|data_reg[11]    ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.382      ;
; 0.924 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.380      ;
; 0.925 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.381      ;
; 0.929 ; Sram_CIC:inst1|data_reg[10]    ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.387      ;
; 0.955 ; Sram_CIC:inst1|data_reg[8]     ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.413      ;
; 0.960 ; Sram_CIC:inst1|data_reg[2]     ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.418      ;
; 0.983 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.439      ;
; 0.985 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.441      ;
; 0.985 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.441      ;
; 0.986 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.442      ;
; 0.988 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.444      ;
; 0.989 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.445      ;
; 0.993 ; Sram_CIC:inst1|data_reg[0]     ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.451      ;
; 1.011 ; Sram_CIC:inst1|data_reg[4]     ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.469      ;
; 1.116 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.568      ;
; 1.118 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.570      ;
; 1.118 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.570      ;
; 1.120 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.572      ;
; 1.122 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.574      ;
; 1.123 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.575      ;
; 1.124 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.576      ;
; 1.126 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.578      ;
; 1.139 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; -0.500       ; 3.113      ; 4.200      ;
+-------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                               ;
+--------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; -1.187 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.009     ; 2.166      ;
; -1.095 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.009     ; 2.074      ;
; -0.997 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.003     ; 1.982      ;
; -0.997 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.003     ; 1.982      ;
; -0.997 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.003     ; 1.982      ;
; -0.929 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.003     ; 1.914      ;
; -0.929 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.003     ; 1.914      ;
; -0.929 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.003     ; 1.914      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.810 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.793      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
; -0.754 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; -0.005     ; 1.737      ;
+--------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                               ;
+-------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.135 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.593      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.677      ;
; 1.315 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.775      ;
; 1.315 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.775      ;
; 1.315 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.775      ;
; 1.386 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.846      ;
; 1.386 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.846      ;
; 1.386 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.846      ;
; 1.498 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.238      ; 1.952      ;
; 1.545 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.238      ; 1.999      ;
+-------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                            ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 362.98 MHz ; 362.98 MHz      ; Sram_CIC:inst1|clk_int ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; Sram_CIC:inst1|clk_int ; -1.755 ; -88.273       ;
; clk                    ; -0.722 ; -11.407       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; Sram_CIC:inst1|clk_int ; 0.355 ; 0.000         ;
; clk                    ; 0.533 ; 0.000         ;
+------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.976 ; -11.940              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.996 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -73.675        ;
; Pixel_clk              ; -3.000 ; -13.280        ;
; Sram_CIC:inst1|clk_int ; -1.285 ; -82.240        ;
+------------------------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Sram_CIC:inst1|clk_int'                                                                                                            ;
+--------+------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[13] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[12] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[11] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[10] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.067     ; 2.687      ;
; -1.671 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.598      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[13] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[12] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[11] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.670 ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|add_count[10] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.600      ;
; -1.660 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.071     ; 2.588      ;
; -1.640 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.071     ; 2.568      ;
; -1.597 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[15]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.519      ;
; -1.597 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[14]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.519      ;
; -1.597 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[13]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.519      ;
; -1.597 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[12]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.519      ;
; -1.597 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[11]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.519      ;
; -1.597 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[10]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.519      ;
; -1.597 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[9]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.519      ;
; -1.597 ; Sram_CIC:inst1|state.mas_sig ; Sram_CIC:inst1|data_reg[8]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.519      ;
; -1.597 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.524      ;
; -1.577 ; Sram_CIC:inst1|add_count[2]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.503      ;
; -1.570 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.497      ;
; -1.555 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.482      ;
; -1.555 ; Sram_CIC:inst1|pixel_cnt[3]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.482      ;
; -1.544 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.071     ; 2.472      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[13] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[12] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[11] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.534 ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|add_count[10] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.069     ; 2.464      ;
; -1.526 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.453      ;
; -1.524 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.071     ; 2.452      ;
; -1.498 ; Sram_CIC:inst1|add_count[1]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.424      ;
; -1.481 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.408      ;
; -1.480 ; Sram_CIC:inst1|add_count[1]  ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.406      ;
; -1.476 ; Sram_CIC:inst1|pixel_cnt[2]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.403      ;
; -1.461 ; Sram_CIC:inst1|add_count[4]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.387      ;
; -1.461 ; Sram_CIC:inst1|add_count[2]  ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.387      ;
; -1.458 ; Sram_CIC:inst1|pixel_cnt[2]  ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.385      ;
; -1.454 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.381      ;
; -1.439 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.366      ;
; -1.439 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[15]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.361      ;
; -1.439 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[14]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.361      ;
; -1.439 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[13]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.361      ;
; -1.439 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[12]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.361      ;
; -1.439 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[11]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.361      ;
; -1.439 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[10]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.361      ;
; -1.439 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[9]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.361      ;
; -1.439 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[8]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.077     ; 2.361      ;
; -1.439 ; Sram_CIC:inst1|pixel_cnt[3]  ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.366      ;
; -1.435 ; Sram_CIC:inst1|pixel_cnt[5]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.362      ;
; -1.432 ; Sram_CIC:inst1|add_count[2]  ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.358      ;
; -1.428 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.071     ; 2.356      ;
; -1.427 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[9]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.066     ; 2.360      ;
; -1.427 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[8]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.066     ; 2.360      ;
; -1.427 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[7]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.066     ; 2.360      ;
; -1.427 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[6]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.066     ; 2.360      ;
; -1.427 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[5]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.066     ; 2.360      ;
; -1.427 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[4]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.066     ; 2.360      ;
; -1.427 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[3]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.066     ; 2.360      ;
; -1.427 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[2]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.066     ; 2.360      ;
; -1.427 ; Sram_CIC:inst1|state.address ; Sram_CIC:inst1|add_count[1]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.066     ; 2.360      ;
; -1.410 ; Sram_CIC:inst1|pixel_cnt[3]  ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.337      ;
; -1.410 ; Sram_CIC:inst1|pixel_cnt[1]  ; Sram_CIC:inst1|pixel_cnt[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.337      ;
; -1.408 ; Sram_CIC:inst1|add_count[0]  ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.071     ; 2.336      ;
; -1.396 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[7]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.322      ;
; -1.396 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[6]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.322      ;
; -1.396 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[5]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.322      ;
; -1.396 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[4]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.322      ;
; -1.396 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[3]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.322      ;
; -1.396 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[2]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.322      ;
; -1.396 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[1]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.322      ;
; -1.396 ; Sram_CIC:inst1|leer_int      ; Sram_CIC:inst1|data_reg[0]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.322      ;
; -1.382 ; Sram_CIC:inst1|add_count[3]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.308      ;
; -1.382 ; Sram_CIC:inst1|add_count[1]  ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.308      ;
; -1.365 ; Sram_CIC:inst1|pixel_cnt[0]  ; Sram_CIC:inst1|pixel_cnt[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.292      ;
; -1.364 ; Sram_CIC:inst1|add_count[3]  ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.290      ;
; -1.364 ; Sram_CIC:inst1|add_count[1]  ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.290      ;
; -1.360 ; Sram_CIC:inst1|pixel_cnt[4]  ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.287      ;
; -1.360 ; Sram_CIC:inst1|pixel_cnt[2]  ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.072     ; 2.287      ;
; -1.345 ; Sram_CIC:inst1|add_count[4]  ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.271      ;
; -1.345 ; Sram_CIC:inst1|add_count[2]  ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.271      ;
; -1.344 ; Sram_CIC:inst1|add_count[6]  ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.073     ; 2.270      ;
+--------+------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; -0.722 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; 0.500        ; 2.728      ; 4.152      ;
; -0.527 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.015      ; 1.531      ;
; -0.525 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.015      ; 1.529      ;
; -0.523 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.015      ; 1.527      ;
; -0.523 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.015      ; 1.527      ;
; -0.519 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.015      ; 1.523      ;
; -0.519 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.015      ; 1.523      ;
; -0.518 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.015      ; 1.522      ;
; -0.517 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.015      ; 1.521      ;
; -0.472 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.019      ; 1.480      ;
; -0.471 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.019      ; 1.479      ;
; -0.469 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.019      ; 1.477      ;
; -0.453 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.019      ; 1.461      ;
; -0.453 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.019      ; 1.461      ;
; -0.450 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.019      ; 1.458      ;
; -0.427 ; Sram_CIC:inst1|data_reg[4]     ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.437      ;
; -0.419 ; Sram_CIC:inst1|data_reg[8]     ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.429      ;
; -0.411 ; Sram_CIC:inst1|data_reg[0]     ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.421      ;
; -0.399 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.019      ; 1.407      ;
; -0.398 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.019      ; 1.406      ;
; -0.389 ; Sram_CIC:inst1|data_reg[15]    ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.399      ;
; -0.384 ; Sram_CIC:inst1|data_reg[11]    ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.394      ;
; -0.383 ; Sram_CIC:inst1|data_reg[13]    ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.393      ;
; -0.380 ; Sram_CIC:inst1|data_reg[2]     ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.390      ;
; -0.377 ; Sram_CIC:inst1|data_reg[1]     ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.387      ;
; -0.365 ; Sram_CIC:inst1|data_reg[6]     ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.375      ;
; -0.341 ; Sram_CIC:inst1|data_reg[10]    ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.351      ;
; -0.335 ; Sram_CIC:inst1|data_reg[9]     ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.345      ;
; -0.334 ; Sram_CIC:inst1|data_reg[14]    ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.344      ;
; -0.328 ; Sram_CIC:inst1|data_reg[7]     ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.338      ;
; -0.317 ; Sram_CIC:inst1|data_reg[3]     ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.327      ;
; -0.313 ; Sram_CIC:inst1|data_reg[5]     ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.323      ;
; -0.304 ; Sram_CIC:inst1|data_reg[12]    ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.314      ;
; -0.232 ; Sram_CIC:inst1|add_count[0]    ; sram:inst2|SRAM_ADDR[0]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.020      ; 1.241      ;
; -0.220 ; Sram_CIC:inst1|add_count[15]   ; sram:inst2|SRAM_ADDR[15]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.232      ;
; -0.218 ; Sram_CIC:inst1|add_count[16]   ; sram:inst2|SRAM_ADDR[16]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.230      ;
; -0.206 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 2.728      ; 4.136      ;
; -0.189 ; Sram_CIC:inst1|add_count[14]   ; sram:inst2|SRAM_ADDR[14]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.201      ;
; -0.187 ; Sram_CIC:inst1|add_count[10]   ; sram:inst2|SRAM_ADDR[10]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.197      ;
; -0.172 ; Sram_CIC:inst1|add_count[6]    ; sram:inst2|SRAM_ADDR[6]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.022      ; 1.183      ;
; -0.161 ; Sram_CIC:inst1|add_count[12]   ; sram:inst2|SRAM_ADDR[12]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.171      ;
; -0.159 ; Sram_CIC:inst1|add_count[8]    ; sram:inst2|SRAM_ADDR[8]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.020      ; 1.168      ;
; -0.158 ; Sram_CIC:inst1|add_count[9]    ; sram:inst2|SRAM_ADDR[9]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.020      ; 1.167      ;
; -0.157 ; Sram_CIC:inst1|add_count[4]    ; sram:inst2|SRAM_ADDR[4]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.020      ; 1.166      ;
; -0.154 ; Sram_CIC:inst1|add_count[13]   ; sram:inst2|SRAM_ADDR[13]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.164      ;
; -0.153 ; Sram_CIC:inst1|add_count[11]   ; sram:inst2|SRAM_ADDR[11]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.163      ;
; -0.149 ; Sram_CIC:inst1|add_count[3]    ; sram:inst2|SRAM_ADDR[3]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.022      ; 1.160      ;
; -0.147 ; Sram_CIC:inst1|add_count[19]   ; sram:inst2|SRAM_ADDR[19]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.159      ;
; -0.102 ; Sram_CIC:inst1|add_count[5]    ; sram:inst2|SRAM_ADDR[5]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.020      ; 1.111      ;
; -0.098 ; Sram_CIC:inst1|add_count[17]   ; sram:inst2|SRAM_ADDR[17]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.108      ;
; -0.082 ; Sram_CIC:inst1|add_count[18]   ; sram:inst2|SRAM_ADDR[18]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.092      ;
; -0.077 ; Sram_CIC:inst1|add_count[1]    ; sram:inst2|SRAM_ADDR[1]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.020      ; 1.086      ;
; -0.074 ; Sram_CIC:inst1|add_count[7]    ; sram:inst2|SRAM_ADDR[7]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.020      ; 1.083      ;
; -0.060 ; Sram_CIC:inst1|add_count[2]    ; sram:inst2|SRAM_ADDR[2]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.020      ; 1.069      ;
+--------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Sram_CIC:inst1|clk_int'                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.355 ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Sram_CIC:inst1|state.idle      ; Sram_CIC:inst1|state.idle      ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.597      ;
; 0.401 ; Sram_CIC:inst1|add_count[19]   ; Sram_CIC:inst1|add_count[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.643      ;
; 0.408 ; Sram_CIC:inst1|pixel_cnt[20]   ; Sram_CIC:inst1|pixel_cnt[20]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.650      ;
; 0.432 ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.674      ;
; 0.578 ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.821      ;
; 0.579 ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.822      ;
; 0.579 ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.822      ;
; 0.580 ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.823      ;
; 0.582 ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.824      ;
; 0.583 ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.825      ;
; 0.584 ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.828      ;
; 0.599 ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.848      ;
; 0.607 ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.849      ;
; 0.612 ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.854      ;
; 0.620 ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 0.863      ;
; 0.621 ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.863      ;
; 0.677 ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|state.idle      ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.919      ;
; 0.741 ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.983      ;
; 0.746 ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 0.988      ;
; 0.760 ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|state.escritura ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.002      ;
; 0.788 ; Sram_CIC:inst1|add_count[0]    ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.074      ; 1.033      ;
; 0.840 ; Sram_CIC:inst1|add_count[0]    ; Sram_CIC:inst1|add_count[0]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.083      ;
; 0.865 ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.108      ;
; 0.865 ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.108      ;
; 0.865 ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.107      ;
; 0.866 ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.108      ;
; 0.867 ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.109      ;
; 0.868 ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.111      ;
; 0.870 ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.113      ;
; 0.870 ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.113      ;
; 0.870 ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.112      ;
; 0.870 ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.112      ;
; 0.872 ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.115      ;
; 0.872 ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.115      ;
; 0.872 ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.114      ;
; 0.872 ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.114      ;
; 0.873 ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.116      ;
; 0.873 ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.115      ;
; 0.873 ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.116      ;
; 0.873 ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.115      ;
; 0.874 ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.116      ;
; 0.879 ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.122      ;
; 0.881 ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.123      ;
; 0.883 ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.126      ;
; 0.884 ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.126      ;
; 0.884 ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.126      ;
; 0.884 ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.126      ;
; 0.885 ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.127      ;
; 0.887 ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.129      ;
; 0.888 ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.070      ; 1.130      ;
; 0.889 ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|add_count[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.072      ; 1.136      ;
; 0.895 ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.137      ;
; 0.899 ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|pixel_cnt[20]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.071      ; 1.141      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                     ;
+-------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; 0.533 ; Sram_CIC:inst1|add_count[2]    ; sram:inst2|SRAM_ADDR[2]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 0.977      ;
; 0.542 ; Sram_CIC:inst1|add_count[7]    ; sram:inst2|SRAM_ADDR[7]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 0.986      ;
; 0.546 ; Sram_CIC:inst1|add_count[1]    ; sram:inst2|SRAM_ADDR[1]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 0.990      ;
; 0.550 ; Sram_CIC:inst1|add_count[18]   ; sram:inst2|SRAM_ADDR[18]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 0.994      ;
; 0.557 ; Sram_CIC:inst1|add_count[19]   ; sram:inst2|SRAM_ADDR[19]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.245      ; 1.003      ;
; 0.558 ; Sram_CIC:inst1|add_count[3]    ; sram:inst2|SRAM_ADDR[3]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.245      ; 1.004      ;
; 0.562 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 2.830      ; 3.806      ;
; 0.562 ; Sram_CIC:inst1|add_count[12]   ; sram:inst2|SRAM_ADDR[12]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.006      ;
; 0.563 ; Sram_CIC:inst1|add_count[17]   ; sram:inst2|SRAM_ADDR[17]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.007      ;
; 0.564 ; Sram_CIC:inst1|add_count[9]    ; sram:inst2|SRAM_ADDR[9]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.008      ;
; 0.565 ; Sram_CIC:inst1|add_count[5]    ; sram:inst2|SRAM_ADDR[5]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.009      ;
; 0.565 ; Sram_CIC:inst1|add_count[4]    ; sram:inst2|SRAM_ADDR[4]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.009      ;
; 0.566 ; Sram_CIC:inst1|add_count[8]    ; sram:inst2|SRAM_ADDR[8]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.010      ;
; 0.571 ; Sram_CIC:inst1|add_count[11]   ; sram:inst2|SRAM_ADDR[11]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.015      ;
; 0.572 ; Sram_CIC:inst1|add_count[13]   ; sram:inst2|SRAM_ADDR[13]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.016      ;
; 0.589 ; Sram_CIC:inst1|add_count[6]    ; sram:inst2|SRAM_ADDR[6]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.245      ; 1.035      ;
; 0.605 ; Sram_CIC:inst1|add_count[10]   ; sram:inst2|SRAM_ADDR[10]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.683 ; Sram_CIC:inst1|add_count[14]   ; sram:inst2|SRAM_ADDR[14]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.245      ; 1.129      ;
; 0.704 ; Sram_CIC:inst1|add_count[16]   ; sram:inst2|SRAM_ADDR[16]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.245      ; 1.150      ;
; 0.707 ; Sram_CIC:inst1|add_count[15]   ; sram:inst2|SRAM_ADDR[15]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.245      ; 1.153      ;
; 0.720 ; Sram_CIC:inst1|add_count[0]    ; sram:inst2|SRAM_ADDR[0]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.243      ; 1.164      ;
; 0.735 ; Sram_CIC:inst1|data_reg[12]    ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.178      ;
; 0.742 ; Sram_CIC:inst1|data_reg[3]     ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.185      ;
; 0.746 ; Sram_CIC:inst1|data_reg[5]     ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.189      ;
; 0.761 ; Sram_CIC:inst1|data_reg[14]    ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.204      ;
; 0.762 ; Sram_CIC:inst1|data_reg[7]     ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.205      ;
; 0.763 ; Sram_CIC:inst1|data_reg[9]     ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.206      ;
; 0.792 ; Sram_CIC:inst1|data_reg[10]    ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.235      ;
; 0.795 ; Sram_CIC:inst1|data_reg[6]     ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.238      ;
; 0.795 ; Sram_CIC:inst1|data_reg[13]    ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.238      ;
; 0.814 ; Sram_CIC:inst1|data_reg[1]     ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.257      ;
; 0.814 ; Sram_CIC:inst1|data_reg[11]    ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.257      ;
; 0.819 ; Sram_CIC:inst1|data_reg[15]    ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.262      ;
; 0.829 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.270      ;
; 0.830 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.271      ;
; 0.833 ; Sram_CIC:inst1|data_reg[2]     ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.276      ;
; 0.840 ; Sram_CIC:inst1|data_reg[8]     ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.283      ;
; 0.862 ; Sram_CIC:inst1|data_reg[0]     ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.305      ;
; 0.877 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.318      ;
; 0.879 ; Sram_CIC:inst1|data_reg[4]     ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.322      ;
; 0.880 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.321      ;
; 0.881 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.322      ;
; 0.893 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.334      ;
; 0.895 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.336      ;
; 0.896 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.240      ; 1.337      ;
; 0.987 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.424      ;
; 0.990 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.427      ;
; 0.990 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.427      ;
; 0.994 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.431      ;
; 0.995 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.432      ;
; 0.996 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.433      ;
; 0.998 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.435      ;
; 1.000 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.236      ; 1.437      ;
; 1.086 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; -0.500       ; 2.830      ; 3.830      ;
+-------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                ;
+--------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; -0.976 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.017      ; 1.982      ;
; -0.867 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.017      ; 1.873      ;
; -0.794 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.806      ;
; -0.794 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.806      ;
; -0.794 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.806      ;
; -0.705 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.717      ;
; -0.705 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.717      ;
; -0.705 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.023      ; 1.717      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.613 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.623      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
; -0.554 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.021      ; 1.564      ;
+--------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                ;
+-------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 0.996 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.439      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.075 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.242      ; 1.518      ;
; 1.169 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.614      ;
; 1.169 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.614      ;
; 1.169 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.614      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.664      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.664      ;
; 1.219 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.244      ; 1.664      ;
; 1.325 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.238      ; 1.764      ;
; 1.361 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.238      ; 1.800      ;
+-------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; Sram_CIC:inst1|clk_int ; -0.619 ; -23.263       ;
; clk                    ; -0.089 ; -0.089        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; Sram_CIC:inst1|clk_int ; 0.182 ; 0.000         ;
; clk                    ; 0.206 ; 0.000         ;
+------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.025 ; -0.025               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.484 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -61.374        ;
; Pixel_clk              ; -3.000 ; -11.824        ;
; Sram_CIC:inst1|clk_int ; -1.000 ; -64.000        ;
+------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Sram_CIC:inst1|clk_int'                                                                                                                       ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.619 ; Capture_Input_Controller:inst|d_buff[7] ; Sram_CIC:inst1|data_reg[7]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.549     ; 0.547      ;
; -0.614 ; Capture_Input_Controller:inst|d_buff[5] ; Sram_CIC:inst1|data_reg[13]  ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.553     ; 0.538      ;
; -0.604 ; Capture_Input_Controller:inst|d_buff[1] ; Sram_CIC:inst1|data_reg[1]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.549     ; 0.532      ;
; -0.602 ; Capture_Input_Controller:inst|d_buff[4] ; Sram_CIC:inst1|data_reg[4]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.549     ; 0.530      ;
; -0.555 ; Capture_Input_Controller:inst|d_buff[0] ; Sram_CIC:inst1|data_reg[8]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.553     ; 0.479      ;
; -0.555 ; Capture_Input_Controller:inst|d_buff[2] ; Sram_CIC:inst1|data_reg[10]  ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.553     ; 0.479      ;
; -0.552 ; Capture_Input_Controller:inst|d_buff[7] ; Sram_CIC:inst1|data_reg[15]  ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.553     ; 0.476      ;
; -0.545 ; Capture_Input_Controller:inst|d_buff[6] ; Sram_CIC:inst1|data_reg[14]  ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.553     ; 0.469      ;
; -0.544 ; Capture_Input_Controller:inst|d_buff[3] ; Sram_CIC:inst1|data_reg[3]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.549     ; 0.472      ;
; -0.544 ; Capture_Input_Controller:inst|d_buff[3] ; Sram_CIC:inst1|data_reg[11]  ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.553     ; 0.468      ;
; -0.543 ; Capture_Input_Controller:inst|d_buff[4] ; Sram_CIC:inst1|data_reg[12]  ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.553     ; 0.467      ;
; -0.543 ; Capture_Input_Controller:inst|d_buff[5] ; Sram_CIC:inst1|data_reg[5]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.549     ; 0.471      ;
; -0.541 ; Capture_Input_Controller:inst|d_buff[6] ; Sram_CIC:inst1|data_reg[6]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.549     ; 0.469      ;
; -0.540 ; Capture_Input_Controller:inst|d_buff[1] ; Sram_CIC:inst1|data_reg[9]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.553     ; 0.464      ;
; -0.532 ; Capture_Input_Controller:inst|d_buff[0] ; Sram_CIC:inst1|data_reg[0]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.549     ; 0.460      ;
; -0.531 ; Capture_Input_Controller:inst|d_buff[2] ; Sram_CIC:inst1|data_reg[2]   ; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0.500        ; -0.549     ; 0.459      ;
; -0.490 ; Sram_CIC:inst1|pixel_cnt[1]             ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.436      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[13] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[12] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[11] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; Sram_CIC:inst1|state.address            ; Sram_CIC:inst1|add_count[10] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.036     ; 1.425      ;
; -0.469 ; Sram_CIC:inst1|add_count[0]             ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.040     ; 1.416      ;
; -0.440 ; Sram_CIC:inst1|pixel_cnt[0]             ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.386      ;
; -0.436 ; Sram_CIC:inst1|add_count[0]             ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.040     ; 1.383      ;
; -0.434 ; Sram_CIC:inst1|add_count[2]             ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.379      ;
; -0.426 ; Sram_CIC:inst1|pixel_cnt[1]             ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.372      ;
; -0.422 ; Sram_CIC:inst1|pixel_cnt[1]             ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.368      ;
; -0.421 ; Sram_CIC:inst1|pixel_cnt[3]             ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.367      ;
; -0.411 ; Sram_CIC:inst1|pixel_cnt[0]             ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.357      ;
; -0.401 ; Sram_CIC:inst1|add_count[0]             ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.040     ; 1.348      ;
; -0.393 ; Sram_CIC:inst1|state.mas_sig            ; Sram_CIC:inst1|data_reg[15]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.333      ;
; -0.393 ; Sram_CIC:inst1|state.mas_sig            ; Sram_CIC:inst1|data_reg[14]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.333      ;
; -0.393 ; Sram_CIC:inst1|state.mas_sig            ; Sram_CIC:inst1|data_reg[13]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.333      ;
; -0.393 ; Sram_CIC:inst1|state.mas_sig            ; Sram_CIC:inst1|data_reg[12]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.333      ;
; -0.393 ; Sram_CIC:inst1|state.mas_sig            ; Sram_CIC:inst1|data_reg[11]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.333      ;
; -0.393 ; Sram_CIC:inst1|state.mas_sig            ; Sram_CIC:inst1|data_reg[10]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.333      ;
; -0.393 ; Sram_CIC:inst1|state.mas_sig            ; Sram_CIC:inst1|data_reg[9]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.333      ;
; -0.393 ; Sram_CIC:inst1|state.mas_sig            ; Sram_CIC:inst1|data_reg[8]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.333      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[13] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[12] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[11] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; Sram_CIC:inst1|pixel_cnt[19]            ; Sram_CIC:inst1|add_count[10] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.337      ;
; -0.387 ; Sram_CIC:inst1|add_count[1]             ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.332      ;
; -0.373 ; Sram_CIC:inst1|pixel_cnt[2]             ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.319      ;
; -0.372 ; Sram_CIC:inst1|pixel_cnt[0]             ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.318      ;
; -0.370 ; Sram_CIC:inst1|add_count[2]             ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.315      ;
; -0.368 ; Sram_CIC:inst1|add_count[0]             ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.040     ; 1.315      ;
; -0.366 ; Sram_CIC:inst1|add_count[4]             ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.311      ;
; -0.366 ; Sram_CIC:inst1|add_count[2]             ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.311      ;
; -0.358 ; Sram_CIC:inst1|pixel_cnt[1]             ; Sram_CIC:inst1|pixel_cnt[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.304      ;
; -0.357 ; Sram_CIC:inst1|pixel_cnt[3]             ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.303      ;
; -0.356 ; Sram_CIC:inst1|add_count[1]             ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.301      ;
; -0.354 ; Sram_CIC:inst1|pixel_cnt[1]             ; Sram_CIC:inst1|pixel_cnt[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.300      ;
; -0.353 ; Sram_CIC:inst1|pixel_cnt[3]             ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.299      ;
; -0.349 ; Sram_CIC:inst1|pixel_cnt[5]             ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.295      ;
; -0.343 ; Sram_CIC:inst1|pixel_cnt[2]             ; Sram_CIC:inst1|pixel_cnt[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.289      ;
; -0.343 ; Sram_CIC:inst1|pixel_cnt[0]             ; Sram_CIC:inst1|pixel_cnt[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.289      ;
; -0.333 ; Sram_CIC:inst1|add_count[0]             ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.040     ; 1.280      ;
; -0.319 ; Sram_CIC:inst1|add_count[1]             ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.264      ;
; -0.318 ; Sram_CIC:inst1|add_count[3]             ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.263      ;
; -0.313 ; Sram_CIC:inst1|leer_int                 ; Sram_CIC:inst1|data_reg[15]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.253      ;
; -0.313 ; Sram_CIC:inst1|leer_int                 ; Sram_CIC:inst1|data_reg[14]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.253      ;
; -0.313 ; Sram_CIC:inst1|leer_int                 ; Sram_CIC:inst1|data_reg[13]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.253      ;
; -0.313 ; Sram_CIC:inst1|leer_int                 ; Sram_CIC:inst1|data_reg[12]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.253      ;
; -0.313 ; Sram_CIC:inst1|leer_int                 ; Sram_CIC:inst1|data_reg[11]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.253      ;
; -0.313 ; Sram_CIC:inst1|leer_int                 ; Sram_CIC:inst1|data_reg[10]  ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.253      ;
; -0.313 ; Sram_CIC:inst1|leer_int                 ; Sram_CIC:inst1|data_reg[9]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.253      ;
; -0.313 ; Sram_CIC:inst1|leer_int                 ; Sram_CIC:inst1|data_reg[8]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.047     ; 1.253      ;
; -0.305 ; Sram_CIC:inst1|pixel_cnt[4]             ; Sram_CIC:inst1|pixel_cnt[20] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.251      ;
; -0.305 ; Sram_CIC:inst1|pixel_cnt[2]             ; Sram_CIC:inst1|pixel_cnt[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.251      ;
; -0.304 ; Sram_CIC:inst1|pixel_cnt[0]             ; Sram_CIC:inst1|pixel_cnt[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.041     ; 1.250      ;
; -0.302 ; Sram_CIC:inst1|add_count[4]             ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.247      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[18] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[13] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[12] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[11] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|pixel_cnt[18]            ; Sram_CIC:inst1|add_count[10] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.038     ; 1.251      ;
; -0.302 ; Sram_CIC:inst1|add_count[2]             ; Sram_CIC:inst1|add_count[16] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.247      ;
; -0.300 ; Sram_CIC:inst1|add_count[0]             ; Sram_CIC:inst1|add_count[14] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.040     ; 1.247      ;
; -0.298 ; Sram_CIC:inst1|add_count[6]             ; Sram_CIC:inst1|add_count[19] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.243      ;
; -0.298 ; Sram_CIC:inst1|add_count[4]             ; Sram_CIC:inst1|add_count[17] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.243      ;
; -0.298 ; Sram_CIC:inst1|add_count[2]             ; Sram_CIC:inst1|add_count[15] ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.042     ; 1.243      ;
; -0.294 ; Sram_CIC:inst1|leer_int                 ; Sram_CIC:inst1|data_reg[7]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 1.000        ; -0.043     ; 1.238      ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; -0.089 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; 0.500        ; 1.612      ; 2.283      ;
; 0.147  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.030      ; 0.860      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.030      ; 0.857      ;
; 0.153  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.030      ; 0.854      ;
; 0.153  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.030      ; 0.854      ;
; 0.156  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.030      ; 0.851      ;
; 0.158  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.030      ; 0.849      ;
; 0.159  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.030      ; 0.848      ;
; 0.162  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.030      ; 0.845      ;
; 0.186  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.034      ; 0.825      ;
; 0.187  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.034      ; 0.824      ;
; 0.190  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.034      ; 0.821      ;
; 0.196  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.034      ; 0.815      ;
; 0.198  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.034      ; 0.813      ;
; 0.201  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.034      ; 0.810      ;
; 0.222  ; Sram_CIC:inst1|data_reg[8]     ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.791      ;
; 0.231  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.034      ; 0.780      ;
; 0.233  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.034      ; 0.778      ;
; 0.234  ; Sram_CIC:inst1|data_reg[15]    ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.779      ;
; 0.236  ; Sram_CIC:inst1|data_reg[11]    ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.777      ;
; 0.245  ; Sram_CIC:inst1|data_reg[4]     ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.768      ;
; 0.250  ; Sram_CIC:inst1|data_reg[1]     ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.763      ;
; 0.255  ; Sram_CIC:inst1|data_reg[6]     ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.758      ;
; 0.257  ; Sram_CIC:inst1|data_reg[13]    ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.756      ;
; 0.257  ; Sram_CIC:inst1|data_reg[0]     ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.756      ;
; 0.272  ; Sram_CIC:inst1|data_reg[2]     ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.741      ;
; 0.274  ; Sram_CIC:inst1|data_reg[7]     ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.739      ;
; 0.276  ; Sram_CIC:inst1|data_reg[10]    ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.737      ;
; 0.277  ; Sram_CIC:inst1|data_reg[9]     ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.736      ;
; 0.279  ; Sram_CIC:inst1|data_reg[14]    ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.734      ;
; 0.283  ; Sram_CIC:inst1|data_reg[5]     ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.730      ;
; 0.283  ; Sram_CIC:inst1|data_reg[3]     ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.730      ;
; 0.293  ; Sram_CIC:inst1|data_reg[12]    ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.720      ;
; 0.344  ; Sram_CIC:inst1|add_count[0]    ; sram:inst2|SRAM_ADDR[0]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.668      ;
; 0.352  ; Sram_CIC:inst1|add_count[15]   ; sram:inst2|SRAM_ADDR[15]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.037      ; 0.662      ;
; 0.354  ; Sram_CIC:inst1|add_count[16]   ; sram:inst2|SRAM_ADDR[16]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.037      ; 0.660      ;
; 0.363  ; Sram_CIC:inst1|add_count[10]   ; sram:inst2|SRAM_ADDR[10]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.649      ;
; 0.366  ; Sram_CIC:inst1|add_count[14]   ; sram:inst2|SRAM_ADDR[14]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.037      ; 0.648      ;
; 0.372  ; Sram_CIC:inst1|add_count[6]    ; sram:inst2|SRAM_ADDR[6]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.037      ; 0.642      ;
; 0.377  ; Sram_CIC:inst1|add_count[9]    ; sram:inst2|SRAM_ADDR[9]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.635      ;
; 0.379  ; Sram_CIC:inst1|add_count[12]   ; sram:inst2|SRAM_ADDR[12]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.633      ;
; 0.380  ; Sram_CIC:inst1|add_count[13]   ; sram:inst2|SRAM_ADDR[13]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.632      ;
; 0.381  ; Sram_CIC:inst1|add_count[11]   ; sram:inst2|SRAM_ADDR[11]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.631      ;
; 0.381  ; Sram_CIC:inst1|add_count[8]    ; sram:inst2|SRAM_ADDR[8]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.631      ;
; 0.382  ; Sram_CIC:inst1|add_count[4]    ; sram:inst2|SRAM_ADDR[4]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.630      ;
; 0.385  ; Sram_CIC:inst1|add_count[19]   ; sram:inst2|SRAM_ADDR[19]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.037      ; 0.629      ;
; 0.385  ; Sram_CIC:inst1|add_count[3]    ; sram:inst2|SRAM_ADDR[3]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.037      ; 0.629      ;
; 0.411  ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 1.612      ; 2.283      ;
; 0.424  ; Sram_CIC:inst1|add_count[17]   ; sram:inst2|SRAM_ADDR[17]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.588      ;
; 0.424  ; Sram_CIC:inst1|add_count[5]    ; sram:inst2|SRAM_ADDR[5]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.588      ;
; 0.433  ; Sram_CIC:inst1|add_count[18]   ; sram:inst2|SRAM_ADDR[18]    ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.579      ;
; 0.435  ; Sram_CIC:inst1|add_count[1]    ; sram:inst2|SRAM_ADDR[1]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.577      ;
; 0.438  ; Sram_CIC:inst1|add_count[7]    ; sram:inst2|SRAM_ADDR[7]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.574      ;
; 0.444  ; Sram_CIC:inst1|add_count[2]    ; sram:inst2|SRAM_ADDR[2]     ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.035      ; 0.568      ;
+--------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Sram_CIC:inst1|clk_int'                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.182 ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Sram_CIC:inst1|state.idle      ; Sram_CIC:inst1|state.idle      ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.200 ; Sram_CIC:inst1|add_count[19]   ; Sram_CIC:inst1|add_count[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.325      ;
; 0.205 ; Sram_CIC:inst1|pixel_cnt[20]   ; Sram_CIC:inst1|pixel_cnt[20]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.329      ;
; 0.219 ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.344      ;
; 0.287 ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.412      ;
; 0.288 ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.413      ;
; 0.289 ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.414      ;
; 0.291 ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.415      ;
; 0.292 ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.416      ;
; 0.298 ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.423      ;
; 0.300 ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.427      ;
; 0.307 ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.432      ;
; 0.307 ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.431      ;
; 0.315 ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.440      ;
; 0.337 ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|state.idle      ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.462      ;
; 0.358 ; Sram_CIC:inst1|state.fin       ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.483      ;
; 0.373 ; Sram_CIC:inst1|state.menos_sig ; Sram_CIC:inst1|state.escritura ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.497      ;
; 0.383 ; Sram_CIC:inst1|add_count[0]    ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.043      ; 0.510      ;
; 0.392 ; Sram_CIC:inst1|leer_int        ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.517      ;
; 0.425 ; Sram_CIC:inst1|add_count[0]    ; Sram_CIC:inst1|add_count[0]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.550      ;
; 0.428 ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|state.mas_sig   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.553      ;
; 0.437 ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.562      ;
; 0.437 ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.561      ;
; 0.438 ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.563      ;
; 0.438 ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.563      ;
; 0.439 ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.564      ;
; 0.439 ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.563      ;
; 0.439 ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.563      ;
; 0.439 ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.563      ;
; 0.440 ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.564      ;
; 0.447 ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|pixel_cnt[1]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.572      ;
; 0.448 ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|pixel_cnt[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|pixel_cnt[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|pixel_cnt[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|pixel_cnt[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|pixel_cnt[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|pixel_cnt[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|add_count[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|pixel_cnt[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|pixel_cnt[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; Sram_CIC:inst1|pixel_cnt[0]    ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; Sram_CIC:inst1|pixel_cnt[2]    ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; Sram_CIC:inst1|pixel_cnt[8]    ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.576      ;
; 0.452 ; Sram_CIC:inst1|pixel_cnt[4]    ; Sram_CIC:inst1|pixel_cnt[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; Sram_CIC:inst1|pixel_cnt[10]   ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.576      ;
; 0.452 ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.576      ;
; 0.453 ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|pixel_cnt[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.577      ;
; 0.453 ; Sram_CIC:inst1|pixel_cnt[12]   ; Sram_CIC:inst1|pixel_cnt[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.577      ;
; 0.456 ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|pixel_cnt[20]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.580      ;
; 0.458 ; Sram_CIC:inst1|add_count[7]    ; Sram_CIC:inst1|add_count[8]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; Sram_CIC:inst1|add_count[15]   ; Sram_CIC:inst1|add_count[16]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; Sram_CIC:inst1|add_count[9]    ; Sram_CIC:inst1|add_count[10]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.583      ;
; 0.459 ; Sram_CIC:inst1|add_count[11]   ; Sram_CIC:inst1|add_count[12]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; Sram_CIC:inst1|add_count[5]    ; Sram_CIC:inst1|add_count[6]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; Sram_CIC:inst1|add_count[13]   ; Sram_CIC:inst1|add_count[14]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; Sram_CIC:inst1|pixel_cnt[18]   ; Sram_CIC:inst1|pixel_cnt[19]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.040      ; 0.583      ;
; 0.460 ; Sram_CIC:inst1|add_count[17]   ; Sram_CIC:inst1|add_count[18]   ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; Sram_CIC:inst1|add_count[3]    ; Sram_CIC:inst1|add_count[4]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; Sram_CIC:inst1|add_count[1]    ; Sram_CIC:inst1|add_count[2]    ; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 0.000        ; 0.041      ; 0.585      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                     ;
+-------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; 0.206 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 1.675      ; 2.100      ;
; 0.206 ; Sram_CIC:inst1|add_count[2]    ; sram:inst2|SRAM_ADDR[2]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.488      ;
; 0.209 ; Sram_CIC:inst1|add_count[19]   ; sram:inst2|SRAM_ADDR[19]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.170      ; 0.493      ;
; 0.209 ; Sram_CIC:inst1|add_count[7]    ; sram:inst2|SRAM_ADDR[7]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.491      ;
; 0.210 ; Sram_CIC:inst1|add_count[3]    ; sram:inst2|SRAM_ADDR[3]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.170      ; 0.494      ;
; 0.210 ; Sram_CIC:inst1|add_count[1]    ; sram:inst2|SRAM_ADDR[1]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.492      ;
; 0.212 ; Sram_CIC:inst1|add_count[12]   ; sram:inst2|SRAM_ADDR[12]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.494      ;
; 0.213 ; Sram_CIC:inst1|add_count[18]   ; sram:inst2|SRAM_ADDR[18]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.495      ;
; 0.213 ; Sram_CIC:inst1|add_count[8]    ; sram:inst2|SRAM_ADDR[8]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.495      ;
; 0.213 ; Sram_CIC:inst1|add_count[4]    ; sram:inst2|SRAM_ADDR[4]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.495      ;
; 0.215 ; Sram_CIC:inst1|add_count[11]   ; sram:inst2|SRAM_ADDR[11]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.497      ;
; 0.216 ; Sram_CIC:inst1|add_count[13]   ; sram:inst2|SRAM_ADDR[13]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.498      ;
; 0.216 ; Sram_CIC:inst1|add_count[9]    ; sram:inst2|SRAM_ADDR[9]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.498      ;
; 0.218 ; Sram_CIC:inst1|add_count[17]   ; sram:inst2|SRAM_ADDR[17]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.500      ;
; 0.219 ; Sram_CIC:inst1|add_count[5]    ; sram:inst2|SRAM_ADDR[5]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.501      ;
; 0.223 ; Sram_CIC:inst1|add_count[6]    ; sram:inst2|SRAM_ADDR[6]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.170      ; 0.507      ;
; 0.231 ; Sram_CIC:inst1|add_count[10]   ; sram:inst2|SRAM_ADDR[10]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.513      ;
; 0.271 ; Sram_CIC:inst1|add_count[14]   ; sram:inst2|SRAM_ADDR[14]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.170      ; 0.555      ;
; 0.283 ; Sram_CIC:inst1|add_count[16]   ; sram:inst2|SRAM_ADDR[16]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.170      ; 0.567      ;
; 0.284 ; Sram_CIC:inst1|add_count[15]   ; sram:inst2|SRAM_ADDR[15]    ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.170      ; 0.568      ;
; 0.288 ; Sram_CIC:inst1|add_count[0]    ; sram:inst2|SRAM_ADDR[0]     ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.168      ; 0.570      ;
; 0.298 ; Sram_CIC:inst1|data_reg[3]     ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.579      ;
; 0.298 ; Sram_CIC:inst1|data_reg[5]     ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.579      ;
; 0.301 ; Sram_CIC:inst1|data_reg[12]    ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.582      ;
; 0.309 ; Sram_CIC:inst1|data_reg[7]     ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.590      ;
; 0.313 ; Sram_CIC:inst1|data_reg[14]    ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.594      ;
; 0.314 ; Sram_CIC:inst1|data_reg[9]     ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.595      ;
; 0.325 ; Sram_CIC:inst1|data_reg[6]     ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.606      ;
; 0.328 ; Sram_CIC:inst1|data_reg[1]     ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.609      ;
; 0.331 ; Sram_CIC:inst1|data_reg[13]    ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.612      ;
; 0.347 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.165      ; 0.626      ;
; 0.348 ; Sram_CIC:inst1|data_reg[10]    ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.629      ;
; 0.348 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.165      ; 0.627      ;
; 0.350 ; Sram_CIC:inst1|data_reg[15]    ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.631      ;
; 0.351 ; Sram_CIC:inst1|data_reg[11]    ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.632      ;
; 0.356 ; Sram_CIC:inst1|data_reg[2]     ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.637      ;
; 0.359 ; Sram_CIC:inst1|data_reg[8]     ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.640      ;
; 0.366 ; Sram_CIC:inst1|data_reg[0]     ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.647      ;
; 0.370 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.165      ; 0.649      ;
; 0.371 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.165      ; 0.650      ;
; 0.372 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.165      ; 0.651      ;
; 0.373 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.165      ; 0.652      ;
; 0.373 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.165      ; 0.652      ;
; 0.374 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.165      ; 0.653      ;
; 0.375 ; Sram_CIC:inst1|data_reg[4]     ; sram:inst2|SRAM_DQ[4]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.656      ;
; 0.439 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.161      ; 0.714      ;
; 0.441 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.161      ; 0.716      ;
; 0.442 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.161      ; 0.717      ;
; 0.444 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.161      ; 0.719      ;
; 0.446 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~reg0  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.161      ; 0.721      ;
; 0.447 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.161      ; 0.722      ;
; 0.449 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.161      ; 0.724      ;
; 0.451 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~reg0 ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.161      ; 0.726      ;
; 0.713 ; Sram_CIC:inst1|clk_int         ; Sram_CIC:inst1|clk_int      ; Sram_CIC:inst1|clk_int ; clk         ; -0.500       ; 1.675      ; 2.107      ;
+-------+--------------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                ;
+--------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; -0.025 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.032      ; 1.034      ;
; -0.016 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.032      ; 1.025      ;
; 0.069  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.038      ; 0.946      ;
; 0.069  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.038      ; 0.946      ;
; 0.069  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.038      ; 0.946      ;
; 0.076  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.038      ; 0.939      ;
; 0.076  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.038      ; 0.939      ;
; 0.076  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.038      ; 0.939      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.150  ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.863      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
; 0.169  ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 1.000        ; 0.036      ; 0.844      ;
+--------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                ;
+-------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.484 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.765      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[15]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[14]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[13]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[12]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[11]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[9]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[8]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[7]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[3]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[2]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[1]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[0]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_UB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.528 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_LB_N      ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.167      ; 0.809      ;
; 0.562 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.169      ; 0.845      ;
; 0.562 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.169      ; 0.845      ;
; 0.562 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.169      ; 0.845      ;
; 0.617 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[10]~en ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.169      ; 0.900      ;
; 0.617 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[6]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.169      ; 0.900      ;
; 0.617 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[5]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.169      ; 0.900      ;
; 0.652 ; Sram_CIC:inst1|state.address   ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.163      ; 0.929      ;
; 0.706 ; Sram_CIC:inst1|state.escritura ; sram:inst2|SRAM_DQ[4]~en  ; Sram_CIC:inst1|clk_int ; clk         ; 0.000        ; 0.163      ; 0.983      ;
+-------+--------------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+----------+-------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -2.002   ; 0.182 ; -1.187   ; 0.484   ; -3.000              ;
;  Pixel_clk              ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  Sram_CIC:inst1|clk_int ; -2.002   ; 0.182 ; N/A      ; N/A     ; -1.285              ;
;  clk                    ; -0.831   ; 0.206 ; -1.187   ; 0.484   ; -3.000              ;
; Design-wide TNS         ; -119.856 ; 0.0   ; -15.518  ; 0.0     ; -169.195            ;
;  Pixel_clk              ; N/A      ; N/A   ; N/A      ; N/A     ; -13.280             ;
;  Sram_CIC:inst1|clk_int ; -102.265 ; 0.000 ; N/A      ; N/A     ; -82.240             ;
;  clk                    ; -17.591  ; 0.000 ; -15.518  ; 0.000   ; -73.675             ;
+-------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CE            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OE            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WE            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UB            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LB            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fin_led       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[19]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[18]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[17]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[16]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR_RAM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DQ[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DQ[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DQ[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rest                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; line_v                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frame_v                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pixel_dat[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pixel_clk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pixel_dat[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pixel_dat[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pixel_dat[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pixel_dat[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pixel_dat[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pixel_dat[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pixel_dat[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; WE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; UB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; fin_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DQ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; WE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; UB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; fin_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DQ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; WE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; UB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; fin_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ADDR_RAM[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR_RAM[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR_RAM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DQ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; Sram_CIC:inst1|clk_int ; clk                    ; 53       ; 1        ; 0        ; 0        ;
; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0        ; 16       ; 0        ; 0        ;
; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 644      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; Sram_CIC:inst1|clk_int ; clk                    ; 53       ; 1        ; 0        ; 0        ;
; Pixel_clk              ; Sram_CIC:inst1|clk_int ; 0        ; 16       ; 0        ; 0        ;
; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; 644      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Recovery Transfers                                                            ;
+------------------------+----------+----------+----------+----------+----------+
; From Clock             ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+----------+----------+----------+----------+----------+
; Sram_CIC:inst1|clk_int ; clk      ; 36       ; 0        ; 0        ; 0        ;
+------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Removal Transfers                                                             ;
+------------------------+----------+----------+----------+----------+----------+
; From Clock             ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+----------+----------+----------+----------+----------+
; Sram_CIC:inst1|clk_int ; clk      ; 36       ; 0        ; 0        ; 0        ;
+------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 168   ; 168  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 55    ; 55   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; Pixel_clk              ; Pixel_clk              ; Base ; Constrained ;
; Sram_CIC:inst1|clk_int ; Sram_CIC:inst1|clk_int ; Base ; Constrained ;
; clk                    ; clk                    ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; Pixel_dat[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frame_v      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_v       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rest         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ADDR_RAM[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[14]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LB           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UB           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fin_led      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; Pixel_dat[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Pixel_dat[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frame_v      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_v       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rest         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ADDR_RAM[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR_RAM[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[14]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DQ[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LB           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UB           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fin_led      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Sun Jun 30 20:07:43 2024
Info: Command: quartus_sta Sram_CIC -c Sram_CIC
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Sram_CIC.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Sram_CIC:inst1|clk_int Sram_CIC:inst1|clk_int
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name Pixel_clk Pixel_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.002
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.002            -102.265 Sram_CIC:inst1|clk_int 
    Info (332119):    -0.831             -17.591 clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 Sram_CIC:inst1|clk_int 
    Info (332119):     0.606               0.000 clk 
Info (332146): Worst-case recovery slack is -1.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.187             -15.518 clk 
Info (332146): Worst-case removal slack is 1.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.135               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.675 clk 
    Info (332119):    -3.000             -13.280 Pixel_clk 
    Info (332119):    -1.285             -82.240 Sram_CIC:inst1|clk_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.755
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.755             -88.273 Sram_CIC:inst1|clk_int 
    Info (332119):    -0.722             -11.407 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 Sram_CIC:inst1|clk_int 
    Info (332119):     0.533               0.000 clk 
Info (332146): Worst-case recovery slack is -0.976
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.976             -11.940 clk 
Info (332146): Worst-case removal slack is 0.996
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.996               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.675 clk 
    Info (332119):    -3.000             -13.280 Pixel_clk 
    Info (332119):    -1.285             -82.240 Sram_CIC:inst1|clk_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.619
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.619             -23.263 Sram_CIC:inst1|clk_int 
    Info (332119):    -0.089              -0.089 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 Sram_CIC:inst1|clk_int 
    Info (332119):     0.206               0.000 clk 
Info (332146): Worst-case recovery slack is -0.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.025              -0.025 clk 
Info (332146): Worst-case removal slack is 0.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.484               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -61.374 clk 
    Info (332119):    -3.000             -11.824 Pixel_clk 
    Info (332119):    -1.000             -64.000 Sram_CIC:inst1|clk_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4923 megabytes
    Info: Processing ended: Sun Jun 30 20:07:44 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


