# Proyecto Digitales-II 
Diseño de la interfaz PCIe

# Integrantes:

* Giancarlo Marín Hernández
* Moisés Campos Zepeda
* Esteban Valverde Hernández - e.valverde95@hotmail.com

# Makefile

Los makefile se distribuyen con 4 reglas
```bash
$ make compilar # compila el archivo.v
$ make sintetizar # sintetiza la descripción conductual con Yosys
$ make visualizar # visualiza las formas de onda con GTKWave
$ make limpiar # elimina archivos intermedios generados
```


# Plan de trabajo propuesto
| Etapa | Actividad | Encargado | Tiempo  estimado (min) | Tiempo  dedicado (min) | Fecha  de entrega | Comentarios |
|-------|-----------------------------|-----------|------------------------|------------------------|-------------------|-------------|
| 0 | Plan de trabajo | Esteban |  |  | 15/5/19 |  |
| 1 | Generador de relojes | Moisés |  |  | 15/5/19 |  |
| 1 | Lógica muxes y demuxes | Giancarlo |  |  | 15/5/19 |  |
| 1 | Paralelo a serial | Esteban |  |  | 15/5/19 |  |
| 2 | Byte striping y un-striping | - |  |  | 22/5/19 |  |
| 2 | Serial a paralelo | - |  |  | 22/5/19 |  |
| 2 | Módulo phy_tx.v | - |  |  | 22/5/19 |  |
| 3 | Módulo phy_rx.v | - |  |  | 29/5/19 |  |
| 3 | Módulo phy.v | - |  |  | 29/5/19 |  |
| 4 | Reporte | Todos |  |  | 1/6/19 |  |
| 5 | Presentación | Todos |  |  | 5/6/19 |  |
