# 6주차 Study Note (2013/06/01)

## Status
 - 인원: 스터디 전원
 - 장소: 누리꿈스퀘어 비즈니스타워 4층 대회의실
 - 진도: ARM v7아키텍쳐, ARM overview, Pipeline등에 대해 강의
 - 강의: 민홍교수님
 - 강의자료: [ARMv7 중심으로 #2] (https://github.com/arm10c/linux-stable/blob/master/Reference/arm_architecture_seminar_by_minhong_2.pdf)
 - 강의사진
 ![image](https://github.com/arm10c/linux-stable/blob/master/Reference/Breakdown/Figures/006_DSC00563.jpg) <br  /> <br  />

## Notice
 - 세미나 종료 후 간단한 회의 실시
   - Kernel분석 할 Architecture는 Exynos5410으로 결정
   - 이후의 세미나 방향은 “ARM System Developer's Guide”로 진행하나, 선정된 챕터만 보자.
   - 금일 예정이었던 회식은 전체 회식과 겹쳐서 전체 회식으로 참여  <br  /> <br  />

## Issues (Ongoing)
- [x] **1. 왜 ARM이나 Thumb나 둘다 IRQ, FIQ에서는 주소가 +4, -4로 연산되는가? (일반적으로 Thumb는 2다.)** 
[[#40]](https://github.com/arm10c/linux-stable/issues/40)
    > 먼저 exception 처리는 무조건 ARM mode이다. (Ref.: [Entering an ARM exception] (http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0333h/I30195.html))
![image](https://cloud.githubusercontent.com/assets/4760134/14403406/2268cbce-fe90-11e5-8c04-88968a6d8767.png)

    > Table에서 LR의 offset은 ARM과 thumb이 거의 동일함을 보여준다. 그 이유는 thumb/ARM 별도 처리시 **exception handler의 code size가 길어지므로**, core에서 자동으로 보정하여 handler를 한가지 mode가정으로 처리한다. (HW 관점에서는  wire 연결만 변경하면 되는 것으로 간단한 방법이었다.)

    > 일부 SWI에서 LR을 수정하지 않고 바로 return 주소로 사용하는 경우는 thumb의 경우 +2이다.

  <br />
- [x] **2. Cache의 Write Buffer는 언제 비워지는가?** 
[[#41]](https://github.com/arm10c/linux-stable/issues/41)
    > 여러가지 technique이 존재 가능하지만, 기본적으로 2가지 방법을 사용합니다.

    > **1) barrier 명령 사용** 
    > : ARMv7의 경우 “DSB”는 write buffer drain 보장 (v6의 "DWB"(Drain Write Buffer) 명령어를 대체)

    > **2) MMU의 strongly-ordered 영역 사용**
    > " Strongly-ordered region access시 그 이전의 모든 operation이 완료를 보장


