一种 锁相环 及其 时钟 产生 电路 本 实用新型 提出 一种 锁相环 及其 时钟 产生 电路 。 所述 的 锁相环 包括 数字控制 单元 ， 所述 数字控制 单元 产生 分频 比 调整 信号 ； 和 模拟 锁相环 单元 ， 所述 模拟 锁相环 单元 基于 分频 比 调整 信号 对 产生 的 时钟 信号 进行 调整 ， 其 特征 在于 所述 模拟 锁相环 单元 通过 对 分频 比 调整 信号 进行 响应 来 微调 产生 的 时钟 信号 的 频率 ， 从而 实现 对 信号 相位 的 跟踪 和 对 输入 水平 同步 信号 的 锁定 功能 ， 使 所 产生 的 时钟 信号 的 频率 与 要求 工作频率 相符 。 这种 锁相环 避免 了 全 模拟 锁相环 实现 时 的 低 带宽 的 限制 ， 环路 滤波器 的 电容 和 电阻 可以 集成 到片 内以 节约 成本 ， 也 避免 了 全 数字 锁相环 抖动 性能 差 失真 率高 的 弊端 。 
