# Reti Logiche project 2022
Componente hardware descritto in VHDL che, serializzando ciascuna delle parole in ingresso in un flusso da singolo bit, applica il codice convoluzionale 1/2. 
Il design deve risultare un buon compromesso tra facilità di manutenzione, leggibilità di codice e prestazioni sotto diversi aspetti.

Hardware component described in VHDL that, by serializing each input word into a single-bit stream, applies the 1/2 convolutional code.
The design should strike a good balance between ease of maintenance, code readability, and performance across various aspects.
