[简介](README.md)

* [第一章：DDRx概览](ch1/Basic.md)
	- [1.1 内存的类型](ch1/Types.md)
	- [1.2 SDRAM](ch1/SDRAM.md)
	- [1.3 DDR SDRAM](ch1/DDR.md)
	- [1.4 DDR2 SDRAM](ch1/DDR2.md)
	- [1.5 DDR3 SDRAM](ch1/DDR3.md)
	- [1.6 DDR4 SDRAM](ch1/DDR4.md)
	- [1.7 内存的发展动态](ch1/Future.md)

* [第二章：理解DDRx](ch2/Understanding.md)
	- [2.1 基本原理](ch2/Principle.md)
	- [2.2 参数详解](ch2/Parameter.md)
		- [2.2.1 CLK时钟频率](ch2/Clock.md)
		- [2.2.2 RANK和BANK](ch2/RankBank.md)
		- [2.2.3 Page大小](ch2/Page.md)
		- [2.2.4 tRCD](ch2/tRCD.md)
		- [2.2.5 tRP](ch2/tRP.md)
		- [2.2.6 CL,AL和CWL](ch2/CL-AL-CWL.md)
		- [2.2.7 tCK](ch2/tCK.md)
		- [2.2.8 tDQSS](ch2/tDQSS.md)
		- [2.2.9 tDQSQ](ch2/tDQSQ.md)
		- [2.2.10 tDQSCK](ch2/tDQSCK.md)
		- [2.2.11 BL和BC](ch2/BLBC.md)
		- [2.2.12 ODT](ch2/ODT.md)
	- [2.3 DDRx读操作](ch2/Read.md)
	- [2.4 DDRx写操作](ch2/Write.md)
	- [2.5 Write Leveling](ch2/WriteLeveling.md)
	- [2.6 DDRx初始化过程](ch2/Init.md)

* [第三章：原理图设计](ch3/Sch.md)
	- [3.1 电源设计要求](ch3/Power.md)
	- [3.2 端接策略](ch3/Termination.md)
	- [3.3 测试点](ch3/Testpoint.md)
	- [3.4 Pin Swap](ch3/Pinswap.md)

* [第四章：Layout设计](ch4/Layout.md)
	- [4.1 拓扑结构](ch4/Topology.md)
		- [4.1.1 点对点拓扑](ch4/P2P.md)
		- [4.1.2 T型拓扑](ch4/Star.md)
		- [4.1.3 菊花链拓扑](ch4/Daisy.md)
		- [4.1.4 Fly-by拓扑](ch4/Fly-by.md)
	- [4.2 器件摆放](ch4/Placement.md)
	- [4.3 约束规则](ch4/Constraint.md)
		- [4.3.1 线宽线距](ch4/Line.md)
		- [4.3.2 差分规则](ch4/Diff.md)
		- [4.3.3 等长规则](ch4/Equal.md)
	- [4.4 制版工艺](ch4/Mfg.md)
		- [4.4.1 层叠结构](ch4/Layer.md)
		- [4.4.2 FR4板材](ch4/FR4.md)
		- [4.4.3 过孔处理工艺](ch4/Via.md)
		- [4.4.4 铜铂厚度](ch4/Cu.md)
		- [4.4.5 阻抗控制](ch4/Impedance.md)
	- [4.5 检验标准](ch4/Verify.md)
		- [4.5.1 国标GB4588](ch4/GB4588.md)
		- [4.5.2 IPC-II标准](ch4/IPCII.md)
		- [4.5.3 IPC-III标准](ch4/IPCIII.md)
		- [4.5.4 MIL美军标](ch4/MIL.md)
		- [4.5.5 GJB国军标](ch4/GJB.md)

* [第五章：仿真分析](ch5/Simulation.md)
	- [5.1 仿真工具介绍](ch5/tools.md)
		- [5.1.1 Cadence Sigrity](ch5/Sigrity.md)
		- [5.1.2 HyperLynx](ch5/HyperLynx.md)
		- [5.1.3 AnsysEM](ch5/AnsysEM.md)
	- [5.2 仿真模型IBIS](ch5/IBIS.md)
		- [5.2.1 IBIS结构](ch5/Structure.md)
		- [5.2.2 Header信息](ch5/Header.md)
		- [5.2.3 器件和引脚信息](ch5/Pin.md)
		- [5.2.4 模型信息](ch5/Model.md)
		- [5.2.5 IV信息](ch5/IV.md)
		- [5.2.6 VT信息](ch5/VT.md)
	- [5.3 电源完整性分析](ch5/PI.md)
		- [5.3.1 直流压降分析](ch5/DCdrop.md)
		- [5.3.2 去耦电容分析](ch5/Capacitor.md)
		- [5.3.3 平面谐振分析](ch5/Resonance.md)
	- [5.4 信号完整性分析](ch5/SI.md)
		- [5.4.1 单端阻抗分析](ch5/SingleR.md)
		- [5.4.2 差分阻抗分析](ch5/DiffR.md)
		- [5.4.3 端接分析](ch5/Termination.md)
		- [5.4.4 Stub分析](ch5/Stub.md)
		- [5.4.5 Via分析](ch5/Via.md)
	- [5.5 EMC分析](ch5/EMC.md)

* [第六章：硬件测试](ch6/HardwareTest.md)
	- [6.1 DDRx标准介绍](ch6/jedec.md)
	- [6.2 测试项目](ch6/TestItems.md)
		- [6.2.1 电源测试](ch6/Power.md)
		- [6.2.2 CLK测试](ch6/Clk.md)
		- [6.2.3 CMD,ADDR测试](ch6/CMD-ADDR.md)
		- [6.2.4 写操作DM，DQS，DQ测试](ch6/Write.md)
		- [6.2.5 读操作DQS，DQ测试](ch6/Read.md)

* [第七章：软件测试](ch7/SoftwareTest.md)
	- [7.1 参数校准](ch7/Calibration.md)
		- [7.1.1 Write Leveling校准](ch7/Leveling.md)
		- [7.1.2 Read DQS Gating校准](ch7/DQS-Window.md)
		- [7.1.3 Write延迟校准](ch7/Write-Delay.md)
		- [7.1.4 Read延迟校准](ch7/Read-Delay.md)
	- [7.2 压力测试](ch7/Stress.md)
	- [7.3 常用工具](ch7/Tools.md)
