
LAB_5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000404  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000003b0  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  00000404  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000434  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000020  00000000  00000000  00000474  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000726  00000000  00000000  00000494  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000676  00000000  00000000  00000bba  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000002c0  00000000  00000000  00001230  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000024  00000000  00000000  000014f0  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000003d3  00000000  00000000  00001514  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_ranges 00000010  00000000  00000000  000018e7  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   8:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  10:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  14:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  18:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  1c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  20:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  24:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  28:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  2c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  30:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  34:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  38:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  3c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  40:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  44:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  48:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  4c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  50:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  54:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  58:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  5c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  60:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  64:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61
  74:	0e 94 40 00 	call	0x80	; 0x80 <main>
  78:	0c 94 d6 01 	jmp	0x3ac	; 0x3ac <_exit>

0000007c <__bad_interrupt>:
  7c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000080 <main>:


  int main(void)
  {
		// Timer 1
		DDRB |= (1<<PB1); // PB1 salida
  80:	84 b1       	in	r24, 0x04	; 4
  82:	82 60       	ori	r24, 0x02	; 2
  84:	84 b9       	out	0x04, r24	; 4

		ADMUX |= (1<<REFS0) | (1<<MUX0); // Referencia 5V y usar ADC1
  86:	ec e7       	ldi	r30, 0x7C	; 124
  88:	f0 e0       	ldi	r31, 0x00	; 0
  8a:	80 81       	ld	r24, Z
  8c:	81 64       	ori	r24, 0x41	; 65
  8e:	80 83       	st	Z, r24
		ADCSRA |= (1<<ADEN) | (1<<ADPS2) | (1<<ADPS1); // Enable ADC and set prescaler to 64
  90:	ea e7       	ldi	r30, 0x7A	; 122
  92:	f0 e0       	ldi	r31, 0x00	; 0
  94:	80 81       	ld	r24, Z
  96:	86 68       	ori	r24, 0x86	; 134
  98:	80 83       	st	Z, r24

		TCCR1A |= (1<<COM1A1) | (1<<WGM11); // Fast PWM, non-inverting mode
  9a:	e0 e8       	ldi	r30, 0x80	; 128
  9c:	f0 e0       	ldi	r31, 0x00	; 0
  9e:	80 81       	ld	r24, Z
  a0:	82 68       	ori	r24, 0x82	; 130
  a2:	80 83       	st	Z, r24
		TCCR1B |= (1<<WGM13) | (1<<WGM12) | (1<<CS11); // Fast PWM, prescaler = 8
  a4:	e1 e8       	ldi	r30, 0x81	; 129
  a6:	f0 e0       	ldi	r31, 0x00	; 0
  a8:	80 81       	ld	r24, Z
  aa:	8a 61       	ori	r24, 0x1A	; 26
  ac:	80 83       	st	Z, r24
		ICR1=29999;   //20ms PWM period
  ae:	8f e2       	ldi	r24, 0x2F	; 47
  b0:	95 e7       	ldi	r25, 0x75	; 117
  b2:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
  b6:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	  
		//Timer 2

		//Configuracion el pin
		DDRD |=(1<<PD5);
  ba:	8a b1       	in	r24, 0x0a	; 10
  bc:	80 62       	ori	r24, 0x20	; 32
  be:	8a b9       	out	0x0a, r24	; 10
		
		//Modo Fast PWM
		TCCR2B &= ~(1<<WGM22);
  c0:	a1 eb       	ldi	r26, 0xB1	; 177
  c2:	b0 e0       	ldi	r27, 0x00	; 0
  c4:	8c 91       	ld	r24, X
  c6:	87 7f       	andi	r24, 0xF7	; 247
  c8:	8c 93       	st	X, r24
		TCCR2A |= (1<<WGM20);
  ca:	e0 eb       	ldi	r30, 0xB0	; 176
  cc:	f0 e0       	ldi	r31, 0x00	; 0
  ce:	80 81       	ld	r24, Z
  d0:	81 60       	ori	r24, 0x01	; 1
  d2:	80 83       	st	Z, r24
		TCCR2A |= (1<<WGM21);
  d4:	80 81       	ld	r24, Z
  d6:	82 60       	ori	r24, 0x02	; 2
  d8:	80 83       	st	Z, r24
	
		// Prescaler 1024
		TCCR2B |= (1<<CS22);
  da:	8c 91       	ld	r24, X
  dc:	84 60       	ori	r24, 0x04	; 4
  de:	8c 93       	st	X, r24
		TCCR2B &= ~(1<<CS21);
  e0:	8c 91       	ld	r24, X
  e2:	8d 7f       	andi	r24, 0xFD	; 253
  e4:	8c 93       	st	X, r24
		TCCR2B |= (1<<CS20);
  e6:	8c 91       	ld	r24, X
  e8:	81 60       	ori	r24, 0x01	; 1
  ea:	8c 93       	st	X, r24
		
		// Pin oc0b
		TCCR2A |=(1<<COM2B1);
  ec:	80 81       	ld	r24, Z
  ee:	80 62       	ori	r24, 0x20	; 32
  f0:	80 83       	st	Z, r24
		TCCR2A &= ~(1<<COM2B0);
  f2:	80 81       	ld	r24, Z
  f4:	8f 7e       	andi	r24, 0xEF	; 239
  f6:	80 83       	st	Z, r24
	
		while (1){
			ADCSRA |= (1<<ADSC); //Conversion ADC
  f8:	ea e7       	ldi	r30, 0x7A	; 122
  fa:	f0 e0       	ldi	r31, 0x00	; 0
  fc:	80 81       	ld	r24, Z
  fe:	80 64       	ori	r24, 0x40	; 64
 100:	80 83       	st	Z, r24
			while (ADCSRA & (1<<ADSC)); // Esperar que la lecura termine
 102:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
 106:	86 fd       	sbrc	r24, 6
 108:	fc cf       	rjmp	.-8      	; 0x102 <main+0x82>
			uint16_t servo_pos = ADC * 4.8866;// Mapeo
 10a:	60 91 78 00 	lds	r22, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
 10e:	70 91 79 00 	lds	r23, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 112:	80 e0       	ldi	r24, 0x00	; 0
 114:	90 e0       	ldi	r25, 0x00	; 0
 116:	0e 94 db 00 	call	0x1b6	; 0x1b6 <__floatunsisf>
 11a:	27 e0       	ldi	r18, 0x07	; 7
 11c:	3f e5       	ldi	r19, 0x5F	; 95
 11e:	4c e9       	ldi	r20, 0x9C	; 156
 120:	50 e4       	ldi	r21, 0x40	; 64
 122:	0e 94 41 01 	call	0x282	; 0x282 <__mulsf3>
 126:	0e 94 ac 00 	call	0x158	; 0x158 <__fixunssfsi>
			servo_pos = (servo_pos>=999)? servo_pos : 999;// Evitar que decienda más de 999 ya que es 0 grados
 12a:	67 3e       	cpi	r22, 0xE7	; 231
 12c:	23 e0       	ldi	r18, 0x03	; 3
 12e:	72 07       	cpc	r23, r18
 130:	10 f4       	brcc	.+4      	; 0x136 <main+0xb6>
 132:	67 ee       	ldi	r22, 0xE7	; 231
 134:	73 e0       	ldi	r23, 0x03	; 3
			OCR1A = servo_pos;
 136:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 13a:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			OCR2B = 10;//Ciclos de trabajo.
 13e:	8a e0       	ldi	r24, 0x0A	; 10
 140:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 144:	8f e7       	ldi	r24, 0x7F	; 127
 146:	99 ea       	ldi	r25, 0xA9	; 169
 148:	23 e0       	ldi	r18, 0x03	; 3
 14a:	81 50       	subi	r24, 0x01	; 1
 14c:	90 40       	sbci	r25, 0x00	; 0
 14e:	20 40       	sbci	r18, 0x00	; 0
 150:	e1 f7       	brne	.-8      	; 0x14a <main+0xca>
 152:	00 c0       	rjmp	.+0      	; 0x154 <main+0xd4>
 154:	00 00       	nop
 156:	d0 cf       	rjmp	.-96     	; 0xf8 <main+0x78>

00000158 <__fixunssfsi>:
 158:	0e 94 20 01 	call	0x240	; 0x240 <__fp_splitA>
 15c:	88 f0       	brcs	.+34     	; 0x180 <__fixunssfsi+0x28>
 15e:	9f 57       	subi	r25, 0x7F	; 127
 160:	98 f0       	brcs	.+38     	; 0x188 <__fixunssfsi+0x30>
 162:	b9 2f       	mov	r27, r25
 164:	99 27       	eor	r25, r25
 166:	b7 51       	subi	r27, 0x17	; 23
 168:	b0 f0       	brcs	.+44     	; 0x196 <__fixunssfsi+0x3e>
 16a:	e1 f0       	breq	.+56     	; 0x1a4 <__fixunssfsi+0x4c>
 16c:	66 0f       	add	r22, r22
 16e:	77 1f       	adc	r23, r23
 170:	88 1f       	adc	r24, r24
 172:	99 1f       	adc	r25, r25
 174:	1a f0       	brmi	.+6      	; 0x17c <__fixunssfsi+0x24>
 176:	ba 95       	dec	r27
 178:	c9 f7       	brne	.-14     	; 0x16c <__fixunssfsi+0x14>
 17a:	14 c0       	rjmp	.+40     	; 0x1a4 <__fixunssfsi+0x4c>
 17c:	b1 30       	cpi	r27, 0x01	; 1
 17e:	91 f0       	breq	.+36     	; 0x1a4 <__fixunssfsi+0x4c>
 180:	0e 94 3a 01 	call	0x274	; 0x274 <__fp_zero>
 184:	b1 e0       	ldi	r27, 0x01	; 1
 186:	08 95       	ret
 188:	0c 94 3a 01 	jmp	0x274	; 0x274 <__fp_zero>
 18c:	67 2f       	mov	r22, r23
 18e:	78 2f       	mov	r23, r24
 190:	88 27       	eor	r24, r24
 192:	b8 5f       	subi	r27, 0xF8	; 248
 194:	39 f0       	breq	.+14     	; 0x1a4 <__fixunssfsi+0x4c>
 196:	b9 3f       	cpi	r27, 0xF9	; 249
 198:	cc f3       	brlt	.-14     	; 0x18c <__fixunssfsi+0x34>
 19a:	86 95       	lsr	r24
 19c:	77 95       	ror	r23
 19e:	67 95       	ror	r22
 1a0:	b3 95       	inc	r27
 1a2:	d9 f7       	brne	.-10     	; 0x19a <__fixunssfsi+0x42>
 1a4:	3e f4       	brtc	.+14     	; 0x1b4 <__fixunssfsi+0x5c>
 1a6:	90 95       	com	r25
 1a8:	80 95       	com	r24
 1aa:	70 95       	com	r23
 1ac:	61 95       	neg	r22
 1ae:	7f 4f       	sbci	r23, 0xFF	; 255
 1b0:	8f 4f       	sbci	r24, 0xFF	; 255
 1b2:	9f 4f       	sbci	r25, 0xFF	; 255
 1b4:	08 95       	ret

000001b6 <__floatunsisf>:
 1b6:	e8 94       	clt
 1b8:	09 c0       	rjmp	.+18     	; 0x1cc <__floatsisf+0x12>

000001ba <__floatsisf>:
 1ba:	97 fb       	bst	r25, 7
 1bc:	3e f4       	brtc	.+14     	; 0x1cc <__floatsisf+0x12>
 1be:	90 95       	com	r25
 1c0:	80 95       	com	r24
 1c2:	70 95       	com	r23
 1c4:	61 95       	neg	r22
 1c6:	7f 4f       	sbci	r23, 0xFF	; 255
 1c8:	8f 4f       	sbci	r24, 0xFF	; 255
 1ca:	9f 4f       	sbci	r25, 0xFF	; 255
 1cc:	99 23       	and	r25, r25
 1ce:	a9 f0       	breq	.+42     	; 0x1fa <__floatsisf+0x40>
 1d0:	f9 2f       	mov	r31, r25
 1d2:	96 e9       	ldi	r25, 0x96	; 150
 1d4:	bb 27       	eor	r27, r27
 1d6:	93 95       	inc	r25
 1d8:	f6 95       	lsr	r31
 1da:	87 95       	ror	r24
 1dc:	77 95       	ror	r23
 1de:	67 95       	ror	r22
 1e0:	b7 95       	ror	r27
 1e2:	f1 11       	cpse	r31, r1
 1e4:	f8 cf       	rjmp	.-16     	; 0x1d6 <__floatsisf+0x1c>
 1e6:	fa f4       	brpl	.+62     	; 0x226 <__floatsisf+0x6c>
 1e8:	bb 0f       	add	r27, r27
 1ea:	11 f4       	brne	.+4      	; 0x1f0 <__floatsisf+0x36>
 1ec:	60 ff       	sbrs	r22, 0
 1ee:	1b c0       	rjmp	.+54     	; 0x226 <__floatsisf+0x6c>
 1f0:	6f 5f       	subi	r22, 0xFF	; 255
 1f2:	7f 4f       	sbci	r23, 0xFF	; 255
 1f4:	8f 4f       	sbci	r24, 0xFF	; 255
 1f6:	9f 4f       	sbci	r25, 0xFF	; 255
 1f8:	16 c0       	rjmp	.+44     	; 0x226 <__floatsisf+0x6c>
 1fa:	88 23       	and	r24, r24
 1fc:	11 f0       	breq	.+4      	; 0x202 <__floatsisf+0x48>
 1fe:	96 e9       	ldi	r25, 0x96	; 150
 200:	11 c0       	rjmp	.+34     	; 0x224 <__floatsisf+0x6a>
 202:	77 23       	and	r23, r23
 204:	21 f0       	breq	.+8      	; 0x20e <__floatsisf+0x54>
 206:	9e e8       	ldi	r25, 0x8E	; 142
 208:	87 2f       	mov	r24, r23
 20a:	76 2f       	mov	r23, r22
 20c:	05 c0       	rjmp	.+10     	; 0x218 <__floatsisf+0x5e>
 20e:	66 23       	and	r22, r22
 210:	71 f0       	breq	.+28     	; 0x22e <__floatsisf+0x74>
 212:	96 e8       	ldi	r25, 0x86	; 134
 214:	86 2f       	mov	r24, r22
 216:	70 e0       	ldi	r23, 0x00	; 0
 218:	60 e0       	ldi	r22, 0x00	; 0
 21a:	2a f0       	brmi	.+10     	; 0x226 <__floatsisf+0x6c>
 21c:	9a 95       	dec	r25
 21e:	66 0f       	add	r22, r22
 220:	77 1f       	adc	r23, r23
 222:	88 1f       	adc	r24, r24
 224:	da f7       	brpl	.-10     	; 0x21c <__floatsisf+0x62>
 226:	88 0f       	add	r24, r24
 228:	96 95       	lsr	r25
 22a:	87 95       	ror	r24
 22c:	97 f9       	bld	r25, 7
 22e:	08 95       	ret

00000230 <__fp_split3>:
 230:	57 fd       	sbrc	r21, 7
 232:	90 58       	subi	r25, 0x80	; 128
 234:	44 0f       	add	r20, r20
 236:	55 1f       	adc	r21, r21
 238:	59 f0       	breq	.+22     	; 0x250 <__fp_splitA+0x10>
 23a:	5f 3f       	cpi	r21, 0xFF	; 255
 23c:	71 f0       	breq	.+28     	; 0x25a <__fp_splitA+0x1a>
 23e:	47 95       	ror	r20

00000240 <__fp_splitA>:
 240:	88 0f       	add	r24, r24
 242:	97 fb       	bst	r25, 7
 244:	99 1f       	adc	r25, r25
 246:	61 f0       	breq	.+24     	; 0x260 <__fp_splitA+0x20>
 248:	9f 3f       	cpi	r25, 0xFF	; 255
 24a:	79 f0       	breq	.+30     	; 0x26a <__fp_splitA+0x2a>
 24c:	87 95       	ror	r24
 24e:	08 95       	ret
 250:	12 16       	cp	r1, r18
 252:	13 06       	cpc	r1, r19
 254:	14 06       	cpc	r1, r20
 256:	55 1f       	adc	r21, r21
 258:	f2 cf       	rjmp	.-28     	; 0x23e <__fp_split3+0xe>
 25a:	46 95       	lsr	r20
 25c:	f1 df       	rcall	.-30     	; 0x240 <__fp_splitA>
 25e:	08 c0       	rjmp	.+16     	; 0x270 <__fp_splitA+0x30>
 260:	16 16       	cp	r1, r22
 262:	17 06       	cpc	r1, r23
 264:	18 06       	cpc	r1, r24
 266:	99 1f       	adc	r25, r25
 268:	f1 cf       	rjmp	.-30     	; 0x24c <__fp_splitA+0xc>
 26a:	86 95       	lsr	r24
 26c:	71 05       	cpc	r23, r1
 26e:	61 05       	cpc	r22, r1
 270:	08 94       	sec
 272:	08 95       	ret

00000274 <__fp_zero>:
 274:	e8 94       	clt

00000276 <__fp_szero>:
 276:	bb 27       	eor	r27, r27
 278:	66 27       	eor	r22, r22
 27a:	77 27       	eor	r23, r23
 27c:	cb 01       	movw	r24, r22
 27e:	97 f9       	bld	r25, 7
 280:	08 95       	ret

00000282 <__mulsf3>:
 282:	0e 94 54 01 	call	0x2a8	; 0x2a8 <__mulsf3x>
 286:	0c 94 c5 01 	jmp	0x38a	; 0x38a <__fp_round>
 28a:	0e 94 b7 01 	call	0x36e	; 0x36e <__fp_pscA>
 28e:	38 f0       	brcs	.+14     	; 0x29e <__mulsf3+0x1c>
 290:	0e 94 be 01 	call	0x37c	; 0x37c <__fp_pscB>
 294:	20 f0       	brcs	.+8      	; 0x29e <__mulsf3+0x1c>
 296:	95 23       	and	r25, r21
 298:	11 f0       	breq	.+4      	; 0x29e <__mulsf3+0x1c>
 29a:	0c 94 ae 01 	jmp	0x35c	; 0x35c <__fp_inf>
 29e:	0c 94 b4 01 	jmp	0x368	; 0x368 <__fp_nan>
 2a2:	11 24       	eor	r1, r1
 2a4:	0c 94 3b 01 	jmp	0x276	; 0x276 <__fp_szero>

000002a8 <__mulsf3x>:
 2a8:	0e 94 18 01 	call	0x230	; 0x230 <__fp_split3>
 2ac:	70 f3       	brcs	.-36     	; 0x28a <__mulsf3+0x8>

000002ae <__mulsf3_pse>:
 2ae:	95 9f       	mul	r25, r21
 2b0:	c1 f3       	breq	.-16     	; 0x2a2 <__mulsf3+0x20>
 2b2:	95 0f       	add	r25, r21
 2b4:	50 e0       	ldi	r21, 0x00	; 0
 2b6:	55 1f       	adc	r21, r21
 2b8:	62 9f       	mul	r22, r18
 2ba:	f0 01       	movw	r30, r0
 2bc:	72 9f       	mul	r23, r18
 2be:	bb 27       	eor	r27, r27
 2c0:	f0 0d       	add	r31, r0
 2c2:	b1 1d       	adc	r27, r1
 2c4:	63 9f       	mul	r22, r19
 2c6:	aa 27       	eor	r26, r26
 2c8:	f0 0d       	add	r31, r0
 2ca:	b1 1d       	adc	r27, r1
 2cc:	aa 1f       	adc	r26, r26
 2ce:	64 9f       	mul	r22, r20
 2d0:	66 27       	eor	r22, r22
 2d2:	b0 0d       	add	r27, r0
 2d4:	a1 1d       	adc	r26, r1
 2d6:	66 1f       	adc	r22, r22
 2d8:	82 9f       	mul	r24, r18
 2da:	22 27       	eor	r18, r18
 2dc:	b0 0d       	add	r27, r0
 2de:	a1 1d       	adc	r26, r1
 2e0:	62 1f       	adc	r22, r18
 2e2:	73 9f       	mul	r23, r19
 2e4:	b0 0d       	add	r27, r0
 2e6:	a1 1d       	adc	r26, r1
 2e8:	62 1f       	adc	r22, r18
 2ea:	83 9f       	mul	r24, r19
 2ec:	a0 0d       	add	r26, r0
 2ee:	61 1d       	adc	r22, r1
 2f0:	22 1f       	adc	r18, r18
 2f2:	74 9f       	mul	r23, r20
 2f4:	33 27       	eor	r19, r19
 2f6:	a0 0d       	add	r26, r0
 2f8:	61 1d       	adc	r22, r1
 2fa:	23 1f       	adc	r18, r19
 2fc:	84 9f       	mul	r24, r20
 2fe:	60 0d       	add	r22, r0
 300:	21 1d       	adc	r18, r1
 302:	82 2f       	mov	r24, r18
 304:	76 2f       	mov	r23, r22
 306:	6a 2f       	mov	r22, r26
 308:	11 24       	eor	r1, r1
 30a:	9f 57       	subi	r25, 0x7F	; 127
 30c:	50 40       	sbci	r21, 0x00	; 0
 30e:	9a f0       	brmi	.+38     	; 0x336 <__mulsf3_pse+0x88>
 310:	f1 f0       	breq	.+60     	; 0x34e <__mulsf3_pse+0xa0>
 312:	88 23       	and	r24, r24
 314:	4a f0       	brmi	.+18     	; 0x328 <__mulsf3_pse+0x7a>
 316:	ee 0f       	add	r30, r30
 318:	ff 1f       	adc	r31, r31
 31a:	bb 1f       	adc	r27, r27
 31c:	66 1f       	adc	r22, r22
 31e:	77 1f       	adc	r23, r23
 320:	88 1f       	adc	r24, r24
 322:	91 50       	subi	r25, 0x01	; 1
 324:	50 40       	sbci	r21, 0x00	; 0
 326:	a9 f7       	brne	.-22     	; 0x312 <__mulsf3_pse+0x64>
 328:	9e 3f       	cpi	r25, 0xFE	; 254
 32a:	51 05       	cpc	r21, r1
 32c:	80 f0       	brcs	.+32     	; 0x34e <__mulsf3_pse+0xa0>
 32e:	0c 94 ae 01 	jmp	0x35c	; 0x35c <__fp_inf>
 332:	0c 94 3b 01 	jmp	0x276	; 0x276 <__fp_szero>
 336:	5f 3f       	cpi	r21, 0xFF	; 255
 338:	e4 f3       	brlt	.-8      	; 0x332 <__mulsf3_pse+0x84>
 33a:	98 3e       	cpi	r25, 0xE8	; 232
 33c:	d4 f3       	brlt	.-12     	; 0x332 <__mulsf3_pse+0x84>
 33e:	86 95       	lsr	r24
 340:	77 95       	ror	r23
 342:	67 95       	ror	r22
 344:	b7 95       	ror	r27
 346:	f7 95       	ror	r31
 348:	e7 95       	ror	r30
 34a:	9f 5f       	subi	r25, 0xFF	; 255
 34c:	c1 f7       	brne	.-16     	; 0x33e <__mulsf3_pse+0x90>
 34e:	fe 2b       	or	r31, r30
 350:	88 0f       	add	r24, r24
 352:	91 1d       	adc	r25, r1
 354:	96 95       	lsr	r25
 356:	87 95       	ror	r24
 358:	97 f9       	bld	r25, 7
 35a:	08 95       	ret

0000035c <__fp_inf>:
 35c:	97 f9       	bld	r25, 7
 35e:	9f 67       	ori	r25, 0x7F	; 127
 360:	80 e8       	ldi	r24, 0x80	; 128
 362:	70 e0       	ldi	r23, 0x00	; 0
 364:	60 e0       	ldi	r22, 0x00	; 0
 366:	08 95       	ret

00000368 <__fp_nan>:
 368:	9f ef       	ldi	r25, 0xFF	; 255
 36a:	80 ec       	ldi	r24, 0xC0	; 192
 36c:	08 95       	ret

0000036e <__fp_pscA>:
 36e:	00 24       	eor	r0, r0
 370:	0a 94       	dec	r0
 372:	16 16       	cp	r1, r22
 374:	17 06       	cpc	r1, r23
 376:	18 06       	cpc	r1, r24
 378:	09 06       	cpc	r0, r25
 37a:	08 95       	ret

0000037c <__fp_pscB>:
 37c:	00 24       	eor	r0, r0
 37e:	0a 94       	dec	r0
 380:	12 16       	cp	r1, r18
 382:	13 06       	cpc	r1, r19
 384:	14 06       	cpc	r1, r20
 386:	05 06       	cpc	r0, r21
 388:	08 95       	ret

0000038a <__fp_round>:
 38a:	09 2e       	mov	r0, r25
 38c:	03 94       	inc	r0
 38e:	00 0c       	add	r0, r0
 390:	11 f4       	brne	.+4      	; 0x396 <__fp_round+0xc>
 392:	88 23       	and	r24, r24
 394:	52 f0       	brmi	.+20     	; 0x3aa <__fp_round+0x20>
 396:	bb 0f       	add	r27, r27
 398:	40 f4       	brcc	.+16     	; 0x3aa <__fp_round+0x20>
 39a:	bf 2b       	or	r27, r31
 39c:	11 f4       	brne	.+4      	; 0x3a2 <__fp_round+0x18>
 39e:	60 ff       	sbrs	r22, 0
 3a0:	04 c0       	rjmp	.+8      	; 0x3aa <__fp_round+0x20>
 3a2:	6f 5f       	subi	r22, 0xFF	; 255
 3a4:	7f 4f       	sbci	r23, 0xFF	; 255
 3a6:	8f 4f       	sbci	r24, 0xFF	; 255
 3a8:	9f 4f       	sbci	r25, 0xFF	; 255
 3aa:	08 95       	ret

000003ac <_exit>:
 3ac:	f8 94       	cli

000003ae <__stop_program>:
 3ae:	ff cf       	rjmp	.-2      	; 0x3ae <__stop_program>
