TimeQuest Timing Analyzer report for cpu_environment
Wed Jul 06 18:10:04 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Hold: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Output Enable Times
 40. Minimum Output Enable Times
 41. Output Disable Times
 42. Minimum Output Disable Times
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Progagation Delay
 49. Minimum Progagation Delay
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_environment                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------+
; SDC File List                                                                ;
+------------------------------------------+--------+--------------------------+
; SDC File Path                            ; Status ; Read at                  ;
+------------------------------------------+--------+--------------------------+
; ../CPU_Monociclo/src/cpu_environment.sdc ; OK     ; Wed Jul 06 18:10:03 2022 ;
+------------------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 41.670 ; 24.0 MHz  ; 0.000 ; 20.835 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.15 MHz ; 38.15 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 15.460 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; 18.271 ; 0.000                 ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.460 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; -0.008     ; 26.240     ;
; 15.461 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; -0.008     ; 26.239     ;
; 15.476 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; 0.006      ; 26.238     ;
; 15.477 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; 0.006      ; 26.237     ;
; 15.688 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; 0.006      ; 26.026     ;
; 15.689 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; 0.006      ; 26.025     ;
; 15.751 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; 0.006      ; 25.963     ;
; 15.752 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; 0.006      ; 25.962     ;
; 15.781 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.011      ; 25.938     ;
; 15.797 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.025      ; 25.936     ;
; 15.867 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.012      ; 25.853     ;
; 15.867 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.012      ; 25.853     ;
; 15.883 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.026      ; 25.851     ;
; 15.883 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.026      ; 25.851     ;
; 15.898 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; 0.006      ; 25.816     ;
; 15.899 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; 0.006      ; 25.815     ;
; 16.009 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.025      ; 25.724     ;
; 16.039 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; -0.008     ; 25.661     ;
; 16.040 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; -0.008     ; 25.660     ;
; 16.072 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.025      ; 25.661     ;
; 16.095 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.026      ; 25.639     ;
; 16.095 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.026      ; 25.639     ;
; 16.098 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.013      ; 25.623     ;
; 16.098 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.013      ; 25.623     ;
; 16.114 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.621     ;
; 16.114 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.621     ;
; 16.158 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.026      ; 25.576     ;
; 16.158 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.026      ; 25.576     ;
; 16.174 ; cpu:cpumono|dp:data_path|register:PC|q[7] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; -0.002     ; 25.532     ;
; 16.175 ; cpu:cpumono|dp:data_path|register:PC|q[7] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; -0.002     ; 25.531     ;
; 16.219 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.025      ; 25.514     ;
; 16.245 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~127 ; clk          ; clk         ; 41.670       ; 0.007      ; 25.470     ;
; 16.261 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~127 ; clk          ; clk         ; 41.670       ; 0.021      ; 25.468     ;
; 16.305 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.026      ; 25.429     ;
; 16.305 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.026      ; 25.429     ;
; 16.326 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.409     ;
; 16.326 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.409     ;
; 16.332 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~31  ; clk          ; clk         ; 41.670       ; 0.005      ; 25.381     ;
; 16.339 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~175 ; clk          ; clk         ; 41.670       ; -0.003     ; 25.366     ;
; 16.340 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~239 ; clk          ; clk         ; 41.670       ; -0.003     ; 25.365     ;
; 16.348 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~31  ; clk          ; clk         ; 41.670       ; 0.019      ; 25.379     ;
; 16.355 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~175 ; clk          ; clk         ; 41.670       ; 0.011      ; 25.364     ;
; 16.356 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~239 ; clk          ; clk         ; 41.670       ; 0.011      ; 25.363     ;
; 16.360 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.011      ; 25.359     ;
; 16.382 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[6]                ; clk          ; clk         ; 41.670       ; 0.013      ; 25.339     ;
; 16.382 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[7]                ; clk          ; clk         ; 41.670       ; 0.013      ; 25.339     ;
; 16.382 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[8]                ; clk          ; clk         ; 41.670       ; 0.013      ; 25.339     ;
; 16.382 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[3]                ; clk          ; clk         ; 41.670       ; 0.013      ; 25.339     ;
; 16.382 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[0]                ; clk          ; clk         ; 41.670       ; 0.013      ; 25.339     ;
; 16.389 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.346     ;
; 16.389 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.346     ;
; 16.398 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[6]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.337     ;
; 16.398 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[7]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.337     ;
; 16.398 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[8]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.337     ;
; 16.398 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[3]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.337     ;
; 16.398 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[0]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.337     ;
; 16.446 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.012      ; 25.274     ;
; 16.446 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.012      ; 25.274     ;
; 16.473 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~127 ; clk          ; clk         ; 41.670       ; 0.021      ; 25.256     ;
; 16.495 ; cpu:cpumono|dp:data_path|register:PC|q[7] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.017      ; 25.230     ;
; 16.500 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~95  ; clk          ; clk         ; 41.670       ; 0.012      ; 25.220     ;
; 16.500 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~255 ; clk          ; clk         ; 41.670       ; 0.012      ; 25.220     ;
; 16.513 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[2]              ; clk          ; clk         ; 41.670       ; 0.013      ; 25.208     ;
; 16.513 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[3]              ; clk          ; clk         ; 41.670       ; 0.013      ; 25.208     ;
; 16.513 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[5]              ; clk          ; clk         ; 41.670       ; 0.013      ; 25.208     ;
; 16.513 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[6]              ; clk          ; clk         ; 41.670       ; 0.013      ; 25.208     ;
; 16.513 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[7]              ; clk          ; clk         ; 41.670       ; 0.013      ; 25.208     ;
; 16.513 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[0]              ; clk          ; clk         ; 41.670       ; 0.013      ; 25.208     ;
; 16.513 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[1]              ; clk          ; clk         ; 41.670       ; 0.013      ; 25.208     ;
; 16.513 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[4]              ; clk          ; clk         ; 41.670       ; 0.013      ; 25.208     ;
; 16.516 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~95  ; clk          ; clk         ; 41.670       ; 0.026      ; 25.218     ;
; 16.516 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~255 ; clk          ; clk         ; 41.670       ; 0.026      ; 25.218     ;
; 16.529 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[2]              ; clk          ; clk         ; 41.670       ; 0.027      ; 25.206     ;
; 16.529 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[3]              ; clk          ; clk         ; 41.670       ; 0.027      ; 25.206     ;
; 16.529 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[5]              ; clk          ; clk         ; 41.670       ; 0.027      ; 25.206     ;
; 16.529 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[6]              ; clk          ; clk         ; 41.670       ; 0.027      ; 25.206     ;
; 16.529 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[7]              ; clk          ; clk         ; 41.670       ; 0.027      ; 25.206     ;
; 16.529 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[0]              ; clk          ; clk         ; 41.670       ; 0.027      ; 25.206     ;
; 16.529 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[1]              ; clk          ; clk         ; 41.670       ; 0.027      ; 25.206     ;
; 16.529 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[4]              ; clk          ; clk         ; 41.670       ; 0.027      ; 25.206     ;
; 16.535 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~47  ; clk          ; clk         ; 41.670       ; 0.011      ; 25.184     ;
; 16.536 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~79  ; clk          ; clk         ; 41.670       ; 0.011      ; 25.183     ;
; 16.536 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~127 ; clk          ; clk         ; 41.670       ; 0.021      ; 25.193     ;
; 16.536 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.199     ;
; 16.536 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.199     ;
; 16.551 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~47  ; clk          ; clk         ; 41.670       ; 0.025      ; 25.182     ;
; 16.552 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~79  ; clk          ; clk         ; 41.670       ; 0.025      ; 25.181     ;
; 16.560 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~31  ; clk          ; clk         ; 41.670       ; 0.019      ; 25.167     ;
; 16.567 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~175 ; clk          ; clk         ; 41.670       ; 0.011      ; 25.152     ;
; 16.568 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~239 ; clk          ; clk         ; 41.670       ; 0.011      ; 25.151     ;
; 16.581 ; cpu:cpumono|dp:data_path|register:PC|q[7] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.018      ; 25.145     ;
; 16.581 ; cpu:cpumono|dp:data_path|register:PC|q[7] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.018      ; 25.145     ;
; 16.610 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[6]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.125     ;
; 16.610 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[7]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.125     ;
; 16.610 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[8]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.125     ;
; 16.610 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[3]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.125     ;
; 16.610 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[0]                ; clk          ; clk         ; 41.670       ; 0.027      ; 25.125     ;
; 16.623 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~31  ; clk          ; clk         ; 41.670       ; 0.019      ; 25.104     ;
; 16.630 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~175 ; clk          ; clk         ; 41.670       ; 0.011      ; 25.089     ;
; 16.631 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~239 ; clk          ; clk         ; 41.670       ; 0.011      ; 25.088     ;
+--------+-------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]   ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:cpumono|dp:data_path|ffd:ffoStack|q                               ; cpu:cpumono|dp:data_path|ffd:ffoStack|q                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.684 ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.821 ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.967 ; timer:timer_interrupt|count[13]                                       ; timer:timer_interrupt|count[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; timer:timer_interrupt|count[11]                                       ; timer:timer_interrupt|count[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; timer:timer_interrupt|count[5]                                        ; timer:timer_interrupt|count[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; timer:timer_interrupt|count[14]                                       ; timer:timer_interrupt|count[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; timer:timer_interrupt|count[3]                                        ; timer:timer_interrupt|count[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; timer:timer_interrupt|count[19]                                       ; timer:timer_interrupt|count[19]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; timer:timer_interrupt|count[7]                                        ; timer:timer_interrupt|count[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; timer:timer_interrupt|count[0]                                        ; timer:timer_interrupt|count[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 1.006 ; timer:timer_interrupt|count[4]                                        ; timer:timer_interrupt|count[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 1.006 ; timer:timer_interrupt|count[15]                                       ; timer:timer_interrupt|count[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 1.011 ; timer:timer_interrupt|count[22]                                       ; timer:timer_interrupt|count[22]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.297      ;
; 1.015 ; timer:timer_interrupt|count[2]                                        ; timer:timer_interrupt|count[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; timer:timer_interrupt|count[1]                                        ; timer:timer_interrupt|count[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.018 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.034 ; cpu:cpumono|dp:data_path|register:PC|q[1]                             ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.319      ;
; 1.086 ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.372      ;
; 1.086 ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.372      ;
; 1.120 ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]                                                           ; clk          ; clk         ; 0.000        ; 0.433      ; 1.839      ;
; 1.121 ; cpu:cpumono|dp:data_path|register:PC|q[1]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.448      ;
; 1.121 ; cpu:cpumono|dp:data_path|register:PC|q[1]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.448      ;
; 1.182 ; cpu:cpumono|dp:data_path|register:PC|q[9]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.509      ;
; 1.182 ; cpu:cpumono|dp:data_path|register:PC|q[9]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.509      ;
; 1.201 ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]                                                           ; clk          ; clk         ; 0.000        ; 0.433      ; 1.920      ;
; 1.208 ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.215 ; cpu:cpumono|dp:data_path|ffd:ffoALU|q                                 ; cpu:cpumono|dp:data_path|ffd:ffoALU|q                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.291 ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]                                                           ; clk          ; clk         ; 0.000        ; 0.433      ; 2.010      ;
; 1.295 ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.581      ;
; 1.298 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.584      ;
; 1.339 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 1.620      ;
; 1.348 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 1.629      ;
; 1.355 ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.385 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.671      ;
; 1.385 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.671      ;
; 1.398 ; cpu:cpumono|dp:data_path|register:PC|q[9]                             ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.683      ;
; 1.399 ; timer:timer_interrupt|count[13]                                       ; timer:timer_interrupt|count[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.685      ;
; 1.403 ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.111      ; 1.764      ;
; 1.407 ; timer:timer_interrupt|count[14]                                       ; timer:timer_interrupt|count[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.409 ; timer:timer_interrupt|count[0]                                        ; timer:timer_interrupt|count[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.410 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.111      ; 1.771      ;
; 1.420 ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.111      ; 1.781      ;
; 1.422 ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.111      ; 1.783      ;
; 1.439 ; timer:timer_interrupt|count[4]                                        ; timer:timer_interrupt|count[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.725      ;
; 1.448 ; timer:timer_interrupt|count[2]                                        ; timer:timer_interrupt|count[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; timer:timer_interrupt|count[1]                                        ; timer:timer_interrupt|count[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.462 ; cpu:cpumono|dp:data_path|register:PC|q[2]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.803      ;
; 1.468 ; cpu:cpumono|dp:data_path|register:PC|q[7]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.801      ;
; 1.468 ; cpu:cpumono|dp:data_path|register:PC|q[7]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.801      ;
; 1.474 ; cpu:cpumono|dp:data_path|register:PC|q[4]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.091      ; 1.815      ;
; 1.474 ; cpu:cpumono|dp:data_path|register:PC|q[4]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.815      ;
; 1.476 ; cpu:cpumono|dp:data_path|register:PC|q[6]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.808      ;
; 1.476 ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.479 ; timer:timer_interrupt|count[13]                                       ; timer:timer_interrupt|count[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.765      ;
; 1.483 ; cpu:cpumono|dp:data_path|register:PC|q[2]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.091      ; 1.824      ;
; 1.487 ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.773      ;
; 1.487 ; timer:timer_interrupt|count[5]                                        ; timer:timer_interrupt|count[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.773      ;
; 1.489 ; timer:timer_interrupt|count[0]                                        ; timer:timer_interrupt|count[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.502 ; cpu:cpumono|dp:data_path|register:PC|q[8]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.834      ;
; 1.502 ; cpu:cpumono|dp:data_path|register:PC|q[8]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.834      ;
; 1.509 ; timer:timer_interrupt|count[3]                                        ; timer:timer_interrupt|count[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.523 ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.809      ;
; 1.523 ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.809      ;
; 1.529 ; timer:timer_interrupt|count[1]                                        ; timer:timer_interrupt|count[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.558 ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.844      ;
; 1.558 ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 1.839      ;
; 1.563 ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.849      ;
; 1.569 ; timer:timer_interrupt|count[0]                                        ; timer:timer_interrupt|count[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.855      ;
; 1.582 ; timer:timer_interrupt|count[11]                                       ; timer:timer_interrupt|count[13]                                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.866      ;
; 1.589 ; timer:timer_interrupt|count[3]                                        ; timer:timer_interrupt|count[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.875      ;
; 1.599 ; timer:timer_interrupt|count[4]                                        ; timer:timer_interrupt|count[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.885      ;
; 1.622 ; timer:timer_interrupt|count[18]                                       ; timer:timer_interrupt|count[19]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.909      ;
; 1.622 ; timer:timer_interrupt|count[2]                                        ; timer:timer_interrupt|count[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.908      ;
; 1.638 ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.924      ;
; 1.639 ; timer:timer_interrupt|count[12]                                       ; timer:timer_interrupt|count[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.926      ;
; 1.648 ; timer:timer_interrupt|count[7]                                        ; timer:timer_interrupt|count[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.934      ;
; 1.655 ; timer:timer_interrupt|count[21]                                       ; timer:timer_interrupt|count[22]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.942      ;
; 1.662 ; timer:timer_interrupt|count[11]                                       ; timer:timer_interrupt|count[14]                                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.946      ;
; 1.669 ; timer:timer_interrupt|count[19]                                       ; timer:timer_interrupt|count[22]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.955      ;
; 1.676 ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.075      ; 2.001      ;
; 1.679 ; timer:timer_interrupt|count[15]                                       ; timer:timer_interrupt|count[19]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.965      ;
; 1.702 ; timer:timer_interrupt|count[2]                                        ; timer:timer_interrupt|count[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.988      ;
; 1.703 ; timer:timer_interrupt|count[1]                                        ; timer:timer_interrupt|count[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.705 ; cpu:cpumono|dp:data_path|register:PC|q[7]                             ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.991      ;
; 1.707 ; cpu:cpumono|dp:data_path|register:PC|q[8]                             ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.992      ;
; 1.710 ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.996      ;
; 1.714 ; cpu:cpumono|dp:data_path|register:PC|q[5]                             ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 2.013      ;
; 1.719 ; timer:timer_interrupt|count[12]                                       ; timer:timer_interrupt|count[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 2.006      ;
; 1.723 ; timer:timer_interrupt|count[17]                                       ; timer:timer_interrupt|count[19]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 2.010      ;
+-------+-----------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 18.271 ; 20.835       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 19.724 ; 20.835       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|ffd:ffc_intr|q                                                                                       ;
; 19.724 ; 20.835       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|ffd:ffc_intr|q                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 8.823 ; 8.823 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 7.182 ; 7.182 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 7.636 ; 7.636 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 7.629 ; 7.629 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 7.578 ; 7.578 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 7.844 ; 7.844 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 7.642 ; 7.642 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 7.073 ; 7.073 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.823 ; 8.823 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  data[10] ; clk        ; 7.175 ; 7.175 ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.509 ; 8.509 ; Rise       ; clk             ;
;  data[12] ; clk        ; 7.085 ; 7.085 ; Rise       ; clk             ;
;  data[13] ; clk        ; 6.995 ; 6.995 ; Rise       ; clk             ;
;  data[14] ; clk        ; 7.856 ; 7.856 ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.424 ; 8.424 ; Rise       ; clk             ;
; reset     ; clk        ; 2.629 ; 2.629 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -4.183 ; -4.183 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -4.445 ; -4.445 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -4.488 ; -4.488 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -4.451 ; -4.451 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -4.404 ; -4.404 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -4.749 ; -4.749 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -4.468 ; -4.468 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -4.426 ; -4.426 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -4.183 ; -4.183 ; Rise       ; clk             ;
;  data[8]  ; clk        ; -4.756 ; -4.756 ; Rise       ; clk             ;
;  data[9]  ; clk        ; -4.475 ; -4.475 ; Rise       ; clk             ;
;  data[10] ; clk        ; -4.773 ; -4.773 ; Rise       ; clk             ;
;  data[11] ; clk        ; -4.801 ; -4.801 ; Rise       ; clk             ;
;  data[12] ; clk        ; -4.491 ; -4.491 ; Rise       ; clk             ;
;  data[13] ; clk        ; -4.566 ; -4.566 ; Rise       ; clk             ;
;  data[14] ; clk        ; -4.761 ; -4.761 ; Rise       ; clk             ;
;  data[15] ; clk        ; -4.655 ; -4.655 ; Rise       ; clk             ;
; reset     ; clk        ; -0.582 ; -0.582 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; addresses[*]    ; clk        ; 29.180 ; 29.180 ; Rise       ; clk             ;
;  addresses[0]   ; clk        ; 24.678 ; 24.678 ; Rise       ; clk             ;
;  addresses[1]   ; clk        ; 24.364 ; 24.364 ; Rise       ; clk             ;
;  addresses[2]   ; clk        ; 26.915 ; 26.915 ; Rise       ; clk             ;
;  addresses[3]   ; clk        ; 26.586 ; 26.586 ; Rise       ; clk             ;
;  addresses[4]   ; clk        ; 27.136 ; 27.136 ; Rise       ; clk             ;
;  addresses[5]   ; clk        ; 25.704 ; 25.704 ; Rise       ; clk             ;
;  addresses[6]   ; clk        ; 26.402 ; 26.402 ; Rise       ; clk             ;
;  addresses[7]   ; clk        ; 27.431 ; 27.431 ; Rise       ; clk             ;
;  addresses[8]   ; clk        ; 27.738 ; 27.738 ; Rise       ; clk             ;
;  addresses[9]   ; clk        ; 27.273 ; 27.273 ; Rise       ; clk             ;
;  addresses[10]  ; clk        ; 27.069 ; 27.069 ; Rise       ; clk             ;
;  addresses[11]  ; clk        ; 27.079 ; 27.079 ; Rise       ; clk             ;
;  addresses[12]  ; clk        ; 27.482 ; 27.482 ; Rise       ; clk             ;
;  addresses[13]  ; clk        ; 28.147 ; 28.147 ; Rise       ; clk             ;
;  addresses[14]  ; clk        ; 26.995 ; 26.995 ; Rise       ; clk             ;
;  addresses[15]  ; clk        ; 29.180 ; 29.180 ; Rise       ; clk             ;
; control_mem[*]  ; clk        ; 32.866 ; 32.866 ; Rise       ; clk             ;
;  control_mem[3] ; clk        ; 32.866 ; 32.866 ; Rise       ; clk             ;
;  control_mem[4] ; clk        ; 15.407 ; 15.407 ; Rise       ; clk             ;
; data[*]         ; clk        ; 35.216 ; 35.216 ; Rise       ; clk             ;
;  data[0]        ; clk        ; 34.580 ; 34.580 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 35.011 ; 35.011 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 34.970 ; 34.970 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 35.216 ; 35.216 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 34.610 ; 34.610 ; Rise       ; clk             ;
;  data[5]        ; clk        ; 34.878 ; 34.878 ; Rise       ; clk             ;
;  data[6]        ; clk        ; 34.250 ; 34.250 ; Rise       ; clk             ;
;  data[7]        ; clk        ; 34.338 ; 34.338 ; Rise       ; clk             ;
;  data[8]        ; clk        ; 34.493 ; 34.493 ; Rise       ; clk             ;
;  data[9]        ; clk        ; 35.010 ; 35.010 ; Rise       ; clk             ;
;  data[10]       ; clk        ; 33.915 ; 33.915 ; Rise       ; clk             ;
;  data[11]       ; clk        ; 33.644 ; 33.644 ; Rise       ; clk             ;
;  data[12]       ; clk        ; 33.667 ; 33.667 ; Rise       ; clk             ;
;  data[13]       ; clk        ; 33.959 ; 33.959 ; Rise       ; clk             ;
;  data[14]       ; clk        ; 33.914 ; 33.914 ; Rise       ; clk             ;
;  data[15]       ; clk        ; 34.196 ; 34.196 ; Rise       ; clk             ;
; led_g[*]        ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  led_g[0]       ; clk        ; 8.681  ; 8.681  ; Rise       ; clk             ;
;  led_g[1]       ; clk        ; 8.610  ; 8.610  ; Rise       ; clk             ;
;  led_g[2]       ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
;  led_g[3]       ; clk        ; 9.235  ; 9.235  ; Rise       ; clk             ;
;  led_g[4]       ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  led_g[5]       ; clk        ; 8.259  ; 8.259  ; Rise       ; clk             ;
;  led_g[6]       ; clk        ; 8.596  ; 8.596  ; Rise       ; clk             ;
;  led_g[7]       ; clk        ; 9.246  ; 9.246  ; Rise       ; clk             ;
; led_r[*]        ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  led_r[0]       ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
;  led_r[1]       ; clk        ; 8.095  ; 8.095  ; Rise       ; clk             ;
;  led_r[2]       ; clk        ; 9.445  ; 9.445  ; Rise       ; clk             ;
;  led_r[3]       ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
;  led_r[4]       ; clk        ; 8.876  ; 8.876  ; Rise       ; clk             ;
;  led_r[5]       ; clk        ; 8.728  ; 8.728  ; Rise       ; clk             ;
;  led_r[6]       ; clk        ; 9.585  ; 9.585  ; Rise       ; clk             ;
;  led_r[7]       ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  led_r[8]       ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  led_r[9]       ; clk        ; 9.657  ; 9.657  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; addresses[*]    ; clk        ; 10.127 ; 10.127 ; Rise       ; clk             ;
;  addresses[0]   ; clk        ; 11.903 ; 11.903 ; Rise       ; clk             ;
;  addresses[1]   ; clk        ; 10.558 ; 10.558 ; Rise       ; clk             ;
;  addresses[2]   ; clk        ; 11.976 ; 11.976 ; Rise       ; clk             ;
;  addresses[3]   ; clk        ; 11.411 ; 11.411 ; Rise       ; clk             ;
;  addresses[4]   ; clk        ; 12.172 ; 12.172 ; Rise       ; clk             ;
;  addresses[5]   ; clk        ; 10.127 ; 10.127 ; Rise       ; clk             ;
;  addresses[6]   ; clk        ; 10.508 ; 10.508 ; Rise       ; clk             ;
;  addresses[7]   ; clk        ; 11.187 ; 11.187 ; Rise       ; clk             ;
;  addresses[8]   ; clk        ; 11.371 ; 11.371 ; Rise       ; clk             ;
;  addresses[9]   ; clk        ; 10.973 ; 10.973 ; Rise       ; clk             ;
;  addresses[10]  ; clk        ; 10.514 ; 10.514 ; Rise       ; clk             ;
;  addresses[11]  ; clk        ; 10.922 ; 10.922 ; Rise       ; clk             ;
;  addresses[12]  ; clk        ; 10.761 ; 10.761 ; Rise       ; clk             ;
;  addresses[13]  ; clk        ; 11.352 ; 11.352 ; Rise       ; clk             ;
;  addresses[14]  ; clk        ; 10.599 ; 10.599 ; Rise       ; clk             ;
;  addresses[15]  ; clk        ; 12.278 ; 12.278 ; Rise       ; clk             ;
; control_mem[*]  ; clk        ; 10.686 ; 10.686 ; Rise       ; clk             ;
;  control_mem[3] ; clk        ; 14.026 ; 14.026 ; Rise       ; clk             ;
;  control_mem[4] ; clk        ; 10.686 ; 10.686 ; Rise       ; clk             ;
; data[*]         ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  data[0]        ; clk        ; 10.232 ; 10.232 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 10.975 ; 10.975 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 10.274 ; 10.274 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 9.665  ; 9.665  ; Rise       ; clk             ;
;  data[5]        ; clk        ; 9.933  ; 9.933  ; Rise       ; clk             ;
;  data[6]        ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  data[7]        ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
;  data[8]        ; clk        ; 11.018 ; 11.018 ; Rise       ; clk             ;
;  data[9]        ; clk        ; 9.699  ; 9.699  ; Rise       ; clk             ;
;  data[10]       ; clk        ; 12.589 ; 12.589 ; Rise       ; clk             ;
;  data[11]       ; clk        ; 11.482 ; 11.482 ; Rise       ; clk             ;
;  data[12]       ; clk        ; 12.370 ; 12.370 ; Rise       ; clk             ;
;  data[13]       ; clk        ; 11.700 ; 11.700 ; Rise       ; clk             ;
;  data[14]       ; clk        ; 11.867 ; 11.867 ; Rise       ; clk             ;
;  data[15]       ; clk        ; 10.703 ; 10.703 ; Rise       ; clk             ;
; led_g[*]        ; clk        ; 8.259  ; 8.259  ; Rise       ; clk             ;
;  led_g[0]       ; clk        ; 8.681  ; 8.681  ; Rise       ; clk             ;
;  led_g[1]       ; clk        ; 8.610  ; 8.610  ; Rise       ; clk             ;
;  led_g[2]       ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
;  led_g[3]       ; clk        ; 9.235  ; 9.235  ; Rise       ; clk             ;
;  led_g[4]       ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  led_g[5]       ; clk        ; 8.259  ; 8.259  ; Rise       ; clk             ;
;  led_g[6]       ; clk        ; 8.596  ; 8.596  ; Rise       ; clk             ;
;  led_g[7]       ; clk        ; 9.246  ; 9.246  ; Rise       ; clk             ;
; led_r[*]        ; clk        ; 8.095  ; 8.095  ; Rise       ; clk             ;
;  led_r[0]       ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
;  led_r[1]       ; clk        ; 8.095  ; 8.095  ; Rise       ; clk             ;
;  led_r[2]       ; clk        ; 9.445  ; 9.445  ; Rise       ; clk             ;
;  led_r[3]       ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
;  led_r[4]       ; clk        ; 8.876  ; 8.876  ; Rise       ; clk             ;
;  led_r[5]       ; clk        ; 8.728  ; 8.728  ; Rise       ; clk             ;
;  led_r[6]       ; clk        ; 9.585  ; 9.585  ; Rise       ; clk             ;
;  led_r[7]       ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  led_r[8]       ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  led_r[9]       ; clk        ; 9.657  ; 9.657  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+-------------+----------------+--------+--------+--------+--------+
; Input Port  ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+-------------+----------------+--------+--------+--------+--------+
; buttons[0]  ; data[0]        ; 15.301 ; 15.301 ; 15.301 ; 15.301 ;
; buttons[1]  ; data[1]        ;        ; 15.438 ; 15.438 ;        ;
; buttons[2]  ; data[2]        ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; buttons[3]  ; data[3]        ;        ; 14.382 ; 14.382 ;        ;
; reset       ; control_mem[3] ; 9.434  ;        ;        ; 9.434  ;
; reset       ; data[0]        ; 9.964  ; 9.446  ; 9.446  ; 9.964  ;
; reset       ; data[1]        ; 10.309 ; 9.456  ; 9.456  ; 10.309 ;
; reset       ; data[2]        ; 10.321 ; 9.728  ; 9.728  ; 10.321 ;
; reset       ; data[3]        ; 10.255 ; 9.738  ; 9.738  ; 10.255 ;
; reset       ; data[4]        ; 10.055 ; 10.055 ; 10.055 ; 10.055 ;
; reset       ; data[5]        ; 10.055 ; 10.055 ; 10.055 ; 10.055 ;
; reset       ; data[6]        ; 10.333 ; 10.333 ; 10.333 ; 10.333 ;
; reset       ; data[7]        ; 10.049 ; 10.049 ; 10.049 ; 10.049 ;
; reset       ; data[8]        ; 11.101 ; 9.713  ; 9.713  ; 11.101 ;
; reset       ; data[9]        ; 9.713  ; 10.889 ; 10.889 ; 9.713  ;
; reset       ; data[10]       ; 10.523 ; 9.410  ; 9.410  ; 10.523 ;
; reset       ; data[11]       ; 10.252 ; 9.719  ; 9.719  ; 10.252 ;
; reset       ; data[12]       ; 10.275 ; 9.739  ; 9.739  ; 10.275 ;
; reset       ; data[13]       ; 10.567 ; 9.420  ; 9.420  ; 10.567 ;
; reset       ; data[14]       ; 10.522 ; 9.426  ; 9.426  ; 10.522 ;
; reset       ; data[15]       ; 10.804 ; 9.098  ; 9.098  ; 10.804 ;
; switches[0] ; data[0]        ; 10.592 ; 10.592 ; 10.592 ; 10.592 ;
; switches[1] ; data[1]        ; 10.706 ; 10.706 ; 10.706 ; 10.706 ;
; switches[2] ; data[2]        ; 10.800 ; 10.800 ; 10.800 ; 10.800 ;
; switches[3] ; data[3]        ; 10.994 ; 10.994 ; 10.994 ; 10.994 ;
; switches[4] ; data[4]        ; 10.199 ;        ;        ; 10.199 ;
; switches[5] ; data[5]        ; 10.403 ;        ;        ; 10.403 ;
; switches[6] ; data[6]        ; 9.729  ;        ;        ; 9.729  ;
; switches[7] ; data[7]        ; 9.998  ;        ;        ; 9.998  ;
; switches[8] ; data[8]        ; 10.648 ;        ;        ; 10.648 ;
+-------------+----------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+-------------+----------------+--------+--------+--------+--------+
; Input Port  ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+-------------+----------------+--------+--------+--------+--------+
; buttons[0]  ; data[0]        ; 15.301 ; 15.301 ; 15.301 ; 15.301 ;
; buttons[1]  ; data[1]        ;        ; 15.438 ; 15.438 ;        ;
; buttons[2]  ; data[2]        ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; buttons[3]  ; data[3]        ;        ; 14.382 ; 14.382 ;        ;
; reset       ; control_mem[3] ; 9.434  ;        ;        ; 9.434  ;
; reset       ; data[0]        ; 9.446  ; 9.268  ; 9.268  ; 9.446  ;
; reset       ; data[1]        ; 9.456  ; 8.959  ; 8.959  ; 9.456  ;
; reset       ; data[2]        ; 9.728  ; 9.641  ; 9.641  ; 9.728  ;
; reset       ; data[3]        ; 9.738  ; 9.562  ; 9.562  ; 9.738  ;
; reset       ; data[4]        ; 9.620  ; 9.178  ; 9.178  ; 9.620  ;
; reset       ; data[5]        ; 9.653  ; 8.864  ; 8.864  ; 9.653  ;
; reset       ; data[6]        ; 9.506  ; 8.659  ; 8.659  ; 9.506  ;
; reset       ; data[7]        ; 9.498  ; 8.471  ; 8.471  ; 9.498  ;
; reset       ; data[8]        ; 9.713  ; 8.942  ; 8.942  ; 9.713  ;
; reset       ; data[9]        ; 9.688  ; 9.713  ; 9.713  ; 9.688  ;
; reset       ; data[10]       ; 9.410  ; 9.410  ; 9.410  ; 9.410  ;
; reset       ; data[11]       ; 9.719  ; 9.719  ; 9.719  ; 9.719  ;
; reset       ; data[12]       ; 9.739  ; 9.739  ; 9.739  ; 9.739  ;
; reset       ; data[13]       ; 9.420  ; 9.420  ; 9.420  ; 9.420  ;
; reset       ; data[14]       ; 9.426  ; 9.426  ; 9.426  ; 9.426  ;
; reset       ; data[15]       ; 9.098  ; 9.098  ; 9.098  ; 9.098  ;
; switches[0] ; data[0]        ; 10.592 ; 10.592 ; 10.592 ; 10.592 ;
; switches[1] ; data[1]        ; 10.706 ; 10.706 ; 10.706 ; 10.706 ;
; switches[2] ; data[2]        ; 10.800 ; 10.800 ; 10.800 ; 10.800 ;
; switches[3] ; data[3]        ; 10.994 ; 10.994 ; 10.994 ; 10.994 ;
; switches[4] ; data[4]        ; 10.199 ;        ;        ; 10.199 ;
; switches[5] ; data[5]        ; 10.403 ;        ;        ; 10.403 ;
; switches[6] ; data[6]        ; 9.729  ;        ;        ; 9.729  ;
; switches[7] ; data[7]        ; 9.998  ;        ;        ; 9.998  ;
; switches[8] ; data[8]        ; 10.648 ;        ;        ; 10.648 ;
+-------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; data[*]   ; clk        ; 32.478 ;      ; Rise       ; clk             ;
;  data[0]  ; clk        ; 32.826 ;      ; Rise       ; clk             ;
;  data[1]  ; clk        ; 32.836 ;      ; Rise       ; clk             ;
;  data[2]  ; clk        ; 33.108 ;      ; Rise       ; clk             ;
;  data[3]  ; clk        ; 33.118 ;      ; Rise       ; clk             ;
;  data[4]  ; clk        ; 33.435 ;      ; Rise       ; clk             ;
;  data[5]  ; clk        ; 33.435 ;      ; Rise       ; clk             ;
;  data[6]  ; clk        ; 33.713 ;      ; Rise       ; clk             ;
;  data[7]  ; clk        ; 33.429 ;      ; Rise       ; clk             ;
;  data[8]  ; clk        ; 33.093 ;      ; Rise       ; clk             ;
;  data[9]  ; clk        ; 33.093 ;      ; Rise       ; clk             ;
;  data[10] ; clk        ; 32.790 ;      ; Rise       ; clk             ;
;  data[11] ; clk        ; 33.099 ;      ; Rise       ; clk             ;
;  data[12] ; clk        ; 33.119 ;      ; Rise       ; clk             ;
;  data[13] ; clk        ; 32.800 ;      ; Rise       ; clk             ;
;  data[14] ; clk        ; 32.806 ;      ; Rise       ; clk             ;
;  data[15] ; clk        ; 32.478 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; data[*]   ; clk        ; 12.856 ;      ; Rise       ; clk             ;
;  data[0]  ; clk        ; 13.204 ;      ; Rise       ; clk             ;
;  data[1]  ; clk        ; 13.214 ;      ; Rise       ; clk             ;
;  data[2]  ; clk        ; 13.486 ;      ; Rise       ; clk             ;
;  data[3]  ; clk        ; 13.496 ;      ; Rise       ; clk             ;
;  data[4]  ; clk        ; 13.813 ;      ; Rise       ; clk             ;
;  data[5]  ; clk        ; 13.813 ;      ; Rise       ; clk             ;
;  data[6]  ; clk        ; 14.091 ;      ; Rise       ; clk             ;
;  data[7]  ; clk        ; 13.807 ;      ; Rise       ; clk             ;
;  data[8]  ; clk        ; 13.471 ;      ; Rise       ; clk             ;
;  data[9]  ; clk        ; 13.471 ;      ; Rise       ; clk             ;
;  data[10] ; clk        ; 13.168 ;      ; Rise       ; clk             ;
;  data[11] ; clk        ; 13.477 ;      ; Rise       ; clk             ;
;  data[12] ; clk        ; 13.497 ;      ; Rise       ; clk             ;
;  data[13] ; clk        ; 13.178 ;      ; Rise       ; clk             ;
;  data[14] ; clk        ; 13.184 ;      ; Rise       ; clk             ;
;  data[15] ; clk        ; 12.856 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 32.478    ;           ; Rise       ; clk             ;
;  data[0]  ; clk        ; 32.826    ;           ; Rise       ; clk             ;
;  data[1]  ; clk        ; 32.836    ;           ; Rise       ; clk             ;
;  data[2]  ; clk        ; 33.108    ;           ; Rise       ; clk             ;
;  data[3]  ; clk        ; 33.118    ;           ; Rise       ; clk             ;
;  data[4]  ; clk        ; 33.435    ;           ; Rise       ; clk             ;
;  data[5]  ; clk        ; 33.435    ;           ; Rise       ; clk             ;
;  data[6]  ; clk        ; 33.713    ;           ; Rise       ; clk             ;
;  data[7]  ; clk        ; 33.429    ;           ; Rise       ; clk             ;
;  data[8]  ; clk        ; 33.093    ;           ; Rise       ; clk             ;
;  data[9]  ; clk        ; 33.093    ;           ; Rise       ; clk             ;
;  data[10] ; clk        ; 32.790    ;           ; Rise       ; clk             ;
;  data[11] ; clk        ; 33.099    ;           ; Rise       ; clk             ;
;  data[12] ; clk        ; 33.119    ;           ; Rise       ; clk             ;
;  data[13] ; clk        ; 32.800    ;           ; Rise       ; clk             ;
;  data[14] ; clk        ; 32.806    ;           ; Rise       ; clk             ;
;  data[15] ; clk        ; 32.478    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 12.856    ;           ; Rise       ; clk             ;
;  data[0]  ; clk        ; 13.204    ;           ; Rise       ; clk             ;
;  data[1]  ; clk        ; 13.214    ;           ; Rise       ; clk             ;
;  data[2]  ; clk        ; 13.486    ;           ; Rise       ; clk             ;
;  data[3]  ; clk        ; 13.496    ;           ; Rise       ; clk             ;
;  data[4]  ; clk        ; 13.813    ;           ; Rise       ; clk             ;
;  data[5]  ; clk        ; 13.813    ;           ; Rise       ; clk             ;
;  data[6]  ; clk        ; 14.091    ;           ; Rise       ; clk             ;
;  data[7]  ; clk        ; 13.807    ;           ; Rise       ; clk             ;
;  data[8]  ; clk        ; 13.471    ;           ; Rise       ; clk             ;
;  data[9]  ; clk        ; 13.471    ;           ; Rise       ; clk             ;
;  data[10] ; clk        ; 13.168    ;           ; Rise       ; clk             ;
;  data[11] ; clk        ; 13.477    ;           ; Rise       ; clk             ;
;  data[12] ; clk        ; 13.497    ;           ; Rise       ; clk             ;
;  data[13] ; clk        ; 13.178    ;           ; Rise       ; clk             ;
;  data[14] ; clk        ; 13.184    ;           ; Rise       ; clk             ;
;  data[15] ; clk        ; 12.856    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 31.773 ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.013 ; -0.013        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; 18.708 ; 0.000                 ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 31.773 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; -0.009     ; 9.920      ;
; 31.775 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; -0.009     ; 9.918      ;
; 31.794 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; 0.001      ; 9.909      ;
; 31.796 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; 0.001      ; 9.907      ;
; 31.855 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; 0.001      ; 9.848      ;
; 31.857 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; 0.001      ; 9.846      ;
; 31.866 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; 0.001      ; 9.837      ;
; 31.868 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; 0.001      ; 9.835      ;
; 31.919 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.010      ; 9.793      ;
; 31.921 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; 0.001      ; 9.782      ;
; 31.923 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; 0.001      ; 9.780      ;
; 31.940 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.020      ; 9.782      ;
; 31.958 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.011      ; 9.755      ;
; 31.958 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.011      ; 9.755      ;
; 31.979 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.021      ; 9.744      ;
; 31.979 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.021      ; 9.744      ;
; 32.001 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.020      ; 9.721      ;
; 32.011 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; -0.009     ; 9.682      ;
; 32.012 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.020      ; 9.710      ;
; 32.013 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; -0.009     ; 9.680      ;
; 32.020 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~239 ; clk          ; clk         ; 41.670       ; -0.003     ; 9.679      ;
; 32.020 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~175 ; clk          ; clk         ; 41.670       ; -0.003     ; 9.679      ;
; 32.033 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.012      ; 9.681      ;
; 32.033 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.012      ; 9.681      ;
; 32.040 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.021      ; 9.683      ;
; 32.040 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.021      ; 9.683      ;
; 32.041 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~239 ; clk          ; clk         ; 41.670       ; 0.007      ; 9.668      ;
; 32.041 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~175 ; clk          ; clk         ; 41.670       ; 0.007      ; 9.668      ;
; 32.051 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.021      ; 9.672      ;
; 32.051 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.021      ; 9.672      ;
; 32.054 ; cpu:cpumono|dp:data_path|register:PC|q[7] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~207 ; clk          ; clk         ; 41.670       ; -0.004     ; 9.644      ;
; 32.054 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.670      ;
; 32.054 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.670      ;
; 32.056 ; cpu:cpumono|dp:data_path|register:PC|q[7] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~143 ; clk          ; clk         ; 41.670       ; -0.004     ; 9.642      ;
; 32.067 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.020      ; 9.655      ;
; 32.102 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~239 ; clk          ; clk         ; 41.670       ; 0.007      ; 9.607      ;
; 32.102 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~175 ; clk          ; clk         ; 41.670       ; 0.007      ; 9.607      ;
; 32.106 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.021      ; 9.617      ;
; 32.106 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.021      ; 9.617      ;
; 32.112 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~31  ; clk          ; clk         ; 41.670       ; 0.004      ; 9.594      ;
; 32.113 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~239 ; clk          ; clk         ; 41.670       ; 0.007      ; 9.596      ;
; 32.113 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~175 ; clk          ; clk         ; 41.670       ; 0.007      ; 9.596      ;
; 32.115 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.609      ;
; 32.115 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.609      ;
; 32.126 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.598      ;
; 32.126 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.598      ;
; 32.133 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~31  ; clk          ; clk         ; 41.670       ; 0.014      ; 9.583      ;
; 32.139 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~127 ; clk          ; clk         ; 41.670       ; 0.005      ; 9.568      ;
; 32.145 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[6]                ; clk          ; clk         ; 41.670       ; 0.012      ; 9.569      ;
; 32.145 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[7]                ; clk          ; clk         ; 41.670       ; 0.012      ; 9.569      ;
; 32.145 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[8]                ; clk          ; clk         ; 41.670       ; 0.012      ; 9.569      ;
; 32.145 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[3]                ; clk          ; clk         ; 41.670       ; 0.012      ; 9.569      ;
; 32.145 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_red|q[0]                ; clk          ; clk         ; 41.670       ; 0.012      ; 9.569      ;
; 32.157 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.010      ; 9.555      ;
; 32.160 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~127 ; clk          ; clk         ; 41.670       ; 0.015      ; 9.557      ;
; 32.166 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[6]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.558      ;
; 32.166 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[7]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.558      ;
; 32.166 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[8]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.558      ;
; 32.166 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[3]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.558      ;
; 32.166 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_red|q[0]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.558      ;
; 32.168 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~239 ; clk          ; clk         ; 41.670       ; 0.007      ; 9.541      ;
; 32.168 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~175 ; clk          ; clk         ; 41.670       ; 0.007      ; 9.541      ;
; 32.171 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[2]              ; clk          ; clk         ; 41.670       ; 0.012      ; 9.543      ;
; 32.171 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[3]              ; clk          ; clk         ; 41.670       ; 0.012      ; 9.543      ;
; 32.171 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[5]              ; clk          ; clk         ; 41.670       ; 0.012      ; 9.543      ;
; 32.171 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[6]              ; clk          ; clk         ; 41.670       ; 0.012      ; 9.543      ;
; 32.171 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[7]              ; clk          ; clk         ; 41.670       ; 0.012      ; 9.543      ;
; 32.171 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[0]              ; clk          ; clk         ; 41.670       ; 0.012      ; 9.543      ;
; 32.171 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[1]              ; clk          ; clk         ; 41.670       ; 0.012      ; 9.543      ;
; 32.171 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; io_manager:in_out|register:leds_green|q[4]              ; clk          ; clk         ; 41.670       ; 0.012      ; 9.543      ;
; 32.181 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[5]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.543      ;
; 32.181 ; cpu:cpumono|dp:data_path|register:PC|q[4] ; io_manager:in_out|register:leds_red|q[1]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.543      ;
; 32.192 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[2]              ; clk          ; clk         ; 41.670       ; 0.022      ; 9.532      ;
; 32.192 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[3]              ; clk          ; clk         ; 41.670       ; 0.022      ; 9.532      ;
; 32.192 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[5]              ; clk          ; clk         ; 41.670       ; 0.022      ; 9.532      ;
; 32.192 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[6]              ; clk          ; clk         ; 41.670       ; 0.022      ; 9.532      ;
; 32.192 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[7]              ; clk          ; clk         ; 41.670       ; 0.022      ; 9.532      ;
; 32.192 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[0]              ; clk          ; clk         ; 41.670       ; 0.022      ; 9.532      ;
; 32.192 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[1]              ; clk          ; clk         ; 41.670       ; 0.022      ; 9.532      ;
; 32.192 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; io_manager:in_out|register:leds_green|q[4]              ; clk          ; clk         ; 41.670       ; 0.022      ; 9.532      ;
; 32.194 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~31  ; clk          ; clk         ; 41.670       ; 0.014      ; 9.522      ;
; 32.196 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; io_manager:in_out|register:leds_red|q[2]                ; clk          ; clk         ; 41.670       ; 0.011      ; 9.517      ;
; 32.196 ; cpu:cpumono|dp:data_path|register:PC|q[1] ; io_manager:in_out|register:leds_red|q[4]                ; clk          ; clk         ; 41.670       ; 0.011      ; 9.517      ;
; 32.200 ; cpu:cpumono|dp:data_path|register:PC|q[7] ; io_manager:in_out|register:leds_red|q[9]                ; clk          ; clk         ; 41.670       ; 0.015      ; 9.517      ;
; 32.204 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~15  ; clk          ; clk         ; 41.670       ; 0.008      ; 9.506      ;
; 32.205 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~31  ; clk          ; clk         ; 41.670       ; 0.014      ; 9.511      ;
; 32.206 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~63  ; clk          ; clk         ; 41.670       ; 0.008      ; 9.504      ;
; 32.221 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~95  ; clk          ; clk         ; 41.670       ; 0.011      ; 9.492      ;
; 32.221 ; cpu:cpumono|dp:data_path|register:PC|q[3] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~255 ; clk          ; clk         ; 41.670       ; 0.011      ; 9.492      ;
; 32.221 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~127 ; clk          ; clk         ; 41.670       ; 0.015      ; 9.496      ;
; 32.225 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~15  ; clk          ; clk         ; 41.670       ; 0.018      ; 9.495      ;
; 32.227 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[6]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.497      ;
; 32.227 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[7]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.497      ;
; 32.227 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[8]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.497      ;
; 32.227 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[3]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.497      ;
; 32.227 ; cpu:cpumono|dp:data_path|register:PC|q[0] ; io_manager:in_out|register:leds_red|q[0]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.497      ;
; 32.227 ; cpu:cpumono|dp:data_path|register:PC|q[2] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~63  ; clk          ; clk         ; 41.670       ; 0.018      ; 9.493      ;
; 32.232 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; cpu:cpumono|dp:data_path|regfile:register_file|regb~127 ; clk          ; clk         ; 41.670       ; 0.015      ; 9.485      ;
; 32.238 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[6]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.486      ;
; 32.238 ; cpu:cpumono|dp:data_path|register:PC|q[5] ; io_manager:in_out|register:leds_red|q[7]                ; clk          ; clk         ; 41.670       ; 0.022      ; 9.486      ;
+--------+-------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.013 ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]                                                           ; clk          ; clk         ; 0.000        ; 0.588      ; 0.727      ;
; 0.011  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]                                                           ; clk          ; clk         ; 0.000        ; 0.588      ; 0.751      ;
; 0.076  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]                                                           ; clk          ; clk         ; 0.000        ; 0.588      ; 0.816      ;
; 0.215  ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu:cpumono|dp:data_path|ffd:ffoStack|q                               ; cpu:cpumono|dp:data_path|ffd:ffoStack|q                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]   ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Request|q[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.277  ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.429      ;
; 0.317  ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.322  ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.335  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7] ; cpu:cpumono|dp:data_path|register:PC|q[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.571      ; 1.058      ;
; 0.357  ; timer:timer_interrupt|count[13]                                       ; timer:timer_interrupt|count[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; timer:timer_interrupt|count[11]                                       ; timer:timer_interrupt|count[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.362  ; timer:timer_interrupt|count[5]                                        ; timer:timer_interrupt|count[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; timer:timer_interrupt|count[14]                                       ; timer:timer_interrupt|count[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; timer:timer_interrupt|count[7]                                        ; timer:timer_interrupt|count[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; timer:timer_interrupt|count[3]                                        ; timer:timer_interrupt|count[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; timer:timer_interrupt|count[19]                                       ; timer:timer_interrupt|count[19]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; timer:timer_interrupt|count[0]                                        ; timer:timer_interrupt|count[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.368  ; timer:timer_interrupt|count[4]                                        ; timer:timer_interrupt|count[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; timer:timer_interrupt|count[15]                                       ; timer:timer_interrupt|count[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.372  ; timer:timer_interrupt|count[22]                                       ; timer:timer_interrupt|count[22]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; timer:timer_interrupt|count[1]                                        ; timer:timer_interrupt|count[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; timer:timer_interrupt|count[2]                                        ; timer:timer_interrupt|count[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.384  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.386  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.398  ; cpu:cpumono|dp:data_path|register:PC|q[1]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.601      ;
; 0.398  ; cpu:cpumono|dp:data_path|register:PC|q[1]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.601      ;
; 0.411  ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.412  ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.426  ; cpu:cpumono|dp:data_path|register:PC|q[1]                             ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.577      ;
; 0.438  ; cpu:cpumono|dp:data_path|register:PC|q[9]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.641      ;
; 0.438  ; cpu:cpumono|dp:data_path|register:PC|q[9]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.641      ;
; 0.447  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7] ; cpu:cpumono|dp:data_path|register:PC|q[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.571      ; 1.170      ;
; 0.465  ; cpu:cpumono|dp:data_path|ffd:ffoALU|q                                 ; cpu:cpumono|dp:data_path|ffd:ffoALU|q                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.471  ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.623      ;
; 0.479  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.493  ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; timer:timer_interrupt|count[13]                                       ; timer:timer_interrupt|count[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.500  ; timer:timer_interrupt|count[14]                                       ; timer:timer_interrupt|count[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.502  ; timer:timer_interrupt|count[0]                                        ; timer:timer_interrupt|count[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.508  ; timer:timer_interrupt|count[4]                                        ; timer:timer_interrupt|count[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.513  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.004     ; 0.661      ;
; 0.514  ; timer:timer_interrupt|count[2]                                        ; timer:timer_interrupt|count[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; timer:timer_interrupt|count[1]                                        ; timer:timer_interrupt|count[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.520  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.004     ; 0.668      ;
; 0.520  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.521  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.527  ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.679      ;
; 0.529  ; cpu:cpumono|dp:data_path|register:PC|q[7]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.737      ;
; 0.529  ; cpu:cpumono|dp:data_path|register:PC|q[7]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.737      ;
; 0.530  ; timer:timer_interrupt|count[13]                                       ; timer:timer_interrupt|count[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.535  ; timer:timer_interrupt|count[5]                                        ; timer:timer_interrupt|count[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; cpu:cpumono|dp:data_path|register:PC|q[2]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.749      ;
; 0.537  ; timer:timer_interrupt|count[0]                                        ; timer:timer_interrupt|count[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.545  ; cpu:cpumono|dp:data_path|register:PC|q[4]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.758      ;
; 0.545  ; cpu:cpumono|dp:data_path|register:PC|q[4]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.758      ;
; 0.546  ; cpu:cpumono|dp:data_path|register:PC|q[2]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.759      ;
; 0.546  ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.751      ;
; 0.548  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.753      ;
; 0.549  ; cpu:cpumono|dp:data_path|register:PC|q[6]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.756      ;
; 0.549  ; timer:timer_interrupt|count[1]                                        ; timer:timer_interrupt|count[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.758      ;
; 0.553  ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.758      ;
; 0.556  ; timer:timer_interrupt|count[3]                                        ; timer:timer_interrupt|count[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.561  ; cpu:cpumono|dp:data_path|register:PC|q[8]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.768      ;
; 0.561  ; cpu:cpumono|dp:data_path|register:PC|q[8]                             ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.768      ;
; 0.572  ; timer:timer_interrupt|count[0]                                        ; timer:timer_interrupt|count[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.724      ;
; 0.577  ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.578  ; cpu:cpumono|dp:data_path|register:PC|q[9]                             ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.729      ;
; 0.578  ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|stackmem_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.004     ; 0.726      ;
; 0.578  ; timer:timer_interrupt|count[4]                                        ; timer:timer_interrupt|count[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.580  ; timer:timer_interrupt|count[11]                                       ; timer:timer_interrupt|count[13]                                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.730      ;
; 0.582  ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.583  ; timer:timer_interrupt|count[12]                                       ; timer:timer_interrupt|count[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.736      ;
; 0.586  ; timer:timer_interrupt|count[18]                                       ; timer:timer_interrupt|count[19]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.739      ;
; 0.586  ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.591  ; timer:timer_interrupt|count[3]                                        ; timer:timer_interrupt|count[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.592  ; timer:timer_interrupt|count[21]                                       ; timer:timer_interrupt|count[22]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.745      ;
; 0.595  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1] ; cpu:cpumono|dp:data_path|register:PC|q[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.581      ; 1.328      ;
; 0.595  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1] ; cpu:cpumono|dp:data_path|register:PC|q[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.581      ; 1.328      ;
; 0.597  ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.598  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.605  ; timer:timer_interrupt|count[7]                                        ; timer:timer_interrupt|count[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.757      ;
; 0.608  ; timer:timer_interrupt|count[2]                                        ; timer:timer_interrupt|count[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.760      ;
; 0.609  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[7] ; cpu:cpumono|dp:data_path|register:PC|q[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.571      ; 1.332      ;
; 0.610  ; cpu:cpumono|dp:data_path|stack:Stack|sp[3]                            ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.811      ;
; 0.613  ; cpu:cpumono|dp:data_path|stack:Stack|sp[1]                            ; cpu:cpumono|dp:data_path|stack:Stack|sp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.613  ; timer:timer_interrupt|count[15]                                       ; timer:timer_interrupt|count[19]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.615  ; timer:timer_interrupt|count[11]                                       ; timer:timer_interrupt|count[14]                                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.765      ;
; 0.618  ; timer:timer_interrupt|count[12]                                       ; timer:timer_interrupt|count[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.771      ;
; 0.622  ; timer:timer_interrupt|count[17]                                       ; timer:timer_interrupt|count[19]                                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.775      ;
; 0.626  ; timer:timer_interrupt|count[19]                                       ; timer:timer_interrupt|count[22]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.633  ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1] ; cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[1]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
+--------+-----------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_0|altsyncram_u7c1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 18.708 ; 20.835       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|stack:Stack|altsyncram:stackmem_rtl_1|altsyncram_u7c1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 19.835 ; 20.835       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cpu:cpumono|dp:data_path|ffd:ffc_intr|q                                                                                       ;
; 19.835 ; 20.835       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cpu:cpumono|dp:data_path|ffd:ffc_intr|q                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 3.155 ; 3.155 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 3.348 ; 3.348 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 3.320 ; 3.320 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 3.086 ; 3.086 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 3.463 ; 3.463 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 3.295 ; 3.295 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 3.040 ; 3.040 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 3.158 ; 3.158 ; Rise       ; clk             ;
;  data[10] ; clk        ; 3.097 ; 3.097 ; Rise       ; clk             ;
;  data[11] ; clk        ; 3.681 ; 3.681 ; Rise       ; clk             ;
;  data[12] ; clk        ; 3.085 ; 3.085 ; Rise       ; clk             ;
;  data[13] ; clk        ; 3.071 ; 3.071 ; Rise       ; clk             ;
;  data[14] ; clk        ; 3.396 ; 3.396 ; Rise       ; clk             ;
;  data[15] ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
; reset     ; clk        ; 0.478 ; 0.478 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -1.918 ; -1.918 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -2.061 ; -2.061 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -2.104 ; -2.104 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -2.057 ; -2.057 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -2.038 ; -2.038 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -2.147 ; -2.147 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.918 ; -1.918 ; Rise       ; clk             ;
;  data[8]  ; clk        ; -2.157 ; -2.157 ; Rise       ; clk             ;
;  data[9]  ; clk        ; -2.069 ; -2.069 ; Rise       ; clk             ;
;  data[10] ; clk        ; -2.142 ; -2.142 ; Rise       ; clk             ;
;  data[11] ; clk        ; -2.188 ; -2.188 ; Rise       ; clk             ;
;  data[12] ; clk        ; -2.046 ; -2.046 ; Rise       ; clk             ;
;  data[13] ; clk        ; -2.087 ; -2.087 ; Rise       ; clk             ;
;  data[14] ; clk        ; -2.143 ; -2.143 ; Rise       ; clk             ;
;  data[15] ; clk        ; -2.109 ; -2.109 ; Rise       ; clk             ;
; reset     ; clk        ; 0.331  ; 0.331  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; addresses[*]    ; clk        ; 12.155 ; 12.155 ; Rise       ; clk             ;
;  addresses[0]   ; clk        ; 10.447 ; 10.447 ; Rise       ; clk             ;
;  addresses[1]   ; clk        ; 10.303 ; 10.303 ; Rise       ; clk             ;
;  addresses[2]   ; clk        ; 11.167 ; 11.167 ; Rise       ; clk             ;
;  addresses[3]   ; clk        ; 11.040 ; 11.040 ; Rise       ; clk             ;
;  addresses[4]   ; clk        ; 11.198 ; 11.198 ; Rise       ; clk             ;
;  addresses[5]   ; clk        ; 10.689 ; 10.689 ; Rise       ; clk             ;
;  addresses[6]   ; clk        ; 11.109 ; 11.109 ; Rise       ; clk             ;
;  addresses[7]   ; clk        ; 11.478 ; 11.478 ; Rise       ; clk             ;
;  addresses[8]   ; clk        ; 11.546 ; 11.546 ; Rise       ; clk             ;
;  addresses[9]   ; clk        ; 11.371 ; 11.371 ; Rise       ; clk             ;
;  addresses[10]  ; clk        ; 11.300 ; 11.300 ; Rise       ; clk             ;
;  addresses[11]  ; clk        ; 11.297 ; 11.297 ; Rise       ; clk             ;
;  addresses[12]  ; clk        ; 11.472 ; 11.472 ; Rise       ; clk             ;
;  addresses[13]  ; clk        ; 11.718 ; 11.718 ; Rise       ; clk             ;
;  addresses[14]  ; clk        ; 11.361 ; 11.361 ; Rise       ; clk             ;
;  addresses[15]  ; clk        ; 12.155 ; 12.155 ; Rise       ; clk             ;
; control_mem[*]  ; clk        ; 13.538 ; 13.538 ; Rise       ; clk             ;
;  control_mem[3] ; clk        ; 13.538 ; 13.538 ; Rise       ; clk             ;
;  control_mem[4] ; clk        ; 6.962  ; 6.962  ; Rise       ; clk             ;
; data[*]         ; clk        ; 14.337 ; 14.337 ; Rise       ; clk             ;
;  data[0]        ; clk        ; 14.133 ; 14.133 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 14.260 ; 14.260 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 14.254 ; 14.254 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 14.314 ; 14.314 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 14.120 ; 14.120 ; Rise       ; clk             ;
;  data[5]        ; clk        ; 14.224 ; 14.224 ; Rise       ; clk             ;
;  data[6]        ; clk        ; 13.967 ; 13.967 ; Rise       ; clk             ;
;  data[7]        ; clk        ; 13.984 ; 13.984 ; Rise       ; clk             ;
;  data[8]        ; clk        ; 14.085 ; 14.085 ; Rise       ; clk             ;
;  data[9]        ; clk        ; 14.337 ; 14.337 ; Rise       ; clk             ;
;  data[10]       ; clk        ; 13.877 ; 13.877 ; Rise       ; clk             ;
;  data[11]       ; clk        ; 13.779 ; 13.779 ; Rise       ; clk             ;
;  data[12]       ; clk        ; 13.797 ; 13.797 ; Rise       ; clk             ;
;  data[13]       ; clk        ; 13.900 ; 13.900 ; Rise       ; clk             ;
;  data[14]       ; clk        ; 13.878 ; 13.878 ; Rise       ; clk             ;
;  data[15]       ; clk        ; 13.983 ; 13.983 ; Rise       ; clk             ;
; led_g[*]        ; clk        ; 4.762  ; 4.762  ; Rise       ; clk             ;
;  led_g[0]       ; clk        ; 4.561  ; 4.561  ; Rise       ; clk             ;
;  led_g[1]       ; clk        ; 4.437  ; 4.437  ; Rise       ; clk             ;
;  led_g[2]       ; clk        ; 4.519  ; 4.519  ; Rise       ; clk             ;
;  led_g[3]       ; clk        ; 4.640  ; 4.640  ; Rise       ; clk             ;
;  led_g[4]       ; clk        ; 4.762  ; 4.762  ; Rise       ; clk             ;
;  led_g[5]       ; clk        ; 4.359  ; 4.359  ; Rise       ; clk             ;
;  led_g[6]       ; clk        ; 4.438  ; 4.438  ; Rise       ; clk             ;
;  led_g[7]       ; clk        ; 4.657  ; 4.657  ; Rise       ; clk             ;
; led_r[*]        ; clk        ; 4.932  ; 4.932  ; Rise       ; clk             ;
;  led_r[0]       ; clk        ; 4.451  ; 4.451  ; Rise       ; clk             ;
;  led_r[1]       ; clk        ; 4.254  ; 4.254  ; Rise       ; clk             ;
;  led_r[2]       ; clk        ; 4.741  ; 4.741  ; Rise       ; clk             ;
;  led_r[3]       ; clk        ; 4.319  ; 4.319  ; Rise       ; clk             ;
;  led_r[4]       ; clk        ; 4.612  ; 4.612  ; Rise       ; clk             ;
;  led_r[5]       ; clk        ; 4.511  ; 4.511  ; Rise       ; clk             ;
;  led_r[6]       ; clk        ; 4.783  ; 4.783  ; Rise       ; clk             ;
;  led_r[7]       ; clk        ; 4.927  ; 4.927  ; Rise       ; clk             ;
;  led_r[8]       ; clk        ; 4.598  ; 4.598  ; Rise       ; clk             ;
;  led_r[9]       ; clk        ; 4.932  ; 4.932  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; addresses[*]    ; clk        ; 5.051 ; 5.051 ; Rise       ; clk             ;
;  addresses[0]   ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  addresses[1]   ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  addresses[2]   ; clk        ; 5.753 ; 5.753 ; Rise       ; clk             ;
;  addresses[3]   ; clk        ; 5.555 ; 5.555 ; Rise       ; clk             ;
;  addresses[4]   ; clk        ; 5.796 ; 5.796 ; Rise       ; clk             ;
;  addresses[5]   ; clk        ; 5.051 ; 5.051 ; Rise       ; clk             ;
;  addresses[6]   ; clk        ; 5.218 ; 5.218 ; Rise       ; clk             ;
;  addresses[7]   ; clk        ; 5.452 ; 5.452 ; Rise       ; clk             ;
;  addresses[8]   ; clk        ; 5.481 ; 5.481 ; Rise       ; clk             ;
;  addresses[9]   ; clk        ; 5.324 ; 5.324 ; Rise       ; clk             ;
;  addresses[10]  ; clk        ; 5.163 ; 5.163 ; Rise       ; clk             ;
;  addresses[11]  ; clk        ; 5.282 ; 5.282 ; Rise       ; clk             ;
;  addresses[12]  ; clk        ; 5.259 ; 5.259 ; Rise       ; clk             ;
;  addresses[13]  ; clk        ; 5.476 ; 5.476 ; Rise       ; clk             ;
;  addresses[14]  ; clk        ; 5.241 ; 5.241 ; Rise       ; clk             ;
;  addresses[15]  ; clk        ; 5.835 ; 5.835 ; Rise       ; clk             ;
; control_mem[*]  ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  control_mem[3] ; clk        ; 6.522 ; 6.522 ; Rise       ; clk             ;
;  control_mem[4] ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
; data[*]         ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  data[0]        ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 5.378 ; 5.378 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 5.243 ; 5.243 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 5.108 ; 5.108 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  data[5]        ; clk        ; 5.000 ; 5.000 ; Rise       ; clk             ;
;  data[6]        ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  data[7]        ; clk        ; 4.761 ; 4.761 ; Rise       ; clk             ;
;  data[8]        ; clk        ; 5.374 ; 5.374 ; Rise       ; clk             ;
;  data[9]        ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  data[10]       ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
;  data[11]       ; clk        ; 5.567 ; 5.567 ; Rise       ; clk             ;
;  data[12]       ; clk        ; 5.879 ; 5.879 ; Rise       ; clk             ;
;  data[13]       ; clk        ; 5.658 ; 5.658 ; Rise       ; clk             ;
;  data[14]       ; clk        ; 5.763 ; 5.763 ; Rise       ; clk             ;
;  data[15]       ; clk        ; 5.231 ; 5.231 ; Rise       ; clk             ;
; led_g[*]        ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  led_g[0]       ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  led_g[1]       ; clk        ; 4.437 ; 4.437 ; Rise       ; clk             ;
;  led_g[2]       ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
;  led_g[3]       ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  led_g[4]       ; clk        ; 4.762 ; 4.762 ; Rise       ; clk             ;
;  led_g[5]       ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  led_g[6]       ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  led_g[7]       ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
; led_r[*]        ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  led_r[0]       ; clk        ; 4.451 ; 4.451 ; Rise       ; clk             ;
;  led_r[1]       ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  led_r[2]       ; clk        ; 4.741 ; 4.741 ; Rise       ; clk             ;
;  led_r[3]       ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  led_r[4]       ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  led_r[5]       ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
;  led_r[6]       ; clk        ; 4.783 ; 4.783 ; Rise       ; clk             ;
;  led_r[7]       ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
;  led_r[8]       ; clk        ; 4.598 ; 4.598 ; Rise       ; clk             ;
;  led_r[9]       ; clk        ; 4.932 ; 4.932 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+-------------+----------------+-------+-------+-------+-------+
; Input Port  ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+-------------+----------------+-------+-------+-------+-------+
; buttons[0]  ; data[0]        ; 7.318 ; 7.318 ; 7.318 ; 7.318 ;
; buttons[1]  ; data[1]        ;       ; 7.364 ; 7.364 ;       ;
; buttons[2]  ; data[2]        ; 7.594 ; 7.594 ; 7.594 ; 7.594 ;
; buttons[3]  ; data[3]        ;       ; 6.970 ; 6.970 ;       ;
; reset       ; control_mem[3] ; 4.336 ;       ;       ; 4.336 ;
; reset       ; data[0]        ; 4.509 ; 4.311 ; 4.311 ; 4.509 ;
; reset       ; data[1]        ; 4.601 ; 4.321 ; 4.321 ; 4.601 ;
; reset       ; data[2]        ; 4.608 ; 4.416 ; 4.416 ; 4.608 ;
; reset       ; data[3]        ; 4.576 ; 4.426 ; 4.426 ; 4.576 ;
; reset       ; data[4]        ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; reset       ; data[5]        ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; reset       ; data[6]        ; 4.654 ; 4.654 ; 4.654 ; 4.654 ;
; reset       ; data[7]        ; 4.551 ; 4.551 ; 4.551 ; 4.551 ;
; reset       ; data[8]        ; 4.879 ; 4.401 ; 4.401 ; 4.879 ;
; reset       ; data[9]        ; 4.408 ; 4.811 ; 4.811 ; 4.408 ;
; reset       ; data[10]       ; 4.671 ; 4.277 ; 4.277 ; 4.671 ;
; reset       ; data[11]       ; 4.573 ; 4.402 ; 4.402 ; 4.573 ;
; reset       ; data[12]       ; 4.591 ; 4.422 ; 4.422 ; 4.591 ;
; reset       ; data[13]       ; 4.694 ; 4.287 ; 4.287 ; 4.694 ;
; reset       ; data[14]       ; 4.672 ; 4.291 ; 4.291 ; 4.672 ;
; reset       ; data[15]       ; 4.777 ; 4.155 ; 4.155 ; 4.777 ;
; switches[0] ; data[0]        ; 4.674 ; 4.674 ; 4.674 ; 4.674 ;
; switches[1] ; data[1]        ; 4.677 ; 4.677 ; 4.677 ; 4.677 ;
; switches[2] ; data[2]        ; 4.699 ; 4.699 ; 4.699 ; 4.699 ;
; switches[3] ; data[3]        ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; switches[4] ; data[4]        ; 4.521 ;       ;       ; 4.521 ;
; switches[5] ; data[5]        ; 4.564 ;       ;       ; 4.564 ;
; switches[6] ; data[6]        ; 4.287 ;       ;       ; 4.287 ;
; switches[7] ; data[7]        ; 4.366 ;       ;       ; 4.366 ;
; switches[8] ; data[8]        ; 4.644 ;       ;       ; 4.644 ;
+-------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+-------------+----------------+-------+-------+-------+-------+
; Input Port  ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+-------------+----------------+-------+-------+-------+-------+
; buttons[0]  ; data[0]        ; 7.318 ; 7.318 ; 7.318 ; 7.318 ;
; buttons[1]  ; data[1]        ;       ; 7.364 ; 7.364 ;       ;
; buttons[2]  ; data[2]        ; 7.594 ; 7.594 ; 7.594 ; 7.594 ;
; buttons[3]  ; data[3]        ;       ; 6.970 ; 6.970 ;       ;
; reset       ; control_mem[3] ; 4.336 ;       ;       ; 4.336 ;
; reset       ; data[0]        ; 4.311 ; 4.195 ; 4.195 ; 4.311 ;
; reset       ; data[1]        ; 4.321 ; 4.056 ; 4.056 ; 4.321 ;
; reset       ; data[2]        ; 4.416 ; 4.309 ; 4.309 ; 4.416 ;
; reset       ; data[3]        ; 4.426 ; 4.264 ; 4.264 ; 4.426 ;
; reset       ; data[4]        ; 4.333 ; 4.179 ; 4.179 ; 4.333 ;
; reset       ; data[5]        ; 4.357 ; 4.082 ; 4.082 ; 4.357 ;
; reset       ; data[6]        ; 4.286 ; 3.980 ; 3.980 ; 4.286 ;
; reset       ; data[7]        ; 4.264 ; 3.908 ; 3.908 ; 4.264 ;
; reset       ; data[8]        ; 4.401 ; 4.031 ; 4.031 ; 4.401 ;
; reset       ; data[9]        ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; reset       ; data[10]       ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; reset       ; data[11]       ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; reset       ; data[12]       ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; reset       ; data[13]       ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; reset       ; data[14]       ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; reset       ; data[15]       ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; switches[0] ; data[0]        ; 4.674 ; 4.674 ; 4.674 ; 4.674 ;
; switches[1] ; data[1]        ; 4.677 ; 4.677 ; 4.677 ; 4.677 ;
; switches[2] ; data[2]        ; 4.699 ; 4.699 ; 4.699 ; 4.699 ;
; switches[3] ; data[3]        ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; switches[4] ; data[4]        ; 4.521 ;       ;       ; 4.521 ;
; switches[5] ; data[5]        ; 4.564 ;       ;       ; 4.564 ;
; switches[6] ; data[6]        ; 4.287 ;       ;       ; 4.287 ;
; switches[7] ; data[7]        ; 4.366 ;       ;       ; 4.366 ;
; switches[8] ; data[8]        ; 4.644 ;       ;       ; 4.644 ;
+-------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; data[*]   ; clk        ; 13.349 ;      ; Rise       ; clk             ;
;  data[0]  ; clk        ; 13.505 ;      ; Rise       ; clk             ;
;  data[1]  ; clk        ; 13.515 ;      ; Rise       ; clk             ;
;  data[2]  ; clk        ; 13.610 ;      ; Rise       ; clk             ;
;  data[3]  ; clk        ; 13.620 ;      ; Rise       ; clk             ;
;  data[4]  ; clk        ; 13.743 ;      ; Rise       ; clk             ;
;  data[5]  ; clk        ; 13.743 ;      ; Rise       ; clk             ;
;  data[6]  ; clk        ; 13.848 ;      ; Rise       ; clk             ;
;  data[7]  ; clk        ; 13.745 ;      ; Rise       ; clk             ;
;  data[8]  ; clk        ; 13.595 ;      ; Rise       ; clk             ;
;  data[9]  ; clk        ; 13.595 ;      ; Rise       ; clk             ;
;  data[10] ; clk        ; 13.471 ;      ; Rise       ; clk             ;
;  data[11] ; clk        ; 13.596 ;      ; Rise       ; clk             ;
;  data[12] ; clk        ; 13.616 ;      ; Rise       ; clk             ;
;  data[13] ; clk        ; 13.481 ;      ; Rise       ; clk             ;
;  data[14] ; clk        ; 13.485 ;      ; Rise       ; clk             ;
;  data[15] ; clk        ; 13.349 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; data[*]   ; clk        ; 6.022 ;      ; Rise       ; clk             ;
;  data[0]  ; clk        ; 6.178 ;      ; Rise       ; clk             ;
;  data[1]  ; clk        ; 6.188 ;      ; Rise       ; clk             ;
;  data[2]  ; clk        ; 6.283 ;      ; Rise       ; clk             ;
;  data[3]  ; clk        ; 6.293 ;      ; Rise       ; clk             ;
;  data[4]  ; clk        ; 6.416 ;      ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.416 ;      ; Rise       ; clk             ;
;  data[6]  ; clk        ; 6.521 ;      ; Rise       ; clk             ;
;  data[7]  ; clk        ; 6.418 ;      ; Rise       ; clk             ;
;  data[8]  ; clk        ; 6.268 ;      ; Rise       ; clk             ;
;  data[9]  ; clk        ; 6.268 ;      ; Rise       ; clk             ;
;  data[10] ; clk        ; 6.144 ;      ; Rise       ; clk             ;
;  data[11] ; clk        ; 6.269 ;      ; Rise       ; clk             ;
;  data[12] ; clk        ; 6.289 ;      ; Rise       ; clk             ;
;  data[13] ; clk        ; 6.154 ;      ; Rise       ; clk             ;
;  data[14] ; clk        ; 6.158 ;      ; Rise       ; clk             ;
;  data[15] ; clk        ; 6.022 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 13.349    ;           ; Rise       ; clk             ;
;  data[0]  ; clk        ; 13.505    ;           ; Rise       ; clk             ;
;  data[1]  ; clk        ; 13.515    ;           ; Rise       ; clk             ;
;  data[2]  ; clk        ; 13.610    ;           ; Rise       ; clk             ;
;  data[3]  ; clk        ; 13.620    ;           ; Rise       ; clk             ;
;  data[4]  ; clk        ; 13.743    ;           ; Rise       ; clk             ;
;  data[5]  ; clk        ; 13.743    ;           ; Rise       ; clk             ;
;  data[6]  ; clk        ; 13.848    ;           ; Rise       ; clk             ;
;  data[7]  ; clk        ; 13.745    ;           ; Rise       ; clk             ;
;  data[8]  ; clk        ; 13.595    ;           ; Rise       ; clk             ;
;  data[9]  ; clk        ; 13.595    ;           ; Rise       ; clk             ;
;  data[10] ; clk        ; 13.471    ;           ; Rise       ; clk             ;
;  data[11] ; clk        ; 13.596    ;           ; Rise       ; clk             ;
;  data[12] ; clk        ; 13.616    ;           ; Rise       ; clk             ;
;  data[13] ; clk        ; 13.481    ;           ; Rise       ; clk             ;
;  data[14] ; clk        ; 13.485    ;           ; Rise       ; clk             ;
;  data[15] ; clk        ; 13.349    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; data[*]   ; clk        ; 6.022     ;           ; Rise       ; clk             ;
;  data[0]  ; clk        ; 6.178     ;           ; Rise       ; clk             ;
;  data[1]  ; clk        ; 6.188     ;           ; Rise       ; clk             ;
;  data[2]  ; clk        ; 6.283     ;           ; Rise       ; clk             ;
;  data[3]  ; clk        ; 6.293     ;           ; Rise       ; clk             ;
;  data[4]  ; clk        ; 6.416     ;           ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.416     ;           ; Rise       ; clk             ;
;  data[6]  ; clk        ; 6.521     ;           ; Rise       ; clk             ;
;  data[7]  ; clk        ; 6.418     ;           ; Rise       ; clk             ;
;  data[8]  ; clk        ; 6.268     ;           ; Rise       ; clk             ;
;  data[9]  ; clk        ; 6.268     ;           ; Rise       ; clk             ;
;  data[10] ; clk        ; 6.144     ;           ; Rise       ; clk             ;
;  data[11] ; clk        ; 6.269     ;           ; Rise       ; clk             ;
;  data[12] ; clk        ; 6.289     ;           ; Rise       ; clk             ;
;  data[13] ; clk        ; 6.154     ;           ; Rise       ; clk             ;
;  data[14] ; clk        ; 6.158     ;           ; Rise       ; clk             ;
;  data[15] ; clk        ; 6.022     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; 15.460 ; -0.013 ; N/A      ; N/A     ; 18.271              ;
;  clk             ; 15.460 ; -0.013 ; N/A      ; N/A     ; 18.271              ;
; Design-wide TNS  ; 0.0    ; -0.013 ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; -0.013 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 8.823 ; 8.823 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 7.182 ; 7.182 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 7.636 ; 7.636 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 7.629 ; 7.629 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 7.578 ; 7.578 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 7.844 ; 7.844 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 7.642 ; 7.642 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 7.073 ; 7.073 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.823 ; 8.823 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  data[10] ; clk        ; 7.175 ; 7.175 ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.509 ; 8.509 ; Rise       ; clk             ;
;  data[12] ; clk        ; 7.085 ; 7.085 ; Rise       ; clk             ;
;  data[13] ; clk        ; 6.995 ; 6.995 ; Rise       ; clk             ;
;  data[14] ; clk        ; 7.856 ; 7.856 ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.424 ; 8.424 ; Rise       ; clk             ;
; reset     ; clk        ; 2.629 ; 2.629 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -1.918 ; -1.918 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -2.061 ; -2.061 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -2.104 ; -2.104 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -2.057 ; -2.057 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -2.038 ; -2.038 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -2.147 ; -2.147 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.918 ; -1.918 ; Rise       ; clk             ;
;  data[8]  ; clk        ; -2.157 ; -2.157 ; Rise       ; clk             ;
;  data[9]  ; clk        ; -2.069 ; -2.069 ; Rise       ; clk             ;
;  data[10] ; clk        ; -2.142 ; -2.142 ; Rise       ; clk             ;
;  data[11] ; clk        ; -2.188 ; -2.188 ; Rise       ; clk             ;
;  data[12] ; clk        ; -2.046 ; -2.046 ; Rise       ; clk             ;
;  data[13] ; clk        ; -2.087 ; -2.087 ; Rise       ; clk             ;
;  data[14] ; clk        ; -2.143 ; -2.143 ; Rise       ; clk             ;
;  data[15] ; clk        ; -2.109 ; -2.109 ; Rise       ; clk             ;
; reset     ; clk        ; 0.331  ; 0.331  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; addresses[*]    ; clk        ; 29.180 ; 29.180 ; Rise       ; clk             ;
;  addresses[0]   ; clk        ; 24.678 ; 24.678 ; Rise       ; clk             ;
;  addresses[1]   ; clk        ; 24.364 ; 24.364 ; Rise       ; clk             ;
;  addresses[2]   ; clk        ; 26.915 ; 26.915 ; Rise       ; clk             ;
;  addresses[3]   ; clk        ; 26.586 ; 26.586 ; Rise       ; clk             ;
;  addresses[4]   ; clk        ; 27.136 ; 27.136 ; Rise       ; clk             ;
;  addresses[5]   ; clk        ; 25.704 ; 25.704 ; Rise       ; clk             ;
;  addresses[6]   ; clk        ; 26.402 ; 26.402 ; Rise       ; clk             ;
;  addresses[7]   ; clk        ; 27.431 ; 27.431 ; Rise       ; clk             ;
;  addresses[8]   ; clk        ; 27.738 ; 27.738 ; Rise       ; clk             ;
;  addresses[9]   ; clk        ; 27.273 ; 27.273 ; Rise       ; clk             ;
;  addresses[10]  ; clk        ; 27.069 ; 27.069 ; Rise       ; clk             ;
;  addresses[11]  ; clk        ; 27.079 ; 27.079 ; Rise       ; clk             ;
;  addresses[12]  ; clk        ; 27.482 ; 27.482 ; Rise       ; clk             ;
;  addresses[13]  ; clk        ; 28.147 ; 28.147 ; Rise       ; clk             ;
;  addresses[14]  ; clk        ; 26.995 ; 26.995 ; Rise       ; clk             ;
;  addresses[15]  ; clk        ; 29.180 ; 29.180 ; Rise       ; clk             ;
; control_mem[*]  ; clk        ; 32.866 ; 32.866 ; Rise       ; clk             ;
;  control_mem[3] ; clk        ; 32.866 ; 32.866 ; Rise       ; clk             ;
;  control_mem[4] ; clk        ; 15.407 ; 15.407 ; Rise       ; clk             ;
; data[*]         ; clk        ; 35.216 ; 35.216 ; Rise       ; clk             ;
;  data[0]        ; clk        ; 34.580 ; 34.580 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 35.011 ; 35.011 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 34.970 ; 34.970 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 35.216 ; 35.216 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 34.610 ; 34.610 ; Rise       ; clk             ;
;  data[5]        ; clk        ; 34.878 ; 34.878 ; Rise       ; clk             ;
;  data[6]        ; clk        ; 34.250 ; 34.250 ; Rise       ; clk             ;
;  data[7]        ; clk        ; 34.338 ; 34.338 ; Rise       ; clk             ;
;  data[8]        ; clk        ; 34.493 ; 34.493 ; Rise       ; clk             ;
;  data[9]        ; clk        ; 35.010 ; 35.010 ; Rise       ; clk             ;
;  data[10]       ; clk        ; 33.915 ; 33.915 ; Rise       ; clk             ;
;  data[11]       ; clk        ; 33.644 ; 33.644 ; Rise       ; clk             ;
;  data[12]       ; clk        ; 33.667 ; 33.667 ; Rise       ; clk             ;
;  data[13]       ; clk        ; 33.959 ; 33.959 ; Rise       ; clk             ;
;  data[14]       ; clk        ; 33.914 ; 33.914 ; Rise       ; clk             ;
;  data[15]       ; clk        ; 34.196 ; 34.196 ; Rise       ; clk             ;
; led_g[*]        ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  led_g[0]       ; clk        ; 8.681  ; 8.681  ; Rise       ; clk             ;
;  led_g[1]       ; clk        ; 8.610  ; 8.610  ; Rise       ; clk             ;
;  led_g[2]       ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
;  led_g[3]       ; clk        ; 9.235  ; 9.235  ; Rise       ; clk             ;
;  led_g[4]       ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  led_g[5]       ; clk        ; 8.259  ; 8.259  ; Rise       ; clk             ;
;  led_g[6]       ; clk        ; 8.596  ; 8.596  ; Rise       ; clk             ;
;  led_g[7]       ; clk        ; 9.246  ; 9.246  ; Rise       ; clk             ;
; led_r[*]        ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  led_r[0]       ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
;  led_r[1]       ; clk        ; 8.095  ; 8.095  ; Rise       ; clk             ;
;  led_r[2]       ; clk        ; 9.445  ; 9.445  ; Rise       ; clk             ;
;  led_r[3]       ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
;  led_r[4]       ; clk        ; 8.876  ; 8.876  ; Rise       ; clk             ;
;  led_r[5]       ; clk        ; 8.728  ; 8.728  ; Rise       ; clk             ;
;  led_r[6]       ; clk        ; 9.585  ; 9.585  ; Rise       ; clk             ;
;  led_r[7]       ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  led_r[8]       ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  led_r[9]       ; clk        ; 9.657  ; 9.657  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; addresses[*]    ; clk        ; 5.051 ; 5.051 ; Rise       ; clk             ;
;  addresses[0]   ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  addresses[1]   ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  addresses[2]   ; clk        ; 5.753 ; 5.753 ; Rise       ; clk             ;
;  addresses[3]   ; clk        ; 5.555 ; 5.555 ; Rise       ; clk             ;
;  addresses[4]   ; clk        ; 5.796 ; 5.796 ; Rise       ; clk             ;
;  addresses[5]   ; clk        ; 5.051 ; 5.051 ; Rise       ; clk             ;
;  addresses[6]   ; clk        ; 5.218 ; 5.218 ; Rise       ; clk             ;
;  addresses[7]   ; clk        ; 5.452 ; 5.452 ; Rise       ; clk             ;
;  addresses[8]   ; clk        ; 5.481 ; 5.481 ; Rise       ; clk             ;
;  addresses[9]   ; clk        ; 5.324 ; 5.324 ; Rise       ; clk             ;
;  addresses[10]  ; clk        ; 5.163 ; 5.163 ; Rise       ; clk             ;
;  addresses[11]  ; clk        ; 5.282 ; 5.282 ; Rise       ; clk             ;
;  addresses[12]  ; clk        ; 5.259 ; 5.259 ; Rise       ; clk             ;
;  addresses[13]  ; clk        ; 5.476 ; 5.476 ; Rise       ; clk             ;
;  addresses[14]  ; clk        ; 5.241 ; 5.241 ; Rise       ; clk             ;
;  addresses[15]  ; clk        ; 5.835 ; 5.835 ; Rise       ; clk             ;
; control_mem[*]  ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  control_mem[3] ; clk        ; 6.522 ; 6.522 ; Rise       ; clk             ;
;  control_mem[4] ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
; data[*]         ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  data[0]        ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 5.378 ; 5.378 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 5.243 ; 5.243 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 5.108 ; 5.108 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  data[5]        ; clk        ; 5.000 ; 5.000 ; Rise       ; clk             ;
;  data[6]        ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  data[7]        ; clk        ; 4.761 ; 4.761 ; Rise       ; clk             ;
;  data[8]        ; clk        ; 5.374 ; 5.374 ; Rise       ; clk             ;
;  data[9]        ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  data[10]       ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
;  data[11]       ; clk        ; 5.567 ; 5.567 ; Rise       ; clk             ;
;  data[12]       ; clk        ; 5.879 ; 5.879 ; Rise       ; clk             ;
;  data[13]       ; clk        ; 5.658 ; 5.658 ; Rise       ; clk             ;
;  data[14]       ; clk        ; 5.763 ; 5.763 ; Rise       ; clk             ;
;  data[15]       ; clk        ; 5.231 ; 5.231 ; Rise       ; clk             ;
; led_g[*]        ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  led_g[0]       ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  led_g[1]       ; clk        ; 4.437 ; 4.437 ; Rise       ; clk             ;
;  led_g[2]       ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
;  led_g[3]       ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  led_g[4]       ; clk        ; 4.762 ; 4.762 ; Rise       ; clk             ;
;  led_g[5]       ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  led_g[6]       ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  led_g[7]       ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
; led_r[*]        ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  led_r[0]       ; clk        ; 4.451 ; 4.451 ; Rise       ; clk             ;
;  led_r[1]       ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  led_r[2]       ; clk        ; 4.741 ; 4.741 ; Rise       ; clk             ;
;  led_r[3]       ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  led_r[4]       ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  led_r[5]       ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
;  led_r[6]       ; clk        ; 4.783 ; 4.783 ; Rise       ; clk             ;
;  led_r[7]       ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
;  led_r[8]       ; clk        ; 4.598 ; 4.598 ; Rise       ; clk             ;
;  led_r[9]       ; clk        ; 4.932 ; 4.932 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+-------------+----------------+--------+--------+--------+--------+
; Input Port  ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+-------------+----------------+--------+--------+--------+--------+
; buttons[0]  ; data[0]        ; 15.301 ; 15.301 ; 15.301 ; 15.301 ;
; buttons[1]  ; data[1]        ;        ; 15.438 ; 15.438 ;        ;
; buttons[2]  ; data[2]        ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; buttons[3]  ; data[3]        ;        ; 14.382 ; 14.382 ;        ;
; reset       ; control_mem[3] ; 9.434  ;        ;        ; 9.434  ;
; reset       ; data[0]        ; 9.964  ; 9.446  ; 9.446  ; 9.964  ;
; reset       ; data[1]        ; 10.309 ; 9.456  ; 9.456  ; 10.309 ;
; reset       ; data[2]        ; 10.321 ; 9.728  ; 9.728  ; 10.321 ;
; reset       ; data[3]        ; 10.255 ; 9.738  ; 9.738  ; 10.255 ;
; reset       ; data[4]        ; 10.055 ; 10.055 ; 10.055 ; 10.055 ;
; reset       ; data[5]        ; 10.055 ; 10.055 ; 10.055 ; 10.055 ;
; reset       ; data[6]        ; 10.333 ; 10.333 ; 10.333 ; 10.333 ;
; reset       ; data[7]        ; 10.049 ; 10.049 ; 10.049 ; 10.049 ;
; reset       ; data[8]        ; 11.101 ; 9.713  ; 9.713  ; 11.101 ;
; reset       ; data[9]        ; 9.713  ; 10.889 ; 10.889 ; 9.713  ;
; reset       ; data[10]       ; 10.523 ; 9.410  ; 9.410  ; 10.523 ;
; reset       ; data[11]       ; 10.252 ; 9.719  ; 9.719  ; 10.252 ;
; reset       ; data[12]       ; 10.275 ; 9.739  ; 9.739  ; 10.275 ;
; reset       ; data[13]       ; 10.567 ; 9.420  ; 9.420  ; 10.567 ;
; reset       ; data[14]       ; 10.522 ; 9.426  ; 9.426  ; 10.522 ;
; reset       ; data[15]       ; 10.804 ; 9.098  ; 9.098  ; 10.804 ;
; switches[0] ; data[0]        ; 10.592 ; 10.592 ; 10.592 ; 10.592 ;
; switches[1] ; data[1]        ; 10.706 ; 10.706 ; 10.706 ; 10.706 ;
; switches[2] ; data[2]        ; 10.800 ; 10.800 ; 10.800 ; 10.800 ;
; switches[3] ; data[3]        ; 10.994 ; 10.994 ; 10.994 ; 10.994 ;
; switches[4] ; data[4]        ; 10.199 ;        ;        ; 10.199 ;
; switches[5] ; data[5]        ; 10.403 ;        ;        ; 10.403 ;
; switches[6] ; data[6]        ; 9.729  ;        ;        ; 9.729  ;
; switches[7] ; data[7]        ; 9.998  ;        ;        ; 9.998  ;
; switches[8] ; data[8]        ; 10.648 ;        ;        ; 10.648 ;
+-------------+----------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+-------------+----------------+-------+-------+-------+-------+
; Input Port  ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+-------------+----------------+-------+-------+-------+-------+
; buttons[0]  ; data[0]        ; 7.318 ; 7.318 ; 7.318 ; 7.318 ;
; buttons[1]  ; data[1]        ;       ; 7.364 ; 7.364 ;       ;
; buttons[2]  ; data[2]        ; 7.594 ; 7.594 ; 7.594 ; 7.594 ;
; buttons[3]  ; data[3]        ;       ; 6.970 ; 6.970 ;       ;
; reset       ; control_mem[3] ; 4.336 ;       ;       ; 4.336 ;
; reset       ; data[0]        ; 4.311 ; 4.195 ; 4.195 ; 4.311 ;
; reset       ; data[1]        ; 4.321 ; 4.056 ; 4.056 ; 4.321 ;
; reset       ; data[2]        ; 4.416 ; 4.309 ; 4.309 ; 4.416 ;
; reset       ; data[3]        ; 4.426 ; 4.264 ; 4.264 ; 4.426 ;
; reset       ; data[4]        ; 4.333 ; 4.179 ; 4.179 ; 4.333 ;
; reset       ; data[5]        ; 4.357 ; 4.082 ; 4.082 ; 4.357 ;
; reset       ; data[6]        ; 4.286 ; 3.980 ; 3.980 ; 4.286 ;
; reset       ; data[7]        ; 4.264 ; 3.908 ; 3.908 ; 4.264 ;
; reset       ; data[8]        ; 4.401 ; 4.031 ; 4.031 ; 4.401 ;
; reset       ; data[9]        ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; reset       ; data[10]       ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; reset       ; data[11]       ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; reset       ; data[12]       ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; reset       ; data[13]       ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; reset       ; data[14]       ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; reset       ; data[15]       ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; switches[0] ; data[0]        ; 4.674 ; 4.674 ; 4.674 ; 4.674 ;
; switches[1] ; data[1]        ; 4.677 ; 4.677 ; 4.677 ; 4.677 ;
; switches[2] ; data[2]        ; 4.699 ; 4.699 ; 4.699 ; 4.699 ;
; switches[3] ; data[3]        ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; switches[4] ; data[4]        ; 4.521 ;       ;       ; 4.521 ;
; switches[5] ; data[5]        ; 4.564 ;       ;       ; 4.564 ;
; switches[6] ; data[6]        ; 4.287 ;       ;       ; 4.287 ;
; switches[7] ; data[7]        ; 4.366 ;       ;       ; 4.366 ;
; switches[8] ; data[8]        ; 4.644 ;       ;       ; 4.644 ;
+-------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 46431012 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 46431012 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 374   ; 374  ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 7138  ; 7138 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 06 18:10:02 2022
Info: Command: quartus_sta CPU_Monociclo -c cpu_environment
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Info (332104): Reading SDC File: '../CPU_Monociclo/src/cpu_environment.sdc'
Warning (332060): Node: cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 15.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.460         0.000 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 18.271
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.271         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: cpu:cpumono|dp:data_path|interrupt_manager:IM|register:Attention|q[0] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 31.773
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    31.773         0.000 clk 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.013
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.013        -0.013 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 18.708
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.708         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4567 megabytes
    Info: Processing ended: Wed Jul 06 18:10:04 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


