/* SPDX-License-Identifier: GPL-2.0 */
/*
 * Copyright (c) 2018,2020 The Linux Foundation. All rights reserved.
 */

#ifndef _DT_BINDINGS_CLOCK_IPQ_GCC_9048_H
#define _DT_BINDINGS_CLOCK_IPQ_GCC_9048_H

#define GPLL0_MAIN					1
#define GPLL0						2
#define GPLL2_MAIN					3
#define GPLL2						4
#define GPLL4_MAIN					5
#define GPLL4						6
#define GCC_SLEEP_CLK_SRC				9
#define APSS_AHB_CLK_SRC				10
#define APSS_AXI_CLK_SRC				11
#define BLSP1_QUP1_I2C_APPS_CLK_SRC			12
#define BLSP1_QUP1_SPI_APPS_CLK_SRC			13
#define BLSP1_QUP2_I2C_APPS_CLK_SRC			14
#define BLSP1_QUP2_SPI_APPS_CLK_SRC			15
#define BLSP1_QUP3_I2C_APPS_CLK_SRC			16
#define BLSP1_QUP3_SPI_APPS_CLK_SRC			17
#define BLSP1_QUP4_I2C_APPS_CLK_SRC			18
#define BLSP1_QUP4_SPI_APPS_CLK_SRC			19
#define BLSP1_QUP5_I2C_APPS_CLK_SRC			20
#define BLSP1_QUP5_SPI_APPS_CLK_SRC			21
#define BLSP1_QUP6_I2C_APPS_CLK_SRC			22
#define BLSP1_QUP6_SPI_APPS_CLK_SRC			23
#define BLSP1_UART1_APPS_CLK_SRC			24
#define BLSP1_UART2_APPS_CLK_SRC			25
#define BLSP1_UART3_APPS_CLK_SRC			26
#define BLSP1_UART4_APPS_CLK_SRC			27
#define BLSP1_UART5_APPS_CLK_SRC			28
#define BLSP1_UART6_APPS_CLK_SRC			29
#define GCC_APSS_AHB_CLK				31
#define GCC_APSS_AXI_CLK				32
#define GCC_BLSP1_QUP1_I2C_APPS_CLK			33
#define GCC_BLSP1_QUP1_SPI_APPS_CLK			34
#define GCC_BLSP1_QUP2_I2C_APPS_CLK			35
#define GCC_BLSP1_QUP2_SPI_APPS_CLK			36
#define GCC_BLSP1_QUP3_I2C_APPS_CLK			37
#define GCC_BLSP1_QUP3_SPI_APPS_CLK			38
#define GCC_BLSP1_QUP4_I2C_APPS_CLK			39
#define GCC_BLSP1_QUP4_SPI_APPS_CLK			40
#define GCC_BLSP1_QUP5_I2C_APPS_CLK			41
#define GCC_BLSP1_QUP5_SPI_APPS_CLK			42
#define GCC_BLSP1_QUP6_I2C_APPS_CLK			43
#define GCC_BLSP1_QUP6_SPI_APPS_CLK			44
#define GCC_BLSP1_UART1_APPS_CLK			45
#define GCC_BLSP1_UART2_APPS_CLK			46
#define GCC_BLSP1_UART3_APPS_CLK			47
#define GCC_BLSP1_UART4_APPS_CLK			48
#define GCC_BLSP1_UART5_APPS_CLK			49
#define GCC_BLSP1_UART6_APPS_CLK			50
#define PCIE0_AXI_M_CLK_SRC				52
#define GCC_PCIE0_AXI_M_CLK				53
#define PCIE1_AXI_M_CLK_SRC				54
#define GCC_PCIE1_AXI_M_CLK				55
#define PCIE2_AXI_M_CLK_SRC				56
#define GCC_PCIE2_AXI_M_CLK				57
#define PCIE3_AXI_M_CLK_SRC				58
#define GCC_PCIE3_AXI_M_CLK				59
#define PCIE0_AXI_S_CLK_SRC				60
#define GCC_PCIE0_AXI_S_BRIDGE_CLK			61
#define GCC_PCIE0_AXI_S_CLK				62
#define PCIE1_AXI_S_CLK_SRC				63
#define GCC_PCIE1_AXI_S_BRIDGE_CLK			64
#define GCC_PCIE1_AXI_S_CLK				65
#define PCIE2_AXI_S_CLK_SRC				66
#define GCC_PCIE2_AXI_S_BRIDGE_CLK			67
#define GCC_PCIE2_AXI_S_CLK				68
#define PCIE3_AXI_S_CLK_SRC				69
#define GCC_PCIE3_AXI_S_BRIDGE_CLK			70
#define GCC_PCIE3_AXI_S_CLK				71
#define PCIE0_PIPE_CLK_SRC				72
#define GCC_PCIE0_PIPE_CLK				73
#define PCIE1_PIPE_CLK_SRC				74
#define GCC_PCIE1_PIPE_CLK				75
#define PCIE2_PIPE_CLK_SRC				76
#define GCC_PCIE2_PIPE_CLK				77
#define PCIE3_PIPE_CLK_SRC				78
#define GCC_PCIE3_PIPE_CLK				79
#define PCIE_AUX_CLK_SRC				80
#define GCC_PCIE0_AUX_CLK				81
#define GCC_PCIE1_AUX_CLK				82
#define GCC_PCIE2_AUX_CLK				83
#define GCC_PCIE3_AUX_CLK				84
#define PCIE0_RCHNG_CLK_SRC				85
#define GCC_PCIE0_RCHNG_CLK				86
#define PCIE1_RCHNG_CLK_SRC				87
#define GCC_PCIE1_RCHNG_CLK				88
#define PCIE2_RCHNG_CLK_SRC				89
#define GCC_PCIE2_RCHNG_CLK				90
#define PCIE3_RCHNG_CLK_SRC				91
#define GCC_PCIE3_RCHNG_CLK				92
#define GCC_PCIE0_AHB_CLK				93
#define GCC_PCIE1_AHB_CLK				94
#define GCC_PCIE2_AHB_CLK				95
#define GCC_PCIE3_AHB_CLK				96
#define USB0_AUX_CLK_SRC				97
#define GCC_USB0_AUX_CLK				98
#define USB0_MASTER_CLK_SRC				99
#define GCC_USB0_MASTER_CLK				100
#define GCC_SNOC_USB_CLK				101
#define GCC_ANOC_USB_AXI_CLK				102
#define USB0_MOCK_UTMI_CLK_SRC				103
#define USB0_MOCK_UTMI_DIV_CLK_SRC			104
#define GCC_USB0_MOCK_UTMI_CLK				105
#define USB0_PIPE_CLK_SRC				106
#define GCC_USB0_PIPE_CLK				107
#define GCC_USB0_PHY_CFG_AHB_CLK			108
#define GCC_USB0_SLEEP_CLK				109
#define SDCC1_APPS_CLK_SRC				110
#define GCC_SDCC1_APPS_CLK				111
#define SDCC1_ICE_CORE_CLK_SRC				112
#define GCC_SDCC1_ICE_CORE_CLK				113
#define GCC_SDCC1_AHB_CLK				114
#define PCNOC_BFDCD_CLK_SRC				115
#define GCC_NSSCFG_CLK					116
#define GCC_NSSNOC_NSSCC_CLK				117
#define GCC_NSSCC_CLK					118
#define GCC_NSSNOC_PCNOC_1_CLK				119
#define GCC_QDSS_DAP_AHB_CLK				120
#define GCC_QDSS_CFG_AHB_CLK				121
#define GCC_SNOC_PCNOC_AHB_CLK				122
#define GCC_ANOC_PCNOC_AHB_CLK				123
#define GCC_QPIC_AHB_CLK				129
#define GCC_QPIC_CLK					130
#define GCC_BLSP1_AHB_CLK				131
#define GCC_MDIO_AHB_CLK				135
#define GCC_PRNG_AHB_CLK				142
#define GCC_UNIPHY0_AHB_CLK				145
#define GCC_UNIPHY1_AHB_CLK				146
#define GCC_UNIPHY2_AHB_CLK				147
#define GCC_CMN_12GPLL_AHB_CLK				148
#define GCC_CMN_12GPLL_APU_CLK				149
#define GCC_DCC_CLK					165
#define SYSTEM_NOC_BFDCD_CLK_SRC			166
#define GCC_NSSNOC_SNOC_CLK				167
#define GCC_NSSNOC_SNOC_1_CLK				168
#define GCC_QDSS_ETR_USB_CLK				169
#define GCC_SYS_NOC_AXI_CLK				170
#define GCC_ANOC0_AXI_CLK				171
#define GCC_ANOC1_AXI_CLK				172
#define GCC_ANOC0_TBU_CLK				173
#define GCC_ANOC1_TBU_CLK				174
#define GCC_MEM_NOC_SNOC_AXI_CLK			175
#define GCC_IMEM_AXI_CLK				176
#define WCSS_AHB_CLK_SRC				177
#define GCC_Q6_AHB_CLK					178
#define GCC_Q6_AHB_S_CLK				179
#define GCC_WCSS_ECAHB_CLK				180
#define GCC_WCSS_ACMT_CLK				181
#define GCC_WCSS_AHB_S_CLK				182
#define GCC_SYS_NOC_WCSS_AHB_CLK			183
#define WCSS_AXI_M_CLK_SRC				184
#define GCC_WCSS_AXI_M_CLK				185
#define GCC_ANOC_WCSS_AXI_M_CLK				186
#define QDSS_AT_CLK_SRC					198
#define GCC_Q6SS_ATBM_CLK				199
#define GCC_WCSS_DBG_IFC_ATB_CLK			200
#define GCC_WCSS_DBG_IFC_ATB_BDG_CLK			201
#define GCC_NSSNOC_ATB_CLK				202
#define GCC_QDSS_AT_CLK					203
#define GCC_SYS_NOC_AT_CLK				204
#define GCC_PCNOC_AT_CLK				205
#define GCC_USB0_EUD_AT_CLK				208
#define GCC_QDSS_EUD_AT_CLK				209
#define QDSS_STM_CLK_SRC				210
#define GCC_QDSS_STM_CLK				211
#define GCC_SYS_NOC_QDSS_STM_AXI_CLK			212
#define QDSS_TRACECLKIN_CLK_SRC				213
#define GCC_QDSS_TRACECLKIN_CLK				214
#define QDSS_TSCTR_CLK_SRC				215
#define GCC_Q6_TSCTR_1TO2_CLK				216
#define GCC_WCSS_DBG_IFC_NTS_CLK			217
#define GCC_WCSS_DBG_IFC_NTS_BDG_CLK			218
#define GCC_QDSS_TSCTR_DIV2_CLK				219
#define GCC_QDSS_TS_CLK					220
#define GCC_SNOC_TS_CLK					221
#define GCC_MEM_NOC_TS_CLK				222
#define GCC_QDSS_TSCTR_DIV4_CLK				223
#define GCC_NSS_TS_CLK					224
#define GCC_QDSS_TSCTR_DIV8_CLK				225
#define GCC_PCNOC_TS_CLK				226
#define GCC_QDSS_TSCTR_DIV16_CLK			228
#define GCC_Q6SS_PCLKDBG_CLK				229
#define GCC_Q6SS_TRIG_CLK				230
#define GCC_WCSS_DBG_IFC_APB_CLK			231
#define GCC_WCSS_DBG_IFC_DAPBUS_CLK			232
#define GCC_WCSS_DBG_IFC_APB_BDG_CLK			233
#define GCC_WCSS_DBG_IFC_DAPBUS_BDG_CLK			234
#define GCC_UBI32_DBG0_CLK				235
#define GCC_QDSS_DAP_CLK				236
#define GCC_QDSS_APB2JTAG_CLK				237
#define GCC_QDSS_TSCTR_DIV3_CLK				239
#define QPIC_IO_MACRO_CLK_SRC				240
#define GCC_QPIC_IO_MACRO_CLK				241
#define Q6_AXI_CLK_SRC					242
#define GCC_Q6_AXIM_CLK					243
#define GCC_WCSS_Q6_TBU_CLK				244
#define GCC_MEM_NOC_Q6_AXI_CLK				245
#define Q6_AXIM2_CLK_SRC				246
#define GCC_Q6_AXIM2_CLK				247
#define NSSNOC_MEMNOC_BFDCD_CLK_SRC			248
#define GCC_NSSNOC_MEMNOC_CLK				249
#define GCC_NSSNOC_MEM_NOC_1_CLK			250
#define GCC_NSS_TBU_CLK					251
#define GCC_MEM_NOC_NSSNOC_CLK				252
#define LPASS_AXIM_CLK_SRC				253
#define GCC_LPASS_CORE_AXIM_CLK				254
#define GCC_PCNOC_LPASS_CLK				255
#define LPASS_SWAY_CLK_SRC				256
#define GCC_LPASS_SWAY_CLK				257
#define GCC_SNOC_LPASS_CFG_CLK				258
#define ADSS_PWM_CLK_SRC				259
#define GCC_ADSS_PWM_CLK				260
#define GP1_CLK_SRC					279
#define GP2_CLK_SRC					280
#define GP3_CLK_SRC					281
#define GCC_GP1_CLK					282
#define GCC_GP2_CLK					283
#define GCC_GP3_CLK					284
#define DDRSS_SMS_SLOW_CLK_SRC				285
#define GCC_DDRSS_SMS_SLOW_CLK				286
#define GCC_XO_CLK_SRC					287
#define GCC_XO_CLK					291
#define GCC_DCC_XO_CLK					293
#define GCC_NSSNOC_QOSGEN_REF_CLK			294
#define GCC_NSSNOC_TIMEOUT_REF_CLK			295
#define GCC_XO_DIV4_CLK					297
#define GCC_SPDM_FF_CLK					301
#define GCC_UNIPHY0_SYS_CLK				302
#define GCC_UNIPHY1_SYS_CLK				303
#define GCC_UNIPHY2_SYS_CLK				304
#define GCC_CMN_12GPLL_SYS_CLK				305
#define GCC_NSSNOC_XO_DCD_CLK				306
#define GCC_Q6SS_BOOT_CLK				310
#define UNIPHY_SYS_CLK_SRC				311
#define NSS_TS_CLK_SRC					312
#define GCC_ANOC_PCIE0_1LANE_M_CLK			313
#define GCC_ANOC_PCIE1_1LANE_M_CLK			314
#define GCC_ANOC_PCIE2_2LANE_M_CLK			315
#define GCC_ANOC_PCIE3_2LANE_M_CLK			316
#define GCC_SNOC_PCIE0_1LANE_S_CLK			317
#define GCC_SNOC_PCIE1_1LANE_S_CLK			318
#define GCC_SNOC_PCIE2_2LANE_S_CLK			319
#define GCC_SNOC_PCIE3_2LANE_S_CLK			320
#define GCC_PCNOC_DCC_CLK				321
#endif
