Classic Timing Analyzer report for lado_registrador
Tue Nov 22 15:49:22 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                               ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From        ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.498 ns    ; abus[4]     ; dbus[0]_191 ; --         ; nrst     ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.832 ns    ; port_reg[3] ; port_io[3]  ; clk_in     ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.898 ns   ; rd_en       ; dbus[0]_191 ; --         ; nrst     ; 0            ;
; Total number of failed paths ;       ;               ;             ;             ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------------+-------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; nrst            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------+
; tsu                                                                  ;
+-------+--------------+------------+---------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To          ; To Clock ;
+-------+--------------+------------+---------+-------------+----------+
; N/A   ; None         ; 6.498 ns   ; abus[4] ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 5.958 ns   ; abus[4] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.958 ns   ; abus[4] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.958 ns   ; abus[4] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.958 ns   ; abus[4] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.958 ns   ; abus[4] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.958 ns   ; abus[4] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.958 ns   ; abus[4] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.958 ns   ; abus[4] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.850 ns   ; abus[3] ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 5.752 ns   ; abus[2] ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 5.488 ns   ; abus[6] ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 5.485 ns   ; abus[1] ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 5.420 ns   ; abus[5] ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 5.283 ns   ; abus[8] ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 5.274 ns   ; abus[3] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.274 ns   ; abus[3] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.274 ns   ; abus[3] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.274 ns   ; abus[3] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.274 ns   ; abus[3] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.274 ns   ; abus[3] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.274 ns   ; abus[3] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.274 ns   ; abus[3] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.176 ns   ; abus[2] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 5.176 ns   ; abus[2] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 5.176 ns   ; abus[2] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 5.176 ns   ; abus[2] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 5.176 ns   ; abus[2] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 5.176 ns   ; abus[2] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 5.176 ns   ; abus[2] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 5.176 ns   ; abus[2] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 5.175 ns   ; abus[7] ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 4.948 ns   ; abus[6] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; abus[6] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; abus[6] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; abus[6] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; abus[6] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; abus[6] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; abus[6] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.948 ns   ; abus[6] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.909 ns   ; abus[1] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.909 ns   ; abus[1] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.909 ns   ; abus[1] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.909 ns   ; abus[1] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.909 ns   ; abus[1] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.909 ns   ; abus[1] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.909 ns   ; abus[1] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.909 ns   ; abus[1] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.880 ns   ; abus[5] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.880 ns   ; abus[5] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.880 ns   ; abus[5] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.880 ns   ; abus[5] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.880 ns   ; abus[5] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.880 ns   ; abus[5] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.880 ns   ; abus[5] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.880 ns   ; abus[5] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.635 ns   ; abus[7] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.635 ns   ; abus[7] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.635 ns   ; abus[7] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.635 ns   ; abus[7] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.635 ns   ; abus[7] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.635 ns   ; abus[7] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.635 ns   ; abus[7] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.635 ns   ; abus[7] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.631 ns   ; dbus[6] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.443 ns   ; abus[8] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.443 ns   ; abus[8] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.443 ns   ; abus[8] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.443 ns   ; abus[8] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.443 ns   ; abus[8] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.443 ns   ; abus[8] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.443 ns   ; abus[8] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.443 ns   ; abus[8] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 4.303 ns   ; dbus[5] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.277 ns   ; wr_en   ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 4.277 ns   ; wr_en   ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 4.277 ns   ; wr_en   ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 4.277 ns   ; wr_en   ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 4.277 ns   ; wr_en   ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 4.277 ns   ; wr_en   ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 4.277 ns   ; wr_en   ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 4.277 ns   ; wr_en   ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.997 ns   ; dbus[1] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 3.843 ns   ; dbus[2] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 3.726 ns   ; dbus[4] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 3.497 ns   ; dbus[7] ; port_reg[7] ; clk_in   ;
; N/A   ; None         ; 3.322 ns   ; dbus[3] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 3.176 ns   ; dbus[0] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 1.998 ns   ; abus[0] ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 1.570 ns   ; rd_en   ; dbus[0]_191 ; nrst     ;
; N/A   ; None         ; 1.422 ns   ; abus[0] ; port_reg[0] ; clk_in   ;
; N/A   ; None         ; 1.422 ns   ; abus[0] ; port_reg[1] ; clk_in   ;
; N/A   ; None         ; 1.422 ns   ; abus[0] ; port_reg[2] ; clk_in   ;
; N/A   ; None         ; 1.422 ns   ; abus[0] ; port_reg[3] ; clk_in   ;
; N/A   ; None         ; 1.422 ns   ; abus[0] ; port_reg[4] ; clk_in   ;
; N/A   ; None         ; 1.422 ns   ; abus[0] ; port_reg[5] ; clk_in   ;
; N/A   ; None         ; 1.422 ns   ; abus[0] ; port_reg[6] ; clk_in   ;
; N/A   ; None         ; 1.422 ns   ; abus[0] ; port_reg[7] ; clk_in   ;
+-------+--------------+------------+---------+-------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+-------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From        ; To         ; From Clock ;
+-------+--------------+------------+-------------+------------+------------+
; N/A   ; None         ; 9.832 ns   ; port_reg[3] ; port_io[3] ; clk_in     ;
; N/A   ; None         ; 8.751 ns   ; dbus[0]_191 ; dbus[6]    ; nrst       ;
; N/A   ; None         ; 8.371 ns   ; port_reg[6] ; port_io[6] ; clk_in     ;
; N/A   ; None         ; 7.243 ns   ; port_reg[4] ; port_io[4] ; clk_in     ;
; N/A   ; None         ; 7.045 ns   ; port_reg[5] ; port_io[5] ; clk_in     ;
; N/A   ; None         ; 6.945 ns   ; dbus[0]_191 ; dbus[5]    ; nrst       ;
; N/A   ; None         ; 6.807 ns   ; port_reg[0] ; port_io[0] ; clk_in     ;
; N/A   ; None         ; 6.734 ns   ; dbus[0]_191 ; dbus[1]    ; nrst       ;
; N/A   ; None         ; 6.714 ns   ; dbus[0]_191 ; dbus[2]    ; nrst       ;
; N/A   ; None         ; 6.586 ns   ; port_reg[7] ; port_io[7] ; clk_in     ;
; N/A   ; None         ; 6.583 ns   ; port_reg[1] ; port_io[1] ; clk_in     ;
; N/A   ; None         ; 6.453 ns   ; dbus[0]_191 ; dbus[4]    ; nrst       ;
; N/A   ; None         ; 6.430 ns   ; dbus[0]_191 ; dbus[7]    ; nrst       ;
; N/A   ; None         ; 6.369 ns   ; port_reg[2] ; port_io[2] ; clk_in     ;
; N/A   ; None         ; 6.234 ns   ; dbus[0]_191 ; dbus[0]    ; nrst       ;
; N/A   ; None         ; 6.001 ns   ; dbus[0]_191 ; dbus[3]    ; nrst       ;
+-------+--------------+------------+-------------+------------+------------+


+----------------------------------------------------------------------------+
; th                                                                         ;
+---------------+-------------+-----------+---------+-------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To          ; To Clock ;
+---------------+-------------+-----------+---------+-------------+----------+
; N/A           ; None        ; -0.898 ns ; rd_en   ; dbus[0]_191 ; nrst     ;
; N/A           ; None        ; -1.192 ns ; abus[0] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -1.192 ns ; abus[0] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -1.192 ns ; abus[0] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -1.192 ns ; abus[0] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -1.192 ns ; abus[0] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -1.192 ns ; abus[0] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -1.192 ns ; abus[0] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -1.192 ns ; abus[0] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -1.326 ns ; abus[0] ; dbus[0]_191 ; nrst     ;
; N/A           ; None        ; -2.946 ns ; dbus[0] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -3.092 ns ; dbus[3] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -3.267 ns ; dbus[7] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -3.496 ns ; dbus[4] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -3.613 ns ; dbus[2] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -3.767 ns ; dbus[1] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.047 ns ; wr_en   ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.047 ns ; wr_en   ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.047 ns ; wr_en   ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.047 ns ; wr_en   ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.047 ns ; wr_en   ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.047 ns ; wr_en   ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.047 ns ; wr_en   ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.047 ns ; wr_en   ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.073 ns ; dbus[5] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.213 ns ; abus[8] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.213 ns ; abus[8] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.213 ns ; abus[8] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.213 ns ; abus[8] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.213 ns ; abus[8] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.213 ns ; abus[8] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.213 ns ; abus[8] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.213 ns ; abus[8] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.401 ns ; dbus[6] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.405 ns ; abus[7] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.405 ns ; abus[7] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.405 ns ; abus[7] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.405 ns ; abus[7] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.405 ns ; abus[7] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.405 ns ; abus[7] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.405 ns ; abus[7] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.405 ns ; abus[7] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.503 ns ; abus[7] ; dbus[0]_191 ; nrst     ;
; N/A           ; None        ; -4.611 ns ; abus[8] ; dbus[0]_191 ; nrst     ;
; N/A           ; None        ; -4.650 ns ; abus[5] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.650 ns ; abus[5] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.650 ns ; abus[5] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.650 ns ; abus[5] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.650 ns ; abus[5] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.650 ns ; abus[5] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.650 ns ; abus[5] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.650 ns ; abus[5] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.679 ns ; abus[1] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.679 ns ; abus[1] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.679 ns ; abus[1] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.679 ns ; abus[1] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.679 ns ; abus[1] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.679 ns ; abus[1] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.679 ns ; abus[1] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.679 ns ; abus[1] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus[6] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus[6] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus[6] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus[6] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus[6] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus[6] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus[6] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.718 ns ; abus[6] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -4.748 ns ; abus[5] ; dbus[0]_191 ; nrst     ;
; N/A           ; None        ; -4.813 ns ; abus[1] ; dbus[0]_191 ; nrst     ;
; N/A           ; None        ; -4.816 ns ; abus[6] ; dbus[0]_191 ; nrst     ;
; N/A           ; None        ; -4.946 ns ; abus[2] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -4.946 ns ; abus[2] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -4.946 ns ; abus[2] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -4.946 ns ; abus[2] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -4.946 ns ; abus[2] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -4.946 ns ; abus[2] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -4.946 ns ; abus[2] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -4.946 ns ; abus[2] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.044 ns ; abus[3] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.044 ns ; abus[3] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.044 ns ; abus[3] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.044 ns ; abus[3] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.044 ns ; abus[3] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.044 ns ; abus[3] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.044 ns ; abus[3] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.044 ns ; abus[3] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.080 ns ; abus[2] ; dbus[0]_191 ; nrst     ;
; N/A           ; None        ; -5.178 ns ; abus[3] ; dbus[0]_191 ; nrst     ;
; N/A           ; None        ; -5.728 ns ; abus[4] ; port_reg[0] ; clk_in   ;
; N/A           ; None        ; -5.728 ns ; abus[4] ; port_reg[1] ; clk_in   ;
; N/A           ; None        ; -5.728 ns ; abus[4] ; port_reg[2] ; clk_in   ;
; N/A           ; None        ; -5.728 ns ; abus[4] ; port_reg[3] ; clk_in   ;
; N/A           ; None        ; -5.728 ns ; abus[4] ; port_reg[4] ; clk_in   ;
; N/A           ; None        ; -5.728 ns ; abus[4] ; port_reg[5] ; clk_in   ;
; N/A           ; None        ; -5.728 ns ; abus[4] ; port_reg[6] ; clk_in   ;
; N/A           ; None        ; -5.728 ns ; abus[4] ; port_reg[7] ; clk_in   ;
; N/A           ; None        ; -5.826 ns ; abus[4] ; dbus[0]_191 ; nrst     ;
+---------------+-------------+-----------+---------+-------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 22 15:49:21 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off porta_entrada_saida -c lado_registrador --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "dbus[0]_191" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
    Info: Assuming node "nrst" is a latch enable. Will not compute fmax for this pin.
Info: No valid register-to-register data paths exist for clock "clk_in"
Info: tsu for register "dbus[0]_191" (data pin = "abus[4]", clock pin = "nrst") is 6.498 ns
    Info: + Longest pin to register delay is 8.435 ns
        Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_AD7; Fanout = 1; PIN Node = 'abus[4]'
        Info: 2: + IC(5.992 ns) + CELL(0.275 ns) = 7.117 ns; Loc. = LCCOMB_X4_Y35_N26; Fanout = 2; COMB Node = 'Equal0~1'
        Info: 3: + IC(0.255 ns) + CELL(0.389 ns) = 7.761 ns; Loc. = LCCOMB_X4_Y35_N28; Fanout = 1; COMB Node = 'process_0~0'
        Info: 4: + IC(0.254 ns) + CELL(0.420 ns) = 8.435 ns; Loc. = LCCOMB_X4_Y35_N8; Fanout = 8; REG Node = 'dbus[0]_191'
        Info: Total cell delay = 1.934 ns ( 22.93 % )
        Info: Total interconnect delay = 6.501 ns ( 77.07 % )
    Info: + Micro setup delay of destination is 0.672 ns
    Info: - Shortest clock path from clock "nrst" to destination register is 2.609 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 1; CLK Node = 'nrst'
        Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.112 ns; Loc. = CLKCTRL_G1; Fanout = 9; COMB Node = 'nrst~clkctrl'
        Info: 3: + IC(1.347 ns) + CELL(0.150 ns) = 2.609 ns; Loc. = LCCOMB_X4_Y35_N8; Fanout = 8; REG Node = 'dbus[0]_191'
        Info: Total cell delay = 1.149 ns ( 44.04 % )
        Info: Total interconnect delay = 1.460 ns ( 55.96 % )
Info: tco from clock "clk_in" to destination pin "port_io[3]" through register "port_reg[3]" is 9.832 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.685 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.685 ns; Loc. = LCFF_X4_Y35_N31; Fanout = 1; REG Node = 'port_reg[3]'
        Info: Total cell delay = 1.536 ns ( 57.21 % )
        Info: Total interconnect delay = 1.149 ns ( 42.79 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 6.897 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X4_Y35_N31; Fanout = 1; REG Node = 'port_reg[3]'
        Info: 2: + IC(4.129 ns) + CELL(2.768 ns) = 6.897 ns; Loc. = PIN_AB10; Fanout = 0; PIN Node = 'port_io[3]'
        Info: Total cell delay = 2.768 ns ( 40.13 % )
        Info: Total interconnect delay = 4.129 ns ( 59.87 % )
Info: th for register "dbus[0]_191" (data pin = "rd_en", clock pin = "nrst") is -0.898 ns
    Info: + Longest clock path from clock "nrst" to destination register is 2.609 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 1; CLK Node = 'nrst'
        Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.112 ns; Loc. = CLKCTRL_G1; Fanout = 9; COMB Node = 'nrst~clkctrl'
        Info: 3: + IC(1.347 ns) + CELL(0.150 ns) = 2.609 ns; Loc. = LCCOMB_X4_Y35_N8; Fanout = 8; REG Node = 'dbus[0]_191'
        Info: Total cell delay = 1.149 ns ( 44.04 % )
        Info: Total interconnect delay = 1.460 ns ( 55.96 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 3.507 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_C13; Fanout = 1; PIN Node = 'rd_en'
        Info: 2: + IC(1.704 ns) + CELL(0.150 ns) = 2.833 ns; Loc. = LCCOMB_X4_Y35_N28; Fanout = 1; COMB Node = 'process_0~0'
        Info: 3: + IC(0.254 ns) + CELL(0.420 ns) = 3.507 ns; Loc. = LCCOMB_X4_Y35_N8; Fanout = 8; REG Node = 'dbus[0]_191'
        Info: Total cell delay = 1.549 ns ( 44.17 % )
        Info: Total interconnect delay = 1.958 ns ( 55.83 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 173 megabytes
    Info: Processing ended: Tue Nov 22 15:49:22 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


