void\r\nF_1 (\r\nstruct V_1 * V_2 ,\r\nT_1 V_3 ,\r\nT_1 V_4 ,\r\nenum V_5 V_6 ,\r\nT_1 V_7\r\n)\r\n{\r\nif ( V_3 == 0xfe ) {\r\nF_2 ( 50 ) ;\r\n} else if ( V_3 == 0xfd ) {\r\nF_3 ( 5 ) ;\r\n} else if ( V_3 == 0xfc ) {\r\nF_3 ( 1 ) ;\r\n} else if ( V_3 == 0xfb ) {\r\nF_4 ( 50 ) ;\r\n} else if ( V_3 == 0xfa ) {\r\nF_4 ( 5 ) ;\r\n} else if ( V_3 == 0xf9 ) {\r\nF_4 ( 1 ) ;\r\n} else {\r\nF_5 ( V_2 , V_6 , V_7 , V_8 , V_4 ) ;\r\nF_4 ( 1 ) ;\r\n}\r\n}\r\nvoid F_6 ( struct V_1 * V_2 ,\r\nT_1 V_3 ,\r\nT_2 V_4\r\n)\r\n{\r\nF_7 ( V_2 , V_3 , V_4 ) ;\r\nF_8 ( V_2 , V_9 , V_10 ,\r\n( L_1 ,\r\nV_3 , V_4 ) ) ;\r\n}\r\nvoid\r\nF_9 (\r\nstruct V_1 * V_2 ,\r\nT_1 V_3 ,\r\nT_1 V_11 ,\r\nT_1 V_4\r\n)\r\n{\r\nF_10 ( V_2 , V_3 , V_11 , V_4 ) ;\r\nF_4 ( 1 ) ;\r\nF_8 ( V_2 , V_9 , V_10 ,\r\n( L_2 ,\r\nV_3 , V_4 ) ) ;\r\n}\r\nvoid\r\nF_11 (\r\nstruct V_1 * V_2 ,\r\nT_1 V_3 ,\r\nT_1 V_11 ,\r\nT_1 V_4\r\n)\r\n{\r\nif ( V_3 == 0xfe )\r\nF_2 ( 50 ) ;\r\nelse if ( V_3 == 0xfd )\r\nF_3 ( 5 ) ;\r\nelse if ( V_3 == 0xfc )\r\nF_3 ( 1 ) ;\r\nelse if ( V_3 == 0xfb )\r\nF_4 ( 50 ) ;\r\nelse if ( V_3 == 0xfa )\r\nF_4 ( 5 ) ;\r\nelse if ( V_3 == 0xf9 )\r\nF_4 ( 1 ) ;\r\nelse if ( V_3 == 0xa24 )\r\nV_2 -> V_12 . V_13 = V_4 ;\r\nF_10 ( V_2 , V_3 , V_11 , V_4 ) ;\r\nF_4 ( 1 ) ;\r\nF_8 ( V_2 , V_9 , V_10 ,\r\n( L_3 ,\r\nV_3 , V_4 ) ) ;\r\n}
