# 104-期末综合练习题 (Final Comprehensive Exercises)

> **简介**：本文件收录了计算机组成原理期末综合练习题（单选题），涵盖了存储程序、I/O系统、存储层次、Cache、IEEE 754、指令系统等核心考点。
> **Introduction**: This file contains comprehensive final exam exercises (multiple choice) on computer organization, covering core topics such as stored program concept, I/O systems, memory hierarchy, Cache, IEEE 754, and instruction systems.
> **来源**：用户提供
> **最后更新**：2025年1月

---

## 一、单选题 (Multiple Choice Questions)

1. **_____提出了存储程序的概念。**
   **_____ proposed the concept of stored program.**
    A. 比尔·盖茨 (Bill Gates)
    B. 戈登·摩尔 (Gordon Moore)
    C. 约翰·莫奇利 (John Mauchly)
    D. 约翰·冯·诺伊曼 (John von Neumann)

> **答案 (Answer): D**
>
> **解析 (Explanation)**: 冯·诺伊曼 (John von Neumann) 提出了存储程序 (Stored Program) 的概念，奠定了现代计算机体系结构的基础 (Proposed the stored program concept, laying the foundation for modern computer architecture)。
>
> **相关知识点**: [01-计算机体系结构概述.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/01-计算机体系结构概述.md)

2. **使用中断驱动 I/O 时，I/O 模块和 I/O 设备之间交换的信息不包括 ()。**
   **When using interrupt-driven I/O, the information exchanged between the I/O module and the I/O device does NOT include ().**
    A. 数据信息 (Data information)
    B. 控制信息 (Control information)
    C. 状态信息 (Status information)
    D. 中断请求信号 (Interrupt request signal)

> **答案 (Answer): D**
>
> **解析 (Explanation)**: I/O 模块与 I/O 设备之间交换数据、控制信号和状态信号。**中断请求信号**是 I/O 模块发送给 CPU 的，用于请求 CPU 暂停当前任务来处理 I/O，而不是 I/O 模块与设备之间的交互 (Interrupt request signal is sent from I/O module to CPU, not between I/O module and device)。
>
> **相关知识点**: [23-I-O接口.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/23-I-O接口.md)

3. **在内存系统中，存储设备从快到慢的正确顺序是______。**
   **In a memory system, the correct order of storage devices from fastest to slowest is ______.**
    A. 寄存器 - 高速缓存 - 主存储器 - 辅助存储器 (Register - Cache - Main Memory - Auxiliary Memory)
    B. 寄存器 - 主存储器 - 辅助存储器 - 高速缓存 (Register - Main Memory - Auxiliary Memory - Cache)
    C. 寄存器 - 高速缓存 - 辅助存储器 - 主存储器 (Register - Cache - Auxiliary Memory - Main Memory)
    D. 寄存器 - 主存储器 - 高速缓存 - 辅助存储器 (Register - Main Memory - Cache - Auxiliary Memory)

> **答案 (Answer): A**
>
> **解析 (Explanation)**: 存储层次结构从快到慢：寄存器 (Register) > 高速缓存 (Cache) > 主存储器 (Main Memory) > 辅助存储器 (Auxiliary Memory/Disk)。
>
> **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)

4. **缓存的写回策略意味着对主内存的写入操作_______。**
   **The write-back strategy of cache means that the write operation to main memory _______.**
    A. 以及缓存 (occurs with cache)
    B. 仅当相对缓存被替换时才会发生这种情况 (occurs only when the corresponding cache line is replaced)
    C. 当发现缓存和主内存之间的差异时 (occurs when a difference between cache and main memory is found)
    D. 仅在使用直接映射时有效 (is valid only when using direct mapping)

> **答案 (Answer): B**
>
> **解析 (Explanation)**: 写回 (Write-Back) 策略：当 CPU 写 Cache 时，只更新 Cache，不立即更新主存。只有当该 Cache 行被**替换 (Replaced)** 出去时，如果该行被修改过（Dirty），才将其写回主存 (Only updates main memory when the dirty cache line is replaced)。
>
> **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)

5. **硬盘磁头移动到正确磁道所需的时间是________。**
   **The time required for the hard disk head to move to the correct track is ________.**
    A. 旋转延迟 (Rotational latency)
    B. 转移时间 (Transfer time)
    C. 寻道时间 (Seek time)
    D. 访问时间 (Access time)

> **答案 (Answer): C**
>
> **解析 (Explanation)**:
> *   **寻道时间 (Seek Time)**：磁头移动到目标磁道的时间 (Time to move head to target track)。
> *   **旋转延迟 (Rotational Latency)**：扇区旋转到磁头下的时间 (Time for sector to rotate under head)。
> *   **传输时间 (Transfer Time)**：读写数据的时间 (Time to read/write data)。
>
> **相关知识点**: [21-辅助存储.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/21-辅助存储.md)

6. **-0.4375 的 IEEE 754 单精度浮点表示是_______ 。**
   **The IEEE 754 single-precision floating-point representation of -0.4375 is _______.**
    A. BEE00000H
    B. BF600000H
    C. BF700000H
    D. C0E00000H

> **答案 (Answer): A**
>
> **解析 (Explanation)**:
> *   -0.4375 = -7/16 = -0.0111 (Binary) = -1.11 × 2⁻²
> *   符号 (Sign) S = 1
> *   指数 (Exponent) E = -2 + 127 = 125 = 0111 1101
> *   尾数 (Mantissa) M = 1100000...
> *   组合 (Combine): `1 01111101 1100000...` = `1011 1110 1110 0000...` = `BEE00000H`
>
> **相关知识点**: [05-IEEE浮点数.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/05-IEEE浮点数.md)

7. **CPU执行的分支指令是更新____。**
   **The branch instruction executed by the CPU updates the ____.**
    A. MBR 将包含该指令 (MBR will contain the instruction)
    B. 程序计数器用于存储下一条指令的地址 (Program Counter to store the address of the next instruction)
    C. MAR 将包含当前指令的地址 (MAR will contain the address of the current instruction)
    D. IR 包含刚刚从内存中获取的指令 (IR contains the instruction just fetched from memory)

> **答案 (Answer): B**
>
> **解析 (Explanation)**: 分支指令 (Branch Instruction) 的作用就是修改 **程序计数器 (PC)** 的值，使其指向跳转的目标地址，从而改变程序的执行流 (Modifies PC to point to the target address)。
>
> **相关知识点**: [14-指令执行周期.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/14-指令执行周期.md)

8. **与间接寻址方式相比，寄存器间接寻址方式的优点是________。**
   **Compared with indirect addressing mode, the advantage of register indirect addressing mode is ________.**
    A. 大地址空间 (Large address space)
    B. 多重内存引用 (Multiple memory references)
    C. 地址空间有限 (Limited address space)
    D. 减少内存访问 (Reduced memory access)

> **答案 (Answer): D**
>
> **解析 (Explanation)**:
> *   **间接寻址 (Indirect)**：EA = (A)。需要一次访存取有效地址，再一次访存取操作数（共2次访存）。
> *   **寄存器间接寻址 (Register Indirect)**：EA = (R)。地址在寄存器中，无需访存取地址，只需一次访存取操作数（共1次访存）。
> *   优点：减少了一次内存访问，提高了速度 (Saves one memory access)。
>
> **相关知识点**: [10-寻址方式.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/10-寻址方式.md)

9. **哪种存储器采用6晶体管结构？**
   **Which type of memory uses a 6-transistor structure?**
    A. DRAM
    B. 只读存储器 (ROM)
    C. SRAM
    D. EPROM

> **答案 (Answer): C**
>
> **解析 (Explanation)**: SRAM (静态随机存取存储器) 的基本存储单元通常由 **6 个晶体管 (6T)** 组成，用于构成触发器来存储状态 (SRAM cells typically use 6 transistors to form a flip-flop)。DRAM 使用 1个晶体管+1个电容。
>
> **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)

10. **经过获取子周期的信息流后，MBR 的内容是_________。**
    **After the information flow of the fetch sub-cycle, the content of MBR is _________.**
    A. 操作数 (Operand)
    B. 指令地址 (Instruction Address)
    C. 指令 (Instruction)
    D. 操作数的地址 (Address of Operand)

> **答案 (Answer): C**
>
> **解析 (Explanation)**: 在取指周期 (Fetch Cycle) 中，CPU 从内存读取指令。读取的内容（即指令）首先被放入 **MBR (Memory Buffer Register)**，然后传送到 IR (Instruction Register)。
>
> **相关知识点**: [14-指令执行周期.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/14-指令执行周期.md)

11. **一个 4 路组相联高速缓存有 32 行。主存块大小为 32 字节，内存按字节寻址。内存地址 64 处的字映射到哪个组？**
    **A 4-way set-associative cache has 32 lines. Main memory block size is 32 bytes, memory is byte-addressable. To which set does the word at memory address 64 map?**
    A. 0
    B. 2
    C. 4
    D. 6

> **答案 (Answer): B**
>
> **解析 (Explanation)**:
> *   主存块大小 (Block size) = 32B。
> *   地址 64 所在的块号 (Block number) = 64 / 32 = 2。
> *   Cache 结构：32 行，4 路组相联 -> 组数 (Sets) = 32 / 4 = 8 组。
> *   映射规则：组号 = 块号 mod 组数 = 2 mod 8 = **2**。
>
> **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)

12. **在 MESI 协议中，本地缓存发生写未命中。在 CPU 发起写数据后，监听缓存的状态是 ____ 。**
    **In MESI protocol, a write miss occurs in the local cache. After initiating CPU writes the data, the snooping cache’s state is ____ .**
    A. modified
    B. shared
    C. invalid
    D. modified or shared or invalid or exclusiv

> **答案 (Answer): C**
>
> **解析 (Explanation)**: 在 MESI 协议中，当一个 Cache (Local) 发生写未命中 (Write Miss) 并试图写入数据时（通常会发出 Read-For-Ownership 请求），其他监听 (Snooping) 的 Cache 如果拥有该数据的副本，必须将其状态置为 **Invalid (无效)**，以保证缓存一致性 (Other caches must invalidate their copies to ensure consistency)。
>
> **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)

13. **假设十进制数 -65 以二进制补码形式存储在 8 位寄存器中，寄存器的十六进制内容是 _________。**
    **Assuming a decimal number -65 is stored in an 8-bit register in two's complement form, the content of the register in hexadecimal is _________.**
    A. C2H
    B. BFH
    C. C1H
    D. 42H

> **答案 (Answer): B**
>
> **解析 (Explanation)**: -65 的 8 位补码。
> *   65 = 0100 0001
> *   反码 (Invert) = 1011 1110
> *   补码 (Add 1) = 1011 1111 = **BFH**
>
> **相关知识点**: [04-定点数表示.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/04-定点数表示.md)

14. **由三个 '1' 和五个 '0' 组成的 8 位二进制补码所能表示的最小整数是 ________。**
    **The smallest integer that can be represented by an 8-bit two's complement number consisting of three '1's and five '0's is ________.**
    A. -125
    B. -126
    C. -32
    D. -3

> **答案 (Answer): A**
>
> **解析 (Explanation)**: 寻找由 3个'1' 和 5个'0' 组成的 8 位补码所能表示的**最小整数**。
> *   最小整数意味着是负数，符号位必须是 1 (Must be negative, sign bit 1)。
> *   负数补码的值 = -128 + (其余位的权值和)。要使值最小，其余位的权值和要最小。
> *   剩余 2 个 '1' 应该放在最低位 (Remaining two '1's should be at LSBs)。
> *   构造 (Construct): `1000 0011`
> *   值 (Value): -128 + 2 + 1 = **-125**。
>
> **相关知识点**: [04-定点数表示.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/04-定点数表示.md)

15. **一个指令集有 15 条指令。使用定长操作码，至少需要 _______ 位。**
    **An instruction set has 15 instructions. Using fixed-length opcode, a minimum of _______ bits is required.**
    A. 4
    B. 8
    C. 16
    D. 32

> **答案 (Answer): A**
>
> **解析 (Explanation)**: 指令集有 15 条指令。
> *   需要对 15 种状态进行编码。
> *   2³ = 8 < 15 < 2⁴ = 16。
> *   至少需要 **4 位**操作码 (Minimum 4 bits)。
>
> **相关知识点**: [09-指令系统基础.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/09-指令系统基础.md)

16. **在缓存的地址映射中，主存任意块中的数据可以映射到缓存固定组的任意行（路），这是 _________。**
    **On address mapping of cache, the data in any block of main memory can be mapped to fixed set any line(way) of cache, it is _________.**
    A. 全相联映射 (associative mapping)
    B. 直接映射 (direct mapping)
    C. 组相联映射 (set associative mapping)
    D. 随机映射 (random mapping)

> **答案 (Answer): C**
>
> **解析 (Explanation)**:
> *   Direct Mapping: 映射到固定的一行。
> *   Associative Mapping: 映射到任意一行。
> *   **Set Associative Mapping (组相联)**: 映射到固定的组 (Fixed Set)，组内的任意行 (Any Line)。
>
> **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)

17. **以下哪个寄存器不在 I/O 模块中？**
    **Which of the following registers are not in an I/O module?**
    A. 指令寄存器 (Instruction Register)
    B. 控制寄存器 (Control Register)
    C. 状态寄存器 (Status Register)

> **答案 (Answer): A**
>
> **解析 (Explanation)**: **指令寄存器 (IR)** 位于 CPU 的控制器中，用于存放当前正在执行的指令。I/O 模块通常包含数据寄存器、控制寄存器和状态寄存器 (IR is in CPU, not I/O module)。
>
> **相关知识点**: [23-I-O接口.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/23-I-O接口.md)

18. **在一条指令中，地址数为 2，其中一个地址具有双重职责，即_________。**
    **In an instruction, the number of addresses is 2, one address does double duty of_________.**
    A. 结果和下一条指令的地址 (a result and the address of next instruction)
    B. 操作数和结果 (an operand and a result)
    C. 操作数和下一条指令的地址 (an operand and the address of next instruction)
    D. 两个封闭操作数 (two closed operands)

> **答案 (Answer): B**
>
> **解析 (Explanation)**: 在二地址指令 (如 `ADD A, B`) 中，通常含义是 `A = A + B`。其中地址 A 既作为**源操作数 (Operand)**，也作为**结果 (Result)** 的存放地址。
>
> **相关知识点**: [09-指令系统基础.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/09-指令系统基础.md)

19. **假设寄存器 R 中的值为 200。内存地址单元 200 和 300 的内容分别为 300 和 400。在什么寻址方式下，访问到的操作数为 200？**
    **Assume the value in register R is 200. The contents of memory address units 200 and 300 are 300 and 400, respectively. Under which addressing mode will the operand accessed be 200?**
    A. 直接寻址 200 (Direct addressing 200)
    B. 寄存器间接寻址 (R) (Register indirect addressing (R))
    C. 内存间接寻址 (200) (Memory indirect addressing (200))
    D. 寄存器寻址 R (Register addressing R)

> **答案 (Answer): D**
>
> **解析 (Explanation)**:
> *   R = 200。
> *   题目要求访问到的操作数是 200。
> *   **寄存器寻址 (Register Addressing)**：操作数 = R 的内容 = 200。符合题意。
>
> **相关知识点**: [10-寻址方式.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/10-寻址方式.md)

20. **关于总线的描述，下列哪项是不正确的？**
    **Which is not true in the following description about BUS？**
    A. 总线是连接两个或多个设备的通信通路 (a bus is a communication pathway connecting two or more devices)
    B. 通常是广播式的 (Usually broadcast)
    C. 线路的数量是总线的宽度 (The number of lines is the width of the bus)
    D. 多个模块可以同时控制总线 (More than one module may control bus at one time)

> **答案 (Answer): D**
>
> **解析 (Explanation)**: 总线 (Bus) 是共享传输介质。在同一时刻，**只能有一个**模块（主设备）控制总线发送信号，否则会发生信号冲突 (Only one module can control the bus at a time)。
>
> **相关知识点**: [22-总线系统.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/22-总线系统.md)

21. **哪种类型的存储器是非易失性的？**
    **Which type of memory is nonvolatile?**
    A. 闪存 (flash memory)
    B. 高速缓存 (cache)
    C. DRAM
    D. 寄存器 (Register)

> **答案 (Answer): A**
>
> **解析 (Explanation)**: **非易失性 (Nonvolatile)** 意味着断电后数据不丢失。
> *   Flash Memory (闪存)：非易失。
> *   Cache (SRAM), DRAM, Register：易失。
>
> **相关知识点**: [21-辅助存储.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/21-辅助存储.md)

22. **假设一个 Cache 有 M 行，一个组有 K 行。下列哪个描述是正确的？**
    **Suppose a Cache has M lines, and a set has K lines. Which of the following descriptions is correct?**
    A. 如果 K=1，该 Cache 是直接映射 (If K=1, this Cache is direct mapping)
    B. 如果 K=1，该 Cache 是全相联映射 (If K=1, this Cache is associative mapping)
    C. 如果 K=M，该 Cache 是直接映射 (If K=M, this Cache is direct mapping)
    D. 如果 K>1 且 K<M，该 Cache 是 M/K 路组相联映射 (If K>1 and K<M, this Cache is a M/K-way set-associative mapping)

> **答案 (Answer): A**
>
> **解析 (Explanation)**:
> *   Cache 有 M 行，分 S 组，每组 K 行 (K-way)。
> *   S = M / K。
> *   **如果 K=1**：每组 1 行，组数 S = M。即块号 mod M，这是**直接映射 (Direct Mapping)**。
>
> **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)

23. **如果 x = 103，y = -25，下列哪个表达式在使用 8 位二进制补码运算实现时会发生溢出？（）**
    **If x = 103, y = -25, which of the following expressions will overflow when implemented using 8-bit two's complement arithmetic? ()**
    A. x + y
    B. -x + y
    C. x - y
    D. -x - y

> **答案 (Answer): C**
>
> **解析 (Explanation)**: 8 位补码范围：-128 ~ 127。
> *   x = 103, y = -25。
> *   A: 103 + (-25) = 78 (正常)
> *   B: -103 + (-25) = -128 (正常，最小值)
> *   C: **103 - (-25) = 128** (超过最大值 127，**溢出/Overflow**)
> *   D: -103 - (-25) = -78 (正常)
>
> **相关知识点**: [04-定点数表示.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/04-定点数表示.md)

24. **假设某条指令的第一个操作数使用寄存器间接寻址。寄存器编号为 8。其内容为：寄存器 8 的值为 1200H。地址 1200H 处的存储单元的内容为 12FCH。地址 12FCH 是 38D8H。地址 38D8H 处的内存单元的内容是 88F9H。此操作数的有效地址是 ( )。**
    **Assume the first operand of an instruction uses register indirect addressing. The register number is 8. Its content: Register 8 value is 1200H. Content of memory at 1200H is 12FCH. Address 12FCH is 38D8H. Content of memory at 38D8H is 88F9H. The effective address of this operand is ( ).**
    A. 1200H
    B. 12FCH
    C. 38D8H
    D. 88F9H

> **答案 (Answer): A**
>
> **解析 (Explanation)**:
> *   寻址方式：**寄存器间接寻址 (Register Indirect)**。
> *   定义：有效地址 EA = (R)。
> *   已知 R = 8，(R) = 1200H。
> *   所以有效地址 **EA = 1200H**。
>
> **相关知识点**: [10-寻址方式.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/10-寻址方式.md)

25. **RAID 级别_________利用独立访问技术来实现高 I/O 请求速率。**
    **RAID level _________ uses independent access technique to achieve high I/O request rates.**
    A. 2
    B. 3
    C. 4
    D. 全部 (All)

> **答案 (Answer): C**
>
> **解析 (Explanation)**:  
> RAID 2, 3：采用位/字节级条带化，磁头同步旋转，一次 I/O 占用所有盘（并行访问/Parallel Access），适合高带宽传输。  
> **RAID 4, 5, 6**：采用块级条带化，允许不同的磁盘同时处理不同的 I/O 请求（**独立访问/Independent Access**），因此具有高 I/O 请求速率。  
> 题目选项中，RAID 4 符合独立访问特征。  
> **相关知识点**: [21-辅助存储.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/21-辅助存储.md)
