Fitter report for SDRAM
Sun May 10 23:28:38 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Optimized GXB Elements
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Sun May 10 23:28:38 2015      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; SDRAM                                      ;
; Top-level Entity Name           ; CCD                                        ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA5F31C6                               ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 387 / 32,070 ( 1 % )                       ;
; Total registers                 ; 757                                        ;
; Total pins                      ; 105 / 457 ( 23 % )                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 8,192 / 4,065,280 ( < 1 % )                ;
; Total DSP Blocks                ; 1 / 87 ( 1 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 1 / 6 ( 17 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  32.6%      ;
+----------------------------+-------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; LEDR[0]       ; Incomplete set of assignments ;
; LEDR[1]       ; Incomplete set of assignments ;
; LEDR[2]       ; Incomplete set of assignments ;
; LEDR[3]       ; Incomplete set of assignments ;
; LEDR[4]       ; Incomplete set of assignments ;
; LEDR[5]       ; Incomplete set of assignments ;
; LEDR[6]       ; Incomplete set of assignments ;
; LEDR[7]       ; Incomplete set of assignments ;
; LEDR[8]       ; Incomplete set of assignments ;
; LEDR[9]       ; Incomplete set of assignments ;
; SW[0]         ; Incomplete set of assignments ;
; SW[1]         ; Incomplete set of assignments ;
; SW[2]         ; Incomplete set of assignments ;
; SW[3]         ; Incomplete set of assignments ;
; SW[4]         ; Incomplete set of assignments ;
; SW[5]         ; Incomplete set of assignments ;
; SW[6]         ; Incomplete set of assignments ;
; SW[7]         ; Incomplete set of assignments ;
; SW[8]         ; Incomplete set of assignments ;
; SW[9]         ; Incomplete set of assignments ;
; TD_HS         ; Incomplete set of assignments ;
; TD_VS         ; Incomplete set of assignments ;
; TD_RESET_N    ; Incomplete set of assignments ;
; KEY[2]        ; Incomplete set of assignments ;
; KEY[3]        ; Incomplete set of assignments ;
; VGA_B[0]      ; Incomplete set of assignments ;
; VGA_B[1]      ; Incomplete set of assignments ;
; VGA_B[2]      ; Incomplete set of assignments ;
; VGA_B[3]      ; Incomplete set of assignments ;
; VGA_B[4]      ; Incomplete set of assignments ;
; VGA_B[5]      ; Incomplete set of assignments ;
; VGA_B[6]      ; Incomplete set of assignments ;
; VGA_B[7]      ; Incomplete set of assignments ;
; VGA_G[0]      ; Incomplete set of assignments ;
; VGA_G[1]      ; Incomplete set of assignments ;
; VGA_G[2]      ; Incomplete set of assignments ;
; VGA_G[3]      ; Incomplete set of assignments ;
; VGA_G[4]      ; Incomplete set of assignments ;
; VGA_G[5]      ; Incomplete set of assignments ;
; VGA_G[6]      ; Incomplete set of assignments ;
; VGA_G[7]      ; Incomplete set of assignments ;
; VGA_R[0]      ; Incomplete set of assignments ;
; VGA_R[1]      ; Incomplete set of assignments ;
; VGA_R[2]      ; Incomplete set of assignments ;
; VGA_R[3]      ; Incomplete set of assignments ;
; VGA_R[4]      ; Incomplete set of assignments ;
; VGA_R[5]      ; Incomplete set of assignments ;
; VGA_R[6]      ; Incomplete set of assignments ;
; VGA_R[7]      ; Incomplete set of assignments ;
; VGA_CLK       ; Incomplete set of assignments ;
; VGA_BLANK_N   ; Incomplete set of assignments ;
; VGA_HS        ; Incomplete set of assignments ;
; VGA_VS        ; Incomplete set of assignments ;
; VGA_SYNC_N    ; Incomplete set of assignments ;
; DRAM_ADDR[0]  ; Incomplete set of assignments ;
; DRAM_ADDR[1]  ; Incomplete set of assignments ;
; DRAM_ADDR[2]  ; Incomplete set of assignments ;
; DRAM_ADDR[3]  ; Incomplete set of assignments ;
; DRAM_ADDR[4]  ; Incomplete set of assignments ;
; DRAM_ADDR[5]  ; Incomplete set of assignments ;
; DRAM_ADDR[6]  ; Incomplete set of assignments ;
; DRAM_ADDR[7]  ; Incomplete set of assignments ;
; DRAM_ADDR[8]  ; Incomplete set of assignments ;
; DRAM_ADDR[9]  ; Incomplete set of assignments ;
; DRAM_ADDR[10] ; Incomplete set of assignments ;
; DRAM_ADDR[11] ; Incomplete set of assignments ;
; DRAM_ADDR[12] ; Incomplete set of assignments ;
; DRAM_BA[0]    ; Incomplete set of assignments ;
; DRAM_BA[1]    ; Incomplete set of assignments ;
; DRAM_CAS_N    ; Incomplete set of assignments ;
; DRAM_CKE      ; Incomplete set of assignments ;
; DRAM_CLK      ; Incomplete set of assignments ;
; DRAM_CS_N     ; Incomplete set of assignments ;
; DRAM_RAS_N    ; Incomplete set of assignments ;
; DRAM_WE_N     ; Incomplete set of assignments ;
; DRAM_LDQM     ; Incomplete set of assignments ;
; DRAM_UDQM     ; Incomplete set of assignments ;
; DRAM_DQ[0]    ; Incomplete set of assignments ;
; DRAM_DQ[1]    ; Incomplete set of assignments ;
; DRAM_DQ[2]    ; Incomplete set of assignments ;
; DRAM_DQ[3]    ; Incomplete set of assignments ;
; DRAM_DQ[4]    ; Incomplete set of assignments ;
; DRAM_DQ[5]    ; Incomplete set of assignments ;
; DRAM_DQ[6]    ; Incomplete set of assignments ;
; DRAM_DQ[7]    ; Incomplete set of assignments ;
; DRAM_DQ[8]    ; Incomplete set of assignments ;
; DRAM_DQ[9]    ; Incomplete set of assignments ;
; DRAM_DQ[10]   ; Incomplete set of assignments ;
; DRAM_DQ[11]   ; Incomplete set of assignments ;
; DRAM_DQ[12]   ; Incomplete set of assignments ;
; DRAM_DQ[13]   ; Incomplete set of assignments ;
; DRAM_DQ[14]   ; Incomplete set of assignments ;
; DRAM_DQ[15]   ; Incomplete set of assignments ;
; KEY[0]        ; Incomplete set of assignments ;
; CLOCK_50      ; Incomplete set of assignments ;
; KEY[1]        ; Incomplete set of assignments ;
; TD_CLK27      ; Incomplete set of assignments ;
; TD_DATA[4]    ; Incomplete set of assignments ;
; TD_DATA[0]    ; Incomplete set of assignments ;
; TD_DATA[7]    ; Incomplete set of assignments ;
; TD_DATA[5]    ; Incomplete set of assignments ;
; TD_DATA[6]    ; Incomplete set of assignments ;
; TD_DATA[1]    ; Incomplete set of assignments ;
; TD_DATA[2]    ; Incomplete set of assignments ;
; TD_DATA[3]    ; Incomplete set of assignments ;
+---------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                             ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                            ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[3]                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; DIVCLK    ;                ; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                        ; DIVCLK           ;                       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; OUTCLK    ;                ; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                ; OUTCLK           ;                       ;
; TD_CLK27~inputCLKENA0                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                        ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                       ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                       ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[12]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                       ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                       ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                           ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                       ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                       ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                           ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                          ; I                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                             ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                             ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                             ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                             ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                             ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                             ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                             ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                             ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                             ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                            ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                          ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                            ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                         ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                            ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                         ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                            ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                         ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                            ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                         ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                            ; Q                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                         ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                         ; OE               ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                            ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                           ; O                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                           ; O                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                           ; O                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                           ; O                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                           ; O                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                           ; O                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                           ; O                ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                           ; O                ;                       ;
; YCrCb_to_RGB:u2|Temp_CrR1[3]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; YCrCb_to_RGB:u2|Mult0~8                                                                                                                                                                    ; RESULTA          ;                       ;
; YCrCb_to_RGB:u2|Temp_CrR1[4]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; YCrCb_to_RGB:u2|Mult0~8                                                                                                                                                                    ; RESULTA          ;                       ;
; YCrCb_to_RGB:u2|Temp_CrR1[5]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; YCrCb_to_RGB:u2|Mult0~8                                                                                                                                                                    ; RESULTA          ;                       ;
; YCrCb_to_RGB:u2|Temp_CrR1[6]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; YCrCb_to_RGB:u2|Mult0~8                                                                                                                                                                    ; RESULTA          ;                       ;
; YCrCb_to_RGB:u2|Temp_CrR1[7]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; YCrCb_to_RGB:u2|Mult0~8                                                                                                                                                                    ; RESULTA          ;                       ;
; BT656:u3|count[0]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|count[0]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; BT656:u3|tv_buff[1][0]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|tv_buff[1][0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; BT656:u3|tv_buff[1][3]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|tv_buff[1][3]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; BT656:u3|tv_buff[1][4]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|tv_buff[1][4]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; BT656:u3|tv_buff[1][5]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|tv_buff[1][5]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; BT656:u3|tv_buff[1][7]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|tv_buff[1][7]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; BT656:u3|tv_buff[2][0]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|tv_buff[2][0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; BT656:u3|tv_buff[3][4]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|tv_buff[3][4]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; BT656:u3|tv_buff[3][5]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|tv_buff[3][5]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; BT656:u3|videostate.EAV2                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|videostate.EAV2~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; BT656:u3|videostate.IMGDONE                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; BT656:u3|videostate.IMGDONE~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; COLOR_CTRL.GETY                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; COLOR_CTRL.GETY~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; RAMADDR2_bin[1]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMADDR2_bin[1]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; RAMADDR2_bin[2]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMADDR2_bin[2]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; RAMADDR2_bin[4]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMADDR2_bin[4]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; RAMADDR2_bin[5]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMADDR2_bin[5]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[0]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[0]~DUPLICATE  ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[1]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[1]~DUPLICATE  ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[33] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[33]~DUPLICATE ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[37] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[37]~DUPLICATE ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[41] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[41]~DUPLICATE ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[34] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[34]~DUPLICATE ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[37] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[37]~DUPLICATE ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[41] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[41]~DUPLICATE ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_address  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_address~DUPLICATE  ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|wr_address  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|wr_address~DUPLICATE  ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[13]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[13]~DUPLICATE                                                                                                   ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]~DUPLICATE                                                                                                   ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]~DUPLICATE                                                                                                   ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]~DUPLICATE                                                                                                   ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]~DUPLICATE                                                                                                   ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[2]~DUPLICATE                                                                                                        ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.010                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.010~DUPLICATE                                                                                                       ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.101~DUPLICATE                                                                                                       ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~DUPLICATE                                                                                                        ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[3]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[3]~DUPLICATE                                                                                                        ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_next.000010000                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_next.000010000~DUPLICATE                                                                                                  ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000~DUPLICATE                                                                                                 ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000~DUPLICATE                                                                                                 ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[9]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[9]~DUPLICATE                                                                                                ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[10]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[10]~DUPLICATE                                                                                               ;                  ;                       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[12]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[12]~DUPLICATE                                                                                               ;                  ;                       ;
; SDRAM_WE_N                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SDRAM_WE_N~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; TVADDR1GR_sync1[4]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; TVADDR1GR_sync1[4]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; TVADDR1GR_sync1[8]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; TVADDR1GR_sync1[8]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; TVADDR1[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; TVADDR1[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; TVADDR1[6]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; TVADDR1[6]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; vga:u1|Xpos[7]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; vga:u1|Xpos[7]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; vga:u1|Xpos[8]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; vga:u1|Xpos[8]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; vga:u1|Xpos[10]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; vga:u1|Xpos[10]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; vga:u1|Ypos[0]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; vga:u1|Ypos[0]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; vga:u1|Ypos[1]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; vga:u1|Ypos[1]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; vga:u1|Ypos[2]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; vga:u1|Ypos[2]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; vga:u1|Ypos[5]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; vga:u1|Ypos[5]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; vga:u1|Ypos[6]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; vga:u1|Ypos[6]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; vga:u1|Ypos[9]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; vga:u1|Ypos[9]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                       ;
+-----------------------------+-------------------------------+--------------+-----------------+---------------+----------------------------+
; Name                        ; Ignored Entity                ; Ignored From ; Ignored To      ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------------------+--------------+-----------------+---------------+----------------------------+
; Location                    ;                               ;              ; ADC_CS_N        ; PIN_AJ4       ; QSF Assignment             ;
; Location                    ;                               ;              ; ADC_DIN         ; PIN_AK4       ; QSF Assignment             ;
; Location                    ;                               ;              ; ADC_DOUT        ; PIN_AK3       ; QSF Assignment             ;
; Location                    ;                               ;              ; ADC_SCLK        ; PIN_AK2       ; QSF Assignment             ;
; Location                    ;                               ;              ; AUD_ADCDAT      ; PIN_K7        ; QSF Assignment             ;
; Location                    ;                               ;              ; AUD_ADCLRCK     ; PIN_K8        ; QSF Assignment             ;
; Location                    ;                               ;              ; AUD_BCLK        ; PIN_H7        ; QSF Assignment             ;
; Location                    ;                               ;              ; AUD_DACDAT      ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                               ;              ; AUD_DACLRCK     ; PIN_H8        ; QSF Assignment             ;
; Location                    ;                               ;              ; AUD_XCK         ; PIN_G7        ; QSF Assignment             ;
; Location                    ;                               ;              ; CLOCK2_50       ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                               ;              ; CLOCK3_50       ; PIN_Y26       ; QSF Assignment             ;
; Location                    ;                               ;              ; CLOCK4_50       ; PIN_K14       ; QSF Assignment             ;
; Location                    ;                               ;              ; FAN_CTRL        ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                               ;              ; FPGA_I2C_SCLK   ; PIN_J12       ; QSF Assignment             ;
; Location                    ;                               ;              ; FPGA_I2C_SDAT   ; PIN_K12       ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[0]       ; PIN_AC18      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[10]      ; PIN_AH18      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[11]      ; PIN_AH17      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[12]      ; PIN_AG16      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[13]      ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[14]      ; PIN_AF16      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[15]      ; PIN_AG17      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[16]      ; PIN_AA18      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[17]      ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[18]      ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[19]      ; PIN_AC20      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[1]       ; PIN_Y17       ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[20]      ; PIN_AH19      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[21]      ; PIN_AJ20      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[22]      ; PIN_AH20      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[23]      ; PIN_AK21      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[24]      ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[25]      ; PIN_AD20      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[26]      ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[27]      ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[28]      ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[29]      ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[2]       ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[30]      ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[31]      ; PIN_AG21      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[32]      ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[33]      ; PIN_AG20      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[34]      ; PIN_AG18      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[35]      ; PIN_AJ21      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[3]       ; PIN_Y18       ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[4]       ; PIN_AK16      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[5]       ; PIN_AK18      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[6]       ; PIN_AK19      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[7]       ; PIN_AJ19      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[8]       ; PIN_AJ17      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_0[9]       ; PIN_AJ16      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[0]       ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[10]      ; PIN_AG26      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[11]      ; PIN_AH24      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[12]      ; PIN_AH27      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[13]      ; PIN_AJ27      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[14]      ; PIN_AK29      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[15]      ; PIN_AK28      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[16]      ; PIN_AK27      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[17]      ; PIN_AJ26      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[18]      ; PIN_AK26      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[19]      ; PIN_AH25      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[1]       ; PIN_AA21      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[20]      ; PIN_AJ25      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[21]      ; PIN_AJ24      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[22]      ; PIN_AK24      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[23]      ; PIN_AG23      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[24]      ; PIN_AK23      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[25]      ; PIN_AH23      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[26]      ; PIN_AK22      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[27]      ; PIN_AJ22      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[28]      ; PIN_AH22      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[29]      ; PIN_AG22      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[2]       ; PIN_AB21      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[30]      ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[31]      ; PIN_AF23      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[32]      ; PIN_AE22      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[33]      ; PIN_AD21      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[34]      ; PIN_AA20      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[35]      ; PIN_AC22      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[3]       ; PIN_AC23      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[4]       ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[5]       ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[6]       ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[7]       ; PIN_AF25      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[8]       ; PIN_AF26      ; QSF Assignment             ;
; Location                    ;                               ;              ; GPIO_1[9]       ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX0[0]         ; PIN_AE26      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX0[1]         ; PIN_AE27      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX0[2]         ; PIN_AE28      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX0[3]         ; PIN_AG27      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX0[4]         ; PIN_AF28      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX0[5]         ; PIN_AG28      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX0[6]         ; PIN_AH28      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX1[0]         ; PIN_AJ29      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX1[1]         ; PIN_AH29      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX1[2]         ; PIN_AH30      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX1[3]         ; PIN_AG30      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX1[4]         ; PIN_AF29      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX1[5]         ; PIN_AF30      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX1[6]         ; PIN_AD27      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX2[0]         ; PIN_AB23      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX2[1]         ; PIN_AE29      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX2[2]         ; PIN_AD29      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX2[3]         ; PIN_AC28      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX2[4]         ; PIN_AD30      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX2[5]         ; PIN_AC29      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX2[6]         ; PIN_AC30      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX3[0]         ; PIN_AD26      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX3[1]         ; PIN_AC27      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX3[2]         ; PIN_AD25      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX3[3]         ; PIN_AC25      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX3[4]         ; PIN_AB28      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX3[5]         ; PIN_AB25      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX3[6]         ; PIN_AB22      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX4[0]         ; PIN_AA24      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX4[1]         ; PIN_Y23       ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX4[2]         ; PIN_Y24       ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX4[3]         ; PIN_W22       ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX4[4]         ; PIN_W24       ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX4[5]         ; PIN_V23       ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX4[6]         ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX5[0]         ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX5[1]         ; PIN_AA28      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX5[2]         ; PIN_Y27       ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX5[3]         ; PIN_AB27      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX5[4]         ; PIN_AB26      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX5[5]         ; PIN_AA26      ; QSF Assignment             ;
; Location                    ;                               ;              ; HEX5[6]         ; PIN_AA25      ; QSF Assignment             ;
; Location                    ;                               ;              ; IRDA_RXD        ; PIN_AA30      ; QSF Assignment             ;
; Location                    ;                               ;              ; IRDA_TXD        ; PIN_AB30      ; QSF Assignment             ;
; Location                    ;                               ;              ; PS2_CLK         ; PIN_AD7       ; QSF Assignment             ;
; Location                    ;                               ;              ; PS2_CLK2        ; PIN_AD9       ; QSF Assignment             ;
; Location                    ;                               ;              ; PS2_DAT         ; PIN_AE7       ; QSF Assignment             ;
; Location                    ;                               ;              ; PS2_DAT2        ; PIN_AE9       ; QSF Assignment             ;
; Fast Input Register         ; RAMSYS_new_sdram_controller_0 ;              ; za_data[0]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; RAMSYS_new_sdram_controller_0 ;              ; za_data[1]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; RAMSYS_new_sdram_controller_0 ;              ; za_data[2]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; RAMSYS_new_sdram_controller_0 ;              ; za_data[3]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; RAMSYS_new_sdram_controller_0 ;              ; za_data[4]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; RAMSYS_new_sdram_controller_0 ;              ; za_data[5]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; RAMSYS_new_sdram_controller_0 ;              ; za_data[6]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; RAMSYS_new_sdram_controller_0 ;              ; za_data[7]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; RAMSYS_new_sdram_controller_0 ;              ; m_data[0]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; RAMSYS_new_sdram_controller_0 ;              ; m_data[1]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; RAMSYS_new_sdram_controller_0 ;              ; m_data[2]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; RAMSYS_new_sdram_controller_0 ;              ; m_data[3]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; RAMSYS_new_sdram_controller_0 ;              ; m_data[4]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; RAMSYS_new_sdram_controller_0 ;              ; m_data[5]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; RAMSYS_new_sdram_controller_0 ;              ; m_data[6]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; RAMSYS_new_sdram_controller_0 ;              ; m_data[7]       ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-------------------------------+--------------+-----------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1599 ) ; 0.00 % ( 0 / 1599 )        ; 0.00 % ( 0 / 1599 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1599 ) ; 0.00 % ( 0 / 1599 )        ; 0.00 % ( 0 / 1599 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1583 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Antonio/Desktop/FPGA-SOC/CCD_VID/output_files/SDRAM.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 387 / 32,070       ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 387                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 506 / 32,070       ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 197                ;       ;
;         [b] ALMs used for LUT logic                         ; 183                ;       ;
;         [c] ALMs used for registers                         ; 126                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 121 / 32,070       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 32,070         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 2                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 93 / 3,207         ; 3 %   ;
;     -- Logic LABs                                           ; 93                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 668                ;       ;
;     -- 7 input functions                                    ; 2                  ;       ;
;     -- 6 input functions                                    ; 121                ;       ;
;     -- 5 input functions                                    ; 109                ;       ;
;     -- 4 input functions                                    ; 69                 ;       ;
;     -- <=3 input functions                                  ; 367                ;       ;
; Combinational ALUT usage for route-throughs                 ; 115                ;       ;
; Dedicated logic registers                                   ; 706                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 646 / 64,140       ; 1 %   ;
;         -- Secondary logic registers                        ; 60 / 64,140        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 650                ;       ;
;         -- Routing optimization registers                   ; 56                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 105 / 457          ; 23 %  ;
;     -- Clock pins                                           ; 4 / 8              ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
; I/O registers                                               ; 51                 ;       ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; Global signals                                              ; 5                  ;       ;
; M10K blocks                                                 ; 2 / 397            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 8,192 / 4,065,280  ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280 ; < 1 % ;
; Total DSP Blocks                                            ; 1 / 87             ; 1 %   ;
; Fractional PLLs                                             ; 1 / 6              ; 17 %  ;
; Global clocks                                               ; 5 / 16             ; 31 %  ;
; Quadrant clocks                                             ; 0 / 66             ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.5% / 0.4% / 0.8% ;       ;
; Peak interconnect usage (total/H/V)                         ; 7.7% / 7.4% / 8.6% ;       ;
; Maximum fan-out                                             ; 484                ;       ;
; Highest non-global fan-out                                  ; 144                ;       ;
; Total fan-out                                               ; 4969               ;       ;
; Average fan-out                                             ; 2.79               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 387 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 387                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 506 / 32070 ( 2 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 197                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 183                   ; 0                              ;
;         [c] ALMs used for registers                         ; 126                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 121 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 2                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 93 / 3207 ( 3 % )     ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 93                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 668                   ; 0                              ;
;     -- 7 input functions                                    ; 2                     ; 0                              ;
;     -- 6 input functions                                    ; 121                   ; 0                              ;
;     -- 5 input functions                                    ; 109                   ; 0                              ;
;     -- 4 input functions                                    ; 69                    ; 0                              ;
;     -- <=3 input functions                                  ; 367                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 115                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 646 / 64140 ( 1 % )   ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 60 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 650                   ; 0                              ;
;         -- Routing optimization registers                   ; 56                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 102                   ; 3                              ;
; I/O registers                                               ; 51                    ; 0                              ;
; Total block memory bits                                     ; 8192                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 1 / 87 ( 1 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 4 / 116 ( 3 % )                ;
; Double data rate I/O input circuitry                        ; 8 / 400 ( 2 % )       ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 27 / 400 ( 6 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 0 / 425 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 621                   ; 1                              ;
;     -- Registered Input Connections                         ; 605                   ; 0                              ;
;     -- Output Connections                                   ; 17                    ; 605                            ;
;     -- Registered Output Connections                        ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 4951                  ; 671                            ;
;     -- Registered Connections                               ; 2720                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 32                    ; 606                            ;
;     -- hard_block:auto_generated_inst                       ; 606                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 26                    ; 5                              ;
;     -- Output Ports                                         ; 63                    ; 6                              ;
;     -- Bidir Ports                                          ; 16                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 3                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 4                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[0]     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[1]     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[2]     ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[3]     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]      ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]      ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]      ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]      ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[4]      ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[5]      ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[6]      ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[7]      ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[8]      ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[9]      ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_CLK27   ; H15   ; 8A       ; 40           ; 81           ; 0            ; 157                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_DATA[0] ; D2    ; 8A       ; 12           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_DATA[1] ; B1    ; 8A       ; 16           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_DATA[2] ; E2    ; 8A       ; 8            ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_DATA[3] ; B2    ; 8A       ; 16           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_DATA[4] ; D1    ; 8A       ; 6            ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_DATA[5] ; E1    ; 8A       ; 6            ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_DATA[6] ; C2    ; 8A       ; 12           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_DATA[7] ; B3    ; 8A       ; 14           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_HS      ; A5    ; 8A       ; 26           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_VS      ; A3    ; 8A       ; 24           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N    ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------+
; DRAM_DQ[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe               ;
; DRAM_DQ[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15 ;
; DRAM_DQ[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1  ;
; DRAM_DQ[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2  ;
; DRAM_DQ[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 44 / 48 ( 92 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 80 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 41 / 80 ( 51 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; TD_VS                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; TD_HS                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; VGA_CLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; DRAM_WE_N                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B       ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; DRAM_LDQM                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; DRAM_ADDR[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; DRAM_ADDR[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; DRAM_ADDR[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; DRAM_RAS_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B       ; DRAM_ADDR[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; DRAM_CAS_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; DRAM_BA[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; DRAM_ADDR[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; DRAM_DQ[5]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B       ; DRAM_CS_N                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B       ; DRAM_ADDR[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B       ; DRAM_ADDR[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; DRAM_ADDR[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; DRAM_DQ[13]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B       ; DRAM_DQ[12]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B       ; DRAM_DQ[11]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B       ; DRAM_DQ[8]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; DRAM_CLK                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B       ; DRAM_ADDR[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B       ; DRAM_ADDR[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B       ; DRAM_ADDR[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; DRAM_DQ[15]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B       ; DRAM_DQ[14]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B       ; DRAM_DQ[1]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; DRAM_DQ[10]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B       ; DRAM_DQ[9]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B       ; DRAM_DQ[7]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B       ; DRAM_BA[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; DRAM_ADDR[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; DRAM_DQ[0]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B       ; DRAM_DQ[2]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B       ; DRAM_DQ[3]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B       ; DRAM_DQ[4]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; DRAM_DQ[6]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B       ; DRAM_UDQM                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B       ; DRAM_CKE                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B       ; DRAM_ADDR[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; TD_DATA[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A       ; TD_DATA[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A       ; TD_DATA[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; TD_DATA[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; VGA_SYNC_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; VGA_R[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; TD_DATA[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A       ; TD_DATA[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; VGA_R[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; TD_DATA[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A       ; TD_DATA[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; VGA_G[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; VGA_R[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; TD_RESET_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; VGA_BLANK_N                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A       ; VGA_G[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; VGA_R[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; VGA_B[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; VGA_G[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; VGA_G[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; VGA_B[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; VGA_B[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; TD_CLK27                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; VGA_B[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                             ;
+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+
; Preserved Component                                                                      ; Removed Component                                                                       ;
+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+
; PLL Output Counters                                                                      ;                                                                                         ;
;  RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                                                                                         ;
;   --                                                                                     ; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER ;
; Clock enable blocks                                                                      ;                                                                                         ;
;  RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0             ;                                                                                         ;
;   --                                                                                     ; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0             ;
+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                               ;
+----------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                    ;                            ;
+----------------------------------------------------------------------------------------------------+----------------------------+
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                    ; Integer PLL                ;
;     -- PLL Location                                                                                ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                     ; none                       ;
;     -- PLL Bandwidth                                                                               ; Auto (Low)                 ;
;         -- PLL Bandwidth Range                                                                     ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                   ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                  ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                           ; 990.0 MHz                  ;
;     -- PLL Operation Mode                                                                          ; Direct                     ;
;     -- PLL Freq Min Lock                                                                           ; 30.303031 MHz              ;
;     -- PLL Freq Max Lock                                                                           ; 80.808080 MHz              ;
;     -- PLL Enable                                                                                  ; On                         ;
;     -- PLL Fractional Division                                                                     ; N/A                        ;
;     -- M Counter                                                                                   ; 99                         ;
;     -- N Counter                                                                                   ; 5                          ;
;     -- PLL Refclk Select                                                                           ;                            ;
;             -- PLL Refclk Select Location                                                          ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                  ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                  ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                     ; N/A                        ;
;             -- CORECLKIN source                                                                    ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                  ; N/A                        ;
;             -- PLLIQCLKIN source                                                                   ; N/A                        ;
;             -- RXIQCLKIN source                                                                    ; N/A                        ;
;             -- CLKIN(0) source                                                                     ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                     ; N/A                        ;
;             -- CLKIN(2) source                                                                     ; N/A                        ;
;             -- CLKIN(3) source                                                                     ; N/A                        ;
;     -- PLL Output Counter                                                                          ;                            ;
;         -- RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                              ; 49.5 MHz                   ;
;             -- Output Clock Location                                                               ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                              ; Off                        ;
;             -- Duty Cycle                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                           ; 20                         ;
;             -- C Counter PH Mux PRST                                                               ; 0                          ;
;             -- C Counter PRST                                                                      ; 1                          ;
;         -- RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                              ; 141.428571 MHz             ;
;             -- Output Clock Location                                                               ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                              ; On                         ;
;             -- Duty Cycle                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                         ; 308.571429 degrees         ;
;             -- C Counter                                                                           ; 7                          ;
;             -- C Counter PH Mux PRST                                                               ; 0                          ;
;             -- C Counter PRST                                                                      ; 7                          ;
;         -- RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                              ; 141.428571 MHz             ;
;             -- Output Clock Location                                                               ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                              ; On                         ;
;             -- Duty Cycle                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                           ; 7                          ;
;             -- C Counter PH Mux PRST                                                               ; 0                          ;
;             -- C Counter PRST                                                                      ; 1                          ;
;                                                                                                    ;                            ;
+----------------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                       ; Library Name ;
+------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |CCD                                                                                                             ; 387.0 (185.6)        ; 506.0 (244.5)                    ; 121.0 (60.8)                                      ; 2.0 (1.9)                        ; 0.0 (0.0)            ; 668 (330)           ; 706 (332)                 ; 51 (51)       ; 8192              ; 2     ; 1          ; 105  ; 0            ; |CCD                                                                                                                                                                      ; work         ;
;    |BT656:u3|                                                                                                    ; 35.1 (35.1)          ; 46.5 (46.5)                      ; 11.4 (11.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|BT656:u3                                                                                                                                                             ; work         ;
;    |RAMSYS:u0|                                                                                                   ; 133.7 (0.0)          ; 162.8 (0.0)                      ; 29.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 224 (0)             ; 211 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|RAMSYS:u0                                                                                                                                                            ; RAMSYS       ;
;       |RAMSYS_new_sdram_controller_0:new_sdram_controller_0|                                                     ; 133.2 (109.5)        ; 160.0 (116.8)                    ; 26.9 (7.2)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 222 (181)           ; 205 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0                                                                                                       ; RAMSYS       ;
;          |RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module| ; 23.7 (23.7)          ; 43.2 (43.2)                      ; 19.7 (19.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 41 (41)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module ; RAMSYS       ;
;       |RAMSYS_pll_0:pll_0|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|RAMSYS:u0|RAMSYS_pll_0:pll_0                                                                                                                                         ; RAMSYS       ;
;          |altera_pll:altera_pll_i|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                 ; work         ;
;       |altera_reset_controller:rst_controller|                                                                   ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|RAMSYS:u0|altera_reset_controller:rst_controller                                                                                                                     ; RAMSYS       ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                            ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|RAMSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                          ; RAMSYS       ;
;       |altera_reset_controller:rst_controller_001|                                                               ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|RAMSYS:u0|altera_reset_controller:rst_controller_001                                                                                                                 ; RAMSYS       ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                            ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|RAMSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                      ; RAMSYS       ;
;    |YCrCb_to_RGB:u2|                                                                                             ; 3.9 (3.9)            ; 12.5 (12.5)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |CCD|YCrCb_to_RGB:u2                                                                                                                                                      ; work         ;
;    |true_dual_port_ram_dual_clock:u4|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CCD|true_dual_port_ram_dual_clock:u4                                                                                                                                     ; work         ;
;       |altsyncram:ram_rtl_0|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CCD|true_dual_port_ram_dual_clock:u4|altsyncram:ram_rtl_0                                                                                                                ; work         ;
;          |altsyncram_4gi1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CCD|true_dual_port_ram_dual_clock:u4|altsyncram:ram_rtl_0|altsyncram_4gi1:auto_generated                                                                                 ; work         ;
;    |true_dual_port_ram_dual_clock:u5|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CCD|true_dual_port_ram_dual_clock:u5                                                                                                                                     ; work         ;
;       |altsyncram:ram_rtl_0|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CCD|true_dual_port_ram_dual_clock:u5|altsyncram:ram_rtl_0                                                                                                                ; work         ;
;          |altsyncram_4gi1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CCD|true_dual_port_ram_dual_clock:u5|altsyncram:ram_rtl_0|altsyncram_4gi1:auto_generated                                                                                 ; work         ;
;    |vga:u1|                                                                                                      ; 28.8 (28.8)          ; 39.7 (39.7)                      ; 10.9 (10.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CCD|vga:u1                                                                                                                                                               ; work         ;
+------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_HS         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_VS         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_CLK27      ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]    ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]    ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]    ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]    ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]    ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]    ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]    ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]    ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                 ;
+----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                                            ;                   ;         ;
; SW[1]                                                                            ;                   ;         ;
; SW[2]                                                                            ;                   ;         ;
; SW[3]                                                                            ;                   ;         ;
; SW[4]                                                                            ;                   ;         ;
; SW[5]                                                                            ;                   ;         ;
; SW[6]                                                                            ;                   ;         ;
; SW[7]                                                                            ;                   ;         ;
; SW[8]                                                                            ;                   ;         ;
; SW[9]                                                                            ;                   ;         ;
; TD_HS                                                                            ;                   ;         ;
; TD_VS                                                                            ;                   ;         ;
; KEY[2]                                                                           ;                   ;         ;
; KEY[3]                                                                           ;                   ;         ;
; DRAM_DQ[0]                                                                       ;                   ;         ;
;      - RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[0] ; 0                 ; 0       ;
; DRAM_DQ[1]                                                                       ;                   ;         ;
;      - RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[1] ; 0                 ; 0       ;
; DRAM_DQ[2]                                                                       ;                   ;         ;
;      - RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[2] ; 0                 ; 0       ;
; DRAM_DQ[3]                                                                       ;                   ;         ;
;      - RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[3] ; 0                 ; 0       ;
; DRAM_DQ[4]                                                                       ;                   ;         ;
;      - RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[4] ; 0                 ; 0       ;
; DRAM_DQ[5]                                                                       ;                   ;         ;
;      - RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[5] ; 0                 ; 0       ;
; DRAM_DQ[6]                                                                       ;                   ;         ;
;      - RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[6] ; 0                 ; 0       ;
; DRAM_DQ[7]                                                                       ;                   ;         ;
;      - RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[7] ; 0                 ; 0       ;
; DRAM_DQ[8]                                                                       ;                   ;         ;
; DRAM_DQ[9]                                                                       ;                   ;         ;
; DRAM_DQ[10]                                                                      ;                   ;         ;
; DRAM_DQ[11]                                                                      ;                   ;         ;
; DRAM_DQ[12]                                                                      ;                   ;         ;
; DRAM_DQ[13]                                                                      ;                   ;         ;
; DRAM_DQ[14]                                                                      ;                   ;         ;
; DRAM_DQ[15]                                                                      ;                   ;         ;
; KEY[0]                                                                           ;                   ;         ;
;      - TD_RESET_N~output                                                         ; 0                 ; 0       ;
; CLOCK_50                                                                         ;                   ;         ;
; KEY[1]                                                                           ;                   ;         ;
;      - SDRAM_ADDR[7]~0                                                           ; 1                 ; 0       ;
;      - SDRAM_ADDR[7]~2                                                           ; 1                 ; 0       ;
;      - RAMADDR1[1]~1                                                             ; 1                 ; 0       ;
;      - Selector3~0                                                               ; 1                 ; 0       ;
;      - RAMADDR1[1]~2                                                             ; 1                 ; 0       ;
;      - BUFF_CTRL.ST2~1                                                           ; 1                 ; 0       ;
;      - RAMFULL_POINTER[5]~2                                                      ; 1                 ; 0       ;
; TD_CLK27                                                                         ;                   ;         ;
; TD_DATA[4]                                                                       ;                   ;         ;
;      - BT656:u3|tv_buff[0][4]                                                    ; 0                 ; 0       ;
; TD_DATA[0]                                                                       ;                   ;         ;
;      - BT656:u3|tv_buff[0][0]                                                    ; 0                 ; 0       ;
; TD_DATA[7]                                                                       ;                   ;         ;
;      - BT656:u3|tv_buff[0][7]                                                    ; 1                 ; 0       ;
; TD_DATA[5]                                                                       ;                   ;         ;
;      - BT656:u3|tv_buff[0][5]                                                    ; 0                 ; 0       ;
; TD_DATA[6]                                                                       ;                   ;         ;
;      - BT656:u3|tv_buff[0][6]                                                    ; 0                 ; 0       ;
; TD_DATA[1]                                                                       ;                   ;         ;
;      - BT656:u3|tv_buff[0][1]                                                    ; 0                 ; 0       ;
; TD_DATA[2]                                                                       ;                   ;         ;
;      - BT656:u3|tv_buff[0][2]                                                    ; 1                 ; 0       ;
; TD_DATA[3]                                                                       ;                   ;         ;
;      - BT656:u3|tv_buff[0][3]                                                    ; 1                 ; 0       ;
+----------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                               ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; BT656:u3|dataout[7]~0                                                                                                                                                              ; LABCELL_X29_Y28_N45        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; BUFF_CTRL.ST2                                                                                                                                                                      ; FF_X29_Y12_N8              ; 107     ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                           ; PIN_AF14                   ; 3       ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Comp_Cr[0]~0                                                                                                                                                                       ; LABCELL_X29_Y26_N54        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Comp_Y[7]~0                                                                                                                                                                        ; LABCELL_X29_Y26_N39        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LessThan4~1                                                                                                                                                                        ; MLABCELL_X34_Y38_N24       ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; RAMADDR1[1]~0                                                                                                                                                                      ; LABCELL_X27_Y28_N18        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; RAMADDR1[1]~1                                                                                                                                                                      ; LABCELL_X30_Y16_N30        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAMADDR2[0]~12                                                                                                                                                                     ; LABCELL_X29_Y37_N6         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAMADDR2~11                                                                                                                                                                        ; LABCELL_X29_Y37_N9         ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; RAMFULL_POINTER[5]~1                                                                                                                                                               ; LABCELL_X33_Y36_N36        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; RAMFULL_POINTER[5]~2                                                                                                                                                               ; LABCELL_X30_Y16_N27        ; 69      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAMRESTART_POINTER[8]~0                                                                                                                                                            ; LABCELL_X33_Y34_N51        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[43]~0 ; MLABCELL_X28_Y8_N12        ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[43]~0 ; LABCELL_X29_Y8_N15         ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                          ; LABCELL_X27_Y7_N54         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_rnw~2                                                                                                        ; MLABCELL_X28_Y7_N39        ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]~2                                                                                                         ; LABCELL_X29_Y6_N12         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000~DUPLICATE                                                                                         ; FF_X28_Y7_N8               ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                   ; FF_X27_Y6_N14              ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                  ; DDIOOECELL_X24_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                     ; DDIOOECELL_X26_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                    ; DDIOOECELL_X30_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                    ; DDIOOECELL_X18_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                    ; DDIOOECELL_X32_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                    ; DDIOOECELL_X32_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                    ; DDIOOECELL_X26_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                    ; DDIOOECELL_X24_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                     ; DDIOOECELL_X28_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                     ; DDIOOECELL_X28_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                     ; DDIOOECELL_X30_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                     ; DDIOOECELL_X18_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                     ; DDIOOECELL_X34_Y0_N62      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                     ; DDIOOECELL_X34_Y0_N45      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                     ; DDIOOECELL_X34_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                     ; DDIOOECELL_X34_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 119     ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 484     ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; RAMSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                ; FF_X28_Y7_N2               ; 144     ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMWE1                                                                                                                                                                             ; FF_X28_Y29_N16             ; 1       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; RED[7]~0                                                                                                                                                                           ; LABCELL_X29_Y37_N3         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SDRAM_ADDR[7]~0                                                                                                                                                                    ; LABCELL_X29_Y12_N48        ; 25      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; SDRAM_ADDR[7]~2                                                                                                                                                                    ; LABCELL_X29_Y12_N18        ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Selector36~3                                                                                                                                                                       ; MLABCELL_X28_Y9_N42        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Selector36~5                                                                                                                                                                       ; MLABCELL_X28_Y9_N57        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TD_CLK27                                                                                                                                                                           ; PIN_H15                    ; 157     ; Clock                                   ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; TVADDR1[8]~0                                                                                                                                                                       ; LABCELL_X27_Y14_N6         ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; TVADDR1[8]~1                                                                                                                                                                       ; LABCELL_X27_Y14_N21        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TVADDR2[0]~0                                                                                                                                                                       ; MLABCELL_X28_Y9_N54        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TVWE1                                                                                                                                                                              ; FF_X25_Y13_N4              ; 1       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; YCrCb_to_RGB:u2|enableout                                                                                                                                                          ; FF_X27_Y14_N5              ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pixcount[9]~0                                                                                                                                                                      ; LABCELL_X31_Y17_N42        ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; process_3~0                                                                                                                                                                        ; LABCELL_X29_Y37_N0         ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; vga:u1|Equal0~2                                                                                                                                                                    ; LABCELL_X29_Y25_N48        ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; vga:u1|LessThan0~1                                                                                                                                                                 ; LABCELL_X29_Y25_N21        ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; vga:u1|Xpos[9]~0                                                                                                                                                                   ; LABCELL_X29_Y25_N39        ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; vga:u1|Ypos[2]~0                                                                                                                                                                   ; LABCELL_X29_Y25_N0         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                      ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                            ; PIN_AF14                   ; 3       ; Global Clock         ; GCLK7            ; --                        ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 119     ; Global Clock         ; GCLK4            ; --                        ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 484     ; Global Clock         ; GCLK5            ; --                        ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 1       ; Global Clock         ; GCLK6            ; --                        ;
; TD_CLK27                                                            ; PIN_H15                    ; 157     ; Global Clock         ; GCLK15           ; --                        ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RAMSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                        ; 144     ;
; BUFF_CTRL.ST2                                                                                                                                                                              ; 107     ;
; RAMFULL_POINTER[5]~2                                                                                                                                                                       ; 69      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_rnw~2                                                                                                                ; 39      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[43]~0         ; 37      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[43]~0         ; 37      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_address            ; 34      ;
; ODD                                                                                                                                                                                        ; 28      ;
; SDRAM_ADDR[7]~2                                                                                                                                                                            ; 25      ;
; SDRAM_ADDR[7]~0                                                                                                                                                                            ; 25      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                             ; 25      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000~DUPLICATE                                                                                                 ; 24      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr~0                                                                                                                    ; 20      ;
; process_3~0                                                                                                                                                                                ; 19      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                           ; 19      ;
; vga:u1|Equal0~2                                                                                                                                                                            ; 18      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|always5~0                                                                                                                   ; 18      ;
; Selector36~5                                                                                                                                                                               ; 17      ;
; vga:u1|Ypos[2]~0                                                                                                                                                                           ; 17      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                   ; 17      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.100000000                                                                                                           ; 16      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|pending~3                                                                                                                   ; 16      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|pending~2                                                                                                                   ; 16      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|pending~0                                                                                                                   ; 16      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|Equal1~0              ; 16      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_address~DUPLICATE  ; 15      ;
; VGABEGIN                                                                                                                                                                                   ; 15      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                           ; 15      ;
; vga:u1|Xpos[9]~0                                                                                                                                                                           ; 14      ;
; vga:u1|LessThan0~1                                                                                                                                                                         ; 14      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000000010                                                                                                           ; 14      ;
; Selector2~0                                                                                                                                                                                ; 13      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                 ; 13      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]~2                                                                                                                 ; 13      ;
; vga:u1|Xpos[10]~DUPLICATE                                                                                                                                                                  ; 12      ;
; BT656:u3|tv_buff[0][4]                                                                                                                                                                     ; 12      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.010000000                                                                                                           ; 12      ;
; vga:u1|Xpos[9]                                                                                                                                                                             ; 12      ;
; TVADDR1[8]~1                                                                                                                                                                               ; 11      ;
; TVADDR1[8]~0                                                                                                                                                                               ; 11      ;
; YCrCb_to_RGB:u2|enableout                                                                                                                                                                  ; 11      ;
; BT656:u3|videostate.EAV1                                                                                                                                                                   ; 11      ;
; BT656:u3|process_0~4                                                                                                                                                                       ; 11      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Equal0~2                                                                                                                    ; 11      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector25~1                                                                                                                ; 11      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_addr[12]                                                                                                                  ; 11      ;
; vga:u1|Ypos[10]                                                                                                                                                                            ; 11      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[1]~DUPLICATE  ; 10      ;
; Comp_Y[7]~0                                                                                                                                                                                ; 10      ;
; pixcount[9]~0                                                                                                                                                                              ; 10      ;
; RAMRESTART_POINTER[8]~0                                                                                                                                                                    ; 10      ;
; Selector36~2                                                                                                                                                                               ; 10      ;
; Selector36~1                                                                                                                                                                               ; 10      ;
; BUFF_CTRL.ST1                                                                                                                                                                              ; 10      ;
; RAMADDR2~1                                                                                                                                                                                 ; 10      ;
; RAMADDR2~0                                                                                                                                                                                 ; 10      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]~1                                                                                                                 ; 10      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|pending~4                                                                                                                   ; 10      ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[0]~DUPLICATE  ; 9       ;
; BT656:u3|tv_buff[0][3]                                                                                                                                                                     ; 9       ;
; BT656:u3|tv_buff[0][5]                                                                                                                                                                     ; 9       ;
; LessThan4~1                                                                                                                                                                                ; 9       ;
; RAMFULL_POINTER[5]~1                                                                                                                                                                       ; 9       ;
; TVADDR2[0]~0                                                                                                                                                                               ; 9       ;
; Selector36~3                                                                                                                                                                               ; 9       ;
; RAMADDR1[1]~1                                                                                                                                                                              ; 9       ;
; RAMADDR1[1]~0                                                                                                                                                                              ; 9       ;
; RAMADDR2[0]~12                                                                                                                                                                             ; 9       ;
; RAMADDR2~11                                                                                                                                                                                ; 9       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                                       ; 9       ;
; SDRAM_WE_N~DUPLICATE                                                                                                                                                                       ; 8       ;
; Comp_Cr[0]~0                                                                                                                                                                               ; 8       ;
; BT656:u3|dataout[7]~0                                                                                                                                                                      ; 8       ;
; BT656:u3|tv_buff[0][2]                                                                                                                                                                     ; 8       ;
; BT656:u3|tv_buff[0][1]                                                                                                                                                                     ; 8       ;
; BT656:u3|tv_buff[0][6]                                                                                                                                                                     ; 8       ;
; BT656:u3|videostate.EAV2                                                                                                                                                                   ; 8       ;
; BT656:u3|tv_buff[0][0]                                                                                                                                                                     ; 8       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|WideOr17~0                                                                                                                  ; 8       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~0                                                                                                                 ; 8       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.011                                                                                                                 ; 8       ;
; SDRAM_RE_N                                                                                                                                                                                 ; 8       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[2]                                                                                                                  ; 8       ;
; RED[7]~0                                                                                                                                                                                   ; 8       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000000100                                                                                                           ; 8       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000                                                                                                           ; 8       ;
; vga:u1|process_0~1                                                                                                                                                                         ; 8       ;
; vga:u1|LessThan6~0                                                                                                                                                                         ; 8       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.010~DUPLICATE                                                                                                       ; 7       ;
; KEY[1]~input                                                                                                                                                                               ; 7       ;
; BT656_ENDFRAME[2]                                                                                                                                                                          ; 7       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                 ; 7       ;
; RAMADDR2[5]                                                                                                                                                                                ; 7       ;
; RAMADDR2[4]                                                                                                                                                                                ; 7       ;
; RAMADDR2[3]                                                                                                                                                                                ; 7       ;
; RAMADDR2[2]                                                                                                                                                                                ; 7       ;
; RAMADDR2[1]                                                                                                                                                                                ; 7       ;
; RAMADDR2[8]                                                                                                                                                                                ; 7       ;
; RAMADDR2[7]                                                                                                                                                                                ; 7       ;
; RAMADDR2[6]                                                                                                                                                                                ; 7       ;
; vga:u1|Xpos[4]                                                                                                                                                                             ; 7       ;
; BT656:u3|venable                                                                                                                                                                           ; 6       ;
; BT656:u3|Selector4~0                                                                                                                                                                       ; 6       ;
; BT656:u3|process_0~12                                                                                                                                                                      ; 6       ;
; BUFF_WAIT                                                                                                                                                                                  ; 6       ;
; RAMADDR1GR_sync1[8]                                                                                                                                                                        ; 6       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|WideOr8~0                                                                                                                   ; 6       ;
; vga:u1|Equal3~0                                                                                                                                                                            ; 6       ;
; RAMADDR2[0]                                                                                                                                                                                ; 6       ;
; vga:u1|Ypos[3]                                                                                                                                                                             ; 6       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~DUPLICATE                                                                                                        ; 5       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                                                                                                  ; 5       ;
; BT656:u3|Selector5~0                                                                                                                                                                       ; 5       ;
; BT656:u3|process_0~14                                                                                                                                                                      ; 5       ;
; BT656:u3|videostate.VS1                                                                                                                                                                    ; 5       ;
; BT656:u3|process_0~7                                                                                                                                                                       ; 5       ;
; offset[11]                                                                                                                                                                                 ; 5       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[0]~0                                                                                                                ; 5       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                  ; 5       ;
; NEXTFRAME[2]                                                                                                                                                                               ; 5       ;
; BUFF_CTRL.ST0                                                                                                                                                                              ; 5       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                  ; 5       ;
; RAMADDR1GR_sync1[7]                                                                                                                                                                        ; 5       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector34~0                                                                                                                ; 5       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector29~8                                                                                                                ; 5       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector29~0                                                                                                                ; 5       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector31~0                                                                                                                ; 5       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                           ; 5       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[0]            ; 5       ;
; TVADDR1[8]                                                                                                                                                                                 ; 5       ;
; TVADDR1[7]                                                                                                                                                                                 ; 5       ;
; TVADDR1[5]                                                                                                                                                                                 ; 5       ;
; TVADDR1[4]                                                                                                                                                                                 ; 5       ;
; TVADDR1[3]                                                                                                                                                                                 ; 5       ;
; TVADDR1[2]                                                                                                                                                                                 ; 5       ;
; RAMADDR1[8]                                                                                                                                                                                ; 5       ;
; RAMADDR1[7]                                                                                                                                                                                ; 5       ;
; RAMADDR1[6]                                                                                                                                                                                ; 5       ;
; RAMADDR1[5]                                                                                                                                                                                ; 5       ;
; RAMADDR1[4]                                                                                                                                                                                ; 5       ;
; RAMADDR1[3]                                                                                                                                                                                ; 5       ;
; RAMADDR1[2]                                                                                                                                                                                ; 5       ;
; RAMADDR1[1]                                                                                                                                                                                ; 5       ;
; SDRAM_ADDR[19]                                                                                                                                                                             ; 5       ;
; SDRAM_ADDR[23]                                                                                                                                                                             ; 5       ;
; vga:u1|Ypos[1]                                                                                                                                                                             ; 5       ;
; vga:u1|Ypos[2]                                                                                                                                                                             ; 5       ;
; vga:u1|Ypos[5]                                                                                                                                                                             ; 5       ;
; vga:u1|Xpos[6]                                                                                                                                                                             ; 5       ;
; vga:u1|Xpos[5]                                                                                                                                                                             ; 5       ;
; BT656:u3|videostate.IMGDONE~DUPLICATE                                                                                                                                                      ; 4       ;
; BT656:u3|videostate.EAV2~DUPLICATE                                                                                                                                                         ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[3]~DUPLICATE                                                                                                        ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000~DUPLICATE                                                                                                 ; 4       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_UP                                                                                                     ; 4       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN                                                                                               ; 4       ;
; BT656:u3|WideOr2                                                                                                                                                                           ; 4       ;
; BT656:u3|Selector9~13                                                                                                                                                                      ; 4       ;
; BT656:u3|Selector10~0                                                                                                                                                                      ; 4       ;
; BT656:u3|process_0~13                                                                                                                                                                      ; 4       ;
; BT656:u3|count[1]                                                                                                                                                                          ; 4       ;
; BT656:u3|Selector9~4                                                                                                                                                                       ; 4       ;
; BT656:u3|beginfrm                                                                                                                                                                          ; 4       ;
; BT656:u3|process_0~5                                                                                                                                                                       ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                  ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                   ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|WideOr6                                                                                                                     ; 4       ;
; binary~18                                                                                                                                                                                  ; 4       ;
; RAMADDR2GR_sync1[6]                                                                                                                                                                        ; 4       ;
; binary~16                                                                                                                                                                                  ; 4       ;
; binary~10                                                                                                                                                                                  ; 4       ;
; TVADDR1GR_sync1[6]                                                                                                                                                                         ; 4       ;
; binary~8                                                                                                                                                                                   ; 4       ;
; RAMADDR2_bin[3]                                                                                                                                                                            ; 4       ;
; RAMADDR2_bin[0]                                                                                                                                                                            ; 4       ;
; RAMADDR2_bin[6]                                                                                                                                                                            ; 4       ;
; binary~2                                                                                                                                                                                   ; 4       ;
; RAMADDR1GR_sync1[6]                                                                                                                                                                        ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.001                                                                                                                 ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~0                                                                                                                ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                                 ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector25~0                                                                                                                ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                  ; 4       ;
; vga:u1|LessThan0~0                                                                                                                                                                         ; 4       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[1]            ; 4       ;
; vga:u1|Equal0~0                                                                                                                                                                            ; 4       ;
; TVADDR1[0]                                                                                                                                                                                 ; 4       ;
; TVADDR2[5]                                                                                                                                                                                 ; 4       ;
; TVADDR2[4]                                                                                                                                                                                 ; 4       ;
; TVADDR2[3]                                                                                                                                                                                 ; 4       ;
; TVADDR2[2]                                                                                                                                                                                 ; 4       ;
; TVADDR2[1]                                                                                                                                                                                 ; 4       ;
; TVADDR2[0]                                                                                                                                                                                 ; 4       ;
; TVADDR2[8]                                                                                                                                                                                 ; 4       ;
; TVADDR2[7]                                                                                                                                                                                 ; 4       ;
; TVADDR2[6]                                                                                                                                                                                 ; 4       ;
; RAMADDR1[0]                                                                                                                                                                                ; 4       ;
; SDRAM_ADDR[16]                                                                                                                                                                             ; 4       ;
; SDRAM_ADDR[15]                                                                                                                                                                             ; 4       ;
; vga:u1|Ypos[7]                                                                                                                                                                             ; 4       ;
; vga:u1|Ypos[8]                                                                                                                                                                             ; 4       ;
; vga:u1|Ypos[0]                                                                                                                                                                             ; 4       ;
; vga:u1|Ypos[4]                                                                                                                                                                             ; 4       ;
; RAMADDR2_bin[5]~DUPLICATE                                                                                                                                                                  ; 3       ;
; RAMADDR2_bin[4]~DUPLICATE                                                                                                                                                                  ; 3       ;
; RAMADDR2_bin[2]~DUPLICATE                                                                                                                                                                  ; 3       ;
; RAMADDR2_bin[1]~DUPLICATE                                                                                                                                                                  ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.101~DUPLICATE                                                                                                       ; 3       ;
; TVADDR1[6]~DUPLICATE                                                                                                                                                                       ; 3       ;
; TVADDR1[1]~DUPLICATE                                                                                                                                                                       ; 3       ;
; vga:u1|Ypos[9]~DUPLICATE                                                                                                                                                                   ; 3       ;
; vga:u1|Xpos[8]~DUPLICATE                                                                                                                                                                   ; 3       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH7                                                                                               ; 3       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH6                                                                                               ; 3       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH5                                                                                               ; 3       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH4                                                                                               ; 3       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH3                                                                                               ; 3       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH2                                                                                               ; 3       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH1                                                                                               ; 3       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH0                                                                                               ; 3       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_TCLK                                                                                                 ; 3       ;
; STATE_FLAG                                                                                                                                                                                 ; 3       ;
; BT656:u3|delay[3]                                                                                                                                                                          ; 3       ;
; COLOR_CTRL.GETY                                                                                                                                                                            ; 3       ;
; BT656:u3|Selector9~12                                                                                                                                                                      ; 3       ;
; BT656:u3|videostate.VS2                                                                                                                                                                    ; 3       ;
; BT656:u3|LessThan0~0                                                                                                                                                                       ; 3       ;
; BT656:u3|count[0]                                                                                                                                                                          ; 3       ;
; BT656:u3|count[3]                                                                                                                                                                          ; 3       ;
; BT656:u3|count[2]                                                                                                                                                                          ; 3       ;
; BT656:u3|videostate.SAV1                                                                                                                                                                   ; 3       ;
; BT656:u3|videostate.IMGDONE                                                                                                                                                                ; 3       ;
; BT656:u3|tv_buff[0][7]                                                                                                                                                                     ; 3       ;
; BT656:u3|tv_buff[2][5]                                                                                                                                                                     ; 3       ;
; BT656:u3|tv_buff[2][4]                                                                                                                                                                     ; 3       ;
; BT656:u3|tv_buff[3][7]                                                                                                                                                                     ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                   ; 3       ;
; RAMADDR2GR_sync1[2]                                                                                                                                                                        ; 3       ;
; RAMADDR2GR_sync1[5]                                                                                                                                                                        ; 3       ;
; RAMADDR2GR_sync1[8]                                                                                                                                                                        ; 3       ;
; TVADDR1GR_sync1[2]                                                                                                                                                                         ; 3       ;
; TVADDR1GR_sync1[5]                                                                                                                                                                         ; 3       ;
; TV_FLAG[2]                                                                                                                                                                                 ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector10~0                                                                                                                ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                                  ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[3]                                                                                                                  ; 3       ;
; Selector36~0                                                                                                                                                                               ; 3       ;
; Equal1~2                                                                                                                                                                                   ; 3       ;
; Equal1~1                                                                                                                                                                                   ; 3       ;
; Equal1~0                                                                                                                                                                                   ; 3       ;
; RAMADDR2_bin[8]                                                                                                                                                                            ; 3       ;
; RAMADDR2_bin[7]                                                                                                                                                                            ; 3       ;
; Equal0~2                                                                                                                                                                                   ; 3       ;
; Equal0~1                                                                                                                                                                                   ; 3       ;
; Equal0~0                                                                                                                                                                                   ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[2]~3                                                                                                                ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~2                                                                                                                ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector34~1                                                                                                                ; 3       ;
; RAMADDR1GR_sync1[2]                                                                                                                                                                        ; 3       ;
; RAMADDR1GR_sync1[5]                                                                                                                                                                        ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector29~2                                                                                                                ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[3]                                                                                                                  ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[43]~15        ; 3       ;
; vga:u1|ACTVID                                                                                                                                                                              ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                            ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                 ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_rnw                                                                                                                  ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[38]~0         ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                           ; 3       ;
; vga:u1|B_OUT~7                                                                                                                                                                             ; 3       ;
; vga:u1|B_OUT~6                                                                                                                                                                             ; 3       ;
; vga:u1|B_OUT~5                                                                                                                                                                             ; 3       ;
; vga:u1|B_OUT~4                                                                                                                                                                             ; 3       ;
; vga:u1|B_OUT~3                                                                                                                                                                             ; 3       ;
; vga:u1|B_OUT~2                                                                                                                                                                             ; 3       ;
; vga:u1|B_OUT~1                                                                                                                                                                             ; 3       ;
; vga:u1|B_OUT~0                                                                                                                                                                             ; 3       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~12                                                                                                               ; 3       ;
; pixcount[6]                                                                                                                                                                                ; 3       ;
; pixcount[7]                                                                                                                                                                                ; 3       ;
; pixcount[8]                                                                                                                                                                                ; 3       ;
; pixcount[9]                                                                                                                                                                                ; 3       ;
; RAMFULL_POINTER[5]                                                                                                                                                                         ; 3       ;
; RAMFULL_POINTER[4]                                                                                                                                                                         ; 3       ;
; RAMFULL_POINTER[3]                                                                                                                                                                         ; 3       ;
; RAMFULL_POINTER[2]                                                                                                                                                                         ; 3       ;
; RAMFULL_POINTER[1]                                                                                                                                                                         ; 3       ;
; RAMFULL_POINTER[0]                                                                                                                                                                         ; 3       ;
; RAMFULL_POINTER[8]                                                                                                                                                                         ; 3       ;
; RAMFULL_POINTER[7]                                                                                                                                                                         ; 3       ;
; RAMFULL_POINTER[6]                                                                                                                                                                         ; 3       ;
; SDRAM_ADDR[9]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[8]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[7]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[6]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[5]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[4]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[3]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[2]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[1]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[0]                                                                                                                                                                              ; 3       ;
; SDRAM_ADDR[18]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[17]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[14]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[13]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[12]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[11]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[24]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[10]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[22]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[21]                                                                                                                                                                             ; 3       ;
; SDRAM_ADDR[20]                                                                                                                                                                             ; 3       ;
; vga:u1|Ypos[6]                                                                                                                                                                             ; 3       ;
; vga:u1|Ypos[9]                                                                                                                                                                             ; 3       ;
; vga:u1|Xpos[7]                                                                                                                                                                             ; 3       ;
; vga:u1|Xpos[10]                                                                                                                                                                            ; 3       ;
; BT656:u3|count[0]~DUPLICATE                                                                                                                                                                ; 2       ;
; BT656:u3|tv_buff[1][0]~DUPLICATE                                                                                                                                                           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[2]~DUPLICATE                                                                                                        ; 2       ;
; vga:u1|Ypos[6]~DUPLICATE                                                                                                                                                                   ; 2       ;
; vga:u1|Xpos[7]~DUPLICATE                                                                                                                                                                   ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[10]~14                                                                                                      ; 2       ;
; BT656:u3|delay[0]                                                                                                                                                                          ; 2       ;
; BT656:u3|delay[1]                                                                                                                                                                          ; 2       ;
; BT656:u3|delay[2]                                                                                                                                                                          ; 2       ;
; COLOR_CTRL~5                                                                                                                                                                               ; 2       ;
; BT656:u3|dataout[7]                                                                                                                                                                        ; 2       ;
; BT656:u3|dataout[6]                                                                                                                                                                        ; 2       ;
; BT656:u3|dataout[5]                                                                                                                                                                        ; 2       ;
; BT656:u3|dataout[4]                                                                                                                                                                        ; 2       ;
; BT656:u3|dataout[3]                                                                                                                                                                        ; 2       ;
; BT656:u3|dataout[2]                                                                                                                                                                        ; 2       ;
; BT656:u3|dataout[1]                                                                                                                                                                        ; 2       ;
; BT656:u3|dataout[0]                                                                                                                                                                        ; 2       ;
; BT656:u3|Selector5~1                                                                                                                                                                       ; 2       ;
; BT656:u3|Add0~0                                                                                                                                                                            ; 2       ;
; BT656:u3|Selector8~0                                                                                                                                                                       ; 2       ;
; BT656:u3|Selector9~15                                                                                                                                                                      ; 2       ;
; BT656:u3|Selector9~14                                                                                                                                                                      ; 2       ;
; BT656:u3|Selector12~0                                                                                                                                                                      ; 2       ;
; BT656:u3|Selector9~11                                                                                                                                                                      ; 2       ;
; BT656:u3|videostate.SAV2                                                                                                                                                                   ; 2       ;
; BT656:u3|Selector9~10                                                                                                                                                                      ; 2       ;
; BT656:u3|Selector9~8                                                                                                                                                                       ; 2       ;
; BT656:u3|process_0~10                                                                                                                                                                      ; 2       ;
; BT656:u3|count[4]                                                                                                                                                                          ; 2       ;
; BT656:u3|process_0~9                                                                                                                                                                       ; 2       ;
; BT656:u3|process_0~8                                                                                                                                                                       ; 2       ;
; BT656:u3|process_0~6                                                                                                                                                                       ; 2       ;
; TVWE1                                                                                                                                                                                      ; 2       ;
; BT656:u3|process_0~3                                                                                                                                                                       ; 2       ;
; BT656:u3|tv_buff[2][2]                                                                                                                                                                     ; 2       ;
; BT656:u3|tv_buff[2][1]                                                                                                                                                                     ; 2       ;
; BT656:u3|tv_buff[1][6]                                                                                                                                                                     ; 2       ;
; BT656:u3|process_0~2                                                                                                                                                                       ; 2       ;
; BT656:u3|tv_buff[1][2]                                                                                                                                                                     ; 2       ;
; BT656:u3|tv_buff[1][1]                                                                                                                                                                     ; 2       ;
; BT656:u3|process_0~1                                                                                                                                                                       ; 2       ;
; BT656:u3|tv_buff[3][0]                                                                                                                                                                     ; 2       ;
; BT656:u3|tv_buff[2][7]                                                                                                                                                                     ; 2       ;
; BT656:u3|tv_buff[2][6]                                                                                                                                                                     ; 2       ;
; BT656:u3|tv_buff[2][3]                                                                                                                                                                     ; 2       ;
; BT656:u3|process_0~0                                                                                                                                                                       ; 2       ;
; BT656:u3|tv_buff[3][6]                                                                                                                                                                     ; 2       ;
; BT656:u3|tv_buff[3][3]                                                                                                                                                                     ; 2       ;
; BT656:u3|tv_buff[3][2]                                                                                                                                                                     ; 2       ;
; BT656:u3|tv_buff[3][1]                                                                                                                                                                     ; 2       ;
; BT656:u3|endfrm                                                                                                                                                                            ; 2       ;
; TVADDR1GR_sync0[4]                                                                                                                                                                         ; 2       ;
; TVADDR1GR_sync0[8]                                                                                                                                                                         ; 2       ;
; VGAFLAG[0]                                                                                                                                                                                 ; 2       ;
; SDRAM_WRITEDATA[7]                                                                                                                                                                         ; 2       ;
; SDRAM_WRITEDATA[6]                                                                                                                                                                         ; 2       ;
; SDRAM_WRITEDATA[5]                                                                                                                                                                         ; 2       ;
; SDRAM_WRITEDATA[4]                                                                                                                                                                         ; 2       ;
; SDRAM_WRITEDATA[3]                                                                                                                                                                         ; 2       ;
; SDRAM_WRITEDATA[2]                                                                                                                                                                         ; 2       ;
; SDRAM_WRITEDATA[1]                                                                                                                                                                         ; 2       ;
; SDRAM_WRITEDATA[0]                                                                                                                                                                         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector14~1                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[0]~1                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector19~0                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_refs[2]                                                                                                                   ; 2       ;
; LessThan3~0                                                                                                                                                                                ; 2       ;
; binary~23                                                                                                                                                                                  ; 2       ;
; binary~22                                                                                                                                                                                  ; 2       ;
; binary~21                                                                                                                                                                                  ; 2       ;
; binary~20                                                                                                                                                                                  ; 2       ;
; RAMADDR2GR_sync1[1]                                                                                                                                                                        ; 2       ;
; RAMADDR2GR_sync1[4]                                                                                                                                                                        ; 2       ;
; Selector70~0                                                                                                                                                                               ; 2       ;
; RAMADDR2GR_sync1[7]                                                                                                                                                                        ; 2       ;
; RAMADDR1[1]~2                                                                                                                                                                              ; 2       ;
; TVADDR1GR_sync1[1]                                                                                                                                                                         ; 2       ;
; TVADDR1GR_sync1[8]                                                                                                                                                                         ; 2       ;
; TVADDR1GR_sync1[7]                                                                                                                                                                         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_valid                                                                                                                    ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector111~0                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[7]~33         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector112~0                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[6]~32         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector113~0                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[5]~31         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector114~0                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[4]~30         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector115~0                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[3]~29         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector116~0                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[2]~28         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector117~0                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[1]~27         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector118~0                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[0]~26         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector9~0                                                                                                                 ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_next.010                                                                                                                  ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter~4                                                                                                           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter~2                                                                                                           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                  ; 2       ;
; SDRAM_ADDR2[9]                                                                                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.101~0                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                  ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_next.111                                                                                                                  ; 2       ;
; SDRAM_ADDR2[17]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[16]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[13]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[11]                                                                                                                                                                            ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|wr_address~0          ; 2       ;
; Selector6~0                                                                                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector36~2                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~9                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~6                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[3]~5                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector36~0                                                                                                                ; 2       ;
; RAMADDR1GR_sync1[1]                                                                                                                                                                        ; 2       ;
; RAMADDR1GR_sync1[4]                                                                                                                                                                        ; 2       ;
; vga:u1|VGA_FRAMEEND                                                                                                                                                                        ; 2       ;
; RAMWE1                                                                                                                                                                                     ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.010                                                                                                                 ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[3]                                                                                                          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[4]                                                                                                          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[5]                                                                                                          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[6]                                                                                                          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                                          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[11]                                                                                                         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[13]                                                                                                         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[0]                                                                                                          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[1]                                                                                                          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[2]                                                                                                          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[8]                                                                                                          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_next.000000001                                                                                                            ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector25~2                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector31~1                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[37]~25        ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[36]~24        ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[35]~23        ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[31]~19        ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|wr_address            ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_address~0          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[0]~1          ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[1]~0          ; 2       ;
; SDRAM_WE_N                                                                                                                                                                                 ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector26~0                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector29~12                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector29~11                                                                                                               ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector29~5                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector29~3                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector29~1                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_next.000001000                                                                                                            ; 2       ;
; vga:u1|Equal0~1                                                                                                                                                                            ; 2       ;
; Equal3~2                                                                                                                                                                                   ; 2       ;
; Equal3~1                                                                                                                                                                                   ; 2       ;
; Equal3~0                                                                                                                                                                                   ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector23~0                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_cmd[0]                                                                                                                    ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector21~0                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                    ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_cmd[3]                                                                                                                    ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector22~0                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                    ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[42]~13        ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                                  ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[28]~12        ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[27]~11        ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[26]~10        ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[25]~9         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[24]~8         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[23]~7         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[22]~6         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector96~0                                                                                                                ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[21]~5         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[20]~4         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[19]~3         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[18]~2         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[36]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[36]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[35]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[35]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[34]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[16]                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[33]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[15]                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[32]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[32]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[14]                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[43]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[43]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[31]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[31]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[30]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[30]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[12]                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[29]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[29]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[42]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[42]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[24]                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[28]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[28]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[10]                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[23]                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[40]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[40]           ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_data[39]~1         ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                             ; 2       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[11]                                                                                                             ; 2       ;
; Add0~25                                                                                                                                                                                    ; 2       ;
; Add0~5                                                                                                                                                                                     ; 2       ;
; TVADDR1[6]                                                                                                                                                                                 ; 2       ;
; TVADDR1[1]                                                                                                                                                                                 ; 2       ;
; Add8~33                                                                                                                                                                                    ; 2       ;
; Add8~29                                                                                                                                                                                    ; 2       ;
; Add8~25                                                                                                                                                                                    ; 2       ;
; Add8~21                                                                                                                                                                                    ; 2       ;
; Add8~17                                                                                                                                                                                    ; 2       ;
; Add8~13                                                                                                                                                                                    ; 2       ;
; Add8~9                                                                                                                                                                                     ; 2       ;
; Add8~5                                                                                                                                                                                     ; 2       ;
; Add8~1                                                                                                                                                                                     ; 2       ;
; pixcount[1]                                                                                                                                                                                ; 2       ;
; pixcount[2]                                                                                                                                                                                ; 2       ;
; pixcount[3]                                                                                                                                                                                ; 2       ;
; pixcount[0]                                                                                                                                                                                ; 2       ;
; pixcount[4]                                                                                                                                                                                ; 2       ;
; pixcount[5]                                                                                                                                                                                ; 2       ;
; Add2~33                                                                                                                                                                                    ; 2       ;
; Add2~29                                                                                                                                                                                    ; 2       ;
; Add2~25                                                                                                                                                                                    ; 2       ;
; Add2~21                                                                                                                                                                                    ; 2       ;
; Add2~17                                                                                                                                                                                    ; 2       ;
; Add2~13                                                                                                                                                                                    ; 2       ;
; Add2~9                                                                                                                                                                                     ; 2       ;
; Add2~5                                                                                                                                                                                     ; 2       ;
; Add2~1                                                                                                                                                                                     ; 2       ;
; SDRAM_ADDR1[9]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[8]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR2[8]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[7]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR2[7]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[6]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR2[6]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[5]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR2[5]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[4]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR2[4]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[3]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR2[3]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[2]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR2[2]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[1]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR2[1]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[0]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR2[0]                                                                                                                                                                             ; 2       ;
; SDRAM_ADDR1[19]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[19]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[18]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[18]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[17]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[16]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[15]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[15]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[14]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[14]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[13]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[12]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[12]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[11]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[24]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[24]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[10]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[10]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[23]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[23]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[22]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[22]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[21]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[21]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR1[20]                                                                                                                                                                            ; 2       ;
; SDRAM_ADDR2[20]                                                                                                                                                                            ; 2       ;
; Add11~33                                                                                                                                                                                   ; 2       ;
; Add11~29                                                                                                                                                                                   ; 2       ;
; Add11~25                                                                                                                                                                                   ; 2       ;
; Add11~21                                                                                                                                                                                   ; 2       ;
; Add11~17                                                                                                                                                                                   ; 2       ;
; Add11~13                                                                                                                                                                                   ; 2       ;
; Add11~9                                                                                                                                                                                    ; 2       ;
; Add11~5                                                                                                                                                                                    ; 2       ;
; Add11~1                                                                                                                                                                                    ; 2       ;
; vga:u1|Add1~33                                                                                                                                                                             ; 2       ;
; vga:u1|Add1~29                                                                                                                                                                             ; 2       ;
; vga:u1|Add1~25                                                                                                                                                                             ; 2       ;
; vga:u1|Add1~13                                                                                                                                                                             ; 2       ;
; vga:u1|Add1~9                                                                                                                                                                              ; 2       ;
; vga:u1|Add1~5                                                                                                                                                                              ; 2       ;
; vga:u1|Add0~21                                                                                                                                                                             ; 2       ;
; vga:u1|Add0~9                                                                                                                                                                              ; 2       ;
; vga:u1|Add0~1                                                                                                                                                                              ; 2       ;
; vga:u1|Xpos[0]                                                                                                                                                                             ; 2       ;
; vga:u1|Xpos[3]                                                                                                                                                                             ; 2       ;
; vga:u1|Xpos[2]                                                                                                                                                                             ; 2       ;
; vga:u1|Xpos[1]                                                                                                                                                                             ; 2       ;
; vga:u1|Xpos[8]                                                                                                                                                                             ; 2       ;
; COLOR_CTRL.GETY~DUPLICATE                                                                                                                                                                  ; 1       ;
; BT656:u3|tv_buff[2][0]~DUPLICATE                                                                                                                                                           ; 1       ;
; BT656:u3|tv_buff[1][7]~DUPLICATE                                                                                                                                                           ; 1       ;
; BT656:u3|tv_buff[1][5]~DUPLICATE                                                                                                                                                           ; 1       ;
; BT656:u3|tv_buff[1][4]~DUPLICATE                                                                                                                                                           ; 1       ;
; BT656:u3|tv_buff[1][3]~DUPLICATE                                                                                                                                                           ; 1       ;
; BT656:u3|tv_buff[3][5]~DUPLICATE                                                                                                                                                           ; 1       ;
; BT656:u3|tv_buff[3][4]~DUPLICATE                                                                                                                                                           ; 1       ;
; TVADDR1GR_sync1[4]~DUPLICATE                                                                                                                                                               ; 1       ;
; TVADDR1GR_sync1[8]~DUPLICATE                                                                                                                                                               ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[9]~DUPLICATE                                                                                                ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[10]~DUPLICATE                                                                                               ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[12]~DUPLICATE                                                                                               ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|wr_address~DUPLICATE  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_next.000010000~DUPLICATE                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[37]~DUPLICATE ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[37]~DUPLICATE ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]~DUPLICATE                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]~DUPLICATE                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]~DUPLICATE                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[34]~DUPLICATE ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[33]~DUPLICATE ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[13]~DUPLICATE                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[41]~DUPLICATE ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[41]~DUPLICATE ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]~DUPLICATE                                                                                                   ; 1       ;
; vga:u1|Ypos[1]~DUPLICATE                                                                                                                                                                   ; 1       ;
; vga:u1|Ypos[2]~DUPLICATE                                                                                                                                                                   ; 1       ;
; vga:u1|Ypos[0]~DUPLICATE                                                                                                                                                                   ; 1       ;
; vga:u1|Ypos[5]~DUPLICATE                                                                                                                                                                   ; 1       ;
; offset[11]~feeder                                                                                                                                                                          ; 1       ;
; RAMSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]~feeder                                                  ; 1       ;
; RAMSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]~feeder                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                             ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                             ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                             ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                             ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                             ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                             ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                             ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                             ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                             ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                          ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                   ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                    ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                    ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                    ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIGSHIFTEN5                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIGSHIFTEN7                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIGSHIFTEN6                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFTENM                                                                                               ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_EXTSWITCHBUF                                                                                      ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_CLKOUT                                                                                            ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI7                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI6                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI5                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI4                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI3                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI2                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI1                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI0                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|fboutclk_wire[0]                                                                                                                      ; 1       ;
; TD_DATA[3]~input                                                                                                                                                                           ; 1       ;
; TD_DATA[2]~input                                                                                                                                                                           ; 1       ;
; TD_DATA[1]~input                                                                                                                                                                           ; 1       ;
; TD_DATA[6]~input                                                                                                                                                                           ; 1       ;
; TD_DATA[5]~input                                                                                                                                                                           ; 1       ;
; TD_DATA[7]~input                                                                                                                                                                           ; 1       ;
; TD_DATA[0]~input                                                                                                                                                                           ; 1       ;
; TD_DATA[4]~input                                                                                                                                                                           ; 1       ;
; CLOCK_50~input                                                                                                                                                                             ; 1       ;
; KEY[0]~input                                                                                                                                                                               ; 1       ;
; DRAM_DQ[7]~input                                                                                                                                                                           ; 1       ;
; DRAM_DQ[6]~input                                                                                                                                                                           ; 1       ;
; DRAM_DQ[5]~input                                                                                                                                                                           ; 1       ;
; DRAM_DQ[4]~input                                                                                                                                                                           ; 1       ;
; DRAM_DQ[3]~input                                                                                                                                                                           ; 1       ;
; DRAM_DQ[2]~input                                                                                                                                                                           ; 1       ;
; DRAM_DQ[1]~input                                                                                                                                                                           ; 1       ;
; DRAM_DQ[0]~input                                                                                                                                                                           ; 1       ;
; RAMADDR2_bin[6]~_wirecell                                                                                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[3]~18                                                                                                       ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[0]~11                                                                                                       ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[1]~10                                                                                                       ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[2]~9                                                                                                        ; 1       ;
; COLOR_CTRL~7                                                                                                                                                                               ; 1       ;
; BT656:u3|Selector17~0                                                                                                                                                                      ; 1       ;
; STATE_FLAG~0                                                                                                                                                                               ; 1       ;
; COLOR_CTRL.GETCB                                                                                                                                                                           ; 1       ;
; BT656:u3|Selector16~0                                                                                                                                                                      ; 1       ;
; COLOR_CTRL~6                                                                                                                                                                               ; 1       ;
; BT656:u3|Selector15~0                                                                                                                                                                      ; 1       ;
; COLOR_CTRL.GETCR                                                                                                                                                                           ; 1       ;
; BT656:u3|Selector14~0                                                                                                                                                                      ; 1       ;
; Comp_Cr[7]                                                                                                                                                                                 ; 1       ;
; Comp_Cr[6]                                                                                                                                                                                 ; 1       ;
; Comp_Cr[5]                                                                                                                                                                                 ; 1       ;
; Comp_Cr[4]                                                                                                                                                                                 ; 1       ;
; Comp_Cr[3]                                                                                                                                                                                 ; 1       ;
; Comp_Cr[2]                                                                                                                                                                                 ; 1       ;
; Comp_Cr[1]                                                                                                                                                                                 ; 1       ;
; Comp_Cr[0]                                                                                                                                                                                 ; 1       ;
; BT656:u3|tv_buff[4][7]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[4][6]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[4][5]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[4][4]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[4][3]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[4][2]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[4][1]                                                                                                                                                                     ; 1       ;
; BT656:u3|Selector0~0                                                                                                                                                                       ; 1       ;
; BT656:u3|tv_buff[4][0]                                                                                                                                                                     ; 1       ;
; validin                                                                                                                                                                                    ; 1       ;
; Comp_Y[7]                                                                                                                                                                                  ; 1       ;
; Comp_Y[6]                                                                                                                                                                                  ; 1       ;
; Comp_Y[5]                                                                                                                                                                                  ; 1       ;
; Comp_Y[4]                                                                                                                                                                                  ; 1       ;
; YCrCb_to_RGB:u2|Temp_CrR2[4]                                                                                                                                                               ; 1       ;
; Comp_Y[3]                                                                                                                                                                                  ; 1       ;
; YCrCb_to_RGB:u2|Temp_CrR2[3]                                                                                                                                                               ; 1       ;
; Comp_Y[2]                                                                                                                                                                                  ; 1       ;
; YCrCb_to_RGB:u2|Temp_CrR2[2]                                                                                                                                                               ; 1       ;
; Comp_Y[1]                                                                                                                                                                                  ; 1       ;
; YCrCb_to_RGB:u2|Temp_CrR2[1]                                                                                                                                                               ; 1       ;
; Comp_Y[0]                                                                                                                                                                                  ; 1       ;
; YCrCb_to_RGB:u2|Temp_CrR2[0]                                                                                                                                                               ; 1       ;
; YCrCb_to_RGB:u2|EN0                                                                                                                                                                        ; 1       ;
; YCrCb_to_RGB:u2|EN1                                                                                                                                                                        ; 1       ;
; YCrCb_to_RGB:u2|Rv[7]                                                                                                                                                                      ; 1       ;
; YCrCb_to_RGB:u2|Rv[6]                                                                                                                                                                      ; 1       ;
; YCrCb_to_RGB:u2|Rv[5]                                                                                                                                                                      ; 1       ;
; YCrCb_to_RGB:u2|Rv[4]                                                                                                                                                                      ; 1       ;
; YCrCb_to_RGB:u2|Rv[3]                                                                                                                                                                      ; 1       ;
; YCrCb_to_RGB:u2|Rv[2]                                                                                                                                                                      ; 1       ;
; YCrCb_to_RGB:u2|Rv[1]                                                                                                                                                                      ; 1       ;
; YCrCb_to_RGB:u2|Rv[0]                                                                                                                                                                      ; 1       ;
; YCrCb_to_RGB:u2|EN2                                                                                                                                                                        ; 1       ;
; BT656:u3|Selector11~1                                                                                                                                                                      ; 1       ;
; BT656:u3|Selector11~0                                                                                                                                                                      ; 1       ;
; BT656:u3|Selector8~1                                                                                                                                                                       ; 1       ;
; BT656:u3|Selector7~0                                                                                                                                                                       ; 1       ;
; BT656:u3|Selector4~1                                                                                                                                                                       ; 1       ;
; BT656:u3|Selector2~0                                                                                                                                                                       ; 1       ;
; BT656:u3|Selector3~0                                                                                                                                                                       ; 1       ;
; BT656:u3|Selector1~0                                                                                                                                                                       ; 1       ;
; BT656:u3|Selector10~1                                                                                                                                                                      ; 1       ;
; BT656:u3|Selector9~16                                                                                                                                                                      ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Equal4~0                                                                                                                    ; 1       ;
; YCrCb_to_RGB:u2|R[7]                                                                                                                                                                       ; 1       ;
; YCrCb_to_RGB:u2|R[6]                                                                                                                                                                       ; 1       ;
; YCrCb_to_RGB:u2|R[5]                                                                                                                                                                       ; 1       ;
; YCrCb_to_RGB:u2|R[4]                                                                                                                                                                       ; 1       ;
; YCrCb_to_RGB:u2|R[3]                                                                                                                                                                       ; 1       ;
; YCrCb_to_RGB:u2|R[2]                                                                                                                                                                       ; 1       ;
; YCrCb_to_RGB:u2|R[1]                                                                                                                                                                       ; 1       ;
; LessThan0~0                                                                                                                                                                                ; 1       ;
; YCrCb_to_RGB:u2|R[0]                                                                                                                                                                       ; 1       ;
; BT656:u3|Selector9~9                                                                                                                                                                       ; 1       ;
; BT656:u3|Selector9~7                                                                                                                                                                       ; 1       ;
; BT656:u3|process_0~11                                                                                                                                                                      ; 1       ;
; BT656:u3|Selector9~6                                                                                                                                                                       ; 1       ;
; BT656:u3|Selector9~5                                                                                                                                                                       ; 1       ;
; gray~23                                                                                                                                                                                    ; 1       ;
; gray~22                                                                                                                                                                                    ; 1       ;
; gray~21                                                                                                                                                                                    ; 1       ;
; gray~20                                                                                                                                                                                    ; 1       ;
; gray~19                                                                                                                                                                                    ; 1       ;
; gray~18                                                                                                                                                                                    ; 1       ;
; gray~17                                                                                                                                                                                    ; 1       ;
; gray~16                                                                                                                                                                                    ; 1       ;
; gray~15                                                                                                                                                                                    ; 1       ;
; gray~14                                                                                                                                                                                    ; 1       ;
; gray~13                                                                                                                                                                                    ; 1       ;
; gray~12                                                                                                                                                                                    ; 1       ;
; gray~11                                                                                                                                                                                    ; 1       ;
; gray~10                                                                                                                                                                                    ; 1       ;
; gray~9                                                                                                                                                                                     ; 1       ;
; gray~8                                                                                                                                                                                     ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|rd_valid[0]                                                                                                                 ; 1       ;
; TVIN1[7]                                                                                                                                                                                   ; 1       ;
; TVIN1[6]                                                                                                                                                                                   ; 1       ;
; TVIN1[5]                                                                                                                                                                                   ; 1       ;
; TVIN1[4]                                                                                                                                                                                   ; 1       ;
; TVIN1[3]                                                                                                                                                                                   ; 1       ;
; TVIN1[2]                                                                                                                                                                                   ; 1       ;
; TVIN1[1]                                                                                                                                                                                   ; 1       ;
; Selector32~0                                                                                                                                                                               ; 1       ;
; Selector33~0                                                                                                                                                                               ; 1       ;
; Selector34~0                                                                                                                                                                               ; 1       ;
; Selector35~0                                                                                                                                                                               ; 1       ;
; Selector36~6                                                                                                                                                                               ; 1       ;
; Selector37~0                                                                                                                                                                               ; 1       ;
; Selector38~0                                                                                                                                                                               ; 1       ;
; Selector39~0                                                                                                                                                                               ; 1       ;
; Selector40~0                                                                                                                                                                               ; 1       ;
; TVIN1[0]                                                                                                                                                                                   ; 1       ;
; BT656:u3|Selector26~0                                                                                                                                                                      ; 1       ;
; BT656:u3|tv_buff[2][0]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[1][7]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[1][5]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[1][4]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[1][3]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[1][0]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[3][5]                                                                                                                                                                     ; 1       ;
; BT656:u3|tv_buff[3][4]                                                                                                                                                                     ; 1       ;
; process_3~1                                                                                                                                                                                ; 1       ;
; RAMADDR2GR[0]                                                                                                                                                                              ; 1       ;
; RAMADDR2GR[1]                                                                                                                                                                              ; 1       ;
; RAMADDR2GR[2]                                                                                                                                                                              ; 1       ;
; RAMADDR2GR[3]                                                                                                                                                                              ; 1       ;
; RAMADDR2GR[4]                                                                                                                                                                              ; 1       ;
; RAMADDR2GR[5]                                                                                                                                                                              ; 1       ;
; RAMADDR2GR[6]                                                                                                                                                                              ; 1       ;
; RAMADDR2GR[8]                                                                                                                                                                              ; 1       ;
; RAMADDR2GR[7]                                                                                                                                                                              ; 1       ;
; TVADDR1GR[0]                                                                                                                                                                               ; 1       ;
; TVADDR1GR[1]                                                                                                                                                                               ; 1       ;
; TVADDR1GR[2]                                                                                                                                                                               ; 1       ;
; TVADDR1GR[3]                                                                                                                                                                               ; 1       ;
; TVADDR1GR[4]                                                                                                                                                                               ; 1       ;
; TVADDR1GR[5]                                                                                                                                                                               ; 1       ;
; TVADDR1GR[6]                                                                                                                                                                               ; 1       ;
; TVADDR1GR[8]                                                                                                                                                                               ; 1       ;
; TVADDR1GR[7]                                                                                                                                                                               ; 1       ;
; TV_FLAG[0]                                                                                                                                                                                 ; 1       ;
; gray~7                                                                                                                                                                                     ; 1       ;
; gray~6                                                                                                                                                                                     ; 1       ;
; gray~5                                                                                                                                                                                     ; 1       ;
; gray~4                                                                                                                                                                                     ; 1       ;
; gray~3                                                                                                                                                                                     ; 1       ;
; gray~2                                                                                                                                                                                     ; 1       ;
; gray~1                                                                                                                                                                                     ; 1       ;
; gray~0                                                                                                                                                                                     ; 1       ;
; VGAFLAG~0                                                                                                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|rd_valid[1]                                                                                                                 ; 1       ;
; Selector36~4                                                                                                                                                                               ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[0]~3                                                                                                                ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector6~0                                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector5~0                                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector4~0                                                                                                                 ; 1       ;
; NEXTFRAME[0]                                                                                                                                                                               ; 1       ;
; RAMADDR2GR_sync0[0]                                                                                                                                                                        ; 1       ;
; RAMADDR2GR_sync0[1]                                                                                                                                                                        ; 1       ;
; RAMADDR2GR_sync0[2]                                                                                                                                                                        ; 1       ;
; RAMADDR2GR_sync0[3]                                                                                                                                                                        ; 1       ;
; RAMADDR2GR_sync0[4]                                                                                                                                                                        ; 1       ;
; RAMADDR2GR_sync0[5]                                                                                                                                                                        ; 1       ;
; RAMADDR2GR_sync0[6]                                                                                                                                                                        ; 1       ;
; RAMADDR2GR_sync0[8]                                                                                                                                                                        ; 1       ;
; RAMADDR2GR_sync0[7]                                                                                                                                                                        ; 1       ;
; LessThan4~0                                                                                                                                                                                ; 1       ;
; TVADDR1GR_sync0[0]                                                                                                                                                                         ; 1       ;
; TVADDR1GR_sync0[1]                                                                                                                                                                         ; 1       ;
; TVADDR1GR_sync0[2]                                                                                                                                                                         ; 1       ;
; TVADDR1GR_sync0[3]                                                                                                                                                                         ; 1       ;
; TVADDR1GR_sync0[5]                                                                                                                                                                         ; 1       ;
; TVADDR1GR_sync0[6]                                                                                                                                                                         ; 1       ;
; TVADDR1GR_sync0[7]                                                                                                                                                                         ; 1       ;
; TV_FLAG[1]                                                                                                                                                                                 ; 1       ;
; RAMADDR1GR[0]                                                                                                                                                                              ; 1       ;
; RAMADDR1GR[1]                                                                                                                                                                              ; 1       ;
; RAMADDR1GR[2]                                                                                                                                                                              ; 1       ;
; RAMADDR1GR[3]                                                                                                                                                                              ; 1       ;
; RAMADDR1GR[4]                                                                                                                                                                              ; 1       ;
; RAMADDR1GR[5]                                                                                                                                                                              ; 1       ;
; RAMADDR1GR[6]                                                                                                                                                                              ; 1       ;
; RAMADDR1GR[8]                                                                                                                                                                              ; 1       ;
; RAMADDR1GR[7]                                                                                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|rd_valid[2]                                                                                                                 ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector17~0                                                                                                                ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_next.000~0                                                                                                                ; 1       ;
; Selector111~0                                                                                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector18~0                                                                                                                ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector15~0                                                                                                                ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector14~0                                                                                                                ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[3]~2                                                                                                                ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Add2~0                                                                                                                      ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|Selector19~1                                                                                                                ; 1       ;
; Selector103~0                                                                                                                                                                              ; 1       ;
; Selector104~0                                                                                                                                                                              ; 1       ;
; Selector107~0                                                                                                                                                                              ; 1       ;
; Selector109~0                                                                                                                                                                              ; 1       ;
; BT656_ENDFRAME[1]                                                                                                                                                                          ; 1       ;
; NEXTFRAME[1]                                                                                                                                                                               ; 1       ;
; Selector70~1                                                                                                                                                                               ; 1       ;
; LessThan3~1                                                                                                                                                                                ; 1       ;
; Selector54~0                                                                                                                                                                               ; 1       ;
; Selector55~0                                                                                                                                                                               ; 1       ;
; Selector56~0                                                                                                                                                                               ; 1       ;
; Selector57~0                                                                                                                                                                               ; 1       ;
; Selector58~0                                                                                                                                                                               ; 1       ;
; Selector59~0                                                                                                                                                                               ; 1       ;
; binary~19                                                                                                                                                                                  ; 1       ;
; RAMADDR2GR_sync1[0]                                                                                                                                                                        ; 1       ;
; RAMADDR2GR_sync1[3]                                                                                                                                                                        ; 1       ;
; Selector51~0                                                                                                                                                                               ; 1       ;
; Selector52~0                                                                                                                                                                               ; 1       ;
; RAMFULL_POINTER[5]~0                                                                                                                                                                       ; 1       ;
; Selector53~0                                                                                                                                                                               ; 1       ;
; binary~17                                                                                                                                                                                  ; 1       ;
; BUFF_CTRL.ST2~1                                                                                                                                                                            ; 1       ;
; BUFF_CTRL.ST2~0                                                                                                                                                                            ; 1       ;
; Selector50~0                                                                                                                                                                               ; 1       ;
; Equal2~3                                                                                                                                                                                   ; 1       ;
; Equal2~2                                                                                                                                                                                   ; 1       ;
; Equal2~1                                                                                                                                                                                   ; 1       ;
; Equal2~0                                                                                                                                                                                   ; 1       ;
; binary~15                                                                                                                                                                                  ; 1       ;
; binary~14                                                                                                                                                                                  ; 1       ;
; binary~13                                                                                                                                                                                  ; 1       ;
; binary~12                                                                                                                                                                                  ; 1       ;
; binary~11                                                                                                                                                                                  ; 1       ;
; TVADDR1GR_sync1[0]                                                                                                                                                                         ; 1       ;
; TVADDR1GR_sync1[3]                                                                                                                                                                         ; 1       ;
; TVADDR1GR_sync1[4]                                                                                                                                                                         ; 1       ;
; binary~9                                                                                                                                                                                   ; 1       ;
; Selector3~0                                                                                                                                                                                ; 1       ;
; Selector2~1                                                                                                                                                                                ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[0]~11                                                                                                               ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_count[0]~10                                                                                                               ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                                  ; 1       ;
; RAMADDR1GR_sync0[0]                                                                                                                                                                        ; 1       ;
; RAMADDR1GR_sync0[1]                                                                                                                                                                        ; 1       ;
; RAMADDR1GR_sync0[2]                                                                                                                                                                        ; 1       ;
; RAMADDR1GR_sync0[3]                                                                                                                                                                        ; 1       ;
; RAMADDR1GR_sync0[4]                                                                                                                                                                        ; 1       ;
; RAMADDR1GR_sync0[5]                                                                                                                                                                        ; 1       ;
; RAMADDR1GR_sync0[6]                                                                                                                                                                        ; 1       ;
; RAMADDR1GR_sync0[8]                                                                                                                                                                        ; 1       ;
; RAMADDR1GR_sync0[7]                                                                                                                                                                        ; 1       ;
; VGAFLAG[1]                                                                                                                                                                                 ; 1       ;
; vga:u1|Equal1~0                                                                                                                                                                            ; 1       ;
; LessThan5~0                                                                                                                                                                                ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                                  ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_data[7]                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[7]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[7]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_data[6]                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[6]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[6]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_data[5]                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[5]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[5]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_data[4]                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[4]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[4]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_data[3]                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[3]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[3]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_data[2]                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[2]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[2]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_data[1]                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[1]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[1]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_data[0]                                                                                                              ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[0]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[0]            ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter~7                                                                                                           ; 1       ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter~6                                                                                                           ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                            ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+-----------------------+
; true_dual_port_ram_dual_clock:u4|altsyncram:ram_rtl_0|altsyncram_4gi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None ; M10K_X26_Y29_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; true_dual_port_ram_dual_clock:u5|altsyncram:ram_rtl_0|altsyncram_4gi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None ; M10K_X26_Y9_N0  ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 9x9     ; 1           ; 3.00                ; 261               ;
; DSP Block           ; 1           ; --                  ; 87                ;
; DSP 27-bit Element  ; 1           ; 1.00                ; 87                ;
; Unsigned Multiplier ; 1           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 1,466 / 289,320 ( < 1 % ) ;
; C12 interconnects                           ; 106 / 13,420 ( < 1 % )    ;
; C2 interconnects                            ; 565 / 119,108 ( < 1 % )   ;
; C4 interconnects                            ; 539 / 56,300 ( < 1 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 228 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 5 / 16 ( 31 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 381 / 84,580 ( < 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 62 / 12,676 ( < 1 % )     ;
; R14/C12 interconnect drivers                ; 144 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 641 / 130,992 ( < 1 % )   ;
; R6 interconnects                            ; 713 / 266,960 ( < 1 % )   ;
; Spine clocks                                ; 15 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 105       ; 35           ; 105       ; 0            ; 0            ; 105       ; 105       ; 0            ; 105       ; 105       ; 0            ; 79           ; 0            ; 0            ; 0            ; 0            ; 79           ; 0            ; 0            ; 0            ; 0            ; 79           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 70           ; 0         ; 105          ; 105          ; 0         ; 0         ; 105          ; 0         ; 0         ; 105          ; 26           ; 105          ; 105          ; 105          ; 105          ; 26           ; 105          ; 105          ; 105          ; 105          ; 26           ; 105          ; 105          ; 105          ; 105          ; 105          ; 105          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_HS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_VS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_RESET_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                         ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; Source Clock(s)                                                 ; Destination Clock(s)                                            ; Delay Added in ns ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 72.7              ;
; TD_CLK27                                                        ; u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 56.7              ;
; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 10.8              ;
; u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 9.5               ;
; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 8.3               ;
; TD_CLK27                                                        ; TD_CLK27                                                        ; 8.0               ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                  ; Destination Register                                                                                                                                                            ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; TVADDR1GR[8]                                                                                                                                                                     ; TVADDR1GR_sync0[8]                                                                                                                                                              ; 5.199             ;
; TV_FLAG[0]                                                                                                                                                                       ; TV_FLAG[1]                                                                                                                                                                      ; 5.199             ;
; TVADDR1GR[0]                                                                                                                                                                     ; TVADDR1GR_sync0[0]                                                                                                                                                              ; 5.198             ;
; TVADDR1GR[6]                                                                                                                                                                     ; TVADDR1GR_sync0[6]                                                                                                                                                              ; 5.198             ;
; TVADDR1GR[4]                                                                                                                                                                     ; TVADDR1GR_sync0[4]                                                                                                                                                              ; 5.198             ;
; TVADDR1GR[2]                                                                                                                                                                     ; TVADDR1GR_sync0[2]                                                                                                                                                              ; 5.198             ;
; TVADDR1GR[3]                                                                                                                                                                     ; TVADDR1GR_sync0[3]                                                                                                                                                              ; 5.186             ;
; TVADDR1GR[1]                                                                                                                                                                     ; TVADDR1GR_sync0[1]                                                                                                                                                              ; 5.185             ;
; BT656:u3|endfrm                                                                                                                                                                  ; BT656_ENDFRAME[1]                                                                                                                                                               ; 5.124             ;
; TVADDR1GR[5]                                                                                                                                                                     ; TVADDR1GR_sync0[5]                                                                                                                                                              ; 5.031             ;
; TVADDR1GR[7]                                                                                                                                                                     ; TVADDR1GR_sync0[7]                                                                                                                                                              ; 4.992             ;
; RAMADDR2GR[3]                                                                                                                                                                    ; RAMADDR2GR_sync0[3]                                                                                                                                                             ; 1.160             ;
; RAMADDR2GR[4]                                                                                                                                                                    ; RAMADDR2GR_sync0[4]                                                                                                                                                             ; 1.149             ;
; NEXTFRAME[0]                                                                                                                                                                     ; NEXTFRAME[1]                                                                                                                                                                    ; 1.145             ;
; RAMADDR2GR[2]                                                                                                                                                                    ; RAMADDR2GR_sync0[2]                                                                                                                                                             ; 1.137             ;
; RAMADDR2GR[5]                                                                                                                                                                    ; RAMADDR2GR_sync0[5]                                                                                                                                                             ; 1.136             ;
; RAMADDR2GR[7]                                                                                                                                                                    ; RAMADDR2GR_sync0[7]                                                                                                                                                             ; 1.136             ;
; RAMADDR2GR[8]                                                                                                                                                                    ; RAMADDR2GR_sync0[8]                                                                                                                                                             ; 0.997             ;
; VGAFLAG[0]                                                                                                                                                                       ; VGAFLAG[1]                                                                                                                                                                      ; 0.988             ;
; RAMADDR2GR[0]                                                                                                                                                                    ; RAMADDR2GR_sync0[0]                                                                                                                                                             ; 0.986             ;
; RAMADDR2GR[1]                                                                                                                                                                    ; RAMADDR2GR_sync0[1]                                                                                                                                                             ; 0.986             ;
; RAMADDR2GR[6]                                                                                                                                                                    ; RAMADDR2GR_sync0[6]                                                                                                                                                             ; 0.983             ;
; RAMADDR1GR[1]                                                                                                                                                                    ; RAMADDR1GR_sync0[1]                                                                                                                                                             ; 0.974             ;
; RAMADDR1GR[7]                                                                                                                                                                    ; RAMADDR1GR_sync0[7]                                                                                                                                                             ; 0.971             ;
; RAMADDR1GR[8]                                                                                                                                                                    ; RAMADDR1GR_sync0[8]                                                                                                                                                             ; 0.971             ;
; RAMADDR1GR[6]                                                                                                                                                                    ; RAMADDR1GR_sync0[6]                                                                                                                                                             ; 0.971             ;
; RAMADDR1GR[2]                                                                                                                                                                    ; RAMADDR1GR_sync0[2]                                                                                                                                                             ; 0.962             ;
; RAMADDR1GR[3]                                                                                                                                                                    ; RAMADDR1GR_sync0[3]                                                                                                                                                             ; 0.957             ;
; RAMADDR1GR[4]                                                                                                                                                                    ; RAMADDR1GR_sync0[4]                                                                                                                                                             ; 0.957             ;
; RAMADDR1GR[5]                                                                                                                                                                    ; RAMADDR1GR_sync0[5]                                                                                                                                                             ; 0.957             ;
; RAMADDR1GR[0]                                                                                                                                                                    ; RAMADDR1GR_sync0[0]                                                                                                                                                             ; 0.814             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[0]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.681             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[39] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000                                                                                                ; 0.661             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[8]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.655             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[2]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.624             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[39] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000                                                                                                ; 0.596             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[1]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.588             ;
; TVADDR1GR_sync1[7]                                                                                                                                                               ; TVADDR1_bin[0]                                                                                                                                                                  ; 0.571             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[13]                                                                                               ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.457             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[12]                                                                                               ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.457             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[11]                                                                                               ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.457             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[10]                                                                                               ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.457             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[9]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.457             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[0]  ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[1] ; 0.430             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.427             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[6]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.427             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[5]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.427             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[4]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.427             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[3]                                                                                                ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                               ; 0.427             ;
; BUFF_CTRL.ST0                                                                                                                                                                    ; BUFF_CTRL.ST1                                                                                                                                                                   ; 0.423             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[29] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[11]                                                                                                  ; 0.422             ;
; Comp_Y[3]                                                                                                                                                                        ; YCrCb_to_RGB:u2|Rv[7]                                                                                                                                                           ; 0.422             ;
; Comp_Y[1]                                                                                                                                                                        ; YCrCb_to_RGB:u2|Rv[7]                                                                                                                                                           ; 0.422             ;
; Comp_Y[4]                                                                                                                                                                        ; YCrCb_to_RGB:u2|Rv[7]                                                                                                                                                           ; 0.421             ;
; Comp_Y[2]                                                                                                                                                                        ; YCrCb_to_RGB:u2|Rv[7]                                                                                                                                                           ; 0.421             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[35] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                  ; 0.421             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[7]  ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                           ; 0.420             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.010                                                                                                       ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.011                                                                                                      ; 0.417             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                       ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                         ; 0.411             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                  ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.010000000                                                                                                ; 0.410             ;
; BUFF_CTRL.ST1                                                                                                                                                                    ; BUFF_CTRL.ST2                                                                                                                                                                   ; 0.408             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                         ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                         ; 0.408             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.011                                                                                                       ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[3]                                                                                                       ; 0.405             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                          ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                         ; 0.401             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                         ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                        ; 0.401             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                        ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                      ; 0.401             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                        ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                       ; 0.401             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[26] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[8]                                                                                                   ; 0.400             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entries[1]  ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|wr_address ; 0.399             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|rd_address  ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                                                                                                        ; 0.396             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                         ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_refs[2]                                                                                                        ; 0.389             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.001                                                                                                       ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                         ; 0.387             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[7]  ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                           ; 0.387             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[3]  ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                           ; 0.386             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                       ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.011                                                                                                      ; 0.383             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                               ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                  ; 0.381             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                        ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                       ; 0.378             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                              ; 0.378             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000                                                                                                 ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                            ; 0.377             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                             ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|rd_valid[0]                                                                                                      ; 0.377             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[34] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[16]                                                                                                  ; 0.376             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[40] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                  ; 0.374             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                   ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                            ; 0.373             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                             ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|rd_valid[0]                                                                                                      ; 0.373             ;
; NEXTFRAME[2]                                                                                                                                                                     ; BUFF_CTRL.ST2                                                                                                                                                                   ; 0.373             ;
; TV_FLAG[2]                                                                                                                                                                       ; BUFF_CTRL.ST2                                                                                                                                                                   ; 0.373             ;
; BUFF_CTRL.ST2                                                                                                                                                                    ; BUFF_CTRL.ST2                                                                                                                                                                   ; 0.373             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_next.111                                                                                                        ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                      ; 0.373             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[1]  ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                           ; 0.372             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[34] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[16]                                                                                                  ; 0.372             ;
; offset[11]                                                                                                                                                                       ; SDRAM_ADDR2[17]                                                                                                                                                                 ; 0.370             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[0]  ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                           ; 0.370             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[40] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                  ; 0.370             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                       ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                         ; 0.369             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[19] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[1]                                                                                                   ; 0.368             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_0[36] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]                                                                                                  ; 0.368             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|RAMSYS_new_sdram_controller_0_input_efifo_module:the_RAMSYS_new_sdram_controller_0_input_efifo_module|entry_1[36] ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]                                                                                                  ; 0.366             ;
; vga:u1|VGA_FRAMESTART                                                                                                                                                            ; VGABEGIN                                                                                                                                                                        ; 0.366             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|active_data[0]                                                                                                    ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                           ; 0.364             ;
; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                             ; RAMSYS:u0|RAMSYS_new_sdram_controller_0:new_sdram_controller_0|rd_valid[0]                                                                                                      ; 0.362             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "SDRAM"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 117 fanout uses global clock CLKCTRL_G4
    Info (11162): RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G6
    Info (11162): RAMSYS:u0|RAMSYS_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 439 fanout uses global clock CLKCTRL_G5
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): TD_CLK27~inputCLKENA0 with 154 fanout uses global clock CLKCTRL_G15
    Info (11162): CLOCK_50~inputCLKENA0 with 3 fanout uses global clock CLKCTRL_G7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332104): Reading SDC File: 'c:/users/antonio/desktop/fpga-soc/ccd_vid/db/ip/ramsys/submodules/altera_reset_controller.sdc'
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 5 registers into blocks of type DSP block
    Extra Info (176218): Packed 8 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 43 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 26 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:26
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:20
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Antonio/Desktop/FPGA-SOC/CCD_VID/output_files/SDRAM.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 143 warnings
    Info: Peak virtual memory: 2199 megabytes
    Info: Processing ended: Sun May 10 23:28:40 2015
    Info: Elapsed time: 00:02:16
    Info: Total CPU time (on all processors): 00:02:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Antonio/Desktop/FPGA-SOC/CCD_VID/output_files/SDRAM.fit.smsg.


