module prob(n9 n10 n11 n1 n2 n3 n4)
  output n9 1 n10 0 n11 0
  input n1 1 n2 0 n3 0 n4 1
  wire n5 1 n6 1 n7 1 n8 0

  XOR2 g1 n9 n1 n2
  NAND2 g2 n5 n1 n2
  XOR2 g3 n6 n3 n4
  NAND2 g4 n7 n3 n4
  XOR2 g5 n10 n5 n6
  NAND2 g6 n8 n5 n6
  NOR2 g7 n11 n8 n7
endmodule