
`include "defines.v"

// å°†è¯‘ç ç»“æžœå‘æ‰§è¡Œæ¨¡å—ä¼ é??
module id_ex(

    input wire clk,
    input wire rst,

    input wire[`InstBus] inst_i,            // æŒ‡ä»¤å†…å®¹
    input wire[`InstAddrBus] inst_addr_i,   // æŒ‡ä»¤åœ°å€
    input wire reg_we_i,                    // å†™é?šç”¨å¯„å­˜å™¨æ ‡å¿?
    input wire[`RegAddrBus] reg_waddr_i,    // å†™é?šç”¨å¯„å­˜å™¨åœ°å?
    input wire[`RegBus] reg1_rdata_i,       // é€šç”¨å¯„å­˜å™?1è¯»æ•°æ?
    input wire[`RegBus] reg2_rdata_i,       // é€šç”¨å¯„å­˜å™?2è¯»æ•°æ?
    // input wire csr_we_i,                    // å†™CSRå¯„å­˜å™¨æ ‡å¿?
    // input wire[`MemAddrBus] csr_waddr_i,    // å†™CSRå¯„å­˜å™¨åœ°å?
    // input wire[`RegBus] csr_rdata_i,        // CSRå¯„å­˜å™¨è¯»æ•°æ®
    input wire[`MemAddrBus] op1_i,
    input wire[`MemAddrBus] op2_i,
    input wire[`MemAddrBus] op1_jump_i,
    input wire[`MemAddrBus] op2_jump_i,

    input wire[`Hold_Flag_Bus] hold_flag_i, // æµæ°´çº¿æš‚åœæ ‡å¿?

    output wire[`MemAddrBus] op1_o,
    output wire[`MemAddrBus] op2_o,
    output wire[`MemAddrBus] op1_jump_o,
    output wire[`MemAddrBus] op2_jump_o,
    output wire[`InstBus] inst_o,            // æŒ‡ä»¤å†…å®¹
    output wire[`InstAddrBus] inst_addr_o,   // æŒ‡ä»¤åœ°å€
    output wire reg_we_o,                    // å†™é?šç”¨å¯„å­˜å™¨æ ‡å¿?
    output wire[`RegAddrBus] reg_waddr_o,    // å†™é?šç”¨å¯„å­˜å™¨åœ°å?
    output wire[`RegBus] reg1_rdata_o,       // é€šç”¨å¯„å­˜å™?1è¯»æ•°æ?
    output wire[`RegBus] reg2_rdata_o       // é€šç”¨å¯„å­˜å™?2è¯»æ•°æ?
    // output wire csr_we_o,                    // å†™CSRå¯„å­˜å™¨æ ‡å¿?
    // output wire[`MemAddrBus] csr_waddr_o,    // å†™CSRå¯„å­˜å™¨åœ°å?
    // output wire[`RegBus] csr_rdata_o         // CSRå¯„å­˜å™¨è¯»æ•°æ®

    );

    wire hold_en = (hold_flag_i >= `Hold_Id);

    wire[`InstBus] inst;
    gen_pipe_dff #(32) inst_ff(clk, rst, hold_en, `INST_NOP, inst_i, inst);
    assign inst_o = inst;

    wire[`InstAddrBus] inst_addr;
    gen_pipe_dff #(32) inst_addr_ff(clk, rst, hold_en, `ZeroWord, inst_addr_i, inst_addr);
    assign inst_addr_o = inst_addr;

    wire reg_we;
    gen_pipe_dff #(1) reg_we_ff(clk, rst, hold_en, `WriteDisable, reg_we_i, reg_we);
    assign reg_we_o = reg_we;

    wire[`RegAddrBus] reg_waddr;
    gen_pipe_dff #(5) reg_waddr_ff(clk, rst, hold_en, `ZeroReg, reg_waddr_i, reg_waddr);
    assign reg_waddr_o = reg_waddr;

    wire[`RegBus] reg1_rdata;
    gen_pipe_dff #(32) reg1_rdata_ff(clk, rst, hold_en, `ZeroWord, reg1_rdata_i, reg1_rdata);
    assign reg1_rdata_o = reg1_rdata;

    wire[`RegBus] reg2_rdata;
    gen_pipe_dff #(32) reg2_rdata_ff(clk, rst, hold_en, `ZeroWord, reg2_rdata_i, reg2_rdata);
    assign reg2_rdata_o = reg2_rdata;

    // wire csr_we;
    // gen_pipe_dff #(1) csr_we_ff(clk, rst, hold_en, `WriteDisable, csr_we_i, csr_we);
    // assign csr_we_o = csr_we;

    // wire[`MemAddrBus] csr_waddr;
    // gen_pipe_dff #(32) csr_waddr_ff(clk, rst, hold_en, `ZeroWord, csr_waddr_i, csr_waddr);
    // assign csr_waddr_o = csr_waddr;

    // wire[`RegBus] csr_rdata;
    // gen_pipe_dff #(32) csr_rdata_ff(clk, rst, hold_en, `ZeroWord, csr_rdata_i, csr_rdata);
    // assign csr_rdata_o = csr_rdata;

    wire[`MemAddrBus] op1;
    gen_pipe_dff #(32) op1_ff(clk, rst, hold_en, `ZeroWord, op1_i, op1);
    assign op1_o = op1;

    wire[`MemAddrBus] op2;
    gen_pipe_dff #(32) op2_ff(clk, rst, hold_en, `ZeroWord, op2_i, op2);
    assign op2_o = op2;

    wire[`MemAddrBus] op1_jump;
    gen_pipe_dff #(32) op1_jump_ff(clk, rst, hold_en, `ZeroWord, op1_jump_i, op1_jump);
    assign op1_jump_o = op1_jump;

    wire[`MemAddrBus] op2_jump;
    gen_pipe_dff #(32) op2_jump_ff(clk, rst, hold_en, `ZeroWord, op2_jump_i, op2_jump);
    assign op2_jump_o = op2_jump;

endmodule
