# 多核论文阅读

## 相关研究

指令miss和BTB miss导致的前端stall是引起处理器性能降低的主要原因，指令预取是突破上述miss导致前端性能瓶颈的主要途径。

- sequential prefetcher 顺序预取器
  - 启用后会发送一些后续block的预取请求
  - 在处理miss较多情况下效率较低
- Discontinuity prefetcher 间断预取器
  - 在顺序预取器基础上进一步改进，用以减少顺序预取器未能处理的miss
  - 间断预取器记录L1i Cache miss的情况下的程序控制流不连续性
  - 但是其lookahead前瞻性是有限的
- Temporal Prefetcher 暂存预取器
  - 目前大多数先进的预取器机制都基于此
  - 原理：基于每一个过去的miss/access记录来预测未来情况
  - 这种做法解决了大多数miss问题，但是由于服务器载荷中指令数量巨大，通常会增大area overhead存储空间开销
- BTB-directed (fetch-directed) Prefetcher BTB/预取导向的预取器
  - BTB Branch-Target-Buffer跳转目标缓冲区
  - Kumar等提出的Boomerang方法使用BTB遍历指令流，结合BTB识别分支指令，利用分支预测器来确定分支指令的目标，进而判断指令miss和BTB miss。但由于BTB miss 使得预取方案不能超前于当前现有的指令序列，而且BTB miss是预解码指令块计算得到的，因此对于指令数量很大的任务而言会失效，因为这类任务的BTB miss是十分频繁的，但却不能得到有效解决。
  - Kumar等对Boomerang方法进行改进，得到了Shootgun方法，他们将BTB分为三部分：C-BTB条件跳转、U-BTB无条件跳转、RIB返回指令，主要思路是将大部分BTB存储用于无条件跳转、BTB预填充用于条件跳转，此外在检测到一个U-BTB或RIB时，依赖跳转指令或其目标周围有效块的位向量进行预取。这种方法虽然降低了BTB miss，但并未从根本上解决该问题，仍不能发挥最大效能。
  - BTB-directed Prefetcher还需要对处理器前端进行大规模调整，实现难度大。
  - BTB-directed Prefetcher是在固定长度指令集下提出的概念，应对可变长度指令集时，若简单地进行长度扩展会导致overhead显著提升。

## 核心方法

### 动机

- L1i cache miss可以分为顺序性和间断性miss
  - 顺序性miss在空间上与最后访问的block相邻
    - 65-80%的L1i cache miss发生在最近访问block相邻的位置上，因此顺序性预取器有可能会解决大部分L1i cache miss
    - next-line NL只能cover 63%的顺序性miss（不包含间断性miss）
    - 为了cover全部的miss导致NL时效性差，由此使用NXL
    - 使用时效性评价指标CMAL可知N4L时效性最佳，可以达到88%的CMAL（coveredmemory access latency），该指标反映了从低级存储结构获取Cache所需周期数占预取过程的比例
    - 由N8L的CMAL降低的事实可知，NXL预取了大量无用的指令块，造成了性能损失
  - 间断性miss是由分支跳转指令造成的
- 使用简化的前端修改，实现一个低成本的指令和BTB预取器，使其在指令数目较大的任务负载上，能够取得更加的性能表现，此外，实现的预取方案要在可变长指令集上使用最小的存储开销
- 为了实现这一目标，本文采用分治法，将miss分为三类：顺序miss、间断性miss和BTB miss，并分别为之提供一种预取器
  - 顺序miss：
    - 时效性和精确度之间的tradeoff
      - next-line prefetcher 时间性能差、效率低
      - 而next-4-line prefetcher 则不够精确，导致产生大量无用预取。
    - 解决方案：
      - 使用一个既简单又准确的预取器来判断接下来的4个block中哪一个会被访问
      - 只预取这些有效的block
  - 间断miss：
    - 传统算法：
      - 存储成本高
      - 预取无用、预取有限
    - 解决方案：
      - 不记录目标地址，而记录在Cache块中分支跳转指令的偏移量，并通过指令预解码分析出跳转目标
      - 使用低存储开销的部分标记tag表，解决传统算法中使用无tag表存储导致无用预取使得存储成本提高高的问题
      - 引入前瞻性序列提供足够的lookahead
  - BTB miss：
    - 传统算法
      - confluence 等
      - 只考虑固定长度ISA
    - 解决方案
      - 在confluence基础上进行改进
      - 每当访问到一个指令block，解码指令并判断是否是分支跳转指令，若是，则将被移入BTB预取buffer中来避免未来的BTB miss

### DIS+SN4L+BTB+可变长ISA处理

- 三种预取器组合并协同工作

- DIS
  - 每当分支指令导致非连续性miss时，使用DisTable记录分支指令的偏移量
  - 为简化DisTable，将其设计成了直接映射和部分标记partial tag的形式每一行含有：
    - 4位偏移量区分一个block内的16条指令
    - 4位Cache line的部分标志tag
  - 记录：每产生一个miss则解码最后两条指令，若是分支指令，则记录到DisTable
  - RLU：避免大量重复而不必要的缓存查找
    - 存储最近被处理器或预取器要求查找的最后8个block的地址
    - 每一次SN4L+Dis决定预取的候选项会进入RLU Queue进行查找
    - 未命中则会查找缓存
- SN4L
  - selective-N4L选择性的N4L：选择按顺序接下来的4个不再Cache中且上次预取有效的block，可直接预取到Cache中而无需预取缓冲区
  - SeqTable：
    - 存储已预取Cache block状态：1位顺序预取状态位，表示是否应该在顺序序列中被预取；所有项初始化为1:所有块初次应被预取
    -  1位预取位：表示当前访问的Cache是否是预取得到的
    - 4位局部预取状态位：减小了查询SeqTable开销
  - 每当访问Cache block，检查4位局部预取状态位，预取不在Cache中且可预取的块发起预取请求
  - 根据Cache访问的hit和miss、以及替换来更新SeqTable中各项的值
- BTB
  - 不改变BTB结构，使用基于PC程序计数器多BTB
  - 使用更激进的预取机制填充BTB预取buffer
  - 每当一个Cache block 在RLU中miss时，将其发送至预解码器
  - BTB和DIS可以共享一个预解码器，使两者可以同时运行
- 支持可变长ISA
  - SN4L
    - 不需要任何修改
  - Dis
    - 每个DisTable项中需要存储子节偏移量来代替指令偏移量，使预解码器可以获知间断分支跳转指令的其实地址
    - 对于64B Cache DisTable项存储需求从8位增加到10位，存储成本增加20%
  - BTB
    - DV-LLC
      - 使用动态虚拟化LLC（dynamically-virtualized LLC）在LLC中虚拟化BF（Branch-Footprint）
      - 模式1：传统LLC，即block-holder式LRU。当一个set不包含指令块时，所有way都是block-holders。
      - 模式2：BF-holder式LRU way。当一个指令块被插入到一个没有任何指令块的set时，移除一个LRU块。
      - 当cache set中所有指令块都被移除后，LRU way将回到block-holder mode
      - 为了区分上述两种模式，每个cache 块增加1个bit来进行判断

## 结论

处理器经常要处理的指令和BTB miss 将会导致指令执行不充分，进而导致性能损失。

- next-line prefetcher 现有可用的预取器 在处理miss较多情况下效率较低
- temporal instruction prefetcher 隐藏了指令miss的延迟 但有额外存储的元数据。
- BTB-directed 指令预取器 虽然开销较低，但是要对处理器前端进行大规模修改，而且对于指令数较多的任务而言，稳定性差。

因此本文提出的分治算法解决了上述处理器前端瓶颈。揭示了以下内容：

- N4L （next-4-line)预取器: 可以消除大多数连续的指令miss 但产生了大量无用预取指令
- 然而这些无用的预取指令是可被预测并移除的。
- 此外，由于跳转指令导致的不连续性，discontinuity预取器可以移除剩余的非连续性miss，减少了预取器的area overhead面积开销.
- 使用BTB预取器来减少BTB miss，减小了存储空间占用，并且提高了运行性能。