[rv32i_rv64i]

[rv32i_rv64i.r]
add = { opc = "01100", f3 = "000", f7 = "0000000" }
sub = { opc = "01100", f3 = "000", f7 = "0100000" }
sll = { opc = "01100", f3 = "001", f7 = "0000000" }
slt = { opc = "01100", f3 = "010", f7 = "0000000" }
sltu = { opc = "01100", f3 = "011", f7 = "0000000" }
xor = { opc = "01100", f3 = "100", f7 = "0000000" }
srl = { opc = "01100", f3 = "101", f7 = "0000000" }
sra = { opc = "01100", f3 = "101", f7 = "0100000" }
or = { opc = "01100", f3 = "110", f7 = "0000000" }
and = { opc = "01100", f3 = "111", f7 = "0000000" }
'sfence.vma' = { opc = "11100", f3 = "000", f7 = "0001001" }

[rv32i_rv64i.i]
addi = { opc = "00100", f3 = "000" }
slti = { opc = "00100", f3 = "010" }
sltiu = { opc = "00100", f3 = "011" }
xori = { opc = "00100", f3 = "100" }
ori = { opc = "00100", f3 = "110" }
andi = { opc = "00100", f3 = "111" }
slli = { opc = "00100", f3 = "001", special_match = "slli" }
srli = { opc = "00100", f3 = "101", special_match = "srli" }
srai = { opc = "00100", f3 = "101", special_match = "srai" }
lb = { opc = "00000", f3 = "000" }
lh = { opc = "00000", f3 = "001" }
lw = { opc = "00000", f3 = "010" }
lbu = { opc = "00000", f3 = "100" }
lhu = { opc = "00000", f3 = "101" }
jalr = { opc = "11001", f3 = "000" }
fence = { opc = "00011", f3 = "000" }
'fence.i' = { opc = "00011", f3 = "001" }
csrrw = { opc = "11100", f3 = "001" }
csrrs = { opc = "11100", f3 = "010" }
csrrc = { opc = "11100", f3 = "011" }
csrrwi = { opc = "11100", f3 = "101" }
csrrsi = { opc = "11100", f3 = "110" }
csrrci = { opc = "11100", f3 = "111" }
ecall = { opc = "11100", f3 = "000", imm = "000000000000" }
ebreak = { opc = "11100", f3 = "000", imm = "000000000001" }
uret = { opc = "11100", f3 = "000", imm = "000000000010" }
sret = { opc = "11100", f3 = "000", imm = "000100000010" }
mret = { opc = "11100", f3 = "000", imm = "001100000010" }
wfi = { opc = "11100", f3 = "000", imm = "000100000101" }

[rv32i_rv64i.s]
sb = { opc = "01000", f3 = "000" }
sh = { opc = "01000", f3 = "001" }
sw = { opc = "01000", f3 = "010" }

[rv32i_rv64i.b]
beq = { opc = "11000", f3 = "000" }
bne = { opc = "11000", f3 = "001" }
blt = { opc = "11000", f3 = "100" }
bge = { opc = "11000", f3 = "101" }
bltu = { opc = "11000", f3 = "110" }
bgeu = { opc = "11000", f3 = "111" }

[rv32i_rv64i.u]
lui = { opc = "01101" }
auipc = { opc = "00101" }

[rv32i_rv64i.j]
jal = { opc = "11011" }

[rv64i]

[rv64i.r]
addw = { opc = "01110", f3 = "000", f7 = "0000000" }
subw = { opc = "01110", f3 = "000", f7 = "0100000" }
sllw = { opc = "01110", f3 = "001", f7 = "0000000" }
srlw = { opc = "01110", f3 = "101", f7 = "0000000" }
sraw = { opc = "01110", f3 = "101", f7 = "0100000" }

[rv64i.i]
addiw = { opc = "00110", f3 = "000" }
slliw = { opc = "00110", f3 = "001", special_match = "slli" }
srliw = { opc = "00110", f3 = "101", special_match = "srli" }
sraiw = { opc = "00110", f3 = "101", special_match = "srai" }
lwu = { opc = "00000", f3 = "110" }
ld = { opc = "00000", f3 = "011" }

[rv64i.s]
sd = { opc = "01000", f3 = "011" }

[rv32m_rv64m]

[rv32m_rv64m.r]
mul = { opc = "01100", f3 = "000", f7 = "0000001" }
mulh = { opc = "01100", f3 = "001", f7 = "0000001" }
mulhsu = { opc = "01100", f3 = "010", f7 = "0000001" }
mulhu = { opc = "01100", f3 = "011", f7 = "0000001" }
div = { opc = "01100", f3 = "100", f7 = "0000001" }
divu = { opc = "01100", f3 = "101", f7 = "0000001" }
rem = { opc = "01100", f3 = "110", f7 = "0000001" }
remu = { opc = "01100", f3 = "111", f7 = "0000001" }

[rv64m]

[rv64m.r]
mulw = { opc = "01110", f3 = "000", f7 = "0000001" }
divw = { opc = "01110", f3 = "100", f7 = "0000001" }
divuw = { opc = "01110", f3 = "101", f7 = "0000001" }
remw = { opc = "01110", f3 = "110", f7 = "0000001" }
remuw = { opc = "01110", f3 = "111", f7 = "0000001" }
