text
"['\n6. 주요계약 및 연구개발활동\n가. 주요 계약\n보고서 제출일 현재 연결기업은 회사의 재무상태에 중요한 영향을 미치는 비정상적인 중요계약은 없습니다.\n※ 종속회사 인터플렉스의 주요 계약\n일 \xa0 \xa0 \xa0 \xa0시\n내 \xa0 \xa0 \xa0 \xa0 \xa0 \xa0용\n2018.12.27\n- 화하선로판(천진)유한공사 지분양도 계약- 화하선로판(천진)유한공사의 0.2%에 해당하는 지분(169,531,833원)을 (주)영풍에 양도함.- 본 계약에 따라 당사의 화하선로판(천진)유한공사의 지분율은 49.9%로 변동됨.- 본 계약으로 화하선로판(천진)유한공사는 (주)인터플렉스의 종속회사에서 제외됨.\xa0\n나. 연구개발활동의 개요당사는 연구개발 업무를 전담하는 연구개발센터를 운영하고 있습니다.(1) 연구개발 담당조직\r\n개발팀 조직도\n(2) 연구개발비용\n(단위: 천원)\n과 \xa0 \xa0 \xa0 목\n제52기 반기\n제51기\xa0\n제50기\xa0\n비 고\n재 \xa0 \xa0료 \xa0 \xa0 비\n1,322,838\n3,898,871\n2,610,102\n-\n인 \xa0 \xa0건 \xa0 \xa0 비\n2,647,658\n3,960,692\n4,044,520\n-\n위 탁 용 역 비\n77,898\n195,837\n156,581\n-\n기 \xa0 \xa0 \xa0 \xa0 \xa0 \xa0타\n630,438\n1,021,959\n1,142,508\n-\n연구개발비용 계\n4,678,832\n9,077,359\n7,953,711\n-\n연구개발비 / 매출액 비율[연구개발비용계÷당기매출액×100]\n0.70%\n0.57%\n0.56%\n-\n다. 연구개발 실적\n부문\n항목\n내용\n기대효과\nPCB 부문\nETS(Embedded Trace Substrate)\xa0\n기존 Core type substrate 대비해서 저비용으로 Fine pattern 및 박판 구현에 유리한 기술이며, 향후 Memory 또는 Non-memory 등 다양한 반도체 Substrate에 확대 적용될 것으로 기대됨.\nETS 또는 Buried Pattern이라고 불리는 기술이며, 최근 Wire bonding CSP 및 Flipchip CSP 등 다양한 반도체 고객들로 부터 개발요구가 증대되고 있음\nABF-SAP(Ajinomoto Build-up Film - Semi Additive Process)\nFine pattern과 High performance 구현을 위한 ABF 적용제품을 개발함으로써 가공시간을 단축시킬수 있을 뿐만 아니라 Flipchip CSP 등 다양한 제품군에 확대 적용 가능\nSAP, ABF-SAP등으로 불리우며, 기존공법으로 대응불가능한 fine pattern 과 박막화\n임베디드 캐패시터 PCB용 박막 고유전복합체소재 개발\n내장형 캐패시터에 적용 가능한 신소재 개발을 함으로써, 새로운 공법의 내장형 기판 생산 가능\n고유전 필름 소재를 사용한 Embedded PCB는 통상 Embedded PCB로 명칭되며, 세라믹 소자가 구현하지 못하는 박형 Embedded PCB를 구현가능하며, 유연성 부여도 가능할 것으로 기대됨.\nRigid-flex PCB 개발\n전자 기기의 고성능, 소형화에 따라 여러 기판 사이에 다량의 접속이 필요하게 되는데, 한정된 기기 공간을 최대한 활용하고 board 간 접속 신뢰도 향상을 위하여 rigid board 사이에flexible PCB를 결합함. 한정된 공간 속에 고집적 board 적용 가능 및 board 간 Noise 억제 및 높은 결합 신뢰성 확보\xa0\n일반적으로 굴곡성을 확보한 경성 PCB를 Rigid-Flex PCB 로 명칭 되며, Wearable device 및SSD등에 적용 중에 있음\nSemi Flex PCB 개발\n전자 기기의 고성능, 소형화에 따라 여러 기판 사이에 다량의 접속이 필요하게 되는데 한정된 기기 공간을 최대한 활용하고 board 간 접속 신뢰도 향상을 위하여 rigid board 사이에 flexible PCB을 결합 함. 기존 Rigid-flex 대비 Process 간소화 가능 및 원가 절감 가능\xa0\n일반적으로 Semi flex 또는 Rigid-Flex PCB로 명칭되며, SSD 및 전장용 제품에 적용 중에 있음\nCavity PCB 개발\n고사양/ 고용량 Data 처리시 소모전력 증가 및 과열을 방기하기 위한 Cooling 효과 및 Board 두께 감소 효과 가능함. 한정된 기기 공단을 부분 및 전체 Cavity 가공을 통한 공간을 최대한 활용가능하며, 열방출 효과에 따른 신뢰성 향상\n제품 적용시 Cavity PCB로 명칭 되며, module,SSD 및 전 제품에 적용 가능할 것으로 기대\n유연전극(FPCB)을 이용한 위장막 개발\n실외에서 위장색의 변화가 적고 전원이 없을 시에도 구현될 수 있는 군용 위장막을 개발하기 위한 국책과제. 위장색을 구현하기 위해 전자잉크 개발, 전자잉크를 보관, 보호할 수 있는 전자종이 개발, 전자종이에 전원인가 및 색을 구현할 수 있는 픽셀을 구현할 수 있는 유연전극(FPCB), 위장막 전체를 구동하기 위한 메인보드를 동시 개발하여, 완성된 전자 위장막을 개발하고 고신뢰성 및 원하는 색을 구현\xa0\n군용 위장막 적용 목적으로 우선 개발하며, 건축 인테리어나 생활 제품 디자인(신발, 가구)에 적용 가능하며, 전자종이라 명칭\nHole Filing 개발\n신뢰성 및 과열을 방기하기 위한 Cooling 효과 및 Laser via Hole에 대한 신뢰성 향상 효과 가능함 얇은 두께에 고단층 제품 구조에 대한 신뢰성 확보를 위한 기존 Laser Via Hole 방식을 PTH+Fill 도금을 통한 열 방출 효과 및 Via Crack에 대한 신뢰성 향상\n제품 적용시 Hole Filing 공법으로 명칭되며, module,SSD 및 전 제품에 적용 가능할 것으로 기대됨\nEtch Back 개발\nModule 연결 소켓에 단차를 주어 전기적 신호에 대한 노이즈 감소 효과 기대메모리 연결 소켓 과 Tab 단자 접전시 안정화를 위한 디자인 적용 통한 제품 안정성 향상\n제품 적용시 Etch Back 공법으로 명칭되며, Module,SSD,EL.1 제품에 적용 가능할 것으로 기대됨\nFCBGA 개발\n고집적 반도체 칩을 메인보드와 연결하기 위한 고집적 패키지 기판으로 반도체 칩과 패키지 기판을 Flip chip Bump로 연결하며, 전기 및 열적 특성을 향상 시킴\n\xa0고집적 패키지 기판으로 전기 신호 교환이 많은 CPU(중앙처리장치), GPU(그래픽 처리장치)에 주로 사용되는 고사양 제품이고 AI, 5G, 자동차, 서버, 네트워크용 등 다양한 응용처에서 수요가 급성장하고 있음\nAntenna on PCB 개발\n두개의 두께가 다른 Core와 층간 두께가 다른 불균형한 절연층을 가진 신규 구조의 안테나 제품 개발\n\xa05G 및 Antenna의 신규 시장 진입 확보하고 새로운 구조에 대한 기술력 확보\n반도체 부문\nFC wide boat 및 장비 개발\nUnit matrix 증가에 따른 원가 경쟁력 확보 및 이익 창출\n내부 공정 평가 완료 및 양산 적용 중.\n\xa0SIP Module 개발\n제품 확대에 따른 경쟁력 확보\n공정 평가 완료 및 Customer Sample 대응.\n\xa0Multi Chip Module Package 개발\n제품 확대에 따른 경쟁력 확보\n공정 평가 완료 및 양산 적용 중.\n\xa0Cu pillar + Non-SOP Package 개발\n130um 이하 Fine Pitch 경쟁력 확보\n공정 평가 완료 및 양산 적용 중.\n\xa0Hybrid Package 개발\n제품 확대에 따른 경쟁력 확보\n공정 평가 완료.\n\xa0Exposed MUF Package 개발\n제품 Line up 확대에 따른 경쟁력 확보\nQualification 완료 및 양산 중\n\xa07nm Silicon Node Package 개발\n제품 Line up 확대에 따른 경쟁력 확보\nQualification 완료 및 양산 중\n\xa090um fine pitched BOF 제품 개발\n미세 Bump pitched 제품 확대에 따른 경쟁력 확보 & 공정 수율 극대화\n공정 평가 완료 및 양산 적용 중.\n\xa0Dicing Saw Edge Die Uncut 개발\nWafer 최외곽 uncut 적용에 의한 edge die flying 문제 개선\n공정 평가 완료 및 양산 적용 중.\n\xa0Smartcard 용 지문 인식 제품 개발\nID 카드 / 보안 카드 시장 목적의 thin 지문 인식 제품 개발\n고객 신뢰도 평가 및 양산 승인 완료\n\xa0MCU 제품 개발\n지문 인식 control device로써 smartcard 탑재 목적\n고객 신뢰도 평가 및 양산 승인 완료\n\xa0Smartphone side key 지문 \xa0인식 제품 개발\nSlim/ narrow size 지문 인식 제품으로 smartphone의 측면 탑재\n고객 신뢰도 평가 및 양산 적용 중\n\xa0Ultrathin Optical 지문 센서 개발\nThin package 기술을 통해서 optical module 지문 센서의 두께를 낮출 수 있음\n공정 개발 및 샘플 개발 완료\n\xa0 eFBGA Max0.5T 개발\nThin PKG Max 0.5T개발에 따른 이익 창출\n내부 공정,신뢰성 평가 완료 및 양산 적용 중.\n\xa0Ultra Thin Wafer Packaging기술 개발\xa0\n5um DAF(die attach film)적용 개발을 통해 경쟁력 확보\n내부 공정,신뢰성 평가 완료 및 고객 Qualification pass.\nLow Depth Mark 기술 개발\nMax 35um Low Depth Mark 기술 개발을 통해 경쟁력 확보 및 이익 창출\n내부 공정 평가 완료 및 양산 적용 중.\n']"
