TimeQuest Timing Analyzer report for serial
Fri Sep 25 19:38:01 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'clkbaud8x'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clkbaud8x'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkbaud8x'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'clkbaud8x'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clkbaud8x'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Setup: 'clkbaud8x'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clkbaud8x'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; serial                                            ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }       ;
; clkbaud8x  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkbaud8x } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 200.04 MHz ; 200.04 MHz      ; clk        ;      ;
; 298.42 MHz ; 298.42 MHz      ; clkbaud8x  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk       ; -3.999 ; -123.148       ;
; clkbaud8x ; -2.351 ; -58.664        ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -2.336 ; -2.336        ;
; clkbaud8x ; 0.453  ; 0.000         ;
+-----------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clk       ; -3.000 ; -60.993                      ;
; clkbaud8x ; -1.487 ; -57.993                      ;
+-----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                          ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -3.999 ; cnt_delay[5]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.920      ;
; -3.999 ; cnt_delay[5]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.920      ;
; -3.999 ; cnt_delay[5]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.920      ;
; -3.999 ; cnt_delay[5]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.920      ;
; -3.999 ; cnt_delay[5]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.920      ;
; -3.999 ; cnt_delay[5]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.920      ;
; -3.999 ; cnt_delay[5]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.920      ;
; -3.999 ; cnt_delay[5]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.920      ;
; -3.992 ; cnt_delay[2]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.418      ;
; -3.992 ; cnt_delay[2]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.418      ;
; -3.992 ; cnt_delay[2]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.418      ;
; -3.992 ; cnt_delay[2]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.418      ;
; -3.992 ; cnt_delay[2]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.418      ;
; -3.992 ; cnt_delay[2]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.418      ;
; -3.992 ; cnt_delay[2]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.418      ;
; -3.992 ; cnt_delay[2]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.418      ;
; -3.990 ; cnt_delay[6]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.911      ;
; -3.990 ; cnt_delay[6]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.911      ;
; -3.990 ; cnt_delay[6]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.911      ;
; -3.990 ; cnt_delay[6]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.911      ;
; -3.990 ; cnt_delay[6]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.911      ;
; -3.990 ; cnt_delay[6]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.911      ;
; -3.990 ; cnt_delay[6]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.911      ;
; -3.990 ; cnt_delay[6]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.911      ;
; -3.840 ; cnt_delay[0]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.761      ;
; -3.840 ; cnt_delay[0]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.761      ;
; -3.840 ; cnt_delay[0]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.761      ;
; -3.840 ; cnt_delay[0]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.761      ;
; -3.840 ; cnt_delay[0]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.761      ;
; -3.840 ; cnt_delay[0]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.761      ;
; -3.840 ; cnt_delay[0]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.761      ;
; -3.840 ; cnt_delay[0]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.761      ;
; -3.832 ; cnt_delay[3]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.753      ;
; -3.832 ; cnt_delay[3]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.753      ;
; -3.832 ; cnt_delay[3]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.753      ;
; -3.832 ; cnt_delay[3]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.753      ;
; -3.832 ; cnt_delay[3]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.753      ;
; -3.832 ; cnt_delay[3]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.753      ;
; -3.832 ; cnt_delay[3]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.753      ;
; -3.832 ; cnt_delay[3]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.753      ;
; -3.777 ; cnt_delay[7]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.698      ;
; -3.777 ; cnt_delay[7]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.698      ;
; -3.777 ; cnt_delay[7]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.698      ;
; -3.777 ; cnt_delay[7]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.698      ;
; -3.777 ; cnt_delay[7]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.698      ;
; -3.777 ; cnt_delay[7]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.698      ;
; -3.777 ; cnt_delay[7]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.698      ;
; -3.777 ; cnt_delay[7]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.698      ;
; -3.665 ; cnt_delay[8]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.091      ;
; -3.665 ; cnt_delay[8]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.091      ;
; -3.665 ; cnt_delay[8]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.091      ;
; -3.665 ; cnt_delay[8]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.091      ;
; -3.665 ; cnt_delay[8]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.091      ;
; -3.665 ; cnt_delay[8]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.091      ;
; -3.665 ; cnt_delay[8]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.091      ;
; -3.665 ; cnt_delay[8]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.091      ;
; -3.643 ; cnt_delay[4]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.564      ;
; -3.643 ; cnt_delay[4]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.564      ;
; -3.643 ; cnt_delay[4]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.564      ;
; -3.643 ; cnt_delay[4]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.564      ;
; -3.643 ; cnt_delay[4]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.564      ;
; -3.643 ; cnt_delay[4]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.564      ;
; -3.643 ; cnt_delay[4]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.564      ;
; -3.643 ; cnt_delay[4]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.564      ;
; -3.633 ; cnt_delay[11] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.549      ;
; -3.633 ; cnt_delay[11] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.549      ;
; -3.633 ; cnt_delay[11] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.549      ;
; -3.633 ; cnt_delay[11] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.549      ;
; -3.633 ; cnt_delay[11] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.549      ;
; -3.633 ; cnt_delay[11] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.549      ;
; -3.633 ; cnt_delay[11] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.549      ;
; -3.633 ; cnt_delay[11] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.549      ;
; -3.631 ; cnt_delay[1]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; cnt_delay[1]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; cnt_delay[1]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; cnt_delay[1]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; cnt_delay[1]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; cnt_delay[1]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; cnt_delay[1]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.631 ; cnt_delay[1]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.552      ;
; -3.525 ; cnt_delay[5]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.394      ; 4.920      ;
; -3.525 ; cnt_delay[5]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; 0.394      ; 4.920      ;
; -3.518 ; cnt_delay[2]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.101     ; 4.418      ;
; -3.518 ; cnt_delay[2]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.101     ; 4.418      ;
; -3.516 ; cnt_delay[6]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.394      ; 4.911      ;
; -3.516 ; cnt_delay[6]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; 0.394      ; 4.911      ;
; -3.481 ; cnt_delay[15] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.397      ;
; -3.481 ; cnt_delay[15] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.397      ;
; -3.481 ; cnt_delay[15] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.397      ;
; -3.481 ; cnt_delay[15] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.397      ;
; -3.481 ; cnt_delay[15] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.397      ;
; -3.481 ; cnt_delay[15] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.397      ;
; -3.481 ; cnt_delay[15] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.397      ;
; -3.481 ; cnt_delay[15] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.397      ;
; -3.472 ; cnt_delay[9]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.393      ;
; -3.472 ; cnt_delay[9]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.393      ;
; -3.472 ; cnt_delay[9]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.393      ;
; -3.472 ; cnt_delay[9]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.393      ;
; -3.472 ; cnt_delay[9]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.393      ;
; -3.472 ; cnt_delay[9]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.393      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkbaud8x'                                                                        ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.351 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.273      ;
; -2.351 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.273      ;
; -2.351 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.273      ;
; -2.350 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.271      ;
; -2.350 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.271      ;
; -2.350 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.271      ;
; -2.303 ; state_tras[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.225      ;
; -2.302 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.223      ;
; -2.302 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.223      ;
; -2.302 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.223      ;
; -2.261 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.183      ;
; -2.243 ; div8_tras_reg[0] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.166      ;
; -2.239 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.162      ;
; -2.233 ; state_tras[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.155      ;
; -2.233 ; state_tras[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.155      ;
; -2.217 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.139      ;
; -2.217 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.139      ;
; -2.217 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.139      ;
; -2.207 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.129      ;
; -2.141 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.061      ;
; -2.141 ; state_tras[2]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.061      ;
; -2.141 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.061      ;
; -2.137 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.058      ;
; -2.137 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.058      ;
; -2.137 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.058      ;
; -2.121 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.044      ;
; -2.110 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.033      ;
; -2.101 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.023      ;
; -2.089 ; state_rec[3]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.009      ;
; -2.089 ; state_rec[3]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.009      ;
; -2.083 ; state_tras[1]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.003      ;
; -2.083 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.003      ;
; -2.083 ; state_tras[1]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.003      ;
; -2.070 ; state_rec[0]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.990      ;
; -2.070 ; state_rec[0]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.990      ;
; -2.069 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.991      ;
; -2.068 ; send_state[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.990      ;
; -2.054 ; send_state[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.976      ;
; -2.053 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.975      ;
; -2.053 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.975      ;
; -2.053 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.975      ;
; -2.036 ; trasstart        ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.957      ;
; -2.034 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.955      ;
; -2.034 ; div8_tras_reg[0] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.955      ;
; -2.034 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.955      ;
; -2.019 ; state_tras[3]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.941      ;
; -2.011 ; state_rec[0]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.931      ;
; -2.009 ; state_rec[2]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.929      ;
; -1.996 ; state_rec[3]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.916      ;
; -1.964 ; state_rec[1]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.884      ;
; -1.941 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.864      ;
; -1.935 ; div8_tras_reg[2] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.858      ;
; -1.931 ; state_rec[0]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.853      ;
; -1.931 ; state_tras[1]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.852      ;
; -1.931 ; state_tras[1]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.852      ;
; -1.931 ; state_tras[1]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.852      ;
; -1.929 ; state_rec[2]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.851      ;
; -1.926 ; div8_tras_reg[0] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.847      ;
; -1.913 ; div8_tras_reg[0] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.835      ;
; -1.912 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.833      ;
; -1.912 ; div8_tras_reg[1] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.833      ;
; -1.912 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.833      ;
; -1.908 ; state_rec[1]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.828      ;
; -1.908 ; state_rec[1]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.828      ;
; -1.901 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.821      ;
; -1.901 ; state_tras[0]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.821      ;
; -1.901 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.821      ;
; -1.856 ; div8_tras_reg[0] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.777      ;
; -1.855 ; div8_tras_reg[0] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.776      ;
; -1.855 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.776      ;
; -1.835 ; key_entry2       ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.755      ;
; -1.835 ; key_entry2       ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.755      ;
; -1.835 ; key_entry2       ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.755      ;
; -1.804 ; state_tras[1]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.724      ;
; -1.804 ; div8_tras_reg[1] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.725      ;
; -1.779 ; div8_tras_reg[1] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.701      ;
; -1.767 ; state_rec[2]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.687      ;
; -1.767 ; state_rec[2]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.687      ;
; -1.765 ; state_rec[3]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.687      ;
; -1.762 ; state_tras[3]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.683      ;
; -1.762 ; txd_buf[4]       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.683      ;
; -1.753 ; state_tras[2]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.673      ;
; -1.752 ; state_tras[2]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.672      ;
; -1.737 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.657      ;
; -1.737 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.657      ;
; -1.737 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.657      ;
; -1.731 ; state_rec[1]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.653      ;
; -1.722 ; div8_tras_reg[1] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.643      ;
; -1.721 ; div8_tras_reg[1] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.642      ;
; -1.717 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.638      ;
; -1.717 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.638      ;
; -1.717 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.638      ;
; -1.715 ; send_state[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.637      ;
; -1.714 ; key_entry2       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.634      ;
; -1.709 ; send_state[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.631      ;
; -1.667 ; state_rec[0]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.587      ;
; -1.665 ; state_rec[2]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.585      ;
; -1.660 ; state_tras[3]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.580      ;
; -1.659 ; state_tras[3]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.579      ;
; -1.620 ; state_rec[1]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.540      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -2.336 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 2.597      ; 0.764      ;
; -1.854 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 2.597      ; 0.746      ;
; 0.454  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.604  ; cnt_delay[7]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.575      ; 1.391      ;
; 0.605  ; cnt_delay[17]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.394      ;
; 0.621  ; cnt_delay[16]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.410      ;
; 0.622  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.409      ;
; 0.623  ; div_reg[5]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.410      ;
; 0.630  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.417      ;
; 0.633  ; div_reg[10]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.575      ; 1.420      ;
; 0.640  ; div_reg[2]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.427      ;
; 0.642  ; div_reg[10]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.575      ; 1.429      ;
; 0.645  ; cnt_delay[10]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.434      ;
; 0.736  ; cnt_delay[17]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.525      ;
; 0.743  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.744  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.744  ; cnt_delay[8]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744  ; cnt_delay[15]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.533      ;
; 0.745  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745  ; div_reg[6]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.746  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.747  ; div_reg[8]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.747  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.748  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.752  ; cnt_delay[12]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.065      ;
; 0.752  ; cnt_delay[16]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.541      ;
; 0.754  ; div_reg[5]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.541      ;
; 0.755  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.068      ;
; 0.755  ; div_reg[9]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.575      ; 1.542      ;
; 0.755  ; cnt_delay[9]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.581      ; 1.548      ;
; 0.761  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.762  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; div_reg[3]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.549      ;
; 0.763  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; cnt_delay[4]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.575      ; 1.550      ;
; 0.763  ; div_reg[5]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.550      ;
; 0.764  ; div_reg[2]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; div_reg[9]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.575      ; 1.551      ;
; 0.765  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.769  ; cnt_delay[13]  ; cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.771  ; cnt_delay[10]  ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.779  ; div_reg[0]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.566      ;
; 0.780  ; div_reg[2]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.567      ;
; 0.786  ; div_reg[0]     ; div_reg[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.810  ; cnt_delay[11]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.599      ;
; 0.828  ; cnt_delay[1]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.575      ; 1.615      ;
; 0.838  ; cnt_delay[0]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.575      ; 1.625      ;
; 0.842  ; cnt_delay[6]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.575      ; 1.629      ;
; 0.875  ; cnt_delay[15]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.664      ;
; 0.878  ; cnt_delay[7]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.581      ; 1.671      ;
; 0.893  ; div_reg[3]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.680      ;
; 0.902  ; div_reg[3]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.689      ;
; 0.908  ; cnt_delay[13]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.697      ;
; 0.911  ; div_reg[2]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.698      ;
; 0.919  ; div_reg[0]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.706      ;
; 0.920  ; div_reg[2]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.707      ;
; 0.937  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.250      ;
; 0.944  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.945  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.258      ;
; 0.952  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.245      ;
; 0.956  ; cnt_delay[5]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.575      ; 1.743      ;
; 0.957  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.249      ;
; 0.958  ; cnt_delay[14]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.747      ;
; 0.963  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.967  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.968  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.986  ; cnt_delay[0]   ; cnt_delay[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.278      ;
; 1.034  ; div_reg[5]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.575      ; 1.821      ;
; 1.037  ; cnt_delay[4]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.581      ; 1.830      ;
; 1.039  ; cnt_delay[13]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.828      ;
; 1.043  ; div_reg[5]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.575      ; 1.830      ;
; 1.050  ; div_reg[0]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.837      ;
; 1.059  ; div_reg[0]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.846      ;
; 1.065  ; cnt_delay[10]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.854      ;
; 1.081  ; cnt_delay[14]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.577      ; 1.870      ;
; 1.098  ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.410      ;
; 1.099  ; div_reg[7]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.411      ;
; 1.100  ; cnt_delay[15]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.103  ; cnt_delay[3]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.575      ; 1.890      ;
; 1.106  ; div_reg[6]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.418      ;
; 1.108  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109  ; cnt_delay[4]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.111  ; cnt_delay[9]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.085      ; 1.408      ;
; 1.115  ; div_reg[6]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.427      ;
; 1.116  ; cnt_delay[18]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.429      ;
; 1.116  ; div_reg[4]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.428      ;
; 1.116  ; cnt_delay[6]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.581      ; 1.909      ;
; 1.117  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118  ; div_reg[9]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; cnt_delay[4]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.124  ; cnt_delay[13]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkbaud8x'                                                                           ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.680 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 0.992      ;
; 0.696 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.989      ;
; 0.704 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 1.016      ;
; 0.744 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.099      ; 1.055      ;
; 0.744 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.037      ;
; 0.748 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.099      ; 1.059      ;
; 0.758 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.051      ;
; 0.762 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.054      ;
; 0.767 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.060      ;
; 0.792 ; txd_buf[6]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.084      ;
; 0.831 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.124      ;
; 0.831 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.124      ;
; 0.846 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.139      ;
; 0.867 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.160      ;
; 0.891 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 1.203      ;
; 0.892 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 1.204      ;
; 0.936 ; key_entry2       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.228      ;
; 0.936 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.304      ; 1.482      ;
; 0.955 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.246      ;
; 0.956 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.247      ;
; 0.958 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.249      ;
; 0.973 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.265      ;
; 0.973 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.265      ;
; 0.977 ; div8_rec_reg[1]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.270      ;
; 0.978 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.270      ;
; 0.978 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.270      ;
; 0.981 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.274      ;
; 0.982 ; div8_rec_reg[0]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.275      ;
; 0.985 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.568      ; 1.765      ;
; 0.987 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.280      ;
; 1.053 ; key_entry2       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.346      ;
; 1.066 ; div8_tras_reg[0] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.358      ;
; 1.074 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.367      ;
; 1.085 ; key_entry2       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.377      ;
; 1.094 ; key_entry2       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.386      ;
; 1.102 ; state_tras[1]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.395      ;
; 1.111 ; state_tras[1]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.404      ;
; 1.136 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; send_state[1]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.429      ;
; 1.194 ; state_tras[3]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.487      ;
; 1.200 ; div8_tras_reg[2] ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.493      ;
; 1.200 ; txd_buf[4]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.492      ;
; 1.216 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.509      ;
; 1.217 ; send_state[1]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.509      ;
; 1.222 ; send_state[2]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.514      ;
; 1.223 ; send_state[2]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.515      ;
; 1.236 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.527      ;
; 1.238 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.529      ;
; 1.238 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.078      ; 1.528      ;
; 1.238 ; state_tras[3]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.531      ;
; 1.242 ; send_state[1]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.534      ;
; 1.244 ; send_state[2]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.536      ;
; 1.245 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.078      ; 1.535      ;
; 1.258 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.078      ; 1.548      ;
; 1.277 ; state_tras[2]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.570      ;
; 1.283 ; div8_tras_reg[2] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.575      ;
; 1.289 ; key_entry2       ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.581      ;
; 1.292 ; state_rec[2]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.585      ;
; 1.292 ; state_rec[2]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.585      ;
; 1.307 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.101      ; 1.620      ;
; 1.322 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.615      ;
; 1.330 ; send_state[2]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.621      ;
; 1.332 ; send_state[1]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.624      ;
; 1.344 ; send_state[2]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.635      ;
; 1.354 ; state_rec[3]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.084      ; 1.650      ;
; 1.356 ; txd_buf[4]       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.649      ;
; 1.357 ; div8_tras_reg[1] ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.650      ;
; 1.358 ; state_tras[0]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.651      ;
; 1.370 ; div8_rec_reg[2]  ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.572      ; 2.154      ;
; 1.370 ; div8_rec_reg[2]  ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.572      ; 2.154      ;
; 1.370 ; div8_rec_reg[2]  ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.572      ; 2.154      ;
; 1.370 ; div8_rec_reg[2]  ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.572      ; 2.154      ;
; 1.370 ; div8_rec_reg[2]  ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.572      ; 2.154      ;
; 1.373 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.666      ;
; 1.388 ; state_tras[3]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.680      ;
; 1.414 ; send_state[1]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.707      ;
; 1.414 ; send_state[0]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.707      ;
; 1.420 ; state_rec[0]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.713      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clkbaud8x      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; key_entry1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; start_delaycnt ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[11]    ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[12]    ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[1]     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[4]     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[6]     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[7]     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[8]     ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[18]  ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[19]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; start_delaycnt ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[0]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[10]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[13]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[14]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[15]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[2]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[3]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[5]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[9]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; key_entry1     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clkbaud8x      ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clkbaud8x      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[0]     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[10]    ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[13]    ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[14]    ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[15]    ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[2]     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[3]     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[5]     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[9]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; key_entry1     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[11]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkbaud8x'                                                ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; trasstart        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; trasstart        ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart         ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; trasstart        ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart         ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.361 ; 3.502 ; Rise       ; clk             ;
; rst       ; clk        ; 5.021 ; 5.233 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 2.808 ; 3.074 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -2.476 ; -2.636 ; Rise       ; clk             ;
; rst       ; clk        ; -2.185 ; -2.517 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -2.270 ; -2.512 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 12.249 ; 12.199 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 10.635 ; 10.484 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 11.682 ; 11.562 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 11.010 ; 10.926 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 11.321 ; 11.199 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 10.726 ; 10.537 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 10.966 ; 10.801 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 12.249 ; 12.199 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 10.302 ; 10.139 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 8.288  ; 8.347  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 8.494  ; 8.367  ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 8.944  ; 8.746  ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 9.183  ; 8.986  ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 8.536  ; 8.376  ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 9.162  ; 8.988  ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 8.494  ; 8.367  ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 8.943  ; 8.735  ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 10.308 ; 10.166 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 8.877  ; 8.742  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.965  ; 8.022  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 212.72 MHz ; 212.72 MHz      ; clk        ;      ;
; 316.56 MHz ; 316.56 MHz      ; clkbaud8x  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -3.701 ; -113.152      ;
; clkbaud8x ; -2.159 ; -51.956       ;
+-----------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -2.161 ; -2.161        ;
; clkbaud8x ; 0.402  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk       ; -3.000 ; -60.993                     ;
; clkbaud8x ; -1.487 ; -57.993                     ;
+-----------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -3.701 ; cnt_delay[2]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.164      ;
; -3.701 ; cnt_delay[2]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.164      ;
; -3.701 ; cnt_delay[2]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.164      ;
; -3.701 ; cnt_delay[2]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.164      ;
; -3.701 ; cnt_delay[2]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.164      ;
; -3.701 ; cnt_delay[2]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.164      ;
; -3.701 ; cnt_delay[2]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.164      ;
; -3.701 ; cnt_delay[2]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.539     ; 4.164      ;
; -3.684 ; cnt_delay[5]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.614      ;
; -3.684 ; cnt_delay[5]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.614      ;
; -3.684 ; cnt_delay[5]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.614      ;
; -3.684 ; cnt_delay[5]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.614      ;
; -3.684 ; cnt_delay[5]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.614      ;
; -3.684 ; cnt_delay[5]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.614      ;
; -3.684 ; cnt_delay[5]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.614      ;
; -3.684 ; cnt_delay[5]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.614      ;
; -3.679 ; cnt_delay[6]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.609      ;
; -3.679 ; cnt_delay[6]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.609      ;
; -3.679 ; cnt_delay[6]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.609      ;
; -3.679 ; cnt_delay[6]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.609      ;
; -3.679 ; cnt_delay[6]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.609      ;
; -3.679 ; cnt_delay[6]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.609      ;
; -3.679 ; cnt_delay[6]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.609      ;
; -3.679 ; cnt_delay[6]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.609      ;
; -3.534 ; cnt_delay[0]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.464      ;
; -3.534 ; cnt_delay[0]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.464      ;
; -3.534 ; cnt_delay[0]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.464      ;
; -3.534 ; cnt_delay[0]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.464      ;
; -3.534 ; cnt_delay[0]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.464      ;
; -3.534 ; cnt_delay[0]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.464      ;
; -3.534 ; cnt_delay[0]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.464      ;
; -3.534 ; cnt_delay[0]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.464      ;
; -3.529 ; cnt_delay[3]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.459      ;
; -3.529 ; cnt_delay[3]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.459      ;
; -3.529 ; cnt_delay[3]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.459      ;
; -3.529 ; cnt_delay[3]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.459      ;
; -3.529 ; cnt_delay[3]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.459      ;
; -3.529 ; cnt_delay[3]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.459      ;
; -3.529 ; cnt_delay[3]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.459      ;
; -3.529 ; cnt_delay[3]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.459      ;
; -3.499 ; cnt_delay[7]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.499 ; cnt_delay[7]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.499 ; cnt_delay[7]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.499 ; cnt_delay[7]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.499 ; cnt_delay[7]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.499 ; cnt_delay[7]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.499 ; cnt_delay[7]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.499 ; cnt_delay[7]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.381 ; cnt_delay[8]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; cnt_delay[8]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; cnt_delay[8]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; cnt_delay[8]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; cnt_delay[8]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; cnt_delay[8]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; cnt_delay[8]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; cnt_delay[8]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.539     ; 3.844      ;
; -3.372 ; cnt_delay[4]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; cnt_delay[4]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; cnt_delay[4]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; cnt_delay[4]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; cnt_delay[4]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; cnt_delay[4]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; cnt_delay[4]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.372 ; cnt_delay[4]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.302      ;
; -3.359 ; cnt_delay[1]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.359 ; cnt_delay[1]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.359 ; cnt_delay[1]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.359 ; cnt_delay[1]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.359 ; cnt_delay[1]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.359 ; cnt_delay[1]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.359 ; cnt_delay[1]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.359 ; cnt_delay[1]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.294 ; cnt_delay[11] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.223      ;
; -3.294 ; cnt_delay[11] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.223      ;
; -3.294 ; cnt_delay[11] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.223      ;
; -3.294 ; cnt_delay[11] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.223      ;
; -3.294 ; cnt_delay[11] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.223      ;
; -3.294 ; cnt_delay[11] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.223      ;
; -3.294 ; cnt_delay[11] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.223      ;
; -3.294 ; cnt_delay[11] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.223      ;
; -3.253 ; cnt_delay[2]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.164      ;
; -3.253 ; cnt_delay[2]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.164      ;
; -3.236 ; cnt_delay[5]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.376      ; 4.614      ;
; -3.236 ; cnt_delay[5]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; 0.376      ; 4.614      ;
; -3.231 ; cnt_delay[6]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.376      ; 4.609      ;
; -3.231 ; cnt_delay[6]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; 0.376      ; 4.609      ;
; -3.162 ; cnt_delay[15] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; cnt_delay[9]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.092      ;
; -3.162 ; cnt_delay[15] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; cnt_delay[9]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.092      ;
; -3.162 ; cnt_delay[15] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; cnt_delay[9]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.092      ;
; -3.162 ; cnt_delay[15] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; cnt_delay[9]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.092      ;
; -3.162 ; cnt_delay[15] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; cnt_delay[9]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.092      ;
; -3.162 ; cnt_delay[15] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; cnt_delay[9]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.092      ;
; -3.162 ; cnt_delay[15] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.091      ;
; -3.162 ; cnt_delay[9]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.092      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkbaud8x'                                                                         ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.159 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 3.090      ;
; -2.159 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 3.090      ;
; -2.159 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 3.090      ;
; -2.127 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 3.057      ;
; -2.127 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 3.057      ;
; -2.127 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 3.057      ;
; -2.067 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.997      ;
; -2.067 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.997      ;
; -2.067 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.997      ;
; -2.056 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.988      ;
; -2.034 ; state_tras[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.965      ;
; -2.032 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.963      ;
; -2.032 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.963      ;
; -2.032 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.963      ;
; -2.013 ; div8_tras_reg[0] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.945      ;
; -2.001 ; state_tras[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.932      ;
; -1.994 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.925      ;
; -1.993 ; state_tras[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.924      ;
; -1.970 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.901      ;
; -1.929 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.861      ;
; -1.927 ; state_rec[3]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.857      ;
; -1.926 ; state_rec[3]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.856      ;
; -1.916 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.847      ;
; -1.908 ; send_state[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.839      ;
; -1.898 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.827      ;
; -1.898 ; state_tras[2]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.827      ;
; -1.898 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.827      ;
; -1.898 ; state_rec[0]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.828      ;
; -1.897 ; state_rec[0]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.827      ;
; -1.892 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.822      ;
; -1.892 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.822      ;
; -1.892 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.822      ;
; -1.891 ; send_state[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.822      ;
; -1.886 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.817      ;
; -1.886 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.817      ;
; -1.886 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.817      ;
; -1.886 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.818      ;
; -1.842 ; state_tras[1]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.771      ;
; -1.842 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.771      ;
; -1.842 ; state_tras[1]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.771      ;
; -1.839 ; state_rec[3]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.769      ;
; -1.834 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.765      ;
; -1.814 ; trasstart        ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.744      ;
; -1.810 ; state_tras[3]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.741      ;
; -1.810 ; state_rec[0]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.740      ;
; -1.783 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.715      ;
; -1.757 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; div8_tras_reg[0] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.687      ;
; -1.757 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.687      ;
; -1.755 ; state_rec[1]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.685      ;
; -1.754 ; state_rec[1]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.684      ;
; -1.743 ; state_rec[2]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.673      ;
; -1.740 ; div8_tras_reg[2] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.672      ;
; -1.735 ; div8_tras_reg[0] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.666      ;
; -1.729 ; state_rec[0]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.661      ;
; -1.728 ; state_rec[2]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.660      ;
; -1.722 ; state_tras[1]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.652      ;
; -1.722 ; state_tras[1]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.652      ;
; -1.722 ; state_tras[1]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.652      ;
; -1.709 ; div8_tras_reg[0] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.640      ;
; -1.708 ; div8_tras_reg[0] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.639      ;
; -1.692 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.621      ;
; -1.692 ; state_tras[0]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.621      ;
; -1.692 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.621      ;
; -1.680 ; key_entry2       ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.609      ;
; -1.680 ; key_entry2       ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.609      ;
; -1.680 ; key_entry2       ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.609      ;
; -1.670 ; state_rec[1]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.600      ;
; -1.659 ; div8_tras_reg[0] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.589      ;
; -1.655 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.585      ;
; -1.655 ; div8_tras_reg[1] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.585      ;
; -1.655 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.585      ;
; -1.633 ; state_rec[2]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.563      ;
; -1.632 ; state_rec[2]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.562      ;
; -1.628 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.558      ;
; -1.618 ; state_tras[1]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.547      ;
; -1.608 ; div8_tras_reg[1] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.539      ;
; -1.602 ; state_tras[2]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.532      ;
; -1.601 ; state_tras[2]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.531      ;
; -1.582 ; div8_tras_reg[1] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.513      ;
; -1.581 ; div8_tras_reg[1] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.512      ;
; -1.579 ; key_entry2       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.508      ;
; -1.565 ; state_rec[1]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.497      ;
; -1.557 ; div8_tras_reg[1] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.487      ;
; -1.556 ; txd_buf[4]       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.486      ;
; -1.555 ; send_state[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.486      ;
; -1.554 ; state_rec[3]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.486      ;
; -1.536 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.465      ;
; -1.536 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.465      ;
; -1.536 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.465      ;
; -1.530 ; state_tras[3]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.460      ;
; -1.508 ; send_state[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.439      ;
; -1.504 ; state_tras[3]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.434      ;
; -1.503 ; state_tras[3]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.433      ;
; -1.476 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.406      ;
; -1.476 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.406      ;
; -1.476 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.406      ;
; -1.462 ; div8_tras_reg[2] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.393      ;
; -1.456 ; state_rec[0]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.386      ;
; -1.450 ; state_rec[2]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.380      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -2.161 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 2.389      ; 0.693      ;
; -1.685 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 2.389      ; 0.669      ;
; 0.402  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.546  ; cnt_delay[7]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.539      ; 1.280      ;
; 0.549  ; cnt_delay[17]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.288      ;
; 0.557  ; cnt_delay[16]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.296      ;
; 0.560  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.295      ;
; 0.560  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.295      ;
; 0.560  ; div_reg[5]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.295      ;
; 0.562  ; div_reg[10]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.540      ; 1.297      ;
; 0.577  ; div_reg[2]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.312      ;
; 0.578  ; div_reg[10]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.540      ; 1.313      ;
; 0.580  ; cnt_delay[10]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.319      ;
; 0.645  ; cnt_delay[17]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.384      ;
; 0.654  ; div_reg[5]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.389      ;
; 0.660  ; div_reg[9]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.540      ; 1.395      ;
; 0.664  ; cnt_delay[16]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.403      ;
; 0.666  ; cnt_delay[15]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.405      ;
; 0.676  ; cnt_delay[9]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.416      ;
; 0.682  ; div_reg[5]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.417      ;
; 0.682  ; div_reg[3]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.417      ;
; 0.686  ; cnt_delay[4]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.539      ; 1.420      ;
; 0.687  ; div_reg[9]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.540      ; 1.422      ;
; 0.688  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.688  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.689  ; div_reg[6]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.975      ;
; 0.690  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.976      ;
; 0.691  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692  ; cnt_delay[8]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.978      ;
; 0.693  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.979      ;
; 0.693  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.979      ;
; 0.694  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694  ; div_reg[8]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.980      ;
; 0.695  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.697  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698  ; div_reg[0]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.433      ;
; 0.699  ; cnt_delay[12]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.985      ;
; 0.699  ; div_reg[2]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.434      ;
; 0.701  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.987      ;
; 0.705  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.707  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710  ; div_reg[2]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.714  ; cnt_delay[13]  ; cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.718  ; cnt_delay[10]  ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.733  ; div_reg[0]     ; div_reg[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.757  ; cnt_delay[11]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.496      ;
; 0.762  ; cnt_delay[15]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.501      ;
; 0.769  ; cnt_delay[1]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.539      ; 1.503      ;
; 0.775  ; div_reg[3]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.510      ;
; 0.778  ; cnt_delay[0]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.539      ; 1.512      ;
; 0.781  ; cnt_delay[6]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.539      ; 1.515      ;
; 0.784  ; cnt_delay[7]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.524      ;
; 0.804  ; div_reg[3]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.539      ;
; 0.805  ; div_reg[2]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.540      ;
; 0.808  ; cnt_delay[13]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.547      ;
; 0.820  ; div_reg[0]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.555      ;
; 0.821  ; div_reg[2]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.556      ;
; 0.849  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.135      ;
; 0.859  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.859  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.863  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.149      ;
; 0.869  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.871  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.138      ;
; 0.876  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.877  ; cnt_delay[14]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.616      ;
; 0.880  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.887  ; cnt_delay[5]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.539      ; 1.621      ;
; 0.890  ; cnt_delay[0]   ; cnt_delay[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.157      ;
; 0.898  ; div_reg[5]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.540      ; 1.633      ;
; 0.906  ; cnt_delay[13]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.645      ;
; 0.924  ; cnt_delay[4]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.664      ;
; 0.926  ; div_reg[5]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.540      ; 1.661      ;
; 0.926  ; div_reg[0]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.661      ;
; 0.935  ; cnt_delay[14]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.674      ;
; 0.942  ; div_reg[0]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.677      ;
; 0.946  ; cnt_delay[10]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.685      ;
; 1.006  ; cnt_delay[3]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.539      ; 1.740      ;
; 1.008  ; div_reg[6]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.294      ;
; 1.010  ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.296      ;
; 1.014  ; div_reg[7]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.300      ;
; 1.014  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.016  ; cnt_delay[15]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016  ; cnt_delay[4]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.019  ; div_reg[3]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.540      ; 1.754      ;
; 1.019  ; cnt_delay[6]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.545      ; 1.759      ;
; 1.020  ; cnt_delay[18]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.306      ;
; 1.023  ; div_reg[6]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.309      ;
; 1.026  ; cnt_delay[9]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027  ; div_reg[4]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.313      ;
; 1.027  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028  ; div_reg[2]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029  ; div_reg[14]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkbaud8x'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.603 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.091      ; 0.889      ;
; 0.615 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.883      ;
; 0.647 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.091      ; 0.933      ;
; 0.673 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.940      ;
; 0.684 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.951      ;
; 0.691 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.090      ; 0.976      ;
; 0.694 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.090      ; 0.980      ;
; 0.712 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.979      ;
; 0.714 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.981      ;
; 0.736 ; txd_buf[6]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.003      ;
; 0.776 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.043      ;
; 0.776 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.043      ;
; 0.796 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.063      ;
; 0.813 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.080      ;
; 0.827 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.091      ; 1.113      ;
; 0.829 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.091      ; 1.115      ;
; 0.844 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.273      ; 1.342      ;
; 0.845 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.070      ; 1.110      ;
; 0.846 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.070      ; 1.111      ;
; 0.848 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.070      ; 1.113      ;
; 0.863 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.532      ; 1.590      ;
; 0.871 ; key_entry2       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.138      ;
; 0.873 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.140      ;
; 0.892 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.159      ;
; 0.902 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.169      ;
; 0.907 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.175      ;
; 0.911 ; div8_rec_reg[1]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.178      ;
; 0.913 ; div8_rec_reg[0]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.180      ;
; 0.919 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.186      ;
; 0.919 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.186      ;
; 0.936 ; key_entry2       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.204      ;
; 0.961 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.229      ;
; 0.996 ; div8_tras_reg[0] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.263      ;
; 1.009 ; key_entry2       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.276      ;
; 1.013 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.280      ;
; 1.025 ; send_state[1]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.292      ;
; 1.026 ; state_tras[1]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.293      ;
; 1.030 ; state_tras[1]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.297      ;
; 1.033 ; key_entry2       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.300      ;
; 1.075 ; div8_tras_reg[2] ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.343      ;
; 1.081 ; state_tras[3]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.348      ;
; 1.097 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.070      ; 1.362      ;
; 1.100 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.366      ;
; 1.101 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.367      ;
; 1.102 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.070      ; 1.367      ;
; 1.105 ; txd_buf[4]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.372      ;
; 1.109 ; send_state[1]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.375      ;
; 1.114 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.070      ; 1.379      ;
; 1.130 ; send_state[1]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.396      ;
; 1.131 ; send_state[2]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.398      ;
; 1.131 ; send_state[2]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.398      ;
; 1.136 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.403      ;
; 1.144 ; state_tras[3]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.411      ;
; 1.147 ; send_state[2]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.414      ;
; 1.150 ; state_rec[2]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.417      ;
; 1.176 ; state_rec[2]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.443      ;
; 1.188 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.455      ;
; 1.192 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.094      ; 1.481      ;
; 1.192 ; state_tras[2]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.459      ;
; 1.193 ; div8_tras_reg[2] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.460      ;
; 1.207 ; send_state[1]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.473      ;
; 1.209 ; txd_buf[4]       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.477      ;
; 1.217 ; key_entry2       ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.484      ;
; 1.221 ; state_rec[3]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.075      ; 1.491      ;
; 1.226 ; send_state[2]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.492      ;
; 1.238 ; state_tras[0]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.505      ;
; 1.238 ; send_state[2]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.504      ;
; 1.247 ; div8_tras_reg[1] ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.515      ;
; 1.253 ; state_tras[3]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.519      ;
; 1.260 ; send_state[0]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.527      ;
; 1.262 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.530      ;
; 1.269 ; div8_rec_reg[2]  ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.999      ;
; 1.269 ; div8_rec_reg[2]  ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.999      ;
; 1.269 ; div8_rec_reg[2]  ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.999      ;
; 1.269 ; div8_rec_reg[2]  ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.999      ;
; 1.269 ; div8_rec_reg[2]  ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.999      ;
; 1.285 ; key_entry1       ; txd_buf[4]       ; clk          ; clkbaud8x   ; 0.000        ; 0.272      ; 1.782      ;
; 1.297 ; state_rec[0]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.564      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clkbaud8x      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; key_entry1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; start_delaycnt ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[11]    ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[12]    ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[1]     ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[4]     ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[6]     ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[7]     ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[8]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[18]  ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[19]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkbaud8x      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[0]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[10]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[13]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[14]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[15]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[2]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[3]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[5]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[9]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; start_delaycnt ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; key_entry1     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; key_entry1     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[0]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[10]    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[13]    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[14]    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[15]    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[2]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[3]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[5]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[9]     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkbaud8x      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[3]   ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; trasstart        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]     ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]     ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]     ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]     ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart         ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; trasstart        ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[0]     ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[1]     ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[2]     ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[3]     ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[0]    ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.010 ; 3.006 ; Rise       ; clk             ;
; rst       ; clk        ; 4.582 ; 4.627 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 2.533 ; 2.613 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -2.225 ; -2.213 ; Rise       ; clk             ;
; rst       ; clk        ; -1.964 ; -2.143 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -2.044 ; -2.111 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 11.270 ; 11.105 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 9.784  ; 9.528  ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 10.653 ; 10.626 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 10.029 ; 10.038 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 10.326 ; 10.288 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 9.922  ; 9.691  ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 10.116 ; 9.877  ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 11.270 ; 11.105 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 9.494  ; 9.193  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.454  ; 7.683  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 7.776 ; 7.534 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 8.234 ; 7.886 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 8.377 ; 8.175 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 7.776 ; 7.610 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 8.352 ; 8.176 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 7.785 ; 7.534 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 8.151 ; 7.905 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 9.344 ; 9.093 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 8.106 ; 7.921 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.143 ; 7.365 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -1.053 ; -28.038       ;
; clkbaud8x ; -0.458 ; -6.426        ;
+-----------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -1.091 ; -1.091        ;
; clkbaud8x ; 0.187  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk       ; -3.000 ; -44.803                     ;
; clkbaud8x ; -1.000 ; -39.000                     ;
+-----------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.053 ; cnt_delay[6]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[6]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[6]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[6]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[6]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[6]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[6]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[6]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.052 ; cnt_delay[5]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; cnt_delay[5]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; cnt_delay[5]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; cnt_delay[5]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; cnt_delay[5]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; cnt_delay[5]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; cnt_delay[5]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.052 ; cnt_delay[5]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.035 ; cnt_delay[2]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.786      ;
; -1.035 ; cnt_delay[2]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.786      ;
; -1.035 ; cnt_delay[2]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.786      ;
; -1.035 ; cnt_delay[2]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.786      ;
; -1.035 ; cnt_delay[2]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.786      ;
; -1.035 ; cnt_delay[2]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.786      ;
; -1.035 ; cnt_delay[2]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.786      ;
; -1.035 ; cnt_delay[2]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.786      ;
; -0.980 ; cnt_delay[3]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; cnt_delay[3]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; cnt_delay[3]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; cnt_delay[3]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; cnt_delay[3]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; cnt_delay[3]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; cnt_delay[3]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; cnt_delay[3]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.930      ;
; -0.979 ; cnt_delay[0]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.979 ; cnt_delay[0]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.979 ; cnt_delay[0]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.979 ; cnt_delay[0]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.979 ; cnt_delay[0]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.979 ; cnt_delay[0]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.979 ; cnt_delay[0]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.979 ; cnt_delay[0]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.960 ; cnt_delay[7]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.960 ; cnt_delay[7]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.960 ; cnt_delay[7]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.960 ; cnt_delay[7]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.960 ; cnt_delay[7]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.960 ; cnt_delay[7]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.960 ; cnt_delay[7]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.960 ; cnt_delay[7]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.945 ; cnt_delay[8]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.696      ;
; -0.945 ; cnt_delay[8]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.696      ;
; -0.945 ; cnt_delay[8]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.696      ;
; -0.945 ; cnt_delay[8]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.696      ;
; -0.945 ; cnt_delay[8]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.696      ;
; -0.945 ; cnt_delay[8]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.696      ;
; -0.945 ; cnt_delay[8]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.696      ;
; -0.945 ; cnt_delay[8]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.696      ;
; -0.918 ; cnt_delay[11] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.918 ; cnt_delay[11] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.918 ; cnt_delay[11] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.918 ; cnt_delay[11] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.918 ; cnt_delay[11] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.918 ; cnt_delay[11] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.918 ; cnt_delay[11] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.918 ; cnt_delay[11] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.903 ; cnt_delay[5]  ; key_entry1   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.848      ;
; -0.901 ; cnt_delay[4]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; cnt_delay[4]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; cnt_delay[4]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; cnt_delay[4]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; cnt_delay[4]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; cnt_delay[4]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; cnt_delay[4]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; cnt_delay[4]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.851      ;
; -0.898 ; cnt_delay[6]  ; key_entry1   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.843      ;
; -0.893 ; cnt_delay[1]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.843      ;
; -0.893 ; cnt_delay[1]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.843      ;
; -0.893 ; cnt_delay[1]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.843      ;
; -0.893 ; cnt_delay[1]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.843      ;
; -0.893 ; cnt_delay[1]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.843      ;
; -0.893 ; cnt_delay[1]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.843      ;
; -0.893 ; cnt_delay[1]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.843      ;
; -0.893 ; cnt_delay[1]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.843      ;
; -0.882 ; cnt_delay[2]  ; key_entry1   ; clk          ; clk         ; 1.000        ; -0.241     ; 1.628      ;
; -0.861 ; cnt_delay[6]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.003      ;
; -0.861 ; cnt_delay[6]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.003      ;
; -0.860 ; cnt_delay[5]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.002      ;
; -0.860 ; cnt_delay[5]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.002      ;
; -0.850 ; cnt_delay[9]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; cnt_delay[9]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; cnt_delay[9]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; cnt_delay[9]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; cnt_delay[9]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; cnt_delay[9]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; cnt_delay[9]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; cnt_delay[9]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.845 ; cnt_delay[15] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.795      ;
; -0.845 ; cnt_delay[15] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.795      ;
; -0.845 ; cnt_delay[15] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.795      ;
; -0.845 ; cnt_delay[15] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.795      ;
; -0.845 ; cnt_delay[15] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.795      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkbaud8x'                                                                         ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.458 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.411      ;
; -0.458 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.411      ;
; -0.458 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.411      ;
; -0.450 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.404      ;
; -0.427 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.379      ;
; -0.427 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.379      ;
; -0.427 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.379      ;
; -0.426 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.378      ;
; -0.426 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.378      ;
; -0.426 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.378      ;
; -0.402 ; div8_tras_reg[0] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.356      ;
; -0.393 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.346      ;
; -0.393 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.346      ;
; -0.393 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.346      ;
; -0.392 ; state_tras[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.345      ;
; -0.386 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.339      ;
; -0.385 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.339      ;
; -0.372 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.325      ;
; -0.366 ; state_tras[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.319      ;
; -0.364 ; state_tras[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.317      ;
; -0.363 ; state_rec[3]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.314      ;
; -0.363 ; state_rec[3]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.314      ;
; -0.361 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.313      ;
; -0.361 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.313      ;
; -0.361 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.313      ;
; -0.360 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.313      ;
; -0.355 ; state_rec[0]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.306      ;
; -0.355 ; state_rec[0]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.306      ;
; -0.337 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.291      ;
; -0.336 ; send_state[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.288      ;
; -0.331 ; send_state[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.284      ;
; -0.328 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.278      ;
; -0.328 ; state_tras[2]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.278      ;
; -0.328 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.278      ;
; -0.327 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.278      ;
; -0.327 ; div8_tras_reg[0] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.278      ;
; -0.327 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.278      ;
; -0.316 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.269      ;
; -0.316 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.269      ;
; -0.316 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.269      ;
; -0.308 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.262      ;
; -0.308 ; state_tras[3]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.261      ;
; -0.304 ; state_rec[3]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; state_rec[2]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; state_rec[0]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.255      ;
; -0.302 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.255      ;
; -0.298 ; state_tras[1]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.248      ;
; -0.298 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.248      ;
; -0.298 ; state_tras[1]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.248      ;
; -0.297 ; state_rec[1]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.248      ;
; -0.280 ; div8_tras_reg[0] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.231      ;
; -0.279 ; div8_tras_reg[0] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.232      ;
; -0.270 ; state_tras[1]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.222      ;
; -0.270 ; state_tras[1]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.222      ;
; -0.270 ; state_tras[1]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.222      ;
; -0.265 ; state_rec[1]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.216      ;
; -0.265 ; state_rec[1]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.216      ;
; -0.262 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.213      ;
; -0.262 ; div8_tras_reg[1] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.213      ;
; -0.262 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.213      ;
; -0.261 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.213      ;
; -0.260 ; div8_tras_reg[2] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.214      ;
; -0.257 ; trasstart        ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.208      ;
; -0.249 ; key_entry2       ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.038     ; 1.198      ;
; -0.249 ; key_entry2       ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.038     ; 1.198      ;
; -0.249 ; key_entry2       ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.038     ; 1.198      ;
; -0.243 ; div8_tras_reg[0] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.195      ;
; -0.242 ; div8_tras_reg[0] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.194      ;
; -0.225 ; state_tras[2]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.176      ;
; -0.224 ; state_tras[2]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.175      ;
; -0.219 ; state_rec[0]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.172      ;
; -0.216 ; state_rec[2]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.169      ;
; -0.215 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; state_tras[0]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; div8_tras_reg[1] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.166      ;
; -0.215 ; state_tras[3]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.167      ;
; -0.214 ; div8_tras_reg[1] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.167      ;
; -0.211 ; state_tras[1]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.161      ;
; -0.205 ; key_entry2       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.038     ; 1.154      ;
; -0.196 ; state_rec[2]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.147      ;
; -0.196 ; state_rec[2]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.147      ;
; -0.186 ; send_state[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.139      ;
; -0.185 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.179 ; state_tras[3]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; state_rec[1]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.132      ;
; -0.178 ; div8_tras_reg[1] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.130      ;
; -0.178 ; state_tras[3]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.129      ;
; -0.177 ; div8_tras_reg[1] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.129      ;
; -0.169 ; txd_buf[4]       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.120      ;
; -0.158 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.108      ;
; -0.150 ; state_rec[2]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; state_rec[0]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.101      ;
; -0.143 ; state_rec[3]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.096      ;
; -0.143 ; send_state[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.095      ;
; -0.143 ; state_rec[1]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.094      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.091 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 1.179      ; 0.307      ;
; -0.584 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 1.179      ; 0.314      ;
; 0.187  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.246  ; cnt_delay[7]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.566      ;
; 0.247  ; cnt_delay[17]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.568      ;
; 0.254  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.254  ; div_reg[5]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.259  ; cnt_delay[16]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.580      ;
; 0.264  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.584      ;
; 0.266  ; div_reg[10]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.586      ;
; 0.268  ; div_reg[2]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.588      ;
; 0.269  ; div_reg[10]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.589      ;
; 0.270  ; cnt_delay[10]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.591      ;
; 0.296  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; cnt_delay[8]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; div_reg[6]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299  ; div_reg[8]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.300  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.302  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.431      ;
; 0.302  ; cnt_delay[12]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.431      ;
; 0.303  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; div_reg[2]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309  ; cnt_delay[13]  ; cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309  ; cnt_delay[10]  ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310  ; cnt_delay[17]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.631      ;
; 0.313  ; cnt_delay[15]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.634      ;
; 0.315  ; cnt_delay[11]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.636      ;
; 0.317  ; div_reg[0]     ; div_reg[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317  ; div_reg[5]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.637      ;
; 0.318  ; div_reg[9]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.638      ;
; 0.318  ; cnt_delay[9]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.639      ;
; 0.320  ; div_reg[3]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.640      ;
; 0.320  ; div_reg[5]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.640      ;
; 0.321  ; div_reg[9]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.641      ;
; 0.322  ; cnt_delay[1]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.642      ;
; 0.322  ; cnt_delay[16]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.643      ;
; 0.327  ; cnt_delay[4]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.647      ;
; 0.333  ; div_reg[0]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.653      ;
; 0.334  ; div_reg[2]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.654      ;
; 0.334  ; cnt_delay[0]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.654      ;
; 0.335  ; cnt_delay[6]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.655      ;
; 0.362  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.491      ;
; 0.363  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.365  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.493      ;
; 0.366  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.370  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.372  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.372  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.373  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.376  ; cnt_delay[15]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.697      ;
; 0.377  ; cnt_delay[7]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.698      ;
; 0.383  ; cnt_delay[0]   ; cnt_delay[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.383  ; div_reg[3]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.703      ;
; 0.386  ; div_reg[3]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.706      ;
; 0.388  ; cnt_delay[5]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.708      ;
; 0.390  ; cnt_delay[14]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.711      ;
; 0.390  ; cnt_delay[13]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.711      ;
; 0.397  ; div_reg[2]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.717      ;
; 0.399  ; div_reg[0]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.719      ;
; 0.400  ; div_reg[2]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.720      ;
; 0.446  ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.447  ; cnt_delay[15]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447  ; div_reg[7]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.449  ; div_reg[5]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.769      ;
; 0.452  ; cnt_delay[9]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; div_reg[5]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.772      ;
; 0.452  ; cnt_delay[3]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.772      ;
; 0.453  ; cnt_delay[14]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.774      ;
; 0.453  ; cnt_delay[13]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.774      ;
; 0.454  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; div_reg[9]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; div_reg[6]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.584      ;
; 0.457  ; cnt_delay[4]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; cnt_delay[13]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458  ; cnt_delay[4]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.779      ;
; 0.459  ; div_reg[6]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.587      ;
; 0.460  ; cnt_delay[18]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.589      ;
; 0.460  ; div_reg[4]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.588      ;
; 0.460  ; cnt_delay[4]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.462  ; div_reg[0]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.782      ;
; 0.465  ; div_reg[14]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; div_reg[2]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; div_reg[0]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.785      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkbaud8x'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.256 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.384      ;
; 0.262 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.383      ;
; 0.269 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.397      ;
; 0.289 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.409      ;
; 0.294 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.043      ; 0.421      ;
; 0.294 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.415      ;
; 0.297 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.043      ; 0.424      ;
; 0.301 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.421      ;
; 0.308 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.428      ;
; 0.317 ; txd_buf[6]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.437      ;
; 0.331 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.459      ;
; 0.333 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.461      ;
; 0.344 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.118      ; 0.576      ;
; 0.346 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.466      ;
; 0.346 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.466      ;
; 0.353 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.473      ;
; 0.355 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.475      ;
; 0.372 ; key_entry2       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.492      ;
; 0.374 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.494      ;
; 0.378 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.496      ;
; 0.379 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.231      ; 0.694      ;
; 0.379 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.499      ;
; 0.379 ; div8_rec_reg[1]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.499      ;
; 0.379 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.497      ;
; 0.380 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.500      ;
; 0.380 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.500      ;
; 0.380 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.500      ;
; 0.381 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.499      ;
; 0.382 ; div8_rec_reg[0]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.502      ;
; 0.388 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.509      ;
; 0.416 ; key_entry2       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.537      ;
; 0.418 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.038      ; 0.540      ;
; 0.425 ; div8_tras_reg[0] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.545      ;
; 0.436 ; key_entry2       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.556      ;
; 0.436 ; key_entry2       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.556      ;
; 0.447 ; state_tras[1]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; send_state[1]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.569      ;
; 0.463 ; state_tras[1]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.583      ;
; 0.472 ; div8_tras_reg[2] ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.593      ;
; 0.478 ; txd_buf[4]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.598      ;
; 0.481 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.599      ;
; 0.487 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.605      ;
; 0.491 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.033      ; 0.608      ;
; 0.494 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.033      ; 0.611      ;
; 0.502 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.622      ;
; 0.505 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.033      ; 0.622      ;
; 0.508 ; state_tras[3]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; state_rec[2]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.629      ;
; 0.511 ; send_state[1]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.630      ;
; 0.512 ; send_state[2]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; state_tras[3]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; send_state[2]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; div8_tras_reg[2] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.636      ;
; 0.520 ; key_entry2       ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.640      ;
; 0.525 ; send_state[1]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.644      ;
; 0.527 ; send_state[2]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.647      ;
; 0.535 ; send_state[1]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.654      ;
; 0.535 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; state_tras[2]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; txd_buf[4]       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.038      ; 0.659      ;
; 0.537 ; div8_tras_reg[1] ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.658      ;
; 0.552 ; state_rec[2]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.672      ;
; 0.559 ; state_tras[3]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.678      ;
; 0.561 ; send_state[2]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.679      ;
; 0.562 ; send_state[0]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.683      ;
; 0.563 ; state_rec[0]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.683      ;
; 0.565 ; div8_rec_reg[2]  ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.884      ;
; 0.565 ; div8_rec_reg[2]  ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.884      ;
; 0.565 ; div8_rec_reg[2]  ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.884      ;
; 0.565 ; div8_rec_reg[2]  ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.884      ;
; 0.565 ; div8_rec_reg[2]  ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.884      ;
; 0.569 ; send_state[2]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.687      ;
; 0.573 ; state_tras[3]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.692      ;
; 0.575 ; key_entry1       ; txd_buf[4]       ; clk          ; clkbaud8x   ; 0.000        ; 0.116      ; 0.805      ;
; 0.577 ; div8_tras_reg[2] ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.698      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkbaud8x          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; key_entry1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_delaycnt     ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]      ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]      ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]       ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]       ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[11]        ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[12]        ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[1]         ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[4]         ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[6]         ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[7]         ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[8]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; start_delaycnt     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkbaud8x          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[4]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[5]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[7]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[9]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[0]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[10]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[13]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[14]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[15]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[2]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[3]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[5]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[9]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; key_entry1         ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]|clk  ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]|clk  ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]|clk  ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]|clk   ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]|clk   ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[11]|clk    ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[12]|clk    ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[1]|clk     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[4]|clk     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[6]|clk     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[7]|clk     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[8]|clk     ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; start_delaycnt|clk ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]|clk  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkbaud8x|clk      ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; recstart         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; trasstart        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; trasstart        ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart         ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[0]     ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[1]     ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[2]     ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[3]     ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart         ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]     ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]     ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]     ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]     ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]    ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 1.519 ; 2.061 ; Rise       ; clk             ;
; rst       ; clk        ; 2.237 ; 2.853 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 1.314 ; 1.967 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -1.135 ; -1.736 ; Rise       ; clk             ;
; rst       ; clk        ; -1.001 ; -1.630 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -1.079 ; -1.716 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 5.878 ; 5.952 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 4.816 ; 4.915 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 5.340 ; 5.327 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 5.027 ; 4.961 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 5.155 ; 5.093 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 4.871 ; 4.915 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 4.964 ; 5.016 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 5.878 ; 5.952 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 4.617 ; 4.748 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 4.016 ; 3.853 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 3.852 ; 3.909 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 4.055 ; 4.193 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 4.239 ; 4.262 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 3.938 ; 3.909 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 4.212 ; 4.193 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 3.852 ; 3.975 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 4.045 ; 4.093 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 4.929 ; 5.041 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 4.040 ; 4.071 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 3.873 ; 3.716 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.999   ; -2.336 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.999   ; -2.336 ; N/A      ; N/A     ; -3.000              ;
;  clkbaud8x       ; -2.351   ; 0.187  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -181.812 ; -2.336 ; 0.0      ; 0.0     ; -118.986            ;
;  clk             ; -123.148 ; -2.336 ; N/A      ; N/A     ; -60.993             ;
;  clkbaud8x       ; -58.664  ; 0.000  ; N/A      ; N/A     ; -57.993             ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.361 ; 3.502 ; Rise       ; clk             ;
; rst       ; clk        ; 5.021 ; 5.233 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 2.808 ; 3.074 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -1.135 ; -1.736 ; Rise       ; clk             ;
; rst       ; clk        ; -1.001 ; -1.630 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -1.079 ; -1.716 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 12.249 ; 12.199 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 10.635 ; 10.484 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 11.682 ; 11.562 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 11.010 ; 10.926 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 11.321 ; 11.199 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 10.726 ; 10.537 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 10.966 ; 10.801 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 12.249 ; 12.199 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 10.302 ; 10.139 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 8.288  ; 8.347  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 3.852 ; 3.909 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 4.055 ; 4.193 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 4.239 ; 4.262 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 3.938 ; 3.909 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 4.212 ; 4.193 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 3.852 ; 3.975 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 4.045 ; 4.093 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 4.929 ; 5.041 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 4.040 ; 4.071 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 3.873 ; 3.716 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lowbit        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_input               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; en[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; en[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; en[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; en[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; en[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; en[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk        ; clk       ; 1100     ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clk       ; 2        ; 1        ; 0        ; 0        ;
; clk        ; clkbaud8x ; 8        ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clkbaud8x ; 456      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk        ; clk       ; 1100     ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clk       ; 2        ; 1        ; 0        ; 0        ;
; clk        ; clkbaud8x ; 8        ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clkbaud8x ; 456      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Fri Sep 25 19:37:56 2015
Info: Command: quartus_sta serial -c serial
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning: Synopsys Design Constraints File file not found: 'serial.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clkbaud8x clkbaud8x
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.999
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.999      -123.148 clk 
    Info:    -2.351       -58.664 clkbaud8x 
Info: Worst-case hold slack is -2.336
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.336        -2.336 clk 
    Info:     0.453         0.000 clkbaud8x 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -60.993 clk 
    Info:    -1.487       -57.993 clkbaud8x 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.701
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.701      -113.152 clk 
    Info:    -2.159       -51.956 clkbaud8x 
Info: Worst-case hold slack is -2.161
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.161        -2.161 clk 
    Info:     0.402         0.000 clkbaud8x 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -60.993 clk 
    Info:    -1.487       -57.993 clkbaud8x 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.053
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.053       -28.038 clk 
    Info:    -0.458        -6.426 clkbaud8x 
Info: Worst-case hold slack is -1.091
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.091        -1.091 clk 
    Info:     0.187         0.000 clkbaud8x 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -44.803 clk 
    Info:    -1.000       -39.000 clkbaud8x 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 254 megabytes
    Info: Processing ended: Fri Sep 25 19:38:01 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


