|pulse_gen
clk => d~reg0.CLK
clk => c~reg0.CLK
clk => b~reg0.CLK
clk => a~reg0.CLK
clk => abcd[0].CLK
clk => abcd[1].CLK
clk => abcd[2].CLK
clk => abcd[3].CLK
dir => abcd.OUTPUTSELECT
dir => abcd.OUTPUTSELECT
dir => abcd.OUTPUTSELECT
dir => abcd.OUTPUTSELECT
a <= a~reg0.DB_MAX_OUTPUT_PORT_TYPE
b <= b~reg0.DB_MAX_OUTPUT_PORT_TYPE
c <= c~reg0.DB_MAX_OUTPUT_PORT_TYPE
d <= d~reg0.DB_MAX_OUTPUT_PORT_TYPE


