 2
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或
應用價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能
性）、是否適合在學術期刊發表或申請專利、主要發現或其他有關價值等，
作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
□ 達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 □無 
其他：（以 100 字為限） 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應
用價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能
性）（以 500 字為限） 
  本實驗室開發之矽摻雜鍺銻合金具有極佳的記憶體應用性質，較之目
前已發表的相變化記憶材料有競爭力，目前在國科會支持下，已進行 2
微米元件的製作，但因該材料電阻值較低，因此希望能製作出更小尺寸
的記憶元件，以利寫、擦測試及重複寫擦可能問題的研究，若一切順利，
將可開發出各項性質皆屬上乘的元件。有機會成為可商業化的相變化記
憶材料，將有極高的應用價值，且是國人自行研發成功的記憶材料。 
  並進行純鍺銻合金及矽摻雜鍺銻合金材料的基礎研究，包括結晶行為
研究等，部分已於研討會發表，還將進行期刊論文撰寫的工作，以投正
式期刊。 
附件二 
 4
 
國科會補助計畫衍生研發成果推廣資料表 
日期：   年  
月  日 
國科會補助計畫 
計畫名稱： 
計畫主持人：         
計畫編號：             領域： 
研發成果名稱 
（中文） 
（英文） 
成果歸屬機構  發明人 (創作人) 
 
技術說明 
（中文） 
 
 
 
（200-500 字） 
（英文） 
產業別 
 
技術/產品應用範圍 
 
技術移轉可行性及預期
效益 
 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
 
 
 
 
附件三 
 6
 
此次開會感觸最深的是看到韓國與會的情況。 
 
韓國大力推動科技研發，這次參加大會的研發人員約三百人，應是除美國本土外，
最大的單國參加團隊，台灣近年來對大專教授、研究生等研究人員參加國際研討會也抱
持支持的態度，對於讓研究團隊的研究方向的掌握及與國際接軌有極大幫助，也可因面
對面的接觸、討論，對其他研究團隊的研究內容及研究能量有更進一步的瞭解，促成合
作的可能，使研究工作因專長、研究內容互補而大幅提昇研究品質。 
 
以相變化記憶體 session 的參加狀況，可看出各國與會者除國家的經費支持外，部
分公司也提供研發經費針對部分研究主題進行探討，此次看到的有美國公司對相變化記
憶奈米技術提供經費，例如相變化材料奈米線、奈米質點及以之製作的奈米線相變化元
件研究、荷蘭菲力普公司對記憶元件記憶胞內相變化膜層的結晶現象、韓國三星公司全
面的相變化材料及記憶體元件研究的支持、義大利 STM 公司對記憶元件的研究支持等，
由於相變化材料特性與傳統矽材料有極大差異，因此對於正式元件的製作、量率、及使
用壽命的改進，有許多還不清楚的地方，也有極大的改進空間。 
 
韓國對相變化記憶材料暨元件有全面性的支持，本次漢城大學材料系有近二十篇文
章發表，單一學校、單一科系進行此方面研究的教授有五位之多，研究主題涵蓋材料開
發、材料基礎研究、元件製作問題、元件材料問題、相變化合金材料電子結構….等，研
究內容有實驗、理論及模擬等，此外 KAIST 及其他大學也有相關研究進行，大有全面
主導相變化記憶體發展的企圖及氣魄。 
 
台灣基於財政狀況及其他國內必須支應的開支，給教授們進行研究的科研經費逐年
縮減，對比於韓國的強力支持，真擔心彼此的差異將快速拉大。現在僅能以有限經費設
法突破經費的限制，尋求在此限制下仍可發展、且有潛力、重要的研究方向，與國際一
搏。祈求一切能順利、成功。 
 
此次開會帶回“MRS 2010 Spring Meeting Abstract＂CD 一張及三本 tutorial 教材。 
  
 8
 
 
國科會補助專題研究計畫項下赴國外(或大陸地區)出差或研習心得
報告 
                                     日期：   年   
月   日 
一、國外(大陸)研究過程 
二、研究成果 
三、建議 
四、其他 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
計畫編
號 
NSC  －    －  －    －    － 
計畫名
稱 
 
出國人
員姓名  
服務機
構及職
稱 
 
出國時
間 
 年 月 日至 
 年 月 日 
出國地
點 
 
附件五 
 10
相變化記憶體材料暨元件開發研究 
Materials and Device Development study for PCM 
計劃編號: NSC96-2221-E-007-162-MY3 
執行期限: 96.8.1 ~ 100.5.31 
主持人: 周麗新    國立清華大學材料科學工程學系  教授 
 
一、中文摘要: 
 
(關鍵字：銻化鍺，相變化，氧摻雜，矽
摻雜，相變化型記憶體，界面擴散，電性，
熱性，微結構，光性，鍵結狀態，熱處理，
現場升溫電性量測，恆溫加熱電性量測，相
變化型記憶胞元件) 
進行在GeSb薄膜中摻雜不同濃度之矽元
素(0~10.6 at.% Si)及氧元素(0~8.5 at.% O)，由
其光性、光吸收量、熱性、電性的量測結果
顯示該材料在矽濃度添加後展現最佳特性，
具備超高密度光記錄媒體及相變化型記憶體
應用的潛力。第一部份工作以Ge2Sb2Te5材料
為記憶膜，製作電極/記憶膜（及記憶膜/電極）
等二種雙層膜試片，進行熱處理前後縱深濃
度分析，以瞭解上下電極對記憶膜於多次寫
擦情況及瞬間熱處理情況下的影響。此外，
還進行現場升溫電性量測的設備組裝及自動
化控制程式書寫。第二、三年工作則進行氧
摻雜及矽摻雜GeSb膜(分別表示為GeSb-O及
GeSb-Si)之平行電極結構元件製作，並做現場
升溫電性量測、長時間等溫加熱電性量測、
由摻雜原子濃度添加量的不同及薄膜厚度改
變來研究前述二項量測結果，藉此分析相變
化薄膜的相變化現象、動力機制及界面對相
變化的影響。同時，進行另一型式(三明治-
孔洞型)的相變化型記憶元件(2x2 μm2及
100x100 nm2)製程開發，並以半導體元件分析
儀量測相變化記憶體元件操作之基本電性及
觀察討論元件毀損後之失效機制。 
 
英文摘要 
 
(keywords: GeSb, phase-change, oxygen 
doping, silicon doping, PCRAM, interface 
diffusion, electrical properties, thermal 
properties, microstructures, optical properties, 
bonding states, thermal annealing, in-situ 
temperature raising electrical properties 
measurement, isothermal electrical properties 
measurement, phase-change memory cell 
device) 
Conduct doping Si (0 to 10.6 at.%) and O 
(0 to 8.5 at.%) into GeSb based alloy (denoted 
as GeSb-Si and GeSb-O, respectively). 
Following the previous years’ work, higher Si 
concentration has been doped into GeSb alloy. 
Measurements of physical properties, such as 
optical properties, optical absorption, thermal 
properties, electrical properties and data 
retention showed that GeSb-Si with higher Si 
concentration is definitely a potential candidate 
for high density optical recording media and 
PCRAM. The first part of the work is to 
investigate the inter-diffusion properties of 
interfaces between Ge2Sb2Te5 phase-change 
layer and TiW and/or TiN electrodes which 
were performed on RTA annealing or traditional 
annealing. It could be useful to help us to 
understand the effects of annealing on 
diffusional condition. The second part of the 
work is to perform an in-situ temperature 
raising electrical properties measurement as 
well as an isothermal electrical property 
measurement of oxygen and silicon doped GeSb 
films (denoted as GeSb-O or GeSb-Si). From 
the previous two measurements of films with 
different doping atoms concentration and film 
thickness, phase change phenomena, kinetics 
mechanisms as well as the effects of interfaces 
on phase transformations of doped GeSb films 
are studied. The third part of the work is to 
fabricate pore-type sandwich phase-change 
memory cells with via-hole size of 2x2 μm2 and 
characterize the electrical properties via 
Semiconductor Device Analyzer. The 
continuous voltage sweeping from 0 to 1.6 V 
was applied on the device and an unexpected 
failure was observed from TEM images. The 
failure mechanism was deduced from the results 
of current density simulation. 
 
二、計劃緣由與目的： 
 
    於此資訊高速發展的時代，越來越多的
應用需要使用高密度、高速的記錄媒體，致
使其成為現在及未來資訊儲存的重點發展方
 12
結，再以四點探針量測材料的電阻係數; 利
用光譜儀(HITACHI U-3410)量測穿透率及反
射率並經計算求得光能隙值(Egopt)。 
    界面擴散的研究中，以濺鍍法鍍製電極/
記憶膜（及記憶膜/電極）等二種雙層膜試片，
進行快速熱退火及一般傳統熱處理，接著以
nano-Auger 進行縱深濃度分析，以瞭解界面
元素分佈情況，分析熱處理時間、熱處理方
法對界面原子擴散的影響，及推測對各膜層
濃度、性質的可能影響。 
現場升溫電性量測及恆溫加熱電性量測
所使用之平行電極元件，係以 TiW 為下電
極，接著沉積記憶層，並於最上方鍍覆薄的
ZnS-SiO2保護層以防止試片揮發及氧化。此
類記憶層材料在平行電極元件結構下，表示
為:TiW/GeSb9-xO/ZnS-SiO2 及
TiW/GeSb9-xSi/ZnS-SiO2 並進行量測，其中
GeSb9-xO 表示摻雜氧的 GeSb9 薄膜，x 表示
試片製程時通入 x sccm 的氧流量; GeSb9-xSi
表示摻雜矽的 GeSb9 薄膜，x 表示試片製程時
共濺鍍使用之矽貼片數目。 
針對氧摻雜製程，先在表面生長了熱
SiO2 的矽基板上鍍上平行電極 TiW，背景壓
力為 2×10-6 torr，Ar 流量 10 sccm，工作壓力
5 mtorr，濺鍍功率 150 W。接著以反應性直
流濺鍍鍍上記憶層 GeSb9-xO，x 為 0、1、2、
4、8sccm。背景壓力 2×10-6 torr，直流功率
275 W，工作壓力 5 mtorr，工作氣體氬氣流
量為 100 sccm，氧摻雜時同時通入反應性氣
體氧氣，流量分別是 0、1、2、4、8 sccm，
摻雜進 GeSb9 中的氧濃度可由傅俊憲學長的
論文得到 1; 針對矽摻雜 GeSb 薄膜製程，係
將不同數量的 Si 貼片(x = 1、3、6、16)直接
放在GeSb9靶材上面來控制 GeSb9–Si薄膜的
成分，並使用直流磁控濺鍍來共濺鍍 GeSb9 - 
Si 薄膜，藉此觀察摻雜矽(Si)之後記憶層薄膜
性質的變化情形。濺鍍功率為 275 W，背景
壓力為 2.0×10-6 torr、工作壓力為 5 mtorr、Ar
氣體流量為 10 sccm。最後以射頻磁控濺鍍鍍
上 ZnS-SiO2(80％:20％)當作保護層，背景壓
力 2×10-6 torr，濺鍍功率 150 W，工作壓力
10 mtorr，氬氣流量10 sccm，鍍膜時間18 min。 
製作好的平行電極試片以不同的升溫速
率做電阻對溫度的即時測量，由此量測可以
分析出材料的結晶溫度、結晶活化能和導電
活化能。以低於結晶溫度的數個恆溫溫度對
試片做電阻即時量測，由此量測可分析相變
化薄膜之動力學指數 (n)以及資料保存性
(T10Y)。 
       Sandwich 元件(pore-type device)製作 
   方面先以磁控直流濺鍍鍍上 100 nm 的 
   TiW 下電極層，再用 PECVD 沈積 100 nm 
   的 SiO2。利用黃光微影製程曝光顯影第一  
   道圖形完後，利用 RIE-10NR 作乾式蝕刻   
   SiO2。接著用丙酮配合超音波震盪將光阻  
   去除，然後再連續濺鍍 50 nm GeSb9 相變 
   化層及 100 nm TiW 上電極層。接著進行 
   第二道黃光微影製程，此處定義出上電極  
   Pad 處，後接續濕蝕刻製程以分隔各元 
   件。蝕刻後用丙酮以超音波震盪去除光 
   阻。再進行第三道黃光微影製程曝光顯影 
   出下電極的圖形，再用 B.O.E 蝕刻 SiO2     
    讓 TiW 下電極露出，最後用丙酮以超音 
   波震盪去除光阻，完成試片製程。而在元 
   件電性分析部分，主要是利用 Agilent  
   B1500A Semiconductor Device Analyzer 量  
   測元件之 I-V 及 R-V 曲線，觀察元件隨電 
   壓或電流的施加，觀察其電阻變化的情形 
   以及產生相轉變所需之臨界電壓值。 
   Sandwich 元件施加之連續電壓區間為 0~2  
   V，工作電流區間則是 0~10 mA。並利用 
   TEM 觀察毀損元件之橫截面影像並以模 
   擬軟體分析討論其毀損失效機制。 
 
四、結果與討論 
 
第一年： 
    在第一部份的研究中，試片濃度分析結
果示於表一，其中試片標示後方的 x-Si 表示
製程時，GeSb9 靶材上，矽的貼片數量，矽貼
片尺寸為 1 cm*1 cm，表一顯示 Sb/Ge 的濃度
比隨貼片數量的增加而增加，但若進一步觀
察 Ge 與 Si 的濃度和，除 x = 1 的試片外，其
餘試片的 Ge 與 Si 的濃度和皆約為 8.5，此數
據暗示，低濃度矽的添加，矽原子有與鍺原
子競逐在 Sb 基材中位置，並排除鍺原子的現
象。在鍍膜及濃度分析過程中發現矽的濺鍍
 14
一步驗證以上討論的正確性。 
由光譜儀的反射率及穿透率配合 Tauc 
Plot 得到非晶相光能隙值，結果示於表五。
表五顯示隨摻雜矽原子總量的增加，非晶相
的光能隙值也隨之增加，由純 GeSb9 的 0.25 
eV 增加到 GeSb9-4Si 試片的 0.54 eV，在此再
次提醒實驗試片的鍺及矽的總濃度幾乎固
定，但隨矽原子含量的增加造成的光能隙增
加，顯示實驗初期預期高能隙的矽原子應可
使合金的能隙增加的結果確實反映在此處的
矽原子添加試片中。若再比較下段要討論的
電阻係數資料，也可看出光能隙增加相對應
於非晶態電阻係數的增加。結晶後的試片呈
現相當金屬的性質，因此無法得出能隙值的
資料，極可能的狀況是能隙值為零。 
熱處理前後電阻係數及電阻係數比值示
於表六，表中數據顯示不論熱處理前後，電
阻係數皆會隨矽摻雜量的增加而增加。在此
進度報告工作的濃度範圍中，初鍍膜非晶相
的電阻係數增加約 1.65 倍，而結晶相的電阻
係數增加約 2.25 倍，在這樣低濃度（約 1.7 
at.%）的矽原子添加下，結晶相即有 2.25 倍
的電阻係數增幅，顯見在更高濃度的矽原子
添加下，電阻係數應會有大幅度的增幅，顯
示矽原子的添加為一極佳的方向。較不理想
的是熱處理前後的電阻係數比值，隨矽原子
含量的增加，比值緩慢減少；比值越高於記
憶體應用上，能夠越清楚的分辨出 1 與 0，而
且在結晶不太完全的情況下也仍能辨識資
訊。但是 104 數量級的差異，已較一般的基本
條件 103 大了一個數量級，仍應是相當好的結
果了。 
以上結果顯示若進一步增加矽原子的濃
度，摻雜薄膜的物性應更符合記憶體的應
用，高濃度摻雜的工作，現正在個人實驗室
中進行，並將進一步進行靜態測試及現場升
溫電阻係數量測。 
第二部份研究中，相變化膜採用習用的
Ge2Sb2Te5（接下來將以 GST 表示），厚度為
1000A，電極層採用兩種：TiN 及 TiW 以茲比
較，厚度各採用 500 及 1000A 兩種厚度，堆
疊方式為電極層在上及在下等二種，熱處理
方式有 400℃、1 分鐘 RTA 及 250℃、10 分
鐘傳統熱處理。 
研究結果顯示在初鍍狀態時，TiN 上電極
的 Ti 及 N 原子會進入 GST 膜，而 GST/TiN、
TiW/GST及GST/TiW的界面原子交互進入對
方膜中的現象十分不明顯；但熱處理後，當
以 TiN 為電極層時，無論是上電極或下電極、
膜厚為 500 或 1000 Å，在 400oC RTA 熱處理
後皆觀察到 Te 以及 TiN 交互擴散形成明顯的
界面層。而在 RTA 後的 TiN500/GST 以及
GST/TiN1000(RTA 及一般熱處理)觀察到 Ge
在界面累積，在 nano-Auger 的 Ge 縱深分佈
圖中呈現雙峰分佈的現象，而 TiN 上電極結
構的此現象較 TiN 下電極結構來的明顯許
多。以TiW為上電極時，TiW500(or 1000)/GST
在 RTA 及一般熱處理後皆觀察到 Ti 及 W 原
子的擴散，尤其以 W 原子的擴散現象更為顯
著。當 TiW 為下電極時，無論何種熱處理，
都幾乎不會產生擴散，直到一般熱處理時間
長達 30 分鐘才觀察到 W 原子的擴散。 
RTA 熱 處 理 後 的 TiN1000/GST 、
TiW500/GST、TiW1000/GST 以及一般熱處理
後的 TiW500/GST 分別觀察到 50%、70%、
90%以及 25%的破裂面積百分比，推測膜層
受到壓應力而鼓起並破裂，而破裂區域地主
要成分為 Si，推測上電極層受到壓應力鼓起
破裂之後，Ge、Sb、Te 形成不穩定的氧化物
或因本身的高蒸汽壓而造成大部分的記憶層
揮發。但下電極試片，無論電極為 TiN 或
TiW，厚度為 500 埃或 1000 埃，以 RTA 或一
般熱處理，皆無試片表面破損的現象。此部
分研究有許多有趣未被報導過的現象，前述
研究還不夠完整，尤其希望以一般熱處理的
結果模擬記憶材料於多次寫擦後的情況，則
需進一步進行更長時間的熱處理，以觀察試
片變化，目前正在補足數據，以有充足資料，
分析判斷電極層的影響及寫擦的影響。 
目前初步結果顯示 TiW 作為下電極應是
不錯的選擇，但作為上電極仍是保留，而 TiN
的嚴重界面擴散現象，顯示其不合適搭配
GST 使用，作為相變化記憶體的電極材料。
下一階段將選擇較佳的 GeSb9 摻雜材料，進
行相關研究，並進一步瞭解造成電極上下性
質不對稱的原因。由於相關數據—SEM 試片
 16
由於在薄膜中(003)晶面的表面能最低，為了
減少整體系統能量，所以發生(003)晶面的優
選現象，此即為表面能驅動二次晶粒成長
（secondary grain growth）的現象。同樣地，
在我們實驗中可能也發生了相同的二次晶粒
成長，因此造成 Sb(003)面的優選。 
利用 Ref. 3、4 可以計算出晶格常數，計
算之結果列於圖 4。純 GeSb9 的晶格常數為
4.48 Å，Ref.15中pure Sb的晶格常數為4.5067 
Å，純 GeSb9 的晶格常數比 pure Sb 小應該是
因為晶體的晶格位置中除了 Sb 之外，還有
Ge的關係所造成(原子半徑：Sb 1.45 Å ＞ Ge 
1.25 Å)11。此外，觀察到隨著 Si 濃度的上升，
晶格常數也有增加的現象，從 4.48 Å (Si 含
量 0 at.%)上升到 4.51 Å(Si含量 0 at.%)上升到
4.51 Å(Si 含量 0.98 at.%)，然而在 Si 含量為
1.73 at.%時，其晶格常數會下降至 4.484 Å。
從晶格常數的結果可以推測在 Si 濃度低於
0.98 at.%時，Si 原子應該是摻雜進晶格的格
隙位置，由於 Si 的原子半徑(1.10 Å)5 相對於
Sb 的原子半徑(1.45 Å)5 小且摻雜量很少，所
以觀察到晶格常數的上升幅度不大。當 Si 濃
度升至 1.73 at.%時，晶格常數又下降至 4.484 
Å，這可能是因為在高 Si 濃度時，原本在格
隙位置的 Si 原子從晶格內析出，造成晶格常
數的下降。 
為了瞭解試片中的鍵結情形是否對其電
性、光性等性質造成，我們利用 ESCA 來觀
察之。圖 5 為經 RTP 熱處理後 Si 的 ESCA 電
子能譜圖，在圖中發現到較高濃度時 Si 2p3/2
的峰值有輕微向高能偏移的現象，由 Ref. 7
的資料可以推測在較高 Si 濃度時，Si 的鍵結
會由 Si-Si4 轉變成 Si-Si3 ?，Si 原子在一般情
況下應該是周圍環繞四個 Si 原子，但在此情
況下變成 Si原子周圍只有三個 Si原子和另外
一個非 Si 原子。依本實驗所使用的材料和
Ge-Si 幾乎完全互溶的固溶度，可以推測 Si
原子旁的另一個非 Si 原子可能就是 Ge。這表
示當試片中 Sb 開始結晶時，其偏析出的物質
除了 Ge、Si cluster 之外，應該還會有 Ge-Si
混合的 cluster。 
接著使用四點探針系統並利用下列公式
可以計算 GeSb9 - XSi 薄膜的電阻係數： 
I
Vt
2ln
πρ =  
式中 t 為薄膜厚度(cm)，V 為施加電壓(V)，I
為施加電流(A)， ρ 為薄膜電阻係數(Ω-cm)。 
表 2~3 是不同貼片數量下非晶相和結晶
相的電阻係數圖與表，從結果觀察到薄膜非
晶相和結晶相的電阻係數會隨著 Si 含量的增
加而增加。非晶相電阻係數上升的原因可能
是因為 Si 原子的摻雜所造成的，其會造成非
晶相的能隙變大(在本實驗中觀察到光能隙有
變大的現象，在後面會提到)。結晶相電阻係
數上升的可能原因：(1) 從先前晶格常數計算
可知，晶格會有所扭曲而導致電子的散射。(2) 
Si 原子的摻雜會使得材料內部的雜質散射效
應增加，Si 含量越多則雜質散射效應越大，
故電阻係數跟著上升。(3)加上從 XRD、EACS
結果推測 Si、Si-Ge clusters 可能偏析到晶界
上，如此也會阻礙電子的移動，所以結晶相
電阻係數會向上提升。 
表 4 是 GeSb9 摻雜不同材料之結晶相電
阻係數比較，可發現只需約 1.7 at.% Si 含量
就能使得電阻係數提高 2.25 倍，Si 的摻雜在
這幾種同濃度材料之中，對於電阻係數提升
的效果是最好，若再增加 Si 含量，相信可以
將電阻係數再進一步提高。 
Tauc8、Davis 和 Mott9提出對於大部份的
半導體皆適用的吸收係數與光能隙的關係
式。圖 6 可知隨著 Si 含量的增加，非晶相光
能隙值也跟著上升，從 0.25 eV(pure GeSb9)
增加到 0.54 eV(Si 含量 1.73 at.%)，約上升
2.16 倍。光能隙約略等同於電子能隙，則當
光能隙隨著 Si 含量的增加而增大時，代表著
電子能隙也同樣地會隨著 Si 含量而增大，使
得電子躍遷所需能量增加，進而使非晶相電
阻係數隨著 Si 含量而增大，與先前電阻係數
變化的結果相符。另外，從表 5 的比較結果
可以發現 Si 的摻雜對於非晶相光能隙的提升
也有最好的效果。 
接下來介紹第二部份的工作。為了了解
結構轉化間的動力學行為，可藉著研究薄膜
中溫度對電阻間相關性的測量去決定。Bahl
和 Chopra 對 GeTe 的研究 10顯示此技術對結
構的變化是敏感的。 
表六為 GeSb9-xO 試片在 5、10、20 及
 18
氧原子摻雜進入 GeSb9 中會產生氧化物
GeO2，這會降低未成對電子的能量且鍵結能
量可能大於 GeSb9 本身的鍵結能量，導致能
隙（Eg）變大和傳導帶底部(conduction band 
edge，EC)與費米能階（EF）能量差（即 EC－
EF）增加。 
再參考傅學長 1 用光譜儀量測所得到的
光能隙值。我們可以發現在 GeSb9 和
GeSb9-2O 的導電活化能值(即 EC－EF)分別為
0.18 eV、0.21 eV，均會大於其二分之一的光
能隙值 0.125 eV 和 0.148 eV，因此可判斷出
GeSb9-xO 記憶層於非晶相時為 p-type 半導
體。 
 
 
 
參考資料： 
1. 傅俊憲, 氧摻雜對鍺銻合金性質影響研究, 
國立清華大學, 2006 
2. L. H. Chou, J. Appl. Phys., 70, 4863 (1991) 
3. Kittel, Charles, Introduction to solid state 
physics, 6th ed., Wiley, New York (1986) 
4. J. W. Edington, The operation and 
calibration of the electron microscope, the 
Macmillan press LTD, London (1974) 
5. WebElements                                          
http://www.webelements.com/silicon/atom_s
izes.html 
6. CRC Handbook of Chemistry & Physics,  
88th ed, David R. Lide, Editor-in-Chief, 
CRC Press , New York (2007) 
7. P. Brault et al., J. Appl. Phys., 68, 1702 
(1990) 
8. J. Tauc, Grigorov.R, and A. Vancu, Physics 
Status Solidi, 15, 627 (1966) 
9. N.F. Mott and E.A. Davis, Electr. Proc. 
Non-Crystalline Mater., 2nd ed., Oxford 
University Press, Oxford (1979) 
10. S. K. Bahl and K. L. Chopra, J. Appl. Phys., 
41, 2196 (1970) 
11. 陳俊強, 氧摻雜對鍺銻合金性質影響研究, 
國立清華大學, 2008 
12. Y. Ling, Y. Lin, B. Qiao, Y. Lai, J. Feng, T. 
Tang, B. Cai and B. Chen, Jpn. J. Appl. Phys. 
Part 2-Lett. & Exp. Lett., 45, L349 (2006) 
13. 王高源, 氮摻雜對鍺銻合金性質影響研究, 
國立清華大學碩士論文, (2006) 
14. 施翔文, 碲氧摻雜對鍺銻合金性質影響
研究, 國立清華大學碩士論文, (2008) 
 
第三年： 
    不同 Si 摻雜之 GeSb9 平行電極試片，可
藉由等升溫 in-situ 電阻量測系統，得到不同
溫度下的電阻值變化，藉此可量測出結晶溫
度以及推算出結晶活化能、非晶相之導電活
化能。表一為 GeSb9-xSi(x = 0,3,4,6 及 16)試
片在 5、10、20、30oC/min 四種不同升溫速率
下所得到之結晶溫度，由表可看出升溫速率
為 5oC/min 時，結晶溫度會由純 GeSb9 的
185oC 隨矽摻雜濃度增加至 11.91 at.%的
235oC，如圖一所示。此趨勢推測是由於 Si
原子在 GeSb9 薄膜中會阻礙晶粒成長，進而
阻礙其結晶，導致結晶溫度升高，並從劉君
凡學長 1 的 TEM 數據可證實，當 Si 貼片從 0
提高到 16，經粒尺寸會從 400 nm 縮小至 10 
nm，當 Si 摻雜量越多時，經歷成長將受到抑
制; 而另一方面，因為 GeSb9 是屬於成長主導
的結晶機制，成核會較為困難，然而本實驗
的試片結構，由於電極層、保護層均會和記
憶層接觸，提供異質成核的成核位置，增加
成核機會，因此有利於核的生成。 
由圖 1 所示之 DSC 數據可以看出當矽貼
片由 3 個提高到 16 個，在 5 ℃/min 的升溫
速率下，試片結晶溫度會從 184.7℃增加為
268.8 ℃。比較 DSC 和電性量測系統得到的
結晶溫度，發現在純 GeSb9 電性量測得到的
結晶溫度 185℃接近 DSC 得到的 184.7℃，
推測可能是因為 GeSb9 屬於成長主導材料，
成長速度快，因此即使在 DSC 中生成的核
會比有介面的試片少很多，但高成長速度仍
會使兩者膜結晶完成時間差不多。另外可以
發現，隨矽濃度的增加，DSC 和電性量測系
統所得之結晶溫度差值增加，初步推測原因
可能是兩者使用試片結構上的不同，DSC 為
厚膜(~300 nm)，其表面所佔比例較三層膜試
片小，而此表面積的差異便影響了結晶溫度
的表現。 
    結晶活化能的大小在相變化記憶體上會
對寫入速率、消耗功率以及資料的穩定性造
 20
實驗室也同時開發 pore-type 三明治結構之
相變化記憶元件，其結構如圖 5 所示。元件
製備流程：首先於試片清洗後以磁控直流濺
鍍鍍上  100 nm 的  TiW 下電極層，再用 
PECVD 沈積 100 nm 的 SiO2。利用黃光微
影製程曝光顯影第一道圖形完後，利用 
RIE-10NR 作乾式蝕刻 SiO2。接著用丙酮配
合超音波震盪將光阻去除，然後再連續濺鍍
50 nm GeSb9 相變化層及 100 nm TiW 上電
極層。接著進行第二道黃光微影製程，此處
定義出上電極 Pad 處，後接續濕蝕刻製程以
分隔各元件。蝕刻後用丙酮以超音波震盪去
除光阻。再進行第三道黃光微影製程曝光顯
影出下電極的圖形，再用 B.O.E 蝕刻 SiO2 
讓 TiW 下電極露出，最後用丙酮以超音波震
盪去除光阻，完成試片製程。此元件 via-hole
大小為 2x2 μm2，而 0.1x0.1 μm2 尺寸的製程
尚未成功製作出元件，而此種次微米小尺度
元件製程開發研究將為下期計畫之研究重
點。而對於此2 μm元件電性分析，選用Agilent 
B1500A 半導體參數分析儀進行電性量測，將
探針分別點在上、下電極處，以電壓掃描及
電流掃描模式進行量測。 
    在電壓掃描量測上，工作電壓由 0 V 提
昇至 1.6 V，再由 1.6 V 降回 0 V，每一個 step
以 1.6 mV 的幅度升降，儀器自動紀錄每一
step 的電流、電壓值，總量測 1001 組數據點。
圖 6 為 2×2 µm2  pore-type Sandwich 結構元
件進行電壓掃描量測所得到的 I-V 曲線。逐漸
提高工作電壓但尚未大於臨界電壓 (Vth) 的
過程中 (線段 a)，元件呈現高電阻狀態 (OFF 
state)，此時對元件施加電壓，能夠流通的電
流極小；當工作電壓高於臨界電壓值 (Vth) 
後，由圖 4.6 之線段 b 所示，通過元件的電
流將大幅度的增加，元件由高阻態切換 
(switch) 為低阻態。切換後元件處於 ON state 
(線段 c)，當電壓由 1.6 V 回到 0 V 的過程中，
元件始終保持低阻態，因而在 I-V 曲線上為直
線。之後對同一元件進行同樣幅度的電壓掃
描，曲線僅沿著線段 c 反覆，元件保持低電
阻的狀態。圖 7 為元件經由換算所得到其電
阻值與電壓的半對數關係圖，電阻隨著工作
電壓升高持續降低 (如圖 6 線段 a)，直到工
作電壓到達臨界電壓前(Vth)，電阻值皆由 106
下降至 103。 
    以同形式試片進行電流掃描分析，掃描
範圍分別為由 0 mA 提昇至 2 mA，再由 2 mA
降為 0 mA，每一個 step 以 0.002 mA 的幅度
升降。圖 8 為 2×2 µm2 pore-type Sandwich 結
構元件進行電流掃描量測所得到的 I-V 曲
線，逐漸提高工作電流但尚未大於臨界電流 
(Ith) 的過程中 (圖 8 之線段 a)，元件呈現高電
阻狀態 (OFF state)。當施加工作電流高於臨
界電流值 1.97 mA 後，由線段 b 所示，元件
發生切換並由高阻態切換 (switch) 為低阻
態，跨接在元件兩端的電壓瞬間降低，此現
象稱作 Snapback。切換後元件處於 ON state 
( 線段 c)，當電流由 2 mA 回到 0 mA 的過程
中，元件始終保持低阻態。之後對同一元件
進行同樣幅度的電流掃描，電阻值依舊維持
低阻態。 
對元件進行切片實驗，並以 TEM 觀測元
件斷面，進行切片的實驗先經過 0 V 到 1.6 V
再回到 0 V 的電壓掃描，元件切片委託交通
大學以聚焦離子束系統 (Focused Ion Beam) 
製作，利用 TEM 觀察 2 µm Sandwich 元件斷
面如圖 9 所示，由圖片中可以清楚觀察到元
件的結構，由上到下的膜層分別為：作為 FIB
實驗遮罩的 Pt；TiW 上電極，其厚度為 200 
nm；GeSb9 相變化材料，厚度為 50 nm；以
PECVD 沈積的 SiO2 介電層，厚度為 100 nm； 
TiW 下電極，厚度為 50 nm。觀察元件內部薄
膜，我們發現膜層品質均勻且平整，介面處
並未出現先前推論的孔洞，因此暫時排除薄
膜品質不佳的可能。在兩旁 PE-SiO2 間就是實
驗所設計的 2 µm 元件通道 (via-hole)，由圖
中能夠清楚發現通道旁側壁皆發生毀損的現
象，且右方毀損程度較左方嚴重，我們認為
在此觀察到的毀損現象，與造成元件失效有
直接的關聯，之後將對可能的毀損原因做進
一步討論。分別對元件內部不同區域做選區
繞射，繞射孔徑為 0.18 µm。由繞射點圖形可
以觀察到，元件右方(a)處靠近側壁處其繞射
點相當明顯，顯示該區域應有一定比例晶粒
具有相同的晶面方向，且晶粒尺寸較大；而
圈選處(b)則可以發現明顯的繞射環伴隨些許
 22
面效應的產生，這現象可能是 GST 225 為成
核主導機制，所以成核較為容易，因此介面
幫助成核的效應就不顯著。此外由得到的在
非晶相時的導電活化能，再對比傅俊憲學長 1
用光譜儀量測所得到的光能隙值，可以判斷
出記憶層在非晶時為 p-type 半導體。 
 
第三年: 
    經由 in-situ 等升溫電阻實驗可確定越高
濃度的矽摻雜有助於相變化層材料的結晶溫
度提高，此對於元件使用時之非晶相穩定性
有幫助，此由上一年計畫之 GeSb9-Si 之 TEM
結果可證實，當矽濃度越高時，Sb 晶粒成長
將被抑制，導致結晶溫度升高。而由結晶活
化結果亦觀察到相同的趨勢，結晶活化能隨
Si 濃度而增加，高結晶活化能有益於記憶資
料的穩定保存。 
    恆溫電性實驗可藉由 JMAK 方程式來推
得動力學指數，隨著 Si 含量的增加，結晶機
制的整體變化由低摻雜濃度之二維成長到高
摻雜濃度之三維成長，此亦與 TEM 晶粒大小
結果相呼應。 
    由恆溫實驗亦可定義出失效時間(tfail)，對
溫度倒數作圖可得到 10 年使用時之最高溫度
(T10Y)，未摻雜之 GeSb9 之 T10Y為 88.9oC，而
GeSb9-8O 為 139.9oC，GeSb9-16Si 為 164.4oC 
，可證實高濃度 Si 摻雜之 GeSb9對於資料保
存性最有幫助且遠遠高於習用之Ge2Sb2Te5之
110oC。配合 Si 摻雜薄膜研究之良好電性(有
效提高結晶相電阻值)、熱性(提高熱穩定
性)，如果以此新穎材料作成之 PCRAM 元件
仍保有快速相變化之能力，將對相變化產業
造成莫大的衝擊。 
    在選定材料後，本實驗室從去年起積極
進行 2x2 μm2 元件製程開發，並以半導體參數
分析儀獲得元件基本操作之特性。由電壓掃
描實驗可觀察出元件之臨界電壓以及非晶相/
結晶相之阻值比，103 之阻值比有利於訊號之
讀取。但由於元件尺度仍須微縮至 100 nm 因
此在新一期的計畫會著重於次微米尺度之元
件製作。 
    而在 2 μm 元件施加連續電壓 1.6 V 後，
記憶胞經由 TEM 影像觀察到毀損現象，並由
軟體模擬其電流密度分布情況，進而對分析
其毀損機制。 
    針對毀損機制以及元件尺寸微縮問題，
將於接下來計畫期間製作 100 nm 之次微米元
件記憶胞並於上電極上方再覆蓋一層金屬膜
以利於下針並抑制 TiW 被衝開的現象。小尺
度元件的製作配合剛組裝好之脈衝產生器矽
統，將於下一期計畫量測出元件尺度之新型
記憶材料 GeSb9-16Si 元件之優越操作特性。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 24
  (a) 
520 525 530 535 540 545
0
20000
40000
60000
80000
100000
120000
140000
160000
In
te
ns
ity
 (C
PS
)
Binding Energy (eV)
GeSb9
1-Si
2-Si
3-Si
4-Si
Sb (as-deposited)
 
(b) 
520 525 530 535 540 545
0
10000
20000
30000
40000
50000
60000
70000
80000
90000
100000
In
te
ns
ity
 (C
P
S
)
Binding Energy (eV)
GeSb9
1-Si
2-Si
3-Si
4-Si
Sb  (RTA)
 
圖三   GeSb9-xSi 記憶膜在 (a)初鍍及 (b) 280 
℃、40 秒的 RTA 熱處理後的 Sb 3d ESCA 結果 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
  (a) 
145 150 155 160 165
3000
4000
5000
6000
7000
In
te
ns
ity
Binding Energy (eV)
Si  2s  (as-deposited)
GeSb9
1-Si
2-Si
3-Si
4-Si
  (b) 
  
145 150 155 160 165
2000
2500
3000
3500
4000
4500
5000
5500
6000
In
te
ns
ity
Binding Energy (eV)
GeSb9
1-Si
2-Si
3-Si
4-Si
Si  2s  (RTA)
圖四   GeSb9-xSi 記憶膜在 (a)初鍍及 (b) 280 
℃、40 秒的 RTA 熱處理後的 Si 2S ESCA 結果 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 26
 
圖八 GeSb9+Te (15W)+O(1 sccm)/ TiW 雙層
膜的 DSC 結果 
 
 
圖九 GeSb9+Te (15W)+O (1 sccm)記憶膜在
28.4℃/min 的升溫速率下，以 TiW 平行下電
極量測的電阻-溫度結果 
 
 
圖十 GeSb9+Te (15W)+O (1 sccm)記憶膜在 5
℃/min 的升溫速率下，以 TiW 平行下電極量
測出的電阻-溫度結果繪出的電導-溫度分之
一的結果，由斜率可得出電導活化能 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 28
 
95 100 105 110 115
1500
2000
2500
3000
3500
4000
4500
5000
5500
6000
6500
7000
7500
 
In
te
ns
ity
 (C
PS
)
Binding Energy (eV)
Si  (RTA)
GeSb9
1-Si (Si 0.16 at.%) 
2-Si (Si 0.29 at.%)
3-Si (Si 0.98 at.%)
4-Si (Si 1.73 at.%)
Si  2p3/2
(Si-Si)
99.4 eV
 
圖 5  經熱處理後，Si 2p3/2 軌域的 ESCA 電子能
譜圖 
 
-0.2 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8
0.20
0.25
0.30
0.35
0.40
0.45
0.50
0.55
0.60
 
光
能
隙
 (
eV
)
Si  濃度 (at.%)  
圖 6  光能隙與試片中 Si 濃度之關係圖 
 
 
 
表 2  GeSb9 摻雜 Si 時，不同 Si 貼片數製作的試 
片之非晶相電阻係數 
試片編號 電阻係數 (Ω-cm) 
GeSb9 - 0Si 1.93 
GeSb9 – 1Si (0.16 
at.%) 2.25 
GeSb9 – 2Si (0.29 
at.%) 2.63 
GeSb9 – 3Si (0.98 
at.%) 2.71 
GeSb9 - 4Si (1.73 
at.%) 3.19 
 
 
表 3  GeSb9 摻雜 Si 時，不同 Si 貼片數製作的試
片之結晶相電阻係數 
 
試片編號 電阻係數 (Ω-cm) 
GeSb9 - 0Si 4.41 × 10-5 
GeSb9 – 1Si (0.16 
at.%) 4.86 × 10
-5 
GeSb9 – 2Si (0.29 
at.%) 6.55 × 10
-5 
GeSb9 – 3Si (0.98 
at.%) 7.09 × 10
-5 
GeSb9 - 4Si (1.73 
at.%) 9.90 × 10
-5 
 
  
 
表 4  GeSb9 摻雜不同元素的試片之結晶相電阻係數比較 
 
材 料 
無摻雜時之電阻係數 
(Ω-cm) 
摻雜約1.7 at.%時之電阻係
數(Ω-cm) 
摻雜/無摻雜之電阻係數比
GeSb9 - N13 1.3 × 10-4 1.41 × 10-4 1.09 
GeSb9 – Te14 1.13 × 10-4 2.07 × 10-4 1.83 
GeSb9 - O1 1.29 × 10-4 2.54 × 10-4 1.97 
GeSb9 - Si 4.41 × 10-5  9.90 × 10-5 2.25 
 
 30
24 26 28 30 32 34 36 38 40
-2.5
-2.0
-1.5
-1.0
-0.5
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5  GeSb9
 GeSb9+O1
 GeSb9+O2
 GeSb9+O4
 GeSb9+O8
ln
σ
1/KT
 
 
圖 10 GeSb9-xO 的 lnσ對 1/KBT 圖 
 
 
表 7 傅學長不同氧流量下的晶粒尺寸值 1 
 
試片編號 晶粒尺寸（nm） 
GeSb9  500-900 
GeSb9 -2O (2.59 at.%) 100-300 
GeSb9 -8O (8.53 at.%) 10-50 
 
 
表3  GeSb9+Ox的導電活化能值,括弧內的值
為光能隙值 
 
試片編號 導電活化能(eV) 
GeSb9  0.18(0.25) 
GeSb9 -1O 0.2 
GeSb9-2O  0.21(0.296) 
GeSb9 -4O  0.27 
GeSb9 -8O  0.31(0.328) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 32
 
圖 4  實驗所得之 GeSb9-10.61 at.% Si 膜失效
時間對溫度倒數之 Arrhenius plot 。插圖為在
不同恆溫溫度下之實驗結果，而外插出之資
料保存性 T10Y為 164oC。 
 
表四 GeSb9 -xSi (x=0, 3, 4, 6 及 16)試片在不
同恆溫退火溫度下所得之資料保存性(T10Y) 
 
 
 
 
 
 
 
 
圖 5  相變化記憶元件結構形式(pore-type 
structure) 
 
 
圖 6  2x2 μm2 pore-type sandwich元件電壓掃
描之 I-V 曲線 
 
-0.2 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0
102
103
104
105
106
(c) ON state
(b) switch
 
 
R
es
is
ta
nc
e 
(O
hm
)
Programming Voltage (V)
V-mode
2 mm Sandwich
 50 nm GeSb9
1.6 V sweep
(a) OFF state
圖 7  2x2 μm2 pore-type sandwich元件電壓掃
描之 R-V 曲線 
 
 
 
 
 1
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 96-2221-E-007-162-MY3 
計畫名稱 相變化記憶體材料暨元件開發研究（第 2, 3 年） 
出國人員姓名 
服務機關及職稱 
周麗新 
國立清華大學材料系教授 
會議時間地點 民國九十七年四月五日～同年四月九日，美國舊金山 
會議名稱 (中文) 材料研究學會 2010 年春季大會 
(英文) MRS spring meeting 2010 
發表論文題目 
(中文) 1. 鍺銻碲合金薄膜與氮化鈦及鈦鎢合金電極的介面擴散 
         2. 矽摻雜對鍺銻合金薄膜的微結構、結晶及物理性質的影響 
(英文) 1. Interface Diffusion in Ge2Sb2Te5 films with TiN and TiW electrodes 
2. Effects of Silicon Doping on the Microstructures, Crystallization, and 
Physical Properties of GeSb9 Films 
 
 
一、參加會議經過 
本人搭乘四月三日上午九點三十分的達美航空 DL276 由台北出發的班機飛東京，
再換達美 DL634 直飛舊金山，於當地時間同天上午八點左右抵達舊金山，繼而換搭地
鐵到旅館，於九點左右到達旅館。 
大會四月五日開始，但由於舊金山與台灣有十五小時的時差，晝夜顛倒，而且學
校自四月二日開始放春假，因此訂了四月三日上午的機票，一來在飛機上睡起後，抵
達舊金山是上午，可以開始日間活動，較易調整時差，二來提前兩天到，較易調整情
緒及時差，有利於幾天參加會議時的精神。四月三日是第一個在舊金山的白天，當天
下午到奧克蘭看舊金山巨人隊與奧克蘭運動家隊的春訓最後一場熱身賽，再往北去柏
克萊大學校園走走，四月四日到北邊漁人碼頭、39 號碼頭等地瀏覽，並試著調整時差，
第三天（四月五日）一大早即赴會場正式註冊，參加第三天的課程(tutorial course)，以
及第四天至第七天（四月六日至四月九日）為期四天的大會研討會，十日凌晨一點五
分搭乘華航 CI003 的班機直飛台灣，由於經過換日線，於次日四月十一日清晨六點半
才抵達中正機場，完成此次出國參加會議的旅程。  
 
二、與會心得 
第一天參加免註冊的第三代太陽電池的課程(tutorial course)，這次是由美國國家基
金會(NSF)配合提供的課程，全程免費，但不提供課程講義，與 MRS 各 session 提供課
程的作法不同，一般課程需要註冊、繳費，也販賣講義。這課程除介紹重要的相關知
  
  
Abstract Status 
The paper has already been confirmed. 
DocumentID/ControlID: 763512
Title: Interface Diffusion in Ge2Sb2Te5 Films With TiN and TiW Electrodes.
Paper Number: H3.28; 
Presentation Date: April 06, 2010
Presentation Time: 08:00 PM to 08:00 PM
Presentation Type: Poster
Room: Salon Level (Marriott)
Status: Accepted
Presenting: True
Confirmation Date: January 13, 2010 at 10:46
Confirmed By: Lih-Hsin Chou
第 1 頁，共 1 頁Abstract Status - Status
2010/1/13http://abstracts.mrs.org/Status.aspx
 4
and TiW/GST were prepared by sputtering on Si substrates with varying top electrode thickness. 
These samples were treated under RTA and traditional annealing at 400 and 250oC, respectively. 
The annealing temperature of 400oC for RTA was based on the manufacturing temperature of top 
electrode of the phase-change memory device. Two methods were used to deposit the top 
electrode layer: chemical vapor deposition (CVD) and physical vapor deposition (PVD). The 
temperature for CVD process was approximately 400oC and GST layer was transformed into the 
equilibrium hexagonal (hcp) phase. Besides, the PVD process temperature for top electrode is not 
high enough to hit the crystallization temperature of the metastable cubic (fcc) phase. Application 
of RTA at 400oC will produce stable hcp phase afterward with less atomic diffusion than 
traditional annealing. The hcp phase obtained after RTA at 400oC has more virtue of stability 
than the fcc phase. Therefore, the RTA process at 400oC was chosen to simulate the initialization 
process in PCM device. In practice, thermal pulse was applied on PCM device to heat the active 
layer by Joule-heating. The atomic diffusion phenomenon might occur between the GST and 
electrode layers and resulted in PCM device failure after repetitively erasing due to Joule-heating. 
The heating behavior of traditional annealing is similar to that of the thermal pulse. For this 
reason, the traditional annealing is more suitable for simulating the operation in PCM rather than 
RTA. In addition, the PCM is operated under the principle of the resistivity difference between 
the amorphous and fcc crystalline phases. Therefore, the process temperature of 250oC was used 
for traditional annealing in order to simulate the heating effect of repetitive SET processes in 
PCM. Nano-Auger was carried out to examine the depth profiles and SEM topographic images of 
TiN-GST and TiW-GST systems in order to investigate the inter-diffusion properties at interface 
and intactness of top surface. The promising selection of top and/or bottom electrode was 
suggested for more competitive phase-change memory device. 
EXPERIMENTAL DETAILS 
 Four dual-layer-structure samples: Ge2Sb2Te5 (denoted as GST)/TiN, TiN/GST, GST/TiW 
and TiW/GST were prepared on Si substrates. The 100 nm thick GST thin film was deposited by 
RF magnetron sputtering on either electrodes or Si substrates. The 50 and 100 nm TiN thin films 
were fabricated by DC magnetron reactive sputtering from Ti target in an atmosphere of Ar and 
N2 gas mixture. The TiW films of 50 and 100 nm thick were fabricated by DC magnetron 
sputtering from TiW target. The residual pressure was less than 2.7 × 10-4 N/m2 and the process 
pressure was 0.68 N/m2. The dual-layer samples were annealed by rapid thermal annealing (RTA, 
Tec-RUN Advanced Corporation, TR3A-601) under N2 atmosphere for 1 min at 400oC or 
traditionally annealed at 250 oC in sealed N2 atmosphere for 10 min. The depth profiles of the 
dual-layers were obtained by nano scale Auger electron spectroscopy (nano-AES, PHI700) with 
the cylindrical mirror analyzer (CMA) in order to investigate the interface properties and the 
inter-diffusion. Scanning electron microscopy (SEM) with resolution of 6 nm equipped in 
nano-AES provided the surface topography of each sample. The surface was cleaned by Ar ion 
 6
segregation at TiN/TiNTe interface was observed during RTA process which is similar with the 
earlier findings of Ge atoms segregating to the boundary region resulted in a GST composition 
change in W/GST/TiN/TiW phase-change memory device [6]. After traditional annealing for 10 
min, Te atoms diffused out of sample due to its high vapor pressure, but the flat top surface was 
still maintained. A different phenomenon was observed in TiW(50 nm)/GST sample. The 
as-deposited TiW(50 nm)/GST exhibited a non-cracking surface and a distinct interface with no 
atomic interface diffusion. However, roughly 70% and 25% of top surfaces cracked during RTA 
and traditional annealing, respectively. Obviously, the RTA induced higher thermal stress on thin 
films than traditional annealing. Also, Ti and W atoms diffused into the GST layer considerably 
after both RTA and traditional annealing. These results imply that TiN(50 nm) is a better top 
electrode than TiW(50 nm). 
 
Figure 2. Auger spectra and top view SEM images (inserted in the upper-right corner) of TiN(50 
nm)/GST (a) as-deposited and (b) RTA annealed at 400oC for 1 min.   
 
Figures 3(a) and (b) show the Auger spectra and top view SEM images (inserted in the 
upper-right corner) of TiN (100 nm)/GST of as-deposited and RTA annealed at 400oC for 1 min, 
respectively. Both Ti and N atoms were incorporated into the as-deposited GST layer as shown in 
figure 3(a). After RTA annealing, Te atoms diffused out significantly and the film cracked, as 
shown in figure 3(b). Traditional annealing gives the same result as figure 3(b).  
Comparing figure 2(a) to 3(a), the sample with thicker TiN top electrode of 100 nm showed 
evident atomic diffusion, but not the thinner one of 50 nm. This result might be explained by the 
sputtering effect accompanied by increasing sputtering time. In figure 3(b), Te atoms diffusing 
towards TiN is probably attributed to its’ high vapor pressure and poor thermodynamic stability 
[7,9]. An apparent correlation was observed between the top electrode surface morphology and 
its’ thickness. Thermal stress in TiN (100 nm)/GST sample caused during RTA process was 
severe and led to a cracked surface, but a flat surface remained for the thinner TiN (50 nm)/GST 
sample. As to TiW (100 nm)/GST samples, Ti and W atoms moved towards GST layer seriously 
after both RTA and 10 mins’ traditional annealing, a similar phenomenon as observed in TiN 
0 2 4 6 8 10 12 14 16
0
5000
10000
15000
20000
25000
In
te
ns
ity
Sputter time (min)
 Si2
 Ti2
 Ge1
 Sb1
 Te1
 N1
(a) 
0 2 4 6 8 10 12 14 16
0
2000
4000
6000
8000
10000
12000
14000
16000
18000
20000
In
te
ns
ity
Sputter time (min)
 Si2
 Ti2
 Ge1
 Sb1
 Te1
 N1
(b) 
 8
6. S. M. Yoon, K. J. Choi, N. Y. Lee, S. Y. Lee, Y. S. Park and B. G. Yu, Appl. Surf. Sci., 254, 
316 (2007). 
7. L. Krusin-Elbaum, C. Cabral, Jr. K. N. Chen, M. Copel, D. W. Abraham, K. B. Reuter and S. 
M. Rossnagel, Appl. Phys. Lett., 90, 141902 (2007). 
8. S. Y. Lee, Y. S. Park, S. M. Yoon, S. W. Jung and B. G. Yu, J. Electrochem. Soc., 155 (5), 
H314 (2008). 
9. H. Ipser and R. Krachler, Z. Metallkd., 84 (9), 613 (1993). 
10. M. A. Rabie, Y. M. Haddara, and J. Carette, J. Appl. Phys., 98, 074904 (2005). 
 9
Effects of Silicon Doping on the Microstructures, Crystallization, and Physical Properties of 
GeSb9 Films 
 
Chun-Fan Liu, Yu-Hsun Perng, Chen-Wei Lee and Lih-Hsin Chou 
Department of Materials Science and Engineering, National Tsing Hua University, Hsinchu, 
Taiwan 30013, R.O.C. 
 
ABSTRACT 
 
Silicon doped GeSb9 (denoted as GeSb9-Si) film showed many improved physical 
properties for phase change memory application. Up to 11.9 at.% Si doping, the crystallization 
temperatures, lattice constants, optical band gaps and the resistivity of both crystalline and 
amorphous films increased with Si concentration, while the grain sizes decreased and the 
crystallization activation energy slightly reduced. The films thickness decrease after rapid thermal 
annealing are less than 1% for Si doping concentration higher than 1.7 at.%. Crystallization could 
be triggered by an 8 mW laser pulse of duration 21 ns for all films. The GeSb9-Si films had fast 
crystallization speed, good thermal stability, less volume change after phase change and 
improved resistivity and are therefore potential candidates as active layers for phase-change 
memory. 
 
INTRODUCTION 
 
Ge2Sb2Te5 alloy has been widely used in PRAM devices. It takes approximately 50 ns for 
write/read and is 30-times faster than conventional flash memory, but is considerably slower than 
SRAM and MRAM [1]. J. Siegel et al. [2] found that Sb-rich GeSb (Ge0.07Sb0.93) film has the 
shortest transformation time; i.e. as low as about 400 ps, ever reported for phase change materials.  
For GeSb alloys, the higher Sb-content films were found to exhibit the shortest crystallization 
time [3]. L. van Pieterson et al. [4] further reported that as Sb concentration higher than 
stoichiometric concentration 85 at.%, the crystallization time will be reduced since Sb 
crystallized easily and a growth-dominated crystallization was observed. However, one of the 
biggest problems encountered is that PRAM devices require a large programming current. It was 
reported that doping of O, N [5] or TeO [6] to GeSb9 films increased the resistivity of GeSb9 
films to a maximum of about 7 times for O doping. It was still two orders lower than doped 
Ge2Sb2Te5. Therefore, in this study, silicon, which possesses higher band gap, small atomic size, 
will not form compound with both Sb or Ge is adopted as dopant. Effects of silicon doping on the 
microstructures, crystallization, and physical properties of GeSb9 Films are investigated and the 
feasibility of the Si doped films in PRAM application examined. 
 
EXPERIMENTAL DETAILS 
 
 11
 
 
accompanied with a slight reduction of crystallization activation energy (Ec) from 5.4 eV to 4.45 
eV. 
After 1 min’s RTA at 280°C, the GIXRD analysis reveals that there are preferred Sb 
orientation phenomena for samples with Si doping concentration less than 1.7 at.% [8] and the 
TEM observation shows that the grain shape changes from flat-long to equal axis with the width 
or the size of the grains reduced from about 300 nm of undoped to about 10 nm for 11.9 at.% Si 
doped samples of 500 Å thickness as shown in Fig. 2. Further calculation from GIXRD data 
shows that the lattice constant increases from 4.48 of undoped to 4.56 Å for films with 11.9 at.% 
Si (see Figure 3). The calculated grain sizes are also shown in Figure 3. 
 
 
Figure 2. TEM bright field of crystalline state of GeSb9-Si films with different doping 
concentrations: (a) 0.16 at.%, (b) 4.44 at.%, and (c) 11.9 at.% Si. Insert is the diffraction pattern 
taken with an acceleration voltage 200 KV (or 300 KV), camera length 80 cm (or 26.5 cm), and 
aperture size 0.3 μm (or 0.2 μm) for (a) and (b) (or (c)). 
Figure 1.  The crystallization temperature 
(Tc) and crystallization activation energy 
(Ec) of the GeSb9-XSi films with different 
silicon concentrations. 
 13
0 2 4 6 8 10 12
0
10
20
30
40
50
60
70
80  Crystallization
 As-deposited
Si concentration (at. %)
R
es
is
tiv
ity
 (x
10
-5
Ω-
cm
)
2
4
6
8
10
R
esistivity (Ω
-cm
)
 
 
Table I. Film thickness percentage change of GeSb9-XSi film after 1 min’s RTA at 280℃. 
 
silicon concentration from 0.25 eV of pure GeSb9 to 1.34 eV for 11.9 at.% Si doped film. The 
resistivity of crystalline (or amorphous) phase increased 16.7 (or 4.88) times from undoped to 
11.9 at.% Si doped film as shown in figure 5 and is much better than N, O [5] or TeO [6] doped 
films, which are only 6 (or 2.2) , 7.4 (or 2.1) and 9.4 (or 4.8) times for the highest crystalline (or 
amorphous) resistivity reported with doping. The films thickness changes after RTA are less than 
1% for Si doping concentration higher than 1.73 at.% as can be seen in table I.  
Static test was also applied to determine the crystallization speed and a slight increase in 
the crystallization time was observed with Si doping. For 11.9 at.% Si film, it can be crystallized 
by applying an 8 mW, 21 ns laser pulse of 398 nm wavelength, while 12 ns only of the same laser 
power is required for pure GeSb9 as shown in figure 6. 
 
   
Figure 6. The static test results of GeSb9-XSi films with three different silicon concentrations: (a) 
0 at.%, (b) 4.44 at.%, and (c) 11.9 at.%. 
 
CONCLUSIONS 
 
Silicon doping results in crystallization activation energy decrease, but only slightly 
 GeSb9 GeSb9-6Si GeSb9-8Si GeSb9-12Si GeSb9-16Si
Film thickness change (%) -3.9 0.31 0.93 -0.36 -0.97 
Figure 5.  Resistivity of amorphous and 
crystalline GeSb9-XSi films with different 
silicon concentration. 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/08/31
國科會補助計畫
計畫名稱: 相變化記憶體材料暨元件開發研究
計畫主持人: 周麗新
計畫編號: 96-2221-E-007-162-MY3 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
