
module vio_0(clk,probe_in0,probe_in1,probe_in2,probe_in3);

  input  clk;
  input  probe_in0;
  input  probe_in1;
  input  probe_in2;
  input  probe_in3;


endmodule

