- 对于 DRAM 芯片, 存取时间为 $r$, 那么需要的恢复时间也为 $r$, 而又需要进行刷新, 因此存取周期 $T=4r$
- 双端口 RAM 和多模块存储器解决了下列两个问题
	- 如果多核 CPU 同时访问内存, 当第一个 CPU 访问完后, 第二个 CPU 需要等待恢复时间后才能再次访问
	- 即便是单核 CPU, 读写速度也比主存快很多, 主存的恢复时间太长
## 双口 RAM
![[Pasted image 20241208134812.png]]
- 优化多核 CPU 访问一根内存条的速度
- 需要两组完全独立的数据线, 地址线, 控制线; CPU, RAM 中也要有更复杂的控制电路
### 两个端口对同一主存操作的情况
- 两个端口同时对不同的地址单元存取数据
	- 不冲突
- 两个端口同时对同一地址单元读出数据
	- 不冲突
- 两个端口同时对同一地址单元写入数据
	- 写入错误
- 两个端口同时对同一地址单元分别写入, 读出数据
	- 读出错误
当出现任何冲突时, RAM 的控制电路会发出"忙"的信号 (为 $0$), 由判断逻辑决定暂时关闭一个端口, 未被关闭的端口正常访问, 被关闭的端口延长一段时间后访问
## 多体并行存储器
![[Pasted image 20241208141254.png]]
- 即使对于单核 CPU, 其操作速度仍比主存快很多, 而主存每次读取后又需要一段恢复时间
- 当 CPU 想要连续读取一些数据的时候, 就必须等待恢复时间
- 