<!doctype html>
<html lang="ja">
  <head>
    <meta charset="utf-8">
    <meta name="viewport" content="width=device-width">
    
    <title>CPUの合成 | Verylで作るCPU</title>

    <link rel="stylesheet" type="text/css" href="css/normalize.css" />
    <link rel="stylesheet" type="text/css" href="css/webstyle.css" />
    <link rel="next" title="M拡張の実装" href="09-impl-m.html">
    <link rel="prev" title="CPUのパイプライン化" href="05a-pipeline.html">
    <meta name="generator" content="Re:VIEW Starter">

    <script async defer src="https://buttons.github.io/buttons.js"></script>

  </head>
  <body style="background-color:#eff4ff">
    <div class="page-outer" style="background-color:white">
      <div class="side-content">
                <a class="nav-title" href="index.html">Verylで作るCPU</a>

        <div style="display:flex; gap:10px; align-items: center;">
          <a class="github-button" href="https://github.com/nananapo/veryl-riscv-book" data-color-scheme="no-preference: light_high_contrast; light: light; dark: dark;" data-size="large" data-show-count="true" aria-label="Star nananapo/veryl-riscv-book on GitHub">Star</a>
          <div style="">
            <a href="https://twitter.com/share?ref_src=twsrc%5Etfw" class="twitter-share-button" data-show-count="false">Tweet</a>
          </div>
          <div style="margin-bottom: 14px;" id="share-facebook" class="fb-share-button" data-href="" data-layout="" data-size=""><a target="_blank" href="https://www.facebook.com/sharer/sharer.php?u=https%3A%2F%2Finvalid.invalid%2F&amp;src=sdkpreparse" class="fb-xfbml-parse-ignore">Facebookでシェアする</a></div>
        </div>
        <ul class="toc toc-1">
    <li class="toc-chapter"><a href="./00-preface.html">まえがき</a></li>
<li class="toc-part">第I部 RV32I/RV64Iの実装
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./02-setup.html">1 環境構築</a></li>
    <li class="toc-chapter"><a href="./03-veryl.html">2 ハードウェア記述言語 Veryl</a></li>
    <li class="toc-chapter"><a href="./04-impl-rv32i.html">3 RV32Iの実装</a></li>
    <li class="toc-chapter"><a href="./04a-zicsr.html">4 Zicsr拡張の実装</a></li>
    <li class="toc-chapter"><a href="./04b-riscvtests.html">5 riscv-testsによるテスト</a></li>
    <li class="toc-chapter"><a href="./05-impl-rv64i.html">6 RV64Iの実装</a></li>
    <li class="toc-chapter"><a href="./05a-pipeline.html">7 CPUのパイプライン化</a></li>
    <li class="toc-chapter"><a href="./05b-synth.html">8 CPUの合成</a>
      <ul class="toc toc-3">
        <li class="toc-section"><a href="./05b-synth.html#h8-1">8.1 FPGAとは何か？</a></li>
        <li class="toc-section"><a href="./05b-synth.html#h8-2">8.2 LEDの制御</a></li>
        <li class="toc-section"><a href="./05b-synth.html#h8-3">8.3 FPGAへの合成① (Tang Mega 138K Pro)</a></li>
        <li class="toc-section"><a href="./05b-synth.html#h8-4">8.4 FPGAへの合成② (PYNQ-Z1)</a></li>
      </ul>
    </li>
  </ul>
</li>
<li class="toc-part">第II部 RV64IMACの実装(未執筆)
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./09-impl-m.html">9 M拡張の実装</a></li>
    <li class="toc-chapter"><a href="./10-impl-exception.html">10 例外の実装</a></li>
    <li class="toc-chapter"><a href="./11-impl-mmio.html">11 Memory-mapped I/Oの実装</a></li>
    <li class="toc-chapter"><a href="./12-visualize.html">12 可視化</a></li>
    <li class="toc-chapter"><a href="./13-benchmark.html">13 ベンチマーク</a></li>
    <li class="toc-chapter"><a href="./14-impl-a.html">14 A拡張の実装</a></li>
    <li class="toc-chapter"><a href="./15-impl-c.html">15 C拡張の実装</a></li>
  </ul>
</li>
    <li class="toc-chapter"><a href="./99-postface.html">あとがき</a></li>
    <li class="toc-chapter"><a href="./100-contribute.html">このプロジェクトに貢献する</a></li>
    <li class="toc-chapter"><a href="./bib.html">参考文献</a></li>
</ul>
      </div>
      <div class="page-inner">
        <header class="page-header">
        </header>
        <main class="page-main">
  <h1 class="boldlines center twolines"><a id="h8"></a><span class="secno">第8章</span> <br/>CPUの合成</h1>
<p>これまでの章では、RV64IのCPUを作成してパイプライン化しました。動作確認とテストはシミュレータで行いましたが、本章では実機(FPGA)でCPUを動かします。</p>
<div id="pynq_z1" class="image">
<img src="images/05b-synth/pynq_z1.png" alt="PYNQ-Z1" class="img" style="width:30%" />
<p class="caption">
図8.1: PYNQ-Z1
</p>
</div>
<div id="tangmega138k" class="image">
<img src="images/05b-synth/tangmega138k.png" alt="Tang Mega 138K Pro" class="img" style="width:30%" />
<p class="caption">
図8.2: Tang Mega 138K Pro
</p>
</div>

<h2 class="numbox"><a id="h8-1"></a><span class="secno">8.1</span> FPGAとは何か？</h2>
<p>集積回路を製造するには手間と時間とお金が必要です。FPGAを使うと、少しの手間と少しの時間、安価に集積回路の実現をお試しすることができます。</p>
<p><b>FPGA</b>(Field Programmable Gate Array)は、任意の論理回路を実現することができる集積回路のことです。ハードウェア記述言語で設計した論理回路をFPGA上に設定することで、実際に集積回路を製造しなくても実機で論理回路を再現できます。</p>
<p>「任意の論理回路を実現することができる集積回路」は、主にプロダクトターム方式、またはルックアップ・テーブル方式で構成されています。本書では<b>ルックアップ・テーブル</b>(Lookup Table, <b>LUT</b>)方式のFPGAを利用します。</p>
<div id="lut_sample_truth" class="table">
<p class="caption">表8.1: 真理値表の例</p>
<table>
<tr class="hline"><th>X</th><th>Y</th><th>A</th></tr>
<tr class="hline"><td>0</td><td>0</td><td>0</td></tr>
<tr class="hline"><td>0</td><td>1</td><td>1</td></tr>
<tr class="hline"><td>1</td><td>0</td><td>1</td></tr>
<tr class="hline"><td>1</td><td>1</td><td>0</td></tr>
</table>
</div>
<div id="lut" class="image">
<img src="images/05b-synth/lut.png" alt="&lt;span class=&quot;tableref&quot;&gt;&lt;a href=&quot;./05b-synth.html#lut_sample_truth&quot;&gt;表8.1&lt;/a&gt;&lt;/span&gt;を実現するLUT" class="img" style="width:40%" />
<p class="caption">
図8.3: <span class="tableref"><a href="./05b-synth.html#lut_sample_truth">表8.1</a></span>を実現するLUT
</p>
</div>
<p>LUTとは、真理値表を記憶素子に保存しておいて、入力によって記憶された真理値を選択して出力する回路のことです。例えば、2つの入力<code class="inline-code">X</code>と<code class="inline-code">Y</code>を受け取って<code class="inline-code">A</code>を出力する論理回路(<span class="tableref"><a href="./05b-synth.html#lut_sample_truth">表8.1</a></span>)は、<span class="imgref"><a href="./05b-synth.html#lut">図8.3</a></span>の回路で実現することができます。ここでマルチプレクサ(multiplexer, MUX)とは、複数の入力を選択信号によって選択して出力する回路のことです。</p>
<p><span class="imgref"><a href="./05b-synth.html#lut">図8.3</a></span>では、記憶素子のデータを<code class="inline-code">Y</code>によって選択し、さらに<code class="inline-code">X</code>によって選択することで2入力1出力の真理値表の論理回路を実現しています。入力がN個で出力がM個のLUTのことをN入力M出力LUTと呼びます。</p>
<p>ルックアップ・テーブル方式のFPGAは、多数のLUT、入出力装置、これらを相互接続するための配線によって構成されています。また、乗算回路やメモリなどの部品はFPGAよりも専用の回路で実現した方が良い<sup><a id="fnb-memory.fpga" href="#fn-memory.fpga" class="noteref" epub:type="noteref">*1</a></sup>ので、メモリや乗算回路の部品が内蔵されていることがあります。</p>
<div class="footnote-list">
<div class="footnote" id="fn-memory.fpga" epub:type="footnote"><p class="footnote"><span class="footnote-mark">[*1] </span>例えばメモリは同じパターンの論理回路の繰り返しで大きな面積を要します。メモリはよく利用される回路であるため、専用の回路を用意した方が空間的な効率が改善される上に、遅延が少なくなるという利点があります</p></div>
</div><!--/.footnote-list-->
<p>本書では2つのFPGA(Tang Mega 138K Pro、PYNQ-Z1)を使用して実機でCPUを動作させます。2024年11月12日時点ではTang Mega 138K ProはAliExpressで30000円くらい、PYNQ-Z1は秋月電子通商で50000円くらいで入手できます。</p>
<div class="miniblock miniblock-info">
<p class="miniblock-caption">もう少し安いFPGA</p>
<p>数万円もするFPGAはなかなか手が出せません。本章の範囲ではTang Nano 9K(3000円くらい)、Tang Primer 20K(7000円くらい)、Tang Primer 25K(6000円くらい)などの少し小規模で安価なFPGAでも動作させることができます。手始めにTang Nano 9Kを選ぶのも良いでしょう。</p>
</div>

<h2 class="numbox"><a id="h8-2"></a><span class="secno">8.2</span> LEDの制御</h2>
<p>大抵のFPGAボードにはLEDがついています。本章では簡単なテストプログラムによってLEDを点滅させた後、riscv-testsの結果をLEDによって確認します。</p>
<p>LEDはトップモジュールのポートを経由して制御します。ポートとLEDの接続方法は合成系によって異なるため、それらの接続は後で考えます。</p>
<p>CPUからLEDを制御するには、メモリ経由で制御する、CSRによって制御するなどの方法が考えられます。本書ではLEDを制御する用のCSRを作成して、トップモジュールのポートに接続することでLEDを制御します。</p>
<div class="miniblock miniblock-warning">
<p class="miniblock-caption">執筆中!!!</p>
<p>未完成</p>
</div>

<h3 class="none"><a id="h8-2-1"></a><span class="secno">8.2.1</span> CSRにLED制御用レジスタを実装する</h3>
<p>csrunitモジュールにLEDの制御用レジスタを実装します。RISC-VのCSRには、カスタムなCSRを定義するためのアドレス空間が用意されています(表)</p>
<p>表</p>
<p>表中のTODOをLEDのためのレジスタに割り当てることにします。</p>
<p>まず、CsrAddr型にLED制御用レジスタのアドレスを追加します。</p>
<div class="caption-code">
<pre class="emlist">TODO
</pre>
</div>
<p>書き込みマスクはすべて書き込み可にします。</p>
<div class="caption-code">
<pre class="emlist">TODO
</pre>
</div>
<p>XLENビットのレジスタを定義します。</p>
<div class="caption-code">
<pre class="emlist">TODO
</pre>
</div>
<p>読み込みデータ、書き込みマスクを変数に割り当てます。</p>
<div class="caption-code">
<pre class="emlist">TODO
</pre>
</div>
<p>レジスタへの書き込み処理を実装します。</p>
<div class="caption-code">
<pre class="emlist">TODO
</pre>
</div>
<p>csrunitモジュールのLED制御用レジスタは、最終的にトップモジュールのポートと接続します。そのために、csrunitモジュールのポートに<code class="inline-code">led</code>レジスタの値を露出させ、さらにcoreモジュールのポートに<code class="inline-code">led</code>レジスタの値を露出させます。</p>
<div class="caption-code">
<pre class="emlist">TODO
</pre>
</div>
<div class="caption-code">
<pre class="emlist">TODO
</pre>
</div>

<h3 class="none"><a id="h8-2-2"></a><span class="secno">8.2.2</span> トップモジュールにポートを実装する</h3>
<p>トップモジュールにLEDを制御するためのポートを追加します。LEDの個数はFPGAによって異なるため、とりあえずXLEN(=64)ビットのポートを用意します。</p>
<div class="caption-code">
<pre class="emlist">TODO
</pre>
</div>
<p>ledポートとcsrunitモジュールのレジスタを接続します。</p>
<div class="caption-code">
<pre class="emlist">TODO
</pre>
</div>
<p>CSRの読み書きでLED制御用のポートを制御することができるようになりました。</p>

<h3 class="none"><a id="h8-2-3"></a><span class="secno">8.2.3</span> テストを作成する</h3>

<h2 class="numbox"><a id="h8-3"></a><span class="secno">8.3</span> FPGAへの合成① (Tang Mega 138K Pro)</h2>

<h3 class="none"><a id="h8-3-1"></a><span class="secno">8.3.1</span> 合成用の最上位モジュールの作成</h3>
<p>topをインスタンス化ファイルを設定</p>

<h3 class="none"><a id="h8-3-2"></a><span class="secno">8.3.2</span> プロジェクトの作成</h3>
<p>GW5AST-LV138FPG676AC1/10https://wiki.sipeed.com/hardware/en/tang/tang-mega-138k/mega-138k-pro.html</p>
<p>ファイルのインポート</p>
<div class="caption-code">
<pre class="emlist">import_files -force --fileList ../../core/core.f
</pre>
</div>
<p>config</p>
<p>SystemVerilog 2017core_top_tangmega138k</p>

<h3 class="none"><a id="h8-3-3"></a><span class="secno">8.3.3</span> 周波数の設定</h3>
<p>クロックは50MHzなので、sdcに書いておく</p>
<div class="caption-code">
<pre class="emlist">create_clock -name clk -period 20 -waveform {0 10} [get_ports {clk}]
</pre>
</div>
<p>合成したらわかることだが、50MHzにできないそのためPLLを挟んで10MHzにする。</p>

<h3 class="none"><a id="h8-3-4"></a><span class="secno">8.3.4</span> 物理制約の設定</h3>
<p>制約</p>
<div class="caption-code">
<pre class="emlist">// Clock and Reset
IO_LOC &quot;clk&quot; P16;
IO_LOC &quot;rst&quot; K16;
IO_PORT &quot;clk&quot; IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=OFF BANK_VCCIO=3.3;
IO_PORT &quot;rst&quot; IO_TYPE=LVCMOS33 PULL_MODE=UP BANK_VCCIO=3.3;

// LED
IO_LOC &quot;led[0]&quot; J14;
IO_LOC &quot;led[1]&quot; R26;
IO_LOC &quot;led[2]&quot; L20;
IO_LOC &quot;led[3]&quot; M25;
IO_LOC &quot;led[4]&quot; N21;
IO_LOC &quot;led[5]&quot; N23;
IO_PORT &quot;led[0]&quot; IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8 BANK_VCCIO=3.3;
IO_PORT &quot;led[1]&quot; IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8 BANK_VCCIO=3.3;
IO_PORT &quot;led[2]&quot; IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8 BANK_VCCIO=3.3;
IO_PORT &quot;led[3]&quot; IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8 BANK_VCCIO=3.3;
IO_PORT &quot;led[4]&quot; IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8 BANK_VCCIO=3.3;
IO_PORT &quot;led[5]&quot; IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8 BANK_VCCIO=3.3;
</pre>
</div>

<h2 class="numbox"><a id="h8-4"></a><span class="secno">8.4</span> FPGAへの合成② (PYNQ-Z1)</h2>
        </main>
        <nav class="page-navi">
          <a href="05a-pipeline.html" class="page-prev">&#9664;</a>
          <a href="09-impl-m.html" class="page-next">&#9654;</a>
        </nav>
        <br>
        <br>
        <footer style="background:#dddddd">
      <div style="padding: 20px 20px 20px 20px;">
          <div style="font-size:1.4rem"><b>コンピュータは、CPUを書けば理解できる！</b></div><br>
          コンピュータアーキテクチャは、CPUを作ることで理解することができます。
          「Verylで作るCPU」は、ハードウェア記述言語VerylでRISC-VのCPUを自作する方法を解説するプロジェクトです。<br>
          「Verylで作るCPU 基本編」では、ハードウェア記述言語の基礎から、OSを実行できる程度のCPUの実装方法までを解説します。<br>
          <br>
          キーワード: 自作CPU , RISC-V , Veryl , FPGA<br>
      <div>
        </footer>
      </div>
    </div>
    
    <script>
      let url = window.location.href;
      let encoded_url = encodeURI(url);
      let fb = document.getElementById("share-facebook");
      fb["data-href"] = url;
      console.log(fb);
    </script>
    <div id="fb-root"></div>
    <script async defer crossorigin="anonymous" src="https://connect.facebook.net/ja_JP/sdk.js#xfbml=1&version=v21.0"></script>
    <script async src="https://platform.twitter.com/widgets.js" charset="utf-8"></script>

  </body>
</html>
<!-- layout.html5.erb -->
