n work Transciever_OneLane_inst_Transciever_OneLane_0 verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 65.2344;
av .compile_point_starttime_stamp "Sun Jun  2 13:50:05 2024";
av .compile_point_endtime_stamp "Sun Jun  2 13:51:10 2024";
av .compile_point_realtime_used 64.995;
