'''可测试性设计'''（{{lang-en|'''Design for Testability, DFT'''}}）是一种[[集成电路设计|集成电路设计]]技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。电路测试有时并不容易，这是因为电路的许多内部节点信号在外部难以控制和观测。通过添加可测试性设计结构，例如扫描链等，内部信号可以暴露给电路外部。总之，在设计阶段添加这些结构虽然增加了电路的复杂程度，看似增加了成本，但是往往能够在测试阶段节约更多的时间和金钱。

== 参考文献 ==
* [http://focus.ti.com/lit/an/ssya002c/ssya002c.pdf IEEE Std 1149.1 (JTAG) Testability Primer] A technical presentation on Design-for-Test centered on JTAG and Boundary Scan
* ''Electronic Design Automation For Integrated Circuits Handbook'', by Lavagno, Martin and Scheffer, ISBN 0-8493-3096-3 A survey of the field of [[electronic_design_automation|electronic design automation]].  This summary was derived (with permission) from Vol I, Chapter 21, ''Design For Test'', by Bernd Koenemann.

== 延伸阅读 ==
* {{Cite book|author=Laung-Terng Wang, Cheng-Wen Wu and Xiaoqing Wen|title=VLSI Test Principles and Architectures: Design for Testability|publisher=Morgan Kaufmann|isbn=978-0123705976}}

== 相关条目 ==
* [[扫描链|扫描链]]
* [[内建自测试|内建自测试]]
* [[电子测试设备|电子测试设备]]
* [[ATPG|ATPG]]
* {{le|Design for X|Design for X}}
* {{le|故障分級|Fault grading}}
* {{le|Iddq測試|Iddq testing}}
{{技術小作品}}
[[Category:電子設計自動化|Category:電子設計自動化]]