{"patent_id": "10-2023-0116491", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0033852", "출원번호": "10-2023-0116491", "발명의 명칭": "더블 게이트형 뉴로모픽 메모리 소자 및 그 제조 방법", "출원인": "포항공과대학교 산학협력단", "발명자": "김세영"}}
{"patent_id": "10-2023-0116491", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "시냅스 어레이를 구성하는 뉴로모픽 메모리 소자에 있어서,상기 뉴로모픽 메모리 소자는반도체 기판 상부에 구비된 하부 게이트;상기 하부 게이트 상부 및 측면을 둘러싼 채널(Channel) 영역;상기 채널 영역 양측에 접촉하여 구비된 소스 전극(Source) 및 드레인 전극(Drain); 및상기 소스 전극과 드레인 전극 사이의 채널 영역 상부에 구비된 상부 게이트를 포함하는 것을 특징으로 하는 더블 게이트형 뉴로모픽 메모리 소자."}
{"patent_id": "10-2023-0116491", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서, 상기 상부 게이트는 전해질층, 이온 저장층 및 게이트 전극층의 적층 구조이며, 상기 하부 게이트는 상기 상부게이트의 적층 구조와 반대로 게이트 전극층, 이온 저장층 및 전해질층의 적층 구조인 것을 특징으로 하는 더블게이트형 뉴로모픽 메모리 소자."}
{"patent_id": "10-2023-0116491", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서, 상기 하부 게이트 하단의 게이트 전극층은 상기 하부 게이트의 상기 이온 저장층 및 상기 전해질층의 선폭에 비해 넓게 형성되어 상기 하부 게이트 하단에 단차가 생성된 구조인 것을 특징으로 하는 더블 게이트형 뉴로모픽메모리 소자."}
{"patent_id": "10-2023-0116491", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2 항에 있어서, 상기 뉴로모픽 메모리 소자는 상기 상부 게이트에 외부 전압(Vg)을 인가하여 게이트 전극층과 채널 영역 사이에이온의 이동을 유발시키는 이온 이동 기반 더블 게이트 구조를 포함하는 것을 특징으로 하는 더블 게이트형 뉴로모픽 메모리 소자."}
{"patent_id": "10-2023-0116491", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서, 상기 뉴로모픽 메모리 소자는 CMOS 공정의 호환으로 3단자 및 4단자 구조를 구현할 수 있으며, 4단자 구조에서하부 게이트와 상부 게이트를 분리하여 읽기 및 업데이트 동작을 수행하는 것을 특징으로 하는 더블 게이트형뉴로모픽 메모리 소자.공개특허 10-2025-0033852-3-청구항 6 시냅스 어레이를 구성하는 뉴로모픽 메모리 소자의 제조 방법에 있어서,반도체 기판 상부에 하부 게이트를 형성하는 단계;상기 하부 게이트를 포함하는 반도체 기판 상부에 채널 물질을 증착하고, 이를 식각하여 상기 하부 게이트의 상부 및 측면을 둘러싸는 채널 영역을 형성하는 단계;상기 채널 영역 일측과 접촉하는 소스 전극 및 상기 채널 영역 타측과 접촉하는 드레인 전극을 형성하는 단계;및상기 소스 전극 및 드레인 전극 사이의 채널 영역 상부에 상부 게이트를 형성하는 단계 를 포함하는 것을 특징으로 하는 더블 게이트형 뉴로모픽 메모리 소자 제조 방법."}
{"patent_id": "10-2023-0116491", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서, 상기 상부 게이트는 전해질층, 이온 저장층 및 게이트 전극층의 순서로 적층하여 형성하는 것을 특징으로 하는더블 게이트형 뉴로모픽 메모리 소자 제조 방법."}
{"patent_id": "10-2023-0116491", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7 항에 있어서, 상기 하부 게이트는 상기 상부 게이트의 적층 구조와 반대로 게이트 전극층, 이온 저장층 및 전해질층의 순서로적층하여 형성하는 것을 특징으로 하는 더블 게이트형 뉴로모픽 메모리 소자 제조 방법."}
{"patent_id": "10-2023-0116491", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제6 항에 있어서,상기 하부 게이트 하단의 게이트 전극층은 상기 하부 게이트의 상기 이온 저장층 및 상기 전해질층의 선폭에 비해 넓게 형성되어 상기 하부 게이트 하단에단차가 생성된 구조로 형성하거나, 상기 하부 게이트의 상기 이온 저장층 및 전해질층과 동일한 선폭의 구조로 형성하는 것을 특징으로 하는 더블게이트형 뉴로모픽 메모리 소자 제조 방법."}
{"patent_id": "10-2023-0116491", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제6 항에 있어서, 상기 소스 전극 및 드레인 전극은 상기 상부 게이트 및 상기 하부 게이트에 외부 전압 신호를 인가하여 상기 채널 영역에서 특정 이온 거동을 유발하면서 전도도 변화를 유도하는 것을 특징으로 하는 더블 게이트형 뉴로모픽메모리 소자 제조 방법."}
{"patent_id": "10-2023-0116491", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자는 시냅스 어레이를 구성하는 뉴로모픽 메모리 소자에 있어서, 상기 뉴로모픽 메모리 소자는 반도체 기판 상부에 구비된 하부 게이트와, 상기 하부 게이트 상부 및 측면을 둘러싼 채널(Channel) 영역과, 상기 채널 영역 양측에 접촉하여 구비된 소스 전극(Source) 및 드레인 전극(Drain)과, 상기 소스 전극과 드레인 전극 사이의 채널 영역 상부에 구비된 상부 게이트를 포함하는 것을 특 징으로 한다."}
{"patent_id": "10-2023-0116491", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 비휘발성 뉴로모픽 메모리 소자 및 시냅스 소자 어레이, 보다 상세하게는 시냅스 소자의 크로스-포인 트 어레이 구성 시에 업데이트 특성을 향상시키기 위해 제안한 더블 게이트형 뉴로모픽 메모리 소자 및 그 제조방법에 관한 기술이다."}
{"patent_id": "10-2023-0116491", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 들어 뉴럴 네트워크를 하드웨어적으로 구현한 뉴로모픽 소자에 대한 연구가 다양한 방향으로 진행되고 있 다. 뉴로모픽 소자는 생체의 뇌신경계를 이루는 뉴런과 시냅스의 구조를 모방한 것으로, 대체로 시냅스 전에 위 치한 시냅스 전 뉴런(Pre neuron), 시냅스, 시냅스 후에 위치한 시냅스 후 뉴런(Post neuron)의 구조를 갖는다. 시냅스는 뉴런과 뉴런 사이의 연결 지점으로써, 양쪽 뉴런에서 발생한 스파이크 (spike) 신호에 따라 시냅스 가 중치 (synaptic weight)를 업데이트하고(updating), 이를 저장하는 (memorizing) 기능을 가진다. 인공지능 기술에 기반을 두고 있는 벡터 행렬 연산을 뇌의 병렬 처리하는 과정을 모사하여 개발된 뉴로모픽 소 자 기반 시냅스 어레이를 사용해서 학습과 추론 과정을 수행하는데, 기존 디지털 하드웨어보다 수 백배 이상 연 산 성능 향상이 기대된다. 시냅스 어레이를 구성하는 메모리 소자는 통상적인 메모리 소자의 요구 조건뿐만 아 니라 더 엄격한 요구조건이 필요한 상황이다. 이에 시냅스 어레이를 구성하는 메모리 소자 중 ECRAM은 3단자로 구성되어 이러한 구조를 통해 읽고 쓰는 과정을 분리했기 때문에 2단자 소자들에 비해 특성 제어가 용이하다는 장점을 보인다. 따라서 3단자 ECRAM으로 시냅스 어레이를 통해 정확도를 향상시킬 수 있는 뉴로모픽 시스템에 대한 연구가 진행되고 있다. 선행기술문헌 특허문헌 (특허문헌 0001) 한국 공개 특허 제10-2022-0116735호(2022.08.23)"}
{"patent_id": "10-2023-0116491", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 실시예는 더블 게이트를 뉴로모픽 메모리 소자로 활용하며, 뉴로모픽 시스템을 이용하여 기존 디 지털 시스템에 비해 저전력으로 인공지능 학습 연산이 가능하도록 하는 더블 게이트형 뉴로모픽 메모리 소자 및 그 제조 방법을 제공하고자 한다."}
{"patent_id": "10-2023-0116491", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자는 시냅스 어레이를 구성하는 뉴로모픽 메모리 소자에 있어서, 상기 뉴로모픽 메모리 소자는 반도체 기판 상부에 구비된 하부 게이트와, 상기 하부 게이트 상 부 및 측면을 둘러싼 채널(Channel) 영역과, 상기 채널 영역 양측에 접촉하여 구비된 소스 전극(Source) 및 드 레인 전극(Drain)과, 상기 소스 전극과 드레인 전극 사이의 채널 영역 상부에 구비된 상부 게이트를 포함하는 것을 특징으로 한다. 상기 상부 게이트는 전해질층, 이온 저장층 및 게이트 전극층의 적층 구조이며, 상기 하부 게이트는 상기 상부 게이트의 적층 구조와 반대로 게이트 전극층, 이온 저장층 및 전해질층의 적층 구조인 것을 특징으로 한다. 상기 하부 게이트 하단의 게이트 전극층은 상기 하부 게이트의 상기 이온 저장층 및 상기 전해질층의 선폭에 비 해 넓게 형성되어 상기 하부 게이트 하단에 단차가 생성된 구조인 것을 특징으로 한다. 상기 뉴로모픽 메모리 소자는 상기 상부 게이트에 외부 전압(Vg)을 인가하여 게이트 전극층과 채널 영역 사이에 이온의 이동을 유발시키는 이온 이동 기반 더블 게이트 구조를 포함하는 것을 특징으로 한다. 상기 뉴로모픽 메모리 소자는 CMOS 공정의 호환으로 3단자 및 4단자 구조를 구현할 수 있으며, 4단자 구조에서 하부 게이트와 상부 게이트를 분리하여 읽기 및 업데이트 동작을 수행하는 것을 특징으로 한다.본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자의 제조 방법은 시냅스 어레이를 구성하는 뉴 로모픽 메모리 소자의 제조 방법에 있어서, 반도체 기판 상부에 하부 게이트를 형성하는 단계와, 상기 하부 게 이트를 포함하는 반도체 기판 상부에 채널 물질을 증착하고, 이를 식각하여 상기 하부 게이트의 상부 및 측면을 둘러싸는 채널 영역을 형성하는 단계와, 상기 채널 영역 일측과 접촉하는 소스 전극 및 상기 채널 영역 타측과 접촉하는 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극 사이의 채널 영역 상부에 상부 게이 트를 형성하는 단계를 포함하는 것을 특징으로 한다. 상기 상부 게이트는 전해질층, 이온 저장층 및 게이트 전극층의 순서로 적층하여 형성하는 것을 특징으로 한다. 상기 하부 게이트는 상기 상부 게이트의 적층 구조와 반대로 게이트 전극층, 이온 저장층 및 전해질층의 순서로 적층하여 형성하는 것을 특징으로 한다. 상기 하부 게이트 하단의 게이트 전극층은 상기 하부 게이트의 상기 이온 저장층 및 상기 전해질층의 선폭에 비 해 넓게 형성되어 상기 하부 게이트 하단에 단차가 생성된 구조로 형성하거나, 상기 하부 게이트의 상기 이온 저장층 및 전해질층과 동일한 선폭의 구조로 형성하는 것을 특징으로 한다. 상기 소스 전극 및 드레인 전극은 상기 상부 게이트 및 상기 하부 게이트에 외부 전압 신호를 인가하여 상기 채 널 영역에서 특정 이온 거동을 유발하면서 전도도 변화를 유도하는 것을 특징으로 한다."}
{"patent_id": "10-2023-0116491", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다 음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이 해되어서는 아니 될 것이다. 본 발명의 일 실시예에 따른 더블 게이트 형 뉴로모픽 메모리 소자 및 그 제조 방법은 더블 게이트형 소자를 뉴 로모픽 메모리 소자로 활용하며, 뉴로모픽 시스템을 이용하여 기존 디지털 시스템에 비해 저전력으로 인공지능 학습 연산이 가능하도록 하는 효과를 제공한다."}
{"patent_id": "10-2023-0116491", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설 명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가 지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해 되어서는 아니 될 것이다. 한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. \"제1\", \"제2\" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 \"연결되어\"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수 도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 \"직접 연결되어\"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 \"~사이에\"와 \"바로 ~사이에\" 또는 \"~에 이웃 하는\"과 \"~에 직접 이웃하는\" 등도 마찬가지로 해석되어야 한다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, \"포함 하다\"또는 \"가지다\" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이 들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단 계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순 서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수 행될 수도 있으며 반대의 순서대로 수행될 수도 있다. 본 발명은 컴퓨터가 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현될 수 있고, 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함 한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관 련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이 상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다. 이하 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하 도면상 의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서 중복된 설명은 생략한 다. 뉴로모픽 시스템을 구성하는 메모리 소자는 통상적인 메모리 소자의 요구조건 뿐만 아니라 여러 전도도 상태를 가져야 하거나, 이러한 전도도 상태가 변할 때 변화량이 대칭적으로 변화하는 등 더 엄격한 요구조건이 필요한 상황이다. 그뿐만 아니라 크로스-포인트 어레이를 시냅스 소자로 만들어서 각 소자들에 병렬/선택 업데이트를 하기 위해 행과 열에 서로 반대 극성의 전압을 절반씩 나눠 인가하는 Half-bias scheme을 활용하고 있다. 이 Half-bias scheme은 이상적으로 절반의 전압만 인가된 소자에서는 전도도 변화가 일어나지 않거나 무시할 수 있 는 정도라는 것을 가정한 방식이지만, 실제로는 원하지 않는 소자에서 업데이트가 될 수 있다. 이렇게 선택되지 않은 소자에서 전도도 변화가 일어날 수 있고, 이러한 변화가 일어난다면 딥뉴럴 네트워크 학습 연산이 제대로 동작하지 않는 결과를 초래하게 된다. 따라서, 소자의 전도도 변화가 비선형적인 전압 의존성을 확보해야하는 요구조건이 필요하게 된 것이다. 이렇게 소자의 특성 향상이 매우 중요한 상황이다. 본 발명은 효율적인 뉴로모픽 시스템을 구성하는 시냅스 소자를 구현하는 데에 기여할 수 있는 방법 중 하나로 제시된다. 이러한 점을 해결하기 위해 기존 3단자 ECRAM 구조에 더블 게이트를 활용하여 스위칭이 일어날 수 있 는 계면을 극대화할 수 있는 소자 구조를 구현하여 집적도는 유지하면서 더 향상된 소자 특성을 나타낼 수 있도 록 하였다. 또한, CMOS 공정 호환 가능한 스퍼터, ALD 공정 모두 고려하여 제작할 수 있는 공정 방법을 수립하 여, 원하는 전도도를 조절할 수 있으며, 3단자의 경우 같은 전압크기로 스위칭 특성을 향상시킬 수 있어 빠른 스위칭 속도를 수행해 내는 효과를 제공할 수 있다. 도 1 및 도 2는 일반적인 뉴로모픽 메모리 소자의 3단자 기반의 ECRAM 구조를 설명하기 위한 사시도 및 단면도 로, 도 2는 도 1의 A - A'의 절단면을 도시한 것이다. 도 1 및 도 2를 참조하면, 반도체 기판 상에 게이트(Gate)가 구비되고, 게이트 하부에 채널 영역(Channel)이 구 비된다. 채널 영역 양측에 소스 전극(Source) 및 드레인 전극(Drain)이 구비된다. 게이트는 라인 형태로 형성되 며, 채널 영역은 게이트와 교차하는 라인 형태로 형성될 수 있다. 게이트는 전해질층(Electrolyte) 및 이온 저 장층(Reservoir)을 포함하고, 상단에 게이트 전극층(Gate Electrode)를 더 포함한다. 게이트 상단의 게이트 전 극층에 외부 전압(Vg) 신호가 인가되면, 인가된 입력 신호에 의해 게이트 스택과 채널 영역 사이에서 특정 이온 의 거동이 유발되면서 채널의 전도도가 변화된다. 변화된 채널 전도도는 소스와 드레인 사이의 채널에 영향을 주지 않을 정도의 낮은 리드 전압(read voltage)을 통해 전도도 값을 읽을 수 있다. 도 3은 본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자를 설명하기 위한 사시도이다. 도 3을 참조하면, 반도체 기판 상에 제1 방향으로 연장된 라인 형태의 상부 게이트(Top gate) 및 하부 게이트 (Bottom gate)가 구비되고, 더블 게이트 교차하는 제2 방향을 따라 연장된 라인 형태의 채널 영역(Channel)이 구비된다. 상기 더블 게이트는 채널 영역에 매립된 형태의 하부 게이트 스택과 채널 영역 상부에 형성된 상부 게이트를 포 함하는 구조이다. 도 3에 도시되지는 않았으나, 채널 영역의 장축 방향 양단에는 소스 전극 및 드레인 전극을 더 포함할 수 있다. 도 4는 본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자를 설명하기 위한 도면으로, 도 3의 A - A'절단면에 따른 단면을 도시한 단면도이다. 도 4를 참조하면, 본 발명의 더블 게이트형 뉴로모픽 메모리 소자는 하부 게이트, 채널 영역, 소스 전극, 드레 인 전극 및 상부 게이트로 구성될 수 있다. 먼저, 반도체 기판 상부에 하부 게이트가 구비되고, 하부 게이트 상부 및 측벽에 채널 물질로 형성된 채널 (Channel) 영역이 구비된다. 채널 영역 양측에는 소스 전극(Source) 및 드레인 전극(Drain)이 구비되고, 소스 전극과 드레인 전극 사이의 채널 영역 상부에는 상부 게이트가 구비된다. 즉, 본 발명의 메모리 소자는 채널 영 역의 상부 및 하부에 2개의 게이트를 갖는 구조이다. 이러한 더블 게이트 구조를 더욱 구체적으로 설명하면, 하부 게이트 및 상부 게이트는 각각 전해질층 (electrolyte), 이온 저장층(reservoir) 및 게이트 전극층(gate electrode)을 포함할 수 있다. 이때, 상부 게 이트는 전해질층, 이온 저장층 및 상부 게이트 전극층의 순서로 적층된 구조인 것이 바람직하며, 하부 게이트는 상부 게이트와 반대로 하부 게이트 전극층, 이온 저장층 및 전해질층의 순서로 적층된 구조인 것이 바람직하다. 도 4는 본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자의 개략적인 구조를 설명하기 위한 것으로, 하부 게이트 및 상부 게이트를 포함하는 구조이면 반드시 도 4와 동일한 형태에 한정하지는 않는다. 도 4에 도시된 3단자 메모리 소자는 상부 게이트에 전압(Vg)을 인가하여 게이트와 채널 영역 사이에 이온의 이 동을 유발시키며, 이로 인해 소스 전극과 드레인 전극 사이의 채널 물질의 전도도가 변하게 된다. 이때, 채널 영역은 이온을 받아들였을 때 전도도가 향상될 수 있는 WO3, PCMO등으로 형성될 수 있으며, 이온은 Li이온, H 이온, O이온 등을 예로 들 수 있다. 본 발명의 더블 게이트 구조를 가진 메모리 소자는 채널 영역 상부 및 하부 에 2개의 게이트가 형성되므로, 채널 영역과 게이트 스택이 접하는 계면이 최대화됨에 따라 스위칭 특성이 향상 된 소자 구조를 구현할 수 있다."}
{"patent_id": "10-2023-0116491", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 2, "content": "도 5는 메모리 소자의 채널 전도도 변화를 유도할 수 있는 채널 영역과 게이트가 접하는 계면의 면적 비교하기 위한 도면으로, 도 5의 (a) 및 (b)는 각각 도 1 및 도 3의 B - B'에 따른 절단면을 도시한 것이다. 먼저, 도 5의 (a)를 참조하면, 3단자 기반의 ECRAM를 기판 위에 CMOS 공정 호환 가능한 증착 방법으로 제작하였 을 때 채널 전도도 변화를 유도할 수 있는 계면을 도시한 것으로, 채널 영역의 상부면 및 측면에 계면이 형성된 다. 한편, 도 5의 (b)는 본 발명의 더블 게이트 구조를 갖는 ECRAM에서의 채널 전도도 변화를 유도할 수 있는 계면 을 도시한 것으로, 채널 영역의 상부면, 측면 및 하부면에 계면이 형성된다. 즉, 기존 3단자 기반의 ECRAM 구조 보다 채널 영역과 게이트가 접하는 계면이 극대화된 것을 알 수 있다."}
{"patent_id": "10-2023-0116491", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 3, "content": "도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자의 제조 방법을 설명하는 단면도들이다. 도 6a를 참조하면, 반도체 기판 상부에 하부 게이트 전극층을 형성한다. 반도체 기판은 더블 게 이트를 구조를 갖는 ECRAM 소자를 CMOS 공정 호환 가능한 증착 방법으로 제작하기 위한 기판일 수 있으며, 실리 콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터 (germanium on insulator : GOI) 기판 또는 실리콘-게르마늄 기판일 수 있으나 반드시 이에 한정되지는 않는다. 그리고, 하부 게이트 전극층은 금속막 및 배리어 금속막으로 구성될 수 있다. 예컨대, 배리어 금속막은 HfOX, 산화하프늄(HfO2), 티타늄질화물, 탄탈늄질화물, 텅스텐질화물, 하프늄질화물, 및 지르코늄질화물등으로 이루어질 수 있으며, 금속막은 텅스텐, 구리, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 및 도전성 금속 질화물들 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다. 하부 게이트 전극층을 형성하기 위한 증착 공정으로는 물리적 기상 증착(physical vapor deposition; PVD), 화학적 기상 증착(chemical vapor deposition; CVD), 스퍼터링(sputtering), 펄스 레이저 증착(pulsed laser deposition; PLD), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착 (atomic layer deposition; ALD) 및 분자선 에피택시 증착(molecular beam epitaxy; MBE) 등을 이용할 수 있다. 도 6b를 참조하면, 하부 게이트 전극층 상부에 하부 게이트 스택을 적층하여 하부 게이트을 형 성한다. 하부 게이트 스택은 이온 저장층(Reservoir) 및 전해질층(Electrode)을 순차적으로 형 성하는 것이 바람직하며, 하부 게이트 스택은 하부 게이트 전극층에 비해 좁은 선폭으로 형성하여 단 차가 생성되도록 한다. 그러나, 반드시 이에 한정하지는 않으며 하부 게이트 전극층과 하부 게이트 스택 이 동일한 선폭으로 형성되도록 하여도 무관하다. 도 6c를 참조하면, 하부 게이트 전극층 및 하부 게이트 스택을 포함하는 반도체 기판 상부에 채 널 물질을 증착하고, 이를 패터닝하여 채널 영역을 형성한다. 채널 영역은 저분자 유기 반도체, 유기 반도체, 전도성 고분자, 무기 반도체, 산화물 반도체, 이차원 반도체 및 양자점으로 형성된 물질 중 어느 하나 의 물질로 형성되거나, 또는 W, Co, Mo, Ti, Ta와 같은 금속 물질 중 어느 하나의 물질로 형성될 수 있다. 도 6d를 참조하면, 채널 영역 양측에 소스 전극 및 드레인 전극을 형성한다. 소스 전극 및 드레 인 전극은 알루미늄, 구리, 니켈, 철, 크롬, 티타늄, 아연, 납, 금, 은 또는 이들의 조합 중 선택된 어느 하나 로 형성할 수 있다. 소스 전극 및 드레인 전극은 더블 게이트에 외부 전압 신호를 인가하여 채널 영역에서 특정 이온 거동을 유발하면서 전도도 변화를 읽는 역할을 한다. 여기서는 변화된 채널 영역의 전도도를 읽기 위해 소 스 전극과 드레인 전극 사이에 채널 영역에 영향을 주지 않을 정도의 낮은 리드 전압을 인가하여 미세한 전도도 값을 읽는 것이 바람직하다. 도 6e를 참조하면, 채널 영역 상부에 상부 게이트 스택을 형성한다. 이때, 상부 게이트 스택은 전해질층 및 이온 저장층을 포함할 수 있으며, 하부 게이트 스택과 반대 즉, 기존 3단자 ECRAM 의 게이트 스택 순서대로 전해질층 및 이온 저장층의 순서로 적층하여 형성할 수 있다. 상부 게이트 스택은 전해질층 및 이온 저장층을 순차적으로 증착한 후 소스 전극, 드레인 전극 및 채널 영 역 양측 일부가 노출되도록 패터닝하여 형성할 수 있다. 즉, 상부 게이트 스택은 소스 전극 및 드레인 전 극과 일정 간격 이격된 채널 영역의 중앙부에 형성된다. 이때, 상부 게이트 스택 양측으로 채널 영역(64 0)이 일부 노출될 수 있다. 한편, 상부 게이트 스택이 소스 전극 또는 드레인 전극과 일정 부분 중첩되도 록 형성되어 상부 게이트 스택에 의해 채널 영역 상부가 완전히 덮혀져 상부 게이트 스택 양측으로 채널 영역이 노출되지 않아도 무관하다. 도 6f를 참조하면, 상부 게이트 스택 상부에 상부 게이트 전극층을 형성하여 상부 게이트를 완 성한다. 상부 게이트 전극층은 외부 전압 신호를 인가하기 위한 것이며, 금속막 및 배리어 금속막으로 구 성될 수 있다. 예컨대, 배리어 금속막은 HfOX, 산화하프늄(HfO2), 티타늄질화물, 탄탈늄질화물, 텅스텐질화물, 하프늄질화물, 및 지르코늄질화물등으로 이루어질 수 있으며, 금속막은 텅스텐, 구리, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 및 도전성 금속 질화물들 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다. 이러한 방법을 통해 채널 영역 하부 및 상부에 각각 하부 게이트 및 상부 게이트가 구비된 더블 게이트형 메모리 소자를 형성할 수 있다. 본 발명의 일 실시예에 따른 더블 게이트 구조의 메모리 소자는 상부 게이트 전극층에 외부에서 전압 또는 전류 가 인가되면 인가된 입력 신호에 의해 게이트 스택과 채널영역 사이에서 활성 이온이 이동하게 되고, 활성 이온 의 이동에 의해 채널영역내의 활성 이온 양이 변경되어 채널영역의 전도도가 변하기 때문에 시냅틱 특성인 억제 (depression) 특성 및 증강(potentiation) 특성을 갖는다. 상술한 바와 같이, 본 발명에 따른 더블 게이트형 뉴로모픽 메모리 소자 및 그 제조 방법은 기존 3단자 ECRAM 구조에 더블 게이트를 적용함으로써 스위칭이 일어날 수 있는 계면이 극대화되는 소자 구조를 구현할 수 있다. 또한, CMOS 공정 호환이 가능한 스퍼터링, ALD 공정을 모두 고려하여 제작할 수 있는 공정 방법을 수립함에 따 라 집적도는 유지하면서 소자 특성을 향상시킬 수 있으며, 기존 3단자에서 확장하여 3단자 및 4단자 모두 구현 할 수 있다. 이를 통해 원하는 전도도를 조절할 수 있으며, 3단자의 경우에는 같은 전압 크기로 스위칭 특성을 향상시킬 수 있으며, 이에 따라 스위칭 속도가 증가하는 효과를 얻을 수 있다. 또한, 4단자의 경우, 하부 게이트와 상부 게 이트를 분리하여 전압을 인가할 수 있으므로, 스위칭 경향을 정량적으로 분석 가능함에 따라 이온의 거동을 파 악하는데 효과적인 소자를 제공할 수 있다. 이온 거동을 파악하기 위해 4단자 구조에서 하부 게이트와 상부 게 이트를 분리하여 읽기와 업데이트를 수행할 수 있다."}
{"patent_id": "10-2023-0116491", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1 및 도 2는 일반적인 뉴로모픽 메모리 소자의 3단자 기반의 ECRAM 구조를 설명하기 위한 사시도 및 단면도 이다. 도 3은 본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자를 설명하기 위한 사시도이다. 도 4는 본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자를 설명하기 위한 도면이다. 도 5는 메모리 소자의 채널 전도도 변화를 유도할 수 있는 채널 영역과 게이트가 접하는 계면의 면적 비교하기 위한 도면이다. 도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 더블 게이트형 뉴로모픽 메모리 소자의 제조 방법을 설명하는 단면도들이다."}
