<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>同步和异步fifo设计 - 编程大白的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="同步和异步fifo设计" />
<meta property="og:description" content="同步fifo设计 信号列表 clk:fifo操作时钟
wr_en:fifo写使能，在wr_en有效的情况下，上升沿采集wdata数据。
wdata：fifo写数据。
full:fifo满有效。高电平时，代表当前wdata并未写入fifo。
rd_en：fifo读使能。在rd_en有效，empty无效时，数据同步送出fifo。
empty:fifo空有效。高电平时，代表当前rdata无效。
要点 使用两个地址寄存器，分别为raddr和waddr，假设fifo深度为8,则地址位置从000-&gt;111，只需要让raddr和waddr是4个位宽，并且让对fifo读写操作后，raddr和waddr地址加1即可。
当raddr[3:0]=waddr[3:0]，则代表fifo是空的。
当raddr[3]!=waddr[3] raddr[2:0]=waddr[2:0]，则代表fifo是满的。
verilog module fifo_syn #( parameter wa = 3, parameter wd = 4) ( input rst_n, input clk, input wr_en, input [wd-1:0] wdata, output full, input rd_en, output [wd-1:0] rdata, output empty ); //syn [wa-1:0] raddr ^ [wa-1:0] raddr reg [wa:0] raddr; reg [wa:0] waddr; wire condition_1 = &amp;(~(raddr[wa-1:0]^waddr[wa-1:0])); wire condition_2 = &amp;(~(raddr[wa]^waddr[wa])); assign full = ~condition_2&amp;condition_1; assign empty = condition_1&amp;condition_2; parameter deep = (1&lt;&lt;wa)-1; reg [wd-1:0] fifo_mem[deep:0] ; always @(posedge clk) begin if(!" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcdabai.github.io/posts/19a17da78a6d6e6597cca2f18991b323/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2021-03-30T21:32:40+08:00" />
<meta property="article:modified_time" content="2021-03-30T21:32:40+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程大白的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程大白的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">同步和异步fifo设计</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h2><a id="fifo_0"></a>同步fifo设计</h2> 
<h3><a id="_2"></a>信号列表</h3> 
<ul><li> <p>clk:fifo操作时钟</p> </li><li> <p>wr_en:fifo写使能，在wr_en有效的情况下，上升沿采集wdata数据。</p> </li><li> <p>wdata：fifo写数据。</p> </li><li> <p>full:fifo满有效。高电平时，代表当前wdata并未写入fifo。</p> </li><li> <p>rd_en：fifo读使能。在rd_en有效，empty无效时，数据同步送出fifo。</p> </li><li> <p>empty:fifo空有效。高电平时，代表当前rdata无效。</p> </li></ul> 
<h3><a id="_12"></a>要点</h3> 
<p>使用两个地址寄存器，分别为raddr和waddr，假设fifo深度为8,则地址位置从000-&gt;111，只需要让raddr和waddr是4个位宽，并且让对fifo读写操作后，raddr和waddr地址加1即可。</p> 
<p>当raddr[3:0]=waddr[3:0]，则代表fifo是空的。</p> 
<p>当raddr[3]!=waddr[3] raddr[2:0]=waddr[2:0]，则代表fifo是满的。</p> 
<h3><a id="verilog_20"></a>verilog</h3> 
<pre><code class="prism language-verilog">module fifo_syn  #(
    parameter wa = 3,
    parameter wd = 4)
(
    input rst_n,
    input clk,
    input wr_en,
    input [wd-1:0] wdata,
    output full,
    input rd_en,
    output [wd-1:0] rdata,
    output empty
);
    //syn [wa-1:0] raddr ^  [wa-1:0] raddr 
    reg [wa:0] raddr; 
    reg [wa:0] waddr;
     wire condition_1 = &amp;(~(raddr[wa-1:0]^waddr[wa-1:0]));
    wire condition_2 =  &amp;(~(raddr[wa]^waddr[wa]));
    assign full = ~condition_2&amp;condition_1;
    assign empty = condition_1&amp;condition_2;

    parameter deep  = (1&lt;&lt;wa)-1;
    reg [wd-1:0] fifo_mem[deep:0] ;

    always @(posedge clk) begin
        if(!rst_n)
            waddr &lt;= {wa{1'b0}};
        else if(wr_en&amp;&amp;!full) begin
            fifo_mem[waddr[wa-1:0]] &lt;= wdata;
            waddr &lt;= waddr + 1'b1;
        end
    end
assign  rdata = (!empty&amp;&amp;rd_en)?fifo_mem[raddr[wa-1:0]]:{wd{1'b0}};
    always @(posedge clk) begin
        if(!rst_n)
            raddr &lt;= {wa{1'b0}};
        else if(rd_en&amp;&amp;!empty) begin
            raddr &lt;= raddr + 1'b1;
        end
    end
endmodule
</code></pre> 
<pre><code class="prism language-verilog">`timescale 1ns / 1ps
module tb();
reg clk;
reg rst_n;
reg wr_en,rd_en;
wire empty,full;
reg [3:0] wdata;
wire [3:0] rdata;
fifo_syn #(
    .wa(3),
    .wd(4)
) fifo_syn_inst(
    .rst_n (rst_n),
    .clk (clk),
    .wr_en(wr_en),
    .wdata(wdata),
    .full(full),
    .rd_en(rd_en),
    .rdata(rdata),
    .empty(empty)
);

always #10 clk=~clk;

initial begin
 clk = 0;
 rd_en = 0;
 rst_n = 0;
 #100 
 rst_n = 1;
end
    always @(posedge clk) begin
        if(!rst_n)begin
            wr_en &lt;= 1'b0;
        end else begin
            wr_en &lt;= 1'b1;
            wdata &lt;= $random%16;
        end
    end

     always @(posedge clk) begin
         if(!rst_n)begin
             rd_en &lt;= 1'b0;
         end else begin
             rd_en &lt;= 1'b1;
         end
     end


endmodule
</code></pre> 
<h2><a id="fifo_119"></a>异步fifo设计</h2> 
<h3><a id="_121"></a>信号列表</h3> 
<ul><li> <p>wclk:写fifo的时钟</p> </li><li> <p>wr_en:fifo写使能，在wr_en有效的情况下，上升沿采集wdata数据。</p> </li><li> <p>wdata：fifo写数据。</p> </li><li> <p>full:fifo满有效。高电平时，代表当前wdata并未写入fifo。</p> </li><li> <p>rclk:读fifo的时钟。</p> </li><li> <p>rd_en：fifo读使能。在rd_en有效，empty无效时，数据同步送出fifo。</p> </li><li> <p>rdata_valid:高电平时，代表当前rdata有效。</p> </li><li> <p>empty:fifo空有效。</p> </li></ul> 
<h3><a id="_133"></a>要点</h3> 
<p>raddr和waddr位宽和前面同步fifo设计一致，不过由于异步时钟域的问题，需要使用双同步触发器将其中一个时钟域同步到另一个时钟域中，同时为了避免同步使用多bit信号，需要对raddr和waddr进行格雷码编码。</p> 
<p>假设fifo深度为8,则地址位置从000-&gt;111，只需要让raddr和waddr是4个位宽，并且让对fifo读写操作后，raddr和waddr地址加1即可。由于使用了格雷码编码。观察4bit格雷码编码表格：</p> 
<table><thead><tr><th>二进制</th><th>格雷码</th></tr></thead><tbody><tr><td>0000</td><td>0000</td></tr><tr><td>0001</td><td>0001</td></tr><tr><td>0010</td><td>0011</td></tr><tr><td>0011</td><td>0010</td></tr><tr><td>0100</td><td>0110</td></tr><tr><td>0101</td><td>0111</td></tr><tr><td>0110</td><td>0101</td></tr><tr><td>0111</td><td>0100</td></tr><tr><td>1000</td><td>1100</td></tr><tr><td>1001</td><td>1101</td></tr><tr><td>1010</td><td>1111</td></tr><tr><td>1011</td><td>1110</td></tr><tr><td>1100</td><td>1010</td></tr><tr><td>1101</td><td>1011</td></tr><tr><td>1110</td><td>1001</td></tr><tr><td>1111</td><td>1000</td></tr></tbody></table> 
<p>可以得到 当raddr[3]=waddr[3]，raddr[2]=waddr[2]，raddr[1:0]=waddr[1:0]，则代表fifo是空的。</p> 
<p>当raddr[3]!=waddr[3]，raddr[2]!=waddr[2]，raddr[1:0]=waddr[1:0]，则代表fifo是满的。</p> 
<ul><li> <p>二进制码转换成二进制格雷码</p> 
  <ul><li>保留二进制码的最高位作为格雷码的最高位，而次高位格雷码为二进制码的高位与次高位相异或，同理其余各位的格雷码为当前位的二进制于，前1位的二进制异或。</li></ul> </li><li> <p>同步方式</p> 
  <ul><li>双同步触发器</li></ul> </li><li> <p>空信号</p> 
  <ul><li>将写时钟域写地址寄存器，同步到读时钟域，与读时钟域读地址进行对比产生空信号</li></ul> </li><li> <p>满信号</p> 
  <ul><li>将读时钟域读地址寄存器，同步到写时钟域，与写时钟域写地址进行对比产生满信号</li></ul> </li><li> <p>同步过程中出错</p> 
  <ul><li>假设格雷码写指针从000-&gt;001，将写指针同步到读时钟域同步出错，出错的结果只可能是000-&gt;000，因为相邻位的格雷码每次只有一位变化，这个出错结果实际上也就是写指针没有跳变而是保持不变。从而可能让空标志产生，但是不会空读。同样当读地址同步出错，从而可能让满标志产生，同样不会满写。</li></ul> </li><li> <p>写快读慢</p> 
  <ul><li>满标志 
    <ul><li>读地址同步到写时钟域，因为读慢写快，所以不会有读地址遗漏，同步消耗时钟周期，所以同步后的读地址滞后（小于等于）当前读地址，所以可能满标志会提前产生，此时满并非真满。</li></ul> </li><li>空标志 
    <ul><li>写地址同步到读时钟域，因为读慢写快，所以同步时会有写地址遗漏，但是漏掉的地址会对FIFO的空标志产生影响吗？实际不会，同步到读时钟的写地址要小于等于实际写地址。这样在判断空标志时会出现不是真正空的情况，但是遗漏的地址没有对FIFO的逻辑操作产生影响。</li></ul> </li></ul> </li><li> <p>写慢读快</p> 
  <ul><li>满标志 
    <ul><li>读地址同步到写时钟域，因为写慢读快，所以同步时会有读地址遗漏，但是漏掉的地址会对FIFO的满标志产生影响吗？实际不会，同步到写时钟的读地址要小于等于实际读地址。这样在判断满标志时会出现不是真正满的情况，但是遗漏的地址没有对FIFO的逻辑操作产生影响。</li></ul> </li><li>空标志 
    <ul><li>写地址同步到读时钟域，因为写慢读快，所以不会有写地址遗漏，同步消耗时钟周期，所以同步后的写地址滞后（小于等于）当前写地址，所以可能空标志会提前产生，此时空并非真空。</li></ul> </li></ul> </li></ul> 
<p>因此无论哪种情况多不会出现错误。</p> 
<pre><code class="prism language-verilog">module fifo_asy  #(
    parameter wa = 3,
    parameter wd = 4)
(
    input rst_n,
    input wclk,
    input wr_en,
    input [wd-1:0] wdata,
    output full,
    input rd_en,
    input rclk,
    output reg [wd-1:0]  rdata,
    output reg rdata_valid,
    output empty
);
//syn [wa-1:0] raddr &amp;  [wa-1:0] raddr 
    reg [wa:0] raddr; 
    reg [wa:0] waddr;

//gray    
    wire [wa:0] gray_waddr = (waddr&gt;&gt;1)^waddr;
    wire [wa:0] gray_raddr = (raddr&gt;&gt;1)^raddr;

// full rclk-&gt;wclk 
    reg [wa:0] gray_raddr_r1,gray_raddr_r2;
    always @(posedge wclk) begin
        if(!rst_n)begin
            gray_raddr_r1 &lt;= {wa{1'b0}};
            gray_raddr_r2 &lt;= {wa{1'b0}};
        end else begin
            gray_raddr_r1 &lt;= gray_raddr;
            gray_raddr_r2 &lt;= gray_raddr_r1;
        end
    end

    wire full_con1 =  &amp;(~(gray_waddr[wa-2:0]^gray_raddr_r1[wa-2:0]));
    wire full_con2 =  &amp;(~(gray_waddr[wa:wa-1]^gray_raddr_r1[wa:wa-1]));
    assign full = full_con1&amp;~full_con2;

// empty wclk-&gt;rclk 
    reg [wa:0] gray_waddr_r1,gray_waddr_r2;
    always @(posedge rclk) begin
        if(!rst_n)begin
            gray_waddr_r1 &lt;= {wa{1'b0}};
            gray_waddr_r2 &lt;= {wa{1'b0}};
        end else begin
            gray_waddr_r1 &lt;= gray_waddr;
            gray_waddr_r2 &lt;= gray_waddr_r1;
        end
    end
    wire empty_con1 =  &amp;(~(gray_waddr_r2[wa-2:0]^gray_raddr[wa-2:0]));
    wire empty_con2 =  &amp;(~(gray_waddr_r2[wa:wa-1]^gray_raddr[wa:wa-1]));
    assign empty = empty_con1&amp;empty_con2;

    parameter deep  = (1&lt;&lt;wa)-1;
    reg [wd-1:0] fifo_mem[deep:0] ;

    always @(posedge wclk) begin
        if(!rst_n)
            waddr &lt;= {wa{1'b0}};
        else if(wr_en&amp;&amp;!full) begin
            fifo_mem[waddr[wa-1:0]] &lt;= wdata;
            waddr                   &lt;= waddr + 1'b1;
        end
    end

   // assign  rdata = (!empty&amp;&amp;rd_en)?fifo_mem[raddr[wa-1:0]]:{wd{1'b0}};

    always @(posedge rclk) begin
        if(!rst_n)begin
            raddr &lt;= {wa{1'b0}};
            rdata &lt;= {wd{1'b0}};
            rdata_valid &lt;= 1'b0;
        end else if(rd_en&amp;&amp;!empty) begin
            raddr &lt;= raddr + 1'b1;
            rdata &lt;= fifo_mem[raddr[wa-1:0]];
            rdata_valid &lt;= 1'b1;
        end else begin
              rdata         &lt;= {wd{1'b0}};
                rdata_valid &lt;= 1'b0;
        end
    end
endmodule
</code></pre> 
<p>这里有两个变化：</p> 
<ul><li>rdata数据将不在使用assign，而是在读时钟域寄存器输出，这样才能保证在读出来的时候被其他模块稳定读入。</li><li>由于寄存了rdata,所以增加一个rdata_valid信号来同步指示rdata，高电平时代表rdata数据有效。</li></ul> 
<pre><code class="prism language-verilog">`timescale 1ns / 1ps
module tb();
reg wclk;
reg rclk;
reg rst_n;
reg wr_en,rd_en;
wire empty,full;
wire rdata_valid;
reg [3:0] wdata;
wire [3:0] rdata;
fifo_asy #(
    .wa(3),
    .wd(4)
) fifo_syn_inst(
    .rst_n (rst_n),
    .wclk (wclk),
    .wr_en(wr_en),
    .wdata(wdata),
    .full(full),
    .rd_en(rd_en),
    .rclk (rclk),
    .rdata(rdata),
     .rdata_valid(rdata_valid),
    .empty(empty)
);

always #10 wclk=~wclk;
always #10 rclk=~rclk;

initial begin
 wclk = 0;
 rclk = 0;
 rd_en = 0;
 rst_n = 0;
 #100 
 rst_n = 1;
end
    always @(posedge wclk) begin
        if(!rst_n)begin
            wr_en &lt;= 1'b0;
            wdata &lt;= 1'b0;
        end else begin
            if(!full)begin
                wr_en &lt;= 1'b1;
                wdata &lt;= wdata + 1'b1;
            end
        end
    end

     always @(posedge rclk) begin
         if(!rst_n)begin
            rd_en &lt;= 1'b0;
         end else begin
            rd_en &lt;= 1'b1;
         end
     end
endmodule
</code></pre> 
<h3><a id="_340"></a>写快读慢仿真</h3> 
<p>延时修改如下：</p> 
<pre><code class="prism language-verilog">always #10 wclk=~wclk;
always #20 rclk=~rclk;
</code></pre> 
<p><img src="https://images2.imgbox.com/e2/d5/WKyOglTw_o.png" alt="在这里插入图片描述"></p> 
<h3><a id="_352"></a>写慢读快仿真</h3> 
<p>延时修改如下：</p> 
<pre><code class="prism language-verilog">always #20 wclk=~wclk;
always #10 rclk=~rclk;
</code></pre> 
<p><img src="https://images2.imgbox.com/c4/a4/0Juo0wOb_o.png" alt="在这里插入图片描述"></p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/8f4e54ce9b03c21b577367021e948522/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">windows下Flink部署 （一）Standalone模式</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/48b15a3f61b4f6e442af762f238b8ef3/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">20210324牛客Java150题错题解</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程大白的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>