sch2sym -intstyle ise -family spartan3e -w -refsym test_usart D:/xilinx_fpga/USART_updated_3may/test_usart.sch D:/xilinx_fpga/USART_updated_3may/test_usart.sym 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
