# ‚öôÔ∏è MicroIO ‚Äì Procesador en VHDL

## üìö Informaci√≥n
Trabajo final de **Tecnicas Digitales I**  
Autora: **Valeria Bank**  
Universidad Tecnol√≥gica Nacional ‚Äì Facultad Regional Buenos Aires
- Contacto: [LinkedIn](https://www.linkedin.com/in/valeria-bank-324197200/)

## üìñ Descripci√≥n
**MicroIO** es un procesador de **16 bits** desarrollado en **VHDL** como trabajo final acad√©mico e implementado en FPGA sobre el dispositivo **Xilinx Zynq-7000 (xc7z010iclg400-1L)**.  

El proyecto incluye:
- Dise√±o completo del procesador  
- M√≥dulos individuales (PC, ALU, UART, PortIO)  
- **Testbenches** para cada m√≥dulo y para el dise√±o integrado  
- Validaci√≥n final en FPGA  

---

## üîß Especificaciones T√©cnicas
- **Dato:** 16 bits  
- **Memoria de datos:** hasta 64K words  
- **Memoria de c√≥digo:** hasta 64K words  
- **Clock del sistema:** 100 MHz (flanco ascendente)  
- **Se√±ales de control:** activas en nivel alto  

---

## üñ•Ô∏è Componentes del Procesador
- **PC (Program Counter):** registro de direcci√≥n con carga y reset  
- **PortIO:**  
  - 1 puerto de entrada de 16 bits  
  - 1 puerto de salida de 16 bits  
- **ALU:**  
  - Operaciones aritm√©ticas: suma y resta (16 bits, con carry)  
  - Operaciones l√≥gicas: AND, OR, XOR  
  - Flags: Carry (C), Overflow (O), Zero (Z), Negative (N)  
  - Modo de saturaci√≥n (SAT)  
- **UART:**  
  - Baudrate: 1M baudio  
  - 8 bits de dato  
  - Sin paridad  
  - 1 bit de stop  
- **MicroIO (Top-Level):** integraci√≥n de todos los m√≥dulos en un procesador funcional  

---

## üß™ Verificaci√≥n
Se desarrollaron **testbenches en VHDL** para:  
- **M√≥dulos individuales:** PC, PortIO, ALU, UART  
- **Dise√±o completo:** MicroIO  

Condiciones de validaci√≥n:  
- `Clock = 100 MHz`  
- `UART = 1M baudio`  

---

## ‚úÖ Resultados
- Procesador implementado y verificado en FPGA  
- Comunicaci√≥n serie estable a 1M baudio  
- Ejecuci√≥n confiable con memorias de 64K words  
- ALU funcional con banderas y soporte de saturaci√≥n  

---

## üöÄ Tecnolog√≠as y Herramientas
- **Lenguaje:** VHDL  
- **Plataforma:** Xilinx Zynq-7000 (xc7z010iclg400-1L)  
- **Herramienta de s√≠ntesis:** Vivado Design Version 2020.2