# Ejercicio 7: Sumador completo de 8 bits

## Enunciado:

Diseñe un circuito que realice la comparación entre dos operandos a y b de dos bits.
el circuito posee dos salidas g y e de un bit. La salida g es 1 si a>b de lo contrario es 0 y
e es 1 solo en el caso que a = b.

## Archivos incluidos

- **`design.vhd`**: Implementación del sumador de 2 entradas de 8 bits mediante instanciación de componente: sumador completo de dos entradas de 1 bit.
- **`testbench.vhd`**: Banco de pruebas para verificar el comportamiento del sumador completo con instancia de overflow. 
- **`1_bit_adder.vhd`**: Implementación del sumador de 1 bit realizada previamente. 

## Notas

- Consulte la documentación de VHDL si necesita ayuda con la sintaxis o las estructuras del lenguaje.
- Asegúrese de que los estímulos en el test bench cubran todos los casos posibles para el sumador de 1 bit.

---

Autor: Christian Scornaienchi
