# Realizace klopných obvodů v jazyce VHDL

## Možnosti realizace

### 1. Behaviorální popis (Behavioral)
- Popis na vysoké úrovni abstrakce.
- Zaměřuje se na chování obvodu.
- Vhodné pro simulace, jednoduché změny návrhu.
- Méně kontroly nad přesnou strukturou.
- Příklad: Detekce vzestupné hrany hodinového signálu:
  ```vhdl
  process(clock)
  begin
    if rising_edge(clock) then
      Q <= D;
    end if;
  end process;
  ```

### 2. RTL popis (Register Transfer Level)
- Kombinuje behaviorální a strukturální přístup.
- Popisuje funkci na úrovni registrů a datových toků.
- Vhodné pro popis operací registrů a přenosu dat.
- Například klopný obvod D:
  ```vhdl
  process(clock)
  begin
    if rising_edge(clock) then
      Q <= D;
      nonQ <= not D;
    end if;
  end process;
  ```

### 3. Strukturální popis
- Nejnižší úroveň abstrakce.
- Popisuje propojení komponent, hradel a modulů.
- Umožňuje hierarchický návrh.
- Realizace zahrnuje deklaraci komponent a mapování portů.

## Strukturální popis ve VHDL

### Deklarace komponenty
- Příklad NOR hradla:
  ```vhdl
  entity nor_gate is
    port (
      a, b : in std_logic;
      c    : out std_logic
    );
  end nor_gate;

  architecture RTL of nor_gate is
  begin
    c <= a nor b;
  end RTL;
  ```

### Mapování portů (port-map)
#### Poziční mapování
- Dodržuje pořadí deklarace portů:
  ```vhdl
  hradlo1: nor_gate port map (R, s_nonQ, s_Q);
  ```
#### Jmenné mapování
- Výslovné pojmenování portů:
  ```vhdl
  hradlo1: nor_gate port map (
    a => R,
    b => s_nonQ,
    c => s_Q
  );
  ```
- Výhoda: Možnost měnit pořadí portů.

### Příklad: RS klopný obvod

#### Entita NOR hradla
```vhdl
entity nor_gate is
  port (
    a, b : in std_logic;
    c    : out std_logic
  );
end nor_gate;
```

#### Entita RS klopného obvodu
```vhdl
entity RS is
  port (
    R, S : in  std_logic;
    Q, nonQ : out std_logic
  );
end RS;
```

#### Architektura RS obvodu
```vhdl
architecture Structural of RS is
  component nor_gate is
    port (
      a, b : in std_logic;
      c    : out std_logic
    );
  end component;

  signal s_Q, s_nonQ : std_logic;

begin
  hradlo1: nor_gate port map (R, s_nonQ, s_Q);
  hradlo2: nor_gate port map (s_Q, S, s_nonQ);

  Q <= s_Q;
  nonQ <= s_nonQ;
end Structural;
```

### Výhody strukturálního přístupu
- Modulární návrh.
- Možnost hierarchického rozdělení systému.
- Přehlednější realizace složitých obvodů.
