<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:11.2411</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0138229</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD</inventionTitleEng><openDate>2025.04.24</openDate><openNumber>10-2025-0054966</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>H05K 3/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 제1 관통부를 갖는 기판(substrate); 상기 제1 관통부 내에 적어도 일부가 배치되며, 제2 관통부를 갖는 자성체층; 상기 제2 관통부 내에 적어도 일부가 배치된 전자부품; 상기 자성체층의 상면 상에 배치된 제1 배선패턴; 상기 자성체층의 하면 상에 배치된 제2 배선패턴; 및 적어도 일부가 상기 자성체층으로 둘러싸이며, 상기 제1 및 제2 배선패턴을 서로 연결하는 제1 비아패턴을 포함하는 제1 관통비아; 를 포함하는, 인쇄회로기판에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 관통부를 갖는 기판(substrate);상기 제1 관통부 내에 적어도 일부가 배치되며, 제2 관통부를 갖는 자성체층;상기 제2 관통부 내에 적어도 일부가 배치된 전자부품;상기 자성체층의 상면 상에 배치된 제1 배선패턴;상기 자성체층의 하면 상에 배치된 제2 배선패턴; 및적어도 일부가 상기 자성체층으로 둘러싸이며, 상기 제1 및 제2 배선패턴을 서로 연결하는 제1 비아패턴을 포함하는 제1 관통비아; 를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 전자부품은 전압조정기(Voltage Regulator)를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 기판과 상기 자성체층과 상기 전자부품 각각의 적어도 일부를 덮으며, 상기 제2 관통부의 적어도 일부를 채우는 제1 절연층; 을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 자성체층은 제1 관통홀을 더 갖고,상기 제1 절연층은 상기 제1 관통홀의 적어도 일부를 채우고,상기 제1 절연층은 상기 제1 관통홀 내에서 제2 관통홀을 가지며,상기 제1 관통비아는 상기 제2 관통홀 내에 적어도 일부가 배치되며,상기 제1 관통비아는 상기 자성체층과 이격된,인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제1 비아패턴은 상기 제2 관통홀의 벽면 상에 배치되며,상기 제1 관통비아는 상기 제2 관통홀 내의 상기 제1 비아패턴 사이의 공간의 적어도 일부를 채우는 제1 충전재를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제 3 항에 있어서,상기 제1 절연층의 상면 상에 배치되는 제1 배선층; 및상기 제1 절연층의 하면 상에 배치되는 제2 배선층; 을 더 포함하며,상기 제1 및 제2 배선패턴과 상기 자성체층의 상면 및 하면 사이에는 각각 상기 제1 절연층이 배치되며,상기 제1 및 제2 배선층은 각각 상기 제1 및 제2 배선패턴을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,적어도 일부가 상기 기판으로 둘러싸이며, 상기 제1 및 제2 배선층 각각의 적어도 일부를 서로 연결하는 제2 비아패턴을 포함하는 제2 관통비아; 를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 기판은 제3 관통홀을 더 갖고,상기 제1 절연층은 상기 제3 관통홀의 적어도 일부를 채우고,상기 제1 절연층은 상기 제3 관통홀 내에서 제4 관통홀을 가지며,상기 제2 관통비아는 상기 제4 관통홀 내에 적어도 일부가 배치되며,상기 제2 관통비아는 상기 기판과 이격된,인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 제2 비아패턴은 상기 제4 관통홀의 벽면 상에 배치되며,상기 제2 관통비아는 상기 제4 관통홀 내의 상기 제2 비아패턴 사이의 공간의 적어도 일부를 채우는 제2 충전재를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 제 6 항에 있어서,상기 제1 절연층의 상측을 관통하며, 상기 제1 배선층과 상기 전자부품을 서로 연결하는 제1 접속비아를 포함하는 제1 비아층; 을 더 포함하며,상기 전자부품과 상기 제1 비아패턴은 상기 제1 접속비아와 상기 제1 배선층을 경유하는 경로를 통하여 서로 연결되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제1 절연층의 하측을 관통하며, 상기 제2 배선층과 상기 전자부품을 서로 연결하는 제2 접속비아를 포함하는 제2 비아층; 을 더 포함하며,상기 제2 접속비아는 상기 전자부품의 백면과 연결되며,상기 제1 및 제2 접속비아는 서로 반대 방향으로 테이퍼진,인쇄회로기판.</claim></claimInfo><claimInfo><claim>12. 제 6 항에 있어서,상기 제1 절연층의 상면 상에 배치된 제2 절연층;상기 제1 절연층의 하면 상에 배치된 제3 절연층;상기 제2 절연층의 상면 상에 배치된 제3 배선층;상기 제3 절연층의 하면 상에 배치된 제4 배선층;상기 제2 절연층을 관통하며, 상기 제1 및 제3 배선층을 서로 연결하는 제3 접속비아를 포함하는 제3 비아층; 및상기 제3 절연층을 관통하며, 상기 제2 및 제4 배선층을 서로 연결하는 제4 접속비아를 포함하는 제4 비아층; 을 더 포함하며,상기 제3 및 제4 접속비아는 서로 반대 방향으로 테이퍼진,인쇄회로기판.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제2 절연층의 상면 상에 배치되며, 상기 제3 배선층의 적어도 일부를 노출시키는 제1 개구를 가지는 제1 레지스트층; 및상기 제3 절연층의 하면 상에 배치되며, 상기 제4 배선층의 적어도 일부를 노출시키는 제2 개구를 가지는 제2 레지스트층; 을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>14. 제 1 항에 있어서,상기 자성체층은 상기 제1 관통부의 벽면과 접촉하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>15. 제 1 항에 있어서,상기 기판은 유기 코어층, 유리 코어층, 메탈 코어층, 실리콘 코어층, 또는 세라믹 코어층을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>16. 제 1 항에 있어서,상기 제1 및 제2 배선패턴과 상기 제1 비아패턴이 상기 자성체층의 적어도 일부를 둘러싸는 형태로 서로 연결되어 상기 기판에 인덕터가 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>17. 제1 관통부를 갖는 기판;상기 제1 관통부 내에 적어도 일부가 배치되어 상기 기판과 접촉하며, 제2 관통부 및 복수의 관통홀을 갖는 자성체층;상기 제2 관통부 내에 적어도 일부가 배치된 전압조정기;상기 기판과 상기 자성체층과 상기 전압조정기 각각의 적어도 일부를 덮으며, 상기 제2 관통부 및 상기 복수의 관통홀 각각의 적어도 일부를 채우는 절연층;상기 절연층의 상면 상에 배치되는 제1 배선패턴층;상기 절연층의 하면 상에 배치되는 제2 배선패턴층; 및상기 복수의 관통홀 내에서 상기 절연층을 각각 관통하는 복수의 비아패턴; 을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제1 배선패턴층은 복수의 제1 배선패턴을 포함하고,상기 제2 배선패턴층은 복수의 제2 배선패턴을 포함하며,상기 복수의 제1 및 제2 배선패턴과 상기 복수의 비아패턴이 서로 교대로 연결된 하나 이상의 코일부; 를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,상기 하나 이상의 코일부는 평면 상에서 상기 전압조정기 주위를 둘러싸는,인쇄회로기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Seung Eun</engName><name>이승은</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>GONG, Jung Chul</engName><name>공정철</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Ki Hwan</engName><name>김기환</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.17</receiptDate><receiptNumber>1-1-2023-1133940-99</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230138229.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fbe846361c5573bb94cc1bdc002e55f8b9d73e6753967990e2c2e84490ff19cc282dc4d987d384c9820f3f4a66e5b42da7a6e427bab183f1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf987dad5536ab1294893fe1fe02672cbc436043983f62f39582a1bc0bde4ebc1dcfb4ffbb89e9e8c05400aa8604a4ae2699578cc97f5cf68a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>