---
title: "yosys 常用命令（持续更新）"
date: 2022-06-19T10:56:49+08:00
author: "罗泽勋"
slug: 
showToc: true
tags: ["eda"]

---

yosys 命令参考文档：<https://yosyshq.net/yosys/documentation.html>

# 1. abc：
 使用ABC进行技术映射（ABC：一个时序综合验证系统）

# 2. read
加载 HDL 设计文件
```
read -sv test.v // 参数 -sv 表示支持 SystemVerilog
```
# 3. read_verilog

从 verilog 文件中读取 modules

# 4. hierarchy

检查、扩展和清理设计 hierarchy
```
hierarchy -top modulename
```

# 5. write_ilang(write_rtlil)

将设计写入RTLIL文件

# 6. proc

将进程转换为 netlist

# 7. techmap

通用的技术映射器，将网表转换为门逻辑并执行一些简单的优化。

# 8. write_verilog

将设计出的 netlist 写进新的 verilog 文件