2目錄
報告內容 3
摘要 3
研究目的 4
研究方法 4
元件設計與實驗結果 5
總結 9
參考文獻 9
計畫成果自評 11
4avalanche capability to the proposed
structure and the conventional device.
The ruggedness of the proposed devices
can be improved by a higher cell density
design with a planar oxide self align p+
implantation process.
keywords: power VDMOSFET, gate
charge, unclamped inductive load
switching (UIS),figure of merit (F.O.M.)
一、研究目的
功率元件(圖一)之特性比較在相
同的耐壓條件下一般是以此元件之導
通電阻值(Ron)×閘汲極電荷(Gate charge;
Qgd) 的 大 小 為 評 量 指 標 (figure of
merit)[1-3]。過去的功率元件著重點在
於兩個地方，一個是元件耐壓；另一個
則是元件可以導通的電流，其另一個觀
點也就是元件本身的導通電阻值。在不
同的面積下，面積越大的元件其並聯的
流通電流路徑越多，因此圖一左邊的並
聯電阻支路越多，元件可導通的電流越
大，其相對的等效電阻值越低，而阻值
大小與元件面積成反比，早期的研究者
以單位面積下越低的導通電阻值
(specific on resistance, Rsp(常見單位為
m-mm2))判別來定義元件優劣[4-5]，
將元件的單位晶胞長度 (cell pitch)作
小，可以增加元件的晶胞密度 (cell
density)與電流密度。晶胞密度的上升也
造成閘極面積的增多進而提高了閘極
電荷的大小，而增加了元件切換時的切
換損耗。閘汲極電荷的大小與元件面積
是成正比，設計者在設計元件時被要求
在設計低導通電阻值的同時不能犧牲
(提高)閘汲極電荷值，因此拿元件之導
通電阻值(Ron)×閘汲極電荷(Gate charge;
Qgd)的大小為元件優劣設計評量指標
(FOM)已經是常見的公認判斷準則，其
值與元件面積大小無關(一個正比，一
個反比於面積，相乘時面積因子會抵銷
掉)。
圖 1 單位元件之電阻成分與電容示意圖
二、研究方法
目前的應用電路所處理的功率
將越來越大，因此元件的強健性，也就
是元件在電感性應用電路(這是大部分
的應用電路狀況)切換時所承受的反向
逆電動勢能量將會越來越高，我們希望
把判斷元件優劣性的指標式子加入元
件的強健性考量。越大的面積其元件最
大可承受之 avalanche 電流(IAV)越大，
與面積成正比﹔由於原先的 Device
FOM值越小越好，我們重新定義Device
的 FOM 值如式 1 所示，我們亦將原先
之定義置於式 2 比較
Old Device FOM Definition:
Old FOM= Ron×Qgd Equ (1)
New Device FOM Definition:
New FOM = Ron × Qgd /( IAV/Device area,
單位面積承受 avalanche 電流值)
= (Ron×Device area) × Qgd / IAV
= Rsp × Qgd / IAV Equ (2)
(a) (b)
6阻值(閘源極電荷)各為 7m(20.27nC)
與 6.7m (21.51nC)，換成 FOM 各為
141.9 mnC 與 144 mnC，相差不
多，圖 5 為量測的元件強健性特性，
依照我們的新定義其 FOM 各為
1.29mnC/A 與 1.06 mnC/A，很
明顯可以看到改善與定義上的差別。
圖五雙擴散及源極 RTA 元件強健性圖
此外在速度改善上我們分別製作
閘極長度(單一電晶體總長度)為5 μm 
(17 μm)及 25 μm (37 μm)的
O-VDMOSFET 及傳統VDMOSFET。
這裡我們使用的是600的元件以應用於
充電器電路上。圖6為O-VDMOSFET
的電子顯微鏡影像圖。此二元件皆有相
同的主動區面積1mm2。摻雜劑量3 ×
1012 cm-2 能量 60keV 的磷離子作為
O-VDMOSFET 製程中的全面性離子
佈植來降低RJFET。製程中的佈植劑量及
閘極長度為強烈影響元件可靠度的因
子。圖7 為不同閘極長度結合不同全面
性離子佈植劑量的模擬結果。從圖中可
以看到不適當的設計將會導致熱點(hot
spot)移至閘極氧化層進而攻擊氧化
層 。 傳 統 VDMOSFET 及
O-VDMOSFET 的製程過程除了閘極
長度及全面性離子佈植外皆相同。
圖 6 power O-VDMOSFET 的電子顯微鏡
影像圖
本 計 劃 中 的 O-VDMOSFET 及 傳 統
VDMOSFET 的VBR 分別為 690 V and
672 V。此二元件的臨界電壓皆為
3.0V 。 圖 8 (a) 及 (b) 分 別 為 傳 統
VMOSFET (閘極長度為25 μm 且無全
面性離子佈植)及O-VDMOSFET (閘極
長度為5 μm 並使用全面性離子佈植)
的閘極電荷。而測試條件則為VDD = 480
V、ID =0.8 A、閘極偏壓電流 (IG)為1
mA。與預期相符，QGD (QG) 分別由14.4
nC(26.5 nC)降至5.6 nC (7.48 nC)。而傳
統 VDMOSFET 及 O-VDMOSFET 的
RON則分別為13.26 Ω 及11.55 Ω，此下
降是由於全面性離子佈植增加了元件
的表面濃度，因此降低了寄生RJFET
值 。 傳 統 VDMOSFET 及 O-
0A
25A
50A
75A
100A
Ias = 110A
BV = 76.4V
0A
25A
50A
75A
100A
125A
Ias = 135A
BV = 79.6V
8中的 O-VDMOSFET 在不同環境下的
強健度。我們各選取 100 顆傳統
VDMOSFET 及導入 source RTA 製程
的 O-VDMOSFET 進行高溫閘極偏壓
(High Temperature Gate Bias,
HTGB,VGS = 30 V、VDS = 0 V 及溫度
= 150 ℃) 及 高 溫 逆 向 偏 壓 (High
Temperature Reverse Bias, HTRB, VDS
= 600V、VGS= 0 V 及 溫度 = 150 ℃)
的可靠度測試[8]。在完成測試時間分
別為 168 小時、500 小時及 1000 小
時後，分別記錄其量測結果，我們發
現可靠度測試前後，此元件並無明顯
差異，所有選取的元件皆通過測試。
因 此 ， 導 入 source RTA 製 程 的
O-VDMOSFET 適合做為發展高崩潰
電壓、低切換損耗及高強健度的 power
VDMOSFET。
(a) 傳統 VDMOSFET
(b) O-VDMOSFET無 source RTA
(c) O-VDMOSFET有 source RTA
圖 9 UIS 測試結果。
一般充電器電路中扮演開關的功
率元件的耗能發生在兩個地方，一為
導通損耗，其成因為元件導通時並不
為等效阻值為零的元件，故元件本身
會有壓降存在，其壓降乘上導通的電
流即為導通消耗時的功率，另一個為
切換損耗，元件的 Qg 大小會嚴重影響
到充電器電路的切換損耗。一般的交
流電供應分為 100 多伏系統及 200 多
伏系統，為了要滿足兩種系統都可以
讓電路作充電動作，當切換器使用的
功率金氧半電晶體元件通常會使用耐
壓為 600V 的元件。我們挑選一款市售
的充電器電路，其可以使用於多數輸
入為 5V，0.8-1A 之手機充電電池。我
們將其開蓋如圖十，我們可以在網路
上找到其規格書與電路圖[9]，大部分
之充電器電路與其均大同小異。我們
無意改變電路規格及內部線路僅以我
們 製 作 的 傳 統 VDMOSFET 與
O-VDMOSFET 使用 source RTA 製程
來更替元件並觀察輸出。輸入的交流
訊號我們操作於 265V(240V 系統取
10%嚴刻條件) ，)功率元件的輸入輸
出端作波形量測的圖形如圖十一所
10
Wing-cell Structure Design”, the Institute
of Electronics, Information and
Communication Engineers, IEICE,
VOL.E89-C, No.5, pp. 591-595, 2006/05.
[4] A. Narazaki, J. Maruyama, T. Kayumi,
H. Hamachi, J. Moritani, and S. Hine, “A
o.35mm Trench gate MOSFET with an
ultra low on state resistance and high
destruction immunity during the
switching ”IEEE ISPSDs, pp. 377-380,
2000.
[5] B. J. Baliga, “Trends in Power
Semiconductor Devices” IEEE Trans. 
Electron Devices, pp. 1717-1731, 1995.
[6] CHIEN F.T., LAI M.H., SU S.T., TU
K.W.,and CHENG C.L. 2005 High
RuggednessPower MOSFET Design by a
Self-Align p+Process IEICE TRANS.
ELECTRON.E88–C 694-8.
[7] Fischer K., and Shenai K., 1996
Dynamics of Power MOSFET Switching
UnderUnclamped Inductive Loading
ConditionsIEEE Trans. Electron Devices
43 1007-15.
[8] Tosic N., Pesic B., and Stojadinovic
N. 1997 Reliability Testing of Power
VDMOS Transistors Proc. 21th
MIEL’97Conf.667-70.
[9] http://www.iwatt.com/iw1689.php
1國科會補助專題研究計畫項下出席國際學術會議心得報告
日期： 100 年 10 月 24 日
心得報告:
2011 Asia-Pacific Workshop on Fundamentals and Application of Advanced
Semiconductor Devices (亞太地區研討會基礎和應用先進半導體元件) 這是由韓國舉
辦，在韓國日本是相當有知名度，且在國際上也是知名且具有地位的半導體學術會議。
因此每屆的會議中都可以看到來自台灣各大研究室與研究單位公司於此研討中發表研
計畫編號 NSC 98-2221-E-035-084-MY2
計畫名稱 功率金氧半場效應電晶體元件優劣性比較之新定義提出與超低導通電
阻元件製作及從元件觀點對充電器省電改善方案之元件設計與研究
出國人員
姓名
張凱翔
服務機構
及職稱
逢甲大學固態電子所
碩士
會議時間
100年 06月 29日
至
100年 07月 01日
會議地點
韓國大田
會議名稱
(中文)亞太地區研討會基礎和應用先進半導體元件
(英文)Asia-Pacific Workshop on Fundamentals and Application of
Advanced Semiconductor Devices
發表論文
題目
(中文)新式高性能自我對準未摻雜副閘極複晶矽薄膜電晶體
(英文)A Novel Self-Aligned Offset Sub Gate High Performance
Polysilicon Thin Film Transistor
附件四
3國科會補助專題研究計畫項下出席國際學術會議心得報告
日期： 100 年 10 月 24 日
1、參加會議經過
學生此次承蒙國科會補助很榮幸有這個機會能參加2011 Asia-Pacific Workshop on
Fundamentals and Applications of Advanced Semiconductor Devices，今年的會議
是在韓國大田舉辦，開會期間從一百年六月二十九日到七月一日，文章標題為”A Novel
Extend Gate Poly-Si Thin Film Transistors with a Thicker Oxide Spacers Near the
Source/Drain Regions”，參與國家包含日本、韓國等高科技先進國家，與會人數眾多，
計畫編號 NSC 98-2221-E-035-084-MY2
計畫名稱 功率金氧半場效應電晶體元件優劣性比較之新定義提出與超低導通電
阻元件製作及從元件觀點對充電器省電改善方案之元件設計與研究
出國人員
姓名
詹鈞亦
服務機構
及職稱
逢甲大學固態電子所
碩士
會議時間
100年 06月 29日
至
100年 07月 01日
會議地點
韓國大田
會議名稱
(中文)亞太地區研討會基礎和應用先進半導體元件
(英文)Asia-Pacific Workshop on Fundamentals and Application of
Advanced Semiconductor Devices
發表論文
題目
(中文)新式延伸閘極厚汲源極氧化層多晶矽薄膜電晶體
(英文)A Novel Extend Gate Poly-Si Thin Film Transistors with
Thicker Oxide Spacers near the Source/Drain Regions
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/28
國科會補助計畫
計畫名稱: 功率金氧半場效應電晶體元件優劣性比較之新定義提出與超低導通電阻元件
製作及從元件觀點對充電器省電改善方案之元件設計與研究
計畫主持人: 簡鳳佐
計畫編號: 98-2221-E-035-084-MY2 學門領域: 電力電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
