Fitter report for SPP_MCTL_V1
Fri Jul 31 17:03:25 2020
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 31 17:03:25 2020       ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                      ; SPP_MCTL_V1                                 ;
; Top-level Entity Name              ; SPP_MCTL_V1                                 ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 6,455 / 10,320 ( 63 % )                     ;
;     Total combinational functions  ; 5,047 / 10,320 ( 49 % )                     ;
;     Dedicated logic registers      ; 3,602 / 10,320 ( 35 % )                     ;
; Total registers                    ; 3602                                        ;
; Total pins                         ; 100 / 180 ( 56 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 12,288 / 423,936 ( 3 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS        ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.34        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  44.7%      ;
+----------------------------+-------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; ARM_FPGA_RSV  ; Missing drive strength ;
; Lorigin[0]    ; Missing drive strength ;
; Lorigin[1]    ; Missing drive strength ;
; Lorigin[2]    ; Missing drive strength ;
; Lorigin[3]    ; Missing drive strength ;
; Lorigin[4]    ; Missing drive strength ;
; Lorigin[5]    ; Missing drive strength ;
; Lorigin[6]    ; Missing drive strength ;
; Lorigin[7]    ; Missing drive strength ;
; Lorigin[8]    ; Missing drive strength ;
; Lorigin[9]    ; Missing drive strength ;
; Lorigin[10]   ; Missing drive strength ;
; Lorigin[11]   ; Missing drive strength ;
; Lorigin[12]   ; Missing drive strength ;
; Lorigin[13]   ; Missing drive strength ;
; Lorigin[14]   ; Missing drive strength ;
; Lorigin[15]   ; Missing drive strength ;
; Lorigin[16]   ; Missing drive strength ;
; Lorigin[17]   ; Missing drive strength ;
; Lorigin[18]   ; Missing drive strength ;
; Lorigin[19]   ; Missing drive strength ;
; Lorigin[20]   ; Missing drive strength ;
; Lorigin[21]   ; Missing drive strength ;
; Lorigin[22]   ; Missing drive strength ;
; Lorigin[23]   ; Missing drive strength ;
; X_1A          ; Missing drive strength ;
; X_1B          ; Missing drive strength ;
; X_2A          ; Missing drive strength ;
; X_2B          ; Missing drive strength ;
; X_3A          ; Missing drive strength ;
; X_3B          ; Missing drive strength ;
; X_4A          ; Missing drive strength ;
; X_4B          ; Missing drive strength ;
; X_5A          ; Missing drive strength ;
; X_5B          ; Missing drive strength ;
; X_6A          ; Missing drive strength ;
; X_6B          ; Missing drive strength ;
; X_7A          ; Missing drive strength ;
; X_7B          ; Missing drive strength ;
; X_8A          ; Missing drive strength ;
; X_8B          ; Missing drive strength ;
; X_9A          ; Missing drive strength ;
; X_9B          ; Missing drive strength ;
; X_10A         ; Missing drive strength ;
; X_10B         ; Missing drive strength ;
; X_11A         ; Missing drive strength ;
; X_11B         ; Missing drive strength ;
; X_12A         ; Missing drive strength ;
; X_12B         ; Missing drive strength ;
; X_13A         ; Missing drive strength ;
; X_13B         ; Missing drive strength ;
; X_14A         ; Missing drive strength ;
; X_14B         ; Missing drive strength ;
; X_15A         ; Missing drive strength ;
; X_15B         ; Missing drive strength ;
; X_16A         ; Missing drive strength ;
; X_16B         ; Missing drive strength ;
; X_17A         ; Missing drive strength ;
; X_17B         ; Missing drive strength ;
; X_18A         ; Missing drive strength ;
; X_18B         ; Missing drive strength ;
; X_19A         ; Missing drive strength ;
; X_19B         ; Missing drive strength ;
; X_20A         ; Missing drive strength ;
; X_20B         ; Missing drive strength ;
; X_21A         ; Missing drive strength ;
; X_21B         ; Missing drive strength ;
; X_22A         ; Missing drive strength ;
; X_22B         ; Missing drive strength ;
; X_23A         ; Missing drive strength ;
; X_23B         ; Missing drive strength ;
; X_24A         ; Missing drive strength ;
; X_24B         ; Missing drive strength ;
; FPGA_LED[0]   ; Missing drive strength ;
; FPGA_LED[1]   ; Missing drive strength ;
; F_GPIO_O[1]   ; Missing drive strength ;
; F_GPIO_O[2]   ; Missing drive strength ;
; ARM_FPGA_DATA ; Missing drive strength ;
+---------------+------------------------+


+-----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                     ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Location ;                ;              ; FPGA_LED[2] ; PIN_K5        ; QSF Assignment ;
+----------+----------------+--------------+-------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8953 ) ; 0.00 % ( 0 / 8953 )        ; 0.00 % ( 0 / 8953 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8953 ) ; 0.00 % ( 0 / 8953 )        ; 0.00 % ( 0 / 8953 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                 ;
+----------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------------------+
; Partition Name                   ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                         ;
+----------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------------------+
; Top                              ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                  ;
; sld_hub:auto_hub                 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub                 ;
; sld_signaltap:parameter_analysis ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:parameter_analysis ;
; hard_block:auto_generated_inst   ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst   ;
+----------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                       ;
+----------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                   ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+----------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                              ; 0.00 % ( 0 / 7122 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub                 ; 0.00 % ( 0 / 210 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:parameter_analysis ; 0.00 % ( 0 / 1609 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst   ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+----------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/UV/FPGA/FPGA_EOPS_MCTL/EOPS_MCTL_FPGA/SPP_MCTL_V1.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 6,455 / 10,320 ( 63 % )  ;
;     -- Combinational with no register       ; 2853                     ;
;     -- Register only                        ; 1408                     ;
;     -- Combinational with a register        ; 2194                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 1672                     ;
;     -- 3 input functions                    ; 2123                     ;
;     -- <=2 input functions                  ; 1252                     ;
;     -- Register only                        ; 1408                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 2703                     ;
;     -- arithmetic mode                      ; 2344                     ;
;                                             ;                          ;
; Total registers*                            ; 3,602 / 11,172 ( 32 % )  ;
;     -- Dedicated logic registers            ; 3,602 / 10,320 ( 35 % )  ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 522 / 645 ( 81 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 100 / 180 ( 56 % )       ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )           ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )           ;
;                                             ;                          ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 4 / 46 ( 9 % )           ;
; Total block memory bits                     ; 12,288 / 423,936 ( 3 % ) ;
; Total block memory implementation bits      ; 36,864 / 423,936 ( 9 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )           ;
; PLLs                                        ; 1 / 2 ( 50 % )           ;
; Global clocks                               ; 4 / 10 ( 40 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 21.9% / 21.8% / 22.0%    ;
; Peak interconnect usage (total/H/V)         ; 31.8% / 31.2% / 32.7%    ;
; Maximum fan-out                             ; 3089                     ;
; Highest non-global fan-out                  ; 1011                     ;
; Total fan-out                               ; 28571                    ;
; Average fan-out                             ; 2.86                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+---------------------------------------------+-----------------------+----------------------+----------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:parameter_analysis ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+----------------------+----------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                  ; Low                              ; Low                            ;
;                                             ;                       ;                      ;                                  ;                                ;
; Total logic elements                        ; 5155 / 10320 ( 50 % ) ; 143 / 10320 ( 1 % )  ; 1157 / 10320 ( 11 % )            ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 2684                  ; 53                   ; 116                              ; 0                              ;
;     -- Register only                        ; 733                   ; 23                   ; 652                              ; 0                              ;
;     -- Combinational with a register        ; 1738                  ; 67                   ; 389                              ; 0                              ;
;                                             ;                       ;                      ;                                  ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                      ;                                  ;                                ;
;     -- 4 input functions                    ; 1357                  ; 53                   ; 262                              ; 0                              ;
;     -- 3 input functions                    ; 1946                  ; 31                   ; 146                              ; 0                              ;
;     -- <=2 input functions                  ; 1119                  ; 36                   ; 97                               ; 0                              ;
;     -- Register only                        ; 733                   ; 23                   ; 652                              ; 0                              ;
;                                             ;                       ;                      ;                                  ;                                ;
; Logic elements by mode                      ;                       ;                      ;                                  ;                                ;
;     -- normal mode                          ; 2152                  ; 112                  ; 439                              ; 0                              ;
;     -- arithmetic mode                      ; 2270                  ; 8                    ; 66                               ; 0                              ;
;                                             ;                       ;                      ;                                  ;                                ;
; Total registers                             ; 2471                  ; 90                   ; 1041                             ; 0                              ;
;     -- Dedicated logic registers            ; 2471 / 10320 ( 24 % ) ; 90 / 10320 ( < 1 % ) ; 1041 / 10320 ( 10 % )            ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                    ; 0                                ; 0                              ;
;                                             ;                       ;                      ;                                  ;                                ;
; Total LABs:  partially or completely used   ; 427 / 645 ( 66 % )    ; 13 / 645 ( 2 % )     ; 97 / 645 ( 15 % )                ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                      ;                                  ;                                ;
; Virtual pins                                ; 0                     ; 0                    ; 0                                ; 0                              ;
; I/O pins                                    ; 100                   ; 0                    ; 0                                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                   ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 4096                  ; 0                    ; 8192                             ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                    ; 18432                            ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                    ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                    ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 2 / 46 ( 4 % )        ; 0 / 46 ( 0 % )       ; 2 / 46 ( 4 % )                   ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )       ; 0 / 12 ( 0 % )       ; 1 / 12 ( 8 % )                   ; 1 / 12 ( 8 % )                 ;
;                                             ;                       ;                      ;                                  ;                                ;
; Connections                                 ;                       ;                      ;                                  ;                                ;
;     -- Input Connections                    ; 2477                  ; 133                  ; 1347                             ; 1                              ;
;     -- Registered Input Connections         ; 2471                  ; 101                  ; 1097                             ; 0                              ;
;     -- Output Connections                   ; 689                   ; 147                  ; 33                               ; 3089                           ;
;     -- Registered Output Connections        ; 128                   ; 146                  ; 0                                ; 0                              ;
;                                             ;                       ;                      ;                                  ;                                ;
; Internal Connections                        ;                       ;                      ;                                  ;                                ;
;     -- Total Connections                    ; 23354                 ; 827                  ; 5224                             ; 3097                           ;
;     -- Registered Connections               ; 11879                 ; 590                  ; 2805                             ; 0                              ;
;                                             ;                       ;                      ;                                  ;                                ;
; External Connections                        ;                       ;                      ;                                  ;                                ;
;     -- Top                                  ; 2                     ; 123                  ; 565                              ; 2476                           ;
;     -- sld_hub:auto_hub                     ; 123                   ; 20                   ; 137                              ; 0                              ;
;     -- sld_signaltap:parameter_analysis     ; 565                   ; 137                  ; 64                               ; 614                            ;
;     -- hard_block:auto_generated_inst       ; 2476                  ; 0                    ; 614                              ; 0                              ;
;                                             ;                       ;                      ;                                  ;                                ;
; Partition Interface                         ;                       ;                      ;                                  ;                                ;
;     -- Input Ports                          ; 25                    ; 21                   ; 250                              ; 1                              ;
;     -- Output Ports                         ; 143                   ; 39                   ; 142                              ; 1                              ;
;     -- Bidir Ports                          ; 1                     ; 0                    ; 0                                ; 0                              ;
;                                             ;                       ;                      ;                                  ;                                ;
; Registered Ports                            ;                       ;                      ;                                  ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                    ; 38                               ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 28                   ; 129                              ; 0                              ;
;                                             ;                       ;                      ;                                  ;                                ;
; Port Connectivity                           ;                       ;                      ;                                  ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 1                    ; 17                               ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                    ; 1                                ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                    ; 15                               ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                    ; 1                                ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                    ; 66                               ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                    ; 0                                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                    ; 71                               ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 15                   ; 131                              ; 0                              ;
+---------------------------------------------+-----------------------+----------------------+----------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ARM_FPGA_CLK  ; N13   ; 5        ; 34           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ARM_FPGA_SYNC ; N16   ; 5        ; 34           ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; EN1_X_2A      ; L11   ; 4        ; 32           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; EN1_X_2B      ; M11   ; 4        ; 32           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[10]  ; L2    ; 2        ; 0            ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[1]   ; K10   ; 4        ; 25           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[2]   ; L9    ; 4        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[3]   ; L10   ; 4        ; 25           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[4]   ; K1    ; 2        ; 0            ; 8            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[5]   ; K2    ; 2        ; 0            ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[6]   ; N5    ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[7]   ; N6    ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[8]   ; K9    ; 4        ; 18           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_GPIO_I[9]   ; L1    ; 2        ; 0            ; 8            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_SW0         ; C9    ; 7        ; 18           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_SW1         ; D9    ; 7        ; 18           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_SW2         ; D8    ; 8        ; 13           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_SW3         ; C8    ; 8        ; 13           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_SW4         ; D6    ; 8        ; 3            ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; F_SW5         ; D5    ; 8        ; 3            ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; clk           ; M1    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; nRST          ; N14   ; 5        ; 34           ; 4            ; 21           ; 1011                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ARM_FPGA_RSV ; M12   ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED[0]  ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; FPGA_LED[1]  ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F_GPIO_O[1]  ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F_GPIO_O[2]  ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[0]   ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[10]  ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[11]  ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[12]  ; C14   ; 7        ; 32           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[13]  ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[14]  ; D16   ; 6        ; 34           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[15]  ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[16]  ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[17]  ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[18]  ; A3    ; 8        ; 3            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[19]  ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[1]   ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[20]  ; C2    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[21]  ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[22]  ; A4    ; 8        ; 5            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[23]  ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[2]   ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[3]   ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[4]   ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[5]   ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[6]   ; R6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[7]   ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[8]   ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Lorigin[9]   ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_10A        ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_10B        ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_11A        ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_11B        ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_12A        ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_12B        ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_13A        ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_13B        ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_14A        ; P14   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_14B        ; T14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_15A        ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_15B        ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_16A        ; T13   ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_16B        ; R14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_17A        ; J1    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_17B        ; J2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_18A        ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_18B        ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_19A        ; G2    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_19B        ; G1    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_1A         ; T12   ; 4        ; 25           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_1B         ; R13   ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_20A        ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_20B        ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_21A        ; F2    ; 1        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_21B        ; F1    ; 1        ; 0            ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_22A        ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_22B        ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_23A        ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_23B        ; D1    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_24A        ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_24B        ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_2A         ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_2B         ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_3A         ; T11   ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_3B         ; R12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_4A         ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_4B         ; R3    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_5A         ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_5B         ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_6A         ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_6B         ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_7A         ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_7B         ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_8A         ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_8B         ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_9A         ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X_9B         ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+----------------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                            ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+----------------------------------------------------------------+
; ARM_FPGA_DATA ; N15   ; 5        ; 34           ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|ARM_FPGA_DATA~en (inverted) ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; FPGA_LED[0]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 17 ( 71 % ) ; 3.3V          ; --           ;
; 2        ; 10 / 19 ( 53 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 26 ( 58 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 27 ( 74 % ) ; 3.3V          ; --           ;
; 5        ; 8 / 25 ( 32 % )  ; 3.3V          ; --           ;
; 6        ; 6 / 14 ( 43 % )  ; 3.3V          ; --           ;
; 7        ; 15 / 26 ( 58 % ) ; 3.3V          ; --           ;
; 8        ; 19 / 26 ( 73 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; Lorigin[16]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; Lorigin[18]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; Lorigin[22]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; FPGA_LED[0]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 188        ; 8        ; X_18A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; X_20A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; X_22A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; X_24A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; X_9A                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; X_11A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; X_13A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; X_15B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; Lorigin[13]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; Lorigin[21]                                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; Lorigin[17]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; Lorigin[19]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; Lorigin[23]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; X_24B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; X_20B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; X_22B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; X_9B                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; X_11B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; X_13B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; X_15A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; Lorigin[8]                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; Lorigin[20]                                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; F_GPIO_O[2]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; F_SW3                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; F_SW0                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; Lorigin[12]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; Lorigin[9]                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; Lorigin[10]                                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; X_23B                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; X_23A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; F_GPIO_O[1]                                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; F_SW5                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; F_SW4                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; F_SW2                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; F_SW1                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; Lorigin[11]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; Lorigin[15]                                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; Lorigin[14]                                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; X_21B                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 11         ; 1        ; X_21A                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; X_18B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; X_19B                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; X_19A                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVCMOS ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVCMOS ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; X_17A                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 27         ; 2        ; X_17B                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVCMOS ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVCMOS ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 29         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; F_GPIO_I[4]                                               ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; F_GPIO_I[5]                                               ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; F_GPIO_I[8]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ; 87         ; 4        ; F_GPIO_I[1]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; F_GPIO_I[9]                                               ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; F_GPIO_I[10]                                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; FPGA_LED[1]                                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; F_GPIO_I[2]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 88         ; 4        ; F_GPIO_I[3]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; EN1_X_2A                                                  ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; clk                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; EN1_X_2B                                                  ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; ARM_FPGA_RSV                                              ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; F_GPIO_I[6]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; F_GPIO_I[7]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; ARM_FPGA_CLK                                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; nRST                                                      ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 112        ; 5        ; ARM_FPGA_DATA                                             ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; ARM_FPGA_SYNC                                             ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; X_8A                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; X_8B                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; X_14A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 107        ; 5        ; X_10B                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; X_10A                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; X_6B                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; X_4B                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; X_2B                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; Lorigin[7]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; Lorigin[6]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; Lorigin[2]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; Lorigin[0]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; Lorigin[4]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; X_7A                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; X_5B                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; X_3B                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; X_1B                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; X_16B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; X_12A                                                     ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; X_6A                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; X_4A                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; X_2A                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; Lorigin[3]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; Lorigin[1]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; Lorigin[5]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; X_7B                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; X_5A                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; X_3A                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; X_1A                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; X_16A                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; X_14B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; X_12B                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; PLL_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 600.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; clk                                                                 ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                 ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SPP_MCTL_V1                                                                                            ; 6455 (30)   ; 3602 (28)                 ; 0 (0)         ; 12288       ; 4    ; 0            ; 0       ; 0         ; 100  ; 0            ; 2853 (2)     ; 1408 (2)          ; 2194 (26)        ; |SPP_MCTL_V1                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |ARM_COMMU_PORT:ARM_COMMU_PORT_INST|                                                                 ; 1487 (1487) ; 770 (770)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 698 (698)    ; 288 (288)         ; 501 (501)        ; |SPP_MCTL_V1|ARM_COMMU_PORT:ARM_COMMU_PORT_INST                                                                                                                                                                                                                                                                                                     ; work         ;
;    |CoorGen:CoorGen_inst|                                                                               ; 200 (200)   ; 199 (199)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 119 (119)         ; 80 (80)          ; |SPP_MCTL_V1|CoorGen:CoorGen_inst                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |DEAL_DY:DEAL_DY_inst|                                                                               ; 1287 (177)  ; 659 (174)                 ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 608 (2)      ; 119 (80)          ; 560 (95)         ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |DY_DLY:DELAY1|                                                                                   ; 89 (89)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 6 (6)             ; 53 (53)          ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1                                                                                                                                                                                                                                                                                                     ; work         ;
;       |DY_DLY:DELAY2|                                                                                   ; 99 (99)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 17 (17)           ; 45 (45)          ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2                                                                                                                                                                                                                                                                                                     ; work         ;
;       |DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|                                                             ; 366 (324)   ; 145 (115)                 ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (207)    ; 6 (6)             ; 144 (110)        ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1                                                                                                                                                                                                                                                                               ; work         ;
;          |PDFIFO:PDFIFO_inst|                                                                           ; 43 (0)      ; 30 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 34 (0)           ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst                                                                                                                                                                                                                                                            ; work         ;
;             |scfifo:scfifo_component|                                                                   ; 43 (0)      ; 30 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 34 (0)           ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component                                                                                                                                                                                                                                    ; work         ;
;                |scfifo_kq61:auto_generated|                                                             ; 43 (4)      ; 30 (1)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 0 (0)             ; 34 (2)           ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated                                                                                                                                                                                                         ; work         ;
;                   |a_dpfifo_hr31:dpfifo|                                                                ; 39 (22)     ; 29 (12)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 32 (15)          ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo                                                                                                                                                                                    ; work         ;
;                      |altsyncram_je81:FIFOram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram                                                                                                                                                            ; work         ;
;                      |cntr_0ob:rd_ptr_msb|                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_0ob:rd_ptr_msb                                                                                                                                                                ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                    ; work         ;
;                      |cntr_do7:usedw_counter|                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter                                                                                                                                                             ; work         ;
;       |DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|                                                             ; 368 (325)   ; 145 (115)                 ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (204)    ; 8 (8)             ; 144 (113)        ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2                                                                                                                                                                                                                                                                               ; work         ;
;          |PDFIFO:PDFIFO_inst|                                                                           ; 43 (0)      ; 30 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 31 (0)           ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst                                                                                                                                                                                                                                                            ; work         ;
;             |scfifo:scfifo_component|                                                                   ; 43 (0)      ; 30 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 31 (0)           ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component                                                                                                                                                                                                                                    ; work         ;
;                |scfifo_kq61:auto_generated|                                                             ; 43 (4)      ; 30 (1)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (3)       ; 0 (0)             ; 31 (1)           ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated                                                                                                                                                                                                         ; work         ;
;                   |a_dpfifo_hr31:dpfifo|                                                                ; 39 (22)     ; 29 (12)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 30 (13)          ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo                                                                                                                                                                                    ; work         ;
;                      |altsyncram_je81:FIFOram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram                                                                                                                                                            ; work         ;
;                      |cntr_0ob:rd_ptr_msb|                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_0ob:rd_ptr_msb                                                                                                                                                                ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                    ; work         ;
;                      |cntr_do7:usedw_counter|                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter                                                                                                                                                             ; work         ;
;       |TIME_FILTER:time_flt1|                                                                           ; 94 (94)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 1 (1)             ; 40 (40)          ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1                                                                                                                                                                                                                                                                                             ; work         ;
;       |TIME_FILTER:time_flt2|                                                                           ; 94 (94)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 1 (1)             ; 39 (39)          ; |SPP_MCTL_V1|DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2                                                                                                                                                                                                                                                                                             ; work         ;
;    |DEAL_ENCODE:DEAL_ENCODE_inst|                                                                       ; 131 (6)     ; 54 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (2)       ; 7 (2)             ; 49 (2)           ; |SPP_MCTL_V1|DEAL_ENCODE:DEAL_ENCODE_inst                                                                                                                                                                                                                                                                                                           ; work         ;
;       |EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|                                                     ; 125 (93)    ; 50 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 5 (5)             ; 47 (15)          ; |SPP_MCTL_V1|DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw                                                                                                                                                                                                                                                               ; work         ;
;          |NoiseFltCounter:NoiseFltCounter_A_inst|                                                       ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |SPP_MCTL_V1|DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter:NoiseFltCounter_A_inst                                                                                                                                                                                                                        ; work         ;
;             |lpm_counter:LPM_COUNTER_component|                                                         ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |SPP_MCTL_V1|DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter:NoiseFltCounter_A_inst|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                      ; work         ;
;                |cntr_bti:auto_generated|                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |SPP_MCTL_V1|DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter:NoiseFltCounter_A_inst|lpm_counter:LPM_COUNTER_component|cntr_bti:auto_generated                                                                                                                                                              ; work         ;
;          |NoiseFltCounter:NoiseFltCounter_B_inst|                                                       ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |SPP_MCTL_V1|DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter:NoiseFltCounter_B_inst                                                                                                                                                                                                                        ; work         ;
;             |lpm_counter:LPM_COUNTER_component|                                                         ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |SPP_MCTL_V1|DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter:NoiseFltCounter_B_inst|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                      ; work         ;
;                |cntr_bti:auto_generated|                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |SPP_MCTL_V1|DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter:NoiseFltCounter_B_inst|lpm_counter:LPM_COUNTER_component|cntr_bti:auto_generated                                                                                                                                                              ; work         ;
;    |EXTRA_FUNCTION:EXTRA_FUNCTION_inst|                                                                 ; 1631 (1479) ; 410 (311)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1091 (1041)  ; 69 (69)           ; 471 (369)        ; |SPP_MCTL_V1|EXTRA_FUNCTION:EXTRA_FUNCTION_inst                                                                                                                                                                                                                                                                                                     ; work         ;
;       |TimeFilter:timeflt1|                                                                             ; 66 (66)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 36 (36)          ; |SPP_MCTL_V1|EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt1                                                                                                                                                                                                                                                                                 ; work         ;
;       |TimeFilter:timeflt2|                                                                             ; 43 (43)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |SPP_MCTL_V1|EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt2                                                                                                                                                                                                                                                                                 ; work         ;
;       |TimeFilter:timeflt3|                                                                             ; 43 (43)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |SPP_MCTL_V1|EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt3                                                                                                                                                                                                                                                                                 ; work         ;
;    |MUX_ENCODER:MUX_ENCODER_inst|                                                                       ; 96 (96)     ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 47 (47)           ; 49 (49)          ; |SPP_MCTL_V1|MUX_ENCODER:MUX_ENCODER_inst                                                                                                                                                                                                                                                                                                           ; work         ;
;    |PLL:PLL_inst|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SPP_MCTL_V1|PLL:PLL_inst                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |altpll:altpll_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SPP_MCTL_V1|PLL:PLL_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                   ; work         ;
;          |PLL_altpll:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SPP_MCTL_V1|PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated                                                                                                                                                                                                                                                                         ; work         ;
;    |SELECT_OUT_DY:SELECT_OUT_DY_inst|                                                                   ; 142 (58)    ; 73 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (19)      ; 23 (23)           ; 53 (16)          ; |SPP_MCTL_V1|SELECT_OUT_DY:SELECT_OUT_DY_inst                                                                                                                                                                                                                                                                                                       ; work         ;
;       |SENSOR_SERIALIZE:Lorigin_serialize|                                                              ; 84 (84)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 37 (37)          ; |SPP_MCTL_V1|SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize                                                                                                                                                                                                                                                                    ; work         ;
;    |VIRTUAL_DY:VIRTUAL_DY_inst|                                                                         ; 241 (241)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 59 (59)           ; 109 (109)        ; |SPP_MCTL_V1|VIRTUAL_DY:VIRTUAL_DY_inst                                                                                                                                                                                                                                                                                                             ; work         ;
;    |VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|                                                               ; 91 (91)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 21 (21)          ; |SPP_MCTL_V1|VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst                                                                                                                                                                                                                                                                                                   ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 143 (1)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (1)       ; 23 (0)            ; 67 (0)           ; |SPP_MCTL_V1|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 142 (101)   ; 90 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (39)      ; 23 (22)           ; 67 (42)          ; |SPP_MCTL_V1|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                          ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |SPP_MCTL_V1|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                  ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |SPP_MCTL_V1|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                ; work         ;
;    |sld_signaltap:parameter_analysis|                                                                   ; 1157 (130)  ; 1041 (128)                ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (2)      ; 652 (128)         ; 389 (0)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 1027 (0)    ; 913 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 524 (0)           ; 389 (0)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 1027 (362)  ; 913 (330)                 ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (34)     ; 524 (267)         ; 389 (55)         ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 31 (31)           ; 16 (0)           ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_ssc:auto_generated|                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_ssc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_ku14:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                  ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 68 (68)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 8 (8)             ; 37 (37)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 356 (1)     ; 336 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 205 (0)           ; 131 (1)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 320 (0)     ; 320 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 191 (0)           ; 129 (0)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 192 (192)   ; 192 (192)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 129 (129)         ; 63 (63)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 191 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 62 (0)            ; 129 (0)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 32 (22)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 10 (0)            ; 2 (2)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 131 (9)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (9)       ; 6 (0)             ; 112 (0)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_kgi:auto_generated|                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_i6j:auto_generated|                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_egi:auto_generated|                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 70 (70)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 64 (64)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |SPP_MCTL_V1|sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; ARM_FPGA_RSV  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Lorigin[23]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_1A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_1B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_2A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_2B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_3A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_3B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_4A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_4B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_5A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_5B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_6A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_6B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_7A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_7B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_8A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_8B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_9A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_9B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_10A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_10B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_11A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_11B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_12A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_12B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_13A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_13B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_14A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_14B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_15A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_15B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_16A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_16B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_17A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_17B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_18A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_18B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_19A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_19B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_20A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_20B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_21A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_21B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_22A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_22B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_23A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_23B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_24A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; X_24B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_LED[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_LED[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F_GPIO_I[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; F_GPIO_I[8]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; F_GPIO_I[10]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; F_GPIO_O[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F_GPIO_O[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARM_FPGA_DATA ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; nRST          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; F_SW5         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; F_GPIO_I[9]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; F_GPIO_I[4]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; F_GPIO_I[5]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; F_SW4         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ARM_FPGA_SYNC ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ARM_FPGA_CLK  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; F_GPIO_I[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; F_GPIO_I[7]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; F_GPIO_I[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; F_GPIO_I[6]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; F_SW0         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; F_SW1         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; F_SW2         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; F_SW3         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EN1_X_2B      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EN1_X_2A      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; F_GPIO_I[3]                                                                                                ;                   ;         ;
; F_GPIO_I[8]                                                                                                ;                   ;         ;
; F_GPIO_I[10]                                                                                               ;                   ;         ;
; ARM_FPGA_DATA                                                                                              ;                   ;         ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Heat_data~feeder                                                 ; 0                 ; 6       ;
; nRST                                                                                                       ;                   ;         ;
;      - FPGA_LED[0]~reg0                                                                                    ; 0                 ; 6       ;
;      - FPGA_LED[1]~reg0                                                                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_4b5b_en                                                   ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr_en1                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr_en1                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[0]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[1]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[2]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[3]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[4]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[5]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[6]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[7]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[8]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[9]                                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[10]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[11]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[12]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[13]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[14]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[15]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[16]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[17]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[18]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[19]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[20]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[21]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[22]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[23]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[24]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[25]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[26]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[27]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[28]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[29]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[30]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_num[31]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_en1                                                                     ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PD_FIFO_rdreq                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PD_FIFO_rdreq                              ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|f_origin[0]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|origin[0]                                                          ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[23]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[22]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[21]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[20]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[19]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[18]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[17]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[16]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[15]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[14]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[13]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[12]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[11]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[10]                                                        ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[9]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[8]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[7]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[6]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[5]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[4]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[3]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[2]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[1]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin[0]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_ser_out                     ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|send_valid                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|syn_cnt[0]                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|syn_cnt[1]                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|syn_cnt[2]                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|syn_cnt[3]                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|syn_cnt[4]                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|syn_cnt[5]                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|syn_cnt[6]                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|syn_cnt[7]                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt[2]                 ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt[1]                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PD2FIFO_aclr                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PD1FIFO_aclr                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr_en                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr_en                                           ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[4]                   ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[3]                   ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[2]                   ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[1]                   ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|rd_valid                        ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|Encoder_A_Filted           ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|Encoder_B_Filted           ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Filter_MS[0]             ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Filter_MS[1]             ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Filter_MS[2]             ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Filter_MS[0]             ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Filter_MS[1]             ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Filter_MS[2]             ; 0                 ; 6       ;
;      - VIRTUAL_DY:VIRTUAL_DY_inst|gen_dy                                                                   ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_A_aclr     ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_A_clk_en   ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_B_aclr     ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_B_clk_en   ; 0                 ; 6       ;
;      - VIRTUAL_DY:VIRTUAL_DY_inst|trigger                                                                  ; 0                 ; 6       ;
;      - VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_A                                                  ; 0                 ; 6       ;
;      - VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_B                                                  ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|serialize_fsm.SEND_SYN_HEAD     ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|serialize_fsm.SEND_DATA         ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[0]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[10]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[11]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[12]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[13]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[14]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[15]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[16]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[17]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[18]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[19]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[1]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[20]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[21]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[22]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[23]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[24]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[25]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[26]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[27]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[28]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[29]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[2]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[30]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[31]                                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[3]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[4]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[5]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[6]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[7]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[8]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|terrace_eye_count[9]                                                           ; 0                 ; 6       ;
;      - led_cnt[25]                                                                                         ; 0                 ; 6       ;
;      - led_cnt[24]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[32]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[33]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[34]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[35]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[36]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[37]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[38]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[39]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[40]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[41]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[42]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[43]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[44]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[45]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[46]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[47]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[48]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[49]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[50]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[51]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[52]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[53]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[54]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[55]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[56]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[57]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[58]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[59]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[60]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[61]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[62]                                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[63]                                                    ; 0                 ; 6       ;
;      - led_cnt[23]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[31]                                                    ; 0                 ; 6       ;
;      - led_cnt[22]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[30]                                                    ; 0                 ; 6       ;
;      - led_cnt[21]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[29]                                                    ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[32]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[33]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[34]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[35]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[36]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[37]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[38]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[39]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[40]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[41]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[42]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[43]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[44]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[45]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[46]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[47]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[48]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[49]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[50]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[51]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[52]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[53]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[54]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[55]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[56]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[57]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[58]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[59]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[60]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[61]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[62]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[63]                                                                       ; 0                 ; 6       ;
;      - led_cnt[20]                                                                                         ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[31]                                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[28]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[14]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[13]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[15]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[12]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[10]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[9]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[11]                                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[8]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[2]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[4]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[6]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[0]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[3]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[5]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[7]                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[1]                                                            ; 0                 ; 6       ;
;      - led_cnt[19]                                                                                         ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[30]                                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[27]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[15]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[15]                                             ; 0                 ; 6       ;
;      - led_cnt[18]                                                                                         ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[29]                                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[26]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[14]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[14]                                             ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[2]                                                                        ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[3]                                                                        ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[4]                                                                        ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[5]                                                                        ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[6]                                                                        ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[7]                                                                        ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[8]                                                                        ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[9]                                                                        ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[10]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[11]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[12]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[13]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[14]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[15]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[16]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[17]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[18]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[19]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[20]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[21]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[22]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[23]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[24]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[25]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[26]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[27]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[28]                                                                       ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[0]                                                                        ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Coor[1]                                                                        ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[15]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[15]                                             ; 0                 ; 6       ;
;      - led_cnt[17]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[25]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[13]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[13]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[14]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[14]                                             ; 0                 ; 6       ;
;      - led_cnt[16]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[24]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[12]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[12]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[13]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[13]                                             ; 0                 ; 6       ;
;      - led_cnt[15]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[23]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[11]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[11]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[12]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[12]                                             ; 0                 ; 6       ;
;      - led_cnt[14]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[22]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[10]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[10]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[11]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[11]                                             ; 0                 ; 6       ;
;      - led_cnt[13]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[21]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[9]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[9]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[10]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[10]                                             ; 0                 ; 6       ;
;      - led_cnt[12]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[20]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[8]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[8]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[9]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[9]                                              ; 0                 ; 6       ;
;      - led_cnt[11]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[19]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[7]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[7]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[8]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[8]                                              ; 0                 ; 6       ;
;      - led_cnt[10]                                                                                         ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[18]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[6]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[6]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[7]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[7]                                              ; 0                 ; 6       ;
;      - led_cnt[9]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[17]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[5]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[5]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[6]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[6]                                              ; 0                 ; 6       ;
;      - led_cnt[8]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[16]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[4]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[4]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[5]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[5]                                              ; 0                 ; 6       ;
;      - led_cnt[7]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[15]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[3]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[3]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[4]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[4]                                              ; 0                 ; 6       ;
;      - led_cnt[6]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[14]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[2]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[2]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[3]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[3]                                              ; 0                 ; 6       ;
;      - led_cnt[5]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[13]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[1]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[1]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_fall[0]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[2]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[2]                                              ; 0                 ; 6       ;
;      - led_cnt[4]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[12]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|encoder_cnt_rise[0]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[1]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[1]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_fall[0]                                              ; 0                 ; 6       ;
;      - led_cnt[3]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[11]                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|encoder_cnt_rise[0]                                              ; 0                 ; 6       ;
;      - led_cnt[2]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[10]                                                    ; 0                 ; 6       ;
;      - led_cnt[1]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[9]                                                     ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[8]                                                     ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[7]                                                     ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[6]                                                     ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[5]                                                     ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[4]                                                     ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[3]                                                     ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[2]                                                     ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[1]                                                     ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[0]                                                     ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|valid_edge                                 ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|sensor_sts.Enable                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|sensor_sts.Waitting_R                      ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|sensor_sts.Enable                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|valid_edge_f                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|valid_edge_f                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|valid_edge                                 ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|sensor_sts.Waitting_F                      ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|sensor_sts.Waitting_F                      ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|sensor_sts.Waitting_R                      ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|origin[10]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|f_origin[10]                                                       ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|origin[16]                                                         ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|f_origin[16]                                                       ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_1A~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_1B~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_2A~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_2B~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_3A~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_3B~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_4A~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_4B~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_5A~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_5B~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_6A~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_6B~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_7A~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_7B~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_8A~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_8B~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_9A~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_9B~en                                                                ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_10A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_10B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_11A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_11B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_12A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_12B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_13A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_13B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_14A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_14B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_15A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_15B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_16A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_16B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_17A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_17B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_18A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_18B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_19A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_19B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_20A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_20B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_21A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_21B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_22A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_22B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_23A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_23B~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_24A~en                                                               ; 0                 ; 6       ;
;      - MUX_ENCODER:MUX_ENCODER_inst|X_24B~en                                                               ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|dianyan_extra_rst                                                ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|process_1~0                                                      ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|valid_edge1_l                                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|dianyan_en_l                                                                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PD_FIFO_rdreq_1                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|reg_lock                                                         ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PD_FIFO_rdreq_1                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_extra[1]~0                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group1_sel[0]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group1_sel[1]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group1_sel[3]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group1_sel[2]                                             ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_in3                                                                     ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_in2                                                                     ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_in1                                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sizefilter_sw~_emulated                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sizefilter_sw~2                                                  ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|size_origin2                                                       ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|size_origin3                                                       ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|size_origin1                                                       ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_en1_reg                                                   ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_en_sel                                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group2_sel[0]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group2_sel[1]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group2_sel[3]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group2_sel[2]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group3_sel[0]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group3_sel[1]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group3_sel[3]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group3_sel[2]                                             ; 0                 ; 6       ;
;      - led_cnt[0]                                                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[32]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[31]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[30]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[29]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[28]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[27]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[26]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[25]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[24]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[23]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[22]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[21]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[20]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[19]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[18]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[17]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[16]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[15]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[14]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[13]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[12]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[11]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[10]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[9]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[8]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[7]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[6]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[5]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[4]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[3]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[2]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[1]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[0]                                                  ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[63]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[62]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[61]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[60]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[59]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[58]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[57]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[56]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[55]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[54]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[53]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[52]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[51]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[50]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[49]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[48]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[47]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[46]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[45]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[44]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[43]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[42]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[41]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[40]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[39]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[38]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[37]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[36]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[35]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[34]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_oldcoor[33]                                                 ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[19]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[18]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[17]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[14]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[13]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[12]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[11]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[8]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[6]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[5]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[0]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[16]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[15]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[10]                                                       ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[9]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[1]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[7]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[4]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[3]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[2]                                                        ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_sign                                                          ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|dianyan_extra_r2[1]                                              ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|dianyan_extra_r2[0]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[29]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[28]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[27]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[26]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[25]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[24]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[31]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[30]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[23]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[22]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[21]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[20]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[19]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[18]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[17]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[16]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[15]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[14]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[13]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[12]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[11]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[10]                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[9]                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[8]                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[7]                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[6]                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[5]                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[4]                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[3]                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[2]                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[1]                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[0]                                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|L1_sensor_in                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|L2_sensor_in                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|accurate_eye_en                                                                ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sizefilter_mode                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|sensor_sts.IDLE                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[7]                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[6]                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[5]                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[4]                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[3]                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[2]                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[1]                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[0]                                                     ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|sensor_sts.IDLE                            ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[4]~1                 ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt~3                  ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt~4                  ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt[0]~6               ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[0]~4                 ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt~7                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|gen_en_sensor                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_en2                                                                     ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|pass_dir1                                                                      ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|dianyan_extra_r1[1]                                              ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|dianyan_extra_r1[0]                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|sensor_delay_out                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[31]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[30]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[29]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[28]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[27]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[26]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[25]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[24]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[23]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[22]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[21]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[20]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[19]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[18]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[17]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[16]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[15]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[14]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[13]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[12]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[11]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[10]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[9]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[8]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[7]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[6]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[5]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[4]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[3]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[2]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[1]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[0]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|pre_CH_SPR_XRawCoor[63]~1                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Ch_SPR_XPRTSize_Rd[7]~0                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Reg_reset~0                                                      ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[31]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[30]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[29]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[28]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[27]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[26]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[25]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[24]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[23]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[22]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[21]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[20]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[19]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[18]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[17]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[16]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[15]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[14]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[13]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[12]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[11]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[10]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[9]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[8]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[7]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[6]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[5]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[4]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[3]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[2]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[1]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[0]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|L2_sensor_in                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|L1_sensor_in                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|pre_CH_SPR_XRawCoor[63]~3                  ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|serialize_fsm~8                 ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|send_clk_cnt[5]~18              ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2~0                 ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2~1                 ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2~2                 ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|sig_out_reg~_emulated                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|ext_sensor2                                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|sig_out_reg~2                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|sig_out_reg~_emulated                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|ext_sensor1                                                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|sig_out_reg~2                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_en2_reg                                                   ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|default_out~_emulated                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|default_out~2                                                    ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_encoder_en                                          ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Last                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[15]                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[14]                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[13]                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[12]                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[11]                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[10]                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[9]                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[8]                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[7]                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[6]                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[5]                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[4]                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[3]                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[2]                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[1]                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[0]                                     ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B                          ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Last                     ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Encoder_A_L                                                                    ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Encoder_B_L                                                                    ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Dec                                                                            ; 0                 ; 6       ;
;      - CoorGen:CoorGen_inst|Add                                                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|sensor_delay_rise                                                ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|sensor_delay_fall                                                ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|sensor_delay_out                                                 ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin_par[1]                                                     ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r1~0                 ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin_par[0]                                                     ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r1~1                 ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin_par[2]                                                     ; 0                 ; 6       ;
;      - SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r1~2                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[0]                                                   ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[1]                                                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[2]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[1]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[3]                                                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[4]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[2]                                                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[3]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[4]                                                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[5]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[5]                                                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[6]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[7]                                                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[8]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[6]                                                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[7]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[8]                                                   ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[9]                                                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[10]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[9]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[10]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[11]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[12]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[11]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[12]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[13]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[14]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[13]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[14]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[15]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[16]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[15]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[16]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[17]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[18]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[17]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[18]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[19]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[20]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[19]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[20]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[21]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[22]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[21]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[22]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[23]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[24]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[23]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[24]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[25]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[26]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[25]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[26]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[27]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[28]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[27]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[28]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[29]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[30]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[29]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[30]                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[31]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_cnt[0]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_state.COUNTING                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|filter_state.START                                       ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|L1_sig_raw                                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[2]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[1]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[4]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[3]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[5]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[6]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[8]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[7]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[10]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[9]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[12]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[11]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[14]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[13]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[16]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[15]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[18]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[17]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[20]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[19]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[22]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[21]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[24]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[23]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[26]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[25]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[28]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[27]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[30]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[29]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[31]                                           ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_cnt[0]                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_state.COUNTING                                    ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|filter_state.START                                       ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|L1_sig_raw                                               ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Cache1                   ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Cache1                   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_rise.COUNTING                                        ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_rise.IDLE                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_fall.COUNTING                                        ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_fall.IDLE                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|int_sensor_delay_time1[1]~0                                      ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[18]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[18]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[2]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[2]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select1_2                                                        ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_en3_reg                                                   ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[2]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[2]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[18]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[20]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[20]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[4]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[20]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[4]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[4]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[4]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[22]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[22]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[6]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[22]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[6]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[6]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[6]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[16]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[16]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[0]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[0]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[0]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[0]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[16]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[19]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[3]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[3]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[19]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[3]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[19]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[3]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[21]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[21]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[5]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[5]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[21]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[5]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[5]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[23]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[23]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[7]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[23]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[7]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[7]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[7]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[17]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[17]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[1]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[1]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[1]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[1]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|gen_en_encoder                                                   ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[17]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|multiplication[2]                                                ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[26]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[10]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[26]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[10]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[10]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[10]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[26]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[9]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[25]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[25]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[9]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[9]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|multiplication[1]                                                ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[25]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[9]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|multiplication[3]                                                ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[27]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[11]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[27]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[11]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[11]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[11]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[27]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[8]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[24]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[24]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[8]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[8]                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|multiplication[0]                                                ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[24]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[8]                                           ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[30]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[30]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[14]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|multiplication[6]                                                ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[30]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[14]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[14]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[14]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[29]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[29]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[13]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|multiplication[5]                                                ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[29]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[13]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[13]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[13]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[31]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[31]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[15]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|multiplication[7]                                                ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[31]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[15]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[15]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[15]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[31]                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[28]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[28]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[12]                                          ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|multiplication[4]                                                ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[28]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[12]                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[12]                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[12]                                                 ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|sensor_delay_rise                                                ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|sensor_delay_fall                                                ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|L2_sig_raw                                               ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PN_sel~_emulated                                                 ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PN_sel~2                                                         ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_not~_emulated                                             ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_not~2                                                     ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|L2_sig_raw                                               ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EN1_X_2A_t                                                             ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_A_clk_en~2 ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EN1_X_2B_t                                                             ; 0                 ; 6       ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_B_aclr~4   ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|sensor_delay_in_r1                                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|sensor_delay_in_r2                                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_rise.FINISH                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|Add                                                              ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_fall.FINISH                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[7]~11                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_en2_r1                                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_en2_r2                                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt2[15]~22                                                        ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[7]~12                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_en1_r1                                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|sensor_en1_r2                                                                  ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_swap~_emulated                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_swap~2                                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_en~_emulated                                              ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_en~2                                                      ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_rise.COUNTING                                        ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_rise.IDLE                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_fall.COUNTING                                        ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_fall.IDLE                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|int_sensor_delay_time1[1]~0                                      ; 0                 ; 6       ;
;      - VIRTUAL_DY:VIRTUAL_DY_inst|gen_dy_cnt[12]~96                                                        ; 0                 ; 6       ;
;      - VIRTUAL_DY:VIRTUAL_DY_inst|gen_dy_cnt[12]~97                                                        ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|Encoder_A                                                        ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|Encoder_B_L                                                      ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|Encoder_B                                                        ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|Encoder_A_L                                                      ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|sensor_delay_in_r1                                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|sensor_delay_in_r2                                               ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_rise.FINISH                                          ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_fall.FINISH                                          ; 0                 ; 6       ;
;      - VIRTUAL_DY:VIRTUAL_DY_inst|Pre_SPR_XRawCoor[1]~10                                                   ; 0                 ; 6       ;
;      - VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[10]~48                                         ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sizefilter_sw~1                                                  ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|sig_out_reg~1                                            ; 0                 ; 6       ;
;      - DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|sig_out_reg~1                                            ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|default_out~1                                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PN_sel~1                                                         ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_not~1                                                     ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_swap~1                                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_en~1                                                      ; 0                 ; 6       ;
; clk                                                                                                        ;                   ;         ;
; F_SW5                                                                                                      ;                   ;         ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sizefilter_sw~2                                                  ; 1                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sizefilter_sw~1                                                  ; 1                 ; 6       ;
; F_GPIO_I[9]                                                                                                ;                   ;         ;
;      - DEAL_DY:DEAL_DY_inst|sensor_en1~0                                                                   ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt3|always0~0                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt3|code_out~1                                   ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt1|code_out~0                                   ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt1|always0~0                                    ; 0                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt1|code_out~1                                   ; 0                 ; 6       ;
; F_GPIO_I[4]                                                                                                ;                   ;         ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt2|always0~0                                    ; 1                 ; 6       ;
;      - EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt2|code_out~1                                   ; 1                 ; 6       ;
; F_GPIO_I[5]                                                                                                ;                   ;         ;
;      - DEAL_DY:DEAL_DY_inst|sensor_en2~0                                                                   ; 1                 ; 6       ;
; F_SW4                                                                                                      ;                   ;         ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|default_out~2                                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|default_out~1                                                    ; 0                 ; 6       ;
; ARM_FPGA_SYNC                                                                                              ;                   ;         ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Heat_sync~feeder                                                 ; 1                 ; 6       ;
; ARM_FPGA_CLK                                                                                               ;                   ;         ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Heat_clk~feeder                                                  ; 0                 ; 6       ;
; F_GPIO_I[2]                                                                                                ;                   ;         ;
;      - DEAL_DY:DEAL_DY_inst|ext_sensor2~0                                                                  ; 1                 ; 6       ;
; F_GPIO_I[7]                                                                                                ;                   ;         ;
;      - DEAL_DY:DEAL_DY_inst|ext_sensor2~0                                                                  ; 0                 ; 6       ;
; F_GPIO_I[1]                                                                                                ;                   ;         ;
;      - DEAL_DY:DEAL_DY_inst|ext_sensor1~0                                                                  ; 1                 ; 6       ;
; F_GPIO_I[6]                                                                                                ;                   ;         ;
;      - DEAL_DY:DEAL_DY_inst|ext_sensor1~0                                                                  ; 0                 ; 6       ;
; F_SW0                                                                                                      ;                   ;         ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PN_sel~2                                                         ; 1                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PN_sel~1                                                         ; 1                 ; 6       ;
; F_SW1                                                                                                      ;                   ;         ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_not~2                                                     ; 1                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_not~1                                                     ; 1                 ; 6       ;
; F_SW2                                                                                                      ;                   ;         ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_swap~2                                                    ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_swap~1                                                    ; 0                 ; 6       ;
; F_SW3                                                                                                      ;                   ;         ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_en~2                                                      ; 0                 ; 6       ;
;      - ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_en~1                                                      ; 0                 ; 6       ;
; EN1_X_2B                                                                                                   ;                   ;         ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EN1_X_2B_t~0                                                           ; 0                 ; 6       ;
; EN1_X_2A                                                                                                   ;                   ;         ;
;      - DEAL_ENCODE:DEAL_ENCODE_inst|EN1_X_2B_t~1                                                           ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                   ; Location           ; Fan-Out ; Usage                                                             ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|ARM_FPGA_DATA~en                                                                                                                                                                                                                                    ; FF_X26_Y13_N27     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[7]~2                                                                                                                                                                                                                                      ; LCCOMB_X19_Y16_N18 ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[0]~2                                                                                                                                                                                                                            ; LCCOMB_X18_Y16_N14 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[16]~3                                                                                                                                                                                                                           ; LCCOMB_X25_Y16_N26 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[0]~3                                                                                                                                                                                                                            ; LCCOMB_X17_Y16_N8  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[16]~4                                                                                                                                                                                                                           ; LCCOMB_X21_Y16_N0  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[15]~1                                                                                                                                                                                                                           ; LCCOMB_X17_Y16_N16 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[31]~2                                                                                                                                                                                                                           ; LCCOMB_X17_Y16_N22 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Equal2~0                                                                                                                                                                                                                                            ; LCCOMB_X16_Y13_N30 ; 7       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PD1FIFO_aclr                                                                                                                                                                                                                                        ; FF_X19_Y17_N1      ; 42      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PD2FIFO_aclr                                                                                                                                                                                                                                        ; FF_X19_Y17_N11     ; 41      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Reg_reset                                                                                                                                                                                                                                           ; FF_X30_Y20_N5      ; 70      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_OFF_TIME[15]~2                                                                                                                                                                                                                                   ; LCCOMB_X16_Y16_N10 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_off_coor[0]~1                                                                                                                                                                                                                                    ; LCCOMB_X16_Y16_N12 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_off_coor[16]~0                                                                                                                                                                                                                                   ; LCCOMB_X16_Y16_N30 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_on_coor[0]~4                                                                                                                                                                                                                                     ; LCCOMB_X19_Y16_N2  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_on_coor[16]~2                                                                                                                                                                                                                                    ; LCCOMB_X16_Y16_N4  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_over_coor[15]~2                                                                                                                                                                                                                                  ; LCCOMB_X16_Y16_N24 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_over_coor[31]~1                                                                                                                                                                                                                                  ; LCCOMB_X16_Y16_N6  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|crc_en                                                                                                                                                                                                                                              ; FF_X17_Y13_N5      ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[11]~138                                                                                                                                                                                                                                 ; LCCOMB_X16_Y13_N22 ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~134                                                                                                                                                                                                                                 ; LCCOMB_X16_Y13_N20 ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~90                                                                                                                                                                                                                                   ; LCCOMB_X13_Y11_N8  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[9]~116                                                                                                                                                                                                                                  ; LCCOMB_X13_Y11_N18 ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_extra[1]~1                                                                                                                                                                                                                                  ; LCCOMB_X19_Y17_N22 ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_off_coor[0]~1                                                                                                                                                                                                                               ; LCCOMB_X16_Y16_N26 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_off_coor[16]~0                                                                                                                                                                                                                              ; LCCOMB_X19_Y16_N10 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[15]~1                                                                                                                                                                                                                               ; LCCOMB_X17_Y16_N0  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[31]~0                                                                                                                                                                                                                               ; LCCOMB_X17_Y16_N26 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[15]~1                                                                                                                                                                                                                                  ; LCCOMB_X19_Y16_N12 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_encoder_en~1                                                                                                                                                                                                                           ; LCCOMB_X19_Y16_N6  ; 11      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[15]~0                                                                                                                                                                                                                     ; LCCOMB_X19_Y16_N8  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[15]~2                                                                                                                                                                                                                                   ; LCCOMB_X19_Y16_N28 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[30]~3                                                                                                                                                                                                                                   ; LCCOMB_X22_Y13_N20 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|gen_en_sensor~2                                                                                                                                                                                                                                     ; LCCOMB_X21_Y16_N20 ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|process_2~10                                                                                                                                                                                                                                        ; LCCOMB_X16_Y13_N28 ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|process_2~2                                                                                                                                                                                                                                         ; LCCOMB_X17_Y13_N10 ; 34      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_4b5b_en~0                                                                                                                                                                                                                                    ; LCCOMB_X19_Y17_N14 ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[15]~1                                                                                                                                                                                                                                  ; LCCOMB_X19_Y16_N16 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[31]~0                                                                                                                                                                                                                                  ; LCCOMB_X19_Y16_N26 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_delay_time1[0]~0                                                                                                                                                                                                                             ; LCCOMB_X18_Y12_N18 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_delay_time2[0]~1                                                                                                                                                                                                                             ; LCCOMB_X18_Y12_N8  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_delay_time3[15]~1                                                                                                                                                                                                                            ; LCCOMB_X19_Y17_N24 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_en1_reg~0                                                                                                                                                                                                                                    ; LCCOMB_X22_Y13_N30 ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group1_sel[3]~2                                                                                                                                                                                                                              ; LCCOMB_X19_Y16_N4  ; 12      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[15]~4                                                                                                                                                                                                                             ; LCCOMB_X19_Y16_N22 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[31]~3                                                                                                                                                                                                                             ; LCCOMB_X17_Y16_N30 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[3]                                                                                                                                                                                                                                        ; FF_X19_Y14_N15     ; 23      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[7]                                                                                                                                                                                                                                        ; FF_X13_Y12_N23     ; 171     ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sizefilter_mode                                                                                                                                                                                                                                     ; FF_X22_Y16_N25     ; 42      ; Clock enable, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_do_coor[15]~1                                                                                                                                                                                                                         ; LCCOMB_X16_Y16_N8  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_do_coor[31]~0                                                                                                                                                                                                                         ; LCCOMB_X18_Y12_N30 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_eye_coor[15]~3                                                                                                                                                                                                                        ; LCCOMB_X18_Y12_N10 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_eye_coor[31]~2                                                                                                                                                                                                                        ; LCCOMB_X18_Y12_N28 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_eye_coor[0]~3                                                                                                                                                                                                                               ; LCCOMB_X16_Y16_N0  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_eye_coor[16]~2                                                                                                                                                                                                                              ; LCCOMB_X17_Y16_N14 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_filter[0]~2                                                                                                                                                                                                                                 ; LCCOMB_X16_Y16_N20 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_filter[16]~1                                                                                                                                                                                                                                ; LCCOMB_X16_Y16_N2  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_front_do_coor[15]~3                                                                                                                                                                                                                         ; LCCOMB_X18_Y12_N22 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_front_do_coor[31]~2                                                                                                                                                                                                                         ; LCCOMB_X18_Y12_N12 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_front_eye_coor[15]~4                                                                                                                                                                                                                        ; LCCOMB_X18_Y12_N4  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_front_eye_coor[31]~3                                                                                                                                                                                                                        ; LCCOMB_X19_Y16_N20 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|wr_reg                                                                                                                                                                                                                                              ; FF_X18_Y17_N11     ; 11      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|LessThan0~28                                                                                                                                                                                                                                        ; LCCOMB_X29_Y12_N30 ; 19      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|LessThan1~30                                                                                                                                                                                                                                        ; LCCOMB_X30_Y11_N30 ; 19      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_fall.COUNTING                                                                                                                                                                                                                           ; FF_X32_Y10_N13     ; 19      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_rise.COUNTING                                                                                                                                                                                                                           ; FF_X32_Y10_N25     ; 19      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|int_sensor_delay_time1[1]~0                                                                                                                                                                                                                         ; LCCOMB_X32_Y10_N4  ; 15      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|LessThan0~28                                                                                                                                                                                                                                        ; LCCOMB_X18_Y22_N28 ; 19      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|LessThan1~30                                                                                                                                                                                                                                        ; LCCOMB_X18_Y19_N30 ; 19      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_fall.COUNTING                                                                                                                                                                                                                           ; FF_X21_Y18_N7      ; 19      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_rise.COUNTING                                                                                                                                                                                                                           ; FF_X21_Y18_N23     ; 19      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|int_sensor_delay_time1[1]~0                                                                                                                                                                                                                         ; LCCOMB_X21_Y18_N18 ; 15      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Ch_SPR_XPRTSize_Rd[0]~4                                                                                                                                                                                                       ; LCCOMB_X32_Y14_N16 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|_~12                                                                                                                               ; LCCOMB_X28_Y18_N26 ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|_~13                                                                                                                               ; LCCOMB_X29_Y17_N2  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|valid_rreq                                                                                                                         ; LCCOMB_X28_Y18_N18 ; 7       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|valid_wreq~0                                                                                                                       ; LCCOMB_X29_Y17_N6  ; 19      ; Clock enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[3]~9                                                                                                                                                                                                              ; LCCOMB_X32_Y13_N24 ; 8       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[7]~12                                                                                                                                                                                                             ; LCCOMB_X32_Y13_N0  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|pre_CH_SPR_XRawCoor[63]~1                                                                                                                                                                                                     ; LCCOMB_X31_Y15_N10 ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Ch_SPR_XPRTSize_Rd[0]~5                                                                                                                                                                                                       ; LCCOMB_X22_Y20_N26 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|_~11                                                                                                                               ; LCCOMB_X17_Y20_N10 ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|_~12                                                                                                                               ; LCCOMB_X16_Y21_N18 ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|valid_rreq                                                                                                                         ; LCCOMB_X17_Y21_N30 ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|valid_wreq~0                                                                                                                       ; LCCOMB_X16_Y21_N30 ; 19      ; Clock enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[4]~8                                                                                                                                                                                                              ; LCCOMB_X21_Y19_N18 ; 8       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[7]~11                                                                                                                                                                                                             ; LCCOMB_X22_Y19_N8  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|pre_CH_SPR_XRawCoor[63]~3                                                                                                                                                                                                     ; LCCOMB_X21_Y23_N28 ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|process_5~0                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y13_N10 ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|process_5~1                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y13_N16 ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|process_6~0                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y13_N4  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[9]~22                                                                                                                                                                                                                                            ; LCCOMB_X21_Y13_N18 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt2[15]~22                                                                                                                                                                                                                                           ; LCCOMB_X21_Y13_N28 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[21]~34                                                                                                                                                                                                                                          ; LCCOMB_X23_Y11_N0  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_A_aclr                                                                                                                                                                                        ; FF_X24_Y7_N5       ; 16      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_A_clk_en                                                                                                                                                                                      ; FF_X25_Y8_N7       ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_A_clk_en~2                                                                                                                                                                                    ; LCCOMB_X24_Y7_N0   ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_B_aclr                                                                                                                                                                                        ; FF_X24_Y7_N3       ; 16      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_B_aclr~4                                                                                                                                                                                      ; LCCOMB_X24_Y7_N26  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_B_clk_en                                                                                                                                                                                      ; FF_X23_Y7_N11      ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|Equal4~6                                                                                                                                                                                                                                            ; LCCOMB_X2_Y22_N30  ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|Equal5~2                                                                                                                                                                                                                                            ; LCCOMB_X2_Y22_N18  ; 75      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|LessThan0~126                                                                                                                                                                                                                                       ; LCCOMB_X5_Y17_N30  ; 64      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt1|always0~0                                                                                                                                                                                                                       ; LCCOMB_X3_Y9_N10   ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt1|code_out~1                                                                                                                                                                                                                      ; LCCOMB_X3_Y9_N0    ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt2|always0~0                                                                                                                                                                                                                       ; LCCOMB_X25_Y2_N14  ; 33      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt2|code_out~0                                                                                                                                                                                                                      ; LCCOMB_X25_Y2_N0   ; 33      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt3|always0~0                                                                                                                                                                                                                       ; LCCOMB_X30_Y1_N2   ; 33      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt3|code_out~0                                                                                                                                                                                                                      ; LCCOMB_X30_Y1_N14  ; 33      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_OFF_TIME_cnt[12]~49                                                                                                                                                                                                                              ; LCCOMB_X9_Y17_N16  ; 17      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_OFF_TIME_cnt[12]~50                                                                                                                                                                                                                              ; LCCOMB_X9_Y17_N30  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_coor[28]~1                                                                                                                                                                                                                                       ; LCCOMB_X14_Y15_N18 ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[23]~7                                                                                                                                                                                                                                  ; LCCOMB_X7_Y9_N12   ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|dianyan_en                                                                                                                                                                                                                                          ; FF_X7_Y9_N15       ; 55      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|process_1~0                                                                                                                                                                                                                                         ; LCCOMB_X5_Y11_N2   ; 157     ; Async. clear                                                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_10A~en                                                                                                                                                                                                                                                  ; FF_X33_Y5_N3       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_10B~en                                                                                                                                                                                                                                                  ; FF_X33_Y4_N3       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_11A~en                                                                                                                                                                                                                                                  ; FF_X25_Y23_N3      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_11B~en                                                                                                                                                                                                                                                  ; FF_X25_Y23_N23     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_12A~en                                                                                                                                                                                                                                                  ; FF_X33_Y5_N17      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_12B~en                                                                                                                                                                                                                                                  ; FF_X30_Y1_N25      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_13A~en                                                                                                                                                                                                                                                  ; FF_X25_Y23_N13     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_13B~en                                                                                                                                                                                                                                                  ; FF_X25_Y23_N19     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_14A~en                                                                                                                                                                                                                                                  ; FF_X32_Y1_N27      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_14B~en                                                                                                                                                                                                                                                  ; FF_X30_Y1_N29      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_15A~en                                                                                                                                                                                                                                                  ; FF_X30_Y23_N11     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_15B~en                                                                                                                                                                                                                                                  ; FF_X30_Y23_N21     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_16A~en                                                                                                                                                                                                                                                  ; FF_X28_Y1_N23      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_16B~en                                                                                                                                                                                                                                                  ; FF_X30_Y1_N23      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_17A~en                                                                                                                                                                                                                                                  ; FF_X1_Y10_N5       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_17B~en                                                                                                                                                                                                                                                  ; FF_X1_Y10_N17      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_18A~en                                                                                                                                                                                                                                                  ; FF_X9_Y23_N23      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_18B~en                                                                                                                                                                                                                                                  ; FF_X11_Y23_N7      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_19A~en                                                                                                                                                                                                                                                  ; FF_X1_Y18_N17      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_19B~en                                                                                                                                                                                                                                                  ; FF_X8_Y20_N1       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_1A~en                                                                                                                                                                                                                                                   ; FF_X25_Y1_N27      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_1B~en                                                                                                                                                                                                                                                   ; FF_X28_Y1_N21      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_20A~en                                                                                                                                                                                                                                                  ; FF_X11_Y23_N5      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_20B~en                                                                                                                                                                                                                                                  ; FF_X16_Y23_N17     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_21A~en                                                                                                                                                                                                                                                  ; FF_X1_Y19_N13      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_21B~en                                                                                                                                                                                                                                                  ; FF_X1_Y19_N17      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_22A~en                                                                                                                                                                                                                                                  ; FF_X16_Y23_N1      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_22B~en                                                                                                                                                                                                                                                  ; FF_X16_Y23_N11     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_23A~en                                                                                                                                                                                                                                                  ; FF_X1_Y23_N1       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_23B~en                                                                                                                                                                                                                                                  ; FF_X1_Y21_N15      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_24A~en                                                                                                                                                                                                                                                  ; FF_X16_Y23_N13     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_24B~en                                                                                                                                                                                                                                                  ; FF_X9_Y23_N3       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_2A~en                                                                                                                                                                                                                                                   ; FF_X5_Y1_N27       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_2B~en                                                                                                                                                                                                                                                   ; FF_X5_Y1_N5        ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_3A~en                                                                                                                                                                                                                                                   ; FF_X23_Y1_N29      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_3B~en                                                                                                                                                                                                                                                   ; FF_X23_Y1_N27      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_4A~en                                                                                                                                                                                                                                                   ; FF_X1_Y1_N29       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_4B~en                                                                                                                                                                                                                                                   ; FF_X1_Y1_N27       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_5A~en                                                                                                                                                                                                                                                   ; FF_X21_Y1_N29      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_5B~en                                                                                                                                                                                                                                                   ; FF_X23_Y1_N5       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_6A~en                                                                                                                                                                                                                                                   ; FF_X3_Y1_N29       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_6B~en                                                                                                                                                                                                                                                   ; FF_X1_Y5_N15       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_7A~en                                                                                                                                                                                                                                                   ; FF_X21_Y1_N27      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_7B~en                                                                                                                                                                                                                                                   ; FF_X17_Y1_N31      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_8A~en                                                                                                                                                                                                                                                   ; FF_X1_Y4_N17       ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_8B~en                                                                                                                                                                                                                                                   ; FF_X1_Y1_N5        ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_9A~en                                                                                                                                                                                                                                                   ; FF_X21_Y23_N1      ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; MUX_ENCODER:MUX_ENCODER_inst|X_9B~en                                                                                                                                                                                                                                                   ; FF_X21_Y23_N13     ; 1       ; Output enable                                                     ; no     ; --                   ; --               ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                        ; PLL_1              ; 3087    ; Clock                                                             ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|send_clk_cnt[5]~18                                                                                                                                                                                                 ; LCCOMB_X32_Y12_N28 ; 8       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt[0]~6                                                                                                                                                                                                  ; LCCOMB_X33_Y11_N8  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[4]~1                                                                                                                                                                                                    ; LCCOMB_X29_Y11_N20 ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VIRTUAL_DY:VIRTUAL_DY_inst|Pre_SPR_XRawCoor[1]~10                                                                                                                                                                                                                                      ; LCCOMB_X28_Y13_N28 ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VIRTUAL_DY:VIRTUAL_DY_inst|gen_dy_cnt[12]~96                                                                                                                                                                                                                                           ; LCCOMB_X26_Y13_N0  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; VIRTUAL_DY:VIRTUAL_DY_inst|gen_dy_cnt[12]~97                                                                                                                                                                                                                                           ; LCCOMB_X26_Y13_N18 ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[10]~48                                                                                                                                                                                                                            ; LCCOMB_X24_Y11_N0  ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                           ; JTAG_X1_Y12_N0     ; 521     ; Clock                                                             ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                           ; JTAG_X1_Y12_N0     ; 23      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                    ; PIN_M1             ; 1       ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; nRST                                                                                                                                                                                                                                                                                   ; PIN_N14            ; 1011    ; Async. clear, Clock enable, Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                  ; FF_X30_Y3_N17      ; 26      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                       ; LCCOMB_X29_Y4_N0   ; 4       ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                         ; LCCOMB_X29_Y4_N18  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                       ; LCCOMB_X28_Y3_N0   ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                          ; LCCOMB_X29_Y4_N30  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                         ; LCCOMB_X29_Y4_N28  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                          ; LCCOMB_X25_Y3_N2   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                            ; FF_X24_Y3_N1       ; 7       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                            ; FF_X24_Y3_N11      ; 23      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                            ; LCCOMB_X25_Y3_N0   ; 9       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~11                                                                                                                                                                                                     ; LCCOMB_X30_Y5_N10  ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                                                                                     ; LCCOMB_X30_Y5_N4   ; 5       ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                    ; LCCOMB_X30_Y5_N26  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                               ; LCCOMB_X29_Y5_N22  ; 5       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                               ; LCCOMB_X30_Y5_N22  ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                       ; FF_X30_Y3_N15      ; 15      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                      ; FF_X30_Y3_N7       ; 12      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                       ; FF_X30_Y3_N23      ; 34      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                       ; FF_X30_Y5_N25      ; 31      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                       ; FF_X30_Y5_N1       ; 15      ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                ; LCCOMB_X30_Y3_N18  ; 3       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                      ; FF_X31_Y3_N29      ; 30      ; Async. clear, Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                ; LCCOMB_X18_Y3_N10  ; 15      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                ; LCCOMB_X18_Y3_N30  ; 15      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                              ; FF_X18_Y3_N3       ; 5       ; Clock enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                             ; LCCOMB_X18_Y3_N24  ; 21      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                              ; LCCOMB_X23_Y5_N0   ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                              ; LCCOMB_X25_Y6_N28  ; 32      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                ; FF_X29_Y3_N5       ; 354     ; Async. clear                                                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]~1                                                                                                                        ; LCCOMB_X22_Y3_N8   ; 13      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                           ; LCCOMB_X18_Y3_N14  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                            ; LCCOMB_X18_Y3_N4   ; 7       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                ; LCCOMB_X23_Y5_N24  ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                      ; LCCOMB_X21_Y4_N2   ; 8       ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[3]~0 ; LCCOMB_X23_Y5_N26  ; 4       ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0    ; LCCOMB_X21_Y4_N28  ; 1       ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                       ; LCCOMB_X22_Y6_N18  ; 7       ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                            ; LCCOMB_X22_Y6_N2   ; 7       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                       ; LCCOMB_X30_Y4_N4   ; 4       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                       ; LCCOMB_X30_Y4_N18  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                  ; LCCOMB_X30_Y4_N10  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                    ; LCCOMB_X23_Y4_N18  ; 17      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]~34                                                                                                                                                    ; LCCOMB_X23_Y3_N10  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                               ; LCCOMB_X23_Y3_N4   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                        ; LCCOMB_X21_Y3_N28  ; 213     ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|process_1~0                                                                          ; LCCOMB_X5_Y11_N2 ; 157     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                         ; PLL_1            ; 3087    ; 190                                  ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                            ; JTAG_X1_Y12_N0   ; 521     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X29_Y3_N5     ; 354     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nRST~input                                                                                                                                                                                                                                                                                          ; 1011    ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                     ; 213     ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[0]                                                                                                                                                                                                                                                     ; 185     ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[2]                                                                                                                                                                                                                                                     ; 178     ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[7]                                                                                                                                                                                                                                                     ; 171     ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[5]                                                                                                                                                                                                                                                     ; 160     ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[6]                                                                                                                                                                                                                                                     ; 151     ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[4]                                                                                                                                                                                                                                                     ; 124     ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|Equal5~2                                                                                                                                                                                                                                                         ; 75      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_condition[1]                                                                                                                                                                                                                                                  ; 73      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Reg_reset                                                                                                                                                                                                                                                        ; 70      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_condition[0]                                                                                                                                                                                                                                                  ; 69      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|Equal6~0                                                                                                                                                                                                                                                         ; 69      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[1]                                                                                                                                                                                                                                                     ; 67      ;
; CoorGen:CoorGen_inst|Dec                                                                                                                                                                                                                                                                            ; 65      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                       ; 64      ;
; VIRTUAL_DY:VIRTUAL_DY_inst|Pre_SPR_XRawCoor[1]~10                                                                                                                                                                                                                                                   ; 64      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|pre_CH_SPR_XRawCoor[63]~3                                                                                                                                                                                                                  ; 64      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|pre_CH_SPR_XRawCoor[63]~1                                                                                                                                                                                                                  ; 64      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[23]~7                                                                                                                                                                                                                                               ; 64      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[23]~3                                                                                                                                                                                                                                               ; 64      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|Equal4~6                                                                                                                                                                                                                                                         ; 64      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_coor[28]~1                                                                                                                                                                                                                                                    ; 64      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|LessThan0~126                                                                                                                                                                                                                                                    ; 64      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|dianyan_en                                                                                                                                                                                                                                                       ; 55      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[9]                                                                                                                                                                                                                                                     ; 47      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[8]                                                                                                                                                                                                                                                     ; 47      ;
; DEAL_DY:DEAL_DY_inst|sensor_en1                                                                                                                                                                                                                                                                     ; 47      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[10]                                                                                                                                                                                                                                                    ; 46      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[16]                                                                                                                                                                                                                                                    ; 45      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[17]                                                                                                                                                                                                                                                    ; 45      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[18]                                                                                                                                                                                                                                                    ; 44      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[19]                                                                                                                                                                                                                                                    ; 44      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[11]                                                                                                                                                                                                                                                    ; 43      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[12]                                                                                                                                                                                                                                                    ; 43      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[13]                                                                                                                                                                                                                                                    ; 43      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[14]                                                                                                                                                                                                                                                    ; 43      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[20]                                                                                                                                                                                                                                                    ; 43      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[21]                                                                                                                                                                                                                                                    ; 43      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[22]                                                                                                                                                                                                                                                    ; 43      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[23]                                                                                                                                                                                                                                                    ; 43      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[15]                                                                                                                                                                                                                                                    ; 43      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sizefilter_mode                                                                                                                                                                                                                                                  ; 42      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PD1FIFO_aclr                                                                                                                                                                                                                                                     ; 42      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|PD2FIFO_aclr                                                                                                                                                                                                                                                     ; 41      ;
; DEAL_DY:DEAL_DY_inst|accurate_eye_en                                                                                                                                                                                                                                                                ; 39      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[26]                                                                                                                                                                                                                                                    ; 39      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[24]                                                                                                                                                                                                                                                    ; 36      ;
; sld_signaltap:parameter_analysis|~GND                                                                                                                                                                                                                                                               ; 35      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; 34      ;
; DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt1|Selector1~1                                                                                                                                                                                                                                              ; 34      ;
; DEAL_DY:DEAL_DY_inst|TIME_FILTER:time_flt2|Selector1~1                                                                                                                                                                                                                                              ; 34      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|process_2~2                                                                                                                                                                                                                                                      ; 34      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt3|code_out~0                                                                                                                                                                                                                                   ; 33      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt3|always0~0                                                                                                                                                                                                                                    ; 33      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt2|code_out~0                                                                                                                                                                                                                                   ; 33      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt2|always0~0                                                                                                                                                                                                                                    ; 33      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[25]                                                                                                                                                                                                                                                    ; 33      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]~34                                                                                                                                                                 ; 32      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                           ; 32      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                           ; 32      ;
; VIRTUAL_DY:VIRTUAL_DY_inst|gen_dy_cnt[12]~97                                                                                                                                                                                                                                                        ; 32      ;
; VIRTUAL_DY:VIRTUAL_DY_inst|gen_dy_cnt[12]~96                                                                                                                                                                                                                                                        ; 32      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt1|code_out~1                                                                                                                                                                                                                                   ; 32      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt1|always0~0                                                                                                                                                                                                                                    ; 32      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Ch_SPR_XPRTSize_Rd[0]~5                                                                                                                                                                                                                    ; 32      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Ch_SPR_XPRTSize_Rd[6]~1                                                                                                                                                                                                                    ; 32      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Ch_SPR_XPRTSize_Rd[0]~4                                                                                                                                                                                                                    ; 32      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Ch_SPR_XPRTSize_Rd[17]~0                                                                                                                                                                                                                   ; 32      ;
; DEAL_DY:DEAL_DY_inst|process_6~0                                                                                                                                                                                                                                                                    ; 32      ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[21]~34                                                                                                                                                                                                                                                       ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; 30      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|X_Raw_B_Filted_port                                                                                                                                                                                                                                                    ; 28      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|X_Raw_A_Filted_port                                                                                                                                                                                                                                                    ; 28      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                 ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; 26      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~62                                                                                                                                                                                                                                               ; 26      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|sensor_sts.Enable                                                                                                                                                                                                                          ; 25      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[27]                                                                                                                                                                                                                                                    ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; 23      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|LessThan3~10                                                                                                                                                                                                                               ; 23      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[3]                                                                                                                                                                                                                                                     ; 23      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|LessThan3~10                                                                                                                                                                                                                               ; 22      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                          ; 21      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                   ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                         ; 21      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                   ; 20      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~64                                                                                                                                                                                                                                               ; 20      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~45                                                                                                                                                                                                                                               ; 20      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|valid_wreq~0                                                                                                                                    ; 20      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|valid_wreq~0                                                                                                                                    ; 20      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_condition[1]                                                                                                                                                                                                                                             ; 20      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_fall.COUNTING                                                                                                                                                                                                                                        ; 19      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_rise.COUNTING                                                                                                                                                                                                                                        ; 19      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_fall.COUNTING                                                                                                                                                                                                                                        ; 19      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_rise.COUNTING                                                                                                                                                                                                                                        ; 19      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[28]                                                                                                                                                                                                                                                    ; 19      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_4b5b_en                                                                                                                                                                                                                                                   ; 19      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|LessThan1~30                                                                                                                                                                                                                                                     ; 19      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|LessThan0~28                                                                                                                                                                                                                                                     ; 19      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|LessThan1~30                                                                                                                                                                                                                                                     ; 19      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|LessThan0~28                                                                                                                                                                                                                                                     ; 19      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|sensor_sts.Enable                                                                                                                                                                                                                          ; 19      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_extra[0]                                                                                                                                                                                                                                                 ; 18      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_extra[1]                                                                                                                                                                                                                                                 ; 18      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                 ; 17      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                 ; 17      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_OFF_TIME_cnt[12]~49                                                                                                                                                                                                                                           ; 17      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|empty_dff                                                                                                                                       ; 17      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_condition[0]                                                                                                                                                                                                                                             ; 17      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                        ; 16      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                            ; 16      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                 ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                         ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[16]~4                                                                                                                                                                                                                                        ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[16]~3                                                                                                                                                                                                                                        ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_eye_coor[0]~3                                                                                                                                                                                                                                            ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_front_eye_coor[15]~4                                                                                                                                                                                                                                     ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_front_do_coor[15]~3                                                                                                                                                                                                                                      ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_OFF_TIME[15]~2                                                                                                                                                                                                                                                ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_on_coor[0]~4                                                                                                                                                                                                                                                  ; 16      ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[10]~48                                                                                                                                                                                                                                         ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[31]~2                                                                                                                                                                                                                                        ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[15]~1                                                                                                                                                                                                                                        ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[15]~1                                                                                                                                                                                                                                               ; 16      ;
; DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt1[9]~22                                                                                                                                                                                                                                                         ; 16      ;
; DEAL_DY:DEAL_DY_inst|process_5~1                                                                                                                                                                                                                                                                    ; 16      ;
; DEAL_DY:DEAL_DY_inst|sensor_4b5b_cnt2[15]~22                                                                                                                                                                                                                                                        ; 16      ;
; DEAL_DY:DEAL_DY_inst|process_5~0                                                                                                                                                                                                                                                                    ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_delay_time2[0]~1                                                                                                                                                                                                                                          ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[15]~4                                                                                                                                                                                                                                          ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[15]~1                                                                                                                                                                                                                                               ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_cycle[31]~0                                                                                                                                                                                                                                               ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_delay_time3[15]~1                                                                                                                                                                                                                                         ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[31]~3                                                                                                                                                                                                                                          ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_delay_time1[0]~0                                                                                                                                                                                                                                          ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[30]~3                                                                                                                                                                                                                                                ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_time[15]~2                                                                                                                                                                                                                                                ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~103                                                                                                                                                                                                                                              ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Mux13~4                                                                                                                                                                                                                                                          ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_time_encoder[15]~0                                                                                                                                                                                                                                  ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr[0]~3                                                                                                                                                                                                                                         ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[0]~2                                                                                                                                                                                                                                         ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_filter[0]~2                                                                                                                                                                                                                                              ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_filter[16]~1                                                                                                                                                                                                                                             ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_eye_coor[16]~2                                                                                                                                                                                                                                           ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_front_eye_coor[31]~3                                                                                                                                                                                                                                     ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_do_coor[15]~1                                                                                                                                                                                                                                      ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_do_coor[31]~0                                                                                                                                                                                                                                      ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[15]~1                                                                                                                                                                                                                                            ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_on_coor[31]~0                                                                                                                                                                                                                                            ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_off_coor[0]~1                                                                                                                                                                                                                                            ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_off_coor[16]~0                                                                                                                                                                                                                                           ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_front_do_coor[31]~2                                                                                                                                                                                                                                      ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_eye_coor[15]~3                                                                                                                                                                                                                                     ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_eye_coor[31]~2                                                                                                                                                                                                                                     ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_over_coor[15]~2                                                                                                                                                                                                                                               ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_over_coor[31]~1                                                                                                                                                                                                                                               ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_off_coor[0]~1                                                                                                                                                                                                                                                 ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_off_coor[16]~0                                                                                                                                                                                                                                                ; 16      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_OFF_TIME_cnt[12]~50                                                                                                                                                                                                                                           ; 16      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_on_coor[16]~2                                                                                                                                                                                                                                                 ; 16      ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_condition[2]                                                                                                                                                                                                                                             ; 16      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_B_clk_en                                                                                                                                                                                                   ; 16      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_B_aclr                                                                                                                                                                                                     ; 16      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_A_clk_en                                                                                                                                                                                                   ; 16      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_A_aclr                                                                                                                                                                                                     ; 16      ;
; sld_signaltap:parameter_analysis|~VCC                                                                                                                                                                                                                                                               ; 15      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                             ; 15      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                             ; 15      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                          ; 15      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                              ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; 15      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|int_sensor_delay_time1[1]~0                                                                                                                                                                                                                                      ; 15      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~68                                                                                                                                                                                                                                               ; 15      ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|int_sensor_delay_time1[1]~0                                                                                                                                                                                                                                      ; 15      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|empty_dff                                                                                                                                       ; 15      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[29]                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[0]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[1]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[2]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[3]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[4]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[5]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[6]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[7]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[8]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[9]                                                                                                                                                                                                                                                                     ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[10]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[11]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[12]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[13]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[14]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[15]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[16]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[17]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[18]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[19]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[20]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[21]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[22]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[23]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[24]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[25]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[26]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[27]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[28]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[29]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[30]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[31]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[32]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[33]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[34]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[35]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[36]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[37]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[38]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[39]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[40]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[41]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[42]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[43]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[44]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[45]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[46]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[47]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[48]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[49]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[50]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[51]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[52]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[53]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[54]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[55]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[56]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[57]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[58]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[59]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[60]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[61]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[62]                                                                                                                                                                                                                                                                    ; 15      ;
; CoorGen:CoorGen_inst|Coor_r2[63]                                                                                                                                                                                                                                                                    ; 15      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|sensor_sts.Waitting_R                                                                                                                                                                                                                      ; 15      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                         ; 14      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                      ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                          ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                        ; 14      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~48                                                                                                                                                                                                                                               ; 14      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~44                                                                                                                                                                                                                                               ; 14      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~41                                                                                                                                                                                                                                               ; 14      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~40                                                                                                                                                                                                                                               ; 14      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]~1                                                                                                                                     ; 13      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~43                                                                                                                                                                                                                                               ; 13      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_encoder_en                                                                                                                                                                                                                                          ; 13      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|sensor_sts.IDLE                                                                                                                                                                                                                            ; 13      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|sensor_sts.IDLE                                                                                                                                                                                                                            ; 13      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|sensor_sts.Waitting_F                                                                                                                                                                                                                      ; 13      ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|serialize_fsm.SEND_DATA                                                                                                                                                                                                         ; 13      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~0                                                                                                                               ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; 12      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_group1_sel[3]~2                                                                                                                                                                                                                                           ; 12      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~101                                                                                                                                                                                                                                              ; 12      ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                   ; 11      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~106                                                                                                                                                                                                                                              ; 11      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~102                                                                                                                                                                                                                                              ; 11      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~96                                                                                                                                                                                                                                               ; 11      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~66                                                                                                                                                                                                                                                ; 11      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|filter_delay_encoder_en~1                                                                                                                                                                                                                                        ; 11      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|process_0~1                                                                                                                                                                                                                                ; 11      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_eye_coor[31]~0                                                                                                                                                                                                                                     ; 11      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|wr_reg                                                                                                                                                                                                                                                           ; 11      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Filter_MS[0]                                                                                                                                                                                                             ; 11      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Filter_MS[0]                                                                                                                                                                                                             ; 11      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|sensor_sts.Waitting_R                                                                                                                                                                                                                      ; 11      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_counter[3]                                                                                                                                                                                                                                                 ; 11      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|LessThan4~62                                                                                                                                                                                                                               ; 11      ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|serialize_fsm.SEND_SYN_HEAD                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                     ; 10      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~67                                                                                                                                                                                                                                                ; 10      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[8]~50                                                                                                                                                                                                                                                ; 10      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~32                                                                                                                                                                                                                                                ; 10      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|reg_lock                                                                                                                                                                                                                                                         ; 10      ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PD_FIFO_rdreq                                                                                                                                                                                                                              ; 10      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Filter_MS[1]                                                                                                                                                                                                             ; 10      ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Filter_MS[1]                                                                                                                                                                                                             ; 10      ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_counter[2]                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                     ; 9       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~105                                                                                                                                                                                                                                              ; 9       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~98                                                                                                                                                                                                                                               ; 9       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~94                                                                                                                                                                                                                                               ; 9       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Mux13~8                                                                                                                                                                                                                                                          ; 9       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~72                                                                                                                                                                                                                                                ; 9       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~30                                                                                                                                                                                                                                                ; 9       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|process_0~1                                                                                                                                                                                                                                ; 9       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt[0]                                                                                                                                                                                                                 ; 9       ;
; CoorGen:CoorGen_inst|pass_dir1_r2                                                                                                                                                                                                                                                                   ; 9       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PD_FIFO_rdreq                                                                                                                                                                                                                              ; 9       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Filter_MS[2]                                                                                                                                                                                                             ; 9       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Filter_MS[2]                                                                                                                                                                                                             ; 9       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_counter[1]                                                                                                                                                                                                                                                 ; 9       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~4                                                                                                                                                                                                                                     ; 9       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|send_valid                                                                                                                                                                                                                      ; 9       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                   ; 8       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~1                                                                                                                               ; 8       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                     ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Boardtype[7]~2                                                                                                                                                                                                                                                   ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[7]~12                                                                                                                                                                                                                          ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[3]~9                                                                                                                                                                                                                           ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[7]~11                                                                                                                                                                                                                          ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[4]~8                                                                                                                                                                                                                           ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~120                                                                                                                                                                                                                                              ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~117                                                                                                                                                                                                                                              ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~93                                                                                                                                                                                                                                               ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~71                                                                                                                                                                                                                                                ; 8       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|send_clk_cnt[5]~18                                                                                                                                                                                                              ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|empty_error~0                                                                                                                                                                                                                              ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|crc_en                                                                                                                                                                                                                                                           ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|process_2~10                                                                                                                                                                                                                                                     ; 8       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|Selector4~0                                                                                                                                                                                                                     ; 8       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|Add2~0                                                                                                                                                                                                                          ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_counter[0]                                                                                                                                                                                                                                                 ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|L1_sensor_in                                                                                                                                                                                                                               ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_4b5b_en~0                                                                                                                                                                                                                                                 ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|valid_rreq                                                                                                                                      ; 8       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[30]                                                                                                                                                                                                                                                    ; 8       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin~7                                                                                                                                                                                                                                                          ; 8       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin~5                                                                                                                                                                                                                                                          ; 8       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin~3                                                                                                                                                                                                                                                          ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|sensor_sts.Waitting_F                                                                                                                                                                                                                      ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|LessThan4~62                                                                                                                                                                                                                               ; 8       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~4                                                                                                                                                                                                                                     ; 8       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt[1]                                                                                                                                                                                                                 ; 8       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                         ; 7       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                    ; 7       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                         ; 7       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                           ; 7       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~142                                                                                                                                                                                                                                              ; 7       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Selector29~4                                                                                                                                                                                                                               ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~119                                                                                                                                                                                                                                              ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~73                                                                                                                                                                                                                                                ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Equal2~0                                                                                                                                                                                                                                                         ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~63                                                                                                                                                                                                                                               ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[1]~60                                                                                                                                                                                                                                                ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[1]~55                                                                                                                                                                                                                                                ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~47                                                                                                                                                                                                                                               ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~42                                                                                                                                                                                                                                               ; 7       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|L1_sensor_in                                                                                                                                                                                                                               ; 7       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|L2_sensor_in                                                                                                                                                                                                                               ; 7       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt1|code_out                                                                                                                                                                                                                                     ; 7       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|valid_rreq                                                                                                                                      ; 7       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|LessThan2~10                                                                                                                                                                                                                                                     ; 7       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_counter[5]                                                                                                                                                                                                                                                 ; 7       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|valid_edge                                                                                                                                                                                                                                 ; 7       ;
; F_GPIO_I[9]~input                                                                                                                                                                                                                                                                                   ; 6       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                       ; 6       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][9]                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][8]                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                               ; 6       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|_~12                                                                                                                                            ; 6       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|_~13                                                                                                                                            ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[12]                                                                                                                                                                                                                                                 ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~118                                                                                                                                                                                                                                              ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[8]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[11]                                                                                                                                                                                                                                                 ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[9]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[10]                                                                                                                                                                                                                                                 ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[1]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[7]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[5]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[3]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[0]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[6]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[4]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~70                                                                                                                                                                                                                                                ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~69                                                                                                                                                                                                                                                ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[2]                                                                                                                                                                                                                                                  ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[8]~49                                                                                                                                                                                                                                                ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~33                                                                                                                                                                                                                                               ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~31                                                                                                                                                                                                                                               ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_valid_time[15]~2                                                                                                                                                                                                                                          ; 6       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B                                                                                                                                                                                                                          ; 6       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|process_1~0                                                                                                                                                                                                                ; 6       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A                                                                                                                                                                                                                          ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|default_out~2                                                                                                                                                                                                                                                    ; 6       ;
; DEAL_DY:DEAL_DY_inst|ext_sensor1                                                                                                                                                                                                                                                                    ; 6       ;
; DEAL_DY:DEAL_DY_inst|ext_sensor2                                                                                                                                                                                                                                                                    ; 6       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|L2_sensor_in                                                                                                                                                                                                                               ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_after_eye_coor[31]~1                                                                                                                                                                                                                                     ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[63]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[3]                                                                                                                                                                                                                                                       ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[4]                                                                                                                                                                                                                                                       ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[5]                                                                                                                                                                                                                                                       ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[6]                                                                                                                                                                                                                                                       ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[7]                                                                                                                                                                                                                                                       ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[8]                                                                                                                                                                                                                                                       ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[9]                                                                                                                                                                                                                                                       ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[10]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[11]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[12]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[13]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[14]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[15]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[16]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[17]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[18]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[19]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[20]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[21]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[22]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[23]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[24]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[25]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[26]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[27]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[28]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[29]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[30]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[31]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[32]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[33]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[34]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[35]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[36]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[37]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[38]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[39]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[40]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[41]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[42]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[43]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[44]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[45]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[46]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[47]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[48]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[49]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[50]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[51]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[52]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[53]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[54]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[55]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[56]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[57]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[58]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[59]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[60]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[61]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[62]                                                                                                                                                                                                                                                      ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[0]                                                                                                                                                                                                                                                       ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[1]                                                                                                                                                                                                                                                       ; 6       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|SPR_XRawCoor_r2[2]                                                                                                                                                                                                                                                       ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[0]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[1]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[2]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[3]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[4]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[5]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[6]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[7]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[8]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[9]                                                                                                                                                                                                                                                  ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[10]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[11]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[12]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[13]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[14]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[15]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[16]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[17]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[18]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[19]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[20]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[21]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[22]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[23]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[24]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[25]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[26]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[27]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[28]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[29]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[30]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[31]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[32]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[33]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[34]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[35]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[36]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[37]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[38]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[39]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[40]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[41]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[42]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[43]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[44]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[45]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[46]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[47]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[48]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[49]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[50]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[51]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[52]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[53]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[54]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[55]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[56]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[57]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[58]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[59]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[60]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[61]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[62]                                                                                                                                                                                                                                                 ; 6       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|control_coor[63]                                                                                                                                                                                                                                                 ; 6       ;
; DEAL_DY:DEAL_DY_inst|sensor_in1                                                                                                                                                                                                                                                                     ; 6       ;
; DEAL_DY:DEAL_DY_inst|sensor_in2                                                                                                                                                                                                                                                                     ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Mux37~1                                                                                                                                                                                                                                                          ; 6       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Mux37~0                                                                                                                                                                                                                                                          ; 6       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[0]                                                                                                                                                                                                                             ; 6       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[4]                                                                                                                                                                                                                             ; 6       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[2]                                                                                                                                                                                                                             ; 6       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|LessThan1~30                                                                                                                                                                                                               ; 6       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|ser_data_cnt[2]                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~11                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                               ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|sensor_delay_in_r1                                                                                                                                                                                                                                               ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Selector25~0                                                                                                                                                                                                                               ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Selector29~3                                                                                                                                                                                                                               ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt~8                                                                                                                                                                                                                              ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|sensor_delay_in_r1                                                                                                                                                                                                                                               ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|_~11                                                                                                                                            ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|_~12                                                                                                                                            ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[13]                                                                                                                                                                                                                                                 ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[8]~58                                                                                                                                                                                                                                                ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[8]~57                                                                                                                                                                                                                                                ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[1]~51                                                                                                                                                                                                                                                ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[1]~37                                                                                                                                                                                                                                                ; 5       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|process_2~0                                                                                                                                                                                                                ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|process_0~0                                                                                                                                                                                                                                ; 5       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|Equal6~0                                                                                                                                                                                                                        ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|lfsr_q[7]                                                                                                                                                                                                                                                        ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Equal0~1                                                                                                                                                                                                                                                         ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|LessThan1~9                                                                                                                                                                                                                                ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|dianyan_en1                                                                                                                                                                                                                                                      ; 5       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|size_origin1                                                                                                                                                                                                                                                       ; 5       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|size_origin2                                                                                                                                                                                                                                                       ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sizefilter_sw~2                                                                                                                                                                                                                                                  ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_extra[1]~0                                                                                                                                                                                                                                               ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|terrace_front_eye_coor[31]~2                                                                                                                                                                                                                                     ; 5       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin~0                                                                                                                                                                                                                                                          ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|printdye_en                                                                                                                                                                                                                                                      ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_en                                                                                                                                                                                                                                                            ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[3]                                                                                                                                                                                                                                             ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[4]                                                                                                                                                                                                                                             ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[5]                                                                                                                                                                                                                                             ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[6]                                                                                                                                                                                                                                             ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[7]                                                                                                                                                                                                                                             ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[8]                                                                                                                                                                                                                                             ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[9]                                                                                                                                                                                                                                             ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[10]                                                                                                                                                                                                                                            ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[11]                                                                                                                                                                                                                                            ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[12]                                                                                                                                                                                                                                            ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[13]                                                                                                                                                                                                                                            ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[14]                                                                                                                                                                                                                                            ; 5       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[15]                                                                                                                                                                                                                                            ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[1]                                                                                                                                                                                                                             ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[7]                                                                                                                                                                                                                             ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[5]                                                                                                                                                                                                                             ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[3]                                                                                                                                                                                                                             ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[0]                                                                                                                                                                                                                             ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[6]                                                                                                                                                                                                                             ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[4]                                                                                                                                                                                                                             ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|discard_cnt[2]                                                                                                                                                                                                                             ; 5       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|LessThan3~30                                                                                                                                                                                                               ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|valid_edge                                                                                                                                                                                                                                 ; 5       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|send_clk_cnt[1]                                                                                                                                                                                                                 ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~2                                                                                                                                                                                                                                     ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~0                                                                                                                                                                                                                                     ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~2                                                                                                                                                                                                                                     ; 5       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~0                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|LessThan3~62                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[0]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[1]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[2]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[3]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[4]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[5]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[6]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[7]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[8]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[9]                                                                                                                                                                                                                                                     ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[10]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[11]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[12]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[13]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[14]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[15]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[16]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[17]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[18]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[19]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[20]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[21]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[22]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[23]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[24]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[25]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[26]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[27]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[28]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[29]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[30]                                                                                                                                                                                                                                                    ; 5       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|time_coor[31]                                                                                                                                                                                                                                                    ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch2_SPR_XPRTSize_Wr_en                                                                                                                                                                                                                                           ; 5       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr_en                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[9]                                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[8]                                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[7]                                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[6]                                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[5]                                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[4]                                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[3]                                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[31]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[30]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[2]                                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[29]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[28]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[27]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[26]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[25]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[24]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[23]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[22]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[21]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[20]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[1]                                                                                                                                                                                                                                                           ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[19]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[18]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[17]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[16]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[15]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[14]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[13]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[12]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[11]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[10]                                                                                                                                                                                                                                                          ; 5       ;
; DEAL_DY:DEAL_DY_inst|terrace_eye_count[0]                                                                                                                                                                                                                                                           ; 5       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                       ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                       ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                       ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                       ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                       ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                       ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                       ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                               ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[3]~0              ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                          ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                       ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                    ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                    ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~7                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~5                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                               ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~143                                                                                                                                                                                                                                              ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|sensor_delay_in_r2                                                                                                                                                                                                                                               ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_fall.IDLE                                                                                                                                                                                                                                            ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_rise.IDLE                                                                                                                                                                                                                                            ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|Add                                                                                                                                                                                                                                                              ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|sensor_delay_in_r2                                                                                                                                                                                                                                               ; 4       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_B_aclr~0                                                                                                                                                                                                   ; 4       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|NoiseFltCounter_A_clk_en~0                                                                                                                                                                                                 ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~134                                                                                                                                                                                                                                              ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~131                                                                                                                                                                                                                                              ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[8]~112                                                                                                                                                                                                                                               ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[8]~111                                                                                                                                                                                                                                               ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[8]~109                                                                                                                                                                                                                                               ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~107                                                                                                                                                                                                                                              ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~104                                                                                                                                                                                                                                              ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[10]~95                                                                                                                                                                                                                                               ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~90                                                                                                                                                                                                                                                ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[7]~88                                                                                                                                                                                                                                                ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[1]~59                                                                                                                                                                                                                                                ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[15]~39                                                                                                                                                                                                                                               ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dataout_reg[1]~38                                                                                                                                                                                                                                                ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_fall.IDLE                                                                                                                                                                                                                                            ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_rise.IDLE                                                                                                                                                                                                                                            ; 4       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|Mux8~1                                                                                                                                                                                                                     ; 4       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|Mux1~0                                                                                                                                                                                                                     ; 4       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Last                                                                                                                                                                                                                     ; 4       ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Last                                                                                                                                                                                                                     ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|pre_CH_SPR_XRawCoor[38]~2                                                                                                                                                                                                                  ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|LessThan1~9                                                                                                                                                                                                                                ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Heat_data                                                                                                                                                                                                                                                        ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Ch_SPR_XPRTSize_Rd[7]~0                                                                                                                                                                                                                    ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch3_SPR_XPRTSize_Wr[15]~0                                                                                                                                                                                                                                        ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|gen_en_sensor                                                                                                                                                                                                                                                    ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|encoder_1of4[15]~0                                                                                                                                                                                                                                               ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[4]~1                                                                                                                                                                                                                 ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2[2]                                                                                                                                                                                                                ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2[0]                                                                                                                                                                                                                ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2[1]                                                                                                                                                                                                                ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|L1_Heat_clk                                                                                                                                                                                                                                                      ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|process_0~0                                                                                                                                                                                                                                ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Selector12~0                                                                                                                                                                                                                               ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|UV_on_coor[0]~3                                                                                                                                                                                                                                                  ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|origin[16]~5                                                                                                                                                                                                                                                       ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|origin[10]~2                                                                                                                                                                                                                                                       ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|size_origin3                                                                                                                                                                                                                                                       ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|f_origin[0]~0                                                                                                                                                                                                                                                      ; 4       ;
; DEAL_DY:DEAL_DY_inst|sensor_in3                                                                                                                                                                                                                                                                     ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|Equal5~1                                                                                                                                                                                                                        ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|Equal5~0                                                                                                                                                                                                                        ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_reg[31]                                                                                                                                                                                                                                                    ; 4       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|Equal6~1                                                                                                                                                                                                                                                         ; 4       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|LessThan2~9                                                                                                                                                                                                                                                      ; 4       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|LessThan2~4                                                                                                                                                                                                                                                      ; 4       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|process_4~0                                                                                                                                                                                                                                                      ; 4       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt3|code_out                                                                                                                                                                                                                                     ; 4       ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|TimeFilter:timeflt2|code_out                                                                                                                                                                                                                                     ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin~1                                                                                                                                                                                                                                                          ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_ser_out                                                                                                                                                                                                                     ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[0]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[3]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[1]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[4]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[2]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[5]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[0]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[4]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[5]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[2]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[1]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[3]                                                                                                       ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|dffe_af                                                                                                                                                              ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|dffe_af                                                                                                                                                              ; 4       ;
; VIRTUAL_ENCODER:VIRTUAL_ENCODER_inst|gen_encoder_cnt[2]                                                                                                                                                                                                                                             ; 4       ;
; VIRTUAL_DY:VIRTUAL_DY_inst|trigger                                                                                                                                                                                                                                                                  ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[1]                                                                                                                                                                                                                             ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[7]                                                                                                                                                                                                                             ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[5]                                                                                                                                                                                                                             ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[3]                                                                                                                                                                                                                             ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|discard_cnt[6]                                                                                                                                                                                                                             ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|send_clk_cnt[6]                                                                                                                                                                                                                 ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|send_clk_cnt[5]                                                                                                                                                                                                                 ; 4       ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|send_clk_cnt[7]                                                                                                                                                                                                                 ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~62                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~60                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~58                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~56                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~54                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~52                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~50                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~48                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~46                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~44                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~42                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~40                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~38                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~36                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~34                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~32                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~30                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~28                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~26                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~24                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~22                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~20                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~18                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~16                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~14                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~12                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~10                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~8                                                                                                                                                                                                                                     ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|Add0~6                                                                                                                                                                                                                                     ; 4       ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|shift_counter[4]                                                                                                                                                                                                                                                 ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~62                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~60                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~58                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~56                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~54                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~52                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~50                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~48                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~46                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~44                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~42                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~40                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~38                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~36                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~34                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~32                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~30                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~28                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~26                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~24                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~22                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~20                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~18                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~16                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~14                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~12                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~10                                                                                                                                                                                                                                    ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~8                                                                                                                                                                                                                                     ; 4       ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|Add0~6                                                                                                                                                                                                                                     ; 4       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[80]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[86]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[89]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[92]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[95]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[98]                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[101]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[104]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[107]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[110]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[113]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[116]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[119]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[122]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[125]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[128]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[131]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[134]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[137]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[140]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[143]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[146]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[149]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[152]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[155]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[158]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[161]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[164]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[167]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[170]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[173]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[176]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[179]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[182]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[185]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[188]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[191]               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                            ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~3                                                                                                                                               ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                             ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                          ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                      ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[63]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[62]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[61]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[60]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[59]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[58]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[57]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[56]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[55]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[54]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[53]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[52]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[51]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[50]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[49]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[48]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[47]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[46]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[45]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[44]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[43]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[42]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[41]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[40]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[39]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[38]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[37]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[36]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[35]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[34]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[33]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[32]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[31]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[30]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[29]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[28]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[27]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[26]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[25]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[24]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[23]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[22]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[21]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[20]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[19]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[18]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[17]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[16]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[15]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[14]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[13]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[12]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[11]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[10]                                                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[9]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[8]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[7]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[6]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[5]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[4]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[3]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[2]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[1]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|acq_trigger_in_reg[0]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                 ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[6]                          ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[5]                          ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[4]                          ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[3]                          ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[2]                          ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[1]                          ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[0]                          ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[1] ; 3       ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[0] ; 3       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------+----------------------+-----------------+-----------------+---------------+
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None ; M9K_X27_Y14_N0               ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None ; M9K_X15_Y20_N0               ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 2    ; None ; M9K_X15_Y7_N0, M9K_X15_Y6_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,734 / 32,401 ( 27 % ) ;
; C16 interconnects     ; 183 / 1,326 ( 14 % )    ;
; C4 interconnects      ; 4,472 / 21,816 ( 20 % ) ;
; Direct links          ; 1,642 / 32,401 ( 5 % )  ;
; Global clocks         ; 4 / 10 ( 40 % )         ;
; Local interconnects   ; 3,049 / 10,320 ( 30 % ) ;
; R24 interconnects     ; 197 / 1,289 ( 15 % )    ;
; R4 interconnects      ; 5,717 / 28,186 ( 20 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.37) ; Number of LABs  (Total = 522) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 26                            ;
; 2                                           ; 17                            ;
; 3                                           ; 14                            ;
; 4                                           ; 6                             ;
; 5                                           ; 15                            ;
; 6                                           ; 11                            ;
; 7                                           ; 17                            ;
; 8                                           ; 10                            ;
; 9                                           ; 15                            ;
; 10                                          ; 12                            ;
; 11                                          ; 18                            ;
; 12                                          ; 16                            ;
; 13                                          ; 24                            ;
; 14                                          ; 29                            ;
; 15                                          ; 46                            ;
; 16                                          ; 246                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.92) ; Number of LABs  (Total = 522) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 227                           ;
; 1 Clock                            ; 406                           ;
; 1 Clock enable                     ; 192                           ;
; 1 Sync. clear                      ; 29                            ;
; 1 Sync. load                       ; 19                            ;
; 2 Async. clears                    ; 9                             ;
; 2 Clock enables                    ; 80                            ;
; 2 Clocks                           ; 39                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.60) ; Number of LABs  (Total = 522) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 20                            ;
; 1                                            ; 27                            ;
; 2                                            ; 26                            ;
; 3                                            ; 14                            ;
; 4                                            ; 21                            ;
; 5                                            ; 5                             ;
; 6                                            ; 15                            ;
; 7                                            ; 2                             ;
; 8                                            ; 10                            ;
; 9                                            ; 8                             ;
; 10                                           ; 10                            ;
; 11                                           ; 10                            ;
; 12                                           ; 10                            ;
; 13                                           ; 17                            ;
; 14                                           ; 9                             ;
; 15                                           ; 10                            ;
; 16                                           ; 39                            ;
; 17                                           ; 15                            ;
; 18                                           ; 16                            ;
; 19                                           ; 12                            ;
; 20                                           ; 15                            ;
; 21                                           ; 18                            ;
; 22                                           ; 14                            ;
; 23                                           ; 28                            ;
; 24                                           ; 18                            ;
; 25                                           ; 15                            ;
; 26                                           ; 10                            ;
; 27                                           ; 17                            ;
; 28                                           ; 12                            ;
; 29                                           ; 10                            ;
; 30                                           ; 15                            ;
; 31                                           ; 3                             ;
; 32                                           ; 51                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.45) ; Number of LABs  (Total = 522) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 21                            ;
; 1                                               ; 60                            ;
; 2                                               ; 50                            ;
; 3                                               ; 49                            ;
; 4                                               ; 47                            ;
; 5                                               ; 38                            ;
; 6                                               ; 20                            ;
; 7                                               ; 28                            ;
; 8                                               ; 24                            ;
; 9                                               ; 19                            ;
; 10                                              ; 10                            ;
; 11                                              ; 15                            ;
; 12                                              ; 13                            ;
; 13                                              ; 7                             ;
; 14                                              ; 12                            ;
; 15                                              ; 14                            ;
; 16                                              ; 68                            ;
; 17                                              ; 5                             ;
; 18                                              ; 3                             ;
; 19                                              ; 4                             ;
; 20                                              ; 1                             ;
; 21                                              ; 3                             ;
; 22                                              ; 2                             ;
; 23                                              ; 9                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.24) ; Number of LABs  (Total = 522) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 29                            ;
; 3                                            ; 40                            ;
; 4                                            ; 30                            ;
; 5                                            ; 22                            ;
; 6                                            ; 12                            ;
; 7                                            ; 20                            ;
; 8                                            ; 17                            ;
; 9                                            ; 17                            ;
; 10                                           ; 18                            ;
; 11                                           ; 11                            ;
; 12                                           ; 16                            ;
; 13                                           ; 11                            ;
; 14                                           ; 13                            ;
; 15                                           ; 9                             ;
; 16                                           ; 15                            ;
; 17                                           ; 20                            ;
; 18                                           ; 12                            ;
; 19                                           ; 18                            ;
; 20                                           ; 14                            ;
; 21                                           ; 14                            ;
; 22                                           ; 11                            ;
; 23                                           ; 7                             ;
; 24                                           ; 10                            ;
; 25                                           ; 7                             ;
; 26                                           ; 8                             ;
; 27                                           ; 7                             ;
; 28                                           ; 7                             ;
; 29                                           ; 2                             ;
; 30                                           ; 7                             ;
; 31                                           ; 4                             ;
; 32                                           ; 16                            ;
; 33                                           ; 34                            ;
; 34                                           ; 9                             ;
; 35                                           ; 15                            ;
; 36                                           ; 3                             ;
; 37                                           ; 7                             ;
; 38                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 99           ; 0            ; 99           ; 0            ; 0            ; 104       ; 99           ; 0            ; 104       ; 104       ; 0            ; 0            ; 0            ; 0            ; 71           ; 0            ; 0            ; 71           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 104       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 104          ; 5            ; 104          ; 104          ; 0         ; 5            ; 104          ; 0         ; 0         ; 104          ; 104          ; 104          ; 104          ; 33           ; 104          ; 104          ; 33           ; 104          ; 104          ; 104          ; 104          ; 104          ; 104          ; 104          ; 104          ; 104          ; 0         ; 104          ; 104          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ARM_FPGA_RSV        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Lorigin[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_1A                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_1B                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_2A                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_2B                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_3A                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_3B                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_4A                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_4B                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_5A                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_5B                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_6A                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_6B                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_7A                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_7B                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_8A                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_8B                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_9A                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_9B                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_10A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_10B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_11A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_11B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_12A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_12B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_13A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_13B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_14A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_14B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_15A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_15B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_16A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_16B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_17A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_17B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_18A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_18B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_19A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_19B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_20A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_20B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_21A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_21B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_22A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_22B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_23A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_23B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_24A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X_24B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_LED[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_LED[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_O[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_O[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARM_FPGA_DATA       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nRST                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_SW5               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_SW4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARM_FPGA_SYNC       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARM_FPGA_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_GPIO_I[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_SW0               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_SW1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_SW2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_SW3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EN1_X_2B            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EN1_X_2A            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                   ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.2               ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                               ; Destination Register                                                                                                                                                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][39]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a39~porta_datain_reg0              ; 0.486             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][44]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a44~porta_datain_reg0              ; 0.486             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][46]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a46~porta_datain_reg0              ; 0.486             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a1~porta_address_reg0                               ; 0.344             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a1~porta_address_reg0                               ; 0.344             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a1~porta_address_reg0                               ; 0.343             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a1~porta_address_reg0                               ; 0.343             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a1~porta_address_reg0                               ; 0.343             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a1~porta_address_reg0                               ; 0.343             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][40]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a40~porta_datain_reg0              ; 0.157             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][43]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a43~porta_datain_reg0              ; 0.157             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][32]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a32~porta_datain_reg0              ; 0.141             ;
; CoorGen:CoorGen_inst|Encoder_A_L                                                                                                                                                              ; CoorGen:CoorGen_inst|pass_dir1                                                                                                                                                                                                            ; 0.139             ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_extra[1]                                                                                                                                           ; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|terrace_en                                                                                                                                                                                             ; 0.138             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped    ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                             ; 0.137             ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_en2_reg                                                                                                                                             ; DEAL_DY:DEAL_DY_inst|sensor_en2                                                                                                                                                                                                           ; 0.136             ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|size_origin2                                                                                                                                                 ; SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin_par[1]                                                                                                                                                                                           ; 0.136             ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|size_origin1                                                                                                                                                 ; SELECT_OUT_DY:SELECT_OUT_DY_inst|Lorigin_par[0]                                                                                                                                                                                           ; 0.136             ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|sensor_en1_reg                                                                                                                                             ; DEAL_DY:DEAL_DY_inst|sensor_en1                                                                                                                                                                                                           ; 0.136             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_0ob:rd_ptr_msb|counter_reg_bit[2]    ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a31~portb_address_reg0                              ; 0.135             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_0ob:rd_ptr_msb|counter_reg_bit[1]    ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a31~portb_address_reg0                              ; 0.135             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_0ob:rd_ptr_msb|counter_reg_bit[4]    ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a31~portb_address_reg0                              ; 0.135             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                 ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                 ; 0.111             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a19~porta_datain_reg0              ; 0.091             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                      ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a7~porta_datain_reg0               ; 0.089             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][17]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a17~porta_datain_reg0              ; 0.089             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a23~porta_datain_reg0              ; 0.089             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a14~porta_datain_reg0              ; 0.085             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][47]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a47~porta_datain_reg0              ; 0.078             ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|dianyan_extra[0]                                                                                                                                           ; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|terrace_signal                                                                                                                                                                                         ; 0.078             ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[11]                                                                                                                                    ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a11~porta_datain_reg0                               ; 0.050             ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[9]                                                                                                                                     ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a9~porta_datain_reg0                                ; 0.050             ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|Ch1_SPR_XPRTSize_Wr[3]                                                                                                                                     ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a3~porta_datain_reg0                                ; 0.050             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[6]            ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[6] ; 0.047             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[5]            ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[5] ; 0.047             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[4]            ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[4] ; 0.047             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[3]            ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[3] ; 0.047             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[2]            ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[2] ; 0.047             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[1]            ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[1] ; 0.047             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[0]            ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[0] ; 0.047             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[11]                                                                                                   ; 0.041             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[10]                                                                                                   ; 0.041             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                 ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[9]                                                                                                    ; 0.041             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                 ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[8]                                                                                                    ; 0.041             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                 ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[7]                                                                                                    ; 0.041             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a0~porta_address_reg0                               ; 0.036             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a0~porta_address_reg0                               ; 0.036             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a0~porta_address_reg0                               ; 0.036             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                      ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a8~porta_datain_reg0               ; 0.031             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                      ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a9~porta_datain_reg0               ; 0.031             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a0~porta_address_reg0                               ; 0.027             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a0~porta_address_reg0                               ; 0.027             ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2[0]                                                                                                          ; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[0]                                                                                                                                                         ; 0.021             ;
; CoorGen:CoorGen_inst|Coor_r2[11]                                                                                                                                                              ; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|UV_coor[11]                                                                                                                                                                                            ; 0.021             ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r1[1]                                                                                                          ; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2[1]                                                                                                                                                      ; 0.020             ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r1[2]                                                                                                          ; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2[2]                                                                                                                                                      ; 0.020             ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|Encoder_B_L                                                                                                                                                ; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|Add                                                                                                                                                                                                    ; 0.020             ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2[1]                                                                                                          ; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[2]                                                                                                                                                         ; 0.019             ;
; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_in_r2[2]                                                                                                          ; SELECT_OUT_DY:SELECT_OUT_DY_inst|SENSOR_SERIALIZE:Lorigin_serialize|sig_par_5b[1]                                                                                                                                                         ; 0.019             ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_fall.COUNTING                                                                                                                                  ; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|sensor_delay_fall                                                                                                                                                                                      ; 0.018             ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|delay_state_rise.COUNTING                                                                                                                                  ; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|sensor_delay_rise                                                                                                                                                                                      ; 0.018             ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_fall.COUNTING                                                                                                                                  ; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|sensor_delay_fall                                                                                                                                                                                      ; 0.018             ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY2|Encoder_A                                                                                                                                                  ; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|Add                                                                                                                                                                                                    ; 0.018             ;
; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|delay_state_rise.COUNTING                                                                                                                                  ; DEAL_DY:DEAL_DY_inst|DY_DLY:DELAY1|sensor_delay_rise                                                                                                                                                                                      ; 0.018             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[5] ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst2|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[5]                                             ; 0.017             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[5] ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_do7:usedw_counter|counter_reg_bit[5]                                             ; 0.017             ;
; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[19]                                                                                                                                                 ; EXTRA_FUNCTION:EXTRA_FUNCTION_inst|ms_cnt[19]                                                                                                                                                                                             ; 0.017             ;
; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|lfsr_q[7]                                                                                                                                                  ; ARM_COMMU_PORT:ARM_COMMU_PORT_INST|lfsr_q[1]                                                                                                                                                                                              ; 0.017             ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Filter_MS[1]                                                                                                       ; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|A_Filter_MS[2]                                                                                                                                                   ; 0.016             ;
; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Filter_MS[1]                                                                                                       ; DEAL_ENCODE:DEAL_ENCODE_inst|EncoderNoiseFilter:EncoderNoiseFilter_X_Raw|B_Filter_MS[2]                                                                                                                                                   ; 0.016             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][26]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a26~porta_datain_reg0              ; 0.013             ;
; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][29]                                                     ; sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ku14:auto_generated|ram_block1a29~porta_datain_reg0              ; 0.013             ;
; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]        ; DEAL_DY:DEAL_DY_inst|DY_SIZE_FILTER:DY_SIZE_FILTER_inst1|PDFIFO:PDFIFO_inst|scfifo:scfifo_component|scfifo_kq61:auto_generated|a_dpfifo_hr31:dpfifo|altsyncram_je81:FIFOram|ram_block1a0~porta_address_reg0                               ; 0.013             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 73 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "SPP_MCTL_V1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 100 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SPP_MCTL_V1.out_S6.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332049): Ignored create_clock at SDC1.sdc(1): Incorrect assignment for clock.  Source node: clk already has a clock(s) assigned to it.  Use the -add option to assign multiple clocks to this node.  Clock was not created or updated.
    Info (332050): create_clock -name clk_50m -period 20.000 [get_ports {clk}]
Warning (332060): Node: nRST was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch ARM_COMMU_PORT:ARM_COMMU_PORT_INST|select_not~1 is being clocked by nRST
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From PLL_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) to PLL_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000      CLK_50M
    Info (332111):   10.000 PLL_inst|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:parameter_analysis|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node EXTRA_FUNCTION:EXTRA_FUNCTION_inst|process_1~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVCMOS.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  8 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "FPGA_LED[2]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 18% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.84 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 71 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin X_1A uses I/O standard 3.3-V LVCMOS at T12
    Info (169178): Pin X_1B uses I/O standard 3.3-V LVCMOS at R13
    Info (169178): Pin X_2A uses I/O standard 3.3-V LVCMOS at T4
    Info (169178): Pin X_2B uses I/O standard 3.3-V LVCMOS at R4
    Info (169178): Pin X_3A uses I/O standard 3.3-V LVCMOS at T11
    Info (169178): Pin X_3B uses I/O standard 3.3-V LVCMOS at R12
    Info (169178): Pin X_4A uses I/O standard 3.3-V LVCMOS at T3
    Info (169178): Pin X_4B uses I/O standard 3.3-V LVCMOS at R3
    Info (169178): Pin X_5A uses I/O standard 3.3-V LVCMOS at T10
    Info (169178): Pin X_5B uses I/O standard 3.3-V LVCMOS at R11
    Info (169178): Pin X_6A uses I/O standard 3.3-V LVCMOS at T2
    Info (169178): Pin X_6B uses I/O standard 3.3-V LVCMOS at R1
    Info (169178): Pin X_7A uses I/O standard 3.3-V LVCMOS at R10
    Info (169178): Pin X_7B uses I/O standard 3.3-V LVCMOS at T9
    Info (169178): Pin X_8A uses I/O standard 3.3-V LVCMOS at P1
    Info (169178): Pin X_8B uses I/O standard 3.3-V LVCMOS at P3
    Info (169178): Pin X_9A uses I/O standard 3.3-V LVCMOS at A10
    Info (169178): Pin X_9B uses I/O standard 3.3-V LVCMOS at B10
    Info (169178): Pin X_10A uses I/O standard 3.3-V LVCMOS at P16
    Info (169178): Pin X_10B uses I/O standard 3.3-V LVCMOS at P15
    Info (169178): Pin X_11A uses I/O standard 3.3-V LVCMOS at A11
    Info (169178): Pin X_11B uses I/O standard 3.3-V LVCMOS at B11
    Info (169178): Pin X_12A uses I/O standard 3.3-V LVCMOS at R16
    Info (169178): Pin X_12B uses I/O standard 3.3-V LVCMOS at T15
    Info (169178): Pin X_13A uses I/O standard 3.3-V LVCMOS at A12
    Info (169178): Pin X_13B uses I/O standard 3.3-V LVCMOS at B12
    Info (169178): Pin X_14A uses I/O standard 3.3-V LVCMOS at P14
    Info (169178): Pin X_14B uses I/O standard 3.3-V LVCMOS at T14
    Info (169178): Pin X_15A uses I/O standard 3.3-V LVCMOS at B13
    Info (169178): Pin X_15B uses I/O standard 3.3-V LVCMOS at A13
    Info (169178): Pin X_16A uses I/O standard 3.3-V LVCMOS at T13
    Info (169178): Pin X_16B uses I/O standard 3.3-V LVCMOS at R14
    Info (169178): Pin X_17A uses I/O standard 3.3-V LVCMOS at J1
    Info (169178): Pin X_17B uses I/O standard 3.3-V LVCMOS at J2
    Info (169178): Pin X_18A uses I/O standard 3.3-V LVCMOS at A6
    Info (169178): Pin X_18B uses I/O standard 3.3-V LVCMOS at F7
    Info (169178): Pin X_19A uses I/O standard 3.3-V LVCMOS at G2
    Info (169178): Pin X_19B uses I/O standard 3.3-V LVCMOS at G1
    Info (169178): Pin X_20A uses I/O standard 3.3-V LVCMOS at A7
    Info (169178): Pin X_20B uses I/O standard 3.3-V LVCMOS at B8
    Info (169178): Pin X_21A uses I/O standard 3.3-V LVCMOS at F2
    Info (169178): Pin X_21B uses I/O standard 3.3-V LVCMOS at F1
    Info (169178): Pin X_22A uses I/O standard 3.3-V LVCMOS at A8
    Info (169178): Pin X_22B uses I/O standard 3.3-V LVCMOS at B9
    Info (169178): Pin X_23A uses I/O standard 3.3-V LVCMOS at D3
    Info (169178): Pin X_23B uses I/O standard 3.3-V LVCMOS at D1
    Info (169178): Pin X_24A uses I/O standard 3.3-V LVCMOS at A9
    Info (169178): Pin X_24B uses I/O standard 3.3-V LVCMOS at B6
    Info (169178): Pin F_GPIO_I[3] uses I/O standard 3.3-V LVCMOS at L10
    Info (169178): Pin F_GPIO_I[8] uses I/O standard 3.3-V LVCMOS at K9
    Info (169178): Pin F_GPIO_I[10] uses I/O standard 3.3-V LVCMOS at L2
    Info (169178): Pin ARM_FPGA_DATA uses I/O standard 3.3-V LVCMOS at N15
    Info (169178): Pin nRST uses I/O standard 3.3-V LVCMOS at N14
    Info (169178): Pin clk uses I/O standard 3.3-V LVCMOS at M1
    Info (169178): Pin F_SW5 uses I/O standard 3.3-V LVCMOS at D5
    Info (169178): Pin F_GPIO_I[9] uses I/O standard 3.3-V LVCMOS at L1
    Info (169178): Pin F_GPIO_I[4] uses I/O standard 3.3-V LVCMOS at K1
    Info (169178): Pin F_GPIO_I[5] uses I/O standard 3.3-V LVCMOS at K2
    Info (169178): Pin F_SW4 uses I/O standard 3.3-V LVCMOS at D6
    Info (169178): Pin ARM_FPGA_SYNC uses I/O standard 3.3-V LVCMOS at N16
    Info (169178): Pin ARM_FPGA_CLK uses I/O standard 3.3-V LVCMOS at N13
    Info (169178): Pin F_GPIO_I[2] uses I/O standard 3.3-V LVCMOS at L9
    Info (169178): Pin F_GPIO_I[7] uses I/O standard 3.3-V LVCMOS at N6
    Info (169178): Pin F_GPIO_I[1] uses I/O standard 3.3-V LVCMOS at K10
    Info (169178): Pin F_GPIO_I[6] uses I/O standard 3.3-V LVCMOS at N5
    Info (169178): Pin F_SW0 uses I/O standard 3.3-V LVCMOS at C9
    Info (169178): Pin F_SW1 uses I/O standard 3.3-V LVCMOS at D9
    Info (169178): Pin F_SW2 uses I/O standard 3.3-V LVCMOS at D8
    Info (169178): Pin F_SW3 uses I/O standard 3.3-V LVCMOS at C8
    Info (169178): Pin EN1_X_2B uses I/O standard 3.3-V LVCMOS at M11
    Info (169178): Pin EN1_X_2A uses I/O standard 3.3-V LVCMOS at L11
Info (144001): Generated suppressed messages file E:/UV/FPGA/FPGA_EOPS_MCTL/EOPS_MCTL_FPGA/SPP_MCTL_V1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 5582 megabytes
    Info: Processing ended: Fri Jul 31 17:03:27 2020
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:01:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/UV/FPGA/FPGA_EOPS_MCTL/EOPS_MCTL_FPGA/SPP_MCTL_V1.fit.smsg.


