//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Tue May 17 09:01:52 2022
// Parameters for PF_DDR_CFG_INIT
//--------------------------------------------------------------------


parameter DEF_ADDR_VCOPHS_OFFSET = 0;
parameter DEF_ADDR_VCOPHS_OFFSET_SIM = 0;
parameter DEF_ADDR_WAIT_COUNT = 1023;
parameter DEF_ADDR_WAIT_COUNT_SIM = 2;
parameter DEF_AXI0_CFG_AXI_END_ADDRESS = 4294967295;
parameter DEF_AXI0_CFG_AXI_START_ADDRESS = 0;
parameter DEF_AXI0_CFG_ENABLE_BUS_HOLD = 0;
parameter DEF_AXI0_CFG_MEM_START_ADDRESS = 0;
parameter DEF_CFG_ADDR_MIRROR = 0;
parameter DEF_CFG_AL_MODE = 0;
parameter DEF_CFG_ASYNC_ODT = 0;
parameter DEF_CFG_AUTO_REF_EN = 1;
parameter DEF_CFG_AUTO_SR = 0;
parameter DEF_CFG_AUTO_ZQ_CAL_EN = 0;
parameter DEF_CFG_BANKADDR_MAP = 0;
parameter DEF_CFG_BG_INTERLEAVE = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS0 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS1 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS2 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS3 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS4 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS5 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS6 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS7 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS8 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS9 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS10 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS11 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS12 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS13 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS14 = 0;
parameter DEF_CFG_BIT_MAP_INDEX_CS15 = 0;
parameter DEF_CFG_BL = 0;
parameter DEF_CFG_BL_MODE = 0;
parameter DEF_CFG_BT = 0;
parameter DEF_CFG_BURST_RW_REFRESH_HOLDOFF = 0;
parameter DEF_CFG_CA_PARITY_ERR_STATUS = 0;
parameter DEF_CFG_CA_PARITY_LATENCY = 0;
parameter DEF_CFG_CA_PARITY_PERSIST_ERR = 0;
parameter DEF_CFG_CAL_READ_PERIOD = 0;
parameter DEF_CFG_CCD_L = 5;
parameter DEF_CFG_CCD_S = 4;
parameter DEF_CFG_CHIPADDR_MAP = 0;
parameter DEF_CFG_CIDADDR_MAP = 0;
parameter DEF_CFG_CKSRE = 0;
parameter DEF_CFG_CKSRX = 0;
parameter DEF_CFG_CL = 12;
parameter DEF_CFG_COLADDR_MAP_0 = 0;
parameter DEF_CFG_COLADDR_MAP_1 = 0;
parameter DEF_CFG_COLADDR_MAP_2 = 0;
parameter DEF_CFG_COLADDR_MAP_3 = 0;
parameter DEF_CFG_CRC_ERROR_CLEAR = 0;
parameter DEF_CFG_CS_TO_CMDADDR_LATENCY = 0;
parameter DEF_CFG_CTRLR_BUSY_ENABLE = 0;
parameter DEF_CFG_CTRLR_BUSY_RESTART_HOLDOFF = 0;
parameter DEF_CFG_CTRLR_BUSY_SEL = 0;
parameter DEF_CFG_CTRLR_BUSY_SLOW_RESTART_WINDOW = 0;
parameter DEF_CFG_CTRLR_BUSY_TURN_OFF_DELAY = 0;
parameter DEF_CFG_CTRLR_BUSY_VALUE = 0;
parameter DEF_CFG_CTRLR_INIT_DISABLE = 0;
parameter DEF_CFG_CTRLUPD_START_DELAY = 0;
parameter DEF_CFG_CTRLUPD_TRIG = 0;
parameter DEF_CFG_CWL = 11;
parameter DEF_CFG_DATA_MASK = 1;
parameter DEF_CFG_DATA_SEL = 0;
parameter DEF_CFG_DATA_SEL_FIRST_ERROR = 0;
parameter DEF_CFG_DFI_DATA_BYTE_DISABLE = 0;
parameter DEF_CFG_DFI_LVL_PATTERN = 0;
parameter DEF_CFG_DFI_LVL_PERIODIC = 0;
parameter DEF_CFG_DFI_LVL_SEL = 0;
parameter DEF_CFG_DFI_PHYUPD_EN = 0;
parameter DEF_CFG_DFI_T_CTRL_DELAY = 0;
parameter DEF_CFG_DFI_T_CTRLUPD_MAX = 0;
parameter DEF_CFG_DFI_T_DRAM_CLK_ENABLE = 0;
parameter DEF_CFG_DFI_T_PHY_RDLAT = 5;
parameter DEF_CFG_DFI_T_PHY_WRLAT = 4;
parameter DEF_CFG_DFI_T_PHY_WRLAT_SIM = 4;
parameter DEF_CFG_DFI_T_RDDATA_EN = 28;
parameter DEF_CFG_DFI_T_RDDATA_EN_SIM = 28;
parameter DEF_CFG_DLL_DISABLE = 0;
parameter DEF_CFG_DM_EN = 1;
parameter DEF_CFG_DRAM_CLK_DISABLE_IN_SELF_REFRESH = 0;
parameter DEF_CFG_DS = 0;
parameter DEF_CFG_EARLY_RANK_TO_RD_START = 0;
parameter DEF_CFG_EARLY_RANK_TO_WR_START = 0;
parameter DEF_CFG_ECC_CORRECTION_EN = 0;
parameter DEF_CFG_EMR3 = 0;
parameter DEF_CFG_EN_MASK = 0;
parameter DEF_CFG_ERROR_GROUP_SEL = 0;
parameter DEF_CFG_FAW = 16;
parameter DEF_CFG_FAW_DLR = 0;
parameter DEF_CFG_FINE_GRAN_REF_MODE = 0;
parameter DEF_CFG_GEARDOWN_MODE = 0;
parameter DEF_CFG_IDLE_TIME_TO_POWER_DOWN = 0;
parameter DEF_CFG_IDLE_TIME_TO_SELF_REFRESH = 0;
parameter DEF_CFG_INIT_DURATION = 0;
parameter DEF_CFG_INT_VREF_MON = 0;
parameter DEF_CFG_LOOKAHEAD_ACT = 0;
parameter DEF_CFG_LOOKAHEAD_PCH = 0;
parameter DEF_CFG_LP_ASR = 3;
parameter DEF_CFG_LRDIMM = 0;
parameter DEF_CFG_MANUAL_ADDRESS_MAP = 0;
parameter DEF_CFG_MAX_PWR_DOWN_MODE = 0;
parameter DEF_CFG_MB_AUTOPCH_COL_BIT_POS_HIGH = 0;
parameter DEF_CFG_MB_AUTOPCH_COL_BIT_POS_LOW = 0;
parameter DEF_CFG_MEM_BANKBITS = 4;
parameter DEF_CFG_MEM_COLBITS = 10;
parameter DEF_CFG_MEM_ROWBITS = 15;
parameter DEF_CFG_MEMORY_TYPE = 128;
parameter DEF_CFG_MIN_READ_IDLE = 1;
parameter DEF_CFG_MIRROR_X16_BG0_BG1 = 0;
parameter DEF_CFG_MOD = 24;
parameter DEF_CFG_MPR_READ_FORMAT = 0;
parameter DEF_CFG_MRR = 0;
parameter DEF_CFG_MRRI = 0;
parameter DEF_CFG_MRW = 0;
parameter DEF_CFG_NIBBLE_DEVICES = 0;
parameter DEF_CFG_NUM_CAL_READS = 1;
parameter DEF_CFG_NUM_LOGICAL_RANKS_PER_3DS = 0;
parameter DEF_CFG_NUM_RANKS = 1;
parameter DEF_CFG_ODT_INBUF_4_PD = 1;
parameter DEF_CFG_ODT_POWERDOWN = 0;
parameter DEF_CFG_ODT_RD_MAP_CS0 = 0;
parameter DEF_CFG_ODT_RD_MAP_CS1 = 0;
parameter DEF_CFG_ODT_RD_MAP_CS2 = 0;
parameter DEF_CFG_ODT_RD_MAP_CS3 = 0;
parameter DEF_CFG_ODT_RD_MAP_CS4 = 0;
parameter DEF_CFG_ODT_RD_MAP_CS5 = 0;
parameter DEF_CFG_ODT_RD_MAP_CS6 = 0;
parameter DEF_CFG_ODT_RD_MAP_CS7 = 0;
parameter DEF_CFG_ODT_RD_TURN_OFF = 0;
parameter DEF_CFG_ODT_RD_TURN_ON = 0;
parameter DEF_CFG_ODT_WR_MAP_CS0 = 1;
parameter DEF_CFG_ODT_WR_MAP_CS1 = 0;
parameter DEF_CFG_ODT_WR_MAP_CS2 = 0;
parameter DEF_CFG_ODT_WR_MAP_CS3 = 0;
parameter DEF_CFG_ODT_WR_MAP_CS4 = 0;
parameter DEF_CFG_ODT_WR_MAP_CS5 = 0;
parameter DEF_CFG_ODT_WR_MAP_CS6 = 0;
parameter DEF_CFG_ODT_WR_MAP_CS7 = 0;
parameter DEF_CFG_ODT_WR_TURN_OFF = 0;
parameter DEF_CFG_ODT_WR_TURN_ON = 0;
parameter DEF_CFG_ONLY_SRANK_CMDS = 0;
parameter DEF_CFG_PARITY_RDIMM_DELAY = 0;
parameter DEF_CFG_PASR = 0;
parameter DEF_CFG_PASR_BANK = 0;
parameter DEF_CFG_PASR_SEG = 0;
parameter DEF_CFG_PER_DRAM_ADDR_EN = 0;
parameter DEF_CFG_PHYUPD_ACK_DELAY = 0;
parameter DEF_CFG_POST_TRIG_CYCS = 0;
parameter DEF_CFG_PRE_TRIG_CYCS = 0;
parameter DEF_CFG_QOFF = 0;
parameter DEF_CFG_QUAD_RANK = 0;
parameter DEF_CFG_RAS = 28;
parameter DEF_CFG_RC = 39;
parameter DEF_CFG_RCD = 12;
parameter DEF_CFG_RCD_STAB = 0;
parameter DEF_CFG_RD_PREAMB_TRN_MODE = 0;
parameter DEF_CFG_RD_PREAMBLE = 1;
parameter DEF_CFG_RDIMM_BSIDE_INVERT = 0;
parameter DEF_CFG_RDIMM_LAT = 0;
parameter DEF_CFG_READ_DBI = 0;
parameter DEF_CFG_READ_TO_READ = 2;
parameter DEF_CFG_READ_TO_READ_ODT = 2;
parameter DEF_CFG_READ_TO_WRITE = 2;
parameter DEF_CFG_READ_TO_WRITE_ODT = 2;
parameter DEF_CFG_REF_PER = 6240;
parameter DEF_CFG_REGDIMM = 0;
parameter DEF_CFG_RFC = 88;
parameter DEF_CFG_RFC1 = 280;
parameter DEF_CFG_RFC2 = 0;
parameter DEF_CFG_RFC4 = 0;
parameter DEF_CFG_RFC_DLR1 = 0;
parameter DEF_CFG_RFC_DLR2 = 0;
parameter DEF_CFG_RFC_DLR4 = 0;
parameter DEF_CFG_RL = 0;
parameter DEF_CFG_RMW_EN = 0;
parameter DEF_CFG_ROWADDR_MAP_0 = 0;
parameter DEF_CFG_ROWADDR_MAP_1 = 0;
parameter DEF_CFG_ROWADDR_MAP_2 = 0;
parameter DEF_CFG_ROWADDR_MAP_3 = 0;
parameter DEF_CFG_RP = 12;
parameter DEF_CFG_RRD = 5;
parameter DEF_CFG_RRD_DLR = 0;
parameter DEF_CFG_RRD_L = 5;
parameter DEF_CFG_RRD_S = 4;
parameter DEF_CFG_RTP = 6;
parameter DEF_CFG_RTT = 3;
parameter DEF_CFG_RTT_PARK = 0;
parameter DEF_CFG_RTT_WR = 0;
parameter DEF_CFG_SR_ABORT = 0;
parameter DEF_CFG_SRT = 0;
parameter DEF_CFG_STARTUP_DELAY = 160000;
parameter DEF_CFG_STARVE_TIMEOUT_P0 = 0;
parameter DEF_CFG_STARVE_TIMEOUT_P1 = 0;
parameter DEF_CFG_STARVE_TIMEOUT_P2 = 0;
parameter DEF_CFG_STARVE_TIMEOUT_P3 = 0;
parameter DEF_CFG_STARVE_TIMEOUT_P4 = 0;
parameter DEF_CFG_STARVE_TIMEOUT_P5 = 0;
parameter DEF_CFG_STARVE_TIMEOUT_P6 = 0;
parameter DEF_CFG_STARVE_TIMEOUT_P7 = 0;
parameter DEF_CFG_TDQS = 0;
parameter DEF_CFG_TEMP_CTRL_REF_MODE = 0;
parameter DEF_CFG_TEMP_CTRL_REF_RANGE = 0;
parameter DEF_CFG_TEMP_SENSOR_READOUT = 0;
parameter DEF_CFG_TRIG_MASK = 0;
parameter DEF_CFG_TRIG_MODE = 0;
parameter DEF_CFG_TWO_T = 0;
parameter DEF_CFG_TWO_T_SEL_CYCLE = 1;
parameter DEF_CFG_VREFDQ_TRN_ENABLE = 0;
parameter DEF_CFG_VREFDQ_TRN_RANGE = 0;
parameter DEF_CFG_VREFDQ_TRN_VALUE = 0;
parameter DEF_CFG_WL = 0;
parameter DEF_CFG_WR = 12;
parameter DEF_CFG_WR_CMD_LAT_CRC_DM = 0;
parameter DEF_CFG_WR_CRC_DM = 17;
parameter DEF_CFG_WR_PREAMBLE = 0;
parameter DEF_CFG_WRITE_CRC = 0;
parameter DEF_CFG_WRITE_DBI = 0;
parameter DEF_CFG_WRITE_TO_READ = 1;
parameter DEF_CFG_WRITE_TO_READ_ODT = 1;
parameter DEF_CFG_WRITE_TO_WRITE = 2;
parameter DEF_CFG_WRITE_TO_WRITE_ODT = 2;
parameter DEF_CFG_WTR = 6;
parameter DEF_CFG_WTR_L = 6;
parameter DEF_CFG_WTR_L_CRC_DM = 11;
parameter DEF_CFG_WTR_S = 2;
parameter DEF_CFG_WTR_S_CRC_DM = 7;
parameter DEF_CFG_XP = 0;
parameter DEF_CFG_XPR = 288;
parameter DEF_CFG_XS = 288;
parameter DEF_CFG_XSDLL = 0;
parameter DEF_CFG_XSR = 0;
parameter DEF_CFG_ZQ_CAL_L_DURATION = 512;
parameter DEF_CFG_ZQ_CAL_PER = 160000;
parameter DEF_CFG_ZQ_CAL_R_DURATION = 0;
parameter DEF_CFG_ZQ_CAL_S_DURATION = 128;
parameter DEF_CFG_ZQ_CAL_TYPE = 0;
parameter DEF_CFG_ZQINIT_CAL_DURATION = 1024;
parameter DEF_PHY_EYE_TRAIN_DELAY = 47;
parameter DEF_PHY_EYE_TRAIN_DELAY_SIM = 31;
parameter DEF_PHY_GATE_TRAIN_DELAY = 47;
parameter DEF_PHY_GATE_TRAIN_DELAY_SIM = 6;
parameter DEF_PHY_TRAIN_STEP_ENABLE = 24;
parameter DEF_PHY_TRAIN_STEP_ENABLE_SIM = 0;
parameter DEF_RDGATE_MIN_READS_THRESHOLD = 64;
parameter DEF_RDGATE_MIN_READS_THRESHOLD_SIM = 4;
parameter DEF_WRCAL_WRITE_COUNTER_VALUE = 255;
parameter DEF_WRCAL_WRITE_COUNTER_VALUE_SIM = 2;
parameter FAMILY = 26;
parameter FAST_TRAINING_SIMULTION = 1;
parameter SKIP_STARTUP_DELAY_SIMULATION = 1;
parameter SKIP_TRAINING_SIMULATION = 1;
