Fitter report for lane
Wed Jun 24 03:53:37 2020
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Wed Jun 24 03:53:37 2020      ;
; Quartus II 64-Bit Version       ; 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name                   ; lane                                       ;
; Top-level Entity Name           ; lane                                       ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEBA2F17C6                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 180 / 9,430 ( 2 % )                        ;
; Total registers                 ; 374                                        ;
; Total pins                      ; 63 / 128 ( 49 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 96,256 / 1,802,240 ( 5 % )                 ;
; Total DSP Blocks                ; 2 / 25 ( 8 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 4 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA2F17C6                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; enable_in[0] ; Incomplete set of assignments ;
; enable_in[1] ; Incomplete set of assignments ;
; enable_in[2] ; Incomplete set of assignments ;
; vs_out       ; Incomplete set of assignments ;
; hs_out       ; Incomplete set of assignments ;
; de_out       ; Incomplete set of assignments ;
; r_out[0]     ; Incomplete set of assignments ;
; r_out[1]     ; Incomplete set of assignments ;
; r_out[2]     ; Incomplete set of assignments ;
; r_out[3]     ; Incomplete set of assignments ;
; r_out[4]     ; Incomplete set of assignments ;
; r_out[5]     ; Incomplete set of assignments ;
; r_out[6]     ; Incomplete set of assignments ;
; r_out[7]     ; Incomplete set of assignments ;
; g_out[0]     ; Incomplete set of assignments ;
; g_out[1]     ; Incomplete set of assignments ;
; g_out[2]     ; Incomplete set of assignments ;
; g_out[3]     ; Incomplete set of assignments ;
; g_out[4]     ; Incomplete set of assignments ;
; g_out[5]     ; Incomplete set of assignments ;
; g_out[6]     ; Incomplete set of assignments ;
; g_out[7]     ; Incomplete set of assignments ;
; b_out[0]     ; Incomplete set of assignments ;
; b_out[1]     ; Incomplete set of assignments ;
; b_out[2]     ; Incomplete set of assignments ;
; b_out[3]     ; Incomplete set of assignments ;
; b_out[4]     ; Incomplete set of assignments ;
; b_out[5]     ; Incomplete set of assignments ;
; b_out[6]     ; Incomplete set of assignments ;
; b_out[7]     ; Incomplete set of assignments ;
; clk_o        ; Incomplete set of assignments ;
; led[0]       ; Incomplete set of assignments ;
; led[1]       ; Incomplete set of assignments ;
; led[2]       ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; vs_in        ; Incomplete set of assignments ;
; hs_in        ; Incomplete set of assignments ;
; de_in        ; Incomplete set of assignments ;
; r_in[0]      ; Incomplete set of assignments ;
; g_in[0]      ; Incomplete set of assignments ;
; b_in[0]      ; Incomplete set of assignments ;
; r_in[1]      ; Incomplete set of assignments ;
; g_in[1]      ; Incomplete set of assignments ;
; r_in[2]      ; Incomplete set of assignments ;
; g_in[2]      ; Incomplete set of assignments ;
; r_in[3]      ; Incomplete set of assignments ;
; g_in[3]      ; Incomplete set of assignments ;
; r_in[4]      ; Incomplete set of assignments ;
; g_in[4]      ; Incomplete set of assignments ;
; r_in[5]      ; Incomplete set of assignments ;
; g_in[5]      ; Incomplete set of assignments ;
; r_in[6]      ; Incomplete set of assignments ;
; g_in[6]      ; Incomplete set of assignments ;
; r_in[7]      ; Incomplete set of assignments ;
; g_in[7]      ; Incomplete set of assignments ;
; b_in[1]      ; Incomplete set of assignments ;
; b_in[2]      ; Incomplete set of assignments ;
; b_in[3]      ; Incomplete set of assignments ;
; b_in[4]      ; Incomplete set of assignments ;
; b_in[5]      ; Incomplete set of assignments ;
; b_in[6]      ; Incomplete set of assignments ;
; b_in[7]      ; Incomplete set of assignments ;
; reset_n      ; Incomplete set of assignments ;
+--------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                ;
+-------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------+------------------+-----------------------+
; Node                                            ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                               ; Destination Port ; Destination Port Name ;
+-------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                ;                  ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|Mult0~8     ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|Mult0~8     ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0] ; RESULTA          ;                       ;
; lane_sobel:sobel|tap_cb[3]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lane_sobel:sobel|tap_cb[3]~DUPLICATE           ;                  ;                       ;
; lane_sobel:sobel|tap_cb[4]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lane_sobel:sobel|tap_cb[4]~DUPLICATE           ;                  ;                       ;
; lane_sobel:sobel|tap_cb[6]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lane_sobel:sobel|tap_cb[6]~DUPLICATE           ;                  ;                       ;
; lane_sobel:sobel|tap_cb[7]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lane_sobel:sobel|tap_cb[7]~DUPLICATE           ;                  ;                       ;
; lane_sobel:sobel|tap_cb[8]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lane_sobel:sobel|tap_cb[8]~DUPLICATE           ;                  ;                       ;
; lane_sobel:sobel|tap_cb[9]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lane_sobel:sobel|tap_cb[9]~DUPLICATE           ;                  ;                       ;
; lane_sobel:sobel|tap_cc[3]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lane_sobel:sobel|tap_cc[3]~DUPLICATE           ;                  ;                       ;
; lane_sobel:sobel|tap_cc[8]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lane_sobel:sobel|tap_cc[8]~DUPLICATE           ;                  ;                       ;
; lane_sobel:sobel|tap_lt[0]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lane_sobel:sobel|tap_lt[0]~DUPLICATE           ;                  ;                       ;
; rgb_in[8]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rgb_in[8]~DUPLICATE                            ;                  ;                       ;
; rgb_in[12]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rgb_in[12]~DUPLICATE                           ;                  ;                       ;
; rgb_in[16]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rgb_in[16]~DUPLICATE                           ;                  ;                       ;
; rgb_in[17]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rgb_in[17]~DUPLICATE                           ;                  ;                       ;
; rgb_in[20]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rgb_in[20]~DUPLICATE                           ;                  ;                       ;
+-------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 811 ) ; 0.00 % ( 0 / 811 )         ; 0.00 % ( 0 / 811 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 811 ) ; 0.00 % ( 0 / 811 )         ; 0.00 % ( 0 / 811 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 811 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/icaro/git_repo/quaruts_projects/trabalho4/FPGA-Vision-master/FPGA-Design_Y/output_files/lane.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 180 / 9,430         ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 180                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 209 / 9,430         ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 87                  ;       ;
;         [b] ALMs used for LUT logic                         ; 29                  ;       ;
;         [c] ALMs used for registers                         ; 93                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 31 / 9,430          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 9,430           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                   ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                   ;       ;
;         [c] Due to LAB input limits                         ; 2                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; Low                 ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 26 / 943            ; 3 %   ;
;     -- Logic LABs                                           ; 26                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 232                 ;       ;
;     -- 7 input functions                                    ; 0                   ;       ;
;     -- 6 input functions                                    ; 15                  ;       ;
;     -- 5 input functions                                    ; 5                   ;       ;
;     -- 4 input functions                                    ; 3                   ;       ;
;     -- <=3 input functions                                  ; 209                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 95                  ;       ;
; Dedicated logic registers                                   ; 374                 ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 360 / 18,860        ; 2 %   ;
;         -- Secondary logic registers                        ; 14 / 18,860         ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 360                 ;       ;
;         -- Routing optimization registers                   ; 14                  ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 63 / 128            ; 49 %  ;
;     -- Clock pins                                           ; 2 / 5               ; 40 %  ;
;     -- Dedicated input pins                                 ; 0 / 11              ; 0 %   ;
;                                                             ;                     ;       ;
; Global signals                                              ; 1                   ;       ;
; M10K blocks                                                 ; 13 / 176            ; 7 %   ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 96,256 / 1,802,240  ; 5 %   ;
; Total block memory implementation bits                      ; 133,120 / 1,802,240 ; 7 %   ;
; Total DSP Blocks                                            ; 2 / 25              ; 8 %   ;
; Fractional PLLs                                             ; 0 / 4               ; 0 %   ;
; Global clocks                                               ; 1 / 16              ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68              ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68              ; 0 %   ;
; JTAGs                                                       ; 0 / 1               ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3               ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%        ;       ;
; Peak interconnect usage (total/H/V)                         ; 5% / 5% / 6%        ;       ;
; Maximum fan-out                                             ; 390                 ;       ;
; Highest non-global fan-out                                  ; 35                  ;       ;
; Total fan-out                                               ; 2044                ;       ;
; Average fan-out                                             ; 2.42                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 180 / 9430 ( 2 % )   ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 180                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 209 / 9430 ( 2 % )   ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 87                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 29                   ; 0                              ;
;         [c] ALMs used for registers                         ; 93                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 31 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 9430 ( < 1 % )   ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 2                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 26 / 943 ( 3 % )     ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 26                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 232                  ; 0                              ;
;     -- 7 input functions                                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 15                   ; 0                              ;
;     -- 5 input functions                                    ; 5                    ; 0                              ;
;     -- 4 input functions                                    ; 3                    ; 0                              ;
;     -- <=3 input functions                                  ; 209                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 95                   ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 360 / 18860 ( 2 % )  ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 14 / 18860 ( < 1 % ) ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 360                  ; 0                              ;
;         -- Routing optimization registers                   ; 14                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 63                   ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 96256                ; 0                              ;
; Total block memory implementation bits                      ; 133120               ; 0                              ;
; M10K block                                                  ; 13 / 176 ( 7 % )     ; 0 / 176 ( 0 % )                ;
; DSP block                                                   ; 2 / 25 ( 8 % )       ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )    ; 0 / 104 ( 0 % )                ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 0                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 0                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 2288                 ; 0                              ;
;     -- Registered Connections                               ; 857                  ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 32                   ; 0                              ;
;     -- Output Ports                                         ; 31                   ; 0                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; b_in[0]      ; P16   ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; b_in[1]      ; R16   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; b_in[2]      ; R15   ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; b_in[3]      ; T15   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; b_in[4]      ; P14   ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; b_in[5]      ; R14   ; 4A       ; 38           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; b_in[6]      ; T14   ; 4A       ; 38           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; b_in[7]      ; P13   ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; clk          ; P9    ; 3B       ; 29           ; 0            ; 0            ; 390                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; de_in        ; N11   ; 4A       ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; enable_in[0] ; G16   ; 5A       ; 54           ; 16           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; enable_in[1] ; H15   ; 5A       ; 54           ; 17           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; enable_in[2] ; J16   ; 5A       ; 54           ; 15           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; g_in[0]      ; T13   ; 3B       ; 25           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; g_in[1]      ; T12   ; 3B       ; 25           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; g_in[2]      ; P11   ; 4A       ; 38           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; g_in[3]      ; R10   ; 3B       ; 29           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; g_in[4]      ; T10   ; 3B       ; 29           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; g_in[5]      ; R9    ; 3B       ; 29           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; g_in[6]      ; P8    ; 3B       ; 23           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; g_in[7]      ; T8    ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; hs_in        ; M10   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; r_in[0]      ; P7    ; 3A       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; r_in[1]      ; R7    ; 3B       ; 23           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; r_in[2]      ; T7    ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; r_in[3]      ; R6    ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; r_in[4]      ; T5    ; 3B       ; 23           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; r_in[5]      ; T4    ; 3B       ; 23           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; r_in[6]      ; R4    ; 3A       ; 14           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; r_in[7]      ; P4    ; 3A       ; 10           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; reset_n      ; T2    ; 3A       ; 12           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; vs_in        ; L10   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; b_out[0] ; D14   ; 5B       ; 54           ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_out[1] ; C15   ; 5B       ; 54           ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_out[2] ; B15   ; 5B       ; 54           ; 20           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_out[3] ; A15   ; 7A       ; 38           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_out[4] ; A14   ; 7A       ; 38           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_out[5] ; A13   ; 7A       ; 36           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_out[6] ; B12   ; 7A       ; 34           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_out[7] ; A12   ; 7A       ; 36           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; clk_o    ; F15   ; 5B       ; 54           ; 21           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; de_out   ; D16   ; 5B       ; 54           ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_out[0] ; C11   ; 7A       ; 36           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_out[1] ; B11   ; 7A       ; 34           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_out[2] ; C10   ; 7A       ; 32           ; 45           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_out[3] ; B10   ; 7A       ; 32           ; 45           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_out[4] ; A10   ; 7A       ; 32           ; 45           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_out[5] ; C9    ; 7A       ; 32           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_out[6] ; A9    ; 8A       ; 22           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_out[7] ; B8    ; 8A       ; 20           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hs_out   ; E15   ; 5B       ; 54           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[0]   ; H13   ; 5B       ; 54           ; 20           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]   ; G15   ; 5A       ; 54           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]   ; J14   ; 5A       ; 54           ; 17           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_out[0] ; A8    ; 8A       ; 22           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_out[1] ; A7    ; 8A       ; 20           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_out[2] ; B7    ; 8A       ; 16           ; 45           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_out[3] ; B6    ; 8A       ; 16           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_out[4] ; C4    ; 8A       ; 16           ; 45           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_out[5] ; A3    ; 8A       ; 18           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_out[6] ; B3    ; 8A       ; 18           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_out[7] ; C3    ; 8A       ; 16           ; 45           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vs_out   ; E16   ; 5B       ; 54           ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 11 / 16 ( 69 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 262        ; 8A       ; r_out[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 257        ; 8A       ; r_out[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 252        ; 8A       ; r_out[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 254        ; 8A       ; g_out[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 250        ; 7A       ; g_out[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; b_out[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 240        ; 7A       ; b_out[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 238        ; 7A       ; b_out[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 236        ; 7A       ; b_out[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ; 260        ; 8A       ; r_out[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 265        ; 8A       ; r_out[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 263        ; 8A       ; r_out[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ; 255        ; 8A       ; g_out[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 248        ; 7A       ; g_out[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 246        ; 7A       ; g_out[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 244        ; 7A       ; b_out[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B15      ; 179        ; 5B       ; b_out[2]                        ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; B16      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ; 264        ; 8A       ; r_out[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C4       ; 266        ; 8A       ; r_out[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C5       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; C6       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 249        ; 7A       ; g_out[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 247        ; 7A       ; g_out[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ; 241        ; 7A       ; g_out[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C14      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 181        ; 5B       ; b_out[1]                        ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C16      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D13      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D14      ; 183        ; 5B       ; b_out[0]                        ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D15      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ; 173        ; 5B       ; de_out                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E1       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E9       ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E15      ; 185        ; 5B       ; hs_out                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E16      ; 171        ; 5B       ; vs_out                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F3       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F4       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F6       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; F10      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F13      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F15      ; 184        ; 5B       ; clk_o                           ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G12      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G13      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G14      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 162        ; 5A       ; led[1]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G16      ; 164        ; 5A       ; enable_in[0]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H1       ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H2       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H3       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H4       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H5       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 178        ; 5B       ; led[0]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H14      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ; 168        ; 5A       ; enable_in[1]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H16      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J2       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J3       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J4       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J12      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J13      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 166        ; 5A       ; led[2]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J15      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J16      ; 160        ; 5A       ; enable_in[2]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K1       ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; K2       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K4       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K5       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K15      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K16      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; L3       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; L4       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L6       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L9       ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ; 112        ; 4A       ; vs_in                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L14      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L16      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M1       ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; M2       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; M3       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; M6       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M10      ; 110        ; 4A       ; hs_in                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M11      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; M16      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; N1       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N4       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N5       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N11      ; 120        ; 4A       ; de_in                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N12      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N14      ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N15      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N16      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P2       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P3       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P4       ; 60         ; 3A       ; r_in[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; P7       ; 72         ; 3A       ; r_in[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 93         ; 3B       ; g_in[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 104        ; 3B       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ; 118        ; 4A       ; g_in[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ; 116        ; 4A       ; b_in[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P14      ; 114        ; 4A       ; b_in[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P16      ; 108        ; 4A       ; b_in[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R1       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R2       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R3       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ; 73         ; 3A       ; r_in[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R5       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R6       ; 70         ; 3A       ; r_in[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 91         ; 3B       ; r_in[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 102        ; 3B       ; g_in[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 105        ; 3B       ; g_in[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 121        ; 4A       ; b_in[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R15      ; 106        ; 4A       ; b_in[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R16      ; 109        ; 4A       ; b_in[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 67         ; 3A       ; reset_n                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T3       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T4       ; 92         ; 3B       ; r_in[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T5       ; 90         ; 3B       ; r_in[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 95         ; 3B       ; r_in[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 97         ; 3B       ; g_in[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ; 103        ; 3B       ; g_in[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 99         ; 3B       ; g_in[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 101        ; 3B       ; g_in[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 119        ; 4A       ; b_in[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 107        ; 4A       ; b_in[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                              ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------+--------------+
; |lane                                        ; 179.5 (17.3)         ; 209.0 (26.3)                     ; 31.0 (9.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 232 (10)            ; 374 (60)                  ; 0 (0)         ; 96256             ; 13    ; 2          ; 63   ; 0            ; |lane                                                                                                            ; work         ;
;    |lane_sobel:sobel|                        ; 156.1 (52.2)         ; 172.4 (57.2)                     ; 17.9 (5.7)                                        ; 1.5 (0.7)                        ; 0.0 (0.0)            ; 222 (66)            ; 293 (111)                 ; 0 (0)         ; 96256             ; 13    ; 2          ; 0    ; 0            ; |lane|lane_sobel:sobel                                                                                           ; work         ;
;       |lane_g_matrix:g_x|                    ; 26.0 (26.0)          ; 26.7 (26.7)                      ; 1.4 (1.4)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 60 (60)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_g_matrix:g_x                                                                         ; work         ;
;       |lane_g_matrix:g_y|                    ; 24.4 (24.4)          ; 26.8 (26.8)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_g_matrix:g_y                                                                         ; work         ;
;       |lane_g_root_IP:square_root|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_g_root_IP:square_root                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_f024:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated ; work         ;
;       |lane_linemem:mem_0|                   ; 35.0 (35.0)          ; 39.1 (39.1)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 69 (69)                   ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_linemem:mem_0                                                                        ; work         ;
;          |altsyncram:ram_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0                                                   ; work         ;
;             |altsyncram_0cn1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated                    ; work         ;
;       |lane_linemem:mem_1|                   ; 18.4 (18.4)          ; 22.7 (22.7)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 47 (47)                   ; 0 (0)         ; 15360             ; 2     ; 0          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_linemem:mem_1                                                                        ; work         ;
;          |altsyncram:ram_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15360             ; 2     ; 0          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0                                                   ; work         ;
;             |altsyncram_0cn1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15360             ; 2     ; 0          ; 0    ; 0            ; |lane|lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated                    ; work         ;
;    |lane_sync:control|                       ; 6.2 (6.2)            ; 10.3 (10.3)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lane|lane_sync:control                                                                                          ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; enable_in[0] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; enable_in[1] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; enable_in[2] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; vs_out       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hs_out       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; de_out       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_out[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_out[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_out[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_out[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_out[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_out[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_out[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_out[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_out[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_out[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_out[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_out[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_out[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_out[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_out[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_out[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_out[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_out[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_out[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_out[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_out[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_out[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_out[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_out[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_o        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; vs_in        ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hs_in        ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; de_in        ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in[0]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; g_in[0]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; b_in[0]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in[1]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; g_in[1]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in[2]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; g_in[2]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in[3]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; g_in[3]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in[4]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; g_in[4]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in[5]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; g_in[5]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in[6]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; g_in[6]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in[7]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; g_in[7]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; b_in[1]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; b_in[2]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; b_in[3]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; b_in[4]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; b_in[5]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; b_in[6]      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; b_in[7]      ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_n      ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                           ;
+----------------------------+-------------------+---------+
; Source Pin / Fanout        ; Pad To Core Index ; Setting ;
+----------------------------+-------------------+---------+
; enable_in[0]               ;                   ;         ;
; enable_in[1]               ;                   ;         ;
; enable_in[2]               ;                   ;         ;
; clk                        ;                   ;         ;
; vs_in                      ;                   ;         ;
;      - vs_0                ; 1                 ; 7       ;
; hs_in                      ;                   ;         ;
;      - hs_0                ; 0                 ; 7       ;
; de_in                      ;                   ;         ;
;      - de_0                ; 1                 ; 7       ;
; r_in[0]                    ;                   ;         ;
;      - rgb_in[16]~feeder   ; 1                 ; 7       ;
; g_in[0]                    ;                   ;         ;
;      - rgb_in[8]           ; 1                 ; 7       ;
;      - rgb_in[8]~DUPLICATE ; 1                 ; 7       ;
; b_in[0]                    ;                   ;         ;
;      - rgb_in[0]~feeder    ; 0                 ; 7       ;
; r_in[1]                    ;                   ;         ;
;      - rgb_in[17]~feeder   ; 1                 ; 7       ;
; g_in[1]                    ;                   ;         ;
;      - rgb_in[9]~feeder    ; 0                 ; 7       ;
; r_in[2]                    ;                   ;         ;
;      - rgb_in[18]~feeder   ; 1                 ; 7       ;
; g_in[2]                    ;                   ;         ;
;      - rgb_in[10]~feeder   ; 1                 ; 7       ;
; r_in[3]                    ;                   ;         ;
;      - rgb_in[19]~feeder   ; 1                 ; 7       ;
; g_in[3]                    ;                   ;         ;
;      - rgb_in[11]~feeder   ; 0                 ; 7       ;
; r_in[4]                    ;                   ;         ;
;      - rgb_in[20]~feeder   ; 1                 ; 7       ;
; g_in[4]                    ;                   ;         ;
;      - rgb_in[12]~feeder   ; 1                 ; 7       ;
; r_in[5]                    ;                   ;         ;
;      - rgb_in[21]~feeder   ; 0                 ; 7       ;
; g_in[5]                    ;                   ;         ;
;      - rgb_in[13]~feeder   ; 0                 ; 7       ;
; r_in[6]                    ;                   ;         ;
;      - rgb_in[22]~feeder   ; 0                 ; 7       ;
; g_in[6]                    ;                   ;         ;
;      - rgb_in[14]          ; 1                 ; 7       ;
; r_in[7]                    ;                   ;         ;
;      - rgb_in[23]          ; 0                 ; 7       ;
; g_in[7]                    ;                   ;         ;
;      - rgb_in[15]~feeder   ; 0                 ; 7       ;
; b_in[1]                    ;                   ;         ;
;      - rgb_in[1]           ; 0                 ; 7       ;
; b_in[2]                    ;                   ;         ;
;      - rgb_in[2]           ; 0                 ; 7       ;
; b_in[3]                    ;                   ;         ;
;      - rgb_in[3]           ; 0                 ; 7       ;
; b_in[4]                    ;                   ;         ;
;      - rgb_in[4]           ; 1                 ; 7       ;
; b_in[5]                    ;                   ;         ;
;      - rgb_in[5]           ; 0                 ; 7       ;
; b_in[6]                    ;                   ;         ;
;      - rgb_in[6]           ; 1                 ; 7       ;
; b_in[7]                    ;                   ;         ;
;      - rgb_in[7]           ; 0                 ; 7       ;
; reset_n                    ;                   ;         ;
;      - reset~0             ; 1                 ; 7       ;
+----------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+-----------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                 ; PIN_P9              ; 390     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; de_0                                                ; FF_X32_Y36_N2       ; 35      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; lane_sobel:sobel|lane_linemem:mem_0|ram~4           ; LABCELL_X31_Y37_N57 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~12   ; LABCELL_X31_Y36_N54 ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[6]~0 ; LABCELL_X31_Y36_N39 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lane_sobel:sobel|lane_linemem:mem_1|ram~4           ; LABCELL_X29_Y38_N6  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; reset                                               ; FF_X31_Y36_N44      ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_P9   ; 390     ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------+---------+
; de_0                                                                                                              ; 35      ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~12                                                                 ; 31      ;
; reset                                                                                                             ; 23      ;
; lane_sobel:sobel|LessThan0~0                                                                                      ; 13      ;
; lane_sobel:sobel|lane_linemem:mem_0|ram~4                                                                         ; 12      ;
; lane_sobel:sobel|lane_linemem:mem_1|ram~4                                                                         ; 12      ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[1]                                                                 ; 12      ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[7]                                                                 ; 12      ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[6]~0                                                               ; 11      ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~2                                                                  ; 10      ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~1                                                                  ; 10      ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[14]                                                                        ; 9       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[14]                                                                        ; 9       ;
; lane_sync:control|de_delay[7]                                                                                     ; 9       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~0                                                                  ; 8       ;
; lane_sobel:sobel|g2_limit[12]                                                                                     ; 8       ;
; lane_sobel:sobel|g2_limit[11]                                                                                     ; 8       ;
; lane_sobel:sobel|g2_limit[10]                                                                                     ; 8       ;
; lane_sobel:sobel|g2_limit[9]                                                                                      ; 8       ;
; lane_sobel:sobel|g2_limit[8]                                                                                      ; 8       ;
; lane_sobel:sobel|g2_limit[7]                                                                                      ; 8       ;
; lane_sobel:sobel|g2_limit[6]                                                                                      ; 8       ;
; lane_sobel:sobel|g2_limit[5]                                                                                      ; 8       ;
; lane_sobel:sobel|g2_limit[4]                                                                                      ; 8       ;
; lane_sobel:sobel|g2_limit[3]                                                                                      ; 8       ;
; lane_sobel:sobel|g2_limit[2]                                                                                      ; 8       ;
; lane_sobel:sobel|g2_limit[1]                                                                                      ; 8       ;
; lane_sobel:sobel|g2_limit[0]                                                                                      ; 8       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[10]                                                                ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[9]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[8]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[7]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[6]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[5]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[4]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[3]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[2]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[1]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[0]                                                                 ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[8]                                                                   ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[3]                                                                   ; 7       ;
; lane_sobel:sobel|Add1~37                                                                                          ; 7       ;
; lane_sobel:sobel|Add1~33                                                                                          ; 7       ;
; lane_sobel:sobel|Add1~29                                                                                          ; 7       ;
; lane_sobel:sobel|Add1~25                                                                                          ; 7       ;
; lane_sobel:sobel|Add1~17                                                                                          ; 7       ;
; lane_sobel:sobel|Add1~13                                                                                          ; 7       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[11]                                                                  ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[10]                                                                  ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[9]                                                                   ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[7]                                                                   ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[6]                                                                   ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[5]                                                                   ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[4]                                                                   ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[2]                                                                   ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[1]                                                                   ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[0]                                                                   ; 6       ;
; lane_sobel:sobel|Add1~45                                                                                          ; 6       ;
; lane_sobel:sobel|Add1~41                                                                                          ; 6       ;
; lane_sobel:sobel|Add1~21                                                                                          ; 6       ;
; lane_sobel:sobel|Add1~9                                                                                           ; 6       ;
; lane_sobel:sobel|Add1~5                                                                                           ; 6       ;
; lane_sobel:sobel|Add1~1                                                                                           ; 6       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~13                                                                 ; 5       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~11                                                                 ; 5       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~10                                                                 ; 5       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~9                                                                  ; 5       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~8                                                                  ; 5       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~7                                                                  ; 5       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~6                                                                  ; 5       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~5                                                                  ; 5       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~4                                                                  ; 5       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address~3                                                                  ; 5       ;
; lane_sobel:sobel|tap_ct[0]                                                                                        ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~41                                                                       ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~37                                                                       ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~33                                                                       ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~29                                                                       ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~25                                                                       ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~21                                                                       ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~17                                                                       ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~13                                                                       ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~9                                                                        ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~5                                                                        ; 4       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[0]                                                                 ; 3       ;
; lane_sobel:sobel|tap_ct[11]                                                                                       ; 3       ;
; lane_sobel:sobel|tap_ct[10]                                                                                       ; 3       ;
; lane_sobel:sobel|tap_ct[9]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_ct[8]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_ct[7]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_ct[6]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_ct[5]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_ct[4]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_ct[3]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_ct[2]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_ct[1]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_cb[11]                                                                                       ; 3       ;
; lane_sobel:sobel|tap_cb[10]                                                                                       ; 3       ;
; lane_sobel:sobel|tap_cb[5]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_cb[2]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_cb[1]                                                                                        ; 3       ;
; lane_sobel:sobel|tap_cb[0]                                                                                        ; 3       ;
; r_out~7                                                                                                           ; 3       ;
; r_out~6                                                                                                           ; 3       ;
; r_out~5                                                                                                           ; 3       ;
; r_out~4                                                                                                           ; 3       ;
; r_out~3                                                                                                           ; 3       ;
; r_out~2                                                                                                           ; 3       ;
; r_out~1                                                                                                           ; 3       ;
; r_out~0                                                                                                           ; 3       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[2]                                                                 ; 3       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[3]                                                                 ; 3       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[4]                                                                 ; 3       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[5]                                                                 ; 3       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[6]                                                                 ; 3       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[8]                                                                 ; 3       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[9]                                                                 ; 3       ;
; lane_sobel:sobel|lane_linemem:mem_0|rd_address[10]                                                                ; 3       ;
; lane_sobel:sobel|tap_cb[9]~DUPLICATE                                                                              ; 2       ;
; lane_sobel:sobel|tap_cb[8]~DUPLICATE                                                                              ; 2       ;
; lane_sobel:sobel|tap_cb[7]~DUPLICATE                                                                              ; 2       ;
; lane_sobel:sobel|tap_cb[6]~DUPLICATE                                                                              ; 2       ;
; lane_sobel:sobel|tap_cb[4]~DUPLICATE                                                                              ; 2       ;
; lane_sobel:sobel|tap_cb[3]~DUPLICATE                                                                              ; 2       ;
; g_in[4]~input                                                                                                     ; 2       ;
; r_in[4]~input                                                                                                     ; 2       ;
; r_in[1]~input                                                                                                     ; 2       ;
; g_in[0]~input                                                                                                     ; 2       ;
; r_in[0]~input                                                                                                     ; 2       ;
; lane_sobel:sobel|tap_cc[11]                                                                                       ; 2       ;
; lane_sobel:sobel|tap_cc[10]                                                                                       ; 2       ;
; lane_sobel:sobel|tap_cc[9]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_cc[7]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_cc[6]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_cc[5]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_cc[4]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_cc[2]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_cc[1]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_cc[0]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lt[11]                                                                                       ; 2       ;
; lane_sobel:sobel|tap_lt[10]                                                                                       ; 2       ;
; lane_sobel:sobel|tap_lt[9]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lt[8]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lt[7]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lt[6]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lt[5]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lt[4]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lt[3]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lt[2]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lt[1]                                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[11]                                                                    ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[10]                                                                    ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[9]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[8]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[7]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[6]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[5]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[4]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[3]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[2]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[1]                                                                     ; 2       ;
; rgb_in[15]                                                                                                        ; 2       ;
; rgb_in[23]                                                                                                        ; 2       ;
; rgb_in[14]                                                                                                        ; 2       ;
; rgb_in[22]                                                                                                        ; 2       ;
; rgb_in[13]                                                                                                        ; 2       ;
; rgb_in[21]                                                                                                        ; 2       ;
; rgb_in[11]                                                                                                        ; 2       ;
; rgb_in[19]                                                                                                        ; 2       ;
; rgb_in[10]                                                                                                        ; 2       ;
; rgb_in[18]                                                                                                        ; 2       ;
; rgb_in[9]                                                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_p1a[0]                                                                     ; 2       ;
; lane_sobel:sobel|tap_lb[11]                                                                                       ; 2       ;
; lane_sobel:sobel|tap_lb[10]                                                                                       ; 2       ;
; lane_sobel:sobel|tap_lb[9]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lb[8]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lb[7]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lb[6]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lb[5]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lb[4]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lb[3]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lb[2]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lb[1]                                                                                        ; 2       ;
; lane_sobel:sobel|tap_lb[0]                                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[11]                                                                    ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[10]                                                                    ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[9]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[8]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[7]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[6]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[5]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[4]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[3]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[2]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[1]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|lum_m1a[0]                                                                     ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[13]                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[12]                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[11]                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[10]                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[9]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[8]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[7]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[6]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[5]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[4]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[3]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[2]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[1]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[0]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[13]                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[12]                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[11]                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[10]                                                                        ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[9]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[8]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[7]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[6]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[5]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[4]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[3]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[2]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[1]                                                                         ; 2       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[0]                                                                         ; 2       ;
; lane_sobel:sobel|tap_cc[8]~DUPLICATE                                                                              ; 1       ;
; lane_sobel:sobel|tap_cc[3]~DUPLICATE                                                                              ; 1       ;
; lane_sobel:sobel|tap_lt[0]~DUPLICATE                                                                              ; 1       ;
; rgb_in[12]~DUPLICATE                                                                                              ; 1       ;
; rgb_in[20]~DUPLICATE                                                                                              ; 1       ;
; rgb_in[17]~DUPLICATE                                                                                              ; 1       ;
; rgb_in[8]~DUPLICATE                                                                                               ; 1       ;
; rgb_in[16]~DUPLICATE                                                                                              ; 1       ;
; reset_n~input                                                                                                     ; 1       ;
; b_in[7]~input                                                                                                     ; 1       ;
; b_in[6]~input                                                                                                     ; 1       ;
; b_in[5]~input                                                                                                     ; 1       ;
; b_in[4]~input                                                                                                     ; 1       ;
; b_in[3]~input                                                                                                     ; 1       ;
; b_in[2]~input                                                                                                     ; 1       ;
; b_in[1]~input                                                                                                     ; 1       ;
; g_in[7]~input                                                                                                     ; 1       ;
; r_in[7]~input                                                                                                     ; 1       ;
; g_in[6]~input                                                                                                     ; 1       ;
; r_in[6]~input                                                                                                     ; 1       ;
; g_in[5]~input                                                                                                     ; 1       ;
; r_in[5]~input                                                                                                     ; 1       ;
; g_in[3]~input                                                                                                     ; 1       ;
; r_in[3]~input                                                                                                     ; 1       ;
; g_in[2]~input                                                                                                     ; 1       ;
; r_in[2]~input                                                                                                     ; 1       ;
; g_in[1]~input                                                                                                     ; 1       ;
; b_in[0]~input                                                                                                     ; 1       ;
; de_in~input                                                                                                       ; 1       ;
; hs_in~input                                                                                                       ; 1       ;
; vs_in~input                                                                                                       ; 1       ;
; reset~0                                                                                                           ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[14]~1                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|sum[0]~0                                                                       ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[14]~1                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|sum[0]~0                                                                       ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[34]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[33]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[32]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[31]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[30]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[29]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[28]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[27]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[26]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[25]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[24]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[21]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[19]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[17]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[15]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[13]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[11]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram~1                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[7]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[5]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram~0                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[3]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[2]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[1]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[0]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[9]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[23]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[34]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[33]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[32]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[31]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[30]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[29]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[28]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[27]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[26]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[25]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[24]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[21]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[19]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[17]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[15]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[13]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[11]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram~1                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[7]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[5]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram~0                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[3]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[2]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[1]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[0]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[9]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[23]                                                          ; 1       ;
; lane_sobel:sobel|tap_cc[8]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_cc[3]                                                                                        ; 1       ;
; rgb_in[7]                                                                                                         ; 1       ;
; rgb_in[6]                                                                                                         ; 1       ;
; rgb_in[5]                                                                                                         ; 1       ;
; rgb_in[4]                                                                                                         ; 1       ;
; rgb_in[3]                                                                                                         ; 1       ;
; rgb_in[2]                                                                                                         ; 1       ;
; rgb_in[1]                                                                                                         ; 1       ;
; lane_sobel:sobel|tap_lc[11]                                                                                       ; 1       ;
; lane_sobel:sobel|tap_lc[10]                                                                                       ; 1       ;
; lane_sobel:sobel|tap_lc[9]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lc[8]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lc[7]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lc[6]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lc[5]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lc[4]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lc[3]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lc[2]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lc[1]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lc[0]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_lt[0]                                                                                        ; 1       ;
; rgb_in[12]                                                                                                        ; 1       ;
; rgb_in[20]                                                                                                        ; 1       ;
; rgb_in[17]                                                                                                        ; 1       ;
; rgb_in[0]                                                                                                         ; 1       ;
; rgb_in[8]                                                                                                         ; 1       ;
; rgb_in[16]                                                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[11]                                                                     ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[10]                                                                     ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[9]                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[8]                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[7]                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[6]                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[5]                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[4]                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[3]                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[2]                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[1]                                                                      ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|lum_m2[0]                                                                      ; 1       ;
; lane_sobel:sobel|tap_cb[9]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_cb[8]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_cb[7]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_cb[6]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_cb[4]                                                                                        ; 1       ;
; lane_sobel:sobel|tap_cb[3]                                                                                        ; 1       ;
; hs_0                                                                                                              ; 1       ;
; vs_0                                                                                                              ; 1       ;
; lane_sync:control|de_delay[1]                                                                                     ; 1       ;
; lane_sync:control|hs_delay[1]                                                                                     ; 1       ;
; lane_sync:control|vs_delay[1]                                                                                     ; 1       ;
; lane_sync:control|de_delay[2]                                                                                     ; 1       ;
; lane_sync:control|hs_delay[2]                                                                                     ; 1       ;
; lane_sync:control|vs_delay[2]                                                                                     ; 1       ;
; lane_sync:control|de_delay[3]                                                                                     ; 1       ;
; lane_sync:control|hs_delay[3]                                                                                     ; 1       ;
; lane_sync:control|vs_delay[3]                                                                                     ; 1       ;
; lane_sync:control|de_delay[4]                                                                                     ; 1       ;
; lane_sync:control|hs_delay[4]                                                                                     ; 1       ;
; lane_sync:control|vs_delay[4]                                                                                     ; 1       ;
; lane_sobel:sobel|g2_limit~12                                                                                      ; 1       ;
; lane_sobel:sobel|g_sum_2[12]                                                                                      ; 1       ;
; lane_sobel:sobel|g2_limit~11                                                                                      ; 1       ;
; lane_sobel:sobel|g_sum_2[11]                                                                                      ; 1       ;
; lane_sobel:sobel|g2_limit~10                                                                                      ; 1       ;
; lane_sobel:sobel|g_sum_2[10]                                                                                      ; 1       ;
; lane_sobel:sobel|g2_limit~9                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[9]                                                                                       ; 1       ;
; lane_sobel:sobel|g2_limit~8                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[8]                                                                                       ; 1       ;
; lane_sobel:sobel|g2_limit~7                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[7]                                                                                       ; 1       ;
; lane_sobel:sobel|g2_limit~6                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[6]                                                                                       ; 1       ;
; lane_sobel:sobel|g2_limit~5                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[5]                                                                                       ; 1       ;
; lane_sobel:sobel|g2_limit~4                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[4]                                                                                       ; 1       ;
; lane_sobel:sobel|g2_limit~3                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[3]                                                                                       ; 1       ;
; lane_sobel:sobel|g2_limit~2                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[2]                                                                                       ; 1       ;
; lane_sobel:sobel|g2_limit~1                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[1]                                                                                       ; 1       ;
; lane_sobel:sobel|g2_limit~0                                                                                       ; 1       ;
; lane_sobel:sobel|g_sum_2[16]                                                                                      ; 1       ;
; lane_sobel:sobel|g_sum_2[15]                                                                                      ; 1       ;
; lane_sobel:sobel|g_sum_2[14]                                                                                      ; 1       ;
; lane_sobel:sobel|g_sum_2[13]                                                                                      ; 1       ;
; lane_sobel:sobel|g_sum_2[0]                                                                                       ; 1       ;
; lane_sync:control|de_delay[5]                                                                                     ; 1       ;
; lane_sync:control|hs_delay[5]                                                                                     ; 1       ;
; lane_sync:control|vs_delay[5]                                                                                     ; 1       ;
; lane_sync:control|de_delay[6]                                                                                     ; 1       ;
; lane_sync:control|hs_delay[6]                                                                                     ; 1       ;
; lane_sync:control|vs_delay[6]                                                                                     ; 1       ;
; lane_sync:control|hs_delay[7]                                                                                     ; 1       ;
; lane_sync:control|vs_delay[7]                                                                                     ; 1       ;
; b_out[7]~reg0                                                                                                     ; 1       ;
; b_out[6]~reg0                                                                                                     ; 1       ;
; b_out[5]~reg0                                                                                                     ; 1       ;
; b_out[4]~reg0                                                                                                     ; 1       ;
; b_out[3]~reg0                                                                                                     ; 1       ;
; b_out[2]~reg0                                                                                                     ; 1       ;
; b_out[1]~reg0                                                                                                     ; 1       ;
; b_out[0]~reg0                                                                                                     ; 1       ;
; g_out[7]~reg0                                                                                                     ; 1       ;
; g_out[6]~reg0                                                                                                     ; 1       ;
; g_out[5]~reg0                                                                                                     ; 1       ;
; g_out[4]~reg0                                                                                                     ; 1       ;
; g_out[3]~reg0                                                                                                     ; 1       ;
; g_out[2]~reg0                                                                                                     ; 1       ;
; g_out[1]~reg0                                                                                                     ; 1       ;
; g_out[0]~reg0                                                                                                     ; 1       ;
; r_out[7]~reg0                                                                                                     ; 1       ;
; r_out[6]~reg0                                                                                                     ; 1       ;
; r_out[5]~reg0                                                                                                     ; 1       ;
; r_out[4]~reg0                                                                                                     ; 1       ;
; r_out[3]~reg0                                                                                                     ; 1       ;
; r_out[2]~reg0                                                                                                     ; 1       ;
; r_out[1]~reg0                                                                                                     ; 1       ;
; r_out[0]~reg0                                                                                                     ; 1       ;
; de_out~reg0                                                                                                       ; 1       ;
; hs_out~reg0                                                                                                       ; 1       ;
; vs_out~reg0                                                                                                       ; 1       ;
; lane_sobel:sobel|Add4~118                                                                                         ; 1       ;
; lane_sobel:sobel|Add4~114                                                                                         ; 1       ;
; lane_sobel:sobel|Add4~110                                                                                         ; 1       ;
; lane_sobel:sobel|Add4~106                                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10             ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a11             ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a8              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a4              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a5              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a6              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a7              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a3              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[22]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[20]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[18]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[16]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[14]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[12]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[8]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[6]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[4]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|ram_rtl_0_bypass[10]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a1              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a2              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10             ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a11             ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a0              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a6              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a7              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a8              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a5              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~38                                                                       ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~34                                                                       ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~30                                                                       ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~26                                                                       ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~22                                                                       ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~18                                                                       ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~14                                                                       ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~10                                                                       ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~6                                                                        ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~2                                                                        ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_0|Add0~1                                                                        ; 1       ;
; lane_sobel:sobel|Add4~102                                                                                         ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[11]                                                                  ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[10]                                                                  ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[9]                                                                   ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[8]                                                                   ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[7]                                                                   ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[6]                                                                   ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[5]                                                                   ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[4]                                                                   ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[3]                                                                   ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[2]                                                                   ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[1]                                                                   ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[22]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[20]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[18]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[16]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[14]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[12]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[8]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[6]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[4]                                                           ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|ram_rtl_0_bypass[10]                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a1              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a2              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a3              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a4              ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a0              ; 1       ;
; lane_sobel:sobel|Add4~98                                                                                          ; 1       ;
; lane_sobel:sobel|lane_linemem:mem_1|data_out[0]                                                                   ; 1       ;
; lane_sobel:sobel|Add4~94                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~53                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~51                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~50                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~49                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~47                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~46                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~45                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~43                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~42                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~41                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~39                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~38                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~37                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~35                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~34                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~33                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~31                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~30                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~29                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~27                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~26                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~25                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~23                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~22                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~21                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~19                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~18                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~17                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~15                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~14                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~13                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~11                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~10                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~9                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~7                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~6                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~5                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~53                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~51                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~50                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~49                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~47                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~46                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~45                                                                        ; 1       ;
; lane_sobel:sobel|Add1~85                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~43                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~42                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~41                                                                        ; 1       ;
; lane_sobel:sobel|Add1~83                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~82                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~81                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~39                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~38                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~37                                                                        ; 1       ;
; lane_sobel:sobel|Add1~79                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~78                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~77                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~35                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~34                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~33                                                                        ; 1       ;
; lane_sobel:sobel|Add1~75                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~74                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~73                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~31                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~30                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~29                                                                        ; 1       ;
; lane_sobel:sobel|Add1~71                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~70                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~69                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~27                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~26                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~25                                                                        ; 1       ;
; lane_sobel:sobel|Add1~67                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~66                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~65                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~23                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~22                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~21                                                                        ; 1       ;
; lane_sobel:sobel|Add1~63                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~62                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~61                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~19                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~18                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~17                                                                        ; 1       ;
; lane_sobel:sobel|Add1~59                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~58                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~57                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~15                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~14                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~13                                                                        ; 1       ;
; lane_sobel:sobel|Add1~55                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~54                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~53                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~11                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~10                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~9                                                                         ; 1       ;
; lane_sobel:sobel|Add1~51                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~50                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~49                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~7                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~6                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~5                                                                         ; 1       ;
; lane_sobel:sobel|Add4~90                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~57                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~55                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~54                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~53                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~51                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~50                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~49                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~47                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~46                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~45                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~43                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~42                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~41                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~39                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~38                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~37                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~35                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~34                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~33                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~31                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~30                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~29                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~27                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~26                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~25                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~23                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~22                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~21                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~19                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~18                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~17                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~15                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~14                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~13                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~11                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~10                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~9                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~7                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~6                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~5                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add0~1                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~57                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~55                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~54                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~53                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~51                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~50                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~49                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~47                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~46                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~45                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~43                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~42                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~41                                                                        ; 1       ;
; lane_sobel:sobel|Add1~43                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~42                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~39                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~38                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~37                                                                        ; 1       ;
; lane_sobel:sobel|Add1~39                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~38                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~35                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~34                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~33                                                                        ; 1       ;
; lane_sobel:sobel|Add1~35                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~34                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~31                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~30                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~29                                                                        ; 1       ;
; lane_sobel:sobel|Add1~31                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~30                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~27                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~26                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~25                                                                        ; 1       ;
; lane_sobel:sobel|Add1~27                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~26                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~23                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~22                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~21                                                                        ; 1       ;
; lane_sobel:sobel|Add1~23                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~22                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~19                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~18                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~17                                                                        ; 1       ;
; lane_sobel:sobel|Add1~19                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~18                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~15                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~14                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~13                                                                        ; 1       ;
; lane_sobel:sobel|Add1~15                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~14                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~11                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~10                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~9                                                                         ; 1       ;
; lane_sobel:sobel|Add1~11                                                                                          ; 1       ;
; lane_sobel:sobel|Add1~10                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~7                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~6                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~5                                                                         ; 1       ;
; lane_sobel:sobel|Add1~7                                                                                           ; 1       ;
; lane_sobel:sobel|Add1~6                                                                                           ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add0~1                                                                         ; 1       ;
; lane_sobel:sobel|Add1~3                                                                                           ; 1       ;
; lane_sobel:sobel|Add1~2                                                                                           ; 1       ;
; lane_sobel:sobel|Add4~86                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~53                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~51                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~50                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~49                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~47                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~46                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~45                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~43                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~42                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~41                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~39                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~38                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~37                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~35                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~34                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~33                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~31                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~30                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~29                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~27                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~26                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~25                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~23                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~22                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~21                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~19                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~18                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~17                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~15                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~14                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~13                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~11                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~10                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~9                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~7                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~6                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~5                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add3~1                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add2~1                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~53                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~51                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~50                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~49                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~47                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~46                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~45                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~43                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~42                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~41                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~39                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~38                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~37                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~35                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~34                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~33                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~31                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~30                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~29                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~27                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~26                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~25                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~23                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~22                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~21                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~19                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~18                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~17                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~15                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~14                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~13                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~11                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~10                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~9                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~7                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~6                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~5                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add3~1                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add2~1                                                                         ; 1       ;
; lane_sobel:sobel|Add4~82                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~57                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~55                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~54                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~53                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~51                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~50                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~49                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~47                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~46                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~45                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~43                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~42                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~41                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~39                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~38                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~37                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~35                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~34                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~33                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~31                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~30                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~29                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~27                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~26                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~25                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~23                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~22                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~21                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~19                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~18                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~17                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~15                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~14                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~13                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~11                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~10                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~9                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~7                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~6                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~5                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|Add4~1                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~57                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~55                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~54                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~53                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~51                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~50                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~49                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~47                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~46                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~45                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~43                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~42                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~41                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~39                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~38                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~37                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~35                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~34                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~33                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~31                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~30                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~29                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~27                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~26                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~25                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~23                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~22                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~21                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~19                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~18                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~17                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~15                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~14                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~13                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~11                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~10                                                                        ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~9                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~7                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~6                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~5                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~3                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~2                                                                         ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|Add4~1                                                                         ; 1       ;
; lane_sobel:sobel|Add4~78                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~74                                                                                          ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[28]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[27]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[26]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[25]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[24]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[23]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[22]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[21]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[20]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[19]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[18]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[17]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[16]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[15]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[14]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[13]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[12]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[11]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[10]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[9]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[8]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[7]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[6]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[5]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[4]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[3]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[2]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[1]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_x|data_out[0]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[28]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[27]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[26]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[25]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[24]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[23]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[22]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[21]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[20]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[19]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[18]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[17]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[16]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[15]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[14]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[13]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[12]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[11]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[10]                                                                   ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[9]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[8]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[7]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[6]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[5]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[4]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[3]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[2]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[1]                                                                    ; 1       ;
; lane_sobel:sobel|lane_g_matrix:g_y|data_out[0]                                                                    ; 1       ;
; lane_sobel:sobel|Add4~70                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~66                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~65                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~62                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~61                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~58                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~57                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~54                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~53                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~50                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~49                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~46                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~45                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~42                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~41                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~38                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~37                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~34                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~33                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~30                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~29                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~26                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~25                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~22                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~21                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~17                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~14                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~13                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~10                                                                                          ; 1       ;
; lane_sobel:sobel|Add4~9                                                                                           ; 1       ;
; lane_sobel:sobel|Add4~6                                                                                           ; 1       ;
; lane_sobel:sobel|Add4~5                                                                                           ; 1       ;
; lane_sobel:sobel|Add4~2                                                                                           ; 1       ;
; lane_sobel:sobel|Add4~1                                                                                           ; 1       ;
; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|q_a[7] ; 1       ;
; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|q_a[6] ; 1       ;
; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|q_a[5] ; 1       ;
+-------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF             ; Location                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 65536 ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 8           ; 0          ; lane_g_root.mif ; M10K_X22_Y41_N0, M10K_X30_Y41_N0, M10K_X22_Y39_N0, M10K_X30_Y39_N0, M10K_X38_Y40_N0, M10K_X30_Y40_N0, M10K_X22_Y40_N0, M10K_X38_Y41_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; lane_sobel:sobel|lane_linemem:mem_0|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Single Clock ; 1280         ; 12           ; 1280         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 15360 ; 1280                        ; 12                          ; 1280                        ; 12                          ; 15360               ; 3           ; 0          ; None            ; M10K_X30_Y36_N0, M10K_X30_Y35_N0, M10K_X30_Y34_N0                                                                                      ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Single Clock ; 1280         ; 12           ; 1280         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 15360 ; 1280                        ; 12                          ; 1280                        ; 12                          ; 15360               ; 3           ; 0          ; None            ; M10K_X30_Y38_N0, M10K_X30_Y37_N0, M10K_X30_Y36_N0                                                                                      ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                             ;
+--------------------+-------------+---------------------+-------------------+
; Statistic          ; Number Used ; Available per Block ; Maximum Available ;
+--------------------+-------------+---------------------+-------------------+
; Independent 18x18  ; 2           ; 2.00                ; 50                ;
; DSP Block          ; 2           ; --                  ; 25                ;
; DSP 18-bit Element ; 2           ; 2.00                ; 50                ;
; Signed Multiplier  ; 2           ; --                  ; --                ;
+--------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 822 / 140,056 ( < 1 % ) ;
; C12 interconnects            ; 70 / 6,048 ( 1 % )      ;
; C2 interconnects             ; 349 / 54,648 ( < 1 % )  ;
; C4 interconnects             ; 224 / 25,920 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 121 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Local interconnects          ; 113 / 36,960 ( < 1 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 22 / 5,984 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 71 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 369 / 60,192 ( < 1 % )  ;
; R6 interconnects             ; 454 / 127,072 ( < 1 % ) ;
; Spine clocks                 ; 3 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 63        ; 0            ; 63        ; 0            ; 0            ; 63        ; 63        ; 0            ; 63        ; 63        ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 63           ; 0         ; 63           ; 63           ; 0         ; 0         ; 63           ; 0         ; 0         ; 63           ; 32           ; 63           ; 63           ; 63           ; 63           ; 32           ; 63           ; 63           ; 63           ; 63           ; 32           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; enable_in[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enable_in[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enable_in[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vs_out             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hs_out             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; de_out             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_out[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_out[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_out[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_out[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_out[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_out[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_out[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_out[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_out[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_out[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_out[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_out[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_out[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_out[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_out[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_out[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_o              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vs_in              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hs_in              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; de_in              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_in[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_in[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_in[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_in[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_in[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_in[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_in[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_in[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_in[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_in[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_in[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_in[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_in[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_in[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_in[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_in[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_n            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; input_clk       ; input_clk            ; 30.3              ;
; I/O             ; input_clk            ; 13.7              ;
; input_clk       ; I/O                  ; 1.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                       ;
+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                    ; Destination Register                                                                                                                       ; Delay Added in ns ;
+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; g_in[4]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.877             ;
; g_in[3]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.825             ;
; g_in[5]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.700             ;
; b_in[2]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.666             ;
; r_in[4]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.657             ;
; r_in[1]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.654             ;
; b_in[0]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.642             ;
; r_in[2]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.642             ;
; hs_out~reg0                                        ; hs_out                                                                                                                                     ; 0.616             ;
; g_in[1]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.611             ;
; g_in[2]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.594             ;
; lane_sync:control|de_delay[7]                      ; de_out                                                                                                                                     ; 0.546             ;
; r_in[6]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.537             ;
; vs_in                                              ; vs_out                                                                                                                                     ; 0.523             ;
; r_in[3]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.522             ;
; b_in[6]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.509             ;
; g_in[7]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.506             ;
; r_in[5]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.497             ;
; b_in[4]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.460             ;
; vs_out~reg0                                        ; vs_out                                                                                                                                     ; 0.458             ;
; g_in[0]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.454             ;
; hs_in                                              ; hs_out                                                                                                                                     ; 0.453             ;
; lane_sobel:sobel|g2_limit[0]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.451             ;
; b_in[5]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.440             ;
; lane_sobel:sobel|g2_limit[1]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.440             ;
; b_in[7]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.361             ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[1]    ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a1~porta_datain_reg0                     ; 0.359             ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[3]    ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a3~porta_datain_reg0                     ; 0.359             ;
; b_in[3]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.354             ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[0]    ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a0~porta_datain_reg0                     ; 0.349             ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[2]    ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a2~porta_datain_reg0                     ; 0.349             ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[4]    ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a4~porta_datain_reg0                     ; 0.349             ;
; g_in[6]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.325             ;
; rgb_in[23]                                         ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.311             ;
; rgb_in[22]                                         ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.310             ;
; reset_n                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a11~portb_address_reg0                   ; 0.299             ;
; r_in[0]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.291             ;
; lane_sobel:sobel|g2_limit[11]                      ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.279             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[2]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.278             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[9]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.278             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[0]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.266             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[8]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.266             ;
; lane_sobel:sobel|g2_limit[10]                      ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.265             ;
; lane_sobel:sobel|g2_limit[7]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.252             ;
; g_out[4]~reg0                                      ; g_out[4]                                                                                                                                   ; 0.250             ;
; lane_sobel:sobel|g2_limit[9]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.247             ;
; lane_sobel:sobel|g2_limit[4]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.247             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[7]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.246             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[5]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.241             ;
; rgb_in[0]                                          ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.237             ;
; lane_sobel:sobel|g2_limit[3]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.237             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[1]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.237             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[6]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.235             ;
; lane_sobel:sobel|g2_limit[5]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.233             ;
; lane_sobel:sobel|g2_limit[8]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.232             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[4]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.232             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[10] ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.229             ;
; lane_sobel:sobel|lane_linemem:mem_0|wr_address[3]  ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_address_reg0                   ; 0.224             ;
; rgb_in[15]                                         ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.220             ;
; lane_sobel:sobel|g2_limit[6]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.220             ;
; rgb_in[11]                                         ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.216             ;
; rgb_in[13]                                         ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.216             ;
; lane_sobel:sobel|g2_limit[2]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.212             ;
; lane_sobel:sobel|g2_limit[12]                      ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.212             ;
; b_in[1]                                            ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.205             ;
; reset                                              ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a11~portb_address_reg0                   ; 0.192             ;
; rgb_in[14]                                         ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a9~porta_datain_reg0                     ; 0.142             ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[11]   ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a11~porta_datain_reg0                    ; 0.133             ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[10]   ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a10~porta_datain_reg0                    ; 0.133             ;
; g_out[5]~reg0                                      ; g_out[5]                                                                                                                                   ; 0.125             ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[6]    ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a6~porta_datain_reg0                     ; 0.122             ;
; lane_sobel:sobel|lane_linemem:mem_0|data_out[7]    ; lane_sobel:sobel|lane_linemem:mem_1|altsyncram:ram_rtl_0|altsyncram_0cn1:auto_generated|ram_block1a7~porta_datain_reg0                     ; 0.122             ;
; lane_sobel:sobel|g_sum_2[8]                        ; lane_sobel:sobel|g2_limit[8]                                                                                                               ; 0.119             ;
; lane_sobel:sobel|g_sum_2[12]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.119             ;
; lane_sobel:sobel|g_sum_2[1]                        ; lane_sobel:sobel|g2_limit[1]                                                                                                               ; 0.113             ;
; lane_sobel:sobel|g_sum_2[10]                       ; lane_sobel:sobel|g2_limit[10]                                                                                                              ; 0.108             ;
; g_out[2]~reg0                                      ; g_out[2]                                                                                                                                   ; 0.104             ;
; lane_sobel:sobel|g_sum_2[13]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.103             ;
; lane_sobel:sobel|g_sum_2[14]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.103             ;
; lane_sobel:sobel|g_sum_2[15]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.103             ;
; lane_sobel:sobel|g_sum_2[16]                       ; lane_sobel:sobel|lane_g_root_IP:square_root|altsyncram:altsyncram_component|altsyncram_f024:auto_generated|ram_block1a3~porta_address_reg0 ; 0.103             ;
; lane_sobel:sobel|g_sum_2[3]                        ; lane_sobel:sobel|g2_limit[3]                                                                                                               ; 0.102             ;
; lane_sobel:sobel|g_sum_2[5]                        ; lane_sobel:sobel|g2_limit[5]                                                                                                               ; 0.102             ;
; lane_sync:control|de_delay[3]                      ; de_out                                                                                                                                     ; 0.101             ;
; lane_sobel:sobel|g_sum_2[7]                        ; lane_sobel:sobel|g2_limit[7]                                                                                                               ; 0.099             ;
; lane_sync:control|de_delay[5]                      ; de_out                                                                                                                                     ; 0.098             ;
; lane_sync:control|vs_delay[3]                      ; vs_out                                                                                                                                     ; 0.098             ;
; lane_sobel:sobel|tap_cc[3]                         ; lane_sobel:sobel|tap_lc[3]                                                                                                                 ; 0.098             ;
; lane_sync:control|vs_delay[7]                      ; vs_out                                                                                                                                     ; 0.097             ;
; lane_sobel:sobel|tap_cc[7]                         ; lane_sobel:sobel|tap_lc[7]                                                                                                                 ; 0.097             ;
; lane_sync:control|vs_delay[5]                      ; vs_out                                                                                                                                     ; 0.096             ;
; lane_sync:control|hs_delay[3]                      ; hs_out                                                                                                                                     ; 0.095             ;
; lane_sync:control|hs_delay[7]                      ; hs_out                                                                                                                                     ; 0.094             ;
; lane_sobel:sobel|tap_cc[0]                         ; lane_sobel:sobel|tap_lc[0]                                                                                                                 ; 0.094             ;
; lane_sobel:sobel|tap_cc[6]                         ; lane_sobel:sobel|tap_lc[6]                                                                                                                 ; 0.094             ;
; lane_sync:control|hs_delay[5]                      ; hs_out                                                                                                                                     ; 0.092             ;
; lane_sync:control|de_delay[2]                      ; de_out                                                                                                                                     ; 0.086             ;
; lane_sobel:sobel|tap_cc[10]                        ; lane_sobel:sobel|tap_lc[10]                                                                                                                ; 0.085             ;
; lane_sobel:sobel|tap_cc[9]                         ; lane_sobel:sobel|tap_lc[9]                                                                                                                 ; 0.085             ;
; vs_0                                               ; vs_out                                                                                                                                     ; 0.084             ;
+----------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA2F17C6 for design "lane"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 451 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'lane.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   13.470    input_clk
    Info (332111):   13.470   output_clk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 58 registers into blocks of type DSP block
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X22_Y34 to location X32_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.62 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file /home/icaro/git_repo/quaruts_projects/trabalho4/FPGA-Vision-master/FPGA-Design_Y/output_files/lane.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1332 megabytes
    Info: Processing ended: Wed Jun 24 03:53:37 2020
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/icaro/git_repo/quaruts_projects/trabalho4/FPGA-Vision-master/FPGA-Design_Y/output_files/lane.fit.smsg.


