# 应变硅技术对载流子迁移率的提升机制

## 应变硅技术的基本原理与定义

应变硅（Strained Silicon）技术是通过在硅晶体中引入机械应力，改变其晶格常数，从而优化载流子（电子或空穴）迁移率的半导体工艺。具体而言，当硅材料受到拉伸或压缩应力时，其晶格结构会发生形变，导致导带和价带能带结构改变。这种能带结构的调制会有效降低载流子散射概率并改变有效质量，最终显著提升迁移率。根据施加应力方向的不同，可分为**双轴应变**（Biaxial Strain）和**单轴应变**（Uniaxial Strain）两种主要类型。

## 应变引入载流子迁移率提升的物理机制

### 能带结构调制效应
在拉伸应变下，硅的导带六重简并能谷会分裂为两组：能量较低的**二重简并能谷**（Δ2）和能量较高的四重简并能谷（Δ4）。电子会优先占据Δ2能谷，其有效质量较原始状态降低约50%。同时，应变还会使价带顶部的重空穴带（HH Band）和轻空穴带（LH Band）发生分离，减少载流子散射。

### 散射概率降低
应变硅中晶格振动（声子）的散射截面减小，特别是在高电场下，**声子散射**（Phonon Scattering）主导的迁移率退化现象得到显著抑制。根据实验数据，适当应变可使室温电子迁移率提升70%以上，空穴迁移率提升超过25%。

## 主要应变实现工艺

### 衬底诱导应变技术
通过异质外延生长在**弛豫SiGe缓冲层**（Relaxed SiGe Buffer）上制备应变硅薄膜。由于SiGe的晶格常数比硅大4.2%（Ge含量20%时），生长在其上的硅层会受到双轴拉伸应变。该技术已广泛应用于90nm至28nm工艺节点。

### 局部应变工程技术
1. **嵌入式SiGe源漏**（eSiGe, Embedded SiGe Source/Drain）：在PMOS源漏区外延生长高Ge组分的SiGe材料，通过晶格失配对沟道产生单轴压缩应变，特别适合提升空穴迁移率。
2. **应力记忆技术**（SMT, Stress Memorization Technique）：利用氮化硅覆盖层在高温退火过程中产生的残余应力。
3. **接触孔刻蚀阻挡层**（CESL, Contact Etch Stop Layer）：沉积具有本征应力的氮化硅薄膜，典型压力可达1-2GPa。

## 技术挑战与发展趋势

虽然应变硅技术已成熟应用于量产，但仍面临若干挑战：随着器件尺寸缩小至7nm以下，传统应变技术的增益逐渐饱和；多量子阱结构中的**应力弛豫**（Stress Relaxation）现象加剧。目前业界正在探索**III-V族沟道材料**与应变硅的集成方案，以及**纳米线/纳米片**（Nanosheet）结构中的三维应变工程，这些新技术有望在3nm及以下节点继续维持迁移率提升的优势。