Módulos para la realización de divisiones enteras sin signo con resto, de 8, 16 y 32 bits.

Están los módulos principales; también ejemplos sencillos para prueba rápida para 8 y 16 bits.

El algoritmo de división está realizado en verilog y pertenece a "mcleod_ideafix" del foro http://www.forofpga.es/viewtopic.php?t=288
