轉態延遲障礙之低功率測試圖樣與可測性設計(I) 
“Low Power Test Patterns and Testable Designs for Transition Delay Faults” 
計畫編號：NSC96－2221－E－033－068－ 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：梁新聰 中原大學電子工程學系助理教授 
一、 中文摘要 
積體電路在設計及測試方面，皆愈加需求
低功率的方法；就測試而言，除了建立完整的
測試圖樣，也希望能在最短時間內達成測試程
序，此種高效率的要求，常使得測試過程比平
時使用電路時更容易消耗功率，產生高熱破壞
晶片。此計畫以轉態延遲障礙為考慮之障礙模
型，分析其測試圖樣在測試過程之消耗功率，
建立低功率測試圖樣，也設計能產生預定測試
圖樣的內建圖樣產生電路，另外也延續先前計
畫，設計可使用固定數量圖樣測試之改良型布
斯乘法器，並設計相關的測試圖樣產生電路，
以及建立單一輸入改變測試圖樣，達成測試更
多障礙模型之目標。 
二、 英文摘要 
Demanding low power becomes increasingly 
popular in design and test of integrated circuits. In 
addition to requiring complete test patters, it 
usually needs to achieve a testing procedure in the 
shortest time. Such high efficiency usually makes 
a testing procedure consume even more power 
than that in normal operation for a circuit. It heats 
up the device and may damage it at last. This 
project therefore targets transition delay faults for 
low power testing. From the analysis of power 
dissipation, test patterns are generated for low 
power testing. A testability method like built-in 
self-test circuits is also designed to generate 
deterministic test patterns. The continued study 
for testing a modified Booth multiplier with 
constant number of test patterns for transition 
delay faults is also improved. Pattern generating 
circuits and single-input-change patterns for 
RS-CFM faults of the multipliers are also studied 
in this project. 
三、 計畫的緣由與目的 
積體電路之設計發展，經常追求電路功能
要增強，或組合更多電路在一個晶片中，但面
積則不要增加太多；電路速度則希望加快，但
不希望功率消耗過多或電路溫度過高；電路測
試隨著電路增大變得更加困難，卻又希望測試
時間能縮短、測試準備工作能簡化等。如何折
衷考量這些要求以建立最佳解，成為積體電路
設計者必要之設計過程。一些研究及實驗，皆
強調測試電路時功率消耗之影響將愈加明顯，
例如會損壞電路，產生高電流，造成 IR-drop 及
訊號延遲，引出錯誤測試結果等。尋找具高效
率之低功率測試設計及方法，已成為現今及未
來積體電路設計與測試時之重點工作。 
積體電路數位部份測試時的功率消耗，主
要發生在訊號轉值(transition)的瞬間，也就是所
謂的動態功率(dynamic power)。測試電路常要求
在短時間內完成測試工作，如此會使得電路內
動作頻繁，容易產生相當大的功率，有時甚至
比電路正常運作時還多，造成過熱以致損壞晶
片功能，解決方法需要低功率測試圖樣，或者
配合之低功率可測性設計。在序向電路內加入
掃瞄(scan)電路，主要目的為簡化測試工作，若
以 Test-per-Scan 方式進行測試，將測試訊號傳
遞(shift)至掃瞄串(scan chain)時，會造成電路內
不必要之訊號轉值；另外在抓取(capture)測試結
表二：四型填值圖樣於測試時及隨機圖樣輸入正常運作時之功率比較 
circuit # patterns/ 
fault coverage 
Random-fill 1-fill 0-fill Adjacent-fill power for 
random patternsShift Capture Shift Capture Shift Capture Shift Capture 
s1423 102 / 88.1% 1.95 3.41 1.55 3.13 1.57 2.80 1.49 2.72 2.05 
s5378 204 / 90.4% 6.43 9.90 3.47 10.13 3.44 9.29 3.94 8.12 4.79 
s9234 249 / 85.0% 13.10 16.23 9.15 15.43 9.41 14.03 10.76 15.65 5.89 
s13207 300 / 84.5% 23.65 25.22 14.51 22.65 12.51 19.32 14.06 21.80 9.18 
s15850 151 / 81.8% 24.92 32.44 19.96 30.48 14.16 24.36 15.78 27.48 12.62 
s35932 75 / 80.5% 62.09 129.58 30.21 116.54 29.02 96.46 27.69 113.12 74.78 
s38417 190 / 97.8% 72.30 81.16 41.68 77.30 39.37 70.09 36.46 71.86 25.52 
s38584 222 / 90.6% 57.23 75.28 43.32 72.37 33.45 59.66 37.59 73.81 54.93 
少，位移資料時則有可能比正常使用時消耗更
多功率，而抓取資料時會有更大的平均功率，
但全部測試功率之總和，主要在於位移資料部
份，抓取動作則會產生較大的瞬間功率。比較
四種設定不必確定值的方法，只有隨機填入值
會明顯產生較大功率，其餘三種則消耗近似的
功率，沒有明顯的好壞區別。 
4.2 內建自我測試電路之設計 
為了測試轉態延遲障礙，吾人亦考慮使用
內建自我測試電路，產生所要之測試圖樣。由
於使用線性回饋位移暫存器(LFSR)，會產生假
型隨機(pseudo-random)之測試圖樣，而這些圖
樣只能測得有限的轉態延遲障礙，因此需要加
入相位平移器(Phase Shifter)，重組 LFSR 之訊
號，產生預定之測試圖樣，並使這些圖樣儘可
能在短時間內全數產生。 
 
圖一：測試圖樣產生器及提供所需之圖樣 
反器設定為 0，做為 LFSR 之初始值，再根據
LFSR 寬度值決定預定產生的前數個測試圖
樣，由縱向欄位的 0 及 1 值決定對應 XOR 之輸
入來源，再由 LFSR 所產生之測試圖樣，排列
剩餘測試圖樣之產生位置，如圖一所示。如此
設計之圖樣產生電路，期望達成的目標包括
有：(1) 在最短時間內產生所有的需求圖樣；(2) 
相位平移器之 XOR，輸入來源可以越少越好，
以減少此部份電路面積；(3)若無法在短時間內
產生的圖樣，其原本負責測試的障礙，可以經
由其他新增的圖樣測得。 
LFSR 之每個正反器，皆會產生固定 0 及 1
數量與順序之循環訊號，相位平移器使用 XOR
邏輯閘組合部份正反器之訊號後，亦得到相同
順序之循環訊號，這些來自原本 LFSR，或是經
由相位平移器產生的訊號，主要差別是在於整
個循環之出發點，吾人因此可以排列預定之測
試圖樣順序，使每個縱向欄位的訊號順序皆符
合循環訊號之形式，再依據其之出發點，判斷
由那些 LFSR 正反器的訊號，輸入至 XOR 邏輯
閘，產生該縱向欄位的測試訊號。 
4.3 布斯乘法器之轉態延遲障礙測試設計 
此計畫亦設計一種改良型布斯乘法器，如
圖二所示為 8x8 尺寸的乘法器，其主要有三種
電路方塊(cell)。為使其只需固定數量之圖樣，
即可測得全部的轉態延遲障礙，吾人增加一個
控制訊號 T 在此電路中，如圖二所示，該信號
只需提供輸入值給第一層的全加法器及最後一 
假設需要建立圖一右側之測試圖樣範例，
其中橫線符號表示不必確定值。選擇適當寬度
的 LFSR，利用最右側正反器設值為 1，其他正 
