Fitter report for DE1_SOC_D8M_LB_RTL
Mon May 27 00:41:34 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon May 27 00:41:33 2024           ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Standard Edition ;
; Revision Name                   ; DE1_SOC_D8M_LB_RTL                              ;
; Top-level Entity Name           ; DE1_SOC_D8M_LB_RTL                              ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 21,219 / 32,070 ( 66 % )                        ;
; Total registers                 ; 34955                                           ;
; Total pins                      ; 124 / 457 ( 27 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 294,912 / 4,065,280 ( 7 % )                     ;
; Total RAM Blocks                ; 36 / 397 ( 9 % )                                ;
; Total DSP Blocks                ; 87 / 87 ( 100 % )                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.49        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.3%      ;
;     Processor 3            ;   3.9%      ;
;     Processor 4            ;   3.8%      ;
;     Processor 5            ;   3.2%      ;
;     Processor 6            ;   3.2%      ;
;     Processor 7            ;   3.1%      ;
;     Processor 8            ;   3.0%      ;
;     Processor 9            ;   2.9%      ;
;     Processor 10           ;   2.9%      ;
;     Processor 11           ;   2.9%      ;
;     Processor 12           ;   2.9%      ;
;     Processor 13           ;   2.9%      ;
;     Processor 14           ;   2.9%      ;
;     Processor 15           ;   2.9%      ;
;     Processor 16           ;   2.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                              ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------+------------------+-----------------------+
; video_pll:MIPI_clk|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                               ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                               ;                  ;                       ;
; MIPI_PIXEL_CLK~inputCLKENA0                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                               ;                  ;                       ;
; MIPI_PIXEL_HS~inputCLKENA0                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                               ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                     ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                     ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                     ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                     ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                     ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                     ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                    ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                    ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                    ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                    ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                    ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                    ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                    ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                    ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                    ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ;                  ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult0~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[0][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult1~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[1][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult2~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[2][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult3~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[3][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult4~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[4][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult5~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[5][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult6~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[6][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult7~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[7][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult8~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[8][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult9~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[9][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult10~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[10][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult11~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[11][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult12~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[12][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult13~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[13][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult14~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[14][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult15~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[15][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult16~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[16][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult17~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[17][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult18~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[18][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult19~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[19][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult20~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[20][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult21~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[21][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult22~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[22][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult23~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[23][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|Mult24~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_B|mult_data[24][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_B|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult0~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[0][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult1~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[1][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult2~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[2][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult3~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[3][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult4~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[4][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult5~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[5][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult6~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[6][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult7~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[7][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult8~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[8][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult9~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[9][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult10~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[10][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult11~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[11][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult12~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[12][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult13~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[13][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult14~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[14][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult15~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[15][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult16~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[16][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult17~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[17][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult18~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[18][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult19~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[19][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult20~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[20][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult21~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[21][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult22~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[22][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult23~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[23][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|Mult24~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_G|mult_data[24][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_G|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult0~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[0][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[0][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult1~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[1][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[1][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult2~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[2][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[2][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult3~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[3][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[3][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult4~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[4][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[4][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult5~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[5][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[5][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult6~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[6][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[6][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult7~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[7][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[7][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult8~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[8][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[8][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult9~8                                                       ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[9][15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[9][0]                                               ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult10~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[10][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[10][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult11~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[11][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[11][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult12~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[12][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[12][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult13~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[13][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[13][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult14~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[14][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[14][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult15~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[15][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[15][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult16~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[16][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[16][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult17~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[17][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[17][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult18~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[18][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[18][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult19~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[19][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[19][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult20~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[20][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[20][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult21~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[21][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[21][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult22~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[22][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[22][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult23~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[23][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[23][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|Mult24~8                                                      ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; blur_5x5:blur|convolution:MAC_R|mult_data[24][15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; blur_5x5:blur|convolution:MAC_R|mult_data[24][0]                                              ; RESULTA          ;                       ;
; input_edge_B[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Mult2~mac                                                    ; AY               ;                       ;
; input_edge_B[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_B[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_B[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Mult2~mac                                                    ; AY               ;                       ;
; input_edge_B[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_B[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_B[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Mult2~mac                                                    ; AY               ;                       ;
; input_edge_B[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_B[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_B[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Mult2~mac                                                    ; AY               ;                       ;
; input_edge_B[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_B[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_B[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Mult2~mac                                                    ; AY               ;                       ;
; input_edge_B[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_B[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_B[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Mult2~mac                                                    ; AY               ;                       ;
; input_edge_B[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_B[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_B[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Mult2~mac                                                    ; AY               ;                       ;
; input_edge_B[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_B[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_B[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Mult2~mac                                                    ; AY               ;                       ;
; input_edge_B[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_B[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_G[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; AY               ;                       ;
; input_edge_G[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_G[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_G[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; AY               ;                       ;
; input_edge_G[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_G[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_G[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; AY               ;                       ;
; input_edge_G[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_G[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_G[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; AY               ;                       ;
; input_edge_G[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_G[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_G[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; AY               ;                       ;
; input_edge_G[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_G[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_G[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; AY               ;                       ;
; input_edge_G[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_G[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_G[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; AY               ;                       ;
; input_edge_G[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_G[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_G[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; AY               ;                       ;
; input_edge_G[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_G[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_R[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; BY               ;                       ;
; input_edge_R[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_R[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_R[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; BY               ;                       ;
; input_edge_R[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_R[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_R[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; BY               ;                       ;
; input_edge_R[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_R[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_R[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; BY               ;                       ;
; input_edge_R[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_R[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_R[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; BY               ;                       ;
; input_edge_R[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_R[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_R[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; BY               ;                       ;
; input_edge_R[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_R[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_R[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; BY               ;                       ;
; input_edge_R[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_R[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; input_edge_R[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; edge_detect:edger|greyscale:grey|Add0~8                                                       ; BY               ;                       ;
; input_edge_R[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; input_edge_R[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; reg_blurred_B[0]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult2~8                                                                        ; AY               ;                       ;
; reg_blurred_B[0]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_B[0]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_B[1]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult2~8                                                                        ; AY               ;                       ;
; reg_blurred_B[1]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_B[1]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_B[2]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult2~8                                                                        ; AY               ;                       ;
; reg_blurred_B[2]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_B[2]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_B[3]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult2~8                                                                        ; AY               ;                       ;
; reg_blurred_B[3]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_B[3]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_B[4]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult2~8                                                                        ; AY               ;                       ;
; reg_blurred_B[4]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_B[4]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_B[5]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult2~8                                                                        ; AY               ;                       ;
; reg_blurred_B[5]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_B[5]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_B[6]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult2~8                                                                        ; AY               ;                       ;
; reg_blurred_B[6]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_B[6]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_B[7]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult2~8                                                                        ; AY               ;                       ;
; reg_blurred_B[7]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_B[7]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_G[0]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult1~8                                                                        ; AY               ;                       ;
; reg_blurred_G[0]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_G[0]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_G[1]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult1~8                                                                        ; AY               ;                       ;
; reg_blurred_G[1]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_G[1]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_G[2]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult1~8                                                                        ; AY               ;                       ;
; reg_blurred_G[2]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_G[2]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_G[3]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult1~8                                                                        ; AY               ;                       ;
; reg_blurred_G[3]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_G[3]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_G[4]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult1~8                                                                        ; AY               ;                       ;
; reg_blurred_G[4]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_G[4]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_G[5]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult1~8                                                                        ; AY               ;                       ;
; reg_blurred_G[5]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_G[5]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_G[6]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult1~8                                                                        ; AY               ;                       ;
; reg_blurred_G[6]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_G[6]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_G[7]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult1~8                                                                        ; AY               ;                       ;
; reg_blurred_G[7]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_G[7]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_R[0]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult0~8                                                                        ; AX               ;                       ;
; reg_blurred_R[0]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_R[0]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_R[1]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult0~8                                                                        ; AX               ;                       ;
; reg_blurred_R[1]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_R[1]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_R[2]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult0~8                                                                        ; AX               ;                       ;
; reg_blurred_R[2]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_R[2]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_R[3]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult0~8                                                                        ; AX               ;                       ;
; reg_blurred_R[3]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_R[3]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_R[4]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult0~8                                                                        ; AX               ;                       ;
; reg_blurred_R[4]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_R[4]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_R[5]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult0~8                                                                        ; AX               ;                       ;
; reg_blurred_R[5]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_R[5]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_R[6]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult0~8                                                                        ; AX               ;                       ;
; reg_blurred_R[6]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_R[6]~_Duplicate_1                                                                 ; Q                ;                       ;
; reg_blurred_R[7]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|Mult0~8                                                                        ; AX               ;                       ;
; reg_blurred_R[7]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; reg_blurred_R[7]~_Duplicate_1                                                                 ; Q                ;                       ;
; D8M_SET:ccd|RAW2RGB_L:u4|RAW_RGB_BIN:bin|G[6]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D8M_SET:ccd|RAW2RGB_L:u4|RAW_RGB_BIN:bin|G[6]~DUPLICATE                                       ;                  ;                       ;
; D8M_SET:ccd|RAW2RGB_L:u4|RAW_RGB_BIN:bin|rD0[5]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D8M_SET:ccd|RAW2RGB_L:u4|RAW_RGB_BIN:bin|rD0[5]~DUPLICATE                                     ;                  ;                       ;
; D8M_SET:ccd|RAW2RGB_L:u4|RAW_RGB_BIN:bin|rD0[7]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D8M_SET:ccd|RAW2RGB_L:u4|RAW_RGB_BIN:bin|rD0[7]~DUPLICATE                                     ;                  ;                       ;
; D8M_SET:ccd|RAW2RGB_L:u4|RAW_RGB_BIN:bin|rD1[5]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D8M_SET:ccd|RAW2RGB_L:u4|RAW_RGB_BIN:bin|rD1[5]~DUPLICATE                                     ;                  ;                       ;
; D8M_SET:ccd|VGA_READ_COUNTER:cnt|CNT_[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D8M_SET:ccd|VGA_READ_COUNTER:cnt|CNT_[1]~DUPLICATE                                            ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[10]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[10]~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[11]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[11]~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[18]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[18]~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[25]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[25]~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[26]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[26]~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[11]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[11]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[15]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[15]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[17]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[17]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[19]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[19]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[3]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[3]~DUPLICATE     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|DELY[4]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|DELY[4]~DUPLICATE     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|BYTE[0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|BYTE[0]~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[0]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[0]~DUPLICATE  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[1]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[1]~DUPLICATE  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[2]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[2]~DUPLICATE  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|END_OK   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|END_OK~DUPLICATE   ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[3]~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[3]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[3]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[6]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[6]~DUPLICATE                      ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|W_WORD_GO                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|W_WORD_GO~DUPLICATE                    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CNT[1]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CNT[1]~DUPLICATE                      ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[3]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[3]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[5]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[5]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[7]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[7]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[15]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[15]~DUPLICATE                    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[17]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[17]~DUPLICATE                    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[1]~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[0]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[0]~DUPLICATE     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[4]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[4]~DUPLICATE  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[6]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[6]~DUPLICATE  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[1]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[1]~DUPLICATE      ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|BYTE[1]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|BYTE[1]~DUPLICATE   ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|END_OK    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|END_OK~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[0]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[0]~DUPLICATE     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[1]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[1]~DUPLICATE     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]~DUPLICATE ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[1]~DUPLICATE ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[2]~DUPLICATE ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[7]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[7]~DUPLICATE  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[0]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[0]~DUPLICATE   ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[2]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[2]~DUPLICATE                  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[6]~DUPLICATE                  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[10]~DUPLICATE                 ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLAVE_ADDR[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLAVE_ADDR[2]~DUPLICATE               ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[1]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[1]~DUPLICATE         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[4]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[4]~DUPLICATE         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[10]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[10]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[13]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[13]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[15]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[15]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[26]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[26]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[3]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[3]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[5]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[5]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[6]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[6]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[8]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[8]~DUPLICATE                     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[15]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[15]~DUPLICATE                    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|W_WORD_GO                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|W_WORD_GO~DUPLICATE                   ;                  ;                       ;
; blur_5x5:blur|M10K_line_buff:M10K_B|write_index[4]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|M10K_line_buff:M10K_B|write_index[4]~DUPLICATE                                  ;                  ;                       ;
; blur_5x5:blur|M10K_line_buff:M10K_B|write_index[7]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|M10K_line_buff:M10K_B|write_index[7]~DUPLICATE                                  ;                  ;                       ;
; blur_5x5:blur|M10K_line_buff:M10K_G|write_index[0]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|M10K_line_buff:M10K_G|write_index[0]~DUPLICATE                                  ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK1|write_index[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK1|write_index[0]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK1|write_index[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK1|write_index[1]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[0]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[3]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[3]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[4]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[4]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[7]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[7]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|write_index[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|write_index[1]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|write_index[5]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|write_index[5]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|write_index[9]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|write_index[9]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|write_index[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|write_index[1]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|write_index[5]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|write_index[5]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[1]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[2]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[5]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[5]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[9]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|write_index[9]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|total_written_data[8]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|total_written_data[8]~DUPLICATE                         ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_B|wr_current_buff[0]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_B|wr_current_buff[0]~DUPLICATE                            ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK0|write_index[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK0|write_index[1]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK0|write_index[9]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK0|write_index[9]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK1|write_index[3]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK1|write_index[3]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK1|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK1|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|write_index[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|write_index[1]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|write_index[7]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|write_index[7]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|write_index[9]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|write_index[9]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK3|write_index[7]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK3|write_index[7]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[1]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[2]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[5]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[5]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[7]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|write_index[7]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|total_written_data[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|total_written_data[0]~DUPLICATE                         ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|total_written_data[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|total_written_data[1]~DUPLICATE                         ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|total_written_data[11]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|total_written_data[11]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|total_written_data[12]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|total_written_data[12]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|total_written_data[13]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|total_written_data[13]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|wr_current_buff[1]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|wr_current_buff[1]~DUPLICATE                            ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_G|wr_current_buff[2]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_G|wr_current_buff[2]~DUPLICATE                            ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|rd_current_buff[0]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|rd_current_buff[0]~DUPLICATE                            ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK0|write_index[3]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK0|write_index[3]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK0|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK0|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK1|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK1|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|write_index[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|write_index[1]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|write_index[5]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|write_index[5]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|write_index[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|write_index[1]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|write_index[6]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|write_index[6]~DUPLICATE                 ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|total_written_data[21]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|total_written_data[21]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|total_written_data[22]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|total_written_data[22]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|total_written_data[23]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|total_written_data[23]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|total_written_data[24]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|total_written_data[24]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|total_written_data[28]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|total_written_data[28]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|total_written_data[29]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|total_written_data[29]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|total_written_data[30]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|total_written_data[30]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|total_written_data[31]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|total_written_data[31]~DUPLICATE                        ;                  ;                       ;
; blur_5x5:blur|blur_control:blur_con_R|wr_current_buff[1]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blur_5x5:blur|blur_control:blur_con_R|wr_current_buff[1]~DUPLICATE                            ;                  ;                       ;
; cursor:c_proc|count[20]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cursor:c_proc|count[20]~DUPLICATE                                                             ;                  ;                       ;
; cursor:c_proc|fp1_col[5]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cursor:c_proc|fp1_col[5]~DUPLICATE                                                            ;                  ;                       ;
; cursor:c_proc|fp2_col[4]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cursor:c_proc|fp2_col[4]~DUPLICATE                                                            ;                  ;                       ;
; cursor:c_proc|fp2_col[5]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cursor:c_proc|fp2_col[5]~DUPLICATE                                                            ;                  ;                       ;
; cursor:c_proc|fp2_row[5]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cursor:c_proc|fp2_row[5]~DUPLICATE                                                            ;                  ;                       ;
; edge_detect:edger|curr_row_to_disp[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|curr_row_to_disp[4]~DUPLICATE                                               ;                  ;                       ;
; edge_detect:edger|curr_row_to_disp[7]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|curr_row_to_disp[7]~DUPLICATE                                               ;                  ;                       ;
; edge_detect:edger|curr_row_to_disp[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|curr_row_to_disp[8]~DUPLICATE                                               ;                  ;                       ;
; edge_detect:edger|cycle_count[10]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|cycle_count[10]~DUPLICATE                                                   ;                  ;                       ;
; edge_detect:edger|cycle_count[11]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|cycle_count[11]~DUPLICATE                                                   ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[0]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[1]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[2]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[2]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[3]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[3]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[4]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[4]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[5]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[5]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[6]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[6]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[7]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[7]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[8]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[8]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[9]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|rd_ptr[9]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[0][1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[0][1]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[0][6]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[0][6]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[0][7]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[0][7]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[1][1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[1][1]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[256][3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[256][3]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[256][5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[256][5]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[256][6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[256][6]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[256][7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[256][7]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[512][1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[512][1]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[512][2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[512][2]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[512][3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[512][3]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[512][5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[512][5]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[512][7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[512][7]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|row[768][6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|row[768][6]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|wr_ptr[0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|wr_ptr[0]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|wr_ptr[1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|wr_ptr[1]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_0|wr_ptr[3]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_0|wr_ptr[3]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[0]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[1]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[2]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[2]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[3]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[3]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[4]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[4]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[5]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[5]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[6]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[6]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[7]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[7]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[8]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[8]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[9]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|rd_ptr[9]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[0][0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[0][0]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[0][1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[0][1]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[0][2]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[0][2]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[0][4]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[0][4]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[0][6]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[0][6]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[1][0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[1][0]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[256][0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[256][0]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[257][1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[257][1]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[257][5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[257][5]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[257][6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[257][6]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[257][7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[257][7]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[512][1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[512][1]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[512][4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[512][4]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[512][5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[512][5]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[512][7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[512][7]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[513][0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[513][0]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[513][6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[513][6]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[513][7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[513][7]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[768][0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[768][0]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[768][1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[768][1]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[768][2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[768][2]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[768][4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[768][4]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[768][6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[768][6]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[768][7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[768][7]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[769][1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[769][1]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[769][2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[769][2]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[769][5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[769][5]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_1|row[769][7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_1|row[769][7]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[0]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[1]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[2]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[2]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[3]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[3]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[4]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[4]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[5]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[5]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[6]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[6]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[7]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[7]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[8]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[8]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[9]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|rd_ptr[9]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|row[0][2]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|row[0][2]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|row[256][2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|row[256][2]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|row[512][2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|row[512][2]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|row[512][5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|row[512][5]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|row[768][5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|row[768][5]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|row[769][2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|row[769][2]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|wr_ptr[4]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|wr_ptr[4]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_2|wr_ptr[6]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_2|wr_ptr[6]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[0]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[1]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[2]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[2]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[3]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[3]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[4]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[4]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[5]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[5]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[6]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[6]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[7]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[7]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[8]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[8]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|rd_ptr[9]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|rd_ptr[9]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[0][0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[0][0]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[1][2]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[1][2]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[1][5]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[1][5]~DUPLICATE                                          ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[256][0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[256][0]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[513][0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[513][0]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[513][5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[513][5]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[513][6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[513][6]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[768][0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[768][0]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[769][0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[769][0]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[769][2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[769][2]~DUPLICATE                                        ;                  ;                       ;
; edge_detect:edger|img_row:M10K_3|row[769][5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_detect:edger|img_row:M10K_3|row[769][5]~DUPLICATE                                        ;                  ;                       ;
+-------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                   ;
+--------------------------+--------------------+--------------+--------------------------------------------+---------------+---------------------------+
; Name                     ; Ignored Entity     ; Ignored From ; Ignored To                                 ; Ignored Value ; Ignored Source            ;
+--------------------------+--------------------+--------------+--------------------------------------------+---------------+---------------------------+
; Location                 ;                    ;              ; CLOCK2_50                                  ; PIN_AA16      ; QSF Assignment            ;
; Location                 ;                    ;              ; CLOCK3_50                                  ; PIN_Y26       ; QSF Assignment            ;
; Location                 ;                    ;              ; CLOCK4_50                                  ; PIN_K14       ; QSF Assignment            ;
; PLL Bandwidth Preset     ; DE1_SOC_D8M_LB_RTL ;              ; *pll_test_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; V/video_pll/video_pll.qip ;
; PLL Compensation Mode    ; DE1_SOC_D8M_LB_RTL ;              ; *pll_test_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; V/video_pll/video_pll.qip ;
; PLL Automatic Self-Reset ; DE1_SOC_D8M_LB_RTL ;              ; *pll_test_0002*|altera_pll:altera_pll_i*|* ; OFF           ; V/video_pll/video_pll.qip ;
; I/O Standard             ; DE1_SOC_D8M_LB_RTL ;              ; CLOCK2_50                                  ; 3.3-V LVTTL   ; QSF Assignment            ;
; I/O Standard             ; DE1_SOC_D8M_LB_RTL ;              ; CLOCK3_50                                  ; 3.3-V LVTTL   ; QSF Assignment            ;
; I/O Standard             ; DE1_SOC_D8M_LB_RTL ;              ; CLOCK4_50                                  ; 3.3-V LVTTL   ; QSF Assignment            ;
+--------------------------+--------------------+--------------+--------------------------------------------+---------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 58921 ) ; 0.00 % ( 0 / 58921 )       ; 0.00 % ( 0 / 58921 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 58921 ) ; 0.00 % ( 0 / 58921 )       ; 0.00 % ( 0 / 58921 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 58911 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/output_files/DE1_SOC_D8M_LB_RTL.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 21,219 / 32,070       ; 66 %  ;
; ALMs needed [=A-B+C]                                        ; 21,219                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 27,722 / 32,070       ; 86 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,219                 ;       ;
;         [b] ALMs used for LUT logic                         ; 11,100                ;       ;
;         [c] ALMs used for registers                         ; 14,403                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 6,933 / 32,070        ; 22 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 430 / 32,070          ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 286                   ;       ;
;         [c] Due to LAB input limits                         ; 144                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 3,207 / 3,207         ; 100 % ;
;     -- Logic LABs                                           ; 3,207                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 22,447                ;       ;
;     -- 7 input functions                                    ; 81                    ;       ;
;     -- 6 input functions                                    ; 12,657                ;       ;
;     -- 5 input functions                                    ; 967                   ;       ;
;     -- 4 input functions                                    ; 915                   ;       ;
;     -- <=3 input functions                                  ; 7,827                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 9,740                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 34,955                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 33,242 / 64,140       ; 52 %  ;
;         -- Secondary logic registers                        ; 1,713 / 64,140        ; 3 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 34,717                ;       ;
;         -- Routing optimization registers                   ; 238                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 124 / 457             ; 27 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 36 / 397              ; 9 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 294,912 / 4,065,280   ; 7 %   ;
; Total block memory implementation bits                      ; 368,640 / 4,065,280   ; 9 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 87 / 87               ; 100 % ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 28.3% / 26.7% / 33.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 53.6% / 51.3% / 62.7% ;       ;
; Maximum fan-out                                             ; 34403                 ;       ;
; Highest non-global fan-out                                  ; 4106                  ;       ;
; Total fan-out                                               ; 220367                ;       ;
; Average fan-out                                             ; 3.26                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 21219 / 32070 ( 66 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 21219                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 27722 / 32070 ( 86 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2219                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 11100                  ; 0                              ;
;         [c] ALMs used for registers                         ; 14403                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 6933 / 32070 ( 22 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 430 / 32070 ( 1 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 286                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 144                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 3207 / 3207 ( 100 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 3207                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 22447                  ; 0                              ;
;     -- 7 input functions                                    ; 81                     ; 0                              ;
;     -- 6 input functions                                    ; 12657                  ; 0                              ;
;     -- 5 input functions                                    ; 967                    ; 0                              ;
;     -- 4 input functions                                    ; 915                    ; 0                              ;
;     -- <=3 input functions                                  ; 7827                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 9740                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 33242 / 64140 ( 52 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1713 / 64140 ( 3 % )   ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 34717                  ; 0                              ;
;         -- Routing optimization registers                   ; 238                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 122                    ; 2                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 294912                 ; 0                              ;
; Total block memory implementation bits                      ; 368640                 ; 0                              ;
; M10K block                                                  ; 36 / 397 ( 9 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 87 / 87 ( 100 % )      ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 116 ( 1 % )        ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 34410                  ; 0                              ;
;     -- Registered Input Connections                         ; 34317                  ; 0                              ;
;     -- Output Connections                                   ; 4                      ; 34406                          ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 222089                 ; 34441                          ;
;     -- Registered Connections                               ; 100619                 ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 8                      ; 34406                          ;
;     -- hard_block:auto_generated_inst                       ; 34406                  ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 28                     ; 1                              ;
;     -- Output Ports                                         ; 92                     ; 2                              ;
;     -- Bidir Ports                                          ; 4                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50        ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 34407                 ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]          ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]          ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]          ; W15   ; 3B       ; 40           ; 0            ; 0            ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]          ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_CLK  ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 139                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[0] ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[1] ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[2] ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[3] ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[4] ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[5] ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[6] ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[7] ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[8] ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[9] ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_HS   ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 15                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_VS   ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]           ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 58                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]           ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 50                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]           ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 46                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]           ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 46                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]           ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 46                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]           ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]           ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]           ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]           ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]           ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CAMERA_PWDN_n ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[7]       ; AG3   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[7]       ; AG2   ; 3A       ; 16           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[7]       ; AE7   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[7]       ; AH3   ; 3A       ; 16           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[7]       ; AG8   ; 3A       ; 8            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[7]       ; AD7   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_CS_n     ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_MCLK     ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_REFCLK   ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_RESET_n  ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                       ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------+
; CAMERA_I2C_SCL ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                         ;
; CAMERA_I2C_SDA ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SDAO~0 (inverted) ;
; MIPI_I2C_SCL   ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                         ;
; MIPI_I2C_SDA   ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|SDAO (inverted)    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 16 / 32 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 29 / 80 ( 36 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 80 ( 36 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; MIPI_PIXEL_CLK                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; MIPI_PIXEL_D[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; HEX5[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; MIPI_PIXEL_D[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; HEX2[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; MIPI_PIXEL_D[2]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; MIPI_PIXEL_D[3]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; MIPI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; MIPI_I2C_SCL                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; MIPI_PIXEL_D[4]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; MIPI_PIXEL_D[5]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; HEX1[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; HEX0[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; HEX4[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; MIPI_CS_n                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; MIPI_PIXEL_D[6]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; MIPI_PIXEL_D[7]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; HEX3[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; MIPI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; CAMERA_PWDN_n                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; MIPI_PIXEL_D[8]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; MIPI_PIXEL_D[9]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; CAMERA_I2C_SDA                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; MIPI_PIXEL_VS                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; CAMERA_I2C_SCL                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; MIPI_RESET_n                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; MIPI_PIXEL_HS                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; MIPI_REFCLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; VGA_B[0]       ; Missing drive strength and slew rate ;
; VGA_B[1]       ; Missing drive strength and slew rate ;
; VGA_B[2]       ; Missing drive strength and slew rate ;
; VGA_B[3]       ; Missing drive strength and slew rate ;
; VGA_B[4]       ; Missing drive strength and slew rate ;
; VGA_B[5]       ; Missing drive strength and slew rate ;
; VGA_B[6]       ; Missing drive strength and slew rate ;
; VGA_B[7]       ; Missing drive strength and slew rate ;
; VGA_G[0]       ; Missing drive strength and slew rate ;
; VGA_G[1]       ; Missing drive strength and slew rate ;
; VGA_G[2]       ; Missing drive strength and slew rate ;
; VGA_G[3]       ; Missing drive strength and slew rate ;
; VGA_G[4]       ; Missing drive strength and slew rate ;
; VGA_G[5]       ; Missing drive strength and slew rate ;
; VGA_G[6]       ; Missing drive strength and slew rate ;
; VGA_G[7]       ; Missing drive strength and slew rate ;
; VGA_R[0]       ; Missing drive strength and slew rate ;
; VGA_R[1]       ; Missing drive strength and slew rate ;
; VGA_R[2]       ; Missing drive strength and slew rate ;
; VGA_R[3]       ; Missing drive strength and slew rate ;
; VGA_R[4]       ; Missing drive strength and slew rate ;
; VGA_R[5]       ; Missing drive strength and slew rate ;
; VGA_R[6]       ; Missing drive strength and slew rate ;
; VGA_R[7]       ; Missing drive strength and slew rate ;
; VGA_CLK        ; Missing drive strength and slew rate ;
; LEDR[0]        ; Missing drive strength and slew rate ;
; LEDR[1]        ; Missing drive strength and slew rate ;
; LEDR[2]        ; Missing drive strength and slew rate ;
; LEDR[3]        ; Missing drive strength and slew rate ;
; LEDR[4]        ; Missing drive strength and slew rate ;
; LEDR[5]        ; Missing drive strength and slew rate ;
; LEDR[6]        ; Missing drive strength and slew rate ;
; LEDR[7]        ; Missing drive strength and slew rate ;
; LEDR[8]        ; Missing drive strength and slew rate ;
; LEDR[9]        ; Missing drive strength and slew rate ;
; VGA_BLANK_N    ; Missing drive strength and slew rate ;
; VGA_HS         ; Missing drive strength and slew rate ;
; VGA_VS         ; Missing drive strength and slew rate ;
; MIPI_REFCLK    ; Missing drive strength and slew rate ;
; HEX0[0]        ; Missing drive strength and slew rate ;
; HEX0[1]        ; Missing drive strength and slew rate ;
; HEX0[2]        ; Missing drive strength and slew rate ;
; HEX0[3]        ; Missing drive strength and slew rate ;
; HEX0[4]        ; Missing drive strength and slew rate ;
; HEX0[5]        ; Missing drive strength and slew rate ;
; HEX0[6]        ; Missing drive strength and slew rate ;
; HEX0[7]        ; Missing drive strength and slew rate ;
; HEX1[0]        ; Missing drive strength and slew rate ;
; HEX1[1]        ; Missing drive strength and slew rate ;
; HEX1[2]        ; Missing drive strength and slew rate ;
; HEX1[3]        ; Missing drive strength and slew rate ;
; HEX1[4]        ; Missing drive strength and slew rate ;
; HEX1[5]        ; Missing drive strength and slew rate ;
; HEX1[6]        ; Missing drive strength and slew rate ;
; HEX1[7]        ; Missing drive strength and slew rate ;
; HEX2[0]        ; Missing drive strength and slew rate ;
; HEX2[1]        ; Missing drive strength and slew rate ;
; HEX2[2]        ; Missing drive strength and slew rate ;
; HEX2[3]        ; Missing drive strength and slew rate ;
; HEX2[4]        ; Missing drive strength and slew rate ;
; HEX2[5]        ; Missing drive strength and slew rate ;
; HEX2[6]        ; Missing drive strength and slew rate ;
; HEX2[7]        ; Missing drive strength and slew rate ;
; HEX3[0]        ; Missing drive strength and slew rate ;
; HEX3[1]        ; Missing drive strength and slew rate ;
; HEX3[2]        ; Missing drive strength and slew rate ;
; HEX3[3]        ; Missing drive strength and slew rate ;
; HEX3[4]        ; Missing drive strength and slew rate ;
; HEX3[5]        ; Missing drive strength and slew rate ;
; HEX3[6]        ; Missing drive strength and slew rate ;
; HEX3[7]        ; Missing drive strength and slew rate ;
; HEX4[0]        ; Missing drive strength and slew rate ;
; HEX4[1]        ; Missing drive strength and slew rate ;
; HEX4[2]        ; Missing drive strength and slew rate ;
; HEX4[3]        ; Missing drive strength and slew rate ;
; HEX4[4]        ; Missing drive strength and slew rate ;
; HEX4[5]        ; Missing drive strength and slew rate ;
; HEX4[6]        ; Missing drive strength and slew rate ;
; HEX4[7]        ; Missing drive strength and slew rate ;
; HEX5[0]        ; Missing drive strength and slew rate ;
; HEX5[1]        ; Missing drive strength and slew rate ;
; HEX5[2]        ; Missing drive strength and slew rate ;
; HEX5[3]        ; Missing drive strength and slew rate ;
; HEX5[4]        ; Missing drive strength and slew rate ;
; HEX5[5]        ; Missing drive strength and slew rate ;
; HEX5[6]        ; Missing drive strength and slew rate ;
; HEX5[7]        ; Missing drive strength and slew rate ;
; VGA_SYNC_N     ; Missing drive strength and slew rate ;
; CAMERA_PWDN_n  ; Missing drive strength and slew rate ;
; MIPI_CS_n      ; Missing drive strength and slew rate ;
; MIPI_MCLK      ; Missing drive strength and slew rate ;
; MIPI_RESET_n   ; Missing drive strength and slew rate ;
; CAMERA_I2C_SCL ; Missing drive strength and slew rate ;
; CAMERA_I2C_SDA ; Missing drive strength and slew rate ;
; MIPI_I2C_SCL   ; Missing drive strength and slew rate ;
; MIPI_I2C_SDA   ; Missing drive strength and slew rate ;
; HEX0[7]        ; Missing location assignment          ;
; HEX1[7]        ; Missing location assignment          ;
; HEX2[7]        ; Missing location assignment          ;
; HEX3[7]        ; Missing location assignment          ;
; HEX4[7]        ; Missing location assignment          ;
; HEX5[7]        ; Missing location assignment          ;
+----------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                     ;
+------------------------------------------------------------------------------------------+----------------------------+
;                                                                                          ;                            ;
+------------------------------------------------------------------------------------------+----------------------------+
; video_pll:MIPI_clk|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                      ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                           ; Global Clock               ;
;     -- PLL Bandwidth                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                           ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                 ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                ; Normal                     ;
;     -- PLL Freq Min Lock                                                                 ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                 ; 133.333333 MHz             ;
;     -- PLL Enable                                                                        ; On                         ;
;     -- PLL Fractional Division                                                           ; N/A                        ;
;     -- M Counter                                                                         ; 12                         ;
;     -- N Counter                                                                         ; 2                          ;
;     -- PLL Refclk Select                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                           ; N/A                        ;
;             -- CORECLKIN source                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                           ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                ;                            ;
;         -- video_pll:MIPI_clk|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                    ; 20.0 MHz                   ;
;             -- Output Clock Location                                                     ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                    ; On                         ;
;             -- Duty Cycle                                                                ; 50.0000                    ;
;             -- Phase Shift                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                 ; 15                         ;
;             -- C Counter PH Mux PRST                                                     ; 0                          ;
;             -- C Counter PRST                                                            ; 1                          ;
;                                                                                          ;                            ;
+------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                      ; Entity Name               ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; |DE1_SOC_D8M_LB_RTL                                ; 21219.9 (74.8)       ; 27721.1 (94.3)                   ; 6931.2 (25.6)                                     ; 430.0 (6.1)                      ; 0.0 (0.0)            ; 22447 (75)          ; 34955 (121)               ; 0 (0)         ; 294912            ; 36    ; 87         ; 124  ; 0            ; |DE1_SOC_D8M_LB_RTL                                                                                                                      ; DE1_SOC_D8M_LB_RTL        ; work         ;
;    |D8M_SET:ccd|                                   ; 96.3 (0.0)           ; 96.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 154 (0)             ; 110 (0)                   ; 0 (0)         ; 122880            ; 15    ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd                                                                                                          ; D8M_SET                   ; work         ;
;       |D8M_WRITE_COUNTER:u3|                       ; 37.5 (37.5)          ; 37.7 (37.7)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 72 (72)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|D8M_WRITE_COUNTER:u3                                                                                     ; D8M_WRITE_COUNTER         ; work         ;
;       |RAW2RGB_L:u4|                               ; 52.0 (3.3)           ; 52.0 (3.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (6)              ; 50 (0)                    ; 0 (0)         ; 122880            ; 15    ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4                                                                                             ; RAW2RGB_L                 ; work         ;
;          |Line_Buffer_J:u0|                        ; 19.5 (19.5)          ; 19.5 (19.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 2 (2)                     ; 0 (0)         ; 122880            ; 15    ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0                                                                            ; Line_Buffer_J             ; work         ;
;             |int_line:d1|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1                                                                ; int_line                  ; work         ;
;                |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component                                ; altsyncram                ; work         ;
;                   |altsyncram_iup1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated ; altsyncram_iup1           ; work         ;
;             |int_line:d2|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2                                                                ; int_line                  ; work         ;
;                |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component                                ; altsyncram                ; work         ;
;                   |altsyncram_iup1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated ; altsyncram_iup1           ; work         ;
;             |int_line:d3|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3                                                                ; int_line                  ; work         ;
;                |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component                                ; altsyncram                ; work         ;
;                   |altsyncram_iup1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated ; altsyncram_iup1           ; work         ;
;          |RAW_RGB_BIN:bin|                         ; 28.8 (28.8)          ; 29.0 (29.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|RAW2RGB_L:u4|RAW_RGB_BIN:bin                                                                             ; RAW_RGB_BIN               ; work         ;
;       |VGA_READ_COUNTER:cnt|                       ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|D8M_SET:ccd|VGA_READ_COUNTER:cnt                                                                                     ; VGA_READ_COUNTER          ; work         ;
;    |MIPI_BRIDGE_CAMERA_Config:cfin|                ; 877.0 (0.0)          ; 920.8 (0.0)                      ; 47.3 (0.0)                                        ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 1328 (0)            ; 523 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin                                                                                       ; MIPI_BRIDGE_CAMERA_Config ; work         ;
;       |MIPI_BRIDGE_CONFIG:mpiv|                    ; 278.3 (124.8)        ; 287.7 (126.5)                    ; 9.3 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 435 (199)           ; 250 (100)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv                                                               ; MIPI_BRIDGE_CONFIG        ; work         ;
;          |CLOCKMEM:c1|                             ; 23.3 (23.3)          ; 23.3 (23.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1                                                   ; CLOCKMEM                  ; work         ;
;          |I2C_READ_DATA:rd|                        ; 47.6 (47.6)          ; 49.6 (49.6)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd                                              ; I2C_READ_DATA             ; work         ;
;          |I2C_WRITE_PTR:wpt|                       ; 49.4 (49.4)          ; 52.7 (52.7)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt                                             ; I2C_WRITE_PTR             ; work         ;
;          |I2C_WRITE_WDATA:wrd|                     ; 33.2 (33.2)          ; 35.5 (35.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd                                           ; I2C_WRITE_WDATA           ; work         ;
;       |MIPI_CAMERA_CONFIG:camiv|                   ; 598.7 (469.9)        ; 633.2 (498.0)                    ; 38.0 (30.9)                                       ; 3.5 (2.9)                        ; 0.0 (0.0)            ; 893 (706)           ; 273 (146)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv                                                              ; MIPI_CAMERA_CONFIG        ; work         ;
;          |CLOCKMEM:c1|                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1                                                  ; CLOCKMEM                  ; work         ;
;          |I2C_READ_DATA:rd|                        ; 45.6 (45.6)          ; 50.5 (50.5)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd                                             ; I2C_READ_DATA             ; work         ;
;          |I2C_WRITE_PTR:wpt|                       ; 46.8 (46.8)          ; 46.8 (46.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt                                            ; I2C_WRITE_PTR             ; work         ;
;          |I2C_WRITE_WDATA:wrd|                     ; 34.0 (34.0)          ; 37.2 (37.2)                      ; 3.8 (3.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 52 (52)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd                                          ; I2C_WRITE_WDATA           ; work         ;
;    |RGB_Process:p1|                                ; 576.3 (306.7)        ; 589.6 (318.4)                    ; 20.1 (17.4)                                       ; 6.8 (5.7)                        ; 0.0 (0.0)            ; 994 (457)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 13         ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1                                                                                                       ; RGB_Process               ; work         ;
;       |lpm_divide:Div0|                            ; 105.0 (0.0)          ; 105.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 210 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div0                                                                                       ; lpm_divide                ; work         ;
;          |lpm_divide_7dm:auto_generated|           ; 105.0 (0.0)          ; 105.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 210 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                         ; lpm_divide_7dm            ; work         ;
;             |sign_div_unsign_dnh:divider|          ; 105.0 (0.0)          ; 105.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 210 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                             ; sign_div_unsign_dnh       ; work         ;
;                |alt_u_div_03f:divider|             ; 105.0 (105.0)        ; 105.0 (105.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 210 (210)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider       ; alt_u_div_03f             ; work         ;
;       |lpm_divide:Div1|                            ; 93.4 (0.0)           ; 95.2 (0.0)                       ; 2.7 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 185 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div1                                                                                       ; lpm_divide                ; work         ;
;          |lpm_divide_2dm:auto_generated|           ; 93.4 (0.0)           ; 95.2 (0.0)                       ; 2.7 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 185 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div1|lpm_divide_2dm:auto_generated                                                         ; lpm_divide_2dm            ; work         ;
;             |sign_div_unsign_8nh:divider|          ; 93.4 (0.0)           ; 95.2 (0.0)                       ; 2.7 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 185 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_8nh:divider                             ; sign_div_unsign_8nh       ; work         ;
;                |alt_u_div_m2f:divider|             ; 93.4 (93.4)          ; 95.2 (95.2)                      ; 2.7 (2.7)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 185 (185)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_m2f:divider       ; alt_u_div_m2f             ; work         ;
;       |lpm_divide:Div2|                            ; 71.2 (0.0)           ; 71.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 142 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div2                                                                                       ; lpm_divide                ; work         ;
;          |lpm_divide_5dm:auto_generated|           ; 71.2 (0.0)           ; 71.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 142 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div2|lpm_divide_5dm:auto_generated                                                         ; lpm_divide_5dm            ; work         ;
;             |sign_div_unsign_bnh:divider|          ; 71.2 (0.0)           ; 71.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 142 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div2|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider                             ; sign_div_unsign_bnh       ; work         ;
;                |alt_u_div_s2f:divider|             ; 71.2 (71.2)          ; 71.0 (71.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 142 (142)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|RGB_Process:p1|lpm_divide:Div2|lpm_divide_5dm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_s2f:divider       ; alt_u_div_s2f             ; work         ;
;    |blur_5x5:blur|                                 ; 1760.9 (10.9)        ; 1743.5 (13.1)                    ; 86.2 (2.2)                                        ; 103.5 (0.0)                      ; 0.0 (0.0)            ; 2996 (20)           ; 971 (0)                   ; 0 (0)         ; 172032            ; 21    ; 60         ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur                                                                                                        ; blur_5x5                  ; work         ;
;       |M10K_line_buff:M10K_B|                      ; 16.9 (16.9)          ; 24.3 (24.3)                      ; 8.2 (8.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 27 (27)             ; 51 (51)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|M10K_line_buff:M10K_B                                                                                  ; M10K_line_buff            ; work         ;
;          |altsyncram:mem_block_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|M10K_line_buff:M10K_B|altsyncram:mem_block_rtl_0                                                       ; altsyncram                ; work         ;
;             |altsyncram_k5m1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|M10K_line_buff:M10K_B|altsyncram:mem_block_rtl_0|altsyncram_k5m1:auto_generated                        ; altsyncram_k5m1           ; work         ;
;       |M10K_line_buff:M10K_G|                      ; 15.0 (15.0)          ; 19.7 (19.7)                      ; 5.4 (5.4)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|M10K_line_buff:M10K_G                                                                                  ; M10K_line_buff            ; work         ;
;          |altsyncram:mem_block_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|M10K_line_buff:M10K_G|altsyncram:mem_block_rtl_0                                                       ; altsyncram                ; work         ;
;             |altsyncram_k5m1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|M10K_line_buff:M10K_G|altsyncram:mem_block_rtl_0|altsyncram_k5m1:auto_generated                        ; altsyncram_k5m1           ; work         ;
;       |M10K_line_buff:M10K_R|                      ; 11.8 (11.8)          ; 16.3 (16.3)                      ; 5.3 (5.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 17 (17)             ; 39 (39)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|M10K_line_buff:M10K_R                                                                                  ; M10K_line_buff            ; work         ;
;          |altsyncram:mem_block_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|M10K_line_buff:M10K_R|altsyncram:mem_block_rtl_0                                                       ; altsyncram                ; work         ;
;             |altsyncram_k5m1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|M10K_line_buff:M10K_R|altsyncram:mem_block_rtl_0|altsyncram_k5m1:auto_generated                        ; altsyncram_k5m1           ; work         ;
;       |blur_control:blur_con_B|                    ; 432.9 (273.7)        ; 447.2 (284.0)                    ; 17.8 (13.8)                                       ; 3.6 (3.6)                        ; 0.0 (0.0)            ; 757 (438)           ; 273 (68)                  ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B                                                                                ; blur_control              ; work         ;
;          |row_buffer:MK0|                          ; 26.3 (26.3)          ; 27.5 (27.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 31 (31)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK0                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK0|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK0|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK1|                          ; 25.8 (25.8)          ; 27.0 (27.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 33 (33)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK1                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK1|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK1|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK2|                          ; 26.7 (26.7)          ; 27.0 (27.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 36 (36)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK3|                          ; 26.8 (26.8)          ; 26.8 (26.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 35 (35)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK4|                          ; 27.0 (27.0)          ; 27.3 (27.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 34 (34)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK5|                          ; 26.5 (26.5)          ; 27.5 (27.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 36 (36)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;       |blur_control:blur_con_G|                    ; 417.5 (257.5)        ; 433.3 (269.5)                    ; 17.8 (14.0)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 743 (424)           ; 261 (62)                  ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G                                                                                ; blur_control              ; work         ;
;          |row_buffer:MK0|                          ; 26.7 (26.7)          ; 27.0 (27.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 33 (33)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK0                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK0|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK0|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK1|                          ; 26.8 (26.8)          ; 27.2 (27.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 33 (33)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK1                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK1|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK1|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK2|                          ; 26.8 (26.8)          ; 27.5 (27.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 34 (34)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK3|                          ; 26.3 (26.3)          ; 27.2 (27.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 32 (32)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK3                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK3|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK3|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK4|                          ; 26.7 (26.7)          ; 27.5 (27.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 31 (31)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK4                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK4|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK5|                          ; 26.7 (26.7)          ; 27.5 (27.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 36 (36)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;       |blur_control:blur_con_R|                    ; 426.7 (268.7)        ; 436.5 (273.7)                    ; 14.7 (9.8)                                        ; 4.9 (4.9)                        ; 0.0 (0.0)            ; 743 (424)           ; 259 (65)                  ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R                                                                                ; blur_control              ; work         ;
;          |row_buffer:MK0|                          ; 26.2 (26.2)          ; 27.5 (27.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 33 (33)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK0                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK0|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK0|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK1|                          ; 26.2 (26.2)          ; 26.5 (26.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 32 (32)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK1                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK1|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK1|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK2|                          ; 27.0 (27.0)          ; 27.5 (27.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 34 (34)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK3|                          ; 26.5 (26.5)          ; 27.5 (27.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 31 (31)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK3                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK3|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK3|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK4|                          ; 26.3 (26.3)          ; 26.8 (26.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 33 (33)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;          |row_buffer:MK5|                          ; 25.8 (25.8)          ; 27.0 (27.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 31 (31)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK5                                                                 ; row_buffer                ; work         ;
;             |altsyncram:mem_block[0][7]__1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK5|altsyncram:mem_block[0][7]__1                                   ; altsyncram                ; work         ;
;                |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK5|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated    ; altsyncram_7oo1           ; work         ;
;       |convolution:MAC_B|                          ; 131.8 (131.8)        ; 115.2 (115.2)                    ; 3.2 (3.2)                                         ; 19.8 (19.8)                      ; 0.0 (0.0)            ; 224 (224)           ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 25         ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|convolution:MAC_B                                                                                      ; convolution               ; work         ;
;       |convolution:MAC_G|                          ; 157.3 (157.3)        ; 119.0 (119.0)                    ; 4.7 (4.7)                                         ; 43.0 (43.0)                      ; 0.0 (0.0)            ; 224 (224)           ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 25         ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|convolution:MAC_G                                                                                      ; convolution               ; work         ;
;       |convolution:MAC_R|                          ; 140.1 (140.1)        ; 119.0 (119.0)                    ; 7.0 (7.0)                                         ; 28.1 (28.1)                      ; 0.0 (0.0)            ; 224 (224)           ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|blur_5x5:blur|convolution:MAC_R                                                                                      ; convolution               ; work         ;
;    |cursor:c_proc|                                 ; 445.6 (445.6)        ; 463.0 (463.0)                    ; 20.7 (20.7)                                       ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 696 (696)           ; 219 (219)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|cursor:c_proc                                                                                                        ; cursor                    ; work         ;
;    |edge_detect:edger|                             ; 17388.8 (134.0)      ; 23813.7 (150.2)                  ; 6731.6 (19.1)                                     ; 306.7 (2.9)                      ; 0.0 (0.0)            ; 16204 (229)         ; 33011 (59)                ; 0 (0)         ; 0                 ; 0     ; 14         ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|edge_detect:edger                                                                                                    ; edge_detect               ; work         ;
;       |greyscale:grey|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|edge_detect:edger|greyscale:grey                                                                                     ; greyscale                 ; work         ;
;       |img_row:M10K_0|                             ; 4035.2 (4035.2)      ; 5846.3 (5846.3)                  ; 1816.8 (1816.8)                                   ; 5.7 (5.7)                        ; 0.0 (0.0)            ; 3937 (3937)         ; 8239 (8239)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|edge_detect:edger|img_row:M10K_0                                                                                     ; img_row                   ; work         ;
;       |img_row:M10K_1|                             ; 4341.8 (4341.8)      ; 5911.7 (5911.7)                  ; 1638.0 (1638.0)                                   ; 68.1 (68.1)                      ; 0.0 (0.0)            ; 3937 (3937)         ; 8250 (8250)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|edge_detect:edger|img_row:M10K_1                                                                                     ; img_row                   ; work         ;
;       |img_row:M10K_2|                             ; 4341.2 (4341.2)      ; 5954.9 (5954.9)                  ; 1783.1 (1783.1)                                   ; 169.5 (169.5)                    ; 0.0 (0.0)            ; 3937 (3937)         ; 8230 (8230)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|edge_detect:edger|img_row:M10K_2                                                                                     ; img_row                   ; work         ;
;       |img_row:M10K_3|                             ; 4374.4 (4374.4)      ; 5796.2 (5796.2)                  ; 1468.3 (1468.3)                                   ; 46.5 (46.5)                      ; 0.0 (0.0)            ; 3937 (3937)         ; 8233 (8233)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|edge_detect:edger|img_row:M10K_3                                                                                     ; img_row                   ; work         ;
;       |sobel_conv:sob|                             ; 162.2 (63.0)         ; 154.5 (60.2)                     ; 6.3 (0.0)                                         ; 14.0 (2.9)                       ; 0.0 (0.0)            ; 227 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 12         ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|edge_detect:edger|sobel_conv:sob                                                                                     ; sobel_conv                ; work         ;
;          |sqrt_approx_23bit:sqrt_mod|              ; 99.0 (99.0)          ; 94.3 (94.3)                      ; 6.5 (6.5)                                         ; 11.2 (11.2)                      ; 0.0 (0.0)            ; 109 (109)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod                                                          ; sqrt_approx_23bit         ; work         ;
;    |video_pll:MIPI_clk|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|video_pll:MIPI_clk                                                                                                   ; video_pll                 ; work         ;
;       |altera_pll:altera_pll_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_LB_RTL|video_pll:MIPI_clk|altera_pll:altera_pll_i                                                                           ; altera_pll                ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_B[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_REFCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_PWDN_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_CS_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_MCLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_RESET_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SCL  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SCL    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SDA    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_PIXEL_CLK  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]           ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_HS   ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_VS   ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[3] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[2] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[4] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[5] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[6] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[7] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[8] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[9] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[1] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[0] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CAMERA_I2C_SCL                                                                                                                           ;                   ;         ;
; CAMERA_I2C_SDA                                                                                                                           ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[0]                                                ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|SCLO~0                                                  ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector11~2                                            ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~8                                            ; 0                 ; 0       ;
; MIPI_I2C_SCL                                                                                                                             ;                   ;         ;
; MIPI_I2C_SDA                                                                                                                             ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|SCLO~1                                                   ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector11~0                                             ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~8                                             ; 1                 ; 0       ;
; MIPI_PIXEL_CLK                                                                                                                           ;                   ;         ;
;      - MIPI_PIXEL_CLK~inputCLKENA0                                                                                                       ; 0                 ; 0       ;
; CLOCK_50                                                                                                                                 ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                        ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|c_clk                                                                                                               ; 0                 ; 0       ;
; SW[9]                                                                                                                                    ;                   ;         ;
;      - edge_detect:edger|Selector108~0                                                                                                   ; 1                 ; 0       ;
;      - edge_detect:edger|Selector107~0                                                                                                   ; 1                 ; 0       ;
;      - edge_en                                                                                                                           ; 1                 ; 0       ;
;      - edge_detect:edger|Selector3~1                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector7~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector5~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector6~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector4~0                                                                                                     ; 1                 ; 0       ;
;      - brightLevel                                                                                                                       ; 1                 ; 0       ;
;      - edge_detect:edger|Selector2~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector1~0                                                                                                     ; 1                 ; 0       ;
;      - always3~0                                                                                                                         ; 1                 ; 0       ;
;      - reg_blurred_B[1]~1                                                                                                                ; 1                 ; 0       ;
;      - edge_detect:edger|Selector0~0                                                                                                     ; 1                 ; 0       ;
; SW[7]                                                                                                                                    ;                   ;         ;
;      - edge_detect:edger|Selector108~0                                                                                                   ; 0                 ; 0       ;
;      - edge_detect:edger|Selector107~0                                                                                                   ; 0                 ; 0       ;
;      - edge_en                                                                                                                           ; 1                 ; 0       ;
;      - edge_detect:edger|Selector3~1                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector7~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector5~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector6~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector4~0                                                                                                     ; 1                 ; 0       ;
;      - brightLevel                                                                                                                       ; 1                 ; 0       ;
;      - edge_detect:edger|Selector2~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector1~0                                                                                                     ; 1                 ; 0       ;
;      - always3~0                                                                                                                         ; 1                 ; 0       ;
;      - reg_blurred_B[1]~1                                                                                                                ; 1                 ; 0       ;
;      - edge_detect:edger|Selector0~0                                                                                                     ; 1                 ; 0       ;
; SW[8]                                                                                                                                    ;                   ;         ;
;      - edge_detect:edger|Selector108~0                                                                                                   ; 1                 ; 0       ;
;      - edge_detect:edger|Selector107~0                                                                                                   ; 1                 ; 0       ;
;      - edge_en                                                                                                                           ; 1                 ; 0       ;
;      - edge_detect:edger|Selector3~1                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector7~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector5~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector6~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector4~0                                                                                                     ; 1                 ; 0       ;
;      - brightLevel                                                                                                                       ; 1                 ; 0       ;
;      - edge_detect:edger|Selector2~0                                                                                                     ; 1                 ; 0       ;
;      - edge_detect:edger|Selector1~0                                                                                                     ; 1                 ; 0       ;
;      - always3~0                                                                                                                         ; 1                 ; 0       ;
;      - reg_blurred_B[1]~1                                                                                                                ; 1                 ; 0       ;
;      - edge_detect:edger|Selector0~0                                                                                                     ; 1                 ; 0       ;
; MIPI_PIXEL_HS                                                                                                                            ;                   ;         ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_LVAL~2                                                                                       ; 1                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont~0                                                                                         ; 1                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont~1                                                                                         ; 1                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[5]~2                                                                                      ; 1                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[3]~1                                                                                      ; 1                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont~3                                                                                         ; 1                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_LVAL~3                                                                                       ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|comb~0                                                                                  ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|comb~1                                                                                  ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|comb~2                                                                                  ; 1                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|always0~10                                                                                       ; 1                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_WR_CNT[7]~0                                                                                    ; 1                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_LVAL~1                                                                                       ; 1                 ; 7       ;
;      - MIPI_PIXEL_HS~inputCLKENA0                                                                                                        ; 1                 ; 7       ;
; MIPI_PIXEL_VS                                                                                                                            ;                   ;         ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_FVAL~2                                                                                       ; 0                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|always0~5                                                                                        ; 0                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont~0                                                                                         ; 0                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[3]~1                                                                                      ; 0                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont~2                                                                                         ; 0                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont~3                                                                                         ; 0                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont~4                                                                                         ; 0                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont~5                                                                                         ; 0                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_FVAL~3                                                                                       ; 0                 ; 7       ;
;      - D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_FVAL~1                                                                                       ; 0                 ; 7       ;
; SW[0]                                                                                                                                    ;                   ;         ;
;      - cursor:c_proc|c_left[12]                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[11]                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_right[11]                                                                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[10]                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_right[10]                                                                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[9]                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_right[12]                                                                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|c_right[7]                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_right[9]                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[7]                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_top[8]                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[8]                                                                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|c_top[9]                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[12]                                                                                                        ; 0                 ; 0       ;
;      - cursor:c_proc|c_top[12]                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[11]                                                                                                        ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[10]                                                                                                        ; 0                 ; 0       ;
;      - cursor:c_proc|c_top[11]                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_top[10]                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[9]                                                                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|c_right[2]                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_right[3]                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_right[4]                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_right[5]                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[6]                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[2]                                                                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[3]                                                                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|c_top[4]                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[3]~16                                                                                                      ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~16                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~13                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[6]~20                                                                                                        ; 0                 ; 0       ;
;      - cursor:c_proc|curs_ol__input_B[0]~2                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_feed_R~0                                                                                                       ; 0                 ; 0       ;
;      - cursor:c_proc|rect_feed_B~0                                                                                                       ; 0                 ; 0       ;
;      - cursor:c_proc|rect_feed_G~0                                                                                                       ; 0                 ; 0       ;
;      - cursor:c_proc|rect_feed_R~1                                                                                                       ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~1                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~2                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~2                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~4                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[12]~6                                                                                                        ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~8                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom~0                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_top~1                                                                                                             ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[7]~2                                                                                                       ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom~3                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_top~3                                                                                                             ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom~5                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_top~5                                                                                                             ; 0                 ; 0       ;
;      - cursor:c_proc|c_top~7                                                                                                             ; 0                 ; 0       ;
;      - cursor:c_proc|c_top~8                                                                                                             ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom~10                                                                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_LOCK2~0                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_LOCK1~0                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_READY~0                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_LOCK1~1                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_draw_ready                                                                                                     ; 0                 ; 0       ;
; SW[5]                                                                                                                                    ;                   ;         ;
;      - cursor:c_proc|curs_ol__input_B[0]~0                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_LOCK2~0                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_LOCK1~0                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_READY~0                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_LOCK1~1                                                                                               ; 0                 ; 0       ;
; SW[1]                                                                                                                                    ;                   ;         ;
;      - RGB_Process:p1|intensityTotalNew~123                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~0                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~1                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~4                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|o_VGA_R~1                                                                                                          ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~0                                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~5                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~6                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~8                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~10                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~15                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~17                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~22                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~23                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~24                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~1                                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~3                                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~5                                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|o_VGA_R~2                                                                                                          ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~39                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~42                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~9                                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~52                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~53                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~54                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~56                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~60                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~63                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~12                                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~73                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~76                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~79                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~80                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~82                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~86                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~90                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~92                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~98                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~100                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~101                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~105                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~106                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|o_VGA_R~4                                                                                                          ; 1                 ; 0       ;
;      - RGB_Process:p1|o_VGA_R~7                                                                                                          ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~107                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~109                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~113                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~114                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~117                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~27                                                                                                      ; 1                 ; 0       ;
; SW[2]                                                                                                                                    ;                   ;         ;
;      - RGB_Process:p1|intensityTotalNew~123                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~0                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~1                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~2                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~4                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|o_VGA_R~1                                                                                                          ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~5                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~6                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~8                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~10                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~11                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~12                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~18                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~22                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~23                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~24                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~5                                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~38                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~39                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~40                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~42                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~9                                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~52                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~53                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~54                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~56                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~60                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~61                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~63                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~64                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~12                                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~72                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~73                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~76                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~79                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~80                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~86                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~90                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~92                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~98                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~100                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~101                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~105                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~106                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~107                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~27                                                                                                      ; 1                 ; 0       ;
; SW[4]                                                                                                                                    ;                   ;         ;
;      - RGB_Process:p1|intensityTotalNew~123                                                                                              ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~0                                                                                                ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~1                                                                                                ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~2                                                                                                ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~4                                                                                                ; 0                 ; 0       ;
;      - RGB_Process:p1|o_VGA_R~1                                                                                                          ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~5                                                                                                ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~6                                                                                                ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~8                                                                                                ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~10                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~11                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~12                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~18                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~22                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~23                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~24                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|LessThan35~5                                                                                                       ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~38                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~39                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~40                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~42                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|LessThan35~9                                                                                                       ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~52                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~53                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~54                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~56                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~60                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~61                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~63                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~64                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|LessThan35~12                                                                                                      ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~72                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~73                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~76                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~79                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~80                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~86                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~90                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~92                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~98                                                                                               ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~100                                                                                              ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~101                                                                                              ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~105                                                                                              ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~106                                                                                              ; 0                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~107                                                                                              ; 0                 ; 0       ;
;      - RGB_Process:p1|LessThan35~27                                                                                                      ; 0                 ; 0       ;
; SW[3]                                                                                                                                    ;                   ;         ;
;      - RGB_Process:p1|intensityTotalNew~123                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~0                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~1                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~2                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~4                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|o_VGA_R~1                                                                                                          ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~5                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~6                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~8                                                                                                ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~10                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~11                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~12                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~18                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~22                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~23                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~24                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~5                                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~38                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~39                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~40                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~42                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~9                                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~52                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~53                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~54                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~56                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~60                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~61                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~63                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~64                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~12                                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~72                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~73                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~76                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~79                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~80                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~86                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~90                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~92                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~98                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~100                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~101                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~105                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~106                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|intensityTotalNew~107                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|LessThan35~27                                                                                                      ; 1                 ; 0       ;
; KEY[3]                                                                                                                                   ;                   ;         ;
;      - cursor:c_proc|c_bottom[3]~16                                                                                                      ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~12                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~9                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~16                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~13                                                                                                          ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[6]~20                                                                                                        ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~0                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~1                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~1                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~2                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~3                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~2                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~3                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~4                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[12]~5                                                                                                        ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~4                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[12]~6                                                                                                        ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~7                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~5                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~8                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~9                                                                                                            ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~6                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~7                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~10                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_right~8                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_left~11                                                                                                           ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[7]~2                                                                                                       ; 0                 ; 0       ;
; KEY[1]                                                                                                                                   ;                   ;         ;
;      - cursor:c_proc|c_left[6]~0                                                                                                         ; 0                 ; 0       ;
;      - cursor:c_proc|c_left[12]~6                                                                                                        ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[7]~2                                                                                                       ; 0                 ; 0       ;
;      - cursor:c_proc|c_bottom[3]~16                                                                                                      ; 0                 ; 0       ;
; KEY[2]                                                                                                                                   ;                   ;         ;
;      - cursor:c_proc|c_bottom[3]~16                                                                                                      ; 1                 ; 0       ;
;      - cursor:c_proc|c_left[6]~0                                                                                                         ; 1                 ; 0       ;
;      - cursor:c_proc|c_left[12]~6                                                                                                        ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~0                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~0                                                                                                          ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom[7]~1                                                                                                       ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~1                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~2                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom[7]~2                                                                                                       ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~3                                                                                                          ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~4                                                                                                          ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~3                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~4                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~5                                                                                                          ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~6                                                                                                          ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~7                                                                                                          ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~5                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~6                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~8                                                                                                          ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~9                                                                                                          ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~7                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~8                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~9                                                                                                             ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~10                                                                                                         ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~11                                                                                                         ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~12                                                                                                         ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~10                                                                                                            ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~13                                                                                                         ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~11                                                                                                            ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~12                                                                                                            ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~14                                                                                                         ; 1                 ; 0       ;
;      - cursor:c_proc|c_top~13                                                                                                            ; 1                 ; 0       ;
;      - cursor:c_proc|c_bottom~15                                                                                                         ; 1                 ; 0       ;
; KEY[0]                                                                                                                                   ;                   ;         ;
;      - cursor:c_proc|c_left[6]~0                                                                                                         ; 1                 ; 0       ;
;      - cursor:c_proc|c_left[12]~6                                                                                                        ; 1                 ; 0       ;
; SW[6]                                                                                                                                    ;                   ;         ;
;      - cursor:c_proc|rect_nstate.R_LOCK2~0                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_LOCK1~0                                                                                               ; 0                 ; 0       ;
;      - cursor:c_proc|rect_nstate.R_READY~0                                                                                               ; 0                 ; 0       ;
; MIPI_PIXEL_D[3]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
; MIPI_PIXEL_D[2]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2 ; 1                 ; 7       ;
; MIPI_PIXEL_D[4]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
; MIPI_PIXEL_D[5]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4 ; 1                 ; 7       ;
; MIPI_PIXEL_D[6]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
; MIPI_PIXEL_D[7]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6 ; 1                 ; 7       ;
; MIPI_PIXEL_D[8]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 0                 ; 7       ;
; MIPI_PIXEL_D[9]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8 ; 1                 ; 7       ;
; MIPI_PIXEL_D[1]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
; MIPI_PIXEL_D[0]                                                                                                                          ;                   ;         ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
;      - D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0 ; 1                 ; 7       ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------+----------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location             ; Fan-Out ; Usage                                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+----------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                ; PIN_AF14             ; 5       ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                ; PIN_AF14             ; 34400   ; Clock                                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[5]~2                                            ; LABCELL_X48_Y61_N24  ; 13      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_WR_CNT[7]~0                                          ; LABCELL_X48_Y61_N12  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[3]~1                                            ; LABCELL_X48_Y61_N54  ; 16      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|always0~10                                             ; LABCELL_X48_Y61_N15  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|always0~5                                              ; MLABCELL_X47_Y60_N21 ; 27      ; Clock enable, Sync. clear                ; no     ; --                   ; --               ; --                        ;
; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|comb~0                                        ; LABCELL_X68_Y3_N27   ; 5       ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|comb~1                                        ; LABCELL_X68_Y3_N24   ; 5       ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|comb~2                                        ; LABCELL_X66_Y3_N51   ; 5       ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; D8M_SET:ccd|RAW2RGB_L:u4|RD_EN~5                                                        ; LABCELL_X64_Y3_N42   ; 25      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; D8M_SET:ccd|VGA_READ_COUNTER:cnt|CNT_[2]~0                                              ; LABCELL_X64_Y3_N45   ; 14      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ               ; FF_X18_Y73_N7        ; 213     ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|LessThan0~6          ; LABCELL_X11_Y76_N42  ; 39      ; Clock enable, Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[5]~0                         ; LABCELL_X17_Y71_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~13                       ; MLABCELL_X15_Y71_N0  ; 36      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~8                        ; MLABCELL_X15_Y71_N42 ; 36      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[0]~0       ; LABCELL_X17_Y69_N57  ; 9       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[0]~2       ; LABCELL_X18_Y69_N30  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~0        ; LABCELL_X18_Y70_N48  ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~1        ; LABCELL_X18_Y69_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|DELY[7]~0       ; LABCELL_X18_Y70_N30  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[3]           ; FF_X18_Y69_N20       ; 38      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector26~1    ; LABCELL_X18_Y70_N36  ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector27~0    ; LABCELL_X18_Y70_N33  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|A[1]~1         ; LABCELL_X22_Y73_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[4]~1       ; LABCELL_X17_Y70_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|DELY[1]~0      ; LABCELL_X22_Y73_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|ST[0]~0        ; LABCELL_X16_Y70_N39  ; 9       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~3   ; LABCELL_X17_Y70_N24  ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[7]~1       ; MLABCELL_X21_Y72_N3  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[2]~0    ; LABCELL_X22_Y72_N51  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[5]~0     ; LABCELL_X19_Y72_N18  ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[5]~2     ; MLABCELL_X21_Y72_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[0]        ; FF_X22_Y72_N29       ; 15      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[2]        ; FF_X19_Y72_N17       ; 29      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|Selector19~4 ; LABCELL_X22_Y72_N33  ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[1]~3                     ; LABCELL_X16_Y71_N48  ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[3]~1                ; LABCELL_X16_Y73_N18  ; 18      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|SDAO                             ; MLABCELL_X21_Y73_N36 ; 1       ; Output enable                            ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[5]                            ; FF_X18_Y71_N56       ; 39      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|Selector7~11                     ; LABCELL_X17_Y71_N27  ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[0]                          ; FF_X16_Y73_N26       ; 16      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[2]                          ; FF_X16_Y73_N2        ; 17      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[3]                          ; FF_X16_Y73_N29       ; 19      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[3]~4                        ; LABCELL_X18_Y72_N33  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WORD_DATA[15]~1                  ; LABCELL_X13_Y73_N0   ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WORD_DATA[15]~3                  ; MLABCELL_X15_Y71_N48 ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ              ; FF_X17_Y75_N17       ; 273     ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CNT[5]~0                        ; LABCELL_X17_Y74_N39  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[29]~1                      ; LABCELL_X18_Y76_N12  ; 37      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[29]~8                      ; LABCELL_X17_Y76_N30  ; 37      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[4]~0      ; MLABCELL_X15_Y76_N18 ; 9       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[4]~2      ; MLABCELL_X15_Y76_N0  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[4]~0       ; LABCELL_X12_Y74_N57  ; 9       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[4]~1       ; LABCELL_X12_Y74_N54  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[4]~1    ; LABCELL_X12_Y74_N36  ; 10      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DELY[6]~0      ; LABCELL_X12_Y73_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[2]          ; FF_X16_Y74_N56       ; 30      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[3]          ; FF_X15_Y74_N44       ; 35      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector26~1   ; MLABCELL_X15_Y74_N27 ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector27~0   ; MLABCELL_X15_Y74_N33 ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[6]~2        ; LABCELL_X17_Y75_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[2]~1      ; LABCELL_X19_Y75_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[7]~1     ; LABCELL_X19_Y75_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[5]~0       ; LABCELL_X19_Y75_N21  ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~2  ; LABCELL_X19_Y75_N18  ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[5]~1      ; MLABCELL_X15_Y77_N42 ; 8       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[5]~3      ; MLABCELL_X15_Y77_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[3]~1   ; MLABCELL_X15_Y77_N6  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[7]~0    ; LABCELL_X17_Y77_N9   ; 9       ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[7]~3    ; LABCELL_X17_Y77_N24  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[2]       ; FF_X16_Y77_N14       ; 31      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ID1[7]~1                        ; LABCELL_X17_Y74_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[13]~1                   ; LABCELL_X17_Y74_N48  ; 21      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SDAO~0                          ; MLABCELL_X15_Y75_N51 ; 1       ; Output enable                            ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[1]                           ; FF_X18_Y74_N5        ; 32      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[3]                           ; FF_X19_Y76_N26       ; 47      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|Selector4~2                     ; LABCELL_X19_Y76_N27  ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[14]~0                      ; LABCELL_X18_Y76_N6   ; 22      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[14]~4                      ; LABCELL_X18_Y76_N42  ; 22      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WORD_DATA[7]~1                  ; LABCELL_X17_Y76_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; MIPI_PIXEL_CLK                                                                          ; PIN_AA21             ; 124     ; Clock                                    ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; MIPI_PIXEL_HS                                                                           ; PIN_AK24             ; 2       ; Clock                                    ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; RGB_Process:p1|always0~1                                                                ; LABCELL_X42_Y64_N51  ; 24      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                                                   ; PIN_AB12             ; 58      ; Latch enable, Sync. clear                ; no     ; --                   ; --               ; --                        ;
; always5~1                                                                               ; LABCELL_X46_Y61_N45  ; 16      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|LessThan0~1                                                               ; MLABCELL_X25_Y69_N54 ; 38      ; Clock enable, Latch enable, Write enable ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|LessThan1~1                                                               ; LABCELL_X29_Y65_N48  ; 54      ; Clock enable, Latch enable, Write enable ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|LessThan2~1                                                               ; LABCELL_X24_Y62_N21  ; 55      ; Clock enable, Latch enable, Write enable ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|Equal0~2                                          ; LABCELL_X29_Y64_N48  ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|Equal2~2                                          ; LABCELL_X19_Y63_N57  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|Mux11~0                                           ; MLABCELL_X15_Y64_N6  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|Mux212~0                                          ; LABCELL_X18_Y64_N3   ; 53      ; Latch enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|always2~0                                         ; LABCELL_X29_Y64_N51  ; 14      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|always6~0                                         ; LABCELL_X19_Y63_N30  ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|rd_buff_en[0]                                     ; LABCELL_X17_Y65_N9   ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|rd_buff_en[1]                                     ; LABCELL_X17_Y65_N12  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|rd_buff_en[2]                                     ; LABCELL_X19_Y63_N12  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|rd_buff_en[3]                                     ; LABCELL_X18_Y65_N9   ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|rd_buff_en[4]                                     ; LABCELL_X18_Y65_N24  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|rd_buff_en[5]                                     ; LABCELL_X16_Y64_N18  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|rd_state                                          ; FF_X19_Y65_N26       ; 51      ; Clock enable, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK0|Equal0~2                           ; MLABCELL_X15_Y62_N18 ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK1|Equal0~2                           ; LABCELL_X17_Y65_N6   ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|Equal0~2                           ; MLABCELL_X21_Y65_N24 ; 15      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|Equal0~2                           ; LABCELL_X13_Y65_N24  ; 14      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|Equal0~2                           ; LABCELL_X16_Y67_N18  ; 13      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|Equal0~2                           ; LABCELL_X12_Y64_N48  ; 15      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|rows_written_flag                                 ; FF_X25_Y65_N26       ; 27      ; Latch enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|wr_buff_en[0]                                     ; FF_X13_Y65_N11       ; 12      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|wr_buff_en[1]                                     ; FF_X13_Y65_N23       ; 14      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|wr_buff_en[2]                                     ; FF_X13_Y65_N2        ; 17      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|wr_buff_en[3]                                     ; FF_X13_Y65_N29       ; 16      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|wr_buff_en[4]                                     ; FF_X13_Y63_N35       ; 15      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_B|wr_buff_en[5]                                     ; FF_X13_Y65_N5        ; 17      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|Equal2~2                                          ; LABCELL_X37_Y71_N0   ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|Mux212~0                                          ; MLABCELL_X34_Y66_N39 ; 53      ; Latch enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|always6~0                                         ; LABCELL_X37_Y70_N6   ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|rd_buff_en[0]                                     ; LABCELL_X35_Y68_N18  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|rd_buff_en[1]                                     ; LABCELL_X35_Y68_N6   ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|rd_buff_en[2]                                     ; LABCELL_X33_Y69_N33  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|rd_buff_en[3]                                     ; LABCELL_X35_Y65_N12  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|rd_buff_en[4]                                     ; MLABCELL_X28_Y66_N21 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|rd_buff_en[5]                                     ; MLABCELL_X34_Y69_N33 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|rd_state                                          ; FF_X37_Y71_N38       ; 55      ; Clock enable, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK0|Equal0~2                           ; LABCELL_X35_Y69_N24  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK1|Equal0~2                           ; MLABCELL_X28_Y68_N42 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|Equal0~2                           ; LABCELL_X30_Y68_N24  ; 13      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK3|Equal0~2                           ; LABCELL_X36_Y65_N6   ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK4|Equal0~2                           ; LABCELL_X27_Y66_N30  ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|Equal0~2                           ; MLABCELL_X34_Y69_N48 ; 15      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|wr_buff_en[0]                                     ; FF_X28_Y68_N41       ; 14      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|wr_buff_en[0]~0                                   ; MLABCELL_X28_Y68_N36 ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|wr_buff_en[1]                                     ; FF_X28_Y68_N47       ; 14      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|wr_buff_en[2]                                     ; FF_X30_Y68_N17       ; 15      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|wr_buff_en[3]                                     ; FF_X36_Y65_N17       ; 13      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|wr_buff_en[4]                                     ; FF_X28_Y68_N32       ; 12      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_G|wr_buff_en[5]                                     ; FF_X28_Y68_N35       ; 17      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|Equal2~2                                          ; MLABCELL_X25_Y72_N0  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|Mux212~0                                          ; LABCELL_X29_Y71_N36  ; 53      ; Latch enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|always6~0                                         ; MLABCELL_X28_Y69_N54 ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|rd_buff_en[0]                                     ; MLABCELL_X28_Y69_N42 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|rd_buff_en[1]                                     ; MLABCELL_X28_Y72_N42 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|rd_buff_en[2]                                     ; MLABCELL_X28_Y69_N30 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|rd_buff_en[3]                                     ; MLABCELL_X25_Y71_N33 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|rd_buff_en[4]                                     ; LABCELL_X29_Y72_N9   ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|rd_buff_en[5]                                     ; MLABCELL_X28_Y69_N48 ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|rd_state                                          ; FF_X25_Y72_N17       ; 58      ; Clock enable, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK0|Equal0~2                           ; MLABCELL_X28_Y70_N24 ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK1|Equal0~2                           ; MLABCELL_X28_Y72_N48 ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|Equal0~2                           ; LABCELL_X36_Y72_N12  ; 13      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK3|Equal0~2                           ; LABCELL_X16_Y69_N18  ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|Equal0~2                           ; LABCELL_X23_Y72_N30  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK5|Equal0~2                           ; LABCELL_X17_Y68_N48  ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|wr_buff_en[0]                                     ; FF_X23_Y72_N38       ; 14      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|wr_buff_en[0]~0                                   ; LABCELL_X23_Y72_N51  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|wr_buff_en[1]                                     ; FF_X23_Y72_N50       ; 13      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|wr_buff_en[2]                                     ; FF_X23_Y72_N41       ; 15      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|wr_buff_en[3]                                     ; FF_X23_Y72_N56       ; 12      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|wr_buff_en[4]                                     ; FF_X23_Y72_N35       ; 14      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|blur_control:blur_con_R|wr_buff_en[5]                                     ; FF_X23_Y68_N53       ; 12      ; Clock enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; blur_5x5:blur|rd_flag                                                                   ; LABCELL_X24_Y66_N51  ; 41      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; blur_en                                                                                 ; FF_X24_Y66_N8        ; 32      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; brightLevel                                                                             ; LABCELL_X23_Y65_N3   ; 24      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; cursor:c_proc|c_bottom[3]~16                                                            ; LABCELL_X37_Y62_N24  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; cursor:c_proc|c_bottom[7]~2                                                             ; LABCELL_X40_Y61_N51  ; 16      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; cursor:c_proc|c_clk                                                                     ; FF_X40_Y62_N56       ; 44      ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; cursor:c_proc|c_left[12]~6                                                              ; LABCELL_X40_Y61_N42  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; cursor:c_proc|c_left[6]~20                                                              ; MLABCELL_X39_Y63_N42 ; 10      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; cursor:c_proc|curs_ol__input_B[0]~2                                                     ; LABCELL_X42_Y65_N18  ; 24      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; cursor:c_proc|p1_col~0                                                                  ; LABCELL_X42_Y63_N54  ; 24      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; cursor:c_proc|rect_feed_R~0                                                             ; MLABCELL_X39_Y67_N18 ; 21      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; cursor:c_proc|rect_state.R_LOCK1                                                        ; FF_X42_Y63_N20       ; 50      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|WideOr6                                                               ; LABCELL_X37_Y25_N30  ; 20      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|WideOr7                                                               ; LABCELL_X51_Y22_N36  ; 20      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|WideOr8                                                               ; LABCELL_X40_Y35_N42  ; 20      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|WideOr9                                                               ; LABCELL_X30_Y23_N9   ; 20      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|curr_buff_wr_count[4]~0                                               ; LABCELL_X48_Y60_N54  ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|curr_row_to_disp[0]~0                                                 ; LABCELL_X48_Y60_N51  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|curr_row_to_disp[0]~1                                                 ; LABCELL_X48_Y60_N30  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|done_edge_R~0                                                         ; LABCELL_X51_Y28_N6   ; 24      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1000][0]~440                                       ; LABCELL_X45_Y12_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1001][0]~958                                       ; LABCELL_X31_Y2_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1002][0]~216                                       ; LABCELL_X24_Y6_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1003][0]~734                                       ; MLABCELL_X6_Y11_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1004][0]~382                                       ; MLABCELL_X15_Y19_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1005][0]~894                                       ; LABCELL_X40_Y4_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1006][0]~224                                       ; LABCELL_X27_Y2_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1007][0]~736                                       ; LABCELL_X10_Y13_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1008][0]~480                                       ; LABCELL_X12_Y7_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1009][0]~992                                       ; LABCELL_X36_Y2_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1010][0]~244                                       ; LABCELL_X27_Y4_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1011][0]~765                                       ; LABCELL_X10_Y13_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1012][0]~320                                       ; LABCELL_X16_Y18_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1013][0]~832                                       ; MLABCELL_X39_Y14_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1014][0]~252                                       ; LABCELL_X9_Y11_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1015][0]~767                                       ; LABCELL_X9_Y11_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1016][0]~448                                       ; MLABCELL_X39_Y12_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1017][0]~960                                       ; MLABCELL_X34_Y4_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1018][0]~248                                       ; LABCELL_X27_Y9_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1019][0]~766                                       ; LABCELL_X9_Y11_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1020][0]~384                                       ; MLABCELL_X15_Y19_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1021][0]~896                                       ; MLABCELL_X34_Y13_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1022][0]~256                                       ; MLABCELL_X25_Y8_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[1023][0]~768                                       ; LABCELL_X10_Y13_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[642][0]~66                                         ; LABCELL_X30_Y4_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[643][0]~578                                        ; LABCELL_X18_Y19_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[644][0]~274                                        ; LABCELL_X45_Y17_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[645][0]~786                                        ; MLABCELL_X39_Y2_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[646][0]~74                                         ; LABCELL_X12_Y10_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[647][0]~586                                        ; LABCELL_X13_Y23_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[648][0]~402                                        ; MLABCELL_X15_Y17_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[649][0]~914                                        ; MLABCELL_X39_Y7_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[650][0]~70                                         ; LABCELL_X18_Y10_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[651][0]~582                                        ; MLABCELL_X21_Y15_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[652][0]~338                                        ; LABCELL_X30_Y6_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[653][0]~850                                        ; LABCELL_X43_Y8_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[654][0]~78                                         ; LABCELL_X13_Y10_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[655][0]~590                                        ; LABCELL_X23_Y20_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[656][0]~454                                        ; LABCELL_X48_Y7_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[657][0]~966                                        ; LABCELL_X31_Y12_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[658][0]~98                                         ; MLABCELL_X25_Y9_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[659][0]~610                                        ; LABCELL_X23_Y20_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[660][0]~282                                        ; LABCELL_X30_Y3_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[661][0]~794                                        ; LABCELL_X48_Y13_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[662][0]~106                                        ; LABCELL_X24_Y10_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[663][0]~618                                        ; LABCELL_X19_Y19_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[664][0]~410                                        ; MLABCELL_X15_Y17_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[665][0]~922                                        ; LABCELL_X37_Y9_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[666][0]~102                                        ; LABCELL_X24_Y11_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[667][0]~614                                        ; LABCELL_X17_Y20_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[668][0]~346                                        ; LABCELL_X31_Y6_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[669][0]~858                                        ; LABCELL_X43_Y5_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[670][0]~110                                        ; LABCELL_X24_Y10_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[671][0]~622                                        ; LABCELL_X19_Y16_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[672][0]~486                                        ; MLABCELL_X15_Y12_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[673][0]~998                                        ; MLABCELL_X34_Y3_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[674][0]~82                                         ; LABCELL_X27_Y12_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[675][0]~594                                        ; LABCELL_X16_Y23_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[676][0]~278                                        ; LABCELL_X13_Y18_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[677][0]~790                                        ; LABCELL_X48_Y13_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[678][0]~90                                         ; LABCELL_X24_Y2_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[679][0]~602                                        ; LABCELL_X13_Y23_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[680][0]~406                                        ; LABCELL_X17_Y20_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[681][0]~918                                        ; LABCELL_X35_Y6_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[682][0]~86                                         ; MLABCELL_X25_Y12_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[683][0]~598                                        ; LABCELL_X11_Y21_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[684][0]~342                                        ; LABCELL_X30_Y5_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[685][0]~854                                        ; LABCELL_X43_Y9_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[686][0]~94                                         ; MLABCELL_X25_Y12_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[687][0]~606                                        ; LABCELL_X16_Y23_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[688][0]~470                                        ; LABCELL_X12_Y7_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[689][0]~982                                        ; LABCELL_X37_Y2_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[690][0]~114                                        ; LABCELL_X24_Y7_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[691][0]~626                                        ; LABCELL_X10_Y10_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[692][0]~286                                        ; LABCELL_X35_Y4_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[693][0]~798                                        ; MLABCELL_X34_Y15_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[694][0]~122                                        ; LABCELL_X24_Y7_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[695][0]~634                                        ; LABCELL_X10_Y10_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[696][0]~414                                        ; MLABCELL_X21_Y16_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[697][0]~926                                        ; LABCELL_X37_Y7_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[698][0]~118                                        ; LABCELL_X24_Y7_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[699][0]~630                                        ; LABCELL_X10_Y10_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[700][0]~350                                        ; LABCELL_X31_Y6_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[701][0]~862                                        ; LABCELL_X42_Y6_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[702][0]~126                                        ; LABCELL_X24_Y7_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[703][0]~638                                        ; LABCELL_X10_Y10_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[704][0]~502                                        ; LABCELL_X35_Y13_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[705][0]~1014                                       ; LABCELL_X48_Y16_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[706][0]~68                                         ; LABCELL_X30_Y4_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[707][0]~706                                        ; LABCELL_X2_Y13_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[708][0]~306                                        ; LABCELL_X18_Y17_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[709][0]~821                                        ; LABCELL_X43_Y11_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[710][0]~76                                         ; MLABCELL_X28_Y4_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[711][0]~714                                        ; LABCELL_X10_Y22_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[712][0]~434                                        ; LABCELL_X43_Y11_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[713][0]~916                                        ; MLABCELL_X39_Y7_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[714][0]~72                                         ; LABCELL_X22_Y7_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[715][0]~710                                        ; LABCELL_X2_Y13_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[716][0]~340                                        ; LABCELL_X29_Y6_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[717][0]~852                                        ; LABCELL_X43_Y6_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[718][0]~80                                         ; LABCELL_X13_Y10_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[719][0]~718                                        ; LABCELL_X10_Y21_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[720][0]~456                                        ; LABCELL_X45_Y8_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[721][0]~968                                        ; LABCELL_X45_Y11_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[722][0]~100                                        ; MLABCELL_X21_Y6_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[723][0]~738                                        ; LABCELL_X11_Y20_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[724][0]~314                                        ; LABCELL_X18_Y17_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[725][0]~823                                        ; LABCELL_X43_Y5_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[726][0]~108                                        ; LABCELL_X18_Y5_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[727][0]~746                                        ; MLABCELL_X3_Y10_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[728][0]~442                                        ; MLABCELL_X39_Y11_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[729][0]~924                                        ; LABCELL_X37_Y9_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[730][0]~104                                        ; LABCELL_X18_Y5_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[731][0]~742                                        ; LABCELL_X7_Y12_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[732][0]~348                                        ; LABCELL_X31_Y6_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[733][0]~860                                        ; LABCELL_X43_Y5_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[734][0]~112                                        ; LABCELL_X18_Y5_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[735][0]~750                                        ; LABCELL_X11_Y20_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[736][0]~488                                        ; MLABCELL_X15_Y12_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[737][0]~1006                                       ; LABCELL_X36_Y12_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[738][0]~84                                         ; LABCELL_X27_Y12_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[739][0]~725                                        ; LABCELL_X10_Y24_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[740][0]~310                                        ; LABCELL_X17_Y17_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[741][0]~822                                        ; MLABCELL_X39_Y14_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[742][0]~92                                         ; LABCELL_X24_Y2_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[743][0]~727                                        ; LABCELL_X10_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[744][0]~438                                        ; MLABCELL_X39_Y14_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[745][0]~920                                        ; LABCELL_X35_Y7_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[746][0]~88                                         ; LABCELL_X19_Y10_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[747][0]~726                                        ; LABCELL_X10_Y21_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[748][0]~344                                        ; LABCELL_X30_Y7_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[749][0]~856                                        ; LABCELL_X43_Y9_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[750][0]~96                                         ; LABCELL_X12_Y10_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[751][0]~728                                        ; LABCELL_X10_Y21_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[752][0]~478                                        ; LABCELL_X12_Y7_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[753][0]~990                                        ; LABCELL_X36_Y6_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[754][0]~116                                        ; MLABCELL_X8_Y8_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[755][0]~757                                        ; LABCELL_X7_Y10_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[756][0]~318                                        ; LABCELL_X17_Y17_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[757][0]~824                                        ; MLABCELL_X39_Y14_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[758][0]~124                                        ; LABCELL_X24_Y7_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[759][0]~759                                        ; LABCELL_X10_Y22_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[760][0]~446                                        ; MLABCELL_X39_Y11_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[761][0]~928                                        ; LABCELL_X37_Y7_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[762][0]~120                                        ; LABCELL_X24_Y7_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[763][0]~758                                        ; LABCELL_X9_Y11_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[764][0]~352                                        ; LABCELL_X31_Y6_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[765][0]~864                                        ; LABCELL_X42_Y6_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[766][0]~128                                        ; LABCELL_X19_Y8_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[767][0]~760                                        ; LABCELL_X10_Y24_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[768][0]~510                                        ; MLABCELL_X34_Y13_N51 ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[769][0]~1022                                       ; LABCELL_X42_Y16_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[770][0]~193                                        ; MLABCELL_X28_Y2_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[771][0]~516                                        ; LABCELL_X22_Y18_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[772][0]~260                                        ; LABCELL_X45_Y17_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[773][0]~772                                        ; LABCELL_X35_Y16_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[774][0]~201                                        ; LABCELL_X22_Y6_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[775][0]~524                                        ; LABCELL_X17_Y20_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[776][0]~388                                        ; LABCELL_X45_Y16_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[777][0]~945                                        ; LABCELL_X37_Y1_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[778][0]~197                                        ; LABCELL_X22_Y7_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[779][0]~520                                        ; LABCELL_X23_Y20_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[780][0]~369                                        ; LABCELL_X12_Y9_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[781][0]~881                                        ; LABCELL_X37_Y1_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[782][0]~205                                        ; LABCELL_X23_Y7_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[783][0]~528                                        ; LABCELL_X23_Y22_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[784][0]~461                                        ; LABCELL_X45_Y6_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[785][0]~973                                        ; MLABCELL_X34_Y9_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[786][0]~225                                        ; LABCELL_X22_Y4_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[787][0]~548                                        ; LABCELL_X18_Y15_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[788][0]~268                                        ; LABCELL_X13_Y20_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[789][0]~780                                        ; LABCELL_X45_Y15_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[790][0]~233                                        ; LABCELL_X23_Y6_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[791][0]~556                                        ; LABCELL_X19_Y19_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[792][0]~396                                        ; LABCELL_X45_Y15_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[793][0]~947                                        ; LABCELL_X31_Y1_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[794][0]~229                                        ; LABCELL_X22_Y7_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[795][0]~552                                        ; LABCELL_X19_Y17_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[796][0]~371                                        ; LABCELL_X12_Y9_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[797][0]~883                                        ; MLABCELL_X34_Y13_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[798][0]~237                                        ; LABCELL_X23_Y6_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[799][0]~560                                        ; LABCELL_X23_Y20_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[800][0]~493                                        ; LABCELL_X16_Y4_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[801][0]~996                                        ; MLABCELL_X34_Y2_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[802][0]~209                                        ; LABCELL_X22_Y4_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[803][0]~532                                        ; LABCELL_X17_Y19_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[804][0]~264                                        ; LABCELL_X13_Y18_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[805][0]~776                                        ; MLABCELL_X39_Y14_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[806][0]~217                                        ; MLABCELL_X21_Y3_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[807][0]~540                                        ; LABCELL_X12_Y17_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[808][0]~392                                        ; LABCELL_X45_Y18_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[809][0]~946                                        ; LABCELL_X31_Y1_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[810][0]~213                                        ; LABCELL_X22_Y7_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[811][0]~536                                        ; LABCELL_X9_Y9_N30    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[812][0]~370                                        ; LABCELL_X12_Y17_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[813][0]~882                                        ; LABCELL_X40_Y4_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[814][0]~221                                        ; LABCELL_X23_Y7_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[815][0]~544                                        ; LABCELL_X9_Y9_N51    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[816][0]~468                                        ; MLABCELL_X15_Y3_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[817][0]~980                                        ; LABCELL_X37_Y2_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[818][0]~241                                        ; LABCELL_X22_Y4_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[819][0]~564                                        ; LABCELL_X17_Y22_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[820][0]~272                                        ; LABCELL_X35_Y5_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[821][0]~784                                        ; LABCELL_X37_Y13_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[822][0]~249                                        ; MLABCELL_X21_Y3_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[823][0]~572                                        ; LABCELL_X17_Y22_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[824][0]~400                                        ; LABCELL_X45_Y18_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[825][0]~948                                        ; LABCELL_X31_Y1_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[826][0]~245                                        ; LABCELL_X22_Y7_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[827][0]~568                                        ; LABCELL_X10_Y12_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[828][0]~372                                        ; LABCELL_X12_Y18_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[829][0]~884                                        ; MLABCELL_X34_Y14_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[830][0]~253                                        ; LABCELL_X23_Y7_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[831][0]~576                                        ; LABCELL_X17_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[832][0]~500                                        ; MLABCELL_X34_Y13_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[833][0]~1012                                       ; LABCELL_X10_Y16_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[834][0]~195                                        ; MLABCELL_X28_Y2_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[835][0]~644                                        ; MLABCELL_X6_Y12_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[836][0]~292                                        ; LABCELL_X50_Y16_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[837][0]~804                                        ; LABCELL_X46_Y15_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[838][0]~203                                        ; LABCELL_X22_Y8_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[839][0]~652                                        ; LABCELL_X11_Y17_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[840][0]~429                                        ; LABCELL_X27_Y15_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[841][0]~953                                        ; LABCELL_X33_Y4_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[842][0]~199                                        ; LABCELL_X7_Y8_N24    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[843][0]~648                                        ; LABCELL_X11_Y17_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[844][0]~377                                        ; LABCELL_X11_Y18_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[845][0]~889                                        ; MLABCELL_X34_Y6_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[846][0]~207                                        ; LABCELL_X7_Y8_N15    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[847][0]~656                                        ; MLABCELL_X21_Y16_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[848][0]~463                                        ; LABCELL_X45_Y6_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[849][0]~975                                        ; MLABCELL_X34_Y9_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[850][0]~227                                        ; LABCELL_X17_Y4_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[851][0]~676                                        ; LABCELL_X24_Y17_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[852][0]~300                                        ; MLABCELL_X34_Y19_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[853][0]~812                                        ; MLABCELL_X47_Y15_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[854][0]~235                                        ; LABCELL_X17_Y4_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[855][0]~684                                        ; LABCELL_X12_Y13_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[856][0]~431                                        ; MLABCELL_X15_Y14_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[857][0]~955                                        ; LABCELL_X31_Y4_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[858][0]~231                                        ; LABCELL_X29_Y8_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[859][0]~680                                        ; MLABCELL_X21_Y18_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[860][0]~379                                        ; LABCELL_X11_Y19_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[861][0]~891                                        ; LABCELL_X35_Y12_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[862][0]~239                                        ; MLABCELL_X25_Y8_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[863][0]~688                                        ; LABCELL_X11_Y18_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[864][0]~495                                        ; LABCELL_X16_Y4_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[865][0]~1004                                       ; LABCELL_X36_Y3_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[866][0]~211                                        ; LABCELL_X23_Y4_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[867][0]~660                                        ; MLABCELL_X25_Y18_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[868][0]~296                                        ; LABCELL_X33_Y18_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[869][0]~808                                        ; MLABCELL_X47_Y14_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[870][0]~219                                        ; LABCELL_X19_Y8_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[871][0]~668                                        ; MLABCELL_X21_Y18_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[872][0]~430                                        ; MLABCELL_X15_Y14_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[873][0]~954                                        ; LABCELL_X31_Y2_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[874][0]~215                                        ; LABCELL_X23_Y4_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[875][0]~664                                        ; MLABCELL_X21_Y18_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[876][0]~378                                        ; LABCELL_X11_Y19_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[877][0]~890                                        ; LABCELL_X45_Y10_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[878][0]~223                                        ; LABCELL_X27_Y2_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[879][0]~672                                        ; LABCELL_X23_Y18_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[880][0]~476                                        ; MLABCELL_X15_Y6_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[881][0]~988                                        ; LABCELL_X37_Y2_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[882][0]~243                                        ; LABCELL_X22_Y8_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[883][0]~701                                        ; LABCELL_X19_Y22_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[884][0]~304                                        ; MLABCELL_X34_Y20_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[885][0]~816                                        ; MLABCELL_X47_Y12_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[886][0]~251                                        ; LABCELL_X24_Y10_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[887][0]~703                                        ; LABCELL_X17_Y22_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[888][0]~432                                        ; MLABCELL_X15_Y18_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[889][0]~956                                        ; LABCELL_X31_Y4_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[890][0]~247                                        ; LABCELL_X22_Y8_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[891][0]~702                                        ; LABCELL_X18_Y18_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[892][0]~380                                        ; LABCELL_X11_Y19_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[893][0]~892                                        ; MLABCELL_X34_Y13_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[894][0]~255                                        ; LABCELL_X24_Y10_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[895][0]~704                                        ; LABCELL_X18_Y18_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[896][0]~508                                        ; LABCELL_X35_Y13_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[897][0]~1020                                       ; LABCELL_X42_Y16_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[898][0]~194                                        ; LABCELL_X23_Y2_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[899][0]~580                                        ; LABCELL_X18_Y19_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[900][0]~276                                        ; MLABCELL_X28_Y18_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[901][0]~788                                        ; LABCELL_X36_Y15_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[902][0]~202                                        ; MLABCELL_X21_Y11_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[903][0]~588                                        ; LABCELL_X17_Y20_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[904][0]~404                                        ; MLABCELL_X15_Y17_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[905][0]~949                                        ; LABCELL_X33_Y4_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[906][0]~198                                        ; LABCELL_X22_Y5_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[907][0]~584                                        ; LABCELL_X18_Y19_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[908][0]~373                                        ; LABCELL_X11_Y18_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[909][0]~885                                        ; MLABCELL_X34_Y6_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[910][0]~206                                        ; LABCELL_X23_Y7_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[911][0]~592                                        ; LABCELL_X18_Y19_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[912][0]~462                                        ; LABCELL_X45_Y6_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[913][0]~974                                        ; MLABCELL_X34_Y9_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[914][0]~226                                        ; MLABCELL_X21_Y6_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[915][0]~612                                        ; MLABCELL_X6_Y14_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[916][0]~284                                        ; LABCELL_X30_Y3_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[917][0]~796                                        ; LABCELL_X35_Y13_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[918][0]~234                                        ; MLABCELL_X25_Y3_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[919][0]~620                                        ; LABCELL_X10_Y22_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[920][0]~412                                        ; LABCELL_X16_Y17_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[921][0]~951                                        ; LABCELL_X13_Y9_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[922][0]~230                                        ; MLABCELL_X21_Y6_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[923][0]~616                                        ; LABCELL_X9_Y14_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[924][0]~375                                        ; MLABCELL_X15_Y19_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[925][0]~887                                        ; MLABCELL_X34_Y12_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[926][0]~238                                        ; MLABCELL_X21_Y6_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[927][0]~624                                        ; LABCELL_X7_Y14_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[928][0]~494                                        ; LABCELL_X16_Y4_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[929][0]~1000                                       ; MLABCELL_X34_Y3_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[930][0]~210                                        ; LABCELL_X22_Y5_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[931][0]~596                                        ; LABCELL_X19_Y23_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[932][0]~280                                        ; LABCELL_X13_Y18_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[933][0]~792                                        ; LABCELL_X36_Y15_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[934][0]~218                                        ; MLABCELL_X25_Y3_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[935][0]~604                                        ; LABCELL_X22_Y21_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[936][0]~408                                        ; LABCELL_X17_Y20_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[937][0]~950                                        ; LABCELL_X31_Y2_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[938][0]~214                                        ; LABCELL_X23_Y4_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[939][0]~600                                        ; LABCELL_X11_Y21_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[940][0]~374                                        ; LABCELL_X12_Y19_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[941][0]~886                                        ; LABCELL_X45_Y10_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[942][0]~222                                        ; LABCELL_X22_Y5_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[943][0]~608                                        ; LABCELL_X17_Y21_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[944][0]~472                                        ; LABCELL_X13_Y7_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[945][0]~984                                        ; LABCELL_X36_Y2_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[946][0]~242                                        ; LABCELL_X23_Y7_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[947][0]~628                                        ; LABCELL_X17_Y22_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[948][0]~288                                        ; LABCELL_X29_Y16_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[949][0]~800                                        ; LABCELL_X35_Y13_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[950][0]~250                                        ; LABCELL_X23_Y2_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[951][0]~636                                        ; LABCELL_X17_Y22_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[952][0]~416                                        ; MLABCELL_X15_Y18_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[953][0]~952                                        ; LABCELL_X31_Y8_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[954][0]~246                                        ; LABCELL_X27_Y9_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[955][0]~632                                        ; LABCELL_X18_Y18_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[956][0]~376                                        ; LABCELL_X12_Y19_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[957][0]~888                                        ; MLABCELL_X34_Y12_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[958][0]~254                                        ; MLABCELL_X21_Y11_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[959][0]~640                                        ; MLABCELL_X15_Y23_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[960][0]~504                                        ; LABCELL_X29_Y1_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[961][0]~1016                                       ; LABCELL_X48_Y16_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[962][0]~196                                        ; MLABCELL_X28_Y2_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[963][0]~708                                        ; LABCELL_X7_Y11_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[964][0]~308                                        ; LABCELL_X10_Y17_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[965][0]~829                                        ; LABCELL_X37_Y16_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[966][0]~204                                        ; LABCELL_X29_Y10_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[967][0]~716                                        ; MLABCELL_X6_Y13_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[968][0]~436                                        ; LABCELL_X43_Y11_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[969][0]~957                                        ; LABCELL_X33_Y4_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[970][0]~200                                        ; LABCELL_X22_Y7_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[971][0]~712                                        ; LABCELL_X7_Y11_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[972][0]~381                                        ; LABCELL_X11_Y18_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[973][0]~893                                        ; MLABCELL_X34_Y6_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[974][0]~208                                        ; LABCELL_X23_Y8_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[975][0]~720                                        ; MLABCELL_X21_Y13_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[976][0]~464                                        ; LABCELL_X45_Y6_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[977][0]~976                                        ; LABCELL_X31_Y9_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[978][0]~228                                        ; MLABCELL_X28_Y6_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[979][0]~740                                        ; LABCELL_X4_Y13_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[980][0]~316                                        ; LABCELL_X18_Y17_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[981][0]~831                                        ; MLABCELL_X39_Y12_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[982][0]~236                                        ; MLABCELL_X28_Y6_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[983][0]~748                                        ; LABCELL_X7_Y12_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[984][0]~444                                        ; LABCELL_X45_Y9_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[985][0]~959                                        ; MLABCELL_X34_Y4_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[986][0]~232                                        ; LABCELL_X29_Y8_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[987][0]~744                                        ; LABCELL_X7_Y12_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[988][0]~383                                        ; MLABCELL_X15_Y19_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[989][0]~895                                        ; MLABCELL_X34_Y4_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[990][0]~240                                        ; MLABCELL_X25_Y8_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[991][0]~752                                        ; LABCELL_X10_Y12_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[992][0]~496                                        ; LABCELL_X16_Y4_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[993][0]~1008                                       ; LABCELL_X45_Y6_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[994][0]~212                                        ; LABCELL_X27_Y4_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[995][0]~733                                        ; LABCELL_X7_Y12_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[996][0]~312                                        ; LABCELL_X27_Y17_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[997][0]~830                                        ; MLABCELL_X39_Y14_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[998][0]~220                                        ; MLABCELL_X25_Y3_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row[999][0]~735                                        ; LABCELL_X10_Y13_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~0                                                  ; MLABCELL_X28_Y3_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1                                                  ; MLABCELL_X28_Y3_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~10                                                 ; LABCELL_X29_Y10_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1001                                               ; LABCELL_X36_Y3_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1002                                               ; LABCELL_X37_Y3_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1003                                               ; LABCELL_X36_Y3_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1005                                               ; LABCELL_X36_Y12_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1007                                               ; LABCELL_X35_Y3_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1009                                               ; LABCELL_X22_Y14_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~101                                                ; LABCELL_X18_Y5_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1010                                               ; LABCELL_X10_Y16_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1011                                               ; LABCELL_X10_Y16_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1013                                               ; LABCELL_X48_Y16_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1015                                               ; LABCELL_X45_Y14_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1017                                               ; LABCELL_X43_Y16_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1018                                               ; LABCELL_X42_Y16_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1019                                               ; LABCELL_X42_Y16_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1021                                               ; LABCELL_X40_Y3_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1023                                               ; LABCELL_X33_Y16_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~1024                                               ; MLABCELL_X34_Y14_N30 ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~103                                                ; LABCELL_X16_Y11_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~105                                                ; MLABCELL_X25_Y11_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~107                                                ; MLABCELL_X25_Y11_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~109                                                ; MLABCELL_X25_Y9_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~11                                                 ; MLABCELL_X25_Y15_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~111                                                ; LABCELL_X22_Y14_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~113                                                ; MLABCELL_X25_Y3_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~115                                                ; LABCELL_X22_Y2_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~117                                                ; LABCELL_X24_Y3_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~119                                                ; LABCELL_X22_Y2_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~12                                                 ; LABCELL_X11_Y7_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~121                                                ; LABCELL_X24_Y3_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~123                                                ; LABCELL_X24_Y3_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~125                                                ; LABCELL_X24_Y3_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~127                                                ; LABCELL_X22_Y2_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~129                                                ; LABCELL_X18_Y9_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~13                                                 ; LABCELL_X11_Y7_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~130                                                ; LABCELL_X17_Y5_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~131                                                ; LABCELL_X16_Y11_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~132                                                ; LABCELL_X16_Y9_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~133                                                ; LABCELL_X22_Y10_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~134                                                ; LABCELL_X18_Y6_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~135                                                ; LABCELL_X19_Y13_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~136                                                ; LABCELL_X16_Y13_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~137                                                ; LABCELL_X16_Y5_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~138                                                ; LABCELL_X16_Y5_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~139                                                ; MLABCELL_X15_Y13_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~14                                                 ; LABCELL_X11_Y7_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~140                                                ; LABCELL_X17_Y7_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~141                                                ; LABCELL_X22_Y12_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~142                                                ; LABCELL_X22_Y13_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~143                                                ; LABCELL_X19_Y13_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~144                                                ; MLABCELL_X21_Y12_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~145                                                ; LABCELL_X18_Y9_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~146                                                ; LABCELL_X18_Y9_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~147                                                ; LABCELL_X17_Y11_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~148                                                ; LABCELL_X18_Y9_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~149                                                ; LABCELL_X17_Y8_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~15                                                 ; LABCELL_X22_Y12_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~150                                                ; LABCELL_X18_Y9_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~151                                                ; LABCELL_X16_Y11_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~152                                                ; LABCELL_X23_Y9_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~153                                                ; LABCELL_X18_Y8_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~154                                                ; LABCELL_X17_Y6_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~155                                                ; LABCELL_X22_Y11_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~156                                                ; MLABCELL_X21_Y11_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~157                                                ; LABCELL_X17_Y10_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~158                                                ; LABCELL_X16_Y2_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~159                                                ; LABCELL_X19_Y12_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~16                                                 ; MLABCELL_X25_Y5_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~160                                                ; MLABCELL_X21_Y11_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~161                                                ; LABCELL_X18_Y10_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~162                                                ; LABCELL_X18_Y12_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~163                                                ; LABCELL_X17_Y11_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~164                                                ; LABCELL_X18_Y11_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~165                                                ; LABCELL_X17_Y8_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~166                                                ; LABCELL_X18_Y6_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~167                                                ; LABCELL_X16_Y11_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~168                                                ; LABCELL_X17_Y13_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~169                                                ; LABCELL_X18_Y8_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~17                                                 ; LABCELL_X24_Y4_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~170                                                ; MLABCELL_X21_Y8_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~171                                                ; LABCELL_X17_Y11_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~172                                                ; LABCELL_X17_Y7_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~173                                                ; MLABCELL_X21_Y10_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~174                                                ; LABCELL_X19_Y11_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~175                                                ; LABCELL_X19_Y12_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~176                                                ; LABCELL_X19_Y11_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~177                                                ; LABCELL_X18_Y10_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~178                                                ; MLABCELL_X15_Y10_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~179                                                ; LABCELL_X16_Y10_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~18                                                 ; MLABCELL_X25_Y5_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~180                                                ; LABCELL_X17_Y9_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~181                                                ; MLABCELL_X15_Y10_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~182                                                ; LABCELL_X17_Y12_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~183                                                ; LABCELL_X16_Y11_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~184                                                ; MLABCELL_X15_Y10_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~185                                                ; LABCELL_X18_Y8_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~186                                                ; LABCELL_X17_Y6_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~187                                                ; LABCELL_X16_Y10_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~188                                                ; LABCELL_X17_Y7_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~189                                                ; LABCELL_X17_Y10_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~19                                                 ; LABCELL_X16_Y5_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~190                                                ; LABCELL_X16_Y9_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~191                                                ; LABCELL_X19_Y12_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~192                                                ; LABCELL_X12_Y7_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~2                                                  ; MLABCELL_X28_Y3_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~20                                                 ; LABCELL_X24_Y5_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~21                                                 ; LABCELL_X19_Y10_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~22                                                 ; MLABCELL_X25_Y6_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~23                                                 ; MLABCELL_X25_Y4_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~24                                                 ; LABCELL_X24_Y5_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~25                                                 ; LABCELL_X27_Y8_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~257                                                ; LABCELL_X45_Y17_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~258                                                ; LABCELL_X43_Y17_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~259                                                ; LABCELL_X43_Y17_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~26                                                 ; LABCELL_X27_Y8_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~261                                                ; LABCELL_X46_Y19_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~262                                                ; LABCELL_X46_Y19_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~263                                                ; LABCELL_X46_Y19_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~265                                                ; LABCELL_X33_Y20_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~266                                                ; LABCELL_X33_Y20_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~267                                                ; LABCELL_X13_Y20_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~269                                                ; LABCELL_X35_Y4_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~27                                                 ; MLABCELL_X25_Y4_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~270                                                ; LABCELL_X35_Y5_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~271                                                ; LABCELL_X35_Y5_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~273                                                ; LABCELL_X13_Y17_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~275                                                ; MLABCELL_X28_Y18_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~277                                                ; LABCELL_X13_Y17_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~279                                                ; LABCELL_X13_Y18_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~28                                                 ; MLABCELL_X25_Y6_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~281                                                ; LABCELL_X31_Y3_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~283                                                ; LABCELL_X30_Y3_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~285                                                ; MLABCELL_X39_Y4_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~287                                                ; LABCELL_X35_Y4_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~289                                                ; LABCELL_X50_Y16_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~29                                                 ; LABCELL_X24_Y4_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~290                                                ; LABCELL_X45_Y17_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~291                                                ; LABCELL_X50_Y16_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~293                                                ; LABCELL_X48_Y4_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~294                                                ; LABCELL_X33_Y18_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~295                                                ; LABCELL_X27_Y17_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~297                                                ; MLABCELL_X47_Y5_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~298                                                ; MLABCELL_X34_Y19_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~299                                                ; MLABCELL_X47_Y5_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~3                                                  ; MLABCELL_X28_Y10_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~30                                                 ; MLABCELL_X25_Y6_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~301                                                ; MLABCELL_X34_Y20_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~302                                                ; LABCELL_X35_Y19_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~303                                                ; MLABCELL_X34_Y20_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~305                                                ; LABCELL_X10_Y17_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~307                                                ; LABCELL_X10_Y17_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~309                                                ; LABCELL_X22_Y17_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~31                                                 ; MLABCELL_X25_Y4_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~311                                                ; LABCELL_X27_Y17_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~313                                                ; LABCELL_X22_Y17_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~315                                                ; LABCELL_X18_Y17_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~317                                                ; LABCELL_X16_Y18_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~319                                                ; LABCELL_X16_Y18_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~32                                                 ; MLABCELL_X25_Y10_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~321                                                ; MLABCELL_X34_Y8_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~322                                                ; MLABCELL_X34_Y7_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~323                                                ; MLABCELL_X34_Y7_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~324                                                ; MLABCELL_X34_Y8_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~325                                                ; MLABCELL_X34_Y5_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~326                                                ; MLABCELL_X34_Y5_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~327                                                ; MLABCELL_X34_Y5_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~328                                                ; MLABCELL_X34_Y5_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~329                                                ; LABCELL_X33_Y6_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~33                                                 ; LABCELL_X16_Y10_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~330                                                ; LABCELL_X33_Y8_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~331                                                ; LABCELL_X33_Y8_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~332                                                ; MLABCELL_X47_Y6_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~333                                                ; LABCELL_X33_Y5_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~334                                                ; LABCELL_X33_Y9_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~335                                                ; LABCELL_X33_Y5_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~336                                                ; LABCELL_X33_Y9_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~337                                                ; LABCELL_X29_Y6_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~339                                                ; LABCELL_X29_Y6_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~34                                                 ; MLABCELL_X25_Y10_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~341                                                ; LABCELL_X30_Y5_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~343                                                ; LABCELL_X30_Y7_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~345                                                ; LABCELL_X30_Y8_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~347                                                ; LABCELL_X30_Y8_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~349                                                ; LABCELL_X31_Y5_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~35                                                 ; MLABCELL_X21_Y6_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~351                                                ; LABCELL_X31_Y7_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~353                                                ; LABCELL_X46_Y8_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~354                                                ; LABCELL_X46_Y8_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~355                                                ; LABCELL_X48_Y9_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~356                                                ; LABCELL_X46_Y8_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~357                                                ; LABCELL_X48_Y8_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~358                                                ; LABCELL_X48_Y8_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~359                                                ; MLABCELL_X47_Y10_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~36                                                 ; LABCELL_X27_Y10_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~360                                                ; MLABCELL_X47_Y10_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~361                                                ; MLABCELL_X47_Y6_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~362                                                ; LABCELL_X46_Y10_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~363                                                ; LABCELL_X46_Y10_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~364                                                ; LABCELL_X45_Y10_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~365                                                ; LABCELL_X48_Y9_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~366                                                ; MLABCELL_X47_Y8_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~367                                                ; MLABCELL_X47_Y8_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~368                                                ; MLABCELL_X47_Y8_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~37                                                 ; MLABCELL_X21_Y10_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~38                                                 ; LABCELL_X27_Y10_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~385                                                ; LABCELL_X46_Y18_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~386                                                ; LABCELL_X46_Y18_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~387                                                ; LABCELL_X45_Y16_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~389                                                ; LABCELL_X46_Y17_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~39                                                 ; MLABCELL_X25_Y13_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~390                                                ; MLABCELL_X47_Y16_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~391                                                ; LABCELL_X46_Y17_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~393                                                ; LABCELL_X45_Y15_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~394                                                ; LABCELL_X46_Y16_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~395                                                ; LABCELL_X46_Y16_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~397                                                ; LABCELL_X45_Y5_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~398                                                ; LABCELL_X45_Y18_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~399                                                ; LABCELL_X45_Y5_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~4                                                  ; LABCELL_X10_Y7_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~40                                                 ; LABCELL_X17_Y11_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~401                                                ; MLABCELL_X15_Y16_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~403                                                ; MLABCELL_X15_Y17_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~405                                                ; LABCELL_X16_Y21_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~407                                                ; LABCELL_X17_Y20_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~409                                                ; LABCELL_X16_Y17_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~41                                                 ; MLABCELL_X21_Y10_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~411                                                ; LABCELL_X13_Y17_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~413                                                ; MLABCELL_X15_Y18_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~415                                                ; MLABCELL_X15_Y18_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~417                                                ; LABCELL_X22_Y14_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~418                                                ; LABCELL_X27_Y16_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~419                                                ; LABCELL_X12_Y15_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~42                                                 ; LABCELL_X23_Y10_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~420                                                ; MLABCELL_X21_Y16_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~421                                                ; LABCELL_X43_Y11_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~422                                                ; MLABCELL_X15_Y3_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~423                                                ; MLABCELL_X28_Y15_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~424                                                ; MLABCELL_X15_Y18_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~425                                                ; LABCELL_X12_Y15_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~426                                                ; LABCELL_X13_Y14_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~427                                                ; LABCELL_X12_Y15_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~428                                                ; LABCELL_X12_Y15_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~43                                                 ; MLABCELL_X25_Y13_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~433                                                ; MLABCELL_X15_Y11_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~435                                                ; LABCELL_X43_Y11_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~437                                                ; LABCELL_X45_Y12_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~439                                                ; LABCELL_X45_Y12_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~44                                                 ; LABCELL_X24_Y13_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~441                                                ; LABCELL_X33_Y11_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~443                                                ; LABCELL_X36_Y11_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~445                                                ; LABCELL_X40_Y12_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~447                                                ; LABCELL_X40_Y12_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~449                                                ; LABCELL_X46_Y7_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~45                                                 ; LABCELL_X22_Y10_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~450                                                ; LABCELL_X46_Y7_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~451                                                ; LABCELL_X46_Y7_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~452                                                ; LABCELL_X45_Y8_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~453                                                ; LABCELL_X48_Y7_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~455                                                ; LABCELL_X48_Y7_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~457                                                ; LABCELL_X48_Y6_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~458                                                ; LABCELL_X46_Y5_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~459                                                ; LABCELL_X50_Y7_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~46                                                 ; LABCELL_X22_Y14_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~460                                                ; LABCELL_X45_Y8_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~465                                                ; LABCELL_X16_Y3_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~466                                                ; LABCELL_X16_Y3_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~467                                                ; MLABCELL_X15_Y3_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~469                                                ; LABCELL_X13_Y7_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~47                                                 ; LABCELL_X24_Y13_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~471                                                ; LABCELL_X13_Y6_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~473                                                ; MLABCELL_X15_Y6_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~474                                                ; MLABCELL_X15_Y6_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~475                                                ; LABCELL_X13_Y6_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~477                                                ; MLABCELL_X15_Y7_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~479                                                ; MLABCELL_X15_Y7_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~48                                                 ; MLABCELL_X21_Y7_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~481                                                ; MLABCELL_X15_Y12_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~482                                                ; LABCELL_X13_Y12_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~483                                                ; MLABCELL_X15_Y12_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~484                                                ; MLABCELL_X15_Y12_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~485                                                ; LABCELL_X13_Y12_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~487                                                ; MLABCELL_X15_Y12_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~489                                                ; LABCELL_X13_Y12_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~49                                                 ; LABCELL_X19_Y10_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~490                                                ; LABCELL_X37_Y7_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~491                                                ; LABCELL_X16_Y4_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~492                                                ; LABCELL_X13_Y12_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~497                                                ; MLABCELL_X28_Y13_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~498                                                ; LABCELL_X33_Y13_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~499                                                ; MLABCELL_X34_Y13_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~5                                                  ; LABCELL_X10_Y7_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~50                                                 ; LABCELL_X27_Y11_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~501                                                ; LABCELL_X29_Y1_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~503                                                ; MLABCELL_X28_Y13_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~505                                                ; LABCELL_X33_Y13_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~506                                                ; LABCELL_X33_Y13_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~507                                                ; LABCELL_X29_Y1_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~509                                                ; LABCELL_X35_Y12_N6   ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~51                                                 ; LABCELL_X27_Y11_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~511                                                ; LABCELL_X33_Y13_N3   ; 13      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~512                                                ; LABCELL_X18_Y2_N42   ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~513                                                ; LABCELL_X22_Y22_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~514                                                ; LABCELL_X22_Y18_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~515                                                ; LABCELL_X19_Y17_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~517                                                ; LABCELL_X19_Y18_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~518                                                ; LABCELL_X19_Y14_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~519                                                ; LABCELL_X19_Y18_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~52                                                 ; MLABCELL_X21_Y7_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~521                                                ; LABCELL_X10_Y19_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~522                                                ; MLABCELL_X15_Y21_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~523                                                ; MLABCELL_X15_Y20_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~525                                                ; MLABCELL_X25_Y21_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~526                                                ; MLABCELL_X25_Y21_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~527                                                ; LABCELL_X22_Y20_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~529                                                ; LABCELL_X10_Y19_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~53                                                 ; LABCELL_X11_Y10_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~530                                                ; LABCELL_X17_Y19_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~531                                                ; LABCELL_X17_Y19_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~533                                                ; LABCELL_X22_Y19_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~534                                                ; LABCELL_X24_Y19_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~535                                                ; MLABCELL_X21_Y19_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~537                                                ; LABCELL_X10_Y19_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~538                                                ; LABCELL_X23_Y19_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~539                                                ; MLABCELL_X21_Y19_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~54                                                 ; LABCELL_X11_Y10_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~541                                                ; LABCELL_X23_Y18_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~542                                                ; LABCELL_X24_Y19_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~543                                                ; LABCELL_X23_Y18_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~545                                                ; LABCELL_X18_Y15_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~546                                                ; LABCELL_X24_Y20_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~547                                                ; LABCELL_X18_Y15_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~549                                                ; LABCELL_X22_Y22_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~55                                                 ; LABCELL_X19_Y2_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~550                                                ; LABCELL_X19_Y17_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~551                                                ; LABCELL_X19_Y17_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~553                                                ; LABCELL_X19_Y19_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~554                                                ; LABCELL_X24_Y20_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~555                                                ; MLABCELL_X21_Y17_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~557                                                ; LABCELL_X23_Y17_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~558                                                ; LABCELL_X23_Y20_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~559                                                ; MLABCELL_X21_Y17_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~56                                                 ; LABCELL_X11_Y11_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~561                                                ; LABCELL_X18_Y14_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~562                                                ; LABCELL_X19_Y14_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~563                                                ; LABCELL_X16_Y16_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~565                                                ; LABCELL_X17_Y14_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~566                                                ; LABCELL_X16_Y15_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~567                                                ; LABCELL_X16_Y15_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~569                                                ; LABCELL_X17_Y14_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~57                                                 ; LABCELL_X10_Y11_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~570                                                ; LABCELL_X17_Y15_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~571                                                ; LABCELL_X17_Y15_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~573                                                ; LABCELL_X18_Y14_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~574                                                ; LABCELL_X18_Y14_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~575                                                ; LABCELL_X16_Y16_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~577                                                ; LABCELL_X13_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~579                                                ; MLABCELL_X6_Y12_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~58                                                 ; LABCELL_X11_Y11_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~581                                                ; LABCELL_X19_Y18_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~583                                                ; LABCELL_X46_Y11_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~585                                                ; LABCELL_X11_Y14_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~587                                                ; LABCELL_X10_Y22_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~589                                                ; LABCELL_X12_Y23_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~59                                                 ; LABCELL_X19_Y2_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~591                                                ; LABCELL_X22_Y23_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~593                                                ; LABCELL_X19_Y23_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~595                                                ; LABCELL_X19_Y23_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~597                                                ; LABCELL_X11_Y21_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~599                                                ; LABCELL_X22_Y21_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~6                                                  ; MLABCELL_X15_Y10_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~60                                                 ; LABCELL_X10_Y11_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~601                                                ; LABCELL_X22_Y21_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~603                                                ; LABCELL_X22_Y21_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~605                                                ; LABCELL_X11_Y21_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~607                                                ; LABCELL_X17_Y21_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~609                                                ; LABCELL_X12_Y14_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~61                                                 ; LABCELL_X13_Y11_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~611                                                ; LABCELL_X4_Y10_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~613                                                ; MLABCELL_X8_Y12_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~615                                                ; MLABCELL_X8_Y10_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~617                                                ; LABCELL_X11_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~619                                                ; LABCELL_X4_Y14_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~62                                                 ; LABCELL_X13_Y11_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~621                                                ; LABCELL_X7_Y14_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~623                                                ; MLABCELL_X8_Y10_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~625                                                ; MLABCELL_X8_Y12_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~627                                                ; MLABCELL_X8_Y12_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~629                                                ; LABCELL_X9_Y10_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~63                                                 ; LABCELL_X19_Y11_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~631                                                ; MLABCELL_X8_Y14_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~633                                                ; LABCELL_X9_Y10_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~635                                                ; LABCELL_X18_Y22_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~637                                                ; LABCELL_X9_Y10_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~639                                                ; LABCELL_X18_Y22_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~64                                                 ; LABCELL_X30_Y4_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~641                                                ; LABCELL_X11_Y11_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~642                                                ; LABCELL_X13_Y16_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~643                                                ; LABCELL_X10_Y14_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~645                                                ; LABCELL_X10_Y9_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~646                                                ; LABCELL_X12_Y16_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~647                                                ; LABCELL_X10_Y14_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~649                                                ; LABCELL_X11_Y13_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~650                                                ; LABCELL_X12_Y16_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~651                                                ; LABCELL_X10_Y14_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~653                                                ; LABCELL_X11_Y13_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~654                                                ; LABCELL_X12_Y16_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~655                                                ; LABCELL_X10_Y15_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~657                                                ; MLABCELL_X25_Y20_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~658                                                ; LABCELL_X17_Y16_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~659                                                ; LABCELL_X11_Y22_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~661                                                ; LABCELL_X17_Y18_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~662                                                ; LABCELL_X17_Y16_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~663                                                ; LABCELL_X17_Y18_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~665                                                ; LABCELL_X10_Y9_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~666                                                ; LABCELL_X18_Y16_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~667                                                ; LABCELL_X13_Y23_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~669                                                ; MLABCELL_X25_Y20_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~67                                                 ; MLABCELL_X28_Y3_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~670                                                ; LABCELL_X17_Y16_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~671                                                ; LABCELL_X13_Y23_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~673                                                ; LABCELL_X12_Y20_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~674                                                ; LABCELL_X13_Y17_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~675                                                ; LABCELL_X12_Y13_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~677                                                ; LABCELL_X13_Y14_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~678                                                ; LABCELL_X12_Y13_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~679                                                ; LABCELL_X13_Y14_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~681                                                ; LABCELL_X12_Y20_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~682                                                ; LABCELL_X12_Y13_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~683                                                ; LABCELL_X10_Y8_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~685                                                ; LABCELL_X12_Y20_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~686                                                ; LABCELL_X13_Y13_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~687                                                ; LABCELL_X10_Y12_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~689                                                ; LABCELL_X13_Y16_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~69                                                 ; LABCELL_X19_Y6_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~690                                                ; LABCELL_X18_Y18_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~691                                                ; LABCELL_X19_Y20_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~692                                                ; LABCELL_X19_Y20_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~693                                                ; LABCELL_X10_Y10_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~694                                                ; LABCELL_X17_Y14_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~695                                                ; LABCELL_X11_Y12_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~696                                                ; LABCELL_X11_Y7_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~697                                                ; LABCELL_X17_Y22_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~698                                                ; LABCELL_X12_Y22_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~699                                                ; LABCELL_X18_Y22_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~7                                                  ; LABCELL_X10_Y7_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~700                                                ; LABCELL_X12_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~705                                                ; LABCELL_X13_Y22_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~707                                                ; LABCELL_X22_Y15_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~709                                                ; LABCELL_X18_Y19_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~71                                                 ; LABCELL_X11_Y9_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~711                                                ; MLABCELL_X21_Y15_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~713                                                ; MLABCELL_X15_Y19_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~715                                                ; MLABCELL_X3_Y13_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~717                                                ; LABCELL_X23_Y22_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~719                                                ; LABCELL_X10_Y21_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~721                                                ; LABCELL_X16_Y22_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~722                                                ; LABCELL_X13_Y22_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~723                                                ; LABCELL_X13_Y22_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~724                                                ; LABCELL_X10_Y21_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~729                                                ; MLABCELL_X25_Y16_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~73                                                 ; LABCELL_X19_Y6_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~730                                                ; LABCELL_X10_Y18_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~731                                                ; LABCELL_X9_Y14_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~732                                                ; LABCELL_X17_Y21_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~737                                                ; LABCELL_X12_Y20_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~739                                                ; LABCELL_X24_Y15_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~741                                                ; LABCELL_X18_Y21_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~743                                                ; LABCELL_X7_Y12_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~745                                                ; LABCELL_X16_Y14_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~747                                                ; MLABCELL_X3_Y10_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~749                                                ; LABCELL_X23_Y20_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~75                                                 ; LABCELL_X11_Y9_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~751                                                ; LABCELL_X11_Y18_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~753                                                ; LABCELL_X16_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~754                                                ; LABCELL_X13_Y22_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~755                                                ; LABCELL_X18_Y22_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~756                                                ; LABCELL_X19_Y22_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~761                                                ; LABCELL_X18_Y13_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~762                                                ; LABCELL_X18_Y18_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~763                                                ; LABCELL_X9_Y14_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~764                                                ; LABCELL_X10_Y21_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~769                                                ; LABCELL_X42_Y2_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~77                                                 ; LABCELL_X13_Y10_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~770                                                ; LABCELL_X35_Y16_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~771                                                ; LABCELL_X42_Y2_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~773                                                ; LABCELL_X37_Y12_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~774                                                ; MLABCELL_X47_Y13_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~775                                                ; LABCELL_X36_Y14_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~777                                                ; LABCELL_X37_Y12_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~778                                                ; LABCELL_X36_Y16_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~779                                                ; LABCELL_X37_Y12_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~781                                                ; LABCELL_X37_Y13_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~782                                                ; LABCELL_X37_Y14_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~783                                                ; LABCELL_X37_Y13_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~785                                                ; MLABCELL_X39_Y2_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~787                                                ; LABCELL_X36_Y15_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~789                                                ; MLABCELL_X39_Y4_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~79                                                 ; LABCELL_X11_Y7_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~791                                                ; LABCELL_X48_Y13_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~793                                                ; LABCELL_X35_Y13_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~795                                                ; LABCELL_X35_Y13_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~797                                                ; LABCELL_X37_Y13_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~799                                                ; MLABCELL_X34_Y15_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~8                                                  ; MLABCELL_X21_Y8_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~801                                                ; LABCELL_X46_Y11_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~802                                                ; LABCELL_X46_Y15_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~803                                                ; MLABCELL_X47_Y13_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~805                                                ; LABCELL_X48_Y11_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~806                                                ; MLABCELL_X47_Y13_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~807                                                ; MLABCELL_X47_Y13_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~809                                                ; LABCELL_X48_Y11_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~81                                                 ; LABCELL_X22_Y4_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~810                                                ; LABCELL_X48_Y10_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~811                                                ; MLABCELL_X47_Y15_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~813                                                ; MLABCELL_X47_Y12_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~814                                                ; MLABCELL_X47_Y12_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~815                                                ; MLABCELL_X47_Y12_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~817                                                ; LABCELL_X43_Y15_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~818                                                ; LABCELL_X40_Y14_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~819                                                ; LABCELL_X43_Y15_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~820                                                ; LABCELL_X43_Y15_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~825                                                ; MLABCELL_X47_Y3_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~826                                                ; LABCELL_X37_Y14_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~827                                                ; LABCELL_X37_Y14_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~828                                                ; LABCELL_X37_Y14_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~83                                                 ; MLABCELL_X25_Y11_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~833                                                ; LABCELL_X40_Y6_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~834                                                ; MLABCELL_X39_Y6_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~835                                                ; LABCELL_X40_Y6_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~836                                                ; LABCELL_X40_Y10_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~837                                                ; LABCELL_X40_Y9_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~838                                                ; LABCELL_X40_Y9_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~839                                                ; LABCELL_X42_Y5_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~840                                                ; LABCELL_X40_Y9_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~841                                                ; LABCELL_X40_Y5_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~842                                                ; MLABCELL_X39_Y5_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~843                                                ; MLABCELL_X39_Y5_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~844                                                ; LABCELL_X40_Y10_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~845                                                ; LABCELL_X40_Y10_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~846                                                ; MLABCELL_X39_Y10_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~847                                                ; MLABCELL_X34_Y12_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~848                                                ; LABCELL_X40_Y10_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~849                                                ; LABCELL_X43_Y4_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~85                                                 ; LABCELL_X19_Y10_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~851                                                ; LABCELL_X43_Y8_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~853                                                ; LABCELL_X43_Y9_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~855                                                ; LABCELL_X42_Y5_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~857                                                ; LABCELL_X46_Y7_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~859                                                ; LABCELL_X43_Y5_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~861                                                ; LABCELL_X43_Y7_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~863                                                ; LABCELL_X42_Y5_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~865                                                ; LABCELL_X35_Y12_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~866                                                ; MLABCELL_X34_Y17_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~867                                                ; LABCELL_X35_Y12_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~868                                                ; MLABCELL_X34_Y17_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~869                                                ; LABCELL_X50_Y10_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~87                                                 ; LABCELL_X19_Y10_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~870                                                ; LABCELL_X45_Y10_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~871                                                ; LABCELL_X50_Y10_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~872                                                ; LABCELL_X45_Y10_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~873                                                ; LABCELL_X48_Y8_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~874                                                ; LABCELL_X33_Y12_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~875                                                ; LABCELL_X40_Y10_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~876                                                ; LABCELL_X33_Y12_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~877                                                ; MLABCELL_X34_Y18_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~878                                                ; LABCELL_X33_Y17_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~879                                                ; MLABCELL_X34_Y18_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~880                                                ; MLABCELL_X34_Y18_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~89                                                 ; LABCELL_X23_Y3_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~897                                                ; LABCELL_X42_Y10_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~898                                                ; LABCELL_X36_Y12_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~899                                                ; LABCELL_X36_Y12_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~9                                                  ; LABCELL_X19_Y4_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~900                                                ; LABCELL_X36_Y12_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~901                                                ; LABCELL_X37_Y10_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~902                                                ; LABCELL_X37_Y10_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~903                                                ; LABCELL_X42_Y7_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~904                                                ; LABCELL_X37_Y10_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~905                                                ; LABCELL_X42_Y10_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~906                                                ; LABCELL_X45_Y10_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~907                                                ; LABCELL_X45_Y10_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~908                                                ; LABCELL_X40_Y10_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~909                                                ; LABCELL_X42_Y10_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~91                                                 ; LABCELL_X24_Y2_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~910                                                ; LABCELL_X42_Y7_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~911                                                ; LABCELL_X42_Y7_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~912                                                ; LABCELL_X42_Y7_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~913                                                ; LABCELL_X36_Y8_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~915                                                ; LABCELL_X36_Y8_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~917                                                ; LABCELL_X35_Y7_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~919                                                ; LABCELL_X35_Y6_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~921                                                ; LABCELL_X36_Y5_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~923                                                ; LABCELL_X37_Y9_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~925                                                ; LABCELL_X36_Y5_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~927                                                ; LABCELL_X37_Y7_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~929                                                ; LABCELL_X40_Y7_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~93                                                 ; LABCELL_X23_Y3_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~930                                                ; LABCELL_X42_Y6_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~931                                                ; LABCELL_X42_Y4_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~932                                                ; MLABCELL_X39_Y5_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~933                                                ; LABCELL_X35_Y7_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~934                                                ; MLABCELL_X39_Y8_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~935                                                ; LABCELL_X40_Y8_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~936                                                ; LABCELL_X40_Y8_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~937                                                ; LABCELL_X40_Y7_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~938                                                ; MLABCELL_X39_Y8_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~939                                                ; LABCELL_X37_Y9_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~940                                                ; LABCELL_X37_Y9_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~941                                                ; LABCELL_X36_Y9_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~942                                                ; MLABCELL_X39_Y8_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~943                                                ; LABCELL_X37_Y9_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~944                                                ; LABCELL_X40_Y8_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~95                                                 ; LABCELL_X22_Y13_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~961                                                ; LABCELL_X30_Y9_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~962                                                ; LABCELL_X30_Y11_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~963                                                ; LABCELL_X30_Y11_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~964                                                ; LABCELL_X30_Y9_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~965                                                ; LABCELL_X45_Y11_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~967                                                ; LABCELL_X45_Y11_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~969                                                ; LABCELL_X31_Y10_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~97                                                 ; MLABCELL_X25_Y9_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~970                                                ; LABCELL_X31_Y11_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~971                                                ; LABCELL_X31_Y11_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~972                                                ; LABCELL_X31_Y11_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~977                                                ; LABCELL_X37_Y6_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~978                                                ; LABCELL_X36_Y5_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~979                                                ; LABCELL_X36_Y5_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~981                                                ; LABCELL_X36_Y2_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~983                                                ; LABCELL_X37_Y2_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~985                                                ; MLABCELL_X39_Y5_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~986                                                ; LABCELL_X37_Y4_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~987                                                ; LABCELL_X37_Y4_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~989                                                ; LABCELL_X37_Y6_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~99                                                 ; LABCELL_X16_Y11_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~991                                                ; MLABCELL_X39_Y5_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~993                                                ; LABCELL_X33_Y2_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~994                                                ; LABCELL_X33_Y3_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~995                                                ; MLABCELL_X34_Y2_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~997                                                ; LABCELL_X33_Y2_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|row~999                                                ; MLABCELL_X34_Y3_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_0|wr_ptr~0                                               ; LABCELL_X10_Y3_N51   ; 13      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1000][0]~440                                       ; LABCELL_X33_Y38_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1001][0]~958                                       ; LABCELL_X19_Y39_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1002][0]~216                                       ; LABCELL_X19_Y46_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1003][0]~734                                       ; LABCELL_X29_Y48_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1004][0]~382                                       ; LABCELL_X16_Y41_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1005][0]~894                                       ; LABCELL_X17_Y39_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1006][0]~224                                       ; LABCELL_X22_Y46_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1007][0]~736                                       ; LABCELL_X31_Y52_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1008][0]~480                                       ; LABCELL_X10_Y36_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1009][0]~992                                       ; LABCELL_X19_Y41_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1010][0]~244                                       ; MLABCELL_X15_Y50_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1011][0]~765                                       ; LABCELL_X31_Y58_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1012][0]~320                                       ; LABCELL_X31_Y36_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1013][0]~832                                       ; LABCELL_X9_Y42_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1014][0]~252                                       ; LABCELL_X16_Y53_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1015][0]~767                                       ; LABCELL_X35_Y54_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1016][0]~448                                       ; MLABCELL_X15_Y38_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1017][0]~960                                       ; LABCELL_X19_Y39_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1018][0]~248                                       ; LABCELL_X24_Y46_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1019][0]~766                                       ; LABCELL_X40_Y45_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1020][0]~384                                       ; MLABCELL_X28_Y36_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1021][0]~896                                       ; LABCELL_X7_Y40_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1022][0]~256                                       ; MLABCELL_X15_Y50_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[1023][0]~768                                       ; LABCELL_X35_Y54_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[642][0]~66                                         ; LABCELL_X10_Y45_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[643][0]~578                                        ; LABCELL_X36_Y52_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[644][0]~274                                        ; LABCELL_X46_Y39_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[645][0]~786                                        ; MLABCELL_X6_Y41_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[646][0]~74                                         ; LABCELL_X4_Y45_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[647][0]~586                                        ; MLABCELL_X39_Y46_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[648][0]~402                                        ; LABCELL_X46_Y43_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[649][0]~914                                        ; LABCELL_X19_Y37_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[650][0]~70                                         ; LABCELL_X18_Y48_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[651][0]~582                                        ; MLABCELL_X39_Y45_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[652][0]~338                                        ; LABCELL_X11_Y40_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[653][0]~850                                        ; LABCELL_X10_Y43_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[654][0]~78                                         ; LABCELL_X11_Y48_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[655][0]~590                                        ; LABCELL_X36_Y44_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[656][0]~454                                        ; MLABCELL_X15_Y45_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[657][0]~966                                        ; LABCELL_X23_Y35_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[658][0]~98                                         ; LABCELL_X17_Y47_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[659][0]~610                                        ; LABCELL_X35_Y38_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[660][0]~282                                        ; LABCELL_X46_Y39_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[661][0]~794                                        ; LABCELL_X4_Y41_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[662][0]~106                                        ; LABCELL_X18_Y49_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[663][0]~618                                        ; MLABCELL_X39_Y51_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[664][0]~410                                        ; LABCELL_X45_Y42_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[665][0]~922                                        ; LABCELL_X4_Y37_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[666][0]~102                                        ; LABCELL_X18_Y49_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[667][0]~614                                        ; LABCELL_X33_Y44_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[668][0]~346                                        ; LABCELL_X22_Y40_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[669][0]~858                                        ; LABCELL_X9_Y49_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[670][0]~110                                        ; LABCELL_X17_Y47_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[671][0]~622                                        ; LABCELL_X4_Y42_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[672][0]~486                                        ; LABCELL_X12_Y35_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[673][0]~998                                        ; MLABCELL_X8_Y36_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[674][0]~82                                         ; LABCELL_X24_Y45_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[675][0]~594                                        ; MLABCELL_X34_Y42_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[676][0]~278                                        ; MLABCELL_X28_Y36_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[677][0]~790                                        ; LABCELL_X11_Y41_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[678][0]~90                                         ; LABCELL_X4_Y45_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[679][0]~602                                        ; LABCELL_X33_Y42_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[680][0]~406                                        ; MLABCELL_X47_Y55_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[681][0]~918                                        ; LABCELL_X18_Y37_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[682][0]~86                                         ; LABCELL_X24_Y45_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[683][0]~598                                        ; MLABCELL_X34_Y44_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[684][0]~342                                        ; LABCELL_X19_Y38_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[685][0]~854                                        ; LABCELL_X10_Y43_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[686][0]~94                                         ; LABCELL_X24_Y44_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[687][0]~606                                        ; LABCELL_X36_Y43_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[688][0]~470                                        ; MLABCELL_X28_Y36_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[689][0]~982                                        ; LABCELL_X18_Y43_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[690][0]~114                                        ; LABCELL_X19_Y45_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[691][0]~626                                        ; LABCELL_X40_Y53_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[692][0]~286                                        ; MLABCELL_X47_Y40_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[693][0]~798                                        ; MLABCELL_X25_Y40_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[694][0]~122                                        ; MLABCELL_X21_Y46_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[695][0]~634                                        ; LABCELL_X36_Y44_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[696][0]~414                                        ; LABCELL_X46_Y43_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[697][0]~926                                        ; LABCELL_X19_Y37_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[698][0]~118                                        ; MLABCELL_X21_Y45_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[699][0]~630                                        ; MLABCELL_X34_Y51_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[700][0]~350                                        ; LABCELL_X22_Y41_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[701][0]~862                                        ; MLABCELL_X8_Y41_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[702][0]~126                                        ; LABCELL_X19_Y45_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[703][0]~638                                        ; MLABCELL_X34_Y51_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[704][0]~502                                        ; LABCELL_X11_Y37_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[705][0]~1014                                       ; MLABCELL_X6_Y40_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[706][0]~68                                         ; LABCELL_X7_Y47_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[707][0]~706                                        ; LABCELL_X37_Y50_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[708][0]~306                                        ; LABCELL_X13_Y50_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[709][0]~821                                        ; MLABCELL_X6_Y42_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[710][0]~76                                         ; LABCELL_X22_Y45_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[711][0]~714                                        ; LABCELL_X36_Y54_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[712][0]~434                                        ; LABCELL_X37_Y38_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[713][0]~916                                        ; LABCELL_X4_Y37_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[714][0]~72                                         ; LABCELL_X24_Y47_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[715][0]~710                                        ; LABCELL_X36_Y57_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[716][0]~340                                        ; MLABCELL_X15_Y38_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[717][0]~852                                        ; LABCELL_X10_Y36_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[718][0]~80                                         ; LABCELL_X18_Y47_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[719][0]~718                                        ; LABCELL_X43_Y54_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[720][0]~456                                        ; MLABCELL_X15_Y39_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[721][0]~968                                        ; LABCELL_X23_Y35_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[722][0]~100                                        ; LABCELL_X9_Y47_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[723][0]~738                                        ; LABCELL_X36_Y54_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[724][0]~314                                        ; LABCELL_X45_Y50_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[725][0]~823                                        ; LABCELL_X10_Y40_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[726][0]~108                                        ; LABCELL_X7_Y47_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[727][0]~746                                        ; MLABCELL_X34_Y40_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[728][0]~442                                        ; LABCELL_X37_Y38_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[729][0]~924                                        ; LABCELL_X4_Y37_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[730][0]~104                                        ; LABCELL_X9_Y47_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[731][0]~742                                        ; LABCELL_X35_Y58_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[732][0]~348                                        ; MLABCELL_X21_Y38_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[733][0]~860                                        ; LABCELL_X9_Y49_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[734][0]~112                                        ; LABCELL_X9_Y47_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[735][0]~750                                        ; MLABCELL_X34_Y54_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[736][0]~488                                        ; LABCELL_X9_Y35_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[737][0]~1006                                       ; MLABCELL_X8_Y36_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[738][0]~84                                         ; MLABCELL_X21_Y43_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[739][0]~725                                        ; MLABCELL_X34_Y47_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[740][0]~310                                        ; LABCELL_X27_Y37_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[741][0]~822                                        ; LABCELL_X9_Y40_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[742][0]~92                                         ; LABCELL_X17_Y46_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[743][0]~727                                        ; MLABCELL_X34_Y54_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[744][0]~438                                        ; LABCELL_X43_Y38_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[745][0]~920                                        ; MLABCELL_X15_Y38_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[746][0]~88                                         ; MLABCELL_X21_Y44_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[747][0]~726                                        ; LABCELL_X36_Y51_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[748][0]~344                                        ; MLABCELL_X21_Y38_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[749][0]~856                                        ; LABCELL_X10_Y43_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[750][0]~96                                         ; LABCELL_X24_Y44_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[751][0]~728                                        ; MLABCELL_X34_Y59_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[752][0]~478                                        ; MLABCELL_X28_Y36_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[753][0]~990                                        ; LABCELL_X18_Y41_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[754][0]~116                                        ; MLABCELL_X21_Y50_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[755][0]~757                                        ; MLABCELL_X34_Y57_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[756][0]~318                                        ; LABCELL_X31_Y36_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[757][0]~824                                        ; LABCELL_X9_Y40_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[758][0]~124                                        ; MLABCELL_X21_Y46_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[759][0]~759                                        ; MLABCELL_X34_Y45_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[760][0]~446                                        ; MLABCELL_X15_Y38_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[761][0]~928                                        ; MLABCELL_X21_Y40_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[762][0]~120                                        ; LABCELL_X18_Y47_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[763][0]~758                                        ; MLABCELL_X34_Y45_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[764][0]~352                                        ; MLABCELL_X21_Y43_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[765][0]~864                                        ; MLABCELL_X8_Y41_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[766][0]~128                                        ; LABCELL_X18_Y47_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[767][0]~760                                        ; MLABCELL_X34_Y45_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[768][0]~510                                        ; LABCELL_X11_Y34_N18  ; 14      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[769][0]~1022                                       ; LABCELL_X17_Y41_N12  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[770][0]~193                                        ; LABCELL_X13_Y47_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[771][0]~516                                        ; LABCELL_X36_Y48_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[772][0]~260                                        ; LABCELL_X12_Y40_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[773][0]~772                                        ; MLABCELL_X6_Y39_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[774][0]~201                                        ; LABCELL_X9_Y48_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[775][0]~524                                        ; LABCELL_X36_Y42_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[776][0]~388                                        ; LABCELL_X29_Y56_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[777][0]~945                                        ; LABCELL_X4_Y36_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[778][0]~197                                        ; LABCELL_X19_Y51_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[779][0]~520                                        ; LABCELL_X36_Y42_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[780][0]~369                                        ; MLABCELL_X15_Y43_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[781][0]~881                                        ; LABCELL_X17_Y39_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[782][0]~205                                        ; LABCELL_X27_Y46_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[783][0]~528                                        ; LABCELL_X40_Y44_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[784][0]~461                                        ; MLABCELL_X15_Y39_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[785][0]~973                                        ; LABCELL_X24_Y36_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[786][0]~225                                        ; LABCELL_X23_Y47_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[787][0]~548                                        ; LABCELL_X37_Y40_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[788][0]~268                                        ; LABCELL_X13_Y42_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[789][0]~780                                        ; LABCELL_X7_Y41_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[790][0]~233                                        ; LABCELL_X9_Y46_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[791][0]~556                                        ; LABCELL_X36_Y39_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[792][0]~396                                        ; LABCELL_X29_Y58_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[793][0]~947                                        ; LABCELL_X10_Y38_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[794][0]~229                                        ; MLABCELL_X8_Y46_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[795][0]~552                                        ; LABCELL_X37_Y40_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[796][0]~371                                        ; LABCELL_X7_Y40_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[797][0]~883                                        ; LABCELL_X16_Y41_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[798][0]~237                                        ; LABCELL_X27_Y46_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[799][0]~560                                        ; LABCELL_X37_Y52_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[800][0]~493                                        ; LABCELL_X9_Y34_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[801][0]~996                                        ; MLABCELL_X8_Y38_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[802][0]~209                                        ; MLABCELL_X21_Y47_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[803][0]~532                                        ; MLABCELL_X39_Y50_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[804][0]~264                                        ; LABCELL_X10_Y41_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[805][0]~776                                        ; LABCELL_X7_Y40_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[806][0]~217                                        ; MLABCELL_X8_Y46_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[807][0]~540                                        ; LABCELL_X36_Y43_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[808][0]~392                                        ; LABCELL_X31_Y54_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[809][0]~946                                        ; LABCELL_X19_Y38_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[810][0]~213                                        ; LABCELL_X16_Y46_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[811][0]~536                                        ; LABCELL_X42_Y42_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[812][0]~370                                        ; LABCELL_X10_Y41_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[813][0]~882                                        ; MLABCELL_X15_Y40_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[814][0]~221                                        ; LABCELL_X22_Y46_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[815][0]~544                                        ; LABCELL_X36_Y43_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[816][0]~468                                        ; LABCELL_X27_Y36_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[817][0]~980                                        ; MLABCELL_X21_Y42_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[818][0]~241                                        ; MLABCELL_X15_Y50_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[819][0]~564                                        ; LABCELL_X42_Y41_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[820][0]~272                                        ; LABCELL_X13_Y46_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[821][0]~784                                        ; LABCELL_X7_Y37_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[822][0]~249                                        ; MLABCELL_X15_Y52_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[823][0]~572                                        ; LABCELL_X42_Y43_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[824][0]~400                                        ; LABCELL_X16_Y48_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[825][0]~948                                        ; LABCELL_X17_Y39_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[826][0]~245                                        ; LABCELL_X17_Y48_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[827][0]~568                                        ; LABCELL_X40_Y45_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[828][0]~372                                        ; LABCELL_X9_Y46_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[829][0]~884                                        ; LABCELL_X17_Y41_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[830][0]~253                                        ; MLABCELL_X15_Y50_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[831][0]~576                                        ; MLABCELL_X39_Y41_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[832][0]~500                                        ; LABCELL_X11_Y34_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[833][0]~1012                                       ; LABCELL_X24_Y40_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[834][0]~195                                        ; LABCELL_X19_Y48_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[835][0]~644                                        ; LABCELL_X37_Y50_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[836][0]~292                                        ; LABCELL_X33_Y40_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[837][0]~804                                        ; LABCELL_X12_Y35_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[838][0]~203                                        ; MLABCELL_X28_Y46_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[839][0]~652                                        ; LABCELL_X36_Y54_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[840][0]~429                                        ; LABCELL_X33_Y37_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[841][0]~953                                        ; LABCELL_X11_Y46_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[842][0]~199                                        ; LABCELL_X18_Y46_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[843][0]~648                                        ; LABCELL_X37_Y49_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[844][0]~377                                        ; LABCELL_X13_Y35_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[845][0]~889                                        ; LABCELL_X13_Y35_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[846][0]~207                                        ; MLABCELL_X25_Y44_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[847][0]~656                                        ; LABCELL_X43_Y54_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[848][0]~463                                        ; MLABCELL_X15_Y39_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[849][0]~975                                        ; LABCELL_X24_Y37_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[850][0]~227                                        ; LABCELL_X24_Y50_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[851][0]~676                                        ; MLABCELL_X34_Y53_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[852][0]~300                                        ; LABCELL_X35_Y39_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[853][0]~812                                        ; LABCELL_X13_Y35_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[854][0]~235                                        ; MLABCELL_X25_Y49_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[855][0]~684                                        ; MLABCELL_X34_Y46_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[856][0]~431                                        ; LABCELL_X43_Y41_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[857][0]~955                                        ; LABCELL_X12_Y35_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[858][0]~231                                        ; MLABCELL_X15_Y48_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[859][0]~680                                        ; LABCELL_X35_Y50_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[860][0]~379                                        ; LABCELL_X17_Y43_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[861][0]~891                                        ; LABCELL_X13_Y38_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[862][0]~239                                        ; MLABCELL_X15_Y48_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[863][0]~688                                        ; LABCELL_X35_Y50_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[864][0]~495                                        ; LABCELL_X9_Y34_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[865][0]~1004                                       ; MLABCELL_X8_Y37_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[866][0]~211                                        ; LABCELL_X22_Y56_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[867][0]~660                                        ; LABCELL_X36_Y54_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[868][0]~296                                        ; LABCELL_X13_Y38_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[869][0]~808                                        ; MLABCELL_X6_Y43_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[870][0]~219                                        ; LABCELL_X18_Y46_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[871][0]~668                                        ; LABCELL_X31_Y47_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[872][0]~430                                        ; LABCELL_X16_Y49_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[873][0]~954                                        ; LABCELL_X13_Y38_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[874][0]~215                                        ; LABCELL_X17_Y44_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[875][0]~664                                        ; LABCELL_X31_Y47_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[876][0]~378                                        ; LABCELL_X17_Y43_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[877][0]~890                                        ; LABCELL_X16_Y36_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[878][0]~223                                        ; LABCELL_X24_Y44_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[879][0]~672                                        ; LABCELL_X35_Y49_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[880][0]~476                                        ; LABCELL_X10_Y36_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[881][0]~988                                        ; LABCELL_X10_Y41_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[882][0]~243                                        ; LABCELL_X17_Y44_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[883][0]~701                                        ; LABCELL_X36_Y46_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[884][0]~304                                        ; LABCELL_X13_Y44_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[885][0]~816                                        ; LABCELL_X13_Y34_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[886][0]~251                                        ; LABCELL_X24_Y50_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[887][0]~703                                        ; MLABCELL_X34_Y46_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[888][0]~432                                        ; LABCELL_X18_Y38_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[889][0]~956                                        ; MLABCELL_X8_Y37_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[890][0]~247                                        ; LABCELL_X24_Y46_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[891][0]~702                                        ; LABCELL_X37_Y49_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[892][0]~380                                        ; MLABCELL_X28_Y36_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[893][0]~892                                        ; MLABCELL_X8_Y41_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[894][0]~255                                        ; LABCELL_X24_Y50_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[895][0]~704                                        ; LABCELL_X36_Y45_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[896][0]~508                                        ; LABCELL_X11_Y40_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[897][0]~1020                                       ; LABCELL_X24_Y41_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[898][0]~194                                        ; MLABCELL_X15_Y46_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[899][0]~580                                        ; LABCELL_X36_Y52_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[900][0]~276                                        ; LABCELL_X46_Y39_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[901][0]~788                                        ; MLABCELL_X8_Y37_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[902][0]~202                                        ; LABCELL_X19_Y46_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[903][0]~588                                        ; MLABCELL_X39_Y46_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[904][0]~404                                        ; LABCELL_X43_Y42_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[905][0]~949                                        ; LABCELL_X4_Y41_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[906][0]~198                                        ; MLABCELL_X15_Y46_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[907][0]~584                                        ; MLABCELL_X39_Y45_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[908][0]~373                                        ; MLABCELL_X15_Y44_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[909][0]~885                                        ; LABCELL_X17_Y41_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[910][0]~206                                        ; LABCELL_X16_Y46_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[911][0]~592                                        ; LABCELL_X40_Y45_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[912][0]~462                                        ; MLABCELL_X15_Y39_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[913][0]~974                                        ; LABCELL_X24_Y36_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[914][0]~226                                        ; LABCELL_X17_Y51_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[915][0]~612                                        ; LABCELL_X35_Y38_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[916][0]~284                                        ; LABCELL_X46_Y39_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[917][0]~796                                        ; LABCELL_X11_Y40_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[918][0]~234                                        ; LABCELL_X16_Y46_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[919][0]~620                                        ; MLABCELL_X39_Y46_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[920][0]~412                                        ; LABCELL_X45_Y42_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[921][0]~951                                        ; LABCELL_X17_Y35_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[922][0]~230                                        ; MLABCELL_X15_Y48_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[923][0]~616                                        ; LABCELL_X40_Y49_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[924][0]~375                                        ; LABCELL_X16_Y43_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[925][0]~887                                        ; LABCELL_X16_Y41_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[926][0]~238                                        ; MLABCELL_X15_Y48_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[927][0]~624                                        ; LABCELL_X4_Y42_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[928][0]~494                                        ; LABCELL_X9_Y35_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[929][0]~1000                                       ; MLABCELL_X8_Y38_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[930][0]~210                                        ; LABCELL_X16_Y48_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[931][0]~596                                        ; MLABCELL_X34_Y41_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[932][0]~280                                        ; LABCELL_X16_Y38_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[933][0]~792                                        ; LABCELL_X11_Y41_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[934][0]~218                                        ; LABCELL_X16_Y52_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[935][0]~604                                        ; LABCELL_X33_Y42_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[936][0]~408                                        ; LABCELL_X43_Y42_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[937][0]~950                                        ; LABCELL_X19_Y41_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[938][0]~214                                        ; MLABCELL_X21_Y47_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[939][0]~600                                        ; MLABCELL_X34_Y41_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[940][0]~374                                        ; LABCELL_X10_Y41_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[941][0]~886                                        ; LABCELL_X16_Y40_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[942][0]~222                                        ; LABCELL_X16_Y48_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[943][0]~608                                        ; LABCELL_X27_Y43_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[944][0]~472                                        ; MLABCELL_X25_Y36_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[945][0]~984                                        ; LABCELL_X18_Y43_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[946][0]~242                                        ; LABCELL_X17_Y46_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[947][0]~628                                        ; LABCELL_X35_Y42_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[948][0]~288                                        ; MLABCELL_X47_Y40_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[949][0]~800                                        ; LABCELL_X10_Y41_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[950][0]~250                                        ; LABCELL_X17_Y46_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[951][0]~636                                        ; LABCELL_X40_Y44_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[952][0]~416                                        ; LABCELL_X46_Y43_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[953][0]~952                                        ; LABCELL_X19_Y41_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[954][0]~246                                        ; LABCELL_X17_Y48_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[955][0]~632                                        ; LABCELL_X40_Y44_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[956][0]~376                                        ; LABCELL_X16_Y36_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[957][0]~888                                        ; LABCELL_X7_Y40_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[958][0]~254                                        ; LABCELL_X17_Y46_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[959][0]~640                                        ; LABCELL_X37_Y41_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[960][0]~504                                        ; LABCELL_X11_Y38_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[961][0]~1016                                       ; LABCELL_X18_Y40_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[962][0]~196                                        ; LABCELL_X19_Y48_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[963][0]~708                                        ; LABCELL_X36_Y57_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[964][0]~308                                        ; LABCELL_X13_Y50_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[965][0]~829                                        ; MLABCELL_X6_Y42_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[966][0]~204                                        ; LABCELL_X19_Y46_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[967][0]~716                                        ; LABCELL_X36_Y54_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[968][0]~436                                        ; LABCELL_X43_Y39_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[969][0]~957                                        ; LABCELL_X18_Y39_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[970][0]~200                                        ; LABCELL_X18_Y48_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[971][0]~712                                        ; LABCELL_X36_Y57_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[972][0]~381                                        ; MLABCELL_X15_Y43_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[973][0]~893                                        ; LABCELL_X17_Y39_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[974][0]~208                                        ; LABCELL_X18_Y48_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[975][0]~720                                        ; LABCELL_X43_Y54_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[976][0]~464                                        ; MLABCELL_X15_Y39_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[977][0]~976                                        ; LABCELL_X19_Y37_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[978][0]~228                                        ; LABCELL_X23_Y47_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[979][0]~740                                        ; LABCELL_X45_Y47_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[980][0]~316                                        ; LABCELL_X45_Y50_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[981][0]~831                                        ; LABCELL_X10_Y42_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[982][0]~236                                        ; LABCELL_X9_Y46_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[983][0]~748                                        ; MLABCELL_X28_Y42_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[984][0]~444                                        ; LABCELL_X33_Y38_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[985][0]~959                                        ; LABCELL_X19_Y39_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[986][0]~232                                        ; LABCELL_X19_Y48_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[987][0]~744                                        ; LABCELL_X36_Y55_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[988][0]~383                                        ; LABCELL_X16_Y43_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[989][0]~895                                        ; LABCELL_X16_Y41_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[990][0]~240                                        ; MLABCELL_X15_Y48_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[991][0]~752                                        ; LABCELL_X35_Y47_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[992][0]~496                                        ; LABCELL_X10_Y36_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[993][0]~1008                                       ; MLABCELL_X8_Y36_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[994][0]~212                                        ; MLABCELL_X21_Y47_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[995][0]~733                                        ; LABCELL_X31_Y52_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[996][0]~312                                        ; LABCELL_X27_Y37_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[997][0]~830                                        ; MLABCELL_X8_Y41_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[998][0]~220                                        ; LABCELL_X18_Y46_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row[999][0]~735                                        ; LABCELL_X35_Y49_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~0                                                  ; LABCELL_X23_Y51_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1                                                  ; LABCELL_X23_Y51_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~10                                                 ; LABCELL_X27_Y45_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1001                                               ; LABCELL_X10_Y37_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1002                                               ; MLABCELL_X8_Y38_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1003                                               ; MLABCELL_X8_Y37_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1005                                               ; MLABCELL_X8_Y36_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1007                                               ; LABCELL_X10_Y37_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1009                                               ; MLABCELL_X6_Y44_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~101                                                ; LABCELL_X18_Y49_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1010                                               ; LABCELL_X18_Y40_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1011                                               ; LABCELL_X18_Y41_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1013                                               ; LABCELL_X24_Y40_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1015                                               ; MLABCELL_X15_Y40_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1017                                               ; LABCELL_X11_Y44_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1018                                               ; LABCELL_X17_Y44_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1019                                               ; LABCELL_X17_Y44_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1021                                               ; LABCELL_X24_Y41_N30  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1023                                               ; LABCELL_X13_Y42_N42  ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~1024                                               ; LABCELL_X24_Y41_N6   ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~103                                                ; LABCELL_X16_Y47_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~105                                                ; LABCELL_X10_Y48_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~107                                                ; LABCELL_X10_Y49_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~109                                                ; MLABCELL_X21_Y48_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~11                                                 ; LABCELL_X19_Y47_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~111                                                ; LABCELL_X16_Y47_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~113                                                ; MLABCELL_X21_Y50_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~115                                                ; MLABCELL_X21_Y50_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~117                                                ; LABCELL_X11_Y43_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~119                                                ; MLABCELL_X21_Y45_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~12                                                 ; LABCELL_X23_Y49_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~121                                                ; LABCELL_X16_Y46_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~123                                                ; MLABCELL_X21_Y46_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~125                                                ; LABCELL_X18_Y47_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~127                                                ; MLABCELL_X25_Y46_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~129                                                ; LABCELL_X19_Y47_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~13                                                 ; LABCELL_X24_Y49_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~130                                                ; LABCELL_X19_Y52_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~131                                                ; MLABCELL_X25_Y55_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~132                                                ; LABCELL_X29_Y44_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~133                                                ; LABCELL_X24_Y54_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~134                                                ; LABCELL_X23_Y55_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~135                                                ; LABCELL_X18_Y54_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~136                                                ; LABCELL_X30_Y46_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~137                                                ; LABCELL_X27_Y48_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~138                                                ; LABCELL_X12_Y54_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~139                                                ; MLABCELL_X25_Y55_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~14                                                 ; LABCELL_X23_Y49_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~140                                                ; MLABCELL_X25_Y46_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~141                                                ; LABCELL_X18_Y48_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~142                                                ; LABCELL_X27_Y47_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~143                                                ; MLABCELL_X15_Y53_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~144                                                ; LABCELL_X29_Y48_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~145                                                ; LABCELL_X22_Y54_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~146                                                ; LABCELL_X22_Y56_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~147                                                ; MLABCELL_X25_Y55_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~148                                                ; MLABCELL_X21_Y54_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~149                                                ; LABCELL_X24_Y54_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~15                                                 ; LABCELL_X23_Y49_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~150                                                ; LABCELL_X18_Y55_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~151                                                ; MLABCELL_X21_Y54_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~152                                                ; LABCELL_X30_Y46_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~153                                                ; LABCELL_X27_Y53_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~154                                                ; LABCELL_X12_Y54_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~155                                                ; MLABCELL_X25_Y56_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~156                                                ; MLABCELL_X28_Y52_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~157                                                ; LABCELL_X16_Y53_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~158                                                ; MLABCELL_X21_Y54_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~159                                                ; LABCELL_X13_Y53_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~16                                                 ; LABCELL_X22_Y50_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~160                                                ; MLABCELL_X25_Y49_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~161                                                ; LABCELL_X22_Y54_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~162                                                ; LABCELL_X19_Y52_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~163                                                ; LABCELL_X27_Y52_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~164                                                ; MLABCELL_X28_Y52_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~165                                                ; LABCELL_X24_Y54_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~166                                                ; LABCELL_X23_Y55_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~167                                                ; LABCELL_X18_Y54_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~168                                                ; LABCELL_X27_Y52_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~169                                                ; LABCELL_X27_Y53_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~17                                                 ; LABCELL_X22_Y50_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~170                                                ; LABCELL_X13_Y52_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~171                                                ; MLABCELL_X25_Y56_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~172                                                ; MLABCELL_X28_Y52_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~173                                                ; LABCELL_X16_Y53_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~174                                                ; MLABCELL_X25_Y54_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~175                                                ; MLABCELL_X15_Y53_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~176                                                ; LABCELL_X29_Y50_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~177                                                ; LABCELL_X22_Y54_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~178                                                ; LABCELL_X19_Y52_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~179                                                ; MLABCELL_X25_Y55_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~18                                                 ; MLABCELL_X15_Y47_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~180                                                ; LABCELL_X29_Y44_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~181                                                ; LABCELL_X24_Y54_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~182                                                ; LABCELL_X23_Y55_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~183                                                ; LABCELL_X18_Y54_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~184                                                ; LABCELL_X30_Y46_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~185                                                ; LABCELL_X27_Y53_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~186                                                ; LABCELL_X13_Y52_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~187                                                ; MLABCELL_X25_Y56_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~188                                                ; MLABCELL_X28_Y52_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~189                                                ; LABCELL_X16_Y53_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~19                                                 ; LABCELL_X22_Y50_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~190                                                ; LABCELL_X27_Y54_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~191                                                ; LABCELL_X17_Y54_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~192                                                ; LABCELL_X29_Y50_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~2                                                  ; LABCELL_X23_Y53_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~20                                                 ; LABCELL_X22_Y49_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~21                                                 ; LABCELL_X24_Y42_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~22                                                 ; LABCELL_X11_Y47_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~23                                                 ; LABCELL_X24_Y43_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~24                                                 ; LABCELL_X12_Y54_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~25                                                 ; MLABCELL_X15_Y50_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~257                                                ; LABCELL_X12_Y40_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~258                                                ; LABCELL_X11_Y40_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~259                                                ; LABCELL_X11_Y40_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~26                                                 ; LABCELL_X11_Y47_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~261                                                ; LABCELL_X12_Y41_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~262                                                ; LABCELL_X12_Y41_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~263                                                ; LABCELL_X12_Y41_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~265                                                ; LABCELL_X13_Y41_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~266                                                ; LABCELL_X13_Y42_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~267                                                ; LABCELL_X13_Y41_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~269                                                ; MLABCELL_X15_Y46_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~27                                                 ; LABCELL_X10_Y45_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~270                                                ; LABCELL_X13_Y46_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~271                                                ; LABCELL_X13_Y46_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~273                                                ; LABCELL_X46_Y39_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~275                                                ; LABCELL_X45_Y40_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~277                                                ; LABCELL_X13_Y38_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~279                                                ; MLABCELL_X25_Y36_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~28                                                 ; MLABCELL_X25_Y47_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~281                                                ; LABCELL_X45_Y43_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~283                                                ; LABCELL_X45_Y43_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~285                                                ; MLABCELL_X47_Y39_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~287                                                ; MLABCELL_X47_Y40_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~289                                                ; LABCELL_X12_Y51_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~29                                                 ; LABCELL_X11_Y47_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~290                                                ; LABCELL_X12_Y45_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~291                                                ; LABCELL_X11_Y45_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~293                                                ; LABCELL_X10_Y43_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~294                                                ; LABCELL_X10_Y43_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~295                                                ; LABCELL_X9_Y45_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~297                                                ; MLABCELL_X6_Y45_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~298                                                ; MLABCELL_X6_Y45_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~299                                                ; LABCELL_X45_Y43_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~3                                                  ; LABCELL_X19_Y47_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~30                                                 ; LABCELL_X11_Y47_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~301                                                ; LABCELL_X11_Y43_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~302                                                ; LABCELL_X12_Y45_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~303                                                ; LABCELL_X13_Y44_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~305                                                ; LABCELL_X12_Y50_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~307                                                ; LABCELL_X11_Y50_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~309                                                ; LABCELL_X18_Y37_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~31                                                 ; MLABCELL_X25_Y47_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~311                                                ; MLABCELL_X25_Y36_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~313                                                ; LABCELL_X42_Y40_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~315                                                ; LABCELL_X11_Y50_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~317                                                ; LABCELL_X17_Y37_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~319                                                ; LABCELL_X11_Y36_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~32                                                 ; MLABCELL_X25_Y55_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~321                                                ; MLABCELL_X3_Y40_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~322                                                ; MLABCELL_X3_Y40_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~323                                                ; MLABCELL_X6_Y37_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~324                                                ; LABCELL_X13_Y37_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~325                                                ; LABCELL_X11_Y39_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~326                                                ; LABCELL_X10_Y39_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~327                                                ; LABCELL_X10_Y39_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~328                                                ; LABCELL_X11_Y39_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~329                                                ; LABCELL_X19_Y35_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~33                                                 ; LABCELL_X22_Y53_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~330                                                ; MLABCELL_X8_Y49_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~331                                                ; LABCELL_X19_Y35_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~332                                                ; LABCELL_X19_Y35_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~333                                                ; MLABCELL_X3_Y45_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~334                                                ; MLABCELL_X28_Y36_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~335                                                ; MLABCELL_X25_Y35_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~336                                                ; MLABCELL_X21_Y36_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~337                                                ; LABCELL_X10_Y48_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~339                                                ; LABCELL_X19_Y38_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~34                                                 ; LABCELL_X22_Y53_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~341                                                ; MLABCELL_X15_Y36_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~343                                                ; LABCELL_X19_Y38_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~345                                                ; LABCELL_X19_Y54_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~347                                                ; LABCELL_X22_Y39_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~349                                                ; MLABCELL_X21_Y43_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~35                                                 ; LABCELL_X22_Y53_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~351                                                ; MLABCELL_X21_Y43_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~353                                                ; MLABCELL_X21_Y33_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~354                                                ; MLABCELL_X21_Y33_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~355                                                ; LABCELL_X18_Y34_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~356                                                ; LABCELL_X19_Y35_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~357                                                ; LABCELL_X19_Y39_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~358                                                ; LABCELL_X13_Y39_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~359                                                ; LABCELL_X22_Y39_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~36                                                 ; LABCELL_X19_Y54_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~360                                                ; LABCELL_X22_Y39_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~361                                                ; LABCELL_X4_Y35_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~362                                                ; MLABCELL_X21_Y35_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~363                                                ; LABCELL_X4_Y35_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~364                                                ; LABCELL_X4_Y35_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~365                                                ; LABCELL_X22_Y35_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~366                                                ; LABCELL_X18_Y35_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~367                                                ; LABCELL_X18_Y35_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~368                                                ; LABCELL_X16_Y36_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~37                                                 ; LABCELL_X23_Y53_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~38                                                 ; LABCELL_X23_Y53_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~385                                                ; MLABCELL_X28_Y56_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~386                                                ; LABCELL_X29_Y55_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~387                                                ; LABCELL_X29_Y56_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~389                                                ; LABCELL_X30_Y54_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~39                                                 ; LABCELL_X19_Y47_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~390                                                ; LABCELL_X31_Y54_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~391                                                ; LABCELL_X30_Y54_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~393                                                ; LABCELL_X29_Y58_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~394                                                ; LABCELL_X29_Y58_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~395                                                ; LABCELL_X29_Y54_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~397                                                ; LABCELL_X30_Y54_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~398                                                ; LABCELL_X29_Y57_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~399                                                ; LABCELL_X29_Y56_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~4                                                  ; LABCELL_X23_Y54_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~40                                                 ; LABCELL_X24_Y53_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~401                                                ; MLABCELL_X47_Y44_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~403                                                ; MLABCELL_X47_Y44_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~405                                                ; LABCELL_X45_Y44_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~407                                                ; LABCELL_X43_Y38_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~409                                                ; LABCELL_X45_Y40_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~41                                                 ; LABCELL_X24_Y53_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~411                                                ; LABCELL_X45_Y42_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~413                                                ; MLABCELL_X47_Y43_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~415                                                ; LABCELL_X43_Y43_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~417                                                ; LABCELL_X16_Y51_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~418                                                ; LABCELL_X16_Y51_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~419                                                ; LABCELL_X37_Y38_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~42                                                 ; LABCELL_X22_Y49_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~420                                                ; LABCELL_X31_Y38_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~421                                                ; LABCELL_X13_Y49_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~422                                                ; LABCELL_X16_Y49_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~423                                                ; LABCELL_X12_Y49_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~424                                                ; LABCELL_X13_Y49_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~425                                                ; MLABCELL_X25_Y37_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~426                                                ; MLABCELL_X25_Y37_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~427                                                ; LABCELL_X43_Y41_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~428                                                ; MLABCELL_X25_Y37_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~43                                                 ; LABCELL_X24_Y53_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~433                                                ; LABCELL_X43_Y39_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~435                                                ; LABCELL_X43_Y38_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~437                                                ; LABCELL_X43_Y38_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~439                                                ; MLABCELL_X47_Y38_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~44                                                 ; LABCELL_X18_Y55_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~441                                                ; LABCELL_X10_Y38_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~443                                                ; LABCELL_X9_Y50_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~445                                                ; MLABCELL_X15_Y38_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~447                                                ; MLABCELL_X47_Y38_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~449                                                ; MLABCELL_X15_Y33_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~45                                                 ; MLABCELL_X28_Y49_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~450                                                ; LABCELL_X16_Y36_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~451                                                ; MLABCELL_X15_Y36_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~452                                                ; MLABCELL_X15_Y33_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~453                                                ; LABCELL_X12_Y41_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~455                                                ; LABCELL_X12_Y45_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~457                                                ; MLABCELL_X15_Y35_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~458                                                ; MLABCELL_X15_Y35_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~459                                                ; MLABCELL_X15_Y35_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~46                                                 ; LABCELL_X23_Y52_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~460                                                ; MLABCELL_X15_Y35_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~465                                                ; LABCELL_X4_Y36_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~466                                                ; MLABCELL_X28_Y36_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~467                                                ; LABCELL_X27_Y36_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~469                                                ; LABCELL_X4_Y36_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~47                                                 ; LABCELL_X23_Y52_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~471                                                ; MLABCELL_X25_Y36_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~473                                                ; LABCELL_X7_Y36_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~474                                                ; LABCELL_X7_Y36_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~475                                                ; LABCELL_X7_Y36_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~477                                                ; LABCELL_X7_Y36_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~479                                                ; MLABCELL_X25_Y36_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~48                                                 ; LABCELL_X22_Y51_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~481                                                ; MLABCELL_X8_Y45_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~482                                                ; MLABCELL_X8_Y45_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~483                                                ; MLABCELL_X8_Y45_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~484                                                ; LABCELL_X9_Y37_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~485                                                ; LABCELL_X9_Y35_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~487                                                ; LABCELL_X9_Y35_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~489                                                ; LABCELL_X27_Y37_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~49                                                 ; MLABCELL_X21_Y53_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~490                                                ; LABCELL_X9_Y34_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~491                                                ; MLABCELL_X8_Y34_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~492                                                ; MLABCELL_X8_Y34_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~497                                                ; MLABCELL_X8_Y37_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~498                                                ; LABCELL_X12_Y34_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~499                                                ; LABCELL_X11_Y44_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~5                                                  ; LABCELL_X23_Y54_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~50                                                 ; LABCELL_X22_Y51_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~501                                                ; LABCELL_X11_Y38_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~503                                                ; LABCELL_X11_Y37_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~505                                                ; LABCELL_X11_Y36_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~506                                                ; MLABCELL_X6_Y40_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~507                                                ; MLABCELL_X6_Y40_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~509                                                ; LABCELL_X11_Y38_N36  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~51                                                 ; LABCELL_X22_Y51_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~511                                                ; LABCELL_X11_Y34_N48  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~512                                                ; LABCELL_X11_Y36_N18  ; 13      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~513                                                ; LABCELL_X40_Y44_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~514                                                ; LABCELL_X37_Y44_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~515                                                ; LABCELL_X37_Y44_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~517                                                ; LABCELL_X37_Y43_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~518                                                ; LABCELL_X37_Y42_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~519                                                ; LABCELL_X37_Y44_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~52                                                 ; LABCELL_X22_Y49_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~521                                                ; LABCELL_X40_Y45_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~522                                                ; MLABCELL_X39_Y42_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~523                                                ; MLABCELL_X39_Y42_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~525                                                ; LABCELL_X40_Y45_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~526                                                ; LABCELL_X37_Y46_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~527                                                ; LABCELL_X40_Y56_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~529                                                ; LABCELL_X40_Y50_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~53                                                 ; LABCELL_X22_Y49_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~530                                                ; LABCELL_X42_Y44_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~531                                                ; LABCELL_X42_Y44_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~533                                                ; MLABCELL_X39_Y47_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~534                                                ; LABCELL_X40_Y42_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~535                                                ; LABCELL_X42_Y42_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~537                                                ; MLABCELL_X39_Y47_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~538                                                ; LABCELL_X36_Y42_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~539                                                ; LABCELL_X40_Y47_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~54                                                 ; LABCELL_X22_Y49_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~541                                                ; MLABCELL_X39_Y47_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~542                                                ; LABCELL_X42_Y42_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~543                                                ; LABCELL_X40_Y47_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~545                                                ; LABCELL_X37_Y40_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~546                                                ; LABCELL_X37_Y40_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~547                                                ; LABCELL_X40_Y41_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~549                                                ; MLABCELL_X34_Y40_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~55                                                 ; LABCELL_X22_Y49_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~550                                                ; LABCELL_X37_Y46_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~551                                                ; LABCELL_X36_Y44_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~553                                                ; MLABCELL_X39_Y42_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~554                                                ; LABCELL_X40_Y41_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~555                                                ; LABCELL_X40_Y41_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~557                                                ; MLABCELL_X39_Y49_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~558                                                ; LABCELL_X37_Y46_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~559                                                ; LABCELL_X37_Y52_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~56                                                 ; MLABCELL_X21_Y53_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~561                                                ; LABCELL_X37_Y41_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~562                                                ; MLABCELL_X39_Y44_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~563                                                ; LABCELL_X42_Y41_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~565                                                ; LABCELL_X40_Y45_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~566                                                ; LABCELL_X40_Y44_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~567                                                ; LABCELL_X40_Y45_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~569                                                ; LABCELL_X40_Y44_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~57                                                 ; MLABCELL_X21_Y51_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~570                                                ; LABCELL_X40_Y44_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~571                                                ; MLABCELL_X39_Y43_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~573                                                ; LABCELL_X37_Y41_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~574                                                ; MLABCELL_X39_Y41_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~575                                                ; LABCELL_X31_Y44_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~577                                                ; LABCELL_X31_Y57_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~579                                                ; LABCELL_X36_Y52_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~58                                                 ; MLABCELL_X21_Y51_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~581                                                ; LABCELL_X33_Y58_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~583                                                ; MLABCELL_X39_Y45_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~585                                                ; LABCELL_X37_Y48_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~587                                                ; LABCELL_X37_Y46_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~589                                                ; LABCELL_X31_Y57_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~59                                                 ; MLABCELL_X21_Y51_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~591                                                ; LABCELL_X31_Y53_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~593                                                ; LABCELL_X30_Y42_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~595                                                ; LABCELL_X46_Y43_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~597                                                ; LABCELL_X40_Y42_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~599                                                ; LABCELL_X35_Y43_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~6                                                  ; LABCELL_X23_Y54_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~60                                                 ; LABCELL_X29_Y51_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~601                                                ; LABCELL_X33_Y43_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~603                                                ; LABCELL_X35_Y43_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~605                                                ; LABCELL_X35_Y59_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~607                                                ; LABCELL_X35_Y59_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~609                                                ; MLABCELL_X39_Y38_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~61                                                 ; MLABCELL_X28_Y49_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~611                                                ; MLABCELL_X34_Y54_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~613                                                ; LABCELL_X45_Y51_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~615                                                ; LABCELL_X40_Y49_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~617                                                ; MLABCELL_X39_Y52_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~619                                                ; LABCELL_X35_Y45_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~62                                                 ; LABCELL_X29_Y51_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~621                                                ; LABCELL_X4_Y42_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~623                                                ; MLABCELL_X34_Y54_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~625                                                ; LABCELL_X16_Y55_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~627                                                ; MLABCELL_X39_Y53_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~629                                                ; LABCELL_X17_Y45_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~63                                                 ; LABCELL_X30_Y49_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~631                                                ; LABCELL_X43_Y53_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~633                                                ; MLABCELL_X39_Y44_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~635                                                ; MLABCELL_X39_Y43_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~637                                                ; LABCELL_X40_Y40_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~639                                                ; LABCELL_X45_Y51_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~64                                                 ; LABCELL_X19_Y47_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~641                                                ; LABCELL_X31_Y55_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~642                                                ; LABCELL_X33_Y49_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~643                                                ; LABCELL_X33_Y47_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~645                                                ; LABCELL_X33_Y58_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~646                                                ; LABCELL_X33_Y49_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~647                                                ; LABCELL_X37_Y44_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~649                                                ; LABCELL_X36_Y54_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~650                                                ; LABCELL_X36_Y52_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~651                                                ; LABCELL_X36_Y44_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~653                                                ; LABCELL_X43_Y54_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~654                                                ; MLABCELL_X34_Y47_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~655                                                ; LABCELL_X37_Y45_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~657                                                ; LABCELL_X30_Y57_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~658                                                ; LABCELL_X35_Y56_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~659                                                ; LABCELL_X30_Y51_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~661                                                ; LABCELL_X42_Y52_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~662                                                ; LABCELL_X33_Y50_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~663                                                ; LABCELL_X30_Y51_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~665                                                ; LABCELL_X30_Y57_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~666                                                ; LABCELL_X33_Y50_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~667                                                ; LABCELL_X31_Y55_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~669                                                ; LABCELL_X30_Y57_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~67                                                 ; LABCELL_X17_Y45_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~670                                                ; LABCELL_X33_Y50_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~671                                                ; LABCELL_X30_Y51_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~673                                                ; MLABCELL_X34_Y53_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~674                                                ; LABCELL_X36_Y51_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~675                                                ; LABCELL_X36_Y51_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~677                                                ; LABCELL_X35_Y58_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~678                                                ; LABCELL_X33_Y52_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~679                                                ; LABCELL_X45_Y47_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~681                                                ; LABCELL_X33_Y49_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~682                                                ; MLABCELL_X34_Y47_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~683                                                ; MLABCELL_X39_Y46_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~685                                                ; LABCELL_X36_Y55_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~686                                                ; LABCELL_X33_Y50_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~687                                                ; LABCELL_X35_Y47_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~689                                                ; LABCELL_X36_Y45_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~69                                                 ; LABCELL_X19_Y45_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~690                                                ; LABCELL_X36_Y49_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~691                                                ; LABCELL_X33_Y44_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~692                                                ; MLABCELL_X39_Y49_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~693                                                ; LABCELL_X30_Y45_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~694                                                ; LABCELL_X36_Y47_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~695                                                ; LABCELL_X35_Y45_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~696                                                ; LABCELL_X36_Y45_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~697                                                ; LABCELL_X30_Y45_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~698                                                ; LABCELL_X31_Y44_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~699                                                ; MLABCELL_X25_Y43_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~7                                                  ; LABCELL_X19_Y43_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~700                                                ; LABCELL_X31_Y44_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~705                                                ; MLABCELL_X34_Y50_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~707                                                ; LABCELL_X35_Y50_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~709                                                ; LABCELL_X36_Y57_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~71                                                 ; LABCELL_X17_Y45_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~711                                                ; LABCELL_X36_Y57_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~713                                                ; LABCELL_X36_Y46_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~715                                                ; MLABCELL_X39_Y48_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~717                                                ; LABCELL_X40_Y47_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~719                                                ; LABCELL_X43_Y54_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~721                                                ; MLABCELL_X34_Y50_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~722                                                ; LABCELL_X36_Y49_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~723                                                ; LABCELL_X31_Y52_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~724                                                ; LABCELL_X35_Y43_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~729                                                ; LABCELL_X37_Y48_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~73                                                 ; LABCELL_X19_Y47_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~730                                                ; LABCELL_X36_Y48_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~731                                                ; LABCELL_X37_Y54_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~732                                                ; LABCELL_X35_Y43_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~737                                                ; LABCELL_X36_Y51_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~739                                                ; LABCELL_X37_Y45_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~741                                                ; LABCELL_X36_Y55_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~743                                                ; LABCELL_X36_Y55_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~745                                                ; LABCELL_X33_Y49_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~747                                                ; MLABCELL_X28_Y42_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~749                                                ; LABCELL_X13_Y48_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~75                                                 ; LABCELL_X22_Y45_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~751                                                ; LABCELL_X36_Y55_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~753                                                ; LABCELL_X31_Y56_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~754                                                ; LABCELL_X42_Y45_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~755                                                ; MLABCELL_X39_Y54_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~756                                                ; LABCELL_X35_Y43_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~761                                                ; LABCELL_X37_Y54_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~762                                                ; LABCELL_X33_Y55_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~763                                                ; MLABCELL_X39_Y54_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~764                                                ; LABCELL_X37_Y54_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~769                                                ; MLABCELL_X6_Y39_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~77                                                 ; LABCELL_X24_Y44_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~770                                                ; MLABCELL_X6_Y37_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~771                                                ; MLABCELL_X6_Y39_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~773                                                ; MLABCELL_X6_Y43_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~774                                                ; LABCELL_X7_Y39_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~775                                                ; LABCELL_X9_Y39_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~777                                                ; LABCELL_X7_Y42_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~778                                                ; LABCELL_X7_Y42_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~779                                                ; MLABCELL_X3_Y42_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~781                                                ; LABCELL_X7_Y37_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~782                                                ; LABCELL_X9_Y39_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~783                                                ; LABCELL_X9_Y39_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~785                                                ; MLABCELL_X6_Y42_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~787                                                ; MLABCELL_X6_Y41_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~789                                                ; LABCELL_X12_Y41_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~79                                                 ; MLABCELL_X25_Y45_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~791                                                ; LABCELL_X11_Y41_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~793                                                ; LABCELL_X4_Y41_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~795                                                ; MLABCELL_X3_Y41_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~797                                                ; LABCELL_X10_Y41_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~799                                                ; MLABCELL_X25_Y42_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~8                                                  ; LABCELL_X27_Y53_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~801                                                ; MLABCELL_X6_Y37_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~802                                                ; LABCELL_X12_Y35_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~803                                                ; LABCELL_X12_Y35_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~805                                                ; LABCELL_X10_Y50_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~806                                                ; MLABCELL_X8_Y38_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~807                                                ; LABCELL_X10_Y38_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~809                                                ; LABCELL_X10_Y35_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~81                                                 ; LABCELL_X24_Y43_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~810                                                ; LABCELL_X7_Y35_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~811                                                ; LABCELL_X13_Y35_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~813                                                ; LABCELL_X10_Y35_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~814                                                ; LABCELL_X7_Y35_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~815                                                ; LABCELL_X13_Y34_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~817                                                ; LABCELL_X10_Y45_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~818                                                ; MLABCELL_X8_Y42_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~819                                                ; LABCELL_X10_Y42_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~820                                                ; MLABCELL_X8_Y42_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~825                                                ; MLABCELL_X6_Y39_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~826                                                ; LABCELL_X9_Y44_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~827                                                ; LABCELL_X9_Y44_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~828                                                ; LABCELL_X9_Y44_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~83                                                 ; LABCELL_X18_Y45_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~833                                                ; LABCELL_X18_Y36_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~834                                                ; LABCELL_X18_Y36_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~835                                                ; LABCELL_X19_Y36_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~836                                                ; LABCELL_X18_Y36_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~837                                                ; LABCELL_X16_Y36_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~838                                                ; LABCELL_X16_Y36_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~839                                                ; LABCELL_X17_Y36_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~840                                                ; LABCELL_X17_Y36_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~841                                                ; MLABCELL_X21_Y36_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~842                                                ; MLABCELL_X8_Y47_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~843                                                ; LABCELL_X24_Y36_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~844                                                ; MLABCELL_X21_Y36_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~845                                                ; LABCELL_X16_Y34_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~846                                                ; LABCELL_X17_Y38_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~847                                                ; LABCELL_X16_Y35_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~848                                                ; LABCELL_X17_Y37_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~849                                                ; LABCELL_X9_Y39_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~85                                                 ; LABCELL_X24_Y43_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~851                                                ; MLABCELL_X8_Y43_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~853                                                ; LABCELL_X11_Y43_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~855                                                ; LABCELL_X10_Y43_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~857                                                ; MLABCELL_X8_Y47_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~859                                                ; LABCELL_X9_Y49_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~861                                                ; MLABCELL_X8_Y43_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~863                                                ; LABCELL_X16_Y34_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~865                                                ; LABCELL_X10_Y37_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~866                                                ; LABCELL_X7_Y36_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~867                                                ; LABCELL_X10_Y37_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~868                                                ; LABCELL_X10_Y37_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~869                                                ; LABCELL_X16_Y36_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~87                                                 ; LABCELL_X10_Y43_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~870                                                ; LABCELL_X16_Y37_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~871                                                ; LABCELL_X16_Y37_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~872                                                ; LABCELL_X16_Y36_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~873                                                ; LABCELL_X1_Y36_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~874                                                ; MLABCELL_X15_Y37_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~875                                                ; MLABCELL_X15_Y37_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~876                                                ; MLABCELL_X15_Y37_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~877                                                ; LABCELL_X10_Y37_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~878                                                ; LABCELL_X13_Y39_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~879                                                ; LABCELL_X10_Y37_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~880                                                ; MLABCELL_X15_Y40_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~89                                                 ; LABCELL_X12_Y54_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~897                                                ; MLABCELL_X3_Y38_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~898                                                ; MLABCELL_X3_Y38_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~899                                                ; MLABCELL_X3_Y36_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~9                                                  ; LABCELL_X24_Y49_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~900                                                ; MLABCELL_X3_Y38_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~901                                                ; MLABCELL_X3_Y37_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~902                                                ; MLABCELL_X3_Y37_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~903                                                ; LABCELL_X2_Y39_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~904                                                ; MLABCELL_X3_Y37_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~905                                                ; LABCELL_X4_Y37_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~906                                                ; MLABCELL_X3_Y37_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~907                                                ; LABCELL_X10_Y38_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~908                                                ; LABCELL_X1_Y38_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~909                                                ; LABCELL_X2_Y37_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~91                                                 ; LABCELL_X18_Y46_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~910                                                ; LABCELL_X2_Y37_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~911                                                ; MLABCELL_X8_Y37_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~912                                                ; MLABCELL_X6_Y36_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~913                                                ; LABCELL_X19_Y37_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~915                                                ; MLABCELL_X21_Y37_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~917                                                ; LABCELL_X19_Y38_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~919                                                ; MLABCELL_X3_Y37_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~921                                                ; MLABCELL_X6_Y38_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~923                                                ; MLABCELL_X3_Y37_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~925                                                ; LABCELL_X11_Y40_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~927                                                ; MLABCELL_X21_Y40_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~929                                                ; MLABCELL_X3_Y36_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~93                                                 ; MLABCELL_X21_Y44_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~930                                                ; LABCELL_X23_Y34_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~931                                                ; LABCELL_X22_Y34_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~932                                                ; LABCELL_X22_Y34_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~933                                                ; LABCELL_X19_Y34_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~934                                                ; MLABCELL_X21_Y34_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~935                                                ; MLABCELL_X21_Y34_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~936                                                ; MLABCELL_X21_Y34_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~937                                                ; LABCELL_X19_Y34_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~938                                                ; LABCELL_X19_Y34_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~939                                                ; LABCELL_X10_Y38_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~940                                                ; LABCELL_X19_Y35_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~941                                                ; LABCELL_X19_Y34_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~942                                                ; LABCELL_X22_Y34_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~943                                                ; LABCELL_X22_Y34_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~944                                                ; LABCELL_X22_Y34_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~95                                                 ; LABCELL_X24_Y44_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~961                                                ; MLABCELL_X25_Y33_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~962                                                ; LABCELL_X23_Y36_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~963                                                ; LABCELL_X23_Y36_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~964                                                ; MLABCELL_X25_Y33_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~965                                                ; LABCELL_X22_Y34_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~967                                                ; LABCELL_X23_Y35_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~969                                                ; LABCELL_X24_Y33_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~97                                                 ; MLABCELL_X21_Y48_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~970                                                ; LABCELL_X23_Y33_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~971                                                ; LABCELL_X23_Y33_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~972                                                ; LABCELL_X24_Y33_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~977                                                ; LABCELL_X17_Y55_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~978                                                ; LABCELL_X13_Y42_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~979                                                ; LABCELL_X17_Y42_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~981                                                ; LABCELL_X19_Y43_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~983                                                ; LABCELL_X18_Y41_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~985                                                ; LABCELL_X18_Y41_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~986                                                ; LABCELL_X19_Y42_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~987                                                ; LABCELL_X18_Y41_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~989                                                ; LABCELL_X17_Y55_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~99                                                 ; MLABCELL_X21_Y48_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~991                                                ; LABCELL_X18_Y41_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~993                                                ; MLABCELL_X8_Y36_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~994                                                ; LABCELL_X9_Y36_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~995                                                ; MLABCELL_X8_Y38_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~997                                                ; LABCELL_X9_Y36_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|row~999                                                ; MLABCELL_X8_Y37_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_1|wr_ptr~0                                               ; MLABCELL_X47_Y58_N48 ; 10      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1000][0]~440                                       ; LABCELL_X81_Y29_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1001][0]~958                                       ; LABCELL_X71_Y15_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1002][0]~216                                       ; LABCELL_X61_Y16_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1003][0]~734                                       ; LABCELL_X74_Y11_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1004][0]~382                                       ; LABCELL_X77_Y15_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1005][0]~894                                       ; LABCELL_X71_Y13_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1006][0]~224                                       ; LABCELL_X61_Y13_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1007][0]~736                                       ; LABCELL_X57_Y19_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1008][0]~480                                       ; MLABCELL_X72_Y22_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1009][0]~992                                       ; MLABCELL_X65_Y29_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1010][0]~244                                       ; LABCELL_X62_Y13_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1011][0]~765                                       ; LABCELL_X85_Y17_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1012][0]~320                                       ; LABCELL_X77_Y23_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1013][0]~832                                       ; LABCELL_X85_Y25_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1014][0]~252                                       ; MLABCELL_X78_Y9_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1015][0]~767                                       ; LABCELL_X57_Y18_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1016][0]~448                                       ; MLABCELL_X84_Y23_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1017][0]~960                                       ; LABCELL_X80_Y14_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1018][0]~248                                       ; LABCELL_X62_Y7_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1019][0]~766                                       ; LABCELL_X55_Y16_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1020][0]~384                                       ; MLABCELL_X78_Y22_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1021][0]~896                                       ; LABCELL_X70_Y14_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1022][0]~256                                       ; LABCELL_X64_Y15_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[1023][0]~768                                       ; LABCELL_X60_Y21_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[642][0]~66                                         ; LABCELL_X62_Y9_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[643][0]~578                                        ; LABCELL_X60_Y26_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[644][0]~274                                        ; LABCELL_X79_Y29_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[645][0]~786                                        ; MLABCELL_X87_Y28_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[646][0]~74                                         ; LABCELL_X81_Y18_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[647][0]~586                                        ; LABCELL_X62_Y24_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[648][0]~402                                        ; MLABCELL_X82_Y26_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[649][0]~914                                        ; LABCELL_X66_Y13_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[650][0]~70                                         ; LABCELL_X80_Y18_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[651][0]~582                                        ; MLABCELL_X82_Y24_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[652][0]~338                                        ; LABCELL_X77_Y17_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[653][0]~850                                        ; LABCELL_X70_Y15_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[654][0]~78                                         ; LABCELL_X60_Y7_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[655][0]~590                                        ; MLABCELL_X82_Y22_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[656][0]~454                                        ; MLABCELL_X72_Y14_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[657][0]~966                                        ; LABCELL_X77_Y17_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[658][0]~98                                         ; LABCELL_X62_Y14_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[659][0]~610                                        ; LABCELL_X75_Y12_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[660][0]~282                                        ; MLABCELL_X87_Y28_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[661][0]~794                                        ; MLABCELL_X87_Y25_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[662][0]~106                                        ; LABCELL_X61_Y10_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[663][0]~618                                        ; LABCELL_X61_Y26_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[664][0]~410                                        ; MLABCELL_X72_Y25_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[665][0]~922                                        ; LABCELL_X68_Y13_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[666][0]~102                                        ; LABCELL_X68_Y14_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[667][0]~614                                        ; MLABCELL_X82_Y26_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[668][0]~346                                        ; LABCELL_X74_Y15_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[669][0]~858                                        ; LABCELL_X70_Y12_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[670][0]~110                                        ; LABCELL_X62_Y15_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[671][0]~622                                        ; LABCELL_X75_Y12_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[672][0]~486                                        ; MLABCELL_X72_Y19_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[673][0]~998                                        ; LABCELL_X71_Y30_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[674][0]~82                                         ; LABCELL_X61_Y8_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[675][0]~594                                        ; MLABCELL_X84_Y24_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[676][0]~278                                        ; LABCELL_X81_Y28_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[677][0]~790                                        ; MLABCELL_X87_Y23_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[678][0]~90                                         ; LABCELL_X60_Y7_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[679][0]~602                                        ; LABCELL_X62_Y24_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[680][0]~406                                        ; LABCELL_X71_Y28_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[681][0]~918                                        ; LABCELL_X67_Y15_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[682][0]~86                                         ; LABCELL_X61_Y17_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[683][0]~598                                        ; MLABCELL_X82_Y26_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[684][0]~342                                        ; MLABCELL_X72_Y17_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[685][0]~854                                        ; LABCELL_X74_Y16_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[686][0]~94                                         ; LABCELL_X79_Y18_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[687][0]~606                                        ; LABCELL_X85_Y24_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[688][0]~470                                        ; MLABCELL_X72_Y30_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[689][0]~982                                        ; MLABCELL_X65_Y29_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[690][0]~114                                        ; MLABCELL_X65_Y17_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[691][0]~626                                        ; LABCELL_X60_Y26_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[692][0]~286                                        ; LABCELL_X80_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[693][0]~798                                        ; LABCELL_X88_Y26_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[694][0]~122                                        ; LABCELL_X75_Y17_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[695][0]~634                                        ; LABCELL_X77_Y22_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[696][0]~414                                        ; MLABCELL_X72_Y30_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[697][0]~926                                        ; LABCELL_X66_Y14_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[698][0]~118                                        ; LABCELL_X79_Y17_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[699][0]~630                                        ; LABCELL_X62_Y22_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[700][0]~350                                        ; LABCELL_X73_Y15_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[701][0]~862                                        ; LABCELL_X70_Y14_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[702][0]~126                                        ; LABCELL_X62_Y14_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[703][0]~638                                        ; MLABCELL_X87_Y22_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[704][0]~502                                        ; LABCELL_X74_Y21_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[705][0]~1014                                       ; LABCELL_X79_Y28_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[706][0]~68                                         ; LABCELL_X62_Y10_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[707][0]~706                                        ; MLABCELL_X84_Y29_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[708][0]~306                                        ; MLABCELL_X84_Y28_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[709][0]~821                                        ; MLABCELL_X84_Y28_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[710][0]~76                                         ; LABCELL_X81_Y18_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[711][0]~714                                        ; LABCELL_X85_Y23_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[712][0]~434                                        ; MLABCELL_X84_Y17_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[713][0]~916                                        ; LABCELL_X67_Y15_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[714][0]~72                                         ; LABCELL_X80_Y18_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[715][0]~710                                        ; LABCELL_X61_Y17_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[716][0]~340                                        ; MLABCELL_X82_Y18_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[717][0]~852                                        ; LABCELL_X67_Y14_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[718][0]~80                                         ; LABCELL_X61_Y6_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[719][0]~718                                        ; LABCELL_X85_Y16_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[720][0]~456                                        ; MLABCELL_X72_Y14_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[721][0]~968                                        ; LABCELL_X68_Y17_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[722][0]~100                                        ; LABCELL_X62_Y14_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[723][0]~738                                        ; LABCELL_X75_Y11_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[724][0]~314                                        ; MLABCELL_X82_Y29_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[725][0]~823                                        ; LABCELL_X85_Y26_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[726][0]~108                                        ; LABCELL_X61_Y10_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[727][0]~746                                        ; MLABCELL_X78_Y12_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[728][0]~442                                        ; LABCELL_X85_Y21_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[729][0]~924                                        ; LABCELL_X67_Y14_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[730][0]~104                                        ; LABCELL_X68_Y14_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[731][0]~742                                        ; LABCELL_X55_Y24_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[732][0]~348                                        ; MLABCELL_X72_Y18_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[733][0]~860                                        ; LABCELL_X71_Y12_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[734][0]~112                                        ; LABCELL_X68_Y8_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[735][0]~750                                        ; MLABCELL_X82_Y16_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[736][0]~488                                        ; LABCELL_X79_Y18_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[737][0]~1006                                       ; LABCELL_X71_Y32_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[738][0]~84                                         ; LABCELL_X60_Y6_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[739][0]~725                                        ; LABCELL_X55_Y21_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[740][0]~310                                        ; LABCELL_X74_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[741][0]~822                                        ; MLABCELL_X84_Y26_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[742][0]~92                                         ; LABCELL_X60_Y7_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[743][0]~727                                        ; LABCELL_X57_Y19_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[744][0]~438                                        ; LABCELL_X81_Y23_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[745][0]~920                                        ; MLABCELL_X65_Y11_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[746][0]~88                                         ; LABCELL_X63_Y18_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[747][0]~726                                        ; LABCELL_X81_Y18_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[748][0]~344                                        ; MLABCELL_X72_Y17_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[749][0]~856                                        ; LABCELL_X68_Y16_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[750][0]~96                                         ; LABCELL_X79_Y18_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[751][0]~728                                        ; LABCELL_X85_Y17_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[752][0]~478                                        ; MLABCELL_X72_Y22_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[753][0]~990                                        ; LABCELL_X70_Y25_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[754][0]~116                                        ; LABCELL_X74_Y16_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[755][0]~757                                        ; MLABCELL_X84_Y29_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[756][0]~318                                        ; LABCELL_X79_Y28_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[757][0]~824                                        ; LABCELL_X85_Y26_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[758][0]~124                                        ; LABCELL_X75_Y17_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[759][0]~759                                        ; LABCELL_X85_Y21_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[760][0]~446                                        ; LABCELL_X81_Y23_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[761][0]~928                                        ; MLABCELL_X65_Y14_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[762][0]~120                                        ; LABCELL_X79_Y17_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[763][0]~758                                        ; LABCELL_X55_Y21_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[764][0]~352                                        ; LABCELL_X75_Y19_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[765][0]~864                                        ; LABCELL_X70_Y14_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[766][0]~128                                        ; MLABCELL_X59_Y10_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[767][0]~760                                        ; LABCELL_X85_Y21_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[768][0]~510                                        ; LABCELL_X75_Y21_N27  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[769][0]~1022                                       ; LABCELL_X70_Y32_N24  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[770][0]~193                                        ; LABCELL_X61_Y9_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[771][0]~516                                        ; LABCELL_X62_Y28_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[772][0]~260                                        ; MLABCELL_X84_Y28_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[773][0]~772                                        ; LABCELL_X68_Y29_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[774][0]~201                                        ; LABCELL_X63_Y7_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[775][0]~524                                        ; LABCELL_X66_Y20_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[776][0]~388                                        ; MLABCELL_X82_Y28_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[777][0]~945                                        ; LABCELL_X73_Y14_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[778][0]~197                                        ; LABCELL_X60_Y15_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[779][0]~520                                        ; LABCELL_X77_Y28_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[780][0]~369                                        ; LABCELL_X80_Y22_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[781][0]~881                                        ; MLABCELL_X84_Y17_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[782][0]~205                                        ; MLABCELL_X65_Y10_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[783][0]~528                                        ; MLABCELL_X82_Y28_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[784][0]~461                                        ; MLABCELL_X72_Y20_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[785][0]~973                                        ; LABCELL_X81_Y17_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[786][0]~225                                        ; LABCELL_X62_Y12_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[787][0]~548                                        ; MLABCELL_X82_Y31_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[788][0]~268                                        ; LABCELL_X80_Y24_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[789][0]~780                                        ; LABCELL_X66_Y33_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[790][0]~233                                        ; LABCELL_X61_Y8_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[791][0]~556                                        ; MLABCELL_X82_Y28_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[792][0]~396                                        ; LABCELL_X77_Y23_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[793][0]~947                                        ; MLABCELL_X65_Y18_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[794][0]~229                                        ; LABCELL_X62_Y8_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[795][0]~552                                        ; MLABCELL_X82_Y21_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[796][0]~371                                        ; MLABCELL_X78_Y20_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[797][0]~883                                        ; LABCELL_X71_Y10_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[798][0]~237                                        ; LABCELL_X61_Y13_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[799][0]~560                                        ; LABCELL_X83_Y22_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[800][0]~493                                        ; LABCELL_X71_Y17_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[801][0]~996                                        ; LABCELL_X75_Y32_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[802][0]~209                                        ; LABCELL_X62_Y13_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[803][0]~532                                        ; LABCELL_X61_Y30_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[804][0]~264                                        ; LABCELL_X74_Y29_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[805][0]~776                                        ; LABCELL_X63_Y28_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[806][0]~217                                        ; MLABCELL_X65_Y10_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[807][0]~540                                        ; LABCELL_X62_Y30_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[808][0]~392                                        ; LABCELL_X75_Y32_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[809][0]~946                                        ; MLABCELL_X65_Y18_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[810][0]~213                                        ; LABCELL_X61_Y8_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[811][0]~536                                        ; LABCELL_X67_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[812][0]~370                                        ; LABCELL_X73_Y24_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[813][0]~882                                        ; MLABCELL_X65_Y18_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[814][0]~221                                        ; LABCELL_X61_Y13_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[815][0]~544                                        ; LABCELL_X56_Y24_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[816][0]~468                                        ; MLABCELL_X72_Y22_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[817][0]~980                                        ; LABCELL_X67_Y29_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[818][0]~241                                        ; LABCELL_X62_Y13_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[819][0]~564                                        ; LABCELL_X60_Y31_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[820][0]~272                                        ; LABCELL_X80_Y30_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[821][0]~784                                        ; LABCELL_X61_Y30_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[822][0]~249                                        ; LABCELL_X63_Y13_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[823][0]~572                                        ; LABCELL_X56_Y24_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[824][0]~400                                        ; MLABCELL_X78_Y26_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[825][0]~948                                        ; LABCELL_X66_Y19_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[826][0]~245                                        ; LABCELL_X62_Y8_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[827][0]~568                                        ; LABCELL_X64_Y28_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[828][0]~372                                        ; LABCELL_X88_Y26_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[829][0]~884                                        ; LABCELL_X71_Y10_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[830][0]~253                                        ; LABCELL_X64_Y15_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[831][0]~576                                        ; LABCELL_X77_Y23_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[832][0]~500                                        ; LABCELL_X74_Y21_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[833][0]~1012                                       ; LABCELL_X67_Y31_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[834][0]~195                                        ; LABCELL_X62_Y9_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[835][0]~644                                        ; LABCELL_X77_Y30_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[836][0]~292                                        ; LABCELL_X79_Y30_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[837][0]~804                                        ; MLABCELL_X65_Y31_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[838][0]~203                                        ; LABCELL_X63_Y11_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[839][0]~652                                        ; LABCELL_X75_Y30_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[840][0]~429                                        ; LABCELL_X79_Y26_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[841][0]~953                                        ; LABCELL_X66_Y18_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[842][0]~199                                        ; LABCELL_X61_Y15_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[843][0]~648                                        ; LABCELL_X60_Y27_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[844][0]~377                                        ; LABCELL_X80_Y22_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[845][0]~889                                        ; LABCELL_X71_Y10_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[846][0]~207                                        ; LABCELL_X62_Y10_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[847][0]~656                                        ; LABCELL_X83_Y25_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[848][0]~463                                        ; LABCELL_X67_Y20_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[849][0]~975                                        ; LABCELL_X81_Y15_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[850][0]~227                                        ; MLABCELL_X65_Y9_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[851][0]~676                                        ; LABCELL_X75_Y11_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[852][0]~300                                        ; LABCELL_X79_Y27_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[853][0]~812                                        ; LABCELL_X85_Y27_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[854][0]~235                                        ; LABCELL_X62_Y12_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[855][0]~684                                        ; LABCELL_X62_Y17_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[856][0]~431                                        ; LABCELL_X74_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[857][0]~955                                        ; LABCELL_X66_Y18_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[858][0]~231                                        ; MLABCELL_X65_Y11_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[859][0]~680                                        ; LABCELL_X62_Y15_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[860][0]~379                                        ; MLABCELL_X78_Y20_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[861][0]~891                                        ; LABCELL_X71_Y10_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[862][0]~239                                        ; LABCELL_X61_Y16_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[863][0]~688                                        ; LABCELL_X73_Y21_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[864][0]~495                                        ; LABCELL_X70_Y17_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[865][0]~1004                                       ; LABCELL_X71_Y27_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[866][0]~211                                        ; LABCELL_X61_Y14_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[867][0]~660                                        ; LABCELL_X81_Y27_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[868][0]~296                                        ; LABCELL_X81_Y25_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[869][0]~808                                        ; LABCELL_X66_Y23_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[870][0]~219                                        ; LABCELL_X62_Y9_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[871][0]~668                                        ; LABCELL_X61_Y27_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[872][0]~430                                        ; LABCELL_X70_Y25_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[873][0]~954                                        ; LABCELL_X71_Y15_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[874][0]~215                                        ; LABCELL_X62_Y10_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[875][0]~664                                        ; LABCELL_X63_Y30_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[876][0]~378                                        ; LABCELL_X80_Y22_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[877][0]~890                                        ; LABCELL_X71_Y13_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[878][0]~223                                        ; LABCELL_X62_Y10_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[879][0]~672                                        ; MLABCELL_X65_Y24_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[880][0]~476                                        ; LABCELL_X73_Y22_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[881][0]~988                                        ; LABCELL_X75_Y30_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[882][0]~243                                        ; LABCELL_X62_Y7_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[883][0]~701                                        ; LABCELL_X74_Y13_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[884][0]~304                                        ; LABCELL_X79_Y30_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[885][0]~816                                        ; LABCELL_X60_Y31_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[886][0]~251                                        ; LABCELL_X68_Y17_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[887][0]~703                                        ; LABCELL_X77_Y14_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[888][0]~432                                        ; LABCELL_X81_Y27_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[889][0]~956                                        ; LABCELL_X66_Y14_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[890][0]~247                                        ; LABCELL_X61_Y15_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[891][0]~702                                        ; LABCELL_X75_Y15_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[892][0]~380                                        ; LABCELL_X79_Y26_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[893][0]~892                                        ; LABCELL_X71_Y11_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[894][0]~255                                        ; LABCELL_X62_Y12_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[895][0]~704                                        ; MLABCELL_X78_Y14_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[896][0]~508                                        ; LABCELL_X74_Y17_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[897][0]~1020                                       ; LABCELL_X74_Y32_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[898][0]~194                                        ; LABCELL_X64_Y8_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[899][0]~580                                        ; LABCELL_X70_Y25_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[900][0]~276                                        ; LABCELL_X79_Y29_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[901][0]~788                                        ; MLABCELL_X87_Y28_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[902][0]~202                                        ; LABCELL_X64_Y8_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[903][0]~588                                        ; LABCELL_X81_Y26_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[904][0]~404                                        ; MLABCELL_X82_Y26_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[905][0]~949                                        ; MLABCELL_X65_Y14_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[906][0]~198                                        ; LABCELL_X62_Y15_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[907][0]~584                                        ; MLABCELL_X82_Y24_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[908][0]~373                                        ; MLABCELL_X84_Y24_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[909][0]~885                                        ; MLABCELL_X84_Y16_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[910][0]~206                                        ; LABCELL_X66_Y11_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[911][0]~592                                        ; MLABCELL_X82_Y22_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[912][0]~462                                        ; LABCELL_X71_Y20_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[913][0]~974                                        ; LABCELL_X81_Y15_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[914][0]~226                                        ; MLABCELL_X65_Y11_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[915][0]~612                                        ; LABCELL_X88_Y24_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[916][0]~284                                        ; LABCELL_X79_Y28_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[917][0]~796                                        ; MLABCELL_X87_Y25_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[918][0]~234                                        ; LABCELL_X63_Y6_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[919][0]~620                                        ; LABCELL_X61_Y26_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[920][0]~412                                        ; LABCELL_X71_Y33_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[921][0]~951                                        ; MLABCELL_X72_Y18_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[922][0]~230                                        ; LABCELL_X62_Y10_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[923][0]~616                                        ; MLABCELL_X82_Y26_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[924][0]~375                                        ; MLABCELL_X78_Y20_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[925][0]~887                                        ; MLABCELL_X78_Y12_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[926][0]~238                                        ; LABCELL_X63_Y6_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[927][0]~624                                        ; LABCELL_X79_Y22_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[928][0]~494                                        ; LABCELL_X70_Y17_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[929][0]~1000                                       ; LABCELL_X71_Y31_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[930][0]~210                                        ; LABCELL_X61_Y14_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[931][0]~596                                        ; LABCELL_X77_Y24_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[932][0]~280                                        ; LABCELL_X81_Y28_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[933][0]~792                                        ; LABCELL_X88_Y21_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[934][0]~218                                        ; MLABCELL_X65_Y10_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[935][0]~604                                        ; MLABCELL_X65_Y24_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[936][0]~408                                        ; MLABCELL_X72_Y32_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[937][0]~950                                        ; LABCELL_X61_Y18_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[938][0]~214                                        ; MLABCELL_X65_Y10_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[939][0]~600                                        ; LABCELL_X77_Y21_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[940][0]~374                                        ; MLABCELL_X84_Y24_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[941][0]~886                                        ; LABCELL_X71_Y13_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[942][0]~222                                        ; MLABCELL_X65_Y9_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[943][0]~608                                        ; LABCELL_X85_Y24_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[944][0]~472                                        ; LABCELL_X73_Y22_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[945][0]~984                                        ; LABCELL_X67_Y25_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[946][0]~242                                        ; MLABCELL_X65_Y14_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[947][0]~628                                        ; LABCELL_X60_Y26_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[948][0]~288                                        ; LABCELL_X81_Y23_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[949][0]~800                                        ; LABCELL_X88_Y26_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[950][0]~250                                        ; LABCELL_X64_Y15_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[951][0]~636                                        ; LABCELL_X77_Y22_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[952][0]~416                                        ; MLABCELL_X72_Y28_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[953][0]~952                                        ; LABCELL_X62_Y22_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[954][0]~246                                        ; LABCELL_X61_Y9_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[955][0]~632                                        ; LABCELL_X62_Y22_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[956][0]~376                                        ; MLABCELL_X87_Y26_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[957][0]~888                                        ; MLABCELL_X72_Y13_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[958][0]~254                                        ; LABCELL_X64_Y8_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[959][0]~640                                        ; MLABCELL_X87_Y22_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[960][0]~504                                        ; LABCELL_X74_Y17_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[961][0]~1016                                       ; MLABCELL_X65_Y29_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[962][0]~196                                        ; LABCELL_X64_Y9_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[963][0]~708                                        ; LABCELL_X80_Y24_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[964][0]~308                                        ; LABCELL_X79_Y25_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[965][0]~829                                        ; MLABCELL_X87_Y29_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[966][0]~204                                        ; LABCELL_X63_Y11_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[967][0]~716                                        ; LABCELL_X85_Y23_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[968][0]~436                                        ; LABCELL_X80_Y14_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[969][0]~957                                        ; LABCELL_X80_Y14_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[970][0]~200                                        ; LABCELL_X57_Y15_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[971][0]~712                                        ; LABCELL_X57_Y23_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[972][0]~381                                        ; LABCELL_X80_Y22_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[973][0]~893                                        ; MLABCELL_X72_Y12_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[974][0]~208                                        ; LABCELL_X66_Y11_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[975][0]~720                                        ; LABCELL_X85_Y29_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[976][0]~464                                        ; MLABCELL_X72_Y20_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[977][0]~976                                        ; LABCELL_X81_Y15_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[978][0]~228                                        ; LABCELL_X62_Y11_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[979][0]~740                                        ; LABCELL_X75_Y11_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[980][0]~316                                        ; MLABCELL_X78_Y23_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[981][0]~831                                        ; MLABCELL_X84_Y25_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[982][0]~236                                        ; LABCELL_X63_Y12_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[983][0]~748                                        ; LABCELL_X62_Y13_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[984][0]~444                                        ; MLABCELL_X82_Y23_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[985][0]~959                                        ; MLABCELL_X72_Y18_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[986][0]~232                                        ; LABCELL_X62_Y11_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[987][0]~744                                        ; LABCELL_X55_Y24_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[988][0]~383                                        ; MLABCELL_X78_Y20_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[989][0]~895                                        ; LABCELL_X74_Y13_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[990][0]~240                                        ; LABCELL_X68_Y16_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[991][0]~752                                        ; MLABCELL_X82_Y16_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[992][0]~496                                        ; LABCELL_X70_Y17_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[993][0]~1008                                       ; LABCELL_X74_Y30_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[994][0]~212                                        ; LABCELL_X62_Y13_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[995][0]~733                                        ; LABCELL_X74_Y11_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[996][0]~312                                        ; LABCELL_X74_Y30_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[997][0]~830                                        ; MLABCELL_X84_Y27_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[998][0]~220                                        ; LABCELL_X61_Y10_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row[999][0]~735                                        ; LABCELL_X60_Y27_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~0                                                  ; LABCELL_X66_Y7_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1                                                  ; LABCELL_X66_Y7_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~10                                                 ; LABCELL_X60_Y13_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1001                                               ; MLABCELL_X72_Y30_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1002                                               ; LABCELL_X71_Y32_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1003                                               ; LABCELL_X71_Y30_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1005                                               ; LABCELL_X75_Y27_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1007                                               ; LABCELL_X70_Y32_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1009                                               ; LABCELL_X68_Y32_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~101                                                ; MLABCELL_X72_Y7_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1010                                               ; LABCELL_X75_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1011                                               ; LABCELL_X79_Y28_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1013                                               ; MLABCELL_X65_Y33_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1015                                               ; LABCELL_X66_Y29_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1017                                               ; LABCELL_X67_Y31_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1018                                               ; LABCELL_X80_Y30_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1019                                               ; LABCELL_X73_Y33_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1021                                               ; LABCELL_X73_Y29_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1023                                               ; LABCELL_X66_Y29_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~1024                                               ; MLABCELL_X78_Y30_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~103                                                ; LABCELL_X68_Y14_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~105                                                ; LABCELL_X57_Y12_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~107                                                ; LABCELL_X61_Y10_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~109                                                ; LABCELL_X61_Y16_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~11                                                 ; LABCELL_X60_Y5_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~111                                                ; LABCELL_X68_Y8_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~113                                                ; LABCELL_X64_Y6_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~115                                                ; LABCELL_X57_Y17_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~117                                                ; LABCELL_X79_Y17_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~119                                                ; LABCELL_X79_Y17_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~12                                                 ; LABCELL_X67_Y6_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~121                                                ; LABCELL_X63_Y13_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~123                                                ; LABCELL_X75_Y16_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~125                                                ; LABCELL_X62_Y14_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~127                                                ; MLABCELL_X59_Y10_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~129                                                ; LABCELL_X74_Y9_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~13                                                 ; LABCELL_X60_Y9_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~130                                                ; LABCELL_X61_Y15_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~131                                                ; LABCELL_X57_Y14_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~132                                                ; LABCELL_X74_Y9_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~133                                                ; MLABCELL_X78_Y9_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~134                                                ; LABCELL_X74_Y7_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~135                                                ; LABCELL_X62_Y8_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~136                                                ; MLABCELL_X65_Y15_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~137                                                ; LABCELL_X73_Y9_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~138                                                ; MLABCELL_X78_Y9_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~139                                                ; LABCELL_X73_Y9_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~14                                                 ; LABCELL_X60_Y13_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~140                                                ; MLABCELL_X78_Y9_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~141                                                ; LABCELL_X75_Y8_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~142                                                ; LABCELL_X66_Y13_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~143                                                ; LABCELL_X74_Y7_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~144                                                ; LABCELL_X74_Y7_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~145                                                ; LABCELL_X77_Y10_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~146                                                ; LABCELL_X80_Y32_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~147                                                ; LABCELL_X71_Y8_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~148                                                ; LABCELL_X75_Y18_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~149                                                ; LABCELL_X77_Y16_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~15                                                 ; LABCELL_X60_Y12_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~150                                                ; LABCELL_X77_Y10_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~151                                                ; MLABCELL_X72_Y7_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~152                                                ; LABCELL_X75_Y7_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~153                                                ; MLABCELL_X72_Y8_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~154                                                ; LABCELL_X71_Y8_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~155                                                ; LABCELL_X71_Y9_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~156                                                ; LABCELL_X75_Y16_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~157                                                ; LABCELL_X68_Y10_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~158                                                ; LABCELL_X70_Y18_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~159                                                ; MLABCELL_X78_Y8_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~16                                                 ; LABCELL_X83_Y19_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~160                                                ; LABCELL_X74_Y8_N48   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~161                                                ; LABCELL_X62_Y10_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~162                                                ; MLABCELL_X72_Y10_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~163                                                ; LABCELL_X77_Y8_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~164                                                ; MLABCELL_X52_Y7_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~165                                                ; MLABCELL_X78_Y9_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~166                                                ; MLABCELL_X78_Y16_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~167                                                ; LABCELL_X63_Y16_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~168                                                ; LABCELL_X75_Y9_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~169                                                ; MLABCELL_X72_Y10_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~17                                                 ; LABCELL_X83_Y19_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~170                                                ; LABCELL_X71_Y8_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~171                                                ; MLABCELL_X65_Y8_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~172                                                ; LABCELL_X71_Y17_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~173                                                ; LABCELL_X75_Y8_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~174                                                ; LABCELL_X77_Y9_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~175                                                ; LABCELL_X64_Y14_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~176                                                ; LABCELL_X74_Y8_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~177                                                ; LABCELL_X62_Y8_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~178                                                ; LABCELL_X80_Y32_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~179                                                ; LABCELL_X77_Y8_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~18                                                 ; LABCELL_X66_Y17_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~180                                                ; LABCELL_X73_Y10_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~181                                                ; LABCELL_X60_Y18_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~182                                                ; LABCELL_X63_Y18_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~183                                                ; MLABCELL_X72_Y7_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~184                                                ; LABCELL_X75_Y7_N42   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~185                                                ; MLABCELL_X72_Y8_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~186                                                ; LABCELL_X71_Y8_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~187                                                ; MLABCELL_X72_Y9_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~188                                                ; MLABCELL_X72_Y9_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~189                                                ; LABCELL_X75_Y8_N27   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~19                                                 ; LABCELL_X83_Y19_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~190                                                ; MLABCELL_X59_Y17_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~191                                                ; MLABCELL_X78_Y8_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~192                                                ; LABCELL_X74_Y8_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~2                                                  ; LABCELL_X66_Y7_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~20                                                 ; MLABCELL_X82_Y17_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~21                                                 ; MLABCELL_X82_Y17_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~22                                                 ; LABCELL_X74_Y7_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~23                                                 ; MLABCELL_X82_Y17_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~24                                                 ; LABCELL_X63_Y7_N33   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~25                                                 ; MLABCELL_X65_Y6_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~257                                                ; LABCELL_X79_Y30_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~258                                                ; MLABCELL_X78_Y28_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~259                                                ; MLABCELL_X78_Y28_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~26                                                 ; MLABCELL_X65_Y6_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~261                                                ; LABCELL_X74_Y29_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~262                                                ; LABCELL_X73_Y29_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~263                                                ; LABCELL_X75_Y30_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~265                                                ; MLABCELL_X84_Y26_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~266                                                ; MLABCELL_X84_Y26_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~267                                                ; LABCELL_X80_Y30_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~269                                                ; LABCELL_X80_Y28_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~27                                                 ; MLABCELL_X65_Y6_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~270                                                ; MLABCELL_X78_Y28_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~271                                                ; MLABCELL_X78_Y28_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~273                                                ; LABCELL_X79_Y29_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~275                                                ; LABCELL_X79_Y29_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~277                                                ; LABCELL_X81_Y28_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~279                                                ; LABCELL_X81_Y25_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~28                                                 ; MLABCELL_X65_Y9_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~281                                                ; LABCELL_X80_Y30_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~283                                                ; LABCELL_X81_Y26_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~285                                                ; LABCELL_X80_Y30_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~287                                                ; LABCELL_X80_Y28_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~289                                                ; LABCELL_X79_Y28_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~29                                                 ; LABCELL_X64_Y17_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~290                                                ; MLABCELL_X78_Y29_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~291                                                ; LABCELL_X79_Y31_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~293                                                ; LABCELL_X83_Y26_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~294                                                ; MLABCELL_X78_Y25_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~295                                                ; MLABCELL_X78_Y25_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~297                                                ; LABCELL_X79_Y27_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~298                                                ; LABCELL_X79_Y27_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~299                                                ; MLABCELL_X78_Y27_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~3                                                  ; LABCELL_X64_Y8_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~30                                                 ; LABCELL_X64_Y17_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~301                                                ; LABCELL_X79_Y28_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~302                                                ; LABCELL_X77_Y29_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~303                                                ; MLABCELL_X78_Y29_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~305                                                ; MLABCELL_X82_Y27_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~307                                                ; MLABCELL_X87_Y29_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~309                                                ; LABCELL_X74_Y30_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~31                                                 ; LABCELL_X64_Y17_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~311                                                ; MLABCELL_X87_Y29_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~313                                                ; MLABCELL_X82_Y27_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~315                                                ; LABCELL_X83_Y27_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~317                                                ; LABCELL_X81_Y29_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~319                                                ; LABCELL_X85_Y26_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~32                                                 ; LABCELL_X73_Y13_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~321                                                ; LABCELL_X74_Y18_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~322                                                ; LABCELL_X74_Y18_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~323                                                ; LABCELL_X75_Y18_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~324                                                ; LABCELL_X74_Y18_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~325                                                ; LABCELL_X73_Y18_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~326                                                ; LABCELL_X75_Y22_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~327                                                ; LABCELL_X73_Y20_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~328                                                ; LABCELL_X73_Y18_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~329                                                ; LABCELL_X74_Y18_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~33                                                 ; LABCELL_X63_Y13_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~330                                                ; LABCELL_X74_Y20_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~331                                                ; LABCELL_X74_Y20_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~332                                                ; LABCELL_X74_Y20_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~333                                                ; LABCELL_X75_Y19_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~334                                                ; LABCELL_X74_Y19_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~335                                                ; LABCELL_X75_Y19_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~336                                                ; LABCELL_X75_Y19_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~337                                                ; MLABCELL_X82_Y18_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~339                                                ; LABCELL_X77_Y17_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~34                                                 ; LABCELL_X66_Y7_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~341                                                ; MLABCELL_X72_Y17_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~343                                                ; MLABCELL_X72_Y17_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~345                                                ; MLABCELL_X72_Y15_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~347                                                ; MLABCELL_X72_Y15_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~349                                                ; LABCELL_X74_Y15_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~35                                                 ; LABCELL_X57_Y14_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~351                                                ; LABCELL_X73_Y15_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~353                                                ; MLABCELL_X82_Y18_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~354                                                ; LABCELL_X79_Y21_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~355                                                ; LABCELL_X81_Y21_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~356                                                ; LABCELL_X74_Y21_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~357                                                ; MLABCELL_X84_Y21_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~358                                                ; LABCELL_X80_Y21_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~359                                                ; MLABCELL_X84_Y21_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~36                                                 ; LABCELL_X73_Y13_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~360                                                ; LABCELL_X80_Y21_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~361                                                ; LABCELL_X79_Y19_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~362                                                ; MLABCELL_X78_Y16_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~363                                                ; LABCELL_X77_Y19_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~364                                                ; LABCELL_X80_Y19_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~365                                                ; MLABCELL_X78_Y17_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~366                                                ; LABCELL_X79_Y21_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~367                                                ; LABCELL_X79_Y13_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~368                                                ; MLABCELL_X72_Y21_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~37                                                 ; LABCELL_X73_Y16_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~38                                                 ; LABCELL_X73_Y16_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~385                                                ; LABCELL_X75_Y33_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~386                                                ; LABCELL_X79_Y24_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~387                                                ; LABCELL_X75_Y33_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~389                                                ; LABCELL_X75_Y25_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~39                                                 ; LABCELL_X73_Y16_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~390                                                ; LABCELL_X75_Y32_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~391                                                ; LABCELL_X75_Y32_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~393                                                ; LABCELL_X77_Y23_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~394                                                ; LABCELL_X75_Y25_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~395                                                ; LABCELL_X77_Y23_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~397                                                ; MLABCELL_X78_Y26_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~398                                                ; MLABCELL_X72_Y28_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~399                                                ; MLABCELL_X78_Y26_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~4                                                  ; LABCELL_X66_Y10_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~40                                                 ; MLABCELL_X65_Y8_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~401                                                ; LABCELL_X75_Y33_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~403                                                ; LABCELL_X74_Y30_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~405                                                ; MLABCELL_X72_Y28_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~407                                                ; MLABCELL_X72_Y32_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~409                                                ; LABCELL_X71_Y33_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~41                                                 ; LABCELL_X66_Y8_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~411                                                ; LABCELL_X75_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~413                                                ; MLABCELL_X72_Y28_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~415                                                ; MLABCELL_X72_Y28_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~417                                                ; LABCELL_X75_Y29_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~418                                                ; LABCELL_X81_Y27_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~419                                                ; LABCELL_X75_Y27_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~42                                                 ; LABCELL_X66_Y8_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~420                                                ; LABCELL_X73_Y27_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~421                                                ; LABCELL_X75_Y31_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~422                                                ; LABCELL_X75_Y31_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~423                                                ; LABCELL_X74_Y31_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~424                                                ; MLABCELL_X84_Y17_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~425                                                ; LABCELL_X74_Y29_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~426                                                ; MLABCELL_X87_Y27_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~427                                                ; MLABCELL_X87_Y27_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~428                                                ; LABCELL_X70_Y23_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~43                                                 ; LABCELL_X66_Y8_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~433                                                ; LABCELL_X83_Y24_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~435                                                ; LABCELL_X83_Y24_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~437                                                ; LABCELL_X81_Y29_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~439                                                ; LABCELL_X80_Y23_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~44                                                 ; MLABCELL_X65_Y8_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~441                                                ; LABCELL_X81_Y31_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~443                                                ; LABCELL_X81_Y24_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~445                                                ; MLABCELL_X84_Y23_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~447                                                ; MLABCELL_X84_Y23_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~449                                                ; MLABCELL_X87_Y17_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~45                                                 ; LABCELL_X62_Y16_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~450                                                ; LABCELL_X74_Y18_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~451                                                ; LABCELL_X77_Y20_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~452                                                ; LABCELL_X67_Y20_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~453                                                ; MLABCELL_X72_Y14_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~455                                                ; LABCELL_X68_Y16_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~457                                                ; MLABCELL_X87_Y20_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~458                                                ; LABCELL_X71_Y20_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~459                                                ; MLABCELL_X87_Y20_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~46                                                 ; LABCELL_X62_Y16_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~460                                                ; MLABCELL_X87_Y20_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~465                                                ; MLABCELL_X72_Y30_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~466                                                ; LABCELL_X74_Y22_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~467                                                ; LABCELL_X74_Y22_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~469                                                ; LABCELL_X81_Y30_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~47                                                 ; LABCELL_X62_Y16_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~471                                                ; LABCELL_X73_Y22_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~473                                                ; LABCELL_X81_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~474                                                ; MLABCELL_X72_Y22_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~475                                                ; LABCELL_X75_Y22_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~477                                                ; LABCELL_X74_Y24_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~479                                                ; LABCELL_X75_Y22_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~48                                                 ; LABCELL_X67_Y6_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~481                                                ; MLABCELL_X87_Y18_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~482                                                ; LABCELL_X71_Y18_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~483                                                ; MLABCELL_X87_Y19_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~484                                                ; MLABCELL_X82_Y19_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~485                                                ; LABCELL_X85_Y15_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~487                                                ; MLABCELL_X87_Y18_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~489                                                ; MLABCELL_X87_Y18_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~49                                                 ; LABCELL_X68_Y15_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~490                                                ; LABCELL_X68_Y19_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~491                                                ; LABCELL_X70_Y17_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~492                                                ; LABCELL_X70_Y19_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~497                                                ; LABCELL_X71_Y21_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~498                                                ; LABCELL_X74_Y21_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~499                                                ; LABCELL_X74_Y17_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~5                                                  ; LABCELL_X62_Y12_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~50                                                 ; LABCELL_X68_Y15_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~501                                                ; LABCELL_X75_Y21_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~503                                                ; LABCELL_X74_Y21_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~505                                                ; LABCELL_X71_Y25_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~506                                                ; LABCELL_X74_Y17_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~507                                                ; LABCELL_X74_Y17_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~509                                                ; LABCELL_X74_Y23_N36  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~51                                                 ; MLABCELL_X65_Y17_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~511                                                ; LABCELL_X71_Y21_N42  ; 10      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~512                                                ; LABCELL_X71_Y21_N57  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~513                                                ; LABCELL_X80_Y16_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~514                                                ; LABCELL_X62_Y28_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~515                                                ; LABCELL_X61_Y28_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~517                                                ; LABCELL_X71_Y28_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~518                                                ; LABCELL_X77_Y28_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~519                                                ; LABCELL_X77_Y28_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~52                                                 ; LABCELL_X62_Y7_N57   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~521                                                ; LABCELL_X64_Y28_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~522                                                ; LABCELL_X60_Y10_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~523                                                ; LABCELL_X60_Y10_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~525                                                ; MLABCELL_X78_Y22_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~526                                                ; LABCELL_X88_Y28_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~527                                                ; MLABCELL_X78_Y28_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~529                                                ; LABCELL_X63_Y30_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~53                                                 ; LABCELL_X64_Y11_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~530                                                ; LABCELL_X57_Y30_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~531                                                ; LABCELL_X61_Y30_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~533                                                ; LABCELL_X75_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~534                                                ; LABCELL_X57_Y29_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~535                                                ; LABCELL_X57_Y29_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~537                                                ; LABCELL_X64_Y20_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~538                                                ; LABCELL_X62_Y30_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~539                                                ; LABCELL_X57_Y29_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~54                                                 ; LABCELL_X64_Y11_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~541                                                ; LABCELL_X64_Y20_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~542                                                ; LABCELL_X57_Y29_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~543                                                ; LABCELL_X57_Y29_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~545                                                ; MLABCELL_X84_Y22_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~546                                                ; MLABCELL_X84_Y16_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~547                                                ; MLABCELL_X82_Y31_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~549                                                ; LABCELL_X83_Y20_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~55                                                 ; LABCELL_X62_Y13_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~550                                                ; LABCELL_X83_Y22_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~551                                                ; LABCELL_X83_Y22_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~553                                                ; LABCELL_X83_Y16_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~554                                                ; LABCELL_X80_Y22_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~555                                                ; MLABCELL_X82_Y28_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~557                                                ; LABCELL_X81_Y20_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~558                                                ; LABCELL_X83_Y22_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~559                                                ; LABCELL_X83_Y22_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~56                                                 ; LABCELL_X68_Y9_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~561                                                ; MLABCELL_X65_Y33_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~562                                                ; LABCELL_X57_Y25_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~563                                                ; LABCELL_X57_Y31_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~565                                                ; LABCELL_X62_Y33_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~566                                                ; LABCELL_X60_Y25_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~567                                                ; LABCELL_X62_Y33_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~569                                                ; LABCELL_X61_Y31_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~57                                                 ; LABCELL_X70_Y9_N3    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~570                                                ; LABCELL_X61_Y31_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~571                                                ; LABCELL_X63_Y27_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~573                                                ; LABCELL_X64_Y33_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~574                                                ; LABCELL_X62_Y22_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~575                                                ; LABCELL_X62_Y35_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~577                                                ; LABCELL_X80_Y24_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~579                                                ; LABCELL_X80_Y24_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~58                                                 ; LABCELL_X68_Y9_N0    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~581                                                ; LABCELL_X83_Y20_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~583                                                ; MLABCELL_X82_Y24_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~585                                                ; MLABCELL_X84_Y16_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~587                                                ; LABCELL_X81_Y26_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~589                                                ; MLABCELL_X84_Y20_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~59                                                 ; LABCELL_X66_Y15_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~591                                                ; MLABCELL_X82_Y22_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~593                                                ; LABCELL_X74_Y11_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~595                                                ; LABCELL_X70_Y18_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~597                                                ; LABCELL_X83_Y21_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~599                                                ; MLABCELL_X78_Y26_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~6                                                  ; LABCELL_X60_Y13_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~60                                                 ; LABCELL_X71_Y9_N36   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~601                                                ; LABCELL_X62_Y22_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~603                                                ; LABCELL_X74_Y12_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~605                                                ; LABCELL_X85_Y24_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~607                                                ; LABCELL_X85_Y24_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~609                                                ; LABCELL_X85_Y20_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~61                                                 ; LABCELL_X67_Y9_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~611                                                ; LABCELL_X75_Y29_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~613                                                ; LABCELL_X83_Y20_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~615                                                ; MLABCELL_X82_Y26_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~617                                                ; MLABCELL_X78_Y12_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~619                                                ; MLABCELL_X78_Y12_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~62                                                 ; LABCELL_X67_Y9_N51   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~621                                                ; LABCELL_X79_Y22_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~623                                                ; LABCELL_X79_Y22_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~625                                                ; MLABCELL_X72_Y18_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~627                                                ; MLABCELL_X65_Y33_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~629                                                ; LABCELL_X60_Y20_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~63                                                 ; LABCELL_X67_Y9_N18   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~631                                                ; LABCELL_X67_Y21_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~633                                                ; LABCELL_X61_Y22_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~635                                                ; LABCELL_X77_Y22_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~637                                                ; LABCELL_X60_Y21_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~639                                                ; MLABCELL_X87_Y22_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~64                                                 ; LABCELL_X60_Y8_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~641                                                ; LABCELL_X77_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~642                                                ; LABCELL_X77_Y30_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~643                                                ; LABCELL_X77_Y30_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~645                                                ; MLABCELL_X72_Y14_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~646                                                ; LABCELL_X60_Y27_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~647                                                ; LABCELL_X60_Y24_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~649                                                ; MLABCELL_X78_Y31_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~650                                                ; LABCELL_X75_Y30_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~651                                                ; LABCELL_X73_Y22_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~653                                                ; MLABCELL_X78_Y25_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~654                                                ; LABCELL_X85_Y25_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~655                                                ; MLABCELL_X78_Y21_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~657                                                ; MLABCELL_X82_Y30_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~658                                                ; LABCELL_X53_Y22_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~659                                                ; LABCELL_X81_Y27_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~661                                                ; LABCELL_X56_Y11_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~662                                                ; LABCELL_X61_Y27_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~663                                                ; LABCELL_X62_Y16_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~665                                                ; LABCELL_X57_Y29_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~666                                                ; LABCELL_X60_Y27_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~667                                                ; LABCELL_X61_Y27_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~669                                                ; MLABCELL_X59_Y29_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~67                                                 ; LABCELL_X62_Y9_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~670                                                ; LABCELL_X57_Y29_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~671                                                ; LABCELL_X62_Y29_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~673                                                ; MLABCELL_X87_Y19_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~674                                                ; LABCELL_X81_Y20_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~675                                                ; LABCELL_X83_Y21_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~677                                                ; LABCELL_X68_Y7_N21   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~678                                                ; LABCELL_X56_Y18_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~679                                                ; LABCELL_X68_Y7_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~681                                                ; LABCELL_X80_Y13_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~682                                                ; LABCELL_X62_Y16_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~683                                                ; LABCELL_X80_Y13_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~685                                                ; LABCELL_X73_Y16_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~686                                                ; MLABCELL_X78_Y18_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~687                                                ; MLABCELL_X78_Y18_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~689                                                ; LABCELL_X74_Y13_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~69                                                 ; LABCELL_X80_Y18_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~690                                                ; LABCELL_X80_Y13_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~691                                                ; LABCELL_X77_Y14_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~692                                                ; LABCELL_X67_Y15_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~693                                                ; LABCELL_X77_Y14_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~694                                                ; LABCELL_X75_Y16_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~695                                                ; MLABCELL_X84_Y18_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~696                                                ; MLABCELL_X78_Y14_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~697                                                ; LABCELL_X74_Y13_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~698                                                ; LABCELL_X75_Y15_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~699                                                ; LABCELL_X64_Y14_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~7                                                  ; LABCELL_X64_Y12_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~700                                                ; MLABCELL_X78_Y14_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~705                                                ; LABCELL_X79_Y33_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~707                                                ; LABCELL_X75_Y24_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~709                                                ; LABCELL_X62_Y16_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~71                                                 ; MLABCELL_X65_Y13_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~711                                                ; LABCELL_X57_Y23_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~713                                                ; LABCELL_X61_Y20_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~715                                                ; LABCELL_X85_Y23_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~717                                                ; LABCELL_X85_Y29_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~719                                                ; LABCELL_X85_Y29_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~721                                                ; LABCELL_X77_Y18_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~722                                                ; LABCELL_X83_Y14_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~723                                                ; LABCELL_X57_Y18_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~724                                                ; LABCELL_X57_Y18_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~729                                                ; LABCELL_X53_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~73                                                 ; LABCELL_X62_Y16_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~730                                                ; LABCELL_X83_Y14_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~731                                                ; LABCELL_X63_Y18_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~732                                                ; LABCELL_X56_Y19_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~737                                                ; LABCELL_X75_Y11_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~739                                                ; LABCELL_X75_Y11_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~741                                                ; LABCELL_X57_Y20_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~743                                                ; LABCELL_X55_Y24_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~745                                                ; LABCELL_X80_Y13_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~747                                                ; MLABCELL_X78_Y12_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~749                                                ; MLABCELL_X82_Y16_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~75                                                 ; LABCELL_X81_Y18_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~751                                                ; MLABCELL_X82_Y16_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~753                                                ; LABCELL_X79_Y33_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~754                                                ; LABCELL_X63_Y27_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~755                                                ; LABCELL_X63_Y27_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~756                                                ; MLABCELL_X59_Y26_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~761                                                ; LABCELL_X57_Y24_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~762                                                ; MLABCELL_X82_Y25_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~763                                                ; MLABCELL_X82_Y25_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~764                                                ; MLABCELL_X82_Y25_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~769                                                ; MLABCELL_X65_Y29_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~77                                                 ; MLABCELL_X59_Y6_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~770                                                ; LABCELL_X66_Y29_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~771                                                ; MLABCELL_X87_Y29_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~773                                                ; LABCELL_X64_Y28_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~774                                                ; LABCELL_X61_Y28_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~775                                                ; LABCELL_X63_Y28_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~777                                                ; LABCELL_X64_Y28_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~778                                                ; LABCELL_X66_Y33_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~779                                                ; LABCELL_X66_Y33_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~781                                                ; LABCELL_X61_Y27_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~782                                                ; LABCELL_X66_Y30_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~783                                                ; LABCELL_X66_Y30_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~785                                                ; MLABCELL_X87_Y28_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~787                                                ; LABCELL_X88_Y27_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~789                                                ; LABCELL_X88_Y21_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~79                                                 ; LABCELL_X61_Y6_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~791                                                ; LABCELL_X88_Y21_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~793                                                ; MLABCELL_X87_Y25_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~795                                                ; MLABCELL_X87_Y25_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~797                                                ; LABCELL_X88_Y26_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~799                                                ; LABCELL_X88_Y26_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~8                                                  ; LABCELL_X66_Y10_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~801                                                ; MLABCELL_X65_Y32_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~802                                                ; MLABCELL_X65_Y32_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~803                                                ; MLABCELL_X87_Y28_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~805                                                ; MLABCELL_X65_Y26_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~806                                                ; LABCELL_X64_Y31_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~807                                                ; LABCELL_X66_Y23_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~809                                                ; LABCELL_X85_Y27_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~81                                                 ; LABCELL_X61_Y8_N15   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~810                                                ; LABCELL_X64_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~811                                                ; LABCELL_X74_Y13_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~813                                                ; LABCELL_X61_Y22_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~814                                                ; LABCELL_X64_Y31_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~815                                                ; LABCELL_X61_Y22_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~817                                                ; MLABCELL_X84_Y28_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~818                                                ; MLABCELL_X84_Y27_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~819                                                ; MLABCELL_X82_Y26_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~820                                                ; MLABCELL_X84_Y26_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~825                                                ; LABCELL_X85_Y28_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~826                                                ; LABCELL_X85_Y25_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~827                                                ; LABCELL_X85_Y26_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~828                                                ; LABCELL_X85_Y26_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~83                                                 ; LABCELL_X61_Y8_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~833                                                ; MLABCELL_X65_Y16_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~834                                                ; LABCELL_X63_Y14_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~835                                                ; MLABCELL_X65_Y16_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~836                                                ; MLABCELL_X65_Y17_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~837                                                ; LABCELL_X80_Y12_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~838                                                ; LABCELL_X66_Y18_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~839                                                ; LABCELL_X73_Y18_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~840                                                ; MLABCELL_X65_Y17_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~841                                                ; LABCELL_X68_Y11_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~842                                                ; LABCELL_X68_Y11_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~843                                                ; LABCELL_X73_Y12_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~844                                                ; LABCELL_X68_Y11_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~845                                                ; LABCELL_X73_Y13_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~846                                                ; LABCELL_X70_Y14_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~847                                                ; LABCELL_X70_Y14_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~848                                                ; LABCELL_X73_Y13_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~849                                                ; LABCELL_X71_Y14_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~85                                                 ; LABCELL_X61_Y17_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~851                                                ; LABCELL_X63_Y14_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~853                                                ; LABCELL_X71_Y16_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~855                                                ; LABCELL_X68_Y16_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~857                                                ; LABCELL_X71_Y12_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~859                                                ; LABCELL_X70_Y12_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~861                                                ; LABCELL_X70_Y14_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~863                                                ; LABCELL_X70_Y14_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~865                                                ; LABCELL_X66_Y12_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~866                                                ; LABCELL_X81_Y12_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~867                                                ; LABCELL_X66_Y12_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~868                                                ; LABCELL_X66_Y12_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~869                                                ; LABCELL_X70_Y11_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~87                                                 ; LABCELL_X61_Y17_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~870                                                ; LABCELL_X67_Y11_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~871                                                ; LABCELL_X68_Y12_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~872                                                ; LABCELL_X67_Y11_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~873                                                ; LABCELL_X68_Y12_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~874                                                ; MLABCELL_X78_Y12_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~875                                                ; LABCELL_X64_Y12_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~876                                                ; MLABCELL_X65_Y12_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~877                                                ; LABCELL_X68_Y12_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~878                                                ; LABCELL_X68_Y10_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~879                                                ; LABCELL_X67_Y12_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~880                                                ; LABCELL_X64_Y14_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~89                                                 ; LABCELL_X60_Y8_N24   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~897                                                ; MLABCELL_X82_Y19_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~898                                                ; LABCELL_X71_Y18_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~899                                                ; LABCELL_X64_Y19_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~9                                                  ; LABCELL_X60_Y9_N30   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~900                                                ; MLABCELL_X82_Y19_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~901                                                ; LABCELL_X67_Y19_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~902                                                ; MLABCELL_X65_Y11_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~903                                                ; LABCELL_X67_Y17_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~904                                                ; LABCELL_X63_Y18_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~905                                                ; MLABCELL_X78_Y19_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~906                                                ; MLABCELL_X72_Y18_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~907                                                ; LABCELL_X70_Y11_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~908                                                ; LABCELL_X77_Y19_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~909                                                ; LABCELL_X80_Y15_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~91                                                 ; LABCELL_X60_Y7_N39   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~910                                                ; LABCELL_X81_Y19_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~911                                                ; LABCELL_X81_Y19_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~912                                                ; LABCELL_X81_Y19_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~913                                                ; LABCELL_X67_Y15_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~915                                                ; LABCELL_X67_Y15_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~917                                                ; MLABCELL_X65_Y11_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~919                                                ; LABCELL_X63_Y14_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~921                                                ; LABCELL_X67_Y13_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~923                                                ; LABCELL_X67_Y13_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~925                                                ; MLABCELL_X65_Y14_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~927                                                ; MLABCELL_X65_Y14_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~929                                                ; LABCELL_X71_Y14_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~93                                                 ; LABCELL_X60_Y11_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~930                                                ; LABCELL_X88_Y18_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~931                                                ; LABCELL_X85_Y18_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~932                                                ; LABCELL_X67_Y17_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~933                                                ; LABCELL_X70_Y10_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~934                                                ; MLABCELL_X65_Y21_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~935                                                ; MLABCELL_X65_Y21_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~936                                                ; LABCELL_X70_Y18_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~937                                                ; LABCELL_X70_Y9_N6    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~938                                                ; LABCELL_X70_Y9_N9    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~939                                                ; LABCELL_X70_Y9_N54   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~940                                                ; LABCELL_X70_Y9_N12   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~941                                                ; LABCELL_X62_Y19_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~942                                                ; MLABCELL_X82_Y21_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~943                                                ; LABCELL_X60_Y21_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~944                                                ; LABCELL_X62_Y19_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~95                                                 ; MLABCELL_X59_Y12_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~961                                                ; LABCELL_X70_Y22_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~962                                                ; MLABCELL_X65_Y17_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~963                                                ; LABCELL_X71_Y22_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~964                                                ; LABCELL_X70_Y22_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~965                                                ; LABCELL_X68_Y17_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~967                                                ; LABCELL_X68_Y17_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~969                                                ; LABCELL_X68_Y17_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~97                                                 ; LABCELL_X74_Y14_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~970                                                ; LABCELL_X67_Y17_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~971                                                ; LABCELL_X77_Y18_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~972                                                ; MLABCELL_X65_Y21_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~977                                                ; LABCELL_X68_Y31_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~978                                                ; LABCELL_X68_Y31_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~979                                                ; LABCELL_X68_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~981                                                ; LABCELL_X67_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~983                                                ; LABCELL_X75_Y31_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~985                                                ; LABCELL_X67_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~986                                                ; LABCELL_X68_Y29_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~987                                                ; LABCELL_X68_Y31_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~989                                                ; LABCELL_X67_Y31_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~99                                                 ; LABCELL_X57_Y14_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~991                                                ; LABCELL_X68_Y31_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~993                                                ; LABCELL_X71_Y31_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~994                                                ; LABCELL_X71_Y32_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~995                                                ; LABCELL_X70_Y34_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~997                                                ; LABCELL_X83_Y32_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|row~999                                                ; LABCELL_X70_Y34_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_2|wr_ptr~0                                               ; LABCELL_X51_Y10_N51  ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1000][0]~440                                       ; LABCELL_X40_Y18_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1001][0]~958                                       ; LABCELL_X48_Y22_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1002][0]~216                                       ; LABCELL_X50_Y35_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1003][0]~734                                       ; LABCELL_X18_Y33_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1004][0]~382                                       ; LABCELL_X12_Y28_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1005][0]~894                                       ; LABCELL_X43_Y24_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1006][0]~224                                       ; LABCELL_X50_Y35_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1007][0]~736                                       ; LABCELL_X43_Y32_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1008][0]~480                                       ; LABCELL_X43_Y23_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1009][0]~992                                       ; LABCELL_X19_Y28_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1010][0]~244                                       ; LABCELL_X43_Y35_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1011][0]~765                                       ; LABCELL_X11_Y33_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1012][0]~320                                       ; LABCELL_X45_Y29_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1013][0]~832                                       ; LABCELL_X19_Y24_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1014][0]~252                                       ; LABCELL_X42_Y35_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1015][0]~767                                       ; LABCELL_X27_Y33_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1016][0]~448                                       ; LABCELL_X48_Y19_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1017][0]~960                                       ; LABCELL_X53_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1018][0]~248                                       ; LABCELL_X43_Y32_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1019][0]~766                                       ; LABCELL_X27_Y33_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1020][0]~384                                       ; LABCELL_X12_Y26_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1021][0]~896                                       ; LABCELL_X46_Y20_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1022][0]~256                                       ; LABCELL_X37_Y35_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[1023][0]~768                                       ; LABCELL_X27_Y33_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[642][0]~66                                         ; LABCELL_X50_Y27_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[643][0]~578                                        ; LABCELL_X12_Y34_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[644][0]~274                                        ; LABCELL_X40_Y28_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[645][0]~786                                        ; LABCELL_X40_Y20_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[646][0]~74                                         ; LABCELL_X56_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[647][0]~586                                        ; LABCELL_X10_Y32_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[648][0]~402                                        ; MLABCELL_X34_Y21_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[649][0]~914                                        ; LABCELL_X57_Y32_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[650][0]~70                                         ; LABCELL_X43_Y32_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[651][0]~582                                        ; LABCELL_X40_Y39_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[652][0]~338                                        ; MLABCELL_X59_Y35_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[653][0]~850                                        ; LABCELL_X10_Y29_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[654][0]~78                                         ; LABCELL_X11_Y33_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[655][0]~590                                        ; LABCELL_X33_Y37_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[656][0]~454                                        ; MLABCELL_X47_Y25_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[657][0]~966                                        ; MLABCELL_X15_Y26_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[658][0]~98                                         ; LABCELL_X50_Y35_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[659][0]~610                                        ; LABCELL_X11_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[660][0]~282                                        ; MLABCELL_X47_Y21_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[661][0]~794                                        ; LABCELL_X33_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[662][0]~106                                        ; LABCELL_X43_Y43_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[663][0]~618                                        ; MLABCELL_X47_Y45_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[664][0]~410                                        ; MLABCELL_X39_Y21_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[665][0]~922                                        ; MLABCELL_X59_Y31_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[666][0]~102                                        ; LABCELL_X48_Y35_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[667][0]~614                                        ; LABCELL_X40_Y37_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[668][0]~346                                        ; LABCELL_X57_Y32_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[669][0]~858                                        ; LABCELL_X48_Y39_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[670][0]~110                                        ; LABCELL_X45_Y36_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[671][0]~622                                        ; MLABCELL_X34_Y32_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[672][0]~486                                        ; LABCELL_X50_Y27_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[673][0]~998                                        ; LABCELL_X19_Y26_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[674][0]~82                                         ; LABCELL_X50_Y36_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[675][0]~594                                        ; LABCELL_X16_Y31_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[676][0]~278                                        ; LABCELL_X45_Y23_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[677][0]~790                                        ; LABCELL_X37_Y22_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[678][0]~90                                         ; LABCELL_X45_Y31_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[679][0]~602                                        ; MLABCELL_X47_Y41_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[680][0]~406                                        ; MLABCELL_X39_Y21_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[681][0]~918                                        ; LABCELL_X48_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[682][0]~86                                         ; LABCELL_X36_Y30_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[683][0]~598                                        ; LABCELL_X40_Y39_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[684][0]~342                                        ; MLABCELL_X59_Y36_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[685][0]~854                                        ; LABCELL_X45_Y20_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[686][0]~94                                         ; LABCELL_X36_Y30_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[687][0]~606                                        ; LABCELL_X43_Y32_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[688][0]~470                                        ; LABCELL_X42_Y23_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[689][0]~982                                        ; LABCELL_X18_Y25_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[690][0]~114                                        ; LABCELL_X50_Y45_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[691][0]~626                                        ; LABCELL_X45_Y31_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[692][0]~286                                        ; LABCELL_X40_Y26_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[693][0]~798                                        ; LABCELL_X16_Y24_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[694][0]~122                                        ; MLABCELL_X47_Y32_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[695][0]~634                                        ; LABCELL_X35_Y30_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[696][0]~414                                        ; LABCELL_X48_Y15_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[697][0]~926                                        ; MLABCELL_X59_Y31_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[698][0]~118                                        ; LABCELL_X43_Y32_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[699][0]~630                                        ; LABCELL_X17_Y34_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[700][0]~350                                        ; LABCELL_X46_Y31_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[701][0]~862                                        ; LABCELL_X48_Y30_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[702][0]~126                                        ; MLABCELL_X47_Y32_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[703][0]~638                                        ; LABCELL_X35_Y30_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[704][0]~502                                        ; LABCELL_X46_Y30_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[705][0]~1014                                       ; MLABCELL_X15_Y26_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[706][0]~68                                         ; LABCELL_X53_Y33_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[707][0]~706                                        ; LABCELL_X50_Y36_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[708][0]~306                                        ; LABCELL_X51_Y25_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[709][0]~821                                        ; LABCELL_X37_Y20_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[710][0]~76                                         ; LABCELL_X53_Y30_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[711][0]~714                                        ; LABCELL_X40_Y33_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[712][0]~434                                        ; LABCELL_X42_Y17_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[713][0]~916                                        ; LABCELL_X53_Y29_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[714][0]~72                                         ; LABCELL_X55_Y34_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[715][0]~710                                        ; LABCELL_X29_Y31_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[716][0]~340                                        ; MLABCELL_X59_Y35_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[717][0]~852                                        ; LABCELL_X10_Y29_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[718][0]~80                                         ; LABCELL_X55_Y34_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[719][0]~718                                        ; MLABCELL_X21_Y29_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[720][0]~456                                        ; MLABCELL_X47_Y25_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[721][0]~968                                        ; MLABCELL_X15_Y26_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[722][0]~100                                        ; LABCELL_X48_Y31_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[723][0]~738                                        ; MLABCELL_X25_Y32_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[724][0]~314                                        ; MLABCELL_X52_Y25_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[725][0]~823                                        ; LABCELL_X37_Y20_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[726][0]~108                                        ; MLABCELL_X47_Y31_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[727][0]~746                                        ; LABCELL_X13_Y33_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[728][0]~442                                        ; LABCELL_X40_Y17_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[729][0]~924                                        ; LABCELL_X53_Y29_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[730][0]~104                                        ; LABCELL_X50_Y36_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[731][0]~742                                        ; LABCELL_X24_Y32_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[732][0]~348                                        ; LABCELL_X40_Y30_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[733][0]~860                                        ; LABCELL_X50_Y39_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[734][0]~112                                        ; MLABCELL_X47_Y32_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[735][0]~750                                        ; MLABCELL_X34_Y32_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[736][0]~488                                        ; LABCELL_X46_Y27_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[737][0]~1006                                       ; LABCELL_X18_Y27_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[738][0]~84                                         ; LABCELL_X50_Y36_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[739][0]~725                                        ; LABCELL_X13_Y32_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[740][0]~310                                        ; MLABCELL_X52_Y25_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[741][0]~822                                        ; LABCELL_X36_Y18_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[742][0]~92                                         ; LABCELL_X50_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[743][0]~727                                        ; LABCELL_X37_Y30_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[744][0]~438                                        ; LABCELL_X40_Y17_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[745][0]~920                                        ; LABCELL_X53_Y30_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[746][0]~88                                         ; LABCELL_X40_Y30_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[747][0]~726                                        ; LABCELL_X11_Y29_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[748][0]~344                                        ; MLABCELL_X47_Y31_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[749][0]~856                                        ; LABCELL_X45_Y20_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[750][0]~96                                         ; LABCELL_X40_Y30_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[751][0]~728                                        ; LABCELL_X36_Y30_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[752][0]~478                                        ; LABCELL_X43_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[753][0]~990                                        ; LABCELL_X18_Y25_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[754][0]~116                                        ; LABCELL_X48_Y41_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[755][0]~757                                        ; LABCELL_X17_Y32_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[756][0]~318                                        ; LABCELL_X51_Y25_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[757][0]~824                                        ; LABCELL_X37_Y20_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[758][0]~124                                        ; MLABCELL_X47_Y31_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[759][0]~759                                        ; LABCELL_X18_Y32_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[760][0]~446                                        ; LABCELL_X48_Y19_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[761][0]~928                                        ; LABCELL_X50_Y31_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[762][0]~120                                        ; LABCELL_X46_Y44_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[763][0]~758                                        ; LABCELL_X17_Y32_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[764][0]~352                                        ; LABCELL_X50_Y28_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[765][0]~864                                        ; LABCELL_X48_Y30_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[766][0]~128                                        ; LABCELL_X46_Y44_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[767][0]~760                                        ; LABCELL_X18_Y32_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[768][0]~510                                        ; MLABCELL_X47_Y29_N18 ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[769][0]~1022                                       ; MLABCELL_X15_Y26_N3  ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[770][0]~193                                        ; LABCELL_X45_Y34_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[771][0]~516                                        ; LABCELL_X30_Y31_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[772][0]~260                                        ; LABCELL_X53_Y27_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[773][0]~772                                        ; LABCELL_X40_Y20_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[774][0]~201                                        ; LABCELL_X53_Y34_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[775][0]~524                                        ; LABCELL_X31_Y31_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[776][0]~388                                        ; LABCELL_X40_Y17_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[777][0]~945                                        ; LABCELL_X53_Y29_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[778][0]~197                                        ; LABCELL_X45_Y32_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[779][0]~520                                        ; LABCELL_X29_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[780][0]~369                                        ; LABCELL_X11_Y27_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[781][0]~881                                        ; MLABCELL_X47_Y24_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[782][0]~205                                        ; LABCELL_X45_Y32_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[783][0]~528                                        ; LABCELL_X13_Y29_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[784][0]~461                                        ; LABCELL_X50_Y13_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[785][0]~973                                        ; LABCELL_X17_Y30_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[786][0]~225                                        ; LABCELL_X45_Y36_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[787][0]~548                                        ; LABCELL_X31_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[788][0]~268                                        ; LABCELL_X51_Y25_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[789][0]~780                                        ; LABCELL_X50_Y11_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[790][0]~233                                        ; LABCELL_X45_Y36_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[791][0]~556                                        ; LABCELL_X16_Y30_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[792][0]~396                                        ; LABCELL_X42_Y17_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[793][0]~947                                        ; LABCELL_X51_Y36_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[794][0]~229                                        ; LABCELL_X42_Y36_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[795][0]~552                                        ; LABCELL_X10_Y32_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[796][0]~371                                        ; LABCELL_X11_Y28_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[797][0]~883                                        ; LABCELL_X50_Y11_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[798][0]~237                                        ; LABCELL_X45_Y36_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[799][0]~560                                        ; LABCELL_X10_Y32_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[800][0]~493                                        ; LABCELL_X45_Y34_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[801][0]~996                                        ; LABCELL_X22_Y27_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[802][0]~209                                        ; LABCELL_X46_Y35_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[803][0]~532                                        ; LABCELL_X16_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[804][0]~264                                        ; LABCELL_X50_Y26_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[805][0]~776                                        ; LABCELL_X48_Y22_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[806][0]~217                                        ; LABCELL_X46_Y35_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[807][0]~540                                        ; LABCELL_X17_Y33_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[808][0]~392                                        ; LABCELL_X50_Y12_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[809][0]~946                                        ; LABCELL_X48_Y22_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[810][0]~213                                        ; LABCELL_X46_Y36_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[811][0]~536                                        ; LABCELL_X16_Y31_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[812][0]~370                                        ; LABCELL_X12_Y28_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[813][0]~882                                        ; MLABCELL_X47_Y24_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[814][0]~221                                        ; MLABCELL_X39_Y34_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[815][0]~544                                        ; LABCELL_X17_Y31_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[816][0]~468                                        ; LABCELL_X43_Y21_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[817][0]~980                                        ; LABCELL_X23_Y25_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[818][0]~241                                        ; LABCELL_X42_Y39_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[819][0]~564                                        ; LABCELL_X45_Y31_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[820][0]~272                                        ; LABCELL_X45_Y29_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[821][0]~784                                        ; LABCELL_X37_Y21_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[822][0]~249                                        ; LABCELL_X42_Y40_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[823][0]~572                                        ; MLABCELL_X39_Y31_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[824][0]~400                                        ; LABCELL_X48_Y19_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[825][0]~948                                        ; MLABCELL_X52_Y33_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[826][0]~245                                        ; LABCELL_X43_Y37_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[827][0]~568                                        ; LABCELL_X42_Y35_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[828][0]~372                                        ; LABCELL_X11_Y27_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[829][0]~884                                        ; MLABCELL_X47_Y24_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[830][0]~253                                        ; LABCELL_X42_Y40_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[831][0]~576                                        ; MLABCELL_X39_Y34_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[832][0]~500                                        ; LABCELL_X51_Y14_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[833][0]~1012                                       ; MLABCELL_X15_Y26_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[834][0]~195                                        ; LABCELL_X46_Y36_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[835][0]~644                                        ; MLABCELL_X15_Y30_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[836][0]~292                                        ; LABCELL_X40_Y19_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[837][0]~804                                        ; LABCELL_X50_Y21_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[838][0]~203                                        ; LABCELL_X53_Y34_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[839][0]~652                                        ; LABCELL_X22_Y29_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[840][0]~429                                        ; LABCELL_X40_Y19_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[841][0]~953                                        ; LABCELL_X53_Y30_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[842][0]~199                                        ; LABCELL_X43_Y33_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[843][0]~648                                        ; LABCELL_X11_Y30_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[844][0]~377                                        ; LABCELL_X12_Y26_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[845][0]~889                                        ; LABCELL_X46_Y20_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[846][0]~207                                        ; LABCELL_X48_Y34_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[847][0]~656                                        ; MLABCELL_X21_Y29_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[848][0]~463                                        ; LABCELL_X48_Y14_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[849][0]~975                                        ; LABCELL_X12_Y25_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[850][0]~227                                        ; LABCELL_X46_Y32_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[851][0]~676                                        ; LABCELL_X11_Y31_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[852][0]~300                                        ; LABCELL_X40_Y19_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[853][0]~812                                        ; LABCELL_X37_Y25_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[854][0]~235                                        ; LABCELL_X43_Y36_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[855][0]~684                                        ; MLABCELL_X15_Y30_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[856][0]~431                                        ; LABCELL_X40_Y17_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[857][0]~955                                        ; LABCELL_X50_Y42_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[858][0]~231                                        ; LABCELL_X43_Y33_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[859][0]~680                                        ; MLABCELL_X25_Y29_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[860][0]~379                                        ; MLABCELL_X15_Y26_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[861][0]~891                                        ; LABCELL_X46_Y36_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[862][0]~239                                        ; LABCELL_X46_Y32_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[863][0]~688                                        ; LABCELL_X11_Y31_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[864][0]~495                                        ; LABCELL_X48_Y40_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[865][0]~1004                                       ; LABCELL_X11_Y31_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[866][0]~211                                        ; LABCELL_X45_Y35_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[867][0]~660                                        ; LABCELL_X19_Y29_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[868][0]~296                                        ; LABCELL_X45_Y22_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[869][0]~808                                        ; LABCELL_X51_Y13_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[870][0]~219                                        ; MLABCELL_X47_Y46_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[871][0]~668                                        ; MLABCELL_X25_Y29_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[872][0]~430                                        ; MLABCELL_X39_Y21_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[873][0]~954                                        ; LABCELL_X51_Y28_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[874][0]~215                                        ; LABCELL_X46_Y36_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[875][0]~664                                        ; LABCELL_X11_Y29_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[876][0]~378                                        ; LABCELL_X12_Y28_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[877][0]~890                                        ; LABCELL_X45_Y24_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[878][0]~223                                        ; LABCELL_X40_Y33_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[879][0]~672                                        ; LABCELL_X13_Y33_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[880][0]~476                                        ; LABCELL_X43_Y25_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[881][0]~988                                        ; LABCELL_X18_Y25_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[882][0]~243                                        ; LABCELL_X50_Y45_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[883][0]~701                                        ; LABCELL_X24_Y29_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[884][0]~304                                        ; LABCELL_X50_Y38_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[885][0]~816                                        ; LABCELL_X50_Y22_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[886][0]~251                                        ; LABCELL_X46_Y36_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[887][0]~703                                        ; LABCELL_X24_Y29_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[888][0]~432                                        ; LABCELL_X42_Y21_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[889][0]~956                                        ; LABCELL_X51_Y32_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[890][0]~247                                        ; LABCELL_X46_Y38_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[891][0]~702                                        ; LABCELL_X23_Y29_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[892][0]~380                                        ; LABCELL_X12_Y26_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[893][0]~892                                        ; LABCELL_X46_Y24_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[894][0]~255                                        ; LABCELL_X46_Y32_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[895][0]~704                                        ; LABCELL_X23_Y29_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[896][0]~508                                        ; LABCELL_X46_Y28_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[897][0]~1020                                       ; MLABCELL_X15_Y25_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[898][0]~194                                        ; LABCELL_X45_Y34_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[899][0]~580                                        ; MLABCELL_X39_Y38_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[900][0]~276                                        ; LABCELL_X40_Y28_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[901][0]~788                                        ; LABCELL_X36_Y30_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[902][0]~202                                        ; LABCELL_X48_Y38_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[903][0]~588                                        ; LABCELL_X40_Y38_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[904][0]~404                                        ; MLABCELL_X34_Y21_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[905][0]~949                                        ; LABCELL_X50_Y30_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[906][0]~198                                        ; LABCELL_X46_Y34_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[907][0]~584                                        ; LABCELL_X40_Y39_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[908][0]~373                                        ; LABCELL_X11_Y28_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[909][0]~885                                        ; LABCELL_X43_Y20_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[910][0]~206                                        ; LABCELL_X48_Y34_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[911][0]~592                                        ; MLABCELL_X39_Y38_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[912][0]~462                                        ; MLABCELL_X47_Y25_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[913][0]~974                                        ; LABCELL_X17_Y29_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[914][0]~226                                        ; LABCELL_X42_Y36_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[915][0]~612                                        ; MLABCELL_X39_Y37_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[916][0]~284                                        ; LABCELL_X48_Y21_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[917][0]~796                                        ; LABCELL_X19_Y26_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[918][0]~234                                        ; MLABCELL_X52_Y30_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[919][0]~620                                        ; LABCELL_X35_Y37_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[920][0]~412                                        ; LABCELL_X42_Y20_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[921][0]~951                                        ; LABCELL_X50_Y30_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[922][0]~230                                        ; MLABCELL_X47_Y32_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[923][0]~616                                        ; LABCELL_X40_Y37_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[924][0]~375                                        ; LABCELL_X11_Y28_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[925][0]~887                                        ; LABCELL_X48_Y38_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[926][0]~238                                        ; MLABCELL_X47_Y32_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[927][0]~624                                        ; LABCELL_X35_Y37_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[928][0]~494                                        ; LABCELL_X48_Y40_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[929][0]~1000                                       ; LABCELL_X19_Y26_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[930][0]~210                                        ; LABCELL_X45_Y35_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[931][0]~596                                        ; MLABCELL_X39_Y39_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[932][0]~280                                        ; LABCELL_X45_Y23_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[933][0]~792                                        ; LABCELL_X37_Y22_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[934][0]~218                                        ; LABCELL_X45_Y33_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[935][0]~604                                        ; LABCELL_X55_Y35_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[936][0]~408                                        ; LABCELL_X40_Y20_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[937][0]~950                                        ; LABCELL_X50_Y28_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[938][0]~214                                        ; LABCELL_X46_Y33_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[939][0]~600                                        ; MLABCELL_X39_Y33_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[940][0]~374                                        ; LABCELL_X27_Y28_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[941][0]~886                                        ; LABCELL_X46_Y34_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[942][0]~222                                        ; LABCELL_X46_Y33_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[943][0]~608                                        ; LABCELL_X36_Y30_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[944][0]~472                                        ; LABCELL_X45_Y22_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[945][0]~984                                        ; LABCELL_X18_Y25_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[946][0]~242                                        ; LABCELL_X43_Y35_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[947][0]~628                                        ; LABCELL_X45_Y33_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[948][0]~288                                        ; LABCELL_X46_Y25_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[949][0]~800                                        ; LABCELL_X16_Y24_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[950][0]~250                                        ; LABCELL_X48_Y38_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[951][0]~636                                        ; LABCELL_X51_Y36_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[952][0]~416                                        ; LABCELL_X42_Y21_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[953][0]~952                                        ; LABCELL_X50_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[954][0]~246                                        ; LABCELL_X48_Y40_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[955][0]~632                                        ; LABCELL_X17_Y34_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[956][0]~376                                        ; LABCELL_X11_Y27_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[957][0]~888                                        ; LABCELL_X53_Y35_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[958][0]~254                                        ; LABCELL_X48_Y34_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[959][0]~640                                        ; MLABCELL_X39_Y34_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[960][0]~504                                        ; LABCELL_X46_Y30_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[961][0]~1016                                       ; MLABCELL_X15_Y26_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[962][0]~196                                        ; LABCELL_X45_Y34_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[963][0]~708                                        ; MLABCELL_X39_Y32_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[964][0]~308                                        ; LABCELL_X53_Y27_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[965][0]~829                                        ; LABCELL_X36_Y20_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[966][0]~204                                        ; LABCELL_X48_Y34_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[967][0]~716                                        ; LABCELL_X35_Y34_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[968][0]~436                                        ; MLABCELL_X34_Y21_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[969][0]~957                                        ; LABCELL_X53_Y30_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[970][0]~200                                        ; LABCELL_X43_Y33_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[971][0]~712                                        ; LABCELL_X42_Y36_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[972][0]~381                                        ; LABCELL_X12_Y26_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[973][0]~893                                        ; LABCELL_X46_Y20_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[974][0]~208                                        ; LABCELL_X46_Y32_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[975][0]~720                                        ; LABCELL_X40_Y32_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[976][0]~464                                        ; LABCELL_X51_Y17_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[977][0]~976                                        ; LABCELL_X12_Y25_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[978][0]~228                                        ; LABCELL_X42_Y36_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[979][0]~740                                        ; LABCELL_X35_Y33_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[980][0]~316                                        ; MLABCELL_X52_Y25_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[981][0]~831                                        ; LABCELL_X19_Y24_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[982][0]~236                                        ; LABCELL_X43_Y36_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[983][0]~748                                        ; LABCELL_X13_Y33_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[984][0]~444                                        ; LABCELL_X40_Y17_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[985][0]~959                                        ; LABCELL_X50_Y38_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[986][0]~232                                        ; LABCELL_X43_Y33_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[987][0]~744                                        ; LABCELL_X35_Y33_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[988][0]~383                                        ; LABCELL_X11_Y28_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[989][0]~895                                        ; LABCELL_X43_Y24_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[990][0]~240                                        ; LABCELL_X45_Y33_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[991][0]~752                                        ; MLABCELL_X34_Y32_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[992][0]~496                                        ; LABCELL_X48_Y40_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[993][0]~1008                                       ; LABCELL_X17_Y26_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[994][0]~212                                        ; LABCELL_X45_Y35_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[995][0]~733                                        ; LABCELL_X18_Y33_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[996][0]~312                                        ; MLABCELL_X52_Y25_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[997][0]~830                                        ; LABCELL_X36_Y18_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[998][0]~220                                        ; LABCELL_X45_Y33_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row[999][0]~735                                        ; LABCELL_X19_Y33_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~0                                                  ; LABCELL_X51_Y36_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1                                                  ; LABCELL_X50_Y34_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~10                                                 ; LABCELL_X56_Y35_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1001                                               ; LABCELL_X23_Y29_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1002                                               ; LABCELL_X18_Y27_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1003                                               ; LABCELL_X17_Y26_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1005                                               ; LABCELL_X23_Y26_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1007                                               ; LABCELL_X18_Y26_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1009                                               ; MLABCELL_X15_Y25_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~101                                                ; LABCELL_X55_Y35_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1010                                               ; MLABCELL_X15_Y25_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1011                                               ; LABCELL_X17_Y25_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1013                                               ; MLABCELL_X15_Y27_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1015                                               ; MLABCELL_X15_Y27_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1017                                               ; MLABCELL_X15_Y21_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1018                                               ; MLABCELL_X15_Y25_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1019                                               ; MLABCELL_X15_Y25_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1021                                               ; LABCELL_X18_Y27_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1023                                               ; MLABCELL_X15_Y26_N18 ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~1024                                               ; MLABCELL_X15_Y26_N42 ; 10      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~103                                                ; LABCELL_X55_Y33_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~105                                                ; LABCELL_X55_Y31_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~107                                                ; LABCELL_X55_Y33_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~109                                                ; LABCELL_X48_Y33_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~11                                                 ; LABCELL_X55_Y36_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~111                                                ; LABCELL_X55_Y33_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~113                                                ; LABCELL_X48_Y43_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~115                                                ; LABCELL_X48_Y42_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~117                                                ; LABCELL_X50_Y44_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~119                                                ; LABCELL_X50_Y43_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~12                                                 ; LABCELL_X46_Y35_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~121                                                ; LABCELL_X50_Y42_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~123                                                ; LABCELL_X50_Y43_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~125                                                ; LABCELL_X50_Y44_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~127                                                ; LABCELL_X50_Y43_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~129                                                ; LABCELL_X53_Y33_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~13                                                 ; LABCELL_X50_Y34_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~130                                                ; LABCELL_X46_Y40_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~131                                                ; LABCELL_X46_Y32_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~132                                                ; MLABCELL_X52_Y35_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~133                                                ; LABCELL_X50_Y46_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~134                                                ; LABCELL_X57_Y33_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~135                                                ; LABCELL_X55_Y35_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~136                                                ; LABCELL_X53_Y33_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~137                                                ; LABCELL_X50_Y33_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~138                                                ; LABCELL_X46_Y32_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~139                                                ; LABCELL_X50_Y46_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~14                                                 ; LABCELL_X18_Y30_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~140                                                ; LABCELL_X50_Y42_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~141                                                ; LABCELL_X53_Y33_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~142                                                ; LABCELL_X57_Y32_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~143                                                ; LABCELL_X55_Y35_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~144                                                ; LABCELL_X50_Y33_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~145                                                ; LABCELL_X51_Y36_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~146                                                ; LABCELL_X55_Y35_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~147                                                ; LABCELL_X60_Y35_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~148                                                ; LABCELL_X53_Y35_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~149                                                ; LABCELL_X43_Y33_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~15                                                 ; MLABCELL_X28_Y33_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~150                                                ; LABCELL_X60_Y35_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~151                                                ; LABCELL_X42_Y36_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~152                                                ; LABCELL_X55_Y35_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~153                                                ; LABCELL_X53_Y35_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~154                                                ; LABCELL_X50_Y31_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~155                                                ; LABCELL_X45_Y36_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~156                                                ; LABCELL_X40_Y38_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~157                                                ; LABCELL_X50_Y34_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~158                                                ; LABCELL_X50_Y35_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~159                                                ; LABCELL_X60_Y35_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~16                                                 ; LABCELL_X50_Y36_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~160                                                ; LABCELL_X37_Y35_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~161                                                ; LABCELL_X46_Y36_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~162                                                ; LABCELL_X53_Y36_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~163                                                ; LABCELL_X53_Y32_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~164                                                ; LABCELL_X51_Y34_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~165                                                ; MLABCELL_X47_Y52_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~166                                                ; LABCELL_X46_Y33_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~167                                                ; LABCELL_X46_Y36_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~168                                                ; LABCELL_X53_Y35_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~169                                                ; MLABCELL_X52_Y36_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~17                                                 ; LABCELL_X42_Y38_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~170                                                ; MLABCELL_X52_Y36_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~171                                                ; LABCELL_X45_Y38_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~172                                                ; LABCELL_X46_Y36_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~173                                                ; LABCELL_X53_Y32_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~174                                                ; LABCELL_X46_Y33_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~175                                                ; MLABCELL_X52_Y32_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~176                                                ; LABCELL_X36_Y29_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~177                                                ; LABCELL_X45_Y38_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~178                                                ; LABCELL_X53_Y36_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~179                                                ; LABCELL_X42_Y37_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~18                                                 ; LABCELL_X56_Y35_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~180                                                ; LABCELL_X42_Y37_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~181                                                ; LABCELL_X46_Y34_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~182                                                ; LABCELL_X36_Y36_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~183                                                ; LABCELL_X43_Y33_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~184                                                ; LABCELL_X37_Y37_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~185                                                ; LABCELL_X48_Y36_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~186                                                ; LABCELL_X42_Y37_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~187                                                ; LABCELL_X40_Y34_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~188                                                ; LABCELL_X37_Y32_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~189                                                ; LABCELL_X35_Y35_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~19                                                 ; LABCELL_X56_Y35_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~190                                                ; LABCELL_X36_Y36_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~191                                                ; LABCELL_X61_Y35_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~192                                                ; LABCELL_X36_Y29_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~2                                                  ; LABCELL_X50_Y34_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~20                                                 ; LABCELL_X48_Y32_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~21                                                 ; LABCELL_X43_Y34_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~22                                                 ; LABCELL_X50_Y32_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~23                                                 ; LABCELL_X42_Y30_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~24                                                 ; LABCELL_X62_Y34_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~25                                                 ; LABCELL_X51_Y31_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~257                                                ; LABCELL_X56_Y27_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~258                                                ; LABCELL_X56_Y27_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~259                                                ; LABCELL_X57_Y27_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~26                                                 ; LABCELL_X55_Y32_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~261                                                ; LABCELL_X50_Y26_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~262                                                ; LABCELL_X50_Y26_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~263                                                ; LABCELL_X51_Y26_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~265                                                ; LABCELL_X55_Y25_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~266                                                ; LABCELL_X55_Y25_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~267                                                ; LABCELL_X55_Y25_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~269                                                ; LABCELL_X45_Y29_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~27                                                 ; LABCELL_X42_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~270                                                ; LABCELL_X45_Y29_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~271                                                ; MLABCELL_X39_Y22_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~273                                                ; LABCELL_X53_Y34_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~275                                                ; LABCELL_X40_Y28_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~277                                                ; LABCELL_X46_Y23_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~279                                                ; LABCELL_X45_Y23_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~28                                                 ; LABCELL_X62_Y34_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~281                                                ; LABCELL_X48_Y21_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~283                                                ; LABCELL_X48_Y21_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~285                                                ; LABCELL_X40_Y26_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~287                                                ; LABCELL_X45_Y21_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~289                                                ; LABCELL_X40_Y19_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~29                                                 ; LABCELL_X43_Y34_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~290                                                ; LABCELL_X40_Y19_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~291                                                ; LABCELL_X42_Y31_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~293                                                ; LABCELL_X45_Y22_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~294                                                ; LABCELL_X45_Y22_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~295                                                ; LABCELL_X45_Y22_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~297                                                ; LABCELL_X40_Y18_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~298                                                ; LABCELL_X40_Y19_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~299                                                ; LABCELL_X43_Y18_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~3                                                  ; LABCELL_X53_Y33_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~30                                                 ; LABCELL_X55_Y32_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~301                                                ; LABCELL_X50_Y38_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~302                                                ; MLABCELL_X39_Y24_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~303                                                ; LABCELL_X50_Y38_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~305                                                ; LABCELL_X53_Y34_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~307                                                ; LABCELL_X50_Y24_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~309                                                ; LABCELL_X53_Y36_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~31                                                 ; LABCELL_X51_Y31_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~311                                                ; MLABCELL_X52_Y25_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~313                                                ; MLABCELL_X52_Y23_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~315                                                ; MLABCELL_X52_Y25_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~317                                                ; LABCELL_X51_Y31_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~319                                                ; LABCELL_X50_Y27_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~32                                                 ; LABCELL_X63_Y32_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~321                                                ; LABCELL_X24_Y25_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~322                                                ; LABCELL_X24_Y25_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~323                                                ; LABCELL_X24_Y25_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~324                                                ; LABCELL_X24_Y25_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~325                                                ; LABCELL_X60_Y36_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~326                                                ; LABCELL_X23_Y28_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~327                                                ; LABCELL_X23_Y28_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~328                                                ; MLABCELL_X59_Y30_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~329                                                ; LABCELL_X23_Y26_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~33                                                 ; LABCELL_X66_Y32_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~330                                                ; MLABCELL_X25_Y28_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~331                                                ; MLABCELL_X25_Y28_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~332                                                ; LABCELL_X24_Y26_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~333                                                ; LABCELL_X16_Y29_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~334                                                ; LABCELL_X22_Y28_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~335                                                ; MLABCELL_X25_Y26_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~336                                                ; MLABCELL_X25_Y27_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~337                                                ; MLABCELL_X59_Y35_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~339                                                ; LABCELL_X57_Y32_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~34                                                 ; LABCELL_X50_Y35_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~341                                                ; LABCELL_X61_Y32_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~343                                                ; LABCELL_X61_Y32_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~345                                                ; LABCELL_X56_Y36_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~347                                                ; LABCELL_X57_Y32_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~349                                                ; LABCELL_X51_Y31_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~35                                                 ; LABCELL_X57_Y34_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~351                                                ; LABCELL_X51_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~353                                                ; MLABCELL_X21_Y29_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~354                                                ; LABCELL_X29_Y28_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~355                                                ; MLABCELL_X21_Y29_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~356                                                ; LABCELL_X29_Y28_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~357                                                ; LABCELL_X27_Y28_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~358                                                ; LABCELL_X27_Y28_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~359                                                ; LABCELL_X23_Y28_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~36                                                 ; LABCELL_X63_Y32_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~360                                                ; LABCELL_X27_Y28_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~361                                                ; MLABCELL_X25_Y28_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~362                                                ; LABCELL_X11_Y28_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~363                                                ; MLABCELL_X25_Y28_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~364                                                ; LABCELL_X27_Y28_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~365                                                ; LABCELL_X40_Y36_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~366                                                ; LABCELL_X22_Y28_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~367                                                ; LABCELL_X22_Y28_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~368                                                ; LABCELL_X22_Y28_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~37                                                 ; LABCELL_X43_Y35_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~38                                                 ; LABCELL_X43_Y33_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~385                                                ; MLABCELL_X34_Y21_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~386                                                ; LABCELL_X40_Y17_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~387                                                ; LABCELL_X40_Y17_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~389                                                ; LABCELL_X50_Y12_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~39                                                 ; LABCELL_X57_Y34_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~390                                                ; LABCELL_X50_Y12_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~391                                                ; LABCELL_X50_Y12_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~393                                                ; LABCELL_X42_Y17_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~394                                                ; LABCELL_X40_Y17_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~395                                                ; LABCELL_X40_Y15_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~397                                                ; LABCELL_X48_Y19_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~398                                                ; MLABCELL_X47_Y19_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~399                                                ; LABCELL_X48_Y19_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~4                                                  ; LABCELL_X43_Y33_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~40                                                 ; LABCELL_X57_Y32_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~401                                                ; LABCELL_X40_Y17_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~403                                                ; MLABCELL_X34_Y21_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~405                                                ; MLABCELL_X39_Y17_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~407                                                ; MLABCELL_X39_Y21_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~409                                                ; LABCELL_X40_Y17_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~41                                                 ; LABCELL_X66_Y32_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~411                                                ; LABCELL_X45_Y21_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~413                                                ; LABCELL_X42_Y21_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~415                                                ; LABCELL_X48_Y15_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~417                                                ; LABCELL_X35_Y19_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~418                                                ; LABCELL_X40_Y18_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~419                                                ; LABCELL_X40_Y17_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~42                                                 ; LABCELL_X48_Y40_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~420                                                ; LABCELL_X35_Y18_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~421                                                ; LABCELL_X43_Y18_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~422                                                ; LABCELL_X43_Y19_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~423                                                ; LABCELL_X43_Y19_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~424                                                ; LABCELL_X42_Y21_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~425                                                ; LABCELL_X43_Y18_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~426                                                ; LABCELL_X42_Y19_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~427                                                ; LABCELL_X42_Y19_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~428                                                ; LABCELL_X42_Y19_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~43                                                 ; LABCELL_X43_Y36_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~433                                                ; LABCELL_X40_Y16_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~435                                                ; LABCELL_X42_Y15_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~437                                                ; LABCELL_X40_Y15_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~439                                                ; LABCELL_X42_Y15_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~44                                                 ; LABCELL_X57_Y32_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~441                                                ; LABCELL_X40_Y15_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~443                                                ; LABCELL_X40_Y15_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~445                                                ; LABCELL_X40_Y15_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~447                                                ; LABCELL_X48_Y19_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~449                                                ; LABCELL_X48_Y26_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~45                                                 ; LABCELL_X66_Y32_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~450                                                ; MLABCELL_X47_Y26_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~451                                                ; MLABCELL_X47_Y26_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~452                                                ; LABCELL_X48_Y26_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~453                                                ; LABCELL_X48_Y25_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~455                                                ; LABCELL_X48_Y25_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~457                                                ; MLABCELL_X47_Y23_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~458                                                ; MLABCELL_X47_Y23_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~459                                                ; LABCELL_X48_Y23_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~46                                                 ; LABCELL_X56_Y35_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~460                                                ; LABCELL_X48_Y23_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~465                                                ; LABCELL_X45_Y21_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~466                                                ; LABCELL_X43_Y21_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~467                                                ; LABCELL_X43_Y21_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~469                                                ; LABCELL_X42_Y26_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~47                                                 ; LABCELL_X57_Y34_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~471                                                ; LABCELL_X42_Y23_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~473                                                ; LABCELL_X46_Y21_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~474                                                ; LABCELL_X45_Y22_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~475                                                ; LABCELL_X42_Y31_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~477                                                ; LABCELL_X43_Y23_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~479                                                ; LABCELL_X43_Y23_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~48                                                 ; LABCELL_X42_Y38_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~481                                                ; LABCELL_X45_Y17_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~482                                                ; LABCELL_X45_Y30_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~483                                                ; LABCELL_X45_Y30_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~484                                                ; LABCELL_X45_Y26_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~485                                                ; LABCELL_X45_Y26_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~487                                                ; LABCELL_X50_Y27_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~489                                                ; LABCELL_X46_Y26_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~49                                                 ; LABCELL_X43_Y47_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~490                                                ; LABCELL_X46_Y26_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~491                                                ; LABCELL_X45_Y26_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~492                                                ; LABCELL_X45_Y17_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~497                                                ; LABCELL_X51_Y14_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~498                                                ; LABCELL_X50_Y14_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~499                                                ; LABCELL_X50_Y14_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~5                                                  ; MLABCELL_X47_Y44_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~50                                                 ; LABCELL_X42_Y38_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~501                                                ; LABCELL_X46_Y30_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~503                                                ; MLABCELL_X47_Y30_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~505                                                ; MLABCELL_X47_Y29_N15 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~506                                                ; LABCELL_X46_Y30_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~507                                                ; MLABCELL_X47_Y29_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~509                                                ; MLABCELL_X47_Y30_N36 ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~51                                                 ; LABCELL_X53_Y36_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~511                                                ; MLABCELL_X47_Y30_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~512                                                ; LABCELL_X46_Y28_N21  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~513                                                ; LABCELL_X30_Y31_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~514                                                ; LABCELL_X10_Y32_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~515                                                ; LABCELL_X30_Y31_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~517                                                ; LABCELL_X30_Y30_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~518                                                ; LABCELL_X11_Y39_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~519                                                ; LABCELL_X29_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~52                                                 ; LABCELL_X40_Y34_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~521                                                ; LABCELL_X30_Y30_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~522                                                ; LABCELL_X10_Y32_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~523                                                ; LABCELL_X31_Y30_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~525                                                ; LABCELL_X13_Y29_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~526                                                ; LABCELL_X10_Y32_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~527                                                ; LABCELL_X13_Y29_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~529                                                ; LABCELL_X13_Y31_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~53                                                 ; LABCELL_X50_Y33_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~530                                                ; LABCELL_X13_Y31_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~531                                                ; MLABCELL_X15_Y54_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~533                                                ; LABCELL_X16_Y31_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~534                                                ; LABCELL_X16_Y31_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~535                                                ; LABCELL_X19_Y31_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~537                                                ; LABCELL_X17_Y33_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~538                                                ; LABCELL_X17_Y33_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~539                                                ; LABCELL_X19_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~54                                                 ; LABCELL_X56_Y34_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~541                                                ; LABCELL_X17_Y31_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~542                                                ; LABCELL_X17_Y31_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~543                                                ; LABCELL_X19_Y31_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~545                                                ; MLABCELL_X15_Y32_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~546                                                ; MLABCELL_X15_Y32_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~547                                                ; LABCELL_X16_Y32_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~549                                                ; MLABCELL_X15_Y32_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~55                                                 ; LABCELL_X56_Y34_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~550                                                ; LABCELL_X17_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~551                                                ; LABCELL_X16_Y32_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~553                                                ; LABCELL_X16_Y30_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~554                                                ; LABCELL_X50_Y34_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~555                                                ; LABCELL_X16_Y30_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~557                                                ; MLABCELL_X15_Y32_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~558                                                ; LABCELL_X30_Y31_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~559                                                ; LABCELL_X16_Y32_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~56                                                 ; LABCELL_X40_Y29_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~561                                                ; LABCELL_X19_Y32_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~562                                                ; LABCELL_X48_Y31_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~563                                                ; MLABCELL_X15_Y35_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~565                                                ; LABCELL_X40_Y35_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~566                                                ; LABCELL_X27_Y31_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~567                                                ; LABCELL_X40_Y35_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~569                                                ; LABCELL_X19_Y32_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~57                                                 ; LABCELL_X42_Y45_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~570                                                ; MLABCELL_X39_Y31_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~571                                                ; MLABCELL_X39_Y31_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~573                                                ; LABCELL_X37_Y31_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~574                                                ; LABCELL_X27_Y31_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~575                                                ; LABCELL_X37_Y31_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~577                                                ; MLABCELL_X34_Y37_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~579                                                ; MLABCELL_X39_Y38_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~58                                                 ; LABCELL_X40_Y29_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~581                                                ; LABCELL_X40_Y39_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~583                                                ; LABCELL_X29_Y31_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~585                                                ; LABCELL_X40_Y38_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~587                                                ; LABCELL_X40_Y38_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~589                                                ; MLABCELL_X34_Y37_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~59                                                 ; LABCELL_X40_Y29_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~591                                                ; LABCELL_X40_Y38_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~593                                                ; LABCELL_X43_Y35_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~595                                                ; LABCELL_X18_Y33_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~597                                                ; MLABCELL_X39_Y33_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~599                                                ; MLABCELL_X39_Y33_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~6                                                  ; MLABCELL_X47_Y41_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~60                                                 ; LABCELL_X40_Y34_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~601                                                ; LABCELL_X42_Y41_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~603                                                ; LABCELL_X55_Y35_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~605                                                ; LABCELL_X42_Y38_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~607                                                ; LABCELL_X13_Y33_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~609                                                ; LABCELL_X42_Y38_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~61                                                 ; LABCELL_X42_Y41_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~611                                                ; MLABCELL_X39_Y38_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~613                                                ; LABCELL_X43_Y38_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~615                                                ; LABCELL_X40_Y37_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~617                                                ; LABCELL_X42_Y45_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~619                                                ; MLABCELL_X39_Y36_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~62                                                 ; LABCELL_X50_Y32_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~621                                                ; LABCELL_X50_Y36_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~623                                                ; LABCELL_X35_Y37_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~625                                                ; LABCELL_X24_Y29_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~627                                                ; MLABCELL_X34_Y33_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~629                                                ; LABCELL_X33_Y36_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~63                                                 ; LABCELL_X53_Y34_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~631                                                ; LABCELL_X17_Y34_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~633                                                ; LABCELL_X51_Y36_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~635                                                ; LABCELL_X51_Y36_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~637                                                ; LABCELL_X37_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~639                                                ; LABCELL_X37_Y31_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~64                                                 ; LABCELL_X56_Y36_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~641                                                ; MLABCELL_X15_Y30_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~642                                                ; LABCELL_X10_Y32_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~643                                                ; MLABCELL_X15_Y30_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~645                                                ; LABCELL_X19_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~646                                                ; LABCELL_X13_Y31_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~647                                                ; LABCELL_X29_Y31_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~649                                                ; LABCELL_X22_Y29_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~650                                                ; LABCELL_X27_Y32_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~651                                                ; LABCELL_X22_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~653                                                ; MLABCELL_X21_Y29_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~654                                                ; LABCELL_X27_Y32_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~655                                                ; MLABCELL_X21_Y31_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~657                                                ; LABCELL_X18_Y30_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~658                                                ; LABCELL_X16_Y31_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~659                                                ; LABCELL_X19_Y29_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~661                                                ; LABCELL_X12_Y32_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~662                                                ; LABCELL_X11_Y29_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~663                                                ; LABCELL_X11_Y29_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~665                                                ; LABCELL_X18_Y30_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~666                                                ; MLABCELL_X25_Y29_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~667                                                ; MLABCELL_X25_Y29_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~669                                                ; LABCELL_X18_Y30_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~67                                                 ; LABCELL_X50_Y27_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~670                                                ; LABCELL_X24_Y31_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~671                                                ; LABCELL_X24_Y31_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~673                                                ; LABCELL_X12_Y32_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~674                                                ; LABCELL_X10_Y32_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~675                                                ; LABCELL_X11_Y31_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~677                                                ; LABCELL_X24_Y29_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~678                                                ; LABCELL_X11_Y30_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~679                                                ; LABCELL_X11_Y32_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~681                                                ; MLABCELL_X15_Y30_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~682                                                ; MLABCELL_X15_Y29_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~683                                                ; MLABCELL_X15_Y29_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~685                                                ; LABCELL_X23_Y28_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~686                                                ; LABCELL_X11_Y31_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~687                                                ; MLABCELL_X28_Y30_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~689                                                ; LABCELL_X18_Y29_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~69                                                 ; LABCELL_X55_Y31_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~690                                                ; LABCELL_X23_Y29_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~691                                                ; LABCELL_X24_Y29_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~692                                                ; LABCELL_X22_Y31_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~693                                                ; LABCELL_X11_Y30_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~694                                                ; LABCELL_X23_Y32_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~695                                                ; LABCELL_X23_Y32_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~696                                                ; LABCELL_X23_Y32_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~697                                                ; LABCELL_X11_Y30_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~698                                                ; MLABCELL_X21_Y30_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~699                                                ; MLABCELL_X21_Y30_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~7                                                  ; LABCELL_X55_Y34_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~700                                                ; LABCELL_X22_Y31_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~705                                                ; LABCELL_X50_Y36_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~707                                                ; LABCELL_X61_Y35_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~709                                                ; MLABCELL_X39_Y36_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~71                                                 ; LABCELL_X51_Y31_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~711                                                ; LABCELL_X29_Y31_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~713                                                ; LABCELL_X35_Y34_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~715                                                ; MLABCELL_X47_Y30_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~717                                                ; MLABCELL_X34_Y36_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~719                                                ; LABCELL_X48_Y36_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~721                                                ; LABCELL_X36_Y35_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~722                                                ; MLABCELL_X28_Y33_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~723                                                ; LABCELL_X36_Y35_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~724                                                ; MLABCELL_X34_Y34_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~729                                                ; LABCELL_X37_Y32_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~73                                                 ; LABCELL_X55_Y30_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~730                                                ; MLABCELL_X28_Y31_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~731                                                ; MLABCELL_X28_Y31_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~732                                                ; LABCELL_X37_Y32_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~737                                                ; MLABCELL_X39_Y37_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~739                                                ; LABCELL_X48_Y38_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~741                                                ; MLABCELL_X39_Y36_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~743                                                ; LABCELL_X33_Y31_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~745                                                ; MLABCELL_X39_Y36_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~747                                                ; LABCELL_X13_Y33_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~749                                                ; MLABCELL_X47_Y35_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~75                                                 ; LABCELL_X50_Y30_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~751                                                ; LABCELL_X30_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~753                                                ; LABCELL_X35_Y36_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~754                                                ; MLABCELL_X34_Y36_N3  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~755                                                ; MLABCELL_X34_Y36_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~756                                                ; LABCELL_X35_Y36_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~761                                                ; LABCELL_X23_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~762                                                ; LABCELL_X23_Y31_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~763                                                ; LABCELL_X19_Y32_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~764                                                ; LABCELL_X23_Y31_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~769                                                ; LABCELL_X40_Y20_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~77                                                 ; LABCELL_X55_Y30_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~770                                                ; LABCELL_X40_Y17_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~771                                                ; MLABCELL_X39_Y20_N51 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~773                                                ; LABCELL_X42_Y11_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~774                                                ; LABCELL_X51_Y13_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~775                                                ; LABCELL_X51_Y13_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~777                                                ; LABCELL_X50_Y11_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~778                                                ; LABCELL_X50_Y12_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~779                                                ; LABCELL_X50_Y12_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~781                                                ; LABCELL_X50_Y22_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~782                                                ; LABCELL_X50_Y22_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~783                                                ; LABCELL_X50_Y33_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~785                                                ; MLABCELL_X39_Y17_N39 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~787                                                ; LABCELL_X43_Y16_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~789                                                ; LABCELL_X36_Y22_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~79                                                 ; LABCELL_X50_Y30_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~791                                                ; LABCELL_X37_Y22_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~793                                                ; LABCELL_X33_Y22_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~795                                                ; LABCELL_X33_Y22_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~797                                                ; LABCELL_X16_Y24_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~799                                                ; LABCELL_X17_Y24_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~8                                                  ; LABCELL_X55_Y36_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~801                                                ; LABCELL_X50_Y21_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~802                                                ; LABCELL_X50_Y21_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~803                                                ; LABCELL_X42_Y19_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~805                                                ; LABCELL_X50_Y13_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~806                                                ; LABCELL_X48_Y14_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~807                                                ; LABCELL_X51_Y9_N45   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~809                                                ; LABCELL_X50_Y13_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~81                                                 ; LABCELL_X46_Y35_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~810                                                ; LABCELL_X37_Y21_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~811                                                ; LABCELL_X50_Y11_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~813                                                ; LABCELL_X37_Y28_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~814                                                ; LABCELL_X37_Y21_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~815                                                ; LABCELL_X50_Y22_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~817                                                ; LABCELL_X36_Y30_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~818                                                ; LABCELL_X48_Y15_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~819                                                ; LABCELL_X17_Y24_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~820                                                ; LABCELL_X17_Y24_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~825                                                ; LABCELL_X36_Y20_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~826                                                ; LABCELL_X36_Y18_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~827                                                ; LABCELL_X33_Y22_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~828                                                ; MLABCELL_X39_Y16_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~83                                                 ; LABCELL_X56_Y35_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~833                                                ; LABCELL_X43_Y20_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~834                                                ; LABCELL_X42_Y22_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~835                                                ; LABCELL_X42_Y22_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~836                                                ; LABCELL_X43_Y20_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~837                                                ; LABCELL_X46_Y22_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~838                                                ; LABCELL_X45_Y20_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~839                                                ; LABCELL_X45_Y20_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~840                                                ; LABCELL_X46_Y22_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~841                                                ; MLABCELL_X47_Y18_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~842                                                ; MLABCELL_X47_Y22_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~843                                                ; MLABCELL_X47_Y22_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~844                                                ; MLABCELL_X47_Y22_N6  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~845                                                ; MLABCELL_X47_Y20_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~846                                                ; LABCELL_X48_Y18_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~847                                                ; MLABCELL_X47_Y20_N42 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~848                                                ; MLABCELL_X47_Y20_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~849                                                ; LABCELL_X13_Y26_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~85                                                 ; LABCELL_X40_Y30_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~851                                                ; LABCELL_X10_Y29_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~853                                                ; LABCELL_X13_Y26_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~855                                                ; LABCELL_X13_Y28_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~857                                                ; LABCELL_X50_Y39_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~859                                                ; LABCELL_X48_Y39_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~861                                                ; LABCELL_X48_Y39_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~863                                                ; LABCELL_X48_Y39_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~865                                                ; LABCELL_X43_Y14_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~866                                                ; LABCELL_X43_Y14_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~867                                                ; LABCELL_X43_Y14_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~868                                                ; LABCELL_X43_Y14_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~869                                                ; LABCELL_X46_Y13_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~87                                                 ; LABCELL_X51_Y31_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~870                                                ; LABCELL_X45_Y13_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~871                                                ; LABCELL_X45_Y13_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~872                                                ; LABCELL_X45_Y13_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~873                                                ; LABCELL_X42_Y12_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~874                                                ; LABCELL_X46_Y13_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~875                                                ; LABCELL_X43_Y13_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~876                                                ; LABCELL_X43_Y13_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~877                                                ; LABCELL_X46_Y13_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~878                                                ; LABCELL_X46_Y13_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~879                                                ; LABCELL_X43_Y14_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~880                                                ; LABCELL_X43_Y14_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~89                                                 ; LABCELL_X42_Y31_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~897                                                ; MLABCELL_X59_Y29_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~898                                                ; MLABCELL_X59_Y29_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~899                                                ; MLABCELL_X59_Y29_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~9                                                  ; LABCELL_X55_Y36_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~900                                                ; MLABCELL_X59_Y29_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~901                                                ; MLABCELL_X59_Y33_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~902                                                ; LABCELL_X50_Y33_N12  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~903                                                ; MLABCELL_X59_Y33_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~904                                                ; MLABCELL_X52_Y29_N24 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~905                                                ; MLABCELL_X59_Y31_N12 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~906                                                ; LABCELL_X53_Y31_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~907                                                ; MLABCELL_X59_Y30_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~908                                                ; MLABCELL_X59_Y30_N18 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~909                                                ; LABCELL_X61_Y32_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~91                                                 ; LABCELL_X51_Y31_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~910                                                ; MLABCELL_X59_Y31_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~911                                                ; LABCELL_X56_Y31_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~912                                                ; LABCELL_X60_Y32_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~913                                                ; LABCELL_X56_Y32_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~915                                                ; LABCELL_X56_Y35_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~917                                                ; LABCELL_X55_Y31_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~919                                                ; LABCELL_X50_Y31_N6   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~921                                                ; LABCELL_X56_Y33_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~923                                                ; LABCELL_X56_Y33_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~925                                                ; LABCELL_X55_Y31_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~927                                                ; LABCELL_X55_Y31_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~929                                                ; MLABCELL_X52_Y30_N54 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~93                                                 ; LABCELL_X40_Y30_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~930                                                ; LABCELL_X50_Y30_N24  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~931                                                ; MLABCELL_X52_Y30_N27 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~932                                                ; LABCELL_X51_Y30_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~933                                                ; LABCELL_X48_Y29_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~934                                                ; MLABCELL_X52_Y29_N45 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~935                                                ; MLABCELL_X52_Y29_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~936                                                ; LABCELL_X48_Y32_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~937                                                ; LABCELL_X37_Y29_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~938                                                ; LABCELL_X37_Y29_N51  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~939                                                ; LABCELL_X24_Y31_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~940                                                ; LABCELL_X37_Y29_N15  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~941                                                ; MLABCELL_X52_Y30_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~942                                                ; LABCELL_X50_Y30_N36  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~943                                                ; MLABCELL_X52_Y30_N30 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~944                                                ; MLABCELL_X52_Y30_N36 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~95                                                 ; LABCELL_X51_Y31_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~961                                                ; LABCELL_X18_Y28_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~962                                                ; LABCELL_X18_Y28_N9   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~963                                                ; LABCELL_X17_Y30_N45  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~964                                                ; MLABCELL_X15_Y27_N33 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~965                                                ; LABCELL_X13_Y26_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~967                                                ; MLABCELL_X15_Y26_N9  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~969                                                ; LABCELL_X13_Y26_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~97                                                 ; LABCELL_X48_Y31_N18  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~970                                                ; LABCELL_X11_Y28_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~971                                                ; LABCELL_X16_Y28_N30  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~972                                                ; MLABCELL_X15_Y27_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~977                                                ; MLABCELL_X15_Y26_N0  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~978                                                ; LABCELL_X23_Y25_N27  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~979                                                ; LABCELL_X23_Y25_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~981                                                ; MLABCELL_X21_Y25_N48 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~983                                                ; LABCELL_X22_Y25_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~985                                                ; LABCELL_X18_Y25_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~986                                                ; LABCELL_X18_Y25_N0   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~987                                                ; MLABCELL_X15_Y25_N57 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~989                                                ; MLABCELL_X21_Y25_N21 ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~99                                                 ; LABCELL_X60_Y35_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~991                                                ; LABCELL_X19_Y28_N54  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~993                                                ; LABCELL_X23_Y26_N33  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~994                                                ; LABCELL_X27_Y31_N39  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~995                                                ; LABCELL_X18_Y27_N48  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~997                                                ; LABCELL_X17_Y26_N42  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|row~999                                                ; LABCELL_X19_Y26_N57  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|img_row:M10K_3|wr_ptr~0                                               ; MLABCELL_X47_Y55_N54 ; 10      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; edge_detect:edger|vga_rst_req                                                           ; FF_X47_Y60_N41       ; 51      ; Async. clear, Latch enable               ; no     ; --                   ; --               ; --                        ;
; reg_blurred_B[1]~1                                                                      ; LABCELL_X24_Y66_N30  ; 27      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------+----------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                              ;
+-------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                        ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                    ; PIN_AF14                   ; 34400   ; Global Clock         ; GCLK7            ; --                        ;
; MIPI_PIXEL_CLK                                              ; PIN_AA21                   ; 124     ; Global Clock         ; GCLK5            ; --                        ;
; MIPI_PIXEL_HS                                               ; PIN_AK24                   ; 2       ; Global Clock         ; GCLK11           ; --                        ;
; video_pll:MIPI_clk|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; video_pll:MIPI_clk|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 1       ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; edge_detect:edger|greyscale:grey|grey[0]             ; 4106    ;
; edge_detect:edger|greyscale:grey|grey[2]             ; 4106    ;
; edge_detect:edger|greyscale:grey|grey[5]             ; 4106    ;
; edge_detect:edger|greyscale:grey|grey[1]             ; 4104    ;
; edge_detect:edger|greyscale:grey|grey[6]             ; 4104    ;
; edge_detect:edger|greyscale:grey|grey[7]             ; 4104    ;
; edge_detect:edger|greyscale:grey|grey[4]             ; 4099    ;
; edge_detect:edger|greyscale:grey|grey[3]             ; 4098    ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[9]~DUPLICATE ; 603     ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[6]~DUPLICATE ; 544     ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[3]~DUPLICATE ; 535     ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[2]~DUPLICATE ; 533     ;
; edge_detect:edger|img_row:M10K_0|rd_ptr[9]~DUPLICATE ; 517     ;
; edge_detect:edger|img_row:M10K_2|rd_ptr[7]~DUPLICATE ; 515     ;
; edge_detect:edger|img_row:M10K_1|rd_ptr[8]~DUPLICATE ; 500     ;
+------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                            ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+---------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5           ; 0     ; None ; M10K_X76_Y4_N0, M10K_X69_Y2_N0, M10K_X76_Y2_N0, M10K_X58_Y3_N0, M10K_X69_Y4_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5           ; 0     ; None ; M10K_X76_Y6_N0, M10K_X69_Y1_N0, M10K_X76_Y1_N0, M10K_X58_Y2_N0, M10K_X69_Y6_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5           ; 0     ; None ; M10K_X76_Y5_N0, M10K_X69_Y3_N0, M10K_X76_Y3_N0, M10K_X58_Y4_N0, M10K_X69_Y5_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|M10K_line_buff:M10K_B|altsyncram:mem_block_rtl_0|altsyncram_k5m1:auto_generated|ALTSYNCRAM                        ; M10K block ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y62_N0                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|M10K_line_buff:M10K_G|altsyncram:mem_block_rtl_0|altsyncram_k5m1:auto_generated|ALTSYNCRAM                        ; M10K block ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y63_N0                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|M10K_line_buff:M10K_R|altsyncram:mem_block_rtl_0|altsyncram_k5m1:auto_generated|ALTSYNCRAM                        ; M10K block ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y64_N0                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK0|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X14_Y62_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK1|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X14_Y67_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y65_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X14_Y63_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X14_Y66_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK5|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X14_Y64_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK0|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X38_Y67_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK1|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y67_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK2|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y69_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK3|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X38_Y65_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y66_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_G|row_buffer:MK5|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X38_Y69_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK0|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y70_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK1|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y72_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK2|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X38_Y72_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK3|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y71_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X26_Y73_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK5|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ALTSYNCRAM    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X14_Y68_N0                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+---------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 62          ;
; Two Independent 18x18           ; 23          ;
; Independent 18x18 plus 36       ; 1           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 87          ;
;                                 ;             ;
; Fixed Point Signed Multiplier   ; 2           ;
; Fixed Point Unsigned Multiplier ; 101         ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; RGB_Process:p1|Mult5~8                                              ; Two Independent 18x18     ; DSP_X32_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult3~8                                              ; Two Independent 18x18     ; DSP_X32_Y43_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult4~8                                              ; Two Independent 18x18     ; DSP_X32_Y41_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult11~8                                             ; Two Independent 18x18     ; DSP_X20_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult12~8                                             ; Two Independent 18x18     ; DSP_X20_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult7~8                                              ; Two Independent 18x18     ; DSP_X20_Y51_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult6~8                                              ; Two Independent 18x18     ; DSP_X20_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult10~8                                             ; Two Independent 18x18     ; DSP_X32_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult9~8                                              ; Two Independent 18x18     ; DSP_X20_Y45_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult8~8                                              ; Two Independent 18x18     ; DSP_X20_Y47_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult8~8 ; Two Independent 18x18     ; DSP_X86_Y30_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult1~8 ; Two Independent 18x18     ; DSP_X54_Y22_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult0~8 ; Two Independent 18x18     ; DSP_X54_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult9~8 ; Two Independent 18x18     ; DSP_X54_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult7~8 ; Two Independent 18x18     ; DSP_X86_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult6~8 ; Two Independent 18x18     ; DSP_X54_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult5~8 ; Two Independent 18x18     ; DSP_X54_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult4~8 ; Two Independent 18x18     ; DSP_X86_Y22_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult3~8 ; Two Independent 18x18     ; DSP_X86_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|sqrt_approx_23bit:sqrt_mod|Mult2~8 ; Two Independent 18x18     ; DSP_X86_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult1~8                                              ; Independent 9x9           ; DSP_X32_Y63_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult0~8                                              ; Two Independent 18x18     ; DSP_X32_Y71_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|Mult2~8                                              ; Independent 9x9           ; DSP_X32_Y61_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|Mult1~mac                          ; Two Independent 18x18     ; DSP_X54_Y30_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|sobel_conv:sob|Mult0~mac                          ; Two Independent 18x18     ; DSP_X54_Y33_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|greyscale:grey|Mult2~mac                          ; Independent 18x18 plus 36 ; DSP_X32_Y2_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; edge_detect:edger|greyscale:grey|Add0~8                             ; Sum of two 18x18          ; DSP_X32_Y4_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult24~8                            ; Independent 9x9           ; DSP_X32_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult23~8                            ; Independent 9x9           ; DSP_X20_Y65_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult22~8                            ; Independent 9x9           ; DSP_X20_Y63_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult21~8                            ; Independent 9x9           ; DSP_X20_Y59_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult20~8                            ; Independent 9x9           ; DSP_X20_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult19~8                            ; Independent 9x9           ; DSP_X86_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult18~8                            ; Independent 9x9           ; DSP_X86_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult17~8                            ; Independent 9x9           ; DSP_X54_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult16~8                            ; Independent 9x9           ; DSP_X20_Y49_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult15~8                            ; Independent 9x9           ; DSP_X20_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult14~8                            ; Independent 9x9           ; DSP_X20_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult13~8                            ; Independent 9x9           ; DSP_X20_Y53_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult12~8                            ; Independent 9x9           ; DSP_X20_Y57_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult11~8                            ; Independent 9x9           ; DSP_X20_Y55_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult24~8                            ; Independent 9x9           ; DSP_X32_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult23~8                            ; Independent 9x9           ; DSP_X32_Y45_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult22~8                            ; Independent 9x9           ; DSP_X32_Y49_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult21~8                            ; Independent 9x9           ; DSP_X32_Y30_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult20~8                            ; Independent 9x9           ; DSP_X32_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult19~8                            ; Independent 9x9           ; DSP_X32_Y57_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult18~8                            ; Independent 9x9           ; DSP_X32_Y51_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult17~8                            ; Independent 9x9           ; DSP_X32_Y65_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult16~8                            ; Independent 9x9           ; DSP_X32_Y55_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult15~8                            ; Independent 9x9           ; DSP_X32_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult14~8                            ; Independent 9x9           ; DSP_X32_Y53_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult13~8                            ; Independent 9x9           ; DSP_X32_Y79_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult12~8                            ; Independent 9x9           ; DSP_X32_Y67_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult11~8                            ; Independent 9x9           ; DSP_X32_Y77_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult24~8                            ; Independent 9x9           ; DSP_X32_Y69_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult22~8                            ; Independent 9x9           ; DSP_X20_Y77_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult21~8                            ; Independent 9x9           ; DSP_X20_Y75_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult18~8                            ; Independent 9x9           ; DSP_X32_Y75_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult15~8                            ; Independent 9x9           ; DSP_X32_Y73_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult12~8                            ; Independent 9x9           ; DSP_X20_Y73_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult10~8                            ; Independent 9x9           ; DSP_X54_Y4_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult9~8                             ; Independent 9x9           ; DSP_X54_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult8~8                             ; Independent 9x9           ; DSP_X54_Y2_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult7~8                             ; Independent 9x9           ; DSP_X20_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult6~8                             ; Independent 9x9           ; DSP_X20_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult5~8                             ; Independent 9x9           ; DSP_X20_Y4_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult4~8                             ; Independent 9x9           ; DSP_X20_Y41_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult3~8                             ; Independent 9x9           ; DSP_X20_Y30_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult2~8                             ; Independent 9x9           ; DSP_X20_Y43_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult0~8                             ; Independent 9x9           ; DSP_X32_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_B|Mult1~8                             ; Independent 9x9           ; DSP_X20_Y61_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult10~8                            ; Independent 9x9           ; DSP_X86_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult9~8                             ; Independent 9x9           ; DSP_X86_Y4_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult8~8                             ; Independent 9x9           ; DSP_X86_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult7~8                             ; Independent 9x9           ; DSP_X86_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult6~8                             ; Independent 9x9           ; DSP_X86_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult5~8                             ; Independent 9x9           ; DSP_X86_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult4~8                             ; Independent 9x9           ; DSP_X86_Y10_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult3~8                             ; Independent 9x9           ; DSP_X86_Y12_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult2~8                             ; Independent 9x9           ; DSP_X86_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult0~8                             ; Independent 9x9           ; DSP_X32_Y47_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_G|Mult1~8                             ; Independent 9x9           ; DSP_X32_Y59_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult9~8                             ; Independent 9x9           ; DSP_X20_Y71_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult6~8                             ; Independent 9x9           ; DSP_X20_Y69_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult3~8                             ; Independent 9x9           ; DSP_X20_Y67_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; blur_5x5:blur|convolution:MAC_R|Mult1~8                             ; Independent 9x9           ; DSP_X20_Y79_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 79,025 / 289,320 ( 27 % ) ;
; C12 interconnects                           ; 3,779 / 13,420 ( 28 % )   ;
; C2 interconnects                            ; 32,534 / 119,108 ( 27 % ) ;
; C4 interconnects                            ; 20,972 / 56,300 ( 37 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 5,998 / 289,320 ( 2 % )   ;
; Global clocks                               ; 4 / 16 ( 25 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 24,847 / 84,580 ( 29 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 4,174 / 12,676 ( 33 % )   ;
; R14/C12 interconnect drivers                ; 7,464 / 20,720 ( 36 % )   ;
; R3 interconnects                            ; 37,677 / 130,992 ( 29 % ) ;
; R6 interconnects                            ; 56,957 / 266,960 ( 21 % ) ;
; Spine clocks                                ; 18 / 360 ( 5 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 118          ; 0            ; 118          ; 0            ; 0            ; 124       ; 118          ; 0            ; 124       ; 124       ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 6            ; 124          ; 6            ; 124          ; 124          ; 0         ; 6            ; 124          ; 0         ; 0         ; 124          ; 118          ; 124          ; 124          ; 124          ; 124          ; 118          ; 124          ; 124          ; 124          ; 124          ; 118          ; 124          ; 124          ; 124          ; 124          ; 124          ; 124          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_REFCLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_PWDN_n      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_CS_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_MCLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_RESET_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SCL     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SDA     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SCL       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SDA       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_CLK     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_HS      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_VS      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[4]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[5]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[6]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[7]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[8]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[9]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                          ;
+-----------------------------+----------------------+-------------------+
; Source Clock(s)             ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------+----------------------+-------------------+
; I/O                         ; MIPI_PIXEL_CLK       ; 1560.5            ;
; CLOCK_50                    ; CLOCK_50             ; 219.2             ;
; MIPI_PIXEL_CLK              ; MIPI_PIXEL_CLK       ; 56.7              ;
; CLOCK_50,MIPI_PIXEL_CLK,I/O ; MIPI_PIXEL_CLK       ; 47.3              ;
+-----------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                  ; Destination Register                                                                                                                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; MIPI_PIXEL_D[7]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a7~porta_datain_reg0 ; 7.081             ;
; MIPI_PIXEL_D[1]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a1~porta_datain_reg0 ; 7.057             ;
; MIPI_PIXEL_D[5]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d1|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a5~porta_datain_reg0 ; 6.941             ;
; edge_detect:edger|vga_rst_req                                                    ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[1]                                                                                                          ; 6.903             ;
; MIPI_PIXEL_D[6]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a6~porta_datain_reg0 ; 5.977             ;
; MIPI_PIXEL_D[2]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a2~porta_datain_reg0 ; 5.919             ;
; MIPI_PIXEL_D[8]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a8~porta_datain_reg0 ; 5.896             ;
; MIPI_PIXEL_D[0]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a0~porta_datain_reg0 ; 5.679             ;
; MIPI_PIXEL_D[3]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a3~porta_datain_reg0 ; 5.674             ;
; MIPI_PIXEL_D[4]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a4~porta_datain_reg0 ; 5.562             ;
; MIPI_PIXEL_D[9]                                                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d2|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a9~porta_datain_reg0 ; 5.388             ;
; MIPI_PIXEL_HS                                                                    ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a5~porta_we_reg      ; 5.343             ;
; MIPI_PIXEL_VS                                                                    ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[5]                                                                                                          ; 4.986             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_LVAL~1                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[7]                                                                                                          ; 4.313             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_LVAL~0                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[7]                                                                                                          ; 4.313             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_FVAL~0                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[1]                                                                                                          ; 3.802             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_FVAL~1                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[1]                                                                                                          ; 3.802             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[14]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[15]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[12]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[11]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[10]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[9]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[8]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[7]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[5]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[4]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[3]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[2]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[0]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[13]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[15]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[14]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[12]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[11]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[10]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[9]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[8]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[7]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[6]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[5]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[4]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[3]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[2]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[1]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[13]                                      ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Y_Cont[0]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[6]                                       ; D8M_SET:ccd|D8M_WRITE_COUNTER:u3|X_Cont[1]                                                                                                          ; 2.629             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[23] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.585             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[24] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.581             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[26] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.570             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[30] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.561             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.561             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[29] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.561             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[28] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.561             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[27] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.561             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[17] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.561             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[25] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.558             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[22] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.492             ;
; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|WR[1]                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a5~porta_we_reg      ; 2.458             ;
; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|WR[0]                                  ; D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|int_line:d3|altsyncram:altsyncram_component|altsyncram_iup1:auto_generated|ram_block1a5~porta_we_reg      ; 2.458             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[20] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.383             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[21] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.344             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[16] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.318             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[19] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.306             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[18] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.306             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[15] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.306             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[14] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.306             ;
; cursor:c_proc|count[20]                                                          ; cursor:c_proc|c_clk                                                                                                                                 ; 2.166             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[5]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.119             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[4]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.119             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[3]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.119             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[2]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.119             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[1]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.119             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[0]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 2.119             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[13] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 1.886             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[12] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 1.886             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[11] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 1.886             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[10] ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 1.886             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[8]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 1.886             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[6]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 1.886             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[7]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 1.668             ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[9]  ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                          ; 1.636             ;
; blur_5x5:blur|M10K_line_buff:M10K_B|mem_block_rtl_0_bypass[17]                   ; reg_blurred_B[0]                                                                                                                                    ; 0.894             ;
; blur_5x5:blur|M10K_line_buff:M10K_B|mem_block_rtl_0_bypass[18]                   ; reg_blurred_B[0]                                                                                                                                    ; 0.894             ;
; blur_5x5:blur|M10K_line_buff:M10K_B|mem_block_rtl_0_bypass[19]                   ; reg_blurred_B[0]                                                                                                                                    ; 0.894             ;
; blur_5x5:blur|M10K_line_buff:M10K_B|mem_block_rtl_0_bypass[20]                   ; reg_blurred_B[0]                                                                                                                                    ; 0.894             ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|read_index[7]               ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK3|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ram_block1a5~portb_address_reg0   ; 0.856             ;
; blur_5x5:blur|M10K_line_buff:M10K_B|mem_block_rtl_0_bypass[11]                   ; reg_blurred_B[0]                                                                                                                                    ; 0.780             ;
; blur_5x5:blur|M10K_line_buff:M10K_B|mem_block_rtl_0_bypass[12]                   ; reg_blurred_B[0]                                                                                                                                    ; 0.780             ;
; blur_5x5:blur|M10K_line_buff:M10K_B|mem_block_rtl_0_bypass[13]                   ; reg_blurred_B[0]                                                                                                                                    ; 0.780             ;
; blur_5x5:blur|M10K_line_buff:M10K_B|mem_block_rtl_0_bypass[14]                   ; reg_blurred_B[0]                                                                                                                                    ; 0.780             ;
; blur_5x5:blur|M10K_line_buff:M10K_R|mem_block_rtl_0_bypass[24]                   ; reg_blurred_R[3]~_Duplicate_1                                                                                                                       ; 0.745             ;
; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|write_index[0]              ; blur_5x5:blur|blur_control:blur_con_B|row_buffer:MK2|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ram_block1a6~porta_address_reg0   ; 0.726             ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|write_index[0]              ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ram_block1a7~porta_address_reg0   ; 0.717             ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|read_index[9]               ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ram_block1a5~portb_address_reg0   ; 0.707             ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|read_index[2]               ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ram_block1a5~portb_address_reg0   ; 0.707             ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|read_index[4]               ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ram_block1a5~portb_address_reg0   ; 0.707             ;
; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|read_index[3]               ; blur_5x5:blur|blur_control:blur_con_R|row_buffer:MK4|altsyncram:mem_block[0][7]__1|altsyncram_7oo1:auto_generated|ram_block1a5~portb_address_reg0   ; 0.707             ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SOC_D8M_LB_RTL"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance video_pll:MIPI_clk|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga/20.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "video_pll:MIPI_clk|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 6 pins of 124 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL video_pll:MIPI_clk|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): video_pll:MIPI_clk|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G1
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 35525 fanout uses global clock CLKCTRL_G7
    Info (11162): MIPI_PIXEL_CLK~inputCLKENA0 with 164 fanout uses global clock CLKCTRL_G4
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): MIPI_PIXEL_HS~inputCLKENA0 with 2 fanout uses global clock CLKCTRL_G5
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 2 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver MIPI_PIXEL_CLK~inputCLKENA0, placed at CLKCTRL_G4
        Info (179012): Refclk input I/O pad MIPI_PIXEL_CLK is placed onto PIN_AA21
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver MIPI_PIXEL_HS~inputCLKENA0, placed at CLKCTRL_G5
        Info (179012): Refclk input I/O pad MIPI_PIXEL_HS is placed onto PIN_AK24
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Warning (335093): The Timing Analyzer is analyzing 237 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'DE1_SOC_D8M_LB_RTL.SDC'
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(8): CLOCK2_50 could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 8
Warning (332049): Ignored create_clock at DE1_SOC_D8M_LB_RTL.sdc(8): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 8
    Info (332050): create_clock -period "50.0 MHz"  -name CLOCK2_50 [get_ports CLOCK2_50] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 8
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(9): CLOCK3_50 could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 9
Warning (332049): Ignored create_clock at DE1_SOC_D8M_LB_RTL.sdc(9): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 9
    Info (332050): create_clock -period "50.0 MHz"  -name CLOCK3_50 [get_ports CLOCK3_50] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 9
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(16): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 16
Warning (332049): Ignored create_clock at DE1_SOC_D8M_LB_RTL.sdc(16): Argument <targets> is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 16
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck} File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 16
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(17): altera_reserved_tdi could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 17
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(17): altera_reserved_tck could not be matched with a clock File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 17
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_LB_RTL.sdc(17): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 17
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 17
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_LB_RTL.sdc(17): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 17
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(18): altera_reserved_tms could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 18
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_LB_RTL.sdc(18): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 18
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 18
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_LB_RTL.sdc(18): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 18
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(19): altera_reserved_tdo could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 19
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(19): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 19
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 19
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(19): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 19
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(22): u0|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 22
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(23): DRAM_CLK could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 23
Critical Warning (332049): Ignored create_generated_clock at DE1_SOC_D8M_LB_RTL.sdc(22): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 22
    Info (332050): create_generated_clock -source [get_pins {u0|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                      -name clk_dram_ext [get_ports {DRAM_CLK}] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 22
Warning (332049): Ignored create_generated_clock at DE1_SOC_D8M_LB_RTL.sdc(22): Argument -source is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 22
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(25): u0|pll_sys|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 25
Warning (332049): Ignored create_generated_clock at DE1_SOC_D8M_LB_RTL.sdc(25): Argument -source is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 25
    Info (332050): create_generated_clock -source [get_pins { u0|pll_sys|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk }] \
                      -name clk_vga_ext [get_ports {VGA_CLK}] -invert File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 25
Warning (332043): Overwriting existing clock: MIPI_PIXEL_CLK
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {MIPI_clk|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {MIPI_clk|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {MIPI_clk|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {MIPI_clk|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 15 -duty_cycle 50.00 -name {MIPI_clk|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {MIPI_clk|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(68): DRAM_DQ* could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 68
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(68): clk_dram_ext could not be matched with a clock File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 68
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_LB_RTL.sdc(68): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 68
    Info (332050): set_input_delay -max -clock clk_dram_ext 5.9 [get_ports DRAM_DQ*] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 68
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_LB_RTL.sdc(68): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 68
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_LB_RTL.sdc(69): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 69
    Info (332050): set_input_delay -min -clock clk_dram_ext 3.0 [get_ports DRAM_DQ*] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 69
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_LB_RTL.sdc(69): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 69
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(72): u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 72
Warning (332049): Ignored set_multicycle_path at DE1_SOC_D8M_LB_RTL.sdc(71): Argument <from> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 71
    Info (332050): set_multicycle_path -from [get_clocks {clk_dram_ext}] \
                    -to [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                          -setup 2            File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 71
Warning (332049): Ignored set_multicycle_path at DE1_SOC_D8M_LB_RTL.sdc(71): Argument <to> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 71
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(87): DRAM_*DQM could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 87
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(87): DRAM_DQ* could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 87
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(87): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 87
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 87
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(87): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 87
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(88): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 88
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 88
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(88): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 88
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(89): DRAM_ADDR* could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(89): DRAM_BA* could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(89): DRAM_CAS_N could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(89): DRAM_CKE could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(89): DRAM_CS_N could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(89): DRAM_RAS_N could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(89): DRAM_WE_N could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(89): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(89): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 89
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(90): Argument <targets> is an empty collection File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 90
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 90
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(90): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 90
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(95): VGA_BLANK could not be matched with a port File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 95
Warning (332174): Ignored filter at DE1_SOC_D8M_LB_RTL.sdc(95): clk_vga_ext could not be matched with a clock File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 95
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(95): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 95
    Info (332050): set_output_delay -max -clock clk_vga_ext  0.3 [get_ports {VGA_R* VGA_G* VGA_B* VGA_BLANK}] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 95
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_LB_RTL.sdc(96): Argument -clock is not an object ID File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 96
    Info (332050): set_output_delay -min -clock clk_vga_ext -1.6 [get_ports {VGA_R* VGA_G* VGA_B* VGA_BLANK}] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 96
Warning (332054): Assignment set_clock_groups is accepted but has some problems at DE1_SOC_D8M_LB_RTL.sdc(101): Argument -group with value [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 101
    Info (332050): set_clock_groups -asynchronous -group [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                               -group [get_clocks {MIPI_PIXEL_CLK}] File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/DE1_SOC_D8M_LB_RTL.sdc Line: 101
Warning (332060): Node: edge_detect:edger|vga_rst_req was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch D8M_SET:ccd|D8M_WRITE_COUNTER:u3|Pre_FVAL~1 is being clocked by edge_detect:edger|vga_rst_req
Warning (332060): Node: SW[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch cursor:c_proc|rect_draw_ready is being clocked by SW[0]
Warning (332060): Node: blur_5x5:blur|blur_control:blur_con_B|rows_written_flag was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch blur_5x5:blur|blur_control:blur_con_B|rows_written[1] is being clocked by blur_5x5:blur|blur_control:blur_con_B|rows_written_flag
Warning (332060): Node: cursor:c_proc|c_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register cursor:c_proc|c_left[2] is being clocked by cursor:c_proc|c_clk
Warning (332060): Node: blur_5x5:blur|blur_control:blur_con_B|rows_written[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch blur_5x5:blur|convolution:MAC_B|sum_data[9] is being clocked by blur_5x5:blur|blur_control:blur_con_B|rows_written[0]
Warning (332060): Node: blur_5x5:blur|blur_control:blur_con_G|rows_written[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch blur_5x5:blur|convolution:MAC_G|sum_data[9] is being clocked by blur_5x5:blur|blur_control:blur_con_G|rows_written[0]
Warning (332060): Node: blur_5x5:blur|blur_control:blur_con_R|rows_written[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch blur_5x5:blur|convolution:MAC_R|sum_data[9] is being clocked by blur_5x5:blur|blur_control:blur_con_R|rows_written[0]
Warning (332060): Node: blur_5x5:blur|blur_control:blur_con_B|rd_current_buff[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch blur_5x5:blur|blur_control:blur_con_B|data_out[176] is being clocked by blur_5x5:blur|blur_control:blur_con_B|rd_current_buff[1]
Warning (332060): Node: blur_5x5:blur|blur_control:blur_con_G|rd_current_buff[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch blur_5x5:blur|blur_control:blur_con_G|data_out[176] is being clocked by blur_5x5:blur|blur_control:blur_con_G|rd_current_buff[1]
Warning (332060): Node: blur_5x5:blur|blur_control:blur_con_R|rd_current_buff[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch blur_5x5:blur|blur_control:blur_con_R|data_out[176] is being clocked by blur_5x5:blur|blur_control:blur_con_R|rd_current_buff[1]
Warning (332060): Node: MIPI_PIXEL_HS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register D8M_SET:ccd|RAW2RGB_L:u4|Line_Buffer_J:u0|WR[0] is being clocked by MIPI_PIXEL_HS
Warning (332060): Node: MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[3] is being clocked by MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|DELY[1] is being clocked by MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: MIPI_clk|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: MIPI_clk|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: MIPI_clk|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 MIPI_clk|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   50.000 MIPI_clk|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   40.000 MIPI_PIXEL_CLK
    Info (332111):   40.000 MIPI_PIXEL_CLK_ext
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 1248 registers into blocks of type DSP block
    Extra Info (176220): Created 48 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:48
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:02:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 23% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 46% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:10:34
Info (11888): Total time spent on timing analysis during the Fitter is 67.21 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:18
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin CAMERA_I2C_SCL has a permanently enabled output enable File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/de1_soc_d8m_lb_rtl.v Line: 44
    Info (169065): Pin MIPI_I2C_SCL has a permanently enabled output enable File: C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/de1_soc_d8m_lb_rtl.v Line: 48
Info (144001): Generated suppressed messages file C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/output_files/DE1_SOC_D8M_LB_RTL.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 84 warnings
    Info: Peak virtual memory: 9038 megabytes
    Info: Processing ended: Mon May 27 00:41:44 2024
    Info: Elapsed time: 00:19:13
    Info: Total CPU time (on all processors): 00:34:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/amaan/Documents/WinterQtr2024/EEC181A/final/Edge_Detection_181/DE1_SOC_D8M_LB_RTL/output_files/DE1_SOC_D8M_LB_RTL.fit.smsg.


