Analysis & Synthesis report for DMAC_Top
Tue Dec 05 23:50:19 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. User-Specified and Inferred Latches
  9. Registers Removed During Synthesis
 10. General Register Statistics
 11. Multiplexer Restructuring Statistics (Restructuring Performed)
 12. Parameter Settings for User Entity Instance: master:U1_master
 13. Parameter Settings for User Entity Instance: fifo:src_fifo|fifo_ns:U1_fifo_ns
 14. Parameter Settings for User Entity Instance: fifo:src_fifo|fifo_cal:U2_fifo_cal
 15. Parameter Settings for User Entity Instance: fifo:src_fifo|fifo_out:U3_fifo_out
 16. Parameter Settings for User Entity Instance: fifo:dest_fifo|fifo_ns:U1_fifo_ns
 17. Parameter Settings for User Entity Instance: fifo:dest_fifo|fifo_cal:U2_fifo_cal
 18. Parameter Settings for User Entity Instance: fifo:dest_fifo|fifo_out:U3_fifo_out
 19. Parameter Settings for User Entity Instance: fifo:data_size_fifo|fifo_ns:U1_fifo_ns
 20. Parameter Settings for User Entity Instance: fifo:data_size_fifo|fifo_cal:U2_fifo_cal
 21. Parameter Settings for User Entity Instance: fifo:data_size_fifo|fifo_out:U3_fifo_out
 22. Port Connectivity Checks: "fifo:data_size_fifo"
 23. Port Connectivity Checks: "fifo:dest_fifo"
 24. Port Connectivity Checks: "fifo:src_fifo|_2_to_1_MUX:mux"
 25. Port Connectivity Checks: "fifo:src_fifo"
 26. Port Connectivity Checks: "master:U1_master|cla32_ov:U0_cla32"
 27. Port Connectivity Checks: "master:U1_master|cla32_ov:op_dest_cla32"
 28. Port Connectivity Checks: "master:U1_master|cla32_ov:op_src_cla32"
 29. Port Connectivity Checks: "slave:U0_slave|cla32_ov:U1_cla32"
 30. Port Connectivity Checks: "slave:U0_slave|cla32_ov:U0_cla32"
 31. Elapsed Time Per Partition
 32. Analysis & Synthesis Messages
 33. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Dec 05 23:50:19 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DMAC_Top                                        ;
; Top-level Entity Name              ; DMAC_Top                                        ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 2,009                                           ;
;     Total combinational functions  ; 1,241                                           ;
;     Dedicated logic registers      ; 1,182                                           ;
; Total registers                    ; 1182                                            ;
; Total pins                         ; 359                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C70F896C6       ;                    ;
; Top-level entity name                                                      ; DMAC_Top           ; DMAC_Top           ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                       ;
+----------------------------------+-----------------+------------------------+--------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path         ; Library ;
+----------------------------------+-----------------+------------------------+--------------------------------------+---------+
; write_operation.v                ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/write_operation.v ;         ;
; _dff_r_en.v                      ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/_dff_r_en.v       ;         ;
; _dff_r.v                         ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/_dff_r.v          ;         ;
; _dff4_r.v                        ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/_dff4_r.v         ;         ;
; _dff3_r.v                        ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/_dff3_r.v         ;         ;
; _dff32_r.v                       ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/_dff32_r.v        ;         ;
; _8_to_1_MUX.v                    ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/_8_to_1_MUX.v     ;         ;
; _3_to_8decoder.v                 ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/_3_to_8decoder.v  ;         ;
; _2_to_1_MUX.v                    ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/_2_to_1_MUX.v     ;         ;
; slave.v                          ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/slave.v           ;         ;
; Register_file.v                  ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/Register_file.v   ;         ;
; register8_r_en.v                 ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/register8_r_en.v  ;         ;
; register32_r_en.v                ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/register32_r_en.v ;         ;
; register32_8.v                   ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/register32_8.v    ;         ;
; read_operation.v                 ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/read_operation.v  ;         ;
; master.v                         ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/master.v          ;         ;
; gates.v                          ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/gates.v           ;         ;
; fifo_out.v                       ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/fifo_out.v        ;         ;
; fifo_ns.v                        ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/fifo_ns.v         ;         ;
; fifo_cal.v                       ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/fifo_cal.v        ;         ;
; fifo.v                           ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/fifo.v            ;         ;
; fa_v2.v                          ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/fa_v2.v           ;         ;
; DMAC_Top.v                       ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/DMAC_Top.v        ;         ;
; clb4.v                           ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/clb4.v            ;         ;
; cla4_ov.v                        ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/cla4_ov.v         ;         ;
; cla4.v                           ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/cla4.v            ;         ;
; cla32_ov.v                       ; yes             ; User Verilog HDL File  ; C:/altera/DMAC_Top/cla32_ov.v        ;         ;
+----------------------------------+-----------------+------------------------+--------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 2,009 ;
;                                             ;       ;
; Total combinational functions               ; 1241  ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 894   ;
;     -- 3 input functions                    ; 166   ;
;     -- <=2 input functions                  ; 181   ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 1241  ;
;     -- arithmetic mode                      ; 0     ;
;                                             ;       ;
; Total registers                             ; 1182  ;
;     -- Dedicated logic registers            ; 1182  ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 359   ;
; Embedded Multiplier 9-bit elements          ; 0     ;
; Maximum fan-out node                        ; Clk   ;
; Maximum fan-out                             ; 1182  ;
; Total fan-out                               ; 9334  ;
; Average fan-out                             ; 3.36  ;
+---------------------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                       ; Library Name ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DMAC_Top                                     ; 1241 (0)          ; 1182 (0)     ; 0           ; 0            ; 0       ; 0         ; 359  ; 0            ; |DMAC_Top                                                                                                                                                                 ; work         ;
;    |fifo:data_size_fifo|                      ; 215 (0)           ; 301 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo                                                                                                                                             ; work         ;
;       |Register_file:U0_Register_file|        ; 8 (0)             ; 256 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file                                                                                                              ; work         ;
;          |register32_8:U1_register32_8|       ; 0 (0)             ; 256 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8                                                                                 ; work         ;
;             |register32_r_en:U0_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32                                                   ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en ; work         ;
;             |register32_r_en:U1_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32                                                   ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en ; work         ;
;             |register32_r_en:U2_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32                                                   ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en ; work         ;
;             |register32_r_en:U3_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32                                                   ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en ; work         ;
;             |register32_r_en:U4_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32                                                   ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en ; work         ;
;             |register32_r_en:U5_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32                                                   ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en ; work         ;
;             |register32_r_en:U6_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32                                                   ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en ; work         ;
;             |register32_r_en:U7_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32                                                   ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8                       ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en ; work         ;
;          |write_operation:U0_write_operation| ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|write_operation:U0_write_operation                                                                           ; work         ;
;             |_3_to_8decoder:U0_3_to_8decoder| ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|Register_file:U0_Register_file|write_operation:U0_write_operation|_3_to_8decoder:U0_3_to_8decoder                                           ; work         ;
;       |_2_to_1_MUX:mux|                       ; 160 (160)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_2_to_1_MUX:mux                                                                                                                             ; work         ;
;       |_dff32_r:dout_dff32_r|                 ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r                                                                                                                       ; work         ;
;          |_dff4_r:U0_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r                                                                                                      ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U0_dff_r                                                                                      ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U1_dff_r                                                                                      ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U2_dff_r                                                                                      ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U3_dff_r                                                                                      ; work         ;
;          |_dff4_r:U1_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r                                                                                                      ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U0_dff_r                                                                                      ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U1_dff_r                                                                                      ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U2_dff_r                                                                                      ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U3_dff_r                                                                                      ; work         ;
;          |_dff4_r:U2_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r                                                                                                      ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U0_dff_r                                                                                      ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U1_dff_r                                                                                      ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U2_dff_r                                                                                      ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U3_dff_r                                                                                      ; work         ;
;          |_dff4_r:U3_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r                                                                                                      ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U0_dff_r                                                                                      ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U1_dff_r                                                                                      ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U2_dff_r                                                                                      ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U3_dff_r                                                                                      ; work         ;
;          |_dff4_r:U4_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r                                                                                                      ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U0_dff_r                                                                                      ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U1_dff_r                                                                                      ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U2_dff_r                                                                                      ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U3_dff_r                                                                                      ; work         ;
;          |_dff4_r:U5_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r                                                                                                      ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U0_dff_r                                                                                      ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U1_dff_r                                                                                      ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U2_dff_r                                                                                      ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U3_dff_r                                                                                      ; work         ;
;          |_dff4_r:U6_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r                                                                                                      ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U0_dff_r                                                                                      ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U1_dff_r                                                                                      ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U2_dff_r                                                                                      ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U3_dff_r                                                                                      ; work         ;
;          |_dff4_r:U7_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r                                                                                                      ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U0_dff_r                                                                                      ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U1_dff_r                                                                                      ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U2_dff_r                                                                                      ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U3_dff_r                                                                                      ; work         ;
;       |_dff3_r:head_dff3_r|                   ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:head_dff3_r                                                                                                                         ; work         ;
;          |_dff_r:U0_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:head_dff3_r|_dff_r:U0_dff_r                                                                                                         ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:head_dff3_r|_dff_r:U1_dff_r                                                                                                         ; work         ;
;          |_dff_r:U2_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:head_dff3_r|_dff_r:U2_dff_r                                                                                                         ; work         ;
;       |_dff3_r:state_dff3_r|                  ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:state_dff3_r                                                                                                                        ; work         ;
;          |_dff_r:U0_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:state_dff3_r|_dff_r:U0_dff_r                                                                                                        ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:state_dff3_r|_dff_r:U1_dff_r                                                                                                        ; work         ;
;          |_dff_r:U2_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:state_dff3_r|_dff_r:U2_dff_r                                                                                                        ; work         ;
;       |_dff3_r:tail_dff3_r|                   ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:tail_dff3_r                                                                                                                         ; work         ;
;          |_dff_r:U0_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:tail_dff3_r|_dff_r:U0_dff_r                                                                                                         ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:tail_dff3_r|_dff_r:U1_dff_r                                                                                                         ; work         ;
;          |_dff_r:U2_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff3_r:tail_dff3_r|_dff_r:U2_dff_r                                                                                                         ; work         ;
;       |_dff4_r:data_count_dff3_r|             ; 5 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff4_r:data_count_dff3_r                                                                                                                   ; work         ;
;          |_dff_r:U0_dff_r|                    ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff4_r:data_count_dff3_r|_dff_r:U0_dff_r                                                                                                   ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff4_r:data_count_dff3_r|_dff_r:U1_dff_r                                                                                                   ; work         ;
;          |_dff_r:U2_dff_r|                    ; 2 (2)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff4_r:data_count_dff3_r|_dff_r:U2_dff_r                                                                                                   ; work         ;
;          |_dff_r:U3_dff_r|                    ; 2 (2)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|_dff4_r:data_count_dff3_r|_dff_r:U3_dff_r                                                                                                   ; work         ;
;       |fifo_cal:U2_fifo_cal|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|fifo_cal:U2_fifo_cal                                                                                                                        ; work         ;
;       |fifo_ns:U1_fifo_ns|                    ; 26 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:data_size_fifo|fifo_ns:U1_fifo_ns                                                                                                                          ; work         ;
;    |fifo:dest_fifo|                           ; 214 (0)           ; 301 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo                                                                                                                                                  ; work         ;
;       |Register_file:U0_Register_file|        ; 8 (0)             ; 256 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file                                                                                                                   ; work         ;
;          |register32_8:U1_register32_8|       ; 0 (0)             ; 256 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8                                                                                      ; work         ;
;             |register32_r_en:U0_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32                                                        ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;             |register32_r_en:U1_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32                                                        ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;             |register32_r_en:U2_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32                                                        ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;             |register32_r_en:U3_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32                                                        ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;             |register32_r_en:U4_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32                                                        ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;             |register32_r_en:U5_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32                                                        ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;             |register32_r_en:U6_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32                                                        ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;             |register32_r_en:U7_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32                                                        ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8                            ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en      ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en      ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en      ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en      ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en      ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en      ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en      ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en      ; work         ;
;          |write_operation:U0_write_operation| ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|write_operation:U0_write_operation                                                                                ; work         ;
;             |_3_to_8decoder:U0_3_to_8decoder| ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|Register_file:U0_Register_file|write_operation:U0_write_operation|_3_to_8decoder:U0_3_to_8decoder                                                ; work         ;
;       |_2_to_1_MUX:mux|                       ; 160 (160)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_2_to_1_MUX:mux                                                                                                                                  ; work         ;
;       |_dff32_r:dout_dff32_r|                 ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r                                                                                                                            ; work         ;
;          |_dff4_r:U0_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r                                                                                                           ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U0_dff_r                                                                                           ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U1_dff_r                                                                                           ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U2_dff_r                                                                                           ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U3_dff_r                                                                                           ; work         ;
;          |_dff4_r:U1_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r                                                                                                           ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U0_dff_r                                                                                           ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U1_dff_r                                                                                           ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U2_dff_r                                                                                           ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U3_dff_r                                                                                           ; work         ;
;          |_dff4_r:U2_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r                                                                                                           ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U0_dff_r                                                                                           ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U1_dff_r                                                                                           ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U2_dff_r                                                                                           ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U3_dff_r                                                                                           ; work         ;
;          |_dff4_r:U3_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r                                                                                                           ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U0_dff_r                                                                                           ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U1_dff_r                                                                                           ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U2_dff_r                                                                                           ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U3_dff_r                                                                                           ; work         ;
;          |_dff4_r:U4_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r                                                                                                           ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U0_dff_r                                                                                           ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U1_dff_r                                                                                           ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U2_dff_r                                                                                           ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U3_dff_r                                                                                           ; work         ;
;          |_dff4_r:U5_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r                                                                                                           ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U0_dff_r                                                                                           ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U1_dff_r                                                                                           ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U2_dff_r                                                                                           ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U3_dff_r                                                                                           ; work         ;
;          |_dff4_r:U6_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r                                                                                                           ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U0_dff_r                                                                                           ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U1_dff_r                                                                                           ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U2_dff_r                                                                                           ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U3_dff_r                                                                                           ; work         ;
;          |_dff4_r:U7_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r                                                                                                           ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U0_dff_r                                                                                           ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U1_dff_r                                                                                           ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U2_dff_r                                                                                           ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U3_dff_r                                                                                           ; work         ;
;       |_dff3_r:head_dff3_r|                   ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:head_dff3_r                                                                                                                              ; work         ;
;          |_dff_r:U0_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:head_dff3_r|_dff_r:U0_dff_r                                                                                                              ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:head_dff3_r|_dff_r:U1_dff_r                                                                                                              ; work         ;
;          |_dff_r:U2_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:head_dff3_r|_dff_r:U2_dff_r                                                                                                              ; work         ;
;       |_dff3_r:state_dff3_r|                  ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:state_dff3_r                                                                                                                             ; work         ;
;          |_dff_r:U0_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:state_dff3_r|_dff_r:U0_dff_r                                                                                                             ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:state_dff3_r|_dff_r:U1_dff_r                                                                                                             ; work         ;
;          |_dff_r:U2_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:state_dff3_r|_dff_r:U2_dff_r                                                                                                             ; work         ;
;       |_dff3_r:tail_dff3_r|                   ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:tail_dff3_r                                                                                                                              ; work         ;
;          |_dff_r:U0_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:tail_dff3_r|_dff_r:U0_dff_r                                                                                                              ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:tail_dff3_r|_dff_r:U1_dff_r                                                                                                              ; work         ;
;          |_dff_r:U2_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff3_r:tail_dff3_r|_dff_r:U2_dff_r                                                                                                              ; work         ;
;       |_dff4_r:data_count_dff3_r|             ; 5 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff4_r:data_count_dff3_r                                                                                                                        ; work         ;
;          |_dff_r:U0_dff_r|                    ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff4_r:data_count_dff3_r|_dff_r:U0_dff_r                                                                                                        ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff4_r:data_count_dff3_r|_dff_r:U1_dff_r                                                                                                        ; work         ;
;          |_dff_r:U2_dff_r|                    ; 2 (2)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff4_r:data_count_dff3_r|_dff_r:U2_dff_r                                                                                                        ; work         ;
;          |_dff_r:U3_dff_r|                    ; 2 (2)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|_dff4_r:data_count_dff3_r|_dff_r:U3_dff_r                                                                                                        ; work         ;
;       |fifo_cal:U2_fifo_cal|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|fifo_cal:U2_fifo_cal                                                                                                                             ; work         ;
;       |fifo_ns:U1_fifo_ns|                    ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:dest_fifo|fifo_ns:U1_fifo_ns                                                                                                                               ; work         ;
;    |fifo:src_fifo|                            ; 214 (0)           ; 301 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo                                                                                                                                                   ; work         ;
;       |Register_file:U0_Register_file|        ; 8 (0)             ; 256 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file                                                                                                                    ; work         ;
;          |register32_8:U1_register32_8|       ; 0 (0)             ; 256 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8                                                                                       ; work         ;
;             |register32_r_en:U0_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32                                                         ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;             |register32_r_en:U1_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32                                                         ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U1_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;             |register32_r_en:U2_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32                                                         ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U2_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;             |register32_r_en:U3_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32                                                         ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U3_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;             |register32_r_en:U4_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32                                                         ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U4_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;             |register32_r_en:U5_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32                                                         ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U5_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;             |register32_r_en:U6_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32                                                         ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U6_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;             |register32_r_en:U7_register32|   ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32                                                         ; work         ;
;                |register8_r_en:U0_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U0_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U1_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U1_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U2_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U2_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;                |register8_r_en:U3_register8|  ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8                             ; work         ;
;                   |_dff_r_en:U0_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U0_dff_r_en       ; work         ;
;                   |_dff_r_en:U1_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U1_dff_r_en       ; work         ;
;                   |_dff_r_en:U2_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U2_dff_r_en       ; work         ;
;                   |_dff_r_en:U3_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U3_dff_r_en       ; work         ;
;                   |_dff_r_en:U4_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U4_dff_r_en       ; work         ;
;                   |_dff_r_en:U5_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U5_dff_r_en       ; work         ;
;                   |_dff_r_en:U6_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U6_dff_r_en       ; work         ;
;                   |_dff_r_en:U7_dff_r_en|     ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U7_register32|register8_r_en:U3_register8|_dff_r_en:U7_dff_r_en       ; work         ;
;          |write_operation:U0_write_operation| ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|write_operation:U0_write_operation                                                                                 ; work         ;
;             |_3_to_8decoder:U0_3_to_8decoder| ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|Register_file:U0_Register_file|write_operation:U0_write_operation|_3_to_8decoder:U0_3_to_8decoder                                                 ; work         ;
;       |_2_to_1_MUX:mux|                       ; 160 (160)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_2_to_1_MUX:mux                                                                                                                                   ; work         ;
;       |_dff32_r:dout_dff32_r|                 ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r                                                                                                                             ; work         ;
;          |_dff4_r:U0_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r                                                                                                            ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U0_dff_r                                                                                            ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U1_dff_r                                                                                            ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U2_dff_r                                                                                            ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U3_dff_r                                                                                            ; work         ;
;          |_dff4_r:U1_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r                                                                                                            ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U0_dff_r                                                                                            ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U1_dff_r                                                                                            ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U2_dff_r                                                                                            ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U1_dff_r|_dff_r:U3_dff_r                                                                                            ; work         ;
;          |_dff4_r:U2_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r                                                                                                            ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U0_dff_r                                                                                            ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U1_dff_r                                                                                            ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U2_dff_r                                                                                            ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U2_dff_r|_dff_r:U3_dff_r                                                                                            ; work         ;
;          |_dff4_r:U3_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r                                                                                                            ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U0_dff_r                                                                                            ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U1_dff_r                                                                                            ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U2_dff_r                                                                                            ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U3_dff_r|_dff_r:U3_dff_r                                                                                            ; work         ;
;          |_dff4_r:U4_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r                                                                                                            ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U0_dff_r                                                                                            ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U1_dff_r                                                                                            ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U2_dff_r                                                                                            ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U3_dff_r                                                                                            ; work         ;
;          |_dff4_r:U5_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r                                                                                                            ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U0_dff_r                                                                                            ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U1_dff_r                                                                                            ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U2_dff_r                                                                                            ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U5_dff_r|_dff_r:U3_dff_r                                                                                            ; work         ;
;          |_dff4_r:U6_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r                                                                                                            ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U0_dff_r                                                                                            ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U1_dff_r                                                                                            ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U2_dff_r                                                                                            ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U6_dff_r|_dff_r:U3_dff_r                                                                                            ; work         ;
;          |_dff4_r:U7_dff_r|                   ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r                                                                                                            ; work         ;
;             |_dff_r:U0_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U0_dff_r                                                                                            ; work         ;
;             |_dff_r:U1_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U1_dff_r                                                                                            ; work         ;
;             |_dff_r:U2_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U2_dff_r                                                                                            ; work         ;
;             |_dff_r:U3_dff_r|                 ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U7_dff_r|_dff_r:U3_dff_r                                                                                            ; work         ;
;       |_dff3_r:head_dff3_r|                   ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:head_dff3_r                                                                                                                               ; work         ;
;          |_dff_r:U0_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:head_dff3_r|_dff_r:U0_dff_r                                                                                                               ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:head_dff3_r|_dff_r:U1_dff_r                                                                                                               ; work         ;
;          |_dff_r:U2_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:head_dff3_r|_dff_r:U2_dff_r                                                                                                               ; work         ;
;       |_dff3_r:state_dff3_r|                  ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:state_dff3_r                                                                                                                              ; work         ;
;          |_dff_r:U0_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:state_dff3_r|_dff_r:U0_dff_r                                                                                                              ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:state_dff3_r|_dff_r:U1_dff_r                                                                                                              ; work         ;
;          |_dff_r:U2_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:state_dff3_r|_dff_r:U2_dff_r                                                                                                              ; work         ;
;       |_dff3_r:tail_dff3_r|                   ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:tail_dff3_r                                                                                                                               ; work         ;
;          |_dff_r:U0_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:tail_dff3_r|_dff_r:U0_dff_r                                                                                                               ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:tail_dff3_r|_dff_r:U1_dff_r                                                                                                               ; work         ;
;          |_dff_r:U2_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff3_r:tail_dff3_r|_dff_r:U2_dff_r                                                                                                               ; work         ;
;       |_dff4_r:data_count_dff3_r|             ; 5 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff4_r:data_count_dff3_r                                                                                                                         ; work         ;
;          |_dff_r:U0_dff_r|                    ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff4_r:data_count_dff3_r|_dff_r:U0_dff_r                                                                                                         ; work         ;
;          |_dff_r:U1_dff_r|                    ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff4_r:data_count_dff3_r|_dff_r:U1_dff_r                                                                                                         ; work         ;
;          |_dff_r:U2_dff_r|                    ; 2 (2)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff4_r:data_count_dff3_r|_dff_r:U2_dff_r                                                                                                         ; work         ;
;          |_dff_r:U3_dff_r|                    ; 2 (2)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|_dff4_r:data_count_dff3_r|_dff_r:U3_dff_r                                                                                                         ; work         ;
;       |fifo_cal:U2_fifo_cal|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|fifo_cal:U2_fifo_cal                                                                                                                              ; work         ;
;       |fifo_ns:U1_fifo_ns|                    ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|fifo:src_fifo|fifo_ns:U1_fifo_ns                                                                                                                                ; work         ;
;    |master:U1_master|                         ; 214 (190)         ; 51 (51)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master                                                                                                                                                ; work         ;
;       |cla32_ov:U0_cla32|                     ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32                                                                                                                              ; work         ;
;          |cla4:U0_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U0_cla4                                                                                                                 ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4                                                                                                    ; work         ;
;                |_or5:U21_or5|                 ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                       ; work         ;
;             |fa_v2:U4_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U0_cla4|fa_v2:U4_fa_v2                                                                                                  ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                                                                                    ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                        ; work         ;
;          |cla4:U1_cla4|                       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U1_cla4                                                                                                                 ; work         ;
;             |clb4:U0_clb4|                    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U1_cla4|clb4:U0_clb4                                                                                                    ; work         ;
;                |_or5:U21_or5|                 ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U1_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                       ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2                                                                                                  ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                    ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                        ; work         ;
;          |cla4:U2_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U2_cla4                                                                                                                 ; work         ;
;             |clb4:U0_clb4|                    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U2_cla4|clb4:U0_clb4                                                                                                    ; work         ;
;                |_or5:U21_or5|                 ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U2_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                       ; work         ;
;          |cla4:U3_cla4|                       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U3_cla4                                                                                                                 ; work         ;
;             |clb4:U0_clb4|                    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U3_cla4|clb4:U0_clb4                                                                                                    ; work         ;
;                |_or5:U21_or5|                 ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U3_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                       ; work         ;
;             |fa_v2:U1_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U1_fa_v2                                                                                                  ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                                                                                    ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                        ; work         ;
;          |cla4:U4_cla4|                       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U4_cla4                                                                                                                 ; work         ;
;             |clb4:U0_clb4|                    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U4_cla4|clb4:U0_clb4                                                                                                    ; work         ;
;                |_or5:U21_or5|                 ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U4_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                       ; work         ;
;          |cla4:U5_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U5_cla4                                                                                                                 ; work         ;
;             |clb4:U0_clb4|                    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U5_cla4|clb4:U0_clb4                                                                                                    ; work         ;
;                |_or5:U21_or5|                 ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U5_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                       ; work         ;
;          |cla4:U6_cla4|                       ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U6_cla4                                                                                                                 ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U6_cla4|clb4:U0_clb4                                                                                                    ; work         ;
;                |_or5:U21_or5|                 ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:U0_cla32|cla4:U6_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                       ; work         ;
;       |cla32_ov:op_dest_cla32|                ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32                                                                                                                         ; work         ;
;          |cla4:U0_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U0_cla4                                                                                                            ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U0_cla4|clb4:U0_clb4                                                                                               ; work         ;
;                |_and4:U19_and4|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U0_cla4|clb4:U0_clb4|_and4:U19_and4                                                                                ; work         ;
;             |fa_v2:U4_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U0_cla4|fa_v2:U4_fa_v2                                                                                             ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                                                                               ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                   ; work         ;
;          |cla4:U1_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U1_cla4                                                                                                            ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U1_cla4|clb4:U0_clb4                                                                                               ; work         ;
;                |_and4:U15_and4|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U1_cla4|clb4:U0_clb4|_and4:U15_and4                                                                                ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2                                                                                             ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                               ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_dest_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                   ; work         ;
;       |cla32_ov:op_src_cla32|                 ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32                                                                                                                          ; work         ;
;          |cla4:U0_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U0_cla4                                                                                                             ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U0_cla4|clb4:U0_clb4                                                                                                ; work         ;
;                |_and4:U19_and4|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U0_cla4|clb4:U0_clb4|_and4:U19_and4                                                                                 ; work         ;
;             |fa_v2:U4_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U0_cla4|fa_v2:U4_fa_v2                                                                                              ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                                                                                ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                    ; work         ;
;          |cla4:U1_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U1_cla4                                                                                                             ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U1_cla4|clb4:U0_clb4                                                                                                ; work         ;
;                |_and4:U15_and4|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U1_cla4|clb4:U0_clb4|_and4:U15_and4                                                                                 ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2                                                                                              ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|master:U1_master|cla32_ov:op_src_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                    ; work         ;
;    |slave:U0_slave|                           ; 384 (337)         ; 228 (228)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave                                                                                                                                                  ; work         ;
;       |cla32_ov:U0_cla32|                     ; 20 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32                                                                                                                                ; work         ;
;          |cla4:U0_cla4|                       ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_and4:U19_and4|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_and4:U19_and4                                                                                       ; work         ;
;          |cla4:U1_cla4|                       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U1_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U1_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_and4:U15_and4|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U1_cla4|clb4:U0_clb4|_and4:U15_and4                                                                                       ; work         ;
;             |fa_v2:U1_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U1_cla4|fa_v2:U1_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U2_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U2_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U2_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_and3:U11_and3|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U2_cla4|clb4:U0_clb4|_and3:U11_and3                                                                                       ; work         ;
;             |fa_v2:U2_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U2_cla4|fa_v2:U2_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U2_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U2_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U3_cla4|                       ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_and2:U8_and2|                ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|clb4:U0_clb4|_and2:U8_and2                                                                                        ; work         ;
;                |_and5:U20_and5|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|clb4:U0_clb4|_and5:U20_and5                                                                                       ; work         ;
;             |fa_v2:U1_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U1_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U2_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U2_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U4_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U4_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U4_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U4_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U4_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_and4:U15_and4|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U4_cla4|clb4:U0_clb4|_and4:U15_and4                                                                                       ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U4_cla4|fa_v2:U3_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U5_cla4|                       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U5_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U5_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_and3:U11_and3|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U5_cla4|clb4:U0_clb4|_and3:U11_and3                                                                                       ; work         ;
;             |fa_v2:U2_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U5_cla4|fa_v2:U2_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U5_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U5_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U6_cla4|                       ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_and2:U8_and2|                ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4|clb4:U0_clb4|_and2:U8_and2                                                                                        ; work         ;
;                |_and5:U20_and5|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4|clb4:U0_clb4|_and5:U20_and5                                                                                       ; work         ;
;             |fa_v2:U1_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4|fa_v2:U1_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U4_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4|fa_v2:U4_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4_ov:U7_cla4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4_ov:U7_cla4                                                                                                                ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4_ov:U7_cla4|fa_v2:U3_fa_v2                                                                                                 ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4_ov:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                   ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U0_cla32|cla4_ov:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                       ; work         ;
;       |cla32_ov:U1_cla32|                     ; 27 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32                                                                                                                                ; work         ;
;          |cla4:U1_cla4|                       ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_or2:U9_or2|                  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|clb4:U0_clb4|_or2:U9_or2                                                                                          ; work         ;
;                |_or5:U21_or5|                 ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                         ; work         ;
;             |fa_v2:U1_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|fa_v2:U1_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U4_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|fa_v2:U4_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U2_cla4|                       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U2_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U2_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_or5:U21_or5|                 ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U2_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                         ; work         ;
;             |fa_v2:U2_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U2_cla4|fa_v2:U2_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U2_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U2_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U2_cla4|fa_v2:U3_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U3_cla4|                       ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_or5:U21_or5|                 ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                         ; work         ;
;             |fa_v2:U1_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|fa_v2:U1_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U2_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|fa_v2:U2_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U4_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|fa_v2:U4_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U4_cla4|                       ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_or2:U9_or2|                  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|clb4:U0_clb4|_or2:U9_or2                                                                                          ; work         ;
;                |_or5:U21_or5|                 ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                         ; work         ;
;             |fa_v2:U1_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|fa_v2:U1_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|fa_v2:U3_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U4_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|fa_v2:U4_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U5_cla4|                       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U5_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U5_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_or5:U21_or5|                 ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U5_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                         ; work         ;
;             |fa_v2:U2_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U5_cla4|fa_v2:U2_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U5_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U5_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U5_cla4|fa_v2:U3_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4:U6_cla4|                       ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4                                                                                                                   ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|clb4:U0_clb4                                                                                                      ; work         ;
;                |_or5:U21_or5|                 ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|clb4:U0_clb4|_or5:U21_or5                                                                                         ; work         ;
;             |fa_v2:U1_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|fa_v2:U1_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U2_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|fa_v2:U2_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;             |fa_v2:U4_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|fa_v2:U4_fa_v2                                                                                                    ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                                                                                      ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                          ; work         ;
;          |cla4_ov:U7_cla4|                    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4_ov:U7_cla4                                                                                                                ; work         ;
;             |clb4:U0_clb4|                    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4_ov:U7_cla4|clb4:U0_clb4                                                                                                   ; work         ;
;                |_or2:U9_or2|                  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4_ov:U7_cla4|clb4:U0_clb4|_or2:U9_or2                                                                                       ; work         ;
;             |fa_v2:U1_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4_ov:U7_cla4|fa_v2:U1_fa_v2                                                                                                 ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4_ov:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                                                                                   ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4_ov:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                       ; work         ;
;             |fa_v2:U3_fa_v2|                  ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4_ov:U7_cla4|fa_v2:U3_fa_v2                                                                                                 ; work         ;
;                |_xor2:U1_xor2|                ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4_ov:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                                                                                   ; work         ;
;                   |_or2:U4_or2|               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DMAC_Top|slave:U0_slave|cla32_ov:U1_cla32|cla4_ov:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2                                                                       ; work         ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                                              ;
+-------------------------------------------------------+-------------------------------------------------+------------------------+
; Latch Name                                            ; Latch Enable Signal                             ; Free of Timing Hazards ;
+-------------------------------------------------------+-------------------------------------------------+------------------------+
; fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[1]  ; fifo:data_size_fifo|fifo_ns:U1_fifo_ns|Mux3     ; yes                    ;
; fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[2]  ; fifo:data_size_fifo|fifo_ns:U1_fifo_ns|Mux3     ; yes                    ;
; fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[0]  ; fifo:data_size_fifo|fifo_ns:U1_fifo_ns|Mux3     ; yes                    ;
; fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[1]        ; fifo:src_fifo|fifo_ns:U1_fifo_ns|Mux3           ; yes                    ;
; fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[2]        ; fifo:src_fifo|fifo_ns:U1_fifo_ns|Mux3           ; yes                    ;
; fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[0]        ; fifo:src_fifo|fifo_ns:U1_fifo_ns|Mux3           ; yes                    ;
; fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[1]       ; fifo:dest_fifo|fifo_ns:U1_fifo_ns|Mux3          ; yes                    ;
; fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[2]       ; fifo:dest_fifo|fifo_ns:U1_fifo_ns|Mux3          ; yes                    ;
; fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[0]       ; fifo:dest_fifo|fifo_ns:U1_fifo_ns|Mux3          ; yes                    ;
; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_head[1] ; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|Equal0 ; yes                    ;
; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_head[0] ; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|Equal0 ; yes                    ;
; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_head[2] ; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|Equal0 ; yes                    ;
; fifo:src_fifo|fifo_cal:U2_fifo_cal|next_head[1]       ; fifo:src_fifo|fifo_cal:U2_fifo_cal|Equal0       ; yes                    ;
; fifo:src_fifo|fifo_cal:U2_fifo_cal|next_head[0]       ; fifo:src_fifo|fifo_cal:U2_fifo_cal|Equal0       ; yes                    ;
; fifo:src_fifo|fifo_cal:U2_fifo_cal|next_head[2]       ; fifo:src_fifo|fifo_cal:U2_fifo_cal|Equal0       ; yes                    ;
; fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_head[1]      ; fifo:dest_fifo|fifo_cal:U2_fifo_cal|Equal0      ; yes                    ;
; fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_head[0]      ; fifo:dest_fifo|fifo_cal:U2_fifo_cal|Equal0      ; yes                    ;
; fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_head[2]      ; fifo:dest_fifo|fifo_cal:U2_fifo_cal|Equal0      ; yes                    ;
; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_tail[0] ; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|Equal1 ; yes                    ;
; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_tail[1] ; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|Equal1 ; yes                    ;
; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_tail[2] ; fifo:data_size_fifo|fifo_cal:U2_fifo_cal|Equal1 ; yes                    ;
; fifo:src_fifo|fifo_cal:U2_fifo_cal|next_tail[0]       ; fifo:src_fifo|fifo_cal:U2_fifo_cal|Equal1       ; yes                    ;
; fifo:src_fifo|fifo_cal:U2_fifo_cal|next_tail[1]       ; fifo:src_fifo|fifo_cal:U2_fifo_cal|Equal1       ; yes                    ;
; fifo:src_fifo|fifo_cal:U2_fifo_cal|next_tail[2]       ; fifo:src_fifo|fifo_cal:U2_fifo_cal|Equal1       ; yes                    ;
; fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_tail[0]      ; fifo:dest_fifo|fifo_cal:U2_fifo_cal|Equal1      ; yes                    ;
; fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_tail[1]      ; fifo:dest_fifo|fifo_cal:U2_fifo_cal|Equal1      ; yes                    ;
; fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_tail[2]      ; fifo:dest_fifo|fifo_cal:U2_fifo_cal|Equal1      ; yes                    ;
; Number of user-specified and inferred latches = 27    ;                                                 ;                        ;
+-------------------------------------------------------+-------------------------------------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+---------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                              ;
+----------------------------------------+----------------------------------------+
; Register name                          ; Reason for Removal                     ;
+----------------------------------------+----------------------------------------+
; slave:U0_slave|reg_op_done[1..31]      ; Stuck at GND due to stuck port data_in ;
; Total Number of Removed Registers = 31 ;                                        ;
+----------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1182  ;
; Number of registers using Synchronous Clear  ; 31    ;
; Number of registers using Synchronous Load   ; 31    ;
; Number of registers using Asynchronous Clear ; 1182  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 981   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------+
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DMAC_Top|slave:U0_slave|reg_op_mode[11]                                               ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DMAC_Top|slave:U0_slave|reg_interrupt_en[12]                                          ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DMAC_Top|slave:U0_slave|reg_src_addr[0]                                               ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DMAC_Top|slave:U0_slave|reg_dest_addr[4]                                              ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |DMAC_Top|slave:U0_slave|reg_data_size[6]                                              ;
; 4:1                ; 31 bits   ; 62 LEs        ; 62 LEs               ; 0 LEs                  ; Yes        ; |DMAC_Top|slave:U0_slave|reg_descriptor_size[21]                                       ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |DMAC_Top|fifo:data_size_fifo|_dff4_r:data_count_dff3_r|_dff_r:U3_dff_r|q              ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |DMAC_Top|fifo:src_fifo|_dff4_r:data_count_dff3_r|_dff_r:U3_dff_r|q                    ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |DMAC_Top|fifo:dest_fifo|_dff4_r:data_count_dff3_r|_dff_r:U1_dff_r|q                   ;
; 9:1                ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |DMAC_Top|master:U1_master|reg_src_addr[7]                                             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |DMAC_Top|master:U1_master|reg_dest_addr[5]                                            ;
; 9:1                ; 32 bits   ; 192 LEs       ; 192 LEs              ; 0 LEs                  ; Yes        ; |DMAC_Top|fifo:data_size_fifo|_dff32_r:dout_dff32_r|_dff4_r:U4_dff_r|_dff_r:U1_dff_r|q ;
; 9:1                ; 32 bits   ; 192 LEs       ; 192 LEs              ; 0 LEs                  ; Yes        ; |DMAC_Top|fifo:src_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U1_dff_r|q       ;
; 9:1                ; 32 bits   ; 192 LEs       ; 192 LEs              ; 0 LEs                  ; Yes        ; |DMAC_Top|fifo:dest_fifo|_dff32_r:dout_dff32_r|_dff4_r:U0_dff_r|_dff_r:U1_dff_r|q      ;
; 17:1               ; 31 bits   ; 341 LEs       ; 124 LEs              ; 217 LEs                ; Yes        ; |DMAC_Top|slave:U0_slave|S_dout[3]                                                     ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; No         ; |DMAC_Top|master:U1_master|M_dout[25]                                                  ;
; 8:1                ; 32 bits   ; 160 LEs       ; 96 LEs               ; 64 LEs                 ; No         ; |DMAC_Top|master:U1_master|Mux69                                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Parameter Settings for User Entity Instance: master:U1_master ;
+----------------+-------+--------------------------------------+
; Parameter Name ; Value ; Type                                 ;
+----------------+-------+--------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                      ;
; FIFO_POP       ; 001   ; Unsigned Binary                      ;
; BUS_REQ        ; 010   ; Unsigned Binary                      ;
; MEM_READ       ; 011   ; Unsigned Binary                      ;
; MEM_WRITE      ; 100   ; Unsigned Binary                      ;
; DONE           ; 101   ; Unsigned Binary                      ;
+----------------+-------+--------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:src_fifo|fifo_ns:U1_fifo_ns ;
+----------------+-------+------------------------------------------------------+
; Parameter Name ; Value ; Type                                                 ;
+----------------+-------+------------------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                                      ;
; WRITE          ; 001   ; Unsigned Binary                                      ;
; READ           ; 010   ; Unsigned Binary                                      ;
; WR_ERROR       ; 011   ; Unsigned Binary                                      ;
; RD_ERROR       ; 100   ; Unsigned Binary                                      ;
+----------------+-------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:src_fifo|fifo_cal:U2_fifo_cal ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                                        ;
; WRITE          ; 001   ; Unsigned Binary                                        ;
; READ           ; 010   ; Unsigned Binary                                        ;
; WR_ERROR       ; 011   ; Unsigned Binary                                        ;
; RD_ERROR       ; 100   ; Unsigned Binary                                        ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:src_fifo|fifo_out:U3_fifo_out ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                                        ;
; WRITE          ; 001   ; Unsigned Binary                                        ;
; READ           ; 010   ; Unsigned Binary                                        ;
; WR_ERROR       ; 011   ; Unsigned Binary                                        ;
; RD_ERROR       ; 100   ; Unsigned Binary                                        ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:dest_fifo|fifo_ns:U1_fifo_ns ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                                       ;
; WRITE          ; 001   ; Unsigned Binary                                       ;
; READ           ; 010   ; Unsigned Binary                                       ;
; WR_ERROR       ; 011   ; Unsigned Binary                                       ;
; RD_ERROR       ; 100   ; Unsigned Binary                                       ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:dest_fifo|fifo_cal:U2_fifo_cal ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                                         ;
; WRITE          ; 001   ; Unsigned Binary                                         ;
; READ           ; 010   ; Unsigned Binary                                         ;
; WR_ERROR       ; 011   ; Unsigned Binary                                         ;
; RD_ERROR       ; 100   ; Unsigned Binary                                         ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:dest_fifo|fifo_out:U3_fifo_out ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                                         ;
; WRITE          ; 001   ; Unsigned Binary                                         ;
; READ           ; 010   ; Unsigned Binary                                         ;
; WR_ERROR       ; 011   ; Unsigned Binary                                         ;
; RD_ERROR       ; 100   ; Unsigned Binary                                         ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:data_size_fifo|fifo_ns:U1_fifo_ns ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                                            ;
; WRITE          ; 001   ; Unsigned Binary                                            ;
; READ           ; 010   ; Unsigned Binary                                            ;
; WR_ERROR       ; 011   ; Unsigned Binary                                            ;
; RD_ERROR       ; 100   ; Unsigned Binary                                            ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:data_size_fifo|fifo_cal:U2_fifo_cal ;
+----------------+-------+--------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                         ;
+----------------+-------+--------------------------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                                              ;
; WRITE          ; 001   ; Unsigned Binary                                              ;
; READ           ; 010   ; Unsigned Binary                                              ;
; WR_ERROR       ; 011   ; Unsigned Binary                                              ;
; RD_ERROR       ; 100   ; Unsigned Binary                                              ;
+----------------+-------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:data_size_fifo|fifo_out:U3_fifo_out ;
+----------------+-------+--------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                         ;
+----------------+-------+--------------------------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                                              ;
; WRITE          ; 001   ; Unsigned Binary                                              ;
; READ           ; 010   ; Unsigned Binary                                              ;
; WR_ERROR       ; 011   ; Unsigned Binary                                              ;
; RD_ERROR       ; 100   ; Unsigned Binary                                              ;
+----------------+-------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:data_size_fifo"                                                                                           ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                  ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; data_count ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; full       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; empty      ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; wr_ack     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; wr_err     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; rd_ack     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; rd_err     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:dest_fifo"                                                                                                ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                  ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; data_count ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; full       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; empty      ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; wr_ack     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; wr_err     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; rd_ack     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; rd_err     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------+
; Port Connectivity Checks: "fifo:src_fifo|_2_to_1_MUX:mux" ;
+------+-------+----------+---------------------------------+
; Port ; Type  ; Severity ; Details                         ;
+------+-------+----------+---------------------------------+
; a    ; Input ; Info     ; Stuck at GND                    ;
+------+-------+----------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fifo:src_fifo"                                                                                                 ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                  ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; data_count ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; full       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; empty      ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; wr_ack     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; wr_err     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; rd_ack     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; rd_err     ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "master:U1_master|cla32_ov:U0_cla32"                                                                                                                                                    ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[31..1] ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; b[0]     ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; ci       ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ci[-1]   ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; co_prev  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
; co       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "master:U1_master|cla32_ov:op_dest_cla32"                                                                                                                                               ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[31..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; b[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; ci       ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ci[-1]   ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; co_prev  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
; co       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "master:U1_master|cla32_ov:op_src_cla32"                                                                                                                                                ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[31..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; b[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; ci       ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ci[-1]   ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; co_prev  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
; co       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "slave:U0_slave|cla32_ov:U1_cla32"                                                                                                                                                      ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[31..1] ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; b[0]     ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; ci       ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ci[-1]   ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; co_prev  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
; co       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "slave:U0_slave|cla32_ov:U0_cla32"                                                                                                                                                      ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[31..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; b[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; ci       ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ci[-1]   ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; co_prev  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
; co       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                                           ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:03     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 05 23:49:56 2017
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off DMAC_Top -c DMAC_Top
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file write_operation.v
    Info (12023): Found entity 1: write_operation
Info (12021): Found 1 design units, including 1 entities, in source file _dff_r_en.v
    Info (12023): Found entity 1: _dff_r_en
Info (12021): Found 1 design units, including 1 entities, in source file _dff_r.v
    Info (12023): Found entity 1: _dff_r
Info (12021): Found 1 design units, including 1 entities, in source file _dff4_r.v
    Info (12023): Found entity 1: _dff4_r
Info (12021): Found 1 design units, including 1 entities, in source file _dff3_r.v
    Info (12023): Found entity 1: _dff3_r
Info (12021): Found 1 design units, including 1 entities, in source file _dff32_r.v
    Info (12023): Found entity 1: _dff32_r
Info (12021): Found 1 design units, including 1 entities, in source file _8_to_1_mux.v
    Info (12023): Found entity 1: _8_to_1_MUX
Info (12021): Found 1 design units, including 1 entities, in source file _3_to_8decoder.v
    Info (12023): Found entity 1: _3_to_8decoder
Info (12021): Found 1 design units, including 1 entities, in source file _2_to_1_mux.v
    Info (12023): Found entity 1: _2_to_1_MUX
Info (12021): Found 1 design units, including 1 entities, in source file tb_dmac_3.v
    Info (12023): Found entity 1: tb_dmac_3
Info (12021): Found 1 design units, including 1 entities, in source file tb_dmac_2.v
    Info (12023): Found entity 1: tb_dmac_2
Info (12021): Found 1 design units, including 1 entities, in source file tb_dmac_1.v
    Info (12023): Found entity 1: tb_dmac_1
Info (12021): Found 1 design units, including 1 entities, in source file slave.v
    Info (12023): Found entity 1: slave
Info (12021): Found 1 design units, including 1 entities, in source file register_file.v
    Info (12023): Found entity 1: Register_file
Info (12021): Found 1 design units, including 1 entities, in source file register8_r_en.v
    Info (12023): Found entity 1: register8_r_en
Info (12021): Found 1 design units, including 1 entities, in source file register32_r_en.v
    Info (12023): Found entity 1: register32_r_en
Info (12021): Found 1 design units, including 1 entities, in source file register32_8.v
    Info (12023): Found entity 1: register32_8
Info (12021): Found 1 design units, including 1 entities, in source file read_operation.v
    Info (12023): Found entity 1: read_operation
Info (12021): Found 1 design units, including 1 entities, in source file master.v
    Info (12023): Found entity 1: master
Info (12021): Found 22 design units, including 22 entities, in source file gates.v
    Info (12023): Found entity 1: _inv
    Info (12023): Found entity 2: _nand2
    Info (12023): Found entity 3: _and2
    Info (12023): Found entity 4: _or2
    Info (12023): Found entity 5: _xor2
    Info (12023): Found entity 6: _nor2
    Info (12023): Found entity 7: _and3
    Info (12023): Found entity 8: _and4
    Info (12023): Found entity 9: _and5
    Info (12023): Found entity 10: _or3
    Info (12023): Found entity 11: _or4
    Info (12023): Found entity 12: _or5
    Info (12023): Found entity 13: _inv_4bits
    Info (12023): Found entity 14: _and2_4bits
    Info (12023): Found entity 15: _or2_4bits
    Info (12023): Found entity 16: _xor2_4bits
    Info (12023): Found entity 17: _xnor2_4bits
    Info (12023): Found entity 18: _inv_32bits
    Info (12023): Found entity 19: _and2_32bits
    Info (12023): Found entity 20: _or2_32bits
    Info (12023): Found entity 21: _xor2_32bits
    Info (12023): Found entity 22: _xnor2_32bits
Info (12021): Found 1 design units, including 1 entities, in source file fifo_out.v
    Info (12023): Found entity 1: fifo_out
Info (12021): Found 1 design units, including 1 entities, in source file fifo_ns.v
    Info (12023): Found entity 1: fifo_ns
Info (12021): Found 1 design units, including 1 entities, in source file fifo_cal.v
    Info (12023): Found entity 1: fifo_cal
Info (12021): Found 1 design units, including 1 entities, in source file fifo.v
    Info (12023): Found entity 1: fifo
Info (12021): Found 1 design units, including 1 entities, in source file fa_v2.v
    Info (12023): Found entity 1: fa_v2
Info (12021): Found 1 design units, including 1 entities, in source file dmac_top.v
    Info (12023): Found entity 1: DMAC_Top
Info (12021): Found 1 design units, including 1 entities, in source file clb4.v
    Info (12023): Found entity 1: clb4
Info (12021): Found 1 design units, including 1 entities, in source file cla4_ov.v
    Info (12023): Found entity 1: cla4_ov
Info (12021): Found 1 design units, including 1 entities, in source file cla4.v
    Info (12023): Found entity 1: cla4
Info (12021): Found 1 design units, including 1 entities, in source file cla32_ov.v
    Info (12023): Found entity 1: cla32_ov
Info (12127): Elaborating entity "DMAC_Top" for the top level hierarchy
Info (12128): Elaborating entity "slave" for hierarchy "slave:U0_slave"
Info (12128): Elaborating entity "cla32_ov" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32"
Info (12128): Elaborating entity "cla4" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4"
Info (12128): Elaborating entity "clb4" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4"
Info (12128): Elaborating entity "_and2" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_and2:U0_and2"
Info (12128): Elaborating entity "_or2" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_or2:U4_or2"
Info (12128): Elaborating entity "_and3" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_and3:U11_and3"
Info (12128): Elaborating entity "_or3" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_or3:U12_or3"
Info (12128): Elaborating entity "_and4" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_and4:U15_and4"
Info (12128): Elaborating entity "_or4" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_or4:U16_or4"
Info (12128): Elaborating entity "_and5" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_and5:U20_and5"
Info (12128): Elaborating entity "_or5" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|clb4:U0_clb4|_or5:U21_or5"
Info (12128): Elaborating entity "fa_v2" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|fa_v2:U1_fa_v2"
Info (12128): Elaborating entity "_xor2" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|fa_v2:U1_fa_v2|_xor2:U0_xor1"
Info (12128): Elaborating entity "_inv" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4:U0_cla4|fa_v2:U1_fa_v2|_xor2:U0_xor1|_inv:U0_inv"
Info (12128): Elaborating entity "cla4_ov" for hierarchy "slave:U0_slave|cla32_ov:U0_cla32|cla4_ov:U7_cla4"
Info (12128): Elaborating entity "master" for hierarchy "master:U1_master"
Info (12128): Elaborating entity "fifo" for hierarchy "fifo:src_fifo"
Info (12128): Elaborating entity "_dff3_r" for hierarchy "fifo:src_fifo|_dff3_r:state_dff3_r"
Info (12128): Elaborating entity "_dff_r" for hierarchy "fifo:src_fifo|_dff3_r:state_dff3_r|_dff_r:U0_dff_r"
Info (12128): Elaborating entity "_dff4_r" for hierarchy "fifo:src_fifo|_dff4_r:data_count_dff3_r"
Info (12128): Elaborating entity "_dff32_r" for hierarchy "fifo:src_fifo|_dff32_r:dout_dff32_r"
Info (12128): Elaborating entity "_2_to_1_MUX" for hierarchy "fifo:src_fifo|_2_to_1_MUX:mux"
Info (12128): Elaborating entity "Register_file" for hierarchy "fifo:src_fifo|Register_file:U0_Register_file"
Info (12128): Elaborating entity "write_operation" for hierarchy "fifo:src_fifo|Register_file:U0_Register_file|write_operation:U0_write_operation"
Info (12128): Elaborating entity "_3_to_8decoder" for hierarchy "fifo:src_fifo|Register_file:U0_Register_file|write_operation:U0_write_operation|_3_to_8decoder:U0_3_to_8decoder"
Info (12128): Elaborating entity "register32_8" for hierarchy "fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8"
Info (12128): Elaborating entity "register32_r_en" for hierarchy "fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32"
Info (12128): Elaborating entity "register8_r_en" for hierarchy "fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8"
Info (12128): Elaborating entity "_dff_r_en" for hierarchy "fifo:src_fifo|Register_file:U0_Register_file|register32_8:U1_register32_8|register32_r_en:U0_register32|register8_r_en:U0_register8|_dff_r_en:U0_dff_r_en"
Info (12128): Elaborating entity "read_operation" for hierarchy "fifo:src_fifo|Register_file:U0_Register_file|read_operation:U2_read_operation"
Info (12128): Elaborating entity "_8_to_1_MUX" for hierarchy "fifo:src_fifo|Register_file:U0_Register_file|read_operation:U2_read_operation|_8_to_1_MUX:U0_8_to_1_MUX"
Info (12128): Elaborating entity "fifo_ns" for hierarchy "fifo:src_fifo|fifo_ns:U1_fifo_ns"
Warning (10240): Verilog HDL Always Construct warning at fifo_ns.v(16): inferring latch(es) for variable "next_state", which holds its previous value in one or more paths through the always construct
Info (10041): Inferred latch for "next_state[0]" at fifo_ns.v(16)
Info (10041): Inferred latch for "next_state[1]" at fifo_ns.v(16)
Info (10041): Inferred latch for "next_state[2]" at fifo_ns.v(16)
Info (12128): Elaborating entity "fifo_cal" for hierarchy "fifo:src_fifo|fifo_cal:U2_fifo_cal"
Warning (10230): Verilog HDL assignment warning at fifo_cal.v(22): truncated value with size 32 to match size of target (3)
Warning (10230): Verilog HDL assignment warning at fifo_cal.v(23): truncated value with size 32 to match size of target (4)
Warning (10230): Verilog HDL assignment warning at fifo_cal.v(26): truncated value with size 32 to match size of target (3)
Warning (10230): Verilog HDL assignment warning at fifo_cal.v(27): truncated value with size 32 to match size of target (4)
Info (10264): Verilog HDL Case Statement information at fifo_cal.v(21): all case item expressions in this case statement are onehot
Warning (10240): Verilog HDL Always Construct warning at fifo_cal.v(20): inferring latch(es) for variable "next_tail", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at fifo_cal.v(20): inferring latch(es) for variable "next_head", which holds its previous value in one or more paths through the always construct
Info (10041): Inferred latch for "next_head[0]" at fifo_cal.v(20)
Info (10041): Inferred latch for "next_head[1]" at fifo_cal.v(20)
Info (10041): Inferred latch for "next_head[2]" at fifo_cal.v(20)
Info (10041): Inferred latch for "next_tail[0]" at fifo_cal.v(20)
Info (10041): Inferred latch for "next_tail[1]" at fifo_cal.v(20)
Info (10041): Inferred latch for "next_tail[2]" at fifo_cal.v(20)
Info (12128): Elaborating entity "fifo_out" for hierarchy "fifo:src_fifo|fifo_out:U3_fifo_out"
Warning (12241): 8 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Warning (13012): Latch fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:data_size_fifo|_dff3_r:state_dff3_r|_dff_r:U2_dff_r|q
Warning (13012): Latch fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:data_size_fifo|_dff3_r:state_dff3_r|_dff_r:U0_dff_r|q
Warning (13012): Latch fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:data_size_fifo|_dff3_r:state_dff3_r|_dff_r:U2_dff_r|q
Warning (13012): Latch fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:src_fifo|_dff3_r:state_dff3_r|_dff_r:U2_dff_r|q
Warning (13012): Latch fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:src_fifo|_dff3_r:state_dff3_r|_dff_r:U0_dff_r|q
Warning (13012): Latch fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:src_fifo|_dff3_r:state_dff3_r|_dff_r:U2_dff_r|q
Warning (13012): Latch fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:dest_fifo|_dff3_r:state_dff3_r|_dff_r:U2_dff_r|q
Warning (13012): Latch fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:dest_fifo|_dff3_r:state_dff3_r|_dff_r:U0_dff_r|q
Warning (13012): Latch fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:dest_fifo|_dff3_r:state_dff3_r|_dff_r:U2_dff_r|q
Warning (13012): Latch fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_head[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_head[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_head[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:src_fifo|fifo_cal:U2_fifo_cal|next_head[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:src_fifo|fifo_cal:U2_fifo_cal|next_head[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:src_fifo|fifo_cal:U2_fifo_cal|next_head[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_head[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_head[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_head[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_tail[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_tail[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:data_size_fifo|fifo_cal:U2_fifo_cal|next_tail[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:data_size_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:src_fifo|fifo_cal:U2_fifo_cal|next_tail[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:src_fifo|fifo_cal:U2_fifo_cal|next_tail[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:src_fifo|fifo_cal:U2_fifo_cal|next_tail[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:src_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_tail[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_tail[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Warning (13012): Latch fifo:dest_fifo|fifo_cal:U2_fifo_cal|next_tail[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo:dest_fifo|fifo_ns:U1_fifo_ns|next_state[1]
Info (144001): Generated suppressed messages file C:/altera/DMAC_Top/output_files/DMAC_Top.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 4 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "S_address[4]"
    Warning (15610): No output dependent on input pin "S_address[5]"
    Warning (15610): No output dependent on input pin "S_address[6]"
    Warning (15610): No output dependent on input pin "S_address[7]"
Info (21057): Implemented 2427 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 77 input pins
    Info (21059): Implemented 282 output pins
    Info (21061): Implemented 2068 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 68 warnings
    Info: Peak virtual memory: 521 megabytes
    Info: Processing ended: Tue Dec 05 23:50:19 2017
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:21


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/altera/DMAC_Top/output_files/DMAC_Top.map.smsg.


