<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(190,100)" to="(250,100)"/>
    <wire from="(130,340)" to="(170,340)"/>
    <wire from="(90,200)" to="(110,200)"/>
    <wire from="(320,120)" to="(320,180)"/>
    <wire from="(190,230)" to="(240,230)"/>
    <wire from="(200,340)" to="(300,340)"/>
    <wire from="(360,210)" to="(380,210)"/>
    <wire from="(210,190)" to="(240,190)"/>
    <wire from="(150,120)" to="(150,200)"/>
    <wire from="(210,310)" to="(300,310)"/>
    <wire from="(130,200)" to="(150,200)"/>
    <wire from="(210,190)" to="(210,310)"/>
    <wire from="(170,140)" to="(250,140)"/>
    <wire from="(150,200)" to="(150,230)"/>
    <wire from="(350,330)" to="(360,330)"/>
    <wire from="(360,210)" to="(360,330)"/>
    <wire from="(150,230)" to="(160,230)"/>
    <wire from="(300,120)" to="(320,120)"/>
    <wire from="(130,210)" to="(130,340)"/>
    <wire from="(170,140)" to="(170,210)"/>
    <wire from="(130,100)" to="(160,100)"/>
    <wire from="(130,100)" to="(130,180)"/>
    <wire from="(130,190)" to="(210,190)"/>
    <wire from="(300,200)" to="(380,200)"/>
    <wire from="(320,180)" to="(380,180)"/>
    <wire from="(290,210)" to="(300,210)"/>
    <wire from="(300,200)" to="(300,210)"/>
    <wire from="(130,210)" to="(170,210)"/>
    <wire from="(430,190)" to="(450,190)"/>
    <wire from="(150,120)" to="(250,120)"/>
    <comp lib="1" loc="(200,340)" name="NOT Gate"/>
    <comp lib="0" loc="(118,28)" name="Text">
      <a name="text" val="Pedro Tronbin  - Guia 08 Exercicio01"/>
    </comp>
    <comp lib="1" loc="(430,190)" name="OR Gate"/>
    <comp lib="1" loc="(190,100)" name="NOT Gate"/>
    <comp lib="1" loc="(350,330)" name="AND Gate"/>
    <comp lib="0" loc="(110,200)" name="Splitter">
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
    </comp>
    <comp lib="1" loc="(190,230)" name="NOT Gate"/>
    <comp lib="0" loc="(108,85)" name="Text">
      <a name="text" val="(~a2.a1) + (~a3.a1) + (a3.a2.~a0)"/>
    </comp>
    <comp lib="1" loc="(290,210)" name="AND Gate"/>
    <comp lib="0" loc="(94,69)" name="Text">
      <a name="text" val="Simplificacao (Vide Verilog):"/>
    </comp>
    <comp lib="0" loc="(450,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(90,200)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="1" loc="(300,120)" name="AND Gate"/>
  </circuit>
</project>
