From ccf1f9133663840f7e6b90653e9b3012a072aa42 Mon Sep 17 00:00:00 2001
From: Zongdong Jiao <zongdong.jiao@amlogic.com>
Date: Mon, 16 Nov 2015 10:12:41 +0800
Subject: [PATCH 5916/5965] PD#115172: hdmitx20: fix I2S path phase issue

Change-Id: I49650a3fee1ce8cd4a69cdca7fa5e2f7bc38512b
---
 .../mach-mesong9tv/hdmi_tx_hw_20/hdmi_tx_hw.c | 38 +++++++++++--------
 1 file changed, 23 insertions(+), 15 deletions(-)

diff --git a/arch/arm/mach-mesong9tv/hdmi_tx_hw_20/hdmi_tx_hw.c b/arch/arm/mach-mesong9tv/hdmi_tx_hw_20/hdmi_tx_hw.c
index ed452c6b0a34..8c2d6f738dda 100644
--- a/arch/arm/mach-mesong9tv/hdmi_tx_hw_20/hdmi_tx_hw.c
+++ b/arch/arm/mach-mesong9tv/hdmi_tx_hw_20/hdmi_tx_hw.c
@@ -1620,19 +1620,6 @@ static void hdmi_audio_init(unsigned char spdif_flag)
     // TODO
 }
 
-static void enable_audio_spdif(void)
-{    
-    hdmi_print(INF, AUD "Enable audio spdif to HDMI\n");
-
-    // TODO
-}
-
-static void enable_audio_i2s(void)
-{
-    hdmi_print(INF, AUD "Enable audio i2s to HDMI\n");
-    // TODO
-}    
-
 /************************************
 *    hdmitx hardware level interface
 *************************************/
@@ -2196,6 +2183,24 @@ static void hdmitx_set_aud_chnls(void)
     hdmitx_wr_reg(HDMITX_DWC_FC_AUDSCHNLS8, 0xd2);
 }
 
+static void set_aud_fifo_rst(void)
+{
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_CONF0, 0, 0, 1);
+    /* reset audio fifo */
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_CONF0, 1, 7, 1);
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_CONF0, 0, 7, 1);
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_SPDIF0, 1, 7, 1);
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_SPDIF0, 0, 7, 1);
+    hdmitx_wr_reg(HDMITX_DWC_MC_SWRSTZREQ, 0xe7);
+    /* need reset again */
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_SPDIF0, 1, 7, 1);
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_SPDIF0, 0, 7, 1);
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_CONF0, 1, 7, 1);
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_CONF0, 0, 7, 1);
+    hdmitx_set_reg_bits(HDMITX_DWC_AUD_CONF0, 1, 0, 1);
+}
+
+
 static int hdmitx_set_audmode(struct hdmi_tx_dev_s* hdev, Hdmi_tx_audio_para_t* audio_param)
 {
     unsigned int data32;
@@ -2297,8 +2302,7 @@ static int hdmitx_set_audmode(struct hdmi_tx_dev_s* hdev, Hdmi_tx_audio_para_t*
     }
     hdmitx_set_reg_bits(HDMITX_DWC_FC_DATAUTO3, 1, 0, 1);
 
-    enable_audio_spdif();
-    enable_audio_i2s();
+    set_aud_fifo_rst();
     hdmitx_set_aud_pkt_type(CT_PCM);
     return 1;
 }
@@ -3793,6 +3797,10 @@ void config_hdmi20_tx ( HDMI_Video_Codes_t vic, struct hdmi_format_para *para,
 
     hdmitx_rd_check_reg(HDMITX_DWC_MC_LOCKONCLOCK, 0xff, 0x9f);
     hdmitx_wr_reg(HDMITX_DWC_MC_SWRSTZREQ, 0);
+    udelay(20);
+    hdmitx_wr_reg(HDMITX_DWC_MC_SWRSTZREQ, 0xdd);
+    hdmitx_wr_reg(HDMITX_DWC_FC_VSYNCINWIDTH,
+        hdmitx_rd_reg(HDMITX_DWC_FC_VSYNCINWIDTH));
 //TODO
     printk("TODO %s[%d]\n", __func__, __LINE__);
 } /* config_hdmi20_tx */
-- 
2.19.0

