Flow report for hello_soc_top
Sat Jun 08 22:33:31 2013
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Flow Summary                                                                   ;
+------------------------------------+-------------------------------------------+
; Flow Status                        ; Successful - Sat Jun 08 22:33:31 2013     ;
; Quartus II 32-bit Version          ; 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name                      ; hello_soc_top                             ;
; Top-level Entity Name              ; hello_soc_top                             ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE15F17C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 6,041 / 15,408 ( 39 % )                   ;
;     Total combinational functions  ; 5,629 / 15,408 ( 37 % )                   ;
;     Dedicated logic registers      ; 1,986 / 15,408 ( 13 % )                   ;
; Total registers                    ; 1986                                      ;
; Total pins                         ; 6 / 166 ( 4 % )                           ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 86,272 / 516,096 ( 17 % )                 ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 06/08/2013 22:28:26 ;
; Main task         ; Compilation         ;
; Revision Name     ; hello_soc_top       ;
+-------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                          ;
+-----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; Assignment Name                         ; Value                                                                                                                                          ; Default Value ; Entity Name ; Section Id       ;
+-----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; COMPILER_SIGNATURE_ID                   ; 127746970237973.137070170544976                                                                                                                ; --            ; --          ; --               ;
; CYCLONE_OPTIMIZATION_TECHNIQUE          ; Area                                                                                                                                           ; Balanced      ; --          ; --               ;
; EDA_OUTPUT_DATA_FORMAT                  ; Verilog Hdl                                                                                                                                    ; --            ; --          ; eda_simulation   ;
; EDA_SIMULATION_TOOL                     ; ModelSim (Verilog)                                                                                                                             ; <None>        ; --          ; --               ;
; EDA_TIME_SCALE                          ; 1 ps                                                                                                                                           ; --            ; --          ; eda_simulation   ;
; ENABLE_SIGNALTAP                        ; On                                                                                                                                             ; --            ; --          ; --               ;
; IP_TOOL_NAME                            ; RAM: 1-PORT                                                                                                                                    ; --            ; --          ; --               ;
; IP_TOOL_NAME                            ; ROM: 2-PORT                                                                                                                                    ; --            ; --          ; --               ;
; IP_TOOL_NAME                            ; ALTPLL                                                                                                                                         ; --            ; --          ; --               ;
; IP_TOOL_VERSION                         ; 11.0                                                                                                                                           ; --            ; --          ; --               ;
; IP_TOOL_VERSION                         ; 11.0                                                                                                                                           ; --            ; --          ; --               ;
; IP_TOOL_VERSION                         ; 11.0                                                                                                                                           ; --            ; --          ; --               ;
; MAX_CORE_JUNCTION_TEMP                  ; 85                                                                                                                                             ; --            ; --          ; --               ;
; MIN_CORE_JUNCTION_TEMP                  ; 0                                                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                               ; ram_inst.v                                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                               ; ram_bb.v                                                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                               ; rom_inst.v                                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                               ; rom_bb.v                                                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                               ; pll_inst.v                                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                               ; pll_bb.v                                                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                               ; pll.ppf                                                                                                                                        ; --            ; --          ; --               ;
; PARTITION_COLOR                         ; 16764057                                                                                                                                       ; --            ; --          ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL     ; PLACEMENT_AND_ROUTING                                                                                                                          ; --            ; --          ; Top              ;
; PARTITION_NETLIST_TYPE                  ; SOURCE                                                                                                                                         ; --            ; --          ; Top              ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC          ; On                                                                                                                                             ; Off           ; --          ; --               ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC_FOR_AREA ; On                                                                                                                                             ; Off           ; --          ; --               ;
; PHYSICAL_SYNTHESIS_EFFORT               ; Extra                                                                                                                                          ; Normal        ; --          ; --               ;
; SLD_NODE_CREATOR_ID                     ; 110                                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                    ; sld_signaltap                                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_NODE_INFO=805334528                                                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_POWER_UP_TRIGGER=0                                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_SEGMENT_SIZE=128                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_STATE_BITS=11                                                                                                                              ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_BUFFER_FULL_STOP=1                                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_TRIGGER_LEVEL=1                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_SAMPLE_DEPTH=128                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_TRIGGER_IN_ENABLED=1                                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_DATA_BITS=34                                                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_TRIGGER_BITS=34                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_INVERSION_MASK=000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_INVERSION_MASK_LENGTH=123                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_NODE_CRC_HIWORD=27031                                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_NODE_CRC_LOWORD=7376                                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SYNTH_TIMING_DRIVEN_SYNTHESIS           ; Off                                                                                                                                            ; On            ; --          ; --               ;
; USE_GENERATED_PHYSICAL_CONSTRAINTS      ; Off                                                                                                                                            ; --            ; --          ; eda_blast_fpga   ;
; USE_SIGNALTAP_FILE                      ; stp_a.stp                                                                                                                                      ; --            ; --          ; --               ;
+-----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:02:19     ; 1.0                     ; 377 MB              ; 00:02:16                           ;
; Fitter                    ; 00:01:27     ; 2.2                     ; 526 MB              ; 00:01:39                           ;
; Assembler                 ; 00:00:06     ; 1.0                     ; 317 MB              ; 00:00:06                           ;
; TimeQuest Timing Analyzer ; 00:00:25     ; 2.1                     ; 367 MB              ; 00:00:30                           ;
; EDA Netlist Writer        ; 00:00:38     ; 1.0                     ; 323 MB              ; 00:00:38                           ;
; Total                     ; 00:04:55     ; --                      ; --                  ; 00:05:09                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; Frank-PC         ; Windows 7 ; 6.1        ; x86_64         ;
; Fitter                    ; Frank-PC         ; Windows 7 ; 6.1        ; x86_64         ;
; Assembler                 ; Frank-PC         ; Windows 7 ; 6.1        ; x86_64         ;
; TimeQuest Timing Analyzer ; Frank-PC         ; Windows 7 ; 6.1        ; x86_64         ;
; EDA Netlist Writer        ; Frank-PC         ; Windows 7 ; 6.1        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off hello_soc -c hello_soc_top
quartus_fit --read_settings_files=off --write_settings_files=off hello_soc -c hello_soc_top
quartus_asm --read_settings_files=off --write_settings_files=off hello_soc -c hello_soc_top
quartus_sta hello_soc -c hello_soc_top
quartus_eda --read_settings_files=off --write_settings_files=off hello_soc -c hello_soc_top



