Fitter report for OLED128x32
Sun Aug 23 21:42:03 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Aug 23 21:42:02 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; OLED128x32                                      ;
; Top-level Entity Name              ; OLED128x32                                      ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16Q240C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,515 / 15,408 ( 29 % )                         ;
;     Total combinational functions  ; 4,390 / 15,408 ( 28 % )                         ;
;     Dedicated logic registers      ; 977 / 15,408 ( 6 % )                            ;
; Total registers                    ; 977                                             ;
; Total pins                         ; 58 / 161 ( 36 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 196,608 / 516,096 ( 38 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16Q240C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.35        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;  19.2%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; SD178_nrst  ; Missing drive strength and slew rate ;
; key_scan[3] ; Missing drive strength and slew rate ;
; key_scan[2] ; Missing drive strength and slew rate ;
; key_scan[1] ; Missing drive strength and slew rate ;
; key_scan[0] ; Missing drive strength and slew rate ;
; debug       ; Missing drive strength and slew rate ;
; segout[0]   ; Missing drive strength and slew rate ;
; segout[1]   ; Missing drive strength and slew rate ;
; segout[2]   ; Missing drive strength and slew rate ;
; segout[3]   ; Missing drive strength and slew rate ;
; segout[4]   ; Missing drive strength and slew rate ;
; segout[5]   ; Missing drive strength and slew rate ;
; segout[6]   ; Missing drive strength and slew rate ;
; segout[7]   ; Missing drive strength and slew rate ;
; segsel[3]   ; Missing drive strength and slew rate ;
; segsel[2]   ; Missing drive strength and slew rate ;
; segsel[1]   ; Missing drive strength and slew rate ;
; segsel[0]   ; Missing drive strength and slew rate ;
; segout_2[0] ; Missing drive strength and slew rate ;
; segout_2[1] ; Missing drive strength and slew rate ;
; segout_2[2] ; Missing drive strength and slew rate ;
; segout_2[3] ; Missing drive strength and slew rate ;
; segout_2[4] ; Missing drive strength and slew rate ;
; segout_2[5] ; Missing drive strength and slew rate ;
; segout_2[6] ; Missing drive strength and slew rate ;
; segout_2[7] ; Missing drive strength and slew rate ;
; segsel_2[3] ; Missing drive strength and slew rate ;
; segsel_2[2] ; Missing drive strength and slew rate ;
; segsel_2[1] ; Missing drive strength and slew rate ;
; segsel_2[0] ; Missing drive strength and slew rate ;
; BL          ; Missing drive strength and slew rate ;
; RES         ; Missing drive strength and slew rate ;
; CS          ; Missing drive strength and slew rate ;
; DC          ; Missing drive strength and slew rate ;
; SDA         ; Missing drive strength and slew rate ;
; SCL         ; Missing drive strength and slew rate ;
; motor_out1  ; Missing drive strength and slew rate ;
; motor_out2  ; Missing drive strength and slew rate ;
; motor_pwm1  ; Missing drive strength and slew rate ;
; TSL2561_sda ; Missing drive strength and slew rate ;
; TSL2561_scl ; Missing drive strength and slew rate ;
; SD178_sda   ; Missing drive strength and slew rate ;
; SD178_scl   ; Missing drive strength and slew rate ;
; SHT11_PIN   ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5527 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5527 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5517    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/LCD_108v2/OLED128x32.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,515 / 15,408 ( 29 % )    ;
;     -- Combinational with no register       ; 3538                       ;
;     -- Register only                        ; 125                        ;
;     -- Combinational with a register        ; 852                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2091                       ;
;     -- 3 input functions                    ; 855                        ;
;     -- <=2 input functions                  ; 1444                       ;
;     -- Register only                        ; 125                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3568                       ;
;     -- arithmetic mode                      ; 822                        ;
;                                             ;                            ;
; Total registers*                            ; 977 / 16,138 ( 6 % )       ;
;     -- Dedicated logic registers            ; 977 / 15,408 ( 6 % )       ;
;     -- I/O registers                        ; 0 / 730 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 341 / 963 ( 35 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 58 / 161 ( 36 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 7                          ;
; M9Ks                                        ; 24 / 56 ( 43 % )           ;
; Total block memory bits                     ; 196,608 / 516,096 ( 38 % ) ;
; Total block memory implementation bits      ; 221,184 / 516,096 ( 43 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 7 / 20 ( 35 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 8%               ;
; Peak interconnect usage (total/H/V)         ; 23% / 23% / 23%            ;
; Maximum fan-out                             ; 553                        ;
; Highest non-global fan-out                  ; 510                        ;
; Total fan-out                               ; 17489                      ;
; Average fan-out                             ; 3.09                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4515 / 15408 ( 29 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 3538                  ; 0                              ;
;     -- Register only                        ; 125                   ; 0                              ;
;     -- Combinational with a register        ; 852                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2091                  ; 0                              ;
;     -- 3 input functions                    ; 855                   ; 0                              ;
;     -- <=2 input functions                  ; 1444                  ; 0                              ;
;     -- Register only                        ; 125                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3568                  ; 0                              ;
;     -- arithmetic mode                      ; 822                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 977                   ; 0                              ;
;     -- Dedicated logic registers            ; 977 / 15408 ( 6 % )   ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 341 / 963 ( 35 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 58                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 196608                ; 0                              ;
; Total RAM block bits                        ; 221184                ; 0                              ;
; M9K                                         ; 24 / 56 ( 42 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 7 / 24 ( 29 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 5                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 5                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17484                 ; 5                              ;
;     -- Registered Connections               ; 6818                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 10                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 14                    ; 0                              ;
;     -- Output Ports                         ; 39                    ; 0                              ;
;     -- Bidir Ports                          ; 5                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; dipsw1[0]  ; 5     ; 1        ; 0            ; 27           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[1]  ; 9     ; 1        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[2]  ; 18    ; 1        ; 0            ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[3]  ; 20    ; 1        ; 0            ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[4]  ; 22    ; 1        ; 0            ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[5]  ; 38    ; 2        ; 0            ; 11           ; 0            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[6]  ; 41    ; 2        ; 0            ; 10           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[7]  ; 44    ; 2        ; 0            ; 10           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fin        ; 31    ; 1        ; 0            ; 14           ; 0            ; 553                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[0] ; 21    ; 1        ; 0            ; 21           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[1] ; 37    ; 2        ; 0            ; 12           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[2] ; 39    ; 2        ; 0            ; 11           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[3] ; 43    ; 2        ; 0            ; 10           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; nReset     ; 145   ; 5        ; 41           ; 13           ; 7            ; 510                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BL          ; 127   ; 5        ; 41           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS          ; 120   ; 4        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DC          ; 118   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RES         ; 114   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCL         ; 110   ; 4        ; 35           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD178_nrst  ; 84    ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDA         ; 112   ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; debug       ; 68    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[0] ; 4     ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[1] ; 6     ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[2] ; 13    ; 1        ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[3] ; 19    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; motor_out1  ; 131   ; 5        ; 41           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; motor_out2  ; 132   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; motor_pwm1  ; 133   ; 5        ; 41           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout[0]   ; 181   ; 7        ; 39           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout[1]   ; 177   ; 6        ; 41           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout[2]   ; 176   ; 6        ; 41           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout[3]   ; 175   ; 6        ; 41           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout[4]   ; 174   ; 6        ; 41           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout[5]   ; 173   ; 6        ; 41           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout[6]   ; 171   ; 6        ; 41           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout[7]   ; 169   ; 6        ; 41           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout_2[0] ; 71    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout_2[1] ; 73    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout_2[2] ; 78    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout_2[3] ; 81    ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout_2[4] ; 83    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout_2[5] ; 85    ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout_2[6] ; 87    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segout_2[7] ; 93    ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segsel[0]   ; 161   ; 6        ; 41           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segsel[1]   ; 164   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segsel[2]   ; 166   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segsel[3]   ; 167   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segsel_2[0] ; 95    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segsel_2[1] ; 99    ; 4        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segsel_2[2] ; 101   ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segsel_2[3] ; 103   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                             ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; SD178_scl   ; 182   ; 7        ; 39           ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; SD178_sda   ; 82    ; 3        ; 16           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; i2c_master:u0|Selector29~0 (inverted)            ; -                   ;
; SHT11_PIN   ; 128   ; 5        ; 41           ; 3            ; 14           ; 21                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; DHT11:u2|DHT11_BASIC:u0|data_out_en              ; -                   ;
; TSL2561_scl ; 160   ; 6        ; 41           ; 18           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                ; -                   ;
; TSL2561_sda ; 159   ; 6        ; 41           ; 18           ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; TSL2561:u1|i2c_master:u0|Selector29~0 (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 145      ; DIFFIO_R21p, DEV_CLRn                  ; Use as regular IO        ; nReset                  ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R17n, INIT_DONE                 ; Use as regular IO        ; TSL2561_sda             ; Dual Purpose Pin          ;
; 160      ; DIFFIO_R17p, CRC_ERROR                 ; Use as regular IO        ; TSL2561_scl             ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R16p, CLKUSR                    ; Use as regular IO        ; segsel[1]               ; Dual Purpose Pin          ;
; 167      ; DIFFIO_R9n, nWE                        ; Use as regular IO        ; segsel[3]               ; Dual Purpose Pin          ;
; 174      ; DIFFIO_R6n, nAVD                       ; Use as regular IO        ; segout[4]               ; Dual Purpose Pin          ;
; 175      ; DIFFIO_R6p                             ; Use as regular IO        ; segout[3]               ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; segout[2]               ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 16 ( 94 % ) ; 2.5V          ; --           ;
; 2        ; 6 / 17 ( 35 % )  ; 2.5V          ; --           ;
; 3        ; 10 / 22 ( 45 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 24 ( 42 % ) ; 2.5V          ; --           ;
; 5        ; 6 / 19 ( 32 % )  ; 2.5V          ; --           ;
; 6        ; 14 / 17 ( 82 % ) ; 2.5V          ; --           ;
; 7        ; 2 / 22 ( 9 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; key_scan[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 1          ; 1        ; dipsw1[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; key_scan[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 6          ; 1        ; dipsw1[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; key_scan[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; dipsw1[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 22         ; 1        ; key_scan[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 20       ; 23         ; 1        ; dipsw1[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 24         ; 1        ; key_col[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 27         ; 1        ; dipsw1[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 38         ; 1        ; fin                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 49         ; 2        ; key_col[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 50         ; 2        ; dipsw1[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 51         ; 2        ; key_col[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 54         ; 2        ; dipsw1[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 55         ; 2        ; key_col[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 57         ; 2        ; dipsw1[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 46       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 50       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 52       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 56       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 101        ; 3        ; debug                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 104        ; 3        ; segout_2[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 106        ; 3        ; segout_2[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 120        ; 3        ; segout_2[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 81       ; 123        ; 3        ; segout_2[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 124        ; 3        ; SD178_sda                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 127        ; 3        ; segout_2[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 128        ; 3        ; SD178_nrst                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 129        ; 3        ; segout_2[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 87       ; 131        ; 3        ; segout_2[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 138        ; 4        ; segout_2[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 95       ; 141        ; 4        ; segsel_2[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 144        ; 4        ; segsel_2[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 101      ; 146        ; 4        ; segsel_2[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 103      ; 148        ; 4        ; segsel_2[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 107      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 109      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 110      ; 163        ; 4        ; SCL                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 165        ; 4        ; SDA                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 168        ; 4        ; RES                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 118      ; 172        ; 4        ; DC                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 174        ; 4        ; CS                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 182        ; 5        ; BL                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 183        ; 5        ; SHT11_PIN                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 190        ; 5        ; motor_out1                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 191        ; 5        ; motor_out2                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 194        ; 5        ; motor_pwm1                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 144      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 217        ; 5        ; nReset                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 234        ; 6        ; TSL2561_sda                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 235        ; 6        ; TSL2561_scl                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 237        ; 6        ; segsel[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 240        ; 6        ; segsel[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 241        ; 6        ; segsel[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 255        ; 6        ; segsel[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 257        ; 6        ; segout[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 260        ; 6        ; segout[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 261        ; 6        ; segout[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 262        ; 6        ; segout[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 263        ; 6        ; segout[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ; 270        ; 6        ; segout[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 271        ; 6        ; segout[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 275        ; 7        ; segout[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 278        ; 7        ; SD178_scl                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 184      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 185      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 186      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 187      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 188      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 189      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 195      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 196      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 197      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 198      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 199      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 200      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 201      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 202      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 203      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 217      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 218      ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 219      ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 220      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 221      ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 222      ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 223      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 232      ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 233      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 236      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 237      ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 238      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 239      ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 240      ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                          ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; |OLED128x32                                  ; 4515 (1932) ; 977 (437)                 ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 58   ; 0            ; 3538 (1501)  ; 125 (29)          ; 852 (379)        ; |OLED128x32                                                                                                  ; work         ;
;    |DHT11:u2|                                ; 396 (37)    ; 207 (28)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 189 (9)      ; 58 (1)            ; 149 (27)         ; |OLED128x32|DHT11:u2                                                                                         ; work         ;
;       |DHT11_BASIC:u0|                       ; 359 (359)   ; 179 (179)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (180)    ; 57 (57)           ; 122 (122)        ; |OLED128x32|DHT11:u2|DHT11_BASIC:u0                                                                          ; work         ;
;    |LCD_DRV:u8|                              ; 378 (365)   ; 94 (91)                   ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (272)    ; 3 (2)             ; 91 (91)          ; |OLED128x32|LCD_DRV:u8                                                                                       ; work         ;
;       |cmd_rom:u1|                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|LCD_DRV:u8|cmd_rom:u1                                                                            ; work         ;
;       |raminfr:u2|                           ; 10 (0)      ; 2 (0)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 2 (0)            ; |OLED128x32|LCD_DRV:u8|raminfr:u2                                                                            ; work         ;
;          |altsyncram:RAM_rtl_0|              ; 10 (0)      ; 2 (0)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 2 (0)            ; |OLED128x32|LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0                                                       ; work         ;
;             |altsyncram_fh41:auto_generated| ; 10 (2)      ; 2 (2)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 2 (2)            ; |OLED128x32|LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated                        ; work         ;
;                |decode_67a:rden_decode|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode ; work         ;
;                |decode_dra:decode3|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3     ; work         ;
;       |up_mdu5:u0|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |OLED128x32|LCD_DRV:u8|up_mdu5:u0                                                                            ; work         ;
;    |TSL2561:u1|                              ; 255 (137)   ; 128 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (58)     ; 28 (18)           ; 100 (61)         ; |OLED128x32|TSL2561:u1                                                                                       ; work         ;
;       |i2c_master:u0|                        ; 118 (118)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 10 (10)           ; 39 (39)          ; |OLED128x32|TSL2561:u1|i2c_master:u0                                                                         ; work         ;
;    |i2c_master:u0|                           ; 102 (102)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 4 (4)             ; 36 (36)          ; |OLED128x32|i2c_master:u0                                                                                    ; work         ;
;    |lpm_divide:Div1|                         ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div1                                                                                  ; work         ;
;       |lpm_divide_4jm:auto_generated|        ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div1|lpm_divide_4jm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_5nh:divider|       ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider                        ; work         ;
;             |alt_u_div_l8f:divider|          ; 123 (123)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)    ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider  ; work         ;
;    |lpm_divide:Div2|                         ; 157 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 4 (0)            ; |OLED128x32|lpm_divide:Div2                                                                                  ; work         ;
;       |lpm_divide_rhm:auto_generated|        ; 157 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 4 (0)            ; |OLED128x32|lpm_divide:Div2|lpm_divide_rhm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_slh:divider|       ; 157 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (0)      ; 0 (0)             ; 4 (0)            ; |OLED128x32|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider                        ; work         ;
;             |alt_u_div_26f:divider|          ; 157 (157)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (153)    ; 0 (0)             ; 4 (4)            ; |OLED128x32|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider  ; work         ;
;    |lpm_divide:Div3|                         ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div3                                                                                  ; work         ;
;       |lpm_divide_nhm:auto_generated|        ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div3|lpm_divide_nhm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_olh:divider|       ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider                        ; work         ;
;             |alt_u_div_r5f:divider|          ; 134 (134)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider  ; work         ;
;    |lpm_divide:Div4|                         ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 7 (0)            ; |OLED128x32|lpm_divide:Div4                                                                                  ; work         ;
;       |lpm_divide_agm:auto_generated|        ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 7 (0)            ; |OLED128x32|lpm_divide:Div4|lpm_divide_agm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_bkh:divider|       ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 7 (0)            ; |OLED128x32|lpm_divide:Div4|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                        ; work         ;
;             |alt_u_div_13f:divider|          ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 7 (7)            ; |OLED128x32|lpm_divide:Div4|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ; work         ;
;    |lpm_divide:Div5|                         ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div5                                                                                  ; work         ;
;       |lpm_divide_6gm:auto_generated|        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div5|lpm_divide_6gm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_7kh:divider|       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div5|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider                        ; work         ;
;             |alt_u_div_p2f:divider|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Div5|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider  ; work         ;
;    |lpm_divide:Div6|                         ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 6 (0)            ; |OLED128x32|lpm_divide:Div6                                                                                  ; work         ;
;       |lpm_divide_agm:auto_generated|        ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 6 (0)            ; |OLED128x32|lpm_divide:Div6|lpm_divide_agm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_bkh:divider|       ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 6 (0)            ; |OLED128x32|lpm_divide:Div6|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                        ; work         ;
;             |alt_u_div_13f:divider|          ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 6 (6)            ; |OLED128x32|lpm_divide:Div6|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ; work         ;
;    |lpm_divide:Mod0|                         ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 21 (0)           ; |OLED128x32|lpm_divide:Mod0                                                                                  ; work         ;
;       |lpm_divide_dbm:auto_generated|        ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 21 (0)           ; |OLED128x32|lpm_divide:Mod0|lpm_divide_dbm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_bnh:divider|       ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 21 (0)           ; |OLED128x32|lpm_divide:Mod0|lpm_divide_dbm:auto_generated|sign_div_unsign_bnh:divider                        ; work         ;
;             |alt_u_div_19f:divider|          ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 21 (21)          ; |OLED128x32|lpm_divide:Mod0|lpm_divide_dbm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_19f:divider  ; work         ;
;    |lpm_divide:Mod2|                         ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 6 (0)            ; |OLED128x32|lpm_divide:Mod2                                                                                  ; work         ;
;       |lpm_divide_bbm:auto_generated|        ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 6 (0)            ; |OLED128x32|lpm_divide:Mod2|lpm_divide_bbm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_9nh:divider|       ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 6 (0)            ; |OLED128x32|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                        ; work         ;
;             |alt_u_div_t8f:divider|          ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 6 (6)            ; |OLED128x32|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider  ; work         ;
;    |lpm_divide:Mod3|                         ; 150 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 7 (0)            ; |OLED128x32|lpm_divide:Mod3                                                                                  ; work         ;
;       |lpm_divide_bbm:auto_generated|        ; 150 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 7 (0)            ; |OLED128x32|lpm_divide:Mod3|lpm_divide_bbm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_9nh:divider|       ; 150 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 7 (0)            ; |OLED128x32|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                        ; work         ;
;             |alt_u_div_t8f:divider|          ; 150 (150)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (143)    ; 0 (0)             ; 7 (7)            ; |OLED128x32|lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider  ; work         ;
;    |lpm_divide:Mod4|                         ; 224 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (0)      ; 0 (0)             ; 3 (0)            ; |OLED128x32|lpm_divide:Mod4                                                                                  ; work         ;
;       |lpm_divide_bbm:auto_generated|        ; 224 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (0)      ; 0 (0)             ; 3 (0)            ; |OLED128x32|lpm_divide:Mod4|lpm_divide_bbm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_9nh:divider|       ; 224 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (0)      ; 0 (0)             ; 3 (0)            ; |OLED128x32|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                        ; work         ;
;             |alt_u_div_t8f:divider|          ; 224 (224)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (221)    ; 0 (0)             ; 3 (3)            ; |OLED128x32|lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider  ; work         ;
;    |lpm_divide:Mod5|                         ; 272 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 3 (0)            ; |OLED128x32|lpm_divide:Mod5                                                                                  ; work         ;
;       |lpm_divide_bbm:auto_generated|        ; 272 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 3 (0)            ; |OLED128x32|lpm_divide:Mod5|lpm_divide_bbm:auto_generated                                                    ; work         ;
;          |sign_div_unsign_9nh:divider|       ; 272 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 3 (0)            ; |OLED128x32|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                        ; work         ;
;             |alt_u_div_t8f:divider|          ; 272 (272)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (269)    ; 0 (0)             ; 3 (3)            ; |OLED128x32|lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider  ; work         ;
;    |lpm_divide:Mod6|                         ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 14 (0)           ; |OLED128x32|lpm_divide:Mod6                                                                                  ; work         ;
;       |lpm_divide_h8m:auto_generated|        ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 14 (0)           ; |OLED128x32|lpm_divide:Mod6|lpm_divide_h8m:auto_generated                                                    ; work         ;
;          |sign_div_unsign_fkh:divider|       ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 14 (0)           ; |OLED128x32|lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider                        ; work         ;
;             |alt_u_div_93f:divider|          ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 14 (14)          ; |OLED128x32|lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider  ; work         ;
;    |lpm_divide:Mod7|                         ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Mod7                                                                                  ; work         ;
;       |lpm_divide_98m:auto_generated|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Mod7|lpm_divide_98m:auto_generated                                                    ; work         ;
;          |sign_div_unsign_7kh:divider|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Mod7|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider                        ; work         ;
;             |alt_u_div_p2f:divider|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |OLED128x32|lpm_divide:Mod7|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider  ; work         ;
;    |lpm_divide:Mod8|                         ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 13 (0)           ; |OLED128x32|lpm_divide:Mod8                                                                                  ; work         ;
;       |lpm_divide_h8m:auto_generated|        ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 13 (0)           ; |OLED128x32|lpm_divide:Mod8|lpm_divide_h8m:auto_generated                                                    ; work         ;
;          |sign_div_unsign_fkh:divider|       ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 13 (0)           ; |OLED128x32|lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider                        ; work         ;
;             |alt_u_div_93f:divider|          ; 77 (77)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 13 (13)          ; |OLED128x32|lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider  ; work         ;
;    |sync_segscan:u3|                         ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |OLED128x32|sync_segscan:u3                                                                                  ; work         ;
;    |sync_segscan:u4|                         ; 19 (19)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |OLED128x32|sync_segscan:u4                                                                                  ; work         ;
;    |up_mdu2:u5|                              ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 21 (21)          ; |OLED128x32|up_mdu2:u5                                                                                       ; work         ;
;    |up_mdu3:u6|                              ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 15 (15)          ; |OLED128x32|up_mdu3:u6                                                                                       ; work         ;
;    |up_mdu4:u7|                              ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |OLED128x32|up_mdu4:u7                                                                                       ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; SD178_nrst  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[4]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; debug       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segsel[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segsel[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segsel[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segsel[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout_2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout_2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout_2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout_2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout_2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout_2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout_2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segout_2[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segsel_2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segsel_2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segsel_2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segsel_2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BL          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RES         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DC          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDA         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCL         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor_out1  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor_out2  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor_pwm1  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TSL2561_sda ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TSL2561_scl ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD178_sda   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD178_scl   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SHT11_PIN   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fin         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; nReset      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dipsw1[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[7]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dipsw1[6]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_col[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_col[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key_col[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_col[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; dipsw1[0]                                        ;                   ;         ;
; dipsw1[1]                                        ;                   ;         ;
; dipsw1[2]                                        ;                   ;         ;
; dipsw1[3]                                        ;                   ;         ;
; dipsw1[4]                                        ;                   ;         ;
; TSL2561_sda                                      ;                   ;         ;
;      - TSL2561:u1|i2c_master:u0|data_rx[6]~0     ; 0                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rx[7]~1     ; 0                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rx[5]~2     ; 0                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rx[4]~3     ; 0                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rx[3]~4     ; 0                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rx[2]~5     ; 0                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rx[1]~6     ; 0                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rx[0]~7     ; 0                 ; 6       ;
; TSL2561_scl                                      ;                   ;         ;
; SD178_sda                                        ;                   ;         ;
; SD178_scl                                        ;                   ;         ;
; SHT11_PIN                                        ;                   ;         ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector61~1      ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector61~2      ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|process_0~3       ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector62~0      ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[0]~10  ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector63~4      ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector62~5      ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[8]~14  ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[8]~15  ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector60~2      ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector64~2      ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector62~13     ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|ret_count[3]~1    ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[25]~103    ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[25]~107    ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[25]~110    ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector32~0      ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|level~0           ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|level~1           ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|Selector60~4      ; 0                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[31]~112    ; 0                 ; 6       ;
; fin                                              ;                   ;         ;
; nReset                                           ;                   ;         ;
;      - motor_pwm1~reg0                           ; 1                 ; 6       ;
;      - motor_out2~reg0                           ; 1                 ; 6       ;
;      - motor_out1~reg0                           ; 1                 ; 6       ;
;      - LCD_DRV:u8|DC                             ; 1                 ; 6       ;
;      - key_scan[0]~reg0                          ; 1                 ; 6       ;
;      - key_scan[1]~reg0                          ; 1                 ; 6       ;
;      - key_scan[2]~reg0                          ; 1                 ; 6       ;
;      - key_scan[3]~reg0                          ; 1                 ; 6       ;
;      - SD178_nrst~reg0                           ; 1                 ; 6       ;
;      - flag_play                                 ; 1                 ; 6       ;
;      - TSL2561:u1|ena                            ; 1                 ; 6       ;
;      - sd178_ena                                 ; 1                 ; 6       ;
;      - lcd_show                                  ; 1                 ; 6       ;
;      - lcd_write                                 ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm[4]                         ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm[3]                         ; 1                 ; 6       ;
;      - sd178State.sd178_send                     ; 1                 ; 6       ;
;      - sd178State.sd178_d1                       ; 1                 ; 6       ;
;      - sd178State.sd178_delay1                   ; 1                 ; 6       ;
;      - sd178State.sd178_d4                       ; 1                 ; 6       ;
;      - sd178State.sd178_d3                       ; 1                 ; 6       ;
;      - fsm[4]                                    ; 1                 ; 6       ;
;      - sd178State.sd178_d5                       ; 1                 ; 6       ;
;      - TSL2561:u1|IICState.s8                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState.s3                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState.POWER_ON_4            ; 1                 ; 6       ;
;      - TSL2561:u1|IICState.s10                   ; 1                 ; 6       ;
;      - TSL2561:u1|IICState.s5                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState.s0                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[3]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[4]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[5]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[6]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[7]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[8]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[9]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[10]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[11]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[12]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[13]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[14]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[15]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[16]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[17]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[18]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[19]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[20]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[21]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[22]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[23]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[24]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[2]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[1]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[2]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[3]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[4]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[5]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[6]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[7]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[8]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[9]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[10]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[11]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[12]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[13]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[14]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[15]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[16]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[17]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[18]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[19]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[20]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[21]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[22]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[23]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[24]                    ; 1                 ; 6       ;
;      - \process_4:delay_1[25]                    ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[4]         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[5]         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[6]         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[7]         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[8]         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[9]         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[10]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[11]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[12]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[13]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[14]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[15]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[16]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[17]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[18]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[19]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[20]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[21]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[22]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[23]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[24]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[25]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[26]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[27]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[28]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[29]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[30]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[31]        ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[1]         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[2]         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[3]         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|count1[0]         ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[1]                     ; 1                 ; 6       ;
;      - \process_4:delay_1[0]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|delay_1[0]                     ; 1                 ; 6       ;
;      - fsm[2]                                    ; 1                 ; 6       ;
;      - fsm[0]                                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|RES                            ; 1                 ; 6       ;
;      - LCD_DRV:u8|CS                             ; 1                 ; 6       ;
;      - LCD_DRV:u8|SCL                            ; 1                 ; 6       ;
;      - scan_number[0]                            ; 1                 ; 6       ;
;      - D2_BUFFER[0]                              ; 1                 ; 6       ;
;      - D1_BUFFER[0]                              ; 1                 ; 6       ;
;      - D0_BUFFER[0]                              ; 1                 ; 6       ;
;      - D3_BUFFER[0]                              ; 1                 ; 6       ;
;      - D1_BUFFER[1]                              ; 1                 ; 6       ;
;      - D2_BUFFER[1]                              ; 1                 ; 6       ;
;      - D0_BUFFER[1]                              ; 1                 ; 6       ;
;      - D3_BUFFER[1]                              ; 1                 ; 6       ;
;      - D2_BUFFER[2]                              ; 1                 ; 6       ;
;      - D1_BUFFER[2]                              ; 1                 ; 6       ;
;      - D0_BUFFER[2]                              ; 1                 ; 6       ;
;      - D3_BUFFER[2]                              ; 1                 ; 6       ;
;      - D1_BUFFER[3]                              ; 1                 ; 6       ;
;      - D2_BUFFER[3]                              ; 1                 ; 6       ;
;      - D0_BUFFER[3]                              ; 1                 ; 6       ;
;      - D3_BUFFER[3]                              ; 1                 ; 6       ;
;      - D1_BUFFER_2[0]                            ; 1                 ; 6       ;
;      - D2_BUFFER_2[0]                            ; 1                 ; 6       ;
;      - D0_BUFFER_2[0]                            ; 1                 ; 6       ;
;      - D0_BUFFER_2[1]                            ; 1                 ; 6       ;
;      - D2_BUFFER_2[1]                            ; 1                 ; 6       ;
;      - D1_BUFFER_2[1]                            ; 1                 ; 6       ;
;      - D0_BUFFER_2[2]                            ; 1                 ; 6       ;
;      - D1_BUFFER_2[2]                            ; 1                 ; 6       ;
;      - D0_BUFFER_2[3]                            ; 1                 ; 6       ;
;      - D1_BUFFER_2[3]                            ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm[0]                         ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm[1]                         ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm[2]                         ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm[5]                         ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[3]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[6]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[5]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[2]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[0]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[1]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[4]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|SDA~1                          ; 1                 ; 6       ;
;      - mode_motor[0]                             ; 1                 ; 6       ;
;      - mode_motor[1]                             ; 1                 ; 6       ;
;      - motor_speed[3]                            ; 1                 ; 6       ;
;      - \process_5:scan_number[3]                 ; 1                 ; 6       ;
;      - \process_5:scan_number[2]                 ; 1                 ; 6       ;
;      - \process_5:scan_number[1]                 ; 1                 ; 6       ;
;      - \process_5:scan_number[0]                 ; 1                 ; 6       ;
;      - motor_speed[2]                            ; 1                 ; 6       ;
;      - motor_speed[1]                            ; 1                 ; 6       ;
;      - motor_speed[0]                            ; 1                 ; 6       ;
;      - mode_sd178[0]                             ; 1                 ; 6       ;
;      - button_event[0]                           ; 1                 ; 6       ;
;      - sd178State.sd178_init~1                   ; 1                 ; 6       ;
;      - scan_number[1]~2                          ; 1                 ; 6       ;
;      - mode_7seg[1]                              ; 1                 ; 6       ;
;      - mode_7seg[0]                              ; 1                 ; 6       ;
;      - cnt_step[1]                               ; 1                 ; 6       ;
;      - cnt_step[0]                               ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[14]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[12]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[15]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[13]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[11]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[10]                    ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[9]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[8]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|address[7]                     ; 1                 ; 6       ;
;      - LCD_DRV:u8|bit_cnt[2]~1                   ; 1                 ; 6       ;
;      - keyin[2]                                  ; 1                 ; 6       ;
;      - keyin_last[2]                             ; 1                 ; 6       ;
;      - Main_State                                ; 1                 ; 6       ;
;      - keyin[0]                                  ; 1                 ; 6       ;
;      - keyin_last[0]                             ; 1                 ; 6       ;
;      - fsm[3]                                    ; 1                 ; 6       ;
;      - fsm[1]                                    ; 1                 ; 6       ;
;      - button_event[2]                           ; 1                 ; 6       ;
;      - font_num[0]~3                             ; 1                 ; 6       ;
;      - fsm[6]                                    ; 1                 ; 6       ;
;      - fsm[5]                                    ; 1                 ; 6       ;
;      - fsm[7]                                    ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_clk_prev    ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|state.start      ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|state.stop       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|sda_int          ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|scl_ena          ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|scl_clk          ; 1                 ; 6       ;
;      - i2c_master:u0|data_clk_prev               ; 1                 ; 6       ;
;      - i2c_master:u0|state.start                 ; 1                 ; 6       ;
;      - i2c_master:u0|state.stop                  ; 1                 ; 6       ;
;      - i2c_master:u0|sda_int                     ; 1                 ; 6       ;
;      - i2c_master:u0|scl_ena                     ; 1                 ; 6       ;
;      - i2c_master:u0|scl_clk                     ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|data_out          ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|data_out_en       ; 1                 ; 6       ;
;      - i2c_master:u0|busy                        ; 1                 ; 6       ;
;      - sd178State~35                             ; 1                 ; 6       ;
;      - delay_1[6]                                ; 1                 ; 6       ;
;      - delay_1[3]                                ; 1                 ; 6       ;
;      - delay_1[2]                                ; 1                 ; 6       ;
;      - delay_1[1]                                ; 1                 ; 6       ;
;      - delay_1[5]                                ; 1                 ; 6       ;
;      - delay_1[4]                                ; 1                 ; 6       ;
;      - cnt3[2]~3                                 ; 1                 ; 6       ;
;      - cnt_delay[0]~15                           ; 1                 ; 6       ;
;      - sd178State~37                             ; 1                 ; 6       ;
;      - word1[1][2]~1                             ; 1                 ; 6       ;
;      - lx1[3]~1                                  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[16] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[3]     ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[2]     ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[4]     ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|TE[1]~0           ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[23] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[22] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[21] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[20] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[19] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[18] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[17] ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm_back[0]~4                  ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm_back2[0]~0                 ; 1                 ; 6       ;
;      - LCD_DRV:u8|hi_lo~1                        ; 1                 ; 6       ;
;      - LCD_DRV:u8|lcd_busy                       ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm_back[2]~6                  ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm_back[3]~7                  ; 1                 ; 6       ;
;      - keyin_last[15]                            ; 1                 ; 6       ;
;      - keyin_last[14]                            ; 1                 ; 6       ;
;      - keyin[14]                                 ; 1                 ; 6       ;
;      - keyin[15]                                 ; 1                 ; 6       ;
;      - keyin_last[12]                            ; 1                 ; 6       ;
;      - keyin_last[13]                            ; 1                 ; 6       ;
;      - keyin[13]                                 ; 1                 ; 6       ;
;      - keyin[12]                                 ; 1                 ; 6       ;
;      - keyin_last[11]                            ; 1                 ; 6       ;
;      - keyin_last[10]                            ; 1                 ; 6       ;
;      - keyin[10]                                 ; 1                 ; 6       ;
;      - keyin[11]                                 ; 1                 ; 6       ;
;      - keyin_last[8]                             ; 1                 ; 6       ;
;      - keyin_last[9]                             ; 1                 ; 6       ;
;      - keyin[9]                                  ; 1                 ; 6       ;
;      - keyin[8]                                  ; 1                 ; 6       ;
;      - keyin_last[4]                             ; 1                 ; 6       ;
;      - keyin_last[5]                             ; 1                 ; 6       ;
;      - keyin[5]                                  ; 1                 ; 6       ;
;      - keyin[4]                                  ; 1                 ; 6       ;
;      - keyin_last[7]                             ; 1                 ; 6       ;
;      - keyin[7]                                  ; 1                 ; 6       ;
;      - keyin[6]                                  ; 1                 ; 6       ;
;      - keyin_last[6]                             ; 1                 ; 6       ;
;      - keyin_last[1]                             ; 1                 ; 6       ;
;      - keyin[1]                                  ; 1                 ; 6       ;
;      - keyin[3]                                  ; 1                 ; 6       ;
;      - keyin_last[3]                             ; 1                 ; 6       ;
;      - cnt_number[4]~18                          ; 1                 ; 6       ;
;      - mode_lcd[1]                               ; 1                 ; 6       ;
;      - mode_lcd[2]                               ; 1                 ; 6       ;
;      - mode_lcd[0]                               ; 1                 ; 6       ;
;      - TSL2561_int[1]~0                          ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_clk         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|state.slv_ack2   ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|state.mstr_ack   ; 1                 ; 6       ;
;      - TSL2561:u1|rw                             ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|state.ready      ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|state.rd         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|bit_cnt[0]       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|bit_cnt[2]       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|bit_cnt[1]       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|state.wr         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|state.slv_ack1   ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|state.command    ; 1                 ; 6       ;
;      - TSL2561:u1|data_wr[7]                     ; 1                 ; 6       ;
;      - TSL2561:u1|data_wr[0]                     ; 1                 ; 6       ;
;      - TSL2561:u1|data_wr[1]                     ; 1                 ; 6       ;
;      - TSL2561:u1|data_wr[2]                     ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|count[0]         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|count[8]         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|count[6]         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|count[7]         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|count[5]         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|count[3]         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|count[1]         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|count[4]         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|count[2]         ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|stretch          ; 1                 ; 6       ;
;      - i2c_master:u0|data_clk                    ; 1                 ; 6       ;
;      - i2c_master:u0|state.ready                 ; 1                 ; 6       ;
;      - i2c_master:u0|state.slv_ack2              ; 1                 ; 6       ;
;      - i2c_master:u0|state.mstr_ack              ; 1                 ; 6       ;
;      - i2c_master:u0|state.command               ; 1                 ; 6       ;
;      - i2c_master:u0|bit_cnt[2]                  ; 1                 ; 6       ;
;      - i2c_master:u0|bit_cnt[1]                  ; 1                 ; 6       ;
;      - i2c_master:u0|bit_cnt[0]                  ; 1                 ; 6       ;
;      - i2c_master:u0|state.rd                    ; 1                 ; 6       ;
;      - i2c_master:u0|state.slv_ack1              ; 1                 ; 6       ;
;      - i2c_master:u0|state.wr                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[0]                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[12]                   ; 1                 ; 6       ;
;      - i2c_master:u0|count[9]                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[11]                   ; 1                 ; 6       ;
;      - i2c_master:u0|count[10]                   ; 1                 ; 6       ;
;      - i2c_master:u0|count[8]                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[7]                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[6]                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[5]                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[2]                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[1]                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[4]                    ; 1                 ; 6       ;
;      - i2c_master:u0|count[3]                    ; 1                 ; 6       ;
;      - i2c_master:u0|stretch                     ; 1                 ; 6       ;
;      - cnt_byte[4]                               ; 1                 ; 6       ;
;      - j[3]~10                                   ; 1                 ; 6       ;
;      - delay_1[0]                                ; 1                 ; 6       ;
;      - cnt_next[2]~1                             ; 1                 ; 6       ;
;      - cnt4[3]~16                                ; 1                 ; 6       ;
;      - cnt4_set[3]~1                             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[15] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|clks              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[31]~7  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[1]~9   ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[0]~10  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[31]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[4]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[3]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[5]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[30]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[29]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[28]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[27]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[26]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[25]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[24]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[23]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[22]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[21]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[20]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[19]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[18]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[17]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[16]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[15]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[14]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[13]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[12]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[11]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[10]             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[9]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[8]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[7]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[6]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[8]~14  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[0]~22  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[22] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[21] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[20] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[19] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[18] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[17] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[16] ; 1                 ; 6       ;
;      - LCD_DRV:u8|we2~0                          ; 1                 ; 6       ;
;      - LCD_DRV:u8|we2~2                          ; 1                 ; 6       ;
;      - LCD_DRV:u8|di2[0]~0                       ; 1                 ; 6       ;
;      - motor_dir~5                               ; 1                 ; 6       ;
;      - TSL2561:u1|TSL2561_data[14]~0             ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|busy             ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|addr_rw[0]~2     ; 1                 ; 6       ;
;      - word_buf[10][0]                           ; 1                 ; 6       ;
;      - word_buf[8][0]                            ; 1                 ; 6       ;
;      - word_buf[1][6]                            ; 1                 ; 6       ;
;      - sd178_data_wr[2]~1                        ; 1                 ; 6       ;
;      - word_buf[11][3]                           ; 1                 ; 6       ;
;      - word_buf[11][2]                           ; 1                 ; 6       ;
;      - word_buf[6][4]                            ; 1                 ; 6       ;
;      - word_buf[6][5]                            ; 1                 ; 6       ;
;      - word_buf[4][4]                            ; 1                 ; 6       ;
;      - sd178_data_wr[5]~4                        ; 1                 ; 6       ;
;      - word_buf[5][4]                            ; 1                 ; 6       ;
;      - word_buf[7][4]                            ; 1                 ; 6       ;
;      - word_buf[2][4]                            ; 1                 ; 6       ;
;      - sd178_data_wr[4]~6                        ; 1                 ; 6       ;
;      - sd178_data_wr[7]~8                        ; 1                 ; 6       ;
;      - i2c_master:u0|data_tx[7]~2                ; 1                 ; 6       ;
;      - word_buf[6][2]                            ; 1                 ; 6       ;
;      - word_buf[5][2]                            ; 1                 ; 6       ;
;      - word_buf[4][2]                            ; 1                 ; 6       ;
;      - word_buf[3][2]                            ; 1                 ; 6       ;
;      - word_buf[8][1]                            ; 1                 ; 6       ;
;      - word_buf[5][1]                            ; 1                 ; 6       ;
;      - word_buf[4][1]                            ; 1                 ; 6       ;
;      - word_buf[7][1]                            ; 1                 ; 6       ;
;      - sd178_data_wr[1]~12                       ; 1                 ; 6       ;
;      - word_buf[6][0]                            ; 1                 ; 6       ;
;      - word_buf[4][0]                            ; 1                 ; 6       ;
;      - sd178_data_wr[0]~14                       ; 1                 ; 6       ;
;      - word_buf[4][3]                            ; 1                 ; 6       ;
;      - word_buf[7][3]                            ; 1                 ; 6       ;
;      - sd178_data_wr[3]~16                       ; 1                 ; 6       ;
;      - cnt_loop[5]~8                             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[14] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[2]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[1]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|k[0]              ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[15] ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rd[6]       ; 1                 ; 6       ;
;      - TSL2561:u1|data0[7]~0                     ; 1                 ; 6       ;
;      - TSL2561:u1|data0[15]~1                    ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rd[7]       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rd[5]       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rd[4]       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rd[3]       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rd[2]       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rd[1]       ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|data_rd[0]       ; 1                 ; 6       ;
;      - TSL2561:u1|IICState~43                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState~44                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState~45                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState~46                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState~47                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState~48                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState~49                    ; 1                 ; 6       ;
;      - TSL2561:u1|IICState~50                    ; 1                 ; 6       ;
;      - word_buf[2][7]~12                         ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[13] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[14] ; 1                 ; 6       ;
;      - pos_y[0]~23                               ; 1                 ; 6       ;
;      - TSL2561:u1|cnt_delay[25]~2                ; 1                 ; 6       ;
;      - TSL2561:u1|IICState~52                    ; 1                 ; 6       ;
;      - word6[4][7]~0                             ; 1                 ; 6       ;
;      - word5[4][3]~1                             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[12] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[13] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[39] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[38] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[37] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[36] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[35] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[34] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[33] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[32] ; 1                 ; 6       ;
;      - TSL2561:u1|i2c_master:u0|Decoder0~1       ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[11] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[12] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[38] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[37] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[36] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[35] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[34] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[33] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[32] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[31] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[10] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[11] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[31] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[30] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[9]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[10] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[30] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[29] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[8]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[9]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[29] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[28] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[7]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[8]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[28] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[27] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[6]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[7]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[27] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[26] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[5]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[6]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[26] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[25] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[4]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[5]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[25] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[24] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[3]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[4]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[24] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[23] ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[2]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[3]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[1]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[2]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[0]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp2[1]  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|dat_out_temp1[0]  ; 1                 ; 6       ;
;      - LCD_DRV:u8|RGB_data[7]~3                  ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|main_count[1]~26  ; 1                 ; 6       ;
;      - cnt_byte[0]~4                             ; 1                 ; 6       ;
;      - DHT11:u2|DHT11_BASIC:u0|hold_count[4]~2   ; 1                 ; 6       ;
;      - word_buf[2][7]~40                         ; 1                 ; 6       ;
;      - LCD_DRV:u8|fsm_back[4]~9                  ; 1                 ; 6       ;
; dipsw1[5]                                        ;                   ;         ;
;      - mode_motor~0                              ; 0                 ; 6       ;
;      - mode_sd178~0                              ; 0                 ; 6       ;
;      - mode_motor[1]~1                           ; 0                 ; 6       ;
;      - mode_motor~3                              ; 0                 ; 6       ;
;      - mode_sd178[0]~1                           ; 0                 ; 6       ;
;      - mode_sd178[0]~2                           ; 0                 ; 6       ;
;      - mode_sd178~3                              ; 0                 ; 6       ;
;      - mode_7seg[1]~0                            ; 0                 ; 6       ;
;      - mode_7seg[1]~1                            ; 0                 ; 6       ;
;      - mode_7seg~3                               ; 0                 ; 6       ;
;      - mode_lcd[2]                               ; 0                 ; 6       ;
;      - mode_motor~4                              ; 0                 ; 6       ;
;      - mode_lcd[2]~0                             ; 0                 ; 6       ;
;      - mode_lcd~2                                ; 0                 ; 6       ;
; dipsw1[7]                                        ;                   ;         ;
;      - mode_motor~0                              ; 1                 ; 6       ;
;      - mode_sd178~0                              ; 1                 ; 6       ;
;      - mode_motor[1]~1                           ; 1                 ; 6       ;
;      - mode_motor~3                              ; 1                 ; 6       ;
;      - mode_sd178[0]~1                           ; 1                 ; 6       ;
;      - mode_sd178~3                              ; 1                 ; 6       ;
;      - mode_7seg[1]~1                            ; 1                 ; 6       ;
;      - mode_7seg~3                               ; 1                 ; 6       ;
;      - mode_sd178~5                              ; 1                 ; 6       ;
;      - mode_lcd~2                                ; 1                 ; 6       ;
;      - mode_7seg~4                               ; 1                 ; 6       ;
;      - word1~2                                   ; 1                 ; 6       ;
; dipsw1[6]                                        ;                   ;         ;
;      - mode_motor~0                              ; 0                 ; 6       ;
;      - mode_sd178~0                              ; 0                 ; 6       ;
;      - mode_motor[1]~1                           ; 0                 ; 6       ;
;      - mode_motor~3                              ; 0                 ; 6       ;
;      - mode_sd178[0]~1                           ; 0                 ; 6       ;
;      - mode_sd178~3                              ; 0                 ; 6       ;
;      - mode_7seg[1]~0                            ; 0                 ; 6       ;
;      - mode_7seg[1]~1                            ; 0                 ; 6       ;
;      - mode_7seg~3                               ; 0                 ; 6       ;
;      - mode_motor~4                              ; 0                 ; 6       ;
;      - mode_sd178~5                              ; 0                 ; 6       ;
;      - mode_7seg~4                               ; 0                 ; 6       ;
;      - word1~2                                   ; 0                 ; 6       ;
; key_col[0]                                       ;                   ;         ;
;      - keyin[2]~0                                ; 0                 ; 6       ;
;      - keyin[0]~1                                ; 0                 ; 6       ;
;      - keyin[1]~14                               ; 0                 ; 6       ;
;      - keyin[3]~15                               ; 0                 ; 6       ;
; key_col[3]                                       ;                   ;         ;
;      - keyin[14]~2                               ; 1                 ; 6       ;
;      - keyin[15]~3                               ; 1                 ; 6       ;
;      - keyin[13]~4                               ; 1                 ; 6       ;
;      - keyin[12]~5                               ; 1                 ; 6       ;
; key_col[2]                                       ;                   ;         ;
;      - keyin[10]~6                               ; 0                 ; 6       ;
;      - keyin[11]~7                               ; 0                 ; 6       ;
;      - keyin[9]~8                                ; 0                 ; 6       ;
;      - keyin[8]~9                                ; 0                 ; 6       ;
; key_col[1]                                       ;                   ;         ;
;      - keyin[5]~10                               ; 0                 ; 6       ;
;      - keyin[4]~11                               ; 0                 ; 6       ;
;      - keyin[7]~12                               ; 0                 ; 6       ;
;      - keyin[6]~13                               ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; D0_BUFFER[3]~4                                                                                                    ; LCCOMB_X22_Y8_N22  ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|DHT11_BASIC:u0|TE[1]~0                                                                                   ; LCCOMB_X32_Y14_N24 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|DHT11_BASIC:u0|TE[7]~1                                                                                   ; LCCOMB_X32_Y14_N10 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|DHT11_BASIC:u0|clks                                                                                      ; FF_X40_Y15_N27     ; 79      ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DHT11:u2|DHT11_BASIC:u0|count1[25]~108                                                                            ; LCCOMB_X32_Y19_N30 ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|DHT11_BASIC:u0|count1[31]~111                                                                            ; LCCOMB_X32_Y18_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|DHT11_BASIC:u0|data_out_en                                                                               ; FF_X32_Y14_N31     ; 2       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|DHT11_BASIC:u0|k[30]~8                                                                                   ; LCCOMB_X33_Y18_N6  ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|DHT11_BASIC:u0|main_count[31]~7                                                                          ; LCCOMB_X30_Y16_N26 ; 7       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|DHT11_BASIC:u0|ret_count[3]~2                                                                            ; LCCOMB_X33_Y17_N14 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|LessThan0~0                                                                                              ; LCCOMB_X20_Y1_N26  ; 6       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|LessThan1~6                                                                                              ; LCCOMB_X30_Y16_N22 ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DHT11:u2|clk_1M                                                                                                   ; FF_X20_Y1_N1       ; 121     ; Clock                                               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; DHT11:u2|clk_2                                                                                                    ; FF_X30_Y16_N25     ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Equal0~0                                                                                                          ; LCCOMB_X17_Y7_N20  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Equal0~1                                                                                                          ; LCCOMB_X17_Y7_N2   ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Equal0~2                                                                                                          ; LCCOMB_X17_Y7_N4   ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Equal3~0                                                                                                          ; LCCOMB_X24_Y10_N16 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Equal49~0                                                                                                         ; LCCOMB_X23_Y12_N28 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|Mux6~9                                                                                                 ; LCCOMB_X23_Y24_N14 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|RGB_data[7]~3                                                                                          ; LCCOMB_X24_Y20_N24 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|a2[0]~1                                                                                                ; LCCOMB_X24_Y21_N10 ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|address[11]~3                                                                                          ; LCCOMB_X23_Y23_N6  ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|bit_cnt[2]~1                                                                                           ; LCCOMB_X23_Y24_N22 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|delay_1[9]~71                                                                                          ; LCCOMB_X27_Y23_N26 ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|delay_1[9]~72                                                                                          ; LCCOMB_X27_Y24_N20 ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|di2[0]~1                                                                                               ; LCCOMB_X16_Y18_N2  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|fsm[1]                                                                                                 ; FF_X26_Y23_N31     ; 55      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|fsm_back[0]~4                                                                                          ; LCCOMB_X22_Y23_N4  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode225w[2]~0 ; LCCOMB_X24_Y21_N12 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode234w[2]~0 ; LCCOMB_X24_Y21_N24 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode243w[2]~0 ; LCCOMB_X24_Y21_N0  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~0     ; LCCOMB_X24_Y21_N6  ; 6       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~1     ; LCCOMB_X24_Y21_N8  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode186w[2]~0     ; LCCOMB_X24_Y21_N14 ; 6       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode194w[2]~0     ; LCCOMB_X24_Y21_N30 ; 6       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode202w[2]~0     ; LCCOMB_X24_Y21_N2  ; 6       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u8|up_mdu5:u0|fout                                                                                        ; FF_X20_Y28_N31     ; 91      ; Clock                                               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; TSL2561:u1|TSL2561_data[14]~0                                                                                     ; LCCOMB_X27_Y16_N2  ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TSL2561:u1|cnt_delay[25]~2                                                                                        ; LCCOMB_X27_Y16_N20 ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TSL2561:u1|data0[15]~1                                                                                            ; LCCOMB_X27_Y17_N30 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TSL2561:u1|data0[7]~0                                                                                             ; LCCOMB_X26_Y17_N28 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TSL2561:u1|i2c_master:u0|addr_rw[0]~3                                                                             ; LCCOMB_X32_Y20_N10 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TSL2561:u1|i2c_master:u0|bit_cnt[2]~0                                                                             ; LCCOMB_X32_Y20_N0  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TSL2561:u1|i2c_master:u0|data_rd[7]~3                                                                             ; LCCOMB_X30_Y20_N2  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TSL2561:u1|i2c_master:u0|process_1~0                                                                              ; LCCOMB_X31_Y20_N16 ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TSL2561_int[1]~0                                                                                                  ; LCCOMB_X22_Y11_N0  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; \process_4:delay_1[24]~16                                                                                         ; LCCOMB_X19_Y20_N10 ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; \process_4:delay_1[24]~38                                                                                         ; LCCOMB_X15_Y23_N24 ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; address_end[14]~8                                                                                                 ; LCCOMB_X17_Y23_N24 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; bit_index[1]~16                                                                                                   ; LCCOMB_X14_Y13_N24 ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; bit_index[3]~20                                                                                                   ; LCCOMB_X19_Y10_N24 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; button_event[0]                                                                                                   ; FF_X19_Y12_N15     ; 47      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; cnt1[1]~27                                                                                                        ; LCCOMB_X12_Y15_N24 ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cnt1[1]~31                                                                                                        ; LCCOMB_X19_Y10_N6  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cnt3[0]                                                                                                           ; FF_X32_Y8_N9       ; 83      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; cnt3[1]                                                                                                           ; FF_X31_Y8_N29      ; 75      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; cnt3[3]                                                                                                           ; FF_X32_Y8_N21      ; 75      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; cnt4[3]~16                                                                                                        ; LCCOMB_X33_Y8_N24  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cnt4_set[3]~1                                                                                                     ; LCCOMB_X31_Y9_N12  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cnt_byte[0]~4                                                                                                     ; LCCOMB_X31_Y12_N8  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cnt_delay[0]~19                                                                                                   ; LCCOMB_X19_Y12_N0  ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cnt_delay[5]~12                                                                                                   ; LCCOMB_X33_Y8_N26  ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cnt_loop[5]~9                                                                                                     ; LCCOMB_X37_Y10_N0  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cnt_next[2]~1                                                                                                     ; LCCOMB_X31_Y8_N12  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cnt_number[0]~17                                                                                                  ; LCCOMB_X19_Y16_N12 ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cnt_number[4]~22                                                                                                  ; LCCOMB_X19_Y10_N30 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cnt_number_max[0]~1                                                                                               ; LCCOMB_X14_Y16_N0  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; delay_1[4]~0                                                                                                      ; LCCOMB_X19_Y6_N2   ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fin                                                                                                               ; PIN_31             ; 553     ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; fsm[5]                                                                                                            ; FF_X17_Y20_N23     ; 110     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; fsm[7]                                                                                                            ; FF_X15_Y21_N31     ; 120     ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; fsm_back2[7]~10                                                                                                   ; LCCOMB_X10_Y20_N26 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fsm_back[7]~16                                                                                                    ; LCCOMB_X16_Y20_N18 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fsm~17                                                                                                            ; LCCOMB_X15_Y21_N14 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fsm~23                                                                                                            ; LCCOMB_X15_Y21_N26 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; i2c_master:u0|bit_cnt[2]~4                                                                                        ; LCCOMB_X37_Y11_N8  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; i2c_master:u0|data_tx[7]~3                                                                                        ; LCCOMB_X37_Y12_N30 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; i2c_master:u0|process_1~0                                                                                         ; LCCOMB_X37_Y11_N30 ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; j[3]~10                                                                                                           ; LCCOMB_X19_Y9_N20  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; keyin_last[15]~0                                                                                                  ; LCCOMB_X17_Y7_N14  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; lcd_address[0]~29                                                                                                 ; LCCOMB_X20_Y21_N28 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; lcd_address[8]~45                                                                                                 ; LCCOMB_X16_Y21_N6  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; lcd_write~0                                                                                                       ; LCCOMB_X19_Y23_N22 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; lx1[3]~1                                                                                                          ; LCCOMB_X27_Y10_N24 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; mode_7seg[1]~2                                                                                                    ; LCCOMB_X22_Y8_N24  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; mode_lcd[2]~1                                                                                                     ; LCCOMB_X20_Y9_N2   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; mode_motor[1]~2                                                                                                   ; LCCOMB_X22_Y12_N0  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; motor_dir~5                                                                                                       ; LCCOMB_X19_Y12_N12 ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; nReset                                                                                                            ; PIN_145            ; 510     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; pos_now[0]~1                                                                                                      ; LCCOMB_X20_Y20_N28 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pos_now[8]~3                                                                                                      ; LCCOMB_X20_Y20_N30 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pos_x[0]~14                                                                                                       ; LCCOMB_X19_Y18_N4  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pos_x_start[3]~11                                                                                                 ; LCCOMB_X23_Y15_N26 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pos_y[0]~30                                                                                                       ; LCCOMB_X21_Y11_N22 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pos_y[2]~22                                                                                                       ; LCCOMB_X21_Y11_N20 ; 6       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; pos_y_start[3]~1                                                                                                  ; LCCOMB_X23_Y15_N24 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sd178State.sd178_send                                                                                             ; FF_X35_Y10_N25     ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sd178State.sd178_set_ch                                                                                           ; FF_X31_Y12_N17     ; 48      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; up_mdu2:u5|LessThan0~6                                                                                            ; LCCOMB_X39_Y15_N28 ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; up_mdu2:u5|fout                                                                                                   ; FF_X40_Y15_N15     ; 101     ; Clock                                               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; up_mdu3:u6|LessThan0~4                                                                                            ; LCCOMB_X19_Y24_N30 ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; up_mdu3:u6|fout                                                                                                   ; FF_X20_Y24_N1      ; 34      ; Clock                                               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; up_mdu4:u7|LessThan0~0                                                                                            ; LCCOMB_X40_Y15_N6  ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; up_mdu4:u7|fout                                                                                                   ; FF_X40_Y15_N13     ; 22      ; Clock                                               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; varl[3]~9                                                                                                         ; LCCOMB_X22_Y10_N24 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; word1[1][2]~1                                                                                                     ; LCCOMB_X31_Y12_N16 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; word5[4][3]~1                                                                                                     ; LCCOMB_X29_Y11_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; word6[4][7]~0                                                                                                     ; LCCOMB_X26_Y10_N20 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; word_buf[1][7]~26                                                                                                 ; LCCOMB_X32_Y13_N16 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; word_buf[2][7]~40                                                                                                 ; LCCOMB_X32_Y10_N26 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; word_buf[4][7]~15                                                                                                 ; LCCOMB_X30_Y10_N2  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; word_buf[6][7]~17                                                                                                 ; LCCOMB_X19_Y12_N28 ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DHT11:u2|DHT11_BASIC:u0|clks ; FF_X40_Y15_N27 ; 79      ; 6                                    ; Global Clock         ; GCLK6            ; --                        ;
; DHT11:u2|clk_1M              ; FF_X20_Y1_N1   ; 121     ; 36                                   ; Global Clock         ; GCLK16           ; --                        ;
; LCD_DRV:u8|up_mdu5:u0|fout   ; FF_X20_Y28_N31 ; 91      ; 15                                   ; Global Clock         ; GCLK14           ; --                        ;
; fin                          ; PIN_31         ; 553     ; 143                                  ; Global Clock         ; GCLK4            ; --                        ;
; up_mdu2:u5|fout              ; FF_X40_Y15_N15 ; 101     ; 12                                   ; Global Clock         ; GCLK5            ; --                        ;
; up_mdu3:u6|fout              ; FF_X20_Y24_N1  ; 34      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; up_mdu4:u7|fout              ; FF_X40_Y15_N13 ; 22      ; 6                                    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; nReset~input                                                                                                                 ; 510     ;
; fsm[2]                                                                                                                       ; 191     ;
; bit_index[3]                                                                                                                 ; 181     ;
; bit_index[2]                                                                                                                 ; 179     ;
; bit_index[1]                                                                                                                 ; 177     ;
; fsm[1]                                                                                                                       ; 173     ;
; fsm[0]                                                                                                                       ; 172     ;
; fsm[4]                                                                                                                       ; 163     ;
; fsm[3]                                                                                                                       ; 158     ;
; bit_index[0]                                                                                                                 ; 157     ;
; cnt1[0]                                                                                                                      ; 150     ;
; fsm[7]                                                                                                                       ; 120     ;
; fsm[5]                                                                                                                       ; 110     ;
; cnt1[1]                                                                                                                      ; 93      ;
; cnt1[2]                                                                                                                      ; 92      ;
; fsm[6]                                                                                                                       ; 91      ;
; LCD_DRV:u8|fsm[3]                                                                                                            ; 87      ;
; LCD_DRV:u8|fsm[5]                                                                                                            ; 85      ;
; cnt3[0]                                                                                                                      ; 83      ;
; cnt3[3]                                                                                                                      ; 75      ;
; cnt3[1]                                                                                                                      ; 75      ;
; cnt1[3]                                                                                                                      ; 72      ;
; cnt3[2]                                                                                                                      ; 71      ;
; LCD_DRV:u8|fsm[4]                                                                                                            ; 61      ;
; LCD_DRV:u8|fsm[1]                                                                                                            ; 55      ;
; LCD_DRV:u8|fsm[0]                                                                                                            ; 53      ;
; cnt_loop[1]                                                                                                                  ; 49      ;
; sd178State.sd178_set_ch                                                                                                      ; 48      ;
; button_event[0]                                                                                                              ; 47      ;
; LCD_DRV:u8|fsm[2]                                                                                                            ; 47      ;
; cnt_loop[0]                                                                                                                  ; 46      ;
; cnt_number[2]                                                                                                                ; 45      ;
; DHT11:u2|DHT11_BASIC:u0|main_count[0]                                                                                        ; 42      ;
; cnt_number[1]                                                                                                                ; 37      ;
; LCD_DRV:u8|address[1]                                                                                                        ; 36      ;
; LCD_DRV:u8|address[0]                                                                                                        ; 36      ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22 ; 36      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22 ; 35      ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22 ; 35      ;
; LCD_DRV:u8|bit_cnt[0]                                                                                                        ; 33      ;
; LCD_DRV:u8|address[2]                                                                                                        ; 33      ;
; DHT11:u2|DHT11_BASIC:u0|count1[31]~111                                                                                       ; 32      ;
; DHT11:u2|DHT11_BASIC:u0|count1[25]~108                                                                                       ; 32      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; DHT11:u2|DHT11_BASIC:u0|k[30]~8                                                                                              ; 31      ;
; cnt_number[0]                                                                                                                ; 31      ;
; DHT11:u2|DHT11_BASIC:u0|main_count[1]                                                                                        ; 30      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~16 ; 30      ;
; cnt_number[3]                                                                                                                ; 30      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; DHT11:u2|DHT11_BASIC:u0|main_count[3]                                                                                        ; 28      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[11]~16 ; 28      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~14  ; 28      ;
; mode_7seg[0]                                                                                                                 ; 27      ;
; TSL2561:u1|cnt_delay[25]~2                                                                                                   ; 26      ;
; TSL2561:u1|cnt_delay[12]~1                                                                                                   ; 26      ;
; \process_4:delay_1[24]~38                                                                                                    ; 26      ;
; \process_4:delay_1[24]~16                                                                                                    ; 26      ;
; cnt_delay[0]~19                                                                                                              ; 26      ;
; cnt_delay[5]~14                                                                                                              ; 26      ;
; D0_BUFFER[3]~4                                                                                                               ; 26      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24 ; 26      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24 ; 26      ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24 ; 26      ;
; TSL2561:u1|i2c_master:u0|bit_cnt[1]                                                                                          ; 25      ;
; LCD_DRV:u8|delay_1[9]~72                                                                                                     ; 25      ;
; LCD_DRV:u8|delay_1[9]~71                                                                                                     ; 25      ;
; sd178State.event_check                                                                                                       ; 25      ;
; DHT11:u2|DHT11_BASIC:u0|Equal15~2                                                                                            ; 24      ;
; LCD_DRV:u8|a2[12]                                                                                                            ; 24      ;
; LCD_DRV:u8|a2[11]                                                                                                            ; 24      ;
; LCD_DRV:u8|a2[10]                                                                                                            ; 24      ;
; LCD_DRV:u8|a2[9]                                                                                                             ; 24      ;
; LCD_DRV:u8|a2[8]                                                                                                             ; 24      ;
; LCD_DRV:u8|a2[7]                                                                                                             ; 24      ;
; LCD_DRV:u8|a2[6]                                                                                                             ; 24      ;
; LCD_DRV:u8|a2[5]                                                                                                             ; 24      ;
; LCD_DRV:u8|a2[4]                                                                                                             ; 24      ;
; LCD_DRV:u8|a2[3]                                                                                                             ; 24      ;
; LCD_DRV:u8|a2[2]                                                                                                             ; 24      ;
; LCD_DRV:u8|a2[1]                                                                                                             ; 24      ;
; LCD_DRV:u8|a2[0]                                                                                                             ; 24      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; TSL2561:u1|i2c_master:u0|bit_cnt[2]                                                                                          ; 22      ;
; TSL2561:u1|i2c_master:u0|bit_cnt[0]                                                                                          ; 22      ;
; up_mdu2:u5|LessThan0~6                                                                                                       ; 22      ;
; lpm_divide:Mod0|lpm_divide_dbm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_19f:divider|add_sub_13_result_int[14]~20 ; 22      ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_12~16                     ; 22      ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|add_sub_11_result_int[8]~12  ; 22      ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|add_sub_10_result_int[8]~12  ; 22      ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|add_sub_9_result_int[8]~12   ; 22      ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|add_sub_8_result_int[8]~12   ; 22      ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|add_sub_7_result_int[8]~12   ; 22      ;
; SHT11_PIN~input                                                                                                              ; 21      ;
; motor_dir~5                                                                                                                  ; 21      ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|add_sub_6_result_int[7]~10   ; 21      ;
; DHT11:u2|LessThan1~6                                                                                                         ; 20      ;
; TSL2561_int[5]                                                                                                               ; 20      ;
; LCD_DRV:u8|address[4]                                                                                                        ; 20      ;
; LCD_DRV:u8|address[3]                                                                                                        ; 20      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; DHT11:u2|DHT11_BASIC:u0|main_count[2]                                                                                        ; 19      ;
; mode_7seg[1]                                                                                                                 ; 19      ;
; LCD_DRV:u8|bit_cnt[2]                                                                                                        ; 19      ;
; TSL2561:u1|i2c_master:u0|busy                                                                                                ; 18      ;
; i2c_master:u0|bit_cnt[1]                                                                                                     ; 18      ;
; fsm[6]~9                                                                                                                     ; 18      ;
; LCD_DRV:u8|lcd_busy                                                                                                          ; 18      ;
; DHT11:u2|DHT11_BASIC:u0|Equal7~0                                                                                             ; 18      ;
; DHT11:u2|DHT11_BASIC:u0|main_count[5]                                                                                        ; 18      ;
; TSL2561_int[4]                                                                                                               ; 18      ;
; TSL2561_int[6]                                                                                                               ; 18      ;
; LCD_DRV:u8|bit_cnt[1]                                                                                                        ; 18      ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_12_result_int[11]~16 ; 18      ;
; cnt_number[4]                                                                                                                ; 18      ;
; LessThan7~7                                                                                                                  ; 17      ;
; lx1[3]~1                                                                                                                     ; 17      ;
; TSL2561_int[3]                                                                                                               ; 17      ;
; TSL2561_int[7]                                                                                                               ; 17      ;
; TSL2561_int[8]                                                                                                               ; 17      ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~12   ; 17      ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; word5[4][3]~1                                                                                                                ; 16      ;
; cnt_next[3]~0                                                                                                                ; 16      ;
; i2c_master:u0|Equal0~3                                                                                                       ; 16      ;
; DHT11:u2|DHT11_BASIC:u0|TE[7]~1                                                                                              ; 16      ;
; TSL2561_int[9]                                                                                                               ; 16      ;
; TSL2561_int[10]                                                                                                              ; 16      ;
; up_mdu3:u6|LessThan0~4                                                                                                       ; 16      ;
; TSL2561:u1|TSL2561_data[14]~0                                                                                                ; 15      ;
; LCD_DRV:u8|a2[0]~1                                                                                                           ; 15      ;
; DHT11:u2|DHT11_BASIC:u0|Equal2~0                                                                                             ; 15      ;
; i2c_master:u0|bit_cnt[0]                                                                                                     ; 15      ;
; LCD_DRV:u8|address[11]~3                                                                                                     ; 15      ;
; cnt_loop[3]                                                                                                                  ; 15      ;
; cnt_loop[2]                                                                                                                  ; 15      ;
; dipsw1[5]~input                                                                                                              ; 14      ;
; TSL2561_int[1]~0                                                                                                             ; 14      ;
; TSL2561_int[11]                                                                                                              ; 14      ;
; TSL2561_int[12]                                                                                                              ; 14      ;
; LCD_DRV:u8|Equal0~4                                                                                                          ; 14      ;
; LCD_DRV:u8|hi_lo                                                                                                             ; 14      ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[7]~12   ; 14      ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[5]~8   ; 14      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[5]~8    ; 14      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[5]~8    ; 14      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[5]~8    ; 14      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[5]~8    ; 14      ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|add_sub_12_result_int[8]~12  ; 14      ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[7]~12   ; 14      ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; dipsw1[6]~input                                                                                                              ; 13      ;
; word_buf[10][0]                                                                                                              ; 13      ;
; button_event[2]                                                                                                              ; 13      ;
; lpm_divide:Div6|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6    ; 13      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[5]~8   ; 13      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[5]~8    ; 13      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[4]~6    ; 13      ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~16                      ; 13      ;
; lpm_divide:Div4|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8    ; 13      ;
; lpm_divide:Div4|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; dipsw1[7]~input                                                                                                              ; 12      ;
; word_buf[6][7]~17                                                                                                            ; 12      ;
; varl[0]                                                                                                                      ; 12      ;
; TSL2561:u1|i2c_master:u0|count[0]                                                                                            ; 12      ;
; TSL2561:u1|i2c_master:u0|process_1~0                                                                                         ; 12      ;
; Mux329~1                                                                                                                     ; 12      ;
; DHT11:u2|DHT11_BASIC:u0|main_count[8]                                                                                        ; 12      ;
; font_num[0]~2                                                                                                                ; 12      ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[1]                                   ; 12      ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[0]                                   ; 12      ;
; DHT11:u2|DHT11_BASIC:u0|TE[4]                                                                                                ; 12      ;
; sd178_ena                                                                                                                    ; 12      ;
; cnt1[4]                                                                                                                      ; 12      ;
; Selector80~3                                                                                                                 ; 11      ;
; word_buf[11][2]                                                                                                              ; 11      ;
; DHT11:u2|DHT11_BASIC:u0|Equal1~1                                                                                             ; 11      ;
; i2c_master:u0|process_1~0                                                                                                    ; 11      ;
; TSL2561:u1|i2c_master:u0|Equal0~1                                                                                            ; 11      ;
; TSL2561:u1|i2c_master:u0|Equal0~0                                                                                            ; 11      ;
; Mux307~1                                                                                                                     ; 11      ;
; DHT11:u2|DHT11_BASIC:u0|main_count[4]                                                                                        ; 11      ;
; i2c_master:u0|busy                                                                                                           ; 11      ;
; TSL2561_int[13]                                                                                                              ; 11      ;
; DHT11:u2|DHT11_BASIC:u0|TE[3]                                                                                                ; 11      ;
; lpm_divide:Div6|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8    ; 11      ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div6|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; cnt_loop[4]                                                                                                                  ; 11      ;
; lcd_address[12]                                                                                                              ; 11      ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lcd_write                                                                                                                    ; 11      ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div4|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8    ; 11      ;
; lpm_divide:Div4|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; flag_play                                                                                                                    ; 11      ;
; cnt_byte[0]~4                                                                                                                ; 10      ;
; lcd_address[4]~51                                                                                                            ; 10      ;
; word6[4][7]~0                                                                                                                ; 10      ;
; pos_now[0]~1                                                                                                                 ; 10      ;
; lcd_address[0]~29                                                                                                            ; 10      ;
; lcd_address[4]~17                                                                                                            ; 10      ;
; lcd_color[3]                                                                                                                 ; 10      ;
; DHT11:u2|DHT11_BASIC:u0|Equal12~0                                                                                            ; 10      ;
; DHT11:u2|DHT11_BASIC:u0|Equal3~0                                                                                             ; 10      ;
; mode_lcd[2]                                                                                                                  ; 10      ;
; DHT11:u2|clk_2                                                                                                               ; 10      ;
; TSL2561_int[2]                                                                                                               ; 10      ;
; Main_State                                                                                                                   ; 10      ;
; LCD_DRV:u8|Equal1~1                                                                                                          ; 10      ;
; TSL2561:u1|ena                                                                                                               ; 10      ;
; lpm_divide:Mod0|lpm_divide_dbm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_19f:divider|add_sub_14_result_int[15]~22 ; 10      ;
; cnt1[5]                                                                                                                      ; 10      ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_12_result_int[5]~8   ; 10      ;
; TSL2561:u1|data0[15]~1                                                                                                       ; 9       ;
; DHT11:u2|DHT11_BASIC:u0|WideOr1~0                                                                                            ; 9       ;
; i2c_master:u0|bit_cnt[2]                                                                                                     ; 9       ;
; TSL2561:u1|i2c_master:u0|state.wr                                                                                            ; 9       ;
; LCD_DRV:u8|a2[14]                                                                                                            ; 9       ;
; LCD_DRV:u8|a2[13]                                                                                                            ; 9       ;
; DHT11:u2|DHT11_BASIC:u0|TE[1]                                                                                                ; 9       ;
; DHT11:u2|DHT11_BASIC:u0|TE[2]                                                                                                ; 9       ;
; sync_segscan:u3|scanstate.s1                                                                                                 ; 9       ;
; keyin_last[15]~0                                                                                                             ; 9       ;
; Equal0~2                                                                                                                     ; 9       ;
; Equal0~1                                                                                                                     ; 9       ;
; Equal0~0                                                                                                                     ; 9       ;
; lpm_divide:Div6|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8    ; 9       ;
; sd178State.sd178_d3                                                                                                          ; 9       ;
; sd178State.sd178_send                                                                                                        ; 9       ;
; TSL2561_sda~input                                                                                                            ; 8       ;
; TSL2561:u1|i2c_master:u0|data_rd[7]~3                                                                                        ; 8       ;
; word_buf[2][7]~40                                                                                                            ; 8       ;
; i2c_master:u0|data_tx[7]~3                                                                                                   ; 8       ;
; TSL2561:u1|i2c_master:u0|Decoder0~1                                                                                          ; 8       ;
; DHT11:u2|DHT11_BASIC:u0|HU[3]                                                                                                ; 8       ;
; DHT11:u2|DHT11_BASIC:u0|HU[4]                                                                                                ; 8       ;
; TSL2561:u1|data0[7]~0                                                                                                        ; 8       ;
; pos_x[5]                                                                                                                     ; 8       ;
; Mux143~0                                                                                                                     ; 8       ;
; varl[3]                                                                                                                      ; 8       ;
; word_buf[5][3]~10                                                                                                            ; 8       ;
; fsm_back[7]~16                                                                                                               ; 8       ;
; fsm_back2[7]~10                                                                                                              ; 8       ;
; font_num[0]~4                                                                                                                ; 8       ;
; lcd_color[0]                                                                                                                 ; 8       ;
; lcd_color[4]                                                                                                                 ; 8       ;
; lcd_color[2]                                                                                                                 ; 8       ;
; lcd_color[1]                                                                                                                 ; 8       ;
; TSL2561:u1|i2c_master:u0|state.command                                                                                       ; 8       ;
; TSL2561:u1|i2c_master:u0|state.slv_ack1                                                                                      ; 8       ;
; TSL2561:u1|i2c_master:u0|state.rd                                                                                            ; 8       ;
; TSL2561:u1|i2c_master:u0|addr_rw[0]                                                                                          ; 8       ;
; cnt_number[0]~25                                                                                                             ; 8       ;
; mode_lcd[0]                                                                                                                  ; 8       ;
; mode_lcd[1]                                                                                                                  ; 8       ;
; j[1]                                                                                                                         ; 8       ;
; process_1~0                                                                                                                  ; 8       ;
; LCD_DRV:u8|fsm_back[4]                                                                                                       ; 8       ;
; DHT11:u2|DHT11_BASIC:u0|TE[5]                                                                                                ; 8       ;
; DHT11:u2|DHT11_BASIC:u0|TE[6]                                                                                                ; 8       ;
; mode_sd178[0]                                                                                                                ; 8       ;
; \process_5:scan_number[0]                                                                                                    ; 8       ;
; sync_segscan:u3|scanstate.s2                                                                                                 ; 8       ;
; TSL2561:u1|IICState.POWER_ON_4                                                                                               ; 8       ;
; DHT11:u2|DHT11_BASIC:u0|count1[31]                                                                                           ; 8       ;
; word_buf~31                                                                                                                  ; 7       ;
; varl[2]                                                                                                                      ; 7       ;
; sd178_data_wr[2]~0                                                                                                           ; 7       ;
; cnt1[1]~31                                                                                                                   ; 7       ;
; cnt1[1]~27                                                                                                                   ; 7       ;
; lcd_color[5]                                                                                                                 ; 7       ;
; DHT11:u2|DHT11_BASIC:u0|main_count[31]~7                                                                                     ; 7       ;
; DHT11:u2|DHT11_BASIC:u0|main_count~6                                                                                         ; 7       ;
; delay_1[4]~0                                                                                                                 ; 7       ;
; Add0~14                                                                                                                      ; 7       ;
; TSL2561:u1|rw                                                                                                                ; 7       ;
; DHT11:u2|DHT11_BASIC:u0|TE[1]~0                                                                                              ; 7       ;
; cnt_delay[5]~16                                                                                                              ; 7       ;
; cnt_delay[5]~12                                                                                                              ; 7       ;
; j[0]                                                                                                                         ; 7       ;
; TSL2561:u1|i2c_master:u0|state.start                                                                                         ; 7       ;
; LCD_DRV:u8|fsm_back[2]                                                                                                       ; 7       ;
; DHT11:u2|DHT11_BASIC:u0|TE[7]                                                                                                ; 7       ;
; \process_5:scan_number[1]                                                                                                    ; 7       ;
; mode_motor[1]                                                                                                                ; 7       ;
; mode_motor[0]                                                                                                                ; 7       ;
; LCD_DRV:u8|address[5]                                                                                                        ; 7       ;
; LCD_DRV:u8|address[6]                                                                                                        ; 7       ;
; sync_segscan:u4|Selector1~0                                                                                                  ; 7       ;
; sync_segscan:u4|Selector2~1                                                                                                  ; 7       ;
; sync_segscan:u4|Selector3~1                                                                                                  ; 7       ;
; sync_segscan:u4|Selector4~1                                                                                                  ; 7       ;
; sync_segscan:u3|scanstate.s0                                                                                                 ; 7       ;
; sync_segscan:u3|Selector1~3                                                                                                  ; 7       ;
; sync_segscan:u3|Selector2~1                                                                                                  ; 7       ;
; sync_segscan:u3|Selector3~1                                                                                                  ; 7       ;
; sync_segscan:u3|Selector4~1                                                                                                  ; 7       ;
; DHT11:u2|DHT11_BASIC:u0|count1[6]                                                                                            ; 7       ;
; sd178State.sd178_d4                                                                                                          ; 7       ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[8]~14   ; 7       ;
; LCD_DRV:u8|RGB_data[7]~3                                                                                                     ; 6       ;
; pos_y[0]~30                                                                                                                  ; 6       ;
; pos_y[2]~22                                                                                                                  ; 6       ;
; DHT11:u2|DHT11_BASIC:u0|HU[2]                                                                                                ; 6       ;
; DHT11:u2|DHT11_BASIC:u0|HU[5]                                                                                                ; 6       ;
; DHT11:u2|DHT11_BASIC:u0|HU[6]                                                                                                ; 6       ;
; Equal12~1                                                                                                                    ; 6       ;
; word_buf[1][7]~26                                                                                                            ; 6       ;
; TSL2561:u1|Equal0~8                                                                                                          ; 6       ;
; TSL2561:u1|Equal1~4                                                                                                          ; 6       ;
; Mux127~69                                                                                                                    ; 6       ;
; Mux160~1                                                                                                                     ; 6       ;
; Mux160~0                                                                                                                     ; 6       ;
; DHT11:u2|LessThan0~0                                                                                                         ; 6       ;
; cnt_loop[5]~9                                                                                                                ; 6       ;
; TSL2561:u1|IICState.s4                                                                                                       ; 6       ;
; bit_index[3]~20                                                                                                              ; 6       ;
; bit_index[1]~16                                                                                                              ; 6       ;
; Mux362~0                                                                                                                     ; 6       ;
; LCD_DRV:u8|di2[0]~1                                                                                                          ; 6       ;
; DHT11:u2|DHT11_BASIC:u0|level                                                                                                ; 6       ;
; DHT11:u2|DHT11_BASIC:u0|count1[25]~37                                                                                        ; 6       ;
; Selector34~1                                                                                                                 ; 6       ;
; DHT11:u2|DHT11_BASIC:u0|Equal2~2                                                                                             ; 6       ;
; i2c_master:u0|state.command                                                                                                  ; 6       ;
; i2c_master:u0|state.slv_ack2                                                                                                 ; 6       ;
; i2c_master:u0|data_clk                                                                                                       ; 6       ;
; TSL2561:u1|i2c_master:u0|state.mstr_ack                                                                                      ; 6       ;
; TSL2561:u1|i2c_master:u0|state.slv_ack2                                                                                      ; 6       ;
; TSL2561:u1|i2c_master:u0|data_clk                                                                                            ; 6       ;
; Mux308~9                                                                                                                     ; 6       ;
; Mux275~0                                                                                                                     ; 6       ;
; Mux329~2                                                                                                                     ; 6       ;
; Equal35~5                                                                                                                    ; 6       ;
; LessThan5~5                                                                                                                  ; 6       ;
; font_num[0]                                                                                                                  ; 6       ;
; Equal47~1                                                                                                                    ; 6       ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode234w[2]~0            ; 6       ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode194w[2]~0                ; 6       ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode243w[2]~0            ; 6       ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode202w[2]~0                ; 6       ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~1                ; 6       ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~0                ; 6       ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode225w[2]~0            ; 6       ;
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode186w[2]~0                ; 6       ;
; Mux272~0                                                                                                                     ; 6       ;
; cnt_delay[5]~9                                                                                                               ; 6       ;
; i2c_master:u0|data_clk_prev                                                                                                  ; 6       ;
; TSL2561:u1|i2c_master:u0|data_clk_prev                                                                                       ; 6       ;
; TSL2561_int[1]                                                                                                               ; 6       ;
; Equal37~4                                                                                                                    ; 6       ;
; keyin[2]                                                                                                                     ; 6       ;
; cnt_step[0]                                                                                                                  ; 6       ;
; sync_segscan:u3|Selector1~1                                                                                                  ; 6       ;
; sync_segscan:u3|Selector1~0                                                                                                  ; 6       ;
; sync_segscan:u3|scanstate.s3                                                                                                 ; 6       ;
; scan_number[0]                                                                                                               ; 6       ;
; DHT11:u2|DHT11_BASIC:u0|count1[5]                                                                                            ; 6       ;
; DHT11:u2|DHT11_BASIC:u0|count1[4]                                                                                            ; 6       ;
; lcd_show                                                                                                                     ; 6       ;
; Selector91~6                                                                                                                 ; 5       ;
; Selector138~4                                                                                                                ; 5       ;
; TSL2561:u1|i2c_master:u0|addr_rw[0]~3                                                                                        ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|Equal18~2                                                                                            ; 5       ;
; pos_x[0]~14                                                                                                                  ; 5       ;
; disp_color[0]~3                                                                                                              ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|HU[1]                                                                                                ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|HU[7]                                                                                                ; 5       ;
; Selector138~2                                                                                                                ; 5       ;
; TSL2561:u1|IICState.POWER_ON_1                                                                                               ; 5       ;
; TSL2561:u1|IICState~38                                                                                                       ; 5       ;
; disp_color[2]                                                                                                                ; 5       ;
; lcd_color~10                                                                                                                 ; 5       ;
; Mux307~13                                                                                                                    ; 5       ;
; Mux307~11                                                                                                                    ; 5       ;
; Mux307~9                                                                                                                     ; 5       ;
; disp_color[0]                                                                                                                ; 5       ;
; varl[1]                                                                                                                      ; 5       ;
; Mux88~0                                                                                                                      ; 5       ;
; Mux198~0                                                                                                                     ; 5       ;
; Mux92~0                                                                                                                      ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|Equal10~0                                                                                            ; 5       ;
; word_buf[5][2]                                                                                                               ; 5       ;
; word_buf[11][3]                                                                                                              ; 5       ;
; TSL2561:u1|IICState.s6                                                                                                       ; 5       ;
; fsm[6]~78                                                                                                                    ; 5       ;
; up_mdu4:u7|LessThan0~0                                                                                                       ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|LessThan3~5                                                                                          ; 5       ;
; cnt4[3]~16                                                                                                                   ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|Equal11~0                                                                                            ; 5       ;
; i2c_master:u0|state.wr                                                                                                       ; 5       ;
; i2c_master:u0|Equal1~0                                                                                                       ; 5       ;
; i2c_master:u0|state.rd                                                                                                       ; 5       ;
; i2c_master:u0|state.mstr_ack                                                                                                 ; 5       ;
; TSL2561:u1|i2c_master:u0|Equal1~0                                                                                            ; 5       ;
; TSL2561:u1|i2c_master:u0|state.ready                                                                                         ; 5       ;
; cnt1[1]~10                                                                                                                   ; 5       ;
; motor_dir~4                                                                                                                  ; 5       ;
; cnt_number[4]~22                                                                                                             ; 5       ;
; lcd_address[8]~11                                                                                                            ; 5       ;
; cnt_number[0]~17                                                                                                             ; 5       ;
; keyin[13]                                                                                                                    ; 5       ;
; LCD_DRV:u8|we2                                                                                                               ; 5       ;
; Mux307~0                                                                                                                     ; 5       ;
; Mux272~1                                                                                                                     ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|Equal0~0                                                                                             ; 5       ;
; cnt3[2]~11                                                                                                                   ; 5       ;
; i2c_master:u0|state.start                                                                                                    ; 5       ;
; font_num[0]~3                                                                                                                ; 5       ;
; Equal37~5                                                                                                                    ; 5       ;
; LCD_DRV:u8|fsm_back[3]                                                                                                       ; 5       ;
; LCD_DRV:u8|LessThan1~5                                                                                                       ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|TE[0]                                                                                                ; 5       ;
; cnt_step[1]                                                                                                                  ; 5       ;
; word1[1][2]~0                                                                                                                ; 5       ;
; LessThan13~0                                                                                                                 ; 5       ;
; \process_5:scan_number[2]                                                                                                    ; 5       ;
; \process_5:scan_number[3]                                                                                                    ; 5       ;
; motor_speed[3]                                                                                                               ; 5       ;
; scan_number[1]                                                                                                               ; 5       ;
; TSL2561:u1|IICState.s0                                                                                                       ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|count1[3]                                                                                            ; 5       ;
; DHT11:u2|DHT11_BASIC:u0|count1[2]                                                                                            ; 5       ;
; i2c_master:u0|Add0~16                                                                                                        ; 5       ;
; i2c_master:u0|Add0~14                                                                                                        ; 5       ;
; cnt1[6]                                                                                                                      ; 5       ;
; LCD_DRV:u8|fsm_back[0]                                                                                                       ; 5       ;
; key_col[1]~input                                                                                                             ; 4       ;
; key_col[2]~input                                                                                                             ; 4       ;
; key_col[3]~input                                                                                                             ; 4       ;
; key_col[0]~input                                                                                                             ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|WideOr14~3                                                                                           ; 4       ;
; pos_x_start[2]~14                                                                                                            ; 4       ;
; pos_x_start[3]~11                                                                                                            ; 4       ;
; Mux329~3                                                                                                                     ; 4       ;
; varl~7                                                                                                                       ; 4       ;
; varl[2]~1                                                                                                                    ; 4       ;
; word_buf[6][1]~32                                                                                                            ; 4       ;
; word_buf~30                                                                                                                  ; 4       ;
; word_buf[4][7]~15                                                                                                            ; 4       ;
; word_buf[2][7]~12                                                                                                            ; 4       ;
; pos_now[8]~3                                                                                                                 ; 4       ;
; pos_x[4]                                                                                                                     ; 4       ;
; Mux306~0                                                                                                                     ; 4       ;
; varl[4]                                                                                                                      ; 4       ;
; Mux188~0                                                                                                                     ; 4       ;
; Mux160~3                                                                                                                     ; 4       ;
; Mux83~0                                                                                                                      ; 4       ;
; Mux64~0                                                                                                                      ; 4       ;
; Mux308~12                                                                                                                    ; 4       ;
; Mux308~11                                                                                                                    ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|ret_count[3]~2                                                                                       ; 4       ;
; word_buf[4][6]~9                                                                                                             ; 4       ;
; word_buf[4][4]                                                                                                               ; 4       ;
; word_buf[6][4]                                                                                                               ; 4       ;
; TSL2561:u1|WideOr9~0                                                                                                         ; 4       ;
; TSL2561:u1|IICState.s1                                                                                                       ; 4       ;
; lcd_address[8]~45                                                                                                            ; 4       ;
; lcd_address[11]~15                                                                                                           ; 4       ;
; Mux275~2                                                                                                                     ; 4       ;
; Mux279~0                                                                                                                     ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|Selector63~0                                                                                         ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|process_0~3                                                                                          ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|hold_count[6]                                                                                        ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|hold_count[1]                                                                                        ; 4       ;
; Equal12~0                                                                                                                    ; 4       ;
; cnt4_set[3]~1                                                                                                                ; 4       ;
; cnt_next[2]~1                                                                                                                ; 4       ;
; j[3]~10                                                                                                                      ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|k[30]~4                                                                                              ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|WideNor0~1                                                                                           ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|WideNor0~0                                                                                           ; 4       ;
; i2c_master:u0|state.slv_ack1                                                                                                 ; 4       ;
; i2c_master:u0|state.ready                                                                                                    ; 4       ;
; TSL2561:u1|data_wr[0]                                                                                                        ; 4       ;
; TSL2561:u1|i2c_master:u0|Add1~0                                                                                              ; 4       ;
; Mux308~8                                                                                                                     ; 4       ;
; fsm[6]~49                                                                                                                    ; 4       ;
; Mux308~5                                                                                                                     ; 4       ;
; Mux308~4                                                                                                                     ; 4       ;
; Mux259~9                                                                                                                     ; 4       ;
; cnt1[1]~9                                                                                                                    ; 4       ;
; fsm~11                                                                                                                       ; 4       ;
; cnt_number[0]~21                                                                                                             ; 4       ;
; cnt_number[0]~20                                                                                                             ; 4       ;
; keyin[1]                                                                                                                     ; 4       ;
; keyin[7]                                                                                                                     ; 4       ;
; keyin[4]                                                                                                                     ; 4       ;
; keyin[5]                                                                                                                     ; 4       ;
; keyin[8]                                                                                                                     ; 4       ;
; keyin[9]                                                                                                                     ; 4       ;
; keyin[11]                                                                                                                    ; 4       ;
; keyin[10]                                                                                                                    ; 4       ;
; keyin[12]                                                                                                                    ; 4       ;
; keyin[15]                                                                                                                    ; 4       ;
; keyin[14]                                                                                                                    ; 4       ;
; LCD_DRV:u8|di2[5]                                                                                                            ; 4       ;
; LCD_DRV:u8|di2[3]                                                                                                            ; 4       ;
; LCD_DRV:u8|di2[0]                                                                                                            ; 4       ;
; LCD_DRV:u8|di2[4]                                                                                                            ; 4       ;
; LCD_DRV:u8|di2[2]                                                                                                            ; 4       ;
; LCD_DRV:u8|di2[1]                                                                                                            ; 4       ;
; word1[1][2]~1                                                                                                                ; 4       ;
; cnt3[2]~0                                                                                                                    ; 4       ;
; LessThan0~1                                                                                                                  ; 4       ;
; delay_1[4]                                                                                                                   ; 4       ;
; delay_1[5]                                                                                                                   ; 4       ;
; Equal28~6                                                                                                                    ; 4       ;
; i2c_master:u0|state.stop                                                                                                     ; 4       ;
; TSL2561:u1|i2c_master:u0|state.stop                                                                                          ; 4       ;
; Equal49~0                                                                                                                    ; 4       ;
; Equal3~0                                                                                                                     ; 4       ;
; process_1~1                                                                                                                  ; 4       ;
; keyin[0]                                                                                                                     ; 4       ;
; keyin_last[2]                                                                                                                ; 4       ;
; LCD_DRV:u8|LessThan2~0                                                                                                       ; 4       ;
; LCD_DRV:u8|LessThan0~7                                                                                                       ; 4       ;
; LCD_DRV:u8|address[12]                                                                                                       ; 4       ;
; LCD_DRV:u8|address[14]                                                                                                       ; 4       ;
; D2_BUFFER_2~2                                                                                                                ; 4       ;
; motor_speed[1]                                                                                                               ; 4       ;
; motor_speed[2]                                                                                                               ; 4       ;
; D2_BUFFER_2[0]                                                                                                               ; 4       ;
; sd178State.sd178_init                                                                                                        ; 4       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_7_result_int[8]~14   ; 4       ;
; DHT11:u2|DHT11_BASIC:u0|count1[1]                                                                                            ; 4       ;
; i2c_master:u0|Add0~20                                                                                                        ; 4       ;
; i2c_master:u0|Add0~18                                                                                                        ; 4       ;
; i2c_master:u0|Add0~12                                                                                                        ; 4       ;
; TSL2561:u1|i2c_master:u0|Add0~16                                                                                             ; 4       ;
; TSL2561:u1|i2c_master:u0|Add0~4                                                                                              ; 4       ;
; \process_4:delay_1[25]                                                                                                       ; 4       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~20                      ; 4       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~28 ; 4       ;
; sd178State.sd178_delay1                                                                                                      ; 4       ;
; Add4~50                                                                                                                      ; 4       ;
; Add4~48                                                                                                                      ; 4       ;
; Add4~46                                                                                                                      ; 4       ;
; Add4~44                                                                                                                      ; 4       ;
; Add4~36                                                                                                                      ; 4       ;
; Add4~34                                                                                                                      ; 4       ;
; Add4~32                                                                                                                      ; 4       ;
; Add4~30                                                                                                                      ; 4       ;
; Add4~28                                                                                                                      ; 4       ;
; Add4~14                                                                                                                      ; 4       ;
; LCD_DRV:u8|fsm_back[1]                                                                                                       ; 4       ;
; sd178State.sd178_d1                                                                                                          ; 4       ;
; ~GND                                                                                                                         ; 3       ;
; pos_x[0]~17                                                                                                                  ; 3       ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[50]~102             ; 3       ;
; Selector91~7                                                                                                                 ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|Equal16~2                                                                                            ; 3       ;
; i2c_master:u0|bit_cnt[2]~4                                                                                                   ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|data_buffer                                                                                          ; 3       ;
; pos_x_start[6]~15                                                                                                            ; 3       ;
; varl~17                                                                                                                      ; 3       ;
; Mux333~4                                                                                                                     ; 3       ;
; varl[3]~9                                                                                                                    ; 3       ;
; varl[2]~0                                                                                                                    ; 3       ;
; Selector82~0                                                                                                                 ; 3       ;
; word_buf[3][6]~19                                                                                                            ; 3       ;
; Selector78~0                                                                                                                 ; 3       ;
; word_buf[4][6]~11                                                                                                            ; 3       ;
; pos_now[0]~0                                                                                                                 ; 3       ;
; Mux362~1                                                                                                                     ; 3       ;
; pos_x_start[0]                                                                                                               ; 3       ;
; pos_x_start[5]                                                                                                               ; 3       ;
; disp_color[4]                                                                                                                ; 3       ;
; Mux152~0                                                                                                                     ; 3       ;
; Mux161~0                                                                                                                     ; 3       ;
; Mux12~13                                                                                                                     ; 3       ;
; Mux160~5                                                                                                                     ; 3       ;
; Mux30~5                                                                                                                      ; 3       ;
; Mux67~3                                                                                                                      ; 3       ;
; Mux59~0                                                                                                                      ; 3       ;
; Mux65~0                                                                                                                      ; 3       ;
; Mux173~0                                                                                                                     ; 3       ;
; Mux181~0                                                                                                                     ; 3       ;
; Mux58~0                                                                                                                      ; 3       ;
; Mux87~0                                                                                                                      ; 3       ;
; Mux12~3                                                                                                                      ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|WideOr3~0                                                                                            ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|LessThan0~0                                                                                          ; 3       ;
; word_buf[0][7]~7                                                                                                             ; 3       ;
; word_buf[7][3]                                                                                                               ; 3       ;
; word_buf[6][0]                                                                                                               ; 3       ;
; word_buf[6][2]                                                                                                               ; 3       ;
; word_buf[2][4]                                                                                                               ; 3       ;
; word_buf[7][4]                                                                                                               ; 3       ;
; word_buf[5][4]                                                                                                               ; 3       ;
; Mux3~1                                                                                                                       ; 3       ;
; Mux3~0                                                                                                                       ; 3       ;
; word_buf[1][6]                                                                                                               ; 3       ;
; word_buf[8][0]                                                                                                               ; 3       ;
; i2c_master:u0|count~4                                                                                                        ; 3       ;
; i2c_master:u0|count~3                                                                                                        ; 3       ;
; i2c_master:u0|count~2                                                                                                        ; 3       ;
; i2c_master:u0|count~1                                                                                                        ; 3       ;
; TSL2561:u1|i2c_master:u0|bit_cnt[2]~0                                                                                        ; 3       ;
; TSL2561:u1|IICState.POWER_ON_2                                                                                               ; 3       ;
; TSL2561:u1|IICState.s9                                                                                                       ; 3       ;
; TSL2561:u1|IICState.POWER_ON_5                                                                                               ; 3       ;
; TSL2561:u1|i2c_master:u0|count~6                                                                                             ; 3       ;
; TSL2561:u1|i2c_master:u0|count~5                                                                                             ; 3       ;
; TSL2561:u1|IICState.s11                                                                                                      ; 3       ;
; address_end[14]~8                                                                                                            ; 3       ;
; Mux291~0                                                                                                                     ; 3       ;
; mode_lcd[2]~1                                                                                                                ; 3       ;
; Mux312~0                                                                                                                     ; 3       ;
; Mux315~4                                                                                                                     ; 3       ;
; Mux308~10                                                                                                                    ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|Equal7~1                                                                                             ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|LessThan4~9                                                                                          ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|k[31]                                                                                                ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|WideOr3                                                                                              ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|hold_count[4]                                                                                        ; 3       ;
; cnt_next~2                                                                                                                   ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|Equal1~0                                                                                             ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|Equal5~0                                                                                             ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|Equal11~1                                                                                            ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|Equal4~1                                                                                             ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|Selector61~0                                                                                         ; 3       ;
; i2c_master:u0|process_0~0                                                                                                    ; 3       ;
; sd178_data_wr[3]                                                                                                             ; 3       ;
; sd178_data_wr[0]                                                                                                             ; 3       ;
; sd178_data_wr[1]                                                                                                             ; 3       ;
; sd178_data_wr[2]                                                                                                             ; 3       ;
; i2c_master:u0|Selector25~0                                                                                                   ; 3       ;
; sd178_data_wr[7]                                                                                                             ; 3       ;
; sd178_data_wr[4]                                                                                                             ; 3       ;
; sd178_data_wr[5]                                                                                                             ; 3       ;
; sd178_data_wr[6]                                                                                                             ; 3       ;
; TSL2561:u1|i2c_master:u0|process_0~0                                                                                         ; 3       ;
; TSL2561:u1|i2c_master:u0|count~0                                                                                             ; 3       ;
; TSL2561:u1|data_wr[2]                                                                                                        ; 3       ;
; TSL2561:u1|data_wr[1]                                                                                                        ; 3       ;
; TSL2561:u1|data_wr[7]                                                                                                        ; 3       ;
; TSL2561:u1|i2c_master:u0|Selector25~0                                                                                        ; 3       ;
; TSL2561:u1|TSL2561_data[4]                                                                                                   ; 3       ;
; Mux304~0                                                                                                                     ; 3       ;
; fsm_back[7]                                                                                                                  ; 3       ;
; Mux305~0                                                                                                                     ; 3       ;
; fsm[6]~47                                                                                                                    ; 3       ;
; fsm[6]~19                                                                                                                    ; 3       ;
; Mux308~6                                                                                                                     ; 3       ;
; Mux259~33                                                                                                                    ; 3       ;
; fsm[6]~15                                                                                                                    ; 3       ;
; lcd_address[7]                                                                                                               ; 3       ;
; lcd_address[10]                                                                                                              ; 3       ;
; lcd_address[14]                                                                                                              ; 3       ;
; lcd_address[13]                                                                                                              ; 3       ;
; lcd_address[9]                                                                                                               ; 3       ;
; lcd_address[11]                                                                                                              ; 3       ;
; lcd_address[8]                                                                                                               ; 3       ;
; lcd_address[3]                                                                                                               ; 3       ;
; lcd_address[4]                                                                                                               ; 3       ;
; lcd_address[5]                                                                                                               ; 3       ;
; lcd_address[6]                                                                                                               ; 3       ;
; lcd_address[0]                                                                                                               ; 3       ;
; lcd_address[1]                                                                                                               ; 3       ;
; lcd_address[2]                                                                                                               ; 3       ;
; Mux259~12                                                                                                                    ; 3       ;
; fsm~10                                                                                                                       ; 3       ;
; Mux259~4                                                                                                                     ; 3       ;
; lcd_address[4]~12                                                                                                            ; 3       ;
; cnt_number[0]~15                                                                                                             ; 3       ;
; Main_State~2                                                                                                                 ; 3       ;
; process_1~3                                                                                                                  ; 3       ;
; keyin[3]                                                                                                                     ; 3       ;
; process_1~2                                                                                                                  ; 3       ;
; keyin[6]                                                                                                                     ; 3       ;
; j~3                                                                                                                          ; 3       ;
; j~2                                                                                                                          ; 3       ;
; keyin_last[13]                                                                                                               ; 3       ;
; j~0                                                                                                                          ; 3       ;
; Mux262~6                                                                                                                     ; 3       ;
; LCD_DRV:u8|Mux10~0                                                                                                           ; 3       ;
; cnt_delay[5]~17                                                                                                              ; 3       ;
; cnt3[0]~13                                                                                                                   ; 3       ;
; delay_1[3]                                                                                                                   ; 3       ;
; delay_1[6]                                                                                                                   ; 3       ;
; j[3]                                                                                                                         ; 3       ;
; Equal29~2                                                                                                                    ; 3       ;
; Equal28~5                                                                                                                    ; 3       ;
; Equal28~1                                                                                                                    ; 3       ;
; Equal28~0                                                                                                                    ; 3       ;
; i2c_master:u0|scl_ena                                                                                                        ; 3       ;
; TSL2561:u1|i2c_master:u0|scl_ena                                                                                             ; 3       ;
; motor_speed[0]~3                                                                                                             ; 3       ;
; LessThan6~3                                                                                                                  ; 3       ;
; Mux329~0                                                                                                                     ; 3       ;
; LCD_DRV:u8|bit_cnt[2]~1                                                                                                      ; 3       ;
; LCD_DRV:u8|fsm~0                                                                                                             ; 3       ;
; LCD_DRV:u8|Mux106~0                                                                                                          ; 3       ;
; LCD_DRV:u8|RGB_data[7]~2                                                                                                     ; 3       ;
; LCD_DRV:u8|Mux9~20                                                                                                           ; 3       ;
; LCD_DRV:u8|Mux9~7                                                                                                            ; 3       ;
; LCD_DRV:u8|address[7]                                                                                                        ; 3       ;
; LCD_DRV:u8|address[8]                                                                                                        ; 3       ;
; LCD_DRV:u8|address[9]                                                                                                        ; 3       ;
; LCD_DRV:u8|address[10]                                                                                                       ; 3       ;
; LCD_DRV:u8|address[11]                                                                                                       ; 3       ;
; LCD_DRV:u8|address[13]                                                                                                       ; 3       ;
; LCD_DRV:u8|address[15]                                                                                                       ; 3       ;
; lx5[3]                                                                                                                       ; 3       ;
; lx5[2]                                                                                                                       ; 3       ;
; lx5[1]                                                                                                                       ; 3       ;
; lx5[0]                                                                                                                       ; 3       ;
; lx4[3]                                                                                                                       ; 3       ;
; lx3[3]                                                                                                                       ; 3       ;
; lx2[3]                                                                                                                       ; 3       ;
; lx4[2]                                                                                                                       ; 3       ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[58]~87              ; 3       ;
; lx2[2]                                                                                                                       ; 3       ;
; lx3[2]                                                                                                                       ; 3       ;
; lx4[1]                                                                                                                       ; 3       ;
; lx3[1]                                                                                                                       ; 3       ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[57]~86              ; 3       ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[50]~83              ; 3       ;
; lx2[1]                                                                                                                       ; 3       ;
; lx4[0]                                                                                                                       ; 3       ;
; lx2[0]                                                                                                                       ; 3       ;
; lx3[0]                                                                                                                       ; 3       ;
; sd178State~30                                                                                                                ; 3       ;
; sd178State.sd178_d2                                                                                                          ; 3       ;
; cnt_delay[5]~8                                                                                                               ; 3       ;
; sd178State~28                                                                                                                ; 3       ;
; motor_speed[0]                                                                                                               ; 3       ;
; Add16~0                                                                                                                      ; 3       ;
; motor_dir                                                                                                                    ; 3       ;
; LCD_DRV:u8|SCL                                                                                                               ; 3       ;
; TSL2561:u1|IICState.s10                                                                                                      ; 3       ;
; TSL2561:u1|IICState.s5                                                                                                       ; 3       ;
; TSL2561:u1|Add0~50                                                                                                           ; 3       ;
; TSL2561:u1|Add0~46                                                                                                           ; 3       ;
; TSL2561:u1|Add0~44                                                                                                           ; 3       ;
; TSL2561:u1|Add0~42                                                                                                           ; 3       ;
; TSL2561:u1|Add0~40                                                                                                           ; 3       ;
; TSL2561:u1|Add0~38                                                                                                           ; 3       ;
; TSL2561:u1|Add0~34                                                                                                           ; 3       ;
; TSL2561:u1|Add0~30                                                                                                           ; 3       ;
; TSL2561:u1|Add0~28                                                                                                           ; 3       ;
; TSL2561:u1|Add0~24                                                                                                           ; 3       ;
; TSL2561:u1|Add0~20                                                                                                           ; 3       ;
; TSL2561:u1|Add0~18                                                                                                           ; 3       ;
; TSL2561:u1|Add0~16                                                                                                           ; 3       ;
; TSL2561:u1|Add0~14                                                                                                           ; 3       ;
; TSL2561:u1|Add0~8                                                                                                            ; 3       ;
; pos_y_start[2]                                                                                                               ; 3       ;
; word_buf[10][1]                                                                                                              ; 3       ;
; word_buf[2][0]                                                                                                               ; 3       ;
; TSL2561:u1|IICState.s3                                                                                                       ; 3       ;
; TSL2561:u1|IICState.s8                                                                                                       ; 3       ;
; DHT11:u2|\process_1:cnt[19]                                                                                                  ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|count1[14]                                                                                           ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|count1[13]                                                                                           ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|count1[12]                                                                                           ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|count1[11]                                                                                           ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|count1[10]                                                                                           ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|count1[9]                                                                                            ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|count1[8]                                                                                            ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|count1[7]                                                                                            ; 3       ;
; DHT11:u2|DHT11_BASIC:u0|count1[0]                                                                                            ; 3       ;
; DHT11:u2|cnt[4]                                                                                                              ; 3       ;
; DHT11:u2|cnt[3]                                                                                                              ; 3       ;
; DHT11:u2|cnt[5]                                                                                                              ; 3       ;
; i2c_master:u0|Add0~24                                                                                                        ; 3       ;
; i2c_master:u0|Add0~22                                                                                                        ; 3       ;
; i2c_master:u0|Add0~10                                                                                                        ; 3       ;
; i2c_master:u0|Add0~8                                                                                                         ; 3       ;
; i2c_master:u0|Add0~6                                                                                                         ; 3       ;
; i2c_master:u0|Add0~4                                                                                                         ; 3       ;
; i2c_master:u0|Add0~2                                                                                                         ; 3       ;
; TSL2561:u1|i2c_master:u0|Add0~14                                                                                             ; 3       ;
; TSL2561:u1|i2c_master:u0|Add0~12                                                                                             ; 3       ;
; TSL2561:u1|i2c_master:u0|Add0~10                                                                                             ; 3       ;
; TSL2561:u1|i2c_master:u0|Add0~8                                                                                              ; 3       ;
; TSL2561:u1|i2c_master:u0|Add0~6                                                                                              ; 3       ;
; bit_index[5]                                                                                                                 ; 3       ;
; bit_index[4]                                                                                                                 ; 3       ;
; up_mdu4:u7|cnt[4]                                                                                                            ; 3       ;
; up_mdu4:u7|cnt[3]                                                                                                            ; 3       ;
; \process_4:delay_1[24]                                                                                                       ; 3       ;
; \process_4:delay_1[23]                                                                                                       ; 3       ;
; \process_4:delay_1[22]                                                                                                       ; 3       ;
; \process_4:delay_1[21]                                                                                                       ; 3       ;
; \process_4:delay_1[20]                                                                                                       ; 3       ;
; \process_4:delay_1[19]                                                                                                       ; 3       ;
; \process_4:delay_1[18]                                                                                                       ; 3       ;
; \process_4:delay_1[17]                                                                                                       ; 3       ;
; \process_4:delay_1[16]                                                                                                       ; 3       ;
; \process_4:delay_1[15]                                                                                                       ; 3       ;
; \process_4:delay_1[14]                                                                                                       ; 3       ;
; \process_4:delay_1[11]                                                                                                       ; 3       ;
; \process_4:delay_1[13]                                                                                                       ; 3       ;
; \process_4:delay_1[12]                                                                                                       ; 3       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~26 ; 3       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~26 ; 3       ;
; Add4~42                                                                                                                      ; 3       ;
; Add4~40                                                                                                                      ; 3       ;
; Add4~26                                                                                                                      ; 3       ;
; Add4~24                                                                                                                      ; 3       ;
; Add4~22                                                                                                                      ; 3       ;
; Add4~18                                                                                                                      ; 3       ;
; Add4~16                                                                                                                      ; 3       ;
; Add4~12                                                                                                                      ; 3       ;
; sd178State.sd178_d5                                                                                                          ; 3       ;
; LCD_DRV:u8|delay_1[24]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[23]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[22]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[19]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[18]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[17]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[10]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[9]                                                                                                        ; 3       ;
; LCD_DRV:u8|delay_1[8]                                                                                                        ; 3       ;
; LCD_DRV:u8|delay_1[7]                                                                                                        ; 3       ;
; LCD_DRV:u8|delay_1[6]                                                                                                        ; 3       ;
; LCD_DRV:u8|delay_1[13]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[12]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[11]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[16]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[15]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[14]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[20]                                                                                                       ; 3       ;
; LCD_DRV:u8|delay_1[21]                                                                                                       ; 3       ;
; lpm_divide:Mod7|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6    ; 3       ;
; lpm_divide:Div4|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8    ; 3       ;
; cnt3[2]~_wirecell                                                                                                            ; 2       ;
; Mux86~8                                                                                                                      ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~317            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~316            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~315            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~314            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~313            ; 2       ;
; lpm_divide:Div6|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~66              ; 2       ;
; lpm_divide:Div6|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~65              ; 2       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[50]~100             ; 2       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[42]~99              ; 2       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[34]~98              ; 2       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[35]~97              ; 2       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[36]~96              ; 2       ;
; Mux262~42                                                                                                                    ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~364            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~363            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~362            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~361            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~360            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~359            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[86]~358             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[72]~357             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[58]~356             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[59]~355             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[60]~354             ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~312            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~306            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~305            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~304            ; 2       ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[57]~174             ; 2       ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[52]~173             ; 2       ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[47]~172             ; 2       ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[42]~171             ; 2       ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[37]~170             ; 2       ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[32]~169             ; 2       ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[27]~168             ; 2       ;
; lpm_divide:Div3|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[22]~167             ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~176            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~175            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~174            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~173            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~172            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~171            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~170            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[118]~169            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~181            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~180            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~179            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~178            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~177            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~176            ; 2       ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|StageOut[90]~212             ; 2       ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|StageOut[82]~211             ; 2       ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|StageOut[74]~210             ; 2       ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|StageOut[66]~209             ; 2       ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|StageOut[67]~208             ; 2       ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|StageOut[59]~207             ; 2       ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|StageOut[60]~206             ; 2       ;
; lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_26f:divider|StageOut[61]~205             ; 2       ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[42]~101             ; 2       ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[34]~100             ; 2       ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[35]~99              ; 2       ;
; lpm_divide:Mod6|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[36]~98              ; 2       ;
; lpm_divide:Div4|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~66              ; 2       ;
; lpm_divide:Div4|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~65              ; 2       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[51]~95              ; 2       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[43]~91              ; 2       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[44]~90              ; 2       ;
; lpm_divide:Mod8|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|StageOut[45]~89              ; 2       ;
; Selector64~3                                                                                                                 ; 2       ;
; word_buf~39                                                                                                                  ; 2       ;
; lcd_address[9]~54                                                                                                            ; 2       ;
; lcd_address[11]~53                                                                                                           ; 2       ;
; DHT11:u2|DHT11_BASIC:u0|Selector60~4                                                                                         ; 2       ;
; DHT11:u2|DHT11_BASIC:u0|k[30]~9                                                                                              ; 2       ;
; cnt_number[0]~26                                                                                                             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~343            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~342            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~341            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~340            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~339            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~338            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~337            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~336            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~335            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~334            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~333            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~332            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~331            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~330            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~329            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~328            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~327            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~326            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~325            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~324            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~323            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~322            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~321            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~320            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~319            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~318            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~317            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~316            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~315            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~314            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~313            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~312            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~311            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~310            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~309            ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[87]~308             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[88]~307             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[89]~306             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[90]~305             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[73]~304             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[74]~303             ; 2       ;
; lpm_divide:Mod5|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[75]~302             ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~293            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~292            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~291            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~290            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~289            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~288            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~287            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~286            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~285            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~284            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~283            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~282            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~281            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~280            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~279            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~278            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~277            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~276            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~275            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~274            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~273            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~272            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~271            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~270            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~269            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~268            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~267            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~266            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~265            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~264            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~263            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~262            ; 2       ;
; lpm_divide:Mod4|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~261            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~160            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~159            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~158            ; 2       ;
; lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~157            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~175            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~164            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~163            ; 2       ;
; lpm_divide:Mod3|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~162            ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                 ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32768        ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 196608 ; 32768                       ; 6                           ; --                          ; --                          ; 196608              ; 24   ; None ; M9K_X13_Y18_N0, M9K_X25_Y15_N0, M9K_X13_Y21_N0, M9K_X13_Y16_N0, M9K_X13_Y19_N0, M9K_X25_Y12_N0, M9K_X25_Y26_N0, M9K_X25_Y11_N0, M9K_X25_Y16_N0, M9K_X25_Y19_N0, M9K_X25_Y20_N0, M9K_X25_Y21_N0, M9K_X25_Y17_N0, M9K_X25_Y18_N0, M9K_X13_Y20_N0, M9K_X13_Y17_N0, M9K_X25_Y22_N0, M9K_X25_Y14_N0, M9K_X25_Y25_N0, M9K_X25_Y13_N0, M9K_X25_Y23_N0, M9K_X25_Y24_N0, M9K_X13_Y22_N0, M9K_X13_Y23_N0 ; Don't care           ; Old data        ; Old data        ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,178 / 47,787 ( 13 % ) ;
; C16 interconnects           ; 61 / 1,804 ( 3 % )      ;
; C4 interconnects            ; 2,679 / 31,272 ( 9 % )  ;
; Direct links                ; 1,216 / 47,787 ( 3 % )  ;
; Global clocks               ; 7 / 20 ( 35 % )         ;
; Local interconnects         ; 2,610 / 15,408 ( 17 % ) ;
; R24 interconnects           ; 79 / 1,775 ( 4 % )      ;
; R4 interconnects            ; 3,264 / 41,310 ( 8 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.24) ; Number of LABs  (Total = 341) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 12                            ;
; 3                                           ; 6                             ;
; 4                                           ; 8                             ;
; 5                                           ; 7                             ;
; 6                                           ; 6                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 6                             ;
; 10                                          ; 7                             ;
; 11                                          ; 4                             ;
; 12                                          ; 15                            ;
; 13                                          ; 14                            ;
; 14                                          ; 12                            ;
; 15                                          ; 23                            ;
; 16                                          ; 204                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.24) ; Number of LABs  (Total = 341) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 86                            ;
; 1 Clock                            ; 163                           ;
; 1 Clock enable                     ; 87                            ;
; 1 Sync. clear                      ; 16                            ;
; 1 Sync. load                       ; 13                            ;
; 2 Clock enables                    ; 27                            ;
; 2 Clocks                           ; 32                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.79) ; Number of LABs  (Total = 341) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 11                            ;
; 3                                            ; 5                             ;
; 4                                            ; 5                             ;
; 5                                            ; 6                             ;
; 6                                            ; 6                             ;
; 7                                            ; 6                             ;
; 8                                            ; 9                             ;
; 9                                            ; 7                             ;
; 10                                           ; 7                             ;
; 11                                           ; 4                             ;
; 12                                           ; 11                            ;
; 13                                           ; 8                             ;
; 14                                           ; 9                             ;
; 15                                           ; 19                            ;
; 16                                           ; 77                            ;
; 17                                           ; 24                            ;
; 18                                           ; 20                            ;
; 19                                           ; 20                            ;
; 20                                           ; 14                            ;
; 21                                           ; 8                             ;
; 22                                           ; 13                            ;
; 23                                           ; 12                            ;
; 24                                           ; 5                             ;
; 25                                           ; 4                             ;
; 26                                           ; 8                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.98) ; Number of LABs  (Total = 341) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 26                            ;
; 2                                               ; 26                            ;
; 3                                               ; 26                            ;
; 4                                               ; 31                            ;
; 5                                               ; 14                            ;
; 6                                               ; 25                            ;
; 7                                               ; 19                            ;
; 8                                               ; 28                            ;
; 9                                               ; 13                            ;
; 10                                              ; 23                            ;
; 11                                              ; 22                            ;
; 12                                              ; 17                            ;
; 13                                              ; 12                            ;
; 14                                              ; 12                            ;
; 15                                              ; 19                            ;
; 16                                              ; 25                            ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.52) ; Number of LABs  (Total = 341) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 5                             ;
; 3                                            ; 11                            ;
; 4                                            ; 13                            ;
; 5                                            ; 14                            ;
; 6                                            ; 4                             ;
; 7                                            ; 8                             ;
; 8                                            ; 9                             ;
; 9                                            ; 12                            ;
; 10                                           ; 12                            ;
; 11                                           ; 8                             ;
; 12                                           ; 18                            ;
; 13                                           ; 25                            ;
; 14                                           ; 17                            ;
; 15                                           ; 20                            ;
; 16                                           ; 21                            ;
; 17                                           ; 16                            ;
; 18                                           ; 12                            ;
; 19                                           ; 15                            ;
; 20                                           ; 8                             ;
; 21                                           ; 15                            ;
; 22                                           ; 5                             ;
; 23                                           ; 16                            ;
; 24                                           ; 9                             ;
; 25                                           ; 8                             ;
; 26                                           ; 5                             ;
; 27                                           ; 7                             ;
; 28                                           ; 8                             ;
; 29                                           ; 5                             ;
; 30                                           ; 3                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
; 33                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 58        ; 0            ; 58        ; 0            ; 0            ; 58        ; 58        ; 0            ; 58        ; 58        ; 0            ; 44           ; 0            ; 0            ; 19           ; 0            ; 44           ; 19           ; 0            ; 0            ; 2            ; 44           ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 58           ; 0         ; 58           ; 58           ; 0         ; 0         ; 58           ; 0         ; 0         ; 58           ; 14           ; 58           ; 58           ; 39           ; 58           ; 14           ; 39           ; 58           ; 58           ; 56           ; 14           ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 58           ; 58           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SD178_nrst         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; debug              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segsel[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segsel[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segsel[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segsel[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout_2[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout_2[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout_2[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout_2[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout_2[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout_2[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout_2[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segout_2[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segsel_2[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segsel_2[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segsel_2[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segsel_2[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BL                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RES                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DC                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDA                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCL                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor_out1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor_out2         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor_pwm1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TSL2561_sda        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TSL2561_scl        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD178_sda          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD178_scl          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SHT11_PIN          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fin                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nReset             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                         ;
+----------------------------+----------------------+-------------------+
; Source Clock(s)            ; Destination Clock(s) ; Delay Added in ns ;
+----------------------------+----------------------+-------------------+
; LCD_DRV:u8|up_mdu5:u0|fout ; fin                  ; 39.9              ;
; fin                        ; fin                  ; 11.9              ;
; up_mdu4:u7|fout            ; up_mdu3:u6|fout      ; 3.6               ;
; up_mdu2:u5|fout            ; up_mdu3:u6|fout      ; 2.1               ;
+----------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                          ;
+---------------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                       ; Destination Register                                                                                       ; Delay Added in ns ;
+---------------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; up_mdu2:u5|fout                       ; up_mdu2:u5|fout                                                                                            ; 2.383             ;
; up_mdu3:u6|fout                       ; up_mdu3:u6|fout                                                                                            ; 2.382             ;
; up_mdu4:u7|fout                       ; up_mdu4:u7|fout                                                                                            ; 2.382             ;
; DHT11:u2|clk_1M                       ; DHT11:u2|clk_1M                                                                                            ; 2.368             ;
; LCD_DRV:u8|up_mdu5:u0|fout            ; LCD_DRV:u8|up_mdu5:u0|fout                                                                                 ; 2.361             ;
; up_mdu2:u5|cnt[19]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[18]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[17]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[16]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[15]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[14]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[13]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[12]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[11]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[10]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[9]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[8]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[7]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[6]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[5]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[4]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[3]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[2]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[1]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[0]                     ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu2:u5|cnt[20]                    ; up_mdu2:u5|fout                                                                                            ; 1.192             ;
; up_mdu3:u6|cnt[13]                    ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[12]                    ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[11]                    ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[10]                    ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[9]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[8]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[7]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[6]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[5]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[4]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[3]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[2]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[1]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[14]                    ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu3:u6|cnt[0]                     ; up_mdu3:u6|fout                                                                                            ; 1.191             ;
; up_mdu4:u7|cnt[3]                     ; up_mdu4:u7|fout                                                                                            ; 1.191             ;
; up_mdu4:u7|cnt[4]                     ; up_mdu4:u7|fout                                                                                            ; 1.191             ;
; DHT11:u2|cnt[3]                       ; DHT11:u2|clk_1M                                                                                            ; 1.183             ;
; DHT11:u2|cnt[5]                       ; DHT11:u2|clk_1M                                                                                            ; 1.183             ;
; DHT11:u2|cnt[4]                       ; DHT11:u2|clk_1M                                                                                            ; 1.183             ;
; DHT11:u2|DHT11_BASIC:u0|clks          ; DHT11:u2|DHT11_BASIC:u0|clks                                                                               ; 0.914             ;
; LCD_DRV:u8|a2[1]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.668             ;
; LCD_DRV:u8|a2[0]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.664             ;
; LCD_DRV:u8|a2[4]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.664             ;
; LCD_DRV:u8|a2[7]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.662             ;
; LCD_DRV:u8|a2[12]                     ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.662             ;
; LCD_DRV:u8|a2[10]                     ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.657             ;
; LCD_DRV:u8|a2[2]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.653             ;
; LCD_DRV:u8|a2[8]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_address_reg0 ; 0.652             ;
; LCD_DRV:u8|a2[3]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.649             ;
; mode_motor[0]                         ; motor_out1                                                                                                 ; 0.473             ;
; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|clks                                                                               ; 0.456             ;
; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|DHT11_BASIC:u0|clks                                                                               ; 0.456             ;
; DHT11:u2|clk_2                        ; DHT11:u2|DHT11_BASIC:u0|clks                                                                               ; 0.456             ;
; DHT11:u2|DHT11_BASIC:u0|main_count[8] ; DHT11:u2|DHT11_BASIC:u0|clks                                                                               ; 0.456             ;
; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|clks                                                                               ; 0.456             ;
; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|clks                                                                               ; 0.456             ;
; DHT11:u2|DHT11_BASIC:u0|main_count[5] ; DHT11:u2|DHT11_BASIC:u0|clks                                                                               ; 0.456             ;
; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|clks                                                                               ; 0.456             ;
; mode_motor[1]                         ; motor_out2~reg0                                                                                            ; 0.450             ;
; mode_lcd[2]                           ; fsm[5]                                                                                                     ; 0.434             ;
; LCD_DRV:u8|di2[0]                     ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_datain_reg0  ; 0.426             ;
; D2_BUFFER_2[0]                        ; sync_segscan:u4|sync_segout[7]                                                                             ; 0.426             ;
; LCD_DRV:u8|a2[5]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.410             ;
; LCD_DRV:u8|a2[9]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.410             ;
; LCD_DRV:u8|a2[6]                      ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.409             ;
; LCD_DRV:u8|a2[11]                     ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; 0.409             ;
; LCD_DRV:u8|a2[14]                     ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg       ; 0.398             ;
; D2_BUFFER[0]                          ; sync_segscan:u3|sync_segout[1]                                                                             ; 0.376             ;
; D1_BUFFER[1]                          ; sync_segscan:u3|sync_segout[1]                                                                             ; 0.283             ;
; LCD_DRV:u8|a2[13]                     ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg       ; 0.261             ;
; LCD_DRV:u8|we2                        ; LCD_DRV:u8|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg       ; 0.253             ;
; D3_BUFFER[0]                          ; sync_segscan:u3|sync_segout[1]                                                                             ; 0.251             ;
; D1_BUFFER_2[0]                        ; sync_segscan:u4|sync_segout[6]                                                                             ; 0.234             ;
; lx3[2]                                ; word5[5][2]                                                                                                ; 0.188             ;
; D3_BUFFER[1]                          ; sync_segscan:u3|sync_segout[1]                                                                             ; 0.182             ;
; mode_lcd[1]                           ; fsm[5]                                                                                                     ; 0.144             ;
; D0_BUFFER_2[2]                        ; sync_segscan:u4|sync_segout[6]                                                                             ; 0.143             ;
; D1_BUFFER[3]                          ; segout[0]                                                                                                  ; 0.143             ;
; D3_BUFFER[2]                          ; segout[0]                                                                                                  ; 0.115             ;
; mode_lcd[0]                           ; fsm[5]                                                                                                     ; 0.100             ;
; LCD_DRV:u8|lcd_busy                   ; lcd_show                                                                                                   ; 0.098             ;
; D1_BUFFER[2]                          ; segout[0]                                                                                                  ; 0.089             ;
; \process_5:scan_number[2]             ; \process_5:scan_number[2]                                                                                  ; 0.058             ;
; \process_5:scan_number[1]             ; \process_5:scan_number[2]                                                                                  ; 0.058             ;
; \process_5:scan_number[0]             ; \process_5:scan_number[2]                                                                                  ; 0.058             ;
; \process_5:scan_number[3]             ; \process_5:scan_number[2]                                                                                  ; 0.058             ;
; D1_BUFFER_2[1]                        ; sync_segscan:u4|sync_segout[6]                                                                             ; 0.050             ;
; D0_BUFFER_2[3]                        ; sync_segscan:u4|sync_segout[6]                                                                             ; 0.045             ;
; D1_BUFFER_2[3]                        ; sync_segscan:u4|sync_segout[6]                                                                             ; 0.045             ;
; sync_segscan:u3|scanstate.s0          ; sync_segscan:u4|sync_segout[6]                                                                             ; 0.045             ;
; sync_segscan:u3|scanstate.s1          ; sync_segscan:u4|sync_segout[6]                                                                             ; 0.045             ;
; D1_BUFFER[0]                          ; sync_segscan:u3|sync_segout[1]                                                                             ; 0.044             ;
; D0_BUFFER[0]                          ; sync_segscan:u3|sync_segout[1]                                                                             ; 0.044             ;
+---------------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP3C16Q240C8 for design "OLED128x32"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'OLED128x32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node fin~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node DHT11:u2|clk_1M 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DHT11:u2|clk_1M~0
Info (176353): Automatically promoted node up_mdu2:u5|fout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node up_mdu2:u5|fout~0
Info (176353): Automatically promoted node LCD_DRV:u8|up_mdu5:u0|fout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD_DRV:u8|up_mdu5:u0|fout~0
Info (176353): Automatically promoted node DHT11:u2|DHT11_BASIC:u0|clks 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DHT11:u2|DHT11_BASIC:u0|clks~0
Info (176353): Automatically promoted node up_mdu3:u6|fout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node up_mdu3:u6|fout~0
Info (176353): Automatically promoted node up_mdu4:u7|fout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node up_mdu4:u7|fout~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.17 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin TSL2561_scl has a permanently enabled output enable
    Info (169065): Pin SD178_scl has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/willy7086/Desktop/Quartus/VHDL/LCD_108v2/OLED128x32.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5610 megabytes
    Info: Processing ended: Sun Aug 23 21:42:04 2020
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/LCD_108v2/OLED128x32.fit.smsg.


