add r0, r1, r1, lsl 4
mvn r2, r0
sub r0, r0, r0, lsl 12
