SystemVerilog eğitim serisinin 7. dersinde case...inside yapısını anlattım. Örnek kod yazıp simulasyonunu yaptımn.

SystemVerilog'da toplamda 4 tane case yapısı var.
 -- case
 -- casex
 -- casez
 -- case...inside

casex ve casez yapıları orijinal verilog'da olan yapılardır. SystemVerilog ile beraber gelen case...inside yapısı ile obsolete olmuşlardır.
Bu yapılar case içersindeki ifadelerdeki bazı bitlerin don't case olarak algılanmasını sağlayan case yapılarıdır.

Konuyu anlattığım videoya aşağıdaki linkten ulaşabilirsiniz.


Linkedin üzerinden bağlantı kurarak sorularınızı/taleplerinizi iletebilirsiniz.
