data = {
 'file_state'         :
{
 'file_path'        : '/home/eda/Project/rooth/core/if_wb.v'
,'last_modify_time' : 1660466426
}
,'code_inf_list'      :
[
{
 'logic_line_range'       : [0, -1]
,'real_line_range'        : [0, -1]
,'file_path'              : '/home/eda/Project/rooth/core/if_wb.v'
,'real_code_line_boundry' :
[]
}
]
,'module_inf_list'    :
[
{
 'module_name_sr'    : 
{
 'str'   : 'if_wb'
,'range' : (16,7,16,11)
}
,'module_line_range' : (16,83)
,'inst_inf_list'     : 
[]
,'parm_inf_list'     : 
[]
,'io_inf_list'       : 
[
{
 'name_sr' : 
{
 'str'   : 'clk'
,'range' : (17,40,17,42)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'rst_n'
,'range' : (18,40,18,44)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'flow_wb_i'
,'range' : (19,40,19,48)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_en_i'
,'range' : (21,40,21,50)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_adder_i'
,'range' : (22,40,22,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_data_i'
,'range' : (23,40,23,52)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_en_i'
,'range' : (24,40,24,50)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_adder_i'
,'range' : (25,40,25,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_data_i'
,'range' : (26,40,26,52)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_en_o'
,'range' : (28,40,28,50)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_adder_o'
,'range' : (29,40,29,53)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_data_o'
,'range' : (30,40,30,52)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_en_o'
,'range' : (31,40,31,50)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_adder_o'
,'range' : (32,40,32,53)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_data_o'
,'range' : (33,40,33,52)
}
,'type'    : 2
}
]
,'code_inf_list'     : 
[
{
 'logic_line_range'       : [16, 83]
,'real_line_range'        : [16, 83]
,'file_path'              : '/home/eda/Project/rooth/core/if_wb.v'
,'real_code_line_boundry' :
[
[0, 1, 1]
,
[17, 4, 1]
,
[23, 5, 1]
,
[33, 2, 1]
,
[44, 2, 1]
,
[70, 2, 1]
]
}
]
}
]
,'macro_inf_list'     :
[]
,'wild_inst_inf_list' :
[]
}
