TimeQuest Timing Analyzer report for UART_RX
Fri Oct 25 16:30:47 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'UART_RX:inst4|pclk'
 12. Slow Model Setup: 'UART_TX:inst|pclk'
 13. Slow Model Setup: 'inst40|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'inst40|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'UART_RX:inst4|pclk'
 16. Slow Model Hold: 'UART_TX:inst|pclk'
 17. Slow Model Minimum Pulse Width: 'UART_RX:inst4|pclk'
 18. Slow Model Minimum Pulse Width: 'UART_TX:inst|pclk'
 19. Slow Model Minimum Pulse Width: 'inst40|altpll_component|pll|clk[0]'
 20. Slow Model Minimum Pulse Width: '50Mhz_clk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'inst40|altpll_component|pll|clk[0]'
 31. Fast Model Setup: 'UART_RX:inst4|pclk'
 32. Fast Model Setup: 'UART_TX:inst|pclk'
 33. Fast Model Hold: 'inst40|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'UART_TX:inst|pclk'
 35. Fast Model Hold: 'UART_RX:inst4|pclk'
 36. Fast Model Minimum Pulse Width: 'UART_RX:inst4|pclk'
 37. Fast Model Minimum Pulse Width: 'UART_TX:inst|pclk'
 38. Fast Model Minimum Pulse Width: 'inst40|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: '50Mhz_clk'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; UART_RX                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                        ;
+------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; Clock Name                         ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                               ; Targets                                ;
+------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; 50Mhz_clk                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { 50Mhz_clk }                          ;
; inst40|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; 50Mhz_clk ; inst40|altpll_component|pll|inclk[0] ; { inst40|altpll_component|pll|clk[0] } ;
; UART_RX:inst4|pclk                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { UART_RX:inst4|pclk }                 ;
; UART_TX:inst|pclk                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { UART_TX:inst|pclk }                  ;
+------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 362.71 MHz ; 362.71 MHz      ; inst40|altpll_component|pll|clk[0] ;      ;
; 377.5 MHz  ; 377.5 MHz       ; UART_RX:inst4|pclk                 ;      ;
; 409.84 MHz ; 409.84 MHz      ; UART_TX:inst|pclk                  ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; UART_RX:inst4|pclk                 ; -1.649 ; -31.828       ;
; UART_TX:inst|pclk                  ; -1.440 ; -16.093       ;
; inst40|altpll_component|pll|clk[0] ; -1.270 ; -11.424       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; inst40|altpll_component|pll|clk[0] ; -2.224 ; -4.448        ;
; UART_RX:inst4|pclk                 ; 0.391  ; 0.000         ;
; UART_TX:inst|pclk                  ; 0.391  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; UART_RX:inst4|pclk                 ; -0.500 ; -27.000       ;
; UART_TX:inst|pclk                  ; -0.500 ; -17.000       ;
; inst40|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; 50Mhz_clk                          ; 10.000 ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_RX:inst4|pclk'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; -1.649 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.683      ;
; -1.649 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.683      ;
; -1.649 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.683      ;
; -1.649 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.683      ;
; -1.649 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.683      ;
; -1.649 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.683      ;
; -1.649 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.683      ;
; -1.649 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.683      ;
; -1.588 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.622      ;
; -1.588 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.622      ;
; -1.588 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.622      ;
; -1.588 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.622      ;
; -1.588 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.622      ;
; -1.588 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.622      ;
; -1.588 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.622      ;
; -1.588 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.622      ;
; -1.582 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.616      ;
; -1.521 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.555      ;
; -1.366 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.400      ;
; -1.366 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.400      ;
; -1.366 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.400      ;
; -1.366 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.400      ;
; -1.366 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.400      ;
; -1.366 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.400      ;
; -1.366 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.400      ;
; -1.366 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.400      ;
; -1.353 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.389      ;
; -1.333 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.368      ;
; -1.333 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.368      ;
; -1.333 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.368      ;
; -1.333 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.368      ;
; -1.333 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.368      ;
; -1.333 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.368      ;
; -1.333 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.368      ;
; -1.333 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.368      ;
; -1.299 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.333      ;
; -1.282 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.316      ;
; -1.282 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.316      ;
; -1.282 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.316      ;
; -1.282 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.316      ;
; -1.282 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.316      ;
; -1.282 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.316      ;
; -1.282 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.316      ;
; -1.282 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 2.316      ;
; -1.266 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.301      ;
; -1.148 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.183      ;
; -1.145 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.181      ;
; -1.095 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.130      ;
; -1.095 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.130      ;
; -1.095 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.130      ;
; -1.095 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.130      ;
; -1.095 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.130      ;
; -1.095 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.130      ;
; -1.095 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.130      ;
; -1.095 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.130      ;
; -1.087 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.122      ;
; -1.083 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.118      ;
; -1.083 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.118      ;
; -1.083 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.118      ;
; -1.083 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.118      ;
; -1.083 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.118      ;
; -1.083 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.118      ;
; -1.083 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.118      ;
; -1.083 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.118      ;
; -1.034 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.069      ;
; -1.002 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.037      ;
; -0.990 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.026      ;
; -0.986 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.022      ;
; -0.957 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.992      ;
; -0.929 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.965      ;
; -0.908 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.943      ;
; -0.897 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.932      ;
; -0.894 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.929      ;
; -0.876 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.911      ;
; -0.873 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.909      ;
; -0.865 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.900      ;
; -0.844 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.880      ;
; -0.834 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.871      ;
; -0.833 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.869      ;
; -0.832 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.868      ;
; -0.823 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.859      ;
; -0.799 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.835      ;
; -0.768 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.803      ;
; -0.767 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.803      ;
; -0.766 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.802      ;
; -0.751 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.787      ;
; -0.721 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.757      ;
; -0.715 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.751      ;
; -0.705 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.739      ;
; -0.701 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.737      ;
; -0.659 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.695      ;
; -0.633 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.668      ;
; -0.631 ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.666      ;
; -0.626 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.663      ;
; -0.601 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.636      ;
; -0.569 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.605      ;
; -0.560 ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.597      ;
; -0.543 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.579      ;
; -0.541 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.577      ;
; -0.503 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.539      ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_TX:inst|pclk'                                                                                                                           ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                  ; Launch Clock                       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; -1.440 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.475      ;
; -1.440 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.475      ;
; -1.440 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.475      ;
; -1.440 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.475      ;
; -1.440 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.475      ;
; -1.440 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.475      ;
; -1.440 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.475      ;
; -1.429 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.464      ;
; -1.429 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.464      ;
; -1.429 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.464      ;
; -1.429 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.464      ;
; -1.429 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.464      ;
; -1.429 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.464      ;
; -1.429 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.464      ;
; -1.319 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.354      ;
; -1.319 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.354      ;
; -1.319 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.354      ;
; -1.319 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.354      ;
; -1.319 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.354      ;
; -1.319 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.354      ;
; -1.319 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.354      ;
; -1.176 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.211      ;
; -1.176 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.211      ;
; -1.176 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.211      ;
; -1.176 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.211      ;
; -1.176 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.211      ;
; -1.176 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.211      ;
; -1.176 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.211      ;
; -1.097 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 2.133      ;
; -1.055 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.090      ;
; -1.055 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.090      ;
; -1.055 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.090      ;
; -1.055 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.090      ;
; -1.055 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.090      ;
; -1.055 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.090      ;
; -1.055 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.090      ;
; -1.023 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.058      ;
; -1.023 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.058      ;
; -1.023 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.058      ;
; -1.023 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.058      ;
; -1.023 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.058      ;
; -1.023 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.058      ;
; -1.023 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.058      ;
; -0.949 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.985      ;
; -0.946 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.982      ;
; -0.945 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.981      ;
; -0.934 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.970      ;
; -0.824 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.860      ;
; -0.793 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.829      ;
; -0.792 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.828      ;
; -0.727 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.763      ;
; -0.714 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.750      ;
; -0.705 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.741      ;
; -0.694 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.730      ;
; -0.681 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.717      ;
; -0.622 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.658      ;
; -0.610 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.646      ;
; -0.588 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.624      ;
; -0.584 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.620      ;
; -0.577 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.613      ;
; -0.566 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.601      ;
; -0.535 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.571      ;
; -0.483 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.519      ;
; -0.468 ; UART_TX:inst|tx_data[5]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.504      ;
; -0.467 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.503      ;
; -0.466 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.502      ;
; -0.441 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.477      ;
; -0.430 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.466      ;
; -0.424 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.459      ;
; -0.423 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.458      ;
; -0.420 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.455      ;
; -0.420 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.455      ;
; -0.419 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.454      ;
; -0.419 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.454      ;
; -0.396 ; UART_TX:inst|state.STOP   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.432      ;
; -0.363 ; UART_TX:inst|temp_data[3] ; UART_TX:inst|tx_data[3]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.203     ; 1.196      ;
; -0.360 ; UART_TX:inst|temp_data[7] ; UART_TX:inst|tx_data[7]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.202     ; 1.194      ;
; -0.324 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.360      ;
; -0.249 ; UART_TX:inst|tx_data[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.285      ;
; -0.245 ; UART_TX:inst|tx_data[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.281      ;
; -0.238 ; UART_TX:inst|state.SEND   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.274      ;
; -0.238 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.274      ;
; -0.233 ; UART_TX:inst|state.START  ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.269      ;
; -0.229 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.265      ;
; -0.222 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.257      ;
; -0.162 ; UART_TX:inst|state.STOP   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.198      ;
; -0.096 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.132      ;
; -0.092 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.128      ;
; -0.086 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.122      ;
; -0.064 ; UART_TX:inst|tx_data[6]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.100      ;
; -0.061 ; UART_TX:inst|tx_data[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.097      ;
; -0.061 ; UART_TX:inst|tx_data[4]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.097      ;
; -0.042 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.START ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.078      ;
; -0.007 ; UART_TX:inst|flag         ; UART_TX:inst|state.START ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.202     ; 0.841      ;
; -0.002 ; UART_TX:inst|flag         ; UART_TX:inst|state.IDLE  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.202     ; 0.836      ;
; 0.043  ; UART_TX:inst|temp_data[6] ; UART_TX:inst|tx_data[6]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.203     ; 0.790      ;
; 0.043  ; UART_TX:inst|temp_data[4] ; UART_TX:inst|tx_data[4]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.203     ; 0.790      ;
; 0.043  ; UART_TX:inst|temp_data[2] ; UART_TX:inst|tx_data[2]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.203     ; 0.790      ;
; 0.044  ; UART_TX:inst|temp_data[5] ; UART_TX:inst|tx_data[5]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.203     ; 0.789      ;
; 0.045  ; UART_TX:inst|temp_data[1] ; UART_TX:inst|tx_data[1]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.203     ; 0.788      ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst40|altpll_component|pll|clk[0]'                                                                                                                            ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.270 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.508      ;
; -1.270 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.508      ;
; -1.270 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.508      ;
; -1.270 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.508      ;
; -1.270 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.508      ;
; -1.270 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.508      ;
; -1.270 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.508      ;
; -1.270 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.508      ;
; -1.220 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.458      ;
; -1.220 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.458      ;
; -1.220 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.458      ;
; -1.220 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.458      ;
; -1.220 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.458      ;
; -1.220 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.458      ;
; -1.220 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.458      ;
; -1.220 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.458      ;
; -1.088 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.326      ;
; -1.088 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.326      ;
; -1.088 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.326      ;
; -1.088 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.326      ;
; -1.088 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.326      ;
; -1.088 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.326      ;
; -1.088 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.326      ;
; -1.088 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.326      ;
; -1.007 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|flag         ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.245      ;
; -0.968 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.206      ;
; -0.968 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.206      ;
; -0.968 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.206      ;
; -0.968 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.206      ;
; -0.968 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.206      ;
; -0.968 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.206      ;
; -0.968 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.206      ;
; -0.968 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.206      ;
; -0.957 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|flag         ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.195      ;
; -0.825 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|flag         ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 2.063      ;
; -0.705 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|flag         ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 1.943      ;
; -0.257 ; UART_RX:inst4|state.START ; UART_RX:inst4|flag        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.201      ; 1.494      ;
; -0.090 ; UART_RX:inst4|rx_data[3]  ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.203      ; 1.329      ;
; -0.089 ; UART_RX:inst4|rx_data[7]  ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.203      ; 1.328      ;
; -0.088 ; UART_RX:inst4|rx_data[0]  ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.203      ; 1.327      ;
; -0.087 ; UART_RX:inst4|rx_data[6]  ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.203      ; 1.326      ;
; 0.014  ; UART_RX:inst4|state.IDLE  ; UART_RX:inst4|flag        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.201      ; 1.223      ;
; 0.031  ; UART_RX:inst4|rx_data[5]  ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.203      ; 1.208      ;
; 0.039  ; UART_RX:inst4|rx_data[4]  ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.203      ; 1.200      ;
; 0.044  ; UART_RX:inst4|rx_data[1]  ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.203      ; 1.195      ;
; 0.054  ; UART_RX:inst4|rx_data[2]  ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.203      ; 1.185      ;
; 0.126  ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.201      ; 1.111      ;
; 0.176  ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.201      ; 1.061      ;
; 0.308  ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.201      ; 0.929      ;
; 0.428  ; UART_RX:inst4|state.STOP  ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.201      ; 0.809      ;
; 0.436  ; UART_TX:inst|state.START  ; UART_TX:inst|flag         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.202      ; 0.802      ;
; 2.494  ; UART_TX:inst|pclk         ; UART_TX:inst|pclk         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.500        ; 2.365      ; 0.657      ;
; 2.494  ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.500        ; 2.365      ; 0.657      ;
; 2.994  ; UART_TX:inst|pclk         ; UART_TX:inst|pclk         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 2.365      ; 0.657      ;
; 2.994  ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 2.365      ; 0.657      ;
; 7.243  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.794      ;
; 7.423  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.613      ;
; 7.436  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.600      ;
; 7.453  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.584      ;
; 7.471  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.566      ;
; 7.505  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.531      ;
; 7.560  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.476      ;
; 7.584  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[0] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.453      ;
; 7.584  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[1] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.453      ;
; 7.584  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[2] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.453      ;
; 7.584  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[3] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.453      ;
; 7.584  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[4] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.453      ;
; 7.584  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[5] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.453      ;
; 7.584  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[6] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.453      ;
; 7.584  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[7] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.453      ;
; 7.589  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.447      ;
; 7.597  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.439      ;
; 7.620  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.416      ;
; 7.642  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.394      ;
; 7.646  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.390      ;
; 7.664  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.372      ;
; 7.675  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.361      ;
; 7.679  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.357      ;
; 7.715  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.321      ;
; 7.720  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.316      ;
; 7.726  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.310      ;
; 7.757  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.279      ;
; 7.763  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.273      ;
; 7.784  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.252      ;
; 7.785  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.251      ;
; 7.794  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.242      ;
; 7.811  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.225      ;
; 7.832  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.204      ;
; 7.855  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.182      ;
; 7.856  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.181      ;
; 7.857  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.179      ;
; 7.867  ; UART_TX:inst|start_d      ; UART_TX:inst|flag         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.170      ;
; 7.877  ; UART_TX:inst|cnt[8]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.160      ;
; 7.885  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.151      ;
; 7.893  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.143      ;
; 7.894  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.142      ;
; 7.925  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.111      ;
; 7.958  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.078      ;
; 7.977  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.059      ;
; 7.982  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.055      ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst40|altpll_component|pll|clk[0]'                                                                                                                             ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.224 ; UART_TX:inst|pclk         ; UART_TX:inst|pclk         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 2.365      ; 0.657      ;
; -2.224 ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 2.365      ; 0.657      ;
; -1.724 ; UART_TX:inst|pclk         ; UART_TX:inst|pclk         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; -0.500       ; 2.365      ; 0.657      ;
; -1.724 ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; -0.500       ; 2.365      ; 0.657      ;
; 0.334  ; UART_TX:inst|state.START  ; UART_TX:inst|flag         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.202      ; 0.802      ;
; 0.342  ; UART_RX:inst4|state.STOP  ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.201      ; 0.809      ;
; 0.391  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_TX:inst|flag         ; UART_TX:inst|flag         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.462  ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.201      ; 0.929      ;
; 0.540  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.540  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.561  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.827      ;
; 0.562  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.562  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.563  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.563  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.594  ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.201      ; 1.061      ;
; 0.644  ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.201      ; 1.111      ;
; 0.670  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.936      ;
; 0.674  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.683  ; UART_RX:inst4|state.IDLE  ; UART_RX:inst4|flag        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.201      ; 1.150      ;
; 0.716  ; UART_RX:inst4|rx_data[2]  ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.203      ; 1.185      ;
; 0.726  ; UART_RX:inst4|rx_data[1]  ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.203      ; 1.195      ;
; 0.731  ; UART_RX:inst4|rx_data[4]  ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.203      ; 1.200      ;
; 0.739  ; UART_RX:inst4|rx_data[5]  ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.203      ; 1.208      ;
; 0.804  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[2]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.810  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[3]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.819  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.085      ;
; 0.828  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[0]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.094      ;
; 0.841  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[3]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.843  ; UART_RX:inst4|serialin_d  ; UART_RX:inst4|flag        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.857  ; UART_RX:inst4|rx_data[6]  ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.203      ; 1.326      ;
; 0.858  ; UART_RX:inst4|rx_data[0]  ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.203      ; 1.327      ;
; 0.859  ; UART_RX:inst4|rx_data[7]  ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.203      ; 1.328      ;
; 0.860  ; UART_RX:inst4|rx_data[3]  ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.203      ; 1.329      ;
; 0.956  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.222      ;
; 0.968  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.234      ;
; 0.985  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|pclk        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.995  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 1.027  ; UART_RX:inst4|state.START ; UART_RX:inst4|flag        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.201      ; 1.494      ;
; 1.092  ; UART_TX:inst|cnt[8]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.358      ;
; 1.108  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|pclk        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.374      ;
; 1.113  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.379      ;
; 1.115  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.381      ;
; 1.181  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|pclk        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.447      ;
; 1.187  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[3]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.453      ;
; 1.196  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[3]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.200  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[2]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.205  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.206  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.473      ;
; 1.211  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.477      ;
; 1.221  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.237  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.503      ;
; 1.238  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.245  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.248  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.248  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.250  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.516      ;
; 1.250  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.516      ;
; 1.250  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.516      ;
; 1.269  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.271  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[3]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.537      ;
; 1.282  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[2]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.548      ;
; 1.290  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.556      ;
; 1.291  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.557      ;
; 1.292  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.558      ;
; 1.337  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.604      ;
; 1.350  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.353  ; UART_TX:inst|cnt[8]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.619      ;
; 1.353  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[3]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.619      ;
; 1.355  ; UART_TX:inst|cnt[8]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.621      ;
; 1.368  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.634      ;
; 1.369  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.635      ;
; 1.372  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|pclk        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.639      ;
; 1.374  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.640      ;
; 1.375  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.641      ;
; 1.376  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.642      ;
; 1.376  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.642      ;
; 1.377  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.643      ;
; 1.377  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.643      ;
; 1.394  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.660      ;
; 1.400  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.666      ;
; 1.418  ; UART_RX:inst4|flag        ; UART_RX:inst4|flag        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.684      ;
; 1.426  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.692      ;
; 1.427  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.464  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.731      ;
; 1.475  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[3]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.475  ; UART_RX:inst4|state.STOP  ; UART_TX:inst|flag         ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.202      ; 1.943      ;
; 1.484  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.502  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.768      ;
; 1.503  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.770      ;
; 1.503  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.769      ;
; 1.512  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.778      ;
; 1.515  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.781      ;
; 1.516  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.782      ;
; 1.517  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.783      ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_RX:inst4|pclk'                                                                                                                                ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+
; 0.391 ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.715 ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.982      ;
; 0.742 ; UART_RX:inst4|flag          ; UART_RX:inst4|state.IDLE    ; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk ; 0.000        ; -0.201     ; 0.807      ;
; 0.775 ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.041      ;
; 0.777 ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.043      ;
; 0.777 ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.043      ;
; 0.779 ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.045      ;
; 0.786 ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.052      ;
; 0.805 ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.074      ;
; 0.816 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.082      ;
; 0.830 ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.097      ;
; 0.834 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.100      ;
; 0.836 ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.103      ;
; 0.847 ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.114      ;
; 0.909 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.174      ;
; 0.912 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.177      ;
; 0.917 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.182      ;
; 0.973 ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.240      ;
; 0.977 ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.244      ;
; 0.988 ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.255      ;
; 1.029 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.295      ;
; 1.029 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.295      ;
; 1.030 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.296      ;
; 1.032 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.298      ;
; 1.051 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.316      ;
; 1.051 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.316      ;
; 1.051 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.316      ;
; 1.064 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.329      ;
; 1.069 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.334      ;
; 1.109 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.375      ;
; 1.112 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.378      ;
; 1.132 ; UART_RX:inst4|flag          ; UART_RX:inst4|state.START   ; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk ; 0.000        ; -0.201     ; 1.197      ;
; 1.133 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.399      ;
; 1.136 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.402      ;
; 1.205 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.471      ;
; 1.208 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.474      ;
; 1.219 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.485      ;
; 1.219 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.485      ;
; 1.258 ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.525      ;
; 1.261 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.526      ;
; 1.263 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.528      ;
; 1.264 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.530      ;
; 1.273 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.539      ;
; 1.305 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.570      ;
; 1.329 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.594      ;
; 1.330 ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.597      ;
; 1.339 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.605      ;
; 1.356 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.621      ;
; 1.362 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.627      ;
; 1.363 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.628      ;
; 1.364 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.629      ;
; 1.365 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.630      ;
; 1.365 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.630      ;
; 1.366 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.631      ;
; 1.368 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.633      ;
; 1.368 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.633      ;
; 1.369 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.634      ;
; 1.371 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.636      ;
; 1.395 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.659      ;
; 1.396 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.663      ;
; 1.396 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.660      ;
; 1.397 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.661      ;
; 1.398 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.662      ;
; 1.398 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.662      ;
; 1.399 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.663      ;
; 1.401 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.666      ;
; 1.401 ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.666      ;
; 1.401 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.665      ;
; 1.401 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.665      ;
; 1.403 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.668      ;
; 1.414 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.680      ;
; 1.416 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.682      ;
; 1.427 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.692      ;
; 1.429 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.695      ;
; 1.471 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.737      ;
; 1.475 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.739      ;
; 1.491 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.757      ;
; 1.521 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.787      ;
; 1.537 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.803      ;
; 1.569 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.835      ;
; 1.602 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.868      ;
; 1.604 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.871      ;
; 1.617 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.881      ;
; 1.618 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.882      ;
; 1.619 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.883      ;
; 1.620 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.884      ;
; 1.620 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.884      ;
; 1.621 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.885      ;
; 1.623 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.887      ;
; 1.623 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.887      ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_TX:inst|pclk'                                                                                                                           ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                  ; Launch Clock                       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; 0.391 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|busy         ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.588 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.854      ;
; 0.590 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.856      ;
; 0.591 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.857      ;
; 0.595 ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.861      ;
; 0.595 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.861      ;
; 0.723 ; UART_TX:inst|temp_data[0] ; UART_TX:inst|tx_data[0]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.203     ; 0.786      ;
; 0.725 ; UART_TX:inst|temp_data[1] ; UART_TX:inst|tx_data[1]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.203     ; 0.788      ;
; 0.726 ; UART_TX:inst|temp_data[5] ; UART_TX:inst|tx_data[5]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.203     ; 0.789      ;
; 0.727 ; UART_TX:inst|temp_data[6] ; UART_TX:inst|tx_data[6]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.203     ; 0.790      ;
; 0.727 ; UART_TX:inst|temp_data[4] ; UART_TX:inst|tx_data[4]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.203     ; 0.790      ;
; 0.727 ; UART_TX:inst|temp_data[2] ; UART_TX:inst|tx_data[2]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.203     ; 0.790      ;
; 0.772 ; UART_TX:inst|flag         ; UART_TX:inst|state.IDLE  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.202     ; 0.836      ;
; 0.777 ; UART_TX:inst|flag         ; UART_TX:inst|state.START ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.202     ; 0.841      ;
; 0.812 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.START ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.078      ;
; 0.831 ; UART_TX:inst|tx_data[4]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; UART_TX:inst|tx_data[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.097      ;
; 0.834 ; UART_TX:inst|tx_data[6]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.100      ;
; 0.856 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.122      ;
; 0.862 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.128      ;
; 0.866 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.132      ;
; 0.867 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.133      ;
; 0.932 ; UART_TX:inst|state.STOP   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.198      ;
; 0.992 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.257      ;
; 0.999 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.265      ;
; 1.003 ; UART_TX:inst|state.START  ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.269      ;
; 1.008 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.274      ;
; 1.008 ; UART_TX:inst|state.SEND   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.274      ;
; 1.015 ; UART_TX:inst|tx_data[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.281      ;
; 1.019 ; UART_TX:inst|tx_data[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.285      ;
; 1.022 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.287      ;
; 1.022 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.287      ;
; 1.023 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.288      ;
; 1.023 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.288      ;
; 1.023 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.288      ;
; 1.094 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.360      ;
; 1.130 ; UART_TX:inst|temp_data[7] ; UART_TX:inst|tx_data[7]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.202     ; 1.194      ;
; 1.133 ; UART_TX:inst|temp_data[3] ; UART_TX:inst|tx_data[3]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.203     ; 1.196      ;
; 1.166 ; UART_TX:inst|state.STOP   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.432      ;
; 1.166 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.431      ;
; 1.189 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.454      ;
; 1.189 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.454      ;
; 1.190 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.455      ;
; 1.190 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.455      ;
; 1.193 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.458      ;
; 1.194 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.459      ;
; 1.200 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.466      ;
; 1.211 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.477      ;
; 1.237 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.503      ;
; 1.238 ; UART_TX:inst|tx_data[5]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.504      ;
; 1.336 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.601      ;
; 1.341 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.606      ;
; 1.347 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.613      ;
; 1.354 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.620      ;
; 1.358 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.624      ;
; 1.380 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.646      ;
; 1.451 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.717      ;
; 1.464 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.730      ;
; 1.475 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.741      ;
; 1.484 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.750      ;
; 1.562 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.828      ;
; 1.563 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.829      ;
; 1.594 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.860      ;
; 1.704 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.970      ;
; 1.715 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.981      ;
; 1.716 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.982      ;
; 1.719 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.985      ;
; 1.793 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.058      ;
; 1.793 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.058      ;
; 1.793 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.058      ;
; 1.793 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.058      ;
; 1.793 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.058      ;
; 1.793 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.058      ;
; 1.793 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.058      ;
; 1.867 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 2.133      ;
; 1.946 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.211      ;
; 1.946 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.211      ;
; 1.946 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.211      ;
; 1.946 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.211      ;
; 1.946 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.211      ;
; 1.946 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.211      ;
; 1.946 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.211      ;
; 2.089 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.354      ;
; 2.089 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.354      ;
; 2.089 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.354      ;
; 2.089 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.354      ;
; 2.089 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.354      ;
; 2.089 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.354      ;
; 2.089 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.354      ;
; 2.199 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.464      ;
; 2.199 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.464      ;
; 2.199 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.464      ;
; 2.199 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.464      ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_RX:inst4|pclk'                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.PARITY  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.PARITY  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.PARITY|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.PARITY|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|xmtdata[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|xmtdata[0]|clk        ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_TX:inst|pclk'                                                                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[7]|clk        ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst40|altpll_component|pll|clk[0]'                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[1]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[1]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[2]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[2]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[3]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[3]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[4]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[4]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[5]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[5]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|flag                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|flag                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|pclk                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|pclk                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|serialin_d                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|serialin_d                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[0]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[0]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[1]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[1]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[2]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[2]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[3]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[3]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[4]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[4]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[5]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[5]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[6]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[6]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[7]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[7]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[8]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[8]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|flag                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|flag                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|pclk                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|pclk                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|start_d                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|start_d                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[0]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[0]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[1]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[1]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[2]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[2]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[3]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[3]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[4]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[4]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[5]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[5]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[6]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[6]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[7]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[7]                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|combout                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|combout                                  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|datad                                    ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|datad                                    ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|inclk[0]                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|inclk[0]                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|outclk                           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|outclk                           ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[1]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[1]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[2]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[2]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[3]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[3]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[4]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[4]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[5]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[5]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|flag|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|flag|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|pclk|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|pclk|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|serialin_d|clk                           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|serialin_d|clk                           ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[0]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[0]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[1]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[1]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[2]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[2]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[3]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[3]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[4]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[4]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[5]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[5]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[6]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[6]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[7]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[7]|clk                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '50Mhz_clk'                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; 50Mhz_clk|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; 50Mhz_clk|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; 50Mhz_clk ; Rise       ; 50Mhz_clk                            ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+--------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+--------------------+-------+-------+------------+------------------------------------+
; uart_rx   ; UART_RX:inst4|pclk ; 4.747 ; 4.747 ; Rise       ; UART_RX:inst4|pclk                 ;
; uart_rx   ; 50Mhz_clk          ; 4.527 ; 4.527 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-----------+--------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+--------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+--------------------+--------+--------+------------+------------------------------------+
; uart_rx   ; UART_RX:inst4|pclk ; -4.517 ; -4.517 ; Rise       ; UART_RX:inst4|pclk                 ;
; uart_rx   ; 50Mhz_clk          ; -4.049 ; -4.049 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-----------+--------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; busy      ; UART_TX:inst|pclk ; 7.298 ; 7.298 ; Rise       ; UART_TX:inst|pclk ;
; uart_tx   ; UART_TX:inst|pclk ; 8.180 ; 8.180 ; Rise       ; UART_TX:inst|pclk ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; busy      ; UART_TX:inst|pclk ; 7.298 ; 7.298 ; Rise       ; UART_TX:inst|pclk ;
; uart_tx   ; UART_TX:inst|pclk ; 7.620 ; 7.620 ; Rise       ; UART_TX:inst|pclk ;
+-----------+-------------------+-------+-------+------------+-------------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; inst40|altpll_component|pll|clk[0] ; -0.287 ; -2.388        ;
; UART_RX:inst4|pclk                 ; -0.286 ; -2.763        ;
; UART_TX:inst|pclk                  ; -0.184 ; -1.288        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; inst40|altpll_component|pll|clk[0] ; -1.195 ; -2.390        ;
; UART_TX:inst|pclk                  ; 0.155  ; 0.000         ;
; UART_RX:inst4|pclk                 ; 0.167  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; UART_RX:inst4|pclk                 ; -0.500 ; -27.000       ;
; UART_TX:inst|pclk                  ; -0.500 ; -17.000       ;
; inst40|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; 50Mhz_clk                          ; 10.000 ; 0.000         ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst40|altpll_component|pll|clk[0]'                                                                                                                            ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.287 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.236      ;
; -0.287 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.236      ;
; -0.287 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.236      ;
; -0.287 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.236      ;
; -0.287 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.236      ;
; -0.287 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.236      ;
; -0.287 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.236      ;
; -0.287 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.236      ;
; -0.262 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.211      ;
; -0.262 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.211      ;
; -0.262 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.211      ;
; -0.262 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.211      ;
; -0.262 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.211      ;
; -0.262 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.211      ;
; -0.262 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.211      ;
; -0.262 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.211      ;
; -0.207 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.156      ;
; -0.207 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.156      ;
; -0.207 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.156      ;
; -0.207 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.156      ;
; -0.207 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.156      ;
; -0.207 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.156      ;
; -0.207 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.156      ;
; -0.207 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.156      ;
; -0.137 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.086      ;
; -0.137 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.086      ;
; -0.137 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.086      ;
; -0.137 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.086      ;
; -0.137 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.086      ;
; -0.137 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.086      ;
; -0.137 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.086      ;
; -0.137 ; UART_RX:inst4|state.STOP  ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.086      ;
; -0.092 ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|flag         ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.041      ;
; -0.067 ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|flag         ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 1.016      ;
; -0.012 ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|flag         ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 0.961      ;
; 0.058  ; UART_RX:inst4|state.STOP  ; UART_TX:inst|flag         ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 0.891      ;
; 0.250  ; UART_RX:inst4|state.START ; UART_RX:inst4|flag        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.084     ; 0.698      ;
; 0.294  ; UART_RX:inst4|rx_data[0]  ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.082     ; 0.656      ;
; 0.294  ; UART_RX:inst4|rx_data[3]  ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.082     ; 0.656      ;
; 0.294  ; UART_RX:inst4|rx_data[7]  ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.082     ; 0.656      ;
; 0.295  ; UART_RX:inst4|rx_data[6]  ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.082     ; 0.655      ;
; 0.368  ; UART_RX:inst4|state.IDLE  ; UART_RX:inst4|flag        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.084     ; 0.580      ;
; 0.369  ; UART_RX:inst4|rx_data[5]  ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.082     ; 0.581      ;
; 0.373  ; UART_RX:inst4|rx_data[4]  ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.082     ; 0.577      ;
; 0.377  ; UART_RX:inst4|rx_data[1]  ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.082     ; 0.573      ;
; 0.382  ; UART_RX:inst4|rx_data[2]  ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.082     ; 0.568      ;
; 0.397  ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.084     ; 0.551      ;
; 0.422  ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.084     ; 0.526      ;
; 0.477  ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.084     ; 0.471      ;
; 0.547  ; UART_RX:inst4|state.STOP  ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.084     ; 0.401      ;
; 0.550  ; UART_TX:inst|state.START  ; UART_TX:inst|flag         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.083     ; 0.399      ;
; 1.575  ; UART_TX:inst|pclk         ; UART_TX:inst|pclk         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.500        ; 1.269      ; 0.367      ;
; 1.575  ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.500        ; 1.269      ; 0.367      ;
; 2.075  ; UART_TX:inst|pclk         ; UART_TX:inst|pclk         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 1.269      ; 0.367      ;
; 2.075  ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 1.269      ; 0.367      ;
; 8.770  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.263      ;
; 8.809  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.223      ;
; 8.824  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[0] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.209      ;
; 8.824  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[1] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.209      ;
; 8.824  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[2] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.209      ;
; 8.824  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[3] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.209      ;
; 8.824  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[4] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.209      ;
; 8.824  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[5] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.209      ;
; 8.824  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[6] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.209      ;
; 8.824  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[7] ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.209      ;
; 8.846  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.186      ;
; 8.855  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.178      ;
; 8.859  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.173      ;
; 8.890  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.142      ;
; 8.900  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.133      ;
; 8.910  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.122      ;
; 8.913  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.119      ;
; 8.921  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.111      ;
; 8.944  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.088      ;
; 8.950  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.082      ;
; 8.954  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.078      ;
; 8.958  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.074      ;
; 8.982  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.050      ;
; 8.984  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.048      ;
; 8.989  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.043      ;
; 8.989  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.043      ;
; 8.994  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.038      ;
; 9.002  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.030      ;
; 9.014  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.018      ;
; 9.014  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.018      ;
; 9.020  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.012      ;
; 9.022  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.010      ;
; 9.024  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.008      ;
; 9.028  ; UART_TX:inst|start_d      ; UART_TX:inst|flag         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.005      ;
; 9.031  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.002      ;
; 9.036  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 0.997      ;
; 9.037  ; UART_TX:inst|cnt[8]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 0.996      ;
; 9.042  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.990      ;
; 9.057  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.975      ;
; 9.058  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.974      ;
; 9.066  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.966      ;
; 9.067  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.965      ;
; 9.079  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 0.954      ;
; 9.088  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.944      ;
; 9.101  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.931      ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_RX:inst4|pclk'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.286 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.316      ;
; -0.286 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.316      ;
; -0.269 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.299      ;
; -0.269 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.299      ;
; -0.269 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.299      ;
; -0.269 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.299      ;
; -0.269 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.299      ;
; -0.269 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.299      ;
; -0.269 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.299      ;
; -0.269 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.299      ;
; -0.172 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.202      ;
; -0.155 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.185      ;
; -0.154 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.185      ;
; -0.154 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.185      ;
; -0.154 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.185      ;
; -0.154 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.185      ;
; -0.154 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.185      ;
; -0.154 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.185      ;
; -0.154 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.185      ;
; -0.154 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.185      ;
; -0.147 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.177      ;
; -0.147 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.177      ;
; -0.147 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.177      ;
; -0.147 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.177      ;
; -0.147 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.177      ;
; -0.147 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.177      ;
; -0.147 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.177      ;
; -0.147 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.177      ;
; -0.133 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.163      ;
; -0.133 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.163      ;
; -0.133 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.163      ;
; -0.133 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.163      ;
; -0.133 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.163      ;
; -0.133 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.163      ;
; -0.133 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.163      ;
; -0.133 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.163      ;
; -0.063 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.095      ;
; -0.040 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.071      ;
; -0.033 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 1.063      ;
; -0.030 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.061      ;
; -0.030 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.061      ;
; -0.030 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.061      ;
; -0.030 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.061      ;
; -0.030 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.061      ;
; -0.030 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.061      ;
; -0.030 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.061      ;
; -0.030 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.061      ;
; -0.028 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.059      ;
; -0.028 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.059      ;
; -0.028 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.059      ;
; -0.028 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.059      ;
; -0.028 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.059      ;
; -0.028 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.059      ;
; -0.028 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.059      ;
; -0.028 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.059      ;
; 0.017  ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.015      ;
; 0.021  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.010      ;
; 0.038  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.993      ;
; 0.076  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.955      ;
; 0.105  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.927      ;
; 0.105  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.926      ;
; 0.107  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.925      ;
; 0.121  ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.911      ;
; 0.124  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.907      ;
; 0.124  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.907      ;
; 0.132  ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.899      ;
; 0.135  ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.896      ;
; 0.153  ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.879      ;
; 0.153  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.878      ;
; 0.157  ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.875      ;
; 0.159  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.873      ;
; 0.160  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.871      ;
; 0.163  ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.869      ;
; 0.172  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.859      ;
; 0.175  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.857      ;
; 0.176  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.856      ;
; 0.179  ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.854      ;
; 0.182  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.850      ;
; 0.201  ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.831      ;
; 0.204  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.828      ;
; 0.207  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.825      ;
; 0.223  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.809      ;
; 0.229  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.803      ;
; 0.236  ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.002     ; 0.794      ;
; 0.239  ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.792      ;
; 0.242  ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.791      ;
; 0.246  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.785      ;
; 0.259  ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.774      ;
; 0.262  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.770      ;
; 0.275  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.756      ;
; 0.276  ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.756      ;
; 0.280  ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.752      ;
; 0.294  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.737      ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_TX:inst|pclk'                                                                                                                           ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                  ; Launch Clock                       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; -0.184 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.184 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.216      ;
; -0.140 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.172      ;
; -0.055 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.087      ;
; -0.055 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.087      ;
; -0.055 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.087      ;
; -0.055 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.087      ;
; -0.055 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.087      ;
; -0.055 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.087      ;
; -0.055 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.087      ;
; -0.028 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.060      ;
; -0.012 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.044      ;
; 0.011  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.021      ;
; 0.115  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.917      ;
; 0.119  ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.913      ;
; 0.119  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.913      ;
; 0.123  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.909      ;
; 0.163  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.869      ;
; 0.187  ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.845      ;
; 0.204  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.828      ;
; 0.207  ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.825      ;
; 0.207  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.825      ;
; 0.208  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.824      ;
; 0.211  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.821      ;
; 0.242  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.790      ;
; 0.246  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.786      ;
; 0.247  ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.785      ;
; 0.247  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.785      ;
; 0.248  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.784      ;
; 0.251  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.781      ;
; 0.274  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.758      ;
; 0.291  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.741      ;
; 0.302  ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.730      ;
; 0.313  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.719      ;
; 0.314  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.718      ;
; 0.316  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.716      ;
; 0.316  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.716      ;
; 0.317  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.715      ;
; 0.317  ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.715      ;
; 0.317  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.715      ;
; 0.329  ; UART_TX:inst|tx_data[5]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.703      ;
; 0.331  ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.701      ;
; 0.336  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.696      ;
; 0.340  ; UART_TX:inst|state.STOP   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.692      ;
; 0.346  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.686      ;
; 0.367  ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.665      ;
; 0.376  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.656      ;
; 0.415  ; UART_TX:inst|state.SEND   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.617      ;
; 0.417  ; UART_TX:inst|state.START  ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.615      ;
; 0.422  ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.610      ;
; 0.424  ; UART_TX:inst|tx_data[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.608      ;
; 0.427  ; UART_TX:inst|tx_data[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.605      ;
; 0.433  ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.599      ;
; 0.459  ; UART_TX:inst|state.STOP   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.573      ;
; 0.480  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.552      ;
; 0.483  ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.549      ;
; 0.483  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.549      ;
; 0.484  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.START ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.548      ;
; 0.508  ; UART_TX:inst|tx_data[6]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.524      ;
; 0.510  ; UART_TX:inst|tx_data[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.522      ;
; 0.510  ; UART_TX:inst|tx_data[4]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.522      ;
; 0.513  ; UART_TX:inst|temp_data[7] ; UART_TX:inst|tx_data[7]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; 0.083      ; 0.602      ;
; 0.541  ; UART_TX:inst|temp_data[3] ; UART_TX:inst|tx_data[3]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; 0.083      ; 0.574      ;
; 0.600  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.432      ;
; 0.600  ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.432      ;
; 0.600  ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.432      ;
; 0.600  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.432      ;
; 0.602  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.430      ;
; 0.665  ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.367      ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst40|altpll_component|pll|clk[0]'                                                                                                                             ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.195 ; UART_TX:inst|pclk         ; UART_TX:inst|pclk         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 1.269      ; 0.367      ;
; -1.195 ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 1.269      ; 0.367      ;
; -0.695 ; UART_TX:inst|pclk         ; UART_TX:inst|pclk         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; -0.500       ; 1.269      ; 0.367      ;
; -0.695 ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; -0.500       ; 1.269      ; 0.367      ;
; 0.215  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_TX:inst|flag         ; UART_TX:inst|flag         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.249  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.263  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.264  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.416      ;
; 0.264  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.416      ;
; 0.265  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.265  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.299  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.451      ;
; 0.299  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.451      ;
; 0.330  ; UART_TX:inst|state.START  ; UART_TX:inst|flag         ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.083     ; 0.399      ;
; 0.333  ; UART_RX:inst4|state.STOP  ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.084     ; 0.401      ;
; 0.362  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[2]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[3]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.373  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[0]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[3]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; UART_RX:inst4|serialin_d  ; UART_RX:inst4|flag        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.403  ; UART_RX:inst4|pcnt[1]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.084     ; 0.471      ;
; 0.426  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.578      ;
; 0.437  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.441  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|pclk        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.593      ;
; 0.453  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.605      ;
; 0.458  ; UART_RX:inst4|pcnt[0]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.084     ; 0.526      ;
; 0.483  ; UART_RX:inst4|pcnt[2]     ; UART_TX:inst|start_d      ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.084     ; 0.551      ;
; 0.486  ; UART_RX:inst4|state.IDLE  ; UART_RX:inst4|flag        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.084     ; 0.554      ;
; 0.488  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.640      ;
; 0.489  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|pclk        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.641      ;
; 0.490  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.642      ;
; 0.498  ; UART_RX:inst4|rx_data[2]  ; UART_TX:inst|temp_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.082     ; 0.568      ;
; 0.500  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[3]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.503  ; UART_RX:inst4|rx_data[1]  ; UART_TX:inst|temp_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.082     ; 0.573      ;
; 0.504  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[3]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.507  ; UART_TX:inst|cnt[8]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; UART_RX:inst4|rx_data[4]  ; UART_TX:inst|temp_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.082     ; 0.577      ;
; 0.509  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[2]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; UART_RX:inst4|rx_data[5]  ; UART_TX:inst|temp_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.082     ; 0.581      ;
; 0.527  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|pclk        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.540  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.693      ;
; 0.541  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.544  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[3]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[2]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.548  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[5]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.551  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[4]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.556  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.556  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.562  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.567  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.569  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.570  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.581  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[3]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.585  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.585  ; UART_RX:inst4|rx_data[6]  ; UART_TX:inst|temp_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.082     ; 0.655      ;
; 0.586  ; UART_RX:inst4|rx_data[0]  ; UART_TX:inst|temp_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.082     ; 0.656      ;
; 0.586  ; UART_RX:inst4|rx_data[3]  ; UART_TX:inst|temp_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.082     ; 0.656      ;
; 0.586  ; UART_RX:inst4|rx_data[7]  ; UART_TX:inst|temp_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.082     ; 0.656      ;
; 0.589  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.742      ;
; 0.603  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.605  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.606  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.608  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.609  ; UART_TX:inst|cnt[8]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.611  ; UART_TX:inst|cnt[8]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.612  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.615  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.767      ;
; 0.617  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.623  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.775      ;
; 0.625  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|pclk        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.777      ;
; 0.627  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[3]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.779      ;
; 0.628  ; UART_RX:inst4|flag        ; UART_RX:inst4|flag        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.630  ; UART_RX:inst4|state.START ; UART_RX:inst4|flag        ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.084     ; 0.698      ;
; 0.634  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.641  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|pclk         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.794      ;
; 0.648  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.649  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[4]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.675  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[7]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.827      ;
; 0.678  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[8]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.830      ;
; 0.680  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[5]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.681  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[1]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.833      ;
; 0.685  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[2]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.838      ;
; 0.686  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|pclk        ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.838      ;
; 0.686  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[6]       ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.838      ;
; 0.687  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[1]      ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.839      ;
+--------+---------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_TX:inst|pclk'                                                                                                                           ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                  ; Launch Clock                       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; 0.155 ; UART_TX:inst|temp_data[0] ; UART_TX:inst|tx_data[0]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.390      ;
; 0.158 ; UART_TX:inst|temp_data[5] ; UART_TX:inst|tx_data[5]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.393      ;
; 0.159 ; UART_TX:inst|temp_data[6] ; UART_TX:inst|tx_data[6]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.394      ;
; 0.159 ; UART_TX:inst|temp_data[4] ; UART_TX:inst|tx_data[4]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.394      ;
; 0.159 ; UART_TX:inst|temp_data[2] ; UART_TX:inst|tx_data[2]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.394      ;
; 0.159 ; UART_TX:inst|temp_data[1] ; UART_TX:inst|tx_data[1]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.394      ;
; 0.184 ; UART_TX:inst|flag         ; UART_TX:inst|state.IDLE  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.419      ;
; 0.188 ; UART_TX:inst|flag         ; UART_TX:inst|state.START ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.423      ;
; 0.215 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|busy         ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.278 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.430      ;
; 0.280 ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.432      ;
; 0.280 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.432      ;
; 0.280 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.432      ;
; 0.280 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.432      ;
; 0.339 ; UART_TX:inst|temp_data[3] ; UART_TX:inst|tx_data[3]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.574      ;
; 0.367 ; UART_TX:inst|temp_data[7] ; UART_TX:inst|tx_data[7]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.083      ; 0.602      ;
; 0.370 ; UART_TX:inst|tx_data[4]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; UART_TX:inst|tx_data[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; UART_TX:inst|tx_data[6]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.396 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.START ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.549      ;
; 0.400 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.552      ;
; 0.421 ; UART_TX:inst|state.STOP   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.573      ;
; 0.447 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.599      ;
; 0.453 ; UART_TX:inst|tx_data[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.605      ;
; 0.456 ; UART_TX:inst|tx_data[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.608      ;
; 0.458 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.610      ;
; 0.463 ; UART_TX:inst|state.START  ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.615      ;
; 0.465 ; UART_TX:inst|state.SEND   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.617      ;
; 0.474 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.626      ;
; 0.474 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.626      ;
; 0.474 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.626      ;
; 0.474 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.626      ;
; 0.475 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.627      ;
; 0.504 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.656      ;
; 0.513 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.665      ;
; 0.529 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.681      ;
; 0.534 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.686      ;
; 0.540 ; UART_TX:inst|state.STOP   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.696      ;
; 0.551 ; UART_TX:inst|tx_data[5]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.703      ;
; 0.563 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.719      ;
; 0.589 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.741      ;
; 0.606 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.761      ;
; 0.629 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.781      ;
; 0.632 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.785      ;
; 0.638 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.790      ;
; 0.669 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.821      ;
; 0.673 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.825      ;
; 0.676 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.828      ;
; 0.693 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.845      ;
; 0.717 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.869      ;
; 0.757 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.909      ;
; 0.761 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.913      ;
; 0.765 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.917      ;
; 0.869 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.021      ;
; 0.892 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.044      ;
; 0.892 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.044      ;
; 0.892 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.044      ;
; 0.892 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.044      ;
; 0.892 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.044      ;
; 0.892 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.044      ;
; 0.892 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.044      ;
; 0.935 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.087      ;
; 1.020 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.172      ;
; 1.020 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.172      ;
; 1.020 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.172      ;
; 1.020 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.172      ;
; 1.020 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.172      ;
; 1.020 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.172      ;
; 1.020 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.172      ;
; 1.064 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.216      ;
; 1.064 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.216      ;
; 1.064 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.216      ;
; 1.064 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.216      ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_RX:inst4|pclk'                                                                                                                                ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+
; 0.167 ; UART_RX:inst4|flag          ; UART_RX:inst4|state.IDLE    ; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk ; 0.000        ; 0.084      ; 0.403      ;
; 0.215 ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.326 ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.479      ;
; 0.330 ; UART_RX:inst4|flag          ; UART_RX:inst4|state.START   ; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk ; 0.000        ; 0.084      ; 0.566      ;
; 0.364 ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.376 ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.535      ;
; 0.394 ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.547      ;
; 0.396 ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.549      ;
; 0.400 ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.553      ;
; 0.438 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.589      ;
; 0.439 ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.592      ;
; 0.440 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.591      ;
; 0.441 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.592      ;
; 0.442 ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.595      ;
; 0.448 ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.601      ;
; 0.471 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.623      ;
; 0.473 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.625      ;
; 0.475 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.627      ;
; 0.476 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.627      ;
; 0.482 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.633      ;
; 0.485 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.636      ;
; 0.486 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.638      ;
; 0.487 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.638      ;
; 0.488 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.639      ;
; 0.489 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.641      ;
; 0.514 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.666      ;
; 0.517 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.669      ;
; 0.541 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.693      ;
; 0.548 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.700      ;
; 0.553 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.710      ;
; 0.574 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.725      ;
; 0.581 ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.734      ;
; 0.585 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.736      ;
; 0.586 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.737      ;
; 0.602 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.753      ;
; 0.604 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.755      ;
; 0.604 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.755      ;
; 0.605 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.756      ;
; 0.618 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.770      ;
; 0.621 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.774      ;
; 0.625 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.776      ;
; 0.629 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.779      ;
; 0.629 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.779      ;
; 0.630 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.780      ;
; 0.630 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.780      ;
; 0.630 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.780      ;
; 0.631 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.781      ;
; 0.632 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.782      ;
; 0.632 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.782      ;
; 0.633 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.784      ;
; 0.634 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.785      ;
; 0.636 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.787      ;
; 0.636 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.787      ;
; 0.637 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.788      ;
; 0.637 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.788      ;
; 0.637 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.788      ;
; 0.638 ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.791      ;
; 0.638 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.789      ;
; 0.639 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.790      ;
; 0.639 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.790      ;
; 0.641 ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.792      ;
; 0.643 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.794      ;
; 0.647 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.799      ;
; 0.657 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.809      ;
; 0.673 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.825      ;
; 0.676 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.828      ;
; 0.679 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.831      ;
; 0.698 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.850      ;
; 0.701 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.854      ;
; 0.705 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.857      ;
; 0.727 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.879      ;
; 0.742 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.893      ;
; 0.748 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.899      ;
; 0.751 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.901      ;
; 0.751 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.901      ;
; 0.752 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.902      ;
; 0.752 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.902      ;
; 0.752 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.902      ;
; 0.753 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.903      ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_RX:inst4|pclk'                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.PARITY  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.PARITY  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.PARITY|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.PARITY|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|xmtdata[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|xmtdata[0]|clk        ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_TX:inst|pclk'                                                                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[7]|clk        ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst40|altpll_component|pll|clk[0]'                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[1]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[1]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[2]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[2]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[3]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[3]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[4]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[4]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[5]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[5]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|flag                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|flag                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|pclk                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|pclk                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|serialin_d                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|serialin_d                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[0]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[0]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[1]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[1]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[2]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[2]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[3]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[3]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[4]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[4]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[5]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[5]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[6]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[6]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[7]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[7]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[8]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[8]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|flag                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|flag                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|pclk                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|pclk                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|start_d                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|start_d                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[0]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[0]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[1]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[1]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[2]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[2]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[3]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[3]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[4]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[4]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[5]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[5]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[6]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[6]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[7]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[7]                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|combout                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|combout                                  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|datad                                    ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|datad                                    ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|inclk[0]                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|inclk[0]                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|outclk                           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|outclk                           ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[1]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[1]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[2]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[2]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[3]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[3]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[4]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[4]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[5]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[5]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|flag|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|flag|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|pclk|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|pclk|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|serialin_d|clk                           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|serialin_d|clk                           ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[0]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[0]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[1]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[1]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[2]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[2]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[3]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[3]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[4]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[4]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[5]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[5]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[6]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[6]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[7]|clk                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst|cnt[7]|clk                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '50Mhz_clk'                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; 50Mhz_clk|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; 50Mhz_clk|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; 50Mhz_clk ; Rise       ; 50Mhz_clk                            ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+--------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+--------------------+-------+-------+------------+------------------------------------+
; uart_rx   ; UART_RX:inst4|pclk ; 2.621 ; 2.621 ; Rise       ; UART_RX:inst4|pclk                 ;
; uart_rx   ; 50Mhz_clk          ; 2.693 ; 2.693 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-----------+--------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+--------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+--------------------+--------+--------+------------+------------------------------------+
; uart_rx   ; UART_RX:inst4|pclk ; -2.501 ; -2.501 ; Rise       ; UART_RX:inst4|pclk                 ;
; uart_rx   ; 50Mhz_clk          ; -2.454 ; -2.454 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-----------+--------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; busy      ; UART_TX:inst|pclk ; 4.042 ; 4.042 ; Rise       ; UART_TX:inst|pclk ;
; uart_tx   ; UART_TX:inst|pclk ; 4.424 ; 4.424 ; Rise       ; UART_TX:inst|pclk ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; busy      ; UART_TX:inst|pclk ; 4.042 ; 4.042 ; Rise       ; UART_TX:inst|pclk ;
; uart_tx   ; UART_TX:inst|pclk ; 4.142 ; 4.142 ; Rise       ; UART_TX:inst|pclk ;
+-----------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                               ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -1.649  ; -2.224 ; N/A      ; N/A     ; -0.500              ;
;  50Mhz_clk                          ; N/A     ; N/A    ; N/A      ; N/A     ; 10.000              ;
;  UART_RX:inst4|pclk                 ; -1.649  ; 0.167  ; N/A      ; N/A     ; -0.500              ;
;  UART_TX:inst|pclk                  ; -1.440  ; 0.155  ; N/A      ; N/A     ; -0.500              ;
;  inst40|altpll_component|pll|clk[0] ; -1.270  ; -2.224 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                     ; -59.345 ; -4.448 ; 0.0      ; 0.0     ; -44.0               ;
;  50Mhz_clk                          ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:inst4|pclk                 ; -31.828 ; 0.000  ; N/A      ; N/A     ; -27.000             ;
;  UART_TX:inst|pclk                  ; -16.093 ; 0.000  ; N/A      ; N/A     ; -17.000             ;
;  inst40|altpll_component|pll|clk[0] ; -11.424 ; -4.448 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+--------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+--------------------+-------+-------+------------+------------------------------------+
; uart_rx   ; UART_RX:inst4|pclk ; 4.747 ; 4.747 ; Rise       ; UART_RX:inst4|pclk                 ;
; uart_rx   ; 50Mhz_clk          ; 4.527 ; 4.527 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-----------+--------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+--------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+--------------------+--------+--------+------------+------------------------------------+
; uart_rx   ; UART_RX:inst4|pclk ; -2.501 ; -2.501 ; Rise       ; UART_RX:inst4|pclk                 ;
; uart_rx   ; 50Mhz_clk          ; -2.454 ; -2.454 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-----------+--------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; busy      ; UART_TX:inst|pclk ; 7.298 ; 7.298 ; Rise       ; UART_TX:inst|pclk ;
; uart_tx   ; UART_TX:inst|pclk ; 8.180 ; 8.180 ; Rise       ; UART_TX:inst|pclk ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; busy      ; UART_TX:inst|pclk ; 4.042 ; 4.042 ; Rise       ; UART_TX:inst|pclk ;
; uart_tx   ; UART_TX:inst|pclk ; 4.142 ; 4.142 ; Rise       ; UART_TX:inst|pclk ;
+-----------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 161      ; 0        ; 0        ; 0        ;
; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 52       ; 1        ; 0        ; 0        ;
; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk                 ; 2        ; 0        ; 0        ; 0        ;
; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk                 ; 211      ; 0        ; 0        ; 0        ;
; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk                  ; 10       ; 0        ; 0        ; 0        ;
; UART_TX:inst|pclk                  ; UART_TX:inst|pclk                  ; 112      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 161      ; 0        ; 0        ; 0        ;
; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 52       ; 1        ; 0        ; 0        ;
; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk                 ; 2        ; 0        ; 0        ; 0        ;
; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk                 ; 211      ; 0        ; 0        ; 0        ;
; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk                  ; 10       ; 0        ; 0        ; 0        ;
; UART_TX:inst|pclk                  ; UART_TX:inst|pclk                  ; 112      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 25 16:30:46 2019
Info: Command: quartus_sta UART_RX -c UART_RX
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_RX.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name 50Mhz_clk 50Mhz_clk
    Info (332110): create_generated_clock -source {inst40|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst40|altpll_component|pll|clk[0]} {inst40|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART_TX:inst|pclk UART_TX:inst|pclk
    Info (332105): create_clock -period 1.000 -name UART_RX:inst4|pclk UART_RX:inst4|pclk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.649
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.649       -31.828 UART_RX:inst4|pclk 
    Info (332119):    -1.440       -16.093 UART_TX:inst|pclk 
    Info (332119):    -1.270       -11.424 inst40|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.224
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.224        -4.448 inst40|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 UART_RX:inst4|pclk 
    Info (332119):     0.391         0.000 UART_TX:inst|pclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -27.000 UART_RX:inst4|pclk 
    Info (332119):    -0.500       -17.000 UART_TX:inst|pclk 
    Info (332119):     4.000         0.000 inst40|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 50Mhz_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.287
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.287        -2.388 inst40|altpll_component|pll|clk[0] 
    Info (332119):    -0.286        -2.763 UART_RX:inst4|pclk 
    Info (332119):    -0.184        -1.288 UART_TX:inst|pclk 
Info (332146): Worst-case hold slack is -1.195
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.195        -2.390 inst40|altpll_component|pll|clk[0] 
    Info (332119):     0.155         0.000 UART_TX:inst|pclk 
    Info (332119):     0.167         0.000 UART_RX:inst4|pclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -27.000 UART_RX:inst4|pclk 
    Info (332119):    -0.500       -17.000 UART_TX:inst|pclk 
    Info (332119):     4.000         0.000 inst40|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 50Mhz_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4558 megabytes
    Info: Processing ended: Fri Oct 25 16:30:47 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


