# Proyectos para FPGA Basys 3

Este repositorio contiene una colección de proyectos desarrollados para la FPGA Basys 3. Cada carpeta representa un proyecto independiente relacionado con la FPGA Basys 3.

![image](https://github.com/generobruno/Basys3_Proyects/assets/36767810/42588ae5-0180-4e50-a661-6945f7632fa4)

## Contenido del Repositorio

- [ALU](./ALU): En esta carpeta encontrarás un proyecto que implementa una Unidad Lógico-Aritmética (ALU) en la FPGA Basys 3. La ALU es un componente esencial en muchos diseños de hardware y se utiliza para realizar operaciones lógicas y aritméticas.

- [UART](./UART): Aquí se encuentra un proyecto que implementa una interfaz UART (Universal Asynchronous Receiver-Transmitter) en la FPGA Basys 3. La UART permite la comunicación serial entre la FPGA y otros dispositivos, como una computadora.

- [MIPS_PIPELINE](./PIPELINE): En esta carpeta, se encuentra un proyecto que implementa un pipeline para un procesador MIPS en la FPGA Basys 3. El pipeline es una técnica avanzada de diseño de CPU que mejora la eficiencia y el rendimiento del procesador.

## Instrucciones de Uso

Cada carpeta de proyecto contiene su propio conjunto de archivos y documentación específica. Para obtener más detalles sobre cada proyecto individual, navega a las carpetas correspondientes y sigue las instrucciones de uso proporcionadas en sus respectivos README o documentación.

## Contribuciones

¡Las contribuciones a este repositorio son bienvenidas! Si tienes proyectos adicionales relacionados con la FPGA Basys 3 o mejoras para los proyectos existentes, no dudes en enviar un Pull Request.

![image](https://github.com/generobruno/Basys3_Proyects/assets/36767810/91d14966-ea6a-4ac3-98f4-fc9bb962f13c)
---

