verilog work "netgen/fit/fsm_xp_top_timesim.v"
vhdl work "test1.vhd"
