操作系统内核关心EL1/0特权级，应用程序运行在EL0特权级，EL即Exception Level。

## EL0特权级可用的资源

首先是一些寄存器。

31个64位通用寄存器R0~R30，它们的低32位可以用W0~W30来访问。还有零寄存器ZR类似于RV里面的x0，在编码中是0b11111。

64位栈指针SP，低32位WSP。它的对齐可以在EL1进行调整。

64位程序计数器PC，软件不能直接改动它。一条A64指令必须align到一个word(4字节)，不然会触发PC alignment fault。

SIMD&FP寄存器V0~V31，忽略。还有两个相关CSR（控制状态寄存器，和RV中是一个概念）：FPCR/FPSR。

***

然后是执行状态寄存器PSTATE(process state，类似于RV中的mstatus)，它抽象描述了当前全部的执行状态信息。在EL0可以访问如下部分：

* 条件标志N/C/Z/V，可以用来进行条件跳转。
* 异常屏蔽位D/A/I/F，分别用来屏蔽Debug exception/SError interrupt/IRQ interrupt/FIQ interrupt。它们是否允许在EL0中访问取决于SCTLR_EL1。

在EL0应如何访问PSTATE？可以通过一些特殊用途的寄存器，MRS指令(register:=state)可以读取它们，MSR(state:=register)指令可以写入。在EL0只有NCZV和DAIF两个特殊寄存器可以访问，对应于上面提到的两组标志位。

通过立即数形式的MSR指令可以修改PSTATE.{D/A/I/F}，操作数DAIFSet/DAIFClr分别对应置位和清空。但是是否允许在EL0进行修改还需要取决于SCTLR_EL1.UMA。

***

然后是一些系统寄存器（System Registers）。大多数系统寄存器都不允许在EL0访问，但是某一些可以被设置为允许在EL0访问。如果EL0访问一个不被允许访问的寄存器导致访问的指令表现为UNDEFINED。允许EL0访问的系统寄存器如下所示：

* Cache管理：CTR_EL0/DCZID_EL0
* Debug寄存器：若干
* 性能监控寄存器：若干
* 活动监控寄存器：若干
* 线程ID寄存器：TPIDR_EL0和TPIDRRO_EL0，二者的访问权限不同。
* 时钟寄存器：可以从CNTFRQ_EL0读取系统时钟频率；物理/虚拟时钟计数CNTPCT_EL0/CNTVCT_EL0；还有一些其他寄存器，暂且略过

## 软件控制与EL0特权级

在Arm架构中有多种不同的异常（Exceptions），它们都会在高于EL0的特权级进行处理，有以下几种：

* interrupts，中断
* memory system aborts，内存系统错误
* UNDEFINED instruction，执行UNDEFINED指令，比如访问特权CSR
* system calls，系统调用
* secure monitors or hypervisor traps，安全监视器或者来自Hypervisor
* debug exceptions，调试异常

SVC指令类似RV中的ecall，但是似乎只能用于EL0陷入EL1。BRK指令类似RV中的ebreak，一些细节暂时略过。

***

WFI/WFE指令分别等待WFI/WFE唤醒事件并允许处理器进入低功耗状态。

***

YIELD指令表示当前线程上执行的任务不重要并可以交出CPU使用权。比如用来实现spinlock。

***

应用级缓存管理：一小部分缓存管理指令可以在EL0执行，这需要设置SCTLR_EL1。

***

BRK指令会触发断点异常，而HLT指令常用于外部调试。

***

PSTATE.DIT与Data Independent Timing有关，应该不需要了解吧。