{
  "module_name": "tpc6_qm_regs.h",
  "hash_id": "b82f6f8455992855dddc936c6b2e8c8de4625747eafcce3aece9605f6fd7d305",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/tpc6_qm_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_TPC6_QM_REGS_H_\n#define ASIC_REG_TPC6_QM_REGS_H_\n\n \n\n#define mmTPC6_QM_GLBL_CFG0                                          0xF88000\n\n#define mmTPC6_QM_GLBL_CFG1                                          0xF88004\n\n#define mmTPC6_QM_GLBL_PROT                                          0xF88008\n\n#define mmTPC6_QM_GLBL_ERR_CFG                                       0xF8800C\n\n#define mmTPC6_QM_GLBL_ERR_ADDR_LO                                   0xF88010\n\n#define mmTPC6_QM_GLBL_ERR_ADDR_HI                                   0xF88014\n\n#define mmTPC6_QM_GLBL_ERR_WDATA                                     0xF88018\n\n#define mmTPC6_QM_GLBL_SECURE_PROPS                                  0xF8801C\n\n#define mmTPC6_QM_GLBL_NON_SECURE_PROPS                              0xF88020\n\n#define mmTPC6_QM_GLBL_STS0                                          0xF88024\n\n#define mmTPC6_QM_GLBL_STS1                                          0xF88028\n\n#define mmTPC6_QM_PQ_BASE_LO                                         0xF88060\n\n#define mmTPC6_QM_PQ_BASE_HI                                         0xF88064\n\n#define mmTPC6_QM_PQ_SIZE                                            0xF88068\n\n#define mmTPC6_QM_PQ_PI                                              0xF8806C\n\n#define mmTPC6_QM_PQ_CI                                              0xF88070\n\n#define mmTPC6_QM_PQ_CFG0                                            0xF88074\n\n#define mmTPC6_QM_PQ_CFG1                                            0xF88078\n\n#define mmTPC6_QM_PQ_ARUSER                                          0xF8807C\n\n#define mmTPC6_QM_PQ_PUSH0                                           0xF88080\n\n#define mmTPC6_QM_PQ_PUSH1                                           0xF88084\n\n#define mmTPC6_QM_PQ_PUSH2                                           0xF88088\n\n#define mmTPC6_QM_PQ_PUSH3                                           0xF8808C\n\n#define mmTPC6_QM_PQ_STS0                                            0xF88090\n\n#define mmTPC6_QM_PQ_STS1                                            0xF88094\n\n#define mmTPC6_QM_PQ_RD_RATE_LIM_EN                                  0xF880A0\n\n#define mmTPC6_QM_PQ_RD_RATE_LIM_RST_TOKEN                           0xF880A4\n\n#define mmTPC6_QM_PQ_RD_RATE_LIM_SAT                                 0xF880A8\n\n#define mmTPC6_QM_PQ_RD_RATE_LIM_TOUT                                0xF880AC\n\n#define mmTPC6_QM_CQ_CFG0                                            0xF880B0\n\n#define mmTPC6_QM_CQ_CFG1                                            0xF880B4\n\n#define mmTPC6_QM_CQ_ARUSER                                          0xF880B8\n\n#define mmTPC6_QM_CQ_PTR_LO                                          0xF880C0\n\n#define mmTPC6_QM_CQ_PTR_HI                                          0xF880C4\n\n#define mmTPC6_QM_CQ_TSIZE                                           0xF880C8\n\n#define mmTPC6_QM_CQ_CTL                                             0xF880CC\n\n#define mmTPC6_QM_CQ_PTR_LO_STS                                      0xF880D4\n\n#define mmTPC6_QM_CQ_PTR_HI_STS                                      0xF880D8\n\n#define mmTPC6_QM_CQ_TSIZE_STS                                       0xF880DC\n\n#define mmTPC6_QM_CQ_CTL_STS                                         0xF880E0\n\n#define mmTPC6_QM_CQ_STS0                                            0xF880E4\n\n#define mmTPC6_QM_CQ_STS1                                            0xF880E8\n\n#define mmTPC6_QM_CQ_RD_RATE_LIM_EN                                  0xF880F0\n\n#define mmTPC6_QM_CQ_RD_RATE_LIM_RST_TOKEN                           0xF880F4\n\n#define mmTPC6_QM_CQ_RD_RATE_LIM_SAT                                 0xF880F8\n\n#define mmTPC6_QM_CQ_RD_RATE_LIM_TOUT                                0xF880FC\n\n#define mmTPC6_QM_CQ_IFIFO_CNT                                       0xF88108\n\n#define mmTPC6_QM_CP_MSG_BASE0_ADDR_LO                               0xF88120\n\n#define mmTPC6_QM_CP_MSG_BASE0_ADDR_HI                               0xF88124\n\n#define mmTPC6_QM_CP_MSG_BASE1_ADDR_LO                               0xF88128\n\n#define mmTPC6_QM_CP_MSG_BASE1_ADDR_HI                               0xF8812C\n\n#define mmTPC6_QM_CP_MSG_BASE2_ADDR_LO                               0xF88130\n\n#define mmTPC6_QM_CP_MSG_BASE2_ADDR_HI                               0xF88134\n\n#define mmTPC6_QM_CP_MSG_BASE3_ADDR_LO                               0xF88138\n\n#define mmTPC6_QM_CP_MSG_BASE3_ADDR_HI                               0xF8813C\n\n#define mmTPC6_QM_CP_LDMA_TSIZE_OFFSET                               0xF88140\n\n#define mmTPC6_QM_CP_LDMA_SRC_BASE_LO_OFFSET                         0xF88144\n\n#define mmTPC6_QM_CP_LDMA_SRC_BASE_HI_OFFSET                         0xF88148\n\n#define mmTPC6_QM_CP_LDMA_DST_BASE_LO_OFFSET                         0xF8814C\n\n#define mmTPC6_QM_CP_LDMA_DST_BASE_HI_OFFSET                         0xF88150\n\n#define mmTPC6_QM_CP_LDMA_COMMIT_OFFSET                              0xF88154\n\n#define mmTPC6_QM_CP_FENCE0_RDATA                                    0xF88158\n\n#define mmTPC6_QM_CP_FENCE1_RDATA                                    0xF8815C\n\n#define mmTPC6_QM_CP_FENCE2_RDATA                                    0xF88160\n\n#define mmTPC6_QM_CP_FENCE3_RDATA                                    0xF88164\n\n#define mmTPC6_QM_CP_FENCE0_CNT                                      0xF88168\n\n#define mmTPC6_QM_CP_FENCE1_CNT                                      0xF8816C\n\n#define mmTPC6_QM_CP_FENCE2_CNT                                      0xF88170\n\n#define mmTPC6_QM_CP_FENCE3_CNT                                      0xF88174\n\n#define mmTPC6_QM_CP_STS                                             0xF88178\n\n#define mmTPC6_QM_CP_CURRENT_INST_LO                                 0xF8817C\n\n#define mmTPC6_QM_CP_CURRENT_INST_HI                                 0xF88180\n\n#define mmTPC6_QM_CP_BARRIER_CFG                                     0xF88184\n\n#define mmTPC6_QM_CP_DBG_0                                           0xF88188\n\n#define mmTPC6_QM_PQ_BUF_ADDR                                        0xF88300\n\n#define mmTPC6_QM_PQ_BUF_RDATA                                       0xF88304\n\n#define mmTPC6_QM_CQ_BUF_ADDR                                        0xF88308\n\n#define mmTPC6_QM_CQ_BUF_RDATA                                       0xF8830C\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}