Fitter report for CAMERA_IP_512x512
Fri Jan 19 20:42:28 2018
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Control Signals
 15. Non-Global High Fan-Out Signals
 16. Fitter RAM Summary
 17. I/O Rules Details
 18. Fitter Device Options
 19. Operating Settings and Conditions
 20. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Failed - Fri Jan 19 20:42:28 2018           ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                   ; CAMERA_IP_512x512                           ;
; Top-level Entity Name           ; TOP_D5M_IP                                  ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,305 / 56,480 ( 2 % )                      ;
; Total registers                 ; 529                                         ;
; Total pins                      ; 76 / 268 ( 28 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,127,824 / 7,024,640 ( 30 % )              ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 1 / 13 ( 8 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,305 / 56,480        ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 1,305                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,305 / 56,480        ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 210                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,040                 ;       ;
;         [c] ALMs used for registers                         ; 55                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 0 / 56,480            ; 0 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480            ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 0                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; No fit                ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 152 / 5,648           ; 3 %   ;
;     -- Logic LABs                                           ; 152                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,495                 ;       ;
;     -- 7 input functions                                    ; 16                    ;       ;
;     -- 6 input functions                                    ; 751                   ;       ;
;     -- 5 input functions                                    ; 679                   ;       ;
;     -- 4 input functions                                    ; 416                   ;       ;
;     -- <=3 input functions                                  ; 633                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                     ;       ;
; Dedicated logic registers                                   ; 529                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 529 / 112,960         ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 112,960           ; 0 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 529                   ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 76 / 268              ; 28 %  ;
;     -- Clock pins                                           ; 0 / 11                ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; Global signals                                              ; 0                     ;       ;
; M10K blocks                                                 ; 261 / 686             ; 38 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,127,824 / 7,024,640 ; 30 %  ;
; Total block memory implementation bits                      ; 2,672,640 / 7,024,640 ; 38 %  ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
; Fractional PLLs                                             ; 1 / 7                 ; 14 %  ;
; Global clocks                                               ; 0 / 16                ; 0 %   ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Maximum fan-out                                             ; 480                   ;       ;
; Highest non-global fan-out                                  ; 480                   ;       ;
; Total fan-out                                               ; 21611                 ;       ;
; Average fan-out                                             ; 6.24                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                              ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CCD_DATA[0]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[10] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[11] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[1]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[2]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[3]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[4]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[5]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[6]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[7]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[8]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_DATA[9]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_FVAL     ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_LVAL     ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CCD_PIXCLK   ; Unassigned ; --       ; 124                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; CLOCK_50     ; Unassigned ; --       ; 119                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; Ext_Clock    ; Unassigned ; --       ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; KEY[0]       ; Unassigned ; --       ; 239                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; KEY[1]       ; Unassigned ; --       ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; KEY[2]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; KEY[3]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[0]        ; Unassigned ; --       ; 22                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[1]        ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[2]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[3]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[4]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[5]        ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[6]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[7]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[8]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
; SW[9]        ; Unassigned ; --       ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CCD_MCCLK   ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[0]     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[4]     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[5]     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[6]     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[7]     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RESETn      ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TRIGGER     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; servo1      ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; servo2      ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tempo_flag  ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                     ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------+
; I2C_SCLK ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                       ;
; I2C_SDAT ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 3B       ; 0 / 32 ( 0 % ) ; --            ; --           ; 0V            ;
; 4A       ; 0 / 48 ( 0 % ) ; --            ; --           ; 0V            ;
; 5A       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 5B       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 7A       ; 0 / 80 ( 0 % ) ; --            ; --           ; 0V            ;
; 8A       ; 0 / 32 ( 0 % ) ; --            ; --           ; 0V            ;
; Unknown  ; 76             ; --            ;              ;               ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;         ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;         ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                      ; Library Name ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TOP_D5M_IP                                         ; 1292.5 (2.0)         ; 1304.5 (2.0)                     ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2495 (5)            ; 529 (0)                   ; 0 (0)         ; 2127824           ; 0          ; 76   ; 0            ; |TOP_D5M_IP                                                                                                                                              ; work         ;
;    |D5M_IP:b2v_inst|                                ; 190.6 (6.9)          ; 192.7 (7.1)                      ; 2.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 299 (1)             ; 267 (15)                  ; 0 (0)         ; 30672             ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst                                                                                                                              ; work         ;
;       |CCD_Capture:u3|                              ; 25.4 (25.4)          ; 25.7 (25.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|CCD_Capture:u3                                                                                                               ; work         ;
;       |I2C_CCD_Config:u8|                           ; 101.7 (65.4)         ; 102.7 (65.8)                     ; 1.0 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 175 (125)           ; 132 (94)                  ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|I2C_CCD_Config:u8                                                                                                            ; work         ;
;          |I2C_Controller:u0|                        ; 36.2 (36.2)          ; 36.8 (36.8)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0                                                                                          ; work         ;
;       |RAW2RGB:u4|                                  ; 34.3 (26.5)          ; 34.8 (27.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (26)             ; 44 (33)                   ; 0 (0)         ; 30672             ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4                                                                                                                   ; work         ;
;          |Line_Buffer:u0|                           ; 7.8 (0.0)            ; 7.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 11 (0)                    ; 0 (0)         ; 30672             ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0                                                                                                    ; work         ;
;             |altshift_taps:ALTSHIFT_TAPS_component| ; 7.8 (0.0)            ; 7.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 11 (0)                    ; 0 (0)         ; 30672             ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component                                                              ; work         ;
;                |shift_taps_nv51:auto_generated|     ; 7.8 (0.0)            ; 7.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 11 (0)                    ; 0 (0)         ; 30672             ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated                               ; work         ;
;                   |altsyncram_6tg1:altsyncram2|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30672             ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2   ; work         ;
;                   |cntr_7of:cntr1|                  ; 7.8 (6.8)            ; 7.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (13)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1                ; work         ;
;                      |cmpr_qac:cmpr4|               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|cmpr_qac:cmpr4 ; work         ;
;       |Reset_Delay:u2|                              ; 22.3 (22.3)          ; 22.4 (22.4)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|Reset_Delay:u2                                                                                                               ; work         ;
;    |PWM_cycle:b2v_inst10|                           ; 31.5 (31.5)          ; 31.7 (31.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|PWM_cycle:b2v_inst10                                                                                                                         ; work         ;
;    |altpll0:b2v_inst9|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|altpll0:b2v_inst9                                                                                                                            ; work         ;
;       |altpll:altpll_component|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|altpll0:b2v_inst9|altpll:altpll_component                                                                                                    ; work         ;
;          |altpll0_altpll:auto_generated|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated                                                                      ; work         ;
;    |dpram_512x512:b2v_inst1|                        ; 36.6 (0.0)           ; 36.9 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 10 (0)                    ; 0 (0)         ; 2097152           ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1                                                                                                                      ; work         ;
;       |altsyncram:altsyncram_component|             ; 36.6 (0.0)           ; 36.9 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 10 (0)                    ; 0 (0)         ; 2097152           ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1|altsyncram:altsyncram_component                                                                                      ; work         ;
;          |altsyncram_c2q1:auto_generated|           ; 36.6 (3.8)           ; 36.9 (3.9)                       ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 10 (10)                   ; 0 (0)         ; 2097152           ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated                                                       ; work         ;
;             |decode_l2a:rden_decode_b|              ; 13.1 (13.1)          ; 13.3 (13.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b                              ; work         ;
;             |decode_sma:decode2|                    ; 19.7 (19.7)          ; 19.7 (19.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2                                    ; work         ;
;    |gensync:b2v_inst2|                              ; 32.7 (32.7)          ; 33.1 (33.1)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|gensync:b2v_inst2                                                                                                                            ; work         ;
;    |image_process:b2v_inst3|                        ; 75.4 (75.4)          ; 75.7 (75.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 150 (150)           ; 33 (33)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|image_process:b2v_inst3                                                                                                                      ; work         ;
;    |position:b2v_inst4|                             ; 923.6 (923.6)        ; 932.5 (932.5)                    ; 8.9 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1842 (1842)         ; 157 (157)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TOP_D5M_IP|position:b2v_inst4                                                                                                                           ; work         ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+--------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; SW[8]        ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_MCCLK    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; TRIGGER      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RESETn       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_VS       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_HS       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDG[0]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDG[1]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDG[2]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDG[3]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDG[4]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDG[5]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDG[6]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LEDG[7]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[0]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[1]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[2]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[3]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[4]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[5]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[6]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[7]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[0]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[1]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[2]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[3]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[4]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[5]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[6]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[7]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[0]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[1]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[2]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[3]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[4]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[5]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[6]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[7]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_CLK      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_BLANK_N  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_SYNC_N   ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; tempo_flag   ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; servo1       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; servo2       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; I2C_SCLK     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; I2C_SDAT     ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; CLOCK_50     ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_PIXCLK   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; Ext_Clock    ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[7]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[6]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[5]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[4]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[3]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[2]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[1]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[0]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_FVAL     ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[2]       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[3]       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_LVAL     ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[9]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[5]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[8]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[7]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[6]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[11] ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[10] ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[9]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[4]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[3]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[2]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[1]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[0]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; SW[8]               ;                   ;         ;
; I2C_SCLK            ;                   ;         ;
; I2C_SDAT            ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; KEY[0]              ;                   ;         ;
; CCD_PIXCLK          ;                   ;         ;
; Ext_Clock           ;                   ;         ;
; SW[7]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[0]               ;                   ;         ;
; CCD_FVAL            ;                   ;         ;
; KEY[2]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; CCD_LVAL            ;                   ;         ;
; SW[9]               ;                   ;         ;
; KEY[1]              ;                   ;         ;
; CCD_DATA[5]         ;                   ;         ;
; CCD_DATA[8]         ;                   ;         ;
; CCD_DATA[7]         ;                   ;         ;
; CCD_DATA[6]         ;                   ;         ;
; CCD_DATA[11]        ;                   ;         ;
; CCD_DATA[10]        ;                   ;         ;
; CCD_DATA[9]         ;                   ;         ;
; CCD_DATA[4]         ;                   ;         ;
; CCD_DATA[3]         ;                   ;         ;
; CCD_DATA[2]         ;                   ;         ;
; CCD_DATA[1]         ;                   ;         ;
; CCD_DATA[0]         ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CCD_PIXCLK                                                                                                                                ; Unassigned ; 124     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                  ; Unassigned ; 119     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[1]~0                                                                                                ; Unassigned ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[1]~1                                                                                                ; Unassigned ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[1]~0                                                                                                ; Unassigned ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_FVAL                                                                                                  ; Unassigned ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|oDVAL                                                                                                      ; Unassigned ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~3                                                                              ; Unassigned ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~2                                                                       ; Unassigned ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                            ; Unassigned ; 28      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                            ; Unassigned ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[5]~1                                                                                          ; Unassigned ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan2~4                                                                                             ; Unassigned ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan3~0                                                                                             ; Unassigned ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|always1~2                                                                                               ; Unassigned ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|i2c_reset                                                                                               ; Unassigned ; 40      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                  ; Unassigned ; 28      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                           ; Unassigned ; 73      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[23]~0                                                                                         ; Unassigned ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]~6                                                                                    ; Unassigned ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|cout_actual ; Unassigned ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~8                                                                                                   ; Unassigned ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_1                                                                                                     ; Unassigned ; 35      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_2                                                                                                     ; Unassigned ; 90      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|rCCD_LVAL                                                                                                                 ; Unassigned ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|rClk[0]                                                                                                                   ; Unassigned ; 258     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; Ext_Clock                                                                                                                                 ; Unassigned ; 18      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                    ; Unassigned ; 239     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; PWM_cycle:b2v_inst10|cnt[4]~0                                                                                                             ; Unassigned ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; PWM_cycle:b2v_inst10|count_pwm[1]~2                                                                                                       ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; PWM_cycle:b2v_inst10|count_pwm[2]~0                                                                                                       ; Unassigned ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|wire_generic_pll1_outclk                                          ; Unassigned ; 480     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2652w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2669w[3]~0         ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2679w[3]~0         ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2689w[3]~0         ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2699w[3]~0         ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2709w[3]~0         ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2719w[3]~0         ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2729w[3]~0         ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2751w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2762w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2772w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2782w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2792w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2802w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2812w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2822w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2843w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2854w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2864w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2874w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2884w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2894w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2904w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2914w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2935w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2946w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2956w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2966w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2976w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2986w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2996w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode3006w[3]           ; Unassigned ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2273w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2290w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2300w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2310w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2320w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2330w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2340w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2350w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2371w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2382w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2392w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2402w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2412w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2422w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2432w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2442w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2462w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2473w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2483w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2493w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2503w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2513w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2523w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2533w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2553w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2564w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2574w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2584w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2594w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2604w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2614w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2624w[3]                 ; Unassigned ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; gensync:b2v_inst2|Equal0~1                                                                                                                ; Unassigned ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gensync:b2v_inst2|process_0~2                                                                                                             ; Unassigned ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; gensync:b2v_inst2|process_0~3                                                                                                             ; Unassigned ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; position:b2v_inst4|next_x_bar~2                                                                                                           ; Unassigned ; 36      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|wire_generic_pll1_outclk                                                   ; 480     ;
; gensync:b2v_inst2|X[8]~5                                                                                                                           ; 259     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[8]                                                                                                           ; 259     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[9]                                                                                                           ; 259     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[2]                                                                                                           ; 259     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[3]                                                                                                           ; 259     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[4]                                                                                                           ; 259     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[5]                                                                                                           ; 259     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[6]                                                                                                           ; 259     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[7]                                                                                                           ; 259     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[1]                                                                                                           ; 259     ;
; gensync:b2v_inst2|X[1]~2                                                                                                                           ; 258     ;
; gensync:b2v_inst2|X[0]~0                                                                                                                           ; 258     ;
; D5M_IP:b2v_inst|rClk[0]                                                                                                                            ; 258     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[4]                                                                                                           ; 258     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[3]                                                                                                           ; 258     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[2]                                                                                                           ; 258     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[1]                                                                                                           ; 258     ;
; gensync:b2v_inst2|X[7]~7                                                                                                                           ; 257     ;
; gensync:b2v_inst2|X[3]~6                                                                                                                           ; 257     ;
; gensync:b2v_inst2|X[2]~4                                                                                                                           ; 257     ;
; gensync:b2v_inst2|Y[0]~0                                                                                                                           ; 257     ;
; gensync:b2v_inst2|Y[3]~9                                                                                                                           ; 256     ;
; gensync:b2v_inst2|Y[2]~8                                                                                                                           ; 256     ;
; gensync:b2v_inst2|Y[1]~7                                                                                                                           ; 256     ;
; gensync:b2v_inst2|X[6]~10                                                                                                                          ; 256     ;
; gensync:b2v_inst2|X[5]~9                                                                                                                           ; 256     ;
; gensync:b2v_inst2|X[4]~8                                                                                                                           ; 256     ;
; KEY[0]~input                                                                                                                                       ; 239     ;
; position:b2v_inst4|count[17]                                                                                                                       ; 165     ;
; position:b2v_inst4|state.calcul_barycentre                                                                                                         ; 125     ;
; CCD_PIXCLK~input                                                                                                                                   ; 124     ;
; CLOCK_50~input                                                                                                                                     ; 119     ;
; position:b2v_inst4|state.boucle_image                                                                                                              ; 91      ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_2                                                                                                              ; 90      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                    ; 73      ;
; position:b2v_inst4|next_count~3                                                                                                                    ; 67      ;
; position:b2v_inst4|next_count~0                                                                                                                    ; 67      ;
; position:b2v_inst4|temp3~25                                                                                                                        ; 67      ;
; position:b2v_inst4|temp1~25                                                                                                                        ; 67      ;
; gensync:b2v_inst2|comptX[8]                                                                                                                        ; 65      ;
; position:b2v_inst4|count[12]                                                                                                                       ; 63      ;
; position:b2v_inst4|count[15]                                                                                                                       ; 63      ;
; position:b2v_inst4|count[9]                                                                                                                        ; 63      ;
; position:b2v_inst4|count[10]                                                                                                                       ; 63      ;
; gensync:b2v_inst2|comptX[9]                                                                                                                        ; 63      ;
; position:b2v_inst4|count[11]                                                                                                                       ; 61      ;
; position:b2v_inst4|count[16]                                                                                                                       ; 61      ;
; position:b2v_inst4|count[5]                                                                                                                        ; 61      ;
; position:b2v_inst4|count[8]                                                                                                                        ; 61      ;
; position:b2v_inst4|count[14]                                                                                                                       ; 59      ;
; position:b2v_inst4|count[13]                                                                                                                       ; 59      ;
; position:b2v_inst4|count[7]                                                                                                                        ; 59      ;
; position:b2v_inst4|LessThan16~29                                                                                                                   ; 57      ;
; position:b2v_inst4|LessThan7~29                                                                                                                    ; 57      ;
; position:b2v_inst4|count[4]                                                                                                                        ; 57      ;
; position:b2v_inst4|count[6]                                                                                                                        ; 57      ;
; position:b2v_inst4|count[2]                                                                                                                        ; 57      ;
; position:b2v_inst4|count[3]                                                                                                                        ; 57      ;
; position:b2v_inst4|temp3~97                                                                                                                        ; 54      ;
; position:b2v_inst4|temp1~97                                                                                                                        ; 54      ;
; position:b2v_inst4|temp3~71                                                                                                                        ; 53      ;
; position:b2v_inst4|temp3~24                                                                                                                        ; 53      ;
; position:b2v_inst4|temp1~71                                                                                                                        ; 53      ;
; position:b2v_inst4|temp1~24                                                                                                                        ; 53      ;
; position:b2v_inst4|temp3~69                                                                                                                        ; 52      ;
; position:b2v_inst4|LessThan11~24                                                                                                                   ; 52      ;
; position:b2v_inst4|temp1~69                                                                                                                        ; 52      ;
; position:b2v_inst4|LessThan2~24                                                                                                                    ; 52      ;
; position:b2v_inst4|LessThan13~26                                                                                                                   ; 50      ;
; position:b2v_inst4|LessThan4~26                                                                                                                    ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[10]  ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[9]   ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[8]   ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[7]   ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[6]   ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[5]   ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[4]   ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[3]   ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[2]   ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[1]   ; 50      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[0]   ; 50      ;
; gensync:b2v_inst2|comptY[9]                                                                                                                        ; 49      ;
; position:b2v_inst4|count[1]                                                                                                                        ; 43      ;
; gensync:b2v_inst2|IMGY_out~4                                                                                                                       ; 41      ;
; position:b2v_inst4|count[0]                                                                                                                        ; 41      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[1]                                        ; 40      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[0]                                        ; 40      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[3]                                        ; 40      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[2]                                        ; 40      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|i2c_reset                                                                                                        ; 40      ;
; position:b2v_inst4|LessThan13~36                                                                                                                   ; 37      ;
; position:b2v_inst4|LessThan4~36                                                                                                                    ; 37      ;
; gensync:b2v_inst2|X[7]~1                                                                                                                           ; 37      ;
; gensync:b2v_inst2|IMG~1                                                                                                                            ; 37      ;
; position:b2v_inst4|LessThan14~49                                                                                                                   ; 36      ;
; position:b2v_inst4|LessThan5~49                                                                                                                    ; 36      ;
; position:b2v_inst4|next_x_bar~2                                                                                                                    ; 36      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|oDVAL                                                                                                               ; 35      ;
; position:b2v_inst4|LessThan15~33                                                                                                                   ; 35      ;
; position:b2v_inst4|LessThan6~33                                                                                                                    ; 35      ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_1                                                                                                              ; 35      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[7]                                                                                                           ; 34      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[6]                                                                                                           ; 34      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[5]                                                                                                           ; 34      ;
; gensync:b2v_inst2|Y[4]~4                                                                                                                           ; 33      ;
; gensync:b2v_inst2|Y[6]~3                                                                                                                           ; 33      ;
; gensync:b2v_inst2|Y[5]~2                                                                                                                           ; 33      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[9]                                                                                                           ; 33      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[8]                                                                                                           ; 33      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[9]                                                                                                               ; 32      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[10]                                                                                                              ; 32      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[11]                                                                                                              ; 32      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[6]                                                                                                               ; 32      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[7]                                                                                                               ; 32      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[8]                                                                                                               ; 32      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[12]                                                                                                              ; 32      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[5]                                                                                                               ; 32      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mwrite_DPRAM                                                                                                            ; 32      ;
; position:b2v_inst4|LessThan15~37                                                                                                                   ; 32      ;
; position:b2v_inst4|LessThan12~50                                                                                                                   ; 32      ;
; position:b2v_inst4|LessThan6~37                                                                                                                    ; 32      ;
; position:b2v_inst4|LessThan3~50                                                                                                                    ; 32      ;
; gensync:b2v_inst2|comptX[7]                                                                                                                        ; 32      ;
; position:b2v_inst4|LessThan10~22                                                                                                                   ; 31      ;
; position:b2v_inst4|LessThan10~18                                                                                                                   ; 31      ;
; position:b2v_inst4|LessThan1~22                                                                                                                    ; 31      ;
; position:b2v_inst4|LessThan1~18                                                                                                                    ; 31      ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~8                                                                                                            ; 31      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                                                     ; 30      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[0]                                                                                                     ; 29      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                     ; 28      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                                     ; 28      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                           ; 28      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                     ; 27      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[0]                                                                                                           ; 27      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[0]                                                                                                           ; 26      ;
; position:b2v_inst4|LessThan17~26                                                                                                                   ; 25      ;
; position:b2v_inst4|LessThan8~26                                                                                                                    ; 25      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[23]~0                                                                                                  ; 24      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~3                                                                                       ; 24      ;
; position:b2v_inst4|bar~1                                                                                                                           ; 24      ;
; position:b2v_inst4|LessThan22~4                                                                                                                    ; 24      ;
; position:b2v_inst4|LessThan21~4                                                                                                                    ; 24      ;
; position:b2v_inst4|LessThan20~4                                                                                                                    ; 24      ;
; position:b2v_inst4|LessThan19~4                                                                                                                    ; 24      ;
; position:b2v_inst4|LessThan15~38                                                                                                                   ; 23      ;
; position:b2v_inst4|LessThan6~38                                                                                                                    ; 23      ;
; gensync:b2v_inst2|LessThan6~0                                                                                                                      ; 23      ;
; SW[0]~input                                                                                                                                        ; 22      ;
; position:b2v_inst4|LessThan12~1                                                                                                                    ; 22      ;
; position:b2v_inst4|LessThan3~1                                                                                                                     ; 22      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]                                                                                  ; 22      ;
; PWM_cycle:b2v_inst10|cnt[4]~0                                                                                                                      ; 21      ;
; position:b2v_inst4|LessThan12~37                                                                                                                   ; 21      ;
; position:b2v_inst4|LessThan3~37                                                                                                                    ; 21      ;
; gensync:b2v_inst2|LessThan4~0                                                                                                                      ; 21      ;
; position:b2v_inst4|LessThan13~38                                                                                                                   ; 20      ;
; position:b2v_inst4|LessThan4~38                                                                                                                    ; 20      ;
; position:b2v_inst4|LessThan14~37                                                                                                                   ; 20      ;
; position:b2v_inst4|LessThan14~25                                                                                                                   ; 20      ;
; position:b2v_inst4|LessThan12~31                                                                                                                   ; 20      ;
; position:b2v_inst4|LessThan5~37                                                                                                                    ; 20      ;
; position:b2v_inst4|LessThan5~25                                                                                                                    ; 20      ;
; position:b2v_inst4|LessThan3~31                                                                                                                    ; 20      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]                                                                                  ; 19      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                                                                  ; 19      ;
; position:b2v_inst4|temp3~49                                                                                                                        ; 19      ;
; position:b2v_inst4|temp1~49                                                                                                                        ; 19      ;
; Ext_Clock~input                                                                                                                                    ; 18      ;
; gensync:b2v_inst2|Y[8]~5                                                                                                                           ; 18      ;
; gensync:b2v_inst2|Add6~9                                                                                                                           ; 18      ;
; position:b2v_inst4|LessThan10~24                                                                                                                   ; 17      ;
; position:b2v_inst4|LessThan1~24                                                                                                                    ; 17      ;
; gensync:b2v_inst2|IMGY_out~3                                                                                                                       ; 17      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2350w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2340w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2330w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2320w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2310w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2300w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2290w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2273w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2442w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2432w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2422w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2412w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2402w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2392w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2382w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2371w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2624w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2584w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2533w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2493w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2614w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2574w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2523w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2483w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2604w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2564w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2513w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2473w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2594w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2553w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2503w[3]                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2462w[3]                          ; 16      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan2~4                                                                                                      ; 16      ;
; position:b2v_inst4|LessThan11~27                                                                                                                   ; 16      ;
; position:b2v_inst4|LessThan11~26                                                                                                                   ; 16      ;
; position:b2v_inst4|LessThan2~27                                                                                                                    ; 16      ;
; position:b2v_inst4|LessThan2~26                                                                                                                    ; 16      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[1]~1                                                                                                         ; 16      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[1]~0                                                                                                         ; 16      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_FVAL                                                                                                           ; 16      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]~4                                                                                             ; 15      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]                                                                                  ; 15      ;
; gensync:b2v_inst2|comptX[5]                                                                                                                        ; 15      ;
; gensync:b2v_inst2|comptX[6]                                                                                                                        ; 15      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|always1~2                                                                                                        ; 14      ;
; image_process:b2v_inst3|gen~0                                                                                                                      ; 14      ;
; position:b2v_inst4|LessThan13~21                                                                                                                   ; 14      ;
; position:b2v_inst4|LessThan4~21                                                                                                                    ; 14      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]                                                                                  ; 14      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]                                                                                  ; 14      ;
; gensync:b2v_inst2|comptX[4]                                                                                                                        ; 14      ;
; gensync:b2v_inst2|comptX[2]                                                                                                                        ; 14      ;
; gensync:b2v_inst2|comptX[3]                                                                                                                        ; 14      ;
; position:b2v_inst4|LessThan13~18                                                                                                                   ; 13      ;
; position:b2v_inst4|LessThan13~13                                                                                                                   ; 13      ;
; position:b2v_inst4|LessThan4~18                                                                                                                    ; 13      ;
; position:b2v_inst4|LessThan4~13                                                                                                                    ; 13      ;
; D5M_IP:b2v_inst|rCCD_LVAL                                                                                                                          ; 13      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]                                                                                  ; 12      ;
; image_process:b2v_inst3|gi[7]                                                                                                                      ; 12      ;
; gensync:b2v_inst2|Add6~5                                                                                                                           ; 12      ;
; ~GND                                                                                                                                               ; 11      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|cout_actual          ; 11      ;
; position:b2v_inst4|y_sum[2]                                                                                                                        ; 11      ;
; position:b2v_inst4|x_sum[2]                                                                                                                        ; 11      ;
; gensync:b2v_inst2|comptX[0]                                                                                                                        ; 11      ;
; gensync:b2v_inst2|comptX[1]                                                                                                                        ; 11      ;
; SW[9]~input                                                                                                                                        ; 10      ;
; gensync:b2v_inst2|Y[7]~6                                                                                                                           ; 10      ;
; gensync:b2v_inst2|process_0~3                                                                                                                      ; 10      ;
; gensync:b2v_inst2|Equal0~1                                                                                                                         ; 10      ;
; gensync:b2v_inst2|process_0~2                                                                                                                      ; 10      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[1]~0                                                                                                         ; 10      ;
; position:b2v_inst4|y_sum[21]                                                                                                                       ; 10      ;
; position:b2v_inst4|y_sum[12]                                                                                                                       ; 10      ;
; position:b2v_inst4|y_sum[14]                                                                                                                       ; 10      ;
; position:b2v_inst4|y_sum[1]                                                                                                                        ; 10      ;
; position:b2v_inst4|y_sum[6]                                                                                                                        ; 10      ;
; position:b2v_inst4|x_sum[21]                                                                                                                       ; 10      ;
; position:b2v_inst4|x_sum[12]                                                                                                                       ; 10      ;
; position:b2v_inst4|x_sum[14]                                                                                                                       ; 10      ;
; position:b2v_inst4|x_sum[1]                                                                                                                        ; 10      ;
; position:b2v_inst4|x_sum[6]                                                                                                                        ; 10      ;
; gensync:b2v_inst2|comptY[8]                                                                                                                        ; 10      ;
; SW[1]~input                                                                                                                                        ; 9       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]~6                                                                                             ; 9       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_GO                                                                                                          ; 9       ;
; position:b2v_inst4|y_sum[19]                                                                                                                       ; 9       ;
; position:b2v_inst4|y_sum[20]                                                                                                                       ; 9       ;
; position:b2v_inst4|y_sum[23]                                                                                                                       ; 9       ;
; position:b2v_inst4|y_sum[13]                                                                                                                       ; 9       ;
; position:b2v_inst4|y_sum[16]                                                                                                                       ; 9       ;
; position:b2v_inst4|y_sum[17]                                                                                                                       ; 9       ;
; position:b2v_inst4|y_sum[18]                                                                                                                       ; 9       ;
; position:b2v_inst4|y_sum[5]                                                                                                                        ; 9       ;
; position:b2v_inst4|y_sum[0]                                                                                                                        ; 9       ;
; position:b2v_inst4|y_sum[3]                                                                                                                        ; 9       ;
; position:b2v_inst4|y_sum[4]                                                                                                                        ; 9       ;
; position:b2v_inst4|y_sum[7]                                                                                                                        ; 9       ;
; position:b2v_inst4|x_sum[19]                                                                                                                       ; 9       ;
; position:b2v_inst4|x_sum[20]                                                                                                                       ; 9       ;
; position:b2v_inst4|x_sum[23]                                                                                                                       ; 9       ;
; position:b2v_inst4|x_sum[13]                                                                                                                       ; 9       ;
; position:b2v_inst4|x_sum[16]                                                                                                                       ; 9       ;
; position:b2v_inst4|x_sum[17]                                                                                                                       ; 9       ;
; position:b2v_inst4|x_sum[18]                                                                                                                       ; 9       ;
; position:b2v_inst4|x_sum[5]                                                                                                                        ; 9       ;
; position:b2v_inst4|x_sum[0]                                                                                                                        ; 9       ;
; position:b2v_inst4|x_sum[3]                                                                                                                        ; 9       ;
; position:b2v_inst4|x_sum[4]                                                                                                                        ; 9       ;
; position:b2v_inst4|x_sum[7]                                                                                                                        ; 9       ;
; PWM_cycle:b2v_inst10|etat.pwm_low_s                                                                                                                ; 9       ;
; gensync:b2v_inst2|Add6~33                                                                                                                          ; 9       ;
; gensync:b2v_inst2|Add6~21                                                                                                                          ; 9       ;
; gensync:b2v_inst2|Add6~17                                                                                                                          ; 9       ;
; gensync:b2v_inst2|Add6~13                                                                                                                          ; 9       ;
; gensync:b2v_inst2|Add6~1                                                                                                                           ; 9       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2729w[3]~0                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2719w[3]~0                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2709w[3]~0                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2699w[3]~0                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2689w[3]~0                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2679w[3]~0                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2669w[3]~0                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2652w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2638w[2]~0                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2822w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2812w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2802w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2792w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2782w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2772w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2762w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2751w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode3006w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2966w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2914w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2874w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2996w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2956w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2904w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2864w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2986w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2946w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2894w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2854w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2976w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2935w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2884w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2843w[3]                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2741w[2]~0                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[4]                                        ; 8       ;
; image_process:b2v_inst3|ngi[0]~1                                                                                                                   ; 8       ;
; image_process:b2v_inst3|ngi[0]~0                                                                                                                   ; 8       ;
; image_process:b2v_inst3|b_out~0                                                                                                                    ; 8       ;
; image_process:b2v_inst3|nbi[5]~0                                                                                                                   ; 8       ;
; image_process:b2v_inst3|state                                                                                                                      ; 8       ;
; PWM_cycle:b2v_inst10|count_pwm[1]~2                                                                                                                ; 8       ;
; PWM_cycle:b2v_inst10|count_pwm[2]~0                                                                                                                ; 8       ;
; position:b2v_inst4|y_sum[22]                                                                                                                       ; 8       ;
; position:b2v_inst4|y_sum[15]                                                                                                                       ; 8       ;
; position:b2v_inst4|y_sum[8]                                                                                                                        ; 8       ;
; position:b2v_inst4|y_sum[9]                                                                                                                        ; 8       ;
; position:b2v_inst4|y_sum[10]                                                                                                                       ; 8       ;
; position:b2v_inst4|y_sum[11]                                                                                                                       ; 8       ;
; position:b2v_inst4|y_sum[24]                                                                                                                       ; 8       ;
; position:b2v_inst4|x_sum[22]                                                                                                                       ; 8       ;
; position:b2v_inst4|x_sum[15]                                                                                                                       ; 8       ;
; position:b2v_inst4|x_sum[8]                                                                                                                        ; 8       ;
; position:b2v_inst4|x_sum[9]                                                                                                                        ; 8       ;
; position:b2v_inst4|x_sum[10]                                                                                                                       ; 8       ;
; position:b2v_inst4|x_sum[11]                                                                                                                       ; 8       ;
; position:b2v_inst4|x_sum[24]                                                                                                                       ; 8       ;
; gensync:b2v_inst2|Add6~29                                                                                                                          ; 8       ;
; gensync:b2v_inst2|Add6~25                                                                                                                          ; 8       ;
; position:b2v_inst4|gi[4]                                                                                                                           ; 8       ;
; image_process:b2v_inst3|nri[5]~6                                                                                                                   ; 7       ;
; image_process:b2v_inst3|nri[5]~5                                                                                                                   ; 7       ;
; position:b2v_inst4|LessThan17~25                                                                                                                   ; 7       ;
; position:b2v_inst4|LessThan17~20                                                                                                                   ; 7       ;
; position:b2v_inst4|LessThan17~17                                                                                                                   ; 7       ;
; position:b2v_inst4|LessThan17~12                                                                                                                   ; 7       ;
; position:b2v_inst4|LessThan13~37                                                                                                                   ; 7       ;
; position:b2v_inst4|temp3~45                                                                                                                        ; 7       ;
; position:b2v_inst4|temp3~34                                                                                                                        ; 7       ;
; position:b2v_inst4|temp3~13                                                                                                                        ; 7       ;
; position:b2v_inst4|temp3~7                                                                                                                         ; 7       ;
; position:b2v_inst4|temp3~3                                                                                                                         ; 7       ;
; position:b2v_inst4|LessThan8~25                                                                                                                    ; 7       ;
; position:b2v_inst4|LessThan8~20                                                                                                                    ; 7       ;
; position:b2v_inst4|LessThan8~17                                                                                                                    ; 7       ;
; position:b2v_inst4|LessThan8~12                                                                                                                    ; 7       ;
; position:b2v_inst4|LessThan4~37                                                                                                                    ; 7       ;
; position:b2v_inst4|temp1~45                                                                                                                        ; 7       ;
; position:b2v_inst4|temp1~34                                                                                                                        ; 7       ;
; position:b2v_inst4|temp1~13                                                                                                                        ; 7       ;
; position:b2v_inst4|temp1~7                                                                                                                         ; 7       ;
; position:b2v_inst4|temp1~3                                                                                                                         ; 7       ;
; gensync:b2v_inst2|IMGY_out~2                                                                                                                       ; 7       ;
; gensync:b2v_inst2|IMGY_out~1                                                                                                                       ; 7       ;
; gensync:b2v_inst2|IMGY_out~0                                                                                                                       ; 7       ;
; image_process:b2v_inst3|gi[3]                                                                                                                      ; 7       ;
; position:b2v_inst4|gi[5]                                                                                                                           ; 7       ;
; position:b2v_inst4|gi[0]                                                                                                                           ; 7       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~2                                                                                ; 6       ;
; image_process:b2v_inst3|nri~3                                                                                                                      ; 6       ;
; image_process:b2v_inst3|LessThan13~0                                                                                                               ; 6       ;
; position:b2v_inst4|temp3~112                                                                                                                       ; 6       ;
; position:b2v_inst4|temp3~109                                                                                                                       ; 6       ;
; position:b2v_inst4|temp3~83                                                                                                                        ; 6       ;
; position:b2v_inst4|temp3~73                                                                                                                        ; 6       ;
; position:b2v_inst4|temp3~46                                                                                                                        ; 6       ;
; position:b2v_inst4|temp3~44                                                                                                                        ; 6       ;
; position:b2v_inst4|temp3~43                                                                                                                        ; 6       ;
; position:b2v_inst4|temp3~39                                                                                                                        ; 6       ;
; position:b2v_inst4|temp3~37                                                                                                                        ; 6       ;
; position:b2v_inst4|temp3~23                                                                                                                        ; 6       ;
; position:b2v_inst4|temp3~10                                                                                                                        ; 6       ;
; position:b2v_inst4|temp1~112                                                                                                                       ; 6       ;
; position:b2v_inst4|temp1~109                                                                                                                       ; 6       ;
; position:b2v_inst4|temp1~83                                                                                                                        ; 6       ;
; position:b2v_inst4|temp1~73                                                                                                                        ; 6       ;
; position:b2v_inst4|temp1~46                                                                                                                        ; 6       ;
; position:b2v_inst4|temp1~44                                                                                                                        ; 6       ;
; position:b2v_inst4|temp1~43                                                                                                                        ; 6       ;
; position:b2v_inst4|temp1~39                                                                                                                        ; 6       ;
; position:b2v_inst4|temp1~37                                                                                                                        ; 6       ;
; position:b2v_inst4|temp1~23                                                                                                                        ; 6       ;
; position:b2v_inst4|temp1~10                                                                                                                        ; 6       ;
; PWM_cycle:b2v_inst10|pwm_number[0]                                                                                                                 ; 6       ;
; PWM_cycle:b2v_inst10|LessThan2~1                                                                                                                   ; 6       ;
; PWM_cycle:b2v_inst10|LessThan2~0                                                                                                                   ; 6       ;
; image_process:b2v_inst3|gi[4]                                                                                                                      ; 6       ;
; image_process:b2v_inst3|gi[5]                                                                                                                      ; 6       ;
; image_process:b2v_inst3|gi[6]                                                                                                                      ; 6       ;
; position:b2v_inst4|Add22~1                                                                                                                         ; 6       ;
; position:b2v_inst4|Add19~25                                                                                                                        ; 6       ;
; position:b2v_inst4|Add19~1                                                                                                                         ; 6       ;
; position:b2v_inst4|Add14~1                                                                                                                         ; 6       ;
; position:b2v_inst4|Add11~25                                                                                                                        ; 6       ;
; position:b2v_inst4|Add11~1                                                                                                                         ; 6       ;
; position:b2v_inst4|x_bar[8]                                                                                                                        ; 6       ;
; gensync:b2v_inst2|comptY[1]                                                                                                                        ; 6       ;
; gensync:b2v_inst2|comptY[2]                                                                                                                        ; 6       ;
; gensync:b2v_inst2|comptY[3]                                                                                                                        ; 6       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan3~0                                                                                                      ; 5       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|END                                                                                            ; 5       ;
; position:b2v_inst4|Equal6~1                                                                                                                        ; 5       ;
; image_process:b2v_inst3|nri~1                                                                                                                      ; 5       ;
; image_process:b2v_inst3|gen~3                                                                                                                      ; 5       ;
; image_process:b2v_inst3|gen~2                                                                                                                      ; 5       ;
; gensync:b2v_inst2|Y[4]~1                                                                                                                           ; 5       ;
; position:b2v_inst4|temp3~87                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~86                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~85                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~84                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~67                                                                                                                        ; 5       ;
; position:b2v_inst4|LessThan14~19                                                                                                                   ; 5       ;
; position:b2v_inst4|temp3~60                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~55                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~53                                                                                                                        ; 5       ;
; position:b2v_inst4|LessThan14~2                                                                                                                    ; 5       ;
; position:b2v_inst4|temp3~51                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~42                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~41                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~40                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~38                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~36                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~29                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~21                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~20                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~19                                                                                                                        ; 5       ;
; position:b2v_inst4|LessThan12~8                                                                                                                    ; 5       ;
; position:b2v_inst4|temp3~14                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~11                                                                                                                        ; 5       ;
; position:b2v_inst4|temp3~9                                                                                                                         ; 5       ;
; position:b2v_inst4|temp3~6                                                                                                                         ; 5       ;
; position:b2v_inst4|temp3~5                                                                                                                         ; 5       ;
; position:b2v_inst4|temp3~4                                                                                                                         ; 5       ;
; position:b2v_inst4|temp3~2                                                                                                                         ; 5       ;
; position:b2v_inst4|temp3~1                                                                                                                         ; 5       ;
; position:b2v_inst4|temp3~0                                                                                                                         ; 5       ;
; position:b2v_inst4|temp1~87                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~86                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~85                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~84                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~67                                                                                                                        ; 5       ;
; position:b2v_inst4|LessThan5~19                                                                                                                    ; 5       ;
; position:b2v_inst4|temp1~60                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~55                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~53                                                                                                                        ; 5       ;
; position:b2v_inst4|LessThan5~2                                                                                                                     ; 5       ;
; position:b2v_inst4|temp1~51                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~42                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~41                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~40                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~38                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~36                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~29                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~21                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~20                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~19                                                                                                                        ; 5       ;
; position:b2v_inst4|LessThan3~8                                                                                                                     ; 5       ;
; position:b2v_inst4|temp1~14                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~11                                                                                                                        ; 5       ;
; position:b2v_inst4|temp1~9                                                                                                                         ; 5       ;
; position:b2v_inst4|temp1~6                                                                                                                         ; 5       ;
; position:b2v_inst4|temp1~5                                                                                                                         ; 5       ;
; position:b2v_inst4|temp1~4                                                                                                                         ; 5       ;
; position:b2v_inst4|temp1~2                                                                                                                         ; 5       ;
; position:b2v_inst4|temp1~1                                                                                                                         ; 5       ;
; position:b2v_inst4|temp1~0                                                                                                                         ; 5       ;
; position:b2v_inst4|Equal8~6                                                                                                                        ; 5       ;
; PWM_cycle:b2v_inst10|pwm_number[1]                                                                                                                 ; 5       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[24]                                                                                                            ; 5       ;
; image_process:b2v_inst3|gi[1]                                                                                                                      ; 5       ;
; image_process:b2v_inst3|gi[2]                                                                                                                      ; 5       ;
; position:b2v_inst4|Add23~1                                                                                                                         ; 5       ;
; position:b2v_inst4|Add21~77                                                                                                                        ; 5       ;
; position:b2v_inst4|Add19~9                                                                                                                         ; 5       ;
; position:b2v_inst4|Add15~1                                                                                                                         ; 5       ;
; position:b2v_inst4|Add13~77                                                                                                                        ; 5       ;
; position:b2v_inst4|Add11~9                                                                                                                         ; 5       ;
; PWM_cycle:b2v_inst10|pwm_number[3]                                                                                                                 ; 5       ;
; position:b2v_inst4|y_bar[8]                                                                                                                        ; 5       ;
; gensync:b2v_inst2|comptY[6]                                                                                                                        ; 5       ;
; gensync:b2v_inst2|comptY[7]                                                                                                                        ; 5       ;
; gensync:b2v_inst2|comptY[5]                                                                                                                        ; 5       ;
; I2C_SDAT~input                                                                                                                                     ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[6]                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[7]                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[9]                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[10]                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[8]                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[5]~1                                                                                                   ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Equal4~4                                                                                                         ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0010                                                                                                   ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0001                                                                                                   ; 4       ;
; position:b2v_inst4|temp3~141                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~141                                                                                                                       ; 4       ;
; position:b2v_inst4|Equal7~1                                                                                                                        ; 4       ;
; position:b2v_inst4|Equal5~0                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[2]                                                                                           ; 4       ;
; PWM_cycle:b2v_inst10|Pwm~1                                                                                                                         ; 4       ;
; PWM_cycle:b2v_inst10|Selector10~0                                                                                                                  ; 4       ;
; image_process:b2v_inst3|nri~4                                                                                                                      ; 4       ;
; image_process:b2v_inst3|g_out~0                                                                                                                    ; 4       ;
; image_process:b2v_inst3|LessThan11~2                                                                                                               ; 4       ;
; image_process:b2v_inst3|gen~1                                                                                                                      ; 4       ;
; position:b2v_inst4|temp3~130                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~129                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~123                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~121                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~118                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~117                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~116                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~115                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~113                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~107                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~106                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~105                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~104                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~102                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~101                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~100                                                                                                                       ; 4       ;
; position:b2v_inst4|temp3~99                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~96                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~95                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~94                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~91                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan15~25                                                                                                                   ; 4       ;
; position:b2v_inst4|temp3~90                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan15~21                                                                                                                   ; 4       ;
; position:b2v_inst4|LessThan15~20                                                                                                                   ; 4       ;
; position:b2v_inst4|LessThan15~19                                                                                                                   ; 4       ;
; position:b2v_inst4|temp3~81                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~80                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~79                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~78                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan15~2                                                                                                                    ; 4       ;
; position:b2v_inst4|LessThan15~1                                                                                                                    ; 4       ;
; position:b2v_inst4|LessThan15~0                                                                                                                    ; 4       ;
; position:b2v_inst4|temp3~76                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~74                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~68                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~66                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan14~29                                                                                                                   ; 4       ;
; position:b2v_inst4|LessThan14~28                                                                                                                   ; 4       ;
; position:b2v_inst4|LessThan14~20                                                                                                                   ; 4       ;
; position:b2v_inst4|temp3~62                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan14~3                                                                                                                    ; 4       ;
; position:b2v_inst4|LessThan14~1                                                                                                                    ; 4       ;
; position:b2v_inst4|LessThan14~0                                                                                                                    ; 4       ;
; position:b2v_inst4|temp3~50                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~47                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~33                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan13~4                                                                                                                    ; 4       ;
; position:b2v_inst4|temp3~32                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan13~3                                                                                                                    ; 4       ;
; position:b2v_inst4|temp3~26                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan12~27                                                                                                                   ; 4       ;
; position:b2v_inst4|temp3~18                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan12~12                                                                                                                   ; 4       ;
; position:b2v_inst4|temp3~17                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan12~11                                                                                                                   ; 4       ;
; position:b2v_inst4|LessThan12~9                                                                                                                    ; 4       ;
; position:b2v_inst4|temp3~16                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~15                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~12                                                                                                                        ; 4       ;
; position:b2v_inst4|temp3~8                                                                                                                         ; 4       ;
; position:b2v_inst4|temp1~130                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~129                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~123                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~121                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~118                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~117                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~116                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~115                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~113                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~107                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~106                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~105                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~104                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~102                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~101                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~100                                                                                                                       ; 4       ;
; position:b2v_inst4|temp1~99                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~96                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~95                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~94                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~91                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan6~25                                                                                                                    ; 4       ;
; position:b2v_inst4|temp1~90                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan6~21                                                                                                                    ; 4       ;
; position:b2v_inst4|LessThan6~20                                                                                                                    ; 4       ;
; position:b2v_inst4|LessThan6~19                                                                                                                    ; 4       ;
; position:b2v_inst4|temp1~81                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~80                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~79                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~78                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan6~2                                                                                                                     ; 4       ;
; position:b2v_inst4|LessThan6~1                                                                                                                     ; 4       ;
; position:b2v_inst4|LessThan6~0                                                                                                                     ; 4       ;
; position:b2v_inst4|temp1~76                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~74                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~68                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~66                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan5~29                                                                                                                    ; 4       ;
; position:b2v_inst4|LessThan5~28                                                                                                                    ; 4       ;
; position:b2v_inst4|LessThan5~20                                                                                                                    ; 4       ;
; position:b2v_inst4|temp1~62                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan5~3                                                                                                                     ; 4       ;
; position:b2v_inst4|LessThan5~1                                                                                                                     ; 4       ;
; position:b2v_inst4|LessThan5~0                                                                                                                     ; 4       ;
; position:b2v_inst4|temp1~50                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~47                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~33                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan4~4                                                                                                                     ; 4       ;
; position:b2v_inst4|temp1~32                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan4~3                                                                                                                     ; 4       ;
; position:b2v_inst4|temp1~26                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan3~27                                                                                                                    ; 4       ;
; position:b2v_inst4|temp1~18                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan3~12                                                                                                                    ; 4       ;
; position:b2v_inst4|temp1~17                                                                                                                        ; 4       ;
; position:b2v_inst4|LessThan3~11                                                                                                                    ; 4       ;
; position:b2v_inst4|LessThan3~9                                                                                                                     ; 4       ;
; position:b2v_inst4|temp1~16                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~15                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~12                                                                                                                        ; 4       ;
; position:b2v_inst4|temp1~8                                                                                                                         ; 4       ;
; position:b2v_inst4|gen~3                                                                                                                           ; 4       ;
; position:b2v_inst4|Equal1~0                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                                            ; 4       ;
; PWM_cycle:b2v_inst10|pwm_number[2]                                                                                                                 ; 4       ;
; gensync:b2v_inst2|LessThan6~2                                                                                                                      ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_LVAL                                                                                                           ; 4       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~5                                                                                                            ; 4       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[0]                                                                                                             ; 4       ;
; PWM_cycle:b2v_inst10|etat.new_t1                                                                                                                   ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[2]                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[4]                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[5]                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[14]                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[15]                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[11]                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[12]                                                                                              ; 4       ;
; image_process:b2v_inst3|gi[0]                                                                                                                      ; 4       ;
; position:b2v_inst4|Add24~65                                                                                                                        ; 4       ;
; position:b2v_inst4|Add24~25                                                                                                                        ; 4       ;
; position:b2v_inst4|Add24~17                                                                                                                        ; 4       ;
; position:b2v_inst4|Add23~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add23~21                                                                                                                        ; 4       ;
; position:b2v_inst4|Add22~69                                                                                                                        ; 4       ;
; position:b2v_inst4|Add22~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add21~69                                                                                                                        ; 4       ;
; position:b2v_inst4|Add21~65                                                                                                                        ; 4       ;
; position:b2v_inst4|Add21~49                                                                                                                        ; 4       ;
; position:b2v_inst4|Add21~37                                                                                                                        ; 4       ;
; position:b2v_inst4|Add21~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add21~25                                                                                                                        ; 4       ;
; position:b2v_inst4|Add21~17                                                                                                                        ; 4       ;
; position:b2v_inst4|Add21~9                                                                                                                         ; 4       ;
; position:b2v_inst4|Add21~5                                                                                                                         ; 4       ;
; position:b2v_inst4|Add20~69                                                                                                                        ; 4       ;
; position:b2v_inst4|Add20~57                                                                                                                        ; 4       ;
; position:b2v_inst4|Add20~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add20~25                                                                                                                        ; 4       ;
; position:b2v_inst4|Add20~21                                                                                                                        ; 4       ;
; position:b2v_inst4|Add20~1                                                                                                                         ; 4       ;
; position:b2v_inst4|Add19~65                                                                                                                        ; 4       ;
; position:b2v_inst4|Add19~57                                                                                                                        ; 4       ;
; position:b2v_inst4|Add19~49                                                                                                                        ; 4       ;
; position:b2v_inst4|Add19~45                                                                                                                        ; 4       ;
; position:b2v_inst4|Add19~41                                                                                                                        ; 4       ;
; position:b2v_inst4|Add19~33                                                                                                                        ; 4       ;
; position:b2v_inst4|Add19~17                                                                                                                        ; 4       ;
; position:b2v_inst4|Add18~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add18~21                                                                                                                        ; 4       ;
; position:b2v_inst4|Add16~65                                                                                                                        ; 4       ;
; position:b2v_inst4|Add16~25                                                                                                                        ; 4       ;
; position:b2v_inst4|Add16~17                                                                                                                        ; 4       ;
; position:b2v_inst4|Add15~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add15~21                                                                                                                        ; 4       ;
; position:b2v_inst4|Add14~69                                                                                                                        ; 4       ;
; position:b2v_inst4|Add14~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add13~69                                                                                                                        ; 4       ;
; position:b2v_inst4|Add13~65                                                                                                                        ; 4       ;
; position:b2v_inst4|Add13~49                                                                                                                        ; 4       ;
; position:b2v_inst4|Add13~37                                                                                                                        ; 4       ;
; position:b2v_inst4|Add13~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add13~25                                                                                                                        ; 4       ;
; position:b2v_inst4|Add13~17                                                                                                                        ; 4       ;
; position:b2v_inst4|Add13~9                                                                                                                         ; 4       ;
; position:b2v_inst4|Add13~5                                                                                                                         ; 4       ;
; position:b2v_inst4|Add12~69                                                                                                                        ; 4       ;
; position:b2v_inst4|Add12~57                                                                                                                        ; 4       ;
; position:b2v_inst4|Add12~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add12~25                                                                                                                        ; 4       ;
; position:b2v_inst4|Add12~21                                                                                                                        ; 4       ;
; position:b2v_inst4|Add12~1                                                                                                                         ; 4       ;
; position:b2v_inst4|Add11~65                                                                                                                        ; 4       ;
; position:b2v_inst4|Add11~57                                                                                                                        ; 4       ;
; position:b2v_inst4|Add11~49                                                                                                                        ; 4       ;
; position:b2v_inst4|Add11~45                                                                                                                        ; 4       ;
; position:b2v_inst4|Add11~41                                                                                                                        ; 4       ;
; position:b2v_inst4|Add11~33                                                                                                                        ; 4       ;
; position:b2v_inst4|Add11~17                                                                                                                        ; 4       ;
; position:b2v_inst4|Add10~29                                                                                                                        ; 4       ;
; position:b2v_inst4|Add10~21                                                                                                                        ; 4       ;
; position:b2v_inst4|count_img[8]                                                                                                                    ; 4       ;
; position:b2v_inst4|count_img[9]                                                                                                                    ; 4       ;
; position:b2v_inst4|count_img[12]                                                                                                                   ; 4       ;
; position:b2v_inst4|count_img[13]                                                                                                                   ; 4       ;
; position:b2v_inst4|count_img[14]                                                                                                                   ; 4       ;
; position:b2v_inst4|count_img[18]                                                                                                                   ; 4       ;
; position:b2v_inst4|count_img[19]                                                                                                                   ; 4       ;
; PWM_cycle:b2v_inst10|count_pwm[5]                                                                                                                  ; 4       ;
; PWM_cycle:b2v_inst10|new_trame_int                                                                                                                 ; 4       ;
; position:b2v_inst4|gi[6]                                                                                                                           ; 4       ;
; position:b2v_inst4|y_bar[0]                                                                                                                        ; 4       ;
; position:b2v_inst4|y_bar[1]                                                                                                                        ; 4       ;
; position:b2v_inst4|y_bar[2]                                                                                                                        ; 4       ;
; position:b2v_inst4|y_bar[3]                                                                                                                        ; 4       ;
; position:b2v_inst4|y_bar[4]                                                                                                                        ; 4       ;
; position:b2v_inst4|y_bar[5]                                                                                                                        ; 4       ;
; position:b2v_inst4|y_bar[6]                                                                                                                        ; 4       ;
; position:b2v_inst4|y_bar[7]                                                                                                                        ; 4       ;
; position:b2v_inst4|x_bar[0]                                                                                                                        ; 4       ;
; position:b2v_inst4|x_bar[1]                                                                                                                        ; 4       ;
; position:b2v_inst4|x_bar[2]                                                                                                                        ; 4       ;
; position:b2v_inst4|x_bar[3]                                                                                                                        ; 4       ;
; position:b2v_inst4|x_bar[4]                                                                                                                        ; 4       ;
; position:b2v_inst4|x_bar[5]                                                                                                                        ; 4       ;
; position:b2v_inst4|x_bar[6]                                                                                                                        ; 4       ;
; position:b2v_inst4|x_bar[7]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[10]                                                                                                          ; 4       ;
; gensync:b2v_inst2|comptY[0]                                                                                                                        ; 4       ;
; gensync:b2v_inst2|comptY[4]                                                                                                                        ; 4       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFT                                          ; 3       ;
; KEY[1]~input                                                                                                                                       ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[0]                                                                                               ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[0]                                                                                           ; 3       ;
; position:b2v_inst4|LessThan15~39                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan6~39                                                                                                                    ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~0                                                                                       ; 3       ;
; image_process:b2v_inst3|LessThan11~0                                                                                                               ; 3       ;
; image_process:b2v_inst3|LessThan8~2                                                                                                                ; 3       ;
; image_process:b2v_inst3|LessThan4~0                                                                                                                ; 3       ;
; position:b2v_inst4|LessThan18~4                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan18~3                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan18~2                                                                                                                    ; 3       ;
; position:b2v_inst4|temp3~128                                                                                                                       ; 3       ;
; position:b2v_inst4|temp3~127                                                                                                                       ; 3       ;
; position:b2v_inst4|temp3~125                                                                                                                       ; 3       ;
; position:b2v_inst4|temp3~124                                                                                                                       ; 3       ;
; position:b2v_inst4|temp3~122                                                                                                                       ; 3       ;
; position:b2v_inst4|temp3~119                                                                                                                       ; 3       ;
; position:b2v_inst4|temp3~111                                                                                                                       ; 3       ;
; position:b2v_inst4|temp3~110                                                                                                                       ; 3       ;
; position:b2v_inst4|LessThan16~20                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan16~19                                                                                                                   ; 3       ;
; position:b2v_inst4|temp3~108                                                                                                                       ; 3       ;
; position:b2v_inst4|temp3~103                                                                                                                       ; 3       ;
; position:b2v_inst4|temp3~98                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan16~2                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan16~1                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan16~0                                                                                                                    ; 3       ;
; position:b2v_inst4|temp3~92                                                                                                                        ; 3       ;
; position:b2v_inst4|temp3~89                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan15~22                                                                                                                   ; 3       ;
; position:b2v_inst4|temp3~88                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan15~18                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan15~11                                                                                                                   ; 3       ;
; position:b2v_inst4|temp3~82                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan15~6                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan15~3                                                                                                                    ; 3       ;
; position:b2v_inst4|temp3~77                                                                                                                        ; 3       ;
; position:b2v_inst4|temp3~75                                                                                                                        ; 3       ;
; position:b2v_inst4|temp3~72                                                                                                                        ; 3       ;
; position:b2v_inst4|temp3~70                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan14~21                                                                                                                   ; 3       ;
; position:b2v_inst4|temp3~65                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan14~18                                                                                                                   ; 3       ;
; position:b2v_inst4|temp3~61                                                                                                                        ; 3       ;
; position:b2v_inst4|temp3~54                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan14~6                                                                                                                    ; 3       ;
; position:b2v_inst4|temp3~52                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan13~30                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan12~51                                                                                                                   ; 3       ;
; position:b2v_inst4|temp3~48                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan13~6                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan13~2                                                                                                                    ; 3       ;
; position:b2v_inst4|temp3~31                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan13~1                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan13~0                                                                                                                    ; 3       ;
; position:b2v_inst4|temp3~30                                                                                                                        ; 3       ;
; position:b2v_inst4|temp3~28                                                                                                                        ; 3       ;
; position:b2v_inst4|temp3~27                                                                                                                        ; 3       ;
; position:b2v_inst4|temp3~22                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan12~30                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan12~28                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan12~26                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan12~18                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan12~13                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan12~10                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan11~23                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan11~20                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan11~15                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan11~10                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan10~15                                                                                                                   ; 3       ;
; position:b2v_inst4|LessThan10~6                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan12~0                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan9~4                                                                                                                     ; 3       ;
; position:b2v_inst4|LessThan9~3                                                                                                                     ; 3       ;
; position:b2v_inst4|LessThan9~2                                                                                                                     ; 3       ;
; position:b2v_inst4|temp1~128                                                                                                                       ; 3       ;
; position:b2v_inst4|temp1~127                                                                                                                       ; 3       ;
; position:b2v_inst4|temp1~125                                                                                                                       ; 3       ;
; position:b2v_inst4|temp1~124                                                                                                                       ; 3       ;
; position:b2v_inst4|temp1~122                                                                                                                       ; 3       ;
; position:b2v_inst4|temp1~119                                                                                                                       ; 3       ;
; position:b2v_inst4|temp1~111                                                                                                                       ; 3       ;
; position:b2v_inst4|temp1~110                                                                                                                       ; 3       ;
; position:b2v_inst4|LessThan7~20                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan7~19                                                                                                                    ; 3       ;
; position:b2v_inst4|temp1~108                                                                                                                       ; 3       ;
; position:b2v_inst4|temp1~103                                                                                                                       ; 3       ;
; position:b2v_inst4|temp1~98                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan7~2                                                                                                                     ; 3       ;
; position:b2v_inst4|LessThan7~1                                                                                                                     ; 3       ;
; position:b2v_inst4|LessThan7~0                                                                                                                     ; 3       ;
; position:b2v_inst4|temp1~92                                                                                                                        ; 3       ;
; position:b2v_inst4|temp1~89                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan6~22                                                                                                                    ; 3       ;
; position:b2v_inst4|temp1~88                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan6~18                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan6~11                                                                                                                    ; 3       ;
; position:b2v_inst4|temp1~82                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan6~6                                                                                                                     ; 3       ;
; position:b2v_inst4|LessThan6~3                                                                                                                     ; 3       ;
; position:b2v_inst4|temp1~77                                                                                                                        ; 3       ;
; position:b2v_inst4|temp1~75                                                                                                                        ; 3       ;
; position:b2v_inst4|temp1~72                                                                                                                        ; 3       ;
; position:b2v_inst4|temp1~70                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan5~21                                                                                                                    ; 3       ;
; position:b2v_inst4|temp1~65                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan5~18                                                                                                                    ; 3       ;
; position:b2v_inst4|temp1~61                                                                                                                        ; 3       ;
; position:b2v_inst4|temp1~54                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan5~6                                                                                                                     ; 3       ;
; position:b2v_inst4|temp1~52                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan4~30                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan3~51                                                                                                                    ; 3       ;
; position:b2v_inst4|temp1~48                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan4~6                                                                                                                     ; 3       ;
; position:b2v_inst4|LessThan4~2                                                                                                                     ; 3       ;
; position:b2v_inst4|temp1~31                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan4~1                                                                                                                     ; 3       ;
; position:b2v_inst4|LessThan4~0                                                                                                                     ; 3       ;
; position:b2v_inst4|temp1~30                                                                                                                        ; 3       ;
; position:b2v_inst4|temp1~28                                                                                                                        ; 3       ;
; position:b2v_inst4|temp1~27                                                                                                                        ; 3       ;
; position:b2v_inst4|temp1~22                                                                                                                        ; 3       ;
; position:b2v_inst4|LessThan3~30                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan3~28                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan3~26                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan3~18                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan3~13                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan3~10                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan2~23                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan2~20                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan2~15                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan2~10                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan1~15                                                                                                                    ; 3       ;
; position:b2v_inst4|LessThan1~6                                                                                                                     ; 3       ;
; position:b2v_inst4|LessThan3~0                                                                                                                     ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SCLK                                                                                           ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~7                                                                                                            ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~6                                                                                                            ; 3       ;
; PWM_cycle:b2v_inst10|LessThan0~4                                                                                                                   ; 3       ;
; gensync:b2v_inst2|process_0~0                                                                                                                      ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[22]                                                                                                            ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[23]                                                                                                            ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[1]                                                                                                             ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[20]                                                                                                            ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[21]                                                                                                            ; 3       ;
; gensync:b2v_inst2|IMG~0                                                                                                                            ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[0]  ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[1]  ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[2]  ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[3]  ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[4]  ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[9]  ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[10] ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[11] ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[6]  ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[7]  ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[8]  ; 3       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[5]  ; 3       ;
; position:b2v_inst4|Add9~17                                                                                                                         ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[11]                                                                                                 ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[5]                                                                                                     ; 3       ;
; position:b2v_inst4|Add25~1                                                                                                                         ; 3       ;
; position:b2v_inst4|Add24~89                                                                                                                        ; 3       ;
; position:b2v_inst4|Add24~85                                                                                                                        ; 3       ;
; position:b2v_inst4|Add24~81                                                                                                                        ; 3       ;
; position:b2v_inst4|Add24~57                                                                                                                        ; 3       ;
; position:b2v_inst4|Add24~53                                                                                                                        ; 3       ;
; position:b2v_inst4|Add24~37                                                                                                                        ; 3       ;
; position:b2v_inst4|Add24~21                                                                                                                        ; 3       ;
; position:b2v_inst4|Add24~13                                                                                                                        ; 3       ;
; position:b2v_inst4|Add24~5                                                                                                                         ; 3       ;
; position:b2v_inst4|Add24~1                                                                                                                         ; 3       ;
; position:b2v_inst4|Add23~69                                                                                                                        ; 3       ;
; position:b2v_inst4|Add23~65                                                                                                                        ; 3       ;
; position:b2v_inst4|Add23~61                                                                                                                        ; 3       ;
; position:b2v_inst4|Add23~53                                                                                                                        ; 3       ;
; position:b2v_inst4|Add23~25                                                                                                                        ; 3       ;
; position:b2v_inst4|Add23~17                                                                                                                        ; 3       ;
; position:b2v_inst4|Add23~13                                                                                                                        ; 3       ;
; position:b2v_inst4|Add23~9                                                                                                                         ; 3       ;
; position:b2v_inst4|Add23~5                                                                                                                         ; 3       ;
; position:b2v_inst4|Add22~65                                                                                                                        ; 3       ;
; position:b2v_inst4|Add22~61                                                                                                                        ; 3       ;
; position:b2v_inst4|Add22~57                                                                                                                        ; 3       ;
; position:b2v_inst4|Add22~53                                                                                                                        ; 3       ;
; position:b2v_inst4|Add22~49                                                                                                                        ; 3       ;
; position:b2v_inst4|Add22~25                                                                                                                        ; 3       ;
; position:b2v_inst4|Add22~21                                                                                                                        ; 3       ;
; position:b2v_inst4|Add22~17                                                                                                                        ; 3       ;
; position:b2v_inst4|Add22~13                                                                                                                        ; 3       ;
; position:b2v_inst4|Add22~9                                                                                                                         ; 3       ;
; position:b2v_inst4|Add22~5                                                                                                                         ; 3       ;
; position:b2v_inst4|Add21~61                                                                                                                        ; 3       ;
; position:b2v_inst4|Add21~57                                                                                                                        ; 3       ;
; position:b2v_inst4|Add21~53                                                                                                                        ; 3       ;
; position:b2v_inst4|Add21~45                                                                                                                        ; 3       ;
; position:b2v_inst4|Add21~41                                                                                                                        ; 3       ;
; position:b2v_inst4|Add21~21                                                                                                                        ; 3       ;
; position:b2v_inst4|Add21~13                                                                                                                        ; 3       ;
; position:b2v_inst4|Add21~1                                                                                                                         ; 3       ;
; position:b2v_inst4|Add20~41                                                                                                                        ; 3       ;
; position:b2v_inst4|Add20~17                                                                                                                        ; 3       ;
; position:b2v_inst4|Add20~13                                                                                                                        ; 3       ;
; position:b2v_inst4|Add20~9                                                                                                                         ; 3       ;
; position:b2v_inst4|Add20~5                                                                                                                         ; 3       ;
; position:b2v_inst4|Add19~61                                                                                                                        ; 3       ;
; position:b2v_inst4|Add19~53                                                                                                                        ; 3       ;
; position:b2v_inst4|Add19~37                                                                                                                        ; 3       ;
; position:b2v_inst4|Add19~29                                                                                                                        ; 3       ;
; position:b2v_inst4|Add19~21                                                                                                                        ; 3       ;
; position:b2v_inst4|Add19~13                                                                                                                        ; 3       ;
; position:b2v_inst4|Add19~5                                                                                                                         ; 3       ;
; position:b2v_inst4|Add18~65                                                                                                                        ; 3       ;
; position:b2v_inst4|Add18~61                                                                                                                        ; 3       ;
; position:b2v_inst4|Add18~57                                                                                                                        ; 3       ;
; position:b2v_inst4|Add18~49                                                                                                                        ; 3       ;
; position:b2v_inst4|Add18~25                                                                                                                        ; 3       ;
; position:b2v_inst4|Add18~17                                                                                                                        ; 3       ;
; position:b2v_inst4|Add18~9                                                                                                                         ; 3       ;
; position:b2v_inst4|Add18~5                                                                                                                         ; 3       ;
; position:b2v_inst4|Add17~1                                                                                                                         ; 3       ;
; position:b2v_inst4|Add16~89                                                                                                                        ; 3       ;
; position:b2v_inst4|Add16~85                                                                                                                        ; 3       ;
; position:b2v_inst4|Add16~81                                                                                                                        ; 3       ;
; position:b2v_inst4|Add16~57                                                                                                                        ; 3       ;
; position:b2v_inst4|Add16~53                                                                                                                        ; 3       ;
; position:b2v_inst4|Add16~37                                                                                                                        ; 3       ;
; position:b2v_inst4|Add16~21                                                                                                                        ; 3       ;
; position:b2v_inst4|Add16~13                                                                                                                        ; 3       ;
; position:b2v_inst4|Add16~5                                                                                                                         ; 3       ;
; position:b2v_inst4|Add16~1                                                                                                                         ; 3       ;
; position:b2v_inst4|Add15~69                                                                                                                        ; 3       ;
; position:b2v_inst4|Add15~65                                                                                                                        ; 3       ;
; position:b2v_inst4|Add15~61                                                                                                                        ; 3       ;
; position:b2v_inst4|Add15~53                                                                                                                        ; 3       ;
; position:b2v_inst4|Add15~25                                                                                                                        ; 3       ;
; position:b2v_inst4|Add15~17                                                                                                                        ; 3       ;
; position:b2v_inst4|Add15~13                                                                                                                        ; 3       ;
; position:b2v_inst4|Add15~9                                                                                                                         ; 3       ;
; position:b2v_inst4|Add15~5                                                                                                                         ; 3       ;
; position:b2v_inst4|Add14~65                                                                                                                        ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------+----------------------+-----------------+-----------------+---------------+
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672   ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 5           ; 0          ; None ; Unassigned ; Old data             ; New data        ; New data        ; Yes           ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 262144       ; 8            ; 262144       ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2097152 ; 262144                      ; 8                           ; 262144                      ; 8                           ; 2097152             ; 256         ; 0          ; None ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                             ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+
; Status ; ID   ; Category   ; Rule Description                             ; Severity ; Information ; Area ; Extra Information ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+
; ----   ; ---- ; Disclaimer ; Errors were found before rules were checked. ; None     ; ----        ;      ;                   ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "CAMERA_IP_512x512"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Error (171016): Can't place node "SW[8]" -- illegal location assignment Pin_AD10 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 38
Error (171016): Can't place node "CCD_MCCLK" -- illegal location assignment Pin_AK27 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 39
Error (171016): Can't place node "TRIGGER" -- illegal location assignment Pin_AH25 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 40
Error (171016): Can't place node "RESETn" -- illegal location assignment Pin_AJ26 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 41
Error (171016): Can't place node "VGA_VS" -- illegal location assignment Pin_D11 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 42
Error (171016): Can't place node "LEDG[2]" -- illegal location assignment Pin_V17 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 44
Error (171016): Can't place node "LEDG[4]" -- illegal location assignment Pin_W17 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 44
Error (171016): Can't place node "LEDG[7]" -- illegal location assignment Pin_W20 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 44
Error (171016): Can't place node "VGA_B[7]" -- illegal location assignment Pin_J14 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 45
Error (171016): Can't place node "VGA_G[1]" -- illegal location assignment Pin_J10 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 46
Error (171016): Can't place node "VGA_G[2]" -- illegal location assignment Pin_H12 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 46
Error (171016): Can't place node "VGA_G[6]" -- illegal location assignment Pin_F11 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 46
Error (171016): Can't place node "VGA_G[7]" -- illegal location assignment Pin_E11 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 46
Error (171016): Can't place node "VGA_R[2]" -- illegal location assignment Pin_E13 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 47
Error (171016): Can't place node "VGA_R[4]" -- illegal location assignment Pin_C12 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 47
Error (171016): Can't place node "VGA_CLK" -- illegal location assignment Pin_A11 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 48
Error (171016): Can't place node "VGA_SYNC_N" -- illegal location assignment Pin_C10 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 50
Error (171016): Can't place node "tempo_flag" -- illegal location assignment Pin_AG21 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 51
Error (171016): Can't place node "servo1" -- illegal location assignment Pin_AK16 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 52
Error (171016): Can't place node "servo2" -- illegal location assignment Pin_AK18 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 53
Error (171016): Can't place node "I2C_SCLK" -- illegal location assignment Pin_AK23 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 34
Error (171016): Can't place node "I2C_SDAT" -- illegal location assignment Pin_AG23 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 35
Error (171016): Can't place node "CLOCK_50" -- illegal location assignment Pin_AF14 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 29
Error (171016): Can't place node "Ext_Clock" -- illegal location assignment Pin_AG18 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 30
Error (171016): Can't place node "SW[7]" -- illegal location assignment Pin_AC9 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 38
Error (171016): Can't place node "SW[6]" -- illegal location assignment Pin_AE11 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 38
Error (171016): Can't place node "SW[5]" -- illegal location assignment Pin_AD12 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 38
Error (171016): Can't place node "SW[4]" -- illegal location assignment Pin_AD11 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 38
Error (171016): Can't place node "SW[3]" -- illegal location assignment Pin_AF10 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 38
Error (171016): Can't place node "SW[2]" -- illegal location assignment Pin_AF9 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 38
Error (171016): Can't place node "SW[1]" -- illegal location assignment Pin_AC12 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 38
Error (171016): Can't place node "CCD_FVAL" -- illegal location assignment Pin_AK24 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 31
Error (171016): Can't place node "KEY[2]" -- illegal location assignment Pin_W15 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 37
Error (171016): Can't place node "CCD_LVAL" -- illegal location assignment Pin_AJ24 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 32
Error (171016): Can't place node "SW[9]" -- illegal location assignment Pin_AE12 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 38
Error (171016): Can't place node "CCD_DATA[5]" -- illegal location assignment Pin_AF26 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[8]" -- illegal location assignment Pin_AE23 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[7]" -- illegal location assignment Pin_AE24 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[6]" -- illegal location assignment Pin_AF25 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[11]" -- illegal location assignment Pin_AA21 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[10]" -- illegal location assignment Pin_AC23 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[9]" -- illegal location assignment Pin_AD24 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[4]" -- illegal location assignment Pin_AG25 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[3]" -- illegal location assignment Pin_AG26 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[2]" -- illegal location assignment Pin_AH24 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[1]" -- illegal location assignment Pin_AH27 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Error (171016): Can't place node "CCD_DATA[0]" -- illegal location assignment Pin_AJ27 File: /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/vhdl/TOP_D5M_IP.vhd Line: 36
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:00
Error (11802): Can't fit design in device
Error (114009): Can't write to database file /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/db/CAMERA_IP_512x512.cmp.hdb. Database error: Disk quota exceeded
Error (114009): Can't write to database file /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/db/CAMERA_IP_512x512.cmp.hdb. Database error: Disk quota exceeded
Error: Quartus II 64-Bit Fitter was unsuccessful. 50 errors, 2 warnings
    Error: Peak virtual memory: 913 megabytes
    Error: Processing ended: Fri Jan 19 20:42:28 2018
    Error: Elapsed time: 00:00:12
    Error: Total CPU time (on all processors): 00:00:07


