
tests_opcodes/rdrw.o:     file format elf32-sparc
tests_opcodes/rdrw.o
architecture: sparc, flags 0x00000010:
HAS_SYMS
start address 0x00000000

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000005c  00000000  00000000  00000124  2**0
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .comment      00000073  00000000  00000000  000001aa  2**0
                  CONTENTS, READONLY
SYMBOL TABLE:
00000000 l    d  .text	00000000 


Disassembly of section .text:

00000000 <.text>:
   0:	b9 40 00 00 	rd  %y, %i4
   4:	b9 48 00 00 	rd  %psr, %i4
   8:	b9 50 00 00 	rd  %wim, %i4
   c:	b9 58 00 00 	rd  %tbr, %i4
  10:	b9 40 c0 00 	rd  %asr3, %i4
  14:	b9 43 c0 00 	rd  %asr15, %i4
  18:	b9 40 00 00 	rd  %y, %i4
  1c:	b9 48 00 00 	rd  %psr, %i4
  20:	b9 50 00 00 	rd  %wim, %i4
  24:	b9 58 00 00 	rd  %tbr, %i4
  28:	b9 40 c0 00 	rd  %asr3, %i4
  2c:	b9 43 c0 00 	rd  %asr15, %i4
  30:	81 80 00 1c 	wr  %g0, %i4, %y
  34:	81 88 00 1c 	wr  %g0, %i4, %psr
  38:	81 90 00 1c 	wr  %g0, %i4, %wim
  3c:	81 98 00 1c 	wr  %g0, %i4, %tbr
  40:	87 80 00 1c 	wr  %g0, %i4, %asr3
  44:	9f 80 00 1c 	wr  %g0, %i4, %asr15
  48:	81 80 c0 19 	wr  %g3, %i1, %y
  4c:	81 88 c0 19 	wr  %g3, %i1, %psr
  50:	81 90 c0 19 	wr  %g3, %i1, %wim
  54:	81 98 c0 19 	wr  %g3, %i1, %tbr
  58:	97 80 c0 19 	wr  %g3, %i1, %asr11
