Timing Analyzer report for top
Tue Oct 18 20:55:52 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'iic_master:iic_master_m0|scl_x2'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'iic_master:iic_master_m0|scl_x2'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'iic_master:iic_master_m0|scl_x2'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'iic_master:iic_master_m0|scl_x2'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'iic_master:iic_master_m0|scl_x2'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'iic_master:iic_master_m0|scl_x2'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.8%      ;
;     Processor 3            ;   1.3%      ;
;     Processor 4            ;   1.0%      ;
;     Processors 5-6         ;   0.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; iic_master:iic_master_m0|scl_x2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iic_master:iic_master_m0|scl_x2 } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                    ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 153.7 MHz  ; 153.7 MHz       ; clk                             ;      ;
; 259.47 MHz ; 259.47 MHz      ; iic_master:iic_master_m0|scl_x2 ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -5.506 ; -311.265      ;
; iic_master:iic_master_m0|scl_x2 ; -2.854 ; -61.002       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.433 ; 0.000         ;
; iic_master:iic_master_m0|scl_x2 ; 0.453 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.201 ; -165.412      ;
; iic_master:iic_master_m0|scl_x2 ; -1.487 ; -38.662       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.506 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.410      ;
; -5.506 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.410      ;
; -5.506 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.410      ;
; -5.506 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.410      ;
; -5.484 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.388      ;
; -5.484 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.388      ;
; -5.484 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.388      ;
; -5.484 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.388      ;
; -5.483 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.387      ;
; -5.483 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.387      ;
; -5.483 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.387      ;
; -5.483 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.387      ;
; -5.471 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.382      ;
; -5.449 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.360      ;
; -5.448 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.359      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.344 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.263      ;
; -5.325 ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0 ; oled_ctrl:oled_ctrl_m0|send_data[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.286      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.312 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.231      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.274 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.193      ;
; -5.183 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.087      ;
; -5.183 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.087      ;
; -5.183 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.087      ;
; -5.183 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.087      ;
; -5.148 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.059      ;
; -5.111 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.015      ;
; -5.111 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.015      ;
; -5.111 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.015      ;
; -5.111 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 6.015      ;
; -5.084 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.988      ;
; -5.084 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.988      ;
; -5.084 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.988      ;
; -5.084 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.988      ;
; -5.076 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en      ; clk          ; clk         ; 1.000        ; -0.090     ; 5.987      ;
; -5.063 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en      ; clk          ; clk         ; 1.000        ; -0.090     ; 5.974      ;
; -5.050 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.954      ;
; -5.050 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.954      ;
; -5.050 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.954      ;
; -5.050 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.954      ;
; -5.039 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[5] ; clk          ; clk         ; 1.000        ; 0.355      ; 6.395      ;
; -5.039 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[7] ; clk          ; clk         ; 1.000        ; 0.355      ; 6.395      ;
; -5.017 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[5] ; clk          ; clk         ; 1.000        ; 0.355      ; 6.373      ;
; -5.017 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[7] ; clk          ; clk         ; 1.000        ; 0.355      ; 6.373      ;
; -5.016 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[5] ; clk          ; clk         ; 1.000        ; 0.355      ; 6.372      ;
; -5.016 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[7] ; clk          ; clk         ; 1.000        ; 0.355      ; 6.372      ;
; -5.015 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en      ; clk          ; clk         ; 1.000        ; -0.090     ; 5.926      ;
; -4.994 ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0 ; oled_ctrl:oled_ctrl_m0|send_data[6] ; clk          ; clk         ; 1.000        ; -0.473     ; 5.522      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.985 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.904      ;
; -4.979 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                           ; oled_ctrl:oled_ctrl_m0|send_data[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.883      ;
; -4.979 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                           ; oled_ctrl:oled_ctrl_m0|send_data[0] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.883      ;
; -4.979 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                           ; oled_ctrl:oled_ctrl_m0|send_data[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.883      ;
; -4.979 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                           ; oled_ctrl:oled_ctrl_m0|send_data[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.883      ;
; -4.961 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.865      ;
; -4.961 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.865      ;
; -4.961 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.865      ;
; -4.961 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 5.865      ;
; -4.952 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.871      ;
; -4.952 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.871      ;
; -4.952 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.871      ;
; -4.952 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.871      ;
; -4.952 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.871      ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'iic_master:iic_master_m0|scl_x2'                                                                                                                                           ;
+--------+------------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.854 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.774      ;
; -2.772 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.692      ;
; -2.766 ; iic_master:iic_master_m0|send_data_r[2]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.686      ;
; -2.760 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.680      ;
; -2.700 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.620      ;
; -2.681 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.601      ;
; -2.647 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.567      ;
; -2.629 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.549      ;
; -2.581 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.501      ;
; -2.572 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.082     ; 3.491      ;
; -2.566 ; iic_master:iic_master_m0|send_data_r[6]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.486      ;
; -2.561 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.474      ;
; -2.561 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.474      ;
; -2.561 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.474      ;
; -2.561 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.474      ;
; -2.561 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.474      ;
; -2.561 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.474      ;
; -2.561 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.474      ;
; -2.561 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.474      ;
; -2.558 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.485      ;
; -2.555 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.089     ; 3.467      ;
; -2.546 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.459      ;
; -2.546 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.459      ;
; -2.546 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.459      ;
; -2.546 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.459      ;
; -2.546 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.459      ;
; -2.546 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.459      ;
; -2.546 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.459      ;
; -2.546 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.459      ;
; -2.539 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.459      ;
; -2.523 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.436      ;
; -2.501 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.082     ; 3.420      ;
; -2.487 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.414      ;
; -2.483 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.403      ;
; -2.462 ; iic_master:iic_master_m0|send_data_r[1]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.382      ;
; -2.452 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.082     ; 3.371      ;
; -2.449 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.362      ;
; -2.449 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.362      ;
; -2.449 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.362      ;
; -2.449 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.362      ;
; -2.449 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.362      ;
; -2.449 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.362      ;
; -2.449 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.362      ;
; -2.449 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.362      ;
; -2.438 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.365      ;
; -2.421 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.348      ;
; -2.402 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.322      ;
; -2.401 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.321      ;
; -2.379 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.306      ;
; -2.363 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.283      ;
; -2.356 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.283      ;
; -2.356 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.089     ; 3.268      ;
; -2.350 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.277      ;
; -2.337 ; iic_master:iic_master_m0|send_data_r[3]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.257      ;
; -2.336 ; iic_master:iic_master_m0|send_data_r[5]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.256      ;
; -2.335 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.248      ;
; -2.331 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.251      ;
; -2.321 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.234      ;
; -2.301 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.228      ;
; -2.296 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.216      ;
; -2.282 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.202      ;
; -2.280 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.200      ;
; -2.274 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.194      ;
; -2.273 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.193      ;
; -2.255 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.168      ;
; -2.235 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.082     ; 3.154      ;
; -2.234 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.161      ;
; -2.229 ; iic_master:iic_master_m0|slave_addr_r[3] ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.080     ; 3.150      ;
; -2.226 ; iic_master:iic_master_m0|send_data_r[7]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.146      ;
; -2.226 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.139      ;
; -2.225 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.089     ; 3.137      ;
; -2.221 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.148      ;
; -2.203 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.089     ; 3.115      ;
; -2.180 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.089     ; 3.092      ;
; -2.153 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.073      ;
; -2.151 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.071      ;
; -2.151 ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.078      ;
; -2.146 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.082     ; 3.065      ;
; -2.126 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.039      ;
; -2.126 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.039      ;
; -2.126 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.039      ;
; -2.126 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 3.039      ;
; -2.126 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.046      ;
; -2.126 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.046      ;
; -2.126 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.046      ;
; -2.126 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 3.046      ;
; -2.106 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.089     ; 3.018      ;
; -2.084 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.011      ;
; -2.075 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 3.002      ;
; -2.065 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 2.985      ;
; -2.063 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.088     ; 2.976      ;
; -2.038 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 2.958      ;
; -2.033 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 2.960      ;
; -2.027 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 2.947      ;
; -2.027 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 2.947      ;
; -2.027 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 2.947      ;
; -2.027 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 2.947      ;
; -2.027 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 2.947      ;
; -2.027 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 2.947      ;
; -2.027 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.081     ; 2.947      ;
+--------+------------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.433 ; oled_ctrl:oled_ctrl_m0|state_main[2]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[2]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; oled_ctrl:oled_ctrl_m0|state_main[1]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[1]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; oled_ctrl:oled_ctrl_m0|state_main[0]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[0]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; oled_ctrl:oled_ctrl_m0|state_sub[0]                                                                                    ; oled_ctrl:oled_ctrl_m0|state_sub[0]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; oled_ctrl:oled_ctrl_m0|state_sub[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|state_sub[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.445 ; cnt[0]~reg0                                                                                                            ; cnt[0]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.452 ; oled_ctrl:oled_ctrl_m0|pre_state[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|pre_state[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; oled_ctrl:oled_ctrl_m0|pre_state[0]                                                                                    ; oled_ctrl:oled_ctrl_m0|pre_state[0]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; oled_ctrl:oled_ctrl_m0|send_en                                                                                         ; oled_ctrl:oled_ctrl_m0|send_en                                                                                                                   ; clk                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; oled_ctrl:oled_ctrl_m0|brust_vaild                                                                                     ; oled_ctrl:oled_ctrl_m0|brust_vaild                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; oled_ctrl:oled_ctrl_m0|page_cnt[3]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[3]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.486      ; 1.194      ;
; 0.465 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0]                           ; clk                             ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.480 ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.486      ; 1.220      ;
; 0.494 ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.486      ; 1.234      ;
; 0.531 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.481      ; 1.266      ;
; 0.531 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.482      ; 1.267      ;
; 0.617 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[1] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.481      ; 1.352      ;
; 0.617 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[1] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.482      ; 1.353      ;
; 0.622 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[3] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.481      ; 1.357      ;
; 0.622 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[3] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.482      ; 1.358      ;
; 0.711 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                                    ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.005      ;
; 0.713 ; iic_master:iic_master_m0|clk_delay[5]                                                                                  ; iic_master:iic_master_m0|scl_x2                                                                                                                  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.006      ;
; 0.747 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.751 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.045      ;
; 0.759 ; oled_ctrl:oled_ctrl_m0|clk_delay[15]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[15]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; oled_ctrl:oled_ctrl_m0|clk_delay[11]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[11]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; oled_ctrl:oled_ctrl_m0|clk_delay[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; oled_ctrl:oled_ctrl_m0|clk_delay[5]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[5]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; oled_ctrl:oled_ctrl_m0|clk_delay[13]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[13]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; oled_ctrl:oled_ctrl_m0|clk_delay[19]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[19]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; oled_ctrl:oled_ctrl_m0|clk_delay[21]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[21]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; oled_ctrl:oled_ctrl_m0|clk_delay[17]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[17]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; oled_ctrl:oled_ctrl_m0|clk_delay[27]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[27]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; oled_ctrl:oled_ctrl_m0|clk_delay[29]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[29]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; cnt[2]~reg0                                                                                                            ; cnt[2]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; oled_ctrl:oled_ctrl_m0|clk_delay[2]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[2]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; oled_ctrl:oled_ctrl_m0|clk_delay[6]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[6]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; oled_ctrl:oled_ctrl_m0|clk_delay[16]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[16]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; oled_ctrl:oled_ctrl_m0|clk_delay[31]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[31]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; oled_ctrl:oled_ctrl_m0|clk_delay[4]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[4]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; oled_ctrl:oled_ctrl_m0|clk_delay[14]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[14]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; oled_ctrl:oled_ctrl_m0|clk_delay[18]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[18]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; oled_ctrl:oled_ctrl_m0|clk_delay[22]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[22]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; oled_ctrl:oled_ctrl_m0|clk_delay[23]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[23]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; oled_ctrl:oled_ctrl_m0|clk_delay[25]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[25]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; cnt[8]~reg0                                                                                                            ; cnt[8]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; cnt[6]~reg0                                                                                                            ; cnt[6]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; cnt[4]~reg0                                                                                                            ; cnt[4]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; oled_ctrl:oled_ctrl_m0|clk_delay[10]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[10]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; oled_ctrl:oled_ctrl_m0|clk_delay[20]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[20]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; oled_ctrl:oled_ctrl_m0|clk_delay[30]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[30]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; iic_master:iic_master_m0|clk_delay[7]                                                                                  ; iic_master:iic_master_m0|clk_delay[7]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; cnt[7]~reg0                                                                                                            ; cnt[7]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; oled_ctrl:oled_ctrl_m0|clk_delay[24]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[24]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; oled_ctrl:oled_ctrl_m0|clk_delay[26]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[26]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; oled_ctrl:oled_ctrl_m0|clk_delay[28]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[28]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; iic_master:iic_master_m0|clk_delay[6]                                                                                  ; iic_master:iic_master_m0|clk_delay[6]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; cnt[9]~reg0                                                                                                            ; cnt[9]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; cnt[5]~reg0                                                                                                            ; cnt[5]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; cnt[3]~reg0                                                                                                            ; cnt[3]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; iic_master:iic_master_m0|clk_delay[9]                                                                                  ; iic_master:iic_master_m0|clk_delay[9]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; iic_master:iic_master_m0|clk_delay[8]                                                                                  ; iic_master:iic_master_m0|clk_delay[8]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.768 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.062      ;
; 0.769 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.063      ;
; 0.770 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; oled_ctrl:oled_ctrl_m0|send_cnt[3]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[3]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.066      ;
; 0.783 ; cnt[1]~reg0                                                                                                            ; cnt[1]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.785 ; oled_ctrl:oled_ctrl_m0|state_sub[0]                                                                                    ; oled_ctrl:oled_ctrl_m0|state_sub[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.100      ; 1.097      ;
; 0.789 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.083      ;
; 0.794 ; oled_ctrl:oled_ctrl_m0|send_cnt[0]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[0]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.088      ;
; 0.795 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.089      ;
; 0.799 ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.801 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.471      ; 1.526      ;
; 0.831 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.471      ; 1.556      ;
; 0.839 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.471      ; 1.564      ;
; 0.849 ; oled_ctrl:oled_ctrl_m0|send_cnt[3]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.471      ; 1.574      ;
; 0.860 ; oled_ctrl:oled_ctrl_m0|send_cnt[0]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.471      ; 1.585      ;
; 0.868 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.471      ; 1.593      ;
; 0.896 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[1]                           ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.189      ;
; 0.897 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[4]                           ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.190      ;
; 0.898 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[2]                           ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.191      ;
; 0.900 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[3]                           ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.193      ;
; 0.909 ; oled_ctrl:oled_ctrl_m0|state_main[1]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[0]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.101      ; 1.222      ;
; 0.948 ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_data[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.948 ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_data[2]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 1.001 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[4] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.481      ; 1.736      ;
; 1.001 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[4] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.482      ; 1.737      ;
; 1.055 ; oled_ctrl:oled_ctrl_m0|page_cnt[3]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_data[3]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.348      ;
; 1.061 ; iic_master:iic_master_m0|sda_en                                                                                        ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_datain_reg0  ; iic_master:iic_master_m0|scl_x2 ; clk         ; 0.000        ; 0.481      ; 1.826      ;
; 1.085 ; iic_master:iic_master_m0|sda_out                                                                                       ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_datain_reg0  ; iic_master:iic_master_m0|scl_x2 ; clk         ; 0.000        ; 0.480      ; 1.849      ;
; 1.106 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.108 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.114 ; oled_ctrl:oled_ctrl_m0|clk_delay[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[2]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.115 ; oled_ctrl:oled_ctrl_m0|clk_delay[5]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[6]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; oled_ctrl:oled_ctrl_m0|clk_delay[15]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[16]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.408      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'iic_master:iic_master_m0|scl_x2'                                                                                                                                           ;
+-------+-----------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.453 ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|brust_ready     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 0.758      ;
; 0.880 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.173      ;
; 0.894 ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.187      ;
; 0.977 ; oled_ctrl:oled_ctrl_m0|send_addr[6]     ; iic_master:iic_master_m0|reg_addr_r[6]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.131      ; 1.350      ;
; 1.001 ; oled_ctrl:oled_ctrl_m0|brust_vaild      ; iic_master:iic_master_m0|state_next[1]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.143      ; 1.386      ;
; 1.063 ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.356      ;
; 1.127 ; oled_ctrl:oled_ctrl_m0|send_data[3]     ; iic_master:iic_master_m0|send_data_r[3]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.151      ; 1.520      ;
; 1.129 ; oled_ctrl:oled_ctrl_m0|send_data[1]     ; iic_master:iic_master_m0|send_data_r[1]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.151      ; 1.522      ;
; 1.151 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.437      ;
; 1.196 ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.489      ;
; 1.246 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|iic_scl         ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.143      ; 1.631      ;
; 1.307 ; iic_master:iic_master_m0|iic_scl        ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.600      ;
; 1.317 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.610      ;
; 1.325 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.611      ;
; 1.340 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.633      ;
; 1.350 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.643      ;
; 1.364 ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.657      ;
; 1.367 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|sda_en          ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.143      ; 1.752      ;
; 1.378 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.080      ; 1.670      ;
; 1.383 ; oled_ctrl:oled_ctrl_m0|send_data[2]     ; iic_master:iic_master_m0|send_data_r[2]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.151      ; 1.776      ;
; 1.391 ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.684      ;
; 1.405 ; oled_ctrl:oled_ctrl_m0|send_addr[0]     ; iic_master:iic_master_m0|reg_addr_r[0]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.132      ; 1.779      ;
; 1.416 ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.709      ;
; 1.460 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.746      ;
; 1.461 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 1.746      ;
; 1.490 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 1.783      ;
; 1.531 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.817      ;
; 1.590 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|reg_addr_r[6]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.143      ; 1.975      ;
; 1.590 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|slave_addr_r[3] ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.143      ; 1.975      ;
; 1.596 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.080      ; 1.888      ;
; 1.623 ; oled_ctrl:oled_ctrl_m0|send_data[0]     ; iic_master:iic_master_m0|send_data_r[0]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.151      ; 2.016      ;
; 1.624 ; oled_ctrl:oled_ctrl_m0|send_data[5]     ; iic_master:iic_master_m0|send_data_r[5]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; -0.301     ; 1.565      ;
; 1.648 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.934      ;
; 1.655 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.941      ;
; 1.658 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.944      ;
; 1.667 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|state_main[1]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.151      ; 2.060      ;
; 1.669 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.955      ;
; 1.669 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.955      ;
; 1.672 ; oled_ctrl:oled_ctrl_m0|send_data[6]     ; iic_master:iic_master_m0|send_data_r[6]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.138      ; 2.052      ;
; 1.679 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.965      ;
; 1.682 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 1.968      ;
; 1.727 ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.020      ;
; 1.737 ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.089      ; 2.038      ;
; 1.818 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.104      ;
; 1.821 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.107      ;
; 1.826 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.111      ;
; 1.826 ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.119      ;
; 1.846 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.131      ;
; 1.859 ; oled_ctrl:oled_ctrl_m0|send_data[4]     ; iic_master:iic_master_m0|send_data_r[4]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; -0.295     ; 1.806      ;
; 1.865 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.150      ;
; 1.871 ; oled_ctrl:oled_ctrl_m0|send_data[7]     ; iic_master:iic_master_m0|send_data_r[7]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; -0.301     ; 1.812      ;
; 1.888 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.174      ;
; 1.888 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.174      ;
; 1.890 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.176      ;
; 1.899 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.080      ; 2.191      ;
; 1.903 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.196      ;
; 1.922 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.088      ; 2.222      ;
; 1.936 ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.229      ;
; 1.946 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.239      ;
; 1.951 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.244      ;
; 1.966 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.251      ;
; 1.975 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|reg_addr_r[0]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.144      ; 2.361      ;
; 1.981 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[1]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.144      ; 2.367      ;
; 1.981 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[0]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.144      ; 2.367      ;
; 1.981 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[2]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.144      ; 2.367      ;
; 1.981 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[3]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.144      ; 2.367      ;
; 1.981 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[5]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.144      ; 2.367      ;
; 1.981 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[4]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.144      ; 2.367      ;
; 1.981 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[6]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.144      ; 2.367      ;
; 1.981 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[7]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.144      ; 2.367      ;
; 2.011 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|brust_ready     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.088      ; 2.311      ;
; 2.015 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.308      ;
; 2.018 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|brust_ready     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.088      ; 2.318      ;
; 2.020 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.306      ;
; 2.039 ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.088      ; 2.339      ;
; 2.041 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.334      ;
; 2.063 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.356      ;
; 2.080 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.365      ;
; 2.099 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.385      ;
; 2.099 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.385      ;
; 2.105 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.088      ; 2.405      ;
; 2.106 ; iic_master:iic_master_m0|reg_addr_r[6]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.082      ; 2.400      ;
; 2.121 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.407      ;
; 2.121 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.407      ;
; 2.123 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.408      ;
; 2.123 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.088      ; 2.423      ;
; 2.157 ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.450      ;
; 2.165 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.451      ;
; 2.165 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.451      ;
; 2.176 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.461      ;
; 2.191 ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.484      ;
; 2.192 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.074      ; 2.478      ;
; 2.211 ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.081      ; 2.504      ;
+-------+-----------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                     ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 164.37 MHz ; 164.37 MHz      ; clk                             ;      ;
; 278.86 MHz ; 278.86 MHz      ; iic_master:iic_master_m0|scl_x2 ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -5.084 ; -282.856      ;
; iic_master:iic_master_m0|scl_x2 ; -2.586 ; -55.349       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.382 ; 0.000         ;
; iic_master:iic_master_m0|scl_x2 ; 0.402 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.201 ; -165.412      ;
; iic_master:iic_master_m0|scl_x2 ; -1.487 ; -38.662       ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.084 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.080     ; 6.006      ;
; -5.075 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.997      ;
; -5.062 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.984      ;
; -5.052 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.966      ;
; -5.052 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.966      ;
; -5.052 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.966      ;
; -5.052 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.966      ;
; -5.043 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.957      ;
; -5.043 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.957      ;
; -5.043 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.957      ;
; -5.043 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.957      ;
; -5.030 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.944      ;
; -5.030 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.944      ;
; -5.030 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.944      ;
; -5.030 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.944      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.955 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.884      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.927 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.856      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.903 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.832      ;
; -4.835 ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0 ; oled_ctrl:oled_ctrl_m0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.014     ; 5.823      ;
; -4.781 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.703      ;
; -4.749 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.671      ;
; -4.749 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.663      ;
; -4.749 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.663      ;
; -4.749 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.663      ;
; -4.749 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.663      ;
; -4.717 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.631      ;
; -4.717 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.631      ;
; -4.717 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.631      ;
; -4.717 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.631      ;
; -4.711 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.633      ;
; -4.690 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.612      ;
; -4.679 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.593      ;
; -4.679 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.593      ;
; -4.679 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.593      ;
; -4.679 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.593      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.672 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.601      ;
; -4.658 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.572      ;
; -4.658 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.572      ;
; -4.658 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.572      ;
; -4.658 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.088     ; 5.572      ;
; -4.619 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[5]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.957      ;
; -4.619 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[7]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.957      ;
; -4.617 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                            ; oled_ctrl:oled_ctrl_m0|state_main[1] ; clk          ; clk         ; 1.000        ; 0.375      ; 5.994      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                            ; oled_ctrl:oled_ctrl_m0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.539      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[5]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.948      ;
; -4.610 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[7]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.948      ;
; -4.607 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                           ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.529      ;
; -4.597 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[5]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.935      ;
; -4.597 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                            ; oled_ctrl:oled_ctrl_m0|send_data[7]  ; clk          ; clk         ; 1.000        ; 0.336      ; 5.935      ;
; -4.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                            ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.518      ;
+--------+---------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'iic_master:iic_master_m0|scl_x2'                                                                                                                                            ;
+--------+------------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.586 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.517      ;
; -2.522 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.453      ;
; -2.509 ; iic_master:iic_master_m0|send_data_r[2]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.440      ;
; -2.458 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 3.388      ;
; -2.454 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 3.384      ;
; -2.449 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 3.379      ;
; -2.436 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.367      ;
; -2.382 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.313      ;
; -2.362 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.293      ;
; -2.352 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.078     ; 3.276      ;
; -2.344 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 3.273      ;
; -2.340 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 3.275      ;
; -2.334 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.076     ; 3.260      ;
; -2.325 ; iic_master:iic_master_m0|send_data_r[6]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.256      ;
; -2.315 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.240      ;
; -2.315 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.240      ;
; -2.315 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.240      ;
; -2.315 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.240      ;
; -2.315 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.240      ;
; -2.315 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.240      ;
; -2.315 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.240      ;
; -2.315 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.240      ;
; -2.306 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.231      ;
; -2.306 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.231      ;
; -2.306 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.231      ;
; -2.306 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.231      ;
; -2.306 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.231      ;
; -2.306 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.231      ;
; -2.306 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.231      ;
; -2.306 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.231      ;
; -2.290 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 3.219      ;
; -2.286 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 3.221      ;
; -2.283 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 3.213      ;
; -2.274 ; iic_master:iic_master_m0|send_data_r[1]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.205      ;
; -2.270 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 3.199      ;
; -2.267 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 3.197      ;
; -2.266 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 3.201      ;
; -2.251 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.068     ; 3.185      ;
; -2.234 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.159      ;
; -2.234 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.159      ;
; -2.234 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.159      ;
; -2.234 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.159      ;
; -2.234 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.159      ;
; -2.234 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.159      ;
; -2.234 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.159      ;
; -2.234 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 3.159      ;
; -2.227 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 3.157      ;
; -2.207 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 3.142      ;
; -2.178 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.078     ; 3.102      ;
; -2.166 ; iic_master:iic_master_m0|send_data_r[5]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.097      ;
; -2.155 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.086      ;
; -2.153 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 3.088      ;
; -2.141 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.072      ;
; -2.136 ; iic_master:iic_master_m0|send_data_r[3]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.067      ;
; -2.133 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 3.068      ;
; -2.117 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.068     ; 3.051      ;
; -2.101 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.032      ;
; -2.089 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 3.019      ;
; -2.081 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.076     ; 3.007      ;
; -2.081 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.012      ;
; -2.075 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 3.006      ;
; -2.073 ; iic_master:iic_master_m0|slave_addr_r[3] ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.070     ; 3.005      ;
; -2.071 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 3.001      ;
; -2.070 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.076     ; 2.996      ;
; -2.064 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.068     ; 2.998      ;
; -2.049 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.978      ;
; -2.045 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 2.980      ;
; -2.038 ; iic_master:iic_master_m0|send_data_r[7]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 2.969      ;
; -2.029 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 2.959      ;
; -2.019 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.076     ; 2.945      ;
; -2.018 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.078     ; 2.942      ;
; -2.015 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.078     ; 2.939      ;
; -1.997 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.074     ; 2.925      ;
; -1.994 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.078     ; 2.918      ;
; -1.994 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.076     ; 2.920      ;
; -1.968 ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 2.903      ;
; -1.955 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 2.880      ;
; -1.955 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 2.880      ;
; -1.955 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 2.880      ;
; -1.955 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.077     ; 2.880      ;
; -1.931 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.068     ; 2.865      ;
; -1.920 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 2.850      ;
; -1.920 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.072     ; 2.850      ;
; -1.912 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 2.847      ;
; -1.892 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.821      ;
; -1.892 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.821      ;
; -1.892 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.821      ;
; -1.892 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.821      ;
; -1.887 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 2.822      ;
; -1.884 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.078     ; 2.808      ;
; -1.879 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.808      ;
; -1.879 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.808      ;
; -1.879 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.808      ;
; -1.879 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.808      ;
; -1.879 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.808      ;
; -1.879 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.808      ;
; -1.879 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.808      ;
; -1.879 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.073     ; 2.808      ;
; -1.860 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.071     ; 2.791      ;
; -1.833 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.067     ; 2.768      ;
+--------+------------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.382 ; oled_ctrl:oled_ctrl_m0|state_main[2]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[2]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; oled_ctrl:oled_ctrl_m0|state_main[1]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[1]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; oled_ctrl:oled_ctrl_m0|state_main[0]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[0]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.384 ; oled_ctrl:oled_ctrl_m0|state_sub[0]                                                                                    ; oled_ctrl:oled_ctrl_m0|state_sub[0]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; oled_ctrl:oled_ctrl_m0|state_sub[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|state_sub[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.397 ; cnt[0]~reg0                                                                                                            ; cnt[0]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.092      ; 0.684      ;
; 0.401 ; oled_ctrl:oled_ctrl_m0|pre_state[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|pre_state[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; oled_ctrl:oled_ctrl_m0|send_en                                                                                         ; oled_ctrl:oled_ctrl_m0|send_en                                                                                                                   ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; oled_ctrl:oled_ctrl_m0|pre_state[0]                                                                                    ; oled_ctrl:oled_ctrl_m0|pre_state[0]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; oled_ctrl:oled_ctrl_m0|brust_vaild                                                                                     ; oled_ctrl:oled_ctrl_m0|brust_vaild                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; oled_ctrl:oled_ctrl_m0|page_cnt[3]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[3]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.417 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0]                           ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.426 ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.429      ; 1.085      ;
; 0.451 ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.429      ; 1.110      ;
; 0.464 ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.429      ; 1.123      ;
; 0.502 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.424      ; 1.156      ;
; 0.502 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.424      ; 1.156      ;
; 0.615 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[1] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.424      ; 1.269      ;
; 0.615 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[1] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.424      ; 1.269      ;
; 0.616 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[3] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.424      ; 1.270      ;
; 0.616 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[3] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.424      ; 1.270      ;
; 0.632 ; iic_master:iic_master_m0|clk_delay[5]                                                                                  ; iic_master:iic_master_m0|scl_x2                                                                                                                  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.899      ;
; 0.640 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                                    ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.908      ;
; 0.696 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.700 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.968      ;
; 0.703 ; oled_ctrl:oled_ctrl_m0|clk_delay[5]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[5]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.972      ;
; 0.703 ; oled_ctrl:oled_ctrl_m0|clk_delay[13]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[13]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.972      ;
; 0.703 ; oled_ctrl:oled_ctrl_m0|clk_delay[15]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[15]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.972      ;
; 0.704 ; oled_ctrl:oled_ctrl_m0|clk_delay[11]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[11]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; oled_ctrl:oled_ctrl_m0|clk_delay[21]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[21]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; oled_ctrl:oled_ctrl_m0|clk_delay[19]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[19]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; oled_ctrl:oled_ctrl_m0|clk_delay[29]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[29]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; oled_ctrl:oled_ctrl_m0|clk_delay[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; oled_ctrl:oled_ctrl_m0|clk_delay[17]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[17]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; oled_ctrl:oled_ctrl_m0|clk_delay[27]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[27]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.706 ; cnt[2]~reg0                                                                                                            ; cnt[2]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; oled_ctrl:oled_ctrl_m0|clk_delay[6]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[6]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; oled_ctrl:oled_ctrl_m0|clk_delay[22]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[22]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; oled_ctrl:oled_ctrl_m0|clk_delay[31]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[31]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.707 ; oled_ctrl:oled_ctrl_m0|clk_delay[23]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[23]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; oled_ctrl:oled_ctrl_m0|clk_delay[25]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[25]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.708 ; cnt[7]~reg0                                                                                                            ; cnt[7]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; oled_ctrl:oled_ctrl_m0|clk_delay[2]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[2]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; oled_ctrl:oled_ctrl_m0|clk_delay[16]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[16]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; oled_ctrl:oled_ctrl_m0|clk_delay[14]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[14]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.709 ; cnt[9]~reg0                                                                                                            ; cnt[9]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; cnt[8]~reg0                                                                                                            ; cnt[8]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; cnt[6]~reg0                                                                                                            ; cnt[6]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; cnt[4]~reg0                                                                                                            ; cnt[4]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; oled_ctrl:oled_ctrl_m0|clk_delay[4]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[4]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.978      ;
; 0.709 ; oled_ctrl:oled_ctrl_m0|clk_delay[10]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[10]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.978      ;
; 0.709 ; oled_ctrl:oled_ctrl_m0|clk_delay[18]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[18]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.978      ;
; 0.709 ; iic_master:iic_master_m0|clk_delay[6]                                                                                  ; iic_master:iic_master_m0|clk_delay[6]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; oled_ctrl:oled_ctrl_m0|clk_delay[20]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[20]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; oled_ctrl:oled_ctrl_m0|clk_delay[26]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[26]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; oled_ctrl:oled_ctrl_m0|clk_delay[28]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[28]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; oled_ctrl:oled_ctrl_m0|clk_delay[30]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[30]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; iic_master:iic_master_m0|clk_delay[7]                                                                                  ; iic_master:iic_master_m0|clk_delay[7]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; oled_ctrl:oled_ctrl_m0|clk_delay[24]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[24]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 0.980      ;
; 0.712 ; cnt[5]~reg0                                                                                                            ; cnt[5]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; cnt[3]~reg0                                                                                                            ; cnt[3]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; iic_master:iic_master_m0|clk_delay[9]                                                                                  ; iic_master:iic_master_m0|clk_delay[9]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; iic_master:iic_master_m0|clk_delay[8]                                                                                  ; iic_master:iic_master_m0|clk_delay[8]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.716 ; oled_ctrl:oled_ctrl_m0|send_cnt[3]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[3]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.720 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.729 ; oled_ctrl:oled_ctrl_m0|state_sub[0]                                                                                    ; oled_ctrl:oled_ctrl_m0|state_sub[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.090      ; 1.014      ;
; 0.730 ; cnt[1]~reg0                                                                                                            ; cnt[1]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.998      ;
; 0.734 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.738 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.006      ;
; 0.740 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.414      ; 1.384      ;
; 0.742 ; oled_ctrl:oled_ctrl_m0|send_cnt[0]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[0]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.744 ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.012      ;
; 0.761 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.414      ; 1.405      ;
; 0.777 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.414      ; 1.421      ;
; 0.783 ; oled_ctrl:oled_ctrl_m0|send_cnt[3]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.414      ; 1.427      ;
; 0.790 ; oled_ctrl:oled_ctrl_m0|send_cnt[0]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.414      ; 1.434      ;
; 0.801 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.414      ; 1.445      ;
; 0.838 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[1]                           ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.105      ;
; 0.840 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[4]                           ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.107      ;
; 0.841 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[2]                           ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.108      ;
; 0.843 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[3]                           ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.110      ;
; 0.845 ; oled_ctrl:oled_ctrl_m0|state_main[1]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[0]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.092      ; 1.132      ;
; 0.871 ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_data[2]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.139      ;
; 0.877 ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_data[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.145      ;
; 0.913 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[4] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.424      ; 1.567      ;
; 0.913 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[4] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.424      ; 1.567      ;
; 0.994 ; oled_ctrl:oled_ctrl_m0|page_cnt[3]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_data[3]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.262      ;
; 1.015 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; iic_master:iic_master_m0|sda_en                                                                                        ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_datain_reg0  ; iic_master:iic_master_m0|scl_x2 ; clk         ; 0.000        ; 0.422      ; 1.698      ;
; 1.022 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.025 ; oled_ctrl:oled_ctrl_m0|clk_delay[5]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[6]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.074      ; 1.294      ;
; 1.025 ; oled_ctrl:oled_ctrl_m0|clk_delay[13]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[14]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 1.294      ;
; 1.025 ; oled_ctrl:oled_ctrl_m0|clk_delay[22]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[23]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.074      ; 1.294      ;
; 1.026 ; cnt[1]~reg0                                                                                                            ; cnt[2]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.294      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'iic_master:iic_master_m0|scl_x2'                                                                                                                                            ;
+-------+-----------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.402 ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|brust_ready     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 0.684      ;
; 0.818 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.085      ;
; 0.832 ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.099      ;
; 0.866 ; oled_ctrl:oled_ctrl_m0|send_addr[6]     ; iic_master:iic_master_m0|reg_addr_r[6]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.122      ; 1.213      ;
; 0.928 ; oled_ctrl:oled_ctrl_m0|brust_vaild      ; iic_master:iic_master_m0|state_next[1]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.129      ; 1.282      ;
; 1.005 ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.071      ; 1.271      ;
; 1.018 ; oled_ctrl:oled_ctrl_m0|send_data[3]     ; iic_master:iic_master_m0|send_data_r[3]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.139      ; 1.382      ;
; 1.019 ; oled_ctrl:oled_ctrl_m0|send_data[1]     ; iic_master:iic_master_m0|send_data_r[1]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.139      ; 1.383      ;
; 1.047 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.309      ;
; 1.122 ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.389      ;
; 1.145 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|iic_scl         ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.130      ; 1.500      ;
; 1.170 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.437      ;
; 1.179 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.068      ; 1.442      ;
; 1.191 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.458      ;
; 1.200 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.467      ;
; 1.222 ; iic_master:iic_master_m0|iic_scl        ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.489      ;
; 1.226 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|sda_en          ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.130      ; 1.581      ;
; 1.232 ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.499      ;
; 1.233 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.070      ; 1.498      ;
; 1.247 ; oled_ctrl:oled_ctrl_m0|send_data[2]     ; iic_master:iic_master_m0|send_data_r[2]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.139      ; 1.611      ;
; 1.260 ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.071      ; 1.526      ;
; 1.262 ; oled_ctrl:oled_ctrl_m0|send_addr[0]     ; iic_master:iic_master_m0|reg_addr_r[0]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.124      ; 1.611      ;
; 1.309 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.571      ;
; 1.311 ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.578      ;
; 1.332 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.066      ; 1.593      ;
; 1.363 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.625      ;
; 1.388 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.655      ;
; 1.451 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.070      ; 1.716      ;
; 1.452 ; oled_ctrl:oled_ctrl_m0|send_data[0]     ; iic_master:iic_master_m0|send_data_r[0]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.139      ; 1.816      ;
; 1.458 ; oled_ctrl:oled_ctrl_m0|send_data[5]     ; iic_master:iic_master_m0|send_data_r[5]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; -0.285     ; 1.398      ;
; 1.462 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.068      ; 1.725      ;
; 1.467 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|reg_addr_r[6]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.130      ; 1.822      ;
; 1.467 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|slave_addr_r[3] ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.130      ; 1.822      ;
; 1.474 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.068      ; 1.737      ;
; 1.476 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.738      ;
; 1.490 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.068      ; 1.753      ;
; 1.494 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|state_main[1]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.136      ; 1.855      ;
; 1.498 ; oled_ctrl:oled_ctrl_m0|send_data[6]     ; iic_master:iic_master_m0|send_data_r[6]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.127      ; 1.850      ;
; 1.500 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.762      ;
; 1.531 ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.798      ;
; 1.538 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.800      ;
; 1.538 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.800      ;
; 1.562 ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.078      ; 1.835      ;
; 1.625 ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.892      ;
; 1.627 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.889      ;
; 1.627 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.889      ;
; 1.646 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.066      ; 1.907      ;
; 1.648 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.066      ; 1.909      ;
; 1.675 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.937      ;
; 1.681 ; oled_ctrl:oled_ctrl_m0|send_data[4]     ; iic_master:iic_master_m0|send_data_r[4]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; -0.276     ; 1.630      ;
; 1.681 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.943      ;
; 1.681 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 1.943      ;
; 1.686 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.066      ; 1.947      ;
; 1.698 ; oled_ctrl:oled_ctrl_m0|send_data[7]     ; iic_master:iic_master_m0|send_data_r[7]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; -0.285     ; 1.638      ;
; 1.715 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.982      ;
; 1.718 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.070      ; 1.983      ;
; 1.723 ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 1.990      ;
; 1.770 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.071      ; 2.036      ;
; 1.777 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.066      ; 2.038      ;
; 1.780 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.076      ; 2.051      ;
; 1.784 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 2.051      ;
; 1.787 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|reg_addr_r[0]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.132      ; 2.144      ;
; 1.792 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[1]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.131      ; 2.148      ;
; 1.792 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[0]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.131      ; 2.148      ;
; 1.792 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[2]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.131      ; 2.148      ;
; 1.792 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[3]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.131      ; 2.148      ;
; 1.792 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[5]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.131      ; 2.148      ;
; 1.792 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[4]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.131      ; 2.148      ;
; 1.792 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[6]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.131      ; 2.148      ;
; 1.792 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[7]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.131      ; 2.148      ;
; 1.796 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|brust_ready     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.076      ; 2.067      ;
; 1.797 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 2.064      ;
; 1.803 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.068      ; 2.066      ;
; 1.811 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|brust_ready     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.077      ; 2.083      ;
; 1.811 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.072      ; 2.078      ;
; 1.843 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.071      ; 2.109      ;
; 1.846 ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.076      ; 2.117      ;
; 1.888 ; iic_master:iic_master_m0|reg_addr_r[6]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.156      ;
; 1.901 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.066      ; 2.162      ;
; 1.915 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.066      ; 2.176      ;
; 1.928 ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.196      ;
; 1.928 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 2.190      ;
; 1.928 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 2.190      ;
; 1.929 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 2.191      ;
; 1.929 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 2.191      ;
; 1.939 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.077      ; 2.211      ;
; 1.943 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 2.205      ;
; 1.943 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.067      ; 2.205      ;
; 1.974 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.066      ; 2.235      ;
; 1.974 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.076      ; 2.245      ;
; 1.977 ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.245      ;
; 1.978 ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.073      ; 2.246      ;
; 1.990 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.068      ; 2.253      ;
+-------+-----------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.798 ; -77.913       ;
; iic_master:iic_master_m0|scl_x2 ; -0.683 ; -12.439       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.149 ; 0.000         ;
; iic_master:iic_master_m0|scl_x2 ; 0.186 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -110.001      ;
; iic_master:iic_master_m0|scl_x2 ; -1.000 ; -26.000       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.798 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.742      ;
; -1.782 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.726      ;
; -1.775 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.712      ;
; -1.775 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.712      ;
; -1.775 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.712      ;
; -1.775 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.712      ;
; -1.764 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.708      ;
; -1.759 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.696      ;
; -1.759 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.696      ;
; -1.759 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.696      ;
; -1.759 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.696      ;
; -1.741 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.678      ;
; -1.741 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.678      ;
; -1.741 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.678      ;
; -1.741 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.678      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.671 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.621      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.660 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.610      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.651 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.601      ;
; -1.636 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.580      ;
; -1.634 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.571      ;
; -1.634 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.571      ;
; -1.634 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.571      ;
; -1.634 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.571      ;
; -1.623 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.567      ;
; -1.613 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.550      ;
; -1.613 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.550      ;
; -1.613 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.550      ;
; -1.613 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.550      ;
; -1.607 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.551      ;
; -1.601 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.545      ;
; -1.600 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.537      ;
; -1.600 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.537      ;
; -1.600 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.537      ;
; -1.600 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.537      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.596 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.546      ;
; -1.588 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.532      ;
; -1.581 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_data[5]  ; clk          ; clk         ; 1.000        ; 0.143      ; 2.711      ;
; -1.581 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]   ; oled_ctrl:oled_ctrl_m0|send_data[7]  ; clk          ; clk         ; 1.000        ; 0.143      ; 2.711      ;
; -1.579 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; oled_ctrl:oled_ctrl_m0|send_en       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.523      ;
; -1.578 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.515      ;
; -1.578 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.515      ;
; -1.578 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.515      ;
; -1.578 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]   ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.515      ;
; -1.576 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]   ; oled_ctrl:oled_ctrl_m0|state_main[1] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.719      ;
; -1.575 ; oled_ctrl:oled_ctrl_m0|clk_delay[31] ; oled_ctrl:oled_ctrl_m0|brust_vaild   ; clk          ; clk         ; 1.000        ; -0.045     ; 2.517      ;
; -1.565 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.502      ;
; -1.565 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.502      ;
; -1.565 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.502      ;
; -1.565 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]   ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.502      ;
; -1.565 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_data[5]  ; clk          ; clk         ; 1.000        ; 0.143      ; 2.695      ;
; -1.565 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]   ; oled_ctrl:oled_ctrl_m0|send_data[7]  ; clk          ; clk         ; 1.000        ; 0.143      ; 2.695      ;
; -1.556 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; oled_ctrl:oled_ctrl_m0|send_data[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.493      ;
; -1.556 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; oled_ctrl:oled_ctrl_m0|send_data[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.493      ;
; -1.556 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; oled_ctrl:oled_ctrl_m0|send_data[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.493      ;
; -1.556 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]  ; oled_ctrl:oled_ctrl_m0|send_data[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.493      ;
; -1.547 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_data[5]  ; clk          ; clk         ; 1.000        ; 0.143      ; 2.677      ;
; -1.547 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]   ; oled_ctrl:oled_ctrl_m0|send_data[7]  ; clk          ; clk         ; 1.000        ; 0.143      ; 2.677      ;
; -1.540 ; oled_ctrl:oled_ctrl_m0|clk_delay[31] ; oled_ctrl:oled_ctrl_m0|state_main[2] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.680      ;
; -1.539 ; oled_ctrl:oled_ctrl_m0|clk_delay[31] ; oled_ctrl:oled_ctrl_m0|state_main[0] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.679      ;
; -1.539 ; oled_ctrl:oled_ctrl_m0|clk_delay[31] ; oled_ctrl:oled_ctrl_m0|state_main[1] ; clk          ; clk         ; 1.000        ; 0.153      ; 2.679      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'iic_master:iic_master_m0|scl_x2'                                                                                                                                            ;
+--------+------------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.683 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.633      ;
; -0.667 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.617      ;
; -0.644 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.595      ;
; -0.638 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.588      ;
; -0.604 ; iic_master:iic_master_m0|send_data_r[2]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.555      ;
; -0.597 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.548      ;
; -0.595 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.042     ; 1.540      ;
; -0.589 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.535      ;
; -0.589 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.535      ;
; -0.589 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.535      ;
; -0.589 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.535      ;
; -0.589 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.535      ;
; -0.589 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.535      ;
; -0.589 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.535      ;
; -0.589 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.535      ;
; -0.573 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.519      ;
; -0.573 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.519      ;
; -0.573 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.519      ;
; -0.573 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.519      ;
; -0.573 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.519      ;
; -0.573 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.519      ;
; -0.573 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.519      ;
; -0.573 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.519      ;
; -0.572 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.523      ;
; -0.569 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.040     ; 1.516      ;
; -0.547 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.498      ;
; -0.546 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.496      ;
; -0.543 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.033     ; 1.497      ;
; -0.535 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.484      ;
; -0.531 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.481      ;
; -0.526 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.477      ;
; -0.521 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.471      ;
; -0.518 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.033     ; 1.472      ;
; -0.517 ; iic_master:iic_master_m0|send_data_r[1]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.468      ;
; -0.510 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.459      ;
; -0.508 ; iic_master:iic_master_m0|send_data_r[6]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.459      ;
; -0.499 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.449      ;
; -0.497 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.033     ; 1.451      ;
; -0.489 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.438      ;
; -0.485 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.034     ; 1.438      ;
; -0.484 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.430      ;
; -0.484 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.430      ;
; -0.484 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.430      ;
; -0.484 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.430      ;
; -0.484 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.430      ;
; -0.484 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.430      ;
; -0.484 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.430      ;
; -0.484 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_data_r[1] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.430      ;
; -0.482 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.042     ; 1.427      ;
; -0.478 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.033     ; 1.432      ;
; -0.468 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.034     ; 1.421      ;
; -0.454 ; iic_master:iic_master_m0|send_data_r[5]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.405      ;
; -0.453 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.033     ; 1.407      ;
; -0.451 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.034     ; 1.404      ;
; -0.450 ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.033     ; 1.404      ;
; -0.439 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.040     ; 1.386      ;
; -0.438 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.388      ;
; -0.436 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.040     ; 1.383      ;
; -0.432 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.033     ; 1.386      ;
; -0.431 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.042     ; 1.376      ;
; -0.431 ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.382      ;
; -0.421 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.042     ; 1.366      ;
; -0.420 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.370      ;
; -0.414 ; iic_master:iic_master_m0|send_data_r[3]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.365      ;
; -0.406 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.357      ;
; -0.404 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.355      ;
; -0.404 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.040     ; 1.351      ;
; -0.401 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.039     ; 1.349      ;
; -0.399 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.042     ; 1.344      ;
; -0.386 ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.337      ;
; -0.385 ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.336      ;
; -0.378 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.324      ;
; -0.378 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.324      ;
; -0.378 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.324      ;
; -0.378 ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.324      ;
; -0.375 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.033     ; 1.329      ;
; -0.373 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.323      ;
; -0.370 ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.042     ; 1.315      ;
; -0.367 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.040     ; 1.314      ;
; -0.367 ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.316      ;
; -0.364 ; iic_master:iic_master_m0|slave_addr_r[3] ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.035     ; 1.316      ;
; -0.361 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.037     ; 1.311      ;
; -0.358 ; iic_master:iic_master_m0|send_data_r[7]  ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.036     ; 1.309      ;
; -0.353 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.302      ;
; -0.353 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.302      ;
; -0.353 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.302      ;
; -0.353 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.302      ;
; -0.330 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.040     ; 1.277      ;
; -0.324 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.270      ;
; -0.324 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.270      ;
; -0.324 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.270      ;
; -0.324 ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.041     ; 1.270      ;
; -0.315 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.034     ; 1.268      ;
; -0.313 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[7] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.262      ;
; -0.313 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[6] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.262      ;
; -0.313 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.262      ;
; -0.313 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[5] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.262      ;
; -0.313 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[3] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.262      ;
; -0.313 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[2] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.262      ;
; -0.313 ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|send_data_r[0] ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 1.000        ; -0.038     ; 1.262      ;
+--------+------------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.149 ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.228      ; 0.481      ;
; 0.158 ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.228      ; 0.490      ;
; 0.164 ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.228      ; 0.496      ;
; 0.178 ; oled_ctrl:oled_ctrl_m0|state_main[2]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[2]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; oled_ctrl:oled_ctrl_m0|state_main[1]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[1]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; oled_ctrl:oled_ctrl_m0|state_main[0]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[0]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; oled_ctrl:oled_ctrl_m0|state_sub[0]                                                                                    ; oled_ctrl:oled_ctrl_m0|state_sub[0]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; oled_ctrl:oled_ctrl_m0|state_sub[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|state_sub[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.184 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.228      ; 0.516      ;
; 0.185 ; cnt[0]~reg0                                                                                                            ; cnt[0]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.185 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.226      ; 0.515      ;
; 0.186 ; oled_ctrl:oled_ctrl_m0|send_en                                                                                         ; oled_ctrl:oled_ctrl_m0|send_en                                                                                                                   ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; oled_ctrl:oled_ctrl_m0|brust_vaild                                                                                     ; oled_ctrl:oled_ctrl_m0|brust_vaild                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; oled_ctrl:oled_ctrl_m0|pre_state[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|pre_state[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; oled_ctrl:oled_ctrl_m0|pre_state[0]                                                                                    ; oled_ctrl:oled_ctrl_m0|pre_state[0]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; oled_ctrl:oled_ctrl_m0|page_cnt[3]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[3]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0]                           ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.257 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[1] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.228      ; 0.589      ;
; 0.258 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[1] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.226      ; 0.588      ;
; 0.258 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[3] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.228      ; 0.590      ;
; 0.259 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[3] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.226      ; 0.589      ;
; 0.271 ; iic_master:iic_master_m0|clk_delay[5]                                                                                  ; iic_master:iic_master_m0|scl_x2                                                                                                                  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.273 ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                                    ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.299 ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[8]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; oled_ctrl:oled_ctrl_m0|clk_delay[15]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[15]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; oled_ctrl:oled_ctrl_m0|clk_delay[5]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[5]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; oled_ctrl:oled_ctrl_m0|clk_delay[13]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[13]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; oled_ctrl:oled_ctrl_m0|clk_delay[31]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[31]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; cnt[2]~reg0                                                                                                            ; cnt[2]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; oled_ctrl:oled_ctrl_m0|clk_delay[11]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[11]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; oled_ctrl:oled_ctrl_m0|clk_delay[1]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; oled_ctrl:oled_ctrl_m0|clk_delay[6]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[6]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; oled_ctrl:oled_ctrl_m0|clk_delay[21]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[21]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; oled_ctrl:oled_ctrl_m0|clk_delay[17]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[17]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; oled_ctrl:oled_ctrl_m0|clk_delay[19]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[19]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; oled_ctrl:oled_ctrl_m0|clk_delay[27]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[27]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; oled_ctrl:oled_ctrl_m0|clk_delay[29]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[29]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; cnt[9]~reg0                                                                                                            ; cnt[9]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; cnt[7]~reg0                                                                                                            ; cnt[7]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; cnt[4]~reg0                                                                                                            ; cnt[4]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; oled_ctrl:oled_ctrl_m0|clk_delay[2]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[2]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; oled_ctrl:oled_ctrl_m0|clk_delay[16]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[16]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; oled_ctrl:oled_ctrl_m0|clk_delay[14]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[14]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; oled_ctrl:oled_ctrl_m0|clk_delay[22]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[22]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; oled_ctrl:oled_ctrl_m0|clk_delay[23]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[23]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; oled_ctrl:oled_ctrl_m0|clk_delay[25]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[25]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; iic_master:iic_master_m0|clk_delay[6]                                                                                  ; iic_master:iic_master_m0|clk_delay[6]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; iic_master:iic_master_m0|clk_delay[7]                                                                                  ; iic_master:iic_master_m0|clk_delay[7]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; cnt[8]~reg0                                                                                                            ; cnt[8]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; cnt[6]~reg0                                                                                                            ; cnt[6]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; cnt[3]~reg0                                                                                                            ; cnt[3]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; oled_ctrl:oled_ctrl_m0|clk_delay[4]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[4]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; oled_ctrl:oled_ctrl_m0|clk_delay[10]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[10]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; oled_ctrl:oled_ctrl_m0|clk_delay[18]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[18]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; oled_ctrl:oled_ctrl_m0|clk_delay[20]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[20]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; oled_ctrl:oled_ctrl_m0|clk_delay[24]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[24]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; oled_ctrl:oled_ctrl_m0|clk_delay[30]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[30]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; iic_master:iic_master_m0|clk_delay[8]                                                                                  ; iic_master:iic_master_m0|clk_delay[8]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; iic_master:iic_master_m0|clk_delay[9]                                                                                  ; iic_master:iic_master_m0|clk_delay[9]                                                                                                            ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; cnt[5]~reg0                                                                                                            ; cnt[5]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; oled_ctrl:oled_ctrl_m0|clk_delay[26]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[26]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; oled_ctrl:oled_ctrl_m0|clk_delay[28]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[28]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[7]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; oled_ctrl:oled_ctrl_m0|send_cnt[3]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[3]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; cnt[1]~reg0                                                                                                            ; cnt[1]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.318 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; oled_ctrl:oled_ctrl_m0|state_sub[0]                                                                                    ; oled_ctrl:oled_ctrl_m0|state_sub[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.446      ;
; 0.319 ; oled_ctrl:oled_ctrl_m0|send_cnt[1]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.215      ; 0.638      ;
; 0.322 ; oled_ctrl:oled_ctrl_m0|send_cnt[5]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.215      ; 0.641      ;
; 0.322 ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[2]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; oled_ctrl:oled_ctrl_m0|send_cnt[0]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[0]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.327 ; oled_ctrl:oled_ctrl_m0|page_cnt[0]                                                                                     ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                                               ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.447      ;
; 0.340 ; oled_ctrl:oled_ctrl_m0|send_cnt[3]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.215      ; 0.659      ;
; 0.340 ; oled_ctrl:oled_ctrl_m0|send_cnt[6]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.215      ; 0.659      ;
; 0.342 ; oled_ctrl:oled_ctrl_m0|send_cnt[0]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.215      ; 0.661      ;
; 0.348 ; oled_ctrl:oled_ctrl_m0|send_cnt[4]                                                                                     ; oled_ram:oled_ram_m0|altsyncram:ram_data_rtl_0|altsyncram_3el1:auto_generated|ram_block1a0~portb_address_reg0                                    ; clk                             ; clk         ; 0.000        ; 0.215      ; 0.667      ;
; 0.369 ; oled_ctrl:oled_ctrl_m0|page_cnt[2]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_data[2]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.372 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[1]                           ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.372 ; oled_ctrl:oled_ctrl_m0|page_cnt[1]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_data[1]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[4]                           ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[2]                           ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.376 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[0] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[3]                           ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.378 ; oled_ctrl:oled_ctrl_m0|state_main[1]                                                                                   ; oled_ctrl:oled_ctrl_m0|state_main[0]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.045      ; 0.507      ;
; 0.401 ; iic_master:iic_master_m0|sda_en                                                                                        ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_datain_reg0  ; iic_master:iic_master_m0|scl_x2 ; clk         ; 0.000        ; 0.255      ; 0.790      ;
; 0.411 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[4] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.228      ; 0.743      ;
; 0.412 ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|cntr_sqf:cntr1|counter_reg_bit[4] ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                             ; clk         ; 0.000        ; 0.226      ; 0.742      ;
; 0.415 ; oled_ctrl:oled_ctrl_m0|page_cnt[3]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_data[3]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.535      ;
; 0.422 ; iic_master:iic_master_m0|sda_out                                                                                       ; iic_master:iic_master_m0|altshift_taps:sda_out_r_rtl_0|shift_taps_c6m:auto_generated|altsyncram_4e81:altsyncram2|ram_block3a0~porta_datain_reg0  ; iic_master:iic_master_m0|scl_x2 ; clk         ; 0.000        ; 0.253      ; 0.809      ;
; 0.451 ; oled_ctrl:oled_ctrl_m0|send_cnt[9]                                                                                     ; oled_ctrl:oled_ctrl_m0|send_cnt[10]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; oled_ctrl:oled_ctrl_m0|clk_delay[5]                                                                                    ; oled_ctrl:oled_ctrl_m0|clk_delay[6]                                                                                                              ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; oled_ctrl:oled_ctrl_m0|clk_delay[15]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[16]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; oled_ctrl:oled_ctrl_m0|clk_delay[13]                                                                                   ; oled_ctrl:oled_ctrl_m0|clk_delay[14]                                                                                                             ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; cnt[2]~reg0                                                                                                            ; cnt[3]~reg0                                                                                                                                      ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.574      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'iic_master:iic_master_m0|scl_x2'                                                                                                                                            ;
+-------+-----------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.186 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iic_master:iic_master_m0|brust_ready    ; iic_master:iic_master_m0|brust_ready     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; iic_master:iic_master_m0|sda_en         ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.314      ;
; 0.345 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.466      ;
; 0.370 ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.491      ;
; 0.414 ; oled_ctrl:oled_ctrl_m0|brust_vaild      ; iic_master:iic_master_m0|state_next[1]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.030      ; 0.558      ;
; 0.415 ; oled_ctrl:oled_ctrl_m0|send_addr[6]     ; iic_master:iic_master_m0|reg_addr_r[6]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.023      ; 0.552      ;
; 0.421 ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.036      ; 0.541      ;
; 0.451 ; oled_ctrl:oled_ctrl_m0|send_data[3]     ; iic_master:iic_master_m0|send_data_r[3]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.038      ; 0.603      ;
; 0.452 ; oled_ctrl:oled_ctrl_m0|send_data[1]     ; iic_master:iic_master_m0|send_data_r[1]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.038      ; 0.604      ;
; 0.468 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.585      ;
; 0.475 ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.036      ; 0.595      ;
; 0.519 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|iic_scl         ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.029      ; 0.664      ;
; 0.523 ; iic_master:iic_master_m0|iic_scl        ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.646      ;
; 0.541 ; iic_master:iic_master_m0|state_next[1]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.036      ; 0.661      ;
; 0.548 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.034      ; 0.666      ;
; 0.550 ; iic_master:iic_master_m0|reg_addr_r[0]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.671      ;
; 0.559 ; oled_ctrl:oled_ctrl_m0|send_data[2]     ; iic_master:iic_master_m0|send_data_r[2]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.038      ; 0.711      ;
; 0.559 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.034      ; 0.677      ;
; 0.568 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|sda_en          ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.029      ; 0.711      ;
; 0.583 ; oled_ctrl:oled_ctrl_m0|send_addr[0]     ; iic_master:iic_master_m0|reg_addr_r[0]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.025      ; 0.722      ;
; 0.587 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.704      ;
; 0.589 ; iic_master:iic_master_m0|sda_out        ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.710      ;
; 0.601 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.716      ;
; 0.607 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.728      ;
; 0.619 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.736      ;
; 0.655 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.034      ; 0.773      ;
; 0.661 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|reg_addr_r[6]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.030      ; 0.805      ;
; 0.661 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|slave_addr_r[3] ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.030      ; 0.805      ;
; 0.664 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[0]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.781      ;
; 0.667 ; oled_ctrl:oled_ctrl_m0|send_data[0]     ; iic_master:iic_master_m0|send_data_r[0]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.038      ; 0.819      ;
; 0.668 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.034      ; 0.786      ;
; 0.669 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|state_main[1]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.035      ; 0.818      ;
; 0.673 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_sub[0]    ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.034      ; 0.791      ;
; 0.677 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.794      ;
; 0.677 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.794      ;
; 0.678 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.034      ; 0.796      ;
; 0.682 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.799      ;
; 0.684 ; iic_master:iic_master_m0|state_next[0]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.042      ; 0.810      ;
; 0.687 ; oled_ctrl:oled_ctrl_m0|send_data[5]     ; iic_master:iic_master_m0|send_data_r[5]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; -0.155     ; 0.646      ;
; 0.688 ; oled_ctrl:oled_ctrl_m0|send_data[6]     ; iic_master:iic_master_m0|send_data_r[6]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.029      ; 0.831      ;
; 0.706 ; iic_master:iic_master_m0|send_cnt[1]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.827      ;
; 0.720 ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.841      ;
; 0.732 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.849      ;
; 0.732 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.849      ;
; 0.745 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.860      ;
; 0.749 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.034      ; 0.867      ;
; 0.753 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.868      ;
; 0.760 ; oled_ctrl:oled_ctrl_m0|send_data[4]     ; iic_master:iic_master_m0|send_data_r[4]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; -0.147     ; 0.727      ;
; 0.769 ; oled_ctrl:oled_ctrl_m0|send_data[7]     ; iic_master:iic_master_m0|send_data_r[7]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; -0.155     ; 0.728      ;
; 0.770 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.885      ;
; 0.774 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.891      ;
; 0.774 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.891      ;
; 0.775 ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.896      ;
; 0.778 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.895      ;
; 0.799 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|iic_scl         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.914      ;
; 0.804 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.036      ; 0.924      ;
; 0.815 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|send_cnt[3]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.936      ;
; 0.819 ; iic_master:iic_master_m0|state_next[2]  ; iic_master:iic_master_m0|state_main[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.040      ; 0.943      ;
; 0.822 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.034      ; 0.940      ;
; 0.823 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[1]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.968      ;
; 0.823 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[0]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.968      ;
; 0.823 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[2]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.968      ;
; 0.823 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[3]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.968      ;
; 0.823 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[5]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.968      ;
; 0.823 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[4]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.968      ;
; 0.823 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[6]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.968      ;
; 0.823 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|send_data_r[7]  ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.968      ;
; 0.824 ; oled_ctrl:oled_ctrl_m0|send_en          ; iic_master:iic_master_m0|reg_addr_r[0]   ; clk                             ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.032      ; 0.970      ;
; 0.824 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.040      ; 0.948      ;
; 0.827 ; iic_master:iic_master_m0|reg_addr_r[6]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.038      ; 0.949      ;
; 0.832 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.036      ; 0.952      ;
; 0.834 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.955      ;
; 0.836 ; iic_master:iic_master_m0|state_sub[0]   ; iic_master:iic_master_m0|brust_ready     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.040      ; 0.960      ;
; 0.844 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_main[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.965      ;
; 0.855 ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.038      ; 0.977      ;
; 0.856 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 0.977      ;
; 0.864 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|sda_en          ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.979      ;
; 0.865 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|state_main[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.041      ; 0.990      ;
; 0.870 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 0.985      ;
; 0.871 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.988      ;
; 0.871 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|state_next[1]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.988      ;
; 0.872 ; iic_master:iic_master_m0|send_cnt[2]    ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.038      ; 0.994      ;
; 0.874 ; iic_master:iic_master_m0|send_data_r[4] ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.038      ; 0.996      ;
; 0.880 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.997      ;
; 0.880 ; iic_master:iic_master_m0|state_main[2]  ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 0.997      ;
; 0.887 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|state_next[0]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.031      ; 1.002      ;
; 0.887 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[1]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 1.004      ;
; 0.887 ; iic_master:iic_master_m0|state_main[1]  ; iic_master:iic_master_m0|send_cnt[2]     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.033      ; 1.004      ;
; 0.889 ; iic_master:iic_master_m0|send_cnt[0]    ; iic_master:iic_master_m0|brust_ready     ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.041      ; 1.014      ;
; 0.898 ; iic_master:iic_master_m0|state_main[0]  ; iic_master:iic_master_m0|sda_out         ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.034      ; 1.016      ;
; 0.906 ; iic_master:iic_master_m0|send_cnt[3]    ; iic_master:iic_master_m0|state_next[2]   ; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 0.000        ; 0.037      ; 1.027      ;
+-------+-----------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -5.506   ; 0.149 ; N/A      ; N/A     ; -3.201              ;
;  clk                             ; -5.506   ; 0.149 ; N/A      ; N/A     ; -3.201              ;
;  iic_master:iic_master_m0|scl_x2 ; -2.854   ; 0.186 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                  ; -372.267 ; 0.0   ; 0.0      ; 0.0     ; -204.074            ;
;  clk                             ; -311.265 ; 0.000 ; N/A      ; N/A     ; -165.412            ;
;  iic_master:iic_master_m0|scl_x2 ; -61.002  ; 0.000 ; N/A      ; N/A     ; -38.662             ;
+----------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cnt[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cnt[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cnt[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cnt[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cnt[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cnt[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cnt[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cnt[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cnt[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cnt[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; iic_scl       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; iic_sda       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; iic_sda                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cnt[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; cnt[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; cnt[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; cnt[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; cnt[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cnt[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cnt[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; cnt[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; cnt[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; cnt[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; iic_scl       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; iic_sda       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cnt[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; cnt[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; cnt[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; cnt[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; cnt[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cnt[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cnt[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; cnt[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; cnt[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; cnt[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; iic_scl       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; iic_sda       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cnt[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; cnt[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; cnt[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; cnt[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cnt[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cnt[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cnt[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; cnt[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cnt[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cnt[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; iic_scl       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; iic_sda       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 3533     ; 0        ; 0        ; 0        ;
; iic_master:iic_master_m0|scl_x2 ; clk                             ; 229      ; 0        ; 0        ; 0        ;
; clk                             ; iic_master:iic_master_m0|scl_x2 ; 26       ; 0        ; 0        ; 0        ;
; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 284      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 3533     ; 0        ; 0        ; 0        ;
; iic_master:iic_master_m0|scl_x2 ; clk                             ; 229      ; 0        ; 0        ; 0        ;
; clk                             ; iic_master:iic_master_m0|scl_x2 ; 26       ; 0        ; 0        ; 0        ;
; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; 284      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------+
; Clock Status Summary                                                                   ;
+---------------------------------+---------------------------------+------+-------------+
; Target                          ; Clock                           ; Type ; Status      ;
+---------------------------------+---------------------------------+------+-------------+
; clk                             ; clk                             ; Base ; Constrained ;
; iic_master:iic_master_m0|scl_x2 ; iic_master:iic_master_m0|scl_x2 ; Base ; Constrained ;
+---------------------------------+---------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cnt[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iic_scl     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iic_sda     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cnt[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iic_scl     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iic_sda     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Oct 18 20:55:51 2022
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name iic_master:iic_master_m0|scl_x2 iic_master:iic_master_m0|scl_x2
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.506
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.506            -311.265 clk 
    Info (332119):    -2.854             -61.002 iic_master:iic_master_m0|scl_x2 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
    Info (332119):     0.453               0.000 iic_master:iic_master_m0|scl_x2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -165.412 clk 
    Info (332119):    -1.487             -38.662 iic_master:iic_master_m0|scl_x2 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.084
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.084            -282.856 clk 
    Info (332119):    -2.586             -55.349 iic_master:iic_master_m0|scl_x2 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
    Info (332119):     0.402               0.000 iic_master:iic_master_m0|scl_x2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -165.412 clk 
    Info (332119):    -1.487             -38.662 iic_master:iic_master_m0|scl_x2 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.798
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.798             -77.913 clk 
    Info (332119):    -0.683             -12.439 iic_master:iic_master_m0|scl_x2 
Info (332146): Worst-case hold slack is 0.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.149               0.000 clk 
    Info (332119):     0.186               0.000 iic_master:iic_master_m0|scl_x2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.001 clk 
    Info (332119):    -1.000             -26.000 iic_master:iic_master_m0|scl_x2 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4782 megabytes
    Info: Processing ended: Tue Oct 18 20:55:52 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


