# Verilog-HDL
## やらかしがちなミス
### functionの引数にない信号を使ってしまう
一見、エラーが出ないので問題なさそうだが、引数にない信号はfunction内部では未定義となってしまう。そのため、意図しない動作となる。

### レジスタ配列の右側はアドレス幅ではなく要素数
- なんで？アドレス幅を指定できたほうが絶対うれしいと思うんだけど。
- あー、でもそうか、アクセス時の添字範囲と`[a:b]`の形式を対応させたかったのか。

## 心配になる動作・ワーニング等
### regの初期値
Quartusの場合、指定しないとwarningが出て、0になる。値を指定すればちゃんと初期値が設定される。

### truncated value with size 32 to ...
数値リテラルは、ビット数指定なしだと32bitとして解釈されるため、それを用いた演算は32bit幅になる。したがって、大きいビット数のものを小さいところに押し込むからはみ出したところは落ちちゃいますよーという警告。動作は問題ない場合が多いが、ビット数をきちんと指定すべき。
