
#Circuit Summary:
#---------------
#number of inputs = 32
#number of outputs = 32
#number of gates = 4800
#number of wires = 4832
#atpg: cputime for reading in circuit ../sample_circuits/c6288.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c6288.ckt: 0.1s 0.1s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for creating dummy nodes ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for generating fault list ../sample_circuits/c6288.ckt: 0.0s 0.2s
T'00011101111101110001110100101110 0'
T'10011111100011110101010100100110 1'
T'11100001100110011000001111110001 0'
T'10010010010011111100010001000001 1'
T'11000111101000110111100110001111 0'
T'11001100001010010100010101100001 1'
T'11101111011010110011110001011001 1'
T'11110001000001010001001010101001 1'
T'11111101001110010000100101001010 1'
T'11111111011101010000011011011001 0'
T'11111111111010110000010101000001 1'
T'11111111110110110000001010010111 1'
T'11111111111100010000000110000110 1'
T'11111111110101010000000010011111 1'
T'11111111111100110000000001010101 1'
T'11111111111001010000000000110111 1'
T'11111111111101010000000000010110 1'
T'11111111111110110000000000001110 1'
T'11111111111111010000000000000101 1'
T'11111111111111110000000000000010 1'
T'10110100100111110001011111110110 1'
T'01101001110001111110010001111001 1'
T'11111111111111110011111111111110 1'
T'01111111101000110001101100011101 1'
T'11111111111111110000111111111111 1'
T'01111111111001110000000011110100 1'
T'11111111111111110000000000001110 1'
T'01111111111111101111111111111111 1'
T'10110100011110111110011011010100 1'
T'11100010111111011111011110100110 1'
T'11111010100000111111010100010010 1'
T'10111111011010110000111111101110 1'
T'11111111111111110000001111111111 1'
T'11111111111111110000000000011110 1'
T'11111111111111101111111111111110 1'
T'11011101101010011111110010110111 1'
T'11011111111111110000001111001101 1'
T'11111111101010110111111111101001 1'
T'11101111111101110000001111111010 1'
T'10101111111111101111111111111110 0'
T'11111110100001111110111111110111 1'
T'11111111111111010111101111111110 1'
T'11111111111111110000000011111111 1'
T'01111111111111101111111111111111 0'
T'11111011111101010000111111110111 1'
T'01001011111111101111111111111110 0'
T'10111111111111101111111111111110 0'
T'11111111111100011111111110010001 1'
T'11111111111011111111111110110010 1'
T'11111111111111110111111111111111 1'
T'11110010111111101111111111111110 0'
T'11111111011100011111111111111111 1'
T'11111111111111110001111111111110 1'
T'00111111111111101101111111110100 0'
T'01111111111111111010111111111111 0'
T'11111111110111011111111111111000 1'
T'11111111111101111111111111111110 1'
T'11011011101111111111111111111110 1'
T'11111111111101011111111111111100 1'
T'11111111111110111111111111110011 1'
T'11111111111111011111111111111111 1'
T'10111110111110111111111111111101 1'
T'11111111101111111110011111111111 1'
T'01011111100111111111111111111110 1'
T'11000110001001011100110001100011 1'
T'11110100101011111110010101111010 1'
T'11111010011110011111001111110000 1'
T'11111101101100011111100001001001 1'
T'11111110011100111111111001101110 1'
T'11111111110100111111111110001111 1'
T'11111111100111011111111110000101 1'
T'11111111111110011111111110011001 1'
T'11111111111001111111111111100000 1'
T'10111111111101011101001110100110 1'
T'11111101001111111111111111111110 1'
T'11111111111111001101111111111110 1'
T'11111111101011110101111111111111 1'
T'00000000011111001111111111111110 1'
T'00000000011111001111111111111111 0'
T'11111010111101010101111111100111 1'
T'11110111111111010011111100110111 1'
T'11101111100000110001111100010000 1'
T'10111100100000010111011101111000 1'
T'10011111110011111111111111111110 1'
T'11011101011111111110011111111110 1'
T'11100111111111111111111111111111 0'
T'11111111111111111111111111111000 1'
T'11111111111110011111111111110001 1'
T'11111111111101111111111111101110 1'
T'11111111111000011111111110000001 0'
T'11111111110110111111111111001000 1'
T'11111111101101011111111100100000 1'
T'11111111010101111111111101111100 1'
T'11111110110100011111110100001011 1'
T'11111110011110011111101001100111 1'
T'11111010001010011111001110111101 1'
T'11100000000101111111110110100001 1'
T'11110111101011011111110111110010 1'
T'11000010011100111010101010111000 1'
T'11101011111110000111111111111110 1'
T'11111111001111111110011111111110 1'
T'11111100011111001111011111111100 1'
T'11111111011101100111111111111100 1'
T'11101110001110001111111111111000 0'
T'11111111111101001111111111111010 1'
T'10101101111011010111111111111000 1'
T'11111111111110101111111111111011 1'
T'01111111110101000111111111110010 1'
T'11111111111110111111111111111010 1'
T'11111111101100110111111111101100 1'
T'11110111101110001111111111011000 1'
T'11011111111001111111111111001000 1'
T'11111111110110011111111111001011 1'
T'11111110101000000111111110100110 1'
T'10110111011001001111111111001101 1'
T'11111111100001111111111100000100 1'
T'11111111001111110111111111010110 1'
T'10111111011101001111111101101101 1'
T'11111111110110011111111110110100 1'
T'11111111100010111111111101110110 1'
T'01111110010011111111110101011110 1'
T'01110110110111100111110010111010 1'
T'11111111110111111111110010101101 1'
T'11110101100110111111111010100001 1'
T'11101010010001000000100100001001 1'
T'11111000000000011111000000000000 1'
T'11010101110011010111110110010110 1'
T'11100100110100111110100001001100 1'
T'11001011011110111101011010010010 1'
T'01100001010001100110010010100101 1'
T'11100000111100111101010110010100 1'
T'11111111000110111001010011101010 1'
T'11011000111001011001011101000000 1'
T'11000110000000101111110100110100 1'
T'01111011010100001111001000000101 1'
T'10011001110001001001001110010101 0'
T'01100100111011101011011100001000 1'

#FAULT COVERAGE RESULTS :
#number of test vectors = 137
#total number of gate faults (uncollapsed) = 17376
#total number of detected faults = 16969
#total gate fault coverage = 97.66%
#number of equivalent gate faults (collapsed) = 17312
#number of equivalent detected faults = 16922
#equivalent gate fault coverage = 97.75%

#atpg: cputime for test pattern generation ../sample_circuits/c6288.ckt: 9.7s 9.8s
