# Procedures
过程包括始终，初始，任务和功能块。 过程允许使用顺序语句（不能在过程外部使用）来描述电路的行为。
在组合always块中，使用阻塞赋值；在时序always块中，使用非阻塞赋值。
// synthesis verilog_input_version verilog_2001
module top_module(
    input clk,
    input a,
    input b,
    output wire out_assign,
    output reg out_always_comb,
    output reg out_always_ff   );
    
    assign out_assign = a ^ b;
    
    always @ (*)
        begin
            out_always_comb = a ^ b;
        end
    
    always @ (posedge clk)
        begin
            out_always_ff = a ^ b;
        end

endmodule
