# Выполнение тестового примера 

Тестовый пример содержит три файла - half_adderV.v, full_adderV_tb.v и full_adderV.v и реализует полный сумматор.  half_adderV.v принимает на вход 2 переменных и вычисляет их сумму по модулю 2 и произведение. full_adderV.v - вычисляет сумму и произведение 3 пременных. full_adderV_tb.v представляет собой тестовый модуль для  full_adderV.v. 
Результаты симуляции представлены на рисунке ниже
![Image alt]([https://github.com/{username}/{repository}/raw/{branch}/{path}/image.png](https://github.com/Tamara-Kaplun/hw_fpga/blob/main/hw1/1.jpg)https://github.com/Tamara-Kaplun/hw_fpga/blob/main/hw1/1.jpg)
