<stg><name>loadPCL</name>


<trans_list>

<trans id="92" from="1" to="2">
<condition id="104">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="116" from="2" to="4">
<condition id="128">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="117" from="2" to="3">
<condition id="130">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="115" from="3" to="2">
<condition id="129">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="84">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecInterface(i8* %PCL_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="84">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="0">
<![CDATA[
codeRepl:1  br label %0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="7" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="11" op_0_bw="11" op_1_bw="0">
<![CDATA[
:0  %i = phi i11 [ 0, %codeRepl ], [ %i_1, %"aesl_mux_load.16[96 x i8]P.i32.i64.exit" ]

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="8" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="23" op_0_bw="23" op_1_bw="0">
<![CDATA[
:1  %phi_mul = phi i23 [ 0, %codeRepl ], [ %next_mul, %"aesl_mux_load.16[96 x i8]P.i32.i64.exit" ]

]]></Node>
<StgValue><ssdm name="phi_mul"/></StgValue>
</operation>

<operation id="9" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="11" op_0_bw="11" op_1_bw="0">
<![CDATA[
:2  %phi_urem = phi i11 [ 0, %codeRepl ], [ %idx_urem, %"aesl_mux_load.16[96 x i8]P.i32.i64.exit" ]

]]></Node>
<StgValue><ssdm name="phi_urem"/></StgValue>
</operation>

<operation id="10" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:3  %tmp = icmp eq i11 %i, -512

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="11" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
:4  %empty = call i32 (...)* @_ssdm_op_SpecLoopTripCount(i64 1536, i64 1536, i64 1536)

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="12" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="11" op_0_bw="11" op_1_bw="11">
<![CDATA[
:5  %i_1 = add i11 %i, 1

]]></Node>
<StgValue><ssdm name="i_1"/></StgValue>
</operation>

<operation id="13" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:6  br i1 %tmp, label %2, label %1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="14" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="23" op_0_bw="23" op_1_bw="23">
<![CDATA[
:2  %next_mul = add i23 %phi_mul, 2731

]]></Node>
<StgValue><ssdm name="next_mul"/></StgValue>
</operation>

<operation id="15" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="5" op_0_bw="5" op_1_bw="23" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %tmp_1 = call i5 @_ssdm_op_PartSelect.i5.i23.i32.i32(i23 %phi_mul, i32 18, i32 22)

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="16" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="64" op_0_bw="11">
<![CDATA[
:4  %newIndex1 = zext i11 %phi_urem to i64

]]></Node>
<StgValue><ssdm name="newIndex1"/></StgValue>
</operation>

<operation id="17" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="0" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0" op_10_bw="5" op_11_bw="0" op_12_bw="5" op_13_bw="0" op_14_bw="5" op_15_bw="0" op_16_bw="5" op_17_bw="0" op_18_bw="5" op_19_bw="0" op_20_bw="5" op_21_bw="0" op_22_bw="5" op_23_bw="0" op_24_bw="5" op_25_bw="0" op_26_bw="5" op_27_bw="0" op_28_bw="5" op_29_bw="0" op_30_bw="5" op_31_bw="0">
<![CDATA[
:5  switch i5 %tmp_1, label %case15.i [
    i5 0, label %case0.i
    i5 1, label %case1.i
    i5 2, label %case2.i
    i5 3, label %case3.i
    i5 4, label %case4.i
    i5 5, label %case5.i
    i5 6, label %case6.i
    i5 7, label %case7.i
    i5 8, label %case8.i
    i5 9, label %case9.i
    i5 10, label %case10.i
    i5 11, label %case11.i
    i5 12, label %case12.i
    i5 13, label %case13.i
    i5 14, label %case14.i
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="18" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="85">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="14"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case14.i:0  %pcl_V_14442_addr = getelementptr [96 x i8]* @pcl_V_14442, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_14442_addr"/></StgValue>
</operation>

<operation id="19" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="85">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="14"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="8" op_0_bw="7">
<![CDATA[
case14.i:1  %pcl_V_14442_load = load i8* %pcl_V_14442_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_14442_load"/></StgValue>
</operation>

<operation id="20" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="86">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="13"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case13.i:0  %pcl_V_13441_addr = getelementptr [96 x i8]* @pcl_V_13441, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_13441_addr"/></StgValue>
</operation>

<operation id="21" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="86">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="13"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="8" op_0_bw="7">
<![CDATA[
case13.i:1  %pcl_V_13441_load = load i8* %pcl_V_13441_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_13441_load"/></StgValue>
</operation>

<operation id="22" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="12"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case12.i:0  %pcl_V_12440_addr = getelementptr [96 x i8]* @pcl_V_12440, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_12440_addr"/></StgValue>
</operation>

<operation id="23" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="12"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="8" op_0_bw="7">
<![CDATA[
case12.i:1  %pcl_V_12440_load = load i8* %pcl_V_12440_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_12440_load"/></StgValue>
</operation>

<operation id="24" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="88">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="11"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case11.i:0  %pcl_V_11439_addr = getelementptr [96 x i8]* @pcl_V_11439, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_11439_addr"/></StgValue>
</operation>

<operation id="25" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="88">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="11"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="8" op_0_bw="7">
<![CDATA[
case11.i:1  %pcl_V_11439_load = load i8* %pcl_V_11439_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_11439_load"/></StgValue>
</operation>

<operation id="26" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="89">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="10"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case10.i:0  %pcl_V_10438_addr = getelementptr [96 x i8]* @pcl_V_10438, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_10438_addr"/></StgValue>
</operation>

<operation id="27" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="89">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="10"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="8" op_0_bw="7">
<![CDATA[
case10.i:1  %pcl_V_10438_load = load i8* %pcl_V_10438_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_10438_load"/></StgValue>
</operation>

<operation id="28" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="90">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="9"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case9.i:0  %pcl_V_9451_addr = getelementptr [96 x i8]* @pcl_V_9451, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_9451_addr"/></StgValue>
</operation>

<operation id="29" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="90">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="9"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="8" op_0_bw="7">
<![CDATA[
case9.i:1  %pcl_V_9451_load = load i8* %pcl_V_9451_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_9451_load"/></StgValue>
</operation>

<operation id="30" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="91">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case8.i:0  %pcl_V_8450_addr = getelementptr [96 x i8]* @pcl_V_8450, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_8450_addr"/></StgValue>
</operation>

<operation id="31" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="91">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="8" op_0_bw="7">
<![CDATA[
case8.i:1  %pcl_V_8450_load = load i8* %pcl_V_8450_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_8450_load"/></StgValue>
</operation>

<operation id="32" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="92">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case7.i:0  %pcl_V_7449_addr = getelementptr [96 x i8]* @pcl_V_7449, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_7449_addr"/></StgValue>
</operation>

<operation id="33" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="92">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="8" op_0_bw="7">
<![CDATA[
case7.i:1  %pcl_V_7449_load = load i8* %pcl_V_7449_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_7449_load"/></StgValue>
</operation>

<operation id="34" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case6.i:0  %pcl_V_6448_addr = getelementptr [96 x i8]* @pcl_V_6448, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_6448_addr"/></StgValue>
</operation>

<operation id="35" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="8" op_0_bw="7">
<![CDATA[
case6.i:1  %pcl_V_6448_load = load i8* %pcl_V_6448_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_6448_load"/></StgValue>
</operation>

<operation id="36" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="94">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case5.i:0  %pcl_V_5447_addr = getelementptr [96 x i8]* @pcl_V_5447, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_5447_addr"/></StgValue>
</operation>

<operation id="37" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="94">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="8" op_0_bw="7">
<![CDATA[
case5.i:1  %pcl_V_5447_load = load i8* %pcl_V_5447_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_5447_load"/></StgValue>
</operation>

<operation id="38" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case4.i:0  %pcl_V_4446_addr = getelementptr [96 x i8]* @pcl_V_4446, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_4446_addr"/></StgValue>
</operation>

<operation id="39" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="8" op_0_bw="7">
<![CDATA[
case4.i:1  %pcl_V_4446_load = load i8* %pcl_V_4446_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_4446_load"/></StgValue>
</operation>

<operation id="40" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case3.i:0  %pcl_V_3445_addr = getelementptr [96 x i8]* @pcl_V_3445, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_3445_addr"/></StgValue>
</operation>

<operation id="41" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="8" op_0_bw="7">
<![CDATA[
case3.i:1  %pcl_V_3445_load = load i8* %pcl_V_3445_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_3445_load"/></StgValue>
</operation>

<operation id="42" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case2.i:0  %pcl_V_2444_addr = getelementptr [96 x i8]* @pcl_V_2444, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_2444_addr"/></StgValue>
</operation>

<operation id="43" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="8" op_0_bw="7">
<![CDATA[
case2.i:1  %pcl_V_2444_load = load i8* %pcl_V_2444_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_2444_load"/></StgValue>
</operation>

<operation id="44" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case1.i:0  %pcl_V_1437_addr = getelementptr [96 x i8]* @pcl_V_1437, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_1437_addr"/></StgValue>
</operation>

<operation id="45" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="8" op_0_bw="7">
<![CDATA[
case1.i:1  %pcl_V_1437_load = load i8* %pcl_V_1437_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_1437_load"/></StgValue>
</operation>

<operation id="46" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="99">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case0.i:0  %pcl_V_0_addr = getelementptr [96 x i8]* @pcl_V_0, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_0_addr"/></StgValue>
</operation>

<operation id="47" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="99">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="8" op_0_bw="7">
<![CDATA[
case0.i:1  %pcl_V_0_load = load i8* %pcl_V_0_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_0_load"/></StgValue>
</operation>

<operation id="48" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="!0"/>
<literal name="tmp_1" val="!1"/>
<literal name="tmp_1" val="!2"/>
<literal name="tmp_1" val="!3"/>
<literal name="tmp_1" val="!4"/>
<literal name="tmp_1" val="!5"/>
<literal name="tmp_1" val="!6"/>
<literal name="tmp_1" val="!7"/>
<literal name="tmp_1" val="!8"/>
<literal name="tmp_1" val="!9"/>
<literal name="tmp_1" val="!10"/>
<literal name="tmp_1" val="!11"/>
<literal name="tmp_1" val="!12"/>
<literal name="tmp_1" val="!13"/>
<literal name="tmp_1" val="!14"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
case15.i:0  %pcl_V_15443_addr = getelementptr [96 x i8]* @pcl_V_15443, i64 0, i64 %newIndex1

]]></Node>
<StgValue><ssdm name="pcl_V_15443_addr"/></StgValue>
</operation>

<operation id="49" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="!0"/>
<literal name="tmp_1" val="!1"/>
<literal name="tmp_1" val="!2"/>
<literal name="tmp_1" val="!3"/>
<literal name="tmp_1" val="!4"/>
<literal name="tmp_1" val="!5"/>
<literal name="tmp_1" val="!6"/>
<literal name="tmp_1" val="!7"/>
<literal name="tmp_1" val="!8"/>
<literal name="tmp_1" val="!9"/>
<literal name="tmp_1" val="!10"/>
<literal name="tmp_1" val="!11"/>
<literal name="tmp_1" val="!12"/>
<literal name="tmp_1" val="!13"/>
<literal name="tmp_1" val="!14"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="8" op_0_bw="7">
<![CDATA[
case15.i:1  %pcl_V_15443_load = load i8* %pcl_V_15443_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_15443_load"/></StgValue>
</operation>

<operation id="50" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="11" op_0_bw="11" op_1_bw="11">
<![CDATA[
aesl_mux_load.16[96 x i8]P.i32.i64.exit:1  %next_urem = add i11 %phi_urem, 1

]]></Node>
<StgValue><ssdm name="next_urem"/></StgValue>
</operation>

<operation id="51" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
aesl_mux_load.16[96 x i8]P.i32.i64.exit:2  %tmp_2 = icmp ult i11 %next_urem, 96

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="52" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="11" op_0_bw="1" op_1_bw="11" op_2_bw="11">
<![CDATA[
aesl_mux_load.16[96 x i8]P.i32.i64.exit:3  %idx_urem = select i1 %tmp_2, i11 %next_urem, i11 0

]]></Node>
<StgValue><ssdm name="idx_urem"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="53" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:0  %tmp_s = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str2)

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="54" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
:1  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 1, i32 1, i32 0, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="55" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="85">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="14"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="8" op_0_bw="7">
<![CDATA[
case14.i:1  %pcl_V_14442_load = load i8* %pcl_V_14442_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_14442_load"/></StgValue>
</operation>

<operation id="56" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="85">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="14"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="0" op_0_bw="0">
<![CDATA[
case14.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="57" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="86">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="13"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="8" op_0_bw="7">
<![CDATA[
case13.i:1  %pcl_V_13441_load = load i8* %pcl_V_13441_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_13441_load"/></StgValue>
</operation>

<operation id="58" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="86">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="13"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="0" op_0_bw="0">
<![CDATA[
case13.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="59" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="12"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="8" op_0_bw="7">
<![CDATA[
case12.i:1  %pcl_V_12440_load = load i8* %pcl_V_12440_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_12440_load"/></StgValue>
</operation>

<operation id="60" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="12"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="0" op_0_bw="0">
<![CDATA[
case12.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="61" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="88">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="11"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="8" op_0_bw="7">
<![CDATA[
case11.i:1  %pcl_V_11439_load = load i8* %pcl_V_11439_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_11439_load"/></StgValue>
</operation>

<operation id="62" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="88">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="11"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="0" op_0_bw="0">
<![CDATA[
case11.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="63" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="89">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="10"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="8" op_0_bw="7">
<![CDATA[
case10.i:1  %pcl_V_10438_load = load i8* %pcl_V_10438_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_10438_load"/></StgValue>
</operation>

<operation id="64" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="89">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="10"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="0" op_0_bw="0">
<![CDATA[
case10.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="65" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="90">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="9"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="8" op_0_bw="7">
<![CDATA[
case9.i:1  %pcl_V_9451_load = load i8* %pcl_V_9451_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_9451_load"/></StgValue>
</operation>

<operation id="66" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="90">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="9"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="0" op_0_bw="0">
<![CDATA[
case9.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="91">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="8" op_0_bw="7">
<![CDATA[
case8.i:1  %pcl_V_8450_load = load i8* %pcl_V_8450_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_8450_load"/></StgValue>
</operation>

<operation id="68" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="91">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="0">
<![CDATA[
case8.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="92">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="8" op_0_bw="7">
<![CDATA[
case7.i:1  %pcl_V_7449_load = load i8* %pcl_V_7449_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_7449_load"/></StgValue>
</operation>

<operation id="70" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="92">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="0">
<![CDATA[
case7.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="8" op_0_bw="7">
<![CDATA[
case6.i:1  %pcl_V_6448_load = load i8* %pcl_V_6448_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_6448_load"/></StgValue>
</operation>

<operation id="72" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="0" op_0_bw="0">
<![CDATA[
case6.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="73" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="94">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="8" op_0_bw="7">
<![CDATA[
case5.i:1  %pcl_V_5447_load = load i8* %pcl_V_5447_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_5447_load"/></StgValue>
</operation>

<operation id="74" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="94">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="0">
<![CDATA[
case5.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="75" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="8" op_0_bw="7">
<![CDATA[
case4.i:1  %pcl_V_4446_load = load i8* %pcl_V_4446_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_4446_load"/></StgValue>
</operation>

<operation id="76" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="0">
<![CDATA[
case4.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="77" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="8" op_0_bw="7">
<![CDATA[
case3.i:1  %pcl_V_3445_load = load i8* %pcl_V_3445_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_3445_load"/></StgValue>
</operation>

<operation id="78" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="0">
<![CDATA[
case3.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="8" op_0_bw="7">
<![CDATA[
case2.i:1  %pcl_V_2444_load = load i8* %pcl_V_2444_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_2444_load"/></StgValue>
</operation>

<operation id="80" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="0" op_0_bw="0">
<![CDATA[
case2.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="8" op_0_bw="7">
<![CDATA[
case1.i:1  %pcl_V_1437_load = load i8* %pcl_V_1437_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_1437_load"/></StgValue>
</operation>

<operation id="82" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="0" op_0_bw="0">
<![CDATA[
case1.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="99">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="8" op_0_bw="7">
<![CDATA[
case0.i:1  %pcl_V_0_load = load i8* %pcl_V_0_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_0_load"/></StgValue>
</operation>

<operation id="84" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="99">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="0">
<![CDATA[
case0.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="!0"/>
<literal name="tmp_1" val="!1"/>
<literal name="tmp_1" val="!2"/>
<literal name="tmp_1" val="!3"/>
<literal name="tmp_1" val="!4"/>
<literal name="tmp_1" val="!5"/>
<literal name="tmp_1" val="!6"/>
<literal name="tmp_1" val="!7"/>
<literal name="tmp_1" val="!8"/>
<literal name="tmp_1" val="!9"/>
<literal name="tmp_1" val="!10"/>
<literal name="tmp_1" val="!11"/>
<literal name="tmp_1" val="!12"/>
<literal name="tmp_1" val="!13"/>
<literal name="tmp_1" val="!14"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="8" op_0_bw="7">
<![CDATA[
case15.i:1  %pcl_V_15443_load = load i8* %pcl_V_15443_addr, align 1

]]></Node>
<StgValue><ssdm name="pcl_V_15443_load"/></StgValue>
</operation>

<operation id="86" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="!0"/>
<literal name="tmp_1" val="!1"/>
<literal name="tmp_1" val="!2"/>
<literal name="tmp_1" val="!3"/>
<literal name="tmp_1" val="!4"/>
<literal name="tmp_1" val="!5"/>
<literal name="tmp_1" val="!6"/>
<literal name="tmp_1" val="!7"/>
<literal name="tmp_1" val="!8"/>
<literal name="tmp_1" val="!9"/>
<literal name="tmp_1" val="!10"/>
<literal name="tmp_1" val="!11"/>
<literal name="tmp_1" val="!12"/>
<literal name="tmp_1" val="!13"/>
<literal name="tmp_1" val="!14"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="0" op_0_bw="0">
<![CDATA[
case15.i:2  br label %"aesl_mux_load.16[96 x i8]P.i32.i64.exit"

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="87" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0" op_6_bw="8" op_7_bw="0" op_8_bw="8" op_9_bw="0" op_10_bw="8" op_11_bw="0" op_12_bw="8" op_13_bw="0" op_14_bw="8" op_15_bw="0">
<![CDATA[
aesl_mux_load.16[96 x i8]P.i32.i64.exit:0  %temp_V = phi i8 [ %pcl_V_0_load, %case0.i ], [ %pcl_V_1437_load, %case1.i ], [ %pcl_V_2444_load, %case2.i ], [ %pcl_V_3445_load, %case3.i ], [ %pcl_V_4446_load, %case4.i ], [ %pcl_V_5447_load, %case5.i ], [ %pcl_V_6448_load, %case6.i ], [ %pcl_V_7449_load, %case7.i ], [ %pcl_V_8450_load, %case8.i ], [ %pcl_V_9451_load, %case9.i ], [ %pcl_V_10438_load, %case10.i ], [ %pcl_V_11439_load, %case11.i ], [ %pcl_V_12440_load, %case12.i ], [ %pcl_V_13441_load, %case13.i ], [ %pcl_V_14442_load, %case14.i ], [ %pcl_V_15443_load, %case15.i ]

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="88" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="8">
<![CDATA[
aesl_mux_load.16[96 x i8]P.i32.i64.exit:4  call void @_ssdm_op_Write.ap_fifo.volatile.i8P(i8* %PCL_V_V, i8 %temp_V)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="89" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
aesl_mux_load.16[96 x i8]P.i32.i64.exit:5  %empty_23 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str2, i32 %tmp_s)

]]></Node>
<StgValue><ssdm name="empty_23"/></StgValue>
</operation>

<operation id="90" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="0">
<![CDATA[
aesl_mux_load.16[96 x i8]P.i32.i64.exit:6  br label %0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="91" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="0">
<![CDATA[
:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
