<< if (V "state") | eq "inited">>root=LABEL=ROOT<<end>>
