# Implementa√ß√£o de FSM em Verilog (Modelo Mealy)

Este projeto implementa uma **M√°quina de Estados Finitos (FSM)** utilizando a linguagem de descri√ß√£o de hardware **Verilog**. O design segue a arquitetura **Mealy**, onde as sa√≠das dependem tanto do estado atual quanto das entradas atuais.

## üìã Vis√£o Geral do Projeto

O objetivo √© criar um circuito sequencial que navega por estados predefinidos (A, B, C) com base em um sinal de controle. A principal caracter√≠stica desta implementa√ß√£o √© a antecipa√ß√£o da sa√≠da, t√≠pica de m√°quinas de Mealy.

### Arquitetura Mealy vs. Moore
O projeto original baseava-se em uma m√°quina de Moore, onde a sa√≠da `bo` era ativada apenas *dentro* do estado B.
Nesta adapta√ß√£o para **Mealy**:
*   A sa√≠da `bo` √© ativada **durante a transi√ß√£o** de A para B.
*   Isso permite que o sistema responda um ciclo de clock mais cedo do que na vers√£o Moore equivalente.

## üìä Diagrama de Estados

Abaixo est√° o diagrama de estados que ilustra o comportamento da m√°quina. Note que as sa√≠das s√£o indicadas nas setas de transi√ß√£o (`bi / bo`).

![Diagrama de Estados Mealy](./fsm_mealy_diagram.png)

*O diagrama tamb√©m est√° dispon√≠vel em formato Mermaid no arquivo [fsm_diagram.md](./fsm_diagram.md).*

### Detalhamento das Transi√ß√µes
1.  **Estado Inicial (A - Reset):**
    *   Se `bi=0`: Permanece em A, Sa√≠da `bo=0`.
    *   Se `bi=1`: Transita para B, **Sa√≠da `bo=1`** (Pulso de detec√ß√£o).
2.  **Estado Intermedi√°rio (B):**
    *   Se `bi=0`: Retorna para A, Sa√≠da `bo=0`.
    *   Se `bi=1`: Avan√ßa para C, Sa√≠da `bo=0`.
3.  **Estado Final (C):**
    *   Se `bi=0`: Retorna para A, Sa√≠da `bo=0`.
    *   Se `bi=1`: Permanece em C, Sa√≠da `bo=0`.

## ‚öôÔ∏è Especifica√ß√µes T√©cnicas

*   **Entradas:**
    *   `clk`: Clock do sistema (sincroniza√ß√£o).
    *   `reset`: Sinal de reinicializa√ß√£o (ativo alto), for√ßa o estado para A.
    *   `bi`: Bit de entrada de controle que dita as transi√ß√µes.
*   **Sa√≠das:**
    *   `bo`: Bit de sa√≠da (Flag de status).

### Tabela de Estados e Sa√≠das

| Estado Atual | Entrada (bi) | Pr√≥ximo Estado | Sa√≠da (bo) | Coment√°rio |
| :---: | :---: | :---: | :---: | :--- |
| **A (00)** | 0 | A (00) | 0 | Aguardando ativa√ß√£o |
| **A (00)** | 1 | B (01) | **1** | **Detec√ß√£o de in√≠cio (Mealy)** |
| **B (01)** | 0 | A (00) | 0 | Reset da sequ√™ncia |
| **B (01)** | 1 | C (10) | 0 | Sequ√™ncia em progresso |
| **C (10)** | 0 | A (00) | 0 | Reset da sequ√™ncia |
| **C (10)** | 1 | C (10) | 0 | Fim de curso (Trava) |

## üìÇ Estrutura de Arquivos

*   `fsm_mealy.v`: C√≥digo fonte Verilog do m√≥dulo da FSM.
*   `tb_fsm_mealy.v`: Testbench para simula√ß√£o e valida√ß√£o.
*   `fsm_diagram.md`: C√≥digo fonte do diagrama Mermaid.
*   `README.md`: Documenta√ß√£o do projeto.

## üöÄ Como Simular

Este c√≥digo √© compat√≠vel com qualquer simulador Verilog padr√£o (ModelSim, Vivado, Quartus, Icarus Verilog).

**Exemplo usando Icarus Verilog:**

1. Compile os arquivos:
   ```bash
   iverilog -o fsm_sim fsm_mealy.v tb_fsm_mealy.v
   ```

2. Execute a simula√ß√£o:
   ```bash
   vvp fsm_sim
   ```

3. Visualize as formas de onda (se tiver GTKWave):
   ```bash
   gtkwave fsm_mealy.vcd
   ```