Partition Merge report for R32V2020
Sun May 26 18:07:27 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sun May 26 18:07:27 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; R32V2020                                    ;
; Top-level Entity Name              ; R32V2020                                    ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 4,033                                       ;
;     Total combinational functions  ; 2,853                                       ;
;     Dedicated logic registers      ; 1,913                                       ;
; Total registers                    ; 1913                                        ;
; Total pins                         ; 36                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 66,560                                      ;
; Embedded Multiplier 9-bit elements ; 6                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                       ;
+-------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------------------+---------+
; Name                                                        ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                           ; Details ;
+-------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------------------+---------+
; w_dataIntoRegisterFile[0]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[0]~11                                ; N/A     ;
; w_dataIntoRegisterFile[10]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[10]~14                               ; N/A     ;
; w_dataIntoRegisterFile[11]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[11]~17                               ; N/A     ;
; w_dataIntoRegisterFile[12]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[12]~20                               ; N/A     ;
; w_dataIntoRegisterFile[13]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[13]~23                               ; N/A     ;
; w_dataIntoRegisterFile[14]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[14]~26                               ; N/A     ;
; w_dataIntoRegisterFile[15]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[15]~29                               ; N/A     ;
; w_dataIntoRegisterFile[16]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[16]~32                               ; N/A     ;
; w_dataIntoRegisterFile[17]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[17]~35                               ; N/A     ;
; w_dataIntoRegisterFile[18]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[18]~38                               ; N/A     ;
; w_dataIntoRegisterFile[19]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[19]~41                               ; N/A     ;
; w_dataIntoRegisterFile[1]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[1]~46                                ; N/A     ;
; w_dataIntoRegisterFile[20]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[20]~49                               ; N/A     ;
; w_dataIntoRegisterFile[21]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[21]~52                               ; N/A     ;
; w_dataIntoRegisterFile[22]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[22]~55                               ; N/A     ;
; w_dataIntoRegisterFile[23]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[23]~58                               ; N/A     ;
; w_dataIntoRegisterFile[24]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[24]~61                               ; N/A     ;
; w_dataIntoRegisterFile[25]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[25]~64                               ; N/A     ;
; w_dataIntoRegisterFile[26]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[26]~67                               ; N/A     ;
; w_dataIntoRegisterFile[27]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[27]~70                               ; N/A     ;
; w_dataIntoRegisterFile[28]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[28]~73                               ; N/A     ;
; w_dataIntoRegisterFile[29]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[29]~76                               ; N/A     ;
; w_dataIntoRegisterFile[2]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[2]~81                                ; N/A     ;
; w_dataIntoRegisterFile[30]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[30]~84                               ; N/A     ;
; w_dataIntoRegisterFile[31]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[31]~87                               ; N/A     ;
; w_dataIntoRegisterFile[3]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[3]~98                                ; N/A     ;
; w_dataIntoRegisterFile[4]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[4]~103                               ; N/A     ;
; w_dataIntoRegisterFile[5]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[5]~108                               ; N/A     ;
; w_dataIntoRegisterFile[6]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[6]~113                               ; N/A     ;
; w_dataIntoRegisterFile[7]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[7]~118                               ; N/A     ;
; w_dataIntoRegisterFile[8]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[8]~121                               ; N/A     ;
; w_dataIntoRegisterFile[9]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; w_dataIntoRegisterFile[9]~124                               ; N/A     ;
; ALU:ALU|w_ALUResult[0]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[0]                                      ; N/A     ;
; ALU:ALU|w_ALUResult[10]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[10]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[11]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[11]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[12]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[12]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[13]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[13]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[14]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[14]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[15]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[15]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[16]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[16]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[17]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[17]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[18]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[18]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[19]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[19]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[1]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[1]                                      ; N/A     ;
; ALU:ALU|w_ALUResult[20]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[20]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[21]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[21]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[22]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[22]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[23]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[23]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[24]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[24]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[25]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[25]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[26]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[26]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[27]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[27]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[28]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[28]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[29]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[29]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[2]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[2]                                      ; N/A     ;
; ALU:ALU|w_ALUResult[30]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[30]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[31]                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[31]                                     ; N/A     ;
; ALU:ALU|w_ALUResult[3]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[3]                                      ; N/A     ;
; ALU:ALU|w_ALUResult[4]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[4]                                      ; N/A     ;
; ALU:ALU|w_ALUResult[5]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[5]                                      ; N/A     ;
; ALU:ALU|w_ALUResult[6]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[6]                                      ; N/A     ;
; ALU:ALU|w_ALUResult[7]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[7]                                      ; N/A     ;
; ALU:ALU|w_ALUResult[8]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[8]                                      ; N/A     ;
; ALU:ALU|w_ALUResult[9]                                      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; ALU:ALU|w_ALUResult[9]                                      ; N/A     ;
; CLOCK_50                                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                    ; N/A     ;
; OneHotStateMachine:StateMachine|Pre_Q[0]                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OneHotStateMachine:StateMachine|Pre_Q[0]                    ; N/A     ;
; OneHotStateMachine:StateMachine|Pre_Q[1]                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OneHotStateMachine:StateMachine|Pre_Q[1]                    ; N/A     ;
; OneHotStateMachine:StateMachine|Pre_Q[2]                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OneHotStateMachine:StateMachine|Pre_Q[2]                    ; N/A     ;
; OneHotStateMachine:StateMachine|Pre_Q[3]                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OneHotStateMachine:StateMachine|Pre_Q[3]                    ; N/A     ;
; OneHotStateMachine:StateMachine|Pre_Q[4]                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OneHotStateMachine:StateMachine|Pre_Q[4]                    ; N/A     ;
; OneHotStateMachine:StateMachine|Pre_Q[5]                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OneHotStateMachine:StateMachine|Pre_Q[5]                    ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[0]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[0]                   ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[10]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[10]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[11]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[11]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[12]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[12]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[13]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[13]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[14]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[14]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[15]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[15]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[16]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[16]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[17]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[17]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[18]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[18]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[19]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[19]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[1]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[1]                   ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[20]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[20]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[21]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[21]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[22]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[22]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[23]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[23]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[24]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[24]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[25]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[25]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[26]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[26]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[27]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[27]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[28]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[28]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[29]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[29]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[2]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[2]                   ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[30]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[30]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[31]                  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[31]                  ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[3]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[3]                   ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[4]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[4]                   ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[5]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[5]                   ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[6]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[6]                   ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[7]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[7]                   ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[8]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[8]                   ; N/A     ;
; REG_32:InstructionROMDataOutputLatch|q[9]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; REG_32:InstructionROMDataOutputLatch|q[9]                   ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[0]  ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[10] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[11] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[12] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[13] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[14] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[15] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[16] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[16] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[17] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[17] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[18] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[18] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[19] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[19] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[1]  ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[20] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[20] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[21] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[21] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[22] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[22] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[23] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[23] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[24] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[24] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[25] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[25] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[26] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[26] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[27] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[27] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[28] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[28] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[29] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[29] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[2]  ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[30] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[30] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[31] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[31] ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[3]  ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[4]  ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[5]  ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[6]  ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[7]  ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[8]  ; N/A     ;
; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; RegisterFile:RegisterFile|COUNT_32:programCounter|Pre_Q[9]  ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|gnd                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; auto_signaltap_0|vcc                                        ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A     ;
; n_reset                                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; n_reset                                                     ; N/A     ;
; n_reset                                                     ; post-fitting  ; connected ; Top                            ; post-synthesis    ; n_reset                                                     ; N/A     ;
+-------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2663  ; 201              ; 1201                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 2238  ; 183              ; 432                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1693  ; 73               ; 114                            ; 0                              ;
;     -- 3 input functions                    ; 365   ; 69               ; 218                            ; 0                              ;
;     -- <=2 input functions                  ; 180   ; 41               ; 100                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 2047  ; 175              ; 363                            ; 0                              ;
;     -- arithmetic mode                      ; 191   ; 8                ; 69                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 702   ; 120              ; 1091                           ; 0                              ;
;     -- Dedicated logic registers            ; 702   ; 120              ; 1091                           ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 36    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 49280 ; 0                ; 17280                          ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 1                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 190   ; 175              ; 1801                           ; 2                              ;
;     -- Registered Input Connections         ; 105   ; 130              ; 1251                           ; 0                              ;
;     -- Output Connections                   ; 1767  ; 343              ; 35                             ; 23                             ;
;     -- Registered Output Connections        ; 78    ; 343              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 14918 ; 1348             ; 6760                           ; 26                             ;
;     -- Registered Connections               ; 6733  ; 998              ; 4989                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 200   ; 229              ; 1503                           ; 25                             ;
;     -- sld_hub:auto_hub                     ; 229   ; 20               ; 269                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1503  ; 269              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 25    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 26    ; 78               ; 340                            ; 2                              ;
;     -- Output Ports                         ; 73    ; 95               ; 151                            ; 1                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 142                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 55               ; 137                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 1                ; 13                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 30               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 19                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 48               ; 139                            ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 53               ; 153                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 47               ; 139                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                             ;
+---------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                            ; Partition ; Type          ; Location ; Status      ;
+---------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Anode_Activate[0]                                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Anode_Activate[0]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Anode_Activate[0]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; Anode_Activate[1]                                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Anode_Activate[1]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Anode_Activate[1]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; Anode_Activate[2]                                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Anode_Activate[2]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Anode_Activate[2]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; Anode_Activate[3]                                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- Anode_Activate[3]                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Anode_Activate[3]~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; CLOCK_50                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; LED_out[0]                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED_out[0]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED_out[0]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; LED_out[1]                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED_out[1]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED_out[1]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; LED_out[2]                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED_out[2]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED_out[2]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; LED_out[3]                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED_out[3]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED_out[3]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; LED_out[4]                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED_out[4]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED_out[4]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; LED_out[5]                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED_out[5]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED_out[5]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; LED_out[6]                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- LED_out[6]                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LED_out[6]~output                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; SerRts                                                                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- SerRts                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- SerRts~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; SerRxd                                                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- SerRxd                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SerRxd~input                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; SerTxd                                                                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- SerTxd                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- SerTxd~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[0]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[0]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[0]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[10]                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[10]                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[10]~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[11]                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[11]                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[11]~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[12]                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[12]                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[12]~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[13]                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[13]                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[13]~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[14]                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[14]                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[14]~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[15]                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[15]                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[15]~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[16]                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[16]                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[16]~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[17]                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[17]                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[17]~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[1]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[1]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[1]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[2]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[2]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[2]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[3]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[3]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[3]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[4]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[4]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[4]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[5]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[5]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[5]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[6]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[6]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[6]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[7]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[7]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[7]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[8]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[8]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[8]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; VideoVect[9]                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- VideoVect[9]                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VideoVect[9]~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tck                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tdi                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tdo                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tms                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; jtag.bp.Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; n_reset                                                                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- n_reset                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- n_reset~input                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_0_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_10_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_11_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_12_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_13_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_14_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_15_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_16_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_17_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_18_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_19_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_1_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_20_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_21_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_22_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_23_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_24_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_25_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_26_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_27_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_28_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_29_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_2_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_30_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_31_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_3_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_4_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_5_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_6_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_7_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_8_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.w_dataIntoRegisterFile_9_                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                 ;           ;               ;          ;             ;
; ps2Clk                                                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- ps2Clk                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ps2Clk~input                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
; ps2Data                                                                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- ps2Data                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ps2Data~input                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                 ;           ;               ;          ;             ;
+---------------------------------------------------------------------------------+-----------+---------------+----------+-------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimated Total logic elements              ; 4,033          ;
;                                             ;                ;
; Total combinational functions               ; 2853           ;
; Logic element usage by number of LUT inputs ;                ;
;     -- 4 input functions                    ; 1880           ;
;     -- 3 input functions                    ; 652            ;
;     -- <=2 input functions                  ; 321            ;
;                                             ;                ;
; Logic elements by mode                      ;                ;
;     -- normal mode                          ; 2585           ;
;     -- arithmetic mode                      ; 268            ;
;                                             ;                ;
; Total registers                             ; 1913           ;
;     -- Dedicated logic registers            ; 1913           ;
;     -- I/O registers                        ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 36             ;
; Total memory bits                           ; 66560          ;
;                                             ;                ;
; Embedded Multiplier 9-bit elements          ; 6              ;
;                                             ;                ;
; Total PLLs                                  ; 1              ;
;     -- PLLs                                 ; 1              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1614           ;
; Total fan-out                               ; 20455          ;
; Average fan-out                             ; 4.01           ;
+---------------------------------------------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------------------------------------------+
; BlockRam_Data:Data_RAM|altsyncram:altsyncram_component|altsyncram_dvn3:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; 8192  ; None                                                       ;
; BlockRam_Stack:Stack_RAM|altsyncram:altsyncram_component|altsyncram_d7p3:auto_generated|ALTSYNCRAM                                                                                                    ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; None                                                       ;
; BlockRom_Instruction:Instr_ROM|altsyncram:altsyncram_component|altsyncram_2r24:auto_generated|altsyncram_0a33:altsyncram1|ALTSYNCRAM                                                                  ; AUTO ; True Dual Port   ; 512          ; 32           ; 512          ; 32           ; 16384 ; ../../Programs/C009-BRAches_Test/C009-BRAches_Test_ins.HEX ;
; PeripheralInterface:Peripherals|Mem_Mapped_SVGA:SVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_b0q3:auto_generated|ALTSYNCRAM                                                ; AUTO ; True Dual Port   ; 2048         ; 8            ; 2048         ; 8            ; 16384 ; None                                                       ;
; PeripheralInterface:Peripherals|bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 16           ; 8            ; 16           ; 8            ; 128   ; None                                                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8824:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 135          ; 128          ; 135          ; 17280 ; None                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 3           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 6           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 3           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun May 26 18:07:25 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off R32V2020 -c R32V2020 --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 169 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15899): PLL "VideoClk_SVGA_800x600:clockGen|altpll:altpll_component|VideoClk_SVGA_800x600_altpll:auto_generated|pll1" has parameters clk1_multiply_by and clk1_divide_by specified but port CLK[1] is not connected File: C:/Users/HPz420/Documents/GitHub/R32V2020/VHDL/Top_Level_Builds/R32V2020_Build_V001/db/videoclk_svga_800x600_altpll.v Line: 46
Info (21057): Implemented 4415 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 8 input pins
    Info (21059): Implemented 32 output pins
    Info (21061): Implemented 4120 logic cells
    Info (21064): Implemented 247 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 6 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4722 megabytes
    Info: Processing ended: Sun May 26 18:07:27 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


