Timing Analyzer report for Lab4
Fri Jan 07 17:57:15 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Lab4                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10E22C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-8         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                     ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; Clock Name                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BCD4bitsWreg:visualizacion|cfreq[16] } ;
; clk                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                  ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 304.41 MHz ; 304.41 MHz      ; BCD4bitsWreg:visualizacion|cfreq[16] ;                                                               ;
; 328.62 MHz ; 250.0 MHz       ; clk                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                           ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; -3.353 ; -15.472       ;
; clk                                  ; -2.043 ; -22.513       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; clk                                  ; 0.452 ; 0.000         ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.453 ; 0.000         ;
+--------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.000 ; -75.863       ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; -1.487 ; -14.870       ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                                                     ;
+--------+-------------------------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -3.353 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.416      ;
; -3.331 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.394      ;
; -3.321 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.385      ;
; -3.263 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.326      ;
; -3.246 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.309      ;
; -3.235 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.298      ;
; -3.222 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.286      ;
; -3.221 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.284      ;
; -3.221 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.098      ; 4.310      ;
; -3.187 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.251      ;
; -3.181 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.078      ; 4.250      ;
; -3.165 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.229      ;
; -3.163 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.097      ; 4.251      ;
; -3.155 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 4.209      ;
; -3.149 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 4.205      ;
; -3.140 ; BancoRegistro:registro|breg[4][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.204      ;
; -3.128 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.066      ; 4.185      ;
; -3.127 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 4.183      ;
; -3.121 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.079      ; 4.191      ;
; -3.113 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.176      ;
; -3.107 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 4.163      ;
; -3.106 ; BancoRegistro:registro|breg[1][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.064      ; 4.161      ;
; -3.103 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.166      ;
; -3.097 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.097      ; 4.185      ;
; -3.095 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.158      ;
; -3.093 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.157      ;
; -3.091 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.155      ;
; -3.082 ; BancoRegistro:registro|breg[6][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.145      ;
; -3.082 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 4.138      ;
; -3.072 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.097      ; 4.160      ;
; -3.069 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.133      ;
; -3.068 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 4.122      ;
; -3.068 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.132      ;
; -3.064 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.127      ;
; -3.056 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.074      ; 4.121      ;
; -3.046 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 4.102      ;
; -3.033 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 4.087      ;
; -3.033 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.078      ; 4.102      ;
; -3.031 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.064      ; 4.086      ;
; -3.018 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.066      ; 4.075      ;
; -3.011 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 4.067      ;
; -3.009 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.078      ; 4.078      ;
; -3.003 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.097      ; 4.091      ;
; -2.995 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.097      ; 4.083      ;
; -2.990 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.097      ; 4.078      ;
; -2.976 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 4.032      ;
; -2.974 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.066      ; 4.031      ;
; -2.966 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.029      ;
; -2.960 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 4.024      ;
; -2.957 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 4.011      ;
; -2.941 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 4.004      ;
; -2.916 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 3.979      ;
; -2.916 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 3.979      ;
; -2.914 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.970      ;
; -2.914 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.970      ;
; -2.907 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 3.971      ;
; -2.886 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.940      ;
; -2.882 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.098      ; 3.971      ;
; -2.876 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 3.940      ;
; -2.876 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.072      ; 3.939      ;
; -2.851 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.905      ;
; -2.849 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.064      ; 3.904      ;
; -2.847 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.074      ; 3.912      ;
; -2.815 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.871      ;
; -2.798 ; BancoRegistro:registro|breg[2][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 3.862      ;
; -2.781 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.074      ; 3.846      ;
; -2.772 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.074      ; 3.837      ;
; -2.768 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 3.832      ;
; -2.759 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 3.823      ;
; -2.744 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.800      ;
; -2.737 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 3.801      ;
; -2.735 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 3.799      ;
; -2.718 ; BancoRegistro:registro|breg[0][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.774      ;
; -2.709 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.765      ;
; -2.707 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.066      ; 3.764      ;
; -2.646 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.066      ; 3.703      ;
; -2.619 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.675      ;
; -2.589 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 3.653      ;
; -2.589 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.073      ; 3.653      ;
; -2.508 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.064      ; 3.563      ;
; -2.495 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.551      ;
; -2.473 ; BancoRegistro:registro|breg[7][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.061      ; 3.525      ;
; -2.471 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.527      ;
; -2.471 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.527      ;
; -2.450 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.504      ;
; -2.428 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.066      ; 3.485      ;
; -2.403 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.457      ;
; -2.348 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.402      ;
; -2.340 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.396      ;
; -2.316 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.372      ;
; -2.290 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.344      ;
; -2.285 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.078     ; 3.208      ;
; -2.283 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[3] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.078     ; 3.206      ;
; -2.282 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.336      ;
; -2.252 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.306      ;
; -2.239 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.064      ; 3.294      ;
; -2.125 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.078     ; 3.048      ;
; -2.123 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[3] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.078     ; 3.046      ;
; -2.050 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[2] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.077     ; 2.974      ;
; -2.049 ; BancoRegistro:registro|breg[3][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 3.105      ;
+--------+-------------------------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                 ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -2.043 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.963      ;
; -1.945 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.865      ;
; -1.894 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.814      ;
; -1.799 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.719      ;
; -1.751 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.671      ;
; -1.747 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.667      ;
; -1.659 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.575     ; 2.085      ;
; -1.653 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.573      ;
; -1.653 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.573      ;
; -1.637 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.557      ;
; -1.605 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.525      ;
; -1.602 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.522      ;
; -1.601 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.521      ;
; -1.575 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.495      ;
; -1.517 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.575     ; 1.943      ;
; -1.511 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 0.500        ; 2.496      ; 4.759      ;
; -1.507 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.427      ;
; -1.507 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.427      ;
; -1.506 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.426      ;
; -1.491 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.411      ;
; -1.491 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.411      ;
; -1.459 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.379      ;
; -1.457 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 2.378      ;
; -1.456 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.376      ;
; -1.455 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.375      ;
; -1.454 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.849      ;
; -1.429 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.349      ;
; -1.426 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.575     ; 1.852      ;
; -1.426 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.346      ;
; -1.422 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.817      ;
; -1.392 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.787      ;
; -1.361 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.281      ;
; -1.361 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.281      ;
; -1.361 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.281      ;
; -1.359 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 2.280      ;
; -1.345 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.345 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.345 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.324 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.719      ;
; -1.313 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.233      ;
; -1.310 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.309 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 2.230      ;
; -1.309 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.229      ;
; -1.309 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.229      ;
; -1.308 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.703      ;
; -1.308 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.703      ;
; -1.294 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 1.000        ; 2.496      ; 5.042      ;
; -1.283 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.203      ;
; -1.280 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.200      ;
; -1.279 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.199      ;
; -1.273 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.668      ;
; -1.246 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.641      ;
; -1.243 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.638      ;
; -1.215 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.135      ;
; -1.215 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.135      ;
; -1.215 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.135      ;
; -1.214 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 2.135      ;
; -1.214 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.134      ;
; -1.199 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.119      ;
; -1.199 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.119      ;
; -1.199 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.119      ;
; -1.198 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.118      ;
; -1.178 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.573      ;
; -1.167 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.087      ;
; -1.165 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 2.086      ;
; -1.164 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.084      ;
; -1.163 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.083      ;
; -1.163 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.083      ;
; -1.162 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.557      ;
; -1.162 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.557      ;
; -1.137 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.057      ;
; -1.134 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.054      ;
; -1.133 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.053      ;
; -1.133 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 2.053      ;
; -1.126 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.521      ;
; -1.097 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.492      ;
; -1.096 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.491      ;
; -1.069 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 1.990      ;
; -1.069 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.989      ;
; -1.069 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.989      ;
; -1.069 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.989      ;
; -1.068 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.988      ;
; -1.067 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 1.988      ;
; -1.053 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.973      ;
; -1.053 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.973      ;
; -1.053 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.973      ;
; -1.052 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.972      ;
; -1.051 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 1.972      ;
; -1.038 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; -0.100     ; 1.939      ;
; -1.032 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.427      ;
; -1.021 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.941      ;
; -1.019 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 1.940      ;
; -1.018 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.938      ;
; -1.017 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.080     ; 1.938      ;
; -1.017 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.937      ;
; -1.017 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.937      ;
; -1.016 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.411      ;
; -1.015 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.394      ; 2.410      ;
; -1.008 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; -0.100     ; 1.909      ;
; -0.991 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 1.000        ; -0.081     ; 1.911      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; BancoRegistro:registro|breg[7][0]    ; BancoRegistro:registro|breg[7][0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; BancoRegistro:registro|breg[1][1]    ; BancoRegistro:registro|breg[1][1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; BancoRegistro:registro|breg[2][2]    ; BancoRegistro:registro|breg[2][2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; BancoRegistro:registro|breg[4][3]    ; BancoRegistro:registro|breg[4][3]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.607 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.394      ;
; 0.616 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.403      ;
; 0.718 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.100      ; 1.030      ;
; 0.720 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.100      ; 1.032      ;
; 0.721 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.100      ; 1.033      ;
; 0.729 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.516      ;
; 0.735 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.736 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.738 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.525      ;
; 0.739 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.033      ;
; 0.747 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.534      ;
; 0.747 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.534      ;
; 0.756 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.543      ;
; 0.763 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.868 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.655      ;
; 0.869 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.656      ;
; 0.877 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.664      ;
; 0.886 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.673      ;
; 0.887 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.674      ;
; 0.895 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.682      ;
; 1.007 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.794      ;
; 1.008 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.795      ;
; 1.016 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.803      ;
; 1.026 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.813      ;
; 1.026 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.813      ;
; 1.035 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.822      ;
; 1.073 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.100      ; 1.385      ;
; 1.082 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.100      ; 1.394      ;
; 1.091 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.383      ;
; 1.091 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.384      ;
; 1.093 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.385      ;
; 1.100 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.110 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.110 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.111 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.147 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.934      ;
; 1.148 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.935      ;
; 1.157 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.944      ;
; 1.166 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.953      ;
; 1.167 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.954      ;
; 1.176 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.963      ;
; 1.204 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.100      ; 1.516      ;
; 1.222 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.222 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.222 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.514      ;
; 1.223 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.516      ;
; 1.223 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.515      ;
; 1.231 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.523      ;
; 1.232 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.524      ;
; 1.232 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.524      ;
; 1.241 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.533      ;
; 1.241 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.533      ;
; 1.250 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.542      ;
; 1.251 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.543      ;
; 1.251 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.543      ;
; 1.288 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 2.075      ;
; 1.288 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 2.075      ;
; 1.297 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 2.084      ;
; 1.307 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 2.094      ;
; 1.307 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.575      ; 2.094      ;
; 1.316 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.575      ; 2.103      ;
; 1.362 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.655      ;
; 1.362 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.654      ;
; 1.363 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.656      ;
; 1.363 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.655      ;
; 1.371 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.663      ;
; 1.372 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.665      ;
; 1.372 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.664      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.453 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 0.758      ;
; 0.715 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 1.008      ;
; 0.759 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.082      ; 1.053      ;
; 0.768 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.082      ; 1.062      ;
; 0.791 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 1.084      ;
; 0.940 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.082      ; 1.234      ;
; 0.954 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.082      ; 1.248      ;
; 0.974 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.081      ; 1.267      ;
; 1.118 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.082      ; 1.412      ;
; 1.576 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.113      ;
; 1.576 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.113      ;
; 1.655 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.193      ;
; 1.703 ; BancoRegistro:registro|breg[5][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.240      ;
; 1.708 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.245      ;
; 1.710 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.247      ;
; 1.748 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.285      ;
; 1.749 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.286      ;
; 1.751 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.288      ;
; 1.828 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.366      ;
; 1.850 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.388      ;
; 1.872 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.410      ;
; 1.875 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.412      ;
; 1.892 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.429      ;
; 1.919 ; BancoRegistro:registro|breg[3][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.457      ;
; 1.924 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.461      ;
; 1.996 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.533      ;
; 2.010 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.547      ;
; 2.023 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.561      ;
; 2.049 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.084      ; 2.345      ;
; 2.055 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.592      ;
; 2.060 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.085      ; 2.357      ;
; 2.065 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.603      ;
; 2.084 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.621      ;
; 2.086 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.623      ;
; 2.165 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.085      ; 2.462      ;
; 2.186 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.084      ; 2.482      ;
; 2.209 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.084      ; 2.505      ;
; 2.239 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.297      ; 2.778      ;
; 2.252 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.297      ; 2.791      ;
; 2.260 ; BancoRegistro:registro|breg[7][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.293      ; 2.795      ;
; 2.271 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.809      ;
; 2.286 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.824      ;
; 2.287 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.825      ;
; 2.291 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.084      ; 2.587      ;
; 2.306 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.084      ; 2.602      ;
; 2.314 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.084      ; 2.610      ;
; 2.334 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.871      ;
; 2.335 ; BancoRegistro:registro|breg[2][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 2.881      ;
; 2.401 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.939      ;
; 2.401 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.297      ; 2.940      ;
; 2.406 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.943      ;
; 2.410 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.297      ; 2.949      ;
; 2.413 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.951      ;
; 2.417 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.955      ;
; 2.420 ; BancoRegistro:registro|breg[0][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 2.958      ;
; 2.420 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.295      ; 2.957      ;
; 2.454 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.000      ;
; 2.458 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.004      ;
; 2.474 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.012      ;
; 2.578 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.116      ;
; 2.591 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.129      ;
; 2.602 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.148      ;
; 2.614 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.305      ; 3.161      ;
; 2.660 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.198      ;
; 2.661 ; BancoRegistro:registro|breg[1][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.199      ;
; 2.668 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.310      ; 3.220      ;
; 2.673 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.305      ; 3.220      ;
; 2.700 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.309      ; 3.251      ;
; 2.700 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.238      ;
; 2.700 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.238      ;
; 2.705 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.251      ;
; 2.732 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.270      ;
; 2.746 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.284      ;
; 2.800 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.346      ;
; 2.817 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.363      ;
; 2.825 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.371      ;
; 2.830 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.309      ; 3.381      ;
; 2.855 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.303      ; 3.400      ;
; 2.855 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.303      ; 3.400      ;
; 2.858 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.404      ;
; 2.860 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.406      ;
; 2.862 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.309      ; 3.413      ;
; 2.875 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.413      ;
; 2.877 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.423      ;
; 2.924 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.303      ; 3.469      ;
; 2.927 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.305      ; 3.474      ;
; 2.947 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.328      ; 3.517      ;
; 2.955 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.303      ; 3.500      ;
; 2.956 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.303      ; 3.501      ;
; 2.968 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.303      ; 3.513      ;
; 2.976 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.303      ; 3.521      ;
; 2.978 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.305      ; 3.525      ;
; 2.987 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.525      ;
; 2.989 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.296      ; 3.527      ;
; 2.999 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.297      ; 3.538      ;
; 3.020 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.303      ; 3.565      ;
; 3.030 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.303      ; 3.575      ;
; 3.031 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.304      ; 3.577      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                   ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 325.1 MHz  ; 325.1 MHz       ; BCD4bitsWreg:visualizacion|cfreq[16] ;                                                               ;
; 370.23 MHz ; 250.0 MHz       ; clk                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; -3.175 ; -14.152       ;
; clk                                  ; -1.701 ; -18.391       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.401 ; 0.000         ;
; clk                                  ; 0.401 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.000 ; -75.863       ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; -1.487 ; -14.870       ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                                                      ;
+--------+-------------------------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -3.175 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.059      ; 4.226      ;
; -3.112 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 4.161      ;
; -3.097 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 4.146      ;
; -3.083 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.083      ; 4.158      ;
; -3.076 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 4.125      ;
; -3.025 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 4.074      ;
; -3.017 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.059      ; 4.068      ;
; -3.005 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.081      ; 4.078      ;
; -3.002 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 4.051      ;
; -3.001 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 4.050      ;
; -3.001 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 4.056      ;
; -2.965 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 4.015      ;
; -2.945 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.065      ; 4.002      ;
; -2.943 ; BancoRegistro:registro|breg[4][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.993      ;
; -2.939 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.988      ;
; -2.939 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.988      ;
; -2.929 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.979      ;
; -2.907 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 3.951      ;
; -2.899 ; BancoRegistro:registro|breg[6][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.948      ;
; -2.893 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.942      ;
; -2.891 ; BancoRegistro:registro|breg[1][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.933      ;
; -2.889 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.938      ;
; -2.885 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.927      ;
; -2.878 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.928      ;
; -2.877 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.081      ; 3.950      ;
; -2.876 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.081      ; 3.949      ;
; -2.871 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.913      ;
; -2.870 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.060      ; 3.922      ;
; -2.866 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.921      ;
; -2.864 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.059      ; 3.915      ;
; -2.858 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.908      ;
; -2.857 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.907      ;
; -2.856 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.897      ;
; -2.849 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.891      ;
; -2.847 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.081      ; 3.920      ;
; -2.847 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.081      ; 3.920      ;
; -2.829 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.871      ;
; -2.817 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.063      ; 3.872      ;
; -2.815 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.857      ;
; -2.799 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.081      ; 3.872      ;
; -2.790 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 3.834      ;
; -2.789 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 3.833      ;
; -2.784 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.826      ;
; -2.780 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.829      ;
; -2.779 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.828      ;
; -2.778 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.820      ;
; -2.774 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.815      ;
; -2.774 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 3.817      ;
; -2.769 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.810      ;
; -2.763 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.804      ;
; -2.753 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.802      ;
; -2.753 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.802      ;
; -2.749 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.799      ;
; -2.717 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.083      ; 3.792      ;
; -2.711 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.059      ; 3.762      ;
; -2.692 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 3.735      ;
; -2.687 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.728      ;
; -2.681 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.722      ;
; -2.677 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.727      ;
; -2.671 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.713      ;
; -2.671 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.713      ;
; -2.671 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.057      ; 3.720      ;
; -2.631 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.673      ;
; -2.621 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.060      ; 3.673      ;
; -2.579 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.060      ; 3.631      ;
; -2.559 ; BancoRegistro:registro|breg[2][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.609      ;
; -2.554 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.059      ; 3.605      ;
; -2.552 ; BancoRegistro:registro|breg[0][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.594      ;
; -2.549 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 3.593      ;
; -2.544 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.586      ;
; -2.542 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.592      ;
; -2.538 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.580      ;
; -2.527 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.577      ;
; -2.516 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.060      ; 3.568      ;
; -2.493 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.543      ;
; -2.406 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.448      ;
; -2.391 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.441      ;
; -2.391 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.058      ; 3.441      ;
; -2.381 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 3.425      ;
; -2.368 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 3.411      ;
; -2.317 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.359      ;
; -2.290 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.331      ;
; -2.270 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.312      ;
; -2.270 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.312      ;
; -2.261 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.052      ; 3.305      ;
; -2.253 ; BancoRegistro:registro|breg[7][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.046      ; 3.291      ;
; -2.193 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.234      ;
; -2.182 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.224      ;
; -2.157 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.198      ;
; -2.133 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 3.175      ;
; -2.132 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.173      ;
; -2.132 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.173      ;
; -2.106 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.049      ; 3.147      ;
; -2.098 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.051      ; 3.141      ;
; -2.076 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.072     ; 3.006      ;
; -2.073 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[3] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.072     ; 3.003      ;
; -1.926 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.072     ; 2.856      ;
; -1.923 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[3] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.072     ; 2.853      ;
; -1.906 ; BancoRegistro:registro|breg[3][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.050      ; 2.948      ;
; -1.879 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[2] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.070     ; 2.811      ;
+--------+-------------------------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -1.701 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.630      ;
; -1.611 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.540      ;
; -1.571 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.500      ;
; -1.484 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.413      ;
; -1.449 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.378      ;
; -1.444 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.373      ;
; -1.406 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.537     ; 1.871      ;
; -1.370 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.299      ;
; -1.359 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.288      ;
; -1.358 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.287      ;
; -1.323 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.252      ;
; -1.319 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.248      ;
; -1.317 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.246      ;
; -1.291 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 1.000        ; 2.297      ; 4.820      ;
; -1.284 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.537     ; 1.749      ;
; -1.284 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.213      ;
; -1.252 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 0.500        ; 2.297      ; 4.281      ;
; -1.244 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.173      ;
; -1.244 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.173      ;
; -1.233 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.162      ;
; -1.232 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.161      ;
; -1.231 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.160      ;
; -1.201 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.537     ; 1.666      ;
; -1.197 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.126      ;
; -1.194 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 2.124      ;
; -1.193 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.122      ;
; -1.192 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.121      ;
; -1.176 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.551      ;
; -1.158 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.087      ;
; -1.154 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.083      ;
; -1.129 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.504      ;
; -1.118 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.047      ;
; -1.118 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.047      ;
; -1.117 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 2.047      ;
; -1.107 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.036      ;
; -1.106 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.035      ;
; -1.106 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 2.035      ;
; -1.104 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 2.034      ;
; -1.090 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.465      ;
; -1.070 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 2.000      ;
; -1.067 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.996      ;
; -1.066 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.996      ;
; -1.066 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.995      ;
; -1.065 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.994      ;
; -1.050 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.425      ;
; -1.050 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.425      ;
; -1.039 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.414      ;
; -1.031 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.961      ;
; -1.028 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.027 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.956      ;
; -0.999 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.374      ;
; -0.992 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.991 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.921      ;
; -0.991 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.920      ;
; -0.991 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.921      ;
; -0.980 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.909      ;
; -0.980 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.909      ;
; -0.980 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.910      ;
; -0.979 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.909      ;
; -0.979 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.908      ;
; -0.964 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.339      ;
; -0.960 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.335      ;
; -0.944 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.874      ;
; -0.942 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.940 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.870      ;
; -0.939 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.868      ;
; -0.924 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.299      ;
; -0.924 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.299      ;
; -0.912 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.287      ;
; -0.905 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.835      ;
; -0.901 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.830      ;
; -0.901 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.831      ;
; -0.900 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.829      ;
; -0.872 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.247      ;
; -0.865 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.795      ;
; -0.865 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.794      ;
; -0.865 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.795      ;
; -0.865 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.795      ;
; -0.864 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.794      ;
; -0.854 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.784      ;
; -0.854 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.783      ;
; -0.854 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.784      ;
; -0.853 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.782      ;
; -0.853 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.783      ;
; -0.852 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.782      ;
; -0.834 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.745      ;
; -0.834 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.209      ;
; -0.833 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.208      ;
; -0.818 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.748      ;
; -0.816 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.746      ;
; -0.814 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.744      ;
; -0.814 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.744      ;
; -0.813 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.073     ; 1.742      ;
; -0.813 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.743      ;
; -0.798 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.173      ;
; -0.797 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.172      ;
; -0.795 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.706      ;
; -0.786 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.373      ; 2.161      ;
; -0.779 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 1.000        ; -0.072     ; 1.709      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.401 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 0.684      ;
; 0.666 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 0.934      ;
; 0.684 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 0.952      ;
; 0.709 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 0.977      ;
; 0.732 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 1.000      ;
; 0.856 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 1.124      ;
; 0.858 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 1.126      ;
; 0.874 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 1.142      ;
; 1.003 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.073      ; 1.271      ;
; 1.405 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 1.888      ;
; 1.405 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 1.888      ;
; 1.481 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 1.966      ;
; 1.534 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.017      ;
; 1.544 ; BancoRegistro:registro|breg[5][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.027      ;
; 1.559 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.042      ;
; 1.562 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.045      ;
; 1.562 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.045      ;
; 1.567 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.050      ;
; 1.635 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.120      ;
; 1.659 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.144      ;
; 1.676 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.159      ;
; 1.701 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.184      ;
; 1.712 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.197      ;
; 1.723 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.206      ;
; 1.742 ; BancoRegistro:registro|breg[3][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.227      ;
; 1.788 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.271      ;
; 1.805 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.290      ;
; 1.822 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.305      ;
; 1.837 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.076      ; 2.108      ;
; 1.841 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.324      ;
; 1.852 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.074      ; 2.121      ;
; 1.882 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.367      ;
; 1.909 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.392      ;
; 1.934 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.417      ;
; 1.953 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.074      ; 2.222      ;
; 1.955 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.076      ; 2.226      ;
; 1.972 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.074      ; 2.241      ;
; 2.002 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.262      ; 2.489      ;
; 2.017 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.262      ; 2.504      ;
; 2.038 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.523      ;
; 2.071 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.074      ; 2.340      ;
; 2.084 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.074      ; 2.353      ;
; 2.088 ; BancoRegistro:registro|breg[7][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.255      ; 2.568      ;
; 2.090 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.074      ; 2.359      ;
; 2.107 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.592      ;
; 2.108 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.593      ;
; 2.124 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.607      ;
; 2.159 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.262      ; 2.646      ;
; 2.169 ; BancoRegistro:registro|breg[0][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.654      ;
; 2.169 ; BancoRegistro:registro|breg[2][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 2.661      ;
; 2.179 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.664      ;
; 2.189 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.672      ;
; 2.191 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.676      ;
; 2.205 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.262      ; 2.692      ;
; 2.222 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.707      ;
; 2.223 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.258      ; 2.706      ;
; 2.252 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 2.744      ;
; 2.259 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.744      ;
; 2.280 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 2.772      ;
; 2.324 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.809      ;
; 2.358 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.843      ;
; 2.381 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.274      ; 2.880      ;
; 2.401 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.886      ;
; 2.412 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 2.904      ;
; 2.417 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.272      ; 2.914      ;
; 2.420 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.269      ; 2.914      ;
; 2.428 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.913      ;
; 2.428 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.913      ;
; 2.430 ; BancoRegistro:registro|breg[1][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.259      ; 2.914      ;
; 2.466 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.951      ;
; 2.491 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.269      ; 2.985      ;
; 2.498 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.268      ; 2.991      ;
; 2.500 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 2.985      ;
; 2.527 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 3.019      ;
; 2.556 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.266      ; 3.047      ;
; 2.556 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.266      ; 3.047      ;
; 2.558 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.272      ; 3.055      ;
; 2.567 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 3.059      ;
; 2.570 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.272      ; 3.067      ;
; 2.583 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 3.075      ;
; 2.590 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 3.075      ;
; 2.592 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 3.084      ;
; 2.598 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 3.090      ;
; 2.609 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.268      ; 3.102      ;
; 2.633 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.291      ; 3.149      ;
; 2.650 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.266      ; 3.141      ;
; 2.661 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.269      ; 3.155      ;
; 2.668 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.269      ; 3.162      ;
; 2.677 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.266      ; 3.168      ;
; 2.677 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.266      ; 3.168      ;
; 2.704 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 3.189      ;
; 2.709 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.266      ; 3.200      ;
; 2.710 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.266      ; 3.201      ;
; 2.718 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.266      ; 3.209      ;
; 2.729 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.260      ; 3.214      ;
; 2.734 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.267      ; 3.226      ;
; 2.740 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.266      ; 3.231      ;
; 2.749 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.289      ; 3.263      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; BancoRegistro:registro|breg[7][0]    ; BancoRegistro:registro|breg[7][0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; BancoRegistro:registro|breg[1][1]    ; BancoRegistro:registro|breg[1][1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; BancoRegistro:registro|breg[2][2]    ; BancoRegistro:registro|breg[2][2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; BancoRegistro:registro|breg[4][3]    ; BancoRegistro:registro|breg[4][3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.543 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.275      ;
; 0.560 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.292      ;
; 0.635 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.367      ;
; 0.664 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.396      ;
; 0.664 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.396      ;
; 0.665 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.397      ;
; 0.667 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.953      ;
; 0.669 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.955      ;
; 0.670 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.956      ;
; 0.681 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.413      ;
; 0.684 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.685 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.687 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.688 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.689 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.715 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.757 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.489      ;
; 0.762 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.494      ;
; 0.785 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.517      ;
; 0.786 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.518      ;
; 0.790 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.522      ;
; 0.802 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.534      ;
; 0.878 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.609      ;
; 0.884 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.616      ;
; 0.907 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.639      ;
; 0.908 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.639      ;
; 0.908 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.639      ;
; 0.926 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.657      ;
; 0.988 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.274      ;
; 0.989 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.275      ;
; 1.000 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.731      ;
; 1.001 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.732      ;
; 1.006 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.273      ;
; 1.007 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.008 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.011 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.278      ;
; 1.012 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.023 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.290      ;
; 1.024 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.024 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.025 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.291      ;
; 1.025 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.025 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.030 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.761      ;
; 1.030 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.761      ;
; 1.031 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.762      ;
; 1.048 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.779      ;
; 1.081 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.367      ;
; 1.099 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.366      ;
; 1.099 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.365      ;
; 1.099 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.366      ;
; 1.105 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.106 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.373      ;
; 1.123 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.854      ;
; 1.123 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.854      ;
; 1.128 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.395      ;
; 1.129 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.395      ;
; 1.129 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.395      ;
; 1.130 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.397      ;
; 1.130 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.397      ;
; 1.133 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.400      ;
; 1.134 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.401      ;
; 1.145 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.412      ;
; 1.147 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.414      ;
; 1.147 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.413      ;
; 1.147 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.414      ;
; 1.147 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.413      ;
; 1.147 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.414      ;
; 1.153 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.884      ;
; 1.153 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.884      ;
; 1.154 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.885      ;
; 1.171 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.902      ;
; 1.221 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.487      ;
; 1.221 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.488      ;
; 1.222 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.488      ;
; 1.228 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.495      ;
; 1.245 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.976      ;
; 1.251 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.517      ;
; 1.251 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.518      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; -0.881 ; -3.456        ;
; clk                                  ; -0.646 ; -1.543        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.186 ; 0.000         ;
; clk                                  ; 0.186 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.000 ; -55.270       ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; -1.000 ; -10.000       ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                                                      ;
+--------+-------------------------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.881 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.875      ;
; -0.875 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.869      ;
; -0.862 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.032      ; 1.871      ;
; -0.861 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.857      ;
; -0.860 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.032      ; 1.869      ;
; -0.846 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.840      ;
; -0.844 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.032      ; 1.853      ;
; -0.842 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.034      ; 1.853      ;
; -0.839 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.032      ; 1.848      ;
; -0.833 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.820      ;
; -0.829 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.814      ;
; -0.825 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.018      ; 1.820      ;
; -0.825 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.819      ;
; -0.817 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.811      ;
; -0.816 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.810      ;
; -0.813 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.020      ; 1.810      ;
; -0.807 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.794      ;
; -0.806 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.802      ;
; -0.806 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.791      ;
; -0.799 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.795      ;
; -0.798 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.785      ;
; -0.790 ; BancoRegistro:registro|breg[6][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.784      ;
; -0.790 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.784      ;
; -0.788 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.782      ;
; -0.787 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.012      ; 1.776      ;
; -0.779 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.766      ;
; -0.777 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.771      ;
; -0.775 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.771      ;
; -0.775 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.760      ;
; -0.771 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.032      ; 1.780      ;
; -0.769 ; BancoRegistro:registro|breg[4][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.032      ; 1.778      ;
; -0.769 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.756      ;
; -0.765 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.750      ;
; -0.762 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.034      ; 1.773      ;
; -0.759 ; BancoRegistro:registro|breg[1][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.009      ; 1.745      ;
; -0.757 ; BancoRegistro:registro|breg[4][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.753      ;
; -0.752 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.018      ; 1.747      ;
; -0.752 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.737      ;
; -0.751 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.012      ; 1.740      ;
; -0.747 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.743      ;
; -0.747 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.734      ;
; -0.742 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.727      ;
; -0.742 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.729      ;
; -0.741 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.737      ;
; -0.740 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.727      ;
; -0.737 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.724      ;
; -0.730 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.021      ; 1.728      ;
; -0.730 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.012      ; 1.719      ;
; -0.729 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.723      ;
; -0.728 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.724      ;
; -0.725 ; BancoRegistro:registro|breg[6][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.719      ;
; -0.724 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.711      ;
; -0.721 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.715      ;
; -0.721 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.717      ;
; -0.720 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.716      ;
; -0.716 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.703      ;
; -0.714 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.701      ;
; -0.714 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.018      ; 1.709      ;
; -0.708 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.702      ;
; -0.707 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.701      ;
; -0.705 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.017      ; 1.699      ;
; -0.683 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.670      ;
; -0.673 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.660      ;
; -0.671 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.667      ;
; -0.664 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.660      ;
; -0.655 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.012      ; 1.644      ;
; -0.652 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.021      ; 1.650      ;
; -0.646 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.021      ; 1.644      ;
; -0.639 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.635      ;
; -0.613 ; BancoRegistro:registro|breg[2][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.609      ;
; -0.613 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.021      ; 1.611      ;
; -0.592 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.588      ;
; -0.591 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.587      ;
; -0.581 ; BancoRegistro:registro|breg[0][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.568      ;
; -0.578 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.574      ;
; -0.566 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.553      ;
; -0.554 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.012      ; 1.543      ;
; -0.552 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.012      ; 1.541      ;
; -0.545 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.530      ;
; -0.527 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.512      ;
; -0.525 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.512      ;
; -0.525 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.512      ;
; -0.522 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.518      ;
; -0.520 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.019      ; 1.516      ;
; -0.493 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.480      ;
; -0.468 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.453      ;
; -0.455 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.442      ;
; -0.455 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.442      ;
; -0.454 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.439      ;
; -0.454 ; BancoRegistro:registro|breg[7][0]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.439      ;
; -0.453 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[3] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.440      ;
; -0.452 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[1] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.437      ;
; -0.451 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[2] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.010      ; 1.438      ;
; -0.442 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.427      ;
; -0.389 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[3] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.036     ; 1.340      ;
; -0.388 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.036     ; 1.339      ;
; -0.351 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[0] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.036     ; 1.302      ;
; -0.319 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[3] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.036     ; 1.270      ;
; -0.318 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; -0.036     ; 1.269      ;
; -0.312 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[0] ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 1.000        ; 0.008      ; 1.297      ;
+--------+-------------------------------------+-----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.646 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 0.500        ; 1.133      ; 2.361      ;
; -0.349 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.300      ;
; -0.301 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.252      ;
; -0.276 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.227      ;
; -0.232 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.213 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.164      ;
; -0.209 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.160      ;
; -0.165 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.116      ;
; -0.149 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.145 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.096      ;
; -0.140 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.091      ;
; -0.140 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.091      ;
; -0.138 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.236     ; 0.889      ;
; -0.135 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.086      ;
; -0.097 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.048      ;
; -0.096 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.047      ;
; -0.096 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.047      ;
; -0.094 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.236      ;
; -0.090 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.232      ;
; -0.081 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.032      ;
; -0.080 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.222      ;
; -0.077 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.028      ;
; -0.077 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.028      ;
; -0.076 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.027      ;
; -0.074 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.236     ; 0.825      ;
; -0.073 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.072 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.023      ;
; -0.067 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.018      ;
; -0.067 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 1.018      ;
; -0.042 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.184      ;
; -0.029 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.980      ;
; -0.029 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.980      ;
; -0.028 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.979      ;
; -0.026 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.168      ;
; -0.024 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.236     ; 0.775      ;
; -0.021 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.163      ;
; -0.017 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.159      ;
; -0.013 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.964      ;
; -0.012 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.154      ;
; -0.012 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.154      ;
; -0.009 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.960      ;
; -0.009 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.960      ;
; -0.008 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.959      ;
; -0.006 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.957      ;
; -0.005 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.956      ;
; -0.004 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.955      ;
; -0.004 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.955      ;
; 0.001  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.950      ;
; 0.001  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.950      ;
; 0.001  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.950      ;
; 0.027  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.115      ;
; 0.039  ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.912      ;
; 0.039  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.912      ;
; 0.039  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.912      ;
; 0.040  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.911      ;
; 0.040  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.911      ;
; 0.046  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.096      ;
; 0.047  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.095      ;
; 0.050  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.092      ;
; 0.055  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.896      ;
; 0.056  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.086      ;
; 0.056  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.086      ;
; 0.059  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.059  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.059  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.060  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.891      ;
; 0.060  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.891      ;
; 0.063  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.888      ;
; 0.064  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.887      ;
; 0.069  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.882      ;
; 0.070  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.881      ;
; 0.094  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.048      ;
; 0.107  ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.844      ;
; 0.107  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.844      ;
; 0.107  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.844      ;
; 0.108  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.843      ;
; 0.108  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.843      ;
; 0.108  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.843      ;
; 0.114  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.028      ;
; 0.115  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.027      ;
; 0.117  ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; -0.045     ; 0.825      ;
; 0.119  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.023      ;
; 0.120  ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 1.000        ; 1.133      ; 2.095      ;
; 0.121  ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 1.000        ; -0.045     ; 0.821      ;
; 0.123  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.828      ;
; 0.123  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.828      ;
; 0.124  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.018      ;
; 0.125  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 1.000        ; 0.155      ; 1.017      ;
; 0.127  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.128  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.823      ;
; 0.128  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.823      ;
; 0.130  ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.821      ;
; 0.131  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 1.000        ; -0.036     ; 0.820      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'BCD4bitsWreg:visualizacion|cfreq[16]'                                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.186 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 0.314      ;
; 0.289 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 0.410      ;
; 0.292 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 0.414      ;
; 0.293 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 0.415      ;
; 0.318 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|an[0]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 0.439      ;
; 0.365 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[3]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 0.487      ;
; 0.365 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[2]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 0.487      ;
; 0.387 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.037      ; 0.508      ;
; 0.441 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|an[1]    ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 0.563      ;
; 0.633 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.861      ;
; 0.634 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.862      ;
; 0.634 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 0.864      ;
; 0.680 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.908      ;
; 0.691 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.919      ;
; 0.692 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.920      ;
; 0.692 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.920      ;
; 0.694 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.922      ;
; 0.706 ; BancoRegistro:registro|breg[5][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.934      ;
; 0.717 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 0.947      ;
; 0.741 ; BancoRegistro:registro|breg[7][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.969      ;
; 0.750 ; BancoRegistro:registro|breg[7][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 0.980      ;
; 0.752 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.980      ;
; 0.754 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 0.982      ;
; 0.765 ; BancoRegistro:registro|breg[5][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 0.995      ;
; 0.792 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 1.020      ;
; 0.801 ; BancoRegistro:registro|breg[3][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.031      ;
; 0.809 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 1.037      ;
; 0.813 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 1.041      ;
; 0.814 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.044      ;
; 0.821 ; BancoRegistro:registro|breg[7][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 1.049      ;
; 0.823 ; BancoRegistro:registro|breg[5][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 1.051      ;
; 0.825 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 0.947      ;
; 0.827 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.040      ; 0.951      ;
; 0.847 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.077      ;
; 0.856 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.118      ; 1.088      ;
; 0.867 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 0.989      ;
; 0.873 ; BCD4bitsWreg:visualizacion|count[1] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 0.995      ;
; 0.881 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.111      ;
; 0.882 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.118      ; 1.114      ;
; 0.918 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.148      ;
; 0.933 ; BancoRegistro:registro|breg[7][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 1.161      ;
; 0.936 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[2]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.040      ; 1.060      ;
; 0.941 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.171      ;
; 0.941 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.171      ;
; 0.957 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.187      ;
; 0.959 ; BancoRegistro:registro|breg[0][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.189      ;
; 0.959 ; BancoRegistro:registro|breg[3][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.189      ;
; 0.965 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 1.193      ;
; 0.966 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.118      ; 1.198      ;
; 0.974 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[0]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 1.096      ;
; 0.976 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[1]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 1.098      ;
; 0.982 ; BCD4bitsWreg:visualizacion|count[0] ; BCD4bitsWreg:visualizacion|bcd[3]   ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.038      ; 1.104      ;
; 0.984 ; BancoRegistro:registro|breg[2][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.222      ;
; 0.997 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.227      ;
; 1.000 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.238      ;
; 1.001 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.231      ;
; 1.005 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 1.233      ;
; 1.016 ; BancoRegistro:registro|breg[5][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.114      ; 1.244      ;
; 1.017 ; BancoRegistro:registro|breg[3][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.118      ; 1.249      ;
; 1.023 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.261      ;
; 1.026 ; BancoRegistro:registro|breg[3][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.256      ;
; 1.067 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.297      ;
; 1.069 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.306      ;
; 1.070 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.125      ; 1.309      ;
; 1.083 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.321      ;
; 1.095 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.125      ; 1.334      ;
; 1.096 ; BancoRegistro:registro|breg[1][0]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.115      ; 1.325      ;
; 1.096 ; BancoRegistro:registro|breg[2][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.126      ; 1.336      ;
; 1.100 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.330      ;
; 1.101 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.331      ;
; 1.107 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.337      ;
; 1.116 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.354      ;
; 1.124 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.126      ; 1.364      ;
; 1.129 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.366      ;
; 1.129 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.366      ;
; 1.130 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.367      ;
; 1.136 ; BancoRegistro:registro|breg[0][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.366      ;
; 1.147 ; BancoRegistro:registro|breg[1][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.384      ;
; 1.148 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.386      ;
; 1.159 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.389      ;
; 1.166 ; BancoRegistro:registro|breg[2][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.404      ;
; 1.169 ; BancoRegistro:registro|breg[2][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.139      ; 1.422      ;
; 1.177 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.414      ;
; 1.182 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.125      ; 1.421      ;
; 1.184 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.126      ; 1.424      ;
; 1.188 ; BancoRegistro:registro|breg[6][3]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.425      ;
; 1.189 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.426      ;
; 1.205 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.443      ;
; 1.205 ; BancoRegistro:registro|breg[4][2]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.443      ;
; 1.212 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.449      ;
; 1.212 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.442      ;
; 1.213 ; BancoRegistro:registro|breg[6][2]   ; BCD4bitsWreg:visualizacion|bcd[0]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.450      ;
; 1.217 ; BancoRegistro:registro|breg[0][3]   ; BCD4bitsWreg:visualizacion|bcd[2]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.118      ; 1.449      ;
; 1.219 ; BancoRegistro:registro|breg[4][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.124      ; 1.457      ;
; 1.224 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[1]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.461      ;
; 1.224 ; BancoRegistro:registro|breg[1][2]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.461      ;
; 1.225 ; BancoRegistro:registro|breg[1][3]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.123      ; 1.462      ;
; 1.226 ; BancoRegistro:registro|breg[0][1]   ; BCD4bitsWreg:visualizacion|bcd[3]   ; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 0.000        ; 0.116      ; 1.456      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.186 ; BancoRegistro:registro|breg[7][0]    ; BancoRegistro:registro|breg[7][0]    ; clk                                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; BancoRegistro:registro|breg[1][1]    ; BancoRegistro:registro|breg[1][1]    ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; BancoRegistro:registro|breg[2][2]    ; BancoRegistro:registro|breg[2][2]    ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; BancoRegistro:registro|breg[4][3]    ; BancoRegistro:registro|breg[4][3]    ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.254 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.257 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.577      ;
; 0.285 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; BCD4bitsWreg:visualizacion|cfreq[15] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.292 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.306 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[0]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.626      ;
; 0.309 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.629      ;
; 0.320 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.640      ;
; 0.320 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.640      ;
; 0.323 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.643      ;
; 0.372 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.692      ;
; 0.372 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.692      ;
; 0.375 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.695      ;
; 0.385 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.705      ;
; 0.386 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.706      ;
; 0.388 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.708      ;
; 0.434 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 0.563      ;
; 0.436 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.756      ;
; 0.438 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.758      ;
; 0.439 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.759      ;
; 0.441 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.561      ;
; 0.442 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; BCD4bitsWreg:visualizacion|cfreq[14] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.451 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.771      ;
; 0.451 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.771      ;
; 0.453 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[1]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.774      ;
; 0.456 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[2]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; BCD4bitsWreg:visualizacion|cfreq[10] ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.497 ; BCD4bitsWreg:visualizacion|cfreq[13] ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 0.626      ;
; 0.502 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.822      ;
; 0.503 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.823      ;
; 0.504 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.505 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.506 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.826      ;
; 0.507 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.627      ;
; 0.507 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.627      ;
; 0.508 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.509 ; BCD4bitsWreg:visualizacion|cfreq[9]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.517 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.837      ;
; 0.518 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.838      ;
; 0.519 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[3]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.841      ;
; 0.522 ; BCD4bitsWreg:visualizacion|cfreq[6]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; BCD4bitsWreg:visualizacion|cfreq[8]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; BCD4bitsWreg:visualizacion|cfreq[0]  ; BCD4bitsWreg:visualizacion|cfreq[4]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; BCD4bitsWreg:visualizacion|cfreq[12] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; BCD4bitsWreg:visualizacion|cfreq[4]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; BCD4bitsWreg:visualizacion|cfreq[2]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.557 ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk         ; 0.000        ; 1.177      ; 1.953      ;
; 0.569 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[15] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.889      ;
; 0.570 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[13] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.890      ;
; 0.570 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[11] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.690      ;
; 0.571 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[9]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.572 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[7]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.692      ;
; 0.573 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[5]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.693      ;
; 0.573 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[14] ; clk                                  ; clk         ; 0.000        ; 0.236      ; 0.893      ;
; 0.573 ; BCD4bitsWreg:visualizacion|cfreq[7]  ; BCD4bitsWreg:visualizacion|cfreq[12] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.693      ;
; 0.574 ; BCD4bitsWreg:visualizacion|cfreq[5]  ; BCD4bitsWreg:visualizacion|cfreq[10] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.694      ;
; 0.575 ; BCD4bitsWreg:visualizacion|cfreq[11] ; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575 ; BCD4bitsWreg:visualizacion|cfreq[3]  ; BCD4bitsWreg:visualizacion|cfreq[8]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.576 ; BCD4bitsWreg:visualizacion|cfreq[1]  ; BCD4bitsWreg:visualizacion|cfreq[6]  ; clk                                  ; clk         ; 0.000        ; 0.036      ; 0.696      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; -3.353  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  BCD4bitsWreg:visualizacion|cfreq[16] ; -3.353  ; 0.186 ; N/A      ; N/A     ; -1.487              ;
;  clk                                  ; -2.043  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                       ; -37.985 ; 0.0   ; 0.0      ; 0.0     ; -90.733             ;
;  BCD4bitsWreg:visualizacion|cfreq[16] ; -15.472 ; 0.000 ; N/A      ; N/A     ; -14.870             ;
;  clk                                  ; -22.513 ; 0.000 ; N/A      ; N/A     ; -75.863             ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SSeg[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSeg[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; An[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; An[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; An[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; An[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; addrB[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrB[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrB[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrA[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrA[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrA[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datW[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrW[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrW[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addrW[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RegWrite                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datW[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datW[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datW[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SSeg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; SSeg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; An[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; An[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; An[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; An[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SSeg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; SSeg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; An[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; An[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; An[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; An[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SSeg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SSeg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSeg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; An[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; An[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; An[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; An[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 31       ; 0        ; 0        ; 0        ;
; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 208      ; 0        ; 0        ; 0        ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; 1        ; 1        ; 0        ; 0        ;
; clk                                  ; clk                                  ; 156      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; 31       ; 0        ; 0        ; 0        ;
; clk                                  ; BCD4bitsWreg:visualizacion|cfreq[16] ; 208      ; 0        ; 0        ; 0        ;
; BCD4bitsWreg:visualizacion|cfreq[16] ; clk                                  ; 1        ; 1        ; 0        ; 0        ;
; clk                                  ; clk                                  ; 156      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 243   ; 243  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                             ;
+--------------------------------------+--------------------------------------+------+-------------+
; Target                               ; Clock                                ; Type ; Status      ;
+--------------------------------------+--------------------------------------+------+-------------+
; BCD4bitsWreg:visualizacion|cfreq[16] ; BCD4bitsWreg:visualizacion|cfreq[16] ; Base ; Constrained ;
; clk                                  ; clk                                  ; Base ; Constrained ;
+--------------------------------------+--------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RegWrite   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; An[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RegWrite   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrA[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrB[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; addrW[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; datW[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; An[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; An[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SSeg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Jan 07 17:57:12 2022
Info: Command: quartus_sta Lab4 -c Lab4
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name BCD4bitsWreg:visualizacion|cfreq[16] BCD4bitsWreg:visualizacion|cfreq[16]
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.353             -15.472 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):    -2.043             -22.513 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
    Info (332119):     0.453               0.000 BCD4bitsWreg:visualizacion|cfreq[16] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
    Info (332119):    -1.487             -14.870 BCD4bitsWreg:visualizacion|cfreq[16] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.175             -14.152 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):    -1.701             -18.391 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
    Info (332119):    -1.487             -14.870 BCD4bitsWreg:visualizacion|cfreq[16] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.881
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.881              -3.456 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):    -0.646              -1.543 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 BCD4bitsWreg:visualizacion|cfreq[16] 
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.270 clk 
    Info (332119):    -1.000             -10.000 BCD4bitsWreg:visualizacion|cfreq[16] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4805 megabytes
    Info: Processing ended: Fri Jan 07 17:57:15 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


