 
****************************************
Report : port
        -verbose
Design : ORCA
Version: S-2021.06-SP5-5
Date   : Mon Dec 11 12:48:43 2023
****************************************



Attributes:
    c - port_is_clock_port

                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
pclk           in      0.0000   0.0000   --      --      --         
pgnt_n         in     15.0000   0.0000   --      --      --         
pidsel         in     15.0000   0.0000   --      --      --         
pm66en         in     15.0000   0.0000   --      --      --         
power_save     in     10.0000   0.0000   --      --      --         
prst_n         in      0.0000   0.0000   --      --      --         
scan_en        in     10.0000   0.0000   --      --      --         
sdr_clk        in      0.0000   0.0000   --      --      --         
sys_clk        in      0.0000   0.0000   --      --      --         
test_mode      in     10.0000   0.0000   --      --      --         
preq_n         out    10.0000   0.0000   --      --      --         
sd_A[0]        out    10.0000   0.0000   --      --      --         
sd_A[1]        out    10.0000   0.0000   --      --      --         
sd_A[2]        out    10.0000   0.0000   --      --      --         
sd_A[3]        out    10.0000   0.0000   --      --      --         
sd_A[4]        out    10.0000   0.0000   --      --      --         
sd_A[5]        out    10.0000   0.0000   --      --      --         
sd_A[6]        out    10.0000   0.0000   --      --      --         
sd_A[7]        out    10.0000   0.0000   --      --      --         
sd_A[8]        out    10.0000   0.0000   --      --      --         
sd_A[9]        out    10.0000   0.0000   --      --      --         
sd_BWS[0]      out    10.0000   0.0000   --      --      --         
sd_BWS[1]      out    10.0000   0.0000   --      --      --         
sd_CK          out    10.0000   0.0000   --      --      --         c
sd_CKn         out    10.0000   0.0000   --      --      --         
sd_LD          out    10.0000   0.0000   --      --      --         
sd_RW          out    10.0000   0.0000   --      --      --         
pad[0]         inout  10.0000   0.0000   --      --      --         
pad[1]         inout  10.0000   0.0000   --      --      --         
pad[2]         inout  10.0000   0.0000   --      --      --         
pad[3]         inout  10.0000   0.0000   --      --      --         
pad[4]         inout  10.0000   0.0000   --      --      --         
pad[5]         inout  10.0000   0.0000   --      --      --         
pad[6]         inout  10.0000   0.0000   --      --      --         
pad[7]         inout  10.0000   0.0000   --      --      --         
pad[8]         inout  10.0000   0.0000   --      --      --         
pad[9]         inout  10.0000   0.0000   --      --      --         
pad[10]        inout  10.0000   0.0000   --      --      --         
pad[11]        inout  10.0000   0.0000   --      --      --         
pad[12]        inout  10.0000   0.0000   --      --      --         
pad[13]        inout  10.0000   0.0000   --      --      --         
pad[14]        inout  10.0000   0.0000   --      --      --         
pad[15]        inout  10.0000   0.0000   --      --      --         
pc_be[0]       inout  10.0000   0.0000   --      --      --         
pc_be[1]       inout  10.0000   0.0000   --      --      --         
pc_be[2]       inout  10.0000   0.0000   --      --      --         
pc_be[3]       inout  10.0000   0.0000   --      --      --         
pdevsel_n      inout  10.0000   0.0000   --      --      --         
pframe_n       inout  10.0000   0.0000   --      --      --         
pirdy_n        inout  10.0000   0.0000   --      --      --         
ppar           inout  10.0000   0.0000   --      --      --         
pperr_n        inout  10.0000   0.0000   --      --      --         
pserr_n        inout  10.0000   0.0000   --      --      --         
pstop_n        inout  10.0000   0.0000   --      --      --         
ptrdy_n        inout  10.0000   0.0000   --      --      --         
sd_DQ[0]       inout  10.0000   0.0000   --      --      --         
sd_DQ[1]       inout  10.0000   0.0000   --      --      --         
sd_DQ[2]       inout  10.0000   0.0000   --      --      --         
sd_DQ[3]       inout  10.0000   0.0000   --      --      --         
sd_DQ[4]       inout  10.0000   0.0000   --      --      --         
sd_DQ[5]       inout  10.0000   0.0000   --      --      --         
sd_DQ[6]       inout  10.0000   0.0000   --      --      --         
sd_DQ[7]       inout  10.0000   0.0000   --      --      --         
sd_DQ[8]       inout  10.0000   0.0000   --      --      --         
sd_DQ[9]       inout  10.0000   0.0000   --      --      --         
sd_DQ[10]      inout  10.0000   0.0000   --      --      --         
sd_DQ[11]      inout  10.0000   0.0000   --      --      --         
sd_DQ[12]      inout  10.0000   0.0000   --      --      --         
sd_DQ[13]      inout  10.0000   0.0000   --      --      --         
sd_DQ[14]      inout  10.0000   0.0000   --      --      --         
sd_DQ[15]      inout  10.0000   0.0000   --      --      --         


              External  Max             Min                Min       Min
              Number    Wireload        Wireload           Pin       Wire
Port          Points    Model           Model              Load      Load
--------------------------------------------------------------------------------
pclk               1      --              --              --        -- 
pgnt_n             1      --              --              --        -- 
pidsel             1      --              --              --        -- 
pm66en             1      --              --              --        -- 
power_save         1      --              --              --        -- 
prst_n             1      --              --              --        -- 
scan_en            1      --              --              --        -- 
sdr_clk            1      --              --              --        -- 
sys_clk            1      --              --              --        -- 
test_mode          1      --              --              --        -- 
preq_n             1      --              --              --        -- 
sd_A[0]            1      --              --              --        -- 
sd_A[1]            1      --              --              --        -- 
sd_A[2]            1      --              --              --        -- 
sd_A[3]            1      --              --              --        -- 
sd_A[4]            1      --              --              --        -- 
sd_A[5]            1      --              --              --        -- 
sd_A[6]            1      --              --              --        -- 
sd_A[7]            1      --              --              --        -- 
sd_A[8]            1      --              --              --        -- 
sd_A[9]            1      --              --              --        -- 
sd_BWS[0]          1      --              --              --        -- 
sd_BWS[1]          1      --              --              --        -- 
sd_CK              1      --              --              --        -- 
sd_CKn             1      --              --              --        -- 
sd_LD              1      --              --              --        -- 
sd_RW              1      --              --              --        -- 
pad[0]             1      --              --              --        -- 
pad[1]             1      --              --              --        -- 
pad[2]             1      --              --              --        -- 
pad[3]             1      --              --              --        -- 
pad[4]             1      --              --              --        -- 
pad[5]             1      --              --              --        -- 
pad[6]             1      --              --              --        -- 
pad[7]             1      --              --              --        -- 
pad[8]             1      --              --              --        -- 
pad[9]             1      --              --              --        -- 
pad[10]            1      --              --              --        -- 
pad[11]            1      --              --              --        -- 
pad[12]            1      --              --              --        -- 
pad[13]            1      --              --              --        -- 
pad[14]            1      --              --              --        -- 
pad[15]            1      --              --              --        -- 
pc_be[0]           1      --              --              --        -- 
pc_be[1]           1      --              --              --        -- 
pc_be[2]           1      --              --              --        -- 
pc_be[3]           1      --              --              --        -- 
pdevsel_n          1      --              --              --        -- 
pframe_n           1      --              --              --        -- 
pirdy_n            1      --              --              --        -- 
ppar               1      --              --              --        -- 
pperr_n            1      --              --              --        -- 
pserr_n            1      --              --              --        -- 
pstop_n            1      --              --              --        -- 
ptrdy_n            1      --              --              --        -- 
sd_DQ[0]           1      --              --              --        -- 
sd_DQ[1]           1      --              --              --        -- 
sd_DQ[2]           1      --              --              --        -- 
sd_DQ[3]           1      --              --              --        -- 
sd_DQ[4]           1      --              --              --        -- 
sd_DQ[5]           1      --              --              --        -- 
sd_DQ[6]           1      --              --              --        -- 
sd_DQ[7]           1      --              --              --        -- 
sd_DQ[8]           1      --              --              --        -- 
sd_DQ[9]           1      --              --              --        -- 
sd_DQ[10]          1      --              --              --        -- 
sd_DQ[11]          1      --              --              --        -- 
sd_DQ[12]          1      --              --              --        -- 
sd_DQ[13]          1      --              --              --        -- 
sd_DQ[14]          1      --              --              --        -- 
sd_DQ[15]          1      --              --              --        -- 

                    Input Delay
                  Min             Max       Related   Max
Input Port    Rise    Fall    Rise    Fall   Clock  Fanout
--------------------------------------------------------------------------------
pclk          --      --      --      --      --      -- 
pgnt_n        2.00    2.00    6.00    6.00  PCI_CLK   --    
pidsel        2.00    2.00    6.00    6.00  PCI_CLK   --    
pm66en        2.00    2.00    6.00    6.00  PCI_CLK   --    
power_save    2.00    2.00    4.00    4.00  PCI_CLK   --    
prst_n        --      --      --      --      --      -- 
scan_en       2.00    2.00    4.00    4.00  PCI_CLK   --    
sdr_clk       --      --      --      --      --      -- 
sys_clk       --      --      --      --      --      -- 
test_mode     --      --      --      --      --      -- 
pad[0]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[1]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[2]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[3]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[4]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[5]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[6]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[7]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[8]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[9]        2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[10]       2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[11]       2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[12]       2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[13]       2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[14]       2.00    2.00    6.00    6.00  PCI_CLK   --    
pad[15]       2.00    2.00    6.00    6.00  PCI_CLK   --    
pc_be[0]      2.00    2.00    6.00    6.00  PCI_CLK   --    
pc_be[1]      2.00    2.00    6.00    6.00  PCI_CLK   --    
pc_be[2]      2.00    2.00    6.00    6.00  PCI_CLK   --    
pc_be[3]      2.00    2.00    6.00    6.00  PCI_CLK   --    
pdevsel_n     2.00    2.00    6.00    6.00  PCI_CLK   --    
pframe_n      2.00    2.00    6.00    6.00  PCI_CLK   --    
pirdy_n       2.00    2.00    6.00    6.00  PCI_CLK   --    
ppar          2.00    2.00    6.00    6.00  PCI_CLK   --    
pperr_n       2.00    2.00    6.00    6.00  PCI_CLK   --    
pserr_n       2.00    2.00    6.00    6.00  PCI_CLK   --    
pstop_n       2.00    2.00    6.00    6.00  PCI_CLK   --    
ptrdy_n       2.00    2.00    6.00    6.00  PCI_CLK   --    
sd_DQ[0]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[1]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[2]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[3]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[4]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[5]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[6]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[7]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[8]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[9]      0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[10]     0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[11]     0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[12]     0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[13]     0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[14]     0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    
sd_DQ[15]     0.20    0.20    0.80    0.80  SDRAM_CLK   --  
              0.20    0.20    0.80    0.80  SDRAM_CLK(f)    


               Max Drive      Min Drive      Resistance    Min    Min       Cell
Input Port    Rise    Fall   Rise    Fall   Max     Min    Cap    Fanout    Deg
--------------------------------------------------------------------------------
pclk          --      --     --      --     --      --     --     --        -- 
pgnt_n        --      --     --      --     --      --     --     --        -- 
pidsel        --      --     --      --     --      --     --     --        -- 
pm66en        --      --     --      --     --      --     --     --        -- 
power_save    --      --     --      --     --      --     --     --        -- 
prst_n        --      --     --      --     --      --     --     --        -- 
scan_en       --      --     --      --     --      --     --     --        -- 
sdr_clk       --      --     --      --     --      --     --     --        -- 
sys_clk       --      --     --      --     --      --     --     --        -- 
test_mode     --      --     --      --     --      --     --     --        -- 
pad[0]        --      --     --      --     --      --     --     --        -- 
pad[1]        --      --     --      --     --      --     --     --        -- 
pad[2]        --      --     --      --     --      --     --     --        -- 
pad[3]        --      --     --      --     --      --     --     --        -- 
pad[4]        --      --     --      --     --      --     --     --        -- 
pad[5]        --      --     --      --     --      --     --     --        -- 
pad[6]        --      --     --      --     --      --     --     --        -- 
pad[7]        --      --     --      --     --      --     --     --        -- 
pad[8]        --      --     --      --     --      --     --     --        -- 
pad[9]        --      --     --      --     --      --     --     --        -- 
pad[10]       --      --     --      --     --      --     --     --        -- 
pad[11]       --      --     --      --     --      --     --     --        -- 
pad[12]       --      --     --      --     --      --     --     --        -- 
pad[13]       --      --     --      --     --      --     --     --        -- 
pad[14]       --      --     --      --     --      --     --     --        -- 
pad[15]       --      --     --      --     --      --     --     --        -- 
pc_be[0]      --      --     --      --     --      --     --     --        -- 
pc_be[1]      --      --     --      --     --      --     --     --        -- 
pc_be[2]      --      --     --      --     --      --     --     --        -- 
pc_be[3]      --      --     --      --     --      --     --     --        -- 
pdevsel_n     --      --     --      --     --      --     --     --        -- 
pframe_n      --      --     --      --     --      --     --     --        -- 
pirdy_n       --      --     --      --     --      --     --     --        -- 
ppar          --      --     --      --     --      --     --     --        -- 
pperr_n       --      --     --      --     --      --     --     --        -- 
pserr_n       --      --     --      --     --      --     --     --        -- 
pstop_n       --      --     --      --     --      --     --     --        -- 
ptrdy_n       --      --     --      --     --      --     --     --        -- 
sd_DQ[0]      --      --     --      --     --      --     --     --        -- 
sd_DQ[1]      --      --     --      --     --      --     --     --        -- 
sd_DQ[2]      --      --     --      --     --      --     --     --        -- 
sd_DQ[3]      --      --     --      --     --      --     --     --        -- 
sd_DQ[4]      --      --     --      --     --      --     --     --        -- 
sd_DQ[5]      --      --     --      --     --      --     --     --        -- 
sd_DQ[6]      --      --     --      --     --      --     --     --        -- 
sd_DQ[7]      --      --     --      --     --      --     --     --        -- 
sd_DQ[8]      --      --     --      --     --      --     --     --        -- 
sd_DQ[9]      --      --     --      --     --      --     --     --        -- 
sd_DQ[10]     --      --     --      --     --      --     --     --        -- 
sd_DQ[11]     --      --     --      --     --      --     --     --        -- 
sd_DQ[12]     --      --     --      --     --      --     --     --        -- 
sd_DQ[13]     --      --     --      --     --      --     --     --        -- 
sd_DQ[14]     --      --     --      --     --      --     --     --        -- 
sd_DQ[15]     --      --     --      --     --      --     --     --        -- 


               Max Tran        Min Tran
Input Port    Rise    Fall    Rise    Fall
--------------------------------------------------------------------------------
pclk          0.50    0.50    0.50    0.50
pgnt_n        1.00    1.00    1.00    1.00
pidsel        1.00    1.00    1.00    1.00
pm66en        1.00    1.00    1.00    1.00
power_save    0.50    0.50    0.50    0.50
prst_n        0.50    0.50    0.50    0.50
scan_en       0.50    0.50    0.50    0.50
sdr_clk       0.50    0.50    0.50    0.50
sys_clk       0.50    0.50    0.50    0.50
test_mode     0.50    0.50    0.50    0.50


                    Output Delay
                  Min             Max      Related  Fanout
Output Port   Rise    Fall    Rise    Fall  Clock     Load
--------------------------------------------------------------------------------
preq_n       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
sd_A[0]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_A[1]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_A[2]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_A[3]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_A[4]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_A[5]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_A[6]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_A[7]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_A[8]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_A[9]      -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_BWS[0]    -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_BWS[1]    -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_CK         --      --      --      --      --      0.00
sd_CKn        --      --      --      --      --      0.00
sd_LD        -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
sd_RW        -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
pad[0]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[1]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[2]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[3]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[4]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[5]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[6]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[7]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[8]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[9]       -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[10]      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[11]      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[12]      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[13]      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[14]      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pad[15]      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pc_be[0]     -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pc_be[1]     -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pc_be[2]     -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pc_be[3]     -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pdevsel_n    -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pframe_n     -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pirdy_n      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
ppar         -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pperr_n      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pserr_n      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
pstop_n      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
ptrdy_n      -1.00   -1.00    4.00    4.00  PCI_CLK   0.00  
sd_DQ[0]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[1]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[2]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[3]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[4]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[5]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[6]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[7]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[8]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[9]     -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[10]    -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[11]    -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[12]    -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[13]    -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[14]    -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   
sd_DQ[15]    -0.10   -0.10    0.75    0.75  SD_DDR_CLK   0.00
             -0.10   -0.10    0.75    0.75  SD_DDR_CLK(f)   


               Max Tran        Min Tran
Inout Port    Rise    Fall    Rise    Fall
--------------------------------------------------------------------------------
pad[0]        1.00    1.00    1.00    1.00
pad[1]        1.00    1.00    1.00    1.00
pad[2]        1.00    1.00    1.00    1.00
pad[3]        1.00    1.00    1.00    1.00
pad[4]        1.00    1.00    1.00    1.00
pad[5]        1.00    1.00    1.00    1.00
pad[6]        1.00    1.00    1.00    1.00
pad[7]        1.00    1.00    1.00    1.00
pad[8]        1.00    1.00    1.00    1.00
pad[9]        1.00    1.00    1.00    1.00
pad[10]       1.00    1.00    1.00    1.00
pad[11]       1.00    1.00    1.00    1.00
pad[12]       1.00    1.00    1.00    1.00
pad[13]       1.00    1.00    1.00    1.00
pad[14]       1.00    1.00    1.00    1.00
pad[15]       1.00    1.00    1.00    1.00
pc_be[0]      1.00    1.00    1.00    1.00
pc_be[1]      1.00    1.00    1.00    1.00
pc_be[2]      1.00    1.00    1.00    1.00
pc_be[3]      1.00    1.00    1.00    1.00
pdevsel_n     1.00    1.00    1.00    1.00
pframe_n      1.00    1.00    1.00    1.00
pirdy_n       1.00    1.00    1.00    1.00
ppar          1.00    1.00    1.00    1.00
pperr_n       1.00    1.00    1.00    1.00
pserr_n       1.00    1.00    1.00    1.00
pstop_n       1.00    1.00    1.00    1.00
ptrdy_n       1.00    1.00    1.00    1.00
sd_DQ[0]      0.50    0.50    0.50    0.50
sd_DQ[1]      0.50    0.50    0.50    0.50
sd_DQ[2]      0.50    0.50    0.50    0.50
sd_DQ[3]      0.50    0.50    0.50    0.50
sd_DQ[4]      0.50    0.50    0.50    0.50
sd_DQ[5]      0.50    0.50    0.50    0.50
sd_DQ[6]      0.50    0.50    0.50    0.50
sd_DQ[7]      0.50    0.50    0.50    0.50
sd_DQ[8]      0.50    0.50    0.50    0.50
sd_DQ[9]      0.50    0.50    0.50    0.50
sd_DQ[10]     0.50    0.50    0.50    0.50
sd_DQ[11]     0.50    0.50    0.50    0.50
sd_DQ[12]     0.50    0.50    0.50    0.50
sd_DQ[13]     0.50    0.50    0.50    0.50
sd_DQ[14]     0.50    0.50    0.50    0.50
sd_DQ[15]     0.50    0.50    0.50    0.50

1
