TimeQuest Timing Analyzer report for sisa
Wed May 24 17:18:45 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'counter_div_clk[2]'
 13. Slow 1200mV 85C Model Setup: 'vga_controller:vga|clk_25mhz'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'counter_div_clk[2]'
 17. Slow 1200mV 85C Model Hold: 'vga_controller:vga|clk_25mhz'
 18. Slow 1200mV 85C Model Recovery: 'vga_controller:vga|clk_25mhz'
 19. Slow 1200mV 85C Model Recovery: 'counter_div_clk[2]'
 20. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 21. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 22. Slow 1200mV 85C Model Removal: 'counter_div_clk[2]'
 23. Slow 1200mV 85C Model Removal: 'vga_controller:vga|clk_25mhz'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'SW[9]'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'counter_div_clk[2]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Output Enable Times
 33. Minimum Output Enable Times
 34. Output Disable Times
 35. Minimum Output Disable Times
 36. Slow 1200mV 85C Model Metastability Report
 37. Slow 1200mV 0C Model Fmax Summary
 38. Slow 1200mV 0C Model Setup Summary
 39. Slow 1200mV 0C Model Hold Summary
 40. Slow 1200mV 0C Model Recovery Summary
 41. Slow 1200mV 0C Model Removal Summary
 42. Slow 1200mV 0C Model Minimum Pulse Width Summary
 43. Slow 1200mV 0C Model Setup: 'counter_div_clk[2]'
 44. Slow 1200mV 0C Model Setup: 'vga_controller:vga|clk_25mhz'
 45. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 46. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 47. Slow 1200mV 0C Model Hold: 'counter_div_clk[2]'
 48. Slow 1200mV 0C Model Hold: 'vga_controller:vga|clk_25mhz'
 49. Slow 1200mV 0C Model Recovery: 'vga_controller:vga|clk_25mhz'
 50. Slow 1200mV 0C Model Recovery: 'counter_div_clk[2]'
 51. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 52. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 53. Slow 1200mV 0C Model Removal: 'counter_div_clk[2]'
 54. Slow 1200mV 0C Model Removal: 'vga_controller:vga|clk_25mhz'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'SW[9]'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'counter_div_clk[2]'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Slow 1200mV 0C Model Metastability Report
 68. Fast 1200mV 0C Model Setup Summary
 69. Fast 1200mV 0C Model Hold Summary
 70. Fast 1200mV 0C Model Recovery Summary
 71. Fast 1200mV 0C Model Removal Summary
 72. Fast 1200mV 0C Model Minimum Pulse Width Summary
 73. Fast 1200mV 0C Model Setup: 'counter_div_clk[2]'
 74. Fast 1200mV 0C Model Setup: 'vga_controller:vga|clk_25mhz'
 75. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 76. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 77. Fast 1200mV 0C Model Hold: 'vga_controller:vga|clk_25mhz'
 78. Fast 1200mV 0C Model Hold: 'counter_div_clk[2]'
 79. Fast 1200mV 0C Model Recovery: 'vga_controller:vga|clk_25mhz'
 80. Fast 1200mV 0C Model Recovery: 'counter_div_clk[2]'
 81. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 82. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 83. Fast 1200mV 0C Model Removal: 'counter_div_clk[2]'
 84. Fast 1200mV 0C Model Removal: 'vga_controller:vga|clk_25mhz'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 86. Fast 1200mV 0C Model Minimum Pulse Width: 'SW[9]'
 87. Fast 1200mV 0C Model Minimum Pulse Width: 'counter_div_clk[2]'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 89. Setup Times
 90. Hold Times
 91. Clock to Output Times
 92. Minimum Clock to Output Times
 93. Output Enable Times
 94. Minimum Output Enable Times
 95. Output Disable Times
 96. Minimum Output Disable Times
 97. Fast 1200mV 0C Model Metastability Report
 98. Multicorner Timing Analysis Summary
 99. Setup Times
100. Hold Times
101. Clock to Output Times
102. Minimum Clock to Output Times
103. Board Trace Model Assignments
104. Input Transition Times
105. Signal Integrity Metrics (Slow 1200mv 0c Model)
106. Signal Integrity Metrics (Slow 1200mv 85c Model)
107. Signal Integrity Metrics (Fast 1200mv 0c Model)
108. Setup Transfers
109. Hold Transfers
110. Recovery Transfers
111. Removal Transfers
112. Report TCCS
113. Report RSKM
114. Unconstrained Paths
115. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sisa                                                              ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX22CF19C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
; counter_div_clk[2]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_div_clk[2] }           ;
; SW[9]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[9] }                        ;
; vga_controller:vga|clk_25mhz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_controller:vga|clk_25mhz } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                 ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 16.7 MHz   ; 16.7 MHz        ; counter_div_clk[2]           ;      ;
; 194.48 MHz ; 194.48 MHz      ; CLOCK_50                     ;      ;
; 282.09 MHz ; 282.09 MHz      ; vga_controller:vga|clk_25mhz ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -58.891 ; -12832.574    ;
; vga_controller:vga|clk_25mhz ; -56.860 ; -992.247      ;
; CLOCK_50                     ; -54.154 ; -5605.082     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.083 ; -0.165        ;
; counter_div_clk[2]           ; 0.355  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.356  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -0.020 ; -0.387        ;
; counter_div_clk[2]           ; -0.013 ; -1.591        ;
; CLOCK_50                     ; 0.085  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                 ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.136 ; -0.136        ;
; counter_div_clk[2]           ; -0.057 ; -8.086        ;
; vga_controller:vga|clk_25mhz ; -0.026 ; -0.502        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -969.000      ;
; SW[9]                        ; -3.000 ; -3.000        ;
; vga_controller:vga|clk_25mhz ; -2.174 ; -89.568       ;
; counter_div_clk[2]           ; -1.000 ; -470.000      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter_div_clk[2]'                                                                                                                           ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -58.891 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.065     ; 59.821     ;
; -58.847 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.066     ; 59.776     ;
; -58.835 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.286      ; 60.116     ;
; -58.816 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.067     ; 59.744     ;
; -58.791 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.285      ; 60.071     ;
; -58.781 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.065     ; 59.711     ;
; -58.760 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.284      ; 60.039     ;
; -58.725 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.286      ; 60.006     ;
; -58.703 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.065     ; 59.633     ;
; -58.673 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.287      ; 59.955     ;
; -58.653 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.065     ; 59.583     ;
; -58.647 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.286      ; 59.928     ;
; -58.644 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.314      ; 59.953     ;
; -58.635 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.327      ; 59.957     ;
; -58.629 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.286      ; 59.910     ;
; -58.600 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.313      ; 59.908     ;
; -58.598 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.285      ; 59.878     ;
; -58.597 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.286      ; 59.878     ;
; -58.591 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.326      ; 59.912     ;
; -58.571 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.821     ;
; -58.569 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.312      ; 59.876     ;
; -58.563 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.287      ; 59.845     ;
; -58.560 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.325      ; 59.880     ;
; -58.534 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.314      ; 59.843     ;
; -58.527 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.254      ; 59.776     ;
; -58.525 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.327      ; 59.847     ;
; -58.496 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 59.744     ;
; -58.485 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.287      ; 59.767     ;
; -58.461 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.711     ;
; -58.456 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.314      ; 59.765     ;
; -58.447 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.327      ; 59.769     ;
; -58.435 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.287      ; 59.717     ;
; -58.413 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.065     ; 59.343     ;
; -58.406 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.314      ; 59.715     ;
; -58.397 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.327      ; 59.719     ;
; -58.383 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.633     ;
; -58.357 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.286      ; 59.638     ;
; -58.336 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 59.612     ;
; -58.333 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.583     ;
; -58.312 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.068     ; 59.239     ;
; -58.292 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.280      ; 59.567     ;
; -58.274 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.065     ; 59.204     ;
; -58.256 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.283      ; 59.534     ;
; -58.242 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.298      ; 59.535     ;
; -58.226 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 59.502     ;
; -58.218 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.286      ; 59.499     ;
; -58.195 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.287      ; 59.477     ;
; -58.193 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.077     ; 59.111     ;
; -58.174 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 59.450     ;
; -58.166 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.314      ; 59.475     ;
; -58.157 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.327      ; 59.479     ;
; -58.152 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.264      ; 59.411     ;
; -58.149 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.078     ; 59.066     ;
; -58.148 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 59.424     ;
; -58.145 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.395     ;
; -58.130 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.280      ; 59.405     ;
; -58.129 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.290      ; 59.414     ;
; -58.108 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.263      ; 59.366     ;
; -58.101 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.254      ; 59.350     ;
; -58.099 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.060     ; 59.034     ;
; -58.098 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 59.374     ;
; -58.094 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.284      ; 59.373     ;
; -58.093 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.343     ;
; -58.085 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.289      ; 59.369     ;
; -58.083 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.077     ; 59.001     ;
; -58.080 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.298      ; 59.373     ;
; -58.077 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.262      ; 59.334     ;
; -58.065 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.311      ; 59.371     ;
; -58.064 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 59.340     ;
; -58.056 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.287      ; 59.338     ;
; -58.056 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.324      ; 59.375     ;
; -58.054 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.288      ; 59.337     ;
; -58.051 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.272      ; 59.318     ;
; -58.042 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.264      ; 59.301     ;
; -58.035 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.285     ;
; -58.027 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.314      ; 59.336     ;
; -58.019 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.290      ; 59.304     ;
; -58.018 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.327      ; 59.340     ;
; -58.005 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.077     ; 58.923     ;
; -57.992 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.252      ; 59.239     ;
; -57.986 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 59.262     ;
; -57.979 ; proc:pro0|unidad_control:c0|ir[3]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.066     ; 58.908     ;
; -57.964 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.264      ; 59.223     ;
; -57.957 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.207     ;
; -57.955 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.286      ; 59.236     ;
; -57.955 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.077     ; 58.873     ;
; -57.954 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.204     ;
; -57.952 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.279      ; 59.226     ;
; -57.948 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~54  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 59.198     ;
; -57.941 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.290      ; 59.226     ;
; -57.936 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 59.212     ;
; -57.930 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~123 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.289      ; 59.214     ;
; -57.927 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~139 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.289      ; 59.211     ;
; -57.925 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~51  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.275      ; 59.195     ;
; -57.925 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.305      ; 59.225     ;
; -57.923 ; proc:pro0|unidad_control:c0|ir[3]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.285      ; 59.203     ;
; -57.922 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 59.198     ;
; -57.914 ; proc:pro0|unidad_control:c0|ir[6]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.065     ; 58.844     ;
; -57.914 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.264      ; 59.173     ;
; -57.911 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.285      ; 59.191     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                    ;
+---------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                                                                     ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -56.860 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 58.086     ;
; -56.853 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 58.080     ;
; -56.847 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 58.057     ;
; -56.816 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.197      ; 58.041     ;
; -56.809 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 58.035     ;
; -56.803 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.181      ; 58.012     ;
; -56.766 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.215      ; 58.009     ;
; -56.759 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.216      ; 58.003     ;
; -56.753 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 57.980     ;
; -56.750 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 57.976     ;
; -56.743 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 57.970     ;
; -56.737 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 57.947     ;
; -56.672 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 57.898     ;
; -56.665 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 57.892     ;
; -56.659 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 57.869     ;
; -56.622 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 57.848     ;
; -56.615 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 57.842     ;
; -56.609 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 57.819     ;
; -56.572 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.783     ;
; -56.528 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 57.738     ;
; -56.478 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.200      ; 57.706     ;
; -56.477 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 57.685     ;
; -56.462 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.673     ;
; -56.461 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.181      ; 57.670     ;
; -56.433 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.179      ; 57.640     ;
; -56.427 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.200      ; 57.655     ;
; -56.417 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 57.625     ;
; -56.384 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.595     ;
; -56.383 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.197      ; 57.608     ;
; -56.383 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 57.610     ;
; -56.382 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 57.608     ;
; -56.375 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 57.602     ;
; -56.369 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 57.579     ;
; -56.367 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 57.575     ;
; -56.367 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 57.593     ;
; -56.351 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.181      ; 57.560     ;
; -56.334 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.545     ;
; -56.333 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.217      ; 57.578     ;
; -56.317 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.200      ; 57.545     ;
; -56.289 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 57.497     ;
; -56.281 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.195      ; 57.504     ;
; -56.274 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.196      ; 57.498     ;
; -56.273 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.181      ; 57.482     ;
; -56.268 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.179      ; 57.475     ;
; -56.243 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 57.469     ;
; -56.239 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 57.447     ;
; -56.239 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.200      ; 57.467     ;
; -56.236 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 57.463     ;
; -56.230 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 57.440     ;
; -56.223 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.181      ; 57.432     ;
; -56.189 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.200      ; 57.417     ;
; -56.155 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.366     ;
; -56.111 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 57.321     ;
; -56.094 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.305     ;
; -56.061 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.200      ; 57.289     ;
; -56.045 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.256     ;
; -55.999 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 57.207     ;
; -55.993 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 57.201     ;
; -55.983 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.181      ; 57.192     ;
; -55.967 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.178     ;
; -55.955 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.166     ;
; -55.949 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.200      ; 57.177     ;
; -55.948 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.197      ; 57.173     ;
; -55.941 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 57.167     ;
; -55.935 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.181      ; 57.144     ;
; -55.917 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 57.128     ;
; -55.898 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.177      ; 57.103     ;
; -55.883 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 57.109     ;
; -55.882 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.178      ; 57.088     ;
; -55.876 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 57.103     ;
; -55.870 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 57.080     ;
; -55.860 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 57.068     ;
; -55.848 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.197      ; 57.073     ;
; -55.844 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.181      ; 57.053     ;
; -55.810 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.200      ; 57.038     ;
; -55.695 ; proc:pro0|unidad_control:c0|ir[8]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 56.921     ;
; -55.688 ; proc:pro0|unidad_control:c0|ir[8]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 56.915     ;
; -55.682 ; proc:pro0|unidad_control:c0|ir[8]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 56.892     ;
; -55.677 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 56.888     ;
; -55.660 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 56.870     ;
; -55.653 ; proc:pro0|unidad_control:c0|ir[7]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 56.879     ;
; -55.646 ; proc:pro0|unidad_control:c0|ir[7]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 56.873     ;
; -55.640 ; proc:pro0|unidad_control:c0|ir[7]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 56.850     ;
; -55.634 ; proc:pro0|unidad_control:c0|ir[11]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.198      ; 56.860     ;
; -55.627 ; proc:pro0|unidad_control:c0|ir[11]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 56.854     ;
; -55.621 ; proc:pro0|unidad_control:c0|ir[11]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.182      ; 56.831     ;
; -55.595 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 56.806     ;
; -55.576 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 56.784     ;
; -55.565 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.179      ; 56.772     ;
; -55.549 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 56.757     ;
; -55.538 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.183      ; 56.749     ;
; -55.515 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 56.742     ;
; -55.500 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.180      ; 56.708     ;
; -55.484 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.181      ; 56.693     ;
; -55.459 ; proc:pro0|unidad_control:c0|ir[4]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.215      ; 56.702     ;
; -55.452 ; proc:pro0|unidad_control:c0|ir[4]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.216      ; 56.696     ;
; -55.450 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.200      ; 56.678     ;
; -55.446 ; proc:pro0|unidad_control:c0|ir[4]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.199      ; 56.673     ;
; -55.426 ; proc:pro0|datapath:e0|regfile:reg0|br~131 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.210     ; 56.244     ;
; -55.423 ; proc:pro0|datapath:e0|regfile:reg0|br~20  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.138     ; 56.313     ;
+---------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                      ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -54.154 ; proc:pro0|unidad_control:c0|ir[13]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 55.435     ;
; -54.110 ; proc:pro0|unidad_control:c0|ir[1]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 55.390     ;
; -54.060 ; proc:pro0|unidad_control:c0|ir[0]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.313      ; 55.358     ;
; -54.044 ; proc:pro0|unidad_control:c0|ir[15]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 55.325     ;
; -53.966 ; proc:pro0|unidad_control:c0|ir[12]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 55.247     ;
; -53.916 ; proc:pro0|unidad_control:c0|ir[14]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 55.197     ;
; -53.676 ; proc:pro0|unidad_control:c0|ir[10]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 54.957     ;
; -53.575 ; proc:pro0|unidad_control:c0|ir[2]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 54.853     ;
; -53.537 ; proc:pro0|unidad_control:c0|ir[9]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 54.818     ;
; -53.242 ; proc:pro0|unidad_control:c0|ir[3]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 54.522     ;
; -53.177 ; proc:pro0|unidad_control:c0|ir[6]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 54.458     ;
; -52.989 ; proc:pro0|unidad_control:c0|ir[8]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 54.270     ;
; -52.947 ; proc:pro0|unidad_control:c0|ir[7]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 54.228     ;
; -52.928 ; proc:pro0|unidad_control:c0|ir[11]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 54.209     ;
; -52.753 ; proc:pro0|unidad_control:c0|ir[4]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.313      ; 54.051     ;
; -52.720 ; proc:pro0|datapath:e0|regfile:reg0|br~131           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.112     ; 53.593     ;
; -52.717 ; proc:pro0|datapath:e0|regfile:reg0|br~20            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.040     ; 53.662     ;
; -52.688 ; proc:pro0|datapath:e0|regfile:reg0|br~36            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.068     ; 53.605     ;
; -52.672 ; proc:pro0|datapath:e0|regfile:reg0|br~116           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.112     ; 53.545     ;
; -52.670 ; proc:pro0|datapath:e0|regfile:reg0|br~117           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.583     ;
; -52.650 ; proc:pro0|datapath:e0|regfile:reg0|br~128           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.112     ; 53.523     ;
; -52.563 ; proc:pro0|datapath:e0|regfile:reg0|br~35            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.042     ; 53.506     ;
; -52.529 ; proc:pro0|datapath:e0|regfile:reg0|br~86            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 53.807     ;
; -52.526 ; proc:pro0|datapath:e0|regfile:reg0|br~51            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.057     ; 53.454     ;
; -52.514 ; proc:pro0|datapath:e0|regfile:reg0|br~85            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.073     ; 53.426     ;
; -52.512 ; proc:pro0|datapath:e0|regfile:reg0|br~120           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.425     ;
; -52.493 ; proc:pro0|datapath:e0|regfile:reg0|br~121           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.112     ; 53.366     ;
; -52.472 ; proc:pro0|datapath:e0|regfile:reg0|br~127           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.112     ; 53.345     ;
; -52.430 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW    ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 53.712     ;
; -52.425 ; proc:pro0|datapath:e0|regfile:reg0|br~99            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.069     ; 53.341     ;
; -52.376 ; proc:pro0|datapath:e0|regfile:reg0|br~88            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.048     ; 53.313     ;
; -52.366 ; proc:pro0|datapath:e0|regfile:reg0|br~136           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.279     ;
; -52.342 ; proc:pro0|datapath:e0|regfile:reg0|br~39            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.083     ; 53.244     ;
; -52.272 ; proc:pro0|datapath:e0|regfile:reg0|br~125           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.112     ; 53.145     ;
; -52.262 ; proc:pro0|datapath:e0|regfile:reg0|br~135           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.175     ;
; -52.223 ; proc:pro0|datapath:e0|regfile:reg0|br~22            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 53.152     ;
; -52.215 ; proc:pro0|datapath:e0|regfile:reg0|br~124           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.128     ;
; -52.187 ; proc:pro0|datapath:e0|regfile:reg0|br~129           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.112     ; 53.060     ;
; -52.183 ; proc:pro0|datapath:e0|regfile:reg0|br~122           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.096     ;
; -52.172 ; proc:pro0|datapath:e0|regfile:reg0|br~41            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.083     ; 53.074     ;
; -52.170 ; proc:pro0|datapath:e0|regfile:reg0|br~45            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.057     ; 53.098     ;
; -52.160 ; proc:pro0|datapath:e0|regfile:reg0|br~123           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.073     ;
; -52.148 ; proc:pro0|datapath:e0|regfile:reg0|br~134           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.061     ;
; -52.131 ; proc:pro0|datapath:e0|regfile:reg0|br~126           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.044     ;
; -52.129 ; proc:pro0|datapath:e0|regfile:reg0|br~87            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.073     ; 53.041     ;
; -52.101 ; proc:pro0|datapath:e0|regfile:reg0|br~21            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 53.030     ;
; -52.097 ; proc:pro0|datapath:e0|regfile:reg0|br~140           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.010     ;
; -52.094 ; proc:pro0|datapath:e0|regfile:reg0|br~37            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.083     ; 52.996     ;
; -52.094 ; proc:pro0|datapath:e0|regfile:reg0|br~119           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 53.007     ;
; -52.077 ; proc:pro0|datapath:e0|regfile:reg0|br~104           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.073     ; 52.989     ;
; -52.065 ; proc:pro0|datapath:e0|regfile:reg0|br~89            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.069     ; 52.981     ;
; -52.047 ; proc:pro0|datapath:e0|regfile:reg0|br~43            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.057     ; 52.975     ;
; -52.045 ; proc:pro0|datapath:e0|regfile:reg0|br~96            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.069     ; 52.961     ;
; -52.041 ; proc:pro0|datapath:e0|regfile:reg0|br~38            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.083     ; 52.943     ;
; -52.027 ; proc:pro0|datapath:e0|regfile:reg0|br~25            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 52.938     ;
; -52.024 ; proc:pro0|datapath:e0|regfile:reg0|br~23            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 52.935     ;
; -52.019 ; proc:pro0|datapath:e0|regfile:reg0|br~94            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.048     ; 52.956     ;
; -52.006 ; proc:pro0|datapath:e0|regfile:reg0|br~56            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.313      ; 53.304     ;
; -51.993 ; proc:pro0|datapath:e0|regfile:reg0|br~48            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.057     ; 52.921     ;
; -51.961 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 53.247     ;
; -51.945 ; proc:pro0|datapath:e0|regfile:reg0|br~29            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.109     ; 52.821     ;
; -51.928 ; proc:pro0|datapath:e0|regfile:reg0|br~59            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 53.210     ;
; -51.927 ; proc:pro0|datapath:e0|regfile:reg0|br~55            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 53.207     ;
; -51.914 ; proc:pro0|datapath:e0|regfile:reg0|br~52            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 52.843     ;
; -51.903 ; proc:pro0|datapath:e0|regfile:reg0|br~68            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.084     ; 52.804     ;
; -51.895 ; proc:pro0|datapath:e0|regfile:reg0|br~70            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.084     ; 52.796     ;
; -51.878 ; proc:pro0|datapath:e0|regfile:reg0|br~118           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 52.791     ;
; -51.857 ; proc:pro0|datapath:e0|regfile:reg0|br~40            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 53.139     ;
; -51.832 ; proc:pro0|datapath:e0|regfile:reg0|br~93            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.069     ; 52.748     ;
; -51.827 ; proc:pro0|datapath:e0|regfile:reg0|br~142           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 52.740     ;
; -51.827 ; proc:pro0|datapath:e0|regfile:reg0|br~27            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.109     ; 52.703     ;
; -51.826 ; proc:pro0|datapath:e0|regfile:reg0|br~139           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 52.739     ;
; -51.824 ; proc:pro0|datapath:e0|regfile:reg0|br~144           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.070     ; 52.739     ;
; -51.812 ; proc:pro0|datapath:e0|regfile:reg0|br~115           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.098     ; 52.699     ;
; -51.811 ; proc:pro0|datapath:e0|regfile:reg0|br~44            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.083     ; 52.713     ;
; -51.809 ; proc:pro0|datapath:e0|regfile:reg0|br~24            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.036     ; 52.758     ;
; -51.789 ; proc:pro0|datapath:e0|regfile:reg0|br~57            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 53.069     ;
; -51.783 ; proc:pro0|datapath:e0|regfile:reg0|br~47            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.039     ; 52.729     ;
; -51.757 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 53.029     ;
; -51.748 ; proc:pro0|datapath:e0|regfile:reg0|br~132           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.314      ; 53.047     ;
; -51.741 ; proc:pro0|datapath:e0|regfile:reg0|br~31            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.109     ; 52.617     ;
; -51.731 ; proc:pro0|datapath:e0|regfile:reg0|br~101           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 53.011     ;
; -51.726 ; proc:pro0|datapath:e0|regfile:reg0|br~137           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.070     ; 52.641     ;
; -51.721 ; proc:pro0|datapath:e0|regfile:reg0|br~92            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.073     ; 52.633     ;
; -51.719 ; proc:pro0|datapath:e0|regfile:reg0|br~91            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.073     ; 52.631     ;
; -51.710 ; proc:pro0|datapath:e0|regfile:reg0|br~110           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.073     ; 52.622     ;
; -51.709 ; proc:pro0|datapath:e0|regfile:reg0|br~84            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.073     ; 52.621     ;
; -51.708 ; proc:pro0|datapath:e0|regfile:reg0|br~130           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.112     ; 52.581     ;
; -51.677 ; proc:pro0|datapath:e0|regfile:reg0|br~138           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 52.590     ;
; -51.666 ; proc:pro0|datapath:e0|regfile:reg0|br~95            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.069     ; 52.582     ;
; -51.626 ; proc:pro0|datapath:e0|regfile:reg0|br~71            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.046     ; 52.565     ;
; -51.591 ; proc:pro0|datapath:e0|regfile:reg0|br~58            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 52.873     ;
; -51.584 ; proc:pro0|datapath:e0|regfile:reg0|br~90            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.073     ; 52.496     ;
; -51.573 ; proc:pro0|datapath:e0|regfile:reg0|br~42            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.083     ; 52.475     ;
; -51.572 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 52.844     ;
; -51.561 ; proc:pro0|datapath:e0|regfile:reg0|br~97            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.069     ; 52.477     ;
; -51.558 ; proc:pro0|datapath:e0|regfile:reg0|br~46            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 52.840     ;
; -51.515 ; proc:pro0|datapath:e0|regfile:reg0|br~32            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.042     ; 52.458     ;
; -51.508 ; proc:pro0|datapath:e0|regfile:reg0|br~50            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.057     ; 52.436     ;
; -51.498 ; proc:pro0|datapath:e0|regfile:reg0|br~30            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.036     ; 52.447     ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.083 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 2.531      ; 2.834      ;
; -0.082 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 2.530      ; 2.834      ;
; 0.284  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][8]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.541      ; 3.022      ;
; 0.320  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.040      ;
; 0.328  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[8]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.530      ; 3.055      ;
; 0.329  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.531      ; 3.057      ;
; 0.344  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.580      ;
; 0.355  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.577      ;
; 0.355  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.577      ;
; 0.355  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.577      ;
; 0.355  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|br_io[16][0]                                                                                ; controlador_IO:io|br_io[16][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|contador_milisegundos[0]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.577      ;
; 0.366  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.535      ; 3.098      ;
; 0.368  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.589      ;
; 0.371  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.535      ; 3.103      ;
; 0.382  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.535      ; 3.114      ;
; 0.383  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.537      ; 3.117      ;
; 0.386  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.608      ;
; 0.389  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.535      ; 3.121      ;
; 0.396  ; controlador_IO:io|contador_ciclos[3]                                                                          ; controlador_IO:io|br_io[20][3]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.618      ;
; 0.396  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.617      ;
; 0.396  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.617      ;
; 0.400  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.621      ;
; 0.404  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.625      ;
; 0.409  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.530      ; 3.136      ;
; 0.420  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.140      ;
; 0.420  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.535      ; 3.152      ;
; 0.421  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.141      ;
; 0.430  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.541      ; 3.168      ;
; 0.431  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.531      ; 3.159      ;
; 0.433  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.534      ; 3.164      ;
; 0.440  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.531      ; 3.168      ;
; 0.445  ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 2.531      ; 2.862      ;
; 0.455  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.528      ; 3.180      ;
; 0.455  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.541      ; 3.193      ;
; 0.458  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.528      ; 3.183      ;
; 0.470  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.199      ;
; 0.474  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.203      ;
; 0.474  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.531      ; 3.202      ;
; 0.475  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 2.530      ; 2.891      ;
; 0.478  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.198      ;
; 0.478  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.198      ;
; 0.478  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.198      ;
; 0.478  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[0]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.198      ;
; 0.478  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[5]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.198      ;
; 0.478  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.198      ;
; 0.478  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.198      ;
; 0.478  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.523      ; 3.198      ;
; 0.482  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.531      ; 3.210      ;
; 0.489  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.218      ;
; 0.500  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.721      ;
; 0.503  ; controlador_IO:io|contador_ciclos[0]                                                                          ; controlador_IO:io|br_io[20][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.725      ;
; 0.506  ; controlador_IO:io|contador_ciclos[10]                                                                         ; controlador_IO:io|br_io[20][10]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.728      ;
; 0.516  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.540      ; 3.253      ;
; 0.519  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.529      ; 3.245      ;
; 0.519  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.529      ; 3.245      ;
; 0.521  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.250      ;
; 0.524  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.531      ; 3.252      ;
; 0.534  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][4]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.540      ; 3.271      ;
; 0.537  ; controlador_IO:io|contador_ciclos[12]                                                                         ; controlador_IO:io|br_io[20][12]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.066      ; 0.760      ;
; 0.537  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.531      ; 3.265      ;
; 0.546  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.275      ;
; 0.546  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.275      ;
; 0.546  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.275      ;
; 0.546  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.275      ;
; 0.546  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.275      ;
; 0.546  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.275      ;
; 0.546  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.532      ; 3.275      ;
; 0.548  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.531      ; 3.276      ;
; 0.550  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.531      ; 3.278      ;
; 0.553  ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.774      ;
; 0.554  ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.775      ;
; 0.554  ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.775      ;
; 0.554  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][5]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.535      ; 3.286      ;
; 0.556  ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.777      ;
; 0.558  ; controlador_IO:io|timer:tmr0|count[15]                                                                        ; controlador_IO:io|timer:tmr0|count[15]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.780      ;
; 0.559  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.780      ;
; 0.560  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.782      ;
; 0.560  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.782      ;
; 0.560  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.781      ;
; 0.560  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.781      ;
; 0.561  ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.782      ;
; 0.561  ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.783      ;
; 0.561  ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 0.783      ;
; 0.561  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.782      ;
; 0.561  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.782      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter_div_clk[2]'                                                                                                                                                             ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.355 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|unidad_control:c0|new_pc[0]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.064      ; 0.577      ;
; 0.407 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.065      ; 0.629      ;
; 0.594 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.065      ; 0.816      ;
; 0.636 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.260      ;
; 0.636 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.260      ;
; 0.636 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.260      ;
; 0.636 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.260      ;
; 0.636 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.260      ;
; 0.659 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.301      ;
; 0.659 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.301      ;
; 0.659 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.301      ;
; 0.659 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.301      ;
; 0.659 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.301      ;
; 0.659 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.301      ;
; 0.659 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.301      ;
; 0.675 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.443      ; 3.305      ;
; 0.679 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.443      ; 3.309      ;
; 0.679 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.443      ; 3.309      ;
; 0.679 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.443      ; 3.309      ;
; 0.687 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.326      ;
; 0.687 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.326      ;
; 0.687 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.326      ;
; 0.695 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.318      ;
; 0.695 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.318      ;
; 0.695 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.318      ;
; 0.695 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.318      ;
; 0.695 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.318      ;
; 0.695 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.318      ;
; 0.698 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.019      ; 0.904      ;
; 0.699 ; proc:pro0|unidad_control:c0|new_pc[15]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.064      ; 0.920      ;
; 0.737 ; controlador_IO:io|rd_io[9]                              ; proc:pro0|datapath:e0|regfile:reg0|br~141               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.076      ; 1.000      ;
; 0.741 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.364      ;
; 0.741 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.364      ;
; 0.741 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.364      ;
; 0.741 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.364      ;
; 0.741 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.364      ;
; 0.741 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.364      ;
; 0.742 ; controlador_IO:io|interruptores:sw0|state[6]~25         ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.069     ; 0.360      ;
; 0.743 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[3]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.019      ; 0.949      ;
; 0.746 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.454      ; 3.387      ;
; 0.746 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.454      ; 3.387      ;
; 0.746 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.454      ; 3.387      ;
; 0.750 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.448      ; 3.385      ;
; 0.750 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.448      ; 3.385      ;
; 0.750 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.448      ; 3.385      ;
; 0.750 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.448      ; 3.385      ;
; 0.751 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[8]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.453      ; 3.391      ;
; 0.751 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[6]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.453      ; 3.391      ;
; 0.751 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[7]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.453      ; 3.391      ;
; 0.751 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[11]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.453      ; 3.391      ;
; 0.751 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[9]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.453      ; 3.391      ;
; 0.751 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[10]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.453      ; 3.391      ;
; 0.764 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.403      ;
; 0.764 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.403      ;
; 0.764 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.403      ;
; 0.782 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.405      ;
; 0.782 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.405      ;
; 0.782 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.405      ;
; 0.782 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.436      ; 3.405      ;
; 0.785 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.424      ;
; 0.785 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.424      ;
; 0.785 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.424      ;
; 0.785 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.424      ;
; 0.785 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.424      ;
; 0.785 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.452      ; 3.424      ;
; 0.804 ; SW[9]                                                   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.456      ; 3.447      ;
; 0.805 ; controlador_IO:io|rd_io[6]                              ; proc:pro0|datapath:e0|regfile:reg0|br~58                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.293     ; 0.699      ;
; 0.805 ; controlador_IO:io|rd_io[10]                             ; proc:pro0|datapath:e0|regfile:reg0|br~46                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.030      ; 1.022      ;
; 0.811 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.454      ; 3.452      ;
; 0.815 ; SW[9]                                                   ; controlador_IO:io|pulsadores:key0|current_interrupt     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.455      ; 3.457      ;
; 0.821 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.461      ; 3.469      ;
; 0.823 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.462      ; 3.472      ;
; 0.823 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.462      ; 3.472      ;
; 0.823 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.462      ; 3.472      ;
; 0.823 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.462      ; 3.472      ;
; 0.823 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.462      ; 3.472      ;
; 0.823 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.462      ; 3.472      ;
; 0.823 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.462      ; 3.472      ;
; 0.823 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.462      ; 3.472      ;
; 0.823 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.462      ; 3.472      ;
; 0.824 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.014      ; 1.025      ;
; 0.825 ; proc:pro0|unidad_control:c0|new_pc[14]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.064      ; 1.046      ;
; 0.825 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.461      ; 3.473      ;
; 0.825 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.461      ; 3.473      ;
; 0.825 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.461      ; 3.473      ;
; 0.825 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.461      ; 3.473      ;
; 0.825 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.461      ; 3.473      ;
; 0.825 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.461      ; 3.473      ;
; 0.825 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.461      ; 3.473      ;
; 0.825 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.461      ; 3.473      ;
; 0.828 ; controlador_IO:io|rd_io[13]                             ; proc:pro0|datapath:e0|regfile:reg0|br~65                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.019      ; 1.034      ;
; 0.832 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.451      ; 3.470      ;
; 0.832 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.451      ; 3.470      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.356 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.063      ; 0.577      ;
; 0.525 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.421      ; 1.153      ;
; 0.567 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.383      ; 1.137      ;
; 0.573 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.383      ; 1.143      ;
; 0.580 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.801      ;
; 0.582 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.803      ;
; 0.588 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.809      ;
; 0.589 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.810      ;
; 0.590 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.811      ;
; 0.610 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.831      ;
; 0.781 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.420      ; 1.408      ;
; 0.804 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.421      ; 1.432      ;
; 0.807 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.421      ; 1.435      ;
; 0.811 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.404      ; 1.422      ;
; 0.811 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.421      ; 1.439      ;
; 0.820 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.382      ; 1.389      ;
; 0.821 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.404      ; 1.432      ;
; 0.827 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.384      ; 1.398      ;
; 0.830 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.381      ; 1.398      ;
; 0.837 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.420      ; 1.464      ;
; 0.841 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.421      ; 1.469      ;
; 0.845 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.418      ; 1.450      ;
; 0.854 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.383      ; 1.424      ;
; 0.860 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.403      ; 1.470      ;
; 0.862 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.083      ;
; 0.865 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.086      ;
; 0.867 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.418      ; 1.472      ;
; 0.868 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.089      ;
; 0.870 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.091      ;
; 0.877 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.098      ;
; 0.878 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.099      ;
; 0.879 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.100      ;
; 0.882 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.383      ; 1.452      ;
; 0.966 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.383      ; 1.536      ;
; 0.974 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.195      ;
; 0.975 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.196      ;
; 0.977 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.198      ;
; 0.982 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.203      ;
; 0.983 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.204      ;
; 0.989 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.210      ;
; 0.991 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.212      ;
; 1.000 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.221      ;
; 1.002 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.438      ; 1.647      ;
; 1.032 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.419      ; 1.638      ;
; 1.032 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.418      ; 1.637      ;
; 1.037 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.420      ; 1.664      ;
; 1.038 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.383      ; 1.608      ;
; 1.049 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.383      ; 1.619      ;
; 1.053 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.402      ; 1.662      ;
; 1.057 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.419      ; 1.663      ;
; 1.060 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.380      ; 1.627      ;
; 1.064 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.437      ; 1.708      ;
; 1.068 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.420      ; 1.695      ;
; 1.074 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.420      ; 1.701      ;
; 1.075 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.437      ; 1.719      ;
; 1.076 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.437      ; 1.720      ;
; 1.079 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.419      ; 1.705      ;
; 1.082 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.421      ; 1.710      ;
; 1.083 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.420      ; 1.690      ;
; 1.084 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.420      ; 1.711      ;
; 1.084 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.420      ; 1.711      ;
; 1.085 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.418      ; 1.710      ;
; 1.087 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.418      ; 1.692      ;
; 1.089 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.437      ; 1.733      ;
; 1.089 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.310      ;
; 1.091 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.437      ; 1.735      ;
; 1.092 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.419      ; 1.718      ;
; 1.093 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.438      ; 1.738      ;
; 1.093 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.437      ; 1.737      ;
; 1.095 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.418      ; 1.720      ;
; 1.098 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.401      ; 1.706      ;
; 1.099 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.383      ; 1.669      ;
; 1.101 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.384      ; 1.672      ;
; 1.102 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.421      ; 1.730      ;
; 1.102 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.404      ; 1.713      ;
; 1.103 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.381      ; 1.671      ;
; 1.103 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.324      ;
; 1.105 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.418      ; 1.730      ;
; 1.105 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.384      ; 1.676      ;
; 1.108 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.382      ; 1.677      ;
; 1.109 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.419      ; 1.715      ;
; 1.112 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.421      ; 1.740      ;
; 1.113 ; proc:pro0|unidad_control:c0|new_pc[4]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.427      ; 1.747      ;
; 1.116 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.419      ; 1.742      ;
; 1.117 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.438      ; 1.762      ;
; 1.123 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.403      ; 1.733      ;
; 1.125 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.402      ; 1.734      ;
; 1.129 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.419      ; 1.735      ;
; 1.134 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.384      ; 1.705      ;
; 1.136 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 1.358      ;
; 1.138 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 1.360      ;
; 1.139 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.419      ; 1.745      ;
; 1.140 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.404      ; 1.751      ;
; 1.143 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.383      ; 1.713      ;
; 1.144 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.384      ; 1.715      ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                    ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.316      ; 2.821      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.316      ; 2.821      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.820      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.820      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.820      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.820      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.820      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.819      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.819      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.819      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.819      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.819      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.819      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.819      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.316      ; 2.820      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.316      ; 2.820      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.316      ; 2.820      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.819      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.315      ; 2.819      ;
; -0.019 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.316      ; 2.820      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.316      ; 2.685      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.316      ; 2.685      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.616  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.315      ; 2.684      ;
; 0.617  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.316      ; 2.684      ;
; 0.617  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.316      ; 2.684      ;
; 0.617  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.316      ; 2.684      ;
; 0.617  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.316      ; 2.684      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'counter_div_clk[2]'                                                                                                  ;
+--------+-----------+-----------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                             ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.013 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.320      ; 2.818      ;
; -0.013 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11] ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.320      ; 2.818      ;
; -0.013 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.320      ; 2.818      ;
; -0.013 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.320      ; 2.818      ;
; -0.013 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.321      ; 2.819      ;
; -0.013 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.320      ; 2.818      ;
; -0.012 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12] ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.322      ; 2.819      ;
; -0.012 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.320      ; 2.817      ;
; -0.012 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10] ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.322      ; 2.819      ;
; -0.012 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.322      ; 2.819      ;
; -0.012 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.320      ; 2.817      ;
; -0.012 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.321      ; 2.818      ;
; -0.012 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.322      ; 2.819      ;
; -0.012 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.321      ; 2.818      ;
; -0.011 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.320      ; 2.816      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.318      ; 2.814      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.813      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.813      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.813      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]              ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.328      ; 2.824      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.318      ; 2.814      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.318      ; 2.814      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.318      ; 2.814      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.813      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.011 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.815      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.318      ; 2.813      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.010 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.328      ; 2.823      ;
; -0.010 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.328      ; 2.823      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.811      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.811      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.811      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.315      ; 2.810      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.811      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.811      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.811      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.315      ; 2.810      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.812      ;
; -0.010 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.319      ; 2.814      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.318      ; 2.812      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.327      ; 2.821      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.327      ; 2.821      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.313      ; 2.807      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.313      ; 2.807      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.313      ; 2.807      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.313      ; 2.807      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.313      ; 2.807      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.313      ; 2.807      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.313      ; 2.807      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.313      ; 2.807      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.326      ; 2.820      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.325      ; 2.819      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.325      ; 2.819      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.326      ; 2.820      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.327      ; 2.821      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.318      ; 2.812      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.326      ; 2.820      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.326      ; 2.820      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.325      ; 2.819      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.325      ; 2.819      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.810      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.810      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.810      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.810      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.316      ; 2.810      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.811      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.811      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.811      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.317      ; 2.811      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.327      ; 2.821      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.327      ; 2.821      ;
; -0.009 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.326      ; 2.820      ;
+--------+-----------+-----------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                             ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.085 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 2.432      ; 2.822      ;
; 0.723 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 2.432      ; 2.684      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                               ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.136 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 2.530      ; 2.591      ;
; 0.498  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 2.530      ; 2.725      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'counter_div_clk[2]'                                                                                                      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.057 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 2.585      ;
; -0.057 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 2.585      ;
; -0.057 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 2.585      ;
; -0.057 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 2.585      ;
; -0.057 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 2.585      ;
; -0.057 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.461      ; 2.591      ;
; -0.056 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.582      ;
; -0.056 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 2.580      ;
; -0.056 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.461      ; 2.592      ;
; -0.056 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.461      ; 2.592      ;
; -0.056 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.582      ;
; -0.056 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.449      ; 2.580      ;
; -0.056 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.452      ; 2.583      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.456      ; 2.588      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.456      ; 2.588      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 2.587      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 2.587      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 2.587      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.456      ; 2.588      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.456      ; 2.588      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.456      ; 2.588      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.455      ; 2.587      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.456      ; 2.588      ;
; -0.055 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.456      ; 2.588      ;
; -0.055 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.583      ;
; -0.055 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.583      ;
; -0.055 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.583      ;
; -0.055 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.583      ;
; -0.055 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.583      ;
; -0.055 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.583      ;
; -0.055 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.583      ;
; -0.055 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.451      ; 2.583      ;
; -0.045 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.443      ; 2.585      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 2.591      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 2.591      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 2.591      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 2.580      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 2.580      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 2.580      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.430      ; 2.579      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 2.580      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 2.580      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.431      ; 2.580      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.430      ; 2.579      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 2.591      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 2.591      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 2.591      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 2.591      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.581      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.441      ; 2.590      ;
; -0.038 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.442      ; 2.591      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.582      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 2.584      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 2.584      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 2.583      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.428      ; 2.578      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.428      ; 2.578      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.428      ; 2.578      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.428      ; 2.578      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.428      ; 2.578      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.428      ; 2.578      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.428      ; 2.578      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.428      ; 2.578      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 2.587      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 2.587      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 2.587      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 2.587      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.440      ; 2.590      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.440      ; 2.590      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.582      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 2.584      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 2.584      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.436      ; 2.586      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.436      ; 2.586      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 2.587      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.582      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.440      ; 2.590      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.440      ; 2.590      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.582      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 2.582      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 2.584      ;
; -0.037 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 2.584      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                     ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.026 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.590      ;
; -0.026 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.590      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 2.592      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.430      ; 2.592      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; -0.025 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.429      ; 2.591      ;
; 0.606  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.722      ;
; 0.606  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.722      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 2.724      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.430      ; 2.724      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
; 0.607  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.429      ; 2.723      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                          ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[15][0]                   ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SW[9]'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~input|o                                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~inputclkctrl|inclk[0]                     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~inputclkctrl|outclk                       ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datac                        ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datac                        ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~input|i                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~input|i                                   ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datac                        ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datac                        ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~inputclkctrl|inclk[0]                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~inputclkctrl|outclk                       ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~input|o                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ;
; 0.241  ; 0.471        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ;
; 0.242  ; 0.472        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 0.242  ; 0.472        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_datain_reg0  ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg       ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 0.244  ; 0.474        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.244  ; 0.474        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 0.244  ; 0.474        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; 0.244  ; 0.474        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.244  ; 0.474        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 0.244  ; 0.474        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg       ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg       ;
; 0.246  ; 0.476        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ;
; 0.247  ; 0.477        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.247  ; 0.477        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.248  ; 0.478        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ;
; 0.248  ; 0.478        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_datain_reg0  ;
; 0.248  ; 0.478        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg       ;
; 0.249  ; 0.479        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.249  ; 0.479        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                 ;
+--------+--------------+----------------+------------+--------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock              ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------+--------------------+------------+---------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~127               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~128               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~129               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~130               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~131               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~132               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~133               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~134               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~135               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~136               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~137               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~138               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~139               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~140               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~141               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~142               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~143               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~144               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~145               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~146               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~147               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~20                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~21                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~22                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~23                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~24                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~25                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~26                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~27                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~28                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~29                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~30                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~31                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~32                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~33                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~34                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~35                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~36                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~37                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~38                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~39                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~40                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~41                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~42                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~43                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~44                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~45                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~46                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~47                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~48                ;
+--------+--------------+----------------+------------+--------------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+--------------+--------------------+-------+-------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+-------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 2.942 ; 3.520 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 0.732 ; 0.896 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 0.443 ; 0.588 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 2.713 ; 3.193 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 2.942 ; 3.520 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 1.513 ; 1.923 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 1.353 ; 1.784 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 3.855 ; 4.463 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 3.229 ; 3.785 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 3.530 ; 4.056 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 3.855 ; 4.463 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 3.239 ; 3.781 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 3.373 ; 3.938 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 3.373 ; 3.945 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 3.066 ; 3.614 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 2.812 ; 3.327 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 3.696 ; 4.299 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.191 ; 1.237 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 2.948 ; 3.463 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 0.596 ; 0.709 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 0.267 ; 0.374 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 2.603 ; 3.087 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 2.948 ; 3.463 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 3.402 ; 3.964 ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 2.783 ; 3.310 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 3.180 ; 3.695 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 3.378 ; 3.959 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 3.030 ; 3.547 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 3.084 ; 3.621 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 3.127 ; 3.693 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 2.704 ; 3.240 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 2.326 ; 2.810 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 3.402 ; 3.964 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 3.379 ; 3.910 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 1.270 ; 1.441 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 0.990 ; 1.123 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 3.367 ; 3.854 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 3.379 ; 3.910 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 8.072 ; 8.656 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 4.661 ; 5.272 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 5.121 ; 5.734 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 5.021 ; 5.571 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 5.227 ; 5.798 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 4.995 ; 5.566 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 4.424 ; 4.961 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 4.761 ; 5.269 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 8.072 ; 8.656 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 6.827 ; 7.388 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 7.042 ; 7.511 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 6.298 ; 6.897 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 6.721 ; 7.278 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 5.266 ; 5.786 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 6.959 ; 7.530 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 6.306 ; 6.818 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 6.293 ; 6.883 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 4.485 ; 5.109 ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 3.921 ; 4.485 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 4.171 ; 4.726 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 4.485 ; 5.109 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 4.004 ; 4.560 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 3.937 ; 4.514 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 3.896 ; 4.499 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 3.801 ; 4.372 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 3.489 ; 3.988 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 4.265 ; 4.893 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 1.806 ; 1.910 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 0.015  ; -0.096 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -0.261 ; -0.383 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 0.015  ; -0.096 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -2.225 ; -2.666 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.380 ; -2.900 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -1.115 ; -1.506 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -0.963 ; -1.374 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; -0.324 ; -0.446 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -2.709 ; -3.227 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -3.008 ; -3.494 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -3.329 ; -3.906 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -2.720 ; -3.224 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -2.861 ; -3.397 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -2.863 ; -3.410 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -2.558 ; -3.069 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -2.315 ; -2.790 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -3.172 ; -3.745 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; -0.324 ; -0.446 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 0.619  ; 0.525  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 0.338  ; 0.234  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 0.619  ; 0.525  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -1.620 ; -2.073 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -1.929 ; -2.431 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; -1.445 ; -1.899 ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; -1.878 ; -2.376 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -2.140 ; -2.627 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; -2.222 ; -2.785 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; -1.836 ; -2.325 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; -2.045 ; -2.557 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; -2.115 ; -2.655 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; -1.706 ; -2.227 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; -1.445 ; -1.899 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -2.366 ; -2.912 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 0.680  ; 0.583  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 0.596  ; 0.485  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 0.680  ; 0.583  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -1.577 ; -2.020 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -2.072 ; -2.584 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -2.134 ; -2.649 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -3.153 ; -3.707 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.955 ; -3.512 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -2.831 ; -3.298 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -3.335 ; -3.853 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -3.289 ; -3.780 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.532 ; -3.031 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -3.152 ; -3.642 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -3.286 ; -3.825 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -3.107 ; -3.681 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -2.459 ; -2.973 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -2.920 ; -3.491 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -3.256 ; -3.754 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -3.028 ; -3.545 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -2.744 ; -3.318 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -3.173 ; -3.680 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -2.134 ; -2.649 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; -0.666 ; -0.775 ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -1.989 ; -2.478 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; -2.103 ; -2.582 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; -2.537 ; -3.092 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; -1.834 ; -2.336 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; -2.084 ; -2.609 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; -2.077 ; -2.603 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; -1.753 ; -2.257 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; -1.662 ; -2.119 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; -2.220 ; -2.758 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.666 ; -0.775 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 8.912  ; 8.756  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 7.811  ; 7.637  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 7.540  ; 7.369  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 7.768  ; 7.766  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 8.012  ; 7.836  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 8.109  ; 8.007  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 8.912  ; 8.756  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 8.092  ; 7.911  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 8.254  ; 8.100  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 7.999  ; 7.850  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 7.910  ; 7.877  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 8.024  ; 7.883  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 7.768  ; 7.589  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 8.149  ; 7.990  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 8.254  ; 8.100  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 7.745  ; 7.568  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 8.954  ; 8.832  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 7.404  ; 7.259  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 8.165  ; 8.136  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 8.512  ; 8.453  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 7.976  ; 7.864  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 8.052  ; 8.010  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 7.442  ; 7.312  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 8.954  ; 8.832  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 8.911  ; 9.052  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 7.965  ; 7.942  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 8.542  ; 8.519  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 8.352  ; 8.175  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 8.088  ; 8.029  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 7.565  ; 7.586  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 8.911  ; 9.052  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 8.431  ; 8.294  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 8.053  ; 8.200  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 7.072  ; 7.070  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 8.053  ; 8.200  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 6.782  ; 6.732  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 6.850  ; 6.853  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 7.032  ; 6.989  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 6.741  ; 6.701  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 7.672  ; 7.663  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 6.741  ; 6.687  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 7.458  ; 7.454  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 7.254  ; 7.247  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 6.869  ; 6.834  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 7.458  ; 7.454  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 6.401  ; 6.363  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 7.052  ; 7.064  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 7.040  ; 7.056  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 6.905  ; 6.873  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 6.685  ; 6.620  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 7.667  ; 7.531  ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 9.367  ; 9.421  ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 9.180  ; 9.236  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 8.912  ; 8.787  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 63.168 ; 63.206 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 57.243 ; 57.173 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 58.636 ; 58.580 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 58.217 ; 58.176 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 57.710 ; 57.717 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 58.507 ; 58.414 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 58.679 ; 58.580 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 56.709 ; 56.616 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 57.109 ; 57.036 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 59.309 ; 59.295 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 57.784 ; 57.715 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 58.613 ; 58.559 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 61.561 ; 61.497 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 63.168 ; 63.206 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 62.748 ; 62.672 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 61.195 ; 61.099 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 14.851 ; 14.886 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 11.671 ; 11.655 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 11.863 ; 11.761 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 11.541 ; 11.501 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 11.108 ; 11.111 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 11.736 ; 11.671 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 11.565 ; 11.601 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 10.497 ; 10.546 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 11.098 ; 11.068 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 14.177 ; 14.251 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 13.388 ; 13.372 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 13.242 ; 13.288 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 14.234 ; 14.382 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 13.486 ; 13.466 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 12.379 ; 12.308 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 14.851 ; 14.886 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 13.778 ; 13.835 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 56.973 ; 57.007 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 56.818 ; 56.772 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 63.692 ; 63.632 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 24.369 ; 24.377 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 24.369 ; 24.377 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 22.680 ; 22.631 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 23.526 ; 23.479 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 22.690 ; 22.641 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 24.073 ; 24.043 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 24.063 ; 24.033 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 23.223 ; 23.221 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 24.073 ; 24.043 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 23.065 ; 23.063 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 9.066  ; 9.034  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 23.408 ; 23.364 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 23.398 ; 23.354 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 23.177 ; 23.128 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 23.408 ; 23.364 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 23.187 ; 23.138 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 8.058  ; 7.880  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 6.669 ; 6.577 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 6.926 ; 6.834 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 6.669 ; 6.577 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 7.007 ; 6.988 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 6.925 ; 6.835 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 7.398 ; 7.234 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 7.988 ; 7.912 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 7.207 ; 7.087 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 7.090 ; 6.943 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 7.327 ; 7.226 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 7.276 ; 7.208 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 7.354 ; 7.260 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 7.103 ; 6.972 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 7.544 ; 7.366 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 7.571 ; 7.464 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 7.090 ; 6.943 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 6.654 ; 6.576 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 6.686 ; 6.592 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 7.551 ; 7.478 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 7.895 ; 7.755 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 7.240 ; 7.176 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 7.250 ; 7.192 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 6.654 ; 6.576 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 7.925 ; 7.823 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 6.619 ; 6.439 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 6.947 ; 6.817 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 7.517 ; 7.390 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 7.443 ; 7.270 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 7.050 ; 6.862 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 6.619 ; 6.439 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 7.913 ; 7.847 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 7.113 ; 7.039 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 6.520 ; 6.464 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 6.838 ; 6.833 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 7.809 ; 7.948 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 6.560 ; 6.508 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 6.624 ; 6.623 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 6.797 ; 6.752 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 6.520 ; 6.477 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 7.409 ; 7.397 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 6.520 ; 6.464 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 6.190 ; 6.149 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 7.013 ; 7.002 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 6.643 ; 6.605 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 7.237 ; 7.232 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 6.190 ; 6.149 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 6.816 ; 6.825 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 6.805 ; 6.818 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 6.679 ; 6.644 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 6.466 ; 6.399 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 6.022 ; 5.902 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 9.038 ; 9.093 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 8.859 ; 8.915 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 8.605 ; 8.479 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 6.571 ; 6.584 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 8.735 ; 8.713 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 9.036 ; 9.057 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 7.682 ; 7.739 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 8.331 ; 8.405 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 9.040 ; 9.003 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 9.394 ; 9.308 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 7.414 ; 7.378 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 6.571 ; 6.584 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 8.228 ; 8.288 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 7.509 ; 7.475 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 7.900 ; 7.908 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 7.765 ; 7.674 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 9.350 ; 9.390 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 9.124 ; 9.050 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 7.703 ; 7.614 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 7.899 ; 7.853 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 8.439 ; 8.466 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 8.815 ; 8.726 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 8.727 ; 8.697 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 8.621 ; 8.636 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 8.926 ; 8.869 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 8.615 ; 8.680 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 7.899 ; 7.853 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 8.587 ; 8.534 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 8.622 ; 8.570 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 8.199 ; 8.128 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 8.276 ; 8.222 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 9.427 ; 9.327 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 9.041 ; 8.969 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 8.918 ; 8.858 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 9.107 ; 9.074 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 9.549 ; 9.481 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 8.644 ; 8.718 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 8.533 ; 8.455 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 9.640 ; 9.575 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 8.290 ; 8.171 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 9.941 ; 9.880 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 8.290 ; 8.171 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 9.098 ; 8.982 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 8.300 ; 8.181 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 8.660 ; 8.585 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 9.617 ; 9.517 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 8.807 ; 8.733 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 9.627 ; 9.527 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 8.660 ; 8.585 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 7.074 ; 6.988 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 8.765 ; 8.648 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 8.978 ; 8.864 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 8.765 ; 8.648 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 8.988 ; 8.874 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 8.775 ; 8.658 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 7.063 ; 6.996 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------+
; Output Enable Times                                                                   ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.342  ; 9.185  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.161 ; 10.039 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.161 ; 10.039 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.415 ; 10.293 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.443 ; 10.321 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.147 ; 10.025 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.146 ; 10.024 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.146 ; 10.024 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.415 ; 10.293 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 9.639  ; 9.482  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.366 ; 10.244 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 9.378  ; 9.221  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 9.639  ; 9.482  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 9.765  ; 9.608  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 9.378  ; 9.221  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 9.342  ; 9.185  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 9.342  ; 9.185  ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 56.919 ; 56.762 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 57.809 ; 57.687 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 57.809 ; 57.687 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 58.063 ; 57.941 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 58.091 ; 57.969 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 57.795 ; 57.673 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 57.794 ; 57.672 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 57.794 ; 57.672 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 58.063 ; 57.941 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 57.216 ; 57.059 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 57.943 ; 57.821 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 56.955 ; 56.798 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 57.216 ; 57.059 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 57.342 ; 57.185 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 56.955 ; 56.798 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 56.919 ; 56.762 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 56.919 ; 56.762 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                         ;
+--------------+--------------------+-------+-------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+-------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 8.906 ; 8.749 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 9.726 ; 9.604 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 9.726 ; 9.604 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 9.970 ; 9.848 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 9.996 ; 9.874 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 9.713 ; 9.591 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 9.711 ; 9.589 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 9.711 ; 9.589 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 9.970 ; 9.848 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 9.191 ; 9.034 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 9.924 ; 9.802 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 8.940 ; 8.783 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 9.191 ; 9.034 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 9.312 ; 9.155 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 8.940 ; 8.783 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 8.906 ; 8.749 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 8.906 ; 8.749 ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 8.548 ; 8.391 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.475 ; 9.353 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 9.475 ; 9.353 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.719 ; 9.597 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.745 ; 9.623 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 9.462 ; 9.340 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 9.460 ; 9.338 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 9.460 ; 9.338 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 9.719 ; 9.597 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 8.833 ; 8.676 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.566 ; 9.444 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 8.582 ; 8.425 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 8.833 ; 8.676 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 8.954 ; 8.797 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 8.582 ; 8.425 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 8.548 ; 8.391 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 8.548 ; 8.391 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.272     ; 9.429     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.094    ; 10.216    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.094    ; 10.216    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.359    ; 10.481    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.374    ; 10.496    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.070    ; 10.192    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.069    ; 10.191    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.069    ; 10.191    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.359    ; 10.481    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 9.569     ; 9.726     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.300    ; 10.422    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 9.309     ; 9.466     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 9.569     ; 9.726     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 9.790     ; 9.947     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 9.309     ; 9.466     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 9.272     ; 9.429     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 9.272     ; 9.429     ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 56.823    ; 56.980    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 57.645    ; 57.767    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 57.645    ; 57.767    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 57.910    ; 58.032    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 57.925    ; 58.047    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 57.621    ; 57.743    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 57.620    ; 57.742    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 57.620    ; 57.742    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 57.910    ; 58.032    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 57.120    ; 57.277    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 57.851    ; 57.973    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 56.860    ; 57.017    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 57.120    ; 57.277    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 57.341    ; 57.498    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 56.860    ; 57.017    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 56.823    ; 56.980    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 56.823    ; 56.980    ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 8.812     ; 8.969     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 9.638     ; 9.760     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 9.638     ; 9.760     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 9.892     ; 10.014    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 9.907     ; 10.029    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 9.615     ; 9.737     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 9.614     ; 9.736     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 9.614     ; 9.736     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 9.892     ; 10.014    ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 9.097     ; 9.254     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 9.835     ; 9.957     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 8.848     ; 9.005     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 9.097     ; 9.254     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 9.310     ; 9.467     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 8.848     ; 9.005     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 8.812     ; 8.969     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 8.812     ; 8.969     ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 8.486     ; 8.643     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.274     ; 9.396     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 9.274     ; 9.396     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.528     ; 9.650     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.543     ; 9.665     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 9.251     ; 9.373     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 9.250     ; 9.372     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 9.250     ; 9.372     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 9.528     ; 9.650     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 8.771     ; 8.928     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.509     ; 9.631     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 8.522     ; 8.679     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 8.771     ; 8.928     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 8.984     ; 9.141     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 8.522     ; 8.679     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 8.486     ; 8.643     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 8.486     ; 8.643     ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                  ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 18.65 MHz  ; 18.65 MHz       ; counter_div_clk[2]           ;      ;
; 214.41 MHz ; 214.41 MHz      ; CLOCK_50                     ;      ;
; 312.3 MHz  ; 312.3 MHz       ; vga_controller:vga|clk_25mhz ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -52.614 ; -11449.155    ;
; vga_controller:vga|clk_25mhz ; -50.776 ; -882.736      ;
; CLOCK_50                     ; -48.293 ; -4925.153     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.083 ; -0.154        ;
; counter_div_clk[2]           ; 0.308  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.310  ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; vga_controller:vga|clk_25mhz ; 0.012 ; 0.000         ;
; counter_div_clk[2]           ; 0.022 ; 0.000         ;
; CLOCK_50                     ; 0.125 ; 0.000         ;
+------------------------------+-------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                  ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.138 ; -0.138        ;
; counter_div_clk[2]           ; -0.053 ; -7.575        ;
; vga_controller:vga|clk_25mhz ; -0.021 ; -0.404        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -969.000      ;
; SW[9]                        ; -3.000 ; -3.000        ;
; vga_controller:vga|clk_25mhz ; -2.174 ; -89.568       ;
; counter_div_clk[2]           ; -1.000 ; -470.000      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter_div_clk[2]'                                                                                                                            ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -52.614 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.059     ; 53.550     ;
; -52.569 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.059     ; 53.505     ;
; -52.567 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.818     ;
; -52.544 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.057     ; 53.482     ;
; -52.528 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.059     ; 53.464     ;
; -52.522 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.773     ;
; -52.497 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.258      ; 53.750     ;
; -52.481 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.732     ;
; -52.465 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.059     ; 53.401     ;
; -52.418 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.669     ;
; -52.406 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.059     ; 53.342     ;
; -52.404 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.655     ;
; -52.376 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.282      ; 53.653     ;
; -52.374 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.294      ; 53.663     ;
; -52.359 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.610     ;
; -52.359 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.610     ;
; -52.334 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.258      ; 53.587     ;
; -52.331 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.282      ; 53.608     ;
; -52.329 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.226      ; 53.550     ;
; -52.329 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.294      ; 53.618     ;
; -52.318 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.569     ;
; -52.306 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.284      ; 53.585     ;
; -52.304 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.296      ; 53.595     ;
; -52.290 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.282      ; 53.567     ;
; -52.288 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.294      ; 53.577     ;
; -52.284 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.226      ; 53.505     ;
; -52.259 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.228      ; 53.482     ;
; -52.255 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.506     ;
; -52.243 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.226      ; 53.464     ;
; -52.227 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.282      ; 53.504     ;
; -52.225 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.294      ; 53.514     ;
; -52.196 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.447     ;
; -52.181 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.059     ; 53.117     ;
; -52.180 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.226      ; 53.401     ;
; -52.168 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.282      ; 53.445     ;
; -52.166 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.294      ; 53.455     ;
; -52.134 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.385     ;
; -52.121 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.226      ; 53.342     ;
; -52.104 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.060     ; 53.039     ;
; -52.102 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 53.350     ;
; -52.065 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.059     ; 53.001     ;
; -52.057 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 53.307     ;
; -52.057 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 53.305     ;
; -52.018 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.269     ;
; -52.016 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 53.264     ;
; -52.016 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.271      ; 53.282     ;
; -51.971 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.222     ;
; -51.962 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.068     ; 52.889     ;
; -51.956 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 53.204     ;
; -51.953 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 53.201     ;
; -51.943 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.282      ; 53.220     ;
; -51.941 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.234      ; 53.170     ;
; -51.941 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.294      ; 53.230     ;
; -51.934 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.228      ; 53.157     ;
; -51.918 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.259      ; 53.172     ;
; -51.917 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.068     ; 52.844     ;
; -51.911 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 53.159     ;
; -51.896 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.226      ; 53.117     ;
; -51.896 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.234      ; 53.125     ;
; -51.894 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.255      ; 53.144     ;
; -51.894 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 53.142     ;
; -51.889 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.228      ; 53.112     ;
; -51.876 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.068     ; 52.803     ;
; -51.876 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.050     ; 52.821     ;
; -51.873 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.259      ; 53.127     ;
; -51.871 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.236      ; 53.102     ;
; -51.870 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 53.118     ;
; -51.870 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.271      ; 53.136     ;
; -51.866 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.281      ; 53.142     ;
; -51.864 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.293      ; 53.152     ;
; -51.855 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.106     ;
; -51.855 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.234      ; 53.084     ;
; -51.848 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.228      ; 53.071     ;
; -51.848 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.261      ; 53.104     ;
; -51.848 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.246      ; 53.089     ;
; -51.832 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.259      ; 53.086     ;
; -51.827 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.282      ; 53.104     ;
; -51.825 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.294      ; 53.114     ;
; -51.819 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.225      ; 53.039     ;
; -51.813 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.068     ; 52.740     ;
; -51.807 ; proc:pro0|unidad_control:c0|ir[3]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.058     ; 52.744     ;
; -51.807 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 53.055     ;
; -51.792 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.234      ; 53.021     ;
; -51.785 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.228      ; 53.008     ;
; -51.780 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.226      ; 53.001     ;
; -51.769 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.259      ; 53.023     ;
; -51.761 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.250      ; 53.006     ;
; -51.760 ; proc:pro0|unidad_control:c0|ir[3]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.257      ; 53.012     ;
; -51.754 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.068     ; 52.681     ;
; -51.750 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.256      ; 53.001     ;
; -51.749 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~54  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.228      ; 52.972     ;
; -51.748 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 52.996     ;
; -51.736 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.275      ; 53.006     ;
; -51.733 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~123 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.259      ; 52.987     ;
; -51.733 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.234      ; 52.962     ;
; -51.732 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~139 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.257      ; 52.984     ;
; -51.726 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.228      ; 52.949     ;
; -51.724 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.253      ; 52.972     ;
; -51.722 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~51  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.244      ; 52.961     ;
; -51.716 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.250      ; 52.961     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                     ;
+---------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                                                                     ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -50.776 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.963     ;
; -50.768 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.956     ;
; -50.764 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.936     ;
; -50.731 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.918     ;
; -50.723 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.911     ;
; -50.719 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.891     ;
; -50.690 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.185      ; 51.895     ;
; -50.690 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.877     ;
; -50.682 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.186      ; 51.888     ;
; -50.682 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.870     ;
; -50.678 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.170      ; 51.868     ;
; -50.678 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.850     ;
; -50.627 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.814     ;
; -50.619 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.807     ;
; -50.615 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.787     ;
; -50.568 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.755     ;
; -50.560 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.748     ;
; -50.556 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.728     ;
; -50.510 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.682     ;
; -50.465 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.637     ;
; -50.446 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.150      ; 51.616     ;
; -50.437 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.149      ; 51.606     ;
; -50.424 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.170      ; 51.614     ;
; -50.424 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.596     ;
; -50.401 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.150      ; 51.571     ;
; -50.400 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.588     ;
; -50.392 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.149      ; 51.561     ;
; -50.361 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.533     ;
; -50.360 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.548     ;
; -50.360 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.150      ; 51.530     ;
; -50.355 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.543     ;
; -50.351 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.538     ;
; -50.351 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.149      ; 51.520     ;
; -50.343 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.530     ;
; -50.335 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.523     ;
; -50.331 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.503     ;
; -50.314 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.186      ; 51.520     ;
; -50.314 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.502     ;
; -50.302 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.474     ;
; -50.297 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.150      ; 51.467     ;
; -50.288 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.149      ; 51.457     ;
; -50.266 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.166      ; 51.452     ;
; -50.258 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.445     ;
; -50.254 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.151      ; 51.425     ;
; -50.251 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.439     ;
; -50.238 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.150      ; 51.408     ;
; -50.229 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.149      ; 51.398     ;
; -50.227 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.414     ;
; -50.219 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.407     ;
; -50.215 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.387     ;
; -50.192 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.380     ;
; -50.149 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.321     ;
; -50.104 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.276     ;
; -50.077 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.249     ;
; -50.063 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.170      ; 51.253     ;
; -50.063 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.235     ;
; -50.013 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.150      ; 51.183     ;
; -50.004 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.149      ; 51.173     ;
; -50.000 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.151      ; 51.171     ;
; -50.000 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.172     ;
; -49.969 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.157     ;
; -49.967 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.155     ;
; -49.961 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.133     ;
; -49.961 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.169      ; 51.150     ;
; -49.957 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.153      ; 51.130     ;
; -49.941 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.113     ;
; -49.936 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.149      ; 51.105     ;
; -49.927 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.148      ; 51.095     ;
; -49.897 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.150      ; 51.067     ;
; -49.890 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.077     ;
; -49.888 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.149      ; 51.057     ;
; -49.862 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 51.049     ;
; -49.854 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.042     ;
; -49.851 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 51.039     ;
; -49.850 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 51.022     ;
; -49.716 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 50.888     ;
; -49.703 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.153      ; 50.876     ;
; -49.697 ; proc:pro0|unidad_control:c0|ir[8]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 50.884     ;
; -49.689 ; proc:pro0|unidad_control:c0|ir[8]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 50.877     ;
; -49.685 ; proc:pro0|unidad_control:c0|ir[8]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 50.857     ;
; -49.661 ; proc:pro0|unidad_control:c0|ir[7]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 50.848     ;
; -49.653 ; proc:pro0|unidad_control:c0|ir[7]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 50.841     ;
; -49.649 ; proc:pro0|unidad_control:c0|ir[7]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 50.821     ;
; -49.640 ; proc:pro0|unidad_control:c0|ir[11]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.167      ; 50.827     ;
; -49.639 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.151      ; 50.810     ;
; -49.639 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.151      ; 50.810     ;
; -49.632 ; proc:pro0|unidad_control:c0|ir[11]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.168      ; 50.820     ;
; -49.630 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.150      ; 50.800     ;
; -49.628 ; proc:pro0|unidad_control:c0|ir[11]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 50.800     ;
; -49.600 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 50.772     ;
; -49.596 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.152      ; 50.768     ;
; -49.593 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.169      ; 50.782     ;
; -49.537 ; proc:pro0|datapath:e0|regfile:reg0|br~131 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.200     ; 50.357     ;
; -49.532 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.150      ; 50.702     ;
; -49.529 ; proc:pro0|datapath:e0|regfile:reg0|br~131 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.199     ; 50.350     ;
; -49.525 ; proc:pro0|datapath:e0|regfile:reg0|br~131 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.215     ; 50.330     ;
; -49.523 ; proc:pro0|unidad_control:c0|ir[4]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.184      ; 50.727     ;
; -49.523 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.149      ; 50.692     ;
; -49.515 ; proc:pro0|unidad_control:c0|ir[4]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.185      ; 50.720     ;
; -49.511 ; proc:pro0|unidad_control:c0|ir[4]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.169      ; 50.700     ;
+---------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                       ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -48.293 ; proc:pro0|unidad_control:c0|ir[13]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 49.554     ;
; -48.248 ; proc:pro0|unidad_control:c0|ir[1]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 49.509     ;
; -48.207 ; proc:pro0|unidad_control:c0|ir[0]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 49.486     ;
; -48.207 ; proc:pro0|unidad_control:c0|ir[15]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 49.468     ;
; -48.144 ; proc:pro0|unidad_control:c0|ir[12]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 49.405     ;
; -48.085 ; proc:pro0|unidad_control:c0|ir[14]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 49.346     ;
; -47.860 ; proc:pro0|unidad_control:c0|ir[10]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 49.121     ;
; -47.783 ; proc:pro0|unidad_control:c0|ir[2]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 49.043     ;
; -47.744 ; proc:pro0|unidad_control:c0|ir[9]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 49.005     ;
; -47.486 ; proc:pro0|unidad_control:c0|ir[3]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 48.748     ;
; -47.379 ; proc:pro0|unidad_control:c0|ir[6]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 48.640     ;
; -47.214 ; proc:pro0|unidad_control:c0|ir[8]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 48.475     ;
; -47.178 ; proc:pro0|unidad_control:c0|ir[7]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 48.439     ;
; -47.157 ; proc:pro0|unidad_control:c0|ir[11]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 48.418     ;
; -47.054 ; proc:pro0|datapath:e0|regfile:reg0|br~131           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.091     ; 47.948     ;
; -47.040 ; proc:pro0|unidad_control:c0|ir[4]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 48.318     ;
; -47.005 ; proc:pro0|datapath:e0|regfile:reg0|br~128           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.091     ; 47.899     ;
; -46.996 ; proc:pro0|datapath:e0|regfile:reg0|br~20            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.022     ; 47.959     ;
; -46.972 ; proc:pro0|datapath:e0|regfile:reg0|br~36            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.049     ; 47.908     ;
; -46.954 ; proc:pro0|datapath:e0|regfile:reg0|br~116           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.091     ; 47.848     ;
; -46.904 ; proc:pro0|datapath:e0|regfile:reg0|br~117           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.835     ;
; -46.883 ; proc:pro0|datapath:e0|regfile:reg0|br~35            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.024     ; 47.844     ;
; -46.849 ; proc:pro0|datapath:e0|regfile:reg0|br~51            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 47.796     ;
; -46.833 ; proc:pro0|datapath:e0|regfile:reg0|br~86            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 48.093     ;
; -46.830 ; proc:pro0|datapath:e0|regfile:reg0|br~120           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.761     ;
; -46.793 ; proc:pro0|datapath:e0|regfile:reg0|br~127           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.091     ; 47.687     ;
; -46.790 ; proc:pro0|datapath:e0|regfile:reg0|br~99            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.051     ; 47.724     ;
; -46.773 ; proc:pro0|datapath:e0|regfile:reg0|br~121           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.091     ; 47.667     ;
; -46.764 ; proc:pro0|datapath:e0|regfile:reg0|br~85            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.695     ;
; -46.753 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW    ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.278      ; 48.016     ;
; -46.712 ; proc:pro0|datapath:e0|regfile:reg0|br~88            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.031     ; 47.666     ;
; -46.700 ; proc:pro0|datapath:e0|regfile:reg0|br~136           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.052     ; 47.633     ;
; -46.642 ; proc:pro0|datapath:e0|regfile:reg0|br~39            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.064     ; 47.563     ;
; -46.580 ; proc:pro0|datapath:e0|regfile:reg0|br~125           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.091     ; 47.474     ;
; -46.563 ; proc:pro0|datapath:e0|regfile:reg0|br~124           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.494     ;
; -46.560 ; proc:pro0|datapath:e0|regfile:reg0|br~22            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 47.507     ;
; -46.541 ; proc:pro0|datapath:e0|regfile:reg0|br~135           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.052     ; 47.474     ;
; -46.532 ; proc:pro0|datapath:e0|regfile:reg0|br~129           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.091     ; 47.426     ;
; -46.527 ; proc:pro0|datapath:e0|regfile:reg0|br~122           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.458     ;
; -46.512 ; proc:pro0|datapath:e0|regfile:reg0|br~126           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.443     ;
; -46.493 ; proc:pro0|datapath:e0|regfile:reg0|br~134           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.052     ; 47.426     ;
; -46.475 ; proc:pro0|datapath:e0|regfile:reg0|br~41            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.064     ; 47.396     ;
; -46.473 ; proc:pro0|datapath:e0|regfile:reg0|br~45            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 47.420     ;
; -46.465 ; proc:pro0|datapath:e0|regfile:reg0|br~96            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.051     ; 47.399     ;
; -46.463 ; proc:pro0|datapath:e0|regfile:reg0|br~140           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.052     ; 47.396     ;
; -46.458 ; proc:pro0|datapath:e0|regfile:reg0|br~87            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.389     ;
; -46.457 ; proc:pro0|datapath:e0|regfile:reg0|br~123           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.388     ;
; -46.450 ; proc:pro0|datapath:e0|regfile:reg0|br~104           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.055     ; 47.380     ;
; -46.429 ; proc:pro0|datapath:e0|regfile:reg0|br~119           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.360     ;
; -46.413 ; proc:pro0|datapath:e0|regfile:reg0|br~94            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.031     ; 47.367     ;
; -46.409 ; proc:pro0|datapath:e0|regfile:reg0|br~21            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 47.356     ;
; -46.406 ; proc:pro0|datapath:e0|regfile:reg0|br~89            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.051     ; 47.340     ;
; -46.404 ; proc:pro0|datapath:e0|regfile:reg0|br~37            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.064     ; 47.325     ;
; -46.401 ; proc:pro0|datapath:e0|regfile:reg0|br~38            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.064     ; 47.322     ;
; -46.388 ; proc:pro0|datapath:e0|regfile:reg0|br~56            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 47.666     ;
; -46.384 ; proc:pro0|datapath:e0|regfile:reg0|br~48            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 47.331     ;
; -46.372 ; proc:pro0|datapath:e0|regfile:reg0|br~43            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 47.319     ;
; -46.357 ; proc:pro0|datapath:e0|regfile:reg0|br~23            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.055     ; 47.287     ;
; -46.348 ; proc:pro0|datapath:e0|regfile:reg0|br~25            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.055     ; 47.278     ;
; -46.313 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 47.581     ;
; -46.279 ; proc:pro0|datapath:e0|regfile:reg0|br~29            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.088     ; 47.176     ;
; -46.277 ; proc:pro0|datapath:e0|regfile:reg0|br~52            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 47.224     ;
; -46.270 ; proc:pro0|datapath:e0|regfile:reg0|br~68            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.065     ; 47.190     ;
; -46.268 ; proc:pro0|datapath:e0|regfile:reg0|br~118           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.199     ;
; -46.265 ; proc:pro0|datapath:e0|regfile:reg0|br~70            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.065     ; 47.185     ;
; -46.260 ; proc:pro0|datapath:e0|regfile:reg0|br~59            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 47.522     ;
; -46.254 ; proc:pro0|datapath:e0|regfile:reg0|br~40            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 47.516     ;
; -46.250 ; proc:pro0|datapath:e0|regfile:reg0|br~55            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 47.512     ;
; -46.238 ; proc:pro0|datapath:e0|regfile:reg0|br~144           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.051     ; 47.172     ;
; -46.227 ; proc:pro0|datapath:e0|regfile:reg0|br~24            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.020     ; 47.192     ;
; -46.223 ; proc:pro0|datapath:e0|regfile:reg0|br~142           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.052     ; 47.156     ;
; -46.211 ; proc:pro0|datapath:e0|regfile:reg0|br~93            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.051     ; 47.145     ;
; -46.206 ; proc:pro0|datapath:e0|regfile:reg0|br~44            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.064     ; 47.127     ;
; -46.180 ; proc:pro0|datapath:e0|regfile:reg0|br~27            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.088     ; 47.077     ;
; -46.175 ; proc:pro0|datapath:e0|regfile:reg0|br~115           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.078     ; 47.082     ;
; -46.160 ; proc:pro0|datapath:e0|regfile:reg0|br~139           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.052     ; 47.093     ;
; -46.151 ; proc:pro0|datapath:e0|regfile:reg0|br~130           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.091     ; 47.045     ;
; -46.144 ; proc:pro0|datapath:e0|regfile:reg0|br~47            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.023     ; 47.106     ;
; -46.134 ; proc:pro0|datapath:e0|regfile:reg0|br~57            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 47.394     ;
; -46.128 ; proc:pro0|datapath:e0|regfile:reg0|br~132           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.294      ; 47.407     ;
; -46.124 ; proc:pro0|datapath:e0|regfile:reg0|br~110           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.055     ; 47.054     ;
; -46.124 ; proc:pro0|datapath:e0|regfile:reg0|br~92            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.055     ;
; -46.109 ; proc:pro0|datapath:e0|regfile:reg0|br~31            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.088     ; 47.006     ;
; -46.103 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 47.357     ;
; -46.094 ; proc:pro0|datapath:e0|regfile:reg0|br~84            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.025     ;
; -46.079 ; proc:pro0|datapath:e0|regfile:reg0|br~137           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.051     ; 47.013     ;
; -46.076 ; proc:pro0|datapath:e0|regfile:reg0|br~91            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 47.007     ;
; -46.073 ; proc:pro0|datapath:e0|regfile:reg0|br~138           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.052     ; 47.006     ;
; -46.067 ; proc:pro0|datapath:e0|regfile:reg0|br~101           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 47.328     ;
; -46.057 ; proc:pro0|datapath:e0|regfile:reg0|br~95            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.051     ; 46.991     ;
; -46.002 ; proc:pro0|datapath:e0|regfile:reg0|br~58            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 47.264     ;
; -45.992 ; proc:pro0|datapath:e0|regfile:reg0|br~90            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 46.923     ;
; -45.990 ; proc:pro0|datapath:e0|regfile:reg0|br~46            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 47.252     ;
; -45.985 ; proc:pro0|datapath:e0|regfile:reg0|br~42            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.064     ; 46.906     ;
; -45.982 ; proc:pro0|datapath:e0|regfile:reg0|br~32            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.024     ; 46.943     ;
; -45.979 ; proc:pro0|datapath:e0|regfile:reg0|br~71            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.029     ; 46.935     ;
; -45.969 ; proc:pro0|datapath:e0|regfile:reg0|br~97            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.051     ; 46.903     ;
; -45.962 ; proc:pro0|datapath:e0|regfile:reg0|br~50            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 46.909     ;
; -45.961 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.269      ; 47.215     ;
; -45.955 ; proc:pro0|datapath:e0|regfile:reg0|br~30            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.020     ; 46.920     ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.083 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 2.283      ; 2.554      ;
; -0.071 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 2.283      ; 2.566      ;
; 0.280  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][8]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.292      ; 2.756      ;
; 0.290  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.282      ; 2.756      ;
; 0.302  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.275      ; 2.761      ;
; 0.305  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.519      ;
; 0.305  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[8]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.279      ; 2.768      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|br_io[16][0]                                                                                ; controlador_IO:io|br_io[16][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.511      ;
; 0.311  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|contador_milisegundos[0]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.327  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.528      ;
; 0.334  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.284      ; 2.802      ;
; 0.344  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.545      ;
; 0.346  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.284      ; 2.814      ;
; 0.354  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.284      ; 2.822      ;
; 0.356  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.557      ;
; 0.358  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.559      ;
; 0.358  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.284      ; 2.826      ;
; 0.359  ; controlador_IO:io|contador_ciclos[3]                                                                          ; controlador_IO:io|br_io[20][3]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.560      ;
; 0.359  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.560      ;
; 0.365  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.287      ; 2.836      ;
; 0.366  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.567      ;
; 0.368  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.281      ; 2.833      ;
; 0.384  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.292      ; 2.860      ;
; 0.385  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.275      ; 2.844      ;
; 0.385  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.286      ; 2.855      ;
; 0.386  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.275      ; 2.845      ;
; 0.391  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.281      ; 2.856      ;
; 0.393  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.281      ; 2.858      ;
; 0.395  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.278      ; 2.857      ;
; 0.397  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.278      ; 2.859      ;
; 0.403  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.281      ; 2.868      ;
; 0.409  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.292      ; 2.885      ;
; 0.412  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.282      ; 2.878      ;
; 0.415  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.282      ; 2.881      ;
; 0.433  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.281      ; 2.898      ;
; 0.439  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.282      ; 2.905      ;
; 0.439  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.282      ; 2.905      ;
; 0.446  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.647      ;
; 0.448  ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 2.283      ; 2.585      ;
; 0.456  ; controlador_IO:io|contador_ciclos[0]                                                                          ; controlador_IO:io|br_io[20][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.657      ;
; 0.458  ; controlador_IO:io|contador_ciclos[10]                                                                         ; controlador_IO:io|br_io[20][10]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.659      ;
; 0.464  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.274      ; 2.922      ;
; 0.464  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.274      ; 2.922      ;
; 0.464  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.274      ; 2.922      ;
; 0.464  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[0]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.274      ; 2.922      ;
; 0.464  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[5]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.274      ; 2.922      ;
; 0.464  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.274      ; 2.922      ;
; 0.464  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.274      ; 2.922      ;
; 0.464  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.274      ; 2.922      ;
; 0.477  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.290      ; 2.951      ;
; 0.479  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.282      ; 2.945      ;
; 0.483  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.281      ; 2.948      ;
; 0.484  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 2.283      ; 2.621      ;
; 0.484  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.279      ; 2.947      ;
; 0.484  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.279      ; 2.947      ;
; 0.495  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.282      ; 2.961      ;
; 0.496  ; controlador_IO:io|contador_ciclos[12]                                                                         ; controlador_IO:io|br_io[20][12]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.697      ;
; 0.499  ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.700      ;
; 0.500  ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.701      ;
; 0.500  ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.701      ;
; 0.501  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][4]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.290      ; 2.975      ;
; 0.502  ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.703      ;
; 0.504  ; controlador_IO:io|timer:tmr0|count[15]                                                                        ; controlador_IO:io|timer:tmr0|count[15]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.705      ;
; 0.505  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.706      ;
; 0.505  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.706      ;
; 0.506  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.707      ;
; 0.506  ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.707      ;
; 0.506  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.707      ;
; 0.506  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.707      ;
; 0.506  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.282      ; 2.972      ;
; 0.506  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.282      ; 2.972      ;
; 0.507  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.708      ;
; 0.507  ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.708      ;
; 0.507  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[3]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[3]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.708      ;
; 0.507  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[5]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[5]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.708      ;
; 0.507  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.708      ;
; 0.507  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[10]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[10]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.708      ;
; 0.507  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][5]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.286      ; 2.977      ;
; 0.508  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[2]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.709      ;
; 0.508  ; controlador_IO:io|timer:tmr0|count[6]                                                                         ; controlador_IO:io|timer:tmr0|count[6]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.709      ;
; 0.508  ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.709      ;
; 0.508  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[4]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[4]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.709      ;
; 0.509  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[4]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.710      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter_div_clk[2]'                                                                                                                                                              ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.308 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.059      ; 0.511      ;
; 0.308 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.059      ; 0.511      ;
; 0.308 ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.059      ; 0.511      ;
; 0.309 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|unidad_control:c0|new_pc[0]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.057      ; 0.511      ;
; 0.362 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.058      ; 0.564      ;
; 0.536 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.058      ; 0.738      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.957      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.957      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.957      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.957      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.957      ;
; 0.620 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.995      ;
; 0.620 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.995      ;
; 0.620 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.995      ;
; 0.620 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.995      ;
; 0.620 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.995      ;
; 0.620 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.995      ;
; 0.620 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.995      ;
; 0.621 ; proc:pro0|unidad_control:c0|new_pc[15]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.058      ; 0.823      ;
; 0.633 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.189      ; 2.996      ;
; 0.638 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.189      ; 3.001      ;
; 0.638 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.189      ; 3.001      ;
; 0.638 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.189      ; 3.001      ;
; 0.641 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.818      ;
; 0.650 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.199      ; 3.023      ;
; 0.650 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.199      ; 3.023      ;
; 0.650 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.199      ; 3.023      ;
; 0.657 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.014      ;
; 0.657 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.014      ;
; 0.657 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.014      ;
; 0.657 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.014      ;
; 0.657 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.014      ;
; 0.657 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.014      ;
; 0.678 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[3]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.855      ;
; 0.684 ; controlador_IO:io|rd_io[9]                              ; proc:pro0|datapath:e0|regfile:reg0|br~141               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.056      ; 0.914      ;
; 0.696 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.053      ;
; 0.696 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.053      ;
; 0.696 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.053      ;
; 0.696 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.053      ;
; 0.696 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.053      ;
; 0.696 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.053      ;
; 0.700 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.193      ; 3.067      ;
; 0.700 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.193      ; 3.067      ;
; 0.700 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.193      ; 3.067      ;
; 0.700 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.193      ; 3.067      ;
; 0.704 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[8]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.078      ;
; 0.704 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[6]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.078      ;
; 0.704 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[7]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.078      ;
; 0.704 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[11]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.078      ;
; 0.704 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[9]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.078      ;
; 0.704 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[10]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.078      ;
; 0.707 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.081      ;
; 0.707 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.081      ;
; 0.707 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.081      ;
; 0.718 ; controlador_IO:io|interruptores:sw0|state[6]~25         ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.071     ; 0.321      ;
; 0.720 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.199      ; 3.093      ;
; 0.720 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.199      ; 3.093      ;
; 0.720 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.199      ; 3.093      ;
; 0.732 ; controlador_IO:io|rd_io[6]                              ; proc:pro0|datapath:e0|regfile:reg0|br~58                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.273     ; 0.633      ;
; 0.735 ; proc:pro0|unidad_control:c0|new_pc[14]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.058      ; 0.937      ;
; 0.737 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.094      ;
; 0.737 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.094      ;
; 0.737 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.094      ;
; 0.737 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.183      ; 3.094      ;
; 0.739 ; SW[9]                                                   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.202      ; 3.115      ;
; 0.739 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.198      ; 3.111      ;
; 0.739 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.198      ; 3.111      ;
; 0.739 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.198      ; 3.111      ;
; 0.739 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.198      ; 3.111      ;
; 0.739 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.198      ; 3.111      ;
; 0.739 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.198      ; 3.111      ;
; 0.742 ; controlador_IO:io|rd_io[10]                             ; proc:pro0|datapath:e0|regfile:reg0|br~46                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.015      ; 0.931      ;
; 0.761 ; controlador_IO:io|rd_io[13]                             ; proc:pro0|datapath:e0|regfile:reg0|br~65                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.938      ;
; 0.761 ; SW[9]                                                   ; controlador_IO:io|pulsadores:key0|current_interrupt     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.199      ; 3.134      ;
; 0.767 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.141      ;
; 0.767 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.206      ; 3.147      ;
; 0.768 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.207      ; 3.149      ;
; 0.768 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.207      ; 3.149      ;
; 0.768 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.207      ; 3.149      ;
; 0.768 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.207      ; 3.149      ;
; 0.768 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.207      ; 3.149      ;
; 0.768 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.207      ; 3.149      ;
; 0.768 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.207      ; 3.149      ;
; 0.768 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.207      ; 3.149      ;
; 0.768 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.207      ; 3.149      ;
; 0.770 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.206      ; 3.150      ;
; 0.770 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.206      ; 3.150      ;
; 0.770 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.206      ; 3.150      ;
; 0.770 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.206      ; 3.150      ;
; 0.770 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.206      ; 3.150      ;
; 0.770 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.206      ; 3.150      ;
; 0.770 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.206      ; 3.150      ;
; 0.770 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.206      ; 3.150      ;
; 0.773 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.945      ;
; 0.777 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.058      ; 0.979      ;
; 0.779 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.200      ; 3.153      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.310 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.056      ; 0.511      ;
; 0.490 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.375      ; 1.054      ;
; 0.523 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.724      ;
; 0.525 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.726      ;
; 0.530 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.731      ;
; 0.531 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.043      ;
; 0.532 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.733      ;
; 0.533 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.734      ;
; 0.534 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.046      ;
; 0.549 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.750      ;
; 0.725 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.375      ; 1.289      ;
; 0.750 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.375      ; 1.314      ;
; 0.751 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.374      ; 1.314      ;
; 0.753 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.359      ; 1.301      ;
; 0.753 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.375      ; 1.317      ;
; 0.761 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.359      ; 1.309      ;
; 0.763 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.342      ; 1.274      ;
; 0.764 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.276      ;
; 0.772 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.973      ;
; 0.774 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.340      ; 1.283      ;
; 0.775 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.976      ;
; 0.777 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.374      ; 1.340      ;
; 0.777 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.978      ;
; 0.779 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.980      ;
; 0.782 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.983      ;
; 0.783 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.328      ;
; 0.784 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.374      ; 1.347      ;
; 0.788 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.989      ;
; 0.789 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 0.990      ;
; 0.790 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.302      ;
; 0.799 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.358      ; 1.346      ;
; 0.804 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.349      ;
; 0.810 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.322      ;
; 0.866 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.067      ;
; 0.871 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.072      ;
; 0.873 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.074      ;
; 0.875 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.076      ;
; 0.878 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.079      ;
; 0.884 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.396      ;
; 0.885 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.086      ;
; 0.891 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.092      ;
; 0.913 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.114      ;
; 0.928 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.391      ; 1.508      ;
; 0.942 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.487      ;
; 0.956 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.468      ;
; 0.957 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.375      ; 1.521      ;
; 0.961 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.506      ;
; 0.969 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.481      ;
; 0.969 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.170      ;
; 0.976 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.356      ; 1.521      ;
; 0.981 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.182      ;
; 0.983 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.528      ;
; 0.985 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.391      ; 1.565      ;
; 0.986 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.340      ; 1.495      ;
; 0.988 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.533      ;
; 0.988 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.533      ;
; 0.991 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.373      ; 1.553      ;
; 0.998 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.374      ; 1.561      ;
; 0.999 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.390      ; 1.578      ;
; 0.999 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.390      ; 1.578      ;
; 1.000 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.375      ; 1.564      ;
; 1.002 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.374      ; 1.565      ;
; 1.003 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.371      ; 1.563      ;
; 1.004 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.342      ; 1.515      ;
; 1.005 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.374      ; 1.568      ;
; 1.008 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.371      ; 1.568      ;
; 1.009 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.391      ; 1.589      ;
; 1.009 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.391      ; 1.589      ;
; 1.012 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.340      ; 1.521      ;
; 1.013 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.372      ; 1.574      ;
; 1.013 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.391      ; 1.593      ;
; 1.014 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.340      ; 1.523      ;
; 1.015 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.390      ; 1.594      ;
; 1.016 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.372      ; 1.577      ;
; 1.017 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.356      ; 1.562      ;
; 1.017 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.375      ; 1.581      ;
; 1.021 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.358      ; 1.568      ;
; 1.022 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.567      ;
; 1.023 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.372      ; 1.584      ;
; 1.025 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.226      ;
; 1.026 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.227      ;
; 1.031 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.374      ; 1.594      ;
; 1.032 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.391      ; 1.612      ;
; 1.033 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.372      ; 1.594      ;
; 1.033 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.545      ;
; 1.033 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.578      ;
; 1.034 ; proc:pro0|unidad_control:c0|new_pc[4]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.380      ; 1.603      ;
; 1.034 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.344      ; 1.547      ;
; 1.035 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.376      ; 1.580      ;
; 1.037 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.344      ; 1.550      ;
; 1.043 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.357      ; 1.589      ;
; 1.044 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.057      ; 1.245      ;
; 1.045 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.355      ; 1.589      ;
; 1.046 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.056      ; 1.246      ;
; 1.046 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.343      ; 1.558      ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                    ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.071      ; 2.544      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.071      ; 2.544      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.071      ; 2.544      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.071      ; 2.544      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.071      ; 2.544      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.071      ; 2.544      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.071      ; 2.544      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.012 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.545      ;
; 0.013 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.544      ;
; 0.013 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.072      ; 2.544      ;
; 0.644 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.071      ; 2.412      ;
; 0.644 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.071      ; 2.412      ;
; 0.644 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.071      ; 2.412      ;
; 0.644 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.071      ; 2.412      ;
; 0.644 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.071      ; 2.412      ;
; 0.644 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.413      ;
; 0.644 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.071      ; 2.412      ;
; 0.644 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.413      ;
; 0.644 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.071      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
; 0.645 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.072      ; 2.412      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'counter_div_clk[2]'                                                                                                  ;
+-------+-----------+-----------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                             ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; 0.022 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.542      ;
; 0.022 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11] ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.542      ;
; 0.022 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.542      ;
; 0.022 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.542      ;
; 0.022 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.080      ; 2.543      ;
; 0.022 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.542      ;
; 0.023 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.541      ;
; 0.023 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12] ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.081      ; 2.543      ;
; 0.023 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.541      ;
; 0.023 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]              ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.087      ; 2.549      ;
; 0.023 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10] ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.081      ; 2.543      ;
; 0.023 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.081      ; 2.543      ;
; 0.023 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.541      ;
; 0.023 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.080      ; 2.542      ;
; 0.023 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.548      ;
; 0.023 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.548      ;
; 0.023 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.081      ; 2.543      ;
; 0.023 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.080      ; 2.542      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.077      ; 2.537      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.025 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.545      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.545      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.537      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.077      ; 2.536      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.545      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.077      ; 2.536      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.077      ; 2.536      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.545      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.545      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.537      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.537      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.078      ; 2.537      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.545      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.545      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.085      ; 2.544      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.084      ; 2.543      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.086      ; 2.545      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.077      ; 2.536      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.026 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.079      ; 2.538      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.081      ; 2.539      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.081      ; 2.539      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.076      ; 2.534      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.077      ; 2.535      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.076      ; 2.534      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.073      ; 2.531      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.073      ; 2.531      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.073      ; 2.531      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.073      ; 2.531      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.073      ; 2.531      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.073      ; 2.531      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.073      ; 2.531      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.073      ; 2.531      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.081      ; 2.539      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.076      ; 2.534      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.077      ; 2.535      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.081      ; 2.539      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.075      ; 2.533      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.075      ; 2.533      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.075      ; 2.533      ;
; 0.027 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.075      ; 2.533      ;
+-------+-----------+-----------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                              ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.125 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 2.196      ; 2.546      ;
; 0.758 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 2.196      ; 2.413      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.138 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 2.283      ; 2.329      ;
; 0.491  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 2.283      ; 2.458      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'counter_div_clk[2]'                                                                                                       ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.053 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.202      ; 2.323      ;
; -0.053 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.202      ; 2.323      ;
; -0.053 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.202      ; 2.323      ;
; -0.053 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.202      ; 2.323      ;
; -0.053 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.202      ; 2.323      ;
; -0.053 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.202      ; 2.323      ;
; -0.053 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.202      ; 2.323      ;
; -0.053 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.197      ; 2.318      ;
; -0.053 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.197      ; 2.318      ;
; -0.053 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.207      ; 2.328      ;
; -0.053 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.197      ; 2.318      ;
; -0.053 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.206      ; 2.327      ;
; -0.053 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.197      ; 2.318      ;
; -0.053 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.206      ; 2.327      ;
; -0.053 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.197      ; 2.318      ;
; -0.053 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.197      ; 2.318      ;
; -0.053 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.197      ; 2.318      ;
; -0.053 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.197      ; 2.318      ;
; -0.053 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.198      ; 2.319      ;
; -0.052 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.323      ;
; -0.052 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.323      ;
; -0.052 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.323      ;
; -0.052 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.201      ; 2.323      ;
; -0.051 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.199      ; 2.322      ;
; -0.051 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.199      ; 2.322      ;
; -0.051 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.199      ; 2.322      ;
; -0.051 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.199      ; 2.322      ;
; -0.051 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.199      ; 2.322      ;
; -0.051 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.195      ; 2.318      ;
; -0.051 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.194      ; 2.317      ;
; -0.051 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.195      ; 2.318      ;
; -0.051 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.194      ; 2.317      ;
; -0.042 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.189      ; 2.321      ;
; -0.036 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.322      ;
; -0.036 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.322      ;
; -0.036 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.322      ;
; -0.036 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.322      ;
; -0.036 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.322      ;
; -0.036 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.322      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.179      ; 2.318      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.179      ; 2.318      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.188      ; 2.327      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.188      ; 2.327      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.181      ; 2.320      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.181      ; 2.320      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.180      ; 2.319      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.179      ; 2.318      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.176      ; 2.315      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.176      ; 2.315      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.176      ; 2.315      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.176      ; 2.315      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.176      ; 2.315      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.176      ; 2.315      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.176      ; 2.315      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.176      ; 2.315      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.175      ; 2.314      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.175      ; 2.314      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.175      ; 2.314      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.175      ; 2.314      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.175      ; 2.314      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.175      ; 2.314      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.175      ; 2.314      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.175      ; 2.314      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.323      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.323      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.177      ; 2.316      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.177      ; 2.316      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.177      ; 2.316      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.177      ; 2.316      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.177      ; 2.316      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.177      ; 2.316      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.177      ; 2.316      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.177      ; 2.316      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.323      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.323      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.187      ; 2.326      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.187      ; 2.326      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.187      ; 2.326      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.187      ; 2.326      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.179      ; 2.318      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.188      ; 2.327      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.181      ; 2.320      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.181      ; 2.320      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.183      ; 2.322      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.183      ; 2.322      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.323      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.179      ; 2.318      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.179      ; 2.318      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.187      ; 2.326      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.187      ; 2.326      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.187      ; 2.326      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.187      ; 2.326      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.179      ; 2.318      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.179      ; 2.318      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.181      ; 2.320      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.181      ; 2.320      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.183      ; 2.322      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.183      ; 2.322      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.184      ; 2.323      ;
; -0.035 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.178      ; 2.317      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.021 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.175      ; 2.328      ;
; -0.021 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.175      ; 2.328      ;
; -0.021 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.175      ; 2.328      ;
; -0.021 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.175      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.175      ; 2.329      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.175      ; 2.329      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; -0.020 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.174      ; 2.328      ;
; 0.608  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.175      ; 2.457      ;
; 0.608  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.175      ; 2.457      ;
; 0.608  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.175      ; 2.457      ;
; 0.608  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.456      ;
; 0.608  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.456      ;
; 0.608  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.175      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.175      ; 2.458      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.175      ; 2.458      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
; 0.609  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.174      ; 2.457      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[15][0]                   ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SW[9]'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~input|o                                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~inputclkctrl|inclk[0]                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~inputclkctrl|outclk                       ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datac                        ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datac                        ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~input|i                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~input|i                                   ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.618  ; 0.618        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datac                        ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datac                        ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~inputclkctrl|inclk[0]                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~inputclkctrl|outclk                       ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~input|o                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ;
; 0.251  ; 0.481        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 0.252  ; 0.482        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.252  ; 0.482        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; 0.253  ; 0.483        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ;
; 0.253  ; 0.483        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ;
; 0.253  ; 0.483        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 0.253  ; 0.483        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg       ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg       ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg       ;
; 0.256  ; 0.486        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; 0.256  ; 0.486        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_datain_reg0  ;
; 0.256  ; 0.486        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 0.256  ; 0.486        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 0.258  ; 0.488        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.258  ; 0.488        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.259  ; 0.489        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.259  ; 0.489        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.259  ; 0.489        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.259  ; 0.489        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.259  ; 0.489        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ;
; 0.260  ; 0.490        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                  ;
+--------+--------------+----------------+------------+--------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock              ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------+--------------------+------------+---------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~127               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~128               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~129               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~130               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~131               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~132               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~133               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~134               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~135               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~136               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~137               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~138               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~139               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~140               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~141               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~142               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~143               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~144               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~145               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~146               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~147               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~20                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~21                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~22                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~23                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~24                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~25                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~26                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~27                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~28                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~29                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~30                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~31                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~32                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~33                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~34                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~35                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~36                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~37                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~38                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~39                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~40                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~41                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~42                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~43                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~44                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~45                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~46                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~47                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~48                ;
+--------+--------------+----------------+------------+--------------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+--------------+--------------------+-------+-------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+-------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 2.587 ; 3.026 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 0.694 ; 0.841 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 0.431 ; 0.563 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 2.399 ; 2.732 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 2.587 ; 3.026 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 1.275 ; 1.599 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 1.134 ; 1.475 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 3.423 ; 3.878 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 2.851 ; 3.261 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 3.142 ; 3.513 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 3.423 ; 3.878 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 2.861 ; 3.253 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 2.993 ; 3.410 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 2.976 ; 3.414 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 2.703 ; 3.104 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 2.476 ; 2.854 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 3.298 ; 3.734 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.118 ; 1.174 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 2.582 ; 2.991 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 0.560 ; 0.685 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 0.273 ; 0.394 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 2.289 ; 2.658 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 2.582 ; 2.991 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 3.013 ; 3.448 ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 2.439 ; 2.852 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 2.801 ; 3.189 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 2.979 ; 3.435 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 2.655 ; 3.057 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 2.706 ; 3.127 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 2.757 ; 3.198 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 2.366 ; 2.786 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 2.026 ; 2.410 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 3.013 ; 3.448 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 2.977 ; 3.387 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 1.175 ; 1.338 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 0.917 ; 1.052 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 2.968 ; 3.334 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 2.977 ; 3.387 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 7.342 ; 7.698 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 4.187 ; 4.611 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 4.567 ; 5.029 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 4.514 ; 4.908 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 4.716 ; 5.071 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 4.491 ; 4.871 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 3.957 ; 4.361 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 4.306 ; 4.606 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 7.342 ; 7.698 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 6.188 ; 6.491 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 6.375 ; 6.650 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 5.698 ; 6.056 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 6.081 ; 6.428 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 4.750 ; 5.046 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 6.313 ; 6.684 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 5.718 ; 5.989 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 5.699 ; 6.102 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 4.009 ; 4.500 ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 3.466 ; 3.896 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 3.704 ; 4.113 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 4.009 ; 4.500 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 3.566 ; 3.973 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 3.469 ; 3.926 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 3.428 ; 3.907 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 3.361 ; 3.791 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 3.070 ; 3.472 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 3.804 ; 4.281 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 1.635 ; 1.758 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -0.015 ; -0.122 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -0.266 ; -0.381 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -0.015 ; -0.122 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -1.960 ; -2.270 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.083 ; -2.479 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -0.922 ; -1.232 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -0.788 ; -1.115 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; -0.320 ; -0.453 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -2.384 ; -2.767 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -2.671 ; -3.019 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -2.950 ; -3.385 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -2.394 ; -2.760 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -2.535 ; -2.929 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -2.523 ; -2.939 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -2.246 ; -2.623 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -2.027 ; -2.379 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -2.831 ; -3.244 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; -0.320 ; -0.453 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 0.526  ; 0.414  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 0.272  ; 0.153  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 0.526  ; 0.414  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -1.406 ; -1.756 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -1.679 ; -2.077 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; -1.231 ; -1.594 ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; -1.625 ; -2.016 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -1.875 ; -2.245 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; -1.952 ; -2.396 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; -1.592 ; -1.973 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; -1.783 ; -2.186 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; -1.848 ; -2.270 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; -1.482 ; -1.891 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; -1.231 ; -1.594 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -2.092 ; -2.516 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 0.580  ; 0.458  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 0.503  ; 0.379  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 0.580  ; 0.458  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -1.358 ; -1.725 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -1.813 ; -2.211 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -1.860 ; -2.261 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -2.806 ; -3.220 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.621 ; -3.033 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -2.509 ; -2.839 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -2.978 ; -3.339 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -2.936 ; -3.281 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.234 ; -2.610 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -2.816 ; -3.155 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -2.923 ; -3.315 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -2.766 ; -3.186 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -2.173 ; -2.557 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -2.589 ; -3.020 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -2.903 ; -3.250 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -2.687 ; -3.055 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -2.424 ; -2.864 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -2.814 ; -3.181 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -1.860 ; -2.261 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; -0.629 ; -0.773 ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -1.725 ; -2.123 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; -1.840 ; -2.219 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; -2.238 ; -2.675 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; -1.598 ; -1.991 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; -1.821 ; -2.233 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; -1.812 ; -2.238 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; -1.521 ; -1.925 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; -1.432 ; -1.800 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; -1.955 ; -2.377 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.629 ; -0.773 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 8.011  ; 7.852  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 7.011  ; 6.820  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 6.765  ; 6.591  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 6.974  ; 6.899  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 7.182  ; 6.997  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 7.306  ; 7.129  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 8.011  ; 7.852  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 7.242  ; 7.075  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 7.397  ; 7.258  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 7.167  ; 7.034  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 7.096  ; 7.012  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 7.184  ; 7.061  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 6.948  ; 6.804  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 7.319  ; 7.165  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 7.397  ; 7.258  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 6.925  ; 6.782  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 8.035  ; 7.876  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 6.641  ; 6.478  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 7.342  ; 7.231  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 7.656  ; 7.514  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 7.173  ; 7.018  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 7.236  ; 7.130  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 6.679  ; 6.543  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 8.035  ; 7.876  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 8.069  ; 8.082  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 7.154  ; 7.066  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 7.630  ; 7.560  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 7.522  ; 7.319  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 7.260  ; 7.161  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 6.788  ; 6.761  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 8.069  ; 8.082  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 7.579  ; 7.409  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 7.205  ; 7.279  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 6.366  ; 6.304  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 7.205  ; 7.279  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 6.090  ; 6.008  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 6.166  ; 6.104  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 6.328  ; 6.213  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 6.055  ; 5.973  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 6.892  ; 6.821  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 6.053  ; 5.960  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 6.637  ; 6.619  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 6.536  ; 6.469  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 6.173  ; 6.094  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 6.637  ; 6.619  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 5.717  ; 5.672  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 6.341  ; 6.290  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 6.331  ; 6.284  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 6.211  ; 6.133  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 6.000  ; 5.903  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 6.879  ; 6.727  ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 8.384  ; 8.469  ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 8.227  ; 8.301  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 8.034  ; 7.869  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 56.543 ; 56.466 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 51.192 ; 51.056 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 52.434 ; 52.298 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 52.082 ; 51.936 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 51.609 ; 51.554 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 52.346 ; 52.168 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 52.484 ; 52.274 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 50.695 ; 50.530 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 51.037 ; 50.915 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 52.984 ; 52.908 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 51.633 ; 51.493 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 52.432 ; 52.310 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 55.046 ; 54.918 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 56.543 ; 56.466 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 56.156 ; 55.988 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 54.693 ; 54.570 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 13.427 ; 13.291 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 10.523 ; 10.385 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 10.671 ; 10.469 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 10.374 ; 10.245 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 9.992  ; 9.900  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 10.560 ; 10.386 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 10.407 ; 10.349 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 9.417  ; 9.359  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 9.979  ; 9.849  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 12.822 ; 12.736 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 12.084 ; 11.930 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 11.957 ; 11.873 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 12.870 ; 12.860 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 12.169 ; 12.017 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 11.138 ; 10.988 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 13.427 ; 13.291 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 12.442 ; 12.349 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 50.915 ; 50.991 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 50.737 ; 50.821 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 56.996 ; 56.880 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 21.820 ; 21.749 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 21.820 ; 21.749 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 20.343 ; 20.224 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 21.093 ; 20.979 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 20.353 ; 20.234 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 21.622 ; 21.495 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 21.612 ; 21.485 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 20.808 ; 20.760 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 21.622 ; 21.495 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 20.696 ; 20.610 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 8.142  ; 8.079  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 21.006 ; 20.869 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 20.996 ; 20.859 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 20.786 ; 20.669 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 21.006 ; 20.869 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 20.796 ; 20.679 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 7.215  ; 7.050  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 5.995 ; 5.865 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 6.231 ; 6.087 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 5.995 ; 5.865 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 6.304 ; 6.214 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 6.227 ; 6.083 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 6.636 ; 6.451 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 7.193 ; 7.077 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 6.452 ; 6.329 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 6.349 ; 6.212 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 6.579 ; 6.454 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 6.547 ; 6.434 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 6.596 ; 6.481 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 6.368 ; 6.233 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 6.768 ; 6.585 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 6.798 ; 6.667 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 6.349 ; 6.212 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 5.971 ; 5.851 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 6.007 ; 5.860 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 6.799 ; 6.654 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 7.109 ; 6.905 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 6.523 ; 6.384 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 6.521 ; 6.405 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 5.971 ; 5.851 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 7.120 ; 6.982 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 5.902 ; 5.744 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 6.239 ; 6.071 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 6.706 ; 6.560 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 6.692 ; 6.494 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 6.314 ; 6.121 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 5.902 ; 5.744 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 7.132 ; 7.007 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 6.395 ; 6.277 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 5.852 ; 5.758 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 6.154 ; 6.090 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 6.983 ; 7.053 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 5.889 ; 5.806 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 5.960 ; 5.896 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 6.117 ; 6.003 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 5.853 ; 5.771 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 6.652 ; 6.582 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 5.852 ; 5.758 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 5.526 ; 5.479 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 6.317 ; 6.249 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 5.968 ; 5.889 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 6.438 ; 6.419 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 5.526 ; 5.479 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 6.131 ; 6.078 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 6.123 ; 6.074 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 6.007 ; 5.928 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 5.801 ; 5.704 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.396 ; 5.251 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 8.087 ; 8.173 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 7.935 ; 8.013 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 7.756 ; 7.591 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 5.884 ; 5.849 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 7.866 ; 7.763 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 8.145 ; 8.072 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 6.909 ; 6.884 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 7.486 ; 7.491 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 8.158 ; 8.019 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 8.477 ; 8.349 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 6.665 ; 6.558 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 5.884 ; 5.849 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 7.346 ; 7.343 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 6.757 ; 6.646 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 7.116 ; 7.047 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 6.983 ; 6.831 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 8.430 ; 8.357 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 8.220 ; 8.080 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 6.912 ; 6.786 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 7.107 ; 6.978 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 7.601 ; 7.522 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 7.950 ; 7.763 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 7.858 ; 7.741 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 7.774 ; 7.686 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 8.050 ; 7.886 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 7.760 ; 7.731 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 7.107 ; 6.978 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 7.741 ; 7.582 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 7.778 ; 7.639 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 7.348 ; 7.269 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 7.453 ; 7.313 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 8.491 ; 8.380 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 8.163 ; 8.038 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 8.022 ; 7.898 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 8.190 ; 8.082 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 8.629 ; 8.508 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 7.717 ; 7.828 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 7.581 ; 7.632 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 8.679 ; 8.565 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 7.446 ; 7.313 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 8.888 ; 8.804 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 7.446 ; 7.313 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 8.160 ; 8.034 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 7.456 ; 7.323 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 7.784 ; 7.684 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 8.664 ; 8.524 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 7.886 ; 7.825 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 8.674 ; 8.534 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 7.784 ; 7.684 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 6.353 ; 6.229 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 7.869 ; 7.740 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 8.071 ; 7.922 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 7.869 ; 7.740 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 8.081 ; 7.932 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 7.879 ; 7.750 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 6.344 ; 6.221 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------+
; Output Enable Times                                                                   ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 8.427  ; 8.267  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 9.186  ; 9.050  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 9.186  ; 9.050  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 9.419  ; 9.283  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 9.445  ; 9.309  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 9.173  ; 9.037  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 9.172  ; 9.036  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 9.172  ; 9.036  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 9.419  ; 9.283  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 8.703  ; 8.543  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 9.367  ; 9.231  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 8.464  ; 8.304  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 8.703  ; 8.543  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 8.839  ; 8.679  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 8.464  ; 8.304  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 8.427  ; 8.267  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 8.427  ; 8.267  ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 50.928 ; 50.768 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 51.711 ; 51.575 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 51.711 ; 51.575 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 51.944 ; 51.808 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 51.970 ; 51.834 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 51.698 ; 51.562 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 51.697 ; 51.561 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 51.697 ; 51.561 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 51.944 ; 51.808 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 51.204 ; 51.044 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 51.868 ; 51.732 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 50.965 ; 50.805 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 51.204 ; 51.044 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 51.340 ; 51.180 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 50.965 ; 50.805 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 50.928 ; 50.768 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 50.928 ; 50.768 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                         ;
+--------------+--------------------+-------+-------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+-------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 8.022 ; 7.862 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 8.786 ; 8.650 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 8.786 ; 8.650 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 9.009 ; 8.873 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 9.034 ; 8.898 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 8.773 ; 8.637 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 8.773 ; 8.637 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 8.773 ; 8.637 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 9.009 ; 8.873 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 8.287 ; 8.127 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 8.959 ; 8.823 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 8.057 ; 7.897 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 8.287 ; 8.127 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 8.418 ; 8.258 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 8.057 ; 7.897 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 8.022 ; 7.862 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 8.022 ; 7.862 ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 7.684 ; 7.524 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 8.504 ; 8.368 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 8.504 ; 8.368 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 8.727 ; 8.591 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 8.752 ; 8.616 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 8.491 ; 8.355 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 8.491 ; 8.355 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 8.491 ; 8.355 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 8.727 ; 8.591 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 7.949 ; 7.789 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 8.621 ; 8.485 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 7.719 ; 7.559 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 7.949 ; 7.789 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 8.080 ; 7.920 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 7.719 ; 7.559 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 7.684 ; 7.524 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 7.684 ; 7.524 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 8.259     ; 8.419     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 8.965     ; 9.101     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 8.965     ; 9.101     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 9.204     ; 9.340     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 9.220     ; 9.356     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 8.943     ; 9.079     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 8.946     ; 9.082     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 8.946     ; 9.082     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 9.204     ; 9.340     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 8.533     ; 8.693     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 9.166     ; 9.302     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 8.297     ; 8.457     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 8.533     ; 8.693     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 8.710     ; 8.870     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 8.297     ; 8.457     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 8.259     ; 8.419     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 8.259     ; 8.419     ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 50.749    ; 50.909    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 51.501    ; 51.637    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 51.501    ; 51.637    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 51.740    ; 51.876    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 51.756    ; 51.892    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 51.479    ; 51.615    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 51.482    ; 51.618    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 51.482    ; 51.618    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 51.740    ; 51.876    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 51.023    ; 51.183    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 51.656    ; 51.792    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 50.787    ; 50.947    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 51.023    ; 51.183    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 51.200    ; 51.360    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 50.787    ; 50.947    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 50.749    ; 50.909    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 50.749    ; 50.909    ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 7.838     ; 7.998     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 8.553     ; 8.689     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 8.553     ; 8.689     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 8.782     ; 8.918     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 8.797     ; 8.933     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 8.532     ; 8.668     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 8.534     ; 8.670     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 8.534     ; 8.670     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 8.782     ; 8.918     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 8.101     ; 8.261     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 8.745     ; 8.881     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 7.875     ; 8.035     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 8.101     ; 8.261     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 8.271     ; 8.431     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 7.875     ; 8.035     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 7.838     ; 7.998     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 7.838     ; 7.998     ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 7.539     ; 7.699     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 8.264     ; 8.400     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 8.264     ; 8.400     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 8.493     ; 8.629     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 8.508     ; 8.644     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 8.243     ; 8.379     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 8.245     ; 8.381     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 8.245     ; 8.381     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 8.493     ; 8.629     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 7.802     ; 7.962     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 8.446     ; 8.582     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 7.576     ; 7.736     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 7.802     ; 7.962     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 7.972     ; 8.132     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 7.576     ; 7.736     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 7.539     ; 7.699     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 7.539     ; 7.699     ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -32.766 ; -7086.264     ;
; vga_controller:vga|clk_25mhz ; -31.570 ; -538.938      ;
; CLOCK_50                     ; -30.050 ; -2962.205     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.173 ; -0.269        ;
; vga_controller:vga|clk_25mhz ; 0.185  ; 0.000         ;
; counter_div_clk[2]           ; 0.186  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                 ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -0.079 ; -1.569        ;
; counter_div_clk[2]           ; -0.078 ; -14.732       ;
; CLOCK_50                     ; -0.034 ; -0.034        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                  ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.091 ; -0.091        ;
; counter_div_clk[2]           ; -0.051 ; -8.292        ;
; vga_controller:vga|clk_25mhz ; -0.036 ; -0.706        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -995.720      ;
; SW[9]                        ; -3.000 ; -3.000        ;
; counter_div_clk[2]           ; -1.000 ; -470.000      ;
; vga_controller:vga|clk_25mhz ; -1.000 ; -52.000       ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter_div_clk[2]'                                                                                                                            ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -32.766 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.903     ;
; -32.764 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.901     ;
; -32.761 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.038     ; 33.710     ;
; -32.759 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.038     ; 33.708     ;
; -32.757 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.148      ; 33.892     ;
; -32.752 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.040     ; 33.699     ;
; -32.709 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.846     ;
; -32.704 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.038     ; 33.653     ;
; -32.668 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.151      ; 33.806     ;
; -32.666 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.151      ; 33.804     ;
; -32.659 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.149      ; 33.795     ;
; -32.656 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.793     ;
; -32.653 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.164      ; 33.804     ;
; -32.651 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.171      ; 33.809     ;
; -32.651 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.038     ; 33.600     ;
; -32.651 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.164      ; 33.802     ;
; -32.649 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.171      ; 33.807     ;
; -32.644 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.162      ; 33.793     ;
; -32.642 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.169      ; 33.798     ;
; -32.630 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.767     ;
; -32.625 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.038     ; 33.574     ;
; -32.611 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.151      ; 33.749     ;
; -32.596 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.164      ; 33.747     ;
; -32.594 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.171      ; 33.752     ;
; -32.588 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.135      ; 33.710     ;
; -32.586 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.135      ; 33.708     ;
; -32.579 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.133      ; 33.699     ;
; -32.558 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.151      ; 33.696     ;
; -32.543 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.164      ; 33.694     ;
; -32.541 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.171      ; 33.699     ;
; -32.532 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.151      ; 33.670     ;
; -32.531 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.135      ; 33.653     ;
; -32.517 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.164      ; 33.668     ;
; -32.515 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.171      ; 33.673     ;
; -32.506 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.149      ; 33.642     ;
; -32.501 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.039     ; 33.449     ;
; -32.478 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.135      ; 33.600     ;
; -32.452 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.135      ; 33.574     ;
; -32.439 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.573     ;
; -32.437 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.571     ;
; -32.427 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.149      ; 33.563     ;
; -32.422 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.039     ; 33.370     ;
; -32.417 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.158      ; 33.562     ;
; -32.414 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.148      ; 33.549     ;
; -32.409 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.040     ; 33.356     ;
; -32.408 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.545     ;
; -32.393 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.163      ; 33.543     ;
; -32.391 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.170      ; 33.548     ;
; -32.382 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.516     ;
; -32.366 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.046     ; 33.307     ;
; -32.364 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.046     ; 33.305     ;
; -32.355 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.489     ;
; -32.353 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.487     ;
; -32.352 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.140      ; 33.479     ;
; -32.350 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.140      ; 33.477     ;
; -32.344 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.035     ; 33.296     ;
; -32.343 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.138      ; 33.468     ;
; -32.341 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.154      ; 33.482     ;
; -32.339 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.154      ; 33.480     ;
; -32.333 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.158      ; 33.478     ;
; -32.332 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.152      ; 33.471     ;
; -32.329 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.466     ;
; -32.329 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.463     ;
; -32.328 ; proc:pro0|unidad_control:c0|ir[10] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.134      ; 33.449     ;
; -32.327 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.133      ; 33.447     ;
; -32.325 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.133      ; 33.445     ;
; -32.316 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.149      ; 33.452     ;
; -32.314 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.163      ; 33.464     ;
; -32.312 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.170      ; 33.469     ;
; -32.309 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.046     ; 33.250     ;
; -32.305 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.144      ; 33.436     ;
; -32.303 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.437     ;
; -32.301 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~113 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.162      ; 33.450     ;
; -32.299 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.169      ; 33.455     ;
; -32.298 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.432     ;
; -32.295 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.140      ; 33.422     ;
; -32.284 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.154      ; 33.425     ;
; -32.270 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.133      ; 33.390     ;
; -32.256 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.046     ; 33.197     ;
; -32.249 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.134      ; 33.370     ;
; -32.245 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.379     ;
; -32.242 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.140      ; 33.369     ;
; -32.236 ; proc:pro0|unidad_control:c0|ir[3]  ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.373     ;
; -32.236 ; proc:pro0|unidad_control:c0|ir[2]  ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.133      ; 33.356     ;
; -32.231 ; proc:pro0|unidad_control:c0|ir[3]  ; proc:pro0|datapath:e0|regfile:reg0|br~49  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.038     ; 33.180     ;
; -32.231 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.154      ; 33.372     ;
; -32.230 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~65  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.046     ; 33.171     ;
; -32.219 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.143      ; 33.349     ;
; -32.219 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.147      ; 33.353     ;
; -32.217 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~61  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.133      ; 33.337     ;
; -32.217 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~75  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.143      ; 33.347     ;
; -32.216 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.140      ; 33.343     ;
; -32.206 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.156      ; 33.349     ;
; -32.205 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.154      ; 33.346     ;
; -32.204 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~54  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.133      ; 33.324     ;
; -32.204 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.156      ; 33.347     ;
; -32.203 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.340     ;
; -32.202 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~54  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.133      ; 33.322     ;
; -32.201 ; proc:pro0|unidad_control:c0|ir[1]  ; proc:pro0|datapath:e0|regfile:reg0|br~99  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.150      ; 33.338     ;
; -32.197 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~38  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.146      ; 33.330     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                     ;
+---------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                                                                     ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -31.570 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.688     ;
; -31.568 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.686     ;
; -31.564 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.682     ;
; -31.562 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.680     ;
; -31.560 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.666     ;
; -31.558 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.664     ;
; -31.548 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.120      ; 32.677     ;
; -31.542 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.120      ; 32.671     ;
; -31.538 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.655     ;
; -31.513 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.631     ;
; -31.507 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.625     ;
; -31.503 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.609     ;
; -31.460 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.578     ;
; -31.454 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.572     ;
; -31.450 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.556     ;
; -31.434 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.552     ;
; -31.428 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.546     ;
; -31.424 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.530     ;
; -31.403 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.509     ;
; -31.401 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.507     ;
; -31.381 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.498     ;
; -31.346 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.452     ;
; -31.330 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.094      ; 32.433     ;
; -31.328 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.094      ; 32.431     ;
; -31.326 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.431     ;
; -31.324 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.429     ;
; -31.310 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.427     ;
; -31.308 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.105      ; 32.422     ;
; -31.304 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.421     ;
; -31.304 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.107      ; 32.420     ;
; -31.301 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.419     ;
; -31.300 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.405     ;
; -31.299 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.417     ;
; -31.293 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.399     ;
; -31.279 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.120      ; 32.408     ;
; -31.273 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.094      ; 32.376     ;
; -31.269 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.374     ;
; -31.267 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.373     ;
; -31.244 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.362     ;
; -31.231 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.348     ;
; -31.225 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.342     ;
; -31.221 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.326     ;
; -31.220 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.094      ; 32.323     ;
; -31.218 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.107      ; 32.334     ;
; -31.216 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.321     ;
; -31.212 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.107      ; 32.328     ;
; -31.208 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.095      ; 32.312     ;
; -31.194 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.094      ; 32.297     ;
; -31.191 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.309     ;
; -31.190 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.295     ;
; -31.165 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.283     ;
; -31.143 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.248     ;
; -31.126 ; proc:pro0|unidad_control:c0|ir[13]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.232     ;
; -31.124 ; proc:pro0|unidad_control:c0|ir[1]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.230     ;
; -31.104 ; proc:pro0|unidad_control:c0|ir[0]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.221     ;
; -31.070 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.093      ; 32.172     ;
; -31.069 ; proc:pro0|unidad_control:c0|ir[15]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.175     ;
; -31.066 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.095      ; 32.170     ;
; -31.064 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.169     ;
; -31.051 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.095      ; 32.155     ;
; -31.041 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.158     ;
; -31.040 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.158     ;
; -31.034 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 32.152     ;
; -31.030 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.136     ;
; -31.016 ; proc:pro0|unidad_control:c0|ir[12]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.122     ;
; -30.993 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.110     ;
; -30.991 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.093      ; 32.093     ;
; -30.990 ; proc:pro0|unidad_control:c0|ir[14]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 32.096     ;
; -30.987 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.095      ; 32.091     ;
; -30.987 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.104     ;
; -30.983 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 32.088     ;
; -30.978 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.092      ; 32.079     ;
; -30.974 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.094      ; 32.077     ;
; -30.962 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 32.079     ;
; -30.949 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.107      ; 32.065     ;
; -30.878 ; proc:pro0|unidad_control:c0|ir[8]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 31.995     ;
; -30.873 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.097      ; 31.979     ;
; -30.872 ; proc:pro0|unidad_control:c0|ir[8]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 31.989     ;
; -30.868 ; proc:pro0|unidad_control:c0|ir[8]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 31.973     ;
; -30.866 ; proc:pro0|unidad_control:c0|ir[10]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 31.971     ;
; -30.846 ; proc:pro0|unidad_control:c0|ir[11]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 31.963     ;
; -30.840 ; proc:pro0|unidad_control:c0|ir[11]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 31.957     ;
; -30.836 ; proc:pro0|unidad_control:c0|ir[11]        ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 31.941     ;
; -30.826 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 31.931     ;
; -30.815 ; proc:pro0|unidad_control:c0|ir[7]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 31.932     ;
; -30.809 ; proc:pro0|unidad_control:c0|ir[7]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 31.926     ;
; -30.805 ; proc:pro0|unidad_control:c0|ir[7]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 31.910     ;
; -30.800 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.094      ; 31.903     ;
; -30.796 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 31.901     ;
; -30.787 ; proc:pro0|unidad_control:c0|ir[9]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.096      ; 31.892     ;
; -30.774 ; proc:pro0|unidad_control:c0|ir[2]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.095      ; 31.878     ;
; -30.771 ; proc:pro0|unidad_control:c0|ir[3]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.109      ; 31.889     ;
; -30.753 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.093      ; 31.855     ;
; -30.749 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.095      ; 31.853     ;
; -30.740 ; proc:pro0|unidad_control:c0|ir[4]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.120      ; 31.869     ;
; -30.734 ; proc:pro0|unidad_control:c0|ir[4]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.120      ; 31.863     ;
; -30.730 ; proc:pro0|unidad_control:c0|ir[4]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 31.847     ;
; -30.727 ; proc:pro0|datapath:e0|regfile:reg0|br~131 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.108     ; 31.628     ;
; -30.724 ; proc:pro0|unidad_control:c0|ir[6]         ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.108      ; 31.841     ;
; -30.721 ; proc:pro0|datapath:e0|regfile:reg0|br~131 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.108     ; 31.622     ;
+---------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                       ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -30.050 ; proc:pro0|unidad_control:c0|ir[13]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.143      ; 31.170     ;
; -30.048 ; proc:pro0|unidad_control:c0|ir[1]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.143      ; 31.168     ;
; -30.028 ; proc:pro0|unidad_control:c0|ir[0]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.154      ; 31.159     ;
; -29.993 ; proc:pro0|unidad_control:c0|ir[15]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.143      ; 31.113     ;
; -29.940 ; proc:pro0|unidad_control:c0|ir[12]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.143      ; 31.060     ;
; -29.914 ; proc:pro0|unidad_control:c0|ir[14]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.143      ; 31.034     ;
; -29.790 ; proc:pro0|unidad_control:c0|ir[10]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.142      ; 30.909     ;
; -29.711 ; proc:pro0|unidad_control:c0|ir[9]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.142      ; 30.830     ;
; -29.698 ; proc:pro0|unidad_control:c0|ir[2]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.141      ; 30.816     ;
; -29.520 ; proc:pro0|unidad_control:c0|ir[3]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.143      ; 30.640     ;
; -29.473 ; proc:pro0|unidad_control:c0|ir[6]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.142      ; 30.592     ;
; -29.358 ; proc:pro0|unidad_control:c0|ir[8]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.142      ; 30.477     ;
; -29.326 ; proc:pro0|unidad_control:c0|ir[11]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.142      ; 30.445     ;
; -29.295 ; proc:pro0|unidad_control:c0|ir[7]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.142      ; 30.414     ;
; -29.220 ; proc:pro0|unidad_control:c0|ir[4]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.154      ; 30.351     ;
; -29.207 ; proc:pro0|datapath:e0|regfile:reg0|br~131           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 30.110     ;
; -29.197 ; proc:pro0|datapath:e0|regfile:reg0|br~117           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 30.118     ;
; -29.196 ; proc:pro0|datapath:e0|regfile:reg0|br~20            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.036     ; 30.137     ;
; -29.177 ; proc:pro0|datapath:e0|regfile:reg0|br~36            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.050     ; 30.104     ;
; -29.169 ; proc:pro0|datapath:e0|regfile:reg0|br~128           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 30.072     ;
; -29.132 ; proc:pro0|datapath:e0|regfile:reg0|br~116           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 30.035     ;
; -29.128 ; proc:pro0|datapath:e0|regfile:reg0|br~121           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 30.031     ;
; -29.125 ; proc:pro0|datapath:e0|regfile:reg0|br~127           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 30.028     ;
; -29.118 ; proc:pro0|datapath:e0|regfile:reg0|br~35            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 30.057     ;
; -29.102 ; proc:pro0|datapath:e0|regfile:reg0|br~51            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.047     ; 30.032     ;
; -29.101 ; proc:pro0|datapath:e0|regfile:reg0|br~86            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.141      ; 30.219     ;
; -29.086 ; proc:pro0|datapath:e0|regfile:reg0|br~85            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 30.007     ;
; -29.077 ; proc:pro0|datapath:e0|regfile:reg0|br~120           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.998     ;
; -29.039 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW    ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.144      ; 30.160     ;
; -29.037 ; proc:pro0|datapath:e0|regfile:reg0|br~99            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.053     ; 29.961     ;
; -29.013 ; proc:pro0|datapath:e0|regfile:reg0|br~39            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.061     ; 29.929     ;
; -29.003 ; proc:pro0|datapath:e0|regfile:reg0|br~136           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 29.926     ;
; -28.996 ; proc:pro0|datapath:e0|regfile:reg0|br~125           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 29.899     ;
; -28.995 ; proc:pro0|datapath:e0|regfile:reg0|br~88            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.043     ; 29.929     ;
; -28.973 ; proc:pro0|datapath:e0|regfile:reg0|br~41            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.061     ; 29.889     ;
; -28.957 ; proc:pro0|datapath:e0|regfile:reg0|br~45            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.047     ; 29.887     ;
; -28.956 ; proc:pro0|datapath:e0|regfile:reg0|br~135           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 29.879     ;
; -28.955 ; proc:pro0|datapath:e0|regfile:reg0|br~129           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 29.858     ;
; -28.908 ; proc:pro0|datapath:e0|regfile:reg0|br~123           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.829     ;
; -28.902 ; proc:pro0|datapath:e0|regfile:reg0|br~22            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.047     ; 29.832     ;
; -28.889 ; proc:pro0|datapath:e0|regfile:reg0|br~124           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.810     ;
; -28.887 ; proc:pro0|datapath:e0|regfile:reg0|br~89            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.053     ; 29.811     ;
; -28.882 ; proc:pro0|datapath:e0|regfile:reg0|br~25            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.057     ; 29.802     ;
; -28.867 ; proc:pro0|datapath:e0|regfile:reg0|br~21            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.047     ; 29.797     ;
; -28.863 ; proc:pro0|datapath:e0|regfile:reg0|br~37            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.061     ; 29.779     ;
; -28.862 ; proc:pro0|datapath:e0|regfile:reg0|br~87            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.783     ;
; -28.860 ; proc:pro0|datapath:e0|regfile:reg0|br~119           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.781     ;
; -28.858 ; proc:pro0|datapath:e0|regfile:reg0|br~140           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 29.781     ;
; -28.853 ; proc:pro0|datapath:e0|regfile:reg0|br~134           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 29.776     ;
; -28.849 ; proc:pro0|datapath:e0|regfile:reg0|br~56            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.154      ; 29.980     ;
; -28.838 ; proc:pro0|datapath:e0|regfile:reg0|br~122           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.759     ;
; -28.837 ; proc:pro0|datapath:e0|regfile:reg0|br~43            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.047     ; 29.767     ;
; -28.829 ; proc:pro0|datapath:e0|regfile:reg0|br~126           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.750     ;
; -28.828 ; proc:pro0|datapath:e0|regfile:reg0|br~96            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.053     ; 29.752     ;
; -28.828 ; proc:pro0|datapath:e0|regfile:reg0|br~104           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.749     ;
; -28.819 ; proc:pro0|datapath:e0|regfile:reg0|br~23            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.057     ; 29.739     ;
; -28.814 ; proc:pro0|datapath:e0|regfile:reg0|br~59            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.144      ; 29.935     ;
; -28.807 ; proc:pro0|datapath:e0|regfile:reg0|br~29            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 29.712     ;
; -28.807 ; proc:pro0|datapath:e0|regfile:reg0|br~55            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.143      ; 29.927     ;
; -28.803 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.149      ; 29.929     ;
; -28.793 ; proc:pro0|datapath:e0|regfile:reg0|br~38            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.061     ; 29.709     ;
; -28.792 ; proc:pro0|datapath:e0|regfile:reg0|br~48            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.047     ; 29.722     ;
; -28.779 ; proc:pro0|datapath:e0|regfile:reg0|br~57            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.142      ; 29.898     ;
; -28.759 ; proc:pro0|datapath:e0|regfile:reg0|br~94            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.043     ; 29.693     ;
; -28.754 ; proc:pro0|datapath:e0|regfile:reg0|br~93            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.053     ; 29.678     ;
; -28.722 ; proc:pro0|datapath:e0|regfile:reg0|br~139           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 29.645     ;
; -28.720 ; proc:pro0|datapath:e0|regfile:reg0|br~52            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.048     ; 29.649     ;
; -28.711 ; proc:pro0|datapath:e0|regfile:reg0|br~68            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.062     ; 29.626     ;
; -28.710 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.137      ; 29.824     ;
; -28.709 ; proc:pro0|datapath:e0|regfile:reg0|br~70            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.062     ; 29.624     ;
; -28.707 ; proc:pro0|datapath:e0|regfile:reg0|br~40            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.144      ; 29.828     ;
; -28.699 ; proc:pro0|datapath:e0|regfile:reg0|br~47            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 29.638     ;
; -28.694 ; proc:pro0|datapath:e0|regfile:reg0|br~144           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.053     ; 29.618     ;
; -28.692 ; proc:pro0|datapath:e0|regfile:reg0|br~27            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 29.597     ;
; -28.689 ; proc:pro0|datapath:e0|regfile:reg0|br~118           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.610     ;
; -28.688 ; proc:pro0|datapath:e0|regfile:reg0|br~137           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.053     ; 29.612     ;
; -28.688 ; proc:pro0|datapath:e0|regfile:reg0|br~115           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.067     ; 29.598     ;
; -28.678 ; proc:pro0|datapath:e0|regfile:reg0|br~101           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.143      ; 29.798     ;
; -28.673 ; proc:pro0|datapath:e0|regfile:reg0|br~24            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.036     ; 29.614     ;
; -28.663 ; proc:pro0|datapath:e0|regfile:reg0|br~31            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.072     ; 29.568     ;
; -28.661 ; proc:pro0|datapath:e0|regfile:reg0|br~95            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.053     ; 29.585     ;
; -28.661 ; proc:pro0|datapath:e0|regfile:reg0|br~44            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.061     ; 29.577     ;
; -28.659 ; proc:pro0|datapath:e0|regfile:reg0|br~142           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 29.582     ;
; -28.647 ; proc:pro0|datapath:e0|regfile:reg0|br~91            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.568     ;
; -28.626 ; proc:pro0|datapath:e0|regfile:reg0|br~132           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.154      ; 29.757     ;
; -28.601 ; proc:pro0|datapath:e0|regfile:reg0|br~71            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.042     ; 29.536     ;
; -28.598 ; proc:pro0|datapath:e0|regfile:reg0|br~97            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.053     ; 29.522     ;
; -28.596 ; proc:pro0|datapath:e0|regfile:reg0|br~92            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.517     ;
; -28.590 ; proc:pro0|datapath:e0|regfile:reg0|br~110           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.511     ;
; -28.580 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.137      ; 29.694     ;
; -28.568 ; proc:pro0|datapath:e0|regfile:reg0|br~84            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.489     ;
; -28.553 ; proc:pro0|datapath:e0|regfile:reg0|br~138           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.054     ; 29.476     ;
; -28.552 ; proc:pro0|datapath:e0|regfile:reg0|br~141           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.053     ; 29.476     ;
; -28.545 ; proc:pro0|datapath:e0|regfile:reg0|br~105           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.067     ; 29.455     ;
; -28.544 ; proc:pro0|datapath:e0|regfile:reg0|br~58            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.144      ; 29.665     ;
; -28.540 ; proc:pro0|datapath:e0|regfile:reg0|br~90            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.056     ; 29.461     ;
; -28.524 ; proc:pro0|datapath:e0|regfile:reg0|br~130           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.074     ; 29.427     ;
; -28.519 ; proc:pro0|datapath:e0|regfile:reg0|br~32            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.038     ; 29.458     ;
; -28.516 ; proc:pro0|datapath:e0|regfile:reg0|br~33            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; -0.036     ; 29.457     ;
; -28.510 ; proc:pro0|datapath:e0|regfile:reg0|br~46            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.144      ; 29.631     ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.173 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 1.475      ; 1.521      ;
; -0.096 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 1.475      ; 1.598      ;
; 0.092  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][8]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.481      ; 1.697      ;
; 0.154  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[8]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.473      ; 1.751      ;
; 0.167  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.474      ; 1.765      ;
; 0.184  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.314      ;
; 0.185  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_IO:io|br_io[16][0]                                                                                ; controlador_IO:io|br_io[16][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|contador_milisegundos[0]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.191  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.481      ; 1.796      ;
; 0.191  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.473      ; 1.788      ;
; 0.191  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.473      ; 1.788      ;
; 0.193  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.473      ; 1.790      ;
; 0.197  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.473      ; 1.794      ;
; 0.198  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.319      ;
; 0.198  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.473      ; 1.795      ;
; 0.199  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.475      ; 1.798      ;
; 0.200  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.474      ; 1.798      ;
; 0.204  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.325      ;
; 0.205  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.795      ;
; 0.206  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.481      ; 1.811      ;
; 0.207  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.329      ;
; 0.207  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.329      ;
; 0.208  ; controlador_IO:io|contador_ciclos[3]                                                                          ; controlador_IO:io|br_io[20][3]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.330      ;
; 0.208  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.472      ; 1.804      ;
; 0.211  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.333      ;
; 0.211  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.333      ;
; 0.211  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.472      ; 1.807      ;
; 0.213  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.474      ; 1.811      ;
; 0.218  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.470      ; 1.812      ;
; 0.223  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.813      ;
; 0.223  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.813      ;
; 0.223  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.813      ;
; 0.223  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[0]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.813      ;
; 0.223  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[5]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.813      ;
; 0.223  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.813      ;
; 0.223  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.813      ;
; 0.223  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.813      ;
; 0.223  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.477      ; 1.824      ;
; 0.227  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.475      ; 1.826      ;
; 0.228  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.475      ; 1.827      ;
; 0.240  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.474      ; 1.838      ;
; 0.251  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.475      ; 1.850      ;
; 0.264  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][4]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.480      ; 1.868      ;
; 0.264  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][5]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.475      ; 1.863      ;
; 0.268  ; controlador_IO:io|contador_ciclos[10]                                                                         ; controlador_IO:io|br_io[20][10]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.390      ;
; 0.269  ; controlador_IO:io|contador_ciclos[0]                                                                          ; controlador_IO:io|br_io[20][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.391      ;
; 0.270  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.391      ;
; 0.270  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.860      ;
; 0.270  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.466      ; 1.860      ;
; 0.277  ; controlador_IO:io|contador_ciclos[12]                                                                         ; controlador_IO:io|br_io[20][12]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.399      ;
; 0.286  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.474      ; 1.884      ;
; 0.286  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.474      ; 1.884      ;
; 0.286  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.474      ; 1.884      ;
; 0.295  ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.417      ;
; 0.295  ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.417      ;
; 0.296  ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.418      ;
; 0.296  ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.418      ;
; 0.297  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.429      ;
; 0.297  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.474      ; 1.895      ;
; 0.299  ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.421      ;
; 0.299  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.421      ;
; 0.299  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.421      ;
; 0.299  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][7]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.475      ; 1.898      ;
; 0.300  ; controlador_IO:io|timer:tmr0|count[15]                                                                        ; controlador_IO:io|timer:tmr0|count[15]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.421      ;
; 0.300  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.422      ;
; 0.300  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[3]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[3]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.422      ;
; 0.300  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[5]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[5]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.422      ;
; 0.300  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.422      ;
; 0.300  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[10]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[10]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.422      ;
; 0.301  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.422      ;
; 0.301  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.422      ;
; 0.301  ; controlador_IO:io|timer:tmr0|count[6]                                                                         ; controlador_IO:io|timer:tmr0|count[6]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.423      ;
; 0.301  ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.422      ;
; 0.301  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.423      ;
; 0.301  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[4]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[4]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.423      ;
; 0.302  ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.423      ;
; 0.302  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[2]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[2]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.424      ;
; 0.303  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[2]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[4]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[6]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[6]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.426      ;
; 0.305  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.474      ; 1.903      ;
; 0.306  ; controlador_IO:io|timer:tmr0|count[11]                                                                        ; controlador_IO:io|timer:tmr0|count[11]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.428      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.185 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.307      ;
; 0.249 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.623      ;
; 0.284 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.614      ;
; 0.288 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.618      ;
; 0.312 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.434      ;
; 0.312 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.434      ;
; 0.315 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.437      ;
; 0.316 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.438      ;
; 0.318 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.440      ;
; 0.328 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.450      ;
; 0.395 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.249      ; 0.768      ;
; 0.411 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.785      ;
; 0.412 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.786      ;
; 0.415 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.249      ; 0.788      ;
; 0.420 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.237      ; 0.781      ;
; 0.420 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.237      ; 0.781      ;
; 0.425 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.755      ;
; 0.426 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.800      ;
; 0.429 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.803      ;
; 0.435 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.225      ; 0.764      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.775      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.251      ; 0.800      ;
; 0.448 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.237      ; 0.809      ;
; 0.457 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.811      ;
; 0.464 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.586      ;
; 0.467 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.589      ;
; 0.470 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.800      ;
; 0.470 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.592      ;
; 0.473 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.595      ;
; 0.475 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.597      ;
; 0.477 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.599      ;
; 0.478 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.600      ;
; 0.506 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.836      ;
; 0.521 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.263      ; 0.908      ;
; 0.522 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.644      ;
; 0.526 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.648      ;
; 0.530 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.652      ;
; 0.530 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.652      ;
; 0.533 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.655      ;
; 0.537 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.911      ;
; 0.539 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.661      ;
; 0.540 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.870      ;
; 0.540 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.251      ; 0.895      ;
; 0.541 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.663      ;
; 0.543 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.236      ; 0.903      ;
; 0.544 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.666      ;
; 0.545 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.875      ;
; 0.551 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.251      ; 0.906      ;
; 0.553 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.223      ; 0.880      ;
; 0.557 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.931      ;
; 0.558 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.888      ;
; 0.562 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.263      ; 0.949      ;
; 0.563 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.249      ; 0.936      ;
; 0.564 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.249      ; 0.937      ;
; 0.564 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.938      ;
; 0.564 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.938      ;
; 0.571 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.262      ; 0.957      ;
; 0.572 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.261      ; 0.957      ;
; 0.573 ; proc:pro0|unidad_control:c0|new_pc[4]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.251      ; 0.948      ;
; 0.573 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.947      ;
; 0.573 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.227      ; 0.904      ;
; 0.574 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.248      ; 0.946      ;
; 0.575 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.262      ; 0.961      ;
; 0.575 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.262      ; 0.961      ;
; 0.575 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.263      ; 0.962      ;
; 0.577 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.249      ; 0.950      ;
; 0.577 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.227      ; 0.908      ;
; 0.579 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.247      ; 0.950      ;
; 0.579 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.262      ; 0.965      ;
; 0.580 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.249      ; 0.953      ;
; 0.581 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.246      ; 0.951      ;
; 0.583 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.251      ; 0.938      ;
; 0.585 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.234      ; 0.943      ;
; 0.586 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.249      ; 0.959      ;
; 0.586 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.247      ; 0.957      ;
; 0.586 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.237      ; 0.947      ;
; 0.586 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.251      ; 0.941      ;
; 0.587 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.263      ; 0.974      ;
; 0.593 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.227      ; 0.924      ;
; 0.599 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.721      ;
; 0.605 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.935      ;
; 0.606 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.237      ; 0.967      ;
; 0.606 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.227      ; 0.937      ;
; 0.608 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.236      ; 0.968      ;
; 0.608 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.938      ;
; 0.610 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.237      ; 0.971      ;
; 0.610 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.732      ;
; 0.615 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.251      ; 0.970      ;
; 0.616 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.251      ; 0.971      ;
; 0.617 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.250      ; 0.971      ;
; 0.621 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.743      ;
; 0.622 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.744      ;
; 0.625 ; proc:pro0|unidad_control:c0|new_pc[7]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.252      ; 1.001      ;
; 0.625 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.226      ; 0.955      ;
; 0.627 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.038      ; 0.749      ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter_div_clk[2]'                                                                                                                                                              ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.186 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|unidad_control:c0|new_pc[0]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.221 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.342      ;
; 0.321 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.442      ;
; 0.330 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.873      ;
; 0.330 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.873      ;
; 0.330 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.873      ;
; 0.330 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.873      ;
; 0.330 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.873      ;
; 0.341 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.893      ;
; 0.341 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.893      ;
; 0.341 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.893      ;
; 0.344 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.023      ; 0.481      ;
; 0.356 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.910      ;
; 0.356 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.910      ;
; 0.356 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.910      ;
; 0.356 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.910      ;
; 0.356 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.910      ;
; 0.356 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.910      ;
; 0.356 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.910      ;
; 0.361 ; controlador_IO:io|rd_io[9]                              ; proc:pro0|datapath:e0|regfile:reg0|br~141               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.055      ; 0.530      ;
; 0.365 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.431      ; 1.910      ;
; 0.369 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.430      ; 1.913      ;
; 0.369 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.430      ; 1.913      ;
; 0.369 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.430      ; 1.913      ;
; 0.372 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.915      ;
; 0.372 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.915      ;
; 0.372 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.915      ;
; 0.372 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.915      ;
; 0.372 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.915      ;
; 0.372 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.915      ;
; 0.376 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[3]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.023      ; 0.513      ;
; 0.383 ; proc:pro0|unidad_control:c0|new_pc[15]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.504      ;
; 0.386 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.929      ;
; 0.386 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.929      ;
; 0.386 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.929      ;
; 0.386 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.929      ;
; 0.386 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.929      ;
; 0.386 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.929      ;
; 0.390 ; SW[9]                                                   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.943      ;
; 0.390 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.433      ; 1.937      ;
; 0.390 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.433      ; 1.937      ;
; 0.390 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.433      ; 1.937      ;
; 0.390 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.433      ; 1.937      ;
; 0.400 ; controlador_IO:io|rd_io[10]                             ; proc:pro0|datapath:e0|regfile:reg0|br~46                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.033      ; 0.547      ;
; 0.405 ; controlador_IO:io|rd_io[6]                              ; proc:pro0|datapath:e0|regfile:reg0|br~58                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.143     ; 0.376      ;
; 0.414 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[8]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.968      ;
; 0.414 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[6]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.968      ;
; 0.414 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[7]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.968      ;
; 0.414 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[11]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.968      ;
; 0.414 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[9]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.968      ;
; 0.414 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[10]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.968      ;
; 0.418 ; controlador_IO:io|rd_io[13]                             ; proc:pro0|datapath:e0|regfile:reg0|br~65                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.023      ; 0.555      ;
; 0.419 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.973      ;
; 0.419 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.973      ;
; 0.419 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 1.973      ;
; 0.423 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.018      ; 0.555      ;
; 0.423 ; SW[9]                                                   ; controlador_IO:io|pulsadores:key0|current_interrupt     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.974      ;
; 0.426 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.978      ;
; 0.426 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.978      ;
; 0.426 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.978      ;
; 0.426 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.978      ;
; 0.426 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.978      ;
; 0.426 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.978      ;
; 0.426 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[6][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.978      ;
; 0.426 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.978      ;
; 0.426 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[4][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.978      ;
; 0.430 ; controlador_IO:io|rd_io[11]                             ; proc:pro0|datapath:e0|regfile:reg0|br~63                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.032      ; 0.576      ;
; 0.433 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.038      ; 0.555      ;
; 0.438 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.980      ;
; 0.438 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.980      ;
; 0.438 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.980      ;
; 0.438 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.980      ;
; 0.440 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.445      ; 1.999      ;
; 0.440 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.445      ; 1.999      ;
; 0.440 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.445      ; 1.999      ;
; 0.440 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.445      ; 1.999      ;
; 0.440 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.445      ; 1.999      ;
; 0.440 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.445      ; 1.999      ;
; 0.440 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.445      ; 1.999      ;
; 0.440 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.445      ; 1.999      ;
; 0.440 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.445      ; 1.999      ;
; 0.445 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.997      ;
; 0.445 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.997      ;
; 0.445 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.997      ;
; 0.445 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.997      ;
; 0.445 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.997      ;
; 0.445 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.997      ;
; 0.452 ; proc:pro0|unidad_control:c0|new_pc[14]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.037      ; 0.573      ;
; 0.455 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.440      ; 2.009      ;
; 0.455 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.439      ; 2.008      ;
; 0.455 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.439      ; 2.008      ;
; 0.458 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.444      ; 2.016      ;
; 0.459 ; controlador_IO:io|rd_io[14]                             ; proc:pro0|datapath:e0|regfile:reg0|br~66                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; 0.029      ; 0.602      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                     ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.079 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.357      ; 1.913      ;
; -0.079 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.357      ; 1.913      ;
; -0.079 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.357      ; 1.913      ;
; -0.079 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.357      ; 1.913      ;
; -0.079 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.357      ; 1.913      ;
; -0.079 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.914      ;
; -0.079 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.357      ; 1.913      ;
; -0.079 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.914      ;
; -0.079 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.357      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; -0.078 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.358      ; 1.913      ;
; 0.772  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.563      ;
; 0.772  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.563      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.357      ; 1.561      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.357      ; 1.561      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.357      ; 1.561      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.357      ; 1.561      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.357      ; 1.561      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.357      ; 1.561      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.357      ; 1.561      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.562      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.562      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.562      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.562      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.562      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.562      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.562      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.562      ;
; 0.773  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.562      ;
; 0.774  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.561      ;
; 0.774  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.358      ; 1.561      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'counter_div_clk[2]'                                                                                                   ;
+--------+-----------+-----------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                             ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.078 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.362      ; 1.917      ;
; -0.078 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.362      ; 1.917      ;
; -0.077 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.359      ; 1.913      ;
; -0.077 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.359      ; 1.913      ;
; -0.077 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11] ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.359      ; 1.913      ;
; -0.077 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]              ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.363      ; 1.917      ;
; -0.077 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.359      ; 1.913      ;
; -0.077 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.914      ;
; -0.077 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.359      ; 1.913      ;
; -0.077 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.359      ; 1.913      ;
; -0.077 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.914      ;
; -0.077 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.359      ; 1.913      ;
; -0.077 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.359      ; 1.912      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12] ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10] ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]               ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.913      ;
; -0.076 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.914      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.356      ; 1.908      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][4]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.357      ; 1.909      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.357      ; 1.909      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.356      ; 1.908      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.354      ; 1.906      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.354      ; 1.906      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.354      ; 1.906      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[1][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.354      ; 1.906      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.354      ; 1.906      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.913      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.356      ; 1.908      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[4][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[4][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[4][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[4][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][5]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.357      ; 1.909      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.357      ; 1.909      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.357      ; 1.909      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.361      ; 1.913      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][0]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.355      ; 1.907      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.358      ; 1.910      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.356      ; 1.908      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
; -0.075 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][2]          ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.360      ; 1.912      ;
+--------+-----------+-----------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                               ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.034 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 1.415      ; 1.916      ;
; 0.816  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 1.415      ; 1.566      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.091 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 1.475      ; 1.508      ;
; 0.756  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 1.475      ; 1.855      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'counter_div_clk[2]'                                                                                                       ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.051 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.501      ;
; -0.051 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.501      ;
; -0.051 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.501      ;
; -0.051 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.501      ;
; -0.051 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.444      ; 1.507      ;
; -0.050 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.501      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.439      ; 1.503      ;
; -0.050 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.501      ;
; -0.050 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.435      ; 1.499      ;
; -0.050 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.501      ;
; -0.050 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.434      ; 1.498      ;
; -0.050 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.444      ; 1.508      ;
; -0.050 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.501      ;
; -0.050 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.501      ;
; -0.050 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.443      ; 1.507      ;
; -0.050 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.501      ;
; -0.050 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.501      ;
; -0.050 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.501      ;
; -0.050 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.435      ; 1.499      ;
; -0.050 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.434      ; 1.498      ;
; -0.050 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.437      ; 1.501      ;
; -0.050 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.438      ; 1.502      ;
; -0.045 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.432      ; 1.501      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.425      ; 1.499      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.425      ; 1.499      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.425      ; 1.499      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[6][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.425      ; 1.499      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.425      ; 1.499      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.425      ; 1.499      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.503      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][5]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.420      ; 1.494      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.503      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.428      ; 1.502      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][2]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.421      ; 1.495      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.040 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.498      ;
; -0.039 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.426      ; 1.501      ;
; -0.039 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.423      ; 1.498      ;
; -0.039 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.426      ; 1.501      ;
; -0.039 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.424      ; 1.499      ;
; -0.039 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.504      ;
; -0.039 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.429      ; 1.504      ;
; -0.039 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][4]             ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.426      ; 1.501      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.036 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.504      ;
; -0.036 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.504      ;
; -0.036 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.504      ;
; -0.036 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.504      ;
; -0.036 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.504      ;
; -0.036 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.504      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.425      ; 1.504      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.425      ; 1.504      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.425      ; 1.504      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.425      ; 1.504      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.425      ; 1.504      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.505      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.425      ; 1.504      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.505      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.425      ; 1.504      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.505      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.505      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.505      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.505      ;
; -0.035 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.426      ; 1.505      ;
; 0.811  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.851      ;
; 0.811  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.851      ;
; 0.811  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.851      ;
; 0.811  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.851      ;
; 0.811  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.851      ;
; 0.811  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.851      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.425      ; 1.851      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.425      ; 1.851      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.425      ; 1.851      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.425      ; 1.851      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.425      ; 1.851      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.852      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.425      ; 1.851      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.852      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.425      ; 1.851      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.852      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.852      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.852      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.852      ;
; 0.812  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.426      ; 1.852      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[12][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[13][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[14][9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[15][0]                   ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SW[9]'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~input|o                                   ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datac                        ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.129  ; 0.129        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.129  ; 0.129        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datac                        ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~inputclkctrl|inclk[0]                     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~inputclkctrl|outclk                       ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~input|i                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~input|i                                   ;
; 0.858  ; 0.858        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~inputclkctrl|inclk[0]                     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~inputclkctrl|outclk                       ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datac                         ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datac                        ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.871  ; 0.871        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.871  ; 0.871        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datac                        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~input|o                                   ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                  ;
+--------+--------------+----------------+------------+--------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock              ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------+--------------------+------------+---------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~127               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~128               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~129               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~130               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~131               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~132               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~133               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~134               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~135               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~136               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~137               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~138               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~139               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~140               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~141               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~142               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~143               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~144               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~145               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~146               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~147               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~20                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~21                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~22                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~23                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~24                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~25                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~26                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~27                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~28                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~29                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~30                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~31                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~32                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~33                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~34                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~35                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~36                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~37                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~38                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~39                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~40                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~41                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~42                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~43                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~44                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~45                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~46                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~47                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~48                ;
+--------+--------------+----------------+------------+--------------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ;
; 0.241  ; 0.471        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_address_reg0 ;
; 0.241  ; 0.471        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_we_reg       ;
; 0.241  ; 0.471        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_address_reg0 ;
; 0.241  ; 0.471        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_we_reg       ;
; 0.241  ; 0.471        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 0.241  ; 0.471        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_we_reg       ;
; 0.242  ; 0.472        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.242  ; 0.472        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; 0.242  ; 0.472        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~portb_address_reg0 ;
; 0.242  ; 0.472        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~portb_address_reg0 ;
; 0.242  ; 0.472        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 0.242  ; 0.472        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_we_reg       ;
; 0.242  ; 0.472        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a5~porta_datain_reg0  ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 0.243  ; 0.473        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 0.244  ; 0.474        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 0.244  ; 0.474        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ;
; 0.245  ; 0.475        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg       ;
; 0.246  ; 0.476        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.246  ; 0.476        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.246  ; 0.476        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ;
; 0.247  ; 0.477        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.247  ; 0.477        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.247  ; 0.477        ; 0.230          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_datain_reg0  ;
; 0.289  ; 0.519        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.289  ; 0.519        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~portb_address_reg0 ;
; 0.290  ; 0.520        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.290  ; 0.520        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.290  ; 0.520        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.290  ; 0.520        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.290  ; 0.520        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_address_reg0 ;
; 0.290  ; 0.520        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_datain_reg0  ;
; 0.290  ; 0.520        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a6~porta_we_reg       ;
; 0.291  ; 0.521        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.291  ; 0.521        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.291  ; 0.521        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.292  ; 0.522        ; 0.230          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_67h1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+--------------+--------------------+--------+-------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall  ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+-------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 1.634  ; 2.342 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 0.410  ; 0.722 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 0.230  ; 0.566 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 1.492  ; 2.147 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 1.634  ; 2.342 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 0.826  ; 1.389 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 0.750  ; 1.312 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 2.153  ; 2.933 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 1.763  ; 2.492 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 1.950  ; 2.679 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 2.153  ; 2.933 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 1.778  ; 2.481 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 1.881  ; 2.600 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 1.865  ; 2.586 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 1.690  ; 2.389 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 1.535  ; 2.198 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 2.083  ; 2.843 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.699  ; 0.949 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 1.364  ; 2.024 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 0.069  ; 0.332 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -0.130 ; 0.160 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 1.174  ; 1.793 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 1.364  ; 2.024 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 1.670  ; 2.375 ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 1.254  ; 1.931 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 1.479  ; 2.149 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 1.641  ; 2.375 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 1.413  ; 2.064 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 1.457  ; 2.131 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 1.481  ; 2.169 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 1.242  ; 1.890 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 1.001  ; 1.613 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 1.670  ; 2.373 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 1.871  ; 2.547 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 0.707  ; 1.007 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 0.531  ; 0.844 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 1.866  ; 2.494 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 1.871  ; 2.547 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.515  ; 5.412 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 2.557  ; 3.359 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 2.869  ; 3.605 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 2.783  ; 3.492 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 2.838  ; 3.659 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 2.736  ; 3.523 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 2.467  ; 3.157 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 2.581  ; 3.353 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 4.515  ; 5.412 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 3.750  ; 4.666 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 3.870  ; 4.687 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 3.431  ; 4.340 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 3.718  ; 4.576 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 2.833  ; 3.639 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 3.916  ; 4.714 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 3.422  ; 4.288 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 3.545  ; 4.304 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 2.549  ; 3.312 ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 2.143  ; 2.863 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 2.302  ; 3.006 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 2.549  ; 3.312 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 2.246  ; 2.925 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 2.197  ; 2.896 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 2.178  ; 2.890 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 2.117  ; 2.795 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 1.925  ; 2.551 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 2.439  ; 3.188 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 1.023  ; 1.274 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 0.026  ; -0.286 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -0.146 ; -0.433 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 0.026  ; -0.286 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -1.217 ; -1.843 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -1.318 ; -1.983 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -0.600 ; -1.150 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -0.527 ; -1.076 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; -0.132 ; -0.421 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -1.473 ; -2.174 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -1.655 ; -2.353 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -1.853 ; -2.608 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -1.487 ; -2.163 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -1.591 ; -2.289 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -1.575 ; -2.281 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -1.404 ; -2.074 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -1.255 ; -1.893 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -1.783 ; -2.525 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; -0.132 ; -0.421 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 0.629  ; 0.349  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 0.458  ; 0.198  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 0.629  ; 0.349  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -0.619 ; -1.215 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -0.789 ; -1.439 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; -0.509 ; -1.104 ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; -0.751 ; -1.410 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -0.892 ; -1.543 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; -0.989 ; -1.709 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; -0.743 ; -1.377 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; -0.871 ; -1.526 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; -0.911 ; -1.579 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; -0.678 ; -1.314 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; -0.509 ; -1.104 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -1.083 ; -1.773 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 0.395  ; 0.114  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 0.353  ; 0.060  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 0.395  ; 0.114  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -0.870 ; -1.456 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -1.144 ; -1.803 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -1.168 ; -1.807 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -1.716 ; -2.416 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -1.629 ; -2.330 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -1.519 ; -2.178 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -1.820 ; -2.533 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -1.797 ; -2.479 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -1.371 ; -2.026 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -1.707 ; -2.387 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -1.810 ; -2.548 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -1.705 ; -2.418 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -1.336 ; -2.003 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -1.607 ; -2.331 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -1.797 ; -2.484 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -1.615 ; -2.295 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -1.524 ; -2.232 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -1.697 ; -2.380 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -1.168 ; -1.807 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; -0.360 ; -0.608 ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -1.086 ; -1.732 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; -1.152 ; -1.790 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; -1.435 ; -2.134 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; -1.029 ; -1.655 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; -1.167 ; -1.828 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; -1.167 ; -1.819 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; -0.980 ; -1.603 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; -0.902 ; -1.500 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; -1.269 ; -1.944 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.360 ; -0.608 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 5.242  ; 5.282  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.651  ; 4.546  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.443  ; 4.385  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.578  ; 4.615  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.764  ; 4.650  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.715  ; 4.793  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 5.242  ; 5.282  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.729  ; 4.692  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 4.830  ; 4.798  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.696  ; 4.653  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 4.619  ; 4.700  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.706  ; 4.666  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.556  ; 4.483  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.804  ; 4.775  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 4.830  ; 4.798  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 4.537  ; 4.465  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 5.235  ; 5.238  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 4.398  ; 4.304  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.731  ; 4.838  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.979  ; 5.046  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.737  ; 4.686  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.677  ; 4.782  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.381  ; 4.358  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 5.235  ; 5.238  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 5.191  ; 5.471  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.708  ; 4.760  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 5.120  ; 5.184  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 4.889  ; 4.908  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.711  ; 4.812  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.371  ; 4.508  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 5.191  ; 5.471  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 4.928  ; 4.992  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.861  ; 5.045  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.139  ; 4.278  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.861  ; 5.045  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 3.984  ; 4.086  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.002  ; 4.119  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.158  ; 4.216  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 3.937  ; 4.040  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.447  ; 4.601  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 3.940  ; 4.037  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.493  ; 4.584  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.262  ; 4.415  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.018  ; 4.131  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.493  ; 4.584  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 3.747  ; 3.813  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.207  ; 4.290  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.214  ; 4.296  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.064  ; 4.177  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 3.909  ; 3.997  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 4.467  ; 4.499  ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.512  ; 5.482  ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.407  ; 5.387  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.192  ; 5.245  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 35.717 ; 35.942 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 32.359 ; 32.552 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 33.169 ; 33.410 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 32.991 ; 33.140 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 32.635 ; 32.849 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 33.114 ; 33.326 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 33.172 ; 33.460 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 32.043 ; 32.181 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 32.320 ; 32.406 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 33.728 ; 33.862 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 32.768 ; 32.850 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 33.207 ; 33.378 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 34.786 ; 34.919 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 35.717 ; 35.942 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 35.439 ; 35.603 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 34.583 ; 34.673 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 8.508  ; 8.913  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 6.840  ; 7.002  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 6.965  ; 7.096  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 6.791  ; 6.956  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 6.515  ; 6.684  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 6.847  ; 7.015  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 6.805  ; 6.968  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 6.157  ; 6.284  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 6.471  ; 6.601  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 8.231  ; 8.649  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 7.777  ; 8.033  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 7.703  ; 8.063  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 8.296  ; 8.779  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 7.751  ; 8.057  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 7.139  ; 7.366  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 8.508  ; 8.913  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 7.928  ; 8.319  ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 32.330 ; 32.262 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 32.298 ; 32.081 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 36.034 ; 36.116 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 14.090 ; 14.285 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 14.090 ; 14.285 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 13.011 ; 13.149 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 13.465 ; 13.642 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 13.021 ; 13.159 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 13.810 ; 14.041 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 13.800 ; 14.031 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 13.322 ; 13.501 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 13.810 ; 14.041 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 13.231 ; 13.403 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 5.328  ; 5.364  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 13.405 ; 13.581 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 13.395 ; 13.571 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 13.271 ; 13.440 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 13.405 ; 13.581 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 13.281 ; 13.450 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.730  ; 4.685  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 3.881 ; 3.939 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.080 ; 4.096 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 3.881 ; 3.939 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.117 ; 4.166 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.064 ; 4.084 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.296 ; 4.308 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.648 ; 4.804 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.173 ; 4.218 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 4.075 ; 4.076 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.208 ; 4.267 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 4.204 ; 4.271 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.221 ; 4.289 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.075 ; 4.112 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.395 ; 4.395 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 4.337 ; 4.412 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 4.075 ; 4.076 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 3.871 ; 3.925 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 3.934 ; 3.925 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.357 ; 4.455 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.623 ; 4.643 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.265 ; 4.298 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.208 ; 4.302 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 3.871 ; 3.939 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 4.648 ; 4.649 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 3.852 ; 3.822 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.108 ; 4.086 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 4.512 ; 4.504 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 4.349 ; 4.378 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.100 ; 4.107 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 3.852 ; 3.822 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 4.636 ; 4.742 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 4.149 ; 4.249 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 3.803 ; 3.899 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 3.999 ; 4.132 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.713 ; 4.889 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 3.850 ; 3.947 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 3.865 ; 3.978 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.018 ; 4.071 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 3.803 ; 3.902 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.290 ; 4.437 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 3.806 ; 3.899 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 3.619 ; 3.681 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.116 ; 4.262 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 3.881 ; 3.990 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.360 ; 4.447 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 3.619 ; 3.681 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.065 ; 4.143 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.073 ; 4.150 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 3.927 ; 4.035 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 3.777 ; 3.860 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 3.526 ; 3.542 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.315 ; 5.287 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.215 ; 5.198 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.010 ; 5.059 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 3.846 ; 3.950 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 5.062 ; 5.211 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 5.232 ; 5.522 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.563 ; 4.706 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.843 ; 5.085 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.228 ; 5.478 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 5.429 ; 5.588 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 4.304 ; 4.441 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 3.846 ; 3.950 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.923 ; 5.080 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.435 ; 4.518 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.629 ; 4.813 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 4.501 ; 4.639 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 5.397 ; 5.633 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 5.236 ; 5.391 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 4.470 ; 4.565 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.643 ; 4.728 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 4.937 ; 5.092 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 5.129 ; 5.266 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 5.096 ; 5.265 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 5.064 ; 5.223 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 5.205 ; 5.353 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 5.096 ; 5.233 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 4.643 ; 4.728 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 4.998 ; 5.122 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 5.008 ; 5.132 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 4.803 ; 4.808 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 4.776 ; 4.934 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 5.453 ; 5.578 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 5.217 ; 5.307 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 5.122 ; 5.316 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 5.240 ; 5.379 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 5.528 ; 5.652 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 5.101 ; 5.070 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 5.105 ; 4.864 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 5.591 ; 5.667 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.814 ; 4.851 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 5.872 ; 5.964 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 4.814 ; 4.851 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 5.247 ; 5.321 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 4.824 ; 4.861 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 5.024 ; 5.094 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 5.571 ; 5.697 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 5.109 ; 5.185 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 5.581 ; 5.707 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 5.024 ; 5.094 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.124 ; 4.187 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 5.061 ; 5.131 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 5.180 ; 5.256 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 5.061 ; 5.131 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 5.190 ; 5.266 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 5.071 ; 5.141 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.128 ; 4.212 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------+
; Output Enable Times                                                                   ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.379  ; 5.339  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.884  ; 5.802  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.884  ; 5.802  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 6.029  ; 5.947  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 6.053  ; 5.971  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.872  ; 5.790  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.879  ; 5.797  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.879  ; 5.797  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 6.029  ; 5.947  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.561  ; 5.521  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 6.010  ; 5.928  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.411  ; 5.371  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.561  ; 5.521  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.606  ; 5.566  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.411  ; 5.371  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.379  ; 5.339  ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.379  ; 5.339  ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 32.180 ; 32.140 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 32.787 ; 32.705 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 32.787 ; 32.705 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 32.932 ; 32.850 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 32.956 ; 32.874 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 32.775 ; 32.693 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 32.782 ; 32.700 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 32.782 ; 32.700 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 32.932 ; 32.850 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 32.362 ; 32.322 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 32.811 ; 32.729 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 32.212 ; 32.172 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 32.362 ; 32.322 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 32.407 ; 32.367 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 32.212 ; 32.172 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 32.180 ; 32.140 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 32.180 ; 32.140 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                         ;
+--------------+--------------------+-------+-------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+-------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.138 ; 5.098 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.640 ; 5.558 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.640 ; 5.558 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.780 ; 5.698 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.803 ; 5.721 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.629 ; 5.547 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.635 ; 5.553 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.635 ; 5.553 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.780 ; 5.698 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.312 ; 5.272 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.761 ; 5.679 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.168 ; 5.128 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.312 ; 5.272 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.355 ; 5.315 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.168 ; 5.128 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.138 ; 5.098 ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.138 ; 5.098 ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.944 ; 4.904 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 5.576 ; 5.494 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 5.576 ; 5.494 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 5.716 ; 5.634 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 5.739 ; 5.657 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 5.565 ; 5.483 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 5.571 ; 5.489 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.571 ; 5.489 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.716 ; 5.634 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 5.118 ; 5.078 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 5.567 ; 5.485 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 4.974 ; 4.934 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 5.118 ; 5.078 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 5.161 ; 5.121 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 4.974 ; 4.934 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 4.944 ; 4.904 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 4.944 ; 4.904 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.588     ; 5.628     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 6.078     ; 6.160     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 6.078     ; 6.160     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 6.246     ; 6.328     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 6.263     ; 6.345     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 6.060     ; 6.142     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 6.067     ; 6.149     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 6.067     ; 6.149     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 6.246     ; 6.328     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.784     ; 5.824     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 6.215     ; 6.297     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.619     ; 5.659     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.784     ; 5.824     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.868     ; 5.908     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.619     ; 5.659     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.588     ; 5.628     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.588     ; 5.628     ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 32.348    ; 32.388    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 32.785    ; 32.867    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 32.785    ; 32.867    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 32.953    ; 33.035    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 32.970    ; 33.052    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 32.767    ; 32.849    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 32.774    ; 32.856    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 32.774    ; 32.856    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 32.953    ; 33.035    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 32.544    ; 32.584    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 32.975    ; 33.057    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 32.379    ; 32.419    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 32.544    ; 32.584    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 32.628    ; 32.668    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 32.379    ; 32.419    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 32.348    ; 32.388    ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 32.348    ; 32.388    ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.327     ; 5.367     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.814     ; 5.896     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.814     ; 5.896     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.975     ; 6.057     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.992     ; 6.074     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.797     ; 5.879     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.803     ; 5.885     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.803     ; 5.885     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.975     ; 6.057     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.516     ; 5.556     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.945     ; 6.027     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.357     ; 5.397     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.516     ; 5.556     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.596     ; 5.636     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.357     ; 5.397     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.327     ; 5.367     ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.327     ; 5.367     ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 5.137     ; 5.177     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 5.538     ; 5.620     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 5.538     ; 5.620     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 5.699     ; 5.781     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 5.716     ; 5.798     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 5.521     ; 5.603     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 5.527     ; 5.609     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.527     ; 5.609     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.699     ; 5.781     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 5.326     ; 5.366     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 5.755     ; 5.837     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 5.167     ; 5.207     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 5.326     ; 5.366     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 5.406     ; 5.446     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 5.167     ; 5.207     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 5.137     ; 5.177     ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 5.137     ; 5.177     ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+-------------------------------+------------+--------+----------+---------+---------------------+
; Clock                         ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -58.891    ; -0.173 ; -0.079   ; -0.138  ; -3.000              ;
;  CLOCK_50                     ; -54.154    ; -0.173 ; -0.034   ; -0.138  ; -3.000              ;
;  SW[9]                        ; N/A        ; N/A    ; N/A      ; N/A     ; -3.000              ;
;  counter_div_clk[2]           ; -58.891    ; 0.186  ; -0.078   ; -0.057  ; -1.000              ;
;  vga_controller:vga|clk_25mhz ; -56.860    ; 0.185  ; -0.079   ; -0.036  ; -2.174              ;
; Design-wide TNS               ; -19429.903 ; -0.269 ; -16.335  ; -9.089  ; -1531.568           ;
;  CLOCK_50                     ; -5605.082  ; -0.269 ; -0.034   ; -0.138  ; -995.720            ;
;  SW[9]                        ; N/A        ; N/A    ; N/A      ; N/A     ; -3.000              ;
;  counter_div_clk[2]           ; -12832.574 ; 0.000  ; -14.732  ; -8.292  ; -470.000            ;
;  vga_controller:vga|clk_25mhz ; -992.247   ; 0.000  ; -1.569   ; -0.706  ; -89.568             ;
+-------------------------------+------------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+--------------+--------------------+-------+-------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+-------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 2.942 ; 3.520 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 0.732 ; 0.896 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 0.443 ; 0.588 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 2.713 ; 3.193 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 2.942 ; 3.520 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 1.513 ; 1.923 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 1.353 ; 1.784 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 3.855 ; 4.463 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 3.229 ; 3.785 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 3.530 ; 4.056 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 3.855 ; 4.463 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 3.239 ; 3.781 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 3.373 ; 3.938 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 3.373 ; 3.945 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 3.066 ; 3.614 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 2.812 ; 3.327 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 3.696 ; 4.299 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.191 ; 1.237 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 2.948 ; 3.463 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 0.596 ; 0.709 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 0.273 ; 0.394 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 2.603 ; 3.087 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 2.948 ; 3.463 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 3.402 ; 3.964 ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 2.783 ; 3.310 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 3.180 ; 3.695 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 3.378 ; 3.959 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 3.030 ; 3.547 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 3.084 ; 3.621 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 3.127 ; 3.693 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 2.704 ; 3.240 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 2.326 ; 2.810 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 3.402 ; 3.964 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 3.379 ; 3.910 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 1.270 ; 1.441 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 0.990 ; 1.123 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 3.367 ; 3.854 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 3.379 ; 3.910 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 8.072 ; 8.656 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 4.661 ; 5.272 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 5.121 ; 5.734 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 5.021 ; 5.571 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 5.227 ; 5.798 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 4.995 ; 5.566 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 4.424 ; 4.961 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 4.761 ; 5.269 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 8.072 ; 8.656 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 6.827 ; 7.388 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 7.042 ; 7.511 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 6.298 ; 6.897 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 6.721 ; 7.278 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 5.266 ; 5.786 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 6.959 ; 7.530 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 6.306 ; 6.818 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 6.293 ; 6.883 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 4.485 ; 5.109 ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 3.921 ; 4.485 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 4.171 ; 4.726 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 4.485 ; 5.109 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 4.004 ; 4.560 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 3.937 ; 4.514 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 3.896 ; 4.499 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 3.801 ; 4.372 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 3.489 ; 3.988 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 4.265 ; 4.893 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 1.806 ; 1.910 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 0.026  ; -0.096 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -0.146 ; -0.381 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 0.026  ; -0.096 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -1.217 ; -1.843 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -1.318 ; -1.983 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -0.600 ; -1.150 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -0.527 ; -1.076 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; -0.132 ; -0.421 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -1.473 ; -2.174 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -1.655 ; -2.353 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -1.853 ; -2.608 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -1.487 ; -2.163 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -1.591 ; -2.289 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -1.575 ; -2.281 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -1.404 ; -2.074 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -1.255 ; -1.893 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -1.783 ; -2.525 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; -0.132 ; -0.421 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 0.629  ; 0.525  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 0.458  ; 0.234  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 0.629  ; 0.525  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -0.619 ; -1.215 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -0.789 ; -1.439 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; -0.509 ; -1.104 ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; -0.751 ; -1.410 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -0.892 ; -1.543 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; -0.989 ; -1.709 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; -0.743 ; -1.377 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; -0.871 ; -1.526 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; -0.911 ; -1.579 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; -0.678 ; -1.314 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; -0.509 ; -1.104 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -1.083 ; -1.773 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 0.680  ; 0.583  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 0.596  ; 0.485  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 0.680  ; 0.583  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -0.870 ; -1.456 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -1.144 ; -1.803 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -1.168 ; -1.807 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -1.716 ; -2.416 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -1.629 ; -2.330 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -1.519 ; -2.178 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -1.820 ; -2.533 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -1.797 ; -2.479 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -1.371 ; -2.026 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -1.707 ; -2.387 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -1.810 ; -2.548 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -1.705 ; -2.418 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -1.336 ; -2.003 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -1.607 ; -2.331 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -1.797 ; -2.484 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -1.615 ; -2.295 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -1.524 ; -2.232 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -1.697 ; -2.380 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -1.168 ; -1.807 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; -0.360 ; -0.608 ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -1.086 ; -1.732 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; -1.152 ; -1.790 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; -1.435 ; -2.134 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; -1.029 ; -1.655 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; -1.167 ; -1.828 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; -1.167 ; -1.819 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; -0.980 ; -1.603 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; -0.902 ; -1.500 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; -1.269 ; -1.944 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.360 ; -0.608 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 8.912  ; 8.756  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 7.811  ; 7.637  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 7.540  ; 7.369  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 7.768  ; 7.766  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 8.012  ; 7.836  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 8.109  ; 8.007  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 8.912  ; 8.756  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 8.092  ; 7.911  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 8.254  ; 8.100  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 7.999  ; 7.850  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 7.910  ; 7.877  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 8.024  ; 7.883  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 7.768  ; 7.589  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 8.149  ; 7.990  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 8.254  ; 8.100  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 7.745  ; 7.568  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 8.954  ; 8.832  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 7.404  ; 7.259  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 8.165  ; 8.136  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 8.512  ; 8.453  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 7.976  ; 7.864  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 8.052  ; 8.010  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 7.442  ; 7.312  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 8.954  ; 8.832  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 8.911  ; 9.052  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 7.965  ; 7.942  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 8.542  ; 8.519  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 8.352  ; 8.175  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 8.088  ; 8.029  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 7.565  ; 7.586  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 8.911  ; 9.052  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 8.431  ; 8.294  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 8.053  ; 8.200  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 7.072  ; 7.070  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 8.053  ; 8.200  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 6.782  ; 6.732  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 6.850  ; 6.853  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 7.032  ; 6.989  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 6.741  ; 6.701  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 7.672  ; 7.663  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 6.741  ; 6.687  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 7.458  ; 7.454  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 7.254  ; 7.247  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 6.869  ; 6.834  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 7.458  ; 7.454  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 6.401  ; 6.363  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 7.052  ; 7.064  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 7.040  ; 7.056  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 6.905  ; 6.873  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 6.685  ; 6.620  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 7.667  ; 7.531  ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 9.367  ; 9.421  ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 9.180  ; 9.236  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 8.912  ; 8.787  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 63.168 ; 63.206 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 57.243 ; 57.173 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 58.636 ; 58.580 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 58.217 ; 58.176 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 57.710 ; 57.717 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 58.507 ; 58.414 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 58.679 ; 58.580 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 56.709 ; 56.616 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 57.109 ; 57.036 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 59.309 ; 59.295 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 57.784 ; 57.715 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 58.613 ; 58.559 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 61.561 ; 61.497 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 63.168 ; 63.206 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 62.748 ; 62.672 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 61.195 ; 61.099 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 14.851 ; 14.886 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 11.671 ; 11.655 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 11.863 ; 11.761 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 11.541 ; 11.501 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 11.108 ; 11.111 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 11.736 ; 11.671 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 11.565 ; 11.601 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 10.497 ; 10.546 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 11.098 ; 11.068 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 14.177 ; 14.251 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 13.388 ; 13.372 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 13.242 ; 13.288 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 14.234 ; 14.382 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 13.486 ; 13.466 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 12.379 ; 12.308 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 14.851 ; 14.886 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 13.778 ; 13.835 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 56.973 ; 57.007 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 56.818 ; 56.772 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 63.692 ; 63.632 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 24.369 ; 24.377 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 24.369 ; 24.377 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 22.680 ; 22.631 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 23.526 ; 23.479 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 22.690 ; 22.641 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 24.073 ; 24.043 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 24.063 ; 24.033 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 23.223 ; 23.221 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 24.073 ; 24.043 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 23.065 ; 23.063 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 9.066  ; 9.034  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 23.408 ; 23.364 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 23.398 ; 23.354 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 23.177 ; 23.128 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 23.408 ; 23.364 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 23.187 ; 23.138 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 8.058  ; 7.880  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 3.881 ; 3.939 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.080 ; 4.096 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 3.881 ; 3.939 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.117 ; 4.166 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.064 ; 4.084 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.296 ; 4.308 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.648 ; 4.804 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.173 ; 4.218 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 4.075 ; 4.076 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.208 ; 4.267 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 4.204 ; 4.271 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.221 ; 4.289 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.075 ; 4.112 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.395 ; 4.395 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 4.337 ; 4.412 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 4.075 ; 4.076 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 3.871 ; 3.925 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 3.934 ; 3.925 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.357 ; 4.455 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.623 ; 4.643 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.265 ; 4.298 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.208 ; 4.302 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 3.871 ; 3.939 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 4.648 ; 4.649 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 3.852 ; 3.822 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.108 ; 4.086 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 4.512 ; 4.504 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 4.349 ; 4.378 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.100 ; 4.107 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 3.852 ; 3.822 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 4.636 ; 4.742 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 4.149 ; 4.249 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 3.803 ; 3.899 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 3.999 ; 4.132 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.713 ; 4.889 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 3.850 ; 3.947 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 3.865 ; 3.978 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.018 ; 4.071 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 3.803 ; 3.902 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.290 ; 4.437 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 3.806 ; 3.899 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 3.619 ; 3.681 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.116 ; 4.262 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 3.881 ; 3.990 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.360 ; 4.447 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 3.619 ; 3.681 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.065 ; 4.143 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.073 ; 4.150 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 3.927 ; 4.035 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 3.777 ; 3.860 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 3.526 ; 3.542 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.315 ; 5.287 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.215 ; 5.198 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.010 ; 5.059 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 3.846 ; 3.950 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 5.062 ; 5.211 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 5.232 ; 5.522 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.563 ; 4.706 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.843 ; 5.085 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.228 ; 5.478 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 5.429 ; 5.588 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 4.304 ; 4.441 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 3.846 ; 3.950 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.923 ; 5.080 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.435 ; 4.518 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.629 ; 4.813 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 4.501 ; 4.639 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 5.397 ; 5.633 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 5.236 ; 5.391 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 4.470 ; 4.565 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.643 ; 4.728 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 4.937 ; 5.092 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 5.129 ; 5.266 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 5.096 ; 5.265 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 5.064 ; 5.223 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 5.205 ; 5.353 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 5.096 ; 5.233 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 4.643 ; 4.728 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 4.998 ; 5.122 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 5.008 ; 5.132 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 4.803 ; 4.808 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 4.776 ; 4.934 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 5.453 ; 5.578 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 5.217 ; 5.307 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 5.122 ; 5.316 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 5.240 ; 5.379 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 5.528 ; 5.652 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 5.101 ; 5.070 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 5.105 ; 4.864 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 5.591 ; 5.667 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.814 ; 4.851 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 5.872 ; 5.964 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 4.814 ; 4.851 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 5.247 ; 5.321 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 4.824 ; 4.861 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 5.024 ; 5.094 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 5.571 ; 5.697 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 5.109 ; 5.185 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 5.581 ; 5.707 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 5.024 ; 5.094 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.124 ; 4.187 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 5.061 ; 5.131 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 5.180 ; 5.256 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 5.061 ; 5.131 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 5.190 ; 5.266 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 5.071 ; 5.141 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.128 ; 4.212 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_DAT       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; SRAM_DQ[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PS2_CLK        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PS2_DAT        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; PS2_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; PS2_DAT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; PS2_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; PS2_DAT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; PS2_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; PS2_DAT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4982         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 97           ; 110      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 146          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 141          ; 167      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 144          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 1904         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4982         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 97           ; 110      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 146          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 141          ; 167      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 144          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 1904         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 203      ; 203      ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 203      ; 203      ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 31    ; 31    ;
; Unconstrained Input Port Paths  ; 405   ; 405   ;
; Unconstrained Output Ports      ; 93    ; 93    ;
; Unconstrained Output Port Paths ; 10271 ; 10271 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 24 17:18:21 2017
Info: Command: quartus_sta sisa -c sisa
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sisa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name counter_div_clk[2] counter_div_clk[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name vga_controller:vga|clk_25mhz vga_controller:vga|clk_25mhz
    Info (332105): create_clock -period 1.000 -name SW[9] SW[9]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -58.891
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -58.891    -12832.574 counter_div_clk[2] 
    Info (332119):   -56.860      -992.247 vga_controller:vga|clk_25mhz 
    Info (332119):   -54.154     -5605.082 CLOCK_50 
Info (332146): Worst-case hold slack is -0.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.083        -0.165 CLOCK_50 
    Info (332119):     0.355         0.000 counter_div_clk[2] 
    Info (332119):     0.356         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is -0.020
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.020        -0.387 vga_controller:vga|clk_25mhz 
    Info (332119):    -0.013        -1.591 counter_div_clk[2] 
    Info (332119):     0.085         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.136
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.136        -0.136 CLOCK_50 
    Info (332119):    -0.057        -8.086 counter_div_clk[2] 
    Info (332119):    -0.026        -0.502 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -969.000 CLOCK_50 
    Info (332119):    -3.000        -3.000 SW[9] 
    Info (332119):    -2.174       -89.568 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.000      -470.000 counter_div_clk[2] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -52.614
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -52.614    -11449.155 counter_div_clk[2] 
    Info (332119):   -50.776      -882.736 vga_controller:vga|clk_25mhz 
    Info (332119):   -48.293     -4925.153 CLOCK_50 
Info (332146): Worst-case hold slack is -0.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.083        -0.154 CLOCK_50 
    Info (332119):     0.308         0.000 counter_div_clk[2] 
    Info (332119):     0.310         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is 0.012
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.012         0.000 vga_controller:vga|clk_25mhz 
    Info (332119):     0.022         0.000 counter_div_clk[2] 
    Info (332119):     0.125         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.138
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.138        -0.138 CLOCK_50 
    Info (332119):    -0.053        -7.575 counter_div_clk[2] 
    Info (332119):    -0.021        -0.404 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -969.000 CLOCK_50 
    Info (332119):    -3.000        -3.000 SW[9] 
    Info (332119):    -2.174       -89.568 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.000      -470.000 counter_div_clk[2] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -32.766
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -32.766     -7086.264 counter_div_clk[2] 
    Info (332119):   -31.570      -538.938 vga_controller:vga|clk_25mhz 
    Info (332119):   -30.050     -2962.205 CLOCK_50 
Info (332146): Worst-case hold slack is -0.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.173        -0.269 CLOCK_50 
    Info (332119):     0.185         0.000 vga_controller:vga|clk_25mhz 
    Info (332119):     0.186         0.000 counter_div_clk[2] 
Info (332146): Worst-case recovery slack is -0.079
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.079        -1.569 vga_controller:vga|clk_25mhz 
    Info (332119):    -0.078       -14.732 counter_div_clk[2] 
    Info (332119):    -0.034        -0.034 CLOCK_50 
Info (332146): Worst-case removal slack is -0.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.091        -0.091 CLOCK_50 
    Info (332119):    -0.051        -8.292 counter_div_clk[2] 
    Info (332119):    -0.036        -0.706 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -995.720 CLOCK_50 
    Info (332119):    -3.000        -3.000 SW[9] 
    Info (332119):    -1.000      -470.000 counter_div_clk[2] 
    Info (332119):    -1.000       -52.000 vga_controller:vga|clk_25mhz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 578 megabytes
    Info: Processing ended: Wed May 24 17:18:45 2017
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:21


