module Register (
    input         clk,
    input         rst_n,
    input  [31:0] data_in,
    output reg [31:0] data_out
);
    always @(posedge clk or negedge rst_n) begin
        if (~rst_n)
            data_out <= 32'b0; // Скидання
        else
            data_out <= data_in; // Запис нового значення
    end
endmodule
