<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(690,400)" to="(760,400)"/>
    <wire from="(210,520)" to="(450,520)"/>
    <wire from="(270,200)" to="(270,430)"/>
    <wire from="(240,340)" to="(240,380)"/>
    <wire from="(630,190)" to="(730,190)"/>
    <wire from="(240,340)" to="(450,340)"/>
    <wire from="(640,370)" to="(640,380)"/>
    <wire from="(270,430)" to="(270,460)"/>
    <wire from="(210,290)" to="(450,290)"/>
    <wire from="(240,120)" to="(370,120)"/>
    <wire from="(270,200)" to="(570,200)"/>
    <wire from="(150,120)" to="(240,120)"/>
    <wire from="(560,370)" to="(640,370)"/>
    <wire from="(430,100)" to="(460,100)"/>
    <wire from="(270,430)" to="(450,430)"/>
    <wire from="(560,430)" to="(640,430)"/>
    <wire from="(240,120)" to="(240,340)"/>
    <wire from="(210,70)" to="(370,70)"/>
    <wire from="(450,510)" to="(450,520)"/>
    <wire from="(210,290)" to="(210,520)"/>
    <wire from="(640,420)" to="(640,430)"/>
    <wire from="(150,70)" to="(210,70)"/>
    <wire from="(270,460)" to="(450,460)"/>
    <wire from="(560,430)" to="(560,490)"/>
    <wire from="(500,400)" to="(640,400)"/>
    <wire from="(570,200)" to="(570,210)"/>
    <wire from="(240,380)" to="(450,380)"/>
    <wire from="(570,160)" to="(570,170)"/>
    <wire from="(560,310)" to="(560,370)"/>
    <wire from="(450,420)" to="(450,430)"/>
    <wire from="(500,490)" to="(560,490)"/>
    <wire from="(460,160)" to="(570,160)"/>
    <wire from="(210,70)" to="(210,290)"/>
    <wire from="(370,70)" to="(370,80)"/>
    <wire from="(150,200)" to="(270,200)"/>
    <wire from="(450,460)" to="(450,470)"/>
    <wire from="(460,100)" to="(460,160)"/>
    <wire from="(500,310)" to="(560,310)"/>
    <comp lib="1" loc="(630,190)" name="XOR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="XOR"/>
    </comp>
    <comp lib="0" loc="(150,70)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(690,400)" name="OR Gate">
      <a name="inputs" val="3"/>
      <a name="label" val="OR"/>
    </comp>
    <comp lib="0" loc="(760,400)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(500,400)" name="AND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="AND"/>
    </comp>
    <comp lib="0" loc="(150,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(730,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(500,310)" name="AND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="AND"/>
    </comp>
    <comp lib="0" loc="(150,120)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(500,490)" name="AND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="AND"/>
    </comp>
    <comp lib="1" loc="(430,100)" name="XOR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="XOR"/>
    </comp>
  </circuit>
</project>
