Timing Analyzer report for ir
Thu Sep 21 15:33:10 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'Mp3:inst4|skip'
 14. Slow 1200mV 85C Model Setup: 'Mp3:inst4|estado_atual'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Hold: 'Mp3:inst4|estado_atual'
 17. Slow 1200mV 85C Model Hold: 'Mp3:inst4|skip'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clock'
 26. Slow 1200mV 0C Model Setup: 'Mp3:inst4|skip'
 27. Slow 1200mV 0C Model Setup: 'Mp3:inst4|estado_atual'
 28. Slow 1200mV 0C Model Hold: 'clock'
 29. Slow 1200mV 0C Model Hold: 'Mp3:inst4|skip'
 30. Slow 1200mV 0C Model Hold: 'Mp3:inst4|estado_atual'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clock'
 38. Fast 1200mV 0C Model Setup: 'Mp3:inst4|skip'
 39. Fast 1200mV 0C Model Setup: 'Mp3:inst4|estado_atual'
 40. Fast 1200mV 0C Model Hold: 'Mp3:inst4|skip'
 41. Fast 1200mV 0C Model Hold: 'clock'
 42. Fast 1200mV 0C Model Hold: 'Mp3:inst4|estado_atual'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ir                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.7%      ;
;     Processors 3-16        ;   1.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                  ;
; Mp3:inst4|estado_atual ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Mp3:inst4|estado_atual } ;
; Mp3:inst4|skip         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Mp3:inst4|skip }         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 120.08 MHz ; 120.08 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock                  ; -7.328 ; -1031.887     ;
; Mp3:inst4|skip         ; -2.309 ; -2.309        ;
; Mp3:inst4|estado_atual ; -1.301 ; -4.147        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clock                  ; 0.434 ; 0.000         ;
; Mp3:inst4|estado_atual ; 0.571 ; 0.000         ;
; Mp3:inst4|skip         ; 0.575 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clock                  ; -3.000 ; -501.145        ;
; Mp3:inst4|skip         ; -1.487 ; -1.487          ;
; Mp3:inst4|estado_atual ; 0.358  ; 0.000           ;
+------------------------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                  ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.328 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.254      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.244 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.170      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.236 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.075     ; 8.162      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.187 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.077     ; 8.111      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.122 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.078     ; 8.045      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -7.115 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.078     ; 8.038      ;
; -6.960 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s2  ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.075     ; 7.886      ;
; -6.960 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s2  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.075     ; 7.886      ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Mp3:inst4|skip'                                                                                               ;
+--------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; -2.309 ; Mp3:inst4|stop         ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 1.000        ; -0.485     ; 2.825      ;
; -1.848 ; Mp3:inst4|prox_estado  ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 1.000        ; -0.485     ; 2.364      ;
; -0.372 ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; 0.500        ; 2.100      ; 3.244      ;
; -0.023 ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; 1.000        ; 2.100      ; 3.395      ;
+--------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Mp3:inst4|estado_atual'                                                                                  ;
+--------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; -1.301 ; Mp3:inst4|stop       ; Mp3:inst4|musica1stop ; clock        ; Mp3:inst4|estado_atual ; 1.000        ; 1.008      ; 2.437      ;
; -1.117 ; Mp3:inst4|play_pause ; Mp3:inst4|musica1play ; clock        ; Mp3:inst4|estado_atual ; 1.000        ; 1.146      ; 2.412      ;
; -0.974 ; Mp3:inst4|play_pause ; Mp3:inst4|musica2play ; clock        ; Mp3:inst4|estado_atual ; 0.500        ; 0.869      ; 1.299      ;
; -0.755 ; Mp3:inst4|stop       ; Mp3:inst4|musica2stop ; clock        ; Mp3:inst4|estado_atual ; 0.500        ; 0.869      ; 1.291      ;
+--------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; SEG_D_verilog:inst3|delay_cnt[0]        ; SEG_D_verilog:inst3|delay_cnt[0]        ; clock        ; clock       ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_r[7]        ; I2C_READ_verilog:inst2|data_r[7]        ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_r[8]        ; I2C_READ_verilog:inst2|data_r[8]        ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_r[10]       ; I2C_READ_verilog:inst2|data_r[10]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_r[12]       ; I2C_READ_verilog:inst2|data_r[12]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_r[13]       ; I2C_READ_verilog:inst2|data_r[13]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_r[14]       ; I2C_READ_verilog:inst2|data_r[14]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_r[9]        ; I2C_READ_verilog:inst2|data_r[9]        ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_r[11]       ; I2C_READ_verilog:inst2|data_r[11]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_r[15]       ; I2C_READ_verilog:inst2|data_r[15]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Mp3:inst4|silencio                      ; Mp3:inst4|silencio                      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Mp3:inst4|divisor_clock:div_clk|Clk_out ; Mp3:inst4|divisor_clock:div_clk|Clk_out ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|scl              ; I2C_READ_verilog:inst2|scl              ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|addr_reg[0]      ; I2C_READ_verilog:inst2|addr_reg[0]      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_cnt[3]      ; I2C_READ_verilog:inst2|data_cnt[3]      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_cnt[1]      ; I2C_READ_verilog:inst2|data_cnt[1]      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|data_cnt[2]      ; I2C_READ_verilog:inst2|data_cnt[2]      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|estado.ADDRESS   ; I2C_READ_verilog:inst2|estado.ADDRESS   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|estado.START     ; I2C_READ_verilog:inst2|estado.START     ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ_verilog:inst2|estado.IDLE      ; I2C_READ_verilog:inst2|estado.IDLE      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ir_verilog:inst|error_flag              ; ir_verilog:inst|error_flag              ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; SEG_D_verilog:inst3|disp_dat[1]         ; SEG_D_verilog:inst3|disp_dat[1]         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SEG_D_verilog:inst3|disp_dat[0]         ; SEG_D_verilog:inst3|disp_dat[0]         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; I2C_READ_verilog:inst2|estado.NACK      ; I2C_READ_verilog:inst2|estado.NACK      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; I2C_READ_verilog:inst2|estado.STOP      ; I2C_READ_verilog:inst2|estado.STOP      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; I2C_READ_verilog:inst2|estado.READ1     ; I2C_READ_verilog:inst2|estado.READ1     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; I2C_READ_verilog:inst2|estado.ACK1      ; I2C_READ_verilog:inst2|estado.ACK1      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; I2C_READ_verilog:inst2|estado.ACK2      ; I2C_READ_verilog:inst2|estado.ACK2      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; I2C_READ_verilog:inst2|estado.READ2     ; I2C_READ_verilog:inst2|estado.READ2     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; Mp3:inst4|play_pause                    ; Mp3:inst4|play_pause                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; Mp3:inst4|stop                          ; Mp3:inst4|stop                          ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; I2C_READ_verilog:inst2|data_cnt[0]      ; I2C_READ_verilog:inst2|data_cnt[0]      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.758      ;
; 0.490 ; ir_verilog:inst|cnt1[10]                ; ir_verilog:inst|cnt1[10]                ; clock        ; clock       ; 0.000        ; 0.081      ; 0.783      ;
; 0.509 ; ir_verilog:inst|data_cnt[5]             ; ir_verilog:inst|data_cnt[5]             ; clock        ; clock       ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; SEG_D_verilog:inst3|delay_cnt[16]       ; SEG_D_verilog:inst3|delay_cnt[16]       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.803      ;
; 0.515 ; ir_verilog:inst|cnt2[8]                 ; ir_verilog:inst|cnt2[8]                 ; clock        ; clock       ; 0.000        ; 0.081      ; 0.808      ;
; 0.515 ; I2C_READ_verilog:inst2|data_cnt[2]      ; I2C_READ_verilog:inst2|data_cnt[3]      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.808      ;
; 0.528 ; I2C_READ_verilog:inst2|data_cnt[0]      ; I2C_READ_verilog:inst2|data_cnt[2]      ; clock        ; clock       ; 0.000        ; 0.081      ; 0.821      ;
; 0.660 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.000          ; clock        ; clock       ; 0.000        ; 0.080      ; 0.952      ;
; 0.661 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.010          ; clock        ; clock       ; 0.000        ; 0.080      ; 0.953      ;
; 0.679 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.011          ; clock        ; clock       ; 0.000        ; 0.080      ; 0.971      ;
; 0.680 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.001          ; clock        ; clock       ; 0.000        ; 0.080      ; 0.972      ;
; 0.715 ; I2C_READ_verilog:inst2|cnt.000          ; I2C_READ_verilog:inst2|scl              ; clock        ; clock       ; 0.000        ; 0.081      ; 1.008      ;
; 0.727 ; SEG_D_verilog:inst3|delay_cnt[1]        ; SEG_D_verilog:inst3|delay_cnt[1]        ; clock        ; clock       ; 0.000        ; 0.100      ; 1.039      ;
; 0.741 ; I2C_READ_verilog:inst2|timer_cnt[2]     ; I2C_READ_verilog:inst2|timer_cnt[2]     ; clock        ; clock       ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; ir_verilog:inst|get_data[4]             ; ir_verilog:inst|get_data[5]             ; clock        ; clock       ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; I2C_READ_verilog:inst2|timer_cnt[10]    ; I2C_READ_verilog:inst2|timer_cnt[10]    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; ir_verilog:inst|get_data[7]             ; ir_verilog:inst|get_data[8]             ; clock        ; clock       ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; ir_verilog:inst|get_data[2]             ; ir_verilog:inst|get_data[3]             ; clock        ; clock       ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; ir_verilog:inst|get_data[1]             ; ir_verilog:inst|get_data[2]             ; clock        ; clock       ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; I2C_READ_verilog:inst2|timer_cnt[8]     ; I2C_READ_verilog:inst2|timer_cnt[8]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; SEG_D_verilog:inst3|delay_cnt[7]        ; SEG_D_verilog:inst3|delay_cnt[7]        ; clock        ; clock       ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; SEG_D_verilog:inst3|delay_cnt[13]       ; SEG_D_verilog:inst3|delay_cnt[13]       ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; SEG_D_verilog:inst3|delay_cnt[11]       ; SEG_D_verilog:inst3|delay_cnt[11]       ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; SEG_D_verilog:inst3|delay_cnt[3]        ; SEG_D_verilog:inst3|delay_cnt[3]        ; clock        ; clock       ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; ir_verilog:inst|data_cnt[3]             ; ir_verilog:inst|data_cnt[3]             ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; ir_verilog:inst|cnt1[7]                 ; ir_verilog:inst|cnt1[7]                 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; ir_verilog:inst|cnt1[9]                 ; ir_verilog:inst|cnt1[9]                 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; Mp3:inst4|temporizador:temp|cnt[16]     ; Mp3:inst4|temporizador:temp|cnt[16]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; I2C_READ_verilog:inst2|timer_cnt[11]    ; I2C_READ_verilog:inst2|timer_cnt[11]    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; I2C_READ_verilog:inst2|timer_cnt[9]     ; I2C_READ_verilog:inst2|timer_cnt[9]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; I2C_READ_verilog:inst2|timer_cnt[4]     ; I2C_READ_verilog:inst2|timer_cnt[4]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; I2C_READ_verilog:inst2|scl_cnt[2]       ; I2C_READ_verilog:inst2|scl_cnt[2]       ; clock        ; clock       ; 0.000        ; 0.101      ; 1.058      ;
; 0.745 ; ir_verilog:inst|cnt1[1]                 ; ir_verilog:inst|cnt1[1]                 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; Mp3:inst4|temporizador:temp|cnt[17]     ; Mp3:inst4|temporizador:temp|cnt[17]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; Mp3:inst4|temporizador:temp|cnt[18]     ; Mp3:inst4|temporizador:temp|cnt[18]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; Mp3:inst4|temporizador:temp|cnt[11]     ; Mp3:inst4|temporizador:temp|cnt[11]     ; clock        ; clock       ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; Mp3:inst4|temporizador:temp|cnt[10]     ; Mp3:inst4|temporizador:temp|cnt[10]     ; clock        ; clock       ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; Mp3:inst4|temporizador:temp|cnt[4]      ; Mp3:inst4|temporizador:temp|cnt[4]      ; clock        ; clock       ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; SEG_D_verilog:inst3|delay_cnt[10]       ; SEG_D_verilog:inst3|delay_cnt[10]       ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; Mp3:inst4|divisor_clock:div_clk|cnt[25] ; Mp3:inst4|divisor_clock:div_clk|cnt[25] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; ir_verilog:inst|get_data[3]             ; ir_verilog:inst|get_data[4]             ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; ir_verilog:inst|cnt1[3]                 ; ir_verilog:inst|cnt1[3]                 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; Mp3:inst4|temporizador:temp|cnt[19]     ; Mp3:inst4|temporizador:temp|cnt[19]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; Mp3:inst4|temporizador:temp|cnt[9]      ; Mp3:inst4|temporizador:temp|cnt[9]      ; clock        ; clock       ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; Mp3:inst4|temporizador:temp|cnt[8]      ; Mp3:inst4|temporizador:temp|cnt[8]      ; clock        ; clock       ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; I2C_READ_verilog:inst2|timer_cnt[5]     ; I2C_READ_verilog:inst2|timer_cnt[5]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; SEG_D_verilog:inst3|delay_cnt[12]       ; SEG_D_verilog:inst3|delay_cnt[12]       ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; Mp3:inst4|divisor_clock:div_clk|cnt[23] ; Mp3:inst4|divisor_clock:div_clk|cnt[23] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; ir_verilog:inst|data_cnt[2]             ; ir_verilog:inst|data_cnt[2]             ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; ir_verilog:inst|cnt1[5]                 ; ir_verilog:inst|cnt1[5]                 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; ir_verilog:inst|cnt1[2]                 ; ir_verilog:inst|cnt1[2]                 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; ir_verilog:inst|cnt1[8]                 ; ir_verilog:inst|cnt1[8]                 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; Mp3:inst4|temporizador:temp|cnt[24]     ; Mp3:inst4|temporizador:temp|cnt[24]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; Mp3:inst4|temporizador:temp|cnt[26]     ; Mp3:inst4|temporizador:temp|cnt[26]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; Mp3:inst4|temporizador:temp|cnt[6]      ; Mp3:inst4|temporizador:temp|cnt[6]      ; clock        ; clock       ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; ir_verilog:inst|data_cnt[4]             ; ir_verilog:inst|data_cnt[4]             ; clock        ; clock       ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; ir_verilog:inst|cnt1[4]                 ; ir_verilog:inst|cnt1[4]                 ; clock        ; clock       ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; Mp3:inst4|temporizador:temp|cnt[25]     ; Mp3:inst4|temporizador:temp|cnt[25]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; Mp3:inst4|temporizador:temp|cnt[7]      ; Mp3:inst4|temporizador:temp|cnt[7]      ; clock        ; clock       ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; Mp3:inst4|divisor_clock:div_clk|cnt[22] ; Mp3:inst4|divisor_clock:div_clk|cnt[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; Mp3:inst4|temporizador:temp|cnt[27]     ; Mp3:inst4|temporizador:temp|cnt[27]     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; Mp3:inst4|temporizador:temp|cnt[5]      ; Mp3:inst4|temporizador:temp|cnt[5]      ; clock        ; clock       ; 0.000        ; 0.080      ; 1.041      ;
; 0.751 ; ir_verilog:inst|cnt2[1]                 ; ir_verilog:inst|cnt2[1]                 ; clock        ; clock       ; 0.000        ; 0.101      ; 1.064      ;
; 0.751 ; ir_verilog:inst|cnt1[0]                 ; ir_verilog:inst|cnt1[0]                 ; clock        ; clock       ; 0.000        ; 0.101      ; 1.064      ;
; 0.760 ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; I2C_READ_verilog:inst2|estado.NACK      ; I2C_READ_verilog:inst2|estado.STOP      ; clock        ; clock       ; 0.000        ; 0.080      ; 1.052      ;
; 0.761 ; Mp3:inst4|divisor_clock:div_clk|cnt[17] ; Mp3:inst4|divisor_clock:div_clk|cnt[17] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.054      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Mp3:inst4|estado_atual'                                                                                  ;
+-------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; 0.571 ; Mp3:inst4|stop       ; Mp3:inst4|musica2stop ; clock        ; Mp3:inst4|estado_atual ; -0.500       ; 1.108      ; 1.209      ;
; 0.586 ; Mp3:inst4|play_pause ; Mp3:inst4|musica2play ; clock        ; Mp3:inst4|estado_atual ; -0.500       ; 1.108      ; 1.224      ;
; 0.722 ; Mp3:inst4|play_pause ; Mp3:inst4|musica1play ; clock        ; Mp3:inst4|estado_atual ; 0.000        ; 1.396      ; 2.148      ;
; 0.922 ; Mp3:inst4|stop       ; Mp3:inst4|musica1stop ; clock        ; Mp3:inst4|estado_atual ; 0.000        ; 1.252      ; 2.204      ;
+-------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Mp3:inst4|skip'                                                                                               ;
+-------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; 0.575 ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; 0.000        ; 2.210      ; 3.268      ;
; 0.930 ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; -0.500       ; 2.210      ; 3.123      ;
; 2.255 ; Mp3:inst4|prox_estado  ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 0.000        ; -0.280     ; 2.207      ;
; 2.574 ; Mp3:inst4|stop         ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 0.000        ; -0.280     ; 2.526      ;
+-------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 131.7 MHz ; 131.7 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock                  ; -6.593 ; -941.491      ;
; Mp3:inst4|skip         ; -1.997 ; -1.997        ;
; Mp3:inst4|estado_atual ; -1.165 ; -3.936        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clock                  ; 0.383 ; 0.000         ;
; Mp3:inst4|skip         ; 0.552 ; 0.000         ;
; Mp3:inst4|estado_atual ; 0.574 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clock                  ; -3.000 ; -501.145       ;
; Mp3:inst4|skip         ; -1.487 ; -1.487         ;
; Mp3:inst4|estado_atual ; 0.219  ; 0.000          ;
+------------------------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                   ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.593 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.527      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.555 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.489      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.551 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.068     ; 7.485      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.537 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.070     ; 7.469      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.534 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.070     ; 7.466      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.461 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.069     ; 7.394      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.453 ; Mp3:inst4|Fur_Elise:control|estado.s4        ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.069     ; 7.386      ;
; -6.391 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|Clk_out ; clock        ; clock       ; 1.000        ; -0.066     ; 7.327      ;
; -6.387 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|Clk_out ; clock        ; clock       ; 1.000        ; -0.066     ; 7.323      ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Mp3:inst4|skip'                                                                                                ;
+--------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; -1.997 ; Mp3:inst4|stop         ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 1.000        ; -0.373     ; 2.626      ;
; -1.601 ; Mp3:inst4|prox_estado  ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 1.000        ; -0.373     ; 2.230      ;
; -0.160 ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; 0.500        ; 2.003      ; 2.915      ;
; 0.030  ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; 1.000        ; 2.003      ; 3.225      ;
+--------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Mp3:inst4|estado_atual'                                                                                   ;
+--------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; -1.165 ; Mp3:inst4|stop       ; Mp3:inst4|musica1stop ; clock        ; Mp3:inst4|estado_atual ; 1.000        ; 0.969      ; 2.326      ;
; -0.999 ; Mp3:inst4|play_pause ; Mp3:inst4|musica1play ; clock        ; Mp3:inst4|estado_atual ; 1.000        ; 1.098      ; 2.308      ;
; -0.999 ; Mp3:inst4|play_pause ; Mp3:inst4|musica2play ; clock        ; Mp3:inst4|estado_atual ; 0.500        ; 0.700      ; 1.236      ;
; -0.773 ; Mp3:inst4|stop       ; Mp3:inst4|musica2stop ; clock        ; Mp3:inst4|estado_atual ; 0.500        ; 0.700      ; 1.199      ;
+--------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                 ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; SEG_D_verilog:inst3|delay_cnt[0]        ; SEG_D_verilog:inst3|delay_cnt[0]           ; clock        ; clock       ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|data_r[10]       ; I2C_READ_verilog:inst2|data_r[10]          ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|data_r[12]       ; I2C_READ_verilog:inst2|data_r[12]          ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|data_r[13]       ; I2C_READ_verilog:inst2|data_r[13]          ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|data_r[9]        ; I2C_READ_verilog:inst2|data_r[9]           ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|data_r[11]       ; I2C_READ_verilog:inst2|data_r[11]          ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SEG_D_verilog:inst3|disp_dat[1]         ; SEG_D_verilog:inst3|disp_dat[1]            ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SEG_D_verilog:inst3|disp_dat[0]         ; SEG_D_verilog:inst3|disp_dat[0]            ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; Mp3:inst4|silencio                      ; Mp3:inst4|silencio                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; Mp3:inst4|divisor_clock:div_clk|Clk_out ; Mp3:inst4|divisor_clock:div_clk|Clk_out    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|addr_reg[0]      ; I2C_READ_verilog:inst2|addr_reg[0]         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|estado.NACK      ; I2C_READ_verilog:inst2|estado.NACK         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|estado.STOP      ; I2C_READ_verilog:inst2|estado.STOP         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|data_cnt[3]      ; I2C_READ_verilog:inst2|data_cnt[3]         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|data_cnt[1]      ; I2C_READ_verilog:inst2|data_cnt[1]         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|data_cnt[2]      ; I2C_READ_verilog:inst2|data_cnt[2]         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|estado.READ1     ; I2C_READ_verilog:inst2|estado.READ1        ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|estado.ADDRESS   ; I2C_READ_verilog:inst2|estado.ADDRESS      ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|estado.ACK1      ; I2C_READ_verilog:inst2|estado.ACK1         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|estado.ACK2      ; I2C_READ_verilog:inst2|estado.ACK2         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|estado.READ2     ; I2C_READ_verilog:inst2|estado.READ2        ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|estado.START     ; I2C_READ_verilog:inst2|estado.START        ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ_verilog:inst2|estado.IDLE      ; I2C_READ_verilog:inst2|estado.IDLE         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; I2C_READ_verilog:inst2|data_r[7]        ; I2C_READ_verilog:inst2|data_r[7]           ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ_verilog:inst2|data_r[8]        ; I2C_READ_verilog:inst2|data_r[8]           ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ_verilog:inst2|data_r[14]       ; I2C_READ_verilog:inst2|data_r[14]          ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ_verilog:inst2|data_r[15]       ; I2C_READ_verilog:inst2|data_r[15]          ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ_verilog:inst2|scl              ; I2C_READ_verilog:inst2|scl                 ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ir_verilog:inst|error_flag              ; ir_verilog:inst|error_flag                 ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Mp3:inst4|play_pause                    ; Mp3:inst4|play_pause                       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Mp3:inst4|stop                          ; Mp3:inst4|stop                             ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; I2C_READ_verilog:inst2|data_cnt[0]      ; I2C_READ_verilog:inst2|data_cnt[0]         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.684      ;
; 0.452 ; ir_verilog:inst|cnt1[10]                ; ir_verilog:inst|cnt1[10]                   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.720      ;
; 0.469 ; SEG_D_verilog:inst3|delay_cnt[16]       ; SEG_D_verilog:inst3|delay_cnt[16]          ; clock        ; clock       ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; ir_verilog:inst|data_cnt[5]             ; ir_verilog:inst|data_cnt[5]                ; clock        ; clock       ; 0.000        ; 0.073      ; 0.737      ;
; 0.475 ; ir_verilog:inst|cnt2[8]                 ; ir_verilog:inst|cnt2[8]                    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.743      ;
; 0.475 ; I2C_READ_verilog:inst2|data_cnt[2]      ; I2C_READ_verilog:inst2|data_cnt[3]         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.743      ;
; 0.487 ; I2C_READ_verilog:inst2|data_cnt[0]      ; I2C_READ_verilog:inst2|data_cnt[2]         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.755      ;
; 0.615 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.000             ; clock        ; clock       ; 0.000        ; 0.072      ; 0.882      ;
; 0.616 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.010             ; clock        ; clock       ; 0.000        ; 0.072      ; 0.883      ;
; 0.631 ; I2C_READ_verilog:inst2|cnt.000          ; I2C_READ_verilog:inst2|scl                 ; clock        ; clock       ; 0.000        ; 0.073      ; 0.899      ;
; 0.636 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.011             ; clock        ; clock       ; 0.000        ; 0.072      ; 0.903      ;
; 0.637 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.001             ; clock        ; clock       ; 0.000        ; 0.072      ; 0.904      ;
; 0.675 ; SEG_D_verilog:inst3|delay_cnt[1]        ; SEG_D_verilog:inst3|delay_cnt[1]           ; clock        ; clock       ; 0.000        ; 0.091      ; 0.961      ;
; 0.676 ; Mp3:inst4|Fur_Elise:control|estado.s2   ; Mp3:inst4|Fur_Elise:control|prox_estado.s2 ; clock        ; clock       ; 0.000        ; 0.072      ; 0.943      ;
; 0.686 ; I2C_READ_verilog:inst2|timer_cnt[2]     ; I2C_READ_verilog:inst2|timer_cnt[2]        ; clock        ; clock       ; 0.000        ; 0.091      ; 0.972      ;
; 0.688 ; ir_verilog:inst|get_data[4]             ; ir_verilog:inst|get_data[5]                ; clock        ; clock       ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; SEG_D_verilog:inst3|delay_cnt[7]        ; SEG_D_verilog:inst3|delay_cnt[7]           ; clock        ; clock       ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; ir_verilog:inst|get_data[7]             ; ir_verilog:inst|get_data[8]                ; clock        ; clock       ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; ir_verilog:inst|get_data[2]             ; ir_verilog:inst|get_data[3]                ; clock        ; clock       ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; ir_verilog:inst|get_data[1]             ; ir_verilog:inst|get_data[2]                ; clock        ; clock       ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; I2C_READ_verilog:inst2|timer_cnt[10]    ; I2C_READ_verilog:inst2|timer_cnt[10]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; SEG_D_verilog:inst3|delay_cnt[13]       ; SEG_D_verilog:inst3|delay_cnt[13]          ; clock        ; clock       ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; SEG_D_verilog:inst3|delay_cnt[3]        ; SEG_D_verilog:inst3|delay_cnt[3]           ; clock        ; clock       ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; ir_verilog:inst|cnt1[1]                 ; ir_verilog:inst|cnt1[1]                    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; ir_verilog:inst|cnt1[9]                 ; ir_verilog:inst|cnt1[9]                    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; I2C_READ_verilog:inst2|timer_cnt[8]     ; I2C_READ_verilog:inst2|timer_cnt[8]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; SEG_D_verilog:inst3|delay_cnt[11]       ; SEG_D_verilog:inst3|delay_cnt[11]          ; clock        ; clock       ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; I2C_READ_verilog:inst2|scl_cnt[2]       ; I2C_READ_verilog:inst2|scl_cnt[2]          ; clock        ; clock       ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; ir_verilog:inst|data_cnt[3]             ; ir_verilog:inst|data_cnt[3]                ; clock        ; clock       ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; ir_verilog:inst|cnt1[7]                 ; ir_verilog:inst|cnt1[7]                    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; Mp3:inst4|temporizador:temp|cnt[19]     ; Mp3:inst4|temporizador:temp|cnt[19]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; Mp3:inst4|temporizador:temp|cnt[11]     ; Mp3:inst4|temporizador:temp|cnt[11]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; Mp3:inst4|temporizador:temp|cnt[9]      ; Mp3:inst4|temporizador:temp|cnt[9]         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; Mp3:inst4|temporizador:temp|cnt[4]      ; Mp3:inst4|temporizador:temp|cnt[4]         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; Mp3:inst4|divisor_clock:div_clk|cnt[25] ; Mp3:inst4|divisor_clock:div_clk|cnt[25]    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; ir_verilog:inst|cnt2[1]                 ; ir_verilog:inst|cnt2[1]                    ; clock        ; clock       ; 0.000        ; 0.092      ; 0.981      ;
; 0.694 ; ir_verilog:inst|cnt1[5]                 ; ir_verilog:inst|cnt1[5]                    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; Mp3:inst4|temporizador:temp|cnt[17]     ; Mp3:inst4|temporizador:temp|cnt[17]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; Mp3:inst4|temporizador:temp|cnt[18]     ; Mp3:inst4|temporizador:temp|cnt[18]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; Mp3:inst4|temporizador:temp|cnt[16]     ; Mp3:inst4|temporizador:temp|cnt[16]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; Mp3:inst4|temporizador:temp|cnt[10]     ; Mp3:inst4|temporizador:temp|cnt[10]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; Mp3:inst4|temporizador:temp|cnt[8]      ; Mp3:inst4|temporizador:temp|cnt[8]         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; Mp3:inst4|temporizador:temp|cnt[6]      ; Mp3:inst4|temporizador:temp|cnt[6]         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; I2C_READ_verilog:inst2|timer_cnt[11]    ; I2C_READ_verilog:inst2|timer_cnt[11]       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; I2C_READ_verilog:inst2|timer_cnt[4]     ; I2C_READ_verilog:inst2|timer_cnt[4]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; ir_verilog:inst|get_data[3]             ; ir_verilog:inst|get_data[4]                ; clock        ; clock       ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; ir_verilog:inst|cnt1[2]                 ; ir_verilog:inst|cnt1[2]                    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; ir_verilog:inst|cnt1[3]                 ; ir_verilog:inst|cnt1[3]                    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; I2C_READ_verilog:inst2|timer_cnt[9]     ; I2C_READ_verilog:inst2|timer_cnt[9]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; SEG_D_verilog:inst3|delay_cnt[10]       ; SEG_D_verilog:inst3|delay_cnt[10]          ; clock        ; clock       ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; Mp3:inst4|temporizador:temp|cnt[24]     ; Mp3:inst4|temporizador:temp|cnt[24]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; Mp3:inst4|temporizador:temp|cnt[25]     ; Mp3:inst4|temporizador:temp|cnt[25]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; SEG_D_verilog:inst3|delay_cnt[12]       ; SEG_D_verilog:inst3|delay_cnt[12]          ; clock        ; clock       ; 0.000        ; 0.073      ; 0.965      ;
; 0.697 ; Mp3:inst4|divisor_clock:div_clk|cnt[23] ; Mp3:inst4|divisor_clock:div_clk|cnt[23]    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; ir_verilog:inst|data_cnt[2]             ; ir_verilog:inst|data_cnt[2]                ; clock        ; clock       ; 0.000        ; 0.073      ; 0.965      ;
; 0.697 ; ir_verilog:inst|cnt1[8]                 ; ir_verilog:inst|cnt1[8]                    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.965      ;
; 0.697 ; Mp3:inst4|temporizador:temp|cnt[26]     ; Mp3:inst4|temporizador:temp|cnt[26]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; I2C_READ_verilog:inst2|timer_cnt[5]     ; I2C_READ_verilog:inst2|timer_cnt[5]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; ir_verilog:inst|data_cnt[4]             ; ir_verilog:inst|data_cnt[4]                ; clock        ; clock       ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; ir_verilog:inst|cnt1[4]                 ; ir_verilog:inst|cnt1[4]                    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; Mp3:inst4|temporizador:temp|cnt[27]     ; Mp3:inst4|temporizador:temp|cnt[27]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; Mp3:inst4|temporizador:temp|cnt[7]      ; Mp3:inst4|temporizador:temp|cnt[7]         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; Mp3:inst4|temporizador:temp|cnt[5]      ; Mp3:inst4|temporizador:temp|cnt[5]         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; Mp3:inst4|divisor_clock:div_clk|cnt[22] ; Mp3:inst4|divisor_clock:div_clk|cnt[22]    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.966      ;
; 0.704 ; SEG_D_verilog:inst3|delay_cnt[5]        ; SEG_D_verilog:inst3|delay_cnt[5]           ; clock        ; clock       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]     ; clock        ; clock       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; Mp3:inst4|divisor_clock:div_clk|cnt[3]     ; clock        ; clock       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; Mp3:inst4|divisor_clock:div_clk|cnt[11]    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; Mp3:inst4|divisor_clock:div_clk|cnt[13]    ; clock        ; clock       ; 0.000        ; 0.073      ; 0.972      ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Mp3:inst4|skip'                                                                                                ;
+-------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; 0.552 ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; 0.000        ; 2.107      ; 3.104      ;
; 0.753 ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; -0.500       ; 2.107      ; 2.805      ;
; 1.962 ; Mp3:inst4|prox_estado  ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 0.000        ; -0.184     ; 1.993      ;
; 2.252 ; Mp3:inst4|stop         ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 0.000        ; -0.184     ; 2.283      ;
+-------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Mp3:inst4|estado_atual'                                                                                   ;
+-------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; 0.574 ; Mp3:inst4|play_pause ; Mp3:inst4|musica1play ; clock        ; Mp3:inst4|estado_atual ; 0.000        ; 1.328      ; 1.932      ;
; 0.652 ; Mp3:inst4|play_pause ; Mp3:inst4|musica2play ; clock        ; Mp3:inst4|estado_atual ; -0.500       ; 0.913      ; 1.095      ;
; 0.655 ; Mp3:inst4|stop       ; Mp3:inst4|musica2stop ; clock        ; Mp3:inst4|estado_atual ; -0.500       ; 0.913      ; 1.098      ;
; 0.754 ; Mp3:inst4|stop       ; Mp3:inst4|musica1stop ; clock        ; Mp3:inst4|estado_atual ; 0.000        ; 1.194      ; 1.978      ;
+-------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock                  ; -2.563 ; -265.711      ;
; Mp3:inst4|skip         ; -0.481 ; -0.481        ;
; Mp3:inst4|estado_atual ; -0.107 ; -0.189        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; Mp3:inst4|skip         ; 0.148 ; 0.000         ;
; clock                  ; 0.179 ; 0.000         ;
; Mp3:inst4|estado_atual ; 0.339 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clock                  ; -3.000 ; -359.943       ;
; Mp3:inst4|skip         ; -1.000 ; -1.000         ;
; Mp3:inst4|estado_atual ; 0.358  ; 0.000          ;
+------------------------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                   ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.563 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.516      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.528 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s14 ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.481      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.525 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s8  ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.478      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.489 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s10 ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.036     ; 3.440      ;
; -2.475 ; Mp3:inst4|Over_The_Rainbow:contro|estado.s7  ; Mp3:inst4|divisor_clock:div_clk|Clk_out ; clock        ; clock       ; 1.000        ; -0.033     ; 3.429      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.452 ; Mp3:inst4|Fur_Elise:control|estado.s0        ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.402      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.449 ; Mp3:inst4|Fur_Elise:control|estado.s8        ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.399      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[12] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.445 ; Mp3:inst4|Fur_Elise:control|estado.s38       ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.395      ;
; -2.444 ; Mp3:inst4|Fur_Elise:control|estado.s25       ; Mp3:inst4|divisor_clock:div_clk|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.394      ;
+--------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Mp3:inst4|skip'                                                                                                ;
+--------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; -0.481 ; Mp3:inst4|stop         ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 1.000        ; -0.302     ; 1.166      ;
; -0.320 ; Mp3:inst4|prox_estado  ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 1.000        ; -0.302     ; 1.005      ;
; 0.015  ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; 0.500        ; 0.869      ; 1.456      ;
; 0.659  ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; 1.000        ; 0.869      ; 1.312      ;
+--------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Mp3:inst4|estado_atual'                                                                                   ;
+--------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; -0.107 ; Mp3:inst4|stop       ; Mp3:inst4|musica1stop ; clock        ; Mp3:inst4|estado_atual ; 1.000        ; 0.374      ; 1.098      ;
; -0.042 ; Mp3:inst4|play_pause ; Mp3:inst4|musica2play ; clock        ; Mp3:inst4|estado_atual ; 0.500        ; 0.494      ; 0.566      ;
; -0.040 ; Mp3:inst4|play_pause ; Mp3:inst4|musica1play ; clock        ; Mp3:inst4|estado_atual ; 1.000        ; 0.427      ; 1.099      ;
; 0.062  ; Mp3:inst4|stop       ; Mp3:inst4|musica2stop ; clock        ; Mp3:inst4|estado_atual ; 0.500        ; 0.494      ; 0.569      ;
+--------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Mp3:inst4|skip'                                                                                                ;
+-------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+
; 0.148 ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; 0.000        ; 0.916      ; 1.263      ;
; 0.786 ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Mp3:inst4|skip ; -0.500       ; 0.916      ; 1.401      ;
; 0.985 ; Mp3:inst4|prox_estado  ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 0.000        ; -0.211     ; 0.878      ;
; 1.108 ; Mp3:inst4|stop         ; Mp3:inst4|estado_atual ; clock                  ; Mp3:inst4|skip ; 0.000        ; -0.211     ; 1.001      ;
+-------+------------------------+------------------------+------------------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                 ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; SEG_D_verilog:inst3|delay_cnt[0]        ; SEG_D_verilog:inst3|delay_cnt[0]           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|data_r[7]        ; I2C_READ_verilog:inst2|data_r[7]           ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|data_r[8]        ; I2C_READ_verilog:inst2|data_r[8]           ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|data_r[14]       ; I2C_READ_verilog:inst2|data_r[14]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|data_r[15]       ; I2C_READ_verilog:inst2|data_r[15]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|estado.NACK      ; I2C_READ_verilog:inst2|estado.NACK         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|estado.STOP      ; I2C_READ_verilog:inst2|estado.STOP         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|estado.READ1     ; I2C_READ_verilog:inst2|estado.READ1        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|estado.ACK1      ; I2C_READ_verilog:inst2|estado.ACK1         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|estado.ACK2      ; I2C_READ_verilog:inst2|estado.ACK2         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ_verilog:inst2|estado.READ2     ; I2C_READ_verilog:inst2|estado.READ2        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ir_verilog:inst|error_flag              ; ir_verilog:inst|error_flag                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|data_r[10]       ; I2C_READ_verilog:inst2|data_r[10]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|data_r[12]       ; I2C_READ_verilog:inst2|data_r[12]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|data_r[13]       ; I2C_READ_verilog:inst2|data_r[13]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|data_r[9]        ; I2C_READ_verilog:inst2|data_r[9]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|data_r[11]       ; I2C_READ_verilog:inst2|data_r[11]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SEG_D_verilog:inst3|disp_dat[1]         ; SEG_D_verilog:inst3|disp_dat[1]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SEG_D_verilog:inst3|disp_dat[0]         ; SEG_D_verilog:inst3|disp_dat[0]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Mp3:inst4|silencio                      ; Mp3:inst4|silencio                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Mp3:inst4|divisor_clock:div_clk|Clk_out ; Mp3:inst4|divisor_clock:div_clk|Clk_out    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|scl              ; I2C_READ_verilog:inst2|scl                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|addr_reg[0]      ; I2C_READ_verilog:inst2|addr_reg[0]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|data_cnt[3]      ; I2C_READ_verilog:inst2|data_cnt[3]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|data_cnt[1]      ; I2C_READ_verilog:inst2|data_cnt[1]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|data_cnt[2]      ; I2C_READ_verilog:inst2|data_cnt[2]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|estado.ADDRESS   ; I2C_READ_verilog:inst2|estado.ADDRESS      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|estado.START     ; I2C_READ_verilog:inst2|estado.START        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ_verilog:inst2|estado.IDLE      ; I2C_READ_verilog:inst2|estado.IDLE         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Mp3:inst4|play_pause                    ; Mp3:inst4|play_pause                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Mp3:inst4|stop                          ; Mp3:inst4|stop                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; I2C_READ_verilog:inst2|data_cnt[0]      ; I2C_READ_verilog:inst2|data_cnt[0]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; ir_verilog:inst|cnt1[10]                ; ir_verilog:inst|cnt1[10]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.316      ;
; 0.205 ; SEG_D_verilog:inst3|delay_cnt[16]       ; SEG_D_verilog:inst3|delay_cnt[16]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; ir_verilog:inst|data_cnt[5]             ; ir_verilog:inst|data_cnt[5]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.325      ;
; 0.208 ; I2C_READ_verilog:inst2|data_cnt[2]      ; I2C_READ_verilog:inst2|data_cnt[3]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.328      ;
; 0.209 ; ir_verilog:inst|cnt2[8]                 ; ir_verilog:inst|cnt2[8]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.329      ;
; 0.217 ; I2C_READ_verilog:inst2|data_cnt[0]      ; I2C_READ_verilog:inst2|data_cnt[2]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.337      ;
; 0.269 ; I2C_READ_verilog:inst2|cnt.000          ; I2C_READ_verilog:inst2|scl                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.390      ;
; 0.271 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.000             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.011             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.010             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; I2C_READ_verilog:inst2|scl_cnt[4]       ; I2C_READ_verilog:inst2|cnt.001             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.395      ;
; 0.290 ; SEG_D_verilog:inst3|delay_cnt[1]        ; SEG_D_verilog:inst3|delay_cnt[1]           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.418      ;
; 0.294 ; ir_verilog:inst|get_data[4]             ; ir_verilog:inst|get_data[5]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; Mp3:inst4|Fur_Elise:control|estado.s2   ; Mp3:inst4|Fur_Elise:control|prox_estado.s2 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; I2C_READ_verilog:inst2|timer_cnt[2]     ; I2C_READ_verilog:inst2|timer_cnt[2]        ; clock        ; clock       ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; ir_verilog:inst|get_data[2]             ; ir_verilog:inst|get_data[3]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; ir_verilog:inst|get_data[1]             ; ir_verilog:inst|get_data[2]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; SEG_D_verilog:inst3|delay_cnt[7]        ; SEG_D_verilog:inst3|delay_cnt[7]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; ir_verilog:inst|get_data[7]             ; ir_verilog:inst|get_data[8]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; I2C_READ_verilog:inst2|timer_cnt[10]    ; I2C_READ_verilog:inst2|timer_cnt[10]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; SEG_D_verilog:inst3|delay_cnt[13]       ; SEG_D_verilog:inst3|delay_cnt[13]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; ir_verilog:inst|cnt1[9]                 ; ir_verilog:inst|cnt1[9]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; I2C_READ_verilog:inst2|timer_cnt[11]    ; I2C_READ_verilog:inst2|timer_cnt[11]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; I2C_READ_verilog:inst2|timer_cnt[8]     ; I2C_READ_verilog:inst2|timer_cnt[8]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; I2C_READ_verilog:inst2|scl_cnt[2]       ; I2C_READ_verilog:inst2|scl_cnt[2]          ; clock        ; clock       ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; SEG_D_verilog:inst3|delay_cnt[11]       ; SEG_D_verilog:inst3|delay_cnt[11]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; SEG_D_verilog:inst3|delay_cnt[3]        ; SEG_D_verilog:inst3|delay_cnt[3]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Mp3:inst4|divisor_clock:div_clk|cnt[25] ; Mp3:inst4|divisor_clock:div_clk|cnt[25]    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; ir_verilog:inst|cnt1[1]                 ; ir_verilog:inst|cnt1[1]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Mp3:inst4|temporizador:temp|cnt[19]     ; Mp3:inst4|temporizador:temp|cnt[19]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Mp3:inst4|temporizador:temp|cnt[16]     ; Mp3:inst4|temporizador:temp|cnt[16]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Mp3:inst4|temporizador:temp|cnt[11]     ; Mp3:inst4|temporizador:temp|cnt[11]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Mp3:inst4|temporizador:temp|cnt[10]     ; Mp3:inst4|temporizador:temp|cnt[10]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Mp3:inst4|temporizador:temp|cnt[8]      ; Mp3:inst4|temporizador:temp|cnt[8]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Mp3:inst4|temporizador:temp|cnt[6]      ; Mp3:inst4|temporizador:temp|cnt[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Mp3:inst4|temporizador:temp|cnt[4]      ; Mp3:inst4|temporizador:temp|cnt[4]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; I2C_READ_verilog:inst2|timer_cnt[9]     ; I2C_READ_verilog:inst2|timer_cnt[9]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; I2C_READ_verilog:inst2|timer_cnt[5]     ; I2C_READ_verilog:inst2|timer_cnt[5]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; I2C_READ_verilog:inst2|timer_cnt[4]     ; I2C_READ_verilog:inst2|timer_cnt[4]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Mp3:inst4|divisor_clock:div_clk|cnt[23] ; Mp3:inst4|divisor_clock:div_clk|cnt[23]    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; Mp3:inst4|divisor_clock:div_clk|cnt[22] ; Mp3:inst4|divisor_clock:div_clk|cnt[22]    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; ir_verilog:inst|get_data[3]             ; ir_verilog:inst|get_data[4]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; ir_verilog:inst|data_cnt[3]             ; ir_verilog:inst|data_cnt[3]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; ir_verilog:inst|cnt1[5]                 ; ir_verilog:inst|cnt1[5]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; ir_verilog:inst|cnt1[3]                 ; ir_verilog:inst|cnt1[3]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; ir_verilog:inst|cnt1[7]                 ; ir_verilog:inst|cnt1[7]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Mp3:inst4|temporizador:temp|cnt[17]     ; Mp3:inst4|temporizador:temp|cnt[17]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Mp3:inst4|temporizador:temp|cnt[18]     ; Mp3:inst4|temporizador:temp|cnt[18]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Mp3:inst4|temporizador:temp|cnt[9]      ; Mp3:inst4|temporizador:temp|cnt[9]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; SEG_D_verilog:inst3|delay_cnt[12]       ; SEG_D_verilog:inst3|delay_cnt[12]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; SEG_D_verilog:inst3|delay_cnt[10]       ; SEG_D_verilog:inst3|delay_cnt[10]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; ir_verilog:inst|data_cnt[2]             ; ir_verilog:inst|data_cnt[2]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; ir_verilog:inst|cnt2[1]                 ; ir_verilog:inst|cnt2[1]                    ; clock        ; clock       ; 0.000        ; 0.045      ; 0.429      ;
; 0.300 ; ir_verilog:inst|cnt1[2]                 ; ir_verilog:inst|cnt1[2]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; ir_verilog:inst|cnt1[4]                 ; ir_verilog:inst|cnt1[4]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; ir_verilog:inst|cnt1[8]                 ; ir_verilog:inst|cnt1[8]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Mp3:inst4|temporizador:temp|cnt[24]     ; Mp3:inst4|temporizador:temp|cnt[24]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Mp3:inst4|temporizador:temp|cnt[25]     ; Mp3:inst4|temporizador:temp|cnt[25]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Mp3:inst4|temporizador:temp|cnt[26]     ; Mp3:inst4|temporizador:temp|cnt[26]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Mp3:inst4|temporizador:temp|cnt[27]     ; Mp3:inst4|temporizador:temp|cnt[27]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Mp3:inst4|temporizador:temp|cnt[7]      ; Mp3:inst4|temporizador:temp|cnt[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Mp3:inst4|temporizador:temp|cnt[5]      ; Mp3:inst4|temporizador:temp|cnt[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; ir_verilog:inst|data_cnt[4]             ; ir_verilog:inst|data_cnt[4]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.421      ;
; 0.302 ; Mp3:inst4|divisor_clock:div_clk|cnt[13] ; Mp3:inst4|divisor_clock:div_clk|cnt[13]    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; Mp3:inst4|divisor_clock:div_clk|cnt[1]  ; Mp3:inst4|divisor_clock:div_clk|cnt[1]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; Mp3:inst4|divisor_clock:div_clk|cnt[3]  ; Mp3:inst4|divisor_clock:div_clk|cnt[3]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; Mp3:inst4|divisor_clock:div_clk|cnt[11] ; Mp3:inst4|divisor_clock:div_clk|cnt[11]    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; ir_verilog:inst|cnt1[0]                 ; ir_verilog:inst|cnt1[0]                    ; clock        ; clock       ; 0.000        ; 0.045      ; 0.432      ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Mp3:inst4|estado_atual'                                                                                   ;
+-------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+
; 0.339 ; Mp3:inst4|play_pause ; Mp3:inst4|musica1play ; clock        ; Mp3:inst4|estado_atual ; 0.000        ; 0.538      ; 0.907      ;
; 0.342 ; Mp3:inst4|stop       ; Mp3:inst4|musica2stop ; clock        ; Mp3:inst4|estado_atual ; -0.500       ; 0.607      ; 0.479      ;
; 0.344 ; Mp3:inst4|play_pause ; Mp3:inst4|musica2play ; clock        ; Mp3:inst4|estado_atual ; -0.500       ; 0.607      ; 0.481      ;
; 0.413 ; Mp3:inst4|stop       ; Mp3:inst4|musica1stop ; clock        ; Mp3:inst4|estado_atual ; 0.000        ; 0.482      ; 0.925      ;
+-------+----------------------+-----------------------+--------------+------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+-----------+-------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -7.328    ; 0.148 ; N/A      ; N/A     ; -3.000              ;
;  Mp3:inst4|estado_atual ; -1.301    ; 0.339 ; N/A      ; N/A     ; 0.219               ;
;  Mp3:inst4|skip         ; -2.309    ; 0.148 ; N/A      ; N/A     ; -1.487              ;
;  clock                  ; -7.328    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS         ; -1038.343 ; 0.0   ; 0.0      ; 0.0     ; -502.632            ;
;  Mp3:inst4|estado_atual ; -4.147    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  Mp3:inst4|skip         ; -2.309    ; 0.000 ; N/A      ; N/A     ; -1.487              ;
;  clock                  ; -1031.887 ; 0.000 ; N/A      ; N/A     ; -501.145            ;
+-------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzzer        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ir                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock                  ; clock                  ; 17933    ; 0        ; 0        ; 0        ;
; Mp3:inst4|estado_atual ; clock                  ; 931      ; 897      ; 0        ; 0        ;
; Mp3:inst4|skip         ; clock                  ; 1        ; 1        ; 0        ; 0        ;
; clock                  ; Mp3:inst4|estado_atual ; 2        ; 0        ; 2        ; 0        ;
; clock                  ; Mp3:inst4|skip         ; 2        ; 0        ; 0        ; 0        ;
; Mp3:inst4|estado_atual ; Mp3:inst4|skip         ; 1        ; 1        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock                  ; clock                  ; 17933    ; 0        ; 0        ; 0        ;
; Mp3:inst4|estado_atual ; clock                  ; 931      ; 897      ; 0        ; 0        ;
; Mp3:inst4|skip         ; clock                  ; 1        ; 1        ; 0        ; 0        ;
; clock                  ; Mp3:inst4|estado_atual ; 2        ; 0        ; 2        ; 0        ;
; clock                  ; Mp3:inst4|skip         ; 2        ; 0        ; 0        ; 0        ;
; Mp3:inst4|estado_atual ; Mp3:inst4|skip         ; 1        ; 1        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 151   ; 151  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 92    ; 92   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; Mp3:inst4|estado_atual ; Mp3:inst4|estado_atual ; Base ; Constrained ;
; Mp3:inst4|skip         ; Mp3:inst4|skip         ; Base ; Constrained ;
; clock                  ; clock                  ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ir         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; buzzer      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ir         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; buzzer      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Sep 21 15:33:09 2023
Info: Command: quartus_sta ir -c ir
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 24 assignments for entity "vga_interface_topo" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity vga_interface_topo -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity vga_interface_topo -section_id Top was ignored
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ir.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Mp3:inst4|estado_atual Mp3:inst4|estado_atual
    Info (332105): create_clock -period 1.000 -name Mp3:inst4|skip Mp3:inst4|skip
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.328           -1031.887 clock 
    Info (332119):    -2.309              -2.309 Mp3:inst4|skip 
    Info (332119):    -1.301              -4.147 Mp3:inst4|estado_atual 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clock 
    Info (332119):     0.571               0.000 Mp3:inst4|estado_atual 
    Info (332119):     0.575               0.000 Mp3:inst4|skip 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -501.145 clock 
    Info (332119):    -1.487              -1.487 Mp3:inst4|skip 
    Info (332119):     0.358               0.000 Mp3:inst4|estado_atual 
Info (332114): Report Metastability: Found 67 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.593
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.593            -941.491 clock 
    Info (332119):    -1.997              -1.997 Mp3:inst4|skip 
    Info (332119):    -1.165              -3.936 Mp3:inst4|estado_atual 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clock 
    Info (332119):     0.552               0.000 Mp3:inst4|skip 
    Info (332119):     0.574               0.000 Mp3:inst4|estado_atual 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -501.145 clock 
    Info (332119):    -1.487              -1.487 Mp3:inst4|skip 
    Info (332119):     0.219               0.000 Mp3:inst4|estado_atual 
Info (332114): Report Metastability: Found 67 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.563
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.563            -265.711 clock 
    Info (332119):    -0.481              -0.481 Mp3:inst4|skip 
    Info (332119):    -0.107              -0.189 Mp3:inst4|estado_atual 
Info (332146): Worst-case hold slack is 0.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.148               0.000 Mp3:inst4|skip 
    Info (332119):     0.179               0.000 clock 
    Info (332119):     0.339               0.000 Mp3:inst4|estado_atual 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -359.943 clock 
    Info (332119):    -1.000              -1.000 Mp3:inst4|skip 
    Info (332119):     0.358               0.000 Mp3:inst4|estado_atual 
Info (332114): Report Metastability: Found 67 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 604 megabytes
    Info: Processing ended: Thu Sep 21 15:33:10 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


