0.7
2020.2
May 22 2024
19:03:11
C:/Users/OkuhiraShunri/Documents/verilog/DDP/vivado/sim/DDP.sim/sim_1/impl/timing/xsim/JOIN_DDP_SIM_time_impl.v,1728871687,verilog,,C:/Users/OkuhiraShunri/Documents/verilog/DDP/vivado/sim/HDL/JOIN_DDP_SIM.v,,ARB;B_Stage;C;CB;CE;CE__1;CF;CF__1;CF__2;CF__3;CF__4;CJ;CJ__1;CM;COPY_Stage;CX2;C__1;C__2;C__3;Delay_2ns;Delay_2ns__1;Delay_2ns__2;Delay_2ns__3;Delay_2ns__4;Delay_2ns__5;Delay_2ns__6;Delay_2ns__7;Delay_2ns__8;Delay_2ns__9;Delay_4ns;Delay_4ns__1;Delay_4ns__10;Delay_4ns__11;Delay_4ns__12;Delay_4ns__13;Delay_4ns__14;Delay_4ns__15;Delay_4ns__16;Delay_4ns__17;Delay_4ns__18;Delay_4ns__19;Delay_4ns__2;Delay_4ns__20;Delay_4ns__21;Delay_4ns__22;Delay_4ns__23;Delay_4ns__24;Delay_4ns__25;Delay_4ns__26;Delay_4ns__27;Delay_4ns__28;Delay_4ns__29;Delay_4ns__3;Delay_4ns__30;Delay_4ns__31;Delay_4ns__32;Delay_4ns__33;Delay_4ns__4;Delay_4ns__5;Delay_4ns__6;Delay_4ns__7;Delay_4ns__8;Delay_4ns__9;ENTRY_FD;ENTRY_FD__1;ENTRY_FD__10;ENTRY_FD__11;ENTRY_FD__12;ENTRY_FD__13;ENTRY_FD__14;ENTRY_FD__15;ENTRY_FD__16;ENTRY_FD__17;ENTRY_FD__18;ENTRY_FD__19;ENTRY_FD__2;ENTRY_FD__3;ENTRY_FD__4;ENTRY_FD__5;ENTRY_FD__6;ENTRY_FD__7;ENTRY_FD__8;ENTRY_FD__9;FDCPE_HD1522;FDCPE_HD1523;FDCPE_HD1524;FDCPE_HD1525;FDCPE_HD1526;FDCPE_HD1527;FDCPE_HD1528;FDCPE_HD1529;FDCPE_HD1530;FDCPE_HD1531;FDCPE_HD1532;FDCPE_HD1533;FDCPE_HD1534;FDCPE_HD1535;FDCPE_HD1536;FDCPE_HD1537;FDCPE_HD1538;FDCPE_HD1539;FDCPE_HD1540;FDCPE_HD1541;FDCPE_HD1542;FDCPE_HD1543;FDCPE_HD1544;FDCPE_HD1545;FDCPE_HD1546;FDCPE_HD1547;FDCPE_HD1548;FDCPE_HD1549;FDCPE_HD1550;FDCPE_HD1551;FDCPE_HD1552;FDCPE_HD1553;FDCPE_HD1554;FDCPE_HD1555;FDCPE_HD1556;FDCPE_HD1557;FDCPE_HD1558;FDCPE_HD1559;FDCPE_HD1560;FDCPE_HD1561;FDCPE_HD1562;FDCPE_HD1563;FDCPE_HD1564;FDCPE_HD1565;FDCPE_HD1566;FDCPE_HD1567;FDCPE_HD1568;FDCPE_HD1569;FDCPE_HD1570;FDCPE_HD1571;FDCPE_HD1572;FDCPE_HD1573;FDCPE_HD1574;FDCPE_HD1575;FDCPE_HD1576;FDCPE_HD1577;FDCPE_HD1578;FDCPE_HD1579;FDCPE_HD1580;FDCPE_HD1581;FDCPE_HD1582;FDCPE_HD1583;FDCPE_HD1584;FDCPE_HD1585;FDCPE_HD1586;FDCPE_HD1587;FDCPE_HD1588;FDCPE_HD1589;FDCPE_HD1590;FDCPE_HD1591;FDCPE_HD1592;FDCPE_HD1593;FDCPE_HD1594;FDCPE_HD1595;FDCPE_HD1596;FDCPE_HD1597;FDCPE_HD1598;FDCPE_HD1599;FDCPE_HD1600;FDCPE_HD1601;FDCPE_HD1602;FDCPE_HD1603;FDCPE_HD1604;FDCPE_HD1605;FDCPE_HD1606;FDCPE_HD1607;FDCPE_HD1608;FDCPE_HD1609;FDCPE_HD1610;FDCPE_HD1611;FDCPE_HD1612;FDCPE_HD1613;FDCPE_HD1614;FDCPE_HD1615;FDCPE_HD1616;FDCPE_HD1617;FDCPE_HD1618;FDCPE_HD1619;FDCPE_HD1620;FDCPE_HD1621;FDCPE_HD1622;FDCPE_HD1623;FDCPE_HD1624;FDCPE_HD1625;FDCPE_HD1626;FDCPE_HD1627;FDCPE_HD1628;FDCPE_HD1629;FDCPE_HD1630;FDCPE_HD1631;FDCPE_HD1632;FDCPE_HD1633;FDCPE_HD1634;FDCPE_HD1635;FDCPE_HD1636;FDCPE_HD1637;FDCPE_HD1638;FDCPE_HD1639;FDCPE_HD1640;FDCPE_HD1641;FDCPE_HD1642;FDCPE_HD1643;FDCPE_HD1644;FDCPE_HD1645;FDCPE_HD1646;FDCPE_HD1647;FDCPE_HD1648;FDCPE_HD1649;FDCPE_HD1650;FDCPE_HD1651;FDCPE_HD1652;FDCPE_HD1653;FDCPE_HD1654;FDCPE_HD1655;FDCPE_HD1656;FDCPE_HD1657;FDCPE_HD1658;FDCPE_HD1659;FDCPE_HD1660;FDCPE_HD1661;FDCPE_HD1662;FDCPE_HD1663;FDCPE_HD1664;FDCPE_HD1665;FDCPE_HD1666;FDCPE_HD1667;FDCPE_HD1668;FDCPE_HD1669;FDCPE_HD1670;FDCPE_HD1671;FDCPE_HD1672;FDCPE_HD1673;FDCPE_HD1674;FDCPE_HD1675;FDCPE_HD1676;FDCPE_HD1677;FDCPE_HD1678;FDCPE_HD1679;FDCPE_HD1680;FDCPE_HD1681;FDCPE_HD1682;FDCPE_HD1683;FDCPE_HD1684;FDCPE_HD1685;FDCPE_HD1686;FDCPE_HD1687;FDCPE_HD1688;FDCPE_HD1689;FDCPE_HD1690;FDCPE_HD1691;FDCPE_HD1692;FDCPE_HD1693;FDCPE_HD1694;FDCPE_HD1695;FDCPE_HD1696;FDCPE_HD1697;FDCPE_HD1698;FDCPE_HD1699;FDCPE_HD1700;FDCPE_HD1701;FDCPE_HD1702;FDCPE_HD1703;FDCPE_HD1704;FDCPE_HD1705;FDCPE_HD1706;FDCPE_HD1707;FDCPE_HD1708;FDCPE_HD1709;FDCPE_HD1710;FDCPE_HD1711;FDCPE_HD1712;FDCPE_HD1713;FDCPE_HD1714;FDCPE_HD1715;FDCPE_HD1716;FDCPE_HD1717;FDCPE_HD1718;FDCPE_HD1719;FDCPE_HD1720;FDCPE_HD1721;FDCPE_HD1722;FDCPE_HD1723;FDCPE_HD1724;FDCPE_HD1725;FDCPE_HD1726;FDCPE_HD1727;FDCPE_HD1728;FDCPE_HD1729;FDCPE_HD1730;FDCPE_HD1731;FDCPE_HD1732;FDCPE_HD1733;FDCPE_HD1734;FDCPE_HD1735;FDCPE_HD1736;FDCPE_HD1737;FDCPE_HD1738;FDCPE_HD1739;FDCPE_HD1740;FDCPE_HD1741;FDCPE_HD1742;FDCPE_HD1743;FDCPE_HD1744;FDCPE_HD1745;FDCPE_HD1746;FDCPE_HD1747;FDCPE_HD1748;FDCPE_HD1749;FDCPE_HD1750;FDCPE_HD1751;FDCPE_HD1752;FDCPE_HD1753;FDCPE_HD1754;FDCPE_HD1755;FDCPE_HD1756;FDCPE_HD1757;FDCPE_HD1758;FDCPE_HD1759;FDCPE_HD1760;FDCPE_HD1761;FDCPE_HD1762;FDCPE_HD1763;FDCPE_HD1764;FDCPE_HD1765;FDCPE_HD1766;FDCPE_HD1767;FDCPE_HD1768;FDCPE_HD1769;FDCPE_HD1770;FDCPE_HD1771;FDCPE_HD1772;FDCPE_HD1773;FDCPE_HD1774;FDCPE_HD1775;FDCPE_HD1776;FDCPE_HD1777;FDCPE_HD1778;FDCPE_HD1779;FDCPE_HD1780;FDCPE_HD1781;FDCPE_HD1782;FDCPE_HD1783;FDCPE_HD1784;FDCPE_HD1785;FDCPE_HD1786;FDCPE_HD1787;FDCPE_HD1788;FDCPE_HD1789;FDCPE_HD1790;FDCPE_HD1791;FDCPE_HD1792;FDCPE_HD1793;FDCPE_HD1794;FDCPE_HD1795;FDCPE_HD1796;FDCPE_HD1797;FDCPE_HD1798;FDCPE_HD1799;FDCPE_HD1800;FDCPE_HD1801;FDCPE_HD1802;FDCPE_HD1803;FDCPE_HD1804;FDCPE_HD1805;FDCPE_HD1806;FDCPE_HD1807;FDCPE_HD1808;FDCPE_HD1809;FDCPE_HD1810;FDCPE_HD1811;FDCPE_HD1812;FDCPE_HD1813;FDCPE_HD1814;FDCPE_HD1815;FDCPE_HD1816;FDCPE_HD1817;FDCPE_HD1818;FDCPE_HD1819;FDCPE_HD1820;FDCPE_HD1821;FDCPE_HD1822;FDCPE_HD1823;FDCPE_HD1824;FDCPE_HD1825;FDCPE_HD1826;FDCPE_HD1827;FDCPE_HD1828;FDCPE_HD1829;FDCPE_HD1830;FDCPE_HD1831;FDCPE_HD1832;FDCPE_HD1833;FDCPE_HD1834;FDCPE_HD1835;FDCPE_HD1836;FDCPE_HD1837;FDCPE_HD1838;FDCPE_HD1839;FDCPE_HD1840;FDCPE_HD1841;FDCPE_HD1842;FDCPE_HD1843;FDCPE_HD1844;FDCPE_HD1845;FDCPE_HD1846;FDCPE_HD1847;FDCPE_HD1848;FDCPE_HD1849;FDCPE_HD1850;FDCPE_HD1851;FDCPE_HD1852;FDCPE_HD1853;FDCPE_HD1854;FDCPE_HD1855;FDCPE_HD1856;FDCPE_HD1857;FDCPE_HD1858;FDCPE_HD1859;FDCPE_HD1860;FDCPE_HD1861;FDCPE_HD1862;FDCPE_HD1863;FDCPE_HD1864;FDCPE_HD1865;FDCPE_HD1866;FDCPE_HD1867;FDCPE_HD1868;FDCPE_HD1869;FDCPE_HD1870;FDCPE_HD1871;FDCPE_HD1872;FDCPE_HD1873;FDCPE_HD1874;FDCPE_HD1875;FDCPE_HD1876;FDCPE_HD1877;FDCPE_HD1878;FDCPE_HD1879;FDCPE_HD1880;FDCPE_HD1881;FDCPE_HD1882;FDCPE_HD1883;FDCPE_HD1884;FDCPE_HD1885;FDCPE_HD1886;FDCPE_HD1887;FDCPE_HD1888;FDCPE_HD1889;FDCPE_HD1890;FDCPE_HD1891;FDCPE_HD1892;FDCPE_HD1893;FDCPE_HD1894;FDCPE_HD1895;FDCPE_HD1896;FDCPE_HD1897;FDCPE_HD1898;FDCPE_HD1899;FDCPE_HD1900;FDCPE_UNIQ_BASE_;FDCP_HD1521;FDCP_UNIQ_BASE_;FP_Stage;JOIN_DDP;MA_Stage;MMCAM_Stage;MMRAM_Stage;M_Stage;OR_AM_MA;PS_Stage;glbl,,,../../../../../HDL,,,,,
C:/Users/OkuhiraShunri/Documents/verilog/DDP/vivado/sim/HDL/JOIN_DDP_SIM.v,1727160359,verilog,,,,JOIN_DDP_SIM,,,../../../../../HDL,,,,,
