{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "adder_1bit": [
        "adder_1bit",
        "KaZs1",
        "module",
        2
    ],
    "alu_add": [
        "alu_add",
        "iQZ2i",
        "module",
        3
    ],
    "c_tests_tb": [
        "c_tests_tb",
        "e7D59",
        "module",
        4
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        5
    ]
}