Fitter report for DDS_sin
Sun Aug 13 08:08:58 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Dual Purpose and Dedicated Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Control Signals
 15. Non-Global High Fan-Out Signals
 16. Fitter RAM Summary
 17. |DDS_top|DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|ALTSYNCRAM
 18. |DDS_top|DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|ALTSYNCRAM
 19. |DDS_top|DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|ALTSYNCRAM
 20. I/O Rules Details
 21. Fitter Device Options
 22. Operating Settings and Conditions
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Failed - Sun Aug 13 08:08:58 2023           ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; DDS_sin                                     ;
; Top-level Entity Name              ; DDS_top                                     ;
; Family                             ; Cyclone III                                 ;
; Device                             ; EP3C5F256C6                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 488 / 5,136 ( 10 % )                        ;
;     Total combinational functions  ; 461 / 5,136 ( 9 % )                         ;
;     Dedicated logic registers      ; 233 / 5,136 ( 5 % )                         ;
; Total registers                    ; 233                                         ;
; Total pins                         ; 19 / 183 ( 10 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 15,360 / 423,936 ( 4 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; Auto                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 488 / 5,136 ( 10 % )     ;
;     -- Combinational with no register       ; 255                      ;
;     -- Register only                        ; 27                       ;
;     -- Combinational with a register        ; 206                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 127                      ;
;     -- 3 input functions                    ; 143                      ;
;     -- <=2 input functions                  ; 191                      ;
;     -- Register only                        ; 27                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 335                      ;
;     -- arithmetic mode                      ; 126                      ;
;                                             ;                          ;
; Total registers*                            ; 233 / 6,000 ( 4 % )      ;
;     -- Dedicated logic registers            ; 233 / 5,136 ( 5 % )      ;
;     -- I/O registers                        ; 0 / 864 ( 0 % )          ;
;                                             ;                          ;
; Total LABs                                  ; Not available            ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 19 / 183 ( 10 % )        ;
;     -- Clock pins                           ; 0 / 4 ( 0 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 0                        ;
; M9Ks                                        ; 3 / 46 ( 7 % )           ;
; Total block memory bits                     ; 15,360 / 423,936 ( 4 % ) ;
; Total block memory implementation bits      ; 27,648 / 423,936 ( 7 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global clocks                               ; 0 / 10 ( 0 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Maximum fan-out                             ; 164                      ;
; Highest non-global fan-out                  ; 128                      ;
; Total fan-out                               ; 2393                     ;
; Average fan-out                             ; 3.10                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                       ;
+---------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk                 ; Unassigned ; --       ; 106                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ;
; reset               ; Unassigned ; --       ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ;
; set_a_key_in        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ;
; set_f_key_in        ; Unassigned ; --       ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ;
; set_p_key_in        ; Unassigned ; --       ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ;
; set_waveform_key_in ; Unassigned ; --       ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ;
+---------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; cs          ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; din         ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sclk        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sin_data[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sin_data[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sin_data[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sin_data[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sin_data[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sin_data[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sin_data[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sin_data[7] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sin_data[8] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sin_data[9] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; J3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 18 ( 0 % ) ; --            ; --           ;
; 2        ; 0 / 19 ( 0 % ) ; --            ; --           ;
; 3        ; 0 / 26 ( 0 % ) ; --            ; --           ;
; 4        ; 0 / 27 ( 0 % ) ; --            ; --           ;
; 5        ; 0 / 25 ( 0 % ) ; --            ; --           ;
; 6        ; 0 / 16 ( 0 % ) ; --            ; --           ;
; 7        ; 0 / 26 ( 0 % ) ; --            ; --           ;
; 8        ; 0 / 26 ( 0 % ) ; --            ; --           ;
; Unknown  ; 23             ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 23         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 135        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 134        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                    ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DDS_top                                                               ; 0 (0)       ; 233 (0)                   ; 0 (0)         ; 15360       ; 0            ; 0       ; 0         ; 19   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top                                                                                                                                                               ; work         ;
;    |DDS:u4|                                                            ; 0 (0)       ; 79 (0)                    ; 0 (0)         ; 15360       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4                                                                                                                                                        ; work         ;
;       |lpm_divide:Div0|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|lpm_divide:Div0                                                                                                                                        ; work         ;
;          |lpm_divide_lhm:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_mlh:divider|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider                                                                              ; work         ;
;                |alt_u_div_n5f:divider|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider                                                        ; work         ;
;       |reg32:u2|                                                       ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|reg32:u2                                                                                                                                               ; work         ;
;       |reg_10:u8|                                                      ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|reg_10:u8                                                                                                                                              ; work         ;
;       |sin_rom:u3|                                                     ; 0 (0)       ; 38 (0)                    ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|sin_rom:u3                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 38 (0)                    ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|sin_rom:u3|altsyncram:altsyncram_component                                                                                                             ; work         ;
;             |altsyncram_vr91:auto_generated|                           ; 0 (0)       ; 38 (0)                    ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated                                                                              ; work         ;
;                |altsyncram_6592:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1                                                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 0 (0)       ; 38 (29)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;       |squ_rom:u5|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|squ_rom:u5                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|squ_rom:u5|altsyncram:altsyncram_component                                                                                                             ; work         ;
;             |altsyncram_3c81:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated                                                                              ; work         ;
;       |tri_rom:u4|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|tri_rom:u4                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|tri_rom:u4|altsyncram:altsyncram_component                                                                                                             ; work         ;
;             |altsyncram_pb81:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated                                                                              ; work         ;
;    |TLC5615:U5|                                                        ; 0 (0)       ; 24 (24)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|TLC5615:U5                                                                                                                                                    ; work         ;
;    |key:u6|                                                            ; 0 (0)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|key:u6                                                                                                                                                        ; work         ;
;    |key:u7|                                                            ; 0 (0)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|key:u7                                                                                                                                                        ; work         ;
;    |key:u9|                                                            ; 0 (0)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|key:u9                                                                                                                                                        ; work         ;
;    |key_coding:u10|                                                    ; 0 (0)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|key_coding:u10                                                                                                                                                ; work         ;
;    |sld_hub:auto_hub|                                                  ; 0 (0)       ; 80 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|sld_hub:auto_hub                                                                                                                                              ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                   ; 0 (0)       ; 80 (52)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                 ; work         ;
;          |sld_rom_sr:hub_info_reg|                                     ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                         ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                   ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                       ; work         ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; sclk                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; din                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sin_data[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; set_a_key_in        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; clk                 ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; reset               ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; set_waveform_key_in ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; set_p_key_in        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; set_f_key_in        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; set_a_key_in        ;                   ;         ;
; clk                 ;                   ;         ;
; reset               ;                   ;         ;
; set_waveform_key_in ;                   ;         ;
; set_p_key_in        ;                   ;         ;
; set_f_key_in        ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                             ; Location   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; Unassigned ; 10      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; Unassigned ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                           ; Unassigned ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~11                                                ; Unassigned ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]~12                                                ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~5       ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~15 ; Unassigned ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~16 ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TLC5615:U5|sclk                                                                                                                                                                  ; Unassigned ; 12      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                     ; Unassigned ; 128     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                     ; Unassigned ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                              ; Unassigned ; 106     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; key:u6|key_out                                                                                                                                                                   ; Unassigned ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; key:u7|key_out                                                                                                                                                                   ; Unassigned ; 21      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; key:u9|key_out                                                                                                                                                                   ; Unassigned ; 8       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                            ; Unassigned ; 29      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                            ; Unassigned ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                 ; Unassigned ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                   ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                 ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                    ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                   ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                      ; Unassigned ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                    ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                      ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                      ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                               ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                               ; Unassigned ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~16                                                                              ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                         ; Unassigned ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                         ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                 ; Unassigned ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                 ; Unassigned ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                 ; Unassigned ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                          ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                ; Unassigned ; 22      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                     ; 128     ;
; clk~input                                                                                                                                                                        ; 106     ;
; key_coding:u10|set_waveform[0]                                                                                                                                                   ; 42      ;
; key_coding:u10|set_waveform[1]                                                                                                                                                   ; 41      ;
; DDS:u4|reg_10:u8|data_out[1]                                                                                                                                                     ; 30      ;
; DDS:u4|reg_10:u8|data_out[0]                                                                                                                                                     ; 30      ;
; DDS:u4|reg_10:u8|data_out[8]                                                                                                                                                     ; 30      ;
; DDS:u4|reg_10:u8|data_out[7]                                                                                                                                                     ; 30      ;
; DDS:u4|reg_10:u8|data_out[6]                                                                                                                                                     ; 30      ;
; DDS:u4|reg_10:u8|data_out[5]                                                                                                                                                     ; 30      ;
; DDS:u4|reg_10:u8|data_out[4]                                                                                                                                                     ; 30      ;
; DDS:u4|reg_10:u8|data_out[3]                                                                                                                                                     ; 30      ;
; DDS:u4|reg_10:u8|data_out[2]                                                                                                                                                     ; 30      ;
; reset~input                                                                                                                                                                      ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                 ; 29      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                     ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                 ; 21      ;
; key:u7|key_out                                                                                                                                                                   ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                            ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                 ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                 ; 14      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                   ; 13      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                   ; 13      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                   ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                      ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                        ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                     ; 12      ;
; TLC5615:U5|sclk                                                                                                                                                                  ; 12      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                   ; 12      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                   ; 12      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                   ; 12      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                   ; 12      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                   ; 12      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                   ; 12      ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[5]~8                                                 ; 12      ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[5]~8                                                 ; 12      ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[5]~8                                                 ; 12      ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[5]~8                                                 ; 12      ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[5]~8                                                 ; 12      ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[5]~8                                                 ; 12      ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[4]~6                                                 ; 12      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]~12                                                ; 10      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                           ; 10      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                           ; 10      ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; 10      ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[5]~8                                                ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                  ; 9       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~11                                                ; 9       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]    ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                  ; 8       ;
; key:u9|key_out                                                                                                                                                                   ; 8       ;
; TLC5615:U5|count2[0]                                                                                                                                                             ; 8       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]    ; 8       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]    ; 8       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]    ; 8       ;
; set_f_key_in~input                                                                                                                                                               ; 7       ;
; set_p_key_in~input                                                                                                                                                               ; 7       ;
; set_waveform_key_in~input                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                   ; 7       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal       ; 7       ;
; TLC5615:U5|count2[1]                                                                                                                                                             ; 7       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                            ; 6       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~0                                                              ; 6       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                        ; 5       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~16 ; 5       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~15 ; 5       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; 5       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                        ; 5       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                        ; 5       ;
; TLC5615:U5|count1[0]                                                                                                                                                             ; 5       ;
; TLC5615:U5|count3[0]                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~16                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                            ; 4       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                        ; 4       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~5       ; 4       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; 4       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; 4       ;
; TLC5615:U5|count1[1]                                                                                                                                                             ; 4       ;
; TLC5615:U5|count2[2]                                                                                                                                                             ; 4       ;
; TLC5615:U5|count2[3]                                                                                                                                                             ; 4       ;
; TLC5615:U5|count3[2]                                                                                                                                                             ; 4       ;
; TLC5615:U5|count3[1]                                                                                                                                                             ; 4       ;
; DDS:u4|Add0~14                                                                                                                                                                   ; 4       ;
; DDS:u4|Add0~12                                                                                                                                                                   ; 4       ;
; DDS:u4|Add0~10                                                                                                                                                                   ; 4       ;
; DDS:u4|Add0~8                                                                                                                                                                    ; 4       ;
; DDS:u4|Add0~6                                                                                                                                                                    ; 4       ;
; DDS:u4|Add0~4                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~5                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                 ; 3       ;
; key_coding:u10|f_control[1]                                                                                                                                                      ; 3       ;
; key_coding:u10|p_control[2]                                                                                                                                                      ; 3       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~0                                                   ; 3       ;
; key:u6|key_out                                                                                                                                                                   ; 3       ;
; TLC5615:U5|count1[2]                                                                                                                                                             ; 3       ;
; TLC5615:U5|count3[3]                                                                                                                                                             ; 3       ;
; TLC5615:U5|cs                                                                                                                                                                    ; 3       ;
; DDS:u4|Add0~18                                                                                                                                                                   ; 3       ;
; DDS:u4|Add0~16                                                                                                                                                                   ; 3       ;
; DDS:u4|Add0~2                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[47]~138                                                          ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[42]~137                                                          ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[37]~136                                                          ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[32]~135                                                          ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[27]~134                                                          ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[22]~133                                                          ; 2       ;
; DDS:u4|Mux7~3                                                                                                                                                                    ; 2       ;
; DDS:u4|Mux6~3                                                                                                                                                                    ; 2       ;
; DDS:u4|Mux5~3                                                                                                                                                                    ; 2       ;
; DDS:u4|Mux4~3                                                                                                                                                                    ; 2       ;
; DDS:u4|Mux3~3                                                                                                                                                                    ; 2       ;
; DDS:u4|Mux2~3                                                                                                                                                                    ; 2       ;
; DDS:u4|Mux1~4                                                                                                                                                                    ; 2       ;
; DDS:u4|Mux0~3                                                                                                                                                                    ; 2       ;
; key:u7|state.s5                                                                                                                                                                  ; 2       ;
; key:u7|state.s0                                                                                                                                                                  ; 2       ;
; key:u9|state.s5                                                                                                                                                                  ; 2       ;
; key:u9|state.s0                                                                                                                                                                  ; 2       ;
; key:u6|state.s5                                                                                                                                                                  ; 2       ;
; key:u6|state.s0                                                                                                                                                                  ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~2          ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~1          ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                   ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                   ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                   ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                   ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                   ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                   ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                   ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                   ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                   ; 2       ;
; TLC5615:U5|count1[3]                                                                                                                                                             ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1                                                                 ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out                                                        ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                   ; 2       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg                                                         ; 2       ;
; DDS:u4|Mux8~1                                                                                                                                                                    ; 2       ;
; DDS:u4|Mux1~2                                                                                                                                                                    ; 2       ;
; TLC5615:U5|din                                                                                                                                                                   ; 2       ;
; key_coding:u10|f_control[2]                                                                                                                                                      ; 2       ;
; key_coding:u10|f_control[3]                                                                                                                                                      ; 2       ;
; key_coding:u10|f_control[4]                                                                                                                                                      ; 2       ;
; key_coding:u10|f_control[5]                                                                                                                                                      ; 2       ;
; key_coding:u10|f_control[6]                                                                                                                                                      ; 2       ;
; key_coding:u10|f_control[7]                                                                                                                                                      ; 2       ;
; key_coding:u10|f_control[8]                                                                                                                                                      ; 2       ;
; key_coding:u10|f_control[9]                                                                                                                                                      ; 2       ;
; key_coding:u10|f_control[10]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[11]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[12]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[13]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[14]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[15]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[16]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[17]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[18]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[19]                                                                                                                                                     ; 2       ;
; key_coding:u10|f_control[20]                                                                                                                                                     ; 2       ;
; DDS:u4|reg32:u2|data_out[31]                                                                                                                                                     ; 2       ;
; key_coding:u10|p_control[8]                                                                                                                                                      ; 2       ;
; DDS:u4|reg32:u2|data_out[30]                                                                                                                                                     ; 2       ;
; key_coding:u10|p_control[7]                                                                                                                                                      ; 2       ;
; DDS:u4|reg32:u2|data_out[29]                                                                                                                                                     ; 2       ;
; key_coding:u10|p_control[6]                                                                                                                                                      ; 2       ;
; DDS:u4|reg32:u2|data_out[28]                                                                                                                                                     ; 2       ;
; key_coding:u10|p_control[5]                                                                                                                                                      ; 2       ;
; DDS:u4|reg32:u2|data_out[27]                                                                                                                                                     ; 2       ;
; key_coding:u10|p_control[4]                                                                                                                                                      ; 2       ;
; DDS:u4|reg32:u2|data_out[26]                                                                                                                                                     ; 2       ;
; key_coding:u10|p_control[3]                                                                                                                                                      ; 2       ;
; DDS:u4|reg32:u2|data_out[25]                                                                                                                                                     ; 2       ;
; DDS:u4|reg32:u2|data_out[24]                                                                                                                                                     ; 2       ;
; DDS:u4|reg32:u2|data_out[23]                                                                                                                                                     ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_11_result_int[5]~8                                                ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[2]~2                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[1]~0                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[2]~2                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[1]~0                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[2]~2                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[1]~0                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[2]~2                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[1]~0                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[2]~2                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[1]~0                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[2]~2                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[1]~0                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[2]~2                                                 ; 2       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[1]~0                                                 ; 2       ;
; DDS:u4|Add0~20                                                                                                                                                                   ; 2       ;
; DDS:u4|Add0~0                                                                                                                                                                    ; 2       ;
; ~QIC_CREATED_GND~I                                                                                                                                                               ; 1       ;
; altera_reserved_tdi~input                                                                                                                                                        ; 1       ;
; altera_reserved_tck~input                                                                                                                                                        ; 1       ;
; altera_reserved_tms~input                                                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~_wirecell                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]~1                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~0                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~12                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~11                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~6                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~5                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~4                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~17                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~15                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~14                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~3                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~10                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~13                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~12                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~2                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~9                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~17                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]~3                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~7                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~6                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~2                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~2                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~9                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~8                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~7                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg~0                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~6                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~5                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~0                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~2                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~4                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~12                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~11                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~10                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~9                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~7                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~6                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~5                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~4                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~2                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal1~0                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg_proc~0                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~5                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~4                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~3                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]~2                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~20                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~18                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~15                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~14                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~1                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~16                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~15                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~14                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~13                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~12                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~11                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~0                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                 ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                         ; 1       ;
; key:u7|state.s0~0                                                                                                                                                                ; 1       ;
; key:u9|state.s0~0                                                                                                                                                                ; 1       ;
; key_coding:u10|f_control[1]~59                                                                                                                                                   ; 1       ;
; key:u6|state.s0~0                                                                                                                                                                ; 1       ;
; key_coding:u10|p_control[2]~18                                                                                                                                                   ; 1       ;
; TLC5615:U5|count1[0]~4                                                                                                                                                           ; 1       ;
; TLC5615:U5|din_reg[3]~8                                                                                                                                                          ; 1       ;
; TLC5615:U5|din_reg[6]~7                                                                                                                                                          ; 1       ;
; TLC5615:U5|din_reg[5]~6                                                                                                                                                          ; 1       ;
; TLC5615:U5|din_reg[4]~5                                                                                                                                                          ; 1       ;
; TLC5615:U5|din_reg[8]~4                                                                                                                                                          ; 1       ;
; TLC5615:U5|din_reg[7]~3                                                                                                                                                          ; 1       ;
; TLC5615:U5|din_reg[0]~2                                                                                                                                                          ; 1       ;
; TLC5615:U5|din_reg[2]~1                                                                                                                                                          ; 1       ;
; TLC5615:U5|count2[0]~3                                                                                                                                                           ; 1       ;
; TLC5615:U5|din_reg[1]~0                                                                                                                                                          ; 1       ;
; TLC5615:U5|count3[0]~3                                                                                                                                                           ; 1       ;
; key_coding:u10|set_waveform[0]~0                                                                                                                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[52]~139                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[23]~132                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[53]~131                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[48]~130                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[43]~129                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[38]~128                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[33]~127                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[28]~126                                                          ; 1       ;
; key:u7|state~14                                                                                                                                                                  ; 1       ;
; key:u9|state~14                                                                                                                                                                  ; 1       ;
; key:u7|state~13                                                                                                                                                                  ; 1       ;
; key:u7|state.s1                                                                                                                                                                  ; 1       ;
; key:u9|state~13                                                                                                                                                                  ; 1       ;
; key:u9|state.s1                                                                                                                                                                  ; 1       ;
; key:u7|Selector1~0                                                                                                                                                               ; 1       ;
; key:u7|state.s2                                                                                                                                                                  ; 1       ;
; key:u6|state~14                                                                                                                                                                  ; 1       ;
; key:u9|Selector1~0                                                                                                                                                               ; 1       ;
; key:u9|state.s2                                                                                                                                                                  ; 1       ;
; key:u7|state~12                                                                                                                                                                  ; 1       ;
; key:u7|state.s3                                                                                                                                                                  ; 1       ;
; key:u6|state~13                                                                                                                                                                  ; 1       ;
; key:u6|state.s1                                                                                                                                                                  ; 1       ;
; key:u9|state~12                                                                                                                                                                  ; 1       ;
; key:u9|state.s3                                                                                                                                                                  ; 1       ;
; key:u7|state~11                                                                                                                                                                  ; 1       ;
; key:u7|state.s4                                                                                                                                                                  ; 1       ;
; key:u6|Selector1~0                                                                                                                                                               ; 1       ;
; key:u6|state.s2                                                                                                                                                                  ; 1       ;
; key:u9|state~11                                                                                                                                                                  ; 1       ;
; key:u9|state.s4                                                                                                                                                                  ; 1       ;
; key:u7|Selector0~0                                                                                                                                                               ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~16         ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~15         ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~14         ; 1       ;
; key:u6|state~12                                                                                                                                                                  ; 1       ;
; key:u6|state.s3                                                                                                                                                                  ; 1       ;
; key:u9|Selector0~0                                                                                                                                                               ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~13         ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~12         ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~11         ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]         ; 1       ;
; key:u6|state~11                                                                                                                                                                  ; 1       ;
; key:u6|state.s4                                                                                                                                                                  ; 1       ;
; DDS:u4|f32_bus[1]~19                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[2]~18                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[3]~17                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[4]~16                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[5]~15                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[6]~14                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[7]~13                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[8]~12                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[9]~11                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[10]~10                                                                                                                                                            ; 1       ;
; DDS:u4|f32_bus[11]~9                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[12]~8                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[13]~7                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[14]~6                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[15]~5                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[16]~4                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[17]~3                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[18]~2                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[19]~1                                                                                                                                                             ; 1       ;
; DDS:u4|f32_bus[20]~0                                                                                                                                                             ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~3                                      ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~2                                      ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|Add1~1                                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~1                                      ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]~0                                      ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|Add1~0                                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~10         ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~9          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~8          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~7          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]         ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~6          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~11                                                   ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~10                                                   ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~9                                                    ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~8                                                    ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~7                                                    ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~6                                                    ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~5                                                    ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~4                                                    ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~2                                                   ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~1                                                   ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~3                                                    ; 1       ;
; key:u6|Selector0~0                                                                                                                                                               ; 1       ;
; TLC5615:U5|count1~2                                                                                                                                                              ; 1       ;
; TLC5615:U5|count1~1                                                                                                                                                              ; 1       ;
; TLC5615:U5|count1~0                                                                                                                                                              ; 1       ;
; TLC5615:U5|count2[2]~2                                                                                                                                                           ; 1       ;
; TLC5615:U5|count2[1]~1                                                                                                                                                           ; 1       ;
; TLC5615:U5|count2[3]~0                                                                                                                                                           ; 1       ;
; TLC5615:U5|count3[2]~2                                                                                                                                                           ; 1       ;
; TLC5615:U5|count3~1                                                                                                                                                              ; 1       ;
; TLC5615:U5|count3~0                                                                                                                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out~0                                                      ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~2                                                    ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~4          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]         ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~3          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~0          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0                                                       ; 1       ;
; TLC5615:U5|cs~1                                                                                                                                                                  ; 1       ;
; TLC5615:U5|cs~0                                                                                                                                                                  ; 1       ;
; TLC5615:U5|din~5                                                                                                                                                                 ; 1       ;
; TLC5615:U5|din~4                                                                                                                                                                 ; 1       ;
; TLC5615:U5|Mux0~1                                                                                                                                                                ; 1       ;
; TLC5615:U5|din_reg[3]                                                                                                                                                            ; 1       ;
; TLC5615:U5|Mux0~0                                                                                                                                                                ; 1       ;
; TLC5615:U5|din_reg[6]                                                                                                                                                            ; 1       ;
; TLC5615:U5|din_reg[5]                                                                                                                                                            ; 1       ;
; TLC5615:U5|din_reg[4]                                                                                                                                                            ; 1       ;
; TLC5615:U5|din~3                                                                                                                                                                 ; 1       ;
; TLC5615:U5|din~2                                                                                                                                                                 ; 1       ;
; TLC5615:U5|din_reg[8]                                                                                                                                                            ; 1       ;
; TLC5615:U5|din_reg[7]                                                                                                                                                            ; 1       ;
; TLC5615:U5|din~1                                                                                                                                                                 ; 1       ;
; TLC5615:U5|din~0                                                                                                                                                                 ; 1       ;
; TLC5615:U5|din_reg[0]                                                                                                                                                            ; 1       ;
; TLC5615:U5|din_reg[2]                                                                                                                                                            ; 1       ;
; TLC5615:U5|din_reg[1]                                                                                                                                                            ; 1       ;
; TLC5615:U5|sclk~0                                                                                                                                                                ; 1       ;
; TLC5615:U5|Equal0~0                                                                                                                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~0                                                                 ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]         ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[3]                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[2]                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[1]                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[0]                                              ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[50]~125                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[50]~124                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[51]~123                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[51]~122                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[52]~121                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[53]~120                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[45]~119                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[45]~118                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[46]~117                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[46]~116                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[47]~115                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[48]~114                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[40]~113                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[40]~112                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[41]~111                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[41]~110                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[42]~109                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[43]~108                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[35]~107                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[35]~106                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[36]~105                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[36]~104                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[37]~103                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[38]~102                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[30]~101                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[30]~100                                                          ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[31]~99                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[31]~98                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[32]~97                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[33]~96                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[25]~95                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[25]~94                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[26]~93                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[26]~92                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[27]~91                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[28]~90                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[20]~89                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[20]~88                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[21]~87                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[21]~86                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[22]~85                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[23]~84                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[15]~83                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[15]~82                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[16]~81                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[16]~80                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[17]~79                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[17]~78                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[18]~77                                                           ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|StageOut[18]~76                                                           ; 1       ;
; DDS:u4|Mux9~1                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux9~0                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux8~0                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux7~2                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux6~2                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux5~2                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux4~2                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux3~2                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux2~2                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux1~3                                                                                                                                                                    ; 1       ;
; DDS:u4|Mux0~2                                                                                                                                                                    ; 1       ;
; key_coding:u10|f_control[20]~57                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[19]~56                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[19]~55                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[18]~54                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[18]~53                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[17]~52                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[17]~51                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[16]~50                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[16]~49                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[15]~48                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[15]~47                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[14]~46                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[14]~45                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[13]~44                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[13]~43                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[12]~42                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[12]~41                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[11]~40                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[11]~39                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[10]~38                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[10]~37                                                                                                                                                  ; 1       ;
; key_coding:u10|f_control[9]~36                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[9]~35                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[8]~34                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[8]~33                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[7]~32                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[7]~31                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[6]~30                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[6]~29                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[5]~28                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[5]~27                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[4]~26                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[4]~25                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[3]~24                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[3]~23                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[2]~22                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[2]~21                                                                                                                                                   ; 1       ;
; key_coding:u10|f_control[2]~20                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[31]~94                                                                                                                                                  ; 1       ;
; key_coding:u10|p_control[8]~16                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[30]~93                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[30]~92                                                                                                                                                  ; 1       ;
; key_coding:u10|p_control[7]~15                                                                                                                                                   ; 1       ;
; key_coding:u10|p_control[7]~14                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[29]~91                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[29]~90                                                                                                                                                  ; 1       ;
; key_coding:u10|p_control[6]~13                                                                                                                                                   ; 1       ;
; key_coding:u10|p_control[6]~12                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[28]~89                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[28]~88                                                                                                                                                  ; 1       ;
; key_coding:u10|p_control[5]~11                                                                                                                                                   ; 1       ;
; key_coding:u10|p_control[5]~10                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[27]~87                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[27]~86                                                                                                                                                  ; 1       ;
; key_coding:u10|p_control[4]~9                                                                                                                                                    ; 1       ;
; key_coding:u10|p_control[4]~8                                                                                                                                                    ; 1       ;
; DDS:u4|reg32:u2|data_out[26]~85                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[26]~84                                                                                                                                                  ; 1       ;
; key_coding:u10|p_control[3]~7                                                                                                                                                    ; 1       ;
; key_coding:u10|p_control[3]~6                                                                                                                                                    ; 1       ;
; DDS:u4|reg32:u2|data_out[25]~83                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[25]~82                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[24]~81                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[24]~80                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[23]~79                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[23]~78                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[22]~77                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[22]~76                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[21]~75                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[21]~74                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[20]~73                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[20]~72                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[19]~71                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[19]~70                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[18]~69                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[18]~68                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[17]~67                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[17]~66                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[16]~65                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[16]~64                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[15]~63                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[15]~62                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[14]~61                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[14]~60                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[13]~59                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[13]~58                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[12]~57                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[12]~56                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[11]~55                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[11]~54                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[10]~53                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[10]~52                                                                                                                                                  ; 1       ;
; DDS:u4|reg32:u2|data_out[9]~51                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[9]~50                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[8]~49                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[8]~48                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[7]~47                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[7]~46                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[6]~45                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[6]~44                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[5]~43                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[5]~42                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[4]~41                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[4]~40                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[3]~39                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[3]~38                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[2]~37                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[2]~36                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[1]~35                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[1]~34                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[0]~33                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[0]~32                                                                                                                                                   ; 1       ;
; DDS:u4|reg32:u2|data_out[0]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[1]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[2]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[3]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[4]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[5]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[6]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[7]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[8]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[9]                                                                                                                                                      ; 1       ;
; DDS:u4|reg32:u2|data_out[10]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[11]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[12]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[13]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[14]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[15]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[16]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[17]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[18]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[19]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[20]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[21]                                                                                                                                                     ; 1       ;
; DDS:u4|reg32:u2|data_out[22]                                                                                                                                                     ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~13 ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~12 ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~11 ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~10 ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~9  ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~8  ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~7  ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~6  ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~5  ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~26                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~25                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~24                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~23                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~22                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~21                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~20                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~19                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~18                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~17                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~16                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~15                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~14                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~13                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~12                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~10                                                ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~9                                                 ; 1       ;
; DDS:u4|reg_10:u8|data_out[8]~19                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[7]~18                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[7]~17                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[6]~16                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[6]~15                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[5]~14                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[5]~13                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[4]~12                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[4]~11                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[3]~10                                                                                                                                                  ; 1       ;
; DDS:u4|reg_10:u8|data_out[3]~9                                                                                                                                                   ; 1       ;
; DDS:u4|reg_10:u8|data_out[2]~8                                                                                                                                                   ; 1       ;
; DDS:u4|reg_10:u8|data_out[2]~7                                                                                                                                                   ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_11_result_int[4]~7                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_11_result_int[3]~5                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_11_result_int[2]~3                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_11_result_int[1]~1                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[4]~7                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[3]~5                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[3]~4                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[2]~3                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[2]~2                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[1]~1                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[1]~0                                                ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[4]~7                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[3]~5                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[3]~4                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[2]~3                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[1]~1                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[4]~7                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[3]~5                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[3]~4                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[2]~3                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[1]~1                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[4]~7                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[3]~5                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[3]~4                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[2]~3                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[1]~1                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[4]~7                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[3]~5                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[3]~4                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[2]~3                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[1]~1                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[4]~7                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[3]~5                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[3]~4                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[2]~3                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[1]~1                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[4]~7                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[3]~5                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[3]~4                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[2]~3                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[1]~1                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[3]~5                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[3]~4                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[2]~3                                                 ; 1       ;
; DDS:u4|lpm_divide:Div0|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[1]~1                                                 ; 1       ;
; DDS:u4|Add0~19                                                                                                                                                                   ; 1       ;
; DDS:u4|Add0~17                                                                                                                                                                   ; 1       ;
; DDS:u4|Add0~15                                                                                                                                                                   ; 1       ;
; DDS:u4|Add0~13                                                                                                                                                                   ; 1       ;
; DDS:u4|Add0~11                                                                                                                                                                   ; 1       ;
; DDS:u4|Add0~9                                                                                                                                                                    ; 1       ;
; DDS:u4|Add0~7                                                                                                                                                                    ; 1       ;
; DDS:u4|Add0~5                                                                                                                                                                    ; 1       ;
; DDS:u4|Add0~3                                                                                                                                                                    ; 1       ;
; DDS:u4|Add0~1                                                                                                                                                                    ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[0]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[0]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[0]                                                              ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[0]                                                                                          ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[1]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[1]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[1]                                                              ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[1]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[2]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[2]                                                              ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[2]                                                                                          ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[2]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[3]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[3]                                                              ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[3]                                                                                          ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[3]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[4]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[4]                                                              ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[4]                                                                                          ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[4]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[5]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[5]                                                              ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[5]                                                                                          ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[5]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[6]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[6]                                                              ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[6]                                                                                          ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[6]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[7]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[7]                                                              ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[7]                                                                                          ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[7]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[8]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[8]                                                              ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[8]                                                                                          ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[8]                                                                                          ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_b[9]                                                              ; 1       ;
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|q_a[9]                                                              ; 1       ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|q_a[9]                                                                                          ; 1       ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|q_a[9]                                                                                          ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                    ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF               ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+------------+----------------------+-----------------+-----------------+---------------+
; DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 512          ; 10           ; 512          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 5120 ; 512                         ; 10                          ; 512                         ; 10                          ; 5120                ; 1    ; ./512/sin.mif     ; Unassigned ; Don't care           ; Old data        ; Old data        ; Yes           ;
; DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|ALTSYNCRAM                             ; AUTO ; ROM            ; Single Clock ; 512          ; 10           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 5120 ; 512                         ; 10                          ; --                          ; --                          ; 5120                ; 1    ; ./512/squ_rom.mif ; Unassigned ; Don't care           ; Old data        ; Old data        ; Yes           ;
; DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|ALTSYNCRAM                             ; AUTO ; ROM            ; Single Clock ; 512          ; 10           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 5120 ; 512                         ; 10                          ; --                          ; --                          ; 5120                ; 1    ; ./512/tri_rom.mif ; Unassigned ; Don't care           ; Old data        ; Old data        ; Yes           ;
+-------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DDS_top|DDS:u4|tri_rom:u4|altsyncram:altsyncram_component|altsyncram_pb81:auto_generated|ALTSYNCRAM                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000) (0) (0) (00)    ;(0000000100) (4) (4) (04)   ;(0000001000) (10) (8) (08)   ;(0000001100) (14) (12) (0C)   ;(0000010000) (20) (16) (10)   ;(0000010100) (24) (20) (14)   ;(0000011000) (30) (24) (18)   ;(0000011100) (34) (28) (1C)   ;
;8;(0000100000) (40) (32) (20)    ;(0000100100) (44) (36) (24)   ;(0000101000) (50) (40) (28)   ;(0000101100) (54) (44) (2C)   ;(0000110000) (60) (48) (30)   ;(0000110100) (64) (52) (34)   ;(0000111000) (70) (56) (38)   ;(0000111100) (74) (60) (3C)   ;
;16;(0001000000) (100) (64) (40)    ;(0001000100) (104) (68) (44)   ;(0001001000) (110) (72) (48)   ;(0001001100) (114) (76) (4C)   ;(0001010000) (120) (80) (50)   ;(0001010100) (124) (84) (54)   ;(0001011000) (130) (88) (58)   ;(0001011100) (134) (92) (5C)   ;
;24;(0001100000) (140) (96) (60)    ;(0001100100) (144) (100) (64)   ;(0001101000) (150) (104) (68)   ;(0001101100) (154) (108) (6C)   ;(0001110000) (160) (112) (70)   ;(0001110100) (164) (116) (74)   ;(0001111000) (170) (120) (78)   ;(0001111100) (174) (124) (7C)   ;
;32;(0010000000) (200) (128) (80)    ;(0010000100) (204) (132) (84)   ;(0010001000) (210) (136) (88)   ;(0010001100) (214) (140) (8C)   ;(0010010000) (220) (144) (90)   ;(0010010100) (224) (148) (94)   ;(0010011000) (230) (152) (98)   ;(0010011100) (234) (156) (9C)   ;
;40;(0010100000) (240) (160) (A0)    ;(0010100100) (244) (164) (A4)   ;(0010101000) (250) (168) (A8)   ;(0010101100) (254) (172) (AC)   ;(0010110000) (260) (176) (B0)   ;(0010110100) (264) (180) (B4)   ;(0010111000) (270) (184) (B8)   ;(0010111100) (274) (188) (BC)   ;
;48;(0011000000) (300) (192) (C0)    ;(0011000100) (304) (196) (C4)   ;(0011001000) (310) (200) (C8)   ;(0011001100) (314) (204) (CC)   ;(0011010000) (320) (208) (D0)   ;(0011010100) (324) (212) (D4)   ;(0011011000) (330) (216) (D8)   ;(0011011100) (334) (220) (DC)   ;
;56;(0011100000) (340) (224) (E0)    ;(0011100100) (344) (228) (E4)   ;(0011101000) (350) (232) (E8)   ;(0011101100) (354) (236) (EC)   ;(0011110000) (360) (240) (F0)   ;(0011110100) (364) (244) (F4)   ;(0011111000) (370) (248) (F8)   ;(0011111100) (374) (252) (FC)   ;
;64;(0100000000) (400) (256) (100)    ;(0100000100) (404) (260) (104)   ;(0100001000) (410) (264) (108)   ;(0100001100) (414) (268) (10C)   ;(0100010000) (420) (272) (110)   ;(0100010100) (424) (276) (114)   ;(0100011000) (430) (280) (118)   ;(0100011100) (434) (284) (11C)   ;
;72;(0100100000) (440) (288) (120)    ;(0100100100) (444) (292) (124)   ;(0100101000) (450) (296) (128)   ;(0100101100) (454) (300) (12C)   ;(0100110000) (460) (304) (130)   ;(0100110100) (464) (308) (134)   ;(0100111000) (470) (312) (138)   ;(0100111100) (474) (316) (13C)   ;
;80;(0101000000) (500) (320) (140)    ;(0101000100) (504) (324) (144)   ;(0101001000) (510) (328) (148)   ;(0101001100) (514) (332) (14C)   ;(0101010000) (520) (336) (150)   ;(0101010100) (524) (340) (154)   ;(0101011000) (530) (344) (158)   ;(0101011100) (534) (348) (15C)   ;
;88;(0101100000) (540) (352) (160)    ;(0101100100) (544) (356) (164)   ;(0101101000) (550) (360) (168)   ;(0101101100) (554) (364) (16C)   ;(0101110000) (560) (368) (170)   ;(0101110100) (564) (372) (174)   ;(0101111000) (570) (376) (178)   ;(0101111100) (574) (380) (17C)   ;
;96;(0110000000) (600) (384) (180)    ;(0110000100) (604) (388) (184)   ;(0110001000) (610) (392) (188)   ;(0110001100) (614) (396) (18C)   ;(0110010000) (620) (400) (190)   ;(0110010100) (624) (404) (194)   ;(0110011000) (630) (408) (198)   ;(0110011100) (634) (412) (19C)   ;
;104;(0110100000) (640) (416) (1A0)    ;(0110100100) (644) (420) (1A4)   ;(0110101000) (650) (424) (1A8)   ;(0110101100) (654) (428) (1AC)   ;(0110110000) (660) (432) (1B0)   ;(0110110100) (664) (436) (1B4)   ;(0110111000) (670) (440) (1B8)   ;(0110111100) (674) (444) (1BC)   ;
;112;(0111000000) (700) (448) (1C0)    ;(0111000100) (704) (452) (1C4)   ;(0111001000) (710) (456) (1C8)   ;(0111001100) (714) (460) (1CC)   ;(0111010000) (720) (464) (1D0)   ;(0111010100) (724) (468) (1D4)   ;(0111011000) (730) (472) (1D8)   ;(0111011100) (734) (476) (1DC)   ;
;120;(0111100000) (740) (480) (1E0)    ;(0111100100) (744) (484) (1E4)   ;(0111101000) (750) (488) (1E8)   ;(0111101100) (754) (492) (1EC)   ;(0111110000) (760) (496) (1F0)   ;(0111110100) (764) (500) (1F4)   ;(0111111000) (770) (504) (1F8)   ;(0111111100) (774) (508) (1FC)   ;
;128;(1000000000) (1000) (512) (200)    ;(1000000011) (1003) (515) (203)   ;(1000000111) (1007) (519) (207)   ;(1000001011) (1013) (523) (20B)   ;(1000001111) (1017) (527) (20F)   ;(1000010011) (1023) (531) (213)   ;(1000010111) (1027) (535) (217)   ;(1000011011) (1033) (539) (21B)   ;
;136;(1000011111) (1037) (543) (21F)    ;(1000100011) (1043) (547) (223)   ;(1000100111) (1047) (551) (227)   ;(1000101011) (1053) (555) (22B)   ;(1000101111) (1057) (559) (22F)   ;(1000110011) (1063) (563) (233)   ;(1000110111) (1067) (567) (237)   ;(1000111011) (1073) (571) (23B)   ;
;144;(1000111111) (1077) (575) (23F)    ;(1001000011) (1103) (579) (243)   ;(1001000111) (1107) (583) (247)   ;(1001001011) (1113) (587) (24B)   ;(1001001111) (1117) (591) (24F)   ;(1001010011) (1123) (595) (253)   ;(1001010111) (1127) (599) (257)   ;(1001011011) (1133) (603) (25B)   ;
;152;(1001011111) (1137) (607) (25F)    ;(1001100011) (1143) (611) (263)   ;(1001100111) (1147) (615) (267)   ;(1001101011) (1153) (619) (26B)   ;(1001101111) (1157) (623) (26F)   ;(1001110011) (1163) (627) (273)   ;(1001110111) (1167) (631) (277)   ;(1001111011) (1173) (635) (27B)   ;
;160;(1001111111) (1177) (639) (27F)    ;(1010000011) (1203) (643) (283)   ;(1010000111) (1207) (647) (287)   ;(1010001011) (1213) (651) (28B)   ;(1010001111) (1217) (655) (28F)   ;(1010010011) (1223) (659) (293)   ;(1010010111) (1227) (663) (297)   ;(1010011011) (1233) (667) (29B)   ;
;168;(1010011111) (1237) (671) (29F)    ;(1010100011) (1243) (675) (2A3)   ;(1010100111) (1247) (679) (2A7)   ;(1010101011) (1253) (683) (2AB)   ;(1010101111) (1257) (687) (2AF)   ;(1010110011) (1263) (691) (2B3)   ;(1010110111) (1267) (695) (2B7)   ;(1010111011) (1273) (699) (2BB)   ;
;176;(1010111111) (1277) (703) (2BF)    ;(1011000011) (1303) (707) (2C3)   ;(1011000111) (1307) (711) (2C7)   ;(1011001011) (1313) (715) (2CB)   ;(1011001111) (1317) (719) (2CF)   ;(1011010011) (1323) (723) (2D3)   ;(1011010111) (1327) (727) (2D7)   ;(1011011011) (1333) (731) (2DB)   ;
;184;(1011011111) (1337) (735) (2DF)    ;(1011100011) (1343) (739) (2E3)   ;(1011100111) (1347) (743) (2E7)   ;(1011101011) (1353) (747) (2EB)   ;(1011101111) (1357) (751) (2EF)   ;(1011110011) (1363) (755) (2F3)   ;(1011110111) (1367) (759) (2F7)   ;(1011111011) (1373) (763) (2FB)   ;
;192;(1011111111) (1377) (767) (2FF)    ;(1100000011) (1403) (771) (303)   ;(1100000111) (1407) (775) (307)   ;(1100001011) (1413) (779) (30B)   ;(1100001111) (1417) (783) (30F)   ;(1100010011) (1423) (787) (313)   ;(1100010111) (1427) (791) (317)   ;(1100011011) (1433) (795) (31B)   ;
;200;(1100011111) (1437) (799) (31F)    ;(1100100011) (1443) (803) (323)   ;(1100100111) (1447) (807) (327)   ;(1100101011) (1453) (811) (32B)   ;(1100101111) (1457) (815) (32F)   ;(1100110011) (1463) (819) (333)   ;(1100110111) (1467) (823) (337)   ;(1100111011) (1473) (827) (33B)   ;
;208;(1100111111) (1477) (831) (33F)    ;(1101000011) (1503) (835) (343)   ;(1101000111) (1507) (839) (347)   ;(1101001011) (1513) (843) (34B)   ;(1101001111) (1517) (847) (34F)   ;(1101010011) (1523) (851) (353)   ;(1101010111) (1527) (855) (357)   ;(1101011011) (1533) (859) (35B)   ;
;216;(1101011111) (1537) (863) (35F)    ;(1101100011) (1543) (867) (363)   ;(1101100111) (1547) (871) (367)   ;(1101101011) (1553) (875) (36B)   ;(1101101111) (1557) (879) (36F)   ;(1101110011) (1563) (883) (373)   ;(1101110111) (1567) (887) (377)   ;(1101111011) (1573) (891) (37B)   ;
;224;(1101111111) (1577) (895) (37F)    ;(1110000011) (1603) (899) (383)   ;(1110000111) (1607) (903) (387)   ;(1110001011) (1613) (907) (38B)   ;(1110001111) (1617) (911) (38F)   ;(1110010011) (1623) (915) (393)   ;(1110010111) (1627) (919) (397)   ;(1110011011) (1633) (923) (39B)   ;
;232;(1110011111) (1637) (927) (39F)    ;(1110100011) (1643) (931) (3A3)   ;(1110100111) (1647) (935) (3A7)   ;(1110101011) (1653) (939) (3AB)   ;(1110101111) (1657) (943) (3AF)   ;(1110110011) (1663) (947) (3B3)   ;(1110110111) (1667) (951) (3B7)   ;(1110111011) (1673) (955) (3BB)   ;
;240;(1110111111) (1677) (959) (3BF)    ;(1111000011) (1703) (963) (3C3)   ;(1111000111) (1707) (967) (3C7)   ;(1111001011) (1713) (971) (3CB)   ;(1111001111) (1717) (975) (3CF)   ;(1111010011) (1723) (979) (3D3)   ;(1111010111) (1727) (983) (3D7)   ;(1111011011) (1733) (987) (3DB)   ;
;248;(1111011111) (1737) (991) (3DF)    ;(1111100011) (1743) (995) (3E3)   ;(1111100111) (1747) (999) (3E7)   ;(1111101011) (1753) (1003) (3EB)   ;(1111101111) (1757) (1007) (3EF)   ;(1111110011) (1763) (1011) (3F3)   ;(1111110111) (1767) (1015) (3F7)   ;(1111111011) (1773) (1019) (3FB)   ;
;256;(1111111111) (1777) (1023) (3FF)    ;(1111111011) (1773) (1019) (3FB)   ;(1111110111) (1767) (1015) (3F7)   ;(1111110011) (1763) (1011) (3F3)   ;(1111101111) (1757) (1007) (3EF)   ;(1111101011) (1753) (1003) (3EB)   ;(1111100111) (1747) (999) (3E7)   ;(1111100011) (1743) (995) (3E3)   ;
;264;(1111011111) (1737) (991) (3DF)    ;(1111011011) (1733) (987) (3DB)   ;(1111010111) (1727) (983) (3D7)   ;(1111010011) (1723) (979) (3D3)   ;(1111001111) (1717) (975) (3CF)   ;(1111001011) (1713) (971) (3CB)   ;(1111000111) (1707) (967) (3C7)   ;(1111000011) (1703) (963) (3C3)   ;
;272;(1110111111) (1677) (959) (3BF)    ;(1110111011) (1673) (955) (3BB)   ;(1110110111) (1667) (951) (3B7)   ;(1110110011) (1663) (947) (3B3)   ;(1110101111) (1657) (943) (3AF)   ;(1110101011) (1653) (939) (3AB)   ;(1110100111) (1647) (935) (3A7)   ;(1110100011) (1643) (931) (3A3)   ;
;280;(1110011111) (1637) (927) (39F)    ;(1110011011) (1633) (923) (39B)   ;(1110010111) (1627) (919) (397)   ;(1110010011) (1623) (915) (393)   ;(1110001111) (1617) (911) (38F)   ;(1110001011) (1613) (907) (38B)   ;(1110000111) (1607) (903) (387)   ;(1110000011) (1603) (899) (383)   ;
;288;(1101111111) (1577) (895) (37F)    ;(1101111011) (1573) (891) (37B)   ;(1101110111) (1567) (887) (377)   ;(1101110011) (1563) (883) (373)   ;(1101101111) (1557) (879) (36F)   ;(1101101011) (1553) (875) (36B)   ;(1101100111) (1547) (871) (367)   ;(1101100011) (1543) (867) (363)   ;
;296;(1101011111) (1537) (863) (35F)    ;(1101011011) (1533) (859) (35B)   ;(1101010111) (1527) (855) (357)   ;(1101010011) (1523) (851) (353)   ;(1101001111) (1517) (847) (34F)   ;(1101001011) (1513) (843) (34B)   ;(1101000111) (1507) (839) (347)   ;(1101000011) (1503) (835) (343)   ;
;304;(1100111111) (1477) (831) (33F)    ;(1100111011) (1473) (827) (33B)   ;(1100110111) (1467) (823) (337)   ;(1100110011) (1463) (819) (333)   ;(1100101111) (1457) (815) (32F)   ;(1100101011) (1453) (811) (32B)   ;(1100100111) (1447) (807) (327)   ;(1100100011) (1443) (803) (323)   ;
;312;(1100011111) (1437) (799) (31F)    ;(1100011011) (1433) (795) (31B)   ;(1100010111) (1427) (791) (317)   ;(1100010011) (1423) (787) (313)   ;(1100001111) (1417) (783) (30F)   ;(1100001011) (1413) (779) (30B)   ;(1100000111) (1407) (775) (307)   ;(1100000011) (1403) (771) (303)   ;
;320;(1011111111) (1377) (767) (2FF)    ;(1011111011) (1373) (763) (2FB)   ;(1011110111) (1367) (759) (2F7)   ;(1011110011) (1363) (755) (2F3)   ;(1011101111) (1357) (751) (2EF)   ;(1011101011) (1353) (747) (2EB)   ;(1011100111) (1347) (743) (2E7)   ;(1011100011) (1343) (739) (2E3)   ;
;328;(1011011111) (1337) (735) (2DF)    ;(1011011011) (1333) (731) (2DB)   ;(1011010111) (1327) (727) (2D7)   ;(1011010011) (1323) (723) (2D3)   ;(1011001111) (1317) (719) (2CF)   ;(1011001011) (1313) (715) (2CB)   ;(1011000111) (1307) (711) (2C7)   ;(1011000011) (1303) (707) (2C3)   ;
;336;(1010111111) (1277) (703) (2BF)    ;(1010111011) (1273) (699) (2BB)   ;(1010110111) (1267) (695) (2B7)   ;(1010110011) (1263) (691) (2B3)   ;(1010101111) (1257) (687) (2AF)   ;(1010101011) (1253) (683) (2AB)   ;(1010100111) (1247) (679) (2A7)   ;(1010100011) (1243) (675) (2A3)   ;
;344;(1010011111) (1237) (671) (29F)    ;(1010011011) (1233) (667) (29B)   ;(1010010111) (1227) (663) (297)   ;(1010010011) (1223) (659) (293)   ;(1010001111) (1217) (655) (28F)   ;(1010001011) (1213) (651) (28B)   ;(1010000111) (1207) (647) (287)   ;(1010000011) (1203) (643) (283)   ;
;352;(1001111111) (1177) (639) (27F)    ;(1001111011) (1173) (635) (27B)   ;(1001110111) (1167) (631) (277)   ;(1001110011) (1163) (627) (273)   ;(1001101111) (1157) (623) (26F)   ;(1001101011) (1153) (619) (26B)   ;(1001100111) (1147) (615) (267)   ;(1001100011) (1143) (611) (263)   ;
;360;(1001011111) (1137) (607) (25F)    ;(1001011011) (1133) (603) (25B)   ;(1001010111) (1127) (599) (257)   ;(1001010011) (1123) (595) (253)   ;(1001001111) (1117) (591) (24F)   ;(1001001011) (1113) (587) (24B)   ;(1001000111) (1107) (583) (247)   ;(1001000011) (1103) (579) (243)   ;
;368;(1000111111) (1077) (575) (23F)    ;(1000111011) (1073) (571) (23B)   ;(1000110111) (1067) (567) (237)   ;(1000110011) (1063) (563) (233)   ;(1000101111) (1057) (559) (22F)   ;(1000101011) (1053) (555) (22B)   ;(1000100111) (1047) (551) (227)   ;(1000100011) (1043) (547) (223)   ;
;376;(1000011111) (1037) (543) (21F)    ;(1000011011) (1033) (539) (21B)   ;(1000010111) (1027) (535) (217)   ;(1000010011) (1023) (531) (213)   ;(1000001111) (1017) (527) (20F)   ;(1000001011) (1013) (523) (20B)   ;(1000000111) (1007) (519) (207)   ;(1000000011) (1003) (515) (203)   ;
;384;(1000000000) (1000) (512) (200)    ;(0111111100) (774) (508) (1FC)   ;(0111111000) (770) (504) (1F8)   ;(0111110100) (764) (500) (1F4)   ;(0111110000) (760) (496) (1F0)   ;(0111101100) (754) (492) (1EC)   ;(0111101000) (750) (488) (1E8)   ;(0111100100) (744) (484) (1E4)   ;
;392;(0111100000) (740) (480) (1E0)    ;(0111011100) (734) (476) (1DC)   ;(0111011000) (730) (472) (1D8)   ;(0111010100) (724) (468) (1D4)   ;(0111010000) (720) (464) (1D0)   ;(0111001100) (714) (460) (1CC)   ;(0111001000) (710) (456) (1C8)   ;(0111000100) (704) (452) (1C4)   ;
;400;(0111000000) (700) (448) (1C0)    ;(0110111100) (674) (444) (1BC)   ;(0110111000) (670) (440) (1B8)   ;(0110110100) (664) (436) (1B4)   ;(0110110000) (660) (432) (1B0)   ;(0110101100) (654) (428) (1AC)   ;(0110101000) (650) (424) (1A8)   ;(0110100100) (644) (420) (1A4)   ;
;408;(0110100000) (640) (416) (1A0)    ;(0110011100) (634) (412) (19C)   ;(0110011000) (630) (408) (198)   ;(0110010100) (624) (404) (194)   ;(0110010000) (620) (400) (190)   ;(0110001100) (614) (396) (18C)   ;(0110001000) (610) (392) (188)   ;(0110000100) (604) (388) (184)   ;
;416;(0110000000) (600) (384) (180)    ;(0101111100) (574) (380) (17C)   ;(0101111000) (570) (376) (178)   ;(0101110100) (564) (372) (174)   ;(0101110000) (560) (368) (170)   ;(0101101100) (554) (364) (16C)   ;(0101101000) (550) (360) (168)   ;(0101100100) (544) (356) (164)   ;
;424;(0101100000) (540) (352) (160)    ;(0101011100) (534) (348) (15C)   ;(0101011000) (530) (344) (158)   ;(0101010100) (524) (340) (154)   ;(0101010000) (520) (336) (150)   ;(0101001100) (514) (332) (14C)   ;(0101001000) (510) (328) (148)   ;(0101000100) (504) (324) (144)   ;
;432;(0101000000) (500) (320) (140)    ;(0100111100) (474) (316) (13C)   ;(0100111000) (470) (312) (138)   ;(0100110100) (464) (308) (134)   ;(0100110000) (460) (304) (130)   ;(0100101100) (454) (300) (12C)   ;(0100101000) (450) (296) (128)   ;(0100100100) (444) (292) (124)   ;
;440;(0100100000) (440) (288) (120)    ;(0100011100) (434) (284) (11C)   ;(0100011000) (430) (280) (118)   ;(0100010100) (424) (276) (114)   ;(0100010000) (420) (272) (110)   ;(0100001100) (414) (268) (10C)   ;(0100001000) (410) (264) (108)   ;(0100000100) (404) (260) (104)   ;
;448;(0100000000) (400) (256) (100)    ;(0011111100) (374) (252) (FC)   ;(0011111000) (370) (248) (F8)   ;(0011110100) (364) (244) (F4)   ;(0011110000) (360) (240) (F0)   ;(0011101100) (354) (236) (EC)   ;(0011101000) (350) (232) (E8)   ;(0011100100) (344) (228) (E4)   ;
;456;(0011100000) (340) (224) (E0)    ;(0011011100) (334) (220) (DC)   ;(0011011000) (330) (216) (D8)   ;(0011010100) (324) (212) (D4)   ;(0011010000) (320) (208) (D0)   ;(0011001100) (314) (204) (CC)   ;(0011001000) (310) (200) (C8)   ;(0011000100) (304) (196) (C4)   ;
;464;(0011000000) (300) (192) (C0)    ;(0010111100) (274) (188) (BC)   ;(0010111000) (270) (184) (B8)   ;(0010110100) (264) (180) (B4)   ;(0010110000) (260) (176) (B0)   ;(0010101100) (254) (172) (AC)   ;(0010101000) (250) (168) (A8)   ;(0010100100) (244) (164) (A4)   ;
;472;(0010100000) (240) (160) (A0)    ;(0010011100) (234) (156) (9C)   ;(0010011000) (230) (152) (98)   ;(0010010100) (224) (148) (94)   ;(0010010000) (220) (144) (90)   ;(0010001100) (214) (140) (8C)   ;(0010001000) (210) (136) (88)   ;(0010000100) (204) (132) (84)   ;
;480;(0010000000) (200) (128) (80)    ;(0001111100) (174) (124) (7C)   ;(0001111000) (170) (120) (78)   ;(0001110100) (164) (116) (74)   ;(0001110000) (160) (112) (70)   ;(0001101100) (154) (108) (6C)   ;(0001101000) (150) (104) (68)   ;(0001100100) (144) (100) (64)   ;
;488;(0001100000) (140) (96) (60)    ;(0001011100) (134) (92) (5C)   ;(0001011000) (130) (88) (58)   ;(0001010100) (124) (84) (54)   ;(0001010000) (120) (80) (50)   ;(0001001100) (114) (76) (4C)   ;(0001001000) (110) (72) (48)   ;(0001000100) (104) (68) (44)   ;
;496;(0001000000) (100) (64) (40)    ;(0000111100) (74) (60) (3C)   ;(0000111000) (70) (56) (38)   ;(0000110100) (64) (52) (34)   ;(0000110000) (60) (48) (30)   ;(0000101100) (54) (44) (2C)   ;(0000101000) (50) (40) (28)   ;(0000100100) (44) (36) (24)   ;
;504;(0000100000) (40) (32) (20)    ;(0000011100) (34) (28) (1C)   ;(0000011000) (30) (24) (18)   ;(0000010100) (24) (20) (14)   ;(0000010000) (20) (16) (10)   ;(0000001100) (14) (12) (0C)   ;(0000001000) (10) (8) (08)   ;(0000000100) (4) (4) (04)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DDS_top|DDS:u4|squ_rom:u5|altsyncram:altsyncram_component|altsyncram_3c81:auto_generated|ALTSYNCRAM                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;8;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;16;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;24;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;32;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;40;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;48;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;56;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;64;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;72;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;80;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;88;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;96;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;104;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;112;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;120;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;128;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;136;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;144;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;152;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;160;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;168;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;176;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;184;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;192;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;200;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;208;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;216;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;224;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;232;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;240;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;248;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;256;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;264;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;272;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;280;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;288;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;296;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;304;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;312;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;320;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;328;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;336;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;344;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;352;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;360;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;368;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;376;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;384;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;392;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;400;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;408;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;416;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;424;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;432;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;440;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;448;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;456;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;464;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;472;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;480;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;488;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;496;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;504;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DDS_top|DDS:u4|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_vr91:auto_generated|altsyncram_6592:altsyncram1|ALTSYNCRAM                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1000000000) (1000) (512) (200)    ;(1000000110) (1006) (518) (206)   ;(1000001100) (1014) (524) (20C)   ;(1000010010) (1022) (530) (212)   ;(1000011001) (1031) (537) (219)   ;(1000011111) (1037) (543) (21F)   ;(1000100101) (1045) (549) (225)   ;(1000101011) (1053) (555) (22B)   ;
;8;(1000110010) (1062) (562) (232)    ;(1000111000) (1070) (568) (238)   ;(1000111110) (1076) (574) (23E)   ;(1001000100) (1104) (580) (244)   ;(1001001011) (1113) (587) (24B)   ;(1001010001) (1121) (593) (251)   ;(1001010111) (1127) (599) (257)   ;(1001011101) (1135) (605) (25D)   ;
;16;(1001100011) (1143) (611) (263)    ;(1001101001) (1151) (617) (269)   ;(1001110000) (1160) (624) (270)   ;(1001110110) (1166) (630) (276)   ;(1001111100) (1174) (636) (27C)   ;(1010000010) (1202) (642) (282)   ;(1010001000) (1210) (648) (288)   ;(1010001110) (1216) (654) (28E)   ;
;24;(1010010100) (1224) (660) (294)    ;(1010011010) (1232) (666) (29A)   ;(1010100000) (1240) (672) (2A0)   ;(1010100110) (1246) (678) (2A6)   ;(1010101100) (1254) (684) (2AC)   ;(1010110010) (1262) (690) (2B2)   ;(1010111000) (1270) (696) (2B8)   ;(1010111101) (1275) (701) (2BD)   ;
;32;(1011000011) (1303) (707) (2C3)    ;(1011001001) (1311) (713) (2C9)   ;(1011001111) (1317) (719) (2CF)   ;(1011010101) (1325) (725) (2D5)   ;(1011011010) (1332) (730) (2DA)   ;(1011100000) (1340) (736) (2E0)   ;(1011100101) (1345) (741) (2E5)   ;(1011101011) (1353) (747) (2EB)   ;
;40;(1011110001) (1361) (753) (2F1)    ;(1011110110) (1366) (758) (2F6)   ;(1011111100) (1374) (764) (2FC)   ;(1100000001) (1401) (769) (301)   ;(1100000110) (1406) (774) (306)   ;(1100001100) (1414) (780) (30C)   ;(1100010001) (1421) (785) (311)   ;(1100010110) (1426) (790) (316)   ;
;48;(1100011100) (1434) (796) (31C)    ;(1100100001) (1441) (801) (321)   ;(1100100110) (1446) (806) (326)   ;(1100101011) (1453) (811) (32B)   ;(1100110000) (1460) (816) (330)   ;(1100110101) (1465) (821) (335)   ;(1100111010) (1472) (826) (33A)   ;(1100111111) (1477) (831) (33F)   ;
;56;(1101000100) (1504) (836) (344)    ;(1101001001) (1511) (841) (349)   ;(1101001110) (1516) (846) (34E)   ;(1101010010) (1522) (850) (352)   ;(1101010111) (1527) (855) (357)   ;(1101011100) (1534) (860) (35C)   ;(1101100000) (1540) (864) (360)   ;(1101100101) (1545) (869) (365)   ;
;64;(1101101001) (1551) (873) (369)    ;(1101101110) (1556) (878) (36E)   ;(1101110010) (1562) (882) (372)   ;(1101110110) (1566) (886) (376)   ;(1101111010) (1572) (890) (37A)   ;(1101111111) (1577) (895) (37F)   ;(1110000011) (1603) (899) (383)   ;(1110000111) (1607) (903) (387)   ;
;72;(1110001011) (1613) (907) (38B)    ;(1110001111) (1617) (911) (38F)   ;(1110010011) (1623) (915) (393)   ;(1110010111) (1627) (919) (397)   ;(1110011010) (1632) (922) (39A)   ;(1110011110) (1636) (926) (39E)   ;(1110100010) (1642) (930) (3A2)   ;(1110100101) (1645) (933) (3A5)   ;
;80;(1110101001) (1651) (937) (3A9)    ;(1110101100) (1654) (940) (3AC)   ;(1110110000) (1660) (944) (3B0)   ;(1110110011) (1663) (947) (3B3)   ;(1110110110) (1666) (950) (3B6)   ;(1110111001) (1671) (953) (3B9)   ;(1110111101) (1675) (957) (3BD)   ;(1111000000) (1700) (960) (3C0)   ;
;88;(1111000011) (1703) (963) (3C3)    ;(1111000110) (1706) (966) (3C6)   ;(1111001000) (1710) (968) (3C8)   ;(1111001011) (1713) (971) (3CB)   ;(1111001110) (1716) (974) (3CE)   ;(1111010001) (1721) (977) (3D1)   ;(1111010011) (1723) (979) (3D3)   ;(1111010110) (1726) (982) (3D6)   ;
;96;(1111011000) (1730) (984) (3D8)    ;(1111011010) (1732) (986) (3DA)   ;(1111011101) (1735) (989) (3DD)   ;(1111011111) (1737) (991) (3DF)   ;(1111100001) (1741) (993) (3E1)   ;(1111100011) (1743) (995) (3E3)   ;(1111100101) (1745) (997) (3E5)   ;(1111100111) (1747) (999) (3E7)   ;
;104;(1111101001) (1751) (1001) (3E9)    ;(1111101011) (1753) (1003) (3EB)   ;(1111101100) (1754) (1004) (3EC)   ;(1111101110) (1756) (1006) (3EE)   ;(1111110000) (1760) (1008) (3F0)   ;(1111110001) (1761) (1009) (3F1)   ;(1111110011) (1763) (1011) (3F3)   ;(1111110100) (1764) (1012) (3F4)   ;
;112;(1111110101) (1765) (1013) (3F5)    ;(1111110110) (1766) (1014) (3F6)   ;(1111110111) (1767) (1015) (3F7)   ;(1111111001) (1771) (1017) (3F9)   ;(1111111001) (1771) (1017) (3F9)   ;(1111111010) (1772) (1018) (3FA)   ;(1111111011) (1773) (1019) (3FB)   ;(1111111100) (1774) (1020) (3FC)   ;
;120;(1111111101) (1775) (1021) (3FD)    ;(1111111101) (1775) (1021) (3FD)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;128;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111101) (1775) (1021) (3FD)   ;
;136;(1111111101) (1775) (1021) (3FD)    ;(1111111100) (1774) (1020) (3FC)   ;(1111111011) (1773) (1019) (3FB)   ;(1111111010) (1772) (1018) (3FA)   ;(1111111001) (1771) (1017) (3F9)   ;(1111111001) (1771) (1017) (3F9)   ;(1111110111) (1767) (1015) (3F7)   ;(1111110110) (1766) (1014) (3F6)   ;
;144;(1111110101) (1765) (1013) (3F5)    ;(1111110100) (1764) (1012) (3F4)   ;(1111110011) (1763) (1011) (3F3)   ;(1111110001) (1761) (1009) (3F1)   ;(1111110000) (1760) (1008) (3F0)   ;(1111101110) (1756) (1006) (3EE)   ;(1111101100) (1754) (1004) (3EC)   ;(1111101011) (1753) (1003) (3EB)   ;
;152;(1111101001) (1751) (1001) (3E9)    ;(1111100111) (1747) (999) (3E7)   ;(1111100101) (1745) (997) (3E5)   ;(1111100011) (1743) (995) (3E3)   ;(1111100001) (1741) (993) (3E1)   ;(1111011111) (1737) (991) (3DF)   ;(1111011101) (1735) (989) (3DD)   ;(1111011010) (1732) (986) (3DA)   ;
;160;(1111011000) (1730) (984) (3D8)    ;(1111010110) (1726) (982) (3D6)   ;(1111010011) (1723) (979) (3D3)   ;(1111010001) (1721) (977) (3D1)   ;(1111001110) (1716) (974) (3CE)   ;(1111001011) (1713) (971) (3CB)   ;(1111001000) (1710) (968) (3C8)   ;(1111000110) (1706) (966) (3C6)   ;
;168;(1111000011) (1703) (963) (3C3)    ;(1111000000) (1700) (960) (3C0)   ;(1110111101) (1675) (957) (3BD)   ;(1110111001) (1671) (953) (3B9)   ;(1110110110) (1666) (950) (3B6)   ;(1110110011) (1663) (947) (3B3)   ;(1110110000) (1660) (944) (3B0)   ;(1110101100) (1654) (940) (3AC)   ;
;176;(1110101001) (1651) (937) (3A9)    ;(1110100101) (1645) (933) (3A5)   ;(1110100010) (1642) (930) (3A2)   ;(1110011110) (1636) (926) (39E)   ;(1110011010) (1632) (922) (39A)   ;(1110010111) (1627) (919) (397)   ;(1110010011) (1623) (915) (393)   ;(1110001111) (1617) (911) (38F)   ;
;184;(1110001011) (1613) (907) (38B)    ;(1110000111) (1607) (903) (387)   ;(1110000011) (1603) (899) (383)   ;(1101111111) (1577) (895) (37F)   ;(1101111010) (1572) (890) (37A)   ;(1101110110) (1566) (886) (376)   ;(1101110010) (1562) (882) (372)   ;(1101101110) (1556) (878) (36E)   ;
;192;(1101101001) (1551) (873) (369)    ;(1101100101) (1545) (869) (365)   ;(1101100000) (1540) (864) (360)   ;(1101011100) (1534) (860) (35C)   ;(1101010111) (1527) (855) (357)   ;(1101010010) (1522) (850) (352)   ;(1101001110) (1516) (846) (34E)   ;(1101001001) (1511) (841) (349)   ;
;200;(1101000100) (1504) (836) (344)    ;(1100111111) (1477) (831) (33F)   ;(1100111010) (1472) (826) (33A)   ;(1100110101) (1465) (821) (335)   ;(1100110000) (1460) (816) (330)   ;(1100101011) (1453) (811) (32B)   ;(1100100110) (1446) (806) (326)   ;(1100100001) (1441) (801) (321)   ;
;208;(1100011100) (1434) (796) (31C)    ;(1100010110) (1426) (790) (316)   ;(1100010001) (1421) (785) (311)   ;(1100001100) (1414) (780) (30C)   ;(1100000110) (1406) (774) (306)   ;(1100000001) (1401) (769) (301)   ;(1011111100) (1374) (764) (2FC)   ;(1011110110) (1366) (758) (2F6)   ;
;216;(1011110001) (1361) (753) (2F1)    ;(1011101011) (1353) (747) (2EB)   ;(1011100101) (1345) (741) (2E5)   ;(1011100000) (1340) (736) (2E0)   ;(1011011010) (1332) (730) (2DA)   ;(1011010101) (1325) (725) (2D5)   ;(1011001111) (1317) (719) (2CF)   ;(1011001001) (1311) (713) (2C9)   ;
;224;(1011000011) (1303) (707) (2C3)    ;(1010111101) (1275) (701) (2BD)   ;(1010111000) (1270) (696) (2B8)   ;(1010110010) (1262) (690) (2B2)   ;(1010101100) (1254) (684) (2AC)   ;(1010100110) (1246) (678) (2A6)   ;(1010100000) (1240) (672) (2A0)   ;(1010011010) (1232) (666) (29A)   ;
;232;(1010010100) (1224) (660) (294)    ;(1010001110) (1216) (654) (28E)   ;(1010001000) (1210) (648) (288)   ;(1010000010) (1202) (642) (282)   ;(1001111100) (1174) (636) (27C)   ;(1001110110) (1166) (630) (276)   ;(1001110000) (1160) (624) (270)   ;(1001101001) (1151) (617) (269)   ;
;240;(1001100011) (1143) (611) (263)    ;(1001011101) (1135) (605) (25D)   ;(1001010111) (1127) (599) (257)   ;(1001010001) (1121) (593) (251)   ;(1001001011) (1113) (587) (24B)   ;(1001000100) (1104) (580) (244)   ;(1000111110) (1076) (574) (23E)   ;(1000111000) (1070) (568) (238)   ;
;248;(1000110010) (1062) (562) (232)    ;(1000101011) (1053) (555) (22B)   ;(1000100101) (1045) (549) (225)   ;(1000011111) (1037) (543) (21F)   ;(1000011001) (1031) (537) (219)   ;(1000010010) (1022) (530) (212)   ;(1000001100) (1014) (524) (20C)   ;(1000000110) (1006) (518) (206)   ;
;256;(0111111111) (777) (511) (1FF)    ;(0111111001) (771) (505) (1F9)   ;(0111110011) (763) (499) (1F3)   ;(0111101101) (755) (493) (1ED)   ;(0111100110) (746) (486) (1E6)   ;(0111100000) (740) (480) (1E0)   ;(0111011010) (732) (474) (1DA)   ;(0111010100) (724) (468) (1D4)   ;
;264;(0111001101) (715) (461) (1CD)    ;(0111000111) (707) (455) (1C7)   ;(0111000001) (701) (449) (1C1)   ;(0110111011) (673) (443) (1BB)   ;(0110110100) (664) (436) (1B4)   ;(0110101110) (656) (430) (1AE)   ;(0110101000) (650) (424) (1A8)   ;(0110100010) (642) (418) (1A2)   ;
;272;(0110011100) (634) (412) (19C)    ;(0110010110) (626) (406) (196)   ;(0110001111) (617) (399) (18F)   ;(0110001001) (611) (393) (189)   ;(0110000011) (603) (387) (183)   ;(0101111101) (575) (381) (17D)   ;(0101110111) (567) (375) (177)   ;(0101110001) (561) (369) (171)   ;
;280;(0101101011) (553) (363) (16B)    ;(0101100101) (545) (357) (165)   ;(0101011111) (537) (351) (15F)   ;(0101011001) (531) (345) (159)   ;(0101010011) (523) (339) (153)   ;(0101001101) (515) (333) (14D)   ;(0101000111) (507) (327) (147)   ;(0101000010) (502) (322) (142)   ;
;288;(0100111100) (474) (316) (13C)    ;(0100110110) (466) (310) (136)   ;(0100110000) (460) (304) (130)   ;(0100101010) (452) (298) (12A)   ;(0100100101) (445) (293) (125)   ;(0100011111) (437) (287) (11F)   ;(0100011010) (432) (282) (11A)   ;(0100010100) (424) (276) (114)   ;
;296;(0100001110) (416) (270) (10E)    ;(0100001001) (411) (265) (109)   ;(0100000011) (403) (259) (103)   ;(0011111110) (376) (254) (FE)   ;(0011111001) (371) (249) (F9)   ;(0011110011) (363) (243) (F3)   ;(0011101110) (356) (238) (EE)   ;(0011101001) (351) (233) (E9)   ;
;304;(0011100011) (343) (227) (E3)    ;(0011011110) (336) (222) (DE)   ;(0011011001) (331) (217) (D9)   ;(0011010100) (324) (212) (D4)   ;(0011001111) (317) (207) (CF)   ;(0011001010) (312) (202) (CA)   ;(0011000101) (305) (197) (C5)   ;(0011000000) (300) (192) (C0)   ;
;312;(0010111011) (273) (187) (BB)    ;(0010110110) (266) (182) (B6)   ;(0010110001) (261) (177) (B1)   ;(0010101101) (255) (173) (AD)   ;(0010101000) (250) (168) (A8)   ;(0010100011) (243) (163) (A3)   ;(0010011111) (237) (159) (9F)   ;(0010011010) (232) (154) (9A)   ;
;320;(0010010110) (226) (150) (96)    ;(0010010001) (221) (145) (91)   ;(0010001101) (215) (141) (8D)   ;(0010001001) (211) (137) (89)   ;(0010000101) (205) (133) (85)   ;(0010000000) (200) (128) (80)   ;(0001111100) (174) (124) (7C)   ;(0001111000) (170) (120) (78)   ;
;328;(0001110100) (164) (116) (74)    ;(0001110000) (160) (112) (70)   ;(0001101100) (154) (108) (6C)   ;(0001101000) (150) (104) (68)   ;(0001100101) (145) (101) (65)   ;(0001100001) (141) (97) (61)   ;(0001011101) (135) (93) (5D)   ;(0001011010) (132) (90) (5A)   ;
;336;(0001010110) (126) (86) (56)    ;(0001010011) (123) (83) (53)   ;(0001001111) (117) (79) (4F)   ;(0001001100) (114) (76) (4C)   ;(0001001001) (111) (73) (49)   ;(0001000110) (106) (70) (46)   ;(0001000010) (102) (66) (42)   ;(0000111111) (77) (63) (3F)   ;
;344;(0000111100) (74) (60) (3C)    ;(0000111001) (71) (57) (39)   ;(0000110111) (67) (55) (37)   ;(0000110100) (64) (52) (34)   ;(0000110001) (61) (49) (31)   ;(0000101110) (56) (46) (2E)   ;(0000101100) (54) (44) (2C)   ;(0000101001) (51) (41) (29)   ;
;352;(0000100111) (47) (39) (27)    ;(0000100101) (45) (37) (25)   ;(0000100010) (42) (34) (22)   ;(0000100000) (40) (32) (20)   ;(0000011110) (36) (30) (1E)   ;(0000011100) (34) (28) (1C)   ;(0000011010) (32) (26) (1A)   ;(0000011000) (30) (24) (18)   ;
;360;(0000010110) (26) (22) (16)    ;(0000010100) (24) (20) (14)   ;(0000010011) (23) (19) (13)   ;(0000010001) (21) (17) (11)   ;(0000001111) (17) (15) (0F)   ;(0000001110) (16) (14) (0E)   ;(0000001100) (14) (12) (0C)   ;(0000001011) (13) (11) (0B)   ;
;368;(0000001010) (12) (10) (0A)    ;(0000001001) (11) (9) (09)   ;(0000001000) (10) (8) (08)   ;(0000000110) (6) (6) (06)   ;(0000000110) (6) (6) (06)   ;(0000000101) (5) (5) (05)   ;(0000000100) (4) (4) (04)   ;(0000000011) (3) (3) (03)   ;
;376;(0000000010) (2) (2) (02)    ;(0000000010) (2) (2) (02)   ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;384;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;(0000000010) (2) (2) (02)   ;
;392;(0000000010) (2) (2) (02)    ;(0000000011) (3) (3) (03)   ;(0000000100) (4) (4) (04)   ;(0000000101) (5) (5) (05)   ;(0000000110) (6) (6) (06)   ;(0000000110) (6) (6) (06)   ;(0000001000) (10) (8) (08)   ;(0000001001) (11) (9) (09)   ;
;400;(0000001010) (12) (10) (0A)    ;(0000001011) (13) (11) (0B)   ;(0000001100) (14) (12) (0C)   ;(0000001110) (16) (14) (0E)   ;(0000001111) (17) (15) (0F)   ;(0000010001) (21) (17) (11)   ;(0000010011) (23) (19) (13)   ;(0000010100) (24) (20) (14)   ;
;408;(0000010110) (26) (22) (16)    ;(0000011000) (30) (24) (18)   ;(0000011010) (32) (26) (1A)   ;(0000011100) (34) (28) (1C)   ;(0000011110) (36) (30) (1E)   ;(0000100000) (40) (32) (20)   ;(0000100010) (42) (34) (22)   ;(0000100101) (45) (37) (25)   ;
;416;(0000100111) (47) (39) (27)    ;(0000101001) (51) (41) (29)   ;(0000101100) (54) (44) (2C)   ;(0000101110) (56) (46) (2E)   ;(0000110001) (61) (49) (31)   ;(0000110100) (64) (52) (34)   ;(0000110111) (67) (55) (37)   ;(0000111001) (71) (57) (39)   ;
;424;(0000111100) (74) (60) (3C)    ;(0000111111) (77) (63) (3F)   ;(0001000010) (102) (66) (42)   ;(0001000110) (106) (70) (46)   ;(0001001001) (111) (73) (49)   ;(0001001100) (114) (76) (4C)   ;(0001001111) (117) (79) (4F)   ;(0001010011) (123) (83) (53)   ;
;432;(0001010110) (126) (86) (56)    ;(0001011010) (132) (90) (5A)   ;(0001011101) (135) (93) (5D)   ;(0001100001) (141) (97) (61)   ;(0001100101) (145) (101) (65)   ;(0001101000) (150) (104) (68)   ;(0001101100) (154) (108) (6C)   ;(0001110000) (160) (112) (70)   ;
;440;(0001110100) (164) (116) (74)    ;(0001111000) (170) (120) (78)   ;(0001111100) (174) (124) (7C)   ;(0010000000) (200) (128) (80)   ;(0010000101) (205) (133) (85)   ;(0010001001) (211) (137) (89)   ;(0010001101) (215) (141) (8D)   ;(0010010001) (221) (145) (91)   ;
;448;(0010010110) (226) (150) (96)    ;(0010011010) (232) (154) (9A)   ;(0010011111) (237) (159) (9F)   ;(0010100011) (243) (163) (A3)   ;(0010101000) (250) (168) (A8)   ;(0010101101) (255) (173) (AD)   ;(0010110001) (261) (177) (B1)   ;(0010110110) (266) (182) (B6)   ;
;456;(0010111011) (273) (187) (BB)    ;(0011000000) (300) (192) (C0)   ;(0011000101) (305) (197) (C5)   ;(0011001010) (312) (202) (CA)   ;(0011001111) (317) (207) (CF)   ;(0011010100) (324) (212) (D4)   ;(0011011001) (331) (217) (D9)   ;(0011011110) (336) (222) (DE)   ;
;464;(0011100011) (343) (227) (E3)    ;(0011101001) (351) (233) (E9)   ;(0011101110) (356) (238) (EE)   ;(0011110011) (363) (243) (F3)   ;(0011111001) (371) (249) (F9)   ;(0011111110) (376) (254) (FE)   ;(0100000011) (403) (259) (103)   ;(0100001001) (411) (265) (109)   ;
;472;(0100001110) (416) (270) (10E)    ;(0100010100) (424) (276) (114)   ;(0100011010) (432) (282) (11A)   ;(0100011111) (437) (287) (11F)   ;(0100100101) (445) (293) (125)   ;(0100101010) (452) (298) (12A)   ;(0100110000) (460) (304) (130)   ;(0100110110) (466) (310) (136)   ;
;480;(0100111100) (474) (316) (13C)    ;(0101000010) (502) (322) (142)   ;(0101000111) (507) (327) (147)   ;(0101001101) (515) (333) (14D)   ;(0101010011) (523) (339) (153)   ;(0101011001) (531) (345) (159)   ;(0101011111) (537) (351) (15F)   ;(0101100101) (545) (357) (165)   ;
;488;(0101101011) (553) (363) (16B)    ;(0101110001) (561) (369) (171)   ;(0101110111) (567) (375) (177)   ;(0101111101) (575) (381) (17D)   ;(0110000011) (603) (387) (183)   ;(0110001001) (611) (393) (189)   ;(0110001111) (617) (399) (18F)   ;(0110010110) (626) (406) (196)   ;
;496;(0110011100) (634) (412) (19C)    ;(0110100010) (642) (418) (1A2)   ;(0110101000) (650) (424) (1A8)   ;(0110101110) (656) (430) (1AE)   ;(0110110100) (664) (436) (1B4)   ;(0110111011) (673) (443) (1BB)   ;(0111000001) (701) (449) (1C1)   ;(0111000111) (707) (455) (1C7)   ;
;504;(0111001101) (715) (461) (1CD)    ;(0111010100) (724) (468) (1D4)   ;(0111011010) (732) (474) (1DA)   ;(0111100000) (740) (480) (1E0)   ;(0111100110) (746) (486) (1E6)   ;(0111101101) (755) (493) (1ED)   ;(0111110011) (763) (499) (1F3)   ;(0111111001) (771) (505) (1F9)   ;


+-------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                             ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+
; Status ; ID   ; Category   ; Rule Description                             ; Severity ; Information ; Area ; Extra Information ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+
; ----   ; ---- ; Disclaimer ; Errors were found before rules were checked. ; None     ; ----        ;      ;                   ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119004): Automatically selected device EP3C5F256C6 for design DDS_sin
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Error (171016): Can't place node "sclk" -- illegal location assignment PIN_52 File: F:/APP_Download/Quartus_13/Project/DDS/DDS_top.v Line: 32
Error (171016): Can't place node "din" -- illegal location assignment PIN_51 File: F:/APP_Download/Quartus_13/Project/DDS/DDS_top.v Line: 30
Error (171016): Can't place node "cs" -- illegal location assignment PIN_48 File: F:/APP_Download/Quartus_13/Project/DDS/DDS_top.v Line: 31
Error (171016): Can't place node "set_a_key_in" -- illegal location assignment PIN_70 File: F:/APP_Download/Quartus_13/Project/DDS/DDS_top.v Line: 29
Error (171016): Can't place node "clk" -- illegal location assignment PIN_17 File: F:/APP_Download/Quartus_13/Project/DDS/DDS_top.v Line: 26
Error (171016): Can't place node "reset" -- illegal location assignment PIN_74 File: F:/APP_Download/Quartus_13/Project/DDS/DDS_top.v Line: 27
Error (171016): Can't place node "set_waveform_key_in" -- illegal location assignment PIN_64 File: F:/APP_Download/Quartus_13/Project/DDS/DDS_top.v Line: 28
Error (171016): Can't place node "set_p_key_in" -- illegal location assignment PIN_72 File: F:/APP_Download/Quartus_13/Project/DDS/DDS_top.v Line: 29
Error (171016): Can't place node "set_f_key_in" -- illegal location assignment PIN_67 File: F:/APP_Download/Quartus_13/Project/DDS/DDS_top.v Line: 29
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Error (171000): Can't fit design in device
Error: Quartus II 64-Bit Fitter was unsuccessful. 10 errors, 0 warnings
    Error: Peak virtual memory: 4892 megabytes
    Error: Processing ended: Sun Aug 13 08:08:58 2023
    Error: Elapsed time: 00:00:01
    Error: Total CPU time (on all processors): 00:00:01


