#
# Be aware that even a small syntax error here can lead to failures in output.
#

sidebar:
    about: True # set to False or comment line if you want to remove the "how to use?" in the sidebar
    education: True # set to False if you want education in main section instead of in sidebar

    # Profile information
    name: 梁晨
    tagline: 
    avatar: profile.jpg  #place a 100x100 picture inside /assets/images/ folder and provide the name of the file below

    # Sidebar links
    email: liangchen01xz@foxmail.com
    phone: 15155916117
    website: liangchen01xz.github.io #do not add http://
    github: liangchen01xz

    languages:
      - idiom: CET-6
        level: 510分

career-profile:
    title: 个人总结
    summary: |
      - 熟悉Verilog HDL语言设计数字IC
      - 熟练使用Questasim，Vcs+Verdi，Design Compiler，Innovus等EDA工具
      - 熟悉SPI和APB2.0协议
      - 拥有较强的自主学习能力，对未知的事物抱有好奇心
      - 个人博客：https://liangchen01xz.github.io/
      - 在线简历：

education：
    title: 教育经历
    - degree: 软件工程（集成电路设计方向） 硕士 微电子学院
      university: 西安电子科技大学
      time: 2019.09 - 2022.07
      details: |
          - 学位课加权平均分：83.35
          - 荣誉：一等学业奖学金（研一），三等学业奖学金（研二）
          - 相关课程：数字集成电路设计，Verilog HDL设计与综合，EDA应用实践，SystemVerilog验证
    - degree: 电子科学与技术 本科 自动化学院
      university: 西安理工大学
      time: 2015.09 - 2019.07
      details: |
          - 专业排名：第九名（专业前 10%）
          - 荣誉： 尚能修美先进个人、知行班二等奖、校三等奖学金、三好学生
          - 相关课程：数字电子技术，半导体集成电路，半导体物理

experiences:
    title: 实习经历
    - role: 客座学生
      time: 2020.07 - 2022.02
      company: 中科院深圳先进技术研究院
      details: |
          - 独自进行NN_ASIC（神经网络加速器）VCS+Verdi 仿真环境搭建和脚本编写，已完成
            https://liangchen01xz.github.io/2021/01/18/vcs-sim-scr/
          - SPI2APB模块设计，已完成
          - LSTM（长短期记忆网络）模块设计，并集成进NN_ASIC芯片中，进行中
          - 基于SMIC 40nm LL工艺的NN_ASIC芯片后端物理设计，已迭代一次，进行中
          - 参与芯片DC综合工作，进行中

projects:
    title: 项目经历
    assignments:
      - title: EDA课程实践
        link: "#hook"
        tagline: "https://liangchen01xz.github.io/2021/02/01/EDA-course-design/"

      - title: Verilog课程设计
        link: "#"
        tagline: "https://liangchen01xz.github.io/2021/02/02/verilog-course-design/"

      - title: FPGA驱动TFT屏显示图片
        link: "#"
        tagline: "https://liangchen01xz.github.io/2020/03/18/FPGA-TFT-img-prj/"

      - title: Python爬取网络图片
        link: "#"
        tagline: "https://liangchen01xz.github.io/2020/03/11/Python-Spider-prj/"

skills:
    title: 技能

    toolset:
      - name: Verilog
        level: 98%

      - name: Vim
        level: 98%

      - name: Git
        level: 85%

      - name: Python
        level: 60%

footer: >
    Designed with <i class="fas fa-heart"></i> by <a href="http://themes.3rdwavemedia.com" target="_blank" rel="nofollow">Xiaoying Riley</a>
