## 課程名稱
FPGA 晶片設計實務

## 上課大綱

## 教學目標

* 掌握 FPGA 基礎架構與資源利用：理解 LUT/FF、BRAM、DSP Slices、MMCM/PLL 等 FPGA 資源的原理和實務應用
* 熟悉 VIVADO 的 Elberating、Synthesis、和Implementation流程
* 理解 Timing 與 SDC 語法，確保設計能滿足時序要求。
* 使用 VIVADO 中的 Wizard IP（如 FIFO, Clocking Wizard），並能將這些 IP 進行整合於實務應用

## 上課條件
* 具備 數位電路知識 
* 理解 Verilog/System Verilog 語法


## 課程內容
1. 課程介紹, Vivado FPGA 介紹 (FPGA介紹, Internet Resource, Tools, UserGuide)
2. Vivado FPGA Resource 介紹 - 2 (Flow - Elb, Syn. Imp., Hier. Intro (SLR,BEL,CLB,etc.)
3. Vivado FPGA Resource 介紹 - 3 (Cells Intro.: LUT/FF, BRAM, DSP, BRAM, RAM, IOs, MMCM, PLL etc.)
4. Synthesis Constraints (Clocks/IO Delay/Exceptions/Clock Group)
5. 實作1 - FIFOs(使用BRAM完成)
6. Vivado FPGA Resource 介紹 - 2 (Wizard IP)
7. 實作2 - 學生自行思考要做什麼，結合某個Wizard IP

## Resource

* [UG893](https://docs.amd.com/r/2022.1-English/ug893-vivado-ide/Using-the-Vivado-IDE)
* [UG910](https://docs.amd.com/r/en-US/ug910-vivado-getting-started/Vivado-Design-Suite-Overview)
* [UG903](https://docs.amd.com/r/en-US/ug903-vivado-using-constraints)
* [UG906](https://docs.amd.com/r/en-US/ug906-vivado-design-analysis/Using-the-Design-Runs-Window)
* [UG953](https://docs.amd.com/r/en-US/ug953-vivado-7series-libraries/Introduction)
