=========================================================
Scheduler report file
Generated by stratus_hls 17.20-p100  (88533.190925)
On:          Tue Nov 17 22:54:29 2020
Project Dir: /work/shared/users/phd/jl3952/tutorials/systemc/stratus_examples/lab_loop_unrolling
Module:      dut
HLS Config:  FLAT_UNROLL_ALL
=========================================================
Scheduler report for : gen_unvalidated_req_0                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_unvalidated_  8 (7:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  11 (10:TRUE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_prev_trig_reg_0                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_prev_  6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_busy_0                                                                                 
---------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_busy.use_vld  6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_busy          6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_stall_reg_full_0                                                                    
----------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_stall_reg  6 (5:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_reg_vld_0                                                                           
---------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_reg_vld    8 (7:FALSE)      --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    11 (10:TRUE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld.o  14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_active_0                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_vld_0                                                                                  
--------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_stalling_0                                                                             
-------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_stalling     4 (3:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_stalling     5 (4:TRUE)       --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_unacked_req_0                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_unacked_req  6 (5:FALSE)      --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_next_trig_reg_0                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : thread1                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.m_busy_req_0.res  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din.m_stalling.reset  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout.m_req.m_trig_re  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din.m_busy_req_0.get  5 (4:FALSE)      --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din                   7 (6:TRUE)       --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
thread1.get           7 (6:TRUE)       --              FALSE  dut.cc,l:30,c:11 mapped                             
                                                                                                                  
din.m_busy_req_0.get  8 (7:FALSE)      --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din.data.get::nb_get  10 (9:FALSE)     --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
my_array[1].[1]       10 (9:FALSE)     --              FALSE  @(f:dut.h,l:60,c:13->i:1)                           
                                                                                                                  
my_array[2].[2]       10 (9:FALSE)     --              FALSE  @(f:dut.h,l:60,c:13->i:2)                           
                                                                                                                  
my_array[3].[3]       10 (9:FALSE)     --              FALSE  @(f:dut.h,l:60,c:13->i:3)                           
                                                                                                                  
my_array[4].[4]       10 (9:FALSE)     --              FALSE  @(f:dut.h,l:60,c:13->i:4)                           
                                                                                                                  
my_array[5].[5]       10 (9:FALSE)     --              FALSE  @(f:dut.h,l:60,c:13->i:5)                           
                                                                                                                  
my_array[6].[6]       10 (9:FALSE)     --              FALSE  @(f:dut.h,l:60,c:13->i:6)                           
                                                                                                                  
my_array[7].[7]       10 (9:FALSE)     --              FALSE  @(f:dut.h,l:60,c:13->i:7)                           
                                                                                                                  
dout.data.put::nb_pu  12 (11:FALSE)    --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout                  12 (11:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.m_trig_re  12 (11:FALSE)    --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout                  14 (13:TRUE)     --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
thread1.put           14 (13:TRUE)     --              FALSE  dut.cc,l:30,c:11 mapped                             
                                                                                                                  
my_array[1]           16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:1) -> f:dut.cc,l:58,c:21     
                                                                                                                  
my_array[2]           16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:2) -> f:dut.cc,l:58,c:21     
                                                                                                                  
my_array[3]           16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:3) -> f:dut.cc,l:58,c:21     
                                                                                                                  
my_array[4]           16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:4) -> f:dut.cc,l:58,c:21     
                                                                                                                  
my_array[5]           16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:5) -> f:dut.cc,l:58,c:21     
                                                                                                                  
my_array[6]           16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:6) -> f:dut.cc,l:58,c:21     
                                                                                                                  
my_array[7]           16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:7) -> f:dut.cc,l:60,c:17     
                                                                                                                  
my_array[0].[0]       16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:0)                           
                                                                                                                  
my_array[1].[1]       16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:1)                           
                                                                                                                  
[1].operator+=        16 (15:FALSE)    --              FALSE  @trimmed to 8:0: (f:dut.cc,l:63,c:9->l:68,c:17)     
                                                                                                                  
my_array[2].[2]       16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:2)                           
                                                                                                                  
my_array[3].[3]       16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:3)                           
                                                                                                                  
my_array[4].[4]       16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:4)                           
                                                                                                                  
my_array[5].[5]       16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:5)                           
                                                                                                                  
my_array[6].[6]       16 (15:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:6)                           
                                                                                                                  
din.m_busy_req_0.get  17 (16:FALSE)    --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din                   19 (18:TRUE)     --              FALSE  dut.h,l:41,c:30                                     
                                                                                                                  
thread1.get           19 (18:TRUE)     --              FALSE  dut.cc,l:30,c:11 mapped                             
                                                                                                                  
[2].operator+=        19 (18:TRUE)     --              FALSE  @trimmed to 9:0: (f:dut.cc,l:63,c:9->l:68,c:17)     
                                                                                                                  
din.m_busy_req_0.get  20 (19:FALSE)    --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
din.data.get::nb_get  22 (21:FALSE)    --              FALSE  @(f:dut.h,l:41,c:30->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
my_array[7]           22 (21:FALSE)    --              FALSE  @(f:dut.h,l:60,c:13->i:7) -> f:dut.cc,l:60,c:17     
                                                                                                                  
[3].operator+=        23 (22:TRUE)     --              FALSE  dut.cc,l:63,c:9 -> l:68,c:17                        
                                                                                                                  
[4].operator+=        24 (22:TRUE)     --              FALSE  dut.cc,l:63,c:9 -> l:68,c:17                        
                                                                                                                  
[5].operator+=        25 (22:TRUE)     --              FALSE  dut.cc,l:63,c:9 -> l:68,c:17                        
                                                                                                                  
[6].operator+=        26 (22:TRUE)     --              FALSE  dut.cc,l:63,c:9 -> l:68,c:17                        
                                                                                                                  
[7].operator+=        28 (23:FALSE)    --              FALSE  dut.cc,l:63,c:9 -> l:68,c:17                        
                                                                                                                  
dout.data.put::nb_pu  28 (23:FALSE)    --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout                  28 (23:FALSE)    --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
dout.m_req.m_trig_re  28 (23:FALSE)    --              FALSE  @(f:dut.h,l:42,c:32->f:/opt/cadence/STRATUS172/sha  
                                                                                                                  
dout                  30 (25:TRUE)     --              FALSE  dut.h,l:42,c:32                                     
                                                                                                                  
thread1.put           30 (25:TRUE)     --              FALSE  dut.cc,l:30,c:11 mapped                             
                                                                                                                  
                                                                                                                  
