<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:12.4012</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7027082</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>레지스터 데이터를 보존하기 위한 캐시 제어</inventionTitle><inventionTitleEng>CACHE CONTROL TO PRESERVE REGISTER DATA</inventionTitleEng><openDate>2025.09.02</openDate><openNumber>10-2025-0130693</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0811</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0855</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0891</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 레지스터 데이터를 저장하는 캐시 라인들에 대한 축출 제어에 관한 기법들이 개시된다. 일부 실시예들에서, 메모리 계층구조 회로부는 하나 이상의 캐시 회로들에서의 레지스터 피연산자 데이터에 대한 메모리 백킹을 제공하도록 구성된다. 잠금 회로부는 제1 스레드에 대한 레지스터들의 세트에 대한 잠금 표시자들의 제1 세트를 제어할 수 있고, 제어하는 것은, 디코드 회로부에 의해, 제1 스레드의 디코딩된 명령어들에 의해 활용되고 있는 것으로 표시되는 레지스터들에 대해 하나 이상의 잠금 표시자들을 어써트하는 것을 포함한다. 잠금 회로부는 하나 이상의 캐시 회로들에서의 레지스터 피연산자 데이터를 보존할 수 있고, 보존하는 것은, 어써트된 잠금 표시자에 기초하여 캐시 회로로부터의 주어진 캐시 라인의 축출을 방지하는 것을 포함한다. 잠금 회로부는 리셋 이벤트에 응답하여 잠금 표시자들의 제1 세트를 클리어할 수 있다. 개시된 기법들은 유리하게는, 제한된 제어 회로 영역을 갖는 캐시에 관련 레지스터 정보를 보유할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.08.29</internationOpenDate><internationOpenNumber>WO2024177828</internationOpenNumber><internationalApplicationDate>2024.02.09</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/015135</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,레지스터 피연산자 데이터에 대한 동작들을 수행하도록 구성된 프로세서 파이프라인 회로부 - 상기 프로세서 파이프라인 회로부는 실행을 위해 명령어들을 디코딩하도록 구성된 디코드 회로부를 포함함 -;하나 이상의 캐시 회로들에서의 레지스터 피연산자 데이터에 대한 메모리 백킹(memory backing)을 제공하도록 구성된 메모리 계층구조 회로부; 및잠금 회로부를 포함하고, 상기 잠금 회로부는, 제1 스레드에 대한 레지스터들의 세트에 대한 잠금 표시자들의 제1 세트를 제어하도록 - 상기 제어하는 것은, 상기 디코드 회로부에 의해, 상기 제1 스레드의 디코딩된 명령어들에 의해 활용되고 있는 것으로 표시되는 레지스터들에 대해 하나 이상의 잠금 표시자들을 어써트(assert)하는 것을 포함함 -; 상기 하나 이상의 캐시 회로들에서의 레지스터 피연산자 데이터를 보존하도록 - 상기 보존하는 것은, 어써트된 잠금 표시자에 기초하여 캐시 회로로부터의 주어진 캐시 라인의 축출(eviction)을 방지하는 것을 포함하고, 상기 어써트된 잠금 표시자는 피연산자 데이터가 상기 주어진 캐시 라인에 저장되어 있는 레지스터에 대한 것임 -; 그리고 리셋 이벤트에 응답하여 상기 잠금 표시자들의 제1 세트를 클리어하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 잠금 회로부는,상기 제1 스레드에 대한 상기 레지스터들의 세트에 대한 잠금 표시자들의 제2 세트를 제어하도록; 그리고상기 리셋 이벤트에 응답하여 상기 잠금 표시자들의 제1 세트로부터 상기 잠금 표시자들의 제2 세트로 스위칭하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 프로세서 파이프라인 회로부는, 적어도 스케줄 파이프라인 스테이지를 통해, 주어진 동작에 대응하는 잠금 표시자들의 세트를 식별하는 정보를 파이프라이닝(pipelining)하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 프로세서 파이프라인 회로부는 상기 리셋 이벤트에 응답하여 펜스(fence) 동작을 수행하여, 상기 잠금 표시자들의 제1 세트를 사용하는 모든 동작들이 파이프라인 스테이지에 도달하고 나서 상기 잠금 표시자들의 제2 세트를 사용하는 임의의 동작들이 상기 파이프라인 스테이지를 지나 진행하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 리셋 이벤트는 잠겨 있는 상기 레지스터들의 세트 내의 레지스터들의 임계 수에 대응하는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 리셋 이벤트는 파이프라인 스테이지에서의 상기 제1 스레드의 스톨 사이클(stall cycle)들의 임계 수에 대응하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 리셋 이벤트는 컴파일러 힌트에 대응하는, 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,피연산자 캐시 회로부 - 상기 피연산자 캐시 회로부는, 레지스터 피연산자 데이터를 저장하도록; 그리고 하나 이상의 피연산자 캐시 엔트리들에 대한 마지막 사용 표시자들을 유지하도록 구성됨 -; 및상기 리셋 이벤트에 응답하여, 마지막 사용인 것으로 표시되는 하나 이상의 피연산자 캐시 엔트리들로부터 상기 메모리 계층구조 회로부로 피연산자 데이터를 플러시(flush)하도록 구성된 제어 회로부를 추가로 포함하는, 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,어떤 아키텍처 레지스터들이 제1 캐시 레벨에 저장되어 있는지를 추적하도록 구성된 스코어보드 회로부를 추가로 포함하고, 상기 잠금 회로부는, 상기 스코어보드 회로부에 기초하여, 대응하는 레지스터에 대한 피연산자 데이터가 상기 제1 캐시 레벨에 저장되어 있는 것을 확인하는 맵 요청에 응답하여, 레지스터에 대한 잠금 표시자를 어써트하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 장치는 컴퓨팅 디바이스이고, 상기 컴퓨팅 디바이스는,중앙 프로세싱 유닛;디스플레이; 및네트워크 인터페이스 회로부를 추가로 포함하는, 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 프로세서 파이프라인 회로부는 명령어들을 실행하도록 구성된 복수의 단일 명령어 다중 데이터(single-instruction multiple-data) 파이프라인들을 포함하고;상기 장치는 고정 기능 회로부를 추가로 포함하고, 상기 고정 기능 회로부는, 상기 단일 명령어 다중 데이터 파이프라인들을 제어하여, 하기의 유형들의 프로그램들 중 적어도 하나에 대한 동작들을 수행하도록 구성되는, 장치:그래픽 셰이더 프로그램들; 및머신 학습 프로그램들.</claim></claimInfo><claimInfo><claim>12. 방법으로서,컴퓨팅 시스템에 의해, 실행을 위해 명령어들을 디코딩하는 단계 - 상기 명령어들은 레지스터 피연산자 데이터에 대한 동작들을 표시함 -;상기 컴퓨팅 시스템에 의해, 하나 이상의 캐시들에서의 레지스터 피연산자 데이터에 대한 메모리 백킹을 제공하는 단계;상기 컴퓨팅 시스템에 의해, 제1 스레드에 대한 레지스터들의 세트에 대한 잠금 표시자들의 제1 세트를 제어하는 단계 - 상기 제어하는 단계는, 상기 제1 스레드의 디코딩된 명령어들에 의해 활용되고 있는 것으로 표시되는 레지스터들에 대해 하나 이상의 잠금 표시자들을 어써트하는 단계를 포함함 -;상기 컴퓨팅 시스템에 의해, 상기 하나 이상의 캐시들에서의 레지스터 피연산자 데이터를 보존하는 단계 - 상기 보존하는 단계는, 어써트된 잠금 표시자에 기초하여 캐시로부터의 주어진 캐시 라인의 축출을 방지하는 단계를 포함하고, 상기 어써트된 잠금 표시자는 피연산자 데이터가 상기 주어진 캐시 라인에 저장되어 있는 레지스터에 대한 것임 -; 및상기 컴퓨팅 시스템에 의해, 리셋 이벤트에 응답하여 상기 잠금 표시자들의 제1 세트를 클리어하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 스레드에 대한 상기 레지스터들의 세트에 대한 잠금 표시자들의 제2 세트를 제어하는 단계; 및상기 리셋 이벤트에 응답하여 상기 잠금 표시자들의 제1 세트로부터 상기 잠금 표시자들의 제2 세트로 스위칭하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 리셋 이벤트는 하기의 리셋 이벤트들 중 하나 이상에 대응하는, 방법:잠겨 있는 상기 레지스터들의 세트 내의 레지스터들의 임계 수; 및파이프라인 스테이지에서의 상기 제1 스레드의 스톨 사이클들의 임계 수.</claim></claimInfo><claimInfo><claim>15. 반도체 제조 시스템에 의해 인식되는 포맷으로 하드웨어 집적 회로의 적어도 일부분의 설계를 특정하는 설계 정보가 저장된 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 반도체 제조 시스템은 상기 설계 정보를 사용하여 상기 설계에 따라 상기 회로를 생성하도록 구성되고,상기 설계 정보는, 상기 회로가,레지스터 피연산자 데이터에 대한 동작들을 수행하도록 구성된 프로세서 파이프라인 회로부 - 상기 프로세서 파이프라인 회로부는 실행을 위해 명령어들을 디코딩하도록 구성된 디코드 회로부를 포함함 -;하나 이상의 캐시 회로들에서의 레지스터 피연산자 데이터에 대한 메모리 백킹을 제공하도록 구성된 메모리 계층구조 회로부; 및잠금 회로부를 포함하는 것을 특정하고, 상기 잠금 회로부는, 제1 스레드에 대한 레지스터들의 세트에 대한 잠금 표시자들의 제1 세트를 제어하도록 - 상기 제어하는 것은, 상기 디코드 회로부에 의해, 상기 제1 스레드의 디코딩된 명령어들에 의해 활용되고 있는 것으로 표시되는 레지스터들에 대해 하나 이상의 잠금 표시자들을 어써트하는 것을 포함함 -; 상기 하나 이상의 캐시 회로들에서의 레지스터 피연산자 데이터를 보존하도록 - 상기 보존하는 것은, 어써트된 잠금 표시자에 기초하여 캐시 회로로부터의 주어진 캐시 라인의 축출을 방지하는 것을 포함하고, 상기 어써트된 잠금 표시자는 피연산자 데이터가 상기 주어진 캐시 라인에 저장되어 있는 레지스터에 대한 것임 -; 그리고 리셋 이벤트에 응답하여 상기 잠금 표시자들의 제1 세트를 클리어하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 잠금 회로부는,상기 제1 스레드에 대한 상기 레지스터들의 세트에 대한 잠금 표시자들의 제2 세트를 제어하도록; 그리고상기 리셋 이벤트에 응답하여 상기 잠금 표시자들의 제1 세트로부터 상기 잠금 표시자들의 제2 세트로 스위칭하도록 추가로 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 프로세서 파이프라인 회로부는,적어도 스케줄 파이프라인 스테이지를 통해, 주어진 동작에 대응하는 잠금 표시자들의 세트를 식별하는 정보를 파이프라이닝하도록; 그리고상기 리셋 이벤트에 응답하여 펜스 동작을 수행하여, 상기 잠금 표시자들의 제1 세트를 사용하는 모든 동작들이 파이프라인 스테이지에 도달하고 나서 상기 잠금 표시자들의 제2 세트를 사용하는 임의의 동작들이 상기 파이프라인 스테이지를 지나 진행하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 상기 리셋 이벤트는 잠겨 있는 상기 레지스터들의 세트 내의 레지스터들의 임계 수에 대응하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 회로는,피연산자 캐시 회로부 - 상기 피연산자 캐시 회로부는, 레지스터 피연산자 데이터를 저장하도록; 그리고 하나 이상의 피연산자 캐시 엔트리들에 대한 마지막 사용 표시자들을 유지하도록 구성됨 -; 및상기 리셋 이벤트에 응답하여, 마지막 사용인 것으로 표시되는 하나 이상의 피연산자 캐시 엔트리들로부터 상기 메모리 계층구조 회로부로 피연산자 데이터를 플러시하도록 구성된 제어 회로부를 추가로 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서,상기 회로는, 어떤 아키텍처 레지스터들이 제1 캐시 레벨에 저장되어 있는지를 추적하도록 구성된 스코어보드 회로부를 추가로 포함하고;상기 잠금 회로부는, 상기 스코어보드 회로부에 기초하여, 대응하는 레지스터에 대한 피연산자 데이터가 상기 제1 캐시 레벨에 저장되어 있는 것을 확인하는 맵 요청에 응답하여, 레지스터에 대한 잠금 표시자를 어써트하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>영국</country><engName>REDSHAW, Jonathan M.</engName><name>레드쇼, 조나단 엠.</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>미국</country><engName>YEUNG, Winnie W.</engName><name>영, 위니 더블유.</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>미국</country><engName>GOODMAN, Benjiman L.</engName><name>굿맨, 벤지만 엘.</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>미국</country><engName>LI, David K.</engName><name>리, 데이비드 케이.</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>중국</country><engName>ZHANG, Zelin</engName><name>장, 젤린</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>영국</country><engName>FOO, Yoong Chert</engName><name>푸, 융 처트</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 남대문로 **, *층(소공동, 한진빌딩 본관)</address><code>920151000211</code><country>대한민국</country><engName>Lee &amp; Ko IP</engName><name>특허법인광장리앤고</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.02.23</priorityApplicationDate><priorityApplicationNumber>18/173,500</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.08.13</receiptDate><receiptNumber>1-1-2025-0923201-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.08.19</receiptDate><receiptNumber>1-5-2025-0140491-93</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[우선심사신청]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.22</receiptDate><receiptNumber>1-1-2025-0962226-75</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257027082.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930f176f371e30f347e7687f5565b7113479da3518b2cafed1ca0d7c3eae41e12d1aea45210968e59c1100c95d751aaa1a9268f5ddc38a74a5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf881899b93e5ec2c3966551b9a464d3b155695e69a9963da5fb82b4958c40f5e718f9849a5ff23027ff1359fa5b59c1447d503e96d44e8252</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>