quiero que me implementes en verilog lo siguiente:

shift-and-add-multiplier

2 registros de N bits llamados x e y
1 registro P de N+1 bits, inicializado en ceros
se hace una AND con el lsb de x y los N bits del registro y. 
la salida de la and entra a un sumador
al sumador entran los N bits siguientes de P anteriores, mas la salida de la and
la salida del sumador son  los N bits actuales de P
P se shiftea con x desplazando hacia la derecha
