TimeQuest Timing Analyzer report for SDMapper
Fri Feb 10 12:30:27 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_i'
 12. Slow Model Setup: 'A[2]'
 13. Slow Model Setup: 'sd_sel_q[0]'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'A[2]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'sd_sel_q[0]'
 18. Slow Model Hold: 'clock_i'
 19. Slow Model Recovery: 'clock_i'
 20. Slow Model Recovery: 'A[2]'
 21. Slow Model Removal: 'A[2]'
 22. Slow Model Removal: 'clock_i'
 23. Slow Model Minimum Pulse Width: 'CLOCK_50'
 24. Slow Model Minimum Pulse Width: 'A[2]'
 25. Slow Model Minimum Pulse Width: 'clock_i'
 26. Slow Model Minimum Pulse Width: 'sd_sel_q[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clock_i'
 43. Fast Model Setup: 'A[2]'
 44. Fast Model Setup: 'sd_sel_q[0]'
 45. Fast Model Setup: 'CLOCK_50'
 46. Fast Model Hold: 'A[2]'
 47. Fast Model Hold: 'CLOCK_50'
 48. Fast Model Hold: 'clock_i'
 49. Fast Model Hold: 'sd_sel_q[0]'
 50. Fast Model Recovery: 'clock_i'
 51. Fast Model Recovery: 'A[2]'
 52. Fast Model Removal: 'A[2]'
 53. Fast Model Removal: 'clock_i'
 54. Fast Model Minimum Pulse Width: 'CLOCK_50'
 55. Fast Model Minimum Pulse Width: 'A[2]'
 56. Fast Model Minimum Pulse Width: 'clock_i'
 57. Fast Model Minimum Pulse Width: 'sd_sel_q[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SDMapper                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; A[2]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] }        ;
; CLOCK_50    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }    ;
; clock_i     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_i }     ;
; sd_sel_q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_sel_q[0] } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 208.86 MHz ; 208.86 MHz      ; clock_i     ;      ;
; 299.22 MHz ; 299.22 MHz      ; A[2]        ;      ;
; 482.16 MHz ; 482.16 MHz      ; sd_sel_q[0] ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -6.911 ; -203.940      ;
; A[2]        ; -1.171 ; -2.364        ;
; sd_sel_q[0] ; -0.537 ; -0.537        ;
; CLOCK_50    ; 2.116  ; 0.000         ;
+-------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; A[2]        ; -11.719 ; -79.284       ;
; CLOCK_50    ; -1.864  ; -1.864        ;
; sd_sel_q[0] ; -0.144  ; -0.144        ;
; clock_i     ; 0.252   ; 0.000         ;
+-------------+---------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clock_i ; -0.609 ; -0.609        ;
; A[2]    ; 4.051  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -3.576 ; -29.968       ;
; clock_i ; 1.361  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; CLOCK_50    ; -1.631 ; -2.853          ;
; A[2]        ; -1.469 ; -62.837         ;
; clock_i     ; -0.611 ; -57.434         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -6.911 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -6.301     ; 1.148      ;
; -6.907 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -6.301     ; 1.144      ;
; -6.905 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -6.301     ; 1.142      ;
; -6.903 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -6.301     ; 1.140      ;
; -6.898 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -6.301     ; 1.135      ;
; -6.896 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -6.301     ; 1.133      ;
; -6.891 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -6.301     ; 1.128      ;
; -6.880 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -6.302     ; 1.116      ;
; -6.839 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -6.301     ; 1.076      ;
; -6.671 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -6.302     ; 0.907      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.620 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.640      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -6.470 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 4.490      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.879 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.656      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.758 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.778      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.724 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.761     ; 3.501      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
; -5.617 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.518     ; 3.637      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.171 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -0.004     ; 1.705      ;
; -0.497 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -0.004     ; 1.531      ;
; -0.366 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -0.004     ; 0.900      ;
; -0.330 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -0.004     ; 1.364      ;
; 0.006  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.071      ; 5.603      ;
; 0.006  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.071      ; 5.603      ;
; 0.017  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.587      ;
; 0.017  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.587      ;
; 0.017  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.587      ;
; 0.017  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.587      ;
; 0.017  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.587      ;
; 0.021  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.072      ; 5.589      ;
; 0.021  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.072      ; 5.589      ;
; 0.021  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.072      ; 5.589      ;
; 0.046  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.073      ; 5.565      ;
; 0.061  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.068      ; 5.545      ;
; 0.061  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.068      ; 5.545      ;
; 0.061  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.068      ; 5.545      ;
; 0.061  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.068      ; 5.545      ;
; 0.140  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.068      ; 5.466      ;
; 0.140  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.068      ; 5.466      ;
; 0.140  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.068      ; 5.466      ;
; 0.140  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.068      ; 5.466      ;
; 0.140  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.068      ; 5.466      ;
; 0.506  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.071      ; 5.603      ;
; 0.506  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.071      ; 5.603      ;
; 0.517  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.587      ;
; 0.517  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.587      ;
; 0.517  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.587      ;
; 0.517  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.587      ;
; 0.517  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.587      ;
; 0.521  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.072      ; 5.589      ;
; 0.521  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.072      ; 5.589      ;
; 0.521  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.072      ; 5.589      ;
; 0.546  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.073      ; 5.565      ;
; 0.561  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.068      ; 5.545      ;
; 0.561  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.068      ; 5.545      ;
; 0.561  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.068      ; 5.545      ;
; 0.561  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.068      ; 5.545      ;
; 0.640  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.068      ; 5.466      ;
; 0.640  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.068      ; 5.466      ;
; 0.640  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.068      ; 5.466      ;
; 0.640  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.068      ; 5.466      ;
; 0.640  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.068      ; 5.466      ;
; 5.206  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.319      ; 2.290      ;
; 5.365  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.582      ; 2.402      ;
; 5.904  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.320      ; 1.207      ;
; 6.664  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 8.029      ; 2.403      ;
; 6.862  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.582      ; 1.716      ;
; 7.109  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.562      ; 1.406      ;
; 7.340  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.529      ; 1.389      ;
; 7.648  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 8.029      ; 1.419      ;
; 7.903  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.581      ; 0.635      ;
; 7.945  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.581      ; 0.635      ;
; 11.437 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 13.410     ; 2.788      ;
; 11.937 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 13.410     ; 2.788      ;
; 11.967 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 13.410     ; 2.258      ;
; 12.467 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 13.410     ; 2.258      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sd_sel_q[0]'                                                                        ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.537 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 1.162      ; 1.295      ;
; -0.037 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 1.162      ; 1.295      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 2.116 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 2.032      ; 0.731      ;
; 2.616 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 2.032      ; 0.731      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                                                               ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -11.719 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 13.414     ; 2.258      ;
; -11.219 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 13.414     ; 2.258      ;
; -11.189 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 13.414     ; 2.788      ;
; -10.689 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 13.414     ; 2.788      ;
; -7.946  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.581      ; 0.635      ;
; -7.946  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.581      ; 0.635      ;
; -7.156  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.562      ; 1.406      ;
; -7.140  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.529      ; 1.389      ;
; -7.113  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.320      ; 1.207      ;
; -6.959  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 8.092      ; 1.419      ;
; -6.866  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.582      ; 1.716      ;
; -6.180  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.582      ; 2.402      ;
; -6.029  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.319      ; 2.290      ;
; -5.975  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 8.092      ; 2.403      ;
; 0.112   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.068      ; 5.466      ;
; 0.112   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.068      ; 5.466      ;
; 0.112   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.068      ; 5.466      ;
; 0.112   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.068      ; 5.466      ;
; 0.112   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.068      ; 5.466      ;
; 0.191   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.068      ; 5.545      ;
; 0.191   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.068      ; 5.545      ;
; 0.191   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.068      ; 5.545      ;
; 0.191   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.068      ; 5.545      ;
; 0.206   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.073      ; 5.565      ;
; 0.231   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.072      ; 5.589      ;
; 0.231   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.072      ; 5.589      ;
; 0.231   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.072      ; 5.589      ;
; 0.235   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.587      ;
; 0.235   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.587      ;
; 0.235   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.587      ;
; 0.235   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.587      ;
; 0.235   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.587      ;
; 0.246   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.071      ; 5.603      ;
; 0.246   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.071      ; 5.603      ;
; 0.612   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.068      ; 5.466      ;
; 0.612   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.068      ; 5.466      ;
; 0.612   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.068      ; 5.466      ;
; 0.612   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.068      ; 5.466      ;
; 0.612   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.068      ; 5.466      ;
; 0.691   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.068      ; 5.545      ;
; 0.691   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.068      ; 5.545      ;
; 0.691   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.068      ; 5.545      ;
; 0.691   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.068      ; 5.545      ;
; 0.706   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.073      ; 5.565      ;
; 0.731   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.072      ; 5.589      ;
; 0.731   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.072      ; 5.589      ;
; 0.731   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.072      ; 5.589      ;
; 0.735   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.587      ;
; 0.735   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.587      ;
; 0.735   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.587      ;
; 0.735   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.587      ;
; 0.735   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.587      ;
; 0.746   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.071      ; 5.603      ;
; 0.746   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.071      ; 5.603      ;
; 1.074   ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 0.004      ; 1.364      ;
; 1.110   ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 0.004      ; 0.900      ;
; 1.241   ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 0.004      ; 1.531      ;
; 1.915   ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 0.004      ; 1.705      ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.864 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 2.032      ; 0.731      ;
; -1.364 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 2.032      ; 0.731      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sd_sel_q[0]'                                                                         ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.144 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 1.162      ; 1.295      ;
; 0.356  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 1.162      ; 1.295      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_i'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.252 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 1.140      ; 1.178      ;
; 0.445 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.907      ;
; 0.629 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.915      ;
; 0.634 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.920      ;
; 0.638 ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.924      ;
; 0.640 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.060      ;
; 0.818 ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.104      ;
; 0.878 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.165      ;
; 0.945 ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.231      ;
; 0.947 ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.955 ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.241      ;
; 0.956 ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.242      ;
; 0.956 ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.242      ;
; 0.967 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.254      ;
; 0.976 ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.263      ;
; 0.983 ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.268      ;
; 0.986 ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.989 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.275      ;
; 0.990 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.276      ;
; 0.995 ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.282      ;
; 1.006 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.292      ;
; 1.008 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.294      ;
; 1.009 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.295      ;
; 1.010 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.296      ;
; 1.012 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.298      ;
; 1.018 ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.025 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.311      ;
; 1.028 ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.314      ;
; 1.034 ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.320      ;
; 1.070 ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.356      ;
; 1.125 ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.412      ;
; 1.138 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 1.426      ;
; 1.249 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 1.537      ;
; 1.265 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 1.553      ;
; 1.266 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 1.554      ;
; 1.267 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|spi_data_q[1]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 1.555      ;
; 1.269 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 1.557      ;
; 1.274 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 1.562      ;
; 1.285 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 1.573      ;
; 1.297 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[0]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.582      ;
; 1.321 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.606      ;
; 1.321 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.606      ;
; 1.322 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.607      ;
; 1.324 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.609      ;
; 1.326 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.611      ;
; 1.331 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.616      ;
; 1.331 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.616      ;
; 1.332 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.617      ;
; 1.400 ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.686      ;
; 1.407 ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.410 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.696      ;
; 1.417 ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.703      ;
; 1.418 ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.704      ;
; 1.418 ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.704      ;
; 1.418 ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.704      ;
; 1.420 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.705      ;
; 1.420 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.705      ;
; 1.420 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.705      ;
; 1.446 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.732      ;
; 1.448 ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.452 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.739      ;
; 1.458 ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.744      ;
; 1.480 ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.766      ;
; 1.486 ; spi:portaspi|count_q[2]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.773      ;
; 1.487 ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.497 ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.783      ;
; 1.498 ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.784      ;
; 1.498 ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.784      ;
; 1.510 ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.796      ;
; 1.516 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 1.804      ;
; 1.528 ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.538 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.824      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_i'                                                                                           ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.609 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; -0.001     ; 1.646      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 4.051 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 6.299      ; 2.786      ;
; 4.051 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 6.299      ; 2.786      ;
; 4.051 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 6.299      ; 2.786      ;
; 4.051 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 6.299      ; 2.786      ;
; 4.051 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 6.299      ; 2.786      ;
; 4.051 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 6.299      ; 2.786      ;
; 4.051 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 6.299      ; 2.786      ;
; 4.051 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 6.299      ; 2.786      ;
; 4.328 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 6.301      ; 2.511      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.576 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 6.301      ; 2.511      ;
; -3.299 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 6.299      ; 2.786      ;
; -3.299 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 6.299      ; 2.786      ;
; -3.299 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 6.299      ; 2.786      ;
; -3.299 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 6.299      ; 2.786      ;
; -3.299 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 6.299      ; 2.786      ;
; -3.299 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 6.299      ; 2.786      ;
; -3.299 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 6.299      ; 2.786      ;
; -3.299 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 6.299      ; 2.786      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.361 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.646      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -0.670 ; 0.441        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.670 ; 0.441        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.670 ; 0.441        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.670 ; 0.441        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.615 ; 0.496        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -0.615 ; 0.496        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -0.615 ; 0.496        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -0.615 ; 0.496        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -0.615 ; 0.496        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -0.615 ; 0.496        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -0.615 ; 0.496        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -0.615 ; 0.496        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|start_s           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+-----------+-------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port  ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+-------------+---------+---------+------------+-----------------+
; A[*]      ; A[2]        ; 2.434   ; 2.434   ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 2.434   ; 2.434   ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 2.685   ; 2.685   ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.615   ; 2.615   ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.685   ; 2.685   ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.025   ; 2.025   ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -1.270  ; -1.270  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -5.280  ; -5.280  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -5.280  ; -5.280  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -9.787  ; -9.787  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -10.014 ; -10.014 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -9.787  ; -9.787  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 8.779   ; 8.779   ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 5.539   ; 5.539   ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 5.306   ; 5.306   ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.494   ; 0.494   ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 5.872   ; 5.872   ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 6.787   ; 6.787   ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 6.965   ; 6.965   ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 8.779   ; 8.779   ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 8.281   ; 8.281   ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 3.405   ; 3.405   ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.405   ; 3.405   ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.012   ; 3.012   ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 3.281   ; 3.281   ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.813   ; 2.813   ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.165   ; 2.165   ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 3.076   ; 3.076   ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.916   ; 2.916   ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 3.341   ; 3.341   ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -5.106  ; -5.106  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -5.106  ; -5.106  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -0.551  ; -0.551  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -9.613  ; -9.613  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -10.478 ; -10.478 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -9.613  ; -9.613  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 12.679  ; 12.679  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 8.240   ; 8.240   ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 8.007   ; 8.007   ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.195   ; 3.195   ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 8.573   ; 8.573   ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.687  ; 10.687  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 10.865  ; 10.865  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 12.679  ; 12.679  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 12.181  ; 12.181  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 10.103  ; 10.103  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 10.138  ; 10.138  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 10.137  ; 10.137  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 10.497  ; 10.497  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 10.110  ; 10.110  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 9.925   ; 9.925   ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 10.591  ; 10.591  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 9.571   ; 9.571   ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 6.132   ; 6.132   ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 6.132   ; 6.132   ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 5.375   ; 5.375   ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.724   ; 5.724   ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 5.006   ; 5.006   ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 4.941   ; 4.941   ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 5.310   ; 5.310   ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 5.431   ; 5.431   ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 5.238   ; 5.238   ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.141   ; 7.141   ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.141   ; 7.141   ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 8.065   ; 8.065   ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.167   ; 4.167   ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.167   ; 4.167   ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 7.253   ; 7.253   ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.327   ; 7.327   ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 8.082   ; 8.082   ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-----------+-------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port  ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+-------------+---------+---------+------------+-----------------+
; A[*]      ; A[2]        ; 0.352   ; 0.352   ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.352   ; 0.352   ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.518   ; 1.518   ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.019   ; 0.019   ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.724   ; 0.724   ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.756   ; 0.756   ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 1.518   ; 1.518   ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 5.697   ; 5.697   ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 5.697   ; 5.697   ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.266  ; 10.266  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.266  ; 10.266  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 10.039  ; 10.039  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; -0.112  ; -0.112  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -3.640  ; -3.640  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -3.132  ; -3.132  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.112  ; -0.112  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -5.380  ; -5.380  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -5.792  ; -5.792  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -5.970  ; -5.970  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -7.784  ; -7.784  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -7.286  ; -7.286  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 1.734   ; 1.734   ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 1.104   ; 1.104   ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.711   ; 0.711   ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.088   ; 1.088   ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 1.661   ; 1.661   ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.230   ; 1.230   ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.426   ; 1.426   ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 1.734   ; 1.734   ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.528   ; 1.528   ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.161   ; 6.161   ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.161   ; 6.161   ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 1.048   ; 1.048   ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.730  ; 10.730  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.730  ; 10.730  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 9.865   ; 9.865   ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -2.605  ; -2.605  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -7.002  ; -7.002  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -7.417  ; -7.417  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -2.605  ; -2.605  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -7.943  ; -7.943  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -9.959  ; -9.959  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -10.137 ; -10.137 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -11.951 ; -11.951 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -11.453 ; -11.453 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -9.375  ; -9.375  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -9.410  ; -9.410  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -9.409  ; -9.409  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -9.769  ; -9.769  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -9.382  ; -9.382  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -9.197  ; -9.197  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -8.541  ; -8.541  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -7.527  ; -7.527  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -4.693  ; -4.693  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -5.884  ; -5.884  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -5.127  ; -5.127  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -5.476  ; -5.476  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -4.758  ; -4.758  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -4.693  ; -4.693  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -5.062  ; -5.062  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -5.183  ; -5.183  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -4.990  ; -4.990  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -5.322  ; -5.322  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -5.322  ; -5.322  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -7.748  ; -7.748  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -3.850  ; -3.850  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -3.850  ; -3.850  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -6.844  ; -6.844  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -6.146  ; -6.146  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -6.901  ; -6.901  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 9.336  ; 9.336  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 20.247 ; 20.247 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 19.667 ; 19.667 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 19.812 ; 19.812 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 18.868 ; 18.868 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 19.784 ; 19.784 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 19.879 ; 19.879 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 20.247 ; 20.247 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 19.098 ; 19.098 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 19.942 ; 19.942 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.039 ; 15.039 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.955  ; 9.955  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 14.582 ; 14.582 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 14.804 ; 14.804 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.864 ; 14.864 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 15.039 ; 15.039 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 14.747 ; 14.747 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 13.302 ; 13.302 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 13.226 ; 13.226 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 13.239 ; 13.239 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.283 ; 13.283 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.292 ; 13.292 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 13.232 ; 13.232 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 13.266 ; 13.266 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 13.302 ; 13.302 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 16.509 ; 16.509 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 16.339 ; 16.339 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 16.193 ; 16.193 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 16.509 ; 16.509 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 14.917 ; 14.917 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 15.151 ; 15.151 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 16.367 ; 16.367 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 15.540 ; 15.540 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 14.385 ; 14.385 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 8.579  ; 8.579  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 14.385 ; 14.385 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.833  ; 9.833  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.169  ; 9.169  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 13.261 ; 13.261 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.623 ; 13.623 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.668 ; 13.668 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 15.188 ; 15.188 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.169 ; 11.169 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 13.927 ; 13.927 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 15.188 ; 15.188 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.029 ; 14.029 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.248 ; 11.248 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.844 ; 10.844 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.844 ; 10.844 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.279 ; 15.279 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.601  ; 9.601  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 9.336  ; 9.336  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 23.617 ; 23.617 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 21.939 ; 21.939 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 21.840 ; 21.840 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 21.891 ; 21.891 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 21.364 ; 21.364 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 21.459 ; 21.459 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 23.617 ; 23.617 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 22.920 ; 22.920 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 23.465 ; 23.465 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.411 ; 15.411 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.955  ; 9.955  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.284 ; 15.284 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 14.922 ; 14.922 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.920 ; 14.920 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 15.411 ; 15.411 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.064 ; 15.064 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 12.450 ; 12.450 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 11.906 ; 11.906 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 11.088 ; 11.088 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 12.450 ; 12.450 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 11.913 ; 11.913 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 12.328 ; 12.328 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 11.706 ; 11.706 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 12.280 ; 12.280 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 12.867 ; 12.867 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.862 ; 12.862 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 12.476 ; 12.476 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.434 ; 12.434 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 12.490 ; 12.490 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 12.504 ; 12.504 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 12.867 ; 12.867 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.860 ; 12.860 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 15.324 ; 15.324 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 12.504 ; 12.504 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 15.324 ; 15.324 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.833  ; 9.833  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 13.094 ; 13.094 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.200 ; 14.200 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.404 ; 14.404 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 14.407 ; 14.407 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 16.337 ; 16.337 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.755 ; 14.755 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 16.337 ; 16.337 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.584 ; 14.584 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 18.727 ; 18.727 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.844 ; 10.844 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 16.328 ; 16.328 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 18.354 ; 18.354 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 18.727 ; 18.727 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 17.670 ; 17.670 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 16.218 ; 16.218 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 16.328 ; 16.328 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 15.712 ; 15.712 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.601  ; 9.601  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 12.184 ; 12.184 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 12.184 ; 12.184 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 11.930 ; 11.930 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 10.059 ; 10.059 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 9.855  ; 9.855  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 9.952  ; 9.952  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 10.251 ; 10.251 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 9.645  ; 9.645  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 9.800  ; 9.800  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.103  ; 7.103  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.652  ; 7.652  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 8.200  ; 8.200  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.822  ; 7.822  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 6.839  ; 6.839  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 12.244 ; 10.634 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.634 ; 10.634 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.411 ; 10.411 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 12.244 ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 6.491  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 6.491  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 6.684  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 10.634 ; 12.244 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.634 ; 10.634 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.411 ; 10.411 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 12.244 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 6.491  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 6.491  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 6.684  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 9.336  ; 9.336  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 10.034 ; 10.034 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 11.353 ; 11.353 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 11.688 ; 11.688 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 11.097 ; 11.097 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 10.481 ; 10.481 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 10.034 ; 10.034 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 10.893 ; 10.893 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.644 ; 10.644 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 11.245 ; 11.245 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.955  ; 9.955  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.955  ; 9.955  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 11.359 ; 11.359 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 10.997 ; 10.997 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 10.995 ; 10.995 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 11.486 ; 11.486 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 9.848  ; 9.848  ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 12.246 ; 12.246 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 12.246 ; 12.246 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 12.259 ; 12.259 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 12.301 ; 12.301 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 12.307 ; 12.307 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 12.291 ; 12.291 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 12.284 ; 12.284 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 12.318 ; 12.318 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 14.172 ; 14.172 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 15.451 ; 15.451 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 15.297 ; 15.297 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 14.802 ; 14.802 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 14.172 ; 14.172 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 14.252 ; 14.252 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.477 ; 15.477 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 14.642 ; 14.642 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 8.579  ; 8.579  ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 8.579  ; 8.579  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 14.385 ; 14.385 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.833  ; 9.833  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.169  ; 9.169  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 13.261 ; 13.261 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.623 ; 13.623 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.668 ; 13.668 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 10.659 ; 10.659 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.110 ; 11.110 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 13.927 ; 13.927 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 15.184 ; 15.184 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 10.659 ; 10.659 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.189 ; 11.189 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.844 ; 10.844 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.844 ; 10.844 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.279 ; 15.279 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 8.872  ; 8.872  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 9.336  ; 9.336  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 10.034 ; 10.034 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 11.353 ; 11.353 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 11.688 ; 11.688 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 11.097 ; 11.097 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 10.481 ; 10.481 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 10.034 ; 10.034 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 10.893 ; 10.893 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.644 ; 10.644 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 11.245 ; 11.245 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.955  ; 9.955  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.955  ; 9.955  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 11.359 ; 11.359 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 10.997 ; 10.997 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 10.995 ; 10.995 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 11.486 ; 11.486 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 9.848  ; 9.848  ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 10.698 ; 10.698 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 11.517 ; 11.517 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 10.698 ; 10.698 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 12.093 ; 12.093 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 11.529 ; 11.529 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 11.939 ; 11.939 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 11.325 ; 11.325 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 11.890 ; 11.890 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 11.403 ; 11.403 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 11.781 ; 11.781 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 11.403 ; 11.403 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 11.405 ; 11.405 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 11.412 ; 11.412 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 11.426 ; 11.426 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 11.794 ; 11.794 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 11.776 ; 11.776 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 8.579  ; 8.579  ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 8.579  ; 8.579  ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 14.321 ; 14.321 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.833  ; 9.833  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.169  ; 9.169  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 13.197 ; 13.197 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.171 ; 13.171 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.215 ; 13.215 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 10.659 ; 10.659 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 13.752 ; 13.752 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 15.184 ; 15.184 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 10.659 ; 10.659 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.844 ; 10.844 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.844 ; 10.844 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 14.169 ; 14.169 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 14.280 ; 14.280 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 14.935 ; 14.935 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 14.706 ; 14.706 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.215 ; 15.215 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 13.622 ; 13.622 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 13.006 ; 13.006 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 8.872  ; 8.872  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 7.141  ; 7.141  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 9.839  ; 9.839  ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 9.943  ; 9.943  ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 9.202  ; 9.202  ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 8.697  ; 8.697  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 8.347  ; 8.347  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 7.391  ; 7.391  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 7.141  ; 7.141  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 7.778  ; 7.778  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.103  ; 7.103  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.652  ; 7.652  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 8.200  ; 8.200  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.822  ; 7.822  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 6.839  ; 6.839  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 9.838  ; 9.838  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 9.838  ; 9.838  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.411 ; 10.411 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 12.244 ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 6.491  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 6.491  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 6.684  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 9.838  ; 9.838  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 9.838  ; 9.838  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.411 ; 10.411 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 12.244 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 6.491  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 6.491  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 6.684  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 24.712 ; 24.312 ; 24.312 ; 24.712 ;
; A[0]        ; D[1]          ; 24.613 ; 24.559 ; 24.559 ; 24.613 ;
; A[0]        ; D[2]          ; 24.147 ; 24.147 ; 24.147 ; 24.147 ;
; A[0]        ; D[3]          ; 24.531 ; 24.531 ; 24.531 ; 24.531 ;
; A[0]        ; D[4]          ; 24.626 ; 24.626 ; 24.626 ; 24.626 ;
; A[0]        ; D[5]          ; 24.965 ; 24.965 ; 24.965 ; 24.965 ;
; A[0]        ; D[6]          ; 24.181 ; 24.181 ; 24.181 ; 24.181 ;
; A[0]        ; D[7]          ; 24.690 ; 24.690 ; 24.690 ; 24.690 ;
; A[0]        ; FL_ADDR[0]    ; 10.768 ;        ;        ; 10.768 ;
; A[0]        ; FL_ADDR[14]   ; 16.404 ; 16.404 ; 16.404 ; 16.404 ;
; A[0]        ; FL_ADDR[15]   ; 16.042 ; 16.042 ; 16.042 ; 16.042 ;
; A[0]        ; FL_ADDR[16]   ; 16.040 ; 16.040 ; 16.040 ; 16.040 ;
; A[0]        ; FL_ADDR[17]   ; 16.531 ;        ;        ; 16.531 ;
; A[0]        ; FL_CE_N       ; 15.512 ; 16.184 ; 16.184 ; 15.512 ;
; A[0]        ; LEDG[0]       ;        ; 13.624 ; 13.624 ;        ;
; A[0]        ; LEDG[1]       ;        ; 19.430 ; 19.430 ;        ;
; A[0]        ; LEDG[2]       ; 14.878 ;        ;        ; 14.878 ;
; A[0]        ; LEDG[3]       ; 14.214 ;        ;        ; 14.214 ;
; A[0]        ; LEDG[4]       ; 18.306 ;        ;        ; 18.306 ;
; A[0]        ; LEDG[5]       ; 18.668 ;        ;        ; 18.668 ;
; A[0]        ; LEDG[6]       ; 18.713 ;        ;        ; 18.713 ;
; A[0]        ; LEDR[6]       ;        ; 18.972 ; 18.972 ;        ;
; A[0]        ; LEDR[7]       ;        ; 20.233 ; 20.233 ;        ;
; A[0]        ; LEDR[8]       ;        ; 15.704 ; 15.704 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.210 ;        ;        ; 11.210 ;
; A[0]        ; SRAM_CE_N     ; 20.324 ;        ;        ; 20.324 ;
; A[0]        ; SRAM_DQ[0]    ; 20.643 ; 20.643 ; 20.643 ; 20.643 ;
; A[0]        ; SRAM_DQ[1]    ; 20.653 ; 20.653 ; 20.653 ; 20.653 ;
; A[0]        ; SRAM_DQ[2]    ; 20.640 ; 20.640 ; 20.640 ; 20.640 ;
; A[0]        ; SRAM_DQ[3]    ; 20.650 ; 20.650 ; 20.650 ; 20.650 ;
; A[0]        ; SRAM_DQ[4]    ; 20.627 ; 20.627 ; 20.627 ; 20.627 ;
; A[0]        ; SRAM_DQ[5]    ; 20.627 ; 20.627 ; 20.627 ; 20.627 ;
; A[0]        ; SRAM_DQ[6]    ; 20.332 ; 20.332 ; 20.332 ; 20.332 ;
; A[0]        ; SRAM_DQ[7]    ; 20.343 ; 20.343 ; 20.343 ; 20.343 ;
; A[0]        ; SRAM_DQ[8]    ; 20.953 ; 20.953 ; 20.953 ; 20.953 ;
; A[0]        ; SRAM_DQ[9]    ; 20.953 ; 20.953 ; 20.953 ; 20.953 ;
; A[0]        ; SRAM_DQ[10]   ; 21.222 ; 21.222 ; 21.222 ; 21.222 ;
; A[0]        ; SRAM_DQ[11]   ; 20.943 ; 20.943 ; 20.943 ; 20.943 ;
; A[0]        ; SRAM_DQ[12]   ; 20.730 ; 20.730 ; 20.730 ; 20.730 ;
; A[0]        ; SRAM_DQ[13]   ; 21.232 ; 21.232 ; 21.232 ; 21.232 ;
; A[0]        ; SRAM_DQ[14]   ; 21.232 ; 21.232 ; 21.232 ; 21.232 ;
; A[0]        ; SRAM_DQ[15]   ; 21.217 ; 21.217 ; 21.217 ; 21.217 ;
; A[1]        ; D[0]          ; 24.479 ; 24.079 ; 24.079 ; 24.479 ;
; A[1]        ; D[1]          ; 24.380 ; 24.326 ; 24.326 ; 24.380 ;
; A[1]        ; D[2]          ; 23.914 ; 23.914 ; 23.914 ; 23.914 ;
; A[1]        ; D[3]          ; 24.298 ; 24.298 ; 24.298 ; 24.298 ;
; A[1]        ; D[4]          ; 24.393 ; 24.393 ; 24.393 ; 24.393 ;
; A[1]        ; D[5]          ; 24.732 ; 24.732 ; 24.732 ; 24.732 ;
; A[1]        ; D[6]          ; 23.948 ; 23.948 ; 23.948 ; 23.948 ;
; A[1]        ; D[7]          ; 24.457 ; 24.457 ; 24.457 ; 24.457 ;
; A[1]        ; FL_ADDR[1]    ; 10.775 ;        ;        ; 10.775 ;
; A[1]        ; FL_ADDR[14]   ; 16.171 ; 16.171 ; 16.171 ; 16.171 ;
; A[1]        ; FL_ADDR[15]   ; 15.809 ; 15.809 ; 15.809 ; 15.809 ;
; A[1]        ; FL_ADDR[16]   ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; A[1]        ; FL_ADDR[17]   ; 16.298 ;        ;        ; 16.298 ;
; A[1]        ; FL_CE_N       ; 15.279 ; 15.951 ; 15.951 ; 15.279 ;
; A[1]        ; LEDG[0]       ;        ; 13.391 ; 13.391 ;        ;
; A[1]        ; LEDG[1]       ;        ; 19.197 ; 19.197 ;        ;
; A[1]        ; LEDG[2]       ; 14.645 ;        ;        ; 14.645 ;
; A[1]        ; LEDG[3]       ; 13.981 ;        ;        ; 13.981 ;
; A[1]        ; LEDG[4]       ; 18.073 ;        ;        ; 18.073 ;
; A[1]        ; LEDG[5]       ; 18.435 ;        ;        ; 18.435 ;
; A[1]        ; LEDG[6]       ; 18.480 ;        ;        ; 18.480 ;
; A[1]        ; LEDR[6]       ;        ; 18.739 ; 18.739 ;        ;
; A[1]        ; LEDR[7]       ;        ; 20.000 ; 20.000 ;        ;
; A[1]        ; LEDR[8]       ;        ; 15.471 ; 15.471 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.308 ;        ;        ; 11.308 ;
; A[1]        ; SRAM_CE_N     ; 20.091 ;        ;        ; 20.091 ;
; A[1]        ; SRAM_DQ[0]    ; 20.410 ; 20.410 ; 20.410 ; 20.410 ;
; A[1]        ; SRAM_DQ[1]    ; 20.420 ; 20.420 ; 20.420 ; 20.420 ;
; A[1]        ; SRAM_DQ[2]    ; 20.407 ; 20.407 ; 20.407 ; 20.407 ;
; A[1]        ; SRAM_DQ[3]    ; 20.417 ; 20.417 ; 20.417 ; 20.417 ;
; A[1]        ; SRAM_DQ[4]    ; 20.394 ; 20.394 ; 20.394 ; 20.394 ;
; A[1]        ; SRAM_DQ[5]    ; 20.394 ; 20.394 ; 20.394 ; 20.394 ;
; A[1]        ; SRAM_DQ[6]    ; 20.099 ; 20.099 ; 20.099 ; 20.099 ;
; A[1]        ; SRAM_DQ[7]    ; 20.110 ; 20.110 ; 20.110 ; 20.110 ;
; A[1]        ; SRAM_DQ[8]    ; 20.720 ; 20.720 ; 20.720 ; 20.720 ;
; A[1]        ; SRAM_DQ[9]    ; 20.720 ; 20.720 ; 20.720 ; 20.720 ;
; A[1]        ; SRAM_DQ[10]   ; 20.989 ; 20.989 ; 20.989 ; 20.989 ;
; A[1]        ; SRAM_DQ[11]   ; 20.710 ; 20.710 ; 20.710 ; 20.710 ;
; A[1]        ; SRAM_DQ[12]   ; 20.497 ; 20.497 ; 20.497 ; 20.497 ;
; A[1]        ; SRAM_DQ[13]   ; 20.999 ; 20.999 ; 20.999 ; 20.999 ;
; A[1]        ; SRAM_DQ[14]   ; 20.999 ; 20.999 ; 20.999 ; 20.999 ;
; A[1]        ; SRAM_DQ[15]   ; 20.984 ; 20.984 ; 20.984 ; 20.984 ;
; A[3]        ; BUSDIR_n      ;        ; 13.192 ; 13.192 ;        ;
; A[3]        ; D[0]          ; 25.045 ; 24.645 ; 24.645 ; 25.045 ;
; A[3]        ; D[1]          ; 24.946 ; 24.892 ; 24.892 ; 24.946 ;
; A[3]        ; D[2]          ; 24.480 ; 24.480 ; 24.480 ; 24.480 ;
; A[3]        ; D[3]          ; 24.864 ; 24.864 ; 24.864 ; 24.864 ;
; A[3]        ; D[4]          ; 24.959 ; 24.959 ; 24.959 ; 24.959 ;
; A[3]        ; D[5]          ; 25.298 ; 25.298 ; 25.298 ; 25.298 ;
; A[3]        ; D[6]          ; 24.514 ; 24.514 ; 24.514 ; 24.514 ;
; A[3]        ; D[7]          ; 25.023 ; 25.023 ; 25.023 ; 25.023 ;
; A[3]        ; FL_ADDR[3]    ; 10.101 ;        ;        ; 10.101 ;
; A[3]        ; FL_ADDR[14]   ; 16.737 ; 16.737 ; 16.737 ; 16.737 ;
; A[3]        ; FL_ADDR[15]   ; 16.375 ; 16.375 ; 16.375 ; 16.375 ;
; A[3]        ; FL_ADDR[16]   ; 16.373 ; 16.373 ; 16.373 ; 16.373 ;
; A[3]        ; FL_ADDR[17]   ; 16.864 ;        ;        ; 16.864 ;
; A[3]        ; FL_CE_N       ; 15.845 ; 16.517 ; 16.517 ; 15.845 ;
; A[3]        ; LEDG[0]       ;        ; 13.957 ; 13.957 ;        ;
; A[3]        ; LEDG[1]       ;        ; 19.763 ; 19.763 ;        ;
; A[3]        ; LEDG[2]       ; 15.211 ;        ;        ; 15.211 ;
; A[3]        ; LEDG[3]       ; 14.547 ;        ;        ; 14.547 ;
; A[3]        ; LEDG[4]       ; 18.639 ;        ;        ; 18.639 ;
; A[3]        ; LEDG[5]       ; 19.001 ;        ;        ; 19.001 ;
; A[3]        ; LEDG[6]       ; 19.046 ;        ;        ; 19.046 ;
; A[3]        ; LEDR[6]       ;        ; 19.305 ; 19.305 ;        ;
; A[3]        ; LEDR[7]       ;        ; 20.566 ; 20.566 ;        ;
; A[3]        ; LEDR[8]       ;        ; 16.037 ; 16.037 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.929 ;        ;        ; 10.929 ;
; A[3]        ; SRAM_CE_N     ; 20.657 ;        ;        ; 20.657 ;
; A[3]        ; SRAM_DQ[0]    ; 20.976 ; 20.976 ; 20.976 ; 20.976 ;
; A[3]        ; SRAM_DQ[1]    ; 20.986 ; 20.986 ; 20.986 ; 20.986 ;
; A[3]        ; SRAM_DQ[2]    ; 20.973 ; 20.973 ; 20.973 ; 20.973 ;
; A[3]        ; SRAM_DQ[3]    ; 20.983 ; 20.983 ; 20.983 ; 20.983 ;
; A[3]        ; SRAM_DQ[4]    ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[3]        ; SRAM_DQ[5]    ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[3]        ; SRAM_DQ[6]    ; 20.665 ; 20.665 ; 20.665 ; 20.665 ;
; A[3]        ; SRAM_DQ[7]    ; 20.676 ; 20.676 ; 20.676 ; 20.676 ;
; A[3]        ; SRAM_DQ[8]    ; 21.286 ; 21.286 ; 21.286 ; 21.286 ;
; A[3]        ; SRAM_DQ[9]    ; 21.286 ; 21.286 ; 21.286 ; 21.286 ;
; A[3]        ; SRAM_DQ[10]   ; 21.555 ; 21.555 ; 21.555 ; 21.555 ;
; A[3]        ; SRAM_DQ[11]   ; 21.276 ; 21.276 ; 21.276 ; 21.276 ;
; A[3]        ; SRAM_DQ[12]   ; 21.063 ; 21.063 ; 21.063 ; 21.063 ;
; A[3]        ; SRAM_DQ[13]   ; 21.565 ; 21.565 ; 21.565 ; 21.565 ;
; A[3]        ; SRAM_DQ[14]   ; 21.565 ; 21.565 ; 21.565 ; 21.565 ;
; A[3]        ; SRAM_DQ[15]   ; 21.550 ; 21.550 ; 21.550 ; 21.550 ;
; A[3]        ; U1OE_n        ;        ; 13.457 ; 13.457 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 14.568 ; 14.568 ;        ;
; A[4]        ; D[0]          ; 27.159 ; 26.759 ; 26.759 ; 27.159 ;
; A[4]        ; D[1]          ; 27.060 ; 27.006 ; 27.006 ; 27.060 ;
; A[4]        ; D[2]          ; 26.594 ; 26.594 ; 26.594 ; 26.594 ;
; A[4]        ; D[3]          ; 26.978 ; 26.978 ; 26.978 ; 26.978 ;
; A[4]        ; D[4]          ; 27.073 ; 27.073 ; 27.073 ; 27.073 ;
; A[4]        ; D[5]          ; 27.412 ; 27.412 ; 27.412 ; 27.412 ;
; A[4]        ; D[6]          ; 26.628 ; 26.628 ; 26.628 ; 26.628 ;
; A[4]        ; D[7]          ; 27.137 ; 27.137 ; 27.137 ; 27.137 ;
; A[4]        ; FL_ADDR[4]    ; 10.166 ;        ;        ; 10.166 ;
; A[4]        ; FL_ADDR[14]   ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; A[4]        ; FL_ADDR[15]   ; 18.489 ; 18.489 ; 18.489 ; 18.489 ;
; A[4]        ; FL_ADDR[16]   ; 18.487 ; 18.487 ; 18.487 ; 18.487 ;
; A[4]        ; FL_ADDR[17]   ; 18.978 ;        ;        ; 18.978 ;
; A[4]        ; FL_CE_N       ; 17.959 ; 18.631 ; 18.631 ; 17.959 ;
; A[4]        ; LEDG[0]       ;        ; 16.071 ; 16.071 ;        ;
; A[4]        ; LEDG[1]       ;        ; 21.877 ; 21.877 ;        ;
; A[4]        ; LEDG[2]       ; 17.325 ;        ;        ; 17.325 ;
; A[4]        ; LEDG[3]       ; 16.661 ;        ;        ; 16.661 ;
; A[4]        ; LEDG[4]       ; 20.753 ;        ;        ; 20.753 ;
; A[4]        ; LEDG[5]       ; 21.115 ;        ;        ; 21.115 ;
; A[4]        ; LEDG[6]       ; 21.160 ;        ;        ; 21.160 ;
; A[4]        ; LEDR[6]       ; 15.546 ; 21.419 ; 21.419 ; 15.546 ;
; A[4]        ; LEDR[7]       ; 16.067 ; 22.680 ; 22.680 ; 16.067 ;
; A[4]        ; LEDR[8]       ;        ; 18.151 ; 18.151 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 22.771 ;        ;        ; 22.771 ;
; A[4]        ; SRAM_DQ[0]    ; 23.090 ; 23.090 ; 23.090 ; 23.090 ;
; A[4]        ; SRAM_DQ[1]    ; 23.100 ; 23.100 ; 23.100 ; 23.100 ;
; A[4]        ; SRAM_DQ[2]    ; 23.087 ; 23.087 ; 23.087 ; 23.087 ;
; A[4]        ; SRAM_DQ[3]    ; 23.097 ; 23.097 ; 23.097 ; 23.097 ;
; A[4]        ; SRAM_DQ[4]    ; 23.074 ; 23.074 ; 23.074 ; 23.074 ;
; A[4]        ; SRAM_DQ[5]    ; 23.074 ; 23.074 ; 23.074 ; 23.074 ;
; A[4]        ; SRAM_DQ[6]    ; 22.779 ; 22.779 ; 22.779 ; 22.779 ;
; A[4]        ; SRAM_DQ[7]    ; 22.790 ; 22.790 ; 22.790 ; 22.790 ;
; A[4]        ; SRAM_DQ[8]    ; 23.400 ; 23.400 ; 23.400 ; 23.400 ;
; A[4]        ; SRAM_DQ[9]    ; 23.400 ; 23.400 ; 23.400 ; 23.400 ;
; A[4]        ; SRAM_DQ[10]   ; 23.669 ; 23.669 ; 23.669 ; 23.669 ;
; A[4]        ; SRAM_DQ[11]   ; 23.390 ; 23.390 ; 23.390 ; 23.390 ;
; A[4]        ; SRAM_DQ[12]   ; 23.177 ; 23.177 ; 23.177 ; 23.177 ;
; A[4]        ; SRAM_DQ[13]   ; 23.679 ; 23.679 ; 23.679 ; 23.679 ;
; A[4]        ; SRAM_DQ[14]   ; 23.679 ; 23.679 ; 23.679 ; 23.679 ;
; A[4]        ; SRAM_DQ[15]   ; 23.664 ; 23.664 ; 23.664 ; 23.664 ;
; A[4]        ; U1OE_n        ;        ; 14.833 ; 14.833 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 14.746 ; 14.746 ;        ;
; A[5]        ; D[0]          ; 27.337 ; 26.937 ; 26.937 ; 27.337 ;
; A[5]        ; D[1]          ; 27.238 ; 27.184 ; 27.184 ; 27.238 ;
; A[5]        ; D[2]          ; 26.772 ; 26.772 ; 26.772 ; 26.772 ;
; A[5]        ; D[3]          ; 27.156 ; 27.156 ; 27.156 ; 27.156 ;
; A[5]        ; D[4]          ; 27.251 ; 27.251 ; 27.251 ; 27.251 ;
; A[5]        ; D[5]          ; 27.590 ; 27.590 ; 27.590 ; 27.590 ;
; A[5]        ; D[6]          ; 26.806 ; 26.806 ; 26.806 ; 26.806 ;
; A[5]        ; D[7]          ; 27.315 ; 27.315 ; 27.315 ; 27.315 ;
; A[5]        ; FL_ADDR[5]    ; 9.593  ;        ;        ; 9.593  ;
; A[5]        ; FL_ADDR[14]   ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[5]        ; FL_ADDR[15]   ; 18.667 ; 18.667 ; 18.667 ; 18.667 ;
; A[5]        ; FL_ADDR[16]   ; 18.665 ; 18.665 ; 18.665 ; 18.665 ;
; A[5]        ; FL_ADDR[17]   ; 19.156 ;        ;        ; 19.156 ;
; A[5]        ; FL_CE_N       ; 18.137 ; 18.809 ; 18.809 ; 18.137 ;
; A[5]        ; LEDG[0]       ;        ; 16.249 ; 16.249 ;        ;
; A[5]        ; LEDG[1]       ;        ; 22.055 ; 22.055 ;        ;
; A[5]        ; LEDG[2]       ; 17.503 ;        ;        ; 17.503 ;
; A[5]        ; LEDG[3]       ; 16.839 ;        ;        ; 16.839 ;
; A[5]        ; LEDG[4]       ; 20.931 ;        ;        ; 20.931 ;
; A[5]        ; LEDG[5]       ; 21.293 ;        ;        ; 21.293 ;
; A[5]        ; LEDG[6]       ; 21.338 ;        ;        ; 21.338 ;
; A[5]        ; LEDR[6]       ; 15.724 ; 21.597 ; 21.597 ; 15.724 ;
; A[5]        ; LEDR[7]       ; 16.245 ; 22.858 ; 22.858 ; 16.245 ;
; A[5]        ; LEDR[8]       ;        ; 18.329 ; 18.329 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.116 ;        ;        ; 10.116 ;
; A[5]        ; SRAM_CE_N     ; 22.949 ;        ;        ; 22.949 ;
; A[5]        ; SRAM_DQ[0]    ; 23.268 ; 23.268 ; 23.268 ; 23.268 ;
; A[5]        ; SRAM_DQ[1]    ; 23.278 ; 23.278 ; 23.278 ; 23.278 ;
; A[5]        ; SRAM_DQ[2]    ; 23.265 ; 23.265 ; 23.265 ; 23.265 ;
; A[5]        ; SRAM_DQ[3]    ; 23.275 ; 23.275 ; 23.275 ; 23.275 ;
; A[5]        ; SRAM_DQ[4]    ; 23.252 ; 23.252 ; 23.252 ; 23.252 ;
; A[5]        ; SRAM_DQ[5]    ; 23.252 ; 23.252 ; 23.252 ; 23.252 ;
; A[5]        ; SRAM_DQ[6]    ; 22.957 ; 22.957 ; 22.957 ; 22.957 ;
; A[5]        ; SRAM_DQ[7]    ; 22.968 ; 22.968 ; 22.968 ; 22.968 ;
; A[5]        ; SRAM_DQ[8]    ; 23.578 ; 23.578 ; 23.578 ; 23.578 ;
; A[5]        ; SRAM_DQ[9]    ; 23.578 ; 23.578 ; 23.578 ; 23.578 ;
; A[5]        ; SRAM_DQ[10]   ; 23.847 ; 23.847 ; 23.847 ; 23.847 ;
; A[5]        ; SRAM_DQ[11]   ; 23.568 ; 23.568 ; 23.568 ; 23.568 ;
; A[5]        ; SRAM_DQ[12]   ; 23.355 ; 23.355 ; 23.355 ; 23.355 ;
; A[5]        ; SRAM_DQ[13]   ; 23.857 ; 23.857 ; 23.857 ; 23.857 ;
; A[5]        ; SRAM_DQ[14]   ; 23.857 ; 23.857 ; 23.857 ; 23.857 ;
; A[5]        ; SRAM_DQ[15]   ; 23.842 ; 23.842 ; 23.842 ; 23.842 ;
; A[5]        ; U1OE_n        ;        ; 15.011 ; 15.011 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.560 ; 16.560 ;        ;
; A[6]        ; D[0]          ; 29.151 ; 28.751 ; 28.751 ; 29.151 ;
; A[6]        ; D[1]          ; 29.052 ; 28.998 ; 28.998 ; 29.052 ;
; A[6]        ; D[2]          ; 28.586 ; 28.586 ; 28.586 ; 28.586 ;
; A[6]        ; D[3]          ; 28.970 ; 28.970 ; 28.970 ; 28.970 ;
; A[6]        ; D[4]          ; 29.065 ; 29.065 ; 29.065 ; 29.065 ;
; A[6]        ; D[5]          ; 29.404 ; 29.404 ; 29.404 ; 29.404 ;
; A[6]        ; D[6]          ; 28.620 ; 28.620 ; 28.620 ; 28.620 ;
; A[6]        ; D[7]          ; 29.129 ; 29.129 ; 29.129 ; 29.129 ;
; A[6]        ; FL_ADDR[6]    ; 11.328 ;        ;        ; 11.328 ;
; A[6]        ; FL_ADDR[14]   ; 20.843 ; 20.843 ; 20.843 ; 20.843 ;
; A[6]        ; FL_ADDR[15]   ; 20.481 ; 20.481 ; 20.481 ; 20.481 ;
; A[6]        ; FL_ADDR[16]   ; 20.479 ; 20.479 ; 20.479 ; 20.479 ;
; A[6]        ; FL_ADDR[17]   ; 20.970 ;        ;        ; 20.970 ;
; A[6]        ; FL_CE_N       ; 19.951 ; 20.623 ; 20.623 ; 19.951 ;
; A[6]        ; LEDG[0]       ;        ; 18.063 ; 18.063 ;        ;
; A[6]        ; LEDG[1]       ;        ; 23.869 ; 23.869 ;        ;
; A[6]        ; LEDG[2]       ; 19.317 ;        ;        ; 19.317 ;
; A[6]        ; LEDG[3]       ; 18.653 ;        ;        ; 18.653 ;
; A[6]        ; LEDG[4]       ; 22.745 ;        ;        ; 22.745 ;
; A[6]        ; LEDG[5]       ; 23.107 ;        ;        ; 23.107 ;
; A[6]        ; LEDG[6]       ; 23.152 ;        ;        ; 23.152 ;
; A[6]        ; LEDR[6]       ; 17.538 ; 23.411 ; 23.411 ; 17.538 ;
; A[6]        ; LEDR[7]       ; 18.059 ; 24.672 ; 24.672 ; 18.059 ;
; A[6]        ; LEDR[8]       ;        ; 20.143 ; 20.143 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.781 ;        ;        ; 10.781 ;
; A[6]        ; SRAM_CE_N     ; 24.763 ;        ;        ; 24.763 ;
; A[6]        ; SRAM_DQ[0]    ; 25.082 ; 25.082 ; 25.082 ; 25.082 ;
; A[6]        ; SRAM_DQ[1]    ; 25.092 ; 25.092 ; 25.092 ; 25.092 ;
; A[6]        ; SRAM_DQ[2]    ; 25.079 ; 25.079 ; 25.079 ; 25.079 ;
; A[6]        ; SRAM_DQ[3]    ; 25.089 ; 25.089 ; 25.089 ; 25.089 ;
; A[6]        ; SRAM_DQ[4]    ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[6]        ; SRAM_DQ[5]    ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[6]        ; SRAM_DQ[6]    ; 24.771 ; 24.771 ; 24.771 ; 24.771 ;
; A[6]        ; SRAM_DQ[7]    ; 24.782 ; 24.782 ; 24.782 ; 24.782 ;
; A[6]        ; SRAM_DQ[8]    ; 25.392 ; 25.392 ; 25.392 ; 25.392 ;
; A[6]        ; SRAM_DQ[9]    ; 25.392 ; 25.392 ; 25.392 ; 25.392 ;
; A[6]        ; SRAM_DQ[10]   ; 25.661 ; 25.661 ; 25.661 ; 25.661 ;
; A[6]        ; SRAM_DQ[11]   ; 25.382 ; 25.382 ; 25.382 ; 25.382 ;
; A[6]        ; SRAM_DQ[12]   ; 25.169 ; 25.169 ; 25.169 ; 25.169 ;
; A[6]        ; SRAM_DQ[13]   ; 25.671 ; 25.671 ; 25.671 ; 25.671 ;
; A[6]        ; SRAM_DQ[14]   ; 25.671 ; 25.671 ; 25.671 ; 25.671 ;
; A[6]        ; SRAM_DQ[15]   ; 25.656 ; 25.656 ; 25.656 ; 25.656 ;
; A[6]        ; U1OE_n        ;        ; 16.825 ; 16.825 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.062 ; 16.062 ;        ;
; A[7]        ; D[0]          ; 28.653 ; 28.253 ; 28.253 ; 28.653 ;
; A[7]        ; D[1]          ; 28.554 ; 28.500 ; 28.500 ; 28.554 ;
; A[7]        ; D[2]          ; 28.088 ; 28.088 ; 28.088 ; 28.088 ;
; A[7]        ; D[3]          ; 28.472 ; 28.472 ; 28.472 ; 28.472 ;
; A[7]        ; D[4]          ; 28.567 ; 28.567 ; 28.567 ; 28.567 ;
; A[7]        ; D[5]          ; 28.906 ; 28.906 ; 28.906 ; 28.906 ;
; A[7]        ; D[6]          ; 28.122 ; 28.122 ; 28.122 ; 28.122 ;
; A[7]        ; D[7]          ; 28.631 ; 28.631 ; 28.631 ; 28.631 ;
; A[7]        ; FL_ADDR[7]    ; 10.937 ;        ;        ; 10.937 ;
; A[7]        ; FL_ADDR[14]   ; 20.345 ; 20.345 ; 20.345 ; 20.345 ;
; A[7]        ; FL_ADDR[15]   ; 19.983 ; 19.983 ; 19.983 ; 19.983 ;
; A[7]        ; FL_ADDR[16]   ; 19.981 ; 19.981 ; 19.981 ; 19.981 ;
; A[7]        ; FL_ADDR[17]   ; 20.472 ;        ;        ; 20.472 ;
; A[7]        ; FL_CE_N       ; 19.453 ; 20.125 ; 20.125 ; 19.453 ;
; A[7]        ; LEDG[0]       ;        ; 17.565 ; 17.565 ;        ;
; A[7]        ; LEDG[1]       ;        ; 23.371 ; 23.371 ;        ;
; A[7]        ; LEDG[2]       ; 18.819 ;        ;        ; 18.819 ;
; A[7]        ; LEDG[3]       ; 18.155 ;        ;        ; 18.155 ;
; A[7]        ; LEDG[4]       ; 22.247 ;        ;        ; 22.247 ;
; A[7]        ; LEDG[5]       ; 22.609 ;        ;        ; 22.609 ;
; A[7]        ; LEDG[6]       ; 22.654 ;        ;        ; 22.654 ;
; A[7]        ; LEDR[6]       ; 17.040 ; 22.913 ; 22.913 ; 17.040 ;
; A[7]        ; LEDR[7]       ; 17.561 ; 24.174 ; 24.174 ; 17.561 ;
; A[7]        ; LEDR[8]       ;        ; 19.645 ; 19.645 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.860 ;        ;        ; 10.860 ;
; A[7]        ; SRAM_CE_N     ; 24.265 ;        ;        ; 24.265 ;
; A[7]        ; SRAM_DQ[0]    ; 24.584 ; 24.584 ; 24.584 ; 24.584 ;
; A[7]        ; SRAM_DQ[1]    ; 24.594 ; 24.594 ; 24.594 ; 24.594 ;
; A[7]        ; SRAM_DQ[2]    ; 24.581 ; 24.581 ; 24.581 ; 24.581 ;
; A[7]        ; SRAM_DQ[3]    ; 24.591 ; 24.591 ; 24.591 ; 24.591 ;
; A[7]        ; SRAM_DQ[4]    ; 24.568 ; 24.568 ; 24.568 ; 24.568 ;
; A[7]        ; SRAM_DQ[5]    ; 24.568 ; 24.568 ; 24.568 ; 24.568 ;
; A[7]        ; SRAM_DQ[6]    ; 24.273 ; 24.273 ; 24.273 ; 24.273 ;
; A[7]        ; SRAM_DQ[7]    ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; A[7]        ; SRAM_DQ[8]    ; 24.894 ; 24.894 ; 24.894 ; 24.894 ;
; A[7]        ; SRAM_DQ[9]    ; 24.894 ; 24.894 ; 24.894 ; 24.894 ;
; A[7]        ; SRAM_DQ[10]   ; 25.163 ; 25.163 ; 25.163 ; 25.163 ;
; A[7]        ; SRAM_DQ[11]   ; 24.884 ; 24.884 ; 24.884 ; 24.884 ;
; A[7]        ; SRAM_DQ[12]   ; 24.671 ; 24.671 ; 24.671 ; 24.671 ;
; A[7]        ; SRAM_DQ[13]   ; 25.173 ; 25.173 ; 25.173 ; 25.173 ;
; A[7]        ; SRAM_DQ[14]   ; 25.173 ; 25.173 ; 25.173 ; 25.173 ;
; A[7]        ; SRAM_DQ[15]   ; 25.158 ; 25.158 ; 25.158 ; 25.158 ;
; A[7]        ; U1OE_n        ;        ; 16.327 ; 16.327 ;        ;
; A[8]        ; D[0]          ; 26.575 ; 26.175 ; 26.175 ; 26.575 ;
; A[8]        ; D[1]          ; 26.476 ; 26.422 ; 26.422 ; 26.476 ;
; A[8]        ; D[2]          ; 26.010 ; 26.010 ; 26.010 ; 26.010 ;
; A[8]        ; D[3]          ; 26.394 ; 26.394 ; 26.394 ; 26.394 ;
; A[8]        ; D[4]          ; 26.489 ; 26.489 ; 26.489 ; 26.489 ;
; A[8]        ; D[5]          ; 26.828 ; 26.828 ; 26.828 ; 26.828 ;
; A[8]        ; D[6]          ; 26.044 ; 26.044 ; 26.044 ; 26.044 ;
; A[8]        ; D[7]          ; 26.553 ; 26.553 ; 26.553 ; 26.553 ;
; A[8]        ; FL_ADDR[8]    ; 10.062 ;        ;        ; 10.062 ;
; A[8]        ; FL_ADDR[14]   ; 18.267 ; 18.267 ; 18.267 ; 18.267 ;
; A[8]        ; FL_ADDR[15]   ; 17.905 ; 17.905 ; 17.905 ; 17.905 ;
; A[8]        ; FL_ADDR[16]   ; 17.903 ; 17.903 ; 17.903 ; 17.903 ;
; A[8]        ; FL_ADDR[17]   ; 18.394 ;        ;        ; 18.394 ;
; A[8]        ; FL_CE_N       ; 17.375 ; 18.047 ; 18.047 ; 17.375 ;
; A[8]        ; LEDG[0]       ;        ; 15.487 ; 15.487 ;        ;
; A[8]        ; LEDG[1]       ;        ; 21.293 ; 21.293 ;        ;
; A[8]        ; LEDG[2]       ; 16.741 ;        ;        ; 16.741 ;
; A[8]        ; LEDG[3]       ; 16.077 ;        ;        ; 16.077 ;
; A[8]        ; LEDG[4]       ; 20.169 ;        ;        ; 20.169 ;
; A[8]        ; LEDG[5]       ; 20.531 ;        ;        ; 20.531 ;
; A[8]        ; LEDG[6]       ; 20.576 ;        ;        ; 20.576 ;
; A[8]        ; LEDR[6]       ; 14.991 ; 20.835 ; 20.835 ; 14.991 ;
; A[8]        ; LEDR[7]       ; 15.483 ; 22.096 ; 22.096 ; 15.483 ;
; A[8]        ; LEDR[8]       ; 14.787 ; 17.567 ; 17.567 ; 14.787 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.839 ;        ;        ; 10.839 ;
; A[8]        ; SRAM_CE_N     ; 22.187 ;        ;        ; 22.187 ;
; A[8]        ; SRAM_DQ[0]    ; 22.506 ; 22.506 ; 22.506 ; 22.506 ;
; A[8]        ; SRAM_DQ[1]    ; 22.516 ; 22.516 ; 22.516 ; 22.516 ;
; A[8]        ; SRAM_DQ[2]    ; 22.503 ; 22.503 ; 22.503 ; 22.503 ;
; A[8]        ; SRAM_DQ[3]    ; 22.513 ; 22.513 ; 22.513 ; 22.513 ;
; A[8]        ; SRAM_DQ[4]    ; 22.490 ; 22.490 ; 22.490 ; 22.490 ;
; A[8]        ; SRAM_DQ[5]    ; 22.490 ; 22.490 ; 22.490 ; 22.490 ;
; A[8]        ; SRAM_DQ[6]    ; 22.195 ; 22.195 ; 22.195 ; 22.195 ;
; A[8]        ; SRAM_DQ[7]    ; 22.206 ; 22.206 ; 22.206 ; 22.206 ;
; A[8]        ; SRAM_DQ[8]    ; 22.816 ; 22.816 ; 22.816 ; 22.816 ;
; A[8]        ; SRAM_DQ[9]    ; 22.816 ; 22.816 ; 22.816 ; 22.816 ;
; A[8]        ; SRAM_DQ[10]   ; 23.085 ; 23.085 ; 23.085 ; 23.085 ;
; A[8]        ; SRAM_DQ[11]   ; 22.806 ; 22.806 ; 22.806 ; 22.806 ;
; A[8]        ; SRAM_DQ[12]   ; 22.593 ; 22.593 ; 22.593 ; 22.593 ;
; A[8]        ; SRAM_DQ[13]   ; 23.095 ; 23.095 ; 23.095 ; 23.095 ;
; A[8]        ; SRAM_DQ[14]   ; 23.095 ; 23.095 ; 23.095 ; 23.095 ;
; A[8]        ; SRAM_DQ[15]   ; 23.080 ; 23.080 ; 23.080 ; 23.080 ;
; A[9]        ; D[0]          ; 26.610 ; 26.210 ; 26.210 ; 26.610 ;
; A[9]        ; D[1]          ; 26.511 ; 26.457 ; 26.457 ; 26.511 ;
; A[9]        ; D[2]          ; 26.045 ; 26.045 ; 26.045 ; 26.045 ;
; A[9]        ; D[3]          ; 26.429 ; 26.429 ; 26.429 ; 26.429 ;
; A[9]        ; D[4]          ; 26.524 ; 26.524 ; 26.524 ; 26.524 ;
; A[9]        ; D[5]          ; 26.863 ; 26.863 ; 26.863 ; 26.863 ;
; A[9]        ; D[6]          ; 26.079 ; 26.079 ; 26.079 ; 26.079 ;
; A[9]        ; D[7]          ; 26.588 ; 26.588 ; 26.588 ; 26.588 ;
; A[9]        ; FL_ADDR[9]    ; 10.839 ;        ;        ; 10.839 ;
; A[9]        ; FL_ADDR[14]   ; 18.302 ; 18.302 ; 18.302 ; 18.302 ;
; A[9]        ; FL_ADDR[15]   ; 17.940 ; 17.940 ; 17.940 ; 17.940 ;
; A[9]        ; FL_ADDR[16]   ; 17.938 ; 17.938 ; 17.938 ; 17.938 ;
; A[9]        ; FL_ADDR[17]   ; 18.429 ;        ;        ; 18.429 ;
; A[9]        ; FL_CE_N       ; 17.410 ; 18.082 ; 18.082 ; 17.410 ;
; A[9]        ; LEDG[0]       ;        ; 15.522 ; 15.522 ;        ;
; A[9]        ; LEDG[1]       ;        ; 21.328 ; 21.328 ;        ;
; A[9]        ; LEDG[2]       ; 16.776 ;        ;        ; 16.776 ;
; A[9]        ; LEDG[3]       ; 16.112 ;        ;        ; 16.112 ;
; A[9]        ; LEDG[4]       ; 20.204 ;        ;        ; 20.204 ;
; A[9]        ; LEDG[5]       ; 20.566 ;        ;        ; 20.566 ;
; A[9]        ; LEDG[6]       ; 20.611 ;        ;        ; 20.611 ;
; A[9]        ; LEDR[6]       ; 15.026 ; 20.870 ; 20.870 ; 15.026 ;
; A[9]        ; LEDR[7]       ; 15.518 ; 22.131 ; 22.131 ; 15.518 ;
; A[9]        ; LEDR[8]       ; 15.480 ; 17.602 ; 17.602 ; 15.480 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.352 ;        ;        ; 10.352 ;
; A[9]        ; SRAM_CE_N     ; 22.222 ;        ;        ; 22.222 ;
; A[9]        ; SRAM_DQ[0]    ; 22.541 ; 22.541 ; 22.541 ; 22.541 ;
; A[9]        ; SRAM_DQ[1]    ; 22.551 ; 22.551 ; 22.551 ; 22.551 ;
; A[9]        ; SRAM_DQ[2]    ; 22.538 ; 22.538 ; 22.538 ; 22.538 ;
; A[9]        ; SRAM_DQ[3]    ; 22.548 ; 22.548 ; 22.548 ; 22.548 ;
; A[9]        ; SRAM_DQ[4]    ; 22.525 ; 22.525 ; 22.525 ; 22.525 ;
; A[9]        ; SRAM_DQ[5]    ; 22.525 ; 22.525 ; 22.525 ; 22.525 ;
; A[9]        ; SRAM_DQ[6]    ; 22.230 ; 22.230 ; 22.230 ; 22.230 ;
; A[9]        ; SRAM_DQ[7]    ; 22.241 ; 22.241 ; 22.241 ; 22.241 ;
; A[9]        ; SRAM_DQ[8]    ; 22.851 ; 22.851 ; 22.851 ; 22.851 ;
; A[9]        ; SRAM_DQ[9]    ; 22.851 ; 22.851 ; 22.851 ; 22.851 ;
; A[9]        ; SRAM_DQ[10]   ; 23.120 ; 23.120 ; 23.120 ; 23.120 ;
; A[9]        ; SRAM_DQ[11]   ; 22.841 ; 22.841 ; 22.841 ; 22.841 ;
; A[9]        ; SRAM_DQ[12]   ; 22.628 ; 22.628 ; 22.628 ; 22.628 ;
; A[9]        ; SRAM_DQ[13]   ; 23.130 ; 23.130 ; 23.130 ; 23.130 ;
; A[9]        ; SRAM_DQ[14]   ; 23.130 ; 23.130 ; 23.130 ; 23.130 ;
; A[9]        ; SRAM_DQ[15]   ; 23.115 ; 23.115 ; 23.115 ; 23.115 ;
; A[10]       ; D[0]          ; 26.609 ; 26.209 ; 26.209 ; 26.609 ;
; A[10]       ; D[1]          ; 26.510 ; 26.456 ; 26.456 ; 26.510 ;
; A[10]       ; D[2]          ; 26.044 ; 26.044 ; 26.044 ; 26.044 ;
; A[10]       ; D[3]          ; 26.428 ; 26.428 ; 26.428 ; 26.428 ;
; A[10]       ; D[4]          ; 26.523 ; 26.523 ; 26.523 ; 26.523 ;
; A[10]       ; D[5]          ; 26.862 ; 26.862 ; 26.862 ; 26.862 ;
; A[10]       ; D[6]          ; 26.078 ; 26.078 ; 26.078 ; 26.078 ;
; A[10]       ; D[7]          ; 26.587 ; 26.587 ; 26.587 ; 26.587 ;
; A[10]       ; FL_ADDR[10]   ; 11.087 ;        ;        ; 11.087 ;
; A[10]       ; FL_ADDR[14]   ; 18.301 ; 18.301 ; 18.301 ; 18.301 ;
; A[10]       ; FL_ADDR[15]   ; 17.939 ; 17.939 ; 17.939 ; 17.939 ;
; A[10]       ; FL_ADDR[16]   ; 17.937 ; 17.937 ; 17.937 ; 17.937 ;
; A[10]       ; FL_ADDR[17]   ; 18.428 ;        ;        ; 18.428 ;
; A[10]       ; FL_CE_N       ; 17.409 ; 18.081 ; 18.081 ; 17.409 ;
; A[10]       ; LEDG[0]       ;        ; 15.521 ; 15.521 ;        ;
; A[10]       ; LEDG[1]       ;        ; 21.327 ; 21.327 ;        ;
; A[10]       ; LEDG[2]       ; 16.775 ;        ;        ; 16.775 ;
; A[10]       ; LEDG[3]       ; 16.111 ;        ;        ; 16.111 ;
; A[10]       ; LEDG[4]       ; 20.203 ;        ;        ; 20.203 ;
; A[10]       ; LEDG[5]       ; 20.565 ;        ;        ; 20.565 ;
; A[10]       ; LEDG[6]       ; 20.610 ;        ;        ; 20.610 ;
; A[10]       ; LEDR[6]       ; 15.033 ; 20.869 ; 20.869 ; 15.033 ;
; A[10]       ; LEDR[7]       ; 15.517 ; 22.130 ; 22.130 ; 15.517 ;
; A[10]       ; LEDR[8]       ; 15.292 ; 17.601 ; 17.601 ; 15.292 ;
; A[10]       ; SRAM_ADDR[10] ; 10.888 ;        ;        ; 10.888 ;
; A[10]       ; SRAM_CE_N     ; 22.221 ;        ;        ; 22.221 ;
; A[10]       ; SRAM_DQ[0]    ; 22.540 ; 22.540 ; 22.540 ; 22.540 ;
; A[10]       ; SRAM_DQ[1]    ; 22.550 ; 22.550 ; 22.550 ; 22.550 ;
; A[10]       ; SRAM_DQ[2]    ; 22.537 ; 22.537 ; 22.537 ; 22.537 ;
; A[10]       ; SRAM_DQ[3]    ; 22.547 ; 22.547 ; 22.547 ; 22.547 ;
; A[10]       ; SRAM_DQ[4]    ; 22.524 ; 22.524 ; 22.524 ; 22.524 ;
; A[10]       ; SRAM_DQ[5]    ; 22.524 ; 22.524 ; 22.524 ; 22.524 ;
; A[10]       ; SRAM_DQ[6]    ; 22.229 ; 22.229 ; 22.229 ; 22.229 ;
; A[10]       ; SRAM_DQ[7]    ; 22.240 ; 22.240 ; 22.240 ; 22.240 ;
; A[10]       ; SRAM_DQ[8]    ; 22.850 ; 22.850 ; 22.850 ; 22.850 ;
; A[10]       ; SRAM_DQ[9]    ; 22.850 ; 22.850 ; 22.850 ; 22.850 ;
; A[10]       ; SRAM_DQ[10]   ; 23.119 ; 23.119 ; 23.119 ; 23.119 ;
; A[10]       ; SRAM_DQ[11]   ; 22.840 ; 22.840 ; 22.840 ; 22.840 ;
; A[10]       ; SRAM_DQ[12]   ; 22.627 ; 22.627 ; 22.627 ; 22.627 ;
; A[10]       ; SRAM_DQ[13]   ; 23.129 ; 23.129 ; 23.129 ; 23.129 ;
; A[10]       ; SRAM_DQ[14]   ; 23.129 ; 23.129 ; 23.129 ; 23.129 ;
; A[10]       ; SRAM_DQ[15]   ; 23.114 ; 23.114 ; 23.114 ; 23.114 ;
; A[11]       ; D[0]          ; 26.969 ; 26.569 ; 26.569 ; 26.969 ;
; A[11]       ; D[1]          ; 26.870 ; 26.816 ; 26.816 ; 26.870 ;
; A[11]       ; D[2]          ; 26.404 ; 26.404 ; 26.404 ; 26.404 ;
; A[11]       ; D[3]          ; 26.788 ; 26.788 ; 26.788 ; 26.788 ;
; A[11]       ; D[4]          ; 26.883 ; 26.883 ; 26.883 ; 26.883 ;
; A[11]       ; D[5]          ; 27.222 ; 27.222 ; 27.222 ; 27.222 ;
; A[11]       ; D[6]          ; 26.438 ; 26.438 ; 26.438 ; 26.438 ;
; A[11]       ; D[7]          ; 26.947 ; 26.947 ; 26.947 ; 26.947 ;
; A[11]       ; FL_ADDR[11]   ; 10.606 ;        ;        ; 10.606 ;
; A[11]       ; FL_ADDR[14]   ; 18.661 ; 18.661 ; 18.661 ; 18.661 ;
; A[11]       ; FL_ADDR[15]   ; 18.299 ; 18.299 ; 18.299 ; 18.299 ;
; A[11]       ; FL_ADDR[16]   ; 18.297 ; 18.297 ; 18.297 ; 18.297 ;
; A[11]       ; FL_ADDR[17]   ; 18.788 ;        ;        ; 18.788 ;
; A[11]       ; FL_CE_N       ; 17.769 ; 18.441 ; 18.441 ; 17.769 ;
; A[11]       ; LEDG[0]       ;        ; 15.881 ; 15.881 ;        ;
; A[11]       ; LEDG[1]       ;        ; 21.687 ; 21.687 ;        ;
; A[11]       ; LEDG[2]       ; 17.135 ;        ;        ; 17.135 ;
; A[11]       ; LEDG[3]       ; 16.471 ;        ;        ; 16.471 ;
; A[11]       ; LEDG[4]       ; 20.563 ;        ;        ; 20.563 ;
; A[11]       ; LEDG[5]       ; 20.925 ;        ;        ; 20.925 ;
; A[11]       ; LEDG[6]       ; 20.970 ;        ;        ; 20.970 ;
; A[11]       ; LEDR[6]       ; 15.385 ; 21.229 ; 21.229 ; 15.385 ;
; A[11]       ; LEDR[7]       ; 15.877 ; 22.490 ; 22.490 ; 15.877 ;
; A[11]       ; LEDR[8]       ; 14.564 ; 17.961 ; 17.961 ; 14.564 ;
; A[11]       ; SRAM_ADDR[11] ; 10.842 ;        ;        ; 10.842 ;
; A[11]       ; SRAM_CE_N     ; 22.581 ;        ;        ; 22.581 ;
; A[11]       ; SRAM_DQ[0]    ; 22.900 ; 22.900 ; 22.900 ; 22.900 ;
; A[11]       ; SRAM_DQ[1]    ; 22.910 ; 22.910 ; 22.910 ; 22.910 ;
; A[11]       ; SRAM_DQ[2]    ; 22.897 ; 22.897 ; 22.897 ; 22.897 ;
; A[11]       ; SRAM_DQ[3]    ; 22.907 ; 22.907 ; 22.907 ; 22.907 ;
; A[11]       ; SRAM_DQ[4]    ; 22.884 ; 22.884 ; 22.884 ; 22.884 ;
; A[11]       ; SRAM_DQ[5]    ; 22.884 ; 22.884 ; 22.884 ; 22.884 ;
; A[11]       ; SRAM_DQ[6]    ; 22.589 ; 22.589 ; 22.589 ; 22.589 ;
; A[11]       ; SRAM_DQ[7]    ; 22.600 ; 22.600 ; 22.600 ; 22.600 ;
; A[11]       ; SRAM_DQ[8]    ; 23.210 ; 23.210 ; 23.210 ; 23.210 ;
; A[11]       ; SRAM_DQ[9]    ; 23.210 ; 23.210 ; 23.210 ; 23.210 ;
; A[11]       ; SRAM_DQ[10]   ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; A[11]       ; SRAM_DQ[11]   ; 23.200 ; 23.200 ; 23.200 ; 23.200 ;
; A[11]       ; SRAM_DQ[12]   ; 22.987 ; 22.987 ; 22.987 ; 22.987 ;
; A[11]       ; SRAM_DQ[13]   ; 23.489 ; 23.489 ; 23.489 ; 23.489 ;
; A[11]       ; SRAM_DQ[14]   ; 23.489 ; 23.489 ; 23.489 ; 23.489 ;
; A[11]       ; SRAM_DQ[15]   ; 23.474 ; 23.474 ; 23.474 ; 23.474 ;
; A[12]       ; D[0]          ; 26.582 ; 26.182 ; 26.182 ; 26.582 ;
; A[12]       ; D[1]          ; 26.483 ; 26.429 ; 26.429 ; 26.483 ;
; A[12]       ; D[2]          ; 26.017 ; 26.017 ; 26.017 ; 26.017 ;
; A[12]       ; D[3]          ; 26.401 ; 26.401 ; 26.401 ; 26.401 ;
; A[12]       ; D[4]          ; 26.496 ; 26.496 ; 26.496 ; 26.496 ;
; A[12]       ; D[5]          ; 26.835 ; 26.835 ; 26.835 ; 26.835 ;
; A[12]       ; D[6]          ; 26.051 ; 26.051 ; 26.051 ; 26.051 ;
; A[12]       ; D[7]          ; 26.560 ; 26.560 ; 26.560 ; 26.560 ;
; A[12]       ; FL_ADDR[12]   ; 10.785 ;        ;        ; 10.785 ;
; A[12]       ; FL_ADDR[14]   ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[12]       ; FL_ADDR[15]   ; 17.912 ; 17.912 ; 17.912 ; 17.912 ;
; A[12]       ; FL_ADDR[16]   ; 17.910 ; 17.910 ; 17.910 ; 17.910 ;
; A[12]       ; FL_ADDR[17]   ; 18.401 ;        ;        ; 18.401 ;
; A[12]       ; FL_CE_N       ; 17.382 ; 18.054 ; 18.054 ; 17.382 ;
; A[12]       ; LEDG[0]       ;        ; 15.494 ; 15.494 ;        ;
; A[12]       ; LEDG[1]       ;        ; 21.300 ; 21.300 ;        ;
; A[12]       ; LEDG[2]       ; 16.748 ;        ;        ; 16.748 ;
; A[12]       ; LEDG[3]       ; 16.084 ;        ;        ; 16.084 ;
; A[12]       ; LEDG[4]       ; 20.176 ;        ;        ; 20.176 ;
; A[12]       ; LEDG[5]       ; 20.538 ;        ;        ; 20.538 ;
; A[12]       ; LEDG[6]       ; 20.583 ;        ;        ; 20.583 ;
; A[12]       ; LEDR[6]       ; 14.998 ; 20.842 ; 20.842 ; 14.998 ;
; A[12]       ; LEDR[7]       ; 15.490 ; 22.103 ; 22.103 ; 15.490 ;
; A[12]       ; LEDR[8]       ; 14.437 ; 17.574 ; 17.574 ; 14.437 ;
; A[12]       ; SRAM_ADDR[12] ; 11.037 ;        ;        ; 11.037 ;
; A[12]       ; SRAM_CE_N     ; 22.194 ;        ;        ; 22.194 ;
; A[12]       ; SRAM_DQ[0]    ; 22.513 ; 22.513 ; 22.513 ; 22.513 ;
; A[12]       ; SRAM_DQ[1]    ; 22.523 ; 22.523 ; 22.523 ; 22.523 ;
; A[12]       ; SRAM_DQ[2]    ; 22.510 ; 22.510 ; 22.510 ; 22.510 ;
; A[12]       ; SRAM_DQ[3]    ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; A[12]       ; SRAM_DQ[4]    ; 22.497 ; 22.497 ; 22.497 ; 22.497 ;
; A[12]       ; SRAM_DQ[5]    ; 22.497 ; 22.497 ; 22.497 ; 22.497 ;
; A[12]       ; SRAM_DQ[6]    ; 22.202 ; 22.202 ; 22.202 ; 22.202 ;
; A[12]       ; SRAM_DQ[7]    ; 22.213 ; 22.213 ; 22.213 ; 22.213 ;
; A[12]       ; SRAM_DQ[8]    ; 22.823 ; 22.823 ; 22.823 ; 22.823 ;
; A[12]       ; SRAM_DQ[9]    ; 22.823 ; 22.823 ; 22.823 ; 22.823 ;
; A[12]       ; SRAM_DQ[10]   ; 23.092 ; 23.092 ; 23.092 ; 23.092 ;
; A[12]       ; SRAM_DQ[11]   ; 22.813 ; 22.813 ; 22.813 ; 22.813 ;
; A[12]       ; SRAM_DQ[12]   ; 22.600 ; 22.600 ; 22.600 ; 22.600 ;
; A[12]       ; SRAM_DQ[13]   ; 23.102 ; 23.102 ; 23.102 ; 23.102 ;
; A[12]       ; SRAM_DQ[14]   ; 23.102 ; 23.102 ; 23.102 ; 23.102 ;
; A[12]       ; SRAM_DQ[15]   ; 23.087 ; 23.087 ; 23.087 ; 23.087 ;
; A[13]       ; D[0]          ; 26.397 ; 25.997 ; 25.997 ; 26.397 ;
; A[13]       ; D[1]          ; 26.298 ; 26.244 ; 26.244 ; 26.298 ;
; A[13]       ; D[2]          ; 25.832 ; 25.832 ; 25.832 ; 25.832 ;
; A[13]       ; D[3]          ; 26.216 ; 26.216 ; 26.216 ; 26.216 ;
; A[13]       ; D[4]          ; 26.311 ; 26.311 ; 26.311 ; 26.311 ;
; A[13]       ; D[5]          ; 26.650 ; 26.650 ; 26.650 ; 26.650 ;
; A[13]       ; D[6]          ; 25.866 ; 25.866 ; 25.866 ; 25.866 ;
; A[13]       ; D[7]          ; 26.375 ; 26.375 ; 26.375 ; 26.375 ;
; A[13]       ; FL_ADDR[13]   ; 10.673 ;        ;        ; 10.673 ;
; A[13]       ; FL_ADDR[14]   ; 18.089 ; 18.089 ; 18.089 ; 18.089 ;
; A[13]       ; FL_ADDR[15]   ; 17.727 ; 17.727 ; 17.727 ; 17.727 ;
; A[13]       ; FL_ADDR[16]   ; 17.725 ; 17.725 ; 17.725 ; 17.725 ;
; A[13]       ; FL_ADDR[17]   ; 18.216 ;        ;        ; 18.216 ;
; A[13]       ; FL_CE_N       ; 17.197 ; 17.869 ; 17.869 ; 17.197 ;
; A[13]       ; LEDG[0]       ;        ; 15.309 ; 15.309 ;        ;
; A[13]       ; LEDG[1]       ;        ; 21.115 ; 21.115 ;        ;
; A[13]       ; LEDG[2]       ; 16.563 ;        ;        ; 16.563 ;
; A[13]       ; LEDG[3]       ; 15.899 ;        ;        ; 15.899 ;
; A[13]       ; LEDG[4]       ; 19.991 ;        ;        ; 19.991 ;
; A[13]       ; LEDG[5]       ; 20.353 ;        ;        ; 20.353 ;
; A[13]       ; LEDG[6]       ; 20.398 ;        ;        ; 20.398 ;
; A[13]       ; LEDR[6]       ; 14.821 ; 20.657 ; 20.657 ; 14.821 ;
; A[13]       ; LEDR[7]       ; 15.305 ; 21.918 ; 21.918 ; 15.305 ;
; A[13]       ; LEDR[8]       ; 14.173 ; 17.389 ; 17.389 ; 14.173 ;
; A[13]       ; SRAM_ADDR[13] ; 10.878 ;        ;        ; 10.878 ;
; A[13]       ; SRAM_CE_N     ; 22.009 ;        ;        ; 22.009 ;
; A[13]       ; SRAM_DQ[0]    ; 22.328 ; 22.328 ; 22.328 ; 22.328 ;
; A[13]       ; SRAM_DQ[1]    ; 22.338 ; 22.338 ; 22.338 ; 22.338 ;
; A[13]       ; SRAM_DQ[2]    ; 22.325 ; 22.325 ; 22.325 ; 22.325 ;
; A[13]       ; SRAM_DQ[3]    ; 22.335 ; 22.335 ; 22.335 ; 22.335 ;
; A[13]       ; SRAM_DQ[4]    ; 22.312 ; 22.312 ; 22.312 ; 22.312 ;
; A[13]       ; SRAM_DQ[5]    ; 22.312 ; 22.312 ; 22.312 ; 22.312 ;
; A[13]       ; SRAM_DQ[6]    ; 22.017 ; 22.017 ; 22.017 ; 22.017 ;
; A[13]       ; SRAM_DQ[7]    ; 22.028 ; 22.028 ; 22.028 ; 22.028 ;
; A[13]       ; SRAM_DQ[8]    ; 22.638 ; 22.638 ; 22.638 ; 22.638 ;
; A[13]       ; SRAM_DQ[9]    ; 22.638 ; 22.638 ; 22.638 ; 22.638 ;
; A[13]       ; SRAM_DQ[10]   ; 22.907 ; 22.907 ; 22.907 ; 22.907 ;
; A[13]       ; SRAM_DQ[11]   ; 22.628 ; 22.628 ; 22.628 ; 22.628 ;
; A[13]       ; SRAM_DQ[12]   ; 22.415 ; 22.415 ; 22.415 ; 22.415 ;
; A[13]       ; SRAM_DQ[13]   ; 22.917 ; 22.917 ; 22.917 ; 22.917 ;
; A[13]       ; SRAM_DQ[14]   ; 22.917 ; 22.917 ; 22.917 ; 22.917 ;
; A[13]       ; SRAM_DQ[15]   ; 22.902 ; 22.902 ; 22.902 ; 22.902 ;
; A[14]       ; D[0]          ; 27.063 ; 26.663 ; 26.663 ; 27.063 ;
; A[14]       ; D[1]          ; 26.964 ; 26.910 ; 26.910 ; 26.964 ;
; A[14]       ; D[2]          ; 26.498 ; 26.498 ; 26.498 ; 26.498 ;
; A[14]       ; D[3]          ; 26.882 ; 26.882 ; 26.882 ; 26.882 ;
; A[14]       ; D[4]          ; 26.977 ; 26.977 ; 26.977 ; 26.977 ;
; A[14]       ; D[5]          ; 27.316 ; 27.316 ; 27.316 ; 27.316 ;
; A[14]       ; D[6]          ; 26.532 ; 26.532 ; 26.532 ; 26.532 ;
; A[14]       ; D[7]          ; 27.041 ; 27.041 ; 27.041 ; 27.041 ;
; A[14]       ; FL_ADDR[14]   ; 18.755 ; 18.755 ; 18.755 ; 18.755 ;
; A[14]       ; FL_ADDR[15]   ; 18.393 ; 18.393 ; 18.393 ; 18.393 ;
; A[14]       ; FL_ADDR[16]   ; 18.391 ; 18.391 ; 18.391 ; 18.391 ;
; A[14]       ; FL_ADDR[17]   ; 18.882 ; 17.489 ; 17.489 ; 18.882 ;
; A[14]       ; FL_CE_N       ; 17.863 ; 18.535 ; 18.535 ; 17.863 ;
; A[14]       ; LEDG[0]       ; 14.582 ; 15.975 ; 15.975 ; 14.582 ;
; A[14]       ; LEDG[1]       ; 17.402 ; 21.781 ; 21.781 ; 17.402 ;
; A[14]       ; LEDG[2]       ; 17.229 ;        ;        ; 17.229 ;
; A[14]       ; LEDG[3]       ; 16.565 ; 15.172 ; 15.172 ; 16.565 ;
; A[14]       ; LEDG[4]       ; 20.657 ; 16.278 ; 16.278 ; 20.657 ;
; A[14]       ; LEDG[5]       ; 21.019 ; 16.883 ; 16.883 ; 21.019 ;
; A[14]       ; LEDG[6]       ; 21.064 ; 16.886 ; 16.886 ; 21.064 ;
; A[14]       ; LEDR[6]       ; 16.904 ; 21.323 ; 21.323 ; 16.904 ;
; A[14]       ; LEDR[7]       ; 18.561 ; 22.584 ; 22.584 ; 18.561 ;
; A[14]       ; LEDR[8]       ; 16.662 ; 18.055 ; 18.055 ; 16.662 ;
; A[14]       ; SRAM_ADDR[14] ; 17.627 ; 17.627 ; 17.627 ; 17.627 ;
; A[14]       ; SRAM_ADDR[15] ; 19.652 ; 19.652 ; 19.652 ; 19.652 ;
; A[14]       ; SRAM_ADDR[16] ; 20.025 ; 20.025 ; 20.025 ; 20.025 ;
; A[14]       ; SRAM_ADDR[17] ; 18.943 ; 18.943 ; 18.943 ; 18.943 ;
; A[14]       ; SRAM_CE_N     ; 22.675 ; 18.296 ; 18.296 ; 22.675 ;
; A[14]       ; SRAM_DQ[0]    ; 22.994 ; 22.994 ; 22.994 ; 22.994 ;
; A[14]       ; SRAM_DQ[1]    ; 23.004 ; 23.004 ; 23.004 ; 23.004 ;
; A[14]       ; SRAM_DQ[2]    ; 22.991 ; 22.991 ; 22.991 ; 22.991 ;
; A[14]       ; SRAM_DQ[3]    ; 23.001 ; 23.001 ; 23.001 ; 23.001 ;
; A[14]       ; SRAM_DQ[4]    ; 22.978 ; 22.978 ; 22.978 ; 22.978 ;
; A[14]       ; SRAM_DQ[5]    ; 22.978 ; 22.978 ; 22.978 ; 22.978 ;
; A[14]       ; SRAM_DQ[6]    ; 22.683 ; 22.683 ; 22.683 ; 22.683 ;
; A[14]       ; SRAM_DQ[7]    ; 22.694 ; 22.694 ; 22.694 ; 22.694 ;
; A[14]       ; SRAM_DQ[8]    ; 23.304 ; 23.304 ; 23.304 ; 23.304 ;
; A[14]       ; SRAM_DQ[9]    ; 23.304 ; 23.304 ; 23.304 ; 23.304 ;
; A[14]       ; SRAM_DQ[10]   ; 23.573 ; 23.573 ; 23.573 ; 23.573 ;
; A[14]       ; SRAM_DQ[11]   ; 23.294 ; 23.294 ; 23.294 ; 23.294 ;
; A[14]       ; SRAM_DQ[12]   ; 23.081 ; 23.081 ; 23.081 ; 23.081 ;
; A[14]       ; SRAM_DQ[13]   ; 23.583 ; 23.583 ; 23.583 ; 23.583 ;
; A[14]       ; SRAM_DQ[14]   ; 23.583 ; 23.583 ; 23.583 ; 23.583 ;
; A[14]       ; SRAM_DQ[15]   ; 23.568 ; 23.568 ; 23.568 ; 23.568 ;
; A[14]       ; SRAM_LB_N     ; 17.483 ; 17.483 ; 17.483 ; 17.483 ;
; A[14]       ; SRAM_UB_N     ; 16.867 ; 16.867 ; 16.867 ; 16.867 ;
; A[15]       ; D[0]          ; 25.354 ; 24.954 ; 24.954 ; 25.354 ;
; A[15]       ; D[1]          ; 25.255 ; 24.770 ; 24.770 ; 25.255 ;
; A[15]       ; D[2]          ; 24.789 ; 24.789 ; 24.789 ; 24.789 ;
; A[15]       ; D[3]          ; 24.444 ; 24.444 ; 24.444 ; 24.444 ;
; A[15]       ; D[4]          ; 24.444 ; 24.444 ; 24.444 ; 24.444 ;
; A[15]       ; D[5]          ; 24.819 ; 24.819 ; 24.819 ; 24.819 ;
; A[15]       ; D[6]          ; 24.823 ; 24.823 ; 24.823 ; 24.823 ;
; A[15]       ; D[7]          ; 24.781 ; 24.781 ; 24.781 ; 24.781 ;
; A[15]       ; FL_ADDR[14]   ; 17.735 ; 17.735 ; 17.735 ; 17.735 ;
; A[15]       ; FL_ADDR[15]   ; 17.373 ; 17.373 ; 17.373 ; 17.373 ;
; A[15]       ; FL_ADDR[16]   ; 17.371 ; 17.371 ; 17.371 ; 17.371 ;
; A[15]       ; FL_ADDR[17]   ; 17.862 ; 17.862 ; 17.862 ; 17.862 ;
; A[15]       ; FL_CE_N       ; 17.515 ; 17.515 ; 17.515 ; 17.515 ;
; A[15]       ; LEDG[0]       ; 14.955 ; 14.955 ; 14.955 ; 14.955 ;
; A[15]       ; LEDG[1]       ; 17.775 ; 19.034 ; 19.034 ; 17.775 ;
; A[15]       ; LEDG[2]       ; 14.482 ;        ;        ; 14.482 ;
; A[15]       ; LEDG[3]       ; 15.545 ; 15.545 ; 15.545 ; 15.545 ;
; A[15]       ; LEDG[4]       ; 17.910 ; 16.651 ; 16.651 ; 17.910 ;
; A[15]       ; LEDG[5]       ; 18.272 ; 16.625 ; 16.625 ; 18.272 ;
; A[15]       ; LEDG[6]       ; 18.317 ; 16.669 ; 16.669 ; 18.317 ;
; A[15]       ; LEDR[6]       ; 17.206 ; 18.576 ; 18.576 ; 17.206 ;
; A[15]       ; LEDR[7]       ; 18.788 ; 20.875 ; 20.875 ; 18.788 ;
; A[15]       ; LEDR[8]       ; 17.035 ; 17.035 ; 17.035 ; 17.035 ;
; A[15]       ; SRAM_ADDR[14] ; 15.195 ; 15.195 ; 15.195 ; 15.195 ;
; A[15]       ; SRAM_ADDR[15] ; 18.955 ; 18.955 ; 18.955 ; 18.955 ;
; A[15]       ; SRAM_ADDR[16] ; 19.328 ; 19.328 ; 19.328 ; 19.328 ;
; A[15]       ; SRAM_ADDR[17] ; 18.835 ; 18.835 ; 18.835 ; 18.835 ;
; A[15]       ; SRAM_CE_N     ; 19.928 ; 18.669 ; 18.669 ; 19.928 ;
; A[15]       ; SRAM_DQ[0]    ; 20.247 ; 20.247 ; 20.247 ; 20.247 ;
; A[15]       ; SRAM_DQ[1]    ; 20.257 ; 20.257 ; 20.257 ; 20.257 ;
; A[15]       ; SRAM_DQ[2]    ; 20.244 ; 20.244 ; 20.244 ; 20.244 ;
; A[15]       ; SRAM_DQ[3]    ; 20.254 ; 20.254 ; 20.254 ; 20.254 ;
; A[15]       ; SRAM_DQ[4]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[15]       ; SRAM_DQ[5]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[15]       ; SRAM_DQ[6]    ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[15]       ; SRAM_DQ[7]    ; 19.947 ; 19.947 ; 19.947 ; 19.947 ;
; A[15]       ; SRAM_DQ[8]    ; 20.557 ; 20.557 ; 20.557 ; 20.557 ;
; A[15]       ; SRAM_DQ[9]    ; 20.557 ; 20.557 ; 20.557 ; 20.557 ;
; A[15]       ; SRAM_DQ[10]   ; 20.826 ; 20.826 ; 20.826 ; 20.826 ;
; A[15]       ; SRAM_DQ[11]   ; 20.547 ; 20.547 ; 20.547 ; 20.547 ;
; A[15]       ; SRAM_DQ[12]   ; 20.334 ; 20.334 ; 20.334 ; 20.334 ;
; A[15]       ; SRAM_DQ[13]   ; 20.836 ; 20.836 ; 20.836 ; 20.836 ;
; A[15]       ; SRAM_DQ[14]   ; 20.836 ; 20.836 ; 20.836 ; 20.836 ;
; A[15]       ; SRAM_DQ[15]   ; 20.821 ; 20.821 ; 20.821 ; 20.821 ;
; A[15]       ; SRAM_LB_N     ; 17.493 ; 17.493 ; 17.493 ; 17.493 ;
; A[15]       ; SRAM_UB_N     ; 16.877 ; 16.877 ; 16.877 ; 16.877 ;
; D[0]        ; SRAM_DQ[0]    ; 11.387 ;        ;        ; 11.387 ;
; D[0]        ; SRAM_DQ[8]    ; 11.358 ;        ;        ; 11.358 ;
; D[1]        ; SRAM_DQ[1]    ; 11.377 ;        ;        ; 11.377 ;
; D[1]        ; SRAM_DQ[9]    ; 11.202 ;        ;        ; 11.202 ;
; D[2]        ; SRAM_DQ[2]    ; 11.400 ;        ;        ; 11.400 ;
; D[2]        ; SRAM_DQ[10]   ; 11.377 ;        ;        ; 11.377 ;
; D[3]        ; SRAM_DQ[3]    ; 10.636 ;        ;        ; 10.636 ;
; D[3]        ; SRAM_DQ[11]   ; 10.864 ;        ;        ; 10.864 ;
; D[4]        ; SRAM_DQ[4]    ; 10.637 ;        ;        ; 10.637 ;
; D[4]        ; SRAM_DQ[12]   ; 10.630 ;        ;        ; 10.630 ;
; D[5]        ; SRAM_DQ[5]    ; 10.527 ;        ;        ; 10.527 ;
; D[5]        ; SRAM_DQ[13]   ; 10.511 ;        ;        ; 10.511 ;
; D[6]        ; SRAM_DQ[6]    ; 10.451 ;        ;        ; 10.451 ;
; D[6]        ; SRAM_DQ[14]   ; 10.456 ;        ;        ; 10.456 ;
; D[7]        ; SRAM_DQ[7]    ; 10.985 ;        ;        ; 10.985 ;
; D[7]        ; SRAM_DQ[15]   ; 10.121 ;        ;        ; 10.121 ;
; FL_DQ[0]    ; D[0]          ; 14.332 ;        ;        ; 14.332 ;
; FL_DQ[1]    ; D[1]          ; 14.595 ;        ;        ; 14.595 ;
; FL_DQ[2]    ; D[2]          ; 13.092 ;        ;        ; 13.092 ;
; FL_DQ[3]    ; D[3]          ; 14.131 ;        ;        ; 14.131 ;
; FL_DQ[4]    ; D[4]          ; 14.584 ;        ;        ; 14.584 ;
; FL_DQ[5]    ; D[5]          ; 16.011 ; 16.011 ; 16.011 ; 16.011 ;
; FL_DQ[6]    ; D[6]          ; 15.034 ; 15.034 ; 15.034 ; 15.034 ;
; FL_DQ[7]    ; D[7]          ; 15.545 ; 15.545 ; 15.545 ; 15.545 ;
; IORQ_n      ; BUSDIR_n      ; 12.142 ;        ;        ; 12.142 ;
; IORQ_n      ; D[0]          ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; IORQ_n      ; D[1]          ; 19.502 ; 19.502 ; 19.502 ; 19.502 ;
; IORQ_n      ; D[2]          ; 21.468 ; 21.468 ; 21.468 ; 21.468 ;
; IORQ_n      ; D[3]          ; 19.968 ; 19.968 ; 19.968 ; 19.968 ;
; IORQ_n      ; D[4]          ; 19.919 ; 19.919 ; 19.919 ; 19.919 ;
; IORQ_n      ; D[5]          ; 14.395 ; 14.395 ; 14.395 ; 14.395 ;
; IORQ_n      ; D[6]          ; 14.399 ; 14.399 ; 14.399 ; 14.399 ;
; IORQ_n      ; D[7]          ; 14.357 ; 14.357 ; 14.357 ; 14.357 ;
; IORQ_n      ; U1OE_n        ; 14.062 ;        ;        ; 14.062 ;
; M1_n        ; BUSDIR_n      ;        ; 11.676 ; 11.676 ;        ;
; M1_n        ; D[0]          ; 19.240 ; 19.240 ; 19.240 ; 19.240 ;
; M1_n        ; D[1]          ; 19.131 ; 19.131 ; 19.131 ; 19.131 ;
; M1_n        ; D[2]          ; 21.097 ; 21.097 ; 21.097 ; 21.097 ;
; M1_n        ; D[3]          ; 19.597 ; 19.597 ; 19.597 ; 19.597 ;
; M1_n        ; D[4]          ; 19.548 ; 19.548 ; 19.548 ; 19.548 ;
; M1_n        ; D[5]          ; 13.929 ; 13.929 ; 13.929 ; 13.929 ;
; M1_n        ; D[6]          ; 13.933 ; 13.933 ; 13.933 ; 13.933 ;
; M1_n        ; D[7]          ; 13.891 ; 13.891 ; 13.891 ; 13.891 ;
; M1_n        ; U1OE_n        ;        ; 14.288 ; 14.288 ;        ;
; RD_n        ; BUSDIR_n      ; 12.385 ;        ;        ; 12.385 ;
; RD_n        ; D[0]          ; 19.949 ; 19.949 ; 19.949 ; 19.949 ;
; RD_n        ; D[1]          ; 19.840 ; 19.840 ; 19.840 ; 19.840 ;
; RD_n        ; D[2]          ; 21.806 ; 21.806 ; 21.806 ; 21.806 ;
; RD_n        ; D[3]          ; 20.306 ; 20.306 ; 20.306 ; 20.306 ;
; RD_n        ; D[4]          ; 20.257 ; 20.257 ; 20.257 ; 20.257 ;
; RD_n        ; D[5]          ; 19.420 ; 19.420 ; 19.420 ; 19.420 ;
; RD_n        ; D[6]          ; 18.963 ; 18.963 ; 18.963 ; 18.963 ;
; RD_n        ; D[7]          ; 19.115 ; 19.115 ; 19.115 ; 19.115 ;
; RD_n        ; FL_CE_N       ; 13.322 ;        ;        ; 13.322 ;
; RD_n        ; FL_OE_N       ; 10.039 ;        ;        ; 10.039 ;
; RD_n        ; LEDR[7]       ;        ; 15.015 ; 15.015 ;        ;
; RD_n        ; U1OE_n        ; 13.649 ;        ;        ; 13.649 ;
; SLTSL_n     ; D[0]          ; 21.005 ; 21.005 ; 21.005 ; 21.005 ;
; SLTSL_n     ; D[1]          ; 21.312 ; 21.312 ; 21.312 ; 21.312 ;
; SLTSL_n     ; D[2]          ; 20.022 ; 20.081 ; 20.081 ; 20.022 ;
; SLTSL_n     ; D[3]          ; 21.284 ; 21.284 ; 21.284 ; 21.284 ;
; SLTSL_n     ; D[4]          ; 21.379 ; 21.379 ; 21.379 ; 21.379 ;
; SLTSL_n     ; D[5]          ; 21.747 ; 21.747 ; 21.747 ; 21.747 ;
; SLTSL_n     ; D[6]          ; 20.598 ; 20.598 ; 20.598 ; 20.598 ;
; SLTSL_n     ; D[7]          ; 21.442 ; 21.442 ; 21.442 ; 21.442 ;
; SLTSL_n     ; FL_ADDR[14]   ; 16.229 ; 16.229 ; 16.229 ; 16.229 ;
; SLTSL_n     ; FL_ADDR[15]   ; 15.867 ; 15.867 ; 15.867 ; 15.867 ;
; SLTSL_n     ; FL_ADDR[16]   ; 15.865 ; 15.865 ; 15.865 ; 15.865 ;
; SLTSL_n     ; FL_ADDR[17]   ; 16.356 ;        ;        ; 16.356 ;
; SLTSL_n     ; FL_CE_N       ; 15.337 ; 16.009 ; 16.009 ; 15.337 ;
; SLTSL_n     ; LEDG[0]       ;        ; 13.449 ; 13.449 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 14.763 ; 14.763 ;        ;
; SLTSL_n     ; LEDG[3]       ; 14.039 ;        ;        ; 14.039 ;
; SLTSL_n     ; LEDG[4]       ; 13.639 ;        ;        ; 13.639 ;
; SLTSL_n     ; LEDG[5]       ; 14.430 ;        ;        ; 14.430 ;
; SLTSL_n     ; LEDG[6]       ; 13.270 ; 14.433 ; 14.433 ; 13.270 ;
; SLTSL_n     ; LEDG[7]       ;        ; 12.502 ; 12.502 ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 14.451 ; 14.451 ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 16.108 ; 16.108 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 15.529 ; 15.529 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.657 ;        ;        ; 15.657 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.976 ; 15.976 ; 15.976 ; 15.976 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.986 ; 15.986 ; 15.986 ; 15.986 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.973 ; 15.973 ; 15.973 ; 15.973 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.983 ; 15.983 ; 15.983 ; 15.983 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 15.665 ; 15.665 ; 15.665 ; 15.665 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 15.676 ; 15.676 ; 15.676 ; 15.676 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.555 ; 16.555 ; 16.555 ; 16.555 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 16.063 ; 16.063 ; 16.063 ; 16.063 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.550 ; 16.550 ; 16.550 ; 16.550 ;
; SLTSL_n     ; U1OE_n        ; 13.986 ;        ;        ; 13.986 ;
; SRAM_DQ[0]  ; D[0]          ; 14.914 ;        ;        ; 14.914 ;
; SRAM_DQ[1]  ; D[1]          ; 15.668 ; 15.668 ; 15.668 ; 15.668 ;
; SRAM_DQ[2]  ; D[2]          ; 15.050 ;        ;        ; 15.050 ;
; SRAM_DQ[3]  ; D[3]          ; 14.646 ;        ;        ; 14.646 ;
; SRAM_DQ[4]  ; D[4]          ; 15.616 ; 15.616 ; 15.616 ; 15.616 ;
; SRAM_DQ[5]  ; D[5]          ; 15.292 ;        ;        ; 15.292 ;
; SRAM_DQ[6]  ; D[6]          ; 14.239 ;        ;        ; 14.239 ;
; SRAM_DQ[7]  ; D[7]          ; 14.967 ;        ;        ; 14.967 ;
; SRAM_DQ[8]  ; D[0]          ; 15.120 ; 15.120 ; 15.120 ; 15.120 ;
; SRAM_DQ[9]  ; D[1]          ; 14.967 ;        ;        ; 14.967 ;
; SRAM_DQ[10] ; D[2]          ; 16.078 ;        ;        ; 16.078 ;
; SRAM_DQ[11] ; D[3]          ; 15.162 ; 15.162 ; 15.162 ; 15.162 ;
; SRAM_DQ[12] ; D[4]          ; 14.447 ;        ;        ; 14.447 ;
; SRAM_DQ[13] ; D[5]          ; 15.306 ;        ;        ; 15.306 ;
; SRAM_DQ[14] ; D[6]          ; 14.182 ;        ;        ; 14.182 ;
; SRAM_DQ[15] ; D[7]          ; 14.962 ;        ;        ; 14.962 ;
; SW[0]       ; D[1]          ;        ; 10.147 ; 10.147 ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 11.058 ; 11.058 ; 11.058 ; 11.058 ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 11.588 ; 11.588 ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 11.621 ; 11.621 ;        ;
; SW[3]       ; LEDR[3]       ; 5.179  ;        ;        ; 5.179  ;
; SW[7]       ; D[1]          ; 10.904 ;        ;        ; 10.904 ;
; SW[8]       ; D[0]          ; 13.119 ; 13.119 ; 13.119 ; 13.119 ;
; SW[8]       ; D[1]          ; 13.426 ; 13.426 ; 13.426 ; 13.426 ;
; SW[8]       ; D[2]          ; 12.780 ; 12.780 ; 12.780 ; 12.780 ;
; SW[8]       ; D[3]          ; 13.398 ; 13.398 ; 13.398 ; 13.398 ;
; SW[8]       ; D[4]          ; 13.493 ; 13.493 ; 13.493 ; 13.493 ;
; SW[8]       ; D[5]          ; 13.831 ; 13.831 ; 13.831 ; 13.831 ;
; SW[8]       ; D[6]          ; 12.814 ; 12.814 ; 12.814 ; 12.814 ;
; SW[8]       ; D[7]          ; 13.556 ; 13.556 ; 13.556 ; 13.556 ;
; SW[8]       ; LEDG[1]       ; 8.189  ;        ;        ; 8.189  ;
; SW[8]       ; SRAM_CE_N     ;        ; 9.083  ; 9.083  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; SW[8]       ; SRAM_DQ[1]    ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; SW[8]       ; SRAM_DQ[2]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; SW[8]       ; SRAM_DQ[3]    ; 9.511  ; 9.511  ; 9.511  ; 9.511  ;
; SW[8]       ; SRAM_DQ[4]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[8]       ; SRAM_DQ[5]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[8]       ; SRAM_DQ[6]    ; 9.193  ; 9.193  ; 9.193  ; 9.193  ;
; SW[8]       ; SRAM_DQ[7]    ; 9.204  ; 9.204  ; 9.204  ; 9.204  ;
; SW[8]       ; SRAM_DQ[8]    ; 9.803  ; 9.803  ; 9.803  ; 9.803  ;
; SW[8]       ; SRAM_DQ[9]    ; 9.803  ; 9.803  ; 9.803  ; 9.803  ;
; SW[8]       ; SRAM_DQ[10]   ; 10.072 ; 10.072 ; 10.072 ; 10.072 ;
; SW[8]       ; SRAM_DQ[11]   ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; SW[8]       ; SRAM_DQ[12]   ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; SW[8]       ; SRAM_DQ[13]   ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; SW[8]       ; SRAM_DQ[14]   ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; SW[8]       ; SRAM_DQ[15]   ; 10.067 ; 10.067 ; 10.067 ; 10.067 ;
; SW[9]       ; D[0]          ; 17.107 ; 17.107 ; 17.107 ; 17.107 ;
; SW[9]       ; D[1]          ; 17.414 ; 17.414 ; 17.414 ; 17.414 ;
; SW[9]       ; D[2]          ; 16.183 ; 16.161 ; 16.161 ; 16.183 ;
; SW[9]       ; D[3]          ; 17.386 ; 17.386 ; 17.386 ; 17.386 ;
; SW[9]       ; D[4]          ; 17.481 ; 17.481 ; 17.481 ; 17.481 ;
; SW[9]       ; D[5]          ; 17.849 ; 17.849 ; 17.849 ; 17.849 ;
; SW[9]       ; D[6]          ; 16.700 ; 16.700 ; 16.700 ; 16.700 ;
; SW[9]       ; D[7]          ; 17.544 ; 17.544 ; 17.544 ; 17.544 ;
; SW[9]       ; FL_ADDR[14]   ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; SW[9]       ; FL_ADDR[15]   ; 11.969 ; 11.969 ; 11.969 ; 11.969 ;
; SW[9]       ; FL_ADDR[16]   ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 12.458 ; 12.458 ;        ;
; SW[9]       ; FL_CE_N       ; 12.111 ; 11.439 ; 11.439 ; 12.111 ;
; SW[9]       ; LEDG[0]       ; 9.551  ;        ;        ; 9.551  ;
; SW[9]       ; LEDG[1]       ; 10.865 ;        ;        ; 10.865 ;
; SW[9]       ; LEDG[3]       ;        ; 10.141 ; 10.141 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.741  ; 9.741  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 10.569 ; 10.569 ;        ;
; SW[9]       ; LEDG[6]       ; 10.572 ; 9.372  ; 9.372  ; 10.572 ;
; SW[9]       ; LEDG[7]       ; 8.604  ;        ;        ; 8.604  ;
; SW[9]       ; LEDR[6]       ; 10.590 ;        ;        ; 10.590 ;
; SW[9]       ; LEDR[7]       ; 12.247 ;        ;        ; 12.247 ;
; SW[9]       ; LEDR[8]       ; 11.631 ;        ;        ; 11.631 ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.759 ; 11.759 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.078 ; 12.078 ; 12.078 ; 12.078 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.088 ; 12.088 ; 12.088 ; 12.088 ;
; SW[9]       ; SRAM_DQ[2]    ; 12.075 ; 12.075 ; 12.075 ; 12.075 ;
; SW[9]       ; SRAM_DQ[3]    ; 12.085 ; 12.085 ; 12.085 ; 12.085 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.767 ; 11.767 ; 11.767 ; 11.767 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; SW[9]       ; SRAM_DQ[8]    ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; SW[9]       ; SRAM_DQ[9]    ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.657 ; 12.657 ; 12.657 ; 12.657 ;
; SW[9]       ; SRAM_DQ[11]   ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; SW[9]       ; SRAM_DQ[12]   ; 12.165 ; 12.165 ; 12.165 ; 12.165 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.667 ; 12.667 ; 12.667 ; 12.667 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.667 ; 12.667 ; 12.667 ; 12.667 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; SW[9]       ; U1OE_n        ;        ; 10.088 ; 10.088 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 13.410 ; 13.410 ; 13.410 ; 13.410 ;
; WR_n        ; SRAM_DQ[1]    ; 13.420 ; 13.420 ; 13.420 ; 13.420 ;
; WR_n        ; SRAM_DQ[2]    ; 13.407 ; 13.407 ; 13.407 ; 13.407 ;
; WR_n        ; SRAM_DQ[3]    ; 13.417 ; 13.417 ; 13.417 ; 13.417 ;
; WR_n        ; SRAM_DQ[4]    ; 13.394 ; 13.394 ; 13.394 ; 13.394 ;
; WR_n        ; SRAM_DQ[5]    ; 13.394 ; 13.394 ; 13.394 ; 13.394 ;
; WR_n        ; SRAM_DQ[6]    ; 13.099 ; 13.099 ; 13.099 ; 13.099 ;
; WR_n        ; SRAM_DQ[7]    ; 13.110 ; 13.110 ; 13.110 ; 13.110 ;
; WR_n        ; SRAM_DQ[8]    ; 13.713 ; 13.713 ; 13.713 ; 13.713 ;
; WR_n        ; SRAM_DQ[9]    ; 13.713 ; 13.713 ; 13.713 ; 13.713 ;
; WR_n        ; SRAM_DQ[10]   ; 13.982 ; 13.982 ; 13.982 ; 13.982 ;
; WR_n        ; SRAM_DQ[11]   ; 13.703 ; 13.703 ; 13.703 ; 13.703 ;
; WR_n        ; SRAM_DQ[12]   ; 13.490 ; 13.490 ; 13.490 ; 13.490 ;
; WR_n        ; SRAM_DQ[13]   ; 13.992 ; 13.992 ; 13.992 ; 13.992 ;
; WR_n        ; SRAM_DQ[14]   ; 13.992 ; 13.992 ; 13.992 ; 13.992 ;
; WR_n        ; SRAM_DQ[15]   ; 13.977 ; 13.977 ; 13.977 ; 13.977 ;
; WR_n        ; SRAM_WE_N     ; 10.645 ;        ;        ; 10.645 ;
; WR_n        ; U1OE_n        ; 14.701 ;        ;        ; 14.701 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 15.689 ; 15.750 ; 15.750 ; 15.689 ;
; A[0]        ; D[1]          ; 16.085 ; 16.024 ; 16.024 ; 16.085 ;
; A[0]        ; D[2]          ; 14.449 ; 15.610 ; 15.610 ; 14.449 ;
; A[0]        ; D[3]          ; 14.878 ; 15.902 ; 15.902 ; 14.878 ;
; A[0]        ; D[4]          ; 14.431 ; 15.512 ; 15.512 ; 14.431 ;
; A[0]        ; D[5]          ; 14.344 ; 14.344 ; 14.344 ; 14.344 ;
; A[0]        ; D[6]          ; 14.649 ; 14.649 ; 14.649 ; 14.649 ;
; A[0]        ; D[7]          ; 14.733 ; 14.733 ; 14.733 ; 14.733 ;
; A[0]        ; FL_ADDR[0]    ; 10.768 ;        ;        ; 10.768 ;
; A[0]        ; FL_ADDR[14]   ; 16.404 ; 16.404 ; 16.404 ; 16.404 ;
; A[0]        ; FL_ADDR[15]   ; 16.042 ; 16.042 ; 16.042 ; 16.042 ;
; A[0]        ; FL_ADDR[16]   ; 16.040 ; 16.040 ; 16.040 ; 16.040 ;
; A[0]        ; FL_ADDR[17]   ; 16.531 ;        ;        ; 16.531 ;
; A[0]        ; FL_CE_N       ; 15.512 ; 14.893 ; 14.893 ; 15.512 ;
; A[0]        ; LEDG[0]       ;        ; 13.624 ; 13.624 ;        ;
; A[0]        ; LEDG[1]       ;        ; 19.430 ; 19.430 ;        ;
; A[0]        ; LEDG[2]       ; 14.878 ;        ;        ; 14.878 ;
; A[0]        ; LEDG[3]       ; 14.214 ;        ;        ; 14.214 ;
; A[0]        ; LEDG[4]       ; 18.306 ;        ;        ; 18.306 ;
; A[0]        ; LEDG[5]       ; 18.668 ;        ;        ; 18.668 ;
; A[0]        ; LEDG[6]       ; 18.713 ;        ;        ; 18.713 ;
; A[0]        ; LEDR[6]       ;        ; 18.972 ; 18.972 ;        ;
; A[0]        ; LEDR[7]       ;        ; 13.581 ; 13.581 ;        ;
; A[0]        ; LEDR[8]       ;        ; 15.704 ; 15.704 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.210 ;        ;        ; 11.210 ;
; A[0]        ; SRAM_CE_N     ; 20.324 ;        ;        ; 20.324 ;
; A[0]        ; SRAM_DQ[0]    ; 20.643 ; 20.643 ; 20.643 ; 20.643 ;
; A[0]        ; SRAM_DQ[1]    ; 20.653 ; 20.653 ; 20.653 ; 20.653 ;
; A[0]        ; SRAM_DQ[2]    ; 20.640 ; 20.640 ; 20.640 ; 20.640 ;
; A[0]        ; SRAM_DQ[3]    ; 20.650 ; 20.650 ; 20.650 ; 20.650 ;
; A[0]        ; SRAM_DQ[4]    ; 20.627 ; 20.627 ; 20.627 ; 20.627 ;
; A[0]        ; SRAM_DQ[5]    ; 20.627 ; 20.627 ; 20.627 ; 20.627 ;
; A[0]        ; SRAM_DQ[6]    ; 20.332 ; 20.332 ; 20.332 ; 20.332 ;
; A[0]        ; SRAM_DQ[7]    ; 20.343 ; 20.343 ; 20.343 ; 20.343 ;
; A[0]        ; SRAM_DQ[8]    ; 20.953 ; 20.953 ; 20.953 ; 20.953 ;
; A[0]        ; SRAM_DQ[9]    ; 20.953 ; 20.953 ; 20.953 ; 20.953 ;
; A[0]        ; SRAM_DQ[10]   ; 21.222 ; 21.222 ; 21.222 ; 21.222 ;
; A[0]        ; SRAM_DQ[11]   ; 20.943 ; 20.943 ; 20.943 ; 20.943 ;
; A[0]        ; SRAM_DQ[12]   ; 20.730 ; 20.730 ; 20.730 ; 20.730 ;
; A[0]        ; SRAM_DQ[13]   ; 21.232 ; 21.232 ; 21.232 ; 21.232 ;
; A[0]        ; SRAM_DQ[14]   ; 21.232 ; 21.232 ; 21.232 ; 21.232 ;
; A[0]        ; SRAM_DQ[15]   ; 21.217 ; 21.217 ; 21.217 ; 21.217 ;
; A[1]        ; D[0]          ; 16.165 ; 16.499 ; 16.499 ; 16.165 ;
; A[1]        ; D[1]          ; 16.699 ; 16.500 ; 16.500 ; 16.699 ;
; A[1]        ; D[2]          ; 16.025 ; 16.511 ; 16.511 ; 16.025 ;
; A[1]        ; D[3]          ; 16.317 ; 15.293 ; 15.293 ; 16.317 ;
; A[1]        ; D[4]          ; 15.927 ; 14.846 ; 14.846 ; 15.927 ;
; A[1]        ; D[5]          ; 16.330 ; 16.406 ; 16.406 ; 16.330 ;
; A[1]        ; D[6]          ; 16.081 ; 16.711 ; 16.711 ; 16.081 ;
; A[1]        ; D[7]          ; 16.795 ; 16.795 ; 16.795 ; 16.795 ;
; A[1]        ; FL_ADDR[1]    ; 10.775 ;        ;        ; 10.775 ;
; A[1]        ; FL_ADDR[14]   ; 16.171 ; 16.171 ; 16.171 ; 16.171 ;
; A[1]        ; FL_ADDR[15]   ; 15.809 ; 15.809 ; 15.809 ; 15.809 ;
; A[1]        ; FL_ADDR[16]   ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; A[1]        ; FL_ADDR[17]   ; 16.298 ;        ;        ; 16.298 ;
; A[1]        ; FL_CE_N       ; 15.279 ; 14.660 ; 14.660 ; 15.279 ;
; A[1]        ; LEDG[0]       ;        ; 13.391 ; 13.391 ;        ;
; A[1]        ; LEDG[1]       ;        ; 19.197 ; 19.197 ;        ;
; A[1]        ; LEDG[2]       ; 14.645 ;        ;        ; 14.645 ;
; A[1]        ; LEDG[3]       ; 13.981 ;        ;        ; 13.981 ;
; A[1]        ; LEDG[4]       ; 18.073 ;        ;        ; 18.073 ;
; A[1]        ; LEDG[5]       ; 18.435 ;        ;        ; 18.435 ;
; A[1]        ; LEDG[6]       ; 18.480 ;        ;        ; 18.480 ;
; A[1]        ; LEDR[6]       ;        ; 18.739 ; 18.739 ;        ;
; A[1]        ; LEDR[7]       ;        ; 19.996 ; 19.996 ;        ;
; A[1]        ; LEDR[8]       ;        ; 15.471 ; 15.471 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.308 ;        ;        ; 11.308 ;
; A[1]        ; SRAM_CE_N     ; 20.091 ;        ;        ; 20.091 ;
; A[1]        ; SRAM_DQ[0]    ; 20.410 ; 20.410 ; 20.410 ; 20.410 ;
; A[1]        ; SRAM_DQ[1]    ; 20.420 ; 20.420 ; 20.420 ; 20.420 ;
; A[1]        ; SRAM_DQ[2]    ; 20.407 ; 20.407 ; 20.407 ; 20.407 ;
; A[1]        ; SRAM_DQ[3]    ; 20.417 ; 20.417 ; 20.417 ; 20.417 ;
; A[1]        ; SRAM_DQ[4]    ; 20.394 ; 20.394 ; 20.394 ; 20.394 ;
; A[1]        ; SRAM_DQ[5]    ; 20.394 ; 20.394 ; 20.394 ; 20.394 ;
; A[1]        ; SRAM_DQ[6]    ; 20.099 ; 20.099 ; 20.099 ; 20.099 ;
; A[1]        ; SRAM_DQ[7]    ; 20.110 ; 20.110 ; 20.110 ; 20.110 ;
; A[1]        ; SRAM_DQ[8]    ; 20.720 ; 20.720 ; 20.720 ; 20.720 ;
; A[1]        ; SRAM_DQ[9]    ; 20.720 ; 20.720 ; 20.720 ; 20.720 ;
; A[1]        ; SRAM_DQ[10]   ; 20.989 ; 20.989 ; 20.989 ; 20.989 ;
; A[1]        ; SRAM_DQ[11]   ; 20.710 ; 20.710 ; 20.710 ; 20.710 ;
; A[1]        ; SRAM_DQ[12]   ; 20.497 ; 20.497 ; 20.497 ; 20.497 ;
; A[1]        ; SRAM_DQ[13]   ; 20.999 ; 20.999 ; 20.999 ; 20.999 ;
; A[1]        ; SRAM_DQ[14]   ; 20.999 ; 20.999 ; 20.999 ; 20.999 ;
; A[1]        ; SRAM_DQ[15]   ; 20.984 ; 20.984 ; 20.984 ; 20.984 ;
; A[3]        ; BUSDIR_n      ;        ; 13.192 ; 13.192 ;        ;
; A[3]        ; D[0]          ; 15.449 ; 15.449 ; 15.449 ; 15.449 ;
; A[3]        ; D[1]          ; 15.396 ; 15.396 ; 15.396 ; 15.396 ;
; A[3]        ; D[2]          ; 15.415 ; 14.953 ; 14.953 ; 15.415 ;
; A[3]        ; D[3]          ; 15.070 ; 15.053 ; 15.053 ; 15.070 ;
; A[3]        ; D[4]          ; 15.070 ; 14.750 ; 14.750 ; 15.070 ;
; A[3]        ; D[5]          ; 15.445 ; 14.749 ; 14.749 ; 15.445 ;
; A[3]        ; D[6]          ; 15.449 ; 14.500 ; 14.500 ; 15.449 ;
; A[3]        ; D[7]          ; 15.407 ; 15.101 ; 15.101 ; 15.407 ;
; A[3]        ; FL_ADDR[3]    ; 10.101 ;        ;        ; 10.101 ;
; A[3]        ; FL_ADDR[14]   ; 16.737 ; 16.737 ; 16.737 ; 16.737 ;
; A[3]        ; FL_ADDR[15]   ; 16.375 ; 16.375 ; 16.375 ; 16.375 ;
; A[3]        ; FL_ADDR[16]   ; 16.373 ; 16.373 ; 16.373 ; 16.373 ;
; A[3]        ; FL_ADDR[17]   ; 16.864 ;        ;        ; 16.864 ;
; A[3]        ; FL_CE_N       ; 15.845 ; 15.226 ; 15.226 ; 15.845 ;
; A[3]        ; LEDG[0]       ;        ; 13.957 ; 13.957 ;        ;
; A[3]        ; LEDG[1]       ;        ; 19.763 ; 19.763 ;        ;
; A[3]        ; LEDG[2]       ; 15.211 ;        ;        ; 15.211 ;
; A[3]        ; LEDG[3]       ; 14.547 ;        ;        ; 14.547 ;
; A[3]        ; LEDG[4]       ; 18.639 ;        ;        ; 18.639 ;
; A[3]        ; LEDG[5]       ; 19.001 ;        ;        ; 19.001 ;
; A[3]        ; LEDG[6]       ; 19.046 ;        ;        ; 19.046 ;
; A[3]        ; LEDR[6]       ;        ; 19.305 ; 19.305 ;        ;
; A[3]        ; LEDR[7]       ;        ; 20.522 ; 20.522 ;        ;
; A[3]        ; LEDR[8]       ;        ; 16.037 ; 16.037 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.929 ;        ;        ; 10.929 ;
; A[3]        ; SRAM_CE_N     ; 20.657 ;        ;        ; 20.657 ;
; A[3]        ; SRAM_DQ[0]    ; 20.976 ; 20.976 ; 20.976 ; 20.976 ;
; A[3]        ; SRAM_DQ[1]    ; 20.986 ; 20.986 ; 20.986 ; 20.986 ;
; A[3]        ; SRAM_DQ[2]    ; 20.973 ; 20.973 ; 20.973 ; 20.973 ;
; A[3]        ; SRAM_DQ[3]    ; 20.983 ; 20.983 ; 20.983 ; 20.983 ;
; A[3]        ; SRAM_DQ[4]    ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[3]        ; SRAM_DQ[5]    ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[3]        ; SRAM_DQ[6]    ; 20.665 ; 20.665 ; 20.665 ; 20.665 ;
; A[3]        ; SRAM_DQ[7]    ; 20.676 ; 20.676 ; 20.676 ; 20.676 ;
; A[3]        ; SRAM_DQ[8]    ; 21.286 ; 21.286 ; 21.286 ; 21.286 ;
; A[3]        ; SRAM_DQ[9]    ; 21.286 ; 21.286 ; 21.286 ; 21.286 ;
; A[3]        ; SRAM_DQ[10]   ; 21.555 ; 21.555 ; 21.555 ; 21.555 ;
; A[3]        ; SRAM_DQ[11]   ; 21.276 ; 21.276 ; 21.276 ; 21.276 ;
; A[3]        ; SRAM_DQ[12]   ; 21.063 ; 21.063 ; 21.063 ; 21.063 ;
; A[3]        ; SRAM_DQ[13]   ; 21.565 ; 21.565 ; 21.565 ; 21.565 ;
; A[3]        ; SRAM_DQ[14]   ; 21.565 ; 21.565 ; 21.565 ; 21.565 ;
; A[3]        ; SRAM_DQ[15]   ; 21.550 ; 21.550 ; 21.550 ; 21.550 ;
; A[3]        ; U1OE_n        ;        ; 12.728 ; 12.728 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 14.568 ; 14.568 ;        ;
; A[4]        ; D[0]          ; 16.825 ; 16.825 ; 16.825 ; 16.825 ;
; A[4]        ; D[1]          ; 16.772 ; 16.772 ; 16.772 ; 16.772 ;
; A[4]        ; D[2]          ; 16.791 ; 16.329 ; 16.329 ; 16.791 ;
; A[4]        ; D[3]          ; 16.446 ; 16.429 ; 16.429 ; 16.446 ;
; A[4]        ; D[4]          ; 16.446 ; 16.126 ; 16.126 ; 16.446 ;
; A[4]        ; D[5]          ; 16.821 ; 16.125 ; 16.125 ; 16.821 ;
; A[4]        ; D[6]          ; 16.825 ; 15.876 ; 15.876 ; 16.825 ;
; A[4]        ; D[7]          ; 16.783 ; 16.477 ; 16.477 ; 16.783 ;
; A[4]        ; FL_ADDR[4]    ; 10.166 ;        ;        ; 10.166 ;
; A[4]        ; FL_ADDR[14]   ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; A[4]        ; FL_ADDR[15]   ; 18.489 ; 18.489 ; 18.489 ; 18.489 ;
; A[4]        ; FL_ADDR[16]   ; 18.487 ; 18.487 ; 18.487 ; 18.487 ;
; A[4]        ; FL_ADDR[17]   ; 18.978 ;        ;        ; 18.978 ;
; A[4]        ; FL_CE_N       ; 14.735 ; 17.340 ; 17.340 ; 14.735 ;
; A[4]        ; LEDG[0]       ;        ; 16.071 ; 16.071 ;        ;
; A[4]        ; LEDG[1]       ;        ; 21.877 ; 21.877 ;        ;
; A[4]        ; LEDG[2]       ; 17.325 ;        ;        ; 17.325 ;
; A[4]        ; LEDG[3]       ; 16.661 ;        ;        ; 16.661 ;
; A[4]        ; LEDG[4]       ; 20.753 ;        ;        ; 20.753 ;
; A[4]        ; LEDG[5]       ; 21.115 ;        ;        ; 21.115 ;
; A[4]        ; LEDG[6]       ; 21.160 ;        ;        ; 21.160 ;
; A[4]        ; LEDR[6]       ; 15.546 ; 21.419 ; 21.419 ; 15.546 ;
; A[4]        ; LEDR[7]       ; 16.067 ; 22.680 ; 22.680 ; 16.067 ;
; A[4]        ; LEDR[8]       ;        ; 18.151 ; 18.151 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 22.771 ;        ;        ; 22.771 ;
; A[4]        ; SRAM_DQ[0]    ; 23.090 ; 23.090 ; 23.090 ; 23.090 ;
; A[4]        ; SRAM_DQ[1]    ; 23.100 ; 23.100 ; 23.100 ; 23.100 ;
; A[4]        ; SRAM_DQ[2]    ; 23.087 ; 23.087 ; 23.087 ; 23.087 ;
; A[4]        ; SRAM_DQ[3]    ; 23.097 ; 23.097 ; 23.097 ; 23.097 ;
; A[4]        ; SRAM_DQ[4]    ; 23.074 ; 23.074 ; 23.074 ; 23.074 ;
; A[4]        ; SRAM_DQ[5]    ; 23.074 ; 23.074 ; 23.074 ; 23.074 ;
; A[4]        ; SRAM_DQ[6]    ; 22.779 ; 22.779 ; 22.779 ; 22.779 ;
; A[4]        ; SRAM_DQ[7]    ; 22.790 ; 22.790 ; 22.790 ; 22.790 ;
; A[4]        ; SRAM_DQ[8]    ; 23.400 ; 23.400 ; 23.400 ; 23.400 ;
; A[4]        ; SRAM_DQ[9]    ; 23.400 ; 23.400 ; 23.400 ; 23.400 ;
; A[4]        ; SRAM_DQ[10]   ; 23.669 ; 23.669 ; 23.669 ; 23.669 ;
; A[4]        ; SRAM_DQ[11]   ; 23.390 ; 23.390 ; 23.390 ; 23.390 ;
; A[4]        ; SRAM_DQ[12]   ; 23.177 ; 23.177 ; 23.177 ; 23.177 ;
; A[4]        ; SRAM_DQ[13]   ; 23.679 ; 23.679 ; 23.679 ; 23.679 ;
; A[4]        ; SRAM_DQ[14]   ; 23.679 ; 23.679 ; 23.679 ; 23.679 ;
; A[4]        ; SRAM_DQ[15]   ; 23.664 ; 23.664 ; 23.664 ; 23.664 ;
; A[4]        ; U1OE_n        ;        ; 14.104 ; 14.104 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 14.746 ; 14.746 ;        ;
; A[5]        ; D[0]          ; 17.003 ; 17.003 ; 17.003 ; 17.003 ;
; A[5]        ; D[1]          ; 16.950 ; 16.950 ; 16.950 ; 16.950 ;
; A[5]        ; D[2]          ; 16.969 ; 16.507 ; 16.507 ; 16.969 ;
; A[5]        ; D[3]          ; 16.624 ; 16.607 ; 16.607 ; 16.624 ;
; A[5]        ; D[4]          ; 16.624 ; 16.304 ; 16.304 ; 16.624 ;
; A[5]        ; D[5]          ; 16.999 ; 16.303 ; 16.303 ; 16.999 ;
; A[5]        ; D[6]          ; 17.003 ; 16.054 ; 16.054 ; 17.003 ;
; A[5]        ; D[7]          ; 16.961 ; 16.655 ; 16.655 ; 16.961 ;
; A[5]        ; FL_ADDR[5]    ; 9.593  ;        ;        ; 9.593  ;
; A[5]        ; FL_ADDR[14]   ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[5]        ; FL_ADDR[15]   ; 18.667 ; 18.667 ; 18.667 ; 18.667 ;
; A[5]        ; FL_ADDR[16]   ; 18.665 ; 18.665 ; 18.665 ; 18.665 ;
; A[5]        ; FL_ADDR[17]   ; 19.156 ;        ;        ; 19.156 ;
; A[5]        ; FL_CE_N       ; 14.913 ; 17.518 ; 17.518 ; 14.913 ;
; A[5]        ; LEDG[0]       ;        ; 16.249 ; 16.249 ;        ;
; A[5]        ; LEDG[1]       ;        ; 22.055 ; 22.055 ;        ;
; A[5]        ; LEDG[2]       ; 17.503 ;        ;        ; 17.503 ;
; A[5]        ; LEDG[3]       ; 16.839 ;        ;        ; 16.839 ;
; A[5]        ; LEDG[4]       ; 20.931 ;        ;        ; 20.931 ;
; A[5]        ; LEDG[5]       ; 21.293 ;        ;        ; 21.293 ;
; A[5]        ; LEDG[6]       ; 21.338 ;        ;        ; 21.338 ;
; A[5]        ; LEDR[6]       ; 15.724 ; 21.597 ; 21.597 ; 15.724 ;
; A[5]        ; LEDR[7]       ; 16.245 ; 22.858 ; 22.858 ; 16.245 ;
; A[5]        ; LEDR[8]       ;        ; 18.329 ; 18.329 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.116 ;        ;        ; 10.116 ;
; A[5]        ; SRAM_CE_N     ; 22.949 ;        ;        ; 22.949 ;
; A[5]        ; SRAM_DQ[0]    ; 23.268 ; 23.268 ; 23.268 ; 23.268 ;
; A[5]        ; SRAM_DQ[1]    ; 23.278 ; 23.278 ; 23.278 ; 23.278 ;
; A[5]        ; SRAM_DQ[2]    ; 23.265 ; 23.265 ; 23.265 ; 23.265 ;
; A[5]        ; SRAM_DQ[3]    ; 23.275 ; 23.275 ; 23.275 ; 23.275 ;
; A[5]        ; SRAM_DQ[4]    ; 23.252 ; 23.252 ; 23.252 ; 23.252 ;
; A[5]        ; SRAM_DQ[5]    ; 23.252 ; 23.252 ; 23.252 ; 23.252 ;
; A[5]        ; SRAM_DQ[6]    ; 22.957 ; 22.957 ; 22.957 ; 22.957 ;
; A[5]        ; SRAM_DQ[7]    ; 22.968 ; 22.968 ; 22.968 ; 22.968 ;
; A[5]        ; SRAM_DQ[8]    ; 23.578 ; 23.578 ; 23.578 ; 23.578 ;
; A[5]        ; SRAM_DQ[9]    ; 23.578 ; 23.578 ; 23.578 ; 23.578 ;
; A[5]        ; SRAM_DQ[10]   ; 23.847 ; 23.847 ; 23.847 ; 23.847 ;
; A[5]        ; SRAM_DQ[11]   ; 23.568 ; 23.568 ; 23.568 ; 23.568 ;
; A[5]        ; SRAM_DQ[12]   ; 23.355 ; 23.355 ; 23.355 ; 23.355 ;
; A[5]        ; SRAM_DQ[13]   ; 23.857 ; 23.857 ; 23.857 ; 23.857 ;
; A[5]        ; SRAM_DQ[14]   ; 23.857 ; 23.857 ; 23.857 ; 23.857 ;
; A[5]        ; SRAM_DQ[15]   ; 23.842 ; 23.842 ; 23.842 ; 23.842 ;
; A[5]        ; U1OE_n        ;        ; 14.282 ; 14.282 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.560 ; 16.560 ;        ;
; A[6]        ; D[0]          ; 18.817 ; 18.817 ; 18.817 ; 18.817 ;
; A[6]        ; D[1]          ; 18.764 ; 18.764 ; 18.764 ; 18.764 ;
; A[6]        ; D[2]          ; 18.783 ; 18.321 ; 18.321 ; 18.783 ;
; A[6]        ; D[3]          ; 18.438 ; 18.421 ; 18.421 ; 18.438 ;
; A[6]        ; D[4]          ; 18.438 ; 18.118 ; 18.118 ; 18.438 ;
; A[6]        ; D[5]          ; 18.813 ; 18.117 ; 18.117 ; 18.813 ;
; A[6]        ; D[6]          ; 18.817 ; 17.868 ; 17.868 ; 18.817 ;
; A[6]        ; D[7]          ; 18.775 ; 18.469 ; 18.469 ; 18.775 ;
; A[6]        ; FL_ADDR[6]    ; 11.328 ;        ;        ; 11.328 ;
; A[6]        ; FL_ADDR[14]   ; 20.843 ; 20.843 ; 20.843 ; 20.843 ;
; A[6]        ; FL_ADDR[15]   ; 20.481 ; 20.481 ; 20.481 ; 20.481 ;
; A[6]        ; FL_ADDR[16]   ; 20.479 ; 20.479 ; 20.479 ; 20.479 ;
; A[6]        ; FL_ADDR[17]   ; 20.970 ;        ;        ; 20.970 ;
; A[6]        ; FL_CE_N       ; 16.727 ; 19.332 ; 19.332 ; 16.727 ;
; A[6]        ; LEDG[0]       ;        ; 18.063 ; 18.063 ;        ;
; A[6]        ; LEDG[1]       ;        ; 23.869 ; 23.869 ;        ;
; A[6]        ; LEDG[2]       ; 19.317 ;        ;        ; 19.317 ;
; A[6]        ; LEDG[3]       ; 18.653 ;        ;        ; 18.653 ;
; A[6]        ; LEDG[4]       ; 22.745 ;        ;        ; 22.745 ;
; A[6]        ; LEDG[5]       ; 23.107 ;        ;        ; 23.107 ;
; A[6]        ; LEDG[6]       ; 23.152 ;        ;        ; 23.152 ;
; A[6]        ; LEDR[6]       ; 17.538 ; 23.411 ; 23.411 ; 17.538 ;
; A[6]        ; LEDR[7]       ; 18.059 ; 24.672 ; 24.672 ; 18.059 ;
; A[6]        ; LEDR[8]       ;        ; 20.143 ; 20.143 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.781 ;        ;        ; 10.781 ;
; A[6]        ; SRAM_CE_N     ; 24.763 ;        ;        ; 24.763 ;
; A[6]        ; SRAM_DQ[0]    ; 25.082 ; 25.082 ; 25.082 ; 25.082 ;
; A[6]        ; SRAM_DQ[1]    ; 25.092 ; 25.092 ; 25.092 ; 25.092 ;
; A[6]        ; SRAM_DQ[2]    ; 25.079 ; 25.079 ; 25.079 ; 25.079 ;
; A[6]        ; SRAM_DQ[3]    ; 25.089 ; 25.089 ; 25.089 ; 25.089 ;
; A[6]        ; SRAM_DQ[4]    ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[6]        ; SRAM_DQ[5]    ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[6]        ; SRAM_DQ[6]    ; 24.771 ; 24.771 ; 24.771 ; 24.771 ;
; A[6]        ; SRAM_DQ[7]    ; 24.782 ; 24.782 ; 24.782 ; 24.782 ;
; A[6]        ; SRAM_DQ[8]    ; 25.392 ; 25.392 ; 25.392 ; 25.392 ;
; A[6]        ; SRAM_DQ[9]    ; 25.392 ; 25.392 ; 25.392 ; 25.392 ;
; A[6]        ; SRAM_DQ[10]   ; 25.661 ; 25.661 ; 25.661 ; 25.661 ;
; A[6]        ; SRAM_DQ[11]   ; 25.382 ; 25.382 ; 25.382 ; 25.382 ;
; A[6]        ; SRAM_DQ[12]   ; 25.169 ; 25.169 ; 25.169 ; 25.169 ;
; A[6]        ; SRAM_DQ[13]   ; 25.671 ; 25.671 ; 25.671 ; 25.671 ;
; A[6]        ; SRAM_DQ[14]   ; 25.671 ; 25.671 ; 25.671 ; 25.671 ;
; A[6]        ; SRAM_DQ[15]   ; 25.656 ; 25.656 ; 25.656 ; 25.656 ;
; A[6]        ; U1OE_n        ;        ; 16.096 ; 16.096 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.062 ; 16.062 ;        ;
; A[7]        ; D[0]          ; 18.319 ; 18.319 ; 18.319 ; 18.319 ;
; A[7]        ; D[1]          ; 18.266 ; 18.266 ; 18.266 ; 18.266 ;
; A[7]        ; D[2]          ; 18.285 ; 17.823 ; 17.823 ; 18.285 ;
; A[7]        ; D[3]          ; 17.940 ; 17.923 ; 17.923 ; 17.940 ;
; A[7]        ; D[4]          ; 17.940 ; 17.620 ; 17.620 ; 17.940 ;
; A[7]        ; D[5]          ; 18.315 ; 17.619 ; 17.619 ; 18.315 ;
; A[7]        ; D[6]          ; 18.319 ; 17.370 ; 17.370 ; 18.319 ;
; A[7]        ; D[7]          ; 18.277 ; 17.971 ; 17.971 ; 18.277 ;
; A[7]        ; FL_ADDR[7]    ; 10.937 ;        ;        ; 10.937 ;
; A[7]        ; FL_ADDR[14]   ; 20.345 ; 20.345 ; 20.345 ; 20.345 ;
; A[7]        ; FL_ADDR[15]   ; 19.983 ; 19.983 ; 19.983 ; 19.983 ;
; A[7]        ; FL_ADDR[16]   ; 19.981 ; 19.981 ; 19.981 ; 19.981 ;
; A[7]        ; FL_ADDR[17]   ; 20.472 ;        ;        ; 20.472 ;
; A[7]        ; FL_CE_N       ; 16.229 ; 18.834 ; 18.834 ; 16.229 ;
; A[7]        ; LEDG[0]       ;        ; 17.565 ; 17.565 ;        ;
; A[7]        ; LEDG[1]       ;        ; 23.371 ; 23.371 ;        ;
; A[7]        ; LEDG[2]       ; 18.819 ;        ;        ; 18.819 ;
; A[7]        ; LEDG[3]       ; 18.155 ;        ;        ; 18.155 ;
; A[7]        ; LEDG[4]       ; 22.247 ;        ;        ; 22.247 ;
; A[7]        ; LEDG[5]       ; 22.609 ;        ;        ; 22.609 ;
; A[7]        ; LEDG[6]       ; 22.654 ;        ;        ; 22.654 ;
; A[7]        ; LEDR[6]       ; 17.040 ; 22.913 ; 22.913 ; 17.040 ;
; A[7]        ; LEDR[7]       ; 17.561 ; 24.174 ; 24.174 ; 17.561 ;
; A[7]        ; LEDR[8]       ;        ; 19.645 ; 19.645 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.860 ;        ;        ; 10.860 ;
; A[7]        ; SRAM_CE_N     ; 24.265 ;        ;        ; 24.265 ;
; A[7]        ; SRAM_DQ[0]    ; 24.584 ; 24.584 ; 24.584 ; 24.584 ;
; A[7]        ; SRAM_DQ[1]    ; 24.594 ; 24.594 ; 24.594 ; 24.594 ;
; A[7]        ; SRAM_DQ[2]    ; 24.581 ; 24.581 ; 24.581 ; 24.581 ;
; A[7]        ; SRAM_DQ[3]    ; 24.591 ; 24.591 ; 24.591 ; 24.591 ;
; A[7]        ; SRAM_DQ[4]    ; 24.568 ; 24.568 ; 24.568 ; 24.568 ;
; A[7]        ; SRAM_DQ[5]    ; 24.568 ; 24.568 ; 24.568 ; 24.568 ;
; A[7]        ; SRAM_DQ[6]    ; 24.273 ; 24.273 ; 24.273 ; 24.273 ;
; A[7]        ; SRAM_DQ[7]    ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; A[7]        ; SRAM_DQ[8]    ; 24.894 ; 24.894 ; 24.894 ; 24.894 ;
; A[7]        ; SRAM_DQ[9]    ; 24.894 ; 24.894 ; 24.894 ; 24.894 ;
; A[7]        ; SRAM_DQ[10]   ; 25.163 ; 25.163 ; 25.163 ; 25.163 ;
; A[7]        ; SRAM_DQ[11]   ; 24.884 ; 24.884 ; 24.884 ; 24.884 ;
; A[7]        ; SRAM_DQ[12]   ; 24.671 ; 24.671 ; 24.671 ; 24.671 ;
; A[7]        ; SRAM_DQ[13]   ; 25.173 ; 25.173 ; 25.173 ; 25.173 ;
; A[7]        ; SRAM_DQ[14]   ; 25.173 ; 25.173 ; 25.173 ; 25.173 ;
; A[7]        ; SRAM_DQ[15]   ; 25.158 ; 25.158 ; 25.158 ; 25.158 ;
; A[7]        ; U1OE_n        ;        ; 15.598 ; 15.598 ;        ;
; A[8]        ; D[0]          ; 16.410 ; 16.410 ; 16.410 ; 16.410 ;
; A[8]        ; D[1]          ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; A[8]        ; D[2]          ; 16.376 ; 16.376 ; 16.376 ; 16.376 ;
; A[8]        ; D[3]          ; 16.031 ; 16.031 ; 16.031 ; 16.031 ;
; A[8]        ; D[4]          ; 15.947 ; 15.947 ; 15.947 ; 15.947 ;
; A[8]        ; D[5]          ; 15.646 ; 15.646 ; 15.646 ; 15.646 ;
; A[8]        ; D[6]          ; 15.397 ; 15.397 ; 15.397 ; 15.397 ;
; A[8]        ; D[7]          ; 16.368 ; 16.368 ; 16.368 ; 16.368 ;
; A[8]        ; FL_ADDR[8]    ; 10.062 ;        ;        ; 10.062 ;
; A[8]        ; FL_ADDR[14]   ; 18.267 ; 18.267 ; 18.267 ; 18.267 ;
; A[8]        ; FL_ADDR[15]   ; 17.905 ; 17.905 ; 17.905 ; 17.905 ;
; A[8]        ; FL_ADDR[16]   ; 17.903 ; 17.903 ; 17.903 ; 17.903 ;
; A[8]        ; FL_ADDR[17]   ; 18.394 ;        ;        ; 18.394 ;
; A[8]        ; FL_CE_N       ; 13.976 ; 13.976 ; 13.976 ; 13.976 ;
; A[8]        ; LEDG[0]       ;        ; 15.487 ; 15.487 ;        ;
; A[8]        ; LEDG[1]       ;        ; 21.293 ; 21.293 ;        ;
; A[8]        ; LEDG[2]       ; 16.741 ;        ;        ; 16.741 ;
; A[8]        ; LEDG[3]       ; 16.077 ;        ;        ; 16.077 ;
; A[8]        ; LEDG[4]       ; 20.169 ;        ;        ; 20.169 ;
; A[8]        ; LEDG[5]       ; 20.531 ;        ;        ; 20.531 ;
; A[8]        ; LEDG[6]       ; 20.576 ;        ;        ; 20.576 ;
; A[8]        ; LEDR[6]       ; 14.991 ; 20.835 ; 20.835 ; 14.991 ;
; A[8]        ; LEDR[7]       ; 15.483 ; 22.096 ; 22.096 ; 15.483 ;
; A[8]        ; LEDR[8]       ; 14.787 ; 14.787 ; 14.787 ; 14.787 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.839 ;        ;        ; 10.839 ;
; A[8]        ; SRAM_CE_N     ; 22.187 ;        ;        ; 22.187 ;
; A[8]        ; SRAM_DQ[0]    ; 22.506 ; 22.506 ; 22.506 ; 22.506 ;
; A[8]        ; SRAM_DQ[1]    ; 22.516 ; 22.516 ; 22.516 ; 22.516 ;
; A[8]        ; SRAM_DQ[2]    ; 22.503 ; 22.503 ; 22.503 ; 22.503 ;
; A[8]        ; SRAM_DQ[3]    ; 22.513 ; 22.513 ; 22.513 ; 22.513 ;
; A[8]        ; SRAM_DQ[4]    ; 22.490 ; 22.490 ; 22.490 ; 22.490 ;
; A[8]        ; SRAM_DQ[5]    ; 22.490 ; 22.490 ; 22.490 ; 22.490 ;
; A[8]        ; SRAM_DQ[6]    ; 22.195 ; 22.195 ; 22.195 ; 22.195 ;
; A[8]        ; SRAM_DQ[7]    ; 22.206 ; 22.206 ; 22.206 ; 22.206 ;
; A[8]        ; SRAM_DQ[8]    ; 22.816 ; 22.816 ; 22.816 ; 22.816 ;
; A[8]        ; SRAM_DQ[9]    ; 22.816 ; 22.816 ; 22.816 ; 22.816 ;
; A[8]        ; SRAM_DQ[10]   ; 23.085 ; 23.085 ; 23.085 ; 23.085 ;
; A[8]        ; SRAM_DQ[11]   ; 22.806 ; 22.806 ; 22.806 ; 22.806 ;
; A[8]        ; SRAM_DQ[12]   ; 22.593 ; 22.593 ; 22.593 ; 22.593 ;
; A[8]        ; SRAM_DQ[13]   ; 23.095 ; 23.095 ; 23.095 ; 23.095 ;
; A[8]        ; SRAM_DQ[14]   ; 23.095 ; 23.095 ; 23.095 ; 23.095 ;
; A[8]        ; SRAM_DQ[15]   ; 23.080 ; 23.080 ; 23.080 ; 23.080 ;
; A[9]        ; D[0]          ; 17.103 ; 17.103 ; 17.103 ; 17.103 ;
; A[9]        ; D[1]          ; 17.050 ; 17.050 ; 17.050 ; 17.050 ;
; A[9]        ; D[2]          ; 17.069 ; 17.069 ; 17.069 ; 17.069 ;
; A[9]        ; D[3]          ; 16.724 ; 16.724 ; 16.724 ; 16.724 ;
; A[9]        ; D[4]          ; 16.640 ; 16.640 ; 16.640 ; 16.640 ;
; A[9]        ; D[5]          ; 16.339 ; 16.339 ; 16.339 ; 16.339 ;
; A[9]        ; D[6]          ; 16.090 ; 16.090 ; 16.090 ; 16.090 ;
; A[9]        ; D[7]          ; 17.061 ; 17.061 ; 17.061 ; 17.061 ;
; A[9]        ; FL_ADDR[9]    ; 10.839 ;        ;        ; 10.839 ;
; A[9]        ; FL_ADDR[14]   ; 18.302 ; 18.302 ; 18.302 ; 18.302 ;
; A[9]        ; FL_ADDR[15]   ; 17.940 ; 17.940 ; 17.940 ; 17.940 ;
; A[9]        ; FL_ADDR[16]   ; 17.938 ; 17.938 ; 17.938 ; 17.938 ;
; A[9]        ; FL_ADDR[17]   ; 18.429 ;        ;        ; 18.429 ;
; A[9]        ; FL_CE_N       ; 14.215 ; 14.669 ; 14.669 ; 14.215 ;
; A[9]        ; LEDG[0]       ;        ; 15.522 ; 15.522 ;        ;
; A[9]        ; LEDG[1]       ;        ; 21.328 ; 21.328 ;        ;
; A[9]        ; LEDG[2]       ; 16.776 ;        ;        ; 16.776 ;
; A[9]        ; LEDG[3]       ; 16.112 ;        ;        ; 16.112 ;
; A[9]        ; LEDG[4]       ; 20.204 ;        ;        ; 20.204 ;
; A[9]        ; LEDG[5]       ; 20.566 ;        ;        ; 20.566 ;
; A[9]        ; LEDG[6]       ; 20.611 ;        ;        ; 20.611 ;
; A[9]        ; LEDR[6]       ; 15.026 ; 20.870 ; 20.870 ; 15.026 ;
; A[9]        ; LEDR[7]       ; 15.518 ; 22.131 ; 22.131 ; 15.518 ;
; A[9]        ; LEDR[8]       ; 15.480 ; 15.480 ; 15.480 ; 15.480 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.352 ;        ;        ; 10.352 ;
; A[9]        ; SRAM_CE_N     ; 22.222 ;        ;        ; 22.222 ;
; A[9]        ; SRAM_DQ[0]    ; 22.541 ; 22.541 ; 22.541 ; 22.541 ;
; A[9]        ; SRAM_DQ[1]    ; 22.551 ; 22.551 ; 22.551 ; 22.551 ;
; A[9]        ; SRAM_DQ[2]    ; 22.538 ; 22.538 ; 22.538 ; 22.538 ;
; A[9]        ; SRAM_DQ[3]    ; 22.548 ; 22.548 ; 22.548 ; 22.548 ;
; A[9]        ; SRAM_DQ[4]    ; 22.525 ; 22.525 ; 22.525 ; 22.525 ;
; A[9]        ; SRAM_DQ[5]    ; 22.525 ; 22.525 ; 22.525 ; 22.525 ;
; A[9]        ; SRAM_DQ[6]    ; 22.230 ; 22.230 ; 22.230 ; 22.230 ;
; A[9]        ; SRAM_DQ[7]    ; 22.241 ; 22.241 ; 22.241 ; 22.241 ;
; A[9]        ; SRAM_DQ[8]    ; 22.851 ; 22.851 ; 22.851 ; 22.851 ;
; A[9]        ; SRAM_DQ[9]    ; 22.851 ; 22.851 ; 22.851 ; 22.851 ;
; A[9]        ; SRAM_DQ[10]   ; 23.120 ; 23.120 ; 23.120 ; 23.120 ;
; A[9]        ; SRAM_DQ[11]   ; 22.841 ; 22.841 ; 22.841 ; 22.841 ;
; A[9]        ; SRAM_DQ[12]   ; 22.628 ; 22.628 ; 22.628 ; 22.628 ;
; A[9]        ; SRAM_DQ[13]   ; 23.130 ; 23.130 ; 23.130 ; 23.130 ;
; A[9]        ; SRAM_DQ[14]   ; 23.130 ; 23.130 ; 23.130 ; 23.130 ;
; A[9]        ; SRAM_DQ[15]   ; 23.115 ; 23.115 ; 23.115 ; 23.115 ;
; A[10]       ; D[0]          ; 16.094 ; 16.094 ; 16.094 ; 16.094 ;
; A[10]       ; D[1]          ; 16.041 ; 16.041 ; 16.041 ; 16.041 ;
; A[10]       ; D[2]          ; 16.060 ; 16.060 ; 16.060 ; 16.060 ;
; A[10]       ; D[3]          ; 15.715 ; 15.715 ; 15.715 ; 15.715 ;
; A[10]       ; D[4]          ; 15.715 ; 15.631 ; 15.631 ; 15.715 ;
; A[10]       ; D[5]          ; 16.090 ; 15.330 ; 15.330 ; 16.090 ;
; A[10]       ; D[6]          ; 15.902 ; 15.081 ; 15.081 ; 15.902 ;
; A[10]       ; D[7]          ; 16.052 ; 16.052 ; 16.052 ; 16.052 ;
; A[10]       ; FL_ADDR[10]   ; 11.087 ;        ;        ; 11.087 ;
; A[10]       ; FL_ADDR[14]   ; 18.301 ; 18.301 ; 18.301 ; 18.301 ;
; A[10]       ; FL_ADDR[15]   ; 17.939 ; 17.939 ; 17.939 ; 17.939 ;
; A[10]       ; FL_ADDR[16]   ; 17.937 ; 17.937 ; 17.937 ; 17.937 ;
; A[10]       ; FL_ADDR[17]   ; 18.428 ;        ;        ; 18.428 ;
; A[10]       ; FL_CE_N       ; 13.660 ; 14.481 ; 14.481 ; 13.660 ;
; A[10]       ; LEDG[0]       ;        ; 15.521 ; 15.521 ;        ;
; A[10]       ; LEDG[1]       ;        ; 21.327 ; 21.327 ;        ;
; A[10]       ; LEDG[2]       ; 16.775 ;        ;        ; 16.775 ;
; A[10]       ; LEDG[3]       ; 16.111 ;        ;        ; 16.111 ;
; A[10]       ; LEDG[4]       ; 20.203 ;        ;        ; 20.203 ;
; A[10]       ; LEDG[5]       ; 20.565 ;        ;        ; 20.565 ;
; A[10]       ; LEDG[6]       ; 20.610 ;        ;        ; 20.610 ;
; A[10]       ; LEDR[6]       ; 15.033 ; 20.869 ; 20.869 ; 15.033 ;
; A[10]       ; LEDR[7]       ; 15.517 ; 22.130 ; 22.130 ; 15.517 ;
; A[10]       ; LEDR[8]       ; 14.471 ; 15.292 ; 15.292 ; 14.471 ;
; A[10]       ; SRAM_ADDR[10] ; 10.888 ;        ;        ; 10.888 ;
; A[10]       ; SRAM_CE_N     ; 22.221 ;        ;        ; 22.221 ;
; A[10]       ; SRAM_DQ[0]    ; 22.540 ; 22.540 ; 22.540 ; 22.540 ;
; A[10]       ; SRAM_DQ[1]    ; 22.550 ; 22.550 ; 22.550 ; 22.550 ;
; A[10]       ; SRAM_DQ[2]    ; 22.537 ; 22.537 ; 22.537 ; 22.537 ;
; A[10]       ; SRAM_DQ[3]    ; 22.547 ; 22.547 ; 22.547 ; 22.547 ;
; A[10]       ; SRAM_DQ[4]    ; 22.524 ; 22.524 ; 22.524 ; 22.524 ;
; A[10]       ; SRAM_DQ[5]    ; 22.524 ; 22.524 ; 22.524 ; 22.524 ;
; A[10]       ; SRAM_DQ[6]    ; 22.229 ; 22.229 ; 22.229 ; 22.229 ;
; A[10]       ; SRAM_DQ[7]    ; 22.240 ; 22.240 ; 22.240 ; 22.240 ;
; A[10]       ; SRAM_DQ[8]    ; 22.850 ; 22.850 ; 22.850 ; 22.850 ;
; A[10]       ; SRAM_DQ[9]    ; 22.850 ; 22.850 ; 22.850 ; 22.850 ;
; A[10]       ; SRAM_DQ[10]   ; 23.119 ; 23.119 ; 23.119 ; 23.119 ;
; A[10]       ; SRAM_DQ[11]   ; 22.840 ; 22.840 ; 22.840 ; 22.840 ;
; A[10]       ; SRAM_DQ[12]   ; 22.627 ; 22.627 ; 22.627 ; 22.627 ;
; A[10]       ; SRAM_DQ[13]   ; 23.129 ; 23.129 ; 23.129 ; 23.129 ;
; A[10]       ; SRAM_DQ[14]   ; 23.129 ; 23.129 ; 23.129 ; 23.129 ;
; A[10]       ; SRAM_DQ[15]   ; 23.114 ; 23.114 ; 23.114 ; 23.114 ;
; A[11]       ; D[0]          ; 16.187 ; 16.187 ; 16.187 ; 16.187 ;
; A[11]       ; D[1]          ; 16.134 ; 16.134 ; 16.134 ; 16.134 ;
; A[11]       ; D[2]          ; 16.153 ; 16.153 ; 16.153 ; 16.153 ;
; A[11]       ; D[3]          ; 15.808 ; 15.808 ; 15.808 ; 15.808 ;
; A[11]       ; D[4]          ; 15.808 ; 15.724 ; 15.724 ; 15.808 ;
; A[11]       ; D[5]          ; 16.183 ; 15.423 ; 15.423 ; 16.183 ;
; A[11]       ; D[6]          ; 16.187 ; 15.174 ; 15.174 ; 16.187 ;
; A[11]       ; D[7]          ; 16.145 ; 16.145 ; 16.145 ; 16.145 ;
; A[11]       ; FL_ADDR[11]   ; 10.606 ;        ;        ; 10.606 ;
; A[11]       ; FL_ADDR[14]   ; 18.661 ; 18.661 ; 18.661 ; 18.661 ;
; A[11]       ; FL_ADDR[15]   ; 18.299 ; 18.299 ; 18.299 ; 18.299 ;
; A[11]       ; FL_ADDR[16]   ; 18.297 ; 18.297 ; 18.297 ; 18.297 ;
; A[11]       ; FL_ADDR[17]   ; 18.788 ;        ;        ; 18.788 ;
; A[11]       ; FL_CE_N       ; 13.753 ; 17.150 ; 17.150 ; 13.753 ;
; A[11]       ; LEDG[0]       ;        ; 15.881 ; 15.881 ;        ;
; A[11]       ; LEDG[1]       ;        ; 21.687 ; 21.687 ;        ;
; A[11]       ; LEDG[2]       ; 17.135 ;        ;        ; 17.135 ;
; A[11]       ; LEDG[3]       ; 16.471 ;        ;        ; 16.471 ;
; A[11]       ; LEDG[4]       ; 20.563 ;        ;        ; 20.563 ;
; A[11]       ; LEDG[5]       ; 20.925 ;        ;        ; 20.925 ;
; A[11]       ; LEDG[6]       ; 20.970 ;        ;        ; 20.970 ;
; A[11]       ; LEDR[6]       ; 15.385 ; 21.229 ; 21.229 ; 15.385 ;
; A[11]       ; LEDR[7]       ; 15.877 ; 22.490 ; 22.490 ; 15.877 ;
; A[11]       ; LEDR[8]       ; 14.564 ; 17.961 ; 17.961 ; 14.564 ;
; A[11]       ; SRAM_ADDR[11] ; 10.842 ;        ;        ; 10.842 ;
; A[11]       ; SRAM_CE_N     ; 22.581 ;        ;        ; 22.581 ;
; A[11]       ; SRAM_DQ[0]    ; 22.900 ; 22.900 ; 22.900 ; 22.900 ;
; A[11]       ; SRAM_DQ[1]    ; 22.910 ; 22.910 ; 22.910 ; 22.910 ;
; A[11]       ; SRAM_DQ[2]    ; 22.897 ; 22.897 ; 22.897 ; 22.897 ;
; A[11]       ; SRAM_DQ[3]    ; 22.907 ; 22.907 ; 22.907 ; 22.907 ;
; A[11]       ; SRAM_DQ[4]    ; 22.884 ; 22.884 ; 22.884 ; 22.884 ;
; A[11]       ; SRAM_DQ[5]    ; 22.884 ; 22.884 ; 22.884 ; 22.884 ;
; A[11]       ; SRAM_DQ[6]    ; 22.589 ; 22.589 ; 22.589 ; 22.589 ;
; A[11]       ; SRAM_DQ[7]    ; 22.600 ; 22.600 ; 22.600 ; 22.600 ;
; A[11]       ; SRAM_DQ[8]    ; 23.210 ; 23.210 ; 23.210 ; 23.210 ;
; A[11]       ; SRAM_DQ[9]    ; 23.210 ; 23.210 ; 23.210 ; 23.210 ;
; A[11]       ; SRAM_DQ[10]   ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; A[11]       ; SRAM_DQ[11]   ; 23.200 ; 23.200 ; 23.200 ; 23.200 ;
; A[11]       ; SRAM_DQ[12]   ; 22.987 ; 22.987 ; 22.987 ; 22.987 ;
; A[11]       ; SRAM_DQ[13]   ; 23.489 ; 23.489 ; 23.489 ; 23.489 ;
; A[11]       ; SRAM_DQ[14]   ; 23.489 ; 23.489 ; 23.489 ; 23.489 ;
; A[11]       ; SRAM_DQ[15]   ; 23.474 ; 23.474 ; 23.474 ; 23.474 ;
; A[12]       ; D[0]          ; 16.060 ; 16.060 ; 16.060 ; 16.060 ;
; A[12]       ; D[1]          ; 16.007 ; 16.007 ; 16.007 ; 16.007 ;
; A[12]       ; D[2]          ; 16.026 ; 16.026 ; 16.026 ; 16.026 ;
; A[12]       ; D[3]          ; 15.681 ; 15.681 ; 15.681 ; 15.681 ;
; A[12]       ; D[4]          ; 15.681 ; 15.597 ; 15.597 ; 15.681 ;
; A[12]       ; D[5]          ; 16.056 ; 15.296 ; 15.296 ; 16.056 ;
; A[12]       ; D[6]          ; 16.060 ; 15.047 ; 15.047 ; 16.060 ;
; A[12]       ; D[7]          ; 16.018 ; 16.018 ; 16.018 ; 16.018 ;
; A[12]       ; FL_ADDR[12]   ; 10.785 ;        ;        ; 10.785 ;
; A[12]       ; FL_ADDR[14]   ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[12]       ; FL_ADDR[15]   ; 17.912 ; 17.912 ; 17.912 ; 17.912 ;
; A[12]       ; FL_ADDR[16]   ; 17.910 ; 17.910 ; 17.910 ; 17.910 ;
; A[12]       ; FL_ADDR[17]   ; 18.401 ;        ;        ; 18.401 ;
; A[12]       ; FL_CE_N       ; 13.626 ; 16.763 ; 16.763 ; 13.626 ;
; A[12]       ; LEDG[0]       ;        ; 15.494 ; 15.494 ;        ;
; A[12]       ; LEDG[1]       ;        ; 21.300 ; 21.300 ;        ;
; A[12]       ; LEDG[2]       ; 16.748 ;        ;        ; 16.748 ;
; A[12]       ; LEDG[3]       ; 16.084 ;        ;        ; 16.084 ;
; A[12]       ; LEDG[4]       ; 20.176 ;        ;        ; 20.176 ;
; A[12]       ; LEDG[5]       ; 20.538 ;        ;        ; 20.538 ;
; A[12]       ; LEDG[6]       ; 20.583 ;        ;        ; 20.583 ;
; A[12]       ; LEDR[6]       ; 14.998 ; 20.842 ; 20.842 ; 14.998 ;
; A[12]       ; LEDR[7]       ; 15.490 ; 22.103 ; 22.103 ; 15.490 ;
; A[12]       ; LEDR[8]       ; 14.437 ; 17.574 ; 17.574 ; 14.437 ;
; A[12]       ; SRAM_ADDR[12] ; 11.037 ;        ;        ; 11.037 ;
; A[12]       ; SRAM_CE_N     ; 22.194 ;        ;        ; 22.194 ;
; A[12]       ; SRAM_DQ[0]    ; 22.513 ; 22.513 ; 22.513 ; 22.513 ;
; A[12]       ; SRAM_DQ[1]    ; 22.523 ; 22.523 ; 22.523 ; 22.523 ;
; A[12]       ; SRAM_DQ[2]    ; 22.510 ; 22.510 ; 22.510 ; 22.510 ;
; A[12]       ; SRAM_DQ[3]    ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; A[12]       ; SRAM_DQ[4]    ; 22.497 ; 22.497 ; 22.497 ; 22.497 ;
; A[12]       ; SRAM_DQ[5]    ; 22.497 ; 22.497 ; 22.497 ; 22.497 ;
; A[12]       ; SRAM_DQ[6]    ; 22.202 ; 22.202 ; 22.202 ; 22.202 ;
; A[12]       ; SRAM_DQ[7]    ; 22.213 ; 22.213 ; 22.213 ; 22.213 ;
; A[12]       ; SRAM_DQ[8]    ; 22.823 ; 22.823 ; 22.823 ; 22.823 ;
; A[12]       ; SRAM_DQ[9]    ; 22.823 ; 22.823 ; 22.823 ; 22.823 ;
; A[12]       ; SRAM_DQ[10]   ; 23.092 ; 23.092 ; 23.092 ; 23.092 ;
; A[12]       ; SRAM_DQ[11]   ; 22.813 ; 22.813 ; 22.813 ; 22.813 ;
; A[12]       ; SRAM_DQ[12]   ; 22.600 ; 22.600 ; 22.600 ; 22.600 ;
; A[12]       ; SRAM_DQ[13]   ; 23.102 ; 23.102 ; 23.102 ; 23.102 ;
; A[12]       ; SRAM_DQ[14]   ; 23.102 ; 23.102 ; 23.102 ; 23.102 ;
; A[12]       ; SRAM_DQ[15]   ; 23.087 ; 23.087 ; 23.087 ; 23.087 ;
; A[13]       ; D[0]          ; 15.796 ; 15.796 ; 15.796 ; 15.796 ;
; A[13]       ; D[1]          ; 15.743 ; 15.743 ; 15.743 ; 15.743 ;
; A[13]       ; D[2]          ; 15.762 ; 15.762 ; 15.762 ; 15.762 ;
; A[13]       ; D[3]          ; 15.417 ; 15.417 ; 15.417 ; 15.417 ;
; A[13]       ; D[4]          ; 15.417 ; 15.333 ; 15.333 ; 15.417 ;
; A[13]       ; D[5]          ; 15.792 ; 15.032 ; 15.032 ; 15.792 ;
; A[13]       ; D[6]          ; 15.796 ; 14.783 ; 14.783 ; 15.796 ;
; A[13]       ; D[7]          ; 15.754 ; 15.754 ; 15.754 ; 15.754 ;
; A[13]       ; FL_ADDR[13]   ; 10.673 ;        ;        ; 10.673 ;
; A[13]       ; FL_ADDR[14]   ; 18.089 ; 18.089 ; 18.089 ; 18.089 ;
; A[13]       ; FL_ADDR[15]   ; 17.727 ; 17.727 ; 17.727 ; 17.727 ;
; A[13]       ; FL_ADDR[16]   ; 17.725 ; 17.725 ; 17.725 ; 17.725 ;
; A[13]       ; FL_ADDR[17]   ; 18.216 ;        ;        ; 18.216 ;
; A[13]       ; FL_CE_N       ; 13.362 ; 16.578 ; 16.578 ; 13.362 ;
; A[13]       ; LEDG[0]       ;        ; 15.309 ; 15.309 ;        ;
; A[13]       ; LEDG[1]       ;        ; 21.115 ; 21.115 ;        ;
; A[13]       ; LEDG[2]       ; 16.563 ;        ;        ; 16.563 ;
; A[13]       ; LEDG[3]       ; 15.899 ;        ;        ; 15.899 ;
; A[13]       ; LEDG[4]       ; 19.991 ;        ;        ; 19.991 ;
; A[13]       ; LEDG[5]       ; 20.353 ;        ;        ; 20.353 ;
; A[13]       ; LEDG[6]       ; 20.398 ;        ;        ; 20.398 ;
; A[13]       ; LEDR[6]       ; 14.821 ; 20.657 ; 20.657 ; 14.821 ;
; A[13]       ; LEDR[7]       ; 15.305 ; 21.918 ; 21.918 ; 15.305 ;
; A[13]       ; LEDR[8]       ; 14.173 ; 17.389 ; 17.389 ; 14.173 ;
; A[13]       ; SRAM_ADDR[13] ; 10.878 ;        ;        ; 10.878 ;
; A[13]       ; SRAM_CE_N     ; 22.009 ;        ;        ; 22.009 ;
; A[13]       ; SRAM_DQ[0]    ; 22.328 ; 22.328 ; 22.328 ; 22.328 ;
; A[13]       ; SRAM_DQ[1]    ; 22.338 ; 22.338 ; 22.338 ; 22.338 ;
; A[13]       ; SRAM_DQ[2]    ; 22.325 ; 22.325 ; 22.325 ; 22.325 ;
; A[13]       ; SRAM_DQ[3]    ; 22.335 ; 22.335 ; 22.335 ; 22.335 ;
; A[13]       ; SRAM_DQ[4]    ; 22.312 ; 22.312 ; 22.312 ; 22.312 ;
; A[13]       ; SRAM_DQ[5]    ; 22.312 ; 22.312 ; 22.312 ; 22.312 ;
; A[13]       ; SRAM_DQ[6]    ; 22.017 ; 22.017 ; 22.017 ; 22.017 ;
; A[13]       ; SRAM_DQ[7]    ; 22.028 ; 22.028 ; 22.028 ; 22.028 ;
; A[13]       ; SRAM_DQ[8]    ; 22.638 ; 22.638 ; 22.638 ; 22.638 ;
; A[13]       ; SRAM_DQ[9]    ; 22.638 ; 22.638 ; 22.638 ; 22.638 ;
; A[13]       ; SRAM_DQ[10]   ; 22.907 ; 22.907 ; 22.907 ; 22.907 ;
; A[13]       ; SRAM_DQ[11]   ; 22.628 ; 22.628 ; 22.628 ; 22.628 ;
; A[13]       ; SRAM_DQ[12]   ; 22.415 ; 22.415 ; 22.415 ; 22.415 ;
; A[13]       ; SRAM_DQ[13]   ; 22.917 ; 22.917 ; 22.917 ; 22.917 ;
; A[13]       ; SRAM_DQ[14]   ; 22.917 ; 22.917 ; 22.917 ; 22.917 ;
; A[13]       ; SRAM_DQ[15]   ; 22.902 ; 22.902 ; 22.902 ; 22.902 ;
; A[14]       ; D[0]          ; 15.656 ; 15.656 ; 15.656 ; 15.656 ;
; A[14]       ; D[1]          ; 15.603 ; 15.603 ; 15.603 ; 15.603 ;
; A[14]       ; D[2]          ; 15.622 ; 15.622 ; 15.622 ; 15.622 ;
; A[14]       ; D[3]          ; 15.277 ; 15.277 ; 15.277 ; 15.277 ;
; A[14]       ; D[4]          ; 15.277 ; 15.193 ; 15.193 ; 15.277 ;
; A[14]       ; D[5]          ; 15.652 ; 14.892 ; 14.892 ; 15.652 ;
; A[14]       ; D[6]          ; 15.656 ; 14.643 ; 14.643 ; 15.656 ;
; A[14]       ; D[7]          ; 15.614 ; 15.614 ; 15.614 ; 15.614 ;
; A[14]       ; FL_ADDR[14]   ; 12.638 ; 12.638 ; 12.638 ; 12.638 ;
; A[14]       ; FL_ADDR[15]   ; 12.766 ; 12.766 ; 12.766 ; 12.766 ;
; A[14]       ; FL_ADDR[16]   ; 13.006 ; 13.006 ; 13.006 ; 13.006 ;
; A[14]       ; FL_ADDR[17]   ; 17.149 ; 13.862 ; 13.862 ; 17.149 ;
; A[14]       ; FL_CE_N       ; 13.222 ; 13.119 ; 13.119 ; 13.222 ;
; A[14]       ; LEDG[0]       ; 14.242 ; 14.242 ; 14.242 ; 14.242 ;
; A[14]       ; LEDG[1]       ; 17.316 ; 17.316 ; 17.316 ; 17.316 ;
; A[14]       ; LEDG[2]       ; 17.229 ;        ;        ; 17.229 ;
; A[14]       ; LEDG[3]       ; 14.832 ; 14.832 ; 14.832 ; 14.832 ;
; A[14]       ; LEDG[4]       ; 16.192 ; 16.192 ; 16.192 ; 16.192 ;
; A[14]       ; LEDG[5]       ; 16.252 ; 16.252 ; 16.252 ; 16.252 ;
; A[14]       ; LEDG[6]       ; 16.296 ; 16.296 ; 16.296 ; 16.296 ;
; A[14]       ; LEDR[6]       ; 15.487 ; 16.833 ; 16.833 ; 15.487 ;
; A[14]       ; LEDR[7]       ; 15.971 ; 18.415 ; 18.415 ; 15.971 ;
; A[14]       ; LEDR[8]       ; 14.033 ; 16.322 ; 16.322 ; 14.033 ;
; A[14]       ; SRAM_ADDR[14] ; 15.058 ; 15.058 ; 15.058 ; 15.058 ;
; A[14]       ; SRAM_ADDR[15] ; 15.217 ; 15.217 ; 15.217 ; 15.217 ;
; A[14]       ; SRAM_ADDR[16] ; 16.552 ; 16.552 ; 16.552 ; 16.552 ;
; A[14]       ; SRAM_ADDR[17] ; 15.525 ; 15.525 ; 15.525 ; 15.525 ;
; A[14]       ; SRAM_CE_N     ; 18.210 ; 18.210 ; 18.210 ; 18.210 ;
; A[14]       ; SRAM_DQ[0]    ; 16.725 ; 16.725 ; 16.725 ; 16.725 ;
; A[14]       ; SRAM_DQ[1]    ; 16.735 ; 16.735 ; 16.735 ; 16.735 ;
; A[14]       ; SRAM_DQ[2]    ; 16.722 ; 16.722 ; 16.722 ; 16.722 ;
; A[14]       ; SRAM_DQ[3]    ; 16.732 ; 16.732 ; 16.732 ; 16.732 ;
; A[14]       ; SRAM_DQ[4]    ; 16.709 ; 16.709 ; 16.709 ; 16.709 ;
; A[14]       ; SRAM_DQ[5]    ; 16.709 ; 16.709 ; 16.709 ; 16.709 ;
; A[14]       ; SRAM_DQ[6]    ; 16.414 ; 16.414 ; 16.414 ; 16.414 ;
; A[14]       ; SRAM_DQ[7]    ; 16.425 ; 16.425 ; 16.425 ; 16.425 ;
; A[14]       ; SRAM_DQ[8]    ; 17.091 ; 17.091 ; 17.091 ; 17.091 ;
; A[14]       ; SRAM_DQ[9]    ; 17.091 ; 17.091 ; 17.091 ; 17.091 ;
; A[14]       ; SRAM_DQ[10]   ; 17.360 ; 17.360 ; 17.360 ; 17.360 ;
; A[14]       ; SRAM_DQ[11]   ; 17.081 ; 17.081 ; 17.081 ; 17.081 ;
; A[14]       ; SRAM_DQ[12]   ; 16.868 ; 16.868 ; 16.868 ; 16.868 ;
; A[14]       ; SRAM_DQ[13]   ; 17.370 ; 17.370 ; 17.370 ; 17.370 ;
; A[14]       ; SRAM_DQ[14]   ; 17.370 ; 17.370 ; 17.370 ; 17.370 ;
; A[14]       ; SRAM_DQ[15]   ; 17.355 ; 17.355 ; 17.355 ; 17.355 ;
; A[14]       ; SRAM_LB_N     ; 14.144 ; 14.144 ; 14.144 ; 14.144 ;
; A[14]       ; SRAM_UB_N     ; 13.528 ; 13.528 ; 13.528 ; 13.528 ;
; A[15]       ; D[0]          ; 15.724 ; 15.724 ; 15.724 ; 15.724 ;
; A[15]       ; D[1]          ; 15.671 ; 15.671 ; 15.671 ; 15.671 ;
; A[15]       ; D[2]          ; 15.690 ; 15.690 ; 15.690 ; 15.690 ;
; A[15]       ; D[3]          ; 15.345 ; 15.345 ; 15.345 ; 15.345 ;
; A[15]       ; D[4]          ; 15.261 ; 15.345 ; 15.345 ; 15.261 ;
; A[15]       ; D[5]          ; 14.960 ; 15.720 ; 15.720 ; 14.960 ;
; A[15]       ; D[6]          ; 14.711 ; 15.724 ; 15.724 ; 14.711 ;
; A[15]       ; D[7]          ; 15.682 ; 15.682 ; 15.682 ; 15.682 ;
; A[15]       ; FL_ADDR[14]   ; 16.008 ; 16.008 ; 16.008 ; 16.008 ;
; A[15]       ; FL_ADDR[15]   ; 15.646 ; 15.646 ; 15.646 ; 15.646 ;
; A[15]       ; FL_ADDR[16]   ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; A[15]       ; FL_ADDR[17]   ; 16.135 ; 16.406 ; 16.406 ; 16.135 ;
; A[15]       ; FL_CE_N       ; 13.072 ; 12.835 ; 12.835 ; 13.072 ;
; A[15]       ; LEDG[0]       ; 13.499 ; 13.228 ; 13.228 ; 13.499 ;
; A[15]       ; LEDG[1]       ; 16.319 ; 16.319 ; 16.319 ; 16.319 ;
; A[15]       ; LEDG[2]       ; 14.482 ;        ;        ; 14.482 ;
; A[15]       ; LEDG[3]       ; 13.818 ; 14.089 ; 14.089 ; 13.818 ;
; A[15]       ; LEDG[4]       ; 15.195 ; 15.195 ; 15.195 ; 15.195 ;
; A[15]       ; LEDG[5]       ; 15.169 ; 15.169 ; 15.169 ; 15.169 ;
; A[15]       ; LEDG[6]       ; 15.213 ; 15.213 ; 15.213 ; 15.213 ;
; A[15]       ; LEDR[6]       ; 13.883 ; 15.750 ; 15.750 ; 13.883 ;
; A[15]       ; LEDR[7]       ; 17.332 ; 17.332 ; 17.332 ; 17.332 ;
; A[15]       ; LEDR[8]       ; 15.579 ; 14.101 ; 14.101 ; 15.579 ;
; A[15]       ; SRAM_ADDR[14] ; 14.238 ; 14.238 ; 14.238 ; 14.238 ;
; A[15]       ; SRAM_ADDR[15] ; 14.992 ; 14.992 ; 14.992 ; 14.992 ;
; A[15]       ; SRAM_ADDR[16] ; 15.406 ; 15.406 ; 15.406 ; 15.406 ;
; A[15]       ; SRAM_ADDR[17] ; 14.893 ; 14.893 ; 14.893 ; 14.893 ;
; A[15]       ; SRAM_CE_N     ; 17.213 ; 17.213 ; 17.213 ; 17.213 ;
; A[15]       ; SRAM_DQ[0]    ; 16.095 ; 16.095 ; 16.095 ; 16.095 ;
; A[15]       ; SRAM_DQ[1]    ; 16.105 ; 16.105 ; 16.105 ; 16.105 ;
; A[15]       ; SRAM_DQ[2]    ; 16.092 ; 16.092 ; 16.092 ; 16.092 ;
; A[15]       ; SRAM_DQ[3]    ; 16.102 ; 16.102 ; 16.102 ; 16.102 ;
; A[15]       ; SRAM_DQ[4]    ; 16.079 ; 16.079 ; 16.079 ; 16.079 ;
; A[15]       ; SRAM_DQ[5]    ; 16.079 ; 16.079 ; 16.079 ; 16.079 ;
; A[15]       ; SRAM_DQ[6]    ; 15.784 ; 15.784 ; 15.784 ; 15.784 ;
; A[15]       ; SRAM_DQ[7]    ; 15.795 ; 15.795 ; 15.795 ; 15.795 ;
; A[15]       ; SRAM_DQ[8]    ; 16.461 ; 16.461 ; 16.461 ; 16.461 ;
; A[15]       ; SRAM_DQ[9]    ; 16.461 ; 16.461 ; 16.461 ; 16.461 ;
; A[15]       ; SRAM_DQ[10]   ; 16.730 ; 16.730 ; 16.730 ; 16.730 ;
; A[15]       ; SRAM_DQ[11]   ; 16.451 ; 16.451 ; 16.451 ; 16.451 ;
; A[15]       ; SRAM_DQ[12]   ; 16.238 ; 16.238 ; 16.238 ; 16.238 ;
; A[15]       ; SRAM_DQ[13]   ; 16.740 ; 16.740 ; 16.740 ; 16.740 ;
; A[15]       ; SRAM_DQ[14]   ; 16.740 ; 16.740 ; 16.740 ; 16.740 ;
; A[15]       ; SRAM_DQ[15]   ; 16.725 ; 16.725 ; 16.725 ; 16.725 ;
; A[15]       ; SRAM_LB_N     ; 13.514 ; 13.514 ; 13.514 ; 13.514 ;
; A[15]       ; SRAM_UB_N     ; 12.898 ; 12.898 ; 12.898 ; 12.898 ;
; D[0]        ; SRAM_DQ[0]    ; 11.387 ;        ;        ; 11.387 ;
; D[0]        ; SRAM_DQ[8]    ; 11.358 ;        ;        ; 11.358 ;
; D[1]        ; SRAM_DQ[1]    ; 11.377 ;        ;        ; 11.377 ;
; D[1]        ; SRAM_DQ[9]    ; 11.202 ;        ;        ; 11.202 ;
; D[2]        ; SRAM_DQ[2]    ; 11.400 ;        ;        ; 11.400 ;
; D[2]        ; SRAM_DQ[10]   ; 11.377 ;        ;        ; 11.377 ;
; D[3]        ; SRAM_DQ[3]    ; 10.636 ;        ;        ; 10.636 ;
; D[3]        ; SRAM_DQ[11]   ; 10.864 ;        ;        ; 10.864 ;
; D[4]        ; SRAM_DQ[4]    ; 10.637 ;        ;        ; 10.637 ;
; D[4]        ; SRAM_DQ[12]   ; 10.630 ;        ;        ; 10.630 ;
; D[5]        ; SRAM_DQ[5]    ; 10.527 ;        ;        ; 10.527 ;
; D[5]        ; SRAM_DQ[13]   ; 10.511 ;        ;        ; 10.511 ;
; D[6]        ; SRAM_DQ[6]    ; 10.451 ;        ;        ; 10.451 ;
; D[6]        ; SRAM_DQ[14]   ; 10.456 ;        ;        ; 10.456 ;
; D[7]        ; SRAM_DQ[7]    ; 10.985 ;        ;        ; 10.985 ;
; D[7]        ; SRAM_DQ[15]   ; 10.121 ;        ;        ; 10.121 ;
; FL_DQ[0]    ; D[0]          ; 14.332 ;        ;        ; 14.332 ;
; FL_DQ[1]    ; D[1]          ; 14.595 ;        ;        ; 14.595 ;
; FL_DQ[2]    ; D[2]          ; 13.092 ;        ;        ; 13.092 ;
; FL_DQ[3]    ; D[3]          ; 14.131 ;        ;        ; 14.131 ;
; FL_DQ[4]    ; D[4]          ; 14.584 ;        ;        ; 14.584 ;
; FL_DQ[5]    ; D[5]          ; 16.011 ; 16.011 ; 16.011 ; 16.011 ;
; FL_DQ[6]    ; D[6]          ; 15.034 ; 15.034 ; 15.034 ; 15.034 ;
; FL_DQ[7]    ; D[7]          ; 15.545 ; 15.545 ; 15.545 ; 15.545 ;
; IORQ_n      ; BUSDIR_n      ; 12.142 ;        ;        ; 12.142 ;
; IORQ_n      ; D[0]          ; 14.399 ; 14.399 ; 14.399 ; 14.399 ;
; IORQ_n      ; D[1]          ; 14.346 ; 14.346 ; 14.346 ; 14.346 ;
; IORQ_n      ; D[2]          ; 13.903 ; 14.365 ; 14.365 ; 13.903 ;
; IORQ_n      ; D[3]          ; 14.003 ; 14.020 ; 14.020 ; 14.003 ;
; IORQ_n      ; D[4]          ; 13.700 ; 14.020 ; 14.020 ; 13.700 ;
; IORQ_n      ; D[5]          ; 13.699 ; 14.395 ; 14.395 ; 13.699 ;
; IORQ_n      ; D[6]          ; 13.450 ; 14.399 ; 14.399 ; 13.450 ;
; IORQ_n      ; D[7]          ; 14.051 ; 14.357 ; 14.357 ; 14.051 ;
; IORQ_n      ; U1OE_n        ; 13.311 ;        ;        ; 13.311 ;
; M1_n        ; BUSDIR_n      ;        ; 11.676 ; 11.676 ;        ;
; M1_n        ; D[0]          ; 13.933 ; 13.933 ; 13.933 ; 13.933 ;
; M1_n        ; D[1]          ; 13.880 ; 13.880 ; 13.880 ; 13.880 ;
; M1_n        ; D[2]          ; 13.899 ; 13.437 ; 13.437 ; 13.899 ;
; M1_n        ; D[3]          ; 13.554 ; 13.537 ; 13.537 ; 13.554 ;
; M1_n        ; D[4]          ; 13.554 ; 13.234 ; 13.234 ; 13.554 ;
; M1_n        ; D[5]          ; 13.929 ; 13.233 ; 13.233 ; 13.929 ;
; M1_n        ; D[6]          ; 13.933 ; 12.984 ; 12.984 ; 13.933 ;
; M1_n        ; D[7]          ; 13.891 ; 13.585 ; 13.585 ; 13.891 ;
; M1_n        ; U1OE_n        ;        ; 12.940 ; 12.940 ;        ;
; RD_n        ; BUSDIR_n      ; 12.385 ;        ;        ; 12.385 ;
; RD_n        ; D[0]          ; 12.935 ; 12.935 ; 12.935 ; 12.935 ;
; RD_n        ; D[1]          ; 12.882 ; 12.882 ; 12.882 ; 12.882 ;
; RD_n        ; D[2]          ; 12.901 ; 12.901 ; 12.901 ; 12.901 ;
; RD_n        ; D[3]          ; 12.556 ; 12.556 ; 12.556 ; 12.556 ;
; RD_n        ; D[4]          ; 12.556 ; 12.556 ; 12.556 ; 12.556 ;
; RD_n        ; D[5]          ; 12.869 ; 12.931 ; 12.931 ; 12.869 ;
; RD_n        ; D[6]          ; 12.620 ; 12.935 ; 12.935 ; 12.620 ;
; RD_n        ; D[7]          ; 12.893 ; 12.893 ; 12.893 ; 12.893 ;
; RD_n        ; FL_CE_N       ; 13.322 ;        ;        ; 13.322 ;
; RD_n        ; FL_OE_N       ; 10.039 ;        ;        ; 10.039 ;
; RD_n        ; LEDR[7]       ;        ; 15.015 ; 15.015 ;        ;
; RD_n        ; U1OE_n        ; 13.649 ;        ;        ; 13.649 ;
; SLTSL_n     ; D[0]          ; 15.244 ; 14.281 ; 14.281 ; 15.244 ;
; SLTSL_n     ; D[1]          ; 15.345 ; 15.060 ; 15.060 ; 15.345 ;
; SLTSL_n     ; D[2]          ; 14.939 ; 14.135 ; 14.135 ; 14.939 ;
; SLTSL_n     ; D[3]          ; 14.142 ; 14.142 ; 14.142 ; 14.142 ;
; SLTSL_n     ; D[4]          ; 14.307 ; 14.307 ; 14.307 ; 14.307 ;
; SLTSL_n     ; D[5]          ; 15.971 ; 16.667 ; 16.667 ; 15.971 ;
; SLTSL_n     ; D[6]          ; 15.722 ; 15.935 ; 15.935 ; 15.722 ;
; SLTSL_n     ; D[7]          ; 16.323 ; 16.629 ; 16.629 ; 16.323 ;
; SLTSL_n     ; FL_ADDR[14]   ; 16.229 ; 16.229 ; 16.229 ; 16.229 ;
; SLTSL_n     ; FL_ADDR[15]   ; 15.867 ; 15.867 ; 15.867 ; 15.867 ;
; SLTSL_n     ; FL_ADDR[16]   ; 15.865 ; 15.865 ; 15.865 ; 15.865 ;
; SLTSL_n     ; FL_ADDR[17]   ; 16.356 ;        ;        ; 16.356 ;
; SLTSL_n     ; FL_CE_N       ; 15.337 ; 14.718 ; 14.718 ; 15.337 ;
; SLTSL_n     ; LEDG[0]       ;        ; 13.449 ; 13.449 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 14.763 ; 14.763 ;        ;
; SLTSL_n     ; LEDG[3]       ; 14.039 ;        ;        ; 14.039 ;
; SLTSL_n     ; LEDG[4]       ; 13.639 ;        ;        ; 13.639 ;
; SLTSL_n     ; LEDG[5]       ; 13.224 ;        ;        ; 13.224 ;
; SLTSL_n     ; LEDG[6]       ; 13.270 ; 14.433 ; 14.433 ; 13.270 ;
; SLTSL_n     ; LEDG[7]       ;        ; 12.502 ; 12.502 ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 14.451 ; 14.451 ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 16.108 ; 16.108 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 15.529 ; 15.529 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.657 ;        ;        ; 15.657 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.976 ; 15.976 ; 15.976 ; 15.976 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.986 ; 15.986 ; 15.986 ; 15.986 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.973 ; 15.973 ; 15.973 ; 15.973 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.983 ; 15.983 ; 15.983 ; 15.983 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 15.665 ; 15.665 ; 15.665 ; 15.665 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 15.676 ; 15.676 ; 15.676 ; 15.676 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.555 ; 16.555 ; 16.555 ; 16.555 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 16.063 ; 16.063 ; 16.063 ; 16.063 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.550 ; 16.550 ; 16.550 ; 16.550 ;
; SLTSL_n     ; U1OE_n        ; 13.986 ;        ;        ; 13.986 ;
; SRAM_DQ[0]  ; D[0]          ; 14.914 ;        ;        ; 14.914 ;
; SRAM_DQ[1]  ; D[1]          ; 15.668 ; 15.668 ; 15.668 ; 15.668 ;
; SRAM_DQ[2]  ; D[2]          ; 15.050 ;        ;        ; 15.050 ;
; SRAM_DQ[3]  ; D[3]          ; 14.646 ;        ;        ; 14.646 ;
; SRAM_DQ[4]  ; D[4]          ; 15.616 ; 15.616 ; 15.616 ; 15.616 ;
; SRAM_DQ[5]  ; D[5]          ; 15.292 ;        ;        ; 15.292 ;
; SRAM_DQ[6]  ; D[6]          ; 14.239 ;        ;        ; 14.239 ;
; SRAM_DQ[7]  ; D[7]          ; 14.967 ;        ;        ; 14.967 ;
; SRAM_DQ[8]  ; D[0]          ; 15.120 ; 15.120 ; 15.120 ; 15.120 ;
; SRAM_DQ[9]  ; D[1]          ; 14.967 ;        ;        ; 14.967 ;
; SRAM_DQ[10] ; D[2]          ; 16.078 ;        ;        ; 16.078 ;
; SRAM_DQ[11] ; D[3]          ; 15.162 ; 15.162 ; 15.162 ; 15.162 ;
; SRAM_DQ[12] ; D[4]          ; 14.447 ;        ;        ; 14.447 ;
; SRAM_DQ[13] ; D[5]          ; 15.306 ;        ;        ; 15.306 ;
; SRAM_DQ[14] ; D[6]          ; 14.182 ;        ;        ; 14.182 ;
; SRAM_DQ[15] ; D[7]          ; 14.962 ;        ;        ; 14.962 ;
; SW[0]       ; D[1]          ;        ; 10.147 ; 10.147 ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 11.058 ; 11.058 ; 11.058 ; 11.058 ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 11.588 ; 11.588 ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 11.621 ; 11.621 ;        ;
; SW[3]       ; LEDR[3]       ; 5.179  ;        ;        ; 5.179  ;
; SW[7]       ; D[1]          ; 10.904 ;        ;        ; 10.904 ;
; SW[8]       ; D[0]          ; 10.853 ; 10.853 ; 10.853 ; 10.853 ;
; SW[8]       ; D[1]          ; 10.800 ; 10.800 ; 10.800 ; 10.800 ;
; SW[8]       ; D[2]          ; 10.819 ; 10.357 ; 10.357 ; 10.819 ;
; SW[8]       ; D[3]          ; 10.474 ; 10.457 ; 10.457 ; 10.474 ;
; SW[8]       ; D[4]          ; 10.474 ; 10.154 ; 10.154 ; 10.474 ;
; SW[8]       ; D[5]          ; 10.849 ; 10.153 ; 10.153 ; 10.849 ;
; SW[8]       ; D[6]          ; 10.853 ; 9.904  ; 9.904  ; 10.853 ;
; SW[8]       ; D[7]          ; 10.811 ; 10.505 ; 10.505 ; 10.811 ;
; SW[8]       ; LEDG[1]       ; 8.189  ;        ;        ; 8.189  ;
; SW[8]       ; SRAM_CE_N     ;        ; 9.083  ; 9.083  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; SW[8]       ; SRAM_DQ[1]    ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; SW[8]       ; SRAM_DQ[2]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; SW[8]       ; SRAM_DQ[3]    ; 9.511  ; 9.511  ; 9.511  ; 9.511  ;
; SW[8]       ; SRAM_DQ[4]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[8]       ; SRAM_DQ[5]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[8]       ; SRAM_DQ[6]    ; 9.193  ; 9.193  ; 9.193  ; 9.193  ;
; SW[8]       ; SRAM_DQ[7]    ; 9.204  ; 9.204  ; 9.204  ; 9.204  ;
; SW[8]       ; SRAM_DQ[8]    ; 9.803  ; 9.803  ; 9.803  ; 9.803  ;
; SW[8]       ; SRAM_DQ[9]    ; 9.803  ; 9.803  ; 9.803  ; 9.803  ;
; SW[8]       ; SRAM_DQ[10]   ; 10.072 ; 10.072 ; 10.072 ; 10.072 ;
; SW[8]       ; SRAM_DQ[11]   ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; SW[8]       ; SRAM_DQ[12]   ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; SW[8]       ; SRAM_DQ[13]   ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; SW[8]       ; SRAM_DQ[14]   ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; SW[8]       ; SRAM_DQ[15]   ; 10.067 ; 10.067 ; 10.067 ; 10.067 ;
; SW[9]       ; D[0]          ; 11.795 ; 11.795 ; 11.795 ; 11.795 ;
; SW[9]       ; D[1]          ; 13.201 ; 13.201 ; 13.201 ; 13.201 ;
; SW[9]       ; D[2]          ; 13.023 ; 13.014 ; 13.014 ; 13.023 ;
; SW[9]       ; D[3]          ; 12.807 ; 12.875 ; 12.875 ; 12.807 ;
; SW[9]       ; D[4]          ; 12.355 ; 12.791 ; 12.791 ; 12.355 ;
; SW[9]       ; D[5]          ; 13.250 ; 12.490 ; 12.490 ; 13.250 ;
; SW[9]       ; D[6]          ; 13.254 ; 12.241 ; 12.241 ; 13.254 ;
; SW[9]       ; D[7]          ; 13.212 ; 13.162 ; 13.162 ; 13.212 ;
; SW[9]       ; FL_ADDR[14]   ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; SW[9]       ; FL_ADDR[15]   ; 11.969 ; 11.969 ; 11.969 ; 11.969 ;
; SW[9]       ; FL_ADDR[16]   ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 12.458 ; 12.458 ;        ;
; SW[9]       ; FL_CE_N       ; 10.820 ; 11.439 ; 11.439 ; 10.820 ;
; SW[9]       ; LEDG[0]       ; 9.551  ;        ;        ; 9.551  ;
; SW[9]       ; LEDG[1]       ; 10.865 ;        ;        ; 10.865 ;
; SW[9]       ; LEDG[3]       ;        ; 10.141 ; 10.141 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.741  ; 9.741  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.326  ; 9.326  ;        ;
; SW[9]       ; LEDG[6]       ; 10.572 ; 9.372  ; 9.372  ; 10.572 ;
; SW[9]       ; LEDG[7]       ; 8.604  ;        ;        ; 8.604  ;
; SW[9]       ; LEDR[6]       ; 10.590 ;        ;        ; 10.590 ;
; SW[9]       ; LEDR[7]       ; 12.247 ;        ;        ; 12.247 ;
; SW[9]       ; LEDR[8]       ; 11.631 ;        ;        ; 11.631 ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.759 ; 11.759 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.078 ; 12.078 ; 12.078 ; 12.078 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.088 ; 12.088 ; 12.088 ; 12.088 ;
; SW[9]       ; SRAM_DQ[2]    ; 12.075 ; 12.075 ; 12.075 ; 12.075 ;
; SW[9]       ; SRAM_DQ[3]    ; 12.085 ; 12.085 ; 12.085 ; 12.085 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.767 ; 11.767 ; 11.767 ; 11.767 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; SW[9]       ; SRAM_DQ[8]    ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; SW[9]       ; SRAM_DQ[9]    ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.657 ; 12.657 ; 12.657 ; 12.657 ;
; SW[9]       ; SRAM_DQ[11]   ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; SW[9]       ; SRAM_DQ[12]   ; 12.165 ; 12.165 ; 12.165 ; 12.165 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.667 ; 12.667 ; 12.667 ; 12.667 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.667 ; 12.667 ; 12.667 ; 12.667 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; SW[9]       ; U1OE_n        ;        ; 10.088 ; 10.088 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 13.410 ; 13.410 ; 13.410 ; 13.410 ;
; WR_n        ; SRAM_DQ[1]    ; 13.420 ; 13.420 ; 13.420 ; 13.420 ;
; WR_n        ; SRAM_DQ[2]    ; 13.407 ; 13.407 ; 13.407 ; 13.407 ;
; WR_n        ; SRAM_DQ[3]    ; 13.417 ; 13.417 ; 13.417 ; 13.417 ;
; WR_n        ; SRAM_DQ[4]    ; 13.394 ; 13.394 ; 13.394 ; 13.394 ;
; WR_n        ; SRAM_DQ[5]    ; 13.394 ; 13.394 ; 13.394 ; 13.394 ;
; WR_n        ; SRAM_DQ[6]    ; 13.099 ; 13.099 ; 13.099 ; 13.099 ;
; WR_n        ; SRAM_DQ[7]    ; 13.110 ; 13.110 ; 13.110 ; 13.110 ;
; WR_n        ; SRAM_DQ[8]    ; 13.713 ; 13.713 ; 13.713 ; 13.713 ;
; WR_n        ; SRAM_DQ[9]    ; 13.713 ; 13.713 ; 13.713 ; 13.713 ;
; WR_n        ; SRAM_DQ[10]   ; 13.982 ; 13.982 ; 13.982 ; 13.982 ;
; WR_n        ; SRAM_DQ[11]   ; 13.703 ; 13.703 ; 13.703 ; 13.703 ;
; WR_n        ; SRAM_DQ[12]   ; 13.490 ; 13.490 ; 13.490 ; 13.490 ;
; WR_n        ; SRAM_DQ[13]   ; 13.992 ; 13.992 ; 13.992 ; 13.992 ;
; WR_n        ; SRAM_DQ[14]   ; 13.992 ; 13.992 ; 13.992 ; 13.992 ;
; WR_n        ; SRAM_DQ[15]   ; 13.977 ; 13.977 ; 13.977 ; 13.977 ;
; WR_n        ; SRAM_WE_N     ; 10.645 ;        ;        ; 10.645 ;
; WR_n        ; U1OE_n        ; 14.701 ;        ;        ; 14.701 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 18.757 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.136 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.083 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 19.102 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.757 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.757 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 19.132 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 19.136 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 19.094 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.287 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.598 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.608 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.595 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.605 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.582 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.582 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.287 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.298 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.908 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.908 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.177 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.898 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.685 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.172 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 21.029 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 21.408 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 21.355 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 21.374 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 21.029 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 21.029 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 21.404 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 21.408 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 21.366 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.598 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 18.909 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 18.919 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 18.906 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 18.916 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 18.893 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 18.893 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 18.598 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 18.609 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 19.275 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 19.275 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 19.544 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 19.265 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 19.052 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 19.554 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 19.554 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.539 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 11.214 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.593 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.540 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.559 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.214 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.214 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.589 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.593 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.551 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.287 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.598 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.608 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.595 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.605 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.582 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.582 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.287 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.298 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.908 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.908 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.177 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.898 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.685 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.172 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 11.214 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.593 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.540 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.559 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.214 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.214 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.589 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.593 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.551 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.223 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.534 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.544 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.531 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.541 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.518 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.518 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.223 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.234 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.844 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.844 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.113 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.834 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.621 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.123 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.123 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.108 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 18.757    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.136    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.083    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 19.102    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.757    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.757    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 19.132    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 19.136    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 19.094    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.287    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.598    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.608    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.595    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.605    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.582    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.582    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.287    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.298    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.908    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.908    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.177    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.898    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.685    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.187    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.187    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.172    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 21.029    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 21.408    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 21.355    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 21.374    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 21.029    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 21.029    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 21.404    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 21.408    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 21.366    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.598    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 18.909    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 18.919    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 18.906    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 18.916    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 18.893    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 18.893    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 18.598    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 18.609    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 19.275    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 19.275    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 19.544    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 19.265    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 19.052    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 19.554    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 19.554    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.539    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 11.214    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.593    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.540    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.559    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.214    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.214    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.589    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.593    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.551    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.287    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.598    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.608    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.595    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.605    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.582    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.582    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.287    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.298    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.908    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.908    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.177    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.898    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.685    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.187    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.187    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.172    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 11.214    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.593    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.540    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.559    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.214    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.214    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.589    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.593    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.551    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.223    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.534    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.544    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.531    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.541    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.518    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.518    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.223    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.234    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.844    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.844    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.113    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.834    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.621    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.123    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.123    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.108    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -2.509 ; -57.008       ;
; A[2]        ; -0.286 ; -0.286        ;
; sd_sel_q[0] ; 0.145  ; 0.000         ;
; CLOCK_50    ; 1.343  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; A[2]        ; -5.490 ; -47.292       ;
; CLOCK_50    ; -0.963 ; -0.963        ;
; clock_i     ; -0.263 ; -0.263        ;
; sd_sel_q[0] ; -0.045 ; -0.045        ;
+-------------+--------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clock_i ; 0.221 ; 0.000         ;
; A[2]    ; 1.885 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -1.107 ; -9.147        ;
; clock_i ; 0.659  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; CLOCK_50    ; -1.380 ; -2.380          ;
; A[2]        ; -1.222 ; -52.070         ;
; clock_i     ; -0.500 ; -47.000         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.509 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.481      ;
; -2.509 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.481      ;
; -2.506 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.478      ;
; -2.506 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.478      ;
; -2.503 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.475      ;
; -2.502 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.474      ;
; -2.500 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.472      ;
; -2.498 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.470      ;
; -2.490 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.462      ;
; -2.419 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -2.560     ; 0.391      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.910 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.797      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.859 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.746      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.662 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.459      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.616 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.503      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.613 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.735     ; 1.410      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
; -1.571 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.645     ; 1.458      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.286 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -0.100     ; 0.718      ;
; 0.044  ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -0.099     ; 0.389      ;
; 0.326  ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -0.099     ; 0.607      ;
; 0.382  ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -0.099     ; 0.551      ;
; 0.847  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.719      ; 2.404      ;
; 0.847  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.719      ; 2.404      ;
; 0.849  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.719      ; 2.402      ;
; 0.849  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.719      ; 2.402      ;
; 0.849  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.719      ; 2.402      ;
; 0.867  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.713      ; 2.378      ;
; 0.867  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.713      ; 2.378      ;
; 0.867  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.713      ; 2.378      ;
; 0.867  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.713      ; 2.378      ;
; 0.867  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.713      ; 2.378      ;
; 0.873  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.721      ; 2.380      ;
; 0.875  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.372      ;
; 0.875  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.372      ;
; 0.875  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.372      ;
; 0.875  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.372      ;
; 0.916  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.331      ;
; 0.916  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.331      ;
; 0.916  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.331      ;
; 0.916  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.331      ;
; 0.916  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.331      ;
; 1.347  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.719      ; 2.404      ;
; 1.347  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.719      ; 2.404      ;
; 1.349  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.719      ; 2.402      ;
; 1.349  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.719      ; 2.402      ;
; 1.349  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.719      ; 2.402      ;
; 1.367  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.713      ; 2.378      ;
; 1.367  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.713      ; 2.378      ;
; 1.367  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.713      ; 2.378      ;
; 1.367  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.713      ; 2.378      ;
; 1.367  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.713      ; 2.378      ;
; 1.373  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.721      ; 2.380      ;
; 1.375  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.372      ;
; 1.375  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.372      ;
; 1.375  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.372      ;
; 1.375  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.372      ;
; 1.416  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.331      ;
; 1.416  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.331      ;
; 1.416  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.331      ;
; 1.416  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.331      ;
; 1.416  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.331      ;
; 3.325  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.845      ; 0.884      ;
; 3.359  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.947      ; 0.957      ;
; 3.554  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.846      ; 0.485      ;
; 3.770  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 3.674      ; 0.936      ;
; 3.936  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.947      ; 0.669      ;
; 4.018  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.935      ; 0.563      ;
; 4.095  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.917      ; 0.551      ;
; 4.132  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 3.675      ; 0.575      ;
; 4.269  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.946      ; 0.325      ;
; 4.280  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.946      ; 0.325      ;
; 5.584  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.989      ; 1.078      ;
; 5.771  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.988      ; 0.890      ;
; 6.084  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.989      ; 1.078      ;
; 6.271  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.988      ; 0.890      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sd_sel_q[0]'                                                                       ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.145 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 0.427      ; 0.523      ;
; 0.645 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 0.427      ; 0.523      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.490 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.087      ; 0.890      ;
; -5.303 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.088      ; 1.078      ;
; -4.990 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.087      ; 0.890      ;
; -4.803 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.088      ; 1.078      ;
; -3.621 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.946      ; 0.325      ;
; -3.621 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.946      ; 0.325      ;
; -3.372 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.935      ; 0.563      ;
; -3.366 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.917      ; 0.551      ;
; -3.365 ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 3.788      ; 0.575      ;
; -3.361 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.846      ; 0.485      ;
; -3.278 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.947      ; 0.669      ;
; -3.003 ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 3.787      ; 0.936      ;
; -2.990 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.947      ; 0.957      ;
; -2.961 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.845      ; 0.884      ;
; -0.536 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.331      ;
; -0.536 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.331      ;
; -0.536 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.331      ;
; -0.536 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.331      ;
; -0.536 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.331      ;
; -0.495 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.372      ;
; -0.495 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.372      ;
; -0.495 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.372      ;
; -0.495 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.372      ;
; -0.493 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.721      ; 2.380      ;
; -0.487 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.713      ; 2.378      ;
; -0.487 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.713      ; 2.378      ;
; -0.487 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.713      ; 2.378      ;
; -0.487 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.713      ; 2.378      ;
; -0.487 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.713      ; 2.378      ;
; -0.469 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.719      ; 2.402      ;
; -0.469 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.719      ; 2.402      ;
; -0.469 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.719      ; 2.402      ;
; -0.467 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.719      ; 2.404      ;
; -0.467 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.719      ; 2.404      ;
; -0.036 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.331      ;
; -0.036 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.331      ;
; -0.036 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.331      ;
; -0.036 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.331      ;
; -0.036 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.331      ;
; 0.005  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.372      ;
; 0.005  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.372      ;
; 0.005  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.372      ;
; 0.005  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.372      ;
; 0.007  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.721      ; 2.380      ;
; 0.013  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.713      ; 2.378      ;
; 0.013  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.713      ; 2.378      ;
; 0.013  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.713      ; 2.378      ;
; 0.013  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.713      ; 2.378      ;
; 0.013  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.713      ; 2.378      ;
; 0.031  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.719      ; 2.402      ;
; 0.031  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.719      ; 2.402      ;
; 0.031  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.719      ; 2.402      ;
; 0.033  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.719      ; 2.404      ;
; 0.033  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.719      ; 2.404      ;
; 0.300  ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 0.099      ; 0.551      ;
; 0.356  ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 0.099      ; 0.607      ;
; 0.638  ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 0.099      ; 0.389      ;
; 0.968  ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 0.098      ; 0.718      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_i'                                                                                                                       ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.263 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 1.058      ; 0.447      ;
; 0.215  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.393      ;
; 0.246  ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.402      ;
; 0.292  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.444      ;
; 0.314  ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.466      ;
; 0.334  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.487      ;
; 0.355  ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.516      ;
; 0.369  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.532      ;
; 0.389  ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.540      ;
; 0.393  ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.544      ;
; 0.400  ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.552      ;
; 0.402  ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.554      ;
; 0.426  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.580      ;
; 0.454  ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.607      ;
; 0.493  ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.654      ;
; 0.505  ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|spi_data_q[1]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.659      ;
; 0.505  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.659      ;
; 0.506  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.660      ;
; 0.507  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[0]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.658      ;
; 0.507  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.658      ;
; 0.507  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.658      ;
; 0.507  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.658      ;
; 0.509  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.663      ;
; 0.509  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.660      ;
; 0.511  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.665      ;
; 0.511  ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.662      ;
; 0.512  ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.667      ;
; 0.514  ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.666      ;
; 0.515  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.666      ;
; 0.516  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.670      ;
; 0.516  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.667      ;
; 0.528  ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.681      ;
; 0.532  ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.689      ;
; 0.546  ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.548  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.700      ;
; 0.549  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.705      ;
; 0.554  ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.706      ;
; 0.563  ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; tmr_cnt_q[4]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.721      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sd_sel_q[0]'                                                                         ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.045 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 0.427      ; 0.523      ;
; 0.455  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 0.427      ; 0.523      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_i'                                                                                          ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.221 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 0.811      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.885 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 2.559      ; 1.206      ;
; 1.885 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 2.559      ; 1.206      ;
; 1.885 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 2.559      ; 1.206      ;
; 1.885 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 2.559      ; 1.206      ;
; 1.885 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 2.559      ; 1.206      ;
; 1.885 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 2.559      ; 1.206      ;
; 1.885 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 2.559      ; 1.206      ;
; 1.885 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 2.559      ; 1.206      ;
; 1.987 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 2.560      ; 1.105      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.107 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 2.560      ; 1.105      ;
; -1.005 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 2.559      ; 1.206      ;
; -1.005 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 2.559      ; 1.206      ;
; -1.005 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 2.559      ; 1.206      ;
; -1.005 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 2.559      ; 1.206      ;
; -1.005 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 2.559      ; 1.206      ;
; -1.005 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 2.559      ; 1.206      ;
; -1.005 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 2.559      ; 1.206      ;
; -1.005 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 2.559      ; 1.206      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.659 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.811      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -0.599 ; 0.401        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -0.599 ; 0.401        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -0.599 ; 0.401        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -0.599 ; 0.401        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -0.599 ; 0.401        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -0.599 ; 0.401        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -0.599 ; 0.401        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -0.599 ; 0.401        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -0.514 ; 0.486        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.514 ; 0.486        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.514 ; 0.486        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.514 ; 0.486        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|start_s           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.871  ; 1.871  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.871  ; 1.871  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.854  ; 1.854  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 1.854  ; 1.854  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.828  ; 1.828  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.576  ; 1.576  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.177 ; -0.177 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.810 ; -1.810 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.810 ; -1.810 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.445 ; -4.445 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.536 ; -4.536 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.445 ; -4.445 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 3.755  ; 3.755  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 2.417  ; 2.417  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 2.324  ; 2.324  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.347 ; -0.347 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 2.598  ; 2.598  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 2.840  ; 2.840  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 2.927  ; 2.927  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 3.755  ; 3.755  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 3.536  ; 3.536  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.192  ; 2.192  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.192  ; 2.192  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.790  ; 1.790  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.009  ; 2.009  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 1.599  ; 1.599  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.584  ; 1.584  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.953  ; 1.953  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 1.928  ; 1.928  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.103  ; 2.103  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.698 ; -1.698 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.698 ; -1.698 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.041  ; 0.041  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.333 ; -4.333 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.698 ; -4.698 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.333 ; -4.333 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 5.381  ; 5.381  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 3.611  ; 3.611  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 3.518  ; 3.518  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 0.847  ; 0.847  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 3.792  ; 3.792  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 4.466  ; 4.466  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 4.553  ; 4.553  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 5.381  ; 5.381  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 5.162  ; 5.162  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 4.339  ; 4.339  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 4.339  ; 4.339  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 4.320  ; 4.320  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 4.490  ; 4.490  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 4.364  ; 4.364  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 4.231  ; 4.231  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 4.488  ; 4.488  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 4.035  ; 4.035  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 2.911  ; 2.911  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 2.911  ; 2.911  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 2.523  ; 2.523  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 2.641  ; 2.641  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 2.358  ; 2.358  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 2.322  ; 2.322  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 2.490  ; 2.490  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 2.574  ; 2.574  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 2.512  ; 2.512  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 3.272  ; 3.272  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 3.272  ; 3.272  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 3.525  ; 3.525  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 1.225  ; 1.225  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 1.225  ; 1.225  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 3.239  ; 3.239  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 3.718  ; 3.718  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 4.117  ; 4.117  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; -0.290 ; -0.290 ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; -0.290 ; -0.290 ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 0.297  ; 0.297  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; -0.378 ; -0.378 ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; -0.024 ; -0.024 ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.000  ; 0.000  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.297  ; 0.297  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 2.081  ; 2.081  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 2.081  ; 2.081  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 4.755  ; 4.755  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 4.755  ; 4.755  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 4.664  ; 4.664  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.536  ; 0.536  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.692 ; -1.692 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.479 ; -1.479 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.536  ; 0.536  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -2.384 ; -2.384 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -2.434 ; -2.434 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.521 ; -2.521 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -3.349 ; -3.349 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -3.130 ; -3.130 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 0.409  ; 0.409  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.115  ; 0.115  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; -0.025 ; -0.025 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.144  ; 0.144  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.384  ; 0.384  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 0.184  ; 0.184  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 0.282  ; 0.282  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 0.409  ; 0.409  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 0.289  ; 0.289  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 2.243  ; 2.243  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 2.243  ; 2.243  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.152  ; 0.152  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 4.917  ; 4.917  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 4.917  ; 4.917  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 4.552  ; 4.552  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.634 ; -0.634 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.138 ; -3.138 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.280 ; -3.280 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.634 ; -0.634 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.577 ; -3.577 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -4.164 ; -4.164 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.251 ; -4.251 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -5.079 ; -5.079 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.860 ; -4.860 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.037 ; -4.037 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.037 ; -4.037 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.018 ; -4.018 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.188 ; -4.188 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.062 ; -4.062 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -3.929 ; -3.929 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.679 ; -3.679 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.297 ; -3.297 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.202 ; -2.202 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.791 ; -2.791 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -2.403 ; -2.403 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.521 ; -2.521 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.238 ; -2.238 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.202 ; -2.202 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.370 ; -2.370 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.454 ; -2.454 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.392 ; -2.392 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.513 ; -2.513 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.513 ; -2.513 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.367 ; -3.367 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.067 ; -1.067 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.067 ; -1.067 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -3.083 ; -3.083 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.318 ; -3.318 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.717 ; -3.717 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.212  ; 4.212  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 8.260  ; 8.260  ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 8.201  ; 8.201  ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 8.240  ; 8.240  ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 7.849  ; 7.849  ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 8.055  ; 8.055  ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 8.132  ; 8.132  ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 8.260  ; 8.260  ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 7.843  ; 7.843  ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 8.152  ; 8.152  ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 6.984  ; 6.984  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.278  ; 5.278  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 6.792  ; 6.792  ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 6.867  ; 6.867  ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 6.890  ; 6.890  ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 6.984  ; 6.984  ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 6.843  ; 6.843  ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.896  ; 5.896  ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 5.827  ; 5.827  ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.838  ; 5.838  ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.885  ; 5.885  ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.889  ; 5.889  ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 5.875  ; 5.875  ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 5.867  ; 5.867  ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 5.896  ; 5.896  ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 7.530  ; 7.530  ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.398  ; 7.398  ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.406  ; 7.406  ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.530  ; 7.530  ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 6.839  ; 6.839  ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.955  ; 6.955  ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.370  ; 7.370  ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.130  ; 7.130  ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 6.142  ; 6.142  ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 3.896  ; 3.896  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.142  ; 6.142  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.462  ; 4.462  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.114  ; 4.114  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.754  ; 5.754  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.874  ; 5.874  ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.892  ; 5.892  ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.631  ; 6.631  ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 4.977  ; 4.977  ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.992  ; 5.992  ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 6.631  ; 6.631  ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 6.008  ; 6.008  ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 5.002  ; 5.002  ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.701  ; 5.701  ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.701  ; 5.701  ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.600  ; 6.600  ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.255  ; 4.255  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.212  ; 4.212  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 10.243 ; 10.243 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 9.628  ; 9.628  ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 9.527  ; 9.527  ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 9.584  ; 9.584  ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 9.020  ; 9.020  ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 9.097  ; 9.097  ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 10.243 ; 10.243 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 9.983  ; 9.983  ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 10.189 ; 10.189 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 6.609  ; 6.609  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.278  ; 5.278  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 6.510  ; 6.510  ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 6.390  ; 6.390  ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 6.386  ; 6.386  ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 6.609  ; 6.609  ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 6.440  ; 6.440  ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.952  ; 5.952  ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.668  ; 5.668  ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.425  ; 5.425  ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.952  ; 5.952  ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.682  ; 5.682  ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.862  ; 5.862  ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.670  ; 5.670  ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.837  ; 5.837  ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.087  ; 6.087  ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 6.075  ; 6.075  ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.905  ; 5.905  ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.904  ; 5.904  ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 5.918  ; 5.918  ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.935  ; 5.935  ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.087  ; 6.087  ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.075  ; 6.075  ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 6.477  ; 6.477  ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 5.459  ; 5.459  ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.477  ; 6.477  ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.462  ; 4.462  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 5.677  ; 5.677  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 6.089  ; 6.089  ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 6.189  ; 6.189  ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 6.208  ; 6.208  ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.946  ; 6.946  ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 6.308  ; 6.308  ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 6.946  ; 6.946  ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 6.152  ; 6.152  ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 8.334  ; 8.334  ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.701  ; 5.701  ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 7.428  ; 7.428  ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 8.143  ; 8.143  ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 8.334  ; 8.334  ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 7.880  ; 7.880  ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.935  ; 6.935  ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 7.413  ; 7.413  ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 7.173  ; 7.173  ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.255  ; 4.255  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 5.547  ; 5.547  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.547  ; 5.547  ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.539  ; 5.539  ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.798  ; 4.798  ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.702  ; 4.702  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.775  ; 4.775  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.872  ; 4.872  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 4.652  ; 4.652  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.723  ; 4.723  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.785  ; 3.785  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.987  ; 3.987  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 4.162  ; 4.162  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 4.030  ; 4.030  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 3.696  ; 3.696  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 5.095  ; 4.309  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.306  ; 4.306  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.309  ; 4.309  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 5.095  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.948  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.948  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 2.974  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 4.309  ; 5.095  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.306  ; 4.306  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.309  ; 4.309  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 5.095  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 2.948  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 2.948  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.974  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.212 ; 4.212 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.360 ; 4.360 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 4.835 ; 4.835 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.038 ; 5.038 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.815 ; 4.815 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.484 ; 4.484 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.360 ; 4.360 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.715 ; 4.715 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.623 ; 4.623 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.857 ; 4.857 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.823 ; 4.823 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.278 ; 5.278 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.947 ; 4.947 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.827 ; 4.827 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.823 ; 4.823 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.046 ; 5.046 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.358 ; 4.358 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.358 ; 5.358 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 5.358 ; 5.358 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.370 ; 5.370 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.412 ; 5.412 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.416 ; 5.416 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 5.402 ; 5.402 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 5.394 ; 5.394 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 5.421 ; 5.421 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 6.595 ; 6.595 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.062 ; 7.062 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.065 ; 7.065 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 6.937 ; 6.937 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 6.595 ; 6.595 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.609 ; 6.609 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.036 ; 7.036 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 6.785 ; 6.785 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 3.896 ; 3.896 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 3.896 ; 3.896 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.142 ; 6.142 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.462 ; 4.462 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.114 ; 4.114 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.754 ; 5.754 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.874 ; 5.874 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.892 ; 5.892 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.589 ; 4.589 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 4.963 ; 4.963 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.992 ; 5.992 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 6.532 ; 6.532 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.589 ; 4.589 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 4.988 ; 4.988 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.701 ; 5.701 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.701 ; 5.701 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.600 ; 6.600 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 3.981 ; 3.981 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.212 ; 4.212 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.360 ; 4.360 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 4.835 ; 4.835 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.038 ; 5.038 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.815 ; 4.815 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.484 ; 4.484 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.360 ; 4.360 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.715 ; 4.715 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.623 ; 4.623 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.857 ; 4.857 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.823 ; 4.823 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.278 ; 5.278 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.947 ; 4.947 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.827 ; 4.827 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.823 ; 4.823 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.046 ; 5.046 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.358 ; 4.358 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.296 ; 5.296 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.538 ; 5.538 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.296 ; 5.296 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.816 ; 5.816 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.557 ; 5.557 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.733 ; 5.733 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.537 ; 5.537 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.708 ; 5.708 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 5.560 ; 5.560 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.726 ; 5.726 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.560 ; 5.560 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.560 ; 5.560 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 5.568 ; 5.568 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.583 ; 5.583 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 5.736 ; 5.736 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 5.721 ; 5.721 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 3.896 ; 3.896 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 3.896 ; 3.896 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.125 ; 6.125 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.462 ; 4.462 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.114 ; 4.114 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.737 ; 5.737 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.742 ; 5.742 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.757 ; 5.757 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.589 ; 4.589 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.969 ; 5.969 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 6.532 ; 6.532 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.589 ; 4.589 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.701 ; 5.701 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.701 ; 5.701 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.648 ; 6.648 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.646 ; 6.646 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.024 ; 7.024 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.830 ; 6.830 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.583 ; 6.583 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.468 ; 6.468 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.228 ; 6.228 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 3.981 ; 3.981 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 3.791 ; 3.791 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 4.716 ; 4.716 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 4.835 ; 4.835 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.544 ; 4.544 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.301 ; 4.301 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.223 ; 4.223 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 3.884 ; 3.884 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 3.791 ; 3.791 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.030 ; 4.030 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.785 ; 3.785 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.987 ; 3.987 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 4.162 ; 4.162 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 4.030 ; 4.030 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 3.696 ; 3.696 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 4.022 ; 4.022 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.022 ; 4.022 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.309 ; 4.309 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 5.095 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.948 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.948 ;       ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;       ; 2.974 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 4.022 ; 4.022 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.022 ; 4.022 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.309 ; 4.309 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 5.095 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.948 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.948 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.974 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 10.866 ; 10.659 ; 10.659 ; 10.866 ;
; A[0]        ; D[1]          ; 10.905 ; 10.846 ; 10.846 ; 10.905 ;
; A[0]        ; D[2]          ; 10.607 ; 10.607 ; 10.607 ; 10.607 ;
; A[0]        ; D[3]          ; 10.701 ; 10.701 ; 10.701 ; 10.701 ;
; A[0]        ; D[4]          ; 10.779 ; 10.779 ; 10.779 ; 10.779 ;
; A[0]        ; D[5]          ; 10.912 ; 10.912 ; 10.912 ; 10.912 ;
; A[0]        ; D[6]          ; 10.636 ; 10.636 ; 10.636 ; 10.636 ;
; A[0]        ; D[7]          ; 10.804 ; 10.804 ; 10.804 ; 10.804 ;
; A[0]        ; FL_ADDR[0]    ; 5.584  ;        ;        ; 5.584  ;
; A[0]        ; FL_ADDR[14]   ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; A[0]        ; FL_ADDR[15]   ; 7.591  ; 7.591  ; 7.591  ; 7.591  ;
; A[0]        ; FL_ADDR[16]   ; 7.587  ; 7.587  ; 7.587  ; 7.587  ;
; A[0]        ; FL_ADDR[17]   ; 7.810  ;        ;        ; 7.810  ;
; A[0]        ; FL_CE_N       ; 7.432  ; 7.641  ; 7.641  ; 7.432  ;
; A[0]        ; LEDG[0]       ;        ; 6.660  ; 6.660  ;        ;
; A[0]        ; LEDG[1]       ;        ; 8.906  ; 8.906  ;        ;
; A[0]        ; LEDG[2]       ; 7.226  ;        ;        ; 7.226  ;
; A[0]        ; LEDG[3]       ; 6.878  ;        ;        ; 6.878  ;
; A[0]        ; LEDG[4]       ; 8.518  ;        ;        ; 8.518  ;
; A[0]        ; LEDG[5]       ; 8.638  ;        ;        ; 8.638  ;
; A[0]        ; LEDG[6]       ; 8.656  ;        ;        ; 8.656  ;
; A[0]        ; LEDR[6]       ;        ; 8.756  ; 8.756  ;        ;
; A[0]        ; LEDR[7]       ;        ; 9.296  ; 9.296  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.353  ; 7.353  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.851  ;        ;        ; 5.851  ;
; A[0]        ; SRAM_CE_N     ; 9.364  ;        ;        ; 9.364  ;
; A[0]        ; SRAM_DQ[0]    ; 9.524  ; 9.524  ; 9.524  ; 9.524  ;
; A[0]        ; SRAM_DQ[1]    ; 9.534  ; 9.534  ; 9.534  ; 9.534  ;
; A[0]        ; SRAM_DQ[2]    ; 9.520  ; 9.520  ; 9.520  ; 9.520  ;
; A[0]        ; SRAM_DQ[3]    ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; A[0]        ; SRAM_DQ[4]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; A[0]        ; SRAM_DQ[5]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; A[0]        ; SRAM_DQ[6]    ; 9.392  ; 9.392  ; 9.392  ; 9.392  ;
; A[0]        ; SRAM_DQ[7]    ; 9.404  ; 9.404  ; 9.404  ; 9.404  ;
; A[0]        ; SRAM_DQ[8]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[0]        ; SRAM_DQ[9]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[0]        ; SRAM_DQ[10]   ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; A[0]        ; SRAM_DQ[11]   ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; A[0]        ; SRAM_DQ[12]   ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; A[0]        ; SRAM_DQ[13]   ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; A[0]        ; SRAM_DQ[14]   ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; A[0]        ; SRAM_DQ[15]   ; 9.632  ; 9.632  ; 9.632  ; 9.632  ;
; A[1]        ; D[0]          ; 10.847 ; 10.626 ; 10.626 ; 10.847 ;
; A[1]        ; D[1]          ; 10.886 ; 10.753 ; 10.753 ; 10.886 ;
; A[1]        ; D[2]          ; 10.588 ; 10.588 ; 10.588 ; 10.588 ;
; A[1]        ; D[3]          ; 10.608 ; 10.608 ; 10.608 ; 10.608 ;
; A[1]        ; D[4]          ; 10.686 ; 10.686 ; 10.686 ; 10.686 ;
; A[1]        ; D[5]          ; 10.819 ; 10.819 ; 10.819 ; 10.819 ;
; A[1]        ; D[6]          ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; A[1]        ; D[7]          ; 10.711 ; 10.711 ; 10.711 ; 10.711 ;
; A[1]        ; FL_ADDR[1]    ; 5.630  ;        ;        ; 5.630  ;
; A[1]        ; FL_ADDR[14]   ; 7.618  ; 7.618  ; 7.618  ; 7.618  ;
; A[1]        ; FL_ADDR[15]   ; 7.498  ; 7.498  ; 7.498  ; 7.498  ;
; A[1]        ; FL_ADDR[16]   ; 7.494  ; 7.494  ; 7.494  ; 7.494  ;
; A[1]        ; FL_ADDR[17]   ; 7.717  ;        ;        ; 7.717  ;
; A[1]        ; FL_CE_N       ; 7.339  ; 7.548  ; 7.548  ; 7.339  ;
; A[1]        ; LEDG[0]       ;        ; 6.567  ; 6.567  ;        ;
; A[1]        ; LEDG[1]       ;        ; 8.813  ; 8.813  ;        ;
; A[1]        ; LEDG[2]       ; 7.133  ;        ;        ; 7.133  ;
; A[1]        ; LEDG[3]       ; 6.785  ;        ;        ; 6.785  ;
; A[1]        ; LEDG[4]       ; 8.425  ;        ;        ; 8.425  ;
; A[1]        ; LEDG[5]       ; 8.545  ;        ;        ; 8.545  ;
; A[1]        ; LEDG[6]       ; 8.563  ;        ;        ; 8.563  ;
; A[1]        ; LEDR[6]       ;        ; 8.663  ; 8.663  ;        ;
; A[1]        ; LEDR[7]       ;        ; 9.277  ; 9.277  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.260  ; 7.260  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.887  ;        ;        ; 5.887  ;
; A[1]        ; SRAM_CE_N     ; 9.271  ;        ;        ; 9.271  ;
; A[1]        ; SRAM_DQ[0]    ; 9.431  ; 9.431  ; 9.431  ; 9.431  ;
; A[1]        ; SRAM_DQ[1]    ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; A[1]        ; SRAM_DQ[2]    ; 9.427  ; 9.427  ; 9.427  ; 9.427  ;
; A[1]        ; SRAM_DQ[3]    ; 9.437  ; 9.437  ; 9.437  ; 9.437  ;
; A[1]        ; SRAM_DQ[4]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; A[1]        ; SRAM_DQ[5]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; A[1]        ; SRAM_DQ[6]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; A[1]        ; SRAM_DQ[7]    ; 9.311  ; 9.311  ; 9.311  ; 9.311  ;
; A[1]        ; SRAM_DQ[8]    ; 9.446  ; 9.446  ; 9.446  ; 9.446  ;
; A[1]        ; SRAM_DQ[9]    ; 9.446  ; 9.446  ; 9.446  ; 9.446  ;
; A[1]        ; SRAM_DQ[10]   ; 9.542  ; 9.542  ; 9.542  ; 9.542  ;
; A[1]        ; SRAM_DQ[11]   ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; A[1]        ; SRAM_DQ[12]   ; 9.385  ; 9.385  ; 9.385  ; 9.385  ;
; A[1]        ; SRAM_DQ[13]   ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; A[1]        ; SRAM_DQ[14]   ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; A[1]        ; SRAM_DQ[15]   ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[3]        ; BUSDIR_n      ;        ; 6.471  ; 6.471  ;        ;
; A[3]        ; D[0]          ; 11.144 ; 10.923 ; 10.923 ; 11.144 ;
; A[3]        ; D[1]          ; 11.183 ; 11.027 ; 11.027 ; 11.183 ;
; A[3]        ; D[2]          ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; A[3]        ; D[3]          ; 10.882 ; 10.882 ; 10.882 ; 10.882 ;
; A[3]        ; D[4]          ; 10.960 ; 10.960 ; 10.960 ; 10.960 ;
; A[3]        ; D[5]          ; 11.093 ; 11.093 ; 11.093 ; 11.093 ;
; A[3]        ; D[6]          ; 10.914 ; 10.914 ; 10.914 ; 10.914 ;
; A[3]        ; D[7]          ; 10.985 ; 10.985 ; 10.985 ; 10.985 ;
; A[3]        ; FL_ADDR[3]    ; 5.303  ;        ;        ; 5.303  ;
; A[3]        ; FL_ADDR[14]   ; 7.892  ; 7.892  ; 7.892  ; 7.892  ;
; A[3]        ; FL_ADDR[15]   ; 7.772  ; 7.772  ; 7.772  ; 7.772  ;
; A[3]        ; FL_ADDR[16]   ; 7.768  ; 7.768  ; 7.768  ; 7.768  ;
; A[3]        ; FL_ADDR[17]   ; 7.991  ;        ;        ; 7.991  ;
; A[3]        ; FL_CE_N       ; 7.613  ; 7.822  ; 7.822  ; 7.613  ;
; A[3]        ; LEDG[0]       ;        ; 6.841  ; 6.841  ;        ;
; A[3]        ; LEDG[1]       ;        ; 9.087  ; 9.087  ;        ;
; A[3]        ; LEDG[2]       ; 7.407  ;        ;        ; 7.407  ;
; A[3]        ; LEDG[3]       ; 7.059  ;        ;        ; 7.059  ;
; A[3]        ; LEDG[4]       ; 8.699  ;        ;        ; 8.699  ;
; A[3]        ; LEDG[5]       ; 8.819  ;        ;        ; 8.819  ;
; A[3]        ; LEDG[6]       ; 8.837  ;        ;        ; 8.837  ;
; A[3]        ; LEDR[6]       ;        ; 8.937  ; 8.937  ;        ;
; A[3]        ; LEDR[7]       ;        ; 9.574  ; 9.574  ;        ;
; A[3]        ; LEDR[8]       ;        ; 7.534  ; 7.534  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.721  ;        ;        ; 5.721  ;
; A[3]        ; SRAM_CE_N     ; 9.545  ;        ;        ; 9.545  ;
; A[3]        ; SRAM_DQ[0]    ; 9.705  ; 9.705  ; 9.705  ; 9.705  ;
; A[3]        ; SRAM_DQ[1]    ; 9.715  ; 9.715  ; 9.715  ; 9.715  ;
; A[3]        ; SRAM_DQ[2]    ; 9.701  ; 9.701  ; 9.701  ; 9.701  ;
; A[3]        ; SRAM_DQ[3]    ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; A[3]        ; SRAM_DQ[4]    ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; A[3]        ; SRAM_DQ[5]    ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; A[3]        ; SRAM_DQ[6]    ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; A[3]        ; SRAM_DQ[7]    ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; A[3]        ; SRAM_DQ[8]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[3]        ; SRAM_DQ[9]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[3]        ; SRAM_DQ[10]   ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[3]        ; SRAM_DQ[11]   ; 9.710  ; 9.710  ; 9.710  ; 9.710  ;
; A[3]        ; SRAM_DQ[12]   ; 9.659  ; 9.659  ; 9.659  ; 9.659  ;
; A[3]        ; SRAM_DQ[13]   ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; A[3]        ; SRAM_DQ[14]   ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; A[3]        ; SRAM_DQ[15]   ; 9.813  ; 9.813  ; 9.813  ; 9.813  ;
; A[3]        ; U1OE_n        ;        ; 6.514  ; 6.514  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 6.978  ; 6.978  ;        ;
; A[4]        ; D[0]          ; 11.721 ; 11.514 ; 11.514 ; 11.721 ;
; A[4]        ; D[1]          ; 11.760 ; 11.701 ; 11.701 ; 11.760 ;
; A[4]        ; D[2]          ; 11.462 ; 11.462 ; 11.462 ; 11.462 ;
; A[4]        ; D[3]          ; 11.556 ; 11.556 ; 11.556 ; 11.556 ;
; A[4]        ; D[4]          ; 11.634 ; 11.634 ; 11.634 ; 11.634 ;
; A[4]        ; D[5]          ; 11.767 ; 11.767 ; 11.767 ; 11.767 ;
; A[4]        ; D[6]          ; 11.491 ; 11.491 ; 11.491 ; 11.491 ;
; A[4]        ; D[7]          ; 11.659 ; 11.659 ; 11.659 ; 11.659 ;
; A[4]        ; FL_ADDR[4]    ; 5.338  ;        ;        ; 5.338  ;
; A[4]        ; FL_ADDR[14]   ; 8.566  ; 8.566  ; 8.566  ; 8.566  ;
; A[4]        ; FL_ADDR[15]   ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; A[4]        ; FL_ADDR[16]   ; 8.442  ; 8.442  ; 8.442  ; 8.442  ;
; A[4]        ; FL_ADDR[17]   ; 8.665  ;        ;        ; 8.665  ;
; A[4]        ; FL_CE_N       ; 8.287  ; 8.496  ; 8.496  ; 8.287  ;
; A[4]        ; LEDG[0]       ;        ; 7.515  ; 7.515  ;        ;
; A[4]        ; LEDG[1]       ;        ; 9.761  ; 9.761  ;        ;
; A[4]        ; LEDG[2]       ; 8.081  ;        ;        ; 8.081  ;
; A[4]        ; LEDG[3]       ; 7.733  ;        ;        ; 7.733  ;
; A[4]        ; LEDG[4]       ; 9.373  ;        ;        ; 9.373  ;
; A[4]        ; LEDG[5]       ; 9.493  ;        ;        ; 9.493  ;
; A[4]        ; LEDG[6]       ; 9.511  ;        ;        ; 9.511  ;
; A[4]        ; LEDR[6]       ; 7.294  ; 9.611  ; 9.611  ; 7.294  ;
; A[4]        ; LEDR[7]       ; 7.566  ; 10.151 ; 10.151 ; 7.566  ;
; A[4]        ; LEDR[8]       ;        ; 8.208  ; 8.208  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.543  ;        ;        ; 5.543  ;
; A[4]        ; SRAM_CE_N     ; 10.219 ;        ;        ; 10.219 ;
; A[4]        ; SRAM_DQ[0]    ; 10.379 ; 10.379 ; 10.379 ; 10.379 ;
; A[4]        ; SRAM_DQ[1]    ; 10.389 ; 10.389 ; 10.389 ; 10.389 ;
; A[4]        ; SRAM_DQ[2]    ; 10.375 ; 10.375 ; 10.375 ; 10.375 ;
; A[4]        ; SRAM_DQ[3]    ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; A[4]        ; SRAM_DQ[4]    ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; A[4]        ; SRAM_DQ[5]    ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; A[4]        ; SRAM_DQ[6]    ; 10.247 ; 10.247 ; 10.247 ; 10.247 ;
; A[4]        ; SRAM_DQ[7]    ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; A[4]        ; SRAM_DQ[8]    ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[4]        ; SRAM_DQ[9]    ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[4]        ; SRAM_DQ[10]   ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; A[4]        ; SRAM_DQ[11]   ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[4]        ; SRAM_DQ[12]   ; 10.333 ; 10.333 ; 10.333 ; 10.333 ;
; A[4]        ; SRAM_DQ[13]   ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; A[4]        ; SRAM_DQ[14]   ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; A[4]        ; SRAM_DQ[15]   ; 10.487 ; 10.487 ; 10.487 ; 10.487 ;
; A[4]        ; U1OE_n        ;        ; 7.021  ; 7.021  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.065  ; 7.065  ;        ;
; A[5]        ; D[0]          ; 11.808 ; 11.601 ; 11.601 ; 11.808 ;
; A[5]        ; D[1]          ; 11.847 ; 11.788 ; 11.788 ; 11.847 ;
; A[5]        ; D[2]          ; 11.549 ; 11.549 ; 11.549 ; 11.549 ;
; A[5]        ; D[3]          ; 11.643 ; 11.643 ; 11.643 ; 11.643 ;
; A[5]        ; D[4]          ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; A[5]        ; D[5]          ; 11.854 ; 11.854 ; 11.854 ; 11.854 ;
; A[5]        ; D[6]          ; 11.578 ; 11.578 ; 11.578 ; 11.578 ;
; A[5]        ; D[7]          ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; A[5]        ; FL_ADDR[5]    ; 5.064  ;        ;        ; 5.064  ;
; A[5]        ; FL_ADDR[14]   ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; A[5]        ; FL_ADDR[15]   ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; A[5]        ; FL_ADDR[16]   ; 8.529  ; 8.529  ; 8.529  ; 8.529  ;
; A[5]        ; FL_ADDR[17]   ; 8.752  ;        ;        ; 8.752  ;
; A[5]        ; FL_CE_N       ; 8.374  ; 8.583  ; 8.583  ; 8.374  ;
; A[5]        ; LEDG[0]       ;        ; 7.602  ; 7.602  ;        ;
; A[5]        ; LEDG[1]       ;        ; 9.848  ; 9.848  ;        ;
; A[5]        ; LEDG[2]       ; 8.168  ;        ;        ; 8.168  ;
; A[5]        ; LEDG[3]       ; 7.820  ;        ;        ; 7.820  ;
; A[5]        ; LEDG[4]       ; 9.460  ;        ;        ; 9.460  ;
; A[5]        ; LEDG[5]       ; 9.580  ;        ;        ; 9.580  ;
; A[5]        ; LEDG[6]       ; 9.598  ;        ;        ; 9.598  ;
; A[5]        ; LEDR[6]       ; 7.381  ; 9.698  ; 9.698  ; 7.381  ;
; A[5]        ; LEDR[7]       ; 7.653  ; 10.238 ; 10.238 ; 7.653  ;
; A[5]        ; LEDR[8]       ;        ; 8.295  ; 8.295  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 10.306 ;        ;        ; 10.306 ;
; A[5]        ; SRAM_DQ[0]    ; 10.466 ; 10.466 ; 10.466 ; 10.466 ;
; A[5]        ; SRAM_DQ[1]    ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; A[5]        ; SRAM_DQ[2]    ; 10.462 ; 10.462 ; 10.462 ; 10.462 ;
; A[5]        ; SRAM_DQ[3]    ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; A[5]        ; SRAM_DQ[4]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; A[5]        ; SRAM_DQ[5]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; A[5]        ; SRAM_DQ[6]    ; 10.334 ; 10.334 ; 10.334 ; 10.334 ;
; A[5]        ; SRAM_DQ[7]    ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; A[5]        ; SRAM_DQ[8]    ; 10.481 ; 10.481 ; 10.481 ; 10.481 ;
; A[5]        ; SRAM_DQ[9]    ; 10.481 ; 10.481 ; 10.481 ; 10.481 ;
; A[5]        ; SRAM_DQ[10]   ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; A[5]        ; SRAM_DQ[11]   ; 10.471 ; 10.471 ; 10.471 ; 10.471 ;
; A[5]        ; SRAM_DQ[12]   ; 10.420 ; 10.420 ; 10.420 ; 10.420 ;
; A[5]        ; SRAM_DQ[13]   ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; A[5]        ; SRAM_DQ[14]   ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; A[5]        ; SRAM_DQ[15]   ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[5]        ; U1OE_n        ;        ; 7.108  ; 7.108  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.893  ; 7.893  ;        ;
; A[6]        ; D[0]          ; 12.636 ; 12.429 ; 12.429 ; 12.636 ;
; A[6]        ; D[1]          ; 12.675 ; 12.616 ; 12.616 ; 12.675 ;
; A[6]        ; D[2]          ; 12.377 ; 12.377 ; 12.377 ; 12.377 ;
; A[6]        ; D[3]          ; 12.471 ; 12.471 ; 12.471 ; 12.471 ;
; A[6]        ; D[4]          ; 12.549 ; 12.549 ; 12.549 ; 12.549 ;
; A[6]        ; D[5]          ; 12.682 ; 12.682 ; 12.682 ; 12.682 ;
; A[6]        ; D[6]          ; 12.406 ; 12.406 ; 12.406 ; 12.406 ;
; A[6]        ; D[7]          ; 12.574 ; 12.574 ; 12.574 ; 12.574 ;
; A[6]        ; FL_ADDR[6]    ; 5.917  ;        ;        ; 5.917  ;
; A[6]        ; FL_ADDR[14]   ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; A[6]        ; FL_ADDR[15]   ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; A[6]        ; FL_ADDR[16]   ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; A[6]        ; FL_ADDR[17]   ; 9.580  ;        ;        ; 9.580  ;
; A[6]        ; FL_CE_N       ; 9.202  ; 9.411  ; 9.411  ; 9.202  ;
; A[6]        ; LEDG[0]       ;        ; 8.430  ; 8.430  ;        ;
; A[6]        ; LEDG[1]       ;        ; 10.676 ; 10.676 ;        ;
; A[6]        ; LEDG[2]       ; 8.996  ;        ;        ; 8.996  ;
; A[6]        ; LEDG[3]       ; 8.648  ;        ;        ; 8.648  ;
; A[6]        ; LEDG[4]       ; 10.288 ;        ;        ; 10.288 ;
; A[6]        ; LEDG[5]       ; 10.408 ;        ;        ; 10.408 ;
; A[6]        ; LEDG[6]       ; 10.426 ;        ;        ; 10.426 ;
; A[6]        ; LEDR[6]       ; 8.209  ; 10.526 ; 10.526 ; 8.209  ;
; A[6]        ; LEDR[7]       ; 8.481  ; 11.066 ; 11.066 ; 8.481  ;
; A[6]        ; LEDR[8]       ;        ; 9.123  ; 9.123  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.676  ;        ;        ; 5.676  ;
; A[6]        ; SRAM_CE_N     ; 11.134 ;        ;        ; 11.134 ;
; A[6]        ; SRAM_DQ[0]    ; 11.294 ; 11.294 ; 11.294 ; 11.294 ;
; A[6]        ; SRAM_DQ[1]    ; 11.304 ; 11.304 ; 11.304 ; 11.304 ;
; A[6]        ; SRAM_DQ[2]    ; 11.290 ; 11.290 ; 11.290 ; 11.290 ;
; A[6]        ; SRAM_DQ[3]    ; 11.300 ; 11.300 ; 11.300 ; 11.300 ;
; A[6]        ; SRAM_DQ[4]    ; 11.274 ; 11.274 ; 11.274 ; 11.274 ;
; A[6]        ; SRAM_DQ[5]    ; 11.274 ; 11.274 ; 11.274 ; 11.274 ;
; A[6]        ; SRAM_DQ[6]    ; 11.162 ; 11.162 ; 11.162 ; 11.162 ;
; A[6]        ; SRAM_DQ[7]    ; 11.174 ; 11.174 ; 11.174 ; 11.174 ;
; A[6]        ; SRAM_DQ[8]    ; 11.309 ; 11.309 ; 11.309 ; 11.309 ;
; A[6]        ; SRAM_DQ[9]    ; 11.309 ; 11.309 ; 11.309 ; 11.309 ;
; A[6]        ; SRAM_DQ[10]   ; 11.405 ; 11.405 ; 11.405 ; 11.405 ;
; A[6]        ; SRAM_DQ[11]   ; 11.299 ; 11.299 ; 11.299 ; 11.299 ;
; A[6]        ; SRAM_DQ[12]   ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; A[6]        ; SRAM_DQ[13]   ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; A[6]        ; SRAM_DQ[14]   ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; A[6]        ; SRAM_DQ[15]   ; 11.402 ; 11.402 ; 11.402 ; 11.402 ;
; A[6]        ; U1OE_n        ;        ; 7.936  ; 7.936  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.674  ; 7.674  ;        ;
; A[7]        ; D[0]          ; 12.417 ; 12.210 ; 12.210 ; 12.417 ;
; A[7]        ; D[1]          ; 12.456 ; 12.397 ; 12.397 ; 12.456 ;
; A[7]        ; D[2]          ; 12.158 ; 12.158 ; 12.158 ; 12.158 ;
; A[7]        ; D[3]          ; 12.252 ; 12.252 ; 12.252 ; 12.252 ;
; A[7]        ; D[4]          ; 12.330 ; 12.330 ; 12.330 ; 12.330 ;
; A[7]        ; D[5]          ; 12.463 ; 12.463 ; 12.463 ; 12.463 ;
; A[7]        ; D[6]          ; 12.187 ; 12.187 ; 12.187 ; 12.187 ;
; A[7]        ; D[7]          ; 12.355 ; 12.355 ; 12.355 ; 12.355 ;
; A[7]        ; FL_ADDR[7]    ; 5.721  ;        ;        ; 5.721  ;
; A[7]        ; FL_ADDR[14]   ; 9.262  ; 9.262  ; 9.262  ; 9.262  ;
; A[7]        ; FL_ADDR[15]   ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; A[7]        ; FL_ADDR[16]   ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; A[7]        ; FL_ADDR[17]   ; 9.361  ;        ;        ; 9.361  ;
; A[7]        ; FL_CE_N       ; 8.983  ; 9.192  ; 9.192  ; 8.983  ;
; A[7]        ; LEDG[0]       ;        ; 8.211  ; 8.211  ;        ;
; A[7]        ; LEDG[1]       ;        ; 10.457 ; 10.457 ;        ;
; A[7]        ; LEDG[2]       ; 8.777  ;        ;        ; 8.777  ;
; A[7]        ; LEDG[3]       ; 8.429  ;        ;        ; 8.429  ;
; A[7]        ; LEDG[4]       ; 10.069 ;        ;        ; 10.069 ;
; A[7]        ; LEDG[5]       ; 10.189 ;        ;        ; 10.189 ;
; A[7]        ; LEDG[6]       ; 10.207 ;        ;        ; 10.207 ;
; A[7]        ; LEDR[6]       ; 7.990  ; 10.307 ; 10.307 ; 7.990  ;
; A[7]        ; LEDR[7]       ; 8.262  ; 10.847 ; 10.847 ; 8.262  ;
; A[7]        ; LEDR[8]       ;        ; 8.904  ; 8.904  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.700  ;        ;        ; 5.700  ;
; A[7]        ; SRAM_CE_N     ; 10.915 ;        ;        ; 10.915 ;
; A[7]        ; SRAM_DQ[0]    ; 11.075 ; 11.075 ; 11.075 ; 11.075 ;
; A[7]        ; SRAM_DQ[1]    ; 11.085 ; 11.085 ; 11.085 ; 11.085 ;
; A[7]        ; SRAM_DQ[2]    ; 11.071 ; 11.071 ; 11.071 ; 11.071 ;
; A[7]        ; SRAM_DQ[3]    ; 11.081 ; 11.081 ; 11.081 ; 11.081 ;
; A[7]        ; SRAM_DQ[4]    ; 11.055 ; 11.055 ; 11.055 ; 11.055 ;
; A[7]        ; SRAM_DQ[5]    ; 11.055 ; 11.055 ; 11.055 ; 11.055 ;
; A[7]        ; SRAM_DQ[6]    ; 10.943 ; 10.943 ; 10.943 ; 10.943 ;
; A[7]        ; SRAM_DQ[7]    ; 10.955 ; 10.955 ; 10.955 ; 10.955 ;
; A[7]        ; SRAM_DQ[8]    ; 11.090 ; 11.090 ; 11.090 ; 11.090 ;
; A[7]        ; SRAM_DQ[9]    ; 11.090 ; 11.090 ; 11.090 ; 11.090 ;
; A[7]        ; SRAM_DQ[10]   ; 11.186 ; 11.186 ; 11.186 ; 11.186 ;
; A[7]        ; SRAM_DQ[11]   ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; A[7]        ; SRAM_DQ[12]   ; 11.029 ; 11.029 ; 11.029 ; 11.029 ;
; A[7]        ; SRAM_DQ[13]   ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; A[7]        ; SRAM_DQ[14]   ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; A[7]        ; SRAM_DQ[15]   ; 11.183 ; 11.183 ; 11.183 ; 11.183 ;
; A[7]        ; U1OE_n        ;        ; 7.717  ; 7.717  ;        ;
; A[8]        ; D[0]          ; 11.594 ; 11.387 ; 11.387 ; 11.594 ;
; A[8]        ; D[1]          ; 11.633 ; 11.574 ; 11.574 ; 11.633 ;
; A[8]        ; D[2]          ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; A[8]        ; D[3]          ; 11.429 ; 11.429 ; 11.429 ; 11.429 ;
; A[8]        ; D[4]          ; 11.507 ; 11.507 ; 11.507 ; 11.507 ;
; A[8]        ; D[5]          ; 11.640 ; 11.640 ; 11.640 ; 11.640 ;
; A[8]        ; D[6]          ; 11.364 ; 11.364 ; 11.364 ; 11.364 ;
; A[8]        ; D[7]          ; 11.532 ; 11.532 ; 11.532 ; 11.532 ;
; A[8]        ; FL_ADDR[8]    ; 5.349  ;        ;        ; 5.349  ;
; A[8]        ; FL_ADDR[14]   ; 8.439  ; 8.439  ; 8.439  ; 8.439  ;
; A[8]        ; FL_ADDR[15]   ; 8.319  ; 8.319  ; 8.319  ; 8.319  ;
; A[8]        ; FL_ADDR[16]   ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; A[8]        ; FL_ADDR[17]   ; 8.538  ;        ;        ; 8.538  ;
; A[8]        ; FL_CE_N       ; 8.160  ; 8.369  ; 8.369  ; 8.160  ;
; A[8]        ; LEDG[0]       ;        ; 7.388  ; 7.388  ;        ;
; A[8]        ; LEDG[1]       ;        ; 9.634  ; 9.634  ;        ;
; A[8]        ; LEDG[2]       ; 7.954  ;        ;        ; 7.954  ;
; A[8]        ; LEDG[3]       ; 7.606  ;        ;        ; 7.606  ;
; A[8]        ; LEDG[4]       ; 9.246  ;        ;        ; 9.246  ;
; A[8]        ; LEDG[5]       ; 9.366  ;        ;        ; 9.366  ;
; A[8]        ; LEDG[6]       ; 9.384  ;        ;        ; 9.384  ;
; A[8]        ; LEDR[6]       ; 7.161  ; 9.484  ; 9.484  ; 7.161  ;
; A[8]        ; LEDR[7]       ; 7.439  ; 10.024 ; 10.024 ; 7.439  ;
; A[8]        ; LEDR[8]       ; 7.067  ; 8.081  ; 8.081  ; 7.067  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.669  ;        ;        ; 5.669  ;
; A[8]        ; SRAM_CE_N     ; 10.092 ;        ;        ; 10.092 ;
; A[8]        ; SRAM_DQ[0]    ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[8]        ; SRAM_DQ[1]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; A[8]        ; SRAM_DQ[2]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[8]        ; SRAM_DQ[3]    ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; A[8]        ; SRAM_DQ[4]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[8]        ; SRAM_DQ[5]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[8]        ; SRAM_DQ[6]    ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; A[8]        ; SRAM_DQ[7]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[8]        ; SRAM_DQ[8]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[8]        ; SRAM_DQ[9]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[8]        ; SRAM_DQ[10]   ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; A[8]        ; SRAM_DQ[11]   ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[8]        ; SRAM_DQ[12]   ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; A[8]        ; SRAM_DQ[13]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[8]        ; SRAM_DQ[14]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[8]        ; SRAM_DQ[15]   ; 10.360 ; 10.360 ; 10.360 ; 10.360 ;
; A[9]        ; D[0]          ; 11.594 ; 11.387 ; 11.387 ; 11.594 ;
; A[9]        ; D[1]          ; 11.633 ; 11.574 ; 11.574 ; 11.633 ;
; A[9]        ; D[2]          ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; A[9]        ; D[3]          ; 11.429 ; 11.429 ; 11.429 ; 11.429 ;
; A[9]        ; D[4]          ; 11.507 ; 11.507 ; 11.507 ; 11.507 ;
; A[9]        ; D[5]          ; 11.640 ; 11.640 ; 11.640 ; 11.640 ;
; A[9]        ; D[6]          ; 11.364 ; 11.364 ; 11.364 ; 11.364 ;
; A[9]        ; D[7]          ; 11.532 ; 11.532 ; 11.532 ; 11.532 ;
; A[9]        ; FL_ADDR[9]    ; 5.643  ;        ;        ; 5.643  ;
; A[9]        ; FL_ADDR[14]   ; 8.439  ; 8.439  ; 8.439  ; 8.439  ;
; A[9]        ; FL_ADDR[15]   ; 8.319  ; 8.319  ; 8.319  ; 8.319  ;
; A[9]        ; FL_ADDR[16]   ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; A[9]        ; FL_ADDR[17]   ; 8.538  ;        ;        ; 8.538  ;
; A[9]        ; FL_CE_N       ; 8.160  ; 8.369  ; 8.369  ; 8.160  ;
; A[9]        ; LEDG[0]       ;        ; 7.388  ; 7.388  ;        ;
; A[9]        ; LEDG[1]       ;        ; 9.634  ; 9.634  ;        ;
; A[9]        ; LEDG[2]       ; 7.954  ;        ;        ; 7.954  ;
; A[9]        ; LEDG[3]       ; 7.606  ;        ;        ; 7.606  ;
; A[9]        ; LEDG[4]       ; 9.246  ;        ;        ; 9.246  ;
; A[9]        ; LEDG[5]       ; 9.366  ;        ;        ; 9.366  ;
; A[9]        ; LEDG[6]       ; 9.384  ;        ;        ; 9.384  ;
; A[9]        ; LEDR[6]       ; 7.161  ; 9.484  ; 9.484  ; 7.161  ;
; A[9]        ; LEDR[7]       ; 7.439  ; 10.024 ; 10.024 ; 7.439  ;
; A[9]        ; LEDR[8]       ; 7.306  ; 8.081  ; 8.081  ; 7.306  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.492  ;        ;        ; 5.492  ;
; A[9]        ; SRAM_CE_N     ; 10.092 ;        ;        ; 10.092 ;
; A[9]        ; SRAM_DQ[0]    ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[9]        ; SRAM_DQ[1]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; A[9]        ; SRAM_DQ[2]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[9]        ; SRAM_DQ[3]    ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; A[9]        ; SRAM_DQ[4]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[9]        ; SRAM_DQ[5]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[9]        ; SRAM_DQ[6]    ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; A[9]        ; SRAM_DQ[7]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[9]        ; SRAM_DQ[8]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[9]        ; SRAM_DQ[9]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[9]        ; SRAM_DQ[10]   ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; A[9]        ; SRAM_DQ[11]   ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[9]        ; SRAM_DQ[12]   ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; A[9]        ; SRAM_DQ[13]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[9]        ; SRAM_DQ[14]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[9]        ; SRAM_DQ[15]   ; 10.360 ; 10.360 ; 10.360 ; 10.360 ;
; A[10]       ; D[0]          ; 11.575 ; 11.368 ; 11.368 ; 11.575 ;
; A[10]       ; D[1]          ; 11.614 ; 11.555 ; 11.555 ; 11.614 ;
; A[10]       ; D[2]          ; 11.316 ; 11.316 ; 11.316 ; 11.316 ;
; A[10]       ; D[3]          ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; A[10]       ; D[4]          ; 11.488 ; 11.488 ; 11.488 ; 11.488 ;
; A[10]       ; D[5]          ; 11.621 ; 11.621 ; 11.621 ; 11.621 ;
; A[10]       ; D[6]          ; 11.345 ; 11.345 ; 11.345 ; 11.345 ;
; A[10]       ; D[7]          ; 11.513 ; 11.513 ; 11.513 ; 11.513 ;
; A[10]       ; FL_ADDR[10]   ; 5.780  ;        ;        ; 5.780  ;
; A[10]       ; FL_ADDR[14]   ; 8.420  ; 8.420  ; 8.420  ; 8.420  ;
; A[10]       ; FL_ADDR[15]   ; 8.300  ; 8.300  ; 8.300  ; 8.300  ;
; A[10]       ; FL_ADDR[16]   ; 8.296  ; 8.296  ; 8.296  ; 8.296  ;
; A[10]       ; FL_ADDR[17]   ; 8.519  ;        ;        ; 8.519  ;
; A[10]       ; FL_CE_N       ; 8.141  ; 8.350  ; 8.350  ; 8.141  ;
; A[10]       ; LEDG[0]       ;        ; 7.369  ; 7.369  ;        ;
; A[10]       ; LEDG[1]       ;        ; 9.615  ; 9.615  ;        ;
; A[10]       ; LEDG[2]       ; 7.935  ;        ;        ; 7.935  ;
; A[10]       ; LEDG[3]       ; 7.587  ;        ;        ; 7.587  ;
; A[10]       ; LEDG[4]       ; 9.227  ;        ;        ; 9.227  ;
; A[10]       ; LEDG[5]       ; 9.347  ;        ;        ; 9.347  ;
; A[10]       ; LEDG[6]       ; 9.365  ;        ;        ; 9.365  ;
; A[10]       ; LEDR[6]       ; 7.148  ; 9.465  ; 9.465  ; 7.148  ;
; A[10]       ; LEDR[7]       ; 7.420  ; 10.005 ; 10.005 ; 7.420  ;
; A[10]       ; LEDR[8]       ; 7.227  ; 8.062  ; 8.062  ; 7.227  ;
; A[10]       ; SRAM_ADDR[10] ; 5.676  ;        ;        ; 5.676  ;
; A[10]       ; SRAM_CE_N     ; 10.073 ;        ;        ; 10.073 ;
; A[10]       ; SRAM_DQ[0]    ; 10.233 ; 10.233 ; 10.233 ; 10.233 ;
; A[10]       ; SRAM_DQ[1]    ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; A[10]       ; SRAM_DQ[2]    ; 10.229 ; 10.229 ; 10.229 ; 10.229 ;
; A[10]       ; SRAM_DQ[3]    ; 10.239 ; 10.239 ; 10.239 ; 10.239 ;
; A[10]       ; SRAM_DQ[4]    ; 10.213 ; 10.213 ; 10.213 ; 10.213 ;
; A[10]       ; SRAM_DQ[5]    ; 10.213 ; 10.213 ; 10.213 ; 10.213 ;
; A[10]       ; SRAM_DQ[6]    ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; A[10]       ; SRAM_DQ[7]    ; 10.113 ; 10.113 ; 10.113 ; 10.113 ;
; A[10]       ; SRAM_DQ[8]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[10]       ; SRAM_DQ[9]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[10]       ; SRAM_DQ[10]   ; 10.344 ; 10.344 ; 10.344 ; 10.344 ;
; A[10]       ; SRAM_DQ[11]   ; 10.238 ; 10.238 ; 10.238 ; 10.238 ;
; A[10]       ; SRAM_DQ[12]   ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; A[10]       ; SRAM_DQ[13]   ; 10.354 ; 10.354 ; 10.354 ; 10.354 ;
; A[10]       ; SRAM_DQ[14]   ; 10.354 ; 10.354 ; 10.354 ; 10.354 ;
; A[10]       ; SRAM_DQ[15]   ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; A[11]       ; D[0]          ; 11.745 ; 11.538 ; 11.538 ; 11.745 ;
; A[11]       ; D[1]          ; 11.784 ; 11.725 ; 11.725 ; 11.784 ;
; A[11]       ; D[2]          ; 11.486 ; 11.486 ; 11.486 ; 11.486 ;
; A[11]       ; D[3]          ; 11.580 ; 11.580 ; 11.580 ; 11.580 ;
; A[11]       ; D[4]          ; 11.658 ; 11.658 ; 11.658 ; 11.658 ;
; A[11]       ; D[5]          ; 11.791 ; 11.791 ; 11.791 ; 11.791 ;
; A[11]       ; D[6]          ; 11.515 ; 11.515 ; 11.515 ; 11.515 ;
; A[11]       ; D[7]          ; 11.683 ; 11.683 ; 11.683 ; 11.683 ;
; A[11]       ; FL_ADDR[11]   ; 5.572  ;        ;        ; 5.572  ;
; A[11]       ; FL_ADDR[14]   ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; A[11]       ; FL_ADDR[15]   ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[11]       ; FL_ADDR[16]   ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; A[11]       ; FL_ADDR[17]   ; 8.689  ;        ;        ; 8.689  ;
; A[11]       ; FL_CE_N       ; 8.311  ; 8.520  ; 8.520  ; 8.311  ;
; A[11]       ; LEDG[0]       ;        ; 7.539  ; 7.539  ;        ;
; A[11]       ; LEDG[1]       ;        ; 9.785  ; 9.785  ;        ;
; A[11]       ; LEDG[2]       ; 8.105  ;        ;        ; 8.105  ;
; A[11]       ; LEDG[3]       ; 7.757  ;        ;        ; 7.757  ;
; A[11]       ; LEDG[4]       ; 9.397  ;        ;        ; 9.397  ;
; A[11]       ; LEDG[5]       ; 9.517  ;        ;        ; 9.517  ;
; A[11]       ; LEDG[6]       ; 9.535  ;        ;        ; 9.535  ;
; A[11]       ; LEDR[6]       ; 7.312  ; 9.635  ; 9.635  ; 7.312  ;
; A[11]       ; LEDR[7]       ; 7.590  ; 10.175 ; 10.175 ; 7.590  ;
; A[11]       ; LEDR[8]       ; 7.007  ; 8.232  ; 8.232  ; 7.007  ;
; A[11]       ; SRAM_ADDR[11] ; 5.652  ;        ;        ; 5.652  ;
; A[11]       ; SRAM_CE_N     ; 10.243 ;        ;        ; 10.243 ;
; A[11]       ; SRAM_DQ[0]    ; 10.403 ; 10.403 ; 10.403 ; 10.403 ;
; A[11]       ; SRAM_DQ[1]    ; 10.413 ; 10.413 ; 10.413 ; 10.413 ;
; A[11]       ; SRAM_DQ[2]    ; 10.399 ; 10.399 ; 10.399 ; 10.399 ;
; A[11]       ; SRAM_DQ[3]    ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; A[11]       ; SRAM_DQ[4]    ; 10.383 ; 10.383 ; 10.383 ; 10.383 ;
; A[11]       ; SRAM_DQ[5]    ; 10.383 ; 10.383 ; 10.383 ; 10.383 ;
; A[11]       ; SRAM_DQ[6]    ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; A[11]       ; SRAM_DQ[7]    ; 10.283 ; 10.283 ; 10.283 ; 10.283 ;
; A[11]       ; SRAM_DQ[8]    ; 10.418 ; 10.418 ; 10.418 ; 10.418 ;
; A[11]       ; SRAM_DQ[9]    ; 10.418 ; 10.418 ; 10.418 ; 10.418 ;
; A[11]       ; SRAM_DQ[10]   ; 10.514 ; 10.514 ; 10.514 ; 10.514 ;
; A[11]       ; SRAM_DQ[11]   ; 10.408 ; 10.408 ; 10.408 ; 10.408 ;
; A[11]       ; SRAM_DQ[12]   ; 10.357 ; 10.357 ; 10.357 ; 10.357 ;
; A[11]       ; SRAM_DQ[13]   ; 10.524 ; 10.524 ; 10.524 ; 10.524 ;
; A[11]       ; SRAM_DQ[14]   ; 10.524 ; 10.524 ; 10.524 ; 10.524 ;
; A[11]       ; SRAM_DQ[15]   ; 10.511 ; 10.511 ; 10.511 ; 10.511 ;
; A[12]       ; D[0]          ; 11.619 ; 11.412 ; 11.412 ; 11.619 ;
; A[12]       ; D[1]          ; 11.658 ; 11.599 ; 11.599 ; 11.658 ;
; A[12]       ; D[2]          ; 11.360 ; 11.360 ; 11.360 ; 11.360 ;
; A[12]       ; D[3]          ; 11.454 ; 11.454 ; 11.454 ; 11.454 ;
; A[12]       ; D[4]          ; 11.532 ; 11.532 ; 11.532 ; 11.532 ;
; A[12]       ; D[5]          ; 11.665 ; 11.665 ; 11.665 ; 11.665 ;
; A[12]       ; D[6]          ; 11.389 ; 11.389 ; 11.389 ; 11.389 ;
; A[12]       ; D[7]          ; 11.557 ; 11.557 ; 11.557 ; 11.557 ;
; A[12]       ; FL_ADDR[12]   ; 5.654  ;        ;        ; 5.654  ;
; A[12]       ; FL_ADDR[14]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[12]       ; FL_ADDR[15]   ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; A[12]       ; FL_ADDR[16]   ; 8.340  ; 8.340  ; 8.340  ; 8.340  ;
; A[12]       ; FL_ADDR[17]   ; 8.563  ;        ;        ; 8.563  ;
; A[12]       ; FL_CE_N       ; 8.185  ; 8.394  ; 8.394  ; 8.185  ;
; A[12]       ; LEDG[0]       ;        ; 7.413  ; 7.413  ;        ;
; A[12]       ; LEDG[1]       ;        ; 9.659  ; 9.659  ;        ;
; A[12]       ; LEDG[2]       ; 7.979  ;        ;        ; 7.979  ;
; A[12]       ; LEDG[3]       ; 7.631  ;        ;        ; 7.631  ;
; A[12]       ; LEDG[4]       ; 9.271  ;        ;        ; 9.271  ;
; A[12]       ; LEDG[5]       ; 9.391  ;        ;        ; 9.391  ;
; A[12]       ; LEDG[6]       ; 9.409  ;        ;        ; 9.409  ;
; A[12]       ; LEDR[6]       ; 7.186  ; 9.509  ; 9.509  ; 7.186  ;
; A[12]       ; LEDR[7]       ; 7.464  ; 10.049 ; 10.049 ; 7.464  ;
; A[12]       ; LEDR[8]       ; 6.992  ; 8.106  ; 8.106  ; 6.992  ;
; A[12]       ; SRAM_ADDR[12] ; 5.797  ;        ;        ; 5.797  ;
; A[12]       ; SRAM_CE_N     ; 10.117 ;        ;        ; 10.117 ;
; A[12]       ; SRAM_DQ[0]    ; 10.277 ; 10.277 ; 10.277 ; 10.277 ;
; A[12]       ; SRAM_DQ[1]    ; 10.287 ; 10.287 ; 10.287 ; 10.287 ;
; A[12]       ; SRAM_DQ[2]    ; 10.273 ; 10.273 ; 10.273 ; 10.273 ;
; A[12]       ; SRAM_DQ[3]    ; 10.283 ; 10.283 ; 10.283 ; 10.283 ;
; A[12]       ; SRAM_DQ[4]    ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[12]       ; SRAM_DQ[5]    ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[12]       ; SRAM_DQ[6]    ; 10.145 ; 10.145 ; 10.145 ; 10.145 ;
; A[12]       ; SRAM_DQ[7]    ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
; A[12]       ; SRAM_DQ[8]    ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[12]       ; SRAM_DQ[9]    ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[12]       ; SRAM_DQ[10]   ; 10.388 ; 10.388 ; 10.388 ; 10.388 ;
; A[12]       ; SRAM_DQ[11]   ; 10.282 ; 10.282 ; 10.282 ; 10.282 ;
; A[12]       ; SRAM_DQ[12]   ; 10.231 ; 10.231 ; 10.231 ; 10.231 ;
; A[12]       ; SRAM_DQ[13]   ; 10.398 ; 10.398 ; 10.398 ; 10.398 ;
; A[12]       ; SRAM_DQ[14]   ; 10.398 ; 10.398 ; 10.398 ; 10.398 ;
; A[12]       ; SRAM_DQ[15]   ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; A[13]       ; D[0]          ; 11.486 ; 11.279 ; 11.279 ; 11.486 ;
; A[13]       ; D[1]          ; 11.525 ; 11.466 ; 11.466 ; 11.525 ;
; A[13]       ; D[2]          ; 11.227 ; 11.227 ; 11.227 ; 11.227 ;
; A[13]       ; D[3]          ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; A[13]       ; D[4]          ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; A[13]       ; D[5]          ; 11.532 ; 11.532 ; 11.532 ; 11.532 ;
; A[13]       ; D[6]          ; 11.256 ; 11.256 ; 11.256 ; 11.256 ;
; A[13]       ; D[7]          ; 11.424 ; 11.424 ; 11.424 ; 11.424 ;
; A[13]       ; FL_ADDR[13]   ; 5.601  ;        ;        ; 5.601  ;
; A[13]       ; FL_ADDR[14]   ; 8.331  ; 8.331  ; 8.331  ; 8.331  ;
; A[13]       ; FL_ADDR[15]   ; 8.211  ; 8.211  ; 8.211  ; 8.211  ;
; A[13]       ; FL_ADDR[16]   ; 8.207  ; 8.207  ; 8.207  ; 8.207  ;
; A[13]       ; FL_ADDR[17]   ; 8.430  ;        ;        ; 8.430  ;
; A[13]       ; FL_CE_N       ; 8.052  ; 8.261  ; 8.261  ; 8.052  ;
; A[13]       ; LEDG[0]       ;        ; 7.280  ; 7.280  ;        ;
; A[13]       ; LEDG[1]       ;        ; 9.526  ; 9.526  ;        ;
; A[13]       ; LEDG[2]       ; 7.846  ;        ;        ; 7.846  ;
; A[13]       ; LEDG[3]       ; 7.498  ;        ;        ; 7.498  ;
; A[13]       ; LEDG[4]       ; 9.138  ;        ;        ; 9.138  ;
; A[13]       ; LEDG[5]       ; 9.258  ;        ;        ; 9.258  ;
; A[13]       ; LEDG[6]       ; 9.276  ;        ;        ; 9.276  ;
; A[13]       ; LEDR[6]       ; 7.059  ; 9.376  ; 9.376  ; 7.059  ;
; A[13]       ; LEDR[7]       ; 7.331  ; 9.916  ; 9.916  ; 7.331  ;
; A[13]       ; LEDR[8]       ; 6.793  ; 7.973  ; 7.973  ; 6.793  ;
; A[13]       ; SRAM_ADDR[13] ; 5.709  ;        ;        ; 5.709  ;
; A[13]       ; SRAM_CE_N     ; 9.984  ;        ;        ; 9.984  ;
; A[13]       ; SRAM_DQ[0]    ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; A[13]       ; SRAM_DQ[1]    ; 10.154 ; 10.154 ; 10.154 ; 10.154 ;
; A[13]       ; SRAM_DQ[2]    ; 10.140 ; 10.140 ; 10.140 ; 10.140 ;
; A[13]       ; SRAM_DQ[3]    ; 10.150 ; 10.150 ; 10.150 ; 10.150 ;
; A[13]       ; SRAM_DQ[4]    ; 10.124 ; 10.124 ; 10.124 ; 10.124 ;
; A[13]       ; SRAM_DQ[5]    ; 10.124 ; 10.124 ; 10.124 ; 10.124 ;
; A[13]       ; SRAM_DQ[6]    ; 10.012 ; 10.012 ; 10.012 ; 10.012 ;
; A[13]       ; SRAM_DQ[7]    ; 10.024 ; 10.024 ; 10.024 ; 10.024 ;
; A[13]       ; SRAM_DQ[8]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[13]       ; SRAM_DQ[9]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[13]       ; SRAM_DQ[10]   ; 10.255 ; 10.255 ; 10.255 ; 10.255 ;
; A[13]       ; SRAM_DQ[11]   ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; A[13]       ; SRAM_DQ[12]   ; 10.098 ; 10.098 ; 10.098 ; 10.098 ;
; A[13]       ; SRAM_DQ[13]   ; 10.265 ; 10.265 ; 10.265 ; 10.265 ;
; A[13]       ; SRAM_DQ[14]   ; 10.265 ; 10.265 ; 10.265 ; 10.265 ;
; A[13]       ; SRAM_DQ[15]   ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[14]       ; D[0]          ; 11.743 ; 11.536 ; 11.536 ; 11.743 ;
; A[14]       ; D[1]          ; 11.782 ; 11.723 ; 11.723 ; 11.782 ;
; A[14]       ; D[2]          ; 11.484 ; 11.484 ; 11.484 ; 11.484 ;
; A[14]       ; D[3]          ; 11.578 ; 11.578 ; 11.578 ; 11.578 ;
; A[14]       ; D[4]          ; 11.656 ; 11.656 ; 11.656 ; 11.656 ;
; A[14]       ; D[5]          ; 11.789 ; 11.789 ; 11.789 ; 11.789 ;
; A[14]       ; D[6]          ; 11.513 ; 11.513 ; 11.513 ; 11.513 ;
; A[14]       ; D[7]          ; 11.681 ; 11.681 ; 11.681 ; 11.681 ;
; A[14]       ; FL_ADDR[14]   ; 8.588  ; 8.588  ; 8.588  ; 8.588  ;
; A[14]       ; FL_ADDR[15]   ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; A[14]       ; FL_ADDR[16]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[14]       ; FL_ADDR[17]   ; 8.687  ; 8.115  ; 8.115  ; 8.687  ;
; A[14]       ; FL_CE_N       ; 8.309  ; 8.518  ; 8.518  ; 8.309  ;
; A[14]       ; LEDG[0]       ; 6.965  ; 7.537  ; 7.537  ; 6.965  ;
; A[14]       ; LEDG[1]       ; 7.983  ; 9.783  ; 9.783  ; 7.983  ;
; A[14]       ; LEDG[2]       ; 8.103  ;        ;        ; 8.103  ;
; A[14]       ; LEDG[3]       ; 7.755  ; 7.183  ; 7.183  ; 7.755  ;
; A[14]       ; LEDG[4]       ; 9.395  ; 7.595  ; 7.595  ; 9.395  ;
; A[14]       ; LEDG[5]       ; 9.515  ; 7.864  ; 7.864  ; 9.515  ;
; A[14]       ; LEDG[6]       ; 9.533  ; 7.883  ; 7.883  ; 9.533  ;
; A[14]       ; LEDR[6]       ; 7.861  ; 9.633  ; 9.633  ; 7.861  ;
; A[14]       ; LEDR[7]       ; 8.539  ; 10.173 ; 10.173 ; 8.539  ;
; A[14]       ; LEDR[8]       ; 7.658  ; 8.230  ; 8.230  ; 7.658  ;
; A[14]       ; SRAM_ADDR[14] ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; A[14]       ; SRAM_ADDR[15] ; 8.884  ; 8.884  ; 8.884  ; 8.884  ;
; A[14]       ; SRAM_ADDR[16] ; 9.075  ; 9.075  ; 9.075  ; 9.075  ;
; A[14]       ; SRAM_ADDR[17] ; 8.584  ; 8.584  ; 8.584  ; 8.584  ;
; A[14]       ; SRAM_CE_N     ; 10.241 ; 8.441  ; 8.441  ; 10.241 ;
; A[14]       ; SRAM_DQ[0]    ; 10.401 ; 10.401 ; 10.401 ; 10.401 ;
; A[14]       ; SRAM_DQ[1]    ; 10.411 ; 10.411 ; 10.411 ; 10.411 ;
; A[14]       ; SRAM_DQ[2]    ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; A[14]       ; SRAM_DQ[3]    ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; A[14]       ; SRAM_DQ[4]    ; 10.381 ; 10.381 ; 10.381 ; 10.381 ;
; A[14]       ; SRAM_DQ[5]    ; 10.381 ; 10.381 ; 10.381 ; 10.381 ;
; A[14]       ; SRAM_DQ[6]    ; 10.269 ; 10.269 ; 10.269 ; 10.269 ;
; A[14]       ; SRAM_DQ[7]    ; 10.281 ; 10.281 ; 10.281 ; 10.281 ;
; A[14]       ; SRAM_DQ[8]    ; 10.416 ; 10.416 ; 10.416 ; 10.416 ;
; A[14]       ; SRAM_DQ[9]    ; 10.416 ; 10.416 ; 10.416 ; 10.416 ;
; A[14]       ; SRAM_DQ[10]   ; 10.512 ; 10.512 ; 10.512 ; 10.512 ;
; A[14]       ; SRAM_DQ[11]   ; 10.406 ; 10.406 ; 10.406 ; 10.406 ;
; A[14]       ; SRAM_DQ[12]   ; 10.355 ; 10.355 ; 10.355 ; 10.355 ;
; A[14]       ; SRAM_DQ[13]   ; 10.522 ; 10.522 ; 10.522 ; 10.522 ;
; A[14]       ; SRAM_DQ[14]   ; 10.522 ; 10.522 ; 10.522 ; 10.522 ;
; A[14]       ; SRAM_DQ[15]   ; 10.509 ; 10.509 ; 10.509 ; 10.509 ;
; A[14]       ; SRAM_LB_N     ; 8.117  ; 8.117  ; 8.117  ; 8.117  ;
; A[14]       ; SRAM_UB_N     ; 7.877  ; 7.877  ; 7.877  ; 7.877  ;
; A[15]       ; D[0]          ; 11.191 ; 10.970 ; 10.970 ; 11.191 ;
; A[15]       ; D[1]          ; 11.230 ; 10.973 ; 10.973 ; 11.230 ;
; A[15]       ; D[2]          ; 10.932 ; 10.932 ; 10.932 ; 10.932 ;
; A[15]       ; D[3]          ; 10.820 ; 10.797 ; 10.797 ; 10.820 ;
; A[15]       ; D[4]          ; 10.797 ; 10.797 ; 10.797 ; 10.797 ;
; A[15]       ; D[5]          ; 10.959 ; 10.959 ; 10.959 ; 10.959 ;
; A[15]       ; D[6]          ; 10.961 ; 10.961 ; 10.961 ; 10.961 ;
; A[15]       ; D[7]          ; 10.933 ; 10.933 ; 10.933 ; 10.933 ;
; A[15]       ; FL_ADDR[14]   ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; A[15]       ; FL_ADDR[15]   ; 8.015  ; 8.015  ; 8.015  ; 8.015  ;
; A[15]       ; FL_ADDR[16]   ; 8.011  ; 8.011  ; 8.011  ; 8.011  ;
; A[15]       ; FL_ADDR[17]   ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; A[15]       ; FL_CE_N       ; 8.065  ; 8.065  ; 8.065  ; 8.065  ;
; A[15]       ; LEDG[0]       ; 7.084  ; 7.084  ; 7.084  ; 7.084  ;
; A[15]       ; LEDG[1]       ; 8.102  ; 8.750  ; 8.750  ; 8.102  ;
; A[15]       ; LEDG[2]       ; 7.070  ;        ;        ; 7.070  ;
; A[15]       ; LEDG[3]       ; 7.302  ; 7.302  ; 7.302  ; 7.302  ;
; A[15]       ; LEDG[4]       ; 8.362  ; 7.714  ; 7.714  ; 8.362  ;
; A[15]       ; LEDG[5]       ; 8.482  ; 7.706  ; 7.706  ; 8.482  ;
; A[15]       ; LEDG[6]       ; 8.500  ; 7.721  ; 7.721  ; 8.500  ;
; A[15]       ; LEDR[6]       ; 7.933  ; 8.600  ; 8.600  ; 7.933  ;
; A[15]       ; LEDR[7]       ; 8.571  ; 9.621  ; 9.621  ; 8.571  ;
; A[15]       ; LEDR[8]       ; 7.777  ; 7.777  ; 7.777  ; 7.777  ;
; A[15]       ; SRAM_ADDR[14] ; 7.256  ; 7.256  ; 7.256  ; 7.256  ;
; A[15]       ; SRAM_ADDR[15] ; 8.604  ; 8.604  ; 8.604  ; 8.604  ;
; A[15]       ; SRAM_ADDR[16] ; 8.795  ; 8.795  ; 8.795  ; 8.795  ;
; A[15]       ; SRAM_ADDR[17] ; 8.543  ; 8.543  ; 8.543  ; 8.543  ;
; A[15]       ; SRAM_CE_N     ; 9.208  ; 8.560  ; 8.560  ; 9.208  ;
; A[15]       ; SRAM_DQ[0]    ; 9.368  ; 9.368  ; 9.368  ; 9.368  ;
; A[15]       ; SRAM_DQ[1]    ; 9.378  ; 9.378  ; 9.378  ; 9.378  ;
; A[15]       ; SRAM_DQ[2]    ; 9.364  ; 9.364  ; 9.364  ; 9.364  ;
; A[15]       ; SRAM_DQ[3]    ; 9.374  ; 9.374  ; 9.374  ; 9.374  ;
; A[15]       ; SRAM_DQ[4]    ; 9.348  ; 9.348  ; 9.348  ; 9.348  ;
; A[15]       ; SRAM_DQ[5]    ; 9.348  ; 9.348  ; 9.348  ; 9.348  ;
; A[15]       ; SRAM_DQ[6]    ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; A[15]       ; SRAM_DQ[7]    ; 9.248  ; 9.248  ; 9.248  ; 9.248  ;
; A[15]       ; SRAM_DQ[8]    ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; A[15]       ; SRAM_DQ[9]    ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; A[15]       ; SRAM_DQ[10]   ; 9.479  ; 9.479  ; 9.479  ; 9.479  ;
; A[15]       ; SRAM_DQ[11]   ; 9.373  ; 9.373  ; 9.373  ; 9.373  ;
; A[15]       ; SRAM_DQ[12]   ; 9.322  ; 9.322  ; 9.322  ; 9.322  ;
; A[15]       ; SRAM_DQ[13]   ; 9.489  ; 9.489  ; 9.489  ; 9.489  ;
; A[15]       ; SRAM_DQ[14]   ; 9.489  ; 9.489  ; 9.489  ; 9.489  ;
; A[15]       ; SRAM_DQ[15]   ; 9.476  ; 9.476  ; 9.476  ; 9.476  ;
; A[15]       ; SRAM_LB_N     ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; A[15]       ; SRAM_UB_N     ; 7.836  ; 7.836  ; 7.836  ; 7.836  ;
; D[0]        ; SRAM_DQ[0]    ; 5.938  ;        ;        ; 5.938  ;
; D[0]        ; SRAM_DQ[8]    ; 5.911  ;        ;        ; 5.911  ;
; D[1]        ; SRAM_DQ[1]    ; 5.923  ;        ;        ; 5.923  ;
; D[1]        ; SRAM_DQ[9]    ; 5.824  ;        ;        ; 5.824  ;
; D[2]        ; SRAM_DQ[2]    ; 5.941  ;        ;        ; 5.941  ;
; D[2]        ; SRAM_DQ[10]   ; 5.917  ;        ;        ; 5.917  ;
; D[3]        ; SRAM_DQ[3]    ; 5.637  ;        ;        ; 5.637  ;
; D[3]        ; SRAM_DQ[11]   ; 5.689  ;        ;        ; 5.689  ;
; D[4]        ; SRAM_DQ[4]    ; 5.626  ;        ;        ; 5.626  ;
; D[4]        ; SRAM_DQ[12]   ; 5.619  ;        ;        ; 5.619  ;
; D[5]        ; SRAM_DQ[5]    ; 5.559  ;        ;        ; 5.559  ;
; D[5]        ; SRAM_DQ[13]   ; 5.545  ;        ;        ; 5.545  ;
; D[6]        ; SRAM_DQ[6]    ; 5.499  ;        ;        ; 5.499  ;
; D[6]        ; SRAM_DQ[14]   ; 5.504  ;        ;        ; 5.504  ;
; D[7]        ; SRAM_DQ[7]    ; 5.746  ;        ;        ; 5.746  ;
; D[7]        ; SRAM_DQ[15]   ; 5.363  ;        ;        ; 5.363  ;
; FL_DQ[0]    ; D[0]          ; 6.786  ;        ;        ; 6.786  ;
; FL_DQ[1]    ; D[1]          ; 6.970  ;        ;        ; 6.970  ;
; FL_DQ[2]    ; D[2]          ; 6.360  ;        ;        ; 6.360  ;
; FL_DQ[3]    ; D[3]          ; 6.672  ;        ;        ; 6.672  ;
; FL_DQ[4]    ; D[4]          ; 6.907  ;        ;        ; 6.907  ;
; FL_DQ[5]    ; D[5]          ; 7.441  ; 7.441  ; 7.441  ; 7.441  ;
; FL_DQ[6]    ; D[6]          ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; FL_DQ[7]    ; D[7]          ; 7.275  ; 7.275  ; 7.275  ; 7.275  ;
; IORQ_n      ; BUSDIR_n      ; 6.121  ;        ;        ; 6.121  ;
; IORQ_n      ; D[0]          ; 8.741  ; 8.741  ; 8.741  ; 8.741  ;
; IORQ_n      ; D[1]          ; 8.779  ; 8.779  ; 8.779  ; 8.779  ;
; IORQ_n      ; D[2]          ; 9.397  ; 9.397  ; 9.397  ; 9.397  ;
; IORQ_n      ; D[3]          ; 8.811  ; 8.811  ; 8.811  ; 8.811  ;
; IORQ_n      ; D[4]          ; 8.837  ; 8.837  ; 8.837  ; 8.837  ;
; IORQ_n      ; D[5]          ; 6.844  ; 6.844  ; 6.844  ; 6.844  ;
; IORQ_n      ; D[6]          ; 6.846  ; 6.846  ; 6.846  ; 6.846  ;
; IORQ_n      ; D[7]          ; 6.818  ; 6.818  ; 6.818  ; 6.818  ;
; IORQ_n      ; U1OE_n        ; 6.793  ;        ;        ; 6.793  ;
; M1_n        ; BUSDIR_n      ;        ; 5.912  ; 5.912  ;        ;
; M1_n        ; D[0]          ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; M1_n        ; D[1]          ; 8.641  ; 8.641  ; 8.641  ; 8.641  ;
; M1_n        ; D[2]          ; 9.259  ; 9.259  ; 9.259  ; 9.259  ;
; M1_n        ; D[3]          ; 8.673  ; 8.673  ; 8.673  ; 8.673  ;
; M1_n        ; D[4]          ; 8.699  ; 8.699  ; 8.699  ; 8.699  ;
; M1_n        ; D[5]          ; 6.635  ; 6.635  ; 6.635  ; 6.635  ;
; M1_n        ; D[6]          ; 6.637  ; 6.637  ; 6.637  ; 6.637  ;
; M1_n        ; D[7]          ; 6.609  ; 6.609  ; 6.609  ; 6.609  ;
; M1_n        ; U1OE_n        ;        ; 6.831  ; 6.831  ;        ;
; RD_n        ; BUSDIR_n      ; 6.227  ;        ;        ; 6.227  ;
; RD_n        ; D[0]          ; 8.917  ; 8.917  ; 8.917  ; 8.917  ;
; RD_n        ; D[1]          ; 8.955  ; 8.955  ; 8.955  ; 8.955  ;
; RD_n        ; D[2]          ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; RD_n        ; D[3]          ; 8.987  ; 8.987  ; 8.987  ; 8.987  ;
; RD_n        ; D[4]          ; 9.013  ; 9.013  ; 9.013  ; 9.013  ;
; RD_n        ; D[5]          ; 8.710  ; 8.710  ; 8.710  ; 8.710  ;
; RD_n        ; D[6]          ; 8.548  ; 8.548  ; 8.548  ; 8.548  ;
; RD_n        ; D[7]          ; 8.602  ; 8.602  ; 8.602  ; 8.602  ;
; RD_n        ; FL_CE_N       ; 6.552  ;        ;        ; 6.552  ;
; RD_n        ; FL_OE_N       ; 5.307  ;        ;        ; 5.307  ;
; RD_n        ; LEDR[7]       ;        ; 7.208  ; 7.208  ;        ;
; RD_n        ; U1OE_n        ; 6.679  ;        ;        ; 6.679  ;
; SLTSL_n     ; D[0]          ; 9.271  ; 9.271  ; 9.271  ; 9.271  ;
; SLTSL_n     ; D[1]          ; 9.458  ; 9.458  ; 9.458  ; 9.458  ;
; SLTSL_n     ; D[2]          ; 8.904  ; 8.930  ; 8.930  ; 8.904  ;
; SLTSL_n     ; D[3]          ; 9.314  ; 9.314  ; 9.314  ; 9.314  ;
; SLTSL_n     ; D[4]          ; 9.391  ; 9.391  ; 9.391  ; 9.391  ;
; SLTSL_n     ; D[5]          ; 9.519  ; 9.519  ; 9.519  ; 9.519  ;
; SLTSL_n     ; D[6]          ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; SLTSL_n     ; D[7]          ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.625  ; 7.625  ; 7.625  ; 7.625  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.505  ; 7.505  ; 7.505  ; 7.505  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.501  ; 7.501  ; 7.501  ; 7.501  ;
; SLTSL_n     ; FL_ADDR[17]   ; 7.724  ;        ;        ; 7.724  ;
; SLTSL_n     ; FL_CE_N       ; 7.346  ; 7.555  ; 7.555  ; 7.346  ;
; SLTSL_n     ; LEDG[0]       ;        ; 6.574  ; 6.574  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.002  ; 7.002  ;        ;
; SLTSL_n     ; LEDG[3]       ; 6.792  ;        ;        ; 6.792  ;
; SLTSL_n     ; LEDG[4]       ; 6.614  ;        ;        ; 6.614  ;
; SLTSL_n     ; LEDG[5]       ; 6.918  ;        ;        ; 6.918  ;
; SLTSL_n     ; LEDG[6]       ; 6.516  ; 6.937  ; 6.937  ; 6.516  ;
; SLTSL_n     ; LEDG[7]       ;        ; 6.222  ; 6.222  ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 6.915  ; 6.915  ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 7.593  ; 7.593  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.267  ; 7.267  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.460  ;        ;        ; 7.460  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.620  ; 7.620  ; 7.620  ; 7.620  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.630  ; 7.630  ; 7.630  ; 7.630  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.616  ; 7.616  ; 7.616  ; 7.616  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.626  ; 7.626  ; 7.626  ; 7.626  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.488  ; 7.488  ; 7.488  ; 7.488  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.500  ; 7.500  ; 7.500  ; 7.500  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.731  ; 7.731  ; 7.731  ; 7.731  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.625  ; 7.625  ; 7.625  ; 7.625  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.741  ; 7.741  ; 7.741  ; 7.741  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.741  ; 7.741  ; 7.741  ; 7.741  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.728  ; 7.728  ; 7.728  ; 7.728  ;
; SLTSL_n     ; U1OE_n        ; 6.749  ;        ;        ; 6.749  ;
; SRAM_DQ[0]  ; D[0]          ; 7.077  ;        ;        ; 7.077  ;
; SRAM_DQ[1]  ; D[1]          ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; SRAM_DQ[2]  ; D[2]          ; 7.173  ;        ;        ; 7.173  ;
; SRAM_DQ[3]  ; D[3]          ; 6.949  ;        ;        ; 6.949  ;
; SRAM_DQ[4]  ; D[4]          ; 7.341  ; 7.341  ; 7.341  ; 7.341  ;
; SRAM_DQ[5]  ; D[5]          ; 7.191  ;        ;        ; 7.191  ;
; SRAM_DQ[6]  ; D[6]          ; 6.811  ;        ;        ; 6.811  ;
; SRAM_DQ[7]  ; D[7]          ; 7.075  ;        ;        ; 7.075  ;
; SRAM_DQ[8]  ; D[0]          ; 7.122  ; 7.122  ; 7.122  ; 7.122  ;
; SRAM_DQ[9]  ; D[1]          ; 7.155  ;        ;        ; 7.155  ;
; SRAM_DQ[10] ; D[2]          ; 7.450  ;        ;        ; 7.450  ;
; SRAM_DQ[11] ; D[3]          ; 7.073  ; 7.073  ; 7.073  ; 7.073  ;
; SRAM_DQ[12] ; D[4]          ; 6.868  ;        ;        ; 6.868  ;
; SRAM_DQ[13] ; D[5]          ; 7.193  ;        ;        ; 7.193  ;
; SRAM_DQ[14] ; D[6]          ; 6.797  ;        ;        ; 6.797  ;
; SRAM_DQ[15] ; D[7]          ; 7.060  ;        ;        ; 7.060  ;
; SW[0]       ; D[1]          ;        ; 4.441  ; 4.441  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 4.770  ; 4.770  ; 4.770  ; 4.770  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.947  ; 4.947  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.992  ; 4.992  ;        ;
; SW[3]       ; LEDR[3]       ; 2.537  ;        ;        ; 2.537  ;
; SW[7]       ; D[1]          ; 4.766  ;        ;        ; 4.766  ;
; SW[8]       ; D[0]          ; 5.513  ; 5.513  ; 5.513  ; 5.513  ;
; SW[8]       ; D[1]          ; 5.700  ; 5.700  ; 5.700  ; 5.700  ;
; SW[8]       ; D[2]          ; 5.393  ; 5.393  ; 5.393  ; 5.393  ;
; SW[8]       ; D[3]          ; 5.555  ; 5.555  ; 5.555  ; 5.555  ;
; SW[8]       ; D[4]          ; 5.633  ; 5.633  ; 5.633  ; 5.633  ;
; SW[8]       ; D[5]          ; 5.763  ; 5.763  ; 5.763  ; 5.763  ;
; SW[8]       ; D[6]          ; 5.370  ; 5.370  ; 5.370  ; 5.370  ;
; SW[8]       ; D[7]          ; 5.655  ; 5.655  ; 5.655  ; 5.655  ;
; SW[8]       ; LEDG[1]       ; 3.722  ;        ;        ; 3.722  ;
; SW[8]       ; SRAM_CE_N     ;        ; 4.180  ; 4.180  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 4.374  ; 4.374  ; 4.374  ; 4.374  ;
; SW[8]       ; SRAM_DQ[1]    ; 4.384  ; 4.384  ; 4.384  ; 4.384  ;
; SW[8]       ; SRAM_DQ[2]    ; 4.370  ; 4.370  ; 4.370  ; 4.370  ;
; SW[8]       ; SRAM_DQ[3]    ; 4.380  ; 4.380  ; 4.380  ; 4.380  ;
; SW[8]       ; SRAM_DQ[4]    ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[8]       ; SRAM_DQ[5]    ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[8]       ; SRAM_DQ[6]    ; 4.242  ; 4.242  ; 4.242  ; 4.242  ;
; SW[8]       ; SRAM_DQ[7]    ; 4.254  ; 4.254  ; 4.254  ; 4.254  ;
; SW[8]       ; SRAM_DQ[8]    ; 4.377  ; 4.377  ; 4.377  ; 4.377  ;
; SW[8]       ; SRAM_DQ[9]    ; 4.377  ; 4.377  ; 4.377  ; 4.377  ;
; SW[8]       ; SRAM_DQ[10]   ; 4.473  ; 4.473  ; 4.473  ; 4.473  ;
; SW[8]       ; SRAM_DQ[11]   ; 4.367  ; 4.367  ; 4.367  ; 4.367  ;
; SW[8]       ; SRAM_DQ[12]   ; 4.316  ; 4.316  ; 4.316  ; 4.316  ;
; SW[8]       ; SRAM_DQ[13]   ; 4.483  ; 4.483  ; 4.483  ; 4.483  ;
; SW[8]       ; SRAM_DQ[14]   ; 4.483  ; 4.483  ; 4.483  ; 4.483  ;
; SW[8]       ; SRAM_DQ[15]   ; 4.470  ; 4.470  ; 4.470  ; 4.470  ;
; SW[9]       ; D[0]          ; 6.971  ; 6.971  ; 6.971  ; 6.971  ;
; SW[9]       ; D[1]          ; 7.158  ; 7.158  ; 7.158  ; 7.158  ;
; SW[9]       ; D[2]          ; 6.638  ; 6.638  ; 6.638  ; 6.638  ;
; SW[9]       ; D[3]          ; 7.014  ; 7.014  ; 7.014  ; 7.014  ;
; SW[9]       ; D[4]          ; 7.091  ; 7.091  ; 7.091  ; 7.091  ;
; SW[9]       ; D[5]          ; 7.219  ; 7.219  ; 7.219  ; 7.219  ;
; SW[9]       ; D[6]          ; 6.802  ; 6.802  ; 6.802  ; 6.802  ;
; SW[9]       ; D[7]          ; 7.111  ; 7.111  ; 7.111  ; 7.111  ;
; SW[9]       ; FL_ADDR[14]   ; 5.325  ; 5.325  ; 5.325  ; 5.325  ;
; SW[9]       ; FL_ADDR[15]   ; 5.205  ; 5.205  ; 5.205  ; 5.205  ;
; SW[9]       ; FL_ADDR[16]   ; 5.201  ; 5.201  ; 5.201  ; 5.201  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.424  ; 5.424  ;        ;
; SW[9]       ; FL_CE_N       ; 5.255  ; 5.046  ; 5.046  ; 5.255  ;
; SW[9]       ; LEDG[0]       ; 4.274  ;        ;        ; 4.274  ;
; SW[9]       ; LEDG[1]       ; 4.702  ;        ;        ; 4.702  ;
; SW[9]       ; LEDG[3]       ;        ; 4.492  ; 4.492  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.314  ; 4.314  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.652  ; 4.652  ;        ;
; SW[9]       ; LEDG[6]       ; 4.671  ; 4.216  ; 4.216  ; 4.671  ;
; SW[9]       ; LEDG[7]       ; 3.922  ;        ;        ; 3.922  ;
; SW[9]       ; LEDR[6]       ; 4.649  ;        ;        ; 4.649  ;
; SW[9]       ; LEDR[7]       ; 5.327  ;        ;        ; 5.327  ;
; SW[9]       ; LEDR[8]       ; 4.967  ;        ;        ; 4.967  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.160  ; 5.160  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.320  ; 5.320  ; 5.320  ; 5.320  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.330  ; 5.330  ; 5.330  ; 5.330  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.316  ; 5.316  ; 5.316  ; 5.316  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.326  ; 5.326  ; 5.326  ; 5.326  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.300  ; 5.300  ; 5.300  ; 5.300  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.300  ; 5.300  ; 5.300  ; 5.300  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.188  ; 5.188  ; 5.188  ; 5.188  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.200  ; 5.200  ; 5.200  ; 5.200  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.335  ; 5.335  ; 5.335  ; 5.335  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.335  ; 5.335  ; 5.335  ; 5.335  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.431  ; 5.431  ; 5.431  ; 5.431  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.325  ; 5.325  ; 5.325  ; 5.325  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.274  ; 5.274  ; 5.274  ; 5.274  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.441  ; 5.441  ; 5.441  ; 5.441  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.441  ; 5.441  ; 5.441  ; 5.441  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.428  ; 5.428  ; 5.428  ; 5.428  ;
; SW[9]       ; U1OE_n        ;        ; 4.449  ; 4.449  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.664  ; 6.664  ; 6.664  ; 6.664  ;
; WR_n        ; SRAM_DQ[1]    ; 6.674  ; 6.674  ; 6.674  ; 6.674  ;
; WR_n        ; SRAM_DQ[2]    ; 6.660  ; 6.660  ; 6.660  ; 6.660  ;
; WR_n        ; SRAM_DQ[3]    ; 6.670  ; 6.670  ; 6.670  ; 6.670  ;
; WR_n        ; SRAM_DQ[4]    ; 6.644  ; 6.644  ; 6.644  ; 6.644  ;
; WR_n        ; SRAM_DQ[5]    ; 6.644  ; 6.644  ; 6.644  ; 6.644  ;
; WR_n        ; SRAM_DQ[6]    ; 6.532  ; 6.532  ; 6.532  ; 6.532  ;
; WR_n        ; SRAM_DQ[7]    ; 6.544  ; 6.544  ; 6.544  ; 6.544  ;
; WR_n        ; SRAM_DQ[8]    ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; WR_n        ; SRAM_DQ[9]    ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; WR_n        ; SRAM_DQ[10]   ; 6.767  ; 6.767  ; 6.767  ; 6.767  ;
; WR_n        ; SRAM_DQ[11]   ; 6.661  ; 6.661  ; 6.661  ; 6.661  ;
; WR_n        ; SRAM_DQ[12]   ; 6.610  ; 6.610  ; 6.610  ; 6.610  ;
; WR_n        ; SRAM_DQ[13]   ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; WR_n        ; SRAM_DQ[14]   ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; WR_n        ; SRAM_DQ[15]   ; 6.764  ; 6.764  ; 6.764  ; 6.764  ;
; WR_n        ; SRAM_WE_N     ; 5.597  ;        ;        ; 5.597  ;
; WR_n        ; U1OE_n        ; 7.013  ;        ;        ; 7.013  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 7.351  ; 7.339  ; 7.339  ; 7.351  ;
; A[0]        ; D[1]          ; 7.542  ; 7.554  ; 7.554  ; 7.542  ;
; A[0]        ; D[2]          ; 6.897  ; 7.332  ; 7.332  ; 6.897  ;
; A[0]        ; D[3]          ; 6.988  ; 7.353  ; 7.353  ; 6.988  ;
; A[0]        ; D[4]          ; 6.864  ; 7.278  ; 7.278  ; 6.864  ;
; A[0]        ; D[5]          ; 6.861  ; 6.861  ; 6.861  ; 6.861  ;
; A[0]        ; D[6]          ; 6.975  ; 6.975  ; 6.975  ; 6.975  ;
; A[0]        ; D[7]          ; 7.012  ; 7.012  ; 7.012  ; 7.012  ;
; A[0]        ; FL_ADDR[0]    ; 5.584  ;        ;        ; 5.584  ;
; A[0]        ; FL_ADDR[14]   ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; A[0]        ; FL_ADDR[15]   ; 7.591  ; 7.591  ; 7.591  ; 7.591  ;
; A[0]        ; FL_ADDR[16]   ; 7.587  ; 7.587  ; 7.587  ; 7.587  ;
; A[0]        ; FL_ADDR[17]   ; 7.810  ;        ;        ; 7.810  ;
; A[0]        ; FL_CE_N       ; 7.432  ; 7.122  ; 7.122  ; 7.432  ;
; A[0]        ; LEDG[0]       ;        ; 6.660  ; 6.660  ;        ;
; A[0]        ; LEDG[1]       ;        ; 8.906  ; 8.906  ;        ;
; A[0]        ; LEDG[2]       ; 7.226  ;        ;        ; 7.226  ;
; A[0]        ; LEDG[3]       ; 6.878  ;        ;        ; 6.878  ;
; A[0]        ; LEDG[4]       ; 8.518  ;        ;        ; 8.518  ;
; A[0]        ; LEDG[5]       ; 8.638  ;        ;        ; 8.638  ;
; A[0]        ; LEDG[6]       ; 8.656  ;        ;        ; 8.656  ;
; A[0]        ; LEDR[6]       ;        ; 8.756  ; 8.756  ;        ;
; A[0]        ; LEDR[7]       ;        ; 6.694  ; 6.694  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.353  ; 7.353  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.851  ;        ;        ; 5.851  ;
; A[0]        ; SRAM_CE_N     ; 9.364  ;        ;        ; 9.364  ;
; A[0]        ; SRAM_DQ[0]    ; 9.524  ; 9.524  ; 9.524  ; 9.524  ;
; A[0]        ; SRAM_DQ[1]    ; 9.534  ; 9.534  ; 9.534  ; 9.534  ;
; A[0]        ; SRAM_DQ[2]    ; 9.520  ; 9.520  ; 9.520  ; 9.520  ;
; A[0]        ; SRAM_DQ[3]    ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; A[0]        ; SRAM_DQ[4]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; A[0]        ; SRAM_DQ[5]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; A[0]        ; SRAM_DQ[6]    ; 9.392  ; 9.392  ; 9.392  ; 9.392  ;
; A[0]        ; SRAM_DQ[7]    ; 9.404  ; 9.404  ; 9.404  ; 9.404  ;
; A[0]        ; SRAM_DQ[8]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[0]        ; SRAM_DQ[9]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[0]        ; SRAM_DQ[10]   ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; A[0]        ; SRAM_DQ[11]   ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; A[0]        ; SRAM_DQ[12]   ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; A[0]        ; SRAM_DQ[13]   ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; A[0]        ; SRAM_DQ[14]   ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; A[0]        ; SRAM_DQ[15]   ; 9.632  ; 9.632  ; 9.632  ; 9.632  ;
; A[1]        ; D[0]          ; 7.481  ; 7.589  ; 7.589  ; 7.481  ;
; A[1]        ; D[1]          ; 7.748  ; 7.684  ; 7.684  ; 7.748  ;
; A[1]        ; D[2]          ; 7.474  ; 7.591  ; 7.591  ; 7.474  ;
; A[1]        ; D[3]          ; 7.495  ; 7.130  ; 7.130  ; 7.495  ;
; A[1]        ; D[4]          ; 7.420  ; 7.006  ; 7.006  ; 7.420  ;
; A[1]        ; D[5]          ; 7.555  ; 7.555  ; 7.555  ; 7.555  ;
; A[1]        ; D[6]          ; 7.500  ; 7.669  ; 7.669  ; 7.500  ;
; A[1]        ; D[7]          ; 7.706  ; 7.706  ; 7.706  ; 7.706  ;
; A[1]        ; FL_ADDR[1]    ; 5.630  ;        ;        ; 5.630  ;
; A[1]        ; FL_ADDR[14]   ; 7.618  ; 7.618  ; 7.618  ; 7.618  ;
; A[1]        ; FL_ADDR[15]   ; 7.498  ; 7.498  ; 7.498  ; 7.498  ;
; A[1]        ; FL_ADDR[16]   ; 7.494  ; 7.494  ; 7.494  ; 7.494  ;
; A[1]        ; FL_ADDR[17]   ; 7.717  ;        ;        ; 7.717  ;
; A[1]        ; FL_CE_N       ; 7.339  ; 7.029  ; 7.029  ; 7.339  ;
; A[1]        ; LEDG[0]       ;        ; 6.567  ; 6.567  ;        ;
; A[1]        ; LEDG[1]       ;        ; 8.813  ; 8.813  ;        ;
; A[1]        ; LEDG[2]       ; 7.133  ;        ;        ; 7.133  ;
; A[1]        ; LEDG[3]       ; 6.785  ;        ;        ; 6.785  ;
; A[1]        ; LEDG[4]       ; 8.425  ;        ;        ; 8.425  ;
; A[1]        ; LEDG[5]       ; 8.545  ;        ;        ; 8.545  ;
; A[1]        ; LEDG[6]       ; 8.563  ;        ;        ; 8.563  ;
; A[1]        ; LEDR[6]       ;        ; 8.663  ; 8.663  ;        ;
; A[1]        ; LEDR[7]       ;        ; 9.203  ; 9.203  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.260  ; 7.260  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.887  ;        ;        ; 5.887  ;
; A[1]        ; SRAM_CE_N     ; 9.271  ;        ;        ; 9.271  ;
; A[1]        ; SRAM_DQ[0]    ; 9.431  ; 9.431  ; 9.431  ; 9.431  ;
; A[1]        ; SRAM_DQ[1]    ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; A[1]        ; SRAM_DQ[2]    ; 9.427  ; 9.427  ; 9.427  ; 9.427  ;
; A[1]        ; SRAM_DQ[3]    ; 9.437  ; 9.437  ; 9.437  ; 9.437  ;
; A[1]        ; SRAM_DQ[4]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; A[1]        ; SRAM_DQ[5]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; A[1]        ; SRAM_DQ[6]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; A[1]        ; SRAM_DQ[7]    ; 9.311  ; 9.311  ; 9.311  ; 9.311  ;
; A[1]        ; SRAM_DQ[8]    ; 9.446  ; 9.446  ; 9.446  ; 9.446  ;
; A[1]        ; SRAM_DQ[9]    ; 9.446  ; 9.446  ; 9.446  ; 9.446  ;
; A[1]        ; SRAM_DQ[10]   ; 9.542  ; 9.542  ; 9.542  ; 9.542  ;
; A[1]        ; SRAM_DQ[11]   ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; A[1]        ; SRAM_DQ[12]   ; 9.385  ; 9.385  ; 9.385  ; 9.385  ;
; A[1]        ; SRAM_DQ[13]   ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; A[1]        ; SRAM_DQ[14]   ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; A[1]        ; SRAM_DQ[15]   ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[3]        ; BUSDIR_n      ;        ; 6.471  ; 6.471  ;        ;
; A[3]        ; D[0]          ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; A[3]        ; D[1]          ; 7.160  ; 7.160  ; 7.160  ; 7.160  ;
; A[3]        ; D[2]          ; 7.167  ; 7.074  ; 7.074  ; 7.167  ;
; A[3]        ; D[3]          ; 7.032  ; 7.032  ; 7.032  ; 7.032  ;
; A[3]        ; D[4]          ; 7.032  ; 6.985  ; 6.985  ; 7.032  ;
; A[3]        ; D[5]          ; 7.194  ; 6.974  ; 6.974  ; 7.194  ;
; A[3]        ; D[6]          ; 7.196  ; 6.882  ; 6.882  ; 7.196  ;
; A[3]        ; D[7]          ; 7.168  ; 7.116  ; 7.116  ; 7.168  ;
; A[3]        ; FL_ADDR[3]    ; 5.303  ;        ;        ; 5.303  ;
; A[3]        ; FL_ADDR[14]   ; 7.892  ; 7.892  ; 7.892  ; 7.892  ;
; A[3]        ; FL_ADDR[15]   ; 7.772  ; 7.772  ; 7.772  ; 7.772  ;
; A[3]        ; FL_ADDR[16]   ; 7.768  ; 7.768  ; 7.768  ; 7.768  ;
; A[3]        ; FL_ADDR[17]   ; 7.991  ;        ;        ; 7.991  ;
; A[3]        ; FL_CE_N       ; 7.613  ; 7.303  ; 7.303  ; 7.613  ;
; A[3]        ; LEDG[0]       ;        ; 6.841  ; 6.841  ;        ;
; A[3]        ; LEDG[1]       ;        ; 9.087  ; 9.087  ;        ;
; A[3]        ; LEDG[2]       ; 7.407  ;        ;        ; 7.407  ;
; A[3]        ; LEDG[3]       ; 7.059  ;        ;        ; 7.059  ;
; A[3]        ; LEDG[4]       ; 8.699  ;        ;        ; 8.699  ;
; A[3]        ; LEDG[5]       ; 8.819  ;        ;        ; 8.819  ;
; A[3]        ; LEDG[6]       ; 8.837  ;        ;        ; 8.837  ;
; A[3]        ; LEDR[6]       ;        ; 8.937  ; 8.937  ;        ;
; A[3]        ; LEDR[7]       ;        ; 9.477  ; 9.477  ;        ;
; A[3]        ; LEDR[8]       ;        ; 7.534  ; 7.534  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.721  ;        ;        ; 5.721  ;
; A[3]        ; SRAM_CE_N     ; 9.545  ;        ;        ; 9.545  ;
; A[3]        ; SRAM_DQ[0]    ; 9.705  ; 9.705  ; 9.705  ; 9.705  ;
; A[3]        ; SRAM_DQ[1]    ; 9.715  ; 9.715  ; 9.715  ; 9.715  ;
; A[3]        ; SRAM_DQ[2]    ; 9.701  ; 9.701  ; 9.701  ; 9.701  ;
; A[3]        ; SRAM_DQ[3]    ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; A[3]        ; SRAM_DQ[4]    ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; A[3]        ; SRAM_DQ[5]    ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; A[3]        ; SRAM_DQ[6]    ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; A[3]        ; SRAM_DQ[7]    ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; A[3]        ; SRAM_DQ[8]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[3]        ; SRAM_DQ[9]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[3]        ; SRAM_DQ[10]   ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[3]        ; SRAM_DQ[11]   ; 9.710  ; 9.710  ; 9.710  ; 9.710  ;
; A[3]        ; SRAM_DQ[12]   ; 9.659  ; 9.659  ; 9.659  ; 9.659  ;
; A[3]        ; SRAM_DQ[13]   ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; A[3]        ; SRAM_DQ[14]   ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; A[3]        ; SRAM_DQ[15]   ; 9.813  ; 9.813  ; 9.813  ; 9.813  ;
; A[3]        ; U1OE_n        ;        ; 6.240  ; 6.240  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 6.978  ; 6.978  ;        ;
; A[4]        ; D[0]          ; 7.707  ; 7.707  ; 7.707  ; 7.707  ;
; A[4]        ; D[1]          ; 7.667  ; 7.667  ; 7.667  ; 7.667  ;
; A[4]        ; D[2]          ; 7.674  ; 7.581  ; 7.581  ; 7.674  ;
; A[4]        ; D[3]          ; 7.539  ; 7.539  ; 7.539  ; 7.539  ;
; A[4]        ; D[4]          ; 7.539  ; 7.492  ; 7.492  ; 7.539  ;
; A[4]        ; D[5]          ; 7.701  ; 7.481  ; 7.481  ; 7.701  ;
; A[4]        ; D[6]          ; 7.703  ; 7.389  ; 7.389  ; 7.703  ;
; A[4]        ; D[7]          ; 7.675  ; 7.623  ; 7.623  ; 7.675  ;
; A[4]        ; FL_ADDR[4]    ; 5.338  ;        ;        ; 5.338  ;
; A[4]        ; FL_ADDR[14]   ; 8.566  ; 8.566  ; 8.566  ; 8.566  ;
; A[4]        ; FL_ADDR[15]   ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; A[4]        ; FL_ADDR[16]   ; 8.442  ; 8.442  ; 8.442  ; 8.442  ;
; A[4]        ; FL_ADDR[17]   ; 8.665  ;        ;        ; 8.665  ;
; A[4]        ; FL_CE_N       ; 7.015  ; 7.977  ; 7.977  ; 7.015  ;
; A[4]        ; LEDG[0]       ;        ; 7.515  ; 7.515  ;        ;
; A[4]        ; LEDG[1]       ;        ; 9.761  ; 9.761  ;        ;
; A[4]        ; LEDG[2]       ; 8.081  ;        ;        ; 8.081  ;
; A[4]        ; LEDG[3]       ; 7.733  ;        ;        ; 7.733  ;
; A[4]        ; LEDG[4]       ; 9.373  ;        ;        ; 9.373  ;
; A[4]        ; LEDG[5]       ; 9.493  ;        ;        ; 9.493  ;
; A[4]        ; LEDG[6]       ; 9.511  ;        ;        ; 9.511  ;
; A[4]        ; LEDR[6]       ; 7.294  ; 9.611  ; 9.611  ; 7.294  ;
; A[4]        ; LEDR[7]       ; 7.566  ; 10.151 ; 10.151 ; 7.566  ;
; A[4]        ; LEDR[8]       ;        ; 8.208  ; 8.208  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.543  ;        ;        ; 5.543  ;
; A[4]        ; SRAM_CE_N     ; 10.219 ;        ;        ; 10.219 ;
; A[4]        ; SRAM_DQ[0]    ; 10.379 ; 10.379 ; 10.379 ; 10.379 ;
; A[4]        ; SRAM_DQ[1]    ; 10.389 ; 10.389 ; 10.389 ; 10.389 ;
; A[4]        ; SRAM_DQ[2]    ; 10.375 ; 10.375 ; 10.375 ; 10.375 ;
; A[4]        ; SRAM_DQ[3]    ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; A[4]        ; SRAM_DQ[4]    ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; A[4]        ; SRAM_DQ[5]    ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; A[4]        ; SRAM_DQ[6]    ; 10.247 ; 10.247 ; 10.247 ; 10.247 ;
; A[4]        ; SRAM_DQ[7]    ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; A[4]        ; SRAM_DQ[8]    ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[4]        ; SRAM_DQ[9]    ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[4]        ; SRAM_DQ[10]   ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; A[4]        ; SRAM_DQ[11]   ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[4]        ; SRAM_DQ[12]   ; 10.333 ; 10.333 ; 10.333 ; 10.333 ;
; A[4]        ; SRAM_DQ[13]   ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; A[4]        ; SRAM_DQ[14]   ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; A[4]        ; SRAM_DQ[15]   ; 10.487 ; 10.487 ; 10.487 ; 10.487 ;
; A[4]        ; U1OE_n        ;        ; 6.747  ; 6.747  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.065  ; 7.065  ;        ;
; A[5]        ; D[0]          ; 7.794  ; 7.794  ; 7.794  ; 7.794  ;
; A[5]        ; D[1]          ; 7.754  ; 7.754  ; 7.754  ; 7.754  ;
; A[5]        ; D[2]          ; 7.761  ; 7.668  ; 7.668  ; 7.761  ;
; A[5]        ; D[3]          ; 7.626  ; 7.626  ; 7.626  ; 7.626  ;
; A[5]        ; D[4]          ; 7.626  ; 7.579  ; 7.579  ; 7.626  ;
; A[5]        ; D[5]          ; 7.788  ; 7.568  ; 7.568  ; 7.788  ;
; A[5]        ; D[6]          ; 7.790  ; 7.476  ; 7.476  ; 7.790  ;
; A[5]        ; D[7]          ; 7.762  ; 7.710  ; 7.710  ; 7.762  ;
; A[5]        ; FL_ADDR[5]    ; 5.064  ;        ;        ; 5.064  ;
; A[5]        ; FL_ADDR[14]   ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; A[5]        ; FL_ADDR[15]   ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; A[5]        ; FL_ADDR[16]   ; 8.529  ; 8.529  ; 8.529  ; 8.529  ;
; A[5]        ; FL_ADDR[17]   ; 8.752  ;        ;        ; 8.752  ;
; A[5]        ; FL_CE_N       ; 7.102  ; 8.064  ; 8.064  ; 7.102  ;
; A[5]        ; LEDG[0]       ;        ; 7.602  ; 7.602  ;        ;
; A[5]        ; LEDG[1]       ;        ; 9.848  ; 9.848  ;        ;
; A[5]        ; LEDG[2]       ; 8.168  ;        ;        ; 8.168  ;
; A[5]        ; LEDG[3]       ; 7.820  ;        ;        ; 7.820  ;
; A[5]        ; LEDG[4]       ; 9.460  ;        ;        ; 9.460  ;
; A[5]        ; LEDG[5]       ; 9.580  ;        ;        ; 9.580  ;
; A[5]        ; LEDG[6]       ; 9.598  ;        ;        ; 9.598  ;
; A[5]        ; LEDR[6]       ; 7.381  ; 9.698  ; 9.698  ; 7.381  ;
; A[5]        ; LEDR[7]       ; 7.653  ; 10.238 ; 10.238 ; 7.653  ;
; A[5]        ; LEDR[8]       ;        ; 8.295  ; 8.295  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 10.306 ;        ;        ; 10.306 ;
; A[5]        ; SRAM_DQ[0]    ; 10.466 ; 10.466 ; 10.466 ; 10.466 ;
; A[5]        ; SRAM_DQ[1]    ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; A[5]        ; SRAM_DQ[2]    ; 10.462 ; 10.462 ; 10.462 ; 10.462 ;
; A[5]        ; SRAM_DQ[3]    ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; A[5]        ; SRAM_DQ[4]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; A[5]        ; SRAM_DQ[5]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; A[5]        ; SRAM_DQ[6]    ; 10.334 ; 10.334 ; 10.334 ; 10.334 ;
; A[5]        ; SRAM_DQ[7]    ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; A[5]        ; SRAM_DQ[8]    ; 10.481 ; 10.481 ; 10.481 ; 10.481 ;
; A[5]        ; SRAM_DQ[9]    ; 10.481 ; 10.481 ; 10.481 ; 10.481 ;
; A[5]        ; SRAM_DQ[10]   ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; A[5]        ; SRAM_DQ[11]   ; 10.471 ; 10.471 ; 10.471 ; 10.471 ;
; A[5]        ; SRAM_DQ[12]   ; 10.420 ; 10.420 ; 10.420 ; 10.420 ;
; A[5]        ; SRAM_DQ[13]   ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; A[5]        ; SRAM_DQ[14]   ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; A[5]        ; SRAM_DQ[15]   ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[5]        ; U1OE_n        ;        ; 6.834  ; 6.834  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.893  ; 7.893  ;        ;
; A[6]        ; D[0]          ; 8.622  ; 8.622  ; 8.622  ; 8.622  ;
; A[6]        ; D[1]          ; 8.582  ; 8.582  ; 8.582  ; 8.582  ;
; A[6]        ; D[2]          ; 8.589  ; 8.496  ; 8.496  ; 8.589  ;
; A[6]        ; D[3]          ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; A[6]        ; D[4]          ; 8.454  ; 8.407  ; 8.407  ; 8.454  ;
; A[6]        ; D[5]          ; 8.616  ; 8.396  ; 8.396  ; 8.616  ;
; A[6]        ; D[6]          ; 8.618  ; 8.304  ; 8.304  ; 8.618  ;
; A[6]        ; D[7]          ; 8.590  ; 8.538  ; 8.538  ; 8.590  ;
; A[6]        ; FL_ADDR[6]    ; 5.917  ;        ;        ; 5.917  ;
; A[6]        ; FL_ADDR[14]   ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; A[6]        ; FL_ADDR[15]   ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; A[6]        ; FL_ADDR[16]   ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; A[6]        ; FL_ADDR[17]   ; 9.580  ;        ;        ; 9.580  ;
; A[6]        ; FL_CE_N       ; 7.930  ; 8.892  ; 8.892  ; 7.930  ;
; A[6]        ; LEDG[0]       ;        ; 8.430  ; 8.430  ;        ;
; A[6]        ; LEDG[1]       ;        ; 10.676 ; 10.676 ;        ;
; A[6]        ; LEDG[2]       ; 8.996  ;        ;        ; 8.996  ;
; A[6]        ; LEDG[3]       ; 8.648  ;        ;        ; 8.648  ;
; A[6]        ; LEDG[4]       ; 10.288 ;        ;        ; 10.288 ;
; A[6]        ; LEDG[5]       ; 10.408 ;        ;        ; 10.408 ;
; A[6]        ; LEDG[6]       ; 10.426 ;        ;        ; 10.426 ;
; A[6]        ; LEDR[6]       ; 8.209  ; 10.526 ; 10.526 ; 8.209  ;
; A[6]        ; LEDR[7]       ; 8.481  ; 11.066 ; 11.066 ; 8.481  ;
; A[6]        ; LEDR[8]       ;        ; 9.123  ; 9.123  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.676  ;        ;        ; 5.676  ;
; A[6]        ; SRAM_CE_N     ; 11.134 ;        ;        ; 11.134 ;
; A[6]        ; SRAM_DQ[0]    ; 11.294 ; 11.294 ; 11.294 ; 11.294 ;
; A[6]        ; SRAM_DQ[1]    ; 11.304 ; 11.304 ; 11.304 ; 11.304 ;
; A[6]        ; SRAM_DQ[2]    ; 11.290 ; 11.290 ; 11.290 ; 11.290 ;
; A[6]        ; SRAM_DQ[3]    ; 11.300 ; 11.300 ; 11.300 ; 11.300 ;
; A[6]        ; SRAM_DQ[4]    ; 11.274 ; 11.274 ; 11.274 ; 11.274 ;
; A[6]        ; SRAM_DQ[5]    ; 11.274 ; 11.274 ; 11.274 ; 11.274 ;
; A[6]        ; SRAM_DQ[6]    ; 11.162 ; 11.162 ; 11.162 ; 11.162 ;
; A[6]        ; SRAM_DQ[7]    ; 11.174 ; 11.174 ; 11.174 ; 11.174 ;
; A[6]        ; SRAM_DQ[8]    ; 11.309 ; 11.309 ; 11.309 ; 11.309 ;
; A[6]        ; SRAM_DQ[9]    ; 11.309 ; 11.309 ; 11.309 ; 11.309 ;
; A[6]        ; SRAM_DQ[10]   ; 11.405 ; 11.405 ; 11.405 ; 11.405 ;
; A[6]        ; SRAM_DQ[11]   ; 11.299 ; 11.299 ; 11.299 ; 11.299 ;
; A[6]        ; SRAM_DQ[12]   ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; A[6]        ; SRAM_DQ[13]   ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; A[6]        ; SRAM_DQ[14]   ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; A[6]        ; SRAM_DQ[15]   ; 11.402 ; 11.402 ; 11.402 ; 11.402 ;
; A[6]        ; U1OE_n        ;        ; 7.662  ; 7.662  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.674  ; 7.674  ;        ;
; A[7]        ; D[0]          ; 8.403  ; 8.403  ; 8.403  ; 8.403  ;
; A[7]        ; D[1]          ; 8.363  ; 8.363  ; 8.363  ; 8.363  ;
; A[7]        ; D[2]          ; 8.370  ; 8.277  ; 8.277  ; 8.370  ;
; A[7]        ; D[3]          ; 8.235  ; 8.235  ; 8.235  ; 8.235  ;
; A[7]        ; D[4]          ; 8.235  ; 8.188  ; 8.188  ; 8.235  ;
; A[7]        ; D[5]          ; 8.397  ; 8.177  ; 8.177  ; 8.397  ;
; A[7]        ; D[6]          ; 8.399  ; 8.085  ; 8.085  ; 8.399  ;
; A[7]        ; D[7]          ; 8.371  ; 8.319  ; 8.319  ; 8.371  ;
; A[7]        ; FL_ADDR[7]    ; 5.721  ;        ;        ; 5.721  ;
; A[7]        ; FL_ADDR[14]   ; 9.262  ; 9.262  ; 9.262  ; 9.262  ;
; A[7]        ; FL_ADDR[15]   ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; A[7]        ; FL_ADDR[16]   ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; A[7]        ; FL_ADDR[17]   ; 9.361  ;        ;        ; 9.361  ;
; A[7]        ; FL_CE_N       ; 7.711  ; 8.673  ; 8.673  ; 7.711  ;
; A[7]        ; LEDG[0]       ;        ; 8.211  ; 8.211  ;        ;
; A[7]        ; LEDG[1]       ;        ; 10.457 ; 10.457 ;        ;
; A[7]        ; LEDG[2]       ; 8.777  ;        ;        ; 8.777  ;
; A[7]        ; LEDG[3]       ; 8.429  ;        ;        ; 8.429  ;
; A[7]        ; LEDG[4]       ; 10.069 ;        ;        ; 10.069 ;
; A[7]        ; LEDG[5]       ; 10.189 ;        ;        ; 10.189 ;
; A[7]        ; LEDG[6]       ; 10.207 ;        ;        ; 10.207 ;
; A[7]        ; LEDR[6]       ; 7.990  ; 10.307 ; 10.307 ; 7.990  ;
; A[7]        ; LEDR[7]       ; 8.262  ; 10.847 ; 10.847 ; 8.262  ;
; A[7]        ; LEDR[8]       ;        ; 8.904  ; 8.904  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.700  ;        ;        ; 5.700  ;
; A[7]        ; SRAM_CE_N     ; 10.915 ;        ;        ; 10.915 ;
; A[7]        ; SRAM_DQ[0]    ; 11.075 ; 11.075 ; 11.075 ; 11.075 ;
; A[7]        ; SRAM_DQ[1]    ; 11.085 ; 11.085 ; 11.085 ; 11.085 ;
; A[7]        ; SRAM_DQ[2]    ; 11.071 ; 11.071 ; 11.071 ; 11.071 ;
; A[7]        ; SRAM_DQ[3]    ; 11.081 ; 11.081 ; 11.081 ; 11.081 ;
; A[7]        ; SRAM_DQ[4]    ; 11.055 ; 11.055 ; 11.055 ; 11.055 ;
; A[7]        ; SRAM_DQ[5]    ; 11.055 ; 11.055 ; 11.055 ; 11.055 ;
; A[7]        ; SRAM_DQ[6]    ; 10.943 ; 10.943 ; 10.943 ; 10.943 ;
; A[7]        ; SRAM_DQ[7]    ; 10.955 ; 10.955 ; 10.955 ; 10.955 ;
; A[7]        ; SRAM_DQ[8]    ; 11.090 ; 11.090 ; 11.090 ; 11.090 ;
; A[7]        ; SRAM_DQ[9]    ; 11.090 ; 11.090 ; 11.090 ; 11.090 ;
; A[7]        ; SRAM_DQ[10]   ; 11.186 ; 11.186 ; 11.186 ; 11.186 ;
; A[7]        ; SRAM_DQ[11]   ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; A[7]        ; SRAM_DQ[12]   ; 11.029 ; 11.029 ; 11.029 ; 11.029 ;
; A[7]        ; SRAM_DQ[13]   ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; A[7]        ; SRAM_DQ[14]   ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; A[7]        ; SRAM_DQ[15]   ; 11.183 ; 11.183 ; 11.183 ; 11.183 ;
; A[7]        ; U1OE_n        ;        ; 7.443  ; 7.443  ;        ;
; A[8]        ; D[0]          ; 7.629  ; 7.629  ; 7.629  ; 7.629  ;
; A[8]        ; D[1]          ; 7.589  ; 7.589  ; 7.589  ; 7.589  ;
; A[8]        ; D[2]          ; 7.596  ; 7.596  ; 7.596  ; 7.596  ;
; A[8]        ; D[3]          ; 7.461  ; 7.461  ; 7.461  ; 7.461  ;
; A[8]        ; D[4]          ; 7.461  ; 7.461  ; 7.461  ; 7.461  ;
; A[8]        ; D[5]          ; 7.399  ; 7.399  ; 7.399  ; 7.399  ;
; A[8]        ; D[6]          ; 7.307  ; 7.307  ; 7.307  ; 7.307  ;
; A[8]        ; D[7]          ; 7.597  ; 7.597  ; 7.597  ; 7.597  ;
; A[8]        ; FL_ADDR[8]    ; 5.349  ;        ;        ; 5.349  ;
; A[8]        ; FL_ADDR[14]   ; 8.439  ; 8.439  ; 8.439  ; 8.439  ;
; A[8]        ; FL_ADDR[15]   ; 8.319  ; 8.319  ; 8.319  ; 8.319  ;
; A[8]        ; FL_ADDR[16]   ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; A[8]        ; FL_ADDR[17]   ; 8.538  ;        ;        ; 8.538  ;
; A[8]        ; FL_CE_N       ; 6.836  ; 6.836  ; 6.836  ; 6.836  ;
; A[8]        ; LEDG[0]       ;        ; 7.388  ; 7.388  ;        ;
; A[8]        ; LEDG[1]       ;        ; 9.634  ; 9.634  ;        ;
; A[8]        ; LEDG[2]       ; 7.954  ;        ;        ; 7.954  ;
; A[8]        ; LEDG[3]       ; 7.606  ;        ;        ; 7.606  ;
; A[8]        ; LEDG[4]       ; 9.246  ;        ;        ; 9.246  ;
; A[8]        ; LEDG[5]       ; 9.366  ;        ;        ; 9.366  ;
; A[8]        ; LEDG[6]       ; 9.384  ;        ;        ; 9.384  ;
; A[8]        ; LEDR[6]       ; 7.161  ; 9.484  ; 9.484  ; 7.161  ;
; A[8]        ; LEDR[7]       ; 7.439  ; 10.024 ; 10.024 ; 7.439  ;
; A[8]        ; LEDR[8]       ; 7.067  ; 7.067  ; 7.067  ; 7.067  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.669  ;        ;        ; 5.669  ;
; A[8]        ; SRAM_CE_N     ; 10.092 ;        ;        ; 10.092 ;
; A[8]        ; SRAM_DQ[0]    ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[8]        ; SRAM_DQ[1]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; A[8]        ; SRAM_DQ[2]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[8]        ; SRAM_DQ[3]    ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; A[8]        ; SRAM_DQ[4]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[8]        ; SRAM_DQ[5]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[8]        ; SRAM_DQ[6]    ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; A[8]        ; SRAM_DQ[7]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[8]        ; SRAM_DQ[8]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[8]        ; SRAM_DQ[9]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[8]        ; SRAM_DQ[10]   ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; A[8]        ; SRAM_DQ[11]   ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[8]        ; SRAM_DQ[12]   ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; A[8]        ; SRAM_DQ[13]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[8]        ; SRAM_DQ[14]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[8]        ; SRAM_DQ[15]   ; 10.360 ; 10.360 ; 10.360 ; 10.360 ;
; A[9]        ; D[0]          ; 7.868  ; 7.868  ; 7.868  ; 7.868  ;
; A[9]        ; D[1]          ; 7.828  ; 7.828  ; 7.828  ; 7.828  ;
; A[9]        ; D[2]          ; 7.835  ; 7.835  ; 7.835  ; 7.835  ;
; A[9]        ; D[3]          ; 7.700  ; 7.700  ; 7.700  ; 7.700  ;
; A[9]        ; D[4]          ; 7.700  ; 7.700  ; 7.700  ; 7.700  ;
; A[9]        ; D[5]          ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; A[9]        ; D[6]          ; 7.546  ; 7.546  ; 7.546  ; 7.546  ;
; A[9]        ; D[7]          ; 7.836  ; 7.836  ; 7.836  ; 7.836  ;
; A[9]        ; FL_ADDR[9]    ; 5.643  ;        ;        ; 5.643  ;
; A[9]        ; FL_ADDR[14]   ; 8.439  ; 8.439  ; 8.439  ; 8.439  ;
; A[9]        ; FL_ADDR[15]   ; 8.319  ; 8.319  ; 8.319  ; 8.319  ;
; A[9]        ; FL_ADDR[16]   ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; A[9]        ; FL_ADDR[17]   ; 8.538  ;        ;        ; 8.538  ;
; A[9]        ; FL_CE_N       ; 6.882  ; 7.075  ; 7.075  ; 6.882  ;
; A[9]        ; LEDG[0]       ;        ; 7.388  ; 7.388  ;        ;
; A[9]        ; LEDG[1]       ;        ; 9.634  ; 9.634  ;        ;
; A[9]        ; LEDG[2]       ; 7.954  ;        ;        ; 7.954  ;
; A[9]        ; LEDG[3]       ; 7.606  ;        ;        ; 7.606  ;
; A[9]        ; LEDG[4]       ; 9.246  ;        ;        ; 9.246  ;
; A[9]        ; LEDG[5]       ; 9.366  ;        ;        ; 9.366  ;
; A[9]        ; LEDG[6]       ; 9.384  ;        ;        ; 9.384  ;
; A[9]        ; LEDR[6]       ; 7.161  ; 9.484  ; 9.484  ; 7.161  ;
; A[9]        ; LEDR[7]       ; 7.439  ; 10.024 ; 10.024 ; 7.439  ;
; A[9]        ; LEDR[8]       ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.492  ;        ;        ; 5.492  ;
; A[9]        ; SRAM_CE_N     ; 10.092 ;        ;        ; 10.092 ;
; A[9]        ; SRAM_DQ[0]    ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[9]        ; SRAM_DQ[1]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; A[9]        ; SRAM_DQ[2]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[9]        ; SRAM_DQ[3]    ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; A[9]        ; SRAM_DQ[4]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[9]        ; SRAM_DQ[5]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[9]        ; SRAM_DQ[6]    ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; A[9]        ; SRAM_DQ[7]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[9]        ; SRAM_DQ[8]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[9]        ; SRAM_DQ[9]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[9]        ; SRAM_DQ[10]   ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; A[9]        ; SRAM_DQ[11]   ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[9]        ; SRAM_DQ[12]   ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; A[9]        ; SRAM_DQ[13]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[9]        ; SRAM_DQ[14]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[9]        ; SRAM_DQ[15]   ; 10.360 ; 10.360 ; 10.360 ; 10.360 ;
; A[10]       ; D[0]          ; 7.504  ; 7.504  ; 7.504  ; 7.504  ;
; A[10]       ; D[1]          ; 7.464  ; 7.464  ; 7.464  ; 7.464  ;
; A[10]       ; D[2]          ; 7.471  ; 7.471  ; 7.471  ; 7.471  ;
; A[10]       ; D[3]          ; 7.336  ; 7.336  ; 7.336  ; 7.336  ;
; A[10]       ; D[4]          ; 7.336  ; 7.336  ; 7.336  ; 7.336  ;
; A[10]       ; D[5]          ; 7.498  ; 7.274  ; 7.274  ; 7.498  ;
; A[10]       ; D[6]          ; 7.467  ; 7.182  ; 7.182  ; 7.467  ;
; A[10]       ; D[7]          ; 7.472  ; 7.472  ; 7.472  ; 7.472  ;
; A[10]       ; FL_ADDR[10]   ; 5.780  ;        ;        ; 5.780  ;
; A[10]       ; FL_ADDR[14]   ; 8.420  ; 8.420  ; 8.420  ; 8.420  ;
; A[10]       ; FL_ADDR[15]   ; 8.300  ; 8.300  ; 8.300  ; 8.300  ;
; A[10]       ; FL_ADDR[16]   ; 8.296  ; 8.296  ; 8.296  ; 8.296  ;
; A[10]       ; FL_ADDR[17]   ; 8.519  ;        ;        ; 8.519  ;
; A[10]       ; FL_CE_N       ; 6.711  ; 6.996  ; 6.996  ; 6.711  ;
; A[10]       ; LEDG[0]       ;        ; 7.369  ; 7.369  ;        ;
; A[10]       ; LEDG[1]       ;        ; 9.615  ; 9.615  ;        ;
; A[10]       ; LEDG[2]       ; 7.935  ;        ;        ; 7.935  ;
; A[10]       ; LEDG[3]       ; 7.587  ;        ;        ; 7.587  ;
; A[10]       ; LEDG[4]       ; 9.227  ;        ;        ; 9.227  ;
; A[10]       ; LEDG[5]       ; 9.347  ;        ;        ; 9.347  ;
; A[10]       ; LEDG[6]       ; 9.365  ;        ;        ; 9.365  ;
; A[10]       ; LEDR[6]       ; 7.148  ; 9.465  ; 9.465  ; 7.148  ;
; A[10]       ; LEDR[7]       ; 7.420  ; 10.005 ; 10.005 ; 7.420  ;
; A[10]       ; LEDR[8]       ; 6.942  ; 7.227  ; 7.227  ; 6.942  ;
; A[10]       ; SRAM_ADDR[10] ; 5.676  ;        ;        ; 5.676  ;
; A[10]       ; SRAM_CE_N     ; 10.073 ;        ;        ; 10.073 ;
; A[10]       ; SRAM_DQ[0]    ; 10.233 ; 10.233 ; 10.233 ; 10.233 ;
; A[10]       ; SRAM_DQ[1]    ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; A[10]       ; SRAM_DQ[2]    ; 10.229 ; 10.229 ; 10.229 ; 10.229 ;
; A[10]       ; SRAM_DQ[3]    ; 10.239 ; 10.239 ; 10.239 ; 10.239 ;
; A[10]       ; SRAM_DQ[4]    ; 10.213 ; 10.213 ; 10.213 ; 10.213 ;
; A[10]       ; SRAM_DQ[5]    ; 10.213 ; 10.213 ; 10.213 ; 10.213 ;
; A[10]       ; SRAM_DQ[6]    ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; A[10]       ; SRAM_DQ[7]    ; 10.113 ; 10.113 ; 10.113 ; 10.113 ;
; A[10]       ; SRAM_DQ[8]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[10]       ; SRAM_DQ[9]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[10]       ; SRAM_DQ[10]   ; 10.344 ; 10.344 ; 10.344 ; 10.344 ;
; A[10]       ; SRAM_DQ[11]   ; 10.238 ; 10.238 ; 10.238 ; 10.238 ;
; A[10]       ; SRAM_DQ[12]   ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; A[10]       ; SRAM_DQ[13]   ; 10.354 ; 10.354 ; 10.354 ; 10.354 ;
; A[10]       ; SRAM_DQ[14]   ; 10.354 ; 10.354 ; 10.354 ; 10.354 ;
; A[10]       ; SRAM_DQ[15]   ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; A[11]       ; D[0]          ; 7.569  ; 7.569  ; 7.569  ; 7.569  ;
; A[11]       ; D[1]          ; 7.529  ; 7.529  ; 7.529  ; 7.529  ;
; A[11]       ; D[2]          ; 7.536  ; 7.536  ; 7.536  ; 7.536  ;
; A[11]       ; D[3]          ; 7.401  ; 7.401  ; 7.401  ; 7.401  ;
; A[11]       ; D[4]          ; 7.401  ; 7.401  ; 7.401  ; 7.401  ;
; A[11]       ; D[5]          ; 7.563  ; 7.339  ; 7.339  ; 7.563  ;
; A[11]       ; D[6]          ; 7.565  ; 7.247  ; 7.247  ; 7.565  ;
; A[11]       ; D[7]          ; 7.537  ; 7.537  ; 7.537  ; 7.537  ;
; A[11]       ; FL_ADDR[11]   ; 5.572  ;        ;        ; 5.572  ;
; A[11]       ; FL_ADDR[14]   ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; A[11]       ; FL_ADDR[15]   ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[11]       ; FL_ADDR[16]   ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; A[11]       ; FL_ADDR[17]   ; 8.689  ;        ;        ; 8.689  ;
; A[11]       ; FL_CE_N       ; 6.776  ; 8.001  ; 8.001  ; 6.776  ;
; A[11]       ; LEDG[0]       ;        ; 7.539  ; 7.539  ;        ;
; A[11]       ; LEDG[1]       ;        ; 9.785  ; 9.785  ;        ;
; A[11]       ; LEDG[2]       ; 8.105  ;        ;        ; 8.105  ;
; A[11]       ; LEDG[3]       ; 7.757  ;        ;        ; 7.757  ;
; A[11]       ; LEDG[4]       ; 9.397  ;        ;        ; 9.397  ;
; A[11]       ; LEDG[5]       ; 9.517  ;        ;        ; 9.517  ;
; A[11]       ; LEDG[6]       ; 9.535  ;        ;        ; 9.535  ;
; A[11]       ; LEDR[6]       ; 7.312  ; 9.635  ; 9.635  ; 7.312  ;
; A[11]       ; LEDR[7]       ; 7.590  ; 10.175 ; 10.175 ; 7.590  ;
; A[11]       ; LEDR[8]       ; 7.007  ; 8.232  ; 8.232  ; 7.007  ;
; A[11]       ; SRAM_ADDR[11] ; 5.652  ;        ;        ; 5.652  ;
; A[11]       ; SRAM_CE_N     ; 10.243 ;        ;        ; 10.243 ;
; A[11]       ; SRAM_DQ[0]    ; 10.403 ; 10.403 ; 10.403 ; 10.403 ;
; A[11]       ; SRAM_DQ[1]    ; 10.413 ; 10.413 ; 10.413 ; 10.413 ;
; A[11]       ; SRAM_DQ[2]    ; 10.399 ; 10.399 ; 10.399 ; 10.399 ;
; A[11]       ; SRAM_DQ[3]    ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; A[11]       ; SRAM_DQ[4]    ; 10.383 ; 10.383 ; 10.383 ; 10.383 ;
; A[11]       ; SRAM_DQ[5]    ; 10.383 ; 10.383 ; 10.383 ; 10.383 ;
; A[11]       ; SRAM_DQ[6]    ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; A[11]       ; SRAM_DQ[7]    ; 10.283 ; 10.283 ; 10.283 ; 10.283 ;
; A[11]       ; SRAM_DQ[8]    ; 10.418 ; 10.418 ; 10.418 ; 10.418 ;
; A[11]       ; SRAM_DQ[9]    ; 10.418 ; 10.418 ; 10.418 ; 10.418 ;
; A[11]       ; SRAM_DQ[10]   ; 10.514 ; 10.514 ; 10.514 ; 10.514 ;
; A[11]       ; SRAM_DQ[11]   ; 10.408 ; 10.408 ; 10.408 ; 10.408 ;
; A[11]       ; SRAM_DQ[12]   ; 10.357 ; 10.357 ; 10.357 ; 10.357 ;
; A[11]       ; SRAM_DQ[13]   ; 10.524 ; 10.524 ; 10.524 ; 10.524 ;
; A[11]       ; SRAM_DQ[14]   ; 10.524 ; 10.524 ; 10.524 ; 10.524 ;
; A[11]       ; SRAM_DQ[15]   ; 10.511 ; 10.511 ; 10.511 ; 10.511 ;
; A[12]       ; D[0]          ; 7.554  ; 7.554  ; 7.554  ; 7.554  ;
; A[12]       ; D[1]          ; 7.514  ; 7.514  ; 7.514  ; 7.514  ;
; A[12]       ; D[2]          ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; A[12]       ; D[3]          ; 7.386  ; 7.386  ; 7.386  ; 7.386  ;
; A[12]       ; D[4]          ; 7.386  ; 7.386  ; 7.386  ; 7.386  ;
; A[12]       ; D[5]          ; 7.548  ; 7.324  ; 7.324  ; 7.548  ;
; A[12]       ; D[6]          ; 7.550  ; 7.232  ; 7.232  ; 7.550  ;
; A[12]       ; D[7]          ; 7.522  ; 7.522  ; 7.522  ; 7.522  ;
; A[12]       ; FL_ADDR[12]   ; 5.654  ;        ;        ; 5.654  ;
; A[12]       ; FL_ADDR[14]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[12]       ; FL_ADDR[15]   ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; A[12]       ; FL_ADDR[16]   ; 8.340  ; 8.340  ; 8.340  ; 8.340  ;
; A[12]       ; FL_ADDR[17]   ; 8.563  ;        ;        ; 8.563  ;
; A[12]       ; FL_CE_N       ; 6.761  ; 7.875  ; 7.875  ; 6.761  ;
; A[12]       ; LEDG[0]       ;        ; 7.413  ; 7.413  ;        ;
; A[12]       ; LEDG[1]       ;        ; 9.659  ; 9.659  ;        ;
; A[12]       ; LEDG[2]       ; 7.979  ;        ;        ; 7.979  ;
; A[12]       ; LEDG[3]       ; 7.631  ;        ;        ; 7.631  ;
; A[12]       ; LEDG[4]       ; 9.271  ;        ;        ; 9.271  ;
; A[12]       ; LEDG[5]       ; 9.391  ;        ;        ; 9.391  ;
; A[12]       ; LEDG[6]       ; 9.409  ;        ;        ; 9.409  ;
; A[12]       ; LEDR[6]       ; 7.186  ; 9.509  ; 9.509  ; 7.186  ;
; A[12]       ; LEDR[7]       ; 7.464  ; 10.049 ; 10.049 ; 7.464  ;
; A[12]       ; LEDR[8]       ; 6.992  ; 8.106  ; 8.106  ; 6.992  ;
; A[12]       ; SRAM_ADDR[12] ; 5.797  ;        ;        ; 5.797  ;
; A[12]       ; SRAM_CE_N     ; 10.117 ;        ;        ; 10.117 ;
; A[12]       ; SRAM_DQ[0]    ; 10.277 ; 10.277 ; 10.277 ; 10.277 ;
; A[12]       ; SRAM_DQ[1]    ; 10.287 ; 10.287 ; 10.287 ; 10.287 ;
; A[12]       ; SRAM_DQ[2]    ; 10.273 ; 10.273 ; 10.273 ; 10.273 ;
; A[12]       ; SRAM_DQ[3]    ; 10.283 ; 10.283 ; 10.283 ; 10.283 ;
; A[12]       ; SRAM_DQ[4]    ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[12]       ; SRAM_DQ[5]    ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[12]       ; SRAM_DQ[6]    ; 10.145 ; 10.145 ; 10.145 ; 10.145 ;
; A[12]       ; SRAM_DQ[7]    ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
; A[12]       ; SRAM_DQ[8]    ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[12]       ; SRAM_DQ[9]    ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[12]       ; SRAM_DQ[10]   ; 10.388 ; 10.388 ; 10.388 ; 10.388 ;
; A[12]       ; SRAM_DQ[11]   ; 10.282 ; 10.282 ; 10.282 ; 10.282 ;
; A[12]       ; SRAM_DQ[12]   ; 10.231 ; 10.231 ; 10.231 ; 10.231 ;
; A[12]       ; SRAM_DQ[13]   ; 10.398 ; 10.398 ; 10.398 ; 10.398 ;
; A[12]       ; SRAM_DQ[14]   ; 10.398 ; 10.398 ; 10.398 ; 10.398 ;
; A[12]       ; SRAM_DQ[15]   ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; A[13]       ; D[0]          ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; A[13]       ; D[1]          ; 7.315  ; 7.315  ; 7.315  ; 7.315  ;
; A[13]       ; D[2]          ; 7.322  ; 7.322  ; 7.322  ; 7.322  ;
; A[13]       ; D[3]          ; 7.187  ; 7.187  ; 7.187  ; 7.187  ;
; A[13]       ; D[4]          ; 7.187  ; 7.187  ; 7.187  ; 7.187  ;
; A[13]       ; D[5]          ; 7.349  ; 7.125  ; 7.125  ; 7.349  ;
; A[13]       ; D[6]          ; 7.351  ; 7.033  ; 7.033  ; 7.351  ;
; A[13]       ; D[7]          ; 7.323  ; 7.323  ; 7.323  ; 7.323  ;
; A[13]       ; FL_ADDR[13]   ; 5.601  ;        ;        ; 5.601  ;
; A[13]       ; FL_ADDR[14]   ; 8.331  ; 8.331  ; 8.331  ; 8.331  ;
; A[13]       ; FL_ADDR[15]   ; 8.211  ; 8.211  ; 8.211  ; 8.211  ;
; A[13]       ; FL_ADDR[16]   ; 8.207  ; 8.207  ; 8.207  ; 8.207  ;
; A[13]       ; FL_ADDR[17]   ; 8.430  ;        ;        ; 8.430  ;
; A[13]       ; FL_CE_N       ; 6.562  ; 7.742  ; 7.742  ; 6.562  ;
; A[13]       ; LEDG[0]       ;        ; 7.280  ; 7.280  ;        ;
; A[13]       ; LEDG[1]       ;        ; 9.526  ; 9.526  ;        ;
; A[13]       ; LEDG[2]       ; 7.846  ;        ;        ; 7.846  ;
; A[13]       ; LEDG[3]       ; 7.498  ;        ;        ; 7.498  ;
; A[13]       ; LEDG[4]       ; 9.138  ;        ;        ; 9.138  ;
; A[13]       ; LEDG[5]       ; 9.258  ;        ;        ; 9.258  ;
; A[13]       ; LEDG[6]       ; 9.276  ;        ;        ; 9.276  ;
; A[13]       ; LEDR[6]       ; 7.059  ; 9.376  ; 9.376  ; 7.059  ;
; A[13]       ; LEDR[7]       ; 7.331  ; 9.916  ; 9.916  ; 7.331  ;
; A[13]       ; LEDR[8]       ; 6.793  ; 7.973  ; 7.973  ; 6.793  ;
; A[13]       ; SRAM_ADDR[13] ; 5.709  ;        ;        ; 5.709  ;
; A[13]       ; SRAM_CE_N     ; 9.984  ;        ;        ; 9.984  ;
; A[13]       ; SRAM_DQ[0]    ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; A[13]       ; SRAM_DQ[1]    ; 10.154 ; 10.154 ; 10.154 ; 10.154 ;
; A[13]       ; SRAM_DQ[2]    ; 10.140 ; 10.140 ; 10.140 ; 10.140 ;
; A[13]       ; SRAM_DQ[3]    ; 10.150 ; 10.150 ; 10.150 ; 10.150 ;
; A[13]       ; SRAM_DQ[4]    ; 10.124 ; 10.124 ; 10.124 ; 10.124 ;
; A[13]       ; SRAM_DQ[5]    ; 10.124 ; 10.124 ; 10.124 ; 10.124 ;
; A[13]       ; SRAM_DQ[6]    ; 10.012 ; 10.012 ; 10.012 ; 10.012 ;
; A[13]       ; SRAM_DQ[7]    ; 10.024 ; 10.024 ; 10.024 ; 10.024 ;
; A[13]       ; SRAM_DQ[8]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[13]       ; SRAM_DQ[9]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[13]       ; SRAM_DQ[10]   ; 10.255 ; 10.255 ; 10.255 ; 10.255 ;
; A[13]       ; SRAM_DQ[11]   ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; A[13]       ; SRAM_DQ[12]   ; 10.098 ; 10.098 ; 10.098 ; 10.098 ;
; A[13]       ; SRAM_DQ[13]   ; 10.265 ; 10.265 ; 10.265 ; 10.265 ;
; A[13]       ; SRAM_DQ[14]   ; 10.265 ; 10.265 ; 10.265 ; 10.265 ;
; A[13]       ; SRAM_DQ[15]   ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[14]       ; D[0]          ; 7.313  ; 7.313  ; 7.313  ; 7.313  ;
; A[14]       ; D[1]          ; 7.273  ; 7.273  ; 7.273  ; 7.273  ;
; A[14]       ; D[2]          ; 7.280  ; 7.280  ; 7.280  ; 7.280  ;
; A[14]       ; D[3]          ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[14]       ; D[4]          ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[14]       ; D[5]          ; 7.307  ; 7.083  ; 7.083  ; 7.307  ;
; A[14]       ; D[6]          ; 7.309  ; 6.991  ; 6.991  ; 7.309  ;
; A[14]       ; D[7]          ; 7.281  ; 7.281  ; 7.281  ; 7.281  ;
; A[14]       ; FL_ADDR[14]   ; 6.328  ; 6.328  ; 6.328  ; 6.328  ;
; A[14]       ; FL_ADDR[15]   ; 6.382  ; 6.382  ; 6.382  ; 6.382  ;
; A[14]       ; FL_ADDR[16]   ; 6.462  ; 6.462  ; 6.462  ; 6.462  ;
; A[14]       ; FL_ADDR[17]   ; 8.036  ; 6.788  ; 6.788  ; 8.036  ;
; A[14]       ; FL_CE_N       ; 6.520  ; 6.505  ; 6.505  ; 6.520  ;
; A[14]       ; LEDG[0]       ; 6.886  ; 6.886  ; 6.886  ; 6.886  ;
; A[14]       ; LEDG[1]       ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; A[14]       ; LEDG[2]       ; 8.103  ;        ;        ; 8.103  ;
; A[14]       ; LEDG[3]       ; 7.104  ; 7.104  ; 7.104  ; 7.104  ;
; A[14]       ; LEDG[4]       ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; A[14]       ; LEDG[5]       ; 7.587  ; 7.587  ; 7.587  ; 7.587  ;
; A[14]       ; LEDG[6]       ; 7.602  ; 7.602  ; 7.602  ; 7.602  ;
; A[14]       ; LEDR[6]       ; 7.316  ; 7.814  ; 7.814  ; 7.316  ;
; A[14]       ; LEDR[7]       ; 7.588  ; 8.452  ; 8.452  ; 7.588  ;
; A[14]       ; LEDR[8]       ; 6.751  ; 7.579  ; 7.579  ; 6.751  ;
; A[14]       ; SRAM_ADDR[14] ; 7.230  ; 7.230  ; 7.230  ; 7.230  ;
; A[14]       ; SRAM_ADDR[15] ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; A[14]       ; SRAM_ADDR[16] ; 7.846  ; 7.846  ; 7.846  ; 7.846  ;
; A[14]       ; SRAM_ADDR[17] ; 7.395  ; 7.395  ; 7.395  ; 7.395  ;
; A[14]       ; SRAM_CE_N     ; 8.419  ; 8.419  ; 8.419  ; 8.419  ;
; A[14]       ; SRAM_DQ[0]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; A[14]       ; SRAM_DQ[1]    ; 7.931  ; 7.931  ; 7.931  ; 7.931  ;
; A[14]       ; SRAM_DQ[2]    ; 7.917  ; 7.917  ; 7.917  ; 7.917  ;
; A[14]       ; SRAM_DQ[3]    ; 7.927  ; 7.927  ; 7.927  ; 7.927  ;
; A[14]       ; SRAM_DQ[4]    ; 7.901  ; 7.901  ; 7.901  ; 7.901  ;
; A[14]       ; SRAM_DQ[5]    ; 7.901  ; 7.901  ; 7.901  ; 7.901  ;
; A[14]       ; SRAM_DQ[6]    ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; A[14]       ; SRAM_DQ[7]    ; 7.801  ; 7.801  ; 7.801  ; 7.801  ;
; A[14]       ; SRAM_DQ[8]    ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; A[14]       ; SRAM_DQ[9]    ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; A[14]       ; SRAM_DQ[10]   ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; A[14]       ; SRAM_DQ[11]   ; 7.919  ; 7.919  ; 7.919  ; 7.919  ;
; A[14]       ; SRAM_DQ[12]   ; 7.868  ; 7.868  ; 7.868  ; 7.868  ;
; A[14]       ; SRAM_DQ[13]   ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[14]       ; SRAM_DQ[14]   ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[14]       ; SRAM_DQ[15]   ; 8.022  ; 8.022  ; 8.022  ; 8.022  ;
; A[14]       ; SRAM_LB_N     ; 6.941  ; 6.941  ; 6.941  ; 6.941  ;
; A[14]       ; SRAM_UB_N     ; 6.701  ; 6.701  ; 6.701  ; 6.701  ;
; A[15]       ; D[0]          ; 7.299  ; 7.299  ; 7.299  ; 7.299  ;
; A[15]       ; D[1]          ; 7.259  ; 7.259  ; 7.259  ; 7.259  ;
; A[15]       ; D[2]          ; 7.266  ; 7.266  ; 7.266  ; 7.266  ;
; A[15]       ; D[3]          ; 7.131  ; 7.131  ; 7.131  ; 7.131  ;
; A[15]       ; D[4]          ; 7.131  ; 7.131  ; 7.131  ; 7.131  ;
; A[15]       ; D[5]          ; 7.069  ; 7.293  ; 7.293  ; 7.069  ;
; A[15]       ; D[6]          ; 6.977  ; 7.295  ; 7.295  ; 6.977  ;
; A[15]       ; D[7]          ; 7.267  ; 7.267  ; 7.267  ; 7.267  ;
; A[15]       ; FL_ADDR[14]   ; 7.555  ; 7.555  ; 7.555  ; 7.555  ;
; A[15]       ; FL_ADDR[15]   ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; A[15]       ; FL_ADDR[16]   ; 7.431  ; 7.431  ; 7.431  ; 7.431  ;
; A[15]       ; FL_ADDR[17]   ; 7.654  ; 7.724  ; 7.724  ; 7.654  ;
; A[15]       ; FL_CE_N       ; 6.424  ; 6.371  ; 6.371  ; 6.424  ;
; A[15]       ; LEDG[0]       ; 6.574  ; 6.504  ; 6.504  ; 6.574  ;
; A[15]       ; LEDG[1]       ; 7.592  ; 7.592  ; 7.592  ; 7.592  ;
; A[15]       ; LEDG[2]       ; 7.070  ;        ;        ; 7.070  ;
; A[15]       ; LEDG[3]       ; 6.722  ; 6.792  ; 6.792  ; 6.722  ;
; A[15]       ; LEDG[4]       ; 7.204  ; 7.204  ; 7.204  ; 7.204  ;
; A[15]       ; LEDG[5]       ; 7.196  ; 7.196  ; 7.196  ; 7.196  ;
; A[15]       ; LEDG[6]       ; 7.211  ; 7.211  ; 7.211  ; 7.211  ;
; A[15]       ; LEDR[6]       ; 6.703  ; 7.423  ; 7.423  ; 6.703  ;
; A[15]       ; LEDR[7]       ; 8.061  ; 8.061  ; 8.061  ; 8.061  ;
; A[15]       ; LEDR[8]       ; 7.267  ; 6.737  ; 6.737  ; 7.267  ;
; A[15]       ; SRAM_ADDR[14] ; 6.911  ; 6.911  ; 6.911  ; 6.911  ;
; A[15]       ; SRAM_ADDR[15] ; 7.164  ; 7.164  ; 7.164  ; 7.164  ;
; A[15]       ; SRAM_ADDR[16] ; 7.424  ; 7.424  ; 7.424  ; 7.424  ;
; A[15]       ; SRAM_ADDR[17] ; 7.143  ; 7.143  ; 7.143  ; 7.143  ;
; A[15]       ; SRAM_CE_N     ; 8.050  ; 8.050  ; 8.050  ; 8.050  ;
; A[15]       ; SRAM_DQ[0]    ; 7.670  ; 7.670  ; 7.670  ; 7.670  ;
; A[15]       ; SRAM_DQ[1]    ; 7.680  ; 7.680  ; 7.680  ; 7.680  ;
; A[15]       ; SRAM_DQ[2]    ; 7.666  ; 7.666  ; 7.666  ; 7.666  ;
; A[15]       ; SRAM_DQ[3]    ; 7.676  ; 7.676  ; 7.676  ; 7.676  ;
; A[15]       ; SRAM_DQ[4]    ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[15]       ; SRAM_DQ[5]    ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[15]       ; SRAM_DQ[6]    ; 7.538  ; 7.538  ; 7.538  ; 7.538  ;
; A[15]       ; SRAM_DQ[7]    ; 7.550  ; 7.550  ; 7.550  ; 7.550  ;
; A[15]       ; SRAM_DQ[8]    ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; A[15]       ; SRAM_DQ[9]    ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; A[15]       ; SRAM_DQ[10]   ; 7.774  ; 7.774  ; 7.774  ; 7.774  ;
; A[15]       ; SRAM_DQ[11]   ; 7.668  ; 7.668  ; 7.668  ; 7.668  ;
; A[15]       ; SRAM_DQ[12]   ; 7.617  ; 7.617  ; 7.617  ; 7.617  ;
; A[15]       ; SRAM_DQ[13]   ; 7.784  ; 7.784  ; 7.784  ; 7.784  ;
; A[15]       ; SRAM_DQ[14]   ; 7.784  ; 7.784  ; 7.784  ; 7.784  ;
; A[15]       ; SRAM_DQ[15]   ; 7.771  ; 7.771  ; 7.771  ; 7.771  ;
; A[15]       ; SRAM_LB_N     ; 6.690  ; 6.690  ; 6.690  ; 6.690  ;
; A[15]       ; SRAM_UB_N     ; 6.450  ; 6.450  ; 6.450  ; 6.450  ;
; D[0]        ; SRAM_DQ[0]    ; 5.938  ;        ;        ; 5.938  ;
; D[0]        ; SRAM_DQ[8]    ; 5.911  ;        ;        ; 5.911  ;
; D[1]        ; SRAM_DQ[1]    ; 5.923  ;        ;        ; 5.923  ;
; D[1]        ; SRAM_DQ[9]    ; 5.824  ;        ;        ; 5.824  ;
; D[2]        ; SRAM_DQ[2]    ; 5.941  ;        ;        ; 5.941  ;
; D[2]        ; SRAM_DQ[10]   ; 5.917  ;        ;        ; 5.917  ;
; D[3]        ; SRAM_DQ[3]    ; 5.637  ;        ;        ; 5.637  ;
; D[3]        ; SRAM_DQ[11]   ; 5.689  ;        ;        ; 5.689  ;
; D[4]        ; SRAM_DQ[4]    ; 5.626  ;        ;        ; 5.626  ;
; D[4]        ; SRAM_DQ[12]   ; 5.619  ;        ;        ; 5.619  ;
; D[5]        ; SRAM_DQ[5]    ; 5.559  ;        ;        ; 5.559  ;
; D[5]        ; SRAM_DQ[13]   ; 5.545  ;        ;        ; 5.545  ;
; D[6]        ; SRAM_DQ[6]    ; 5.499  ;        ;        ; 5.499  ;
; D[6]        ; SRAM_DQ[14]   ; 5.504  ;        ;        ; 5.504  ;
; D[7]        ; SRAM_DQ[7]    ; 5.746  ;        ;        ; 5.746  ;
; D[7]        ; SRAM_DQ[15]   ; 5.363  ;        ;        ; 5.363  ;
; FL_DQ[0]    ; D[0]          ; 6.786  ;        ;        ; 6.786  ;
; FL_DQ[1]    ; D[1]          ; 6.970  ;        ;        ; 6.970  ;
; FL_DQ[2]    ; D[2]          ; 6.360  ;        ;        ; 6.360  ;
; FL_DQ[3]    ; D[3]          ; 6.672  ;        ;        ; 6.672  ;
; FL_DQ[4]    ; D[4]          ; 6.907  ;        ;        ; 6.907  ;
; FL_DQ[5]    ; D[5]          ; 7.441  ; 7.441  ; 7.441  ; 7.441  ;
; FL_DQ[6]    ; D[6]          ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; FL_DQ[7]    ; D[7]          ; 7.275  ; 7.275  ; 7.275  ; 7.275  ;
; IORQ_n      ; BUSDIR_n      ; 6.121  ;        ;        ; 6.121  ;
; IORQ_n      ; D[0]          ; 6.850  ; 6.850  ; 6.850  ; 6.850  ;
; IORQ_n      ; D[1]          ; 6.810  ; 6.810  ; 6.810  ; 6.810  ;
; IORQ_n      ; D[2]          ; 6.724  ; 6.817  ; 6.817  ; 6.724  ;
; IORQ_n      ; D[3]          ; 6.682  ; 6.682  ; 6.682  ; 6.682  ;
; IORQ_n      ; D[4]          ; 6.635  ; 6.682  ; 6.682  ; 6.635  ;
; IORQ_n      ; D[5]          ; 6.624  ; 6.844  ; 6.844  ; 6.624  ;
; IORQ_n      ; D[6]          ; 6.532  ; 6.846  ; 6.846  ; 6.532  ;
; IORQ_n      ; D[7]          ; 6.766  ; 6.818  ; 6.818  ; 6.766  ;
; IORQ_n      ; U1OE_n        ; 6.503  ;        ;        ; 6.503  ;
; M1_n        ; BUSDIR_n      ;        ; 5.912  ; 5.912  ;        ;
; M1_n        ; D[0]          ; 6.641  ; 6.641  ; 6.641  ; 6.641  ;
; M1_n        ; D[1]          ; 6.601  ; 6.601  ; 6.601  ; 6.601  ;
; M1_n        ; D[2]          ; 6.608  ; 6.515  ; 6.515  ; 6.608  ;
; M1_n        ; D[3]          ; 6.473  ; 6.473  ; 6.473  ; 6.473  ;
; M1_n        ; D[4]          ; 6.473  ; 6.426  ; 6.426  ; 6.473  ;
; M1_n        ; D[5]          ; 6.635  ; 6.415  ; 6.415  ; 6.635  ;
; M1_n        ; D[6]          ; 6.637  ; 6.323  ; 6.323  ; 6.637  ;
; M1_n        ; D[7]          ; 6.609  ; 6.557  ; 6.557  ; 6.609  ;
; M1_n        ; U1OE_n        ;        ; 6.365  ; 6.365  ;        ;
; RD_n        ; BUSDIR_n      ; 6.227  ;        ;        ; 6.227  ;
; RD_n        ; D[0]          ; 6.320  ; 6.320  ; 6.320  ; 6.320  ;
; RD_n        ; D[1]          ; 6.280  ; 6.280  ; 6.280  ; 6.280  ;
; RD_n        ; D[2]          ; 6.287  ; 6.287  ; 6.287  ; 6.287  ;
; RD_n        ; D[3]          ; 6.152  ; 6.152  ; 6.152  ; 6.152  ;
; RD_n        ; D[4]          ; 6.152  ; 6.152  ; 6.152  ; 6.152  ;
; RD_n        ; D[5]          ; 6.314  ; 6.314  ; 6.314  ; 6.314  ;
; RD_n        ; D[6]          ; 6.245  ; 6.316  ; 6.316  ; 6.245  ;
; RD_n        ; D[7]          ; 6.288  ; 6.288  ; 6.288  ; 6.288  ;
; RD_n        ; FL_CE_N       ; 6.552  ;        ;        ; 6.552  ;
; RD_n        ; FL_OE_N       ; 5.307  ;        ;        ; 5.307  ;
; RD_n        ; LEDR[7]       ;        ; 7.208  ; 7.208  ;        ;
; RD_n        ; U1OE_n        ; 6.679  ;        ;        ; 6.679  ;
; SLTSL_n     ; D[0]          ; 7.175  ; 6.849  ; 6.849  ; 7.175  ;
; SLTSL_n     ; D[1]          ; 7.290  ; 7.187  ; 7.187  ; 7.290  ;
; SLTSL_n     ; D[2]          ; 7.071  ; 6.745  ; 6.745  ; 7.071  ;
; SLTSL_n     ; D[3]          ; 6.736  ; 6.736  ; 6.736  ; 6.736  ;
; SLTSL_n     ; D[4]          ; 6.843  ; 6.843  ; 6.843  ; 6.843  ;
; SLTSL_n     ; D[5]          ; 7.489  ; 7.709  ; 7.709  ; 7.489  ;
; SLTSL_n     ; D[6]          ; 7.397  ; 7.487  ; 7.487  ; 7.397  ;
; SLTSL_n     ; D[7]          ; 7.631  ; 7.683  ; 7.683  ; 7.631  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.625  ; 7.625  ; 7.625  ; 7.625  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.505  ; 7.505  ; 7.505  ; 7.505  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.501  ; 7.501  ; 7.501  ; 7.501  ;
; SLTSL_n     ; FL_ADDR[17]   ; 7.724  ;        ;        ; 7.724  ;
; SLTSL_n     ; FL_CE_N       ; 7.346  ; 7.036  ; 7.036  ; 7.346  ;
; SLTSL_n     ; LEDG[0]       ;        ; 6.574  ; 6.574  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.002  ; 7.002  ;        ;
; SLTSL_n     ; LEDG[3]       ; 6.792  ;        ;        ; 6.792  ;
; SLTSL_n     ; LEDG[4]       ; 6.614  ;        ;        ; 6.614  ;
; SLTSL_n     ; LEDG[5]       ; 6.498  ;        ;        ; 6.498  ;
; SLTSL_n     ; LEDG[6]       ; 6.516  ; 6.937  ; 6.937  ; 6.516  ;
; SLTSL_n     ; LEDG[7]       ;        ; 6.222  ; 6.222  ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 6.915  ; 6.915  ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 7.593  ; 7.593  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.267  ; 7.267  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.460  ;        ;        ; 7.460  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.620  ; 7.620  ; 7.620  ; 7.620  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.630  ; 7.630  ; 7.630  ; 7.630  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.616  ; 7.616  ; 7.616  ; 7.616  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.626  ; 7.626  ; 7.626  ; 7.626  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.488  ; 7.488  ; 7.488  ; 7.488  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.500  ; 7.500  ; 7.500  ; 7.500  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.731  ; 7.731  ; 7.731  ; 7.731  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.625  ; 7.625  ; 7.625  ; 7.625  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.741  ; 7.741  ; 7.741  ; 7.741  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.741  ; 7.741  ; 7.741  ; 7.741  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.728  ; 7.728  ; 7.728  ; 7.728  ;
; SLTSL_n     ; U1OE_n        ; 6.749  ;        ;        ; 6.749  ;
; SRAM_DQ[0]  ; D[0]          ; 7.077  ;        ;        ; 7.077  ;
; SRAM_DQ[1]  ; D[1]          ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; SRAM_DQ[2]  ; D[2]          ; 7.173  ;        ;        ; 7.173  ;
; SRAM_DQ[3]  ; D[3]          ; 6.949  ;        ;        ; 6.949  ;
; SRAM_DQ[4]  ; D[4]          ; 7.341  ; 7.341  ; 7.341  ; 7.341  ;
; SRAM_DQ[5]  ; D[5]          ; 7.191  ;        ;        ; 7.191  ;
; SRAM_DQ[6]  ; D[6]          ; 6.811  ;        ;        ; 6.811  ;
; SRAM_DQ[7]  ; D[7]          ; 7.075  ;        ;        ; 7.075  ;
; SRAM_DQ[8]  ; D[0]          ; 7.122  ; 7.122  ; 7.122  ; 7.122  ;
; SRAM_DQ[9]  ; D[1]          ; 7.155  ;        ;        ; 7.155  ;
; SRAM_DQ[10] ; D[2]          ; 7.450  ;        ;        ; 7.450  ;
; SRAM_DQ[11] ; D[3]          ; 7.073  ; 7.073  ; 7.073  ; 7.073  ;
; SRAM_DQ[12] ; D[4]          ; 6.868  ;        ;        ; 6.868  ;
; SRAM_DQ[13] ; D[5]          ; 7.193  ;        ;        ; 7.193  ;
; SRAM_DQ[14] ; D[6]          ; 6.797  ;        ;        ; 6.797  ;
; SRAM_DQ[15] ; D[7]          ; 7.060  ;        ;        ; 7.060  ;
; SW[0]       ; D[1]          ;        ; 4.441  ; 4.441  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 4.770  ; 4.770  ; 4.770  ; 4.770  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.947  ; 4.947  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.992  ; 4.992  ;        ;
; SW[3]       ; LEDR[3]       ; 2.537  ;        ;        ; 2.537  ;
; SW[7]       ; D[1]          ; 4.766  ;        ;        ; 4.766  ;
; SW[8]       ; D[0]          ; 4.651  ; 4.651  ; 4.651  ; 4.651  ;
; SW[8]       ; D[1]          ; 4.611  ; 4.611  ; 4.611  ; 4.611  ;
; SW[8]       ; D[2]          ; 4.618  ; 4.525  ; 4.525  ; 4.618  ;
; SW[8]       ; D[3]          ; 4.483  ; 4.483  ; 4.483  ; 4.483  ;
; SW[8]       ; D[4]          ; 4.483  ; 4.436  ; 4.436  ; 4.483  ;
; SW[8]       ; D[5]          ; 4.645  ; 4.425  ; 4.425  ; 4.645  ;
; SW[8]       ; D[6]          ; 4.647  ; 4.333  ; 4.333  ; 4.647  ;
; SW[8]       ; D[7]          ; 4.619  ; 4.567  ; 4.567  ; 4.619  ;
; SW[8]       ; LEDG[1]       ; 3.722  ;        ;        ; 3.722  ;
; SW[8]       ; SRAM_CE_N     ;        ; 4.180  ; 4.180  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 4.374  ; 4.374  ; 4.374  ; 4.374  ;
; SW[8]       ; SRAM_DQ[1]    ; 4.384  ; 4.384  ; 4.384  ; 4.384  ;
; SW[8]       ; SRAM_DQ[2]    ; 4.370  ; 4.370  ; 4.370  ; 4.370  ;
; SW[8]       ; SRAM_DQ[3]    ; 4.380  ; 4.380  ; 4.380  ; 4.380  ;
; SW[8]       ; SRAM_DQ[4]    ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[8]       ; SRAM_DQ[5]    ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[8]       ; SRAM_DQ[6]    ; 4.242  ; 4.242  ; 4.242  ; 4.242  ;
; SW[8]       ; SRAM_DQ[7]    ; 4.254  ; 4.254  ; 4.254  ; 4.254  ;
; SW[8]       ; SRAM_DQ[8]    ; 4.377  ; 4.377  ; 4.377  ; 4.377  ;
; SW[8]       ; SRAM_DQ[9]    ; 4.377  ; 4.377  ; 4.377  ; 4.377  ;
; SW[8]       ; SRAM_DQ[10]   ; 4.473  ; 4.473  ; 4.473  ; 4.473  ;
; SW[8]       ; SRAM_DQ[11]   ; 4.367  ; 4.367  ; 4.367  ; 4.367  ;
; SW[8]       ; SRAM_DQ[12]   ; 4.316  ; 4.316  ; 4.316  ; 4.316  ;
; SW[8]       ; SRAM_DQ[13]   ; 4.483  ; 4.483  ; 4.483  ; 4.483  ;
; SW[8]       ; SRAM_DQ[14]   ; 4.483  ; 4.483  ; 4.483  ; 4.483  ;
; SW[8]       ; SRAM_DQ[15]   ; 4.470  ; 4.470  ; 4.470  ; 4.470  ;
; SW[9]       ; D[0]          ; 5.006  ; 5.006  ; 5.006  ; 5.006  ;
; SW[9]       ; D[1]          ; 5.489  ; 5.489  ; 5.489  ; 5.489  ;
; SW[9]       ; D[2]          ; 5.496  ; 5.487  ; 5.487  ; 5.496  ;
; SW[9]       ; D[3]          ; 5.361  ; 5.361  ; 5.361  ; 5.361  ;
; SW[9]       ; D[4]          ; 5.246  ; 5.361  ; 5.361  ; 5.246  ;
; SW[9]       ; D[5]          ; 5.523  ; 5.299  ; 5.299  ; 5.523  ;
; SW[9]       ; D[6]          ; 5.525  ; 5.207  ; 5.207  ; 5.525  ;
; SW[9]       ; D[7]          ; 5.497  ; 5.497  ; 5.497  ; 5.497  ;
; SW[9]       ; FL_ADDR[14]   ; 5.325  ; 5.325  ; 5.325  ; 5.325  ;
; SW[9]       ; FL_ADDR[15]   ; 5.205  ; 5.205  ; 5.205  ; 5.205  ;
; SW[9]       ; FL_ADDR[16]   ; 5.201  ; 5.201  ; 5.201  ; 5.201  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.424  ; 5.424  ;        ;
; SW[9]       ; FL_CE_N       ; 4.736  ; 5.046  ; 5.046  ; 4.736  ;
; SW[9]       ; LEDG[0]       ; 4.274  ;        ;        ; 4.274  ;
; SW[9]       ; LEDG[1]       ; 4.702  ;        ;        ; 4.702  ;
; SW[9]       ; LEDG[3]       ;        ; 4.492  ; 4.492  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.314  ; 4.314  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.198  ; 4.198  ;        ;
; SW[9]       ; LEDG[6]       ; 4.671  ; 4.216  ; 4.216  ; 4.671  ;
; SW[9]       ; LEDG[7]       ; 3.922  ;        ;        ; 3.922  ;
; SW[9]       ; LEDR[6]       ; 4.649  ;        ;        ; 4.649  ;
; SW[9]       ; LEDR[7]       ; 5.327  ;        ;        ; 5.327  ;
; SW[9]       ; LEDR[8]       ; 4.967  ;        ;        ; 4.967  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.160  ; 5.160  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.320  ; 5.320  ; 5.320  ; 5.320  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.330  ; 5.330  ; 5.330  ; 5.330  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.316  ; 5.316  ; 5.316  ; 5.316  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.326  ; 5.326  ; 5.326  ; 5.326  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.300  ; 5.300  ; 5.300  ; 5.300  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.300  ; 5.300  ; 5.300  ; 5.300  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.188  ; 5.188  ; 5.188  ; 5.188  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.200  ; 5.200  ; 5.200  ; 5.200  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.335  ; 5.335  ; 5.335  ; 5.335  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.335  ; 5.335  ; 5.335  ; 5.335  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.431  ; 5.431  ; 5.431  ; 5.431  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.325  ; 5.325  ; 5.325  ; 5.325  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.274  ; 5.274  ; 5.274  ; 5.274  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.441  ; 5.441  ; 5.441  ; 5.441  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.441  ; 5.441  ; 5.441  ; 5.441  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.428  ; 5.428  ; 5.428  ; 5.428  ;
; SW[9]       ; U1OE_n        ;        ; 4.449  ; 4.449  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.664  ; 6.664  ; 6.664  ; 6.664  ;
; WR_n        ; SRAM_DQ[1]    ; 6.674  ; 6.674  ; 6.674  ; 6.674  ;
; WR_n        ; SRAM_DQ[2]    ; 6.660  ; 6.660  ; 6.660  ; 6.660  ;
; WR_n        ; SRAM_DQ[3]    ; 6.670  ; 6.670  ; 6.670  ; 6.670  ;
; WR_n        ; SRAM_DQ[4]    ; 6.644  ; 6.644  ; 6.644  ; 6.644  ;
; WR_n        ; SRAM_DQ[5]    ; 6.644  ; 6.644  ; 6.644  ; 6.644  ;
; WR_n        ; SRAM_DQ[6]    ; 6.532  ; 6.532  ; 6.532  ; 6.532  ;
; WR_n        ; SRAM_DQ[7]    ; 6.544  ; 6.544  ; 6.544  ; 6.544  ;
; WR_n        ; SRAM_DQ[8]    ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; WR_n        ; SRAM_DQ[9]    ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; WR_n        ; SRAM_DQ[10]   ; 6.767  ; 6.767  ; 6.767  ; 6.767  ;
; WR_n        ; SRAM_DQ[11]   ; 6.661  ; 6.661  ; 6.661  ; 6.661  ;
; WR_n        ; SRAM_DQ[12]   ; 6.610  ; 6.610  ; 6.610  ; 6.610  ;
; WR_n        ; SRAM_DQ[13]   ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; WR_n        ; SRAM_DQ[14]   ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; WR_n        ; SRAM_DQ[15]   ; 6.764  ; 6.764  ; 6.764  ; 6.764  ;
; WR_n        ; SRAM_WE_N     ; 5.597  ;        ;        ; 5.597  ;
; WR_n        ; U1OE_n        ; 7.013  ;        ;        ; 7.013  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 7.807 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 7.975 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.935 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.942 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.807 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.807 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.969 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.971 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.943 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.628 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.760 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.770 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.756 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.766 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.740 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.740 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.628 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.640 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.775 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.775 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.871 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.765 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.714 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.881 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.881 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.868 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.910 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 9.078 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.038 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 9.045 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.910 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.910 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.072 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.074 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.046 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.261 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.393 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.403 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.389 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.399 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.373 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.373 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.261 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.273 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.401 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.401 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.497 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.391 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.340 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.507 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.507 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.494 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 4.773 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.941 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.901 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.908 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.773 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.773 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.935 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.937 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.909 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.628 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.760 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.770 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.756 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.766 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.740 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.740 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.628 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.640 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.775 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.775 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.871 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.765 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.714 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.881 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.881 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.868 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.773 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.941 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.901 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.908 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.773 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.773 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.935 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.937 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.909 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.611 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.743 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.753 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.739 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.749 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.723 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.723 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.611 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.623 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.758 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.758 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.854 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.748 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.697 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.864 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.864 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.851 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 7.807     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 7.975     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.935     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.942     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.807     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.807     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.969     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.971     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.943     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.628     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.760     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.770     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.756     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.766     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.740     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.740     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.628     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.640     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.775     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.775     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.871     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.765     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.714     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.881     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.881     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.868     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.910     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 9.078     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.038     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 9.045     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.910     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.910     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.072     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.074     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.046     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.261     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.393     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.403     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.389     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.399     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.373     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.373     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.261     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.273     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.401     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.401     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.497     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.391     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.340     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.507     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.507     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.494     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 4.773     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.941     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.901     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.908     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.773     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.773     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.935     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.937     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.909     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.628     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.760     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.770     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.756     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.766     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.740     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.740     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.628     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.640     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.775     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.775     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.871     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.765     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.714     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.881     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.881     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.868     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.773     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.941     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.901     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.908     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.773     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.773     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.935     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.937     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.909     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.611     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.743     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.753     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.739     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.749     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.723     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.723     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.611     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.623     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.758     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.758     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.854     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.748     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.697     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.864     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.864     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.851     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -6.911   ; -11.719 ; -0.609   ; -3.576  ; -1.631              ;
;  A[2]            ; -1.171   ; -11.719 ; 1.885    ; -3.576  ; -1.469              ;
;  CLOCK_50        ; 1.343    ; -1.864  ; N/A      ; N/A     ; -1.631              ;
;  clock_i         ; -6.911   ; -0.263  ; -0.609   ; 0.659   ; -0.611              ;
;  sd_sel_q[0]     ; -0.537   ; -0.144  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -206.841 ; -81.292 ; -0.609   ; -29.968 ; -123.124            ;
;  A[2]            ; -2.364   ; -79.284 ; 0.000    ; -29.968 ; -62.837             ;
;  CLOCK_50        ; 0.000    ; -1.864  ; N/A      ; N/A     ; -2.853              ;
;  clock_i         ; -203.940 ; -0.263  ; -0.609   ; 0.000   ; -57.434             ;
;  sd_sel_q[0]     ; -0.537   ; -0.144  ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 2.434  ; 2.434  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 2.434  ; 2.434  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 2.685  ; 2.685  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.615  ; 2.615  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.685  ; 2.685  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.025  ; 2.025  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.177 ; -0.177 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.810 ; -1.810 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.810 ; -1.810 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.445 ; -4.445 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.536 ; -4.536 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.445 ; -4.445 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 8.779  ; 8.779  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 5.539  ; 5.539  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 5.306  ; 5.306  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.494  ; 0.494  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 5.872  ; 5.872  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 6.787  ; 6.787  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 6.965  ; 6.965  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 8.779  ; 8.779  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 8.281  ; 8.281  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 3.405  ; 3.405  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.405  ; 3.405  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.012  ; 3.012  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 3.281  ; 3.281  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.813  ; 2.813  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.165  ; 2.165  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 3.076  ; 3.076  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.916  ; 2.916  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 3.341  ; 3.341  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.698 ; -1.698 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.698 ; -1.698 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.041  ; 0.041  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.333 ; -4.333 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.698 ; -4.698 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.333 ; -4.333 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 12.679 ; 12.679 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 8.240  ; 8.240  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 8.007  ; 8.007  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.195  ; 3.195  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 8.573  ; 8.573  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.687 ; 10.687 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 10.865 ; 10.865 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 12.679 ; 12.679 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 12.181 ; 12.181 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 10.103 ; 10.103 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 10.138 ; 10.138 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 10.137 ; 10.137 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 10.497 ; 10.497 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 10.110 ; 10.110 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 9.925  ; 9.925  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 10.591 ; 10.591 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 9.571  ; 9.571  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 6.132  ; 6.132  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 6.132  ; 6.132  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 5.375  ; 5.375  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.724  ; 5.724  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 5.006  ; 5.006  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 4.941  ; 4.941  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 5.310  ; 5.310  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 5.431  ; 5.431  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 5.238  ; 5.238  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.141  ; 7.141  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.141  ; 7.141  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 8.065  ; 8.065  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.167  ; 4.167  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.167  ; 4.167  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 7.253  ; 7.253  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.327  ; 7.327  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 8.082  ; 8.082  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 0.352  ; 0.352  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.352  ; 0.352  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.518  ; 1.518  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.019  ; 0.019  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.724  ; 0.724  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.756  ; 0.756  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 1.518  ; 1.518  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 5.697  ; 5.697  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 5.697  ; 5.697  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.266 ; 10.266 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.266 ; 10.266 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 10.039 ; 10.039 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.536  ; 0.536  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.692 ; -1.692 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.479 ; -1.479 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.536  ; 0.536  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -2.384 ; -2.384 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -2.434 ; -2.434 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.521 ; -2.521 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -3.349 ; -3.349 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -3.130 ; -3.130 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 1.734  ; 1.734  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 1.104  ; 1.104  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.711  ; 0.711  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.088  ; 1.088  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 1.661  ; 1.661  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.230  ; 1.230  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.426  ; 1.426  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 1.734  ; 1.734  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.528  ; 1.528  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.161  ; 6.161  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.161  ; 6.161  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 1.048  ; 1.048  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.730 ; 10.730 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.730 ; 10.730 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 9.865  ; 9.865  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.634 ; -0.634 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.138 ; -3.138 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.280 ; -3.280 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.634 ; -0.634 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.577 ; -3.577 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -4.164 ; -4.164 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.251 ; -4.251 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -5.079 ; -5.079 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.860 ; -4.860 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.037 ; -4.037 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.037 ; -4.037 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.018 ; -4.018 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.188 ; -4.188 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.062 ; -4.062 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -3.929 ; -3.929 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.679 ; -3.679 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.297 ; -3.297 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.202 ; -2.202 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.791 ; -2.791 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -2.403 ; -2.403 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.521 ; -2.521 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.238 ; -2.238 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.202 ; -2.202 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.370 ; -2.370 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.454 ; -2.454 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.392 ; -2.392 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.513 ; -2.513 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.513 ; -2.513 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.367 ; -3.367 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.067 ; -1.067 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.067 ; -1.067 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -3.083 ; -3.083 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.318 ; -3.318 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.717 ; -3.717 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 9.336  ; 9.336  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 20.247 ; 20.247 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 19.667 ; 19.667 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 19.812 ; 19.812 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 18.868 ; 18.868 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 19.784 ; 19.784 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 19.879 ; 19.879 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 20.247 ; 20.247 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 19.098 ; 19.098 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 19.942 ; 19.942 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.039 ; 15.039 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.955  ; 9.955  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 14.582 ; 14.582 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 14.804 ; 14.804 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.864 ; 14.864 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 15.039 ; 15.039 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 14.747 ; 14.747 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 13.302 ; 13.302 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 13.226 ; 13.226 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 13.239 ; 13.239 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.283 ; 13.283 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.292 ; 13.292 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 13.232 ; 13.232 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 13.266 ; 13.266 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 13.302 ; 13.302 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 16.509 ; 16.509 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 16.339 ; 16.339 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 16.193 ; 16.193 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 16.509 ; 16.509 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 14.917 ; 14.917 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 15.151 ; 15.151 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 16.367 ; 16.367 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 15.540 ; 15.540 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 14.385 ; 14.385 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 8.579  ; 8.579  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 14.385 ; 14.385 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.833  ; 9.833  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.169  ; 9.169  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 13.261 ; 13.261 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.623 ; 13.623 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.668 ; 13.668 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 15.188 ; 15.188 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.169 ; 11.169 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 13.927 ; 13.927 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 15.188 ; 15.188 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.029 ; 14.029 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.248 ; 11.248 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.844 ; 10.844 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.844 ; 10.844 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.279 ; 15.279 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.601  ; 9.601  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 9.336  ; 9.336  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 23.617 ; 23.617 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 21.939 ; 21.939 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 21.840 ; 21.840 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 21.891 ; 21.891 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 21.364 ; 21.364 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 21.459 ; 21.459 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 23.617 ; 23.617 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 22.920 ; 22.920 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 23.465 ; 23.465 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.411 ; 15.411 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.955  ; 9.955  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.284 ; 15.284 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 14.922 ; 14.922 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.920 ; 14.920 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 15.411 ; 15.411 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.064 ; 15.064 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 12.450 ; 12.450 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 11.906 ; 11.906 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 11.088 ; 11.088 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 12.450 ; 12.450 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 11.913 ; 11.913 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 12.328 ; 12.328 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 11.706 ; 11.706 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 12.280 ; 12.280 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 12.867 ; 12.867 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.862 ; 12.862 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 12.476 ; 12.476 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.434 ; 12.434 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 12.490 ; 12.490 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 12.504 ; 12.504 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 12.867 ; 12.867 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.860 ; 12.860 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 15.324 ; 15.324 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 12.504 ; 12.504 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 15.324 ; 15.324 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.833  ; 9.833  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 13.094 ; 13.094 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.200 ; 14.200 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.404 ; 14.404 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 14.407 ; 14.407 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 16.337 ; 16.337 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.755 ; 14.755 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 16.337 ; 16.337 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.584 ; 14.584 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 18.727 ; 18.727 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.844 ; 10.844 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 16.328 ; 16.328 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 18.354 ; 18.354 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 18.727 ; 18.727 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 17.670 ; 17.670 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 16.218 ; 16.218 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 16.328 ; 16.328 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 15.712 ; 15.712 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.601  ; 9.601  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 12.184 ; 12.184 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 12.184 ; 12.184 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 11.930 ; 11.930 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 10.059 ; 10.059 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 9.855  ; 9.855  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 9.952  ; 9.952  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 10.251 ; 10.251 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 9.645  ; 9.645  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 9.800  ; 9.800  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.103  ; 7.103  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.652  ; 7.652  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 8.200  ; 8.200  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.822  ; 7.822  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 6.839  ; 6.839  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 12.244 ; 10.634 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.634 ; 10.634 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.411 ; 10.411 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 12.244 ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 6.491  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 6.491  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 6.684  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 10.634 ; 12.244 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.634 ; 10.634 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.411 ; 10.411 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 12.244 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 6.491  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 6.491  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 6.684  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.212 ; 4.212 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.360 ; 4.360 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 4.835 ; 4.835 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.038 ; 5.038 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.815 ; 4.815 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.484 ; 4.484 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.360 ; 4.360 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.715 ; 4.715 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.623 ; 4.623 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.857 ; 4.857 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.823 ; 4.823 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.278 ; 5.278 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.947 ; 4.947 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.827 ; 4.827 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.823 ; 4.823 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.046 ; 5.046 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.358 ; 4.358 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.358 ; 5.358 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 5.358 ; 5.358 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.370 ; 5.370 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.412 ; 5.412 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.416 ; 5.416 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 5.402 ; 5.402 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 5.394 ; 5.394 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 5.421 ; 5.421 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 6.595 ; 6.595 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.062 ; 7.062 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.065 ; 7.065 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 6.937 ; 6.937 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 6.595 ; 6.595 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.609 ; 6.609 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.036 ; 7.036 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 6.785 ; 6.785 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 3.896 ; 3.896 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 3.896 ; 3.896 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.142 ; 6.142 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.462 ; 4.462 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.114 ; 4.114 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.754 ; 5.754 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.874 ; 5.874 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.892 ; 5.892 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.589 ; 4.589 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 4.963 ; 4.963 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.992 ; 5.992 ; Rise       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 6.532 ; 6.532 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.589 ; 4.589 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 4.988 ; 4.988 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.701 ; 5.701 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.701 ; 5.701 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.600 ; 6.600 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 3.981 ; 3.981 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.212 ; 4.212 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.360 ; 4.360 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 4.835 ; 4.835 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.038 ; 5.038 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.815 ; 4.815 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.484 ; 4.484 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.360 ; 4.360 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.715 ; 4.715 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.623 ; 4.623 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.857 ; 4.857 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.823 ; 4.823 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.278 ; 5.278 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.947 ; 4.947 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.827 ; 4.827 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.823 ; 4.823 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.046 ; 5.046 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.358 ; 4.358 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.296 ; 5.296 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.538 ; 5.538 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.296 ; 5.296 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.816 ; 5.816 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.557 ; 5.557 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.733 ; 5.733 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.537 ; 5.537 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.708 ; 5.708 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 5.560 ; 5.560 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.726 ; 5.726 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.560 ; 5.560 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.560 ; 5.560 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 5.568 ; 5.568 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.583 ; 5.583 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 5.736 ; 5.736 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 5.721 ; 5.721 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 3.896 ; 3.896 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 3.896 ; 3.896 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.125 ; 6.125 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.462 ; 4.462 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.114 ; 4.114 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.737 ; 5.737 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.742 ; 5.742 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.757 ; 5.757 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.589 ; 4.589 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.969 ; 5.969 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]        ; 6.532 ; 6.532 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.589 ; 4.589 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.701 ; 5.701 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.701 ; 5.701 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.648 ; 6.648 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.646 ; 6.646 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.024 ; 7.024 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.830 ; 6.830 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.583 ; 6.583 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.468 ; 6.468 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.228 ; 6.228 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 3.981 ; 3.981 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 3.791 ; 3.791 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 4.716 ; 4.716 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 4.835 ; 4.835 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.544 ; 4.544 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.301 ; 4.301 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.223 ; 4.223 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 3.884 ; 3.884 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 3.791 ; 3.791 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.030 ; 4.030 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.785 ; 3.785 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.987 ; 3.987 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 4.162 ; 4.162 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 4.030 ; 4.030 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 3.696 ; 3.696 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 4.022 ; 4.022 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.022 ; 4.022 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.309 ; 4.309 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 5.095 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.948 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.948 ;       ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;       ; 2.974 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 4.022 ; 4.022 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.022 ; 4.022 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.309 ; 4.309 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 5.095 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.948 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.948 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.974 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 24.712 ; 24.312 ; 24.312 ; 24.712 ;
; A[0]        ; D[1]          ; 24.613 ; 24.559 ; 24.559 ; 24.613 ;
; A[0]        ; D[2]          ; 24.147 ; 24.147 ; 24.147 ; 24.147 ;
; A[0]        ; D[3]          ; 24.531 ; 24.531 ; 24.531 ; 24.531 ;
; A[0]        ; D[4]          ; 24.626 ; 24.626 ; 24.626 ; 24.626 ;
; A[0]        ; D[5]          ; 24.965 ; 24.965 ; 24.965 ; 24.965 ;
; A[0]        ; D[6]          ; 24.181 ; 24.181 ; 24.181 ; 24.181 ;
; A[0]        ; D[7]          ; 24.690 ; 24.690 ; 24.690 ; 24.690 ;
; A[0]        ; FL_ADDR[0]    ; 10.768 ;        ;        ; 10.768 ;
; A[0]        ; FL_ADDR[14]   ; 16.404 ; 16.404 ; 16.404 ; 16.404 ;
; A[0]        ; FL_ADDR[15]   ; 16.042 ; 16.042 ; 16.042 ; 16.042 ;
; A[0]        ; FL_ADDR[16]   ; 16.040 ; 16.040 ; 16.040 ; 16.040 ;
; A[0]        ; FL_ADDR[17]   ; 16.531 ;        ;        ; 16.531 ;
; A[0]        ; FL_CE_N       ; 15.512 ; 16.184 ; 16.184 ; 15.512 ;
; A[0]        ; LEDG[0]       ;        ; 13.624 ; 13.624 ;        ;
; A[0]        ; LEDG[1]       ;        ; 19.430 ; 19.430 ;        ;
; A[0]        ; LEDG[2]       ; 14.878 ;        ;        ; 14.878 ;
; A[0]        ; LEDG[3]       ; 14.214 ;        ;        ; 14.214 ;
; A[0]        ; LEDG[4]       ; 18.306 ;        ;        ; 18.306 ;
; A[0]        ; LEDG[5]       ; 18.668 ;        ;        ; 18.668 ;
; A[0]        ; LEDG[6]       ; 18.713 ;        ;        ; 18.713 ;
; A[0]        ; LEDR[6]       ;        ; 18.972 ; 18.972 ;        ;
; A[0]        ; LEDR[7]       ;        ; 20.233 ; 20.233 ;        ;
; A[0]        ; LEDR[8]       ;        ; 15.704 ; 15.704 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.210 ;        ;        ; 11.210 ;
; A[0]        ; SRAM_CE_N     ; 20.324 ;        ;        ; 20.324 ;
; A[0]        ; SRAM_DQ[0]    ; 20.643 ; 20.643 ; 20.643 ; 20.643 ;
; A[0]        ; SRAM_DQ[1]    ; 20.653 ; 20.653 ; 20.653 ; 20.653 ;
; A[0]        ; SRAM_DQ[2]    ; 20.640 ; 20.640 ; 20.640 ; 20.640 ;
; A[0]        ; SRAM_DQ[3]    ; 20.650 ; 20.650 ; 20.650 ; 20.650 ;
; A[0]        ; SRAM_DQ[4]    ; 20.627 ; 20.627 ; 20.627 ; 20.627 ;
; A[0]        ; SRAM_DQ[5]    ; 20.627 ; 20.627 ; 20.627 ; 20.627 ;
; A[0]        ; SRAM_DQ[6]    ; 20.332 ; 20.332 ; 20.332 ; 20.332 ;
; A[0]        ; SRAM_DQ[7]    ; 20.343 ; 20.343 ; 20.343 ; 20.343 ;
; A[0]        ; SRAM_DQ[8]    ; 20.953 ; 20.953 ; 20.953 ; 20.953 ;
; A[0]        ; SRAM_DQ[9]    ; 20.953 ; 20.953 ; 20.953 ; 20.953 ;
; A[0]        ; SRAM_DQ[10]   ; 21.222 ; 21.222 ; 21.222 ; 21.222 ;
; A[0]        ; SRAM_DQ[11]   ; 20.943 ; 20.943 ; 20.943 ; 20.943 ;
; A[0]        ; SRAM_DQ[12]   ; 20.730 ; 20.730 ; 20.730 ; 20.730 ;
; A[0]        ; SRAM_DQ[13]   ; 21.232 ; 21.232 ; 21.232 ; 21.232 ;
; A[0]        ; SRAM_DQ[14]   ; 21.232 ; 21.232 ; 21.232 ; 21.232 ;
; A[0]        ; SRAM_DQ[15]   ; 21.217 ; 21.217 ; 21.217 ; 21.217 ;
; A[1]        ; D[0]          ; 24.479 ; 24.079 ; 24.079 ; 24.479 ;
; A[1]        ; D[1]          ; 24.380 ; 24.326 ; 24.326 ; 24.380 ;
; A[1]        ; D[2]          ; 23.914 ; 23.914 ; 23.914 ; 23.914 ;
; A[1]        ; D[3]          ; 24.298 ; 24.298 ; 24.298 ; 24.298 ;
; A[1]        ; D[4]          ; 24.393 ; 24.393 ; 24.393 ; 24.393 ;
; A[1]        ; D[5]          ; 24.732 ; 24.732 ; 24.732 ; 24.732 ;
; A[1]        ; D[6]          ; 23.948 ; 23.948 ; 23.948 ; 23.948 ;
; A[1]        ; D[7]          ; 24.457 ; 24.457 ; 24.457 ; 24.457 ;
; A[1]        ; FL_ADDR[1]    ; 10.775 ;        ;        ; 10.775 ;
; A[1]        ; FL_ADDR[14]   ; 16.171 ; 16.171 ; 16.171 ; 16.171 ;
; A[1]        ; FL_ADDR[15]   ; 15.809 ; 15.809 ; 15.809 ; 15.809 ;
; A[1]        ; FL_ADDR[16]   ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; A[1]        ; FL_ADDR[17]   ; 16.298 ;        ;        ; 16.298 ;
; A[1]        ; FL_CE_N       ; 15.279 ; 15.951 ; 15.951 ; 15.279 ;
; A[1]        ; LEDG[0]       ;        ; 13.391 ; 13.391 ;        ;
; A[1]        ; LEDG[1]       ;        ; 19.197 ; 19.197 ;        ;
; A[1]        ; LEDG[2]       ; 14.645 ;        ;        ; 14.645 ;
; A[1]        ; LEDG[3]       ; 13.981 ;        ;        ; 13.981 ;
; A[1]        ; LEDG[4]       ; 18.073 ;        ;        ; 18.073 ;
; A[1]        ; LEDG[5]       ; 18.435 ;        ;        ; 18.435 ;
; A[1]        ; LEDG[6]       ; 18.480 ;        ;        ; 18.480 ;
; A[1]        ; LEDR[6]       ;        ; 18.739 ; 18.739 ;        ;
; A[1]        ; LEDR[7]       ;        ; 20.000 ; 20.000 ;        ;
; A[1]        ; LEDR[8]       ;        ; 15.471 ; 15.471 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.308 ;        ;        ; 11.308 ;
; A[1]        ; SRAM_CE_N     ; 20.091 ;        ;        ; 20.091 ;
; A[1]        ; SRAM_DQ[0]    ; 20.410 ; 20.410 ; 20.410 ; 20.410 ;
; A[1]        ; SRAM_DQ[1]    ; 20.420 ; 20.420 ; 20.420 ; 20.420 ;
; A[1]        ; SRAM_DQ[2]    ; 20.407 ; 20.407 ; 20.407 ; 20.407 ;
; A[1]        ; SRAM_DQ[3]    ; 20.417 ; 20.417 ; 20.417 ; 20.417 ;
; A[1]        ; SRAM_DQ[4]    ; 20.394 ; 20.394 ; 20.394 ; 20.394 ;
; A[1]        ; SRAM_DQ[5]    ; 20.394 ; 20.394 ; 20.394 ; 20.394 ;
; A[1]        ; SRAM_DQ[6]    ; 20.099 ; 20.099 ; 20.099 ; 20.099 ;
; A[1]        ; SRAM_DQ[7]    ; 20.110 ; 20.110 ; 20.110 ; 20.110 ;
; A[1]        ; SRAM_DQ[8]    ; 20.720 ; 20.720 ; 20.720 ; 20.720 ;
; A[1]        ; SRAM_DQ[9]    ; 20.720 ; 20.720 ; 20.720 ; 20.720 ;
; A[1]        ; SRAM_DQ[10]   ; 20.989 ; 20.989 ; 20.989 ; 20.989 ;
; A[1]        ; SRAM_DQ[11]   ; 20.710 ; 20.710 ; 20.710 ; 20.710 ;
; A[1]        ; SRAM_DQ[12]   ; 20.497 ; 20.497 ; 20.497 ; 20.497 ;
; A[1]        ; SRAM_DQ[13]   ; 20.999 ; 20.999 ; 20.999 ; 20.999 ;
; A[1]        ; SRAM_DQ[14]   ; 20.999 ; 20.999 ; 20.999 ; 20.999 ;
; A[1]        ; SRAM_DQ[15]   ; 20.984 ; 20.984 ; 20.984 ; 20.984 ;
; A[3]        ; BUSDIR_n      ;        ; 13.192 ; 13.192 ;        ;
; A[3]        ; D[0]          ; 25.045 ; 24.645 ; 24.645 ; 25.045 ;
; A[3]        ; D[1]          ; 24.946 ; 24.892 ; 24.892 ; 24.946 ;
; A[3]        ; D[2]          ; 24.480 ; 24.480 ; 24.480 ; 24.480 ;
; A[3]        ; D[3]          ; 24.864 ; 24.864 ; 24.864 ; 24.864 ;
; A[3]        ; D[4]          ; 24.959 ; 24.959 ; 24.959 ; 24.959 ;
; A[3]        ; D[5]          ; 25.298 ; 25.298 ; 25.298 ; 25.298 ;
; A[3]        ; D[6]          ; 24.514 ; 24.514 ; 24.514 ; 24.514 ;
; A[3]        ; D[7]          ; 25.023 ; 25.023 ; 25.023 ; 25.023 ;
; A[3]        ; FL_ADDR[3]    ; 10.101 ;        ;        ; 10.101 ;
; A[3]        ; FL_ADDR[14]   ; 16.737 ; 16.737 ; 16.737 ; 16.737 ;
; A[3]        ; FL_ADDR[15]   ; 16.375 ; 16.375 ; 16.375 ; 16.375 ;
; A[3]        ; FL_ADDR[16]   ; 16.373 ; 16.373 ; 16.373 ; 16.373 ;
; A[3]        ; FL_ADDR[17]   ; 16.864 ;        ;        ; 16.864 ;
; A[3]        ; FL_CE_N       ; 15.845 ; 16.517 ; 16.517 ; 15.845 ;
; A[3]        ; LEDG[0]       ;        ; 13.957 ; 13.957 ;        ;
; A[3]        ; LEDG[1]       ;        ; 19.763 ; 19.763 ;        ;
; A[3]        ; LEDG[2]       ; 15.211 ;        ;        ; 15.211 ;
; A[3]        ; LEDG[3]       ; 14.547 ;        ;        ; 14.547 ;
; A[3]        ; LEDG[4]       ; 18.639 ;        ;        ; 18.639 ;
; A[3]        ; LEDG[5]       ; 19.001 ;        ;        ; 19.001 ;
; A[3]        ; LEDG[6]       ; 19.046 ;        ;        ; 19.046 ;
; A[3]        ; LEDR[6]       ;        ; 19.305 ; 19.305 ;        ;
; A[3]        ; LEDR[7]       ;        ; 20.566 ; 20.566 ;        ;
; A[3]        ; LEDR[8]       ;        ; 16.037 ; 16.037 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.929 ;        ;        ; 10.929 ;
; A[3]        ; SRAM_CE_N     ; 20.657 ;        ;        ; 20.657 ;
; A[3]        ; SRAM_DQ[0]    ; 20.976 ; 20.976 ; 20.976 ; 20.976 ;
; A[3]        ; SRAM_DQ[1]    ; 20.986 ; 20.986 ; 20.986 ; 20.986 ;
; A[3]        ; SRAM_DQ[2]    ; 20.973 ; 20.973 ; 20.973 ; 20.973 ;
; A[3]        ; SRAM_DQ[3]    ; 20.983 ; 20.983 ; 20.983 ; 20.983 ;
; A[3]        ; SRAM_DQ[4]    ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[3]        ; SRAM_DQ[5]    ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[3]        ; SRAM_DQ[6]    ; 20.665 ; 20.665 ; 20.665 ; 20.665 ;
; A[3]        ; SRAM_DQ[7]    ; 20.676 ; 20.676 ; 20.676 ; 20.676 ;
; A[3]        ; SRAM_DQ[8]    ; 21.286 ; 21.286 ; 21.286 ; 21.286 ;
; A[3]        ; SRAM_DQ[9]    ; 21.286 ; 21.286 ; 21.286 ; 21.286 ;
; A[3]        ; SRAM_DQ[10]   ; 21.555 ; 21.555 ; 21.555 ; 21.555 ;
; A[3]        ; SRAM_DQ[11]   ; 21.276 ; 21.276 ; 21.276 ; 21.276 ;
; A[3]        ; SRAM_DQ[12]   ; 21.063 ; 21.063 ; 21.063 ; 21.063 ;
; A[3]        ; SRAM_DQ[13]   ; 21.565 ; 21.565 ; 21.565 ; 21.565 ;
; A[3]        ; SRAM_DQ[14]   ; 21.565 ; 21.565 ; 21.565 ; 21.565 ;
; A[3]        ; SRAM_DQ[15]   ; 21.550 ; 21.550 ; 21.550 ; 21.550 ;
; A[3]        ; U1OE_n        ;        ; 13.457 ; 13.457 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 14.568 ; 14.568 ;        ;
; A[4]        ; D[0]          ; 27.159 ; 26.759 ; 26.759 ; 27.159 ;
; A[4]        ; D[1]          ; 27.060 ; 27.006 ; 27.006 ; 27.060 ;
; A[4]        ; D[2]          ; 26.594 ; 26.594 ; 26.594 ; 26.594 ;
; A[4]        ; D[3]          ; 26.978 ; 26.978 ; 26.978 ; 26.978 ;
; A[4]        ; D[4]          ; 27.073 ; 27.073 ; 27.073 ; 27.073 ;
; A[4]        ; D[5]          ; 27.412 ; 27.412 ; 27.412 ; 27.412 ;
; A[4]        ; D[6]          ; 26.628 ; 26.628 ; 26.628 ; 26.628 ;
; A[4]        ; D[7]          ; 27.137 ; 27.137 ; 27.137 ; 27.137 ;
; A[4]        ; FL_ADDR[4]    ; 10.166 ;        ;        ; 10.166 ;
; A[4]        ; FL_ADDR[14]   ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; A[4]        ; FL_ADDR[15]   ; 18.489 ; 18.489 ; 18.489 ; 18.489 ;
; A[4]        ; FL_ADDR[16]   ; 18.487 ; 18.487 ; 18.487 ; 18.487 ;
; A[4]        ; FL_ADDR[17]   ; 18.978 ;        ;        ; 18.978 ;
; A[4]        ; FL_CE_N       ; 17.959 ; 18.631 ; 18.631 ; 17.959 ;
; A[4]        ; LEDG[0]       ;        ; 16.071 ; 16.071 ;        ;
; A[4]        ; LEDG[1]       ;        ; 21.877 ; 21.877 ;        ;
; A[4]        ; LEDG[2]       ; 17.325 ;        ;        ; 17.325 ;
; A[4]        ; LEDG[3]       ; 16.661 ;        ;        ; 16.661 ;
; A[4]        ; LEDG[4]       ; 20.753 ;        ;        ; 20.753 ;
; A[4]        ; LEDG[5]       ; 21.115 ;        ;        ; 21.115 ;
; A[4]        ; LEDG[6]       ; 21.160 ;        ;        ; 21.160 ;
; A[4]        ; LEDR[6]       ; 15.546 ; 21.419 ; 21.419 ; 15.546 ;
; A[4]        ; LEDR[7]       ; 16.067 ; 22.680 ; 22.680 ; 16.067 ;
; A[4]        ; LEDR[8]       ;        ; 18.151 ; 18.151 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 22.771 ;        ;        ; 22.771 ;
; A[4]        ; SRAM_DQ[0]    ; 23.090 ; 23.090 ; 23.090 ; 23.090 ;
; A[4]        ; SRAM_DQ[1]    ; 23.100 ; 23.100 ; 23.100 ; 23.100 ;
; A[4]        ; SRAM_DQ[2]    ; 23.087 ; 23.087 ; 23.087 ; 23.087 ;
; A[4]        ; SRAM_DQ[3]    ; 23.097 ; 23.097 ; 23.097 ; 23.097 ;
; A[4]        ; SRAM_DQ[4]    ; 23.074 ; 23.074 ; 23.074 ; 23.074 ;
; A[4]        ; SRAM_DQ[5]    ; 23.074 ; 23.074 ; 23.074 ; 23.074 ;
; A[4]        ; SRAM_DQ[6]    ; 22.779 ; 22.779 ; 22.779 ; 22.779 ;
; A[4]        ; SRAM_DQ[7]    ; 22.790 ; 22.790 ; 22.790 ; 22.790 ;
; A[4]        ; SRAM_DQ[8]    ; 23.400 ; 23.400 ; 23.400 ; 23.400 ;
; A[4]        ; SRAM_DQ[9]    ; 23.400 ; 23.400 ; 23.400 ; 23.400 ;
; A[4]        ; SRAM_DQ[10]   ; 23.669 ; 23.669 ; 23.669 ; 23.669 ;
; A[4]        ; SRAM_DQ[11]   ; 23.390 ; 23.390 ; 23.390 ; 23.390 ;
; A[4]        ; SRAM_DQ[12]   ; 23.177 ; 23.177 ; 23.177 ; 23.177 ;
; A[4]        ; SRAM_DQ[13]   ; 23.679 ; 23.679 ; 23.679 ; 23.679 ;
; A[4]        ; SRAM_DQ[14]   ; 23.679 ; 23.679 ; 23.679 ; 23.679 ;
; A[4]        ; SRAM_DQ[15]   ; 23.664 ; 23.664 ; 23.664 ; 23.664 ;
; A[4]        ; U1OE_n        ;        ; 14.833 ; 14.833 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 14.746 ; 14.746 ;        ;
; A[5]        ; D[0]          ; 27.337 ; 26.937 ; 26.937 ; 27.337 ;
; A[5]        ; D[1]          ; 27.238 ; 27.184 ; 27.184 ; 27.238 ;
; A[5]        ; D[2]          ; 26.772 ; 26.772 ; 26.772 ; 26.772 ;
; A[5]        ; D[3]          ; 27.156 ; 27.156 ; 27.156 ; 27.156 ;
; A[5]        ; D[4]          ; 27.251 ; 27.251 ; 27.251 ; 27.251 ;
; A[5]        ; D[5]          ; 27.590 ; 27.590 ; 27.590 ; 27.590 ;
; A[5]        ; D[6]          ; 26.806 ; 26.806 ; 26.806 ; 26.806 ;
; A[5]        ; D[7]          ; 27.315 ; 27.315 ; 27.315 ; 27.315 ;
; A[5]        ; FL_ADDR[5]    ; 9.593  ;        ;        ; 9.593  ;
; A[5]        ; FL_ADDR[14]   ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[5]        ; FL_ADDR[15]   ; 18.667 ; 18.667 ; 18.667 ; 18.667 ;
; A[5]        ; FL_ADDR[16]   ; 18.665 ; 18.665 ; 18.665 ; 18.665 ;
; A[5]        ; FL_ADDR[17]   ; 19.156 ;        ;        ; 19.156 ;
; A[5]        ; FL_CE_N       ; 18.137 ; 18.809 ; 18.809 ; 18.137 ;
; A[5]        ; LEDG[0]       ;        ; 16.249 ; 16.249 ;        ;
; A[5]        ; LEDG[1]       ;        ; 22.055 ; 22.055 ;        ;
; A[5]        ; LEDG[2]       ; 17.503 ;        ;        ; 17.503 ;
; A[5]        ; LEDG[3]       ; 16.839 ;        ;        ; 16.839 ;
; A[5]        ; LEDG[4]       ; 20.931 ;        ;        ; 20.931 ;
; A[5]        ; LEDG[5]       ; 21.293 ;        ;        ; 21.293 ;
; A[5]        ; LEDG[6]       ; 21.338 ;        ;        ; 21.338 ;
; A[5]        ; LEDR[6]       ; 15.724 ; 21.597 ; 21.597 ; 15.724 ;
; A[5]        ; LEDR[7]       ; 16.245 ; 22.858 ; 22.858 ; 16.245 ;
; A[5]        ; LEDR[8]       ;        ; 18.329 ; 18.329 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.116 ;        ;        ; 10.116 ;
; A[5]        ; SRAM_CE_N     ; 22.949 ;        ;        ; 22.949 ;
; A[5]        ; SRAM_DQ[0]    ; 23.268 ; 23.268 ; 23.268 ; 23.268 ;
; A[5]        ; SRAM_DQ[1]    ; 23.278 ; 23.278 ; 23.278 ; 23.278 ;
; A[5]        ; SRAM_DQ[2]    ; 23.265 ; 23.265 ; 23.265 ; 23.265 ;
; A[5]        ; SRAM_DQ[3]    ; 23.275 ; 23.275 ; 23.275 ; 23.275 ;
; A[5]        ; SRAM_DQ[4]    ; 23.252 ; 23.252 ; 23.252 ; 23.252 ;
; A[5]        ; SRAM_DQ[5]    ; 23.252 ; 23.252 ; 23.252 ; 23.252 ;
; A[5]        ; SRAM_DQ[6]    ; 22.957 ; 22.957 ; 22.957 ; 22.957 ;
; A[5]        ; SRAM_DQ[7]    ; 22.968 ; 22.968 ; 22.968 ; 22.968 ;
; A[5]        ; SRAM_DQ[8]    ; 23.578 ; 23.578 ; 23.578 ; 23.578 ;
; A[5]        ; SRAM_DQ[9]    ; 23.578 ; 23.578 ; 23.578 ; 23.578 ;
; A[5]        ; SRAM_DQ[10]   ; 23.847 ; 23.847 ; 23.847 ; 23.847 ;
; A[5]        ; SRAM_DQ[11]   ; 23.568 ; 23.568 ; 23.568 ; 23.568 ;
; A[5]        ; SRAM_DQ[12]   ; 23.355 ; 23.355 ; 23.355 ; 23.355 ;
; A[5]        ; SRAM_DQ[13]   ; 23.857 ; 23.857 ; 23.857 ; 23.857 ;
; A[5]        ; SRAM_DQ[14]   ; 23.857 ; 23.857 ; 23.857 ; 23.857 ;
; A[5]        ; SRAM_DQ[15]   ; 23.842 ; 23.842 ; 23.842 ; 23.842 ;
; A[5]        ; U1OE_n        ;        ; 15.011 ; 15.011 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.560 ; 16.560 ;        ;
; A[6]        ; D[0]          ; 29.151 ; 28.751 ; 28.751 ; 29.151 ;
; A[6]        ; D[1]          ; 29.052 ; 28.998 ; 28.998 ; 29.052 ;
; A[6]        ; D[2]          ; 28.586 ; 28.586 ; 28.586 ; 28.586 ;
; A[6]        ; D[3]          ; 28.970 ; 28.970 ; 28.970 ; 28.970 ;
; A[6]        ; D[4]          ; 29.065 ; 29.065 ; 29.065 ; 29.065 ;
; A[6]        ; D[5]          ; 29.404 ; 29.404 ; 29.404 ; 29.404 ;
; A[6]        ; D[6]          ; 28.620 ; 28.620 ; 28.620 ; 28.620 ;
; A[6]        ; D[7]          ; 29.129 ; 29.129 ; 29.129 ; 29.129 ;
; A[6]        ; FL_ADDR[6]    ; 11.328 ;        ;        ; 11.328 ;
; A[6]        ; FL_ADDR[14]   ; 20.843 ; 20.843 ; 20.843 ; 20.843 ;
; A[6]        ; FL_ADDR[15]   ; 20.481 ; 20.481 ; 20.481 ; 20.481 ;
; A[6]        ; FL_ADDR[16]   ; 20.479 ; 20.479 ; 20.479 ; 20.479 ;
; A[6]        ; FL_ADDR[17]   ; 20.970 ;        ;        ; 20.970 ;
; A[6]        ; FL_CE_N       ; 19.951 ; 20.623 ; 20.623 ; 19.951 ;
; A[6]        ; LEDG[0]       ;        ; 18.063 ; 18.063 ;        ;
; A[6]        ; LEDG[1]       ;        ; 23.869 ; 23.869 ;        ;
; A[6]        ; LEDG[2]       ; 19.317 ;        ;        ; 19.317 ;
; A[6]        ; LEDG[3]       ; 18.653 ;        ;        ; 18.653 ;
; A[6]        ; LEDG[4]       ; 22.745 ;        ;        ; 22.745 ;
; A[6]        ; LEDG[5]       ; 23.107 ;        ;        ; 23.107 ;
; A[6]        ; LEDG[6]       ; 23.152 ;        ;        ; 23.152 ;
; A[6]        ; LEDR[6]       ; 17.538 ; 23.411 ; 23.411 ; 17.538 ;
; A[6]        ; LEDR[7]       ; 18.059 ; 24.672 ; 24.672 ; 18.059 ;
; A[6]        ; LEDR[8]       ;        ; 20.143 ; 20.143 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.781 ;        ;        ; 10.781 ;
; A[6]        ; SRAM_CE_N     ; 24.763 ;        ;        ; 24.763 ;
; A[6]        ; SRAM_DQ[0]    ; 25.082 ; 25.082 ; 25.082 ; 25.082 ;
; A[6]        ; SRAM_DQ[1]    ; 25.092 ; 25.092 ; 25.092 ; 25.092 ;
; A[6]        ; SRAM_DQ[2]    ; 25.079 ; 25.079 ; 25.079 ; 25.079 ;
; A[6]        ; SRAM_DQ[3]    ; 25.089 ; 25.089 ; 25.089 ; 25.089 ;
; A[6]        ; SRAM_DQ[4]    ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[6]        ; SRAM_DQ[5]    ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[6]        ; SRAM_DQ[6]    ; 24.771 ; 24.771 ; 24.771 ; 24.771 ;
; A[6]        ; SRAM_DQ[7]    ; 24.782 ; 24.782 ; 24.782 ; 24.782 ;
; A[6]        ; SRAM_DQ[8]    ; 25.392 ; 25.392 ; 25.392 ; 25.392 ;
; A[6]        ; SRAM_DQ[9]    ; 25.392 ; 25.392 ; 25.392 ; 25.392 ;
; A[6]        ; SRAM_DQ[10]   ; 25.661 ; 25.661 ; 25.661 ; 25.661 ;
; A[6]        ; SRAM_DQ[11]   ; 25.382 ; 25.382 ; 25.382 ; 25.382 ;
; A[6]        ; SRAM_DQ[12]   ; 25.169 ; 25.169 ; 25.169 ; 25.169 ;
; A[6]        ; SRAM_DQ[13]   ; 25.671 ; 25.671 ; 25.671 ; 25.671 ;
; A[6]        ; SRAM_DQ[14]   ; 25.671 ; 25.671 ; 25.671 ; 25.671 ;
; A[6]        ; SRAM_DQ[15]   ; 25.656 ; 25.656 ; 25.656 ; 25.656 ;
; A[6]        ; U1OE_n        ;        ; 16.825 ; 16.825 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.062 ; 16.062 ;        ;
; A[7]        ; D[0]          ; 28.653 ; 28.253 ; 28.253 ; 28.653 ;
; A[7]        ; D[1]          ; 28.554 ; 28.500 ; 28.500 ; 28.554 ;
; A[7]        ; D[2]          ; 28.088 ; 28.088 ; 28.088 ; 28.088 ;
; A[7]        ; D[3]          ; 28.472 ; 28.472 ; 28.472 ; 28.472 ;
; A[7]        ; D[4]          ; 28.567 ; 28.567 ; 28.567 ; 28.567 ;
; A[7]        ; D[5]          ; 28.906 ; 28.906 ; 28.906 ; 28.906 ;
; A[7]        ; D[6]          ; 28.122 ; 28.122 ; 28.122 ; 28.122 ;
; A[7]        ; D[7]          ; 28.631 ; 28.631 ; 28.631 ; 28.631 ;
; A[7]        ; FL_ADDR[7]    ; 10.937 ;        ;        ; 10.937 ;
; A[7]        ; FL_ADDR[14]   ; 20.345 ; 20.345 ; 20.345 ; 20.345 ;
; A[7]        ; FL_ADDR[15]   ; 19.983 ; 19.983 ; 19.983 ; 19.983 ;
; A[7]        ; FL_ADDR[16]   ; 19.981 ; 19.981 ; 19.981 ; 19.981 ;
; A[7]        ; FL_ADDR[17]   ; 20.472 ;        ;        ; 20.472 ;
; A[7]        ; FL_CE_N       ; 19.453 ; 20.125 ; 20.125 ; 19.453 ;
; A[7]        ; LEDG[0]       ;        ; 17.565 ; 17.565 ;        ;
; A[7]        ; LEDG[1]       ;        ; 23.371 ; 23.371 ;        ;
; A[7]        ; LEDG[2]       ; 18.819 ;        ;        ; 18.819 ;
; A[7]        ; LEDG[3]       ; 18.155 ;        ;        ; 18.155 ;
; A[7]        ; LEDG[4]       ; 22.247 ;        ;        ; 22.247 ;
; A[7]        ; LEDG[5]       ; 22.609 ;        ;        ; 22.609 ;
; A[7]        ; LEDG[6]       ; 22.654 ;        ;        ; 22.654 ;
; A[7]        ; LEDR[6]       ; 17.040 ; 22.913 ; 22.913 ; 17.040 ;
; A[7]        ; LEDR[7]       ; 17.561 ; 24.174 ; 24.174 ; 17.561 ;
; A[7]        ; LEDR[8]       ;        ; 19.645 ; 19.645 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.860 ;        ;        ; 10.860 ;
; A[7]        ; SRAM_CE_N     ; 24.265 ;        ;        ; 24.265 ;
; A[7]        ; SRAM_DQ[0]    ; 24.584 ; 24.584 ; 24.584 ; 24.584 ;
; A[7]        ; SRAM_DQ[1]    ; 24.594 ; 24.594 ; 24.594 ; 24.594 ;
; A[7]        ; SRAM_DQ[2]    ; 24.581 ; 24.581 ; 24.581 ; 24.581 ;
; A[7]        ; SRAM_DQ[3]    ; 24.591 ; 24.591 ; 24.591 ; 24.591 ;
; A[7]        ; SRAM_DQ[4]    ; 24.568 ; 24.568 ; 24.568 ; 24.568 ;
; A[7]        ; SRAM_DQ[5]    ; 24.568 ; 24.568 ; 24.568 ; 24.568 ;
; A[7]        ; SRAM_DQ[6]    ; 24.273 ; 24.273 ; 24.273 ; 24.273 ;
; A[7]        ; SRAM_DQ[7]    ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; A[7]        ; SRAM_DQ[8]    ; 24.894 ; 24.894 ; 24.894 ; 24.894 ;
; A[7]        ; SRAM_DQ[9]    ; 24.894 ; 24.894 ; 24.894 ; 24.894 ;
; A[7]        ; SRAM_DQ[10]   ; 25.163 ; 25.163 ; 25.163 ; 25.163 ;
; A[7]        ; SRAM_DQ[11]   ; 24.884 ; 24.884 ; 24.884 ; 24.884 ;
; A[7]        ; SRAM_DQ[12]   ; 24.671 ; 24.671 ; 24.671 ; 24.671 ;
; A[7]        ; SRAM_DQ[13]   ; 25.173 ; 25.173 ; 25.173 ; 25.173 ;
; A[7]        ; SRAM_DQ[14]   ; 25.173 ; 25.173 ; 25.173 ; 25.173 ;
; A[7]        ; SRAM_DQ[15]   ; 25.158 ; 25.158 ; 25.158 ; 25.158 ;
; A[7]        ; U1OE_n        ;        ; 16.327 ; 16.327 ;        ;
; A[8]        ; D[0]          ; 26.575 ; 26.175 ; 26.175 ; 26.575 ;
; A[8]        ; D[1]          ; 26.476 ; 26.422 ; 26.422 ; 26.476 ;
; A[8]        ; D[2]          ; 26.010 ; 26.010 ; 26.010 ; 26.010 ;
; A[8]        ; D[3]          ; 26.394 ; 26.394 ; 26.394 ; 26.394 ;
; A[8]        ; D[4]          ; 26.489 ; 26.489 ; 26.489 ; 26.489 ;
; A[8]        ; D[5]          ; 26.828 ; 26.828 ; 26.828 ; 26.828 ;
; A[8]        ; D[6]          ; 26.044 ; 26.044 ; 26.044 ; 26.044 ;
; A[8]        ; D[7]          ; 26.553 ; 26.553 ; 26.553 ; 26.553 ;
; A[8]        ; FL_ADDR[8]    ; 10.062 ;        ;        ; 10.062 ;
; A[8]        ; FL_ADDR[14]   ; 18.267 ; 18.267 ; 18.267 ; 18.267 ;
; A[8]        ; FL_ADDR[15]   ; 17.905 ; 17.905 ; 17.905 ; 17.905 ;
; A[8]        ; FL_ADDR[16]   ; 17.903 ; 17.903 ; 17.903 ; 17.903 ;
; A[8]        ; FL_ADDR[17]   ; 18.394 ;        ;        ; 18.394 ;
; A[8]        ; FL_CE_N       ; 17.375 ; 18.047 ; 18.047 ; 17.375 ;
; A[8]        ; LEDG[0]       ;        ; 15.487 ; 15.487 ;        ;
; A[8]        ; LEDG[1]       ;        ; 21.293 ; 21.293 ;        ;
; A[8]        ; LEDG[2]       ; 16.741 ;        ;        ; 16.741 ;
; A[8]        ; LEDG[3]       ; 16.077 ;        ;        ; 16.077 ;
; A[8]        ; LEDG[4]       ; 20.169 ;        ;        ; 20.169 ;
; A[8]        ; LEDG[5]       ; 20.531 ;        ;        ; 20.531 ;
; A[8]        ; LEDG[6]       ; 20.576 ;        ;        ; 20.576 ;
; A[8]        ; LEDR[6]       ; 14.991 ; 20.835 ; 20.835 ; 14.991 ;
; A[8]        ; LEDR[7]       ; 15.483 ; 22.096 ; 22.096 ; 15.483 ;
; A[8]        ; LEDR[8]       ; 14.787 ; 17.567 ; 17.567 ; 14.787 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.839 ;        ;        ; 10.839 ;
; A[8]        ; SRAM_CE_N     ; 22.187 ;        ;        ; 22.187 ;
; A[8]        ; SRAM_DQ[0]    ; 22.506 ; 22.506 ; 22.506 ; 22.506 ;
; A[8]        ; SRAM_DQ[1]    ; 22.516 ; 22.516 ; 22.516 ; 22.516 ;
; A[8]        ; SRAM_DQ[2]    ; 22.503 ; 22.503 ; 22.503 ; 22.503 ;
; A[8]        ; SRAM_DQ[3]    ; 22.513 ; 22.513 ; 22.513 ; 22.513 ;
; A[8]        ; SRAM_DQ[4]    ; 22.490 ; 22.490 ; 22.490 ; 22.490 ;
; A[8]        ; SRAM_DQ[5]    ; 22.490 ; 22.490 ; 22.490 ; 22.490 ;
; A[8]        ; SRAM_DQ[6]    ; 22.195 ; 22.195 ; 22.195 ; 22.195 ;
; A[8]        ; SRAM_DQ[7]    ; 22.206 ; 22.206 ; 22.206 ; 22.206 ;
; A[8]        ; SRAM_DQ[8]    ; 22.816 ; 22.816 ; 22.816 ; 22.816 ;
; A[8]        ; SRAM_DQ[9]    ; 22.816 ; 22.816 ; 22.816 ; 22.816 ;
; A[8]        ; SRAM_DQ[10]   ; 23.085 ; 23.085 ; 23.085 ; 23.085 ;
; A[8]        ; SRAM_DQ[11]   ; 22.806 ; 22.806 ; 22.806 ; 22.806 ;
; A[8]        ; SRAM_DQ[12]   ; 22.593 ; 22.593 ; 22.593 ; 22.593 ;
; A[8]        ; SRAM_DQ[13]   ; 23.095 ; 23.095 ; 23.095 ; 23.095 ;
; A[8]        ; SRAM_DQ[14]   ; 23.095 ; 23.095 ; 23.095 ; 23.095 ;
; A[8]        ; SRAM_DQ[15]   ; 23.080 ; 23.080 ; 23.080 ; 23.080 ;
; A[9]        ; D[0]          ; 26.610 ; 26.210 ; 26.210 ; 26.610 ;
; A[9]        ; D[1]          ; 26.511 ; 26.457 ; 26.457 ; 26.511 ;
; A[9]        ; D[2]          ; 26.045 ; 26.045 ; 26.045 ; 26.045 ;
; A[9]        ; D[3]          ; 26.429 ; 26.429 ; 26.429 ; 26.429 ;
; A[9]        ; D[4]          ; 26.524 ; 26.524 ; 26.524 ; 26.524 ;
; A[9]        ; D[5]          ; 26.863 ; 26.863 ; 26.863 ; 26.863 ;
; A[9]        ; D[6]          ; 26.079 ; 26.079 ; 26.079 ; 26.079 ;
; A[9]        ; D[7]          ; 26.588 ; 26.588 ; 26.588 ; 26.588 ;
; A[9]        ; FL_ADDR[9]    ; 10.839 ;        ;        ; 10.839 ;
; A[9]        ; FL_ADDR[14]   ; 18.302 ; 18.302 ; 18.302 ; 18.302 ;
; A[9]        ; FL_ADDR[15]   ; 17.940 ; 17.940 ; 17.940 ; 17.940 ;
; A[9]        ; FL_ADDR[16]   ; 17.938 ; 17.938 ; 17.938 ; 17.938 ;
; A[9]        ; FL_ADDR[17]   ; 18.429 ;        ;        ; 18.429 ;
; A[9]        ; FL_CE_N       ; 17.410 ; 18.082 ; 18.082 ; 17.410 ;
; A[9]        ; LEDG[0]       ;        ; 15.522 ; 15.522 ;        ;
; A[9]        ; LEDG[1]       ;        ; 21.328 ; 21.328 ;        ;
; A[9]        ; LEDG[2]       ; 16.776 ;        ;        ; 16.776 ;
; A[9]        ; LEDG[3]       ; 16.112 ;        ;        ; 16.112 ;
; A[9]        ; LEDG[4]       ; 20.204 ;        ;        ; 20.204 ;
; A[9]        ; LEDG[5]       ; 20.566 ;        ;        ; 20.566 ;
; A[9]        ; LEDG[6]       ; 20.611 ;        ;        ; 20.611 ;
; A[9]        ; LEDR[6]       ; 15.026 ; 20.870 ; 20.870 ; 15.026 ;
; A[9]        ; LEDR[7]       ; 15.518 ; 22.131 ; 22.131 ; 15.518 ;
; A[9]        ; LEDR[8]       ; 15.480 ; 17.602 ; 17.602 ; 15.480 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.352 ;        ;        ; 10.352 ;
; A[9]        ; SRAM_CE_N     ; 22.222 ;        ;        ; 22.222 ;
; A[9]        ; SRAM_DQ[0]    ; 22.541 ; 22.541 ; 22.541 ; 22.541 ;
; A[9]        ; SRAM_DQ[1]    ; 22.551 ; 22.551 ; 22.551 ; 22.551 ;
; A[9]        ; SRAM_DQ[2]    ; 22.538 ; 22.538 ; 22.538 ; 22.538 ;
; A[9]        ; SRAM_DQ[3]    ; 22.548 ; 22.548 ; 22.548 ; 22.548 ;
; A[9]        ; SRAM_DQ[4]    ; 22.525 ; 22.525 ; 22.525 ; 22.525 ;
; A[9]        ; SRAM_DQ[5]    ; 22.525 ; 22.525 ; 22.525 ; 22.525 ;
; A[9]        ; SRAM_DQ[6]    ; 22.230 ; 22.230 ; 22.230 ; 22.230 ;
; A[9]        ; SRAM_DQ[7]    ; 22.241 ; 22.241 ; 22.241 ; 22.241 ;
; A[9]        ; SRAM_DQ[8]    ; 22.851 ; 22.851 ; 22.851 ; 22.851 ;
; A[9]        ; SRAM_DQ[9]    ; 22.851 ; 22.851 ; 22.851 ; 22.851 ;
; A[9]        ; SRAM_DQ[10]   ; 23.120 ; 23.120 ; 23.120 ; 23.120 ;
; A[9]        ; SRAM_DQ[11]   ; 22.841 ; 22.841 ; 22.841 ; 22.841 ;
; A[9]        ; SRAM_DQ[12]   ; 22.628 ; 22.628 ; 22.628 ; 22.628 ;
; A[9]        ; SRAM_DQ[13]   ; 23.130 ; 23.130 ; 23.130 ; 23.130 ;
; A[9]        ; SRAM_DQ[14]   ; 23.130 ; 23.130 ; 23.130 ; 23.130 ;
; A[9]        ; SRAM_DQ[15]   ; 23.115 ; 23.115 ; 23.115 ; 23.115 ;
; A[10]       ; D[0]          ; 26.609 ; 26.209 ; 26.209 ; 26.609 ;
; A[10]       ; D[1]          ; 26.510 ; 26.456 ; 26.456 ; 26.510 ;
; A[10]       ; D[2]          ; 26.044 ; 26.044 ; 26.044 ; 26.044 ;
; A[10]       ; D[3]          ; 26.428 ; 26.428 ; 26.428 ; 26.428 ;
; A[10]       ; D[4]          ; 26.523 ; 26.523 ; 26.523 ; 26.523 ;
; A[10]       ; D[5]          ; 26.862 ; 26.862 ; 26.862 ; 26.862 ;
; A[10]       ; D[6]          ; 26.078 ; 26.078 ; 26.078 ; 26.078 ;
; A[10]       ; D[7]          ; 26.587 ; 26.587 ; 26.587 ; 26.587 ;
; A[10]       ; FL_ADDR[10]   ; 11.087 ;        ;        ; 11.087 ;
; A[10]       ; FL_ADDR[14]   ; 18.301 ; 18.301 ; 18.301 ; 18.301 ;
; A[10]       ; FL_ADDR[15]   ; 17.939 ; 17.939 ; 17.939 ; 17.939 ;
; A[10]       ; FL_ADDR[16]   ; 17.937 ; 17.937 ; 17.937 ; 17.937 ;
; A[10]       ; FL_ADDR[17]   ; 18.428 ;        ;        ; 18.428 ;
; A[10]       ; FL_CE_N       ; 17.409 ; 18.081 ; 18.081 ; 17.409 ;
; A[10]       ; LEDG[0]       ;        ; 15.521 ; 15.521 ;        ;
; A[10]       ; LEDG[1]       ;        ; 21.327 ; 21.327 ;        ;
; A[10]       ; LEDG[2]       ; 16.775 ;        ;        ; 16.775 ;
; A[10]       ; LEDG[3]       ; 16.111 ;        ;        ; 16.111 ;
; A[10]       ; LEDG[4]       ; 20.203 ;        ;        ; 20.203 ;
; A[10]       ; LEDG[5]       ; 20.565 ;        ;        ; 20.565 ;
; A[10]       ; LEDG[6]       ; 20.610 ;        ;        ; 20.610 ;
; A[10]       ; LEDR[6]       ; 15.033 ; 20.869 ; 20.869 ; 15.033 ;
; A[10]       ; LEDR[7]       ; 15.517 ; 22.130 ; 22.130 ; 15.517 ;
; A[10]       ; LEDR[8]       ; 15.292 ; 17.601 ; 17.601 ; 15.292 ;
; A[10]       ; SRAM_ADDR[10] ; 10.888 ;        ;        ; 10.888 ;
; A[10]       ; SRAM_CE_N     ; 22.221 ;        ;        ; 22.221 ;
; A[10]       ; SRAM_DQ[0]    ; 22.540 ; 22.540 ; 22.540 ; 22.540 ;
; A[10]       ; SRAM_DQ[1]    ; 22.550 ; 22.550 ; 22.550 ; 22.550 ;
; A[10]       ; SRAM_DQ[2]    ; 22.537 ; 22.537 ; 22.537 ; 22.537 ;
; A[10]       ; SRAM_DQ[3]    ; 22.547 ; 22.547 ; 22.547 ; 22.547 ;
; A[10]       ; SRAM_DQ[4]    ; 22.524 ; 22.524 ; 22.524 ; 22.524 ;
; A[10]       ; SRAM_DQ[5]    ; 22.524 ; 22.524 ; 22.524 ; 22.524 ;
; A[10]       ; SRAM_DQ[6]    ; 22.229 ; 22.229 ; 22.229 ; 22.229 ;
; A[10]       ; SRAM_DQ[7]    ; 22.240 ; 22.240 ; 22.240 ; 22.240 ;
; A[10]       ; SRAM_DQ[8]    ; 22.850 ; 22.850 ; 22.850 ; 22.850 ;
; A[10]       ; SRAM_DQ[9]    ; 22.850 ; 22.850 ; 22.850 ; 22.850 ;
; A[10]       ; SRAM_DQ[10]   ; 23.119 ; 23.119 ; 23.119 ; 23.119 ;
; A[10]       ; SRAM_DQ[11]   ; 22.840 ; 22.840 ; 22.840 ; 22.840 ;
; A[10]       ; SRAM_DQ[12]   ; 22.627 ; 22.627 ; 22.627 ; 22.627 ;
; A[10]       ; SRAM_DQ[13]   ; 23.129 ; 23.129 ; 23.129 ; 23.129 ;
; A[10]       ; SRAM_DQ[14]   ; 23.129 ; 23.129 ; 23.129 ; 23.129 ;
; A[10]       ; SRAM_DQ[15]   ; 23.114 ; 23.114 ; 23.114 ; 23.114 ;
; A[11]       ; D[0]          ; 26.969 ; 26.569 ; 26.569 ; 26.969 ;
; A[11]       ; D[1]          ; 26.870 ; 26.816 ; 26.816 ; 26.870 ;
; A[11]       ; D[2]          ; 26.404 ; 26.404 ; 26.404 ; 26.404 ;
; A[11]       ; D[3]          ; 26.788 ; 26.788 ; 26.788 ; 26.788 ;
; A[11]       ; D[4]          ; 26.883 ; 26.883 ; 26.883 ; 26.883 ;
; A[11]       ; D[5]          ; 27.222 ; 27.222 ; 27.222 ; 27.222 ;
; A[11]       ; D[6]          ; 26.438 ; 26.438 ; 26.438 ; 26.438 ;
; A[11]       ; D[7]          ; 26.947 ; 26.947 ; 26.947 ; 26.947 ;
; A[11]       ; FL_ADDR[11]   ; 10.606 ;        ;        ; 10.606 ;
; A[11]       ; FL_ADDR[14]   ; 18.661 ; 18.661 ; 18.661 ; 18.661 ;
; A[11]       ; FL_ADDR[15]   ; 18.299 ; 18.299 ; 18.299 ; 18.299 ;
; A[11]       ; FL_ADDR[16]   ; 18.297 ; 18.297 ; 18.297 ; 18.297 ;
; A[11]       ; FL_ADDR[17]   ; 18.788 ;        ;        ; 18.788 ;
; A[11]       ; FL_CE_N       ; 17.769 ; 18.441 ; 18.441 ; 17.769 ;
; A[11]       ; LEDG[0]       ;        ; 15.881 ; 15.881 ;        ;
; A[11]       ; LEDG[1]       ;        ; 21.687 ; 21.687 ;        ;
; A[11]       ; LEDG[2]       ; 17.135 ;        ;        ; 17.135 ;
; A[11]       ; LEDG[3]       ; 16.471 ;        ;        ; 16.471 ;
; A[11]       ; LEDG[4]       ; 20.563 ;        ;        ; 20.563 ;
; A[11]       ; LEDG[5]       ; 20.925 ;        ;        ; 20.925 ;
; A[11]       ; LEDG[6]       ; 20.970 ;        ;        ; 20.970 ;
; A[11]       ; LEDR[6]       ; 15.385 ; 21.229 ; 21.229 ; 15.385 ;
; A[11]       ; LEDR[7]       ; 15.877 ; 22.490 ; 22.490 ; 15.877 ;
; A[11]       ; LEDR[8]       ; 14.564 ; 17.961 ; 17.961 ; 14.564 ;
; A[11]       ; SRAM_ADDR[11] ; 10.842 ;        ;        ; 10.842 ;
; A[11]       ; SRAM_CE_N     ; 22.581 ;        ;        ; 22.581 ;
; A[11]       ; SRAM_DQ[0]    ; 22.900 ; 22.900 ; 22.900 ; 22.900 ;
; A[11]       ; SRAM_DQ[1]    ; 22.910 ; 22.910 ; 22.910 ; 22.910 ;
; A[11]       ; SRAM_DQ[2]    ; 22.897 ; 22.897 ; 22.897 ; 22.897 ;
; A[11]       ; SRAM_DQ[3]    ; 22.907 ; 22.907 ; 22.907 ; 22.907 ;
; A[11]       ; SRAM_DQ[4]    ; 22.884 ; 22.884 ; 22.884 ; 22.884 ;
; A[11]       ; SRAM_DQ[5]    ; 22.884 ; 22.884 ; 22.884 ; 22.884 ;
; A[11]       ; SRAM_DQ[6]    ; 22.589 ; 22.589 ; 22.589 ; 22.589 ;
; A[11]       ; SRAM_DQ[7]    ; 22.600 ; 22.600 ; 22.600 ; 22.600 ;
; A[11]       ; SRAM_DQ[8]    ; 23.210 ; 23.210 ; 23.210 ; 23.210 ;
; A[11]       ; SRAM_DQ[9]    ; 23.210 ; 23.210 ; 23.210 ; 23.210 ;
; A[11]       ; SRAM_DQ[10]   ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; A[11]       ; SRAM_DQ[11]   ; 23.200 ; 23.200 ; 23.200 ; 23.200 ;
; A[11]       ; SRAM_DQ[12]   ; 22.987 ; 22.987 ; 22.987 ; 22.987 ;
; A[11]       ; SRAM_DQ[13]   ; 23.489 ; 23.489 ; 23.489 ; 23.489 ;
; A[11]       ; SRAM_DQ[14]   ; 23.489 ; 23.489 ; 23.489 ; 23.489 ;
; A[11]       ; SRAM_DQ[15]   ; 23.474 ; 23.474 ; 23.474 ; 23.474 ;
; A[12]       ; D[0]          ; 26.582 ; 26.182 ; 26.182 ; 26.582 ;
; A[12]       ; D[1]          ; 26.483 ; 26.429 ; 26.429 ; 26.483 ;
; A[12]       ; D[2]          ; 26.017 ; 26.017 ; 26.017 ; 26.017 ;
; A[12]       ; D[3]          ; 26.401 ; 26.401 ; 26.401 ; 26.401 ;
; A[12]       ; D[4]          ; 26.496 ; 26.496 ; 26.496 ; 26.496 ;
; A[12]       ; D[5]          ; 26.835 ; 26.835 ; 26.835 ; 26.835 ;
; A[12]       ; D[6]          ; 26.051 ; 26.051 ; 26.051 ; 26.051 ;
; A[12]       ; D[7]          ; 26.560 ; 26.560 ; 26.560 ; 26.560 ;
; A[12]       ; FL_ADDR[12]   ; 10.785 ;        ;        ; 10.785 ;
; A[12]       ; FL_ADDR[14]   ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[12]       ; FL_ADDR[15]   ; 17.912 ; 17.912 ; 17.912 ; 17.912 ;
; A[12]       ; FL_ADDR[16]   ; 17.910 ; 17.910 ; 17.910 ; 17.910 ;
; A[12]       ; FL_ADDR[17]   ; 18.401 ;        ;        ; 18.401 ;
; A[12]       ; FL_CE_N       ; 17.382 ; 18.054 ; 18.054 ; 17.382 ;
; A[12]       ; LEDG[0]       ;        ; 15.494 ; 15.494 ;        ;
; A[12]       ; LEDG[1]       ;        ; 21.300 ; 21.300 ;        ;
; A[12]       ; LEDG[2]       ; 16.748 ;        ;        ; 16.748 ;
; A[12]       ; LEDG[3]       ; 16.084 ;        ;        ; 16.084 ;
; A[12]       ; LEDG[4]       ; 20.176 ;        ;        ; 20.176 ;
; A[12]       ; LEDG[5]       ; 20.538 ;        ;        ; 20.538 ;
; A[12]       ; LEDG[6]       ; 20.583 ;        ;        ; 20.583 ;
; A[12]       ; LEDR[6]       ; 14.998 ; 20.842 ; 20.842 ; 14.998 ;
; A[12]       ; LEDR[7]       ; 15.490 ; 22.103 ; 22.103 ; 15.490 ;
; A[12]       ; LEDR[8]       ; 14.437 ; 17.574 ; 17.574 ; 14.437 ;
; A[12]       ; SRAM_ADDR[12] ; 11.037 ;        ;        ; 11.037 ;
; A[12]       ; SRAM_CE_N     ; 22.194 ;        ;        ; 22.194 ;
; A[12]       ; SRAM_DQ[0]    ; 22.513 ; 22.513 ; 22.513 ; 22.513 ;
; A[12]       ; SRAM_DQ[1]    ; 22.523 ; 22.523 ; 22.523 ; 22.523 ;
; A[12]       ; SRAM_DQ[2]    ; 22.510 ; 22.510 ; 22.510 ; 22.510 ;
; A[12]       ; SRAM_DQ[3]    ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; A[12]       ; SRAM_DQ[4]    ; 22.497 ; 22.497 ; 22.497 ; 22.497 ;
; A[12]       ; SRAM_DQ[5]    ; 22.497 ; 22.497 ; 22.497 ; 22.497 ;
; A[12]       ; SRAM_DQ[6]    ; 22.202 ; 22.202 ; 22.202 ; 22.202 ;
; A[12]       ; SRAM_DQ[7]    ; 22.213 ; 22.213 ; 22.213 ; 22.213 ;
; A[12]       ; SRAM_DQ[8]    ; 22.823 ; 22.823 ; 22.823 ; 22.823 ;
; A[12]       ; SRAM_DQ[9]    ; 22.823 ; 22.823 ; 22.823 ; 22.823 ;
; A[12]       ; SRAM_DQ[10]   ; 23.092 ; 23.092 ; 23.092 ; 23.092 ;
; A[12]       ; SRAM_DQ[11]   ; 22.813 ; 22.813 ; 22.813 ; 22.813 ;
; A[12]       ; SRAM_DQ[12]   ; 22.600 ; 22.600 ; 22.600 ; 22.600 ;
; A[12]       ; SRAM_DQ[13]   ; 23.102 ; 23.102 ; 23.102 ; 23.102 ;
; A[12]       ; SRAM_DQ[14]   ; 23.102 ; 23.102 ; 23.102 ; 23.102 ;
; A[12]       ; SRAM_DQ[15]   ; 23.087 ; 23.087 ; 23.087 ; 23.087 ;
; A[13]       ; D[0]          ; 26.397 ; 25.997 ; 25.997 ; 26.397 ;
; A[13]       ; D[1]          ; 26.298 ; 26.244 ; 26.244 ; 26.298 ;
; A[13]       ; D[2]          ; 25.832 ; 25.832 ; 25.832 ; 25.832 ;
; A[13]       ; D[3]          ; 26.216 ; 26.216 ; 26.216 ; 26.216 ;
; A[13]       ; D[4]          ; 26.311 ; 26.311 ; 26.311 ; 26.311 ;
; A[13]       ; D[5]          ; 26.650 ; 26.650 ; 26.650 ; 26.650 ;
; A[13]       ; D[6]          ; 25.866 ; 25.866 ; 25.866 ; 25.866 ;
; A[13]       ; D[7]          ; 26.375 ; 26.375 ; 26.375 ; 26.375 ;
; A[13]       ; FL_ADDR[13]   ; 10.673 ;        ;        ; 10.673 ;
; A[13]       ; FL_ADDR[14]   ; 18.089 ; 18.089 ; 18.089 ; 18.089 ;
; A[13]       ; FL_ADDR[15]   ; 17.727 ; 17.727 ; 17.727 ; 17.727 ;
; A[13]       ; FL_ADDR[16]   ; 17.725 ; 17.725 ; 17.725 ; 17.725 ;
; A[13]       ; FL_ADDR[17]   ; 18.216 ;        ;        ; 18.216 ;
; A[13]       ; FL_CE_N       ; 17.197 ; 17.869 ; 17.869 ; 17.197 ;
; A[13]       ; LEDG[0]       ;        ; 15.309 ; 15.309 ;        ;
; A[13]       ; LEDG[1]       ;        ; 21.115 ; 21.115 ;        ;
; A[13]       ; LEDG[2]       ; 16.563 ;        ;        ; 16.563 ;
; A[13]       ; LEDG[3]       ; 15.899 ;        ;        ; 15.899 ;
; A[13]       ; LEDG[4]       ; 19.991 ;        ;        ; 19.991 ;
; A[13]       ; LEDG[5]       ; 20.353 ;        ;        ; 20.353 ;
; A[13]       ; LEDG[6]       ; 20.398 ;        ;        ; 20.398 ;
; A[13]       ; LEDR[6]       ; 14.821 ; 20.657 ; 20.657 ; 14.821 ;
; A[13]       ; LEDR[7]       ; 15.305 ; 21.918 ; 21.918 ; 15.305 ;
; A[13]       ; LEDR[8]       ; 14.173 ; 17.389 ; 17.389 ; 14.173 ;
; A[13]       ; SRAM_ADDR[13] ; 10.878 ;        ;        ; 10.878 ;
; A[13]       ; SRAM_CE_N     ; 22.009 ;        ;        ; 22.009 ;
; A[13]       ; SRAM_DQ[0]    ; 22.328 ; 22.328 ; 22.328 ; 22.328 ;
; A[13]       ; SRAM_DQ[1]    ; 22.338 ; 22.338 ; 22.338 ; 22.338 ;
; A[13]       ; SRAM_DQ[2]    ; 22.325 ; 22.325 ; 22.325 ; 22.325 ;
; A[13]       ; SRAM_DQ[3]    ; 22.335 ; 22.335 ; 22.335 ; 22.335 ;
; A[13]       ; SRAM_DQ[4]    ; 22.312 ; 22.312 ; 22.312 ; 22.312 ;
; A[13]       ; SRAM_DQ[5]    ; 22.312 ; 22.312 ; 22.312 ; 22.312 ;
; A[13]       ; SRAM_DQ[6]    ; 22.017 ; 22.017 ; 22.017 ; 22.017 ;
; A[13]       ; SRAM_DQ[7]    ; 22.028 ; 22.028 ; 22.028 ; 22.028 ;
; A[13]       ; SRAM_DQ[8]    ; 22.638 ; 22.638 ; 22.638 ; 22.638 ;
; A[13]       ; SRAM_DQ[9]    ; 22.638 ; 22.638 ; 22.638 ; 22.638 ;
; A[13]       ; SRAM_DQ[10]   ; 22.907 ; 22.907 ; 22.907 ; 22.907 ;
; A[13]       ; SRAM_DQ[11]   ; 22.628 ; 22.628 ; 22.628 ; 22.628 ;
; A[13]       ; SRAM_DQ[12]   ; 22.415 ; 22.415 ; 22.415 ; 22.415 ;
; A[13]       ; SRAM_DQ[13]   ; 22.917 ; 22.917 ; 22.917 ; 22.917 ;
; A[13]       ; SRAM_DQ[14]   ; 22.917 ; 22.917 ; 22.917 ; 22.917 ;
; A[13]       ; SRAM_DQ[15]   ; 22.902 ; 22.902 ; 22.902 ; 22.902 ;
; A[14]       ; D[0]          ; 27.063 ; 26.663 ; 26.663 ; 27.063 ;
; A[14]       ; D[1]          ; 26.964 ; 26.910 ; 26.910 ; 26.964 ;
; A[14]       ; D[2]          ; 26.498 ; 26.498 ; 26.498 ; 26.498 ;
; A[14]       ; D[3]          ; 26.882 ; 26.882 ; 26.882 ; 26.882 ;
; A[14]       ; D[4]          ; 26.977 ; 26.977 ; 26.977 ; 26.977 ;
; A[14]       ; D[5]          ; 27.316 ; 27.316 ; 27.316 ; 27.316 ;
; A[14]       ; D[6]          ; 26.532 ; 26.532 ; 26.532 ; 26.532 ;
; A[14]       ; D[7]          ; 27.041 ; 27.041 ; 27.041 ; 27.041 ;
; A[14]       ; FL_ADDR[14]   ; 18.755 ; 18.755 ; 18.755 ; 18.755 ;
; A[14]       ; FL_ADDR[15]   ; 18.393 ; 18.393 ; 18.393 ; 18.393 ;
; A[14]       ; FL_ADDR[16]   ; 18.391 ; 18.391 ; 18.391 ; 18.391 ;
; A[14]       ; FL_ADDR[17]   ; 18.882 ; 17.489 ; 17.489 ; 18.882 ;
; A[14]       ; FL_CE_N       ; 17.863 ; 18.535 ; 18.535 ; 17.863 ;
; A[14]       ; LEDG[0]       ; 14.582 ; 15.975 ; 15.975 ; 14.582 ;
; A[14]       ; LEDG[1]       ; 17.402 ; 21.781 ; 21.781 ; 17.402 ;
; A[14]       ; LEDG[2]       ; 17.229 ;        ;        ; 17.229 ;
; A[14]       ; LEDG[3]       ; 16.565 ; 15.172 ; 15.172 ; 16.565 ;
; A[14]       ; LEDG[4]       ; 20.657 ; 16.278 ; 16.278 ; 20.657 ;
; A[14]       ; LEDG[5]       ; 21.019 ; 16.883 ; 16.883 ; 21.019 ;
; A[14]       ; LEDG[6]       ; 21.064 ; 16.886 ; 16.886 ; 21.064 ;
; A[14]       ; LEDR[6]       ; 16.904 ; 21.323 ; 21.323 ; 16.904 ;
; A[14]       ; LEDR[7]       ; 18.561 ; 22.584 ; 22.584 ; 18.561 ;
; A[14]       ; LEDR[8]       ; 16.662 ; 18.055 ; 18.055 ; 16.662 ;
; A[14]       ; SRAM_ADDR[14] ; 17.627 ; 17.627 ; 17.627 ; 17.627 ;
; A[14]       ; SRAM_ADDR[15] ; 19.652 ; 19.652 ; 19.652 ; 19.652 ;
; A[14]       ; SRAM_ADDR[16] ; 20.025 ; 20.025 ; 20.025 ; 20.025 ;
; A[14]       ; SRAM_ADDR[17] ; 18.943 ; 18.943 ; 18.943 ; 18.943 ;
; A[14]       ; SRAM_CE_N     ; 22.675 ; 18.296 ; 18.296 ; 22.675 ;
; A[14]       ; SRAM_DQ[0]    ; 22.994 ; 22.994 ; 22.994 ; 22.994 ;
; A[14]       ; SRAM_DQ[1]    ; 23.004 ; 23.004 ; 23.004 ; 23.004 ;
; A[14]       ; SRAM_DQ[2]    ; 22.991 ; 22.991 ; 22.991 ; 22.991 ;
; A[14]       ; SRAM_DQ[3]    ; 23.001 ; 23.001 ; 23.001 ; 23.001 ;
; A[14]       ; SRAM_DQ[4]    ; 22.978 ; 22.978 ; 22.978 ; 22.978 ;
; A[14]       ; SRAM_DQ[5]    ; 22.978 ; 22.978 ; 22.978 ; 22.978 ;
; A[14]       ; SRAM_DQ[6]    ; 22.683 ; 22.683 ; 22.683 ; 22.683 ;
; A[14]       ; SRAM_DQ[7]    ; 22.694 ; 22.694 ; 22.694 ; 22.694 ;
; A[14]       ; SRAM_DQ[8]    ; 23.304 ; 23.304 ; 23.304 ; 23.304 ;
; A[14]       ; SRAM_DQ[9]    ; 23.304 ; 23.304 ; 23.304 ; 23.304 ;
; A[14]       ; SRAM_DQ[10]   ; 23.573 ; 23.573 ; 23.573 ; 23.573 ;
; A[14]       ; SRAM_DQ[11]   ; 23.294 ; 23.294 ; 23.294 ; 23.294 ;
; A[14]       ; SRAM_DQ[12]   ; 23.081 ; 23.081 ; 23.081 ; 23.081 ;
; A[14]       ; SRAM_DQ[13]   ; 23.583 ; 23.583 ; 23.583 ; 23.583 ;
; A[14]       ; SRAM_DQ[14]   ; 23.583 ; 23.583 ; 23.583 ; 23.583 ;
; A[14]       ; SRAM_DQ[15]   ; 23.568 ; 23.568 ; 23.568 ; 23.568 ;
; A[14]       ; SRAM_LB_N     ; 17.483 ; 17.483 ; 17.483 ; 17.483 ;
; A[14]       ; SRAM_UB_N     ; 16.867 ; 16.867 ; 16.867 ; 16.867 ;
; A[15]       ; D[0]          ; 25.354 ; 24.954 ; 24.954 ; 25.354 ;
; A[15]       ; D[1]          ; 25.255 ; 24.770 ; 24.770 ; 25.255 ;
; A[15]       ; D[2]          ; 24.789 ; 24.789 ; 24.789 ; 24.789 ;
; A[15]       ; D[3]          ; 24.444 ; 24.444 ; 24.444 ; 24.444 ;
; A[15]       ; D[4]          ; 24.444 ; 24.444 ; 24.444 ; 24.444 ;
; A[15]       ; D[5]          ; 24.819 ; 24.819 ; 24.819 ; 24.819 ;
; A[15]       ; D[6]          ; 24.823 ; 24.823 ; 24.823 ; 24.823 ;
; A[15]       ; D[7]          ; 24.781 ; 24.781 ; 24.781 ; 24.781 ;
; A[15]       ; FL_ADDR[14]   ; 17.735 ; 17.735 ; 17.735 ; 17.735 ;
; A[15]       ; FL_ADDR[15]   ; 17.373 ; 17.373 ; 17.373 ; 17.373 ;
; A[15]       ; FL_ADDR[16]   ; 17.371 ; 17.371 ; 17.371 ; 17.371 ;
; A[15]       ; FL_ADDR[17]   ; 17.862 ; 17.862 ; 17.862 ; 17.862 ;
; A[15]       ; FL_CE_N       ; 17.515 ; 17.515 ; 17.515 ; 17.515 ;
; A[15]       ; LEDG[0]       ; 14.955 ; 14.955 ; 14.955 ; 14.955 ;
; A[15]       ; LEDG[1]       ; 17.775 ; 19.034 ; 19.034 ; 17.775 ;
; A[15]       ; LEDG[2]       ; 14.482 ;        ;        ; 14.482 ;
; A[15]       ; LEDG[3]       ; 15.545 ; 15.545 ; 15.545 ; 15.545 ;
; A[15]       ; LEDG[4]       ; 17.910 ; 16.651 ; 16.651 ; 17.910 ;
; A[15]       ; LEDG[5]       ; 18.272 ; 16.625 ; 16.625 ; 18.272 ;
; A[15]       ; LEDG[6]       ; 18.317 ; 16.669 ; 16.669 ; 18.317 ;
; A[15]       ; LEDR[6]       ; 17.206 ; 18.576 ; 18.576 ; 17.206 ;
; A[15]       ; LEDR[7]       ; 18.788 ; 20.875 ; 20.875 ; 18.788 ;
; A[15]       ; LEDR[8]       ; 17.035 ; 17.035 ; 17.035 ; 17.035 ;
; A[15]       ; SRAM_ADDR[14] ; 15.195 ; 15.195 ; 15.195 ; 15.195 ;
; A[15]       ; SRAM_ADDR[15] ; 18.955 ; 18.955 ; 18.955 ; 18.955 ;
; A[15]       ; SRAM_ADDR[16] ; 19.328 ; 19.328 ; 19.328 ; 19.328 ;
; A[15]       ; SRAM_ADDR[17] ; 18.835 ; 18.835 ; 18.835 ; 18.835 ;
; A[15]       ; SRAM_CE_N     ; 19.928 ; 18.669 ; 18.669 ; 19.928 ;
; A[15]       ; SRAM_DQ[0]    ; 20.247 ; 20.247 ; 20.247 ; 20.247 ;
; A[15]       ; SRAM_DQ[1]    ; 20.257 ; 20.257 ; 20.257 ; 20.257 ;
; A[15]       ; SRAM_DQ[2]    ; 20.244 ; 20.244 ; 20.244 ; 20.244 ;
; A[15]       ; SRAM_DQ[3]    ; 20.254 ; 20.254 ; 20.254 ; 20.254 ;
; A[15]       ; SRAM_DQ[4]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[15]       ; SRAM_DQ[5]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[15]       ; SRAM_DQ[6]    ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[15]       ; SRAM_DQ[7]    ; 19.947 ; 19.947 ; 19.947 ; 19.947 ;
; A[15]       ; SRAM_DQ[8]    ; 20.557 ; 20.557 ; 20.557 ; 20.557 ;
; A[15]       ; SRAM_DQ[9]    ; 20.557 ; 20.557 ; 20.557 ; 20.557 ;
; A[15]       ; SRAM_DQ[10]   ; 20.826 ; 20.826 ; 20.826 ; 20.826 ;
; A[15]       ; SRAM_DQ[11]   ; 20.547 ; 20.547 ; 20.547 ; 20.547 ;
; A[15]       ; SRAM_DQ[12]   ; 20.334 ; 20.334 ; 20.334 ; 20.334 ;
; A[15]       ; SRAM_DQ[13]   ; 20.836 ; 20.836 ; 20.836 ; 20.836 ;
; A[15]       ; SRAM_DQ[14]   ; 20.836 ; 20.836 ; 20.836 ; 20.836 ;
; A[15]       ; SRAM_DQ[15]   ; 20.821 ; 20.821 ; 20.821 ; 20.821 ;
; A[15]       ; SRAM_LB_N     ; 17.493 ; 17.493 ; 17.493 ; 17.493 ;
; A[15]       ; SRAM_UB_N     ; 16.877 ; 16.877 ; 16.877 ; 16.877 ;
; D[0]        ; SRAM_DQ[0]    ; 11.387 ;        ;        ; 11.387 ;
; D[0]        ; SRAM_DQ[8]    ; 11.358 ;        ;        ; 11.358 ;
; D[1]        ; SRAM_DQ[1]    ; 11.377 ;        ;        ; 11.377 ;
; D[1]        ; SRAM_DQ[9]    ; 11.202 ;        ;        ; 11.202 ;
; D[2]        ; SRAM_DQ[2]    ; 11.400 ;        ;        ; 11.400 ;
; D[2]        ; SRAM_DQ[10]   ; 11.377 ;        ;        ; 11.377 ;
; D[3]        ; SRAM_DQ[3]    ; 10.636 ;        ;        ; 10.636 ;
; D[3]        ; SRAM_DQ[11]   ; 10.864 ;        ;        ; 10.864 ;
; D[4]        ; SRAM_DQ[4]    ; 10.637 ;        ;        ; 10.637 ;
; D[4]        ; SRAM_DQ[12]   ; 10.630 ;        ;        ; 10.630 ;
; D[5]        ; SRAM_DQ[5]    ; 10.527 ;        ;        ; 10.527 ;
; D[5]        ; SRAM_DQ[13]   ; 10.511 ;        ;        ; 10.511 ;
; D[6]        ; SRAM_DQ[6]    ; 10.451 ;        ;        ; 10.451 ;
; D[6]        ; SRAM_DQ[14]   ; 10.456 ;        ;        ; 10.456 ;
; D[7]        ; SRAM_DQ[7]    ; 10.985 ;        ;        ; 10.985 ;
; D[7]        ; SRAM_DQ[15]   ; 10.121 ;        ;        ; 10.121 ;
; FL_DQ[0]    ; D[0]          ; 14.332 ;        ;        ; 14.332 ;
; FL_DQ[1]    ; D[1]          ; 14.595 ;        ;        ; 14.595 ;
; FL_DQ[2]    ; D[2]          ; 13.092 ;        ;        ; 13.092 ;
; FL_DQ[3]    ; D[3]          ; 14.131 ;        ;        ; 14.131 ;
; FL_DQ[4]    ; D[4]          ; 14.584 ;        ;        ; 14.584 ;
; FL_DQ[5]    ; D[5]          ; 16.011 ; 16.011 ; 16.011 ; 16.011 ;
; FL_DQ[6]    ; D[6]          ; 15.034 ; 15.034 ; 15.034 ; 15.034 ;
; FL_DQ[7]    ; D[7]          ; 15.545 ; 15.545 ; 15.545 ; 15.545 ;
; IORQ_n      ; BUSDIR_n      ; 12.142 ;        ;        ; 12.142 ;
; IORQ_n      ; D[0]          ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; IORQ_n      ; D[1]          ; 19.502 ; 19.502 ; 19.502 ; 19.502 ;
; IORQ_n      ; D[2]          ; 21.468 ; 21.468 ; 21.468 ; 21.468 ;
; IORQ_n      ; D[3]          ; 19.968 ; 19.968 ; 19.968 ; 19.968 ;
; IORQ_n      ; D[4]          ; 19.919 ; 19.919 ; 19.919 ; 19.919 ;
; IORQ_n      ; D[5]          ; 14.395 ; 14.395 ; 14.395 ; 14.395 ;
; IORQ_n      ; D[6]          ; 14.399 ; 14.399 ; 14.399 ; 14.399 ;
; IORQ_n      ; D[7]          ; 14.357 ; 14.357 ; 14.357 ; 14.357 ;
; IORQ_n      ; U1OE_n        ; 14.062 ;        ;        ; 14.062 ;
; M1_n        ; BUSDIR_n      ;        ; 11.676 ; 11.676 ;        ;
; M1_n        ; D[0]          ; 19.240 ; 19.240 ; 19.240 ; 19.240 ;
; M1_n        ; D[1]          ; 19.131 ; 19.131 ; 19.131 ; 19.131 ;
; M1_n        ; D[2]          ; 21.097 ; 21.097 ; 21.097 ; 21.097 ;
; M1_n        ; D[3]          ; 19.597 ; 19.597 ; 19.597 ; 19.597 ;
; M1_n        ; D[4]          ; 19.548 ; 19.548 ; 19.548 ; 19.548 ;
; M1_n        ; D[5]          ; 13.929 ; 13.929 ; 13.929 ; 13.929 ;
; M1_n        ; D[6]          ; 13.933 ; 13.933 ; 13.933 ; 13.933 ;
; M1_n        ; D[7]          ; 13.891 ; 13.891 ; 13.891 ; 13.891 ;
; M1_n        ; U1OE_n        ;        ; 14.288 ; 14.288 ;        ;
; RD_n        ; BUSDIR_n      ; 12.385 ;        ;        ; 12.385 ;
; RD_n        ; D[0]          ; 19.949 ; 19.949 ; 19.949 ; 19.949 ;
; RD_n        ; D[1]          ; 19.840 ; 19.840 ; 19.840 ; 19.840 ;
; RD_n        ; D[2]          ; 21.806 ; 21.806 ; 21.806 ; 21.806 ;
; RD_n        ; D[3]          ; 20.306 ; 20.306 ; 20.306 ; 20.306 ;
; RD_n        ; D[4]          ; 20.257 ; 20.257 ; 20.257 ; 20.257 ;
; RD_n        ; D[5]          ; 19.420 ; 19.420 ; 19.420 ; 19.420 ;
; RD_n        ; D[6]          ; 18.963 ; 18.963 ; 18.963 ; 18.963 ;
; RD_n        ; D[7]          ; 19.115 ; 19.115 ; 19.115 ; 19.115 ;
; RD_n        ; FL_CE_N       ; 13.322 ;        ;        ; 13.322 ;
; RD_n        ; FL_OE_N       ; 10.039 ;        ;        ; 10.039 ;
; RD_n        ; LEDR[7]       ;        ; 15.015 ; 15.015 ;        ;
; RD_n        ; U1OE_n        ; 13.649 ;        ;        ; 13.649 ;
; SLTSL_n     ; D[0]          ; 21.005 ; 21.005 ; 21.005 ; 21.005 ;
; SLTSL_n     ; D[1]          ; 21.312 ; 21.312 ; 21.312 ; 21.312 ;
; SLTSL_n     ; D[2]          ; 20.022 ; 20.081 ; 20.081 ; 20.022 ;
; SLTSL_n     ; D[3]          ; 21.284 ; 21.284 ; 21.284 ; 21.284 ;
; SLTSL_n     ; D[4]          ; 21.379 ; 21.379 ; 21.379 ; 21.379 ;
; SLTSL_n     ; D[5]          ; 21.747 ; 21.747 ; 21.747 ; 21.747 ;
; SLTSL_n     ; D[6]          ; 20.598 ; 20.598 ; 20.598 ; 20.598 ;
; SLTSL_n     ; D[7]          ; 21.442 ; 21.442 ; 21.442 ; 21.442 ;
; SLTSL_n     ; FL_ADDR[14]   ; 16.229 ; 16.229 ; 16.229 ; 16.229 ;
; SLTSL_n     ; FL_ADDR[15]   ; 15.867 ; 15.867 ; 15.867 ; 15.867 ;
; SLTSL_n     ; FL_ADDR[16]   ; 15.865 ; 15.865 ; 15.865 ; 15.865 ;
; SLTSL_n     ; FL_ADDR[17]   ; 16.356 ;        ;        ; 16.356 ;
; SLTSL_n     ; FL_CE_N       ; 15.337 ; 16.009 ; 16.009 ; 15.337 ;
; SLTSL_n     ; LEDG[0]       ;        ; 13.449 ; 13.449 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 14.763 ; 14.763 ;        ;
; SLTSL_n     ; LEDG[3]       ; 14.039 ;        ;        ; 14.039 ;
; SLTSL_n     ; LEDG[4]       ; 13.639 ;        ;        ; 13.639 ;
; SLTSL_n     ; LEDG[5]       ; 14.430 ;        ;        ; 14.430 ;
; SLTSL_n     ; LEDG[6]       ; 13.270 ; 14.433 ; 14.433 ; 13.270 ;
; SLTSL_n     ; LEDG[7]       ;        ; 12.502 ; 12.502 ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 14.451 ; 14.451 ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 16.108 ; 16.108 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 15.529 ; 15.529 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.657 ;        ;        ; 15.657 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.976 ; 15.976 ; 15.976 ; 15.976 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.986 ; 15.986 ; 15.986 ; 15.986 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.973 ; 15.973 ; 15.973 ; 15.973 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.983 ; 15.983 ; 15.983 ; 15.983 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 15.665 ; 15.665 ; 15.665 ; 15.665 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 15.676 ; 15.676 ; 15.676 ; 15.676 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.555 ; 16.555 ; 16.555 ; 16.555 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 16.063 ; 16.063 ; 16.063 ; 16.063 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.550 ; 16.550 ; 16.550 ; 16.550 ;
; SLTSL_n     ; U1OE_n        ; 13.986 ;        ;        ; 13.986 ;
; SRAM_DQ[0]  ; D[0]          ; 14.914 ;        ;        ; 14.914 ;
; SRAM_DQ[1]  ; D[1]          ; 15.668 ; 15.668 ; 15.668 ; 15.668 ;
; SRAM_DQ[2]  ; D[2]          ; 15.050 ;        ;        ; 15.050 ;
; SRAM_DQ[3]  ; D[3]          ; 14.646 ;        ;        ; 14.646 ;
; SRAM_DQ[4]  ; D[4]          ; 15.616 ; 15.616 ; 15.616 ; 15.616 ;
; SRAM_DQ[5]  ; D[5]          ; 15.292 ;        ;        ; 15.292 ;
; SRAM_DQ[6]  ; D[6]          ; 14.239 ;        ;        ; 14.239 ;
; SRAM_DQ[7]  ; D[7]          ; 14.967 ;        ;        ; 14.967 ;
; SRAM_DQ[8]  ; D[0]          ; 15.120 ; 15.120 ; 15.120 ; 15.120 ;
; SRAM_DQ[9]  ; D[1]          ; 14.967 ;        ;        ; 14.967 ;
; SRAM_DQ[10] ; D[2]          ; 16.078 ;        ;        ; 16.078 ;
; SRAM_DQ[11] ; D[3]          ; 15.162 ; 15.162 ; 15.162 ; 15.162 ;
; SRAM_DQ[12] ; D[4]          ; 14.447 ;        ;        ; 14.447 ;
; SRAM_DQ[13] ; D[5]          ; 15.306 ;        ;        ; 15.306 ;
; SRAM_DQ[14] ; D[6]          ; 14.182 ;        ;        ; 14.182 ;
; SRAM_DQ[15] ; D[7]          ; 14.962 ;        ;        ; 14.962 ;
; SW[0]       ; D[1]          ;        ; 10.147 ; 10.147 ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 11.058 ; 11.058 ; 11.058 ; 11.058 ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 11.588 ; 11.588 ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 11.621 ; 11.621 ;        ;
; SW[3]       ; LEDR[3]       ; 5.179  ;        ;        ; 5.179  ;
; SW[7]       ; D[1]          ; 10.904 ;        ;        ; 10.904 ;
; SW[8]       ; D[0]          ; 13.119 ; 13.119 ; 13.119 ; 13.119 ;
; SW[8]       ; D[1]          ; 13.426 ; 13.426 ; 13.426 ; 13.426 ;
; SW[8]       ; D[2]          ; 12.780 ; 12.780 ; 12.780 ; 12.780 ;
; SW[8]       ; D[3]          ; 13.398 ; 13.398 ; 13.398 ; 13.398 ;
; SW[8]       ; D[4]          ; 13.493 ; 13.493 ; 13.493 ; 13.493 ;
; SW[8]       ; D[5]          ; 13.831 ; 13.831 ; 13.831 ; 13.831 ;
; SW[8]       ; D[6]          ; 12.814 ; 12.814 ; 12.814 ; 12.814 ;
; SW[8]       ; D[7]          ; 13.556 ; 13.556 ; 13.556 ; 13.556 ;
; SW[8]       ; LEDG[1]       ; 8.189  ;        ;        ; 8.189  ;
; SW[8]       ; SRAM_CE_N     ;        ; 9.083  ; 9.083  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; SW[8]       ; SRAM_DQ[1]    ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; SW[8]       ; SRAM_DQ[2]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; SW[8]       ; SRAM_DQ[3]    ; 9.511  ; 9.511  ; 9.511  ; 9.511  ;
; SW[8]       ; SRAM_DQ[4]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[8]       ; SRAM_DQ[5]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[8]       ; SRAM_DQ[6]    ; 9.193  ; 9.193  ; 9.193  ; 9.193  ;
; SW[8]       ; SRAM_DQ[7]    ; 9.204  ; 9.204  ; 9.204  ; 9.204  ;
; SW[8]       ; SRAM_DQ[8]    ; 9.803  ; 9.803  ; 9.803  ; 9.803  ;
; SW[8]       ; SRAM_DQ[9]    ; 9.803  ; 9.803  ; 9.803  ; 9.803  ;
; SW[8]       ; SRAM_DQ[10]   ; 10.072 ; 10.072 ; 10.072 ; 10.072 ;
; SW[8]       ; SRAM_DQ[11]   ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; SW[8]       ; SRAM_DQ[12]   ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; SW[8]       ; SRAM_DQ[13]   ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; SW[8]       ; SRAM_DQ[14]   ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; SW[8]       ; SRAM_DQ[15]   ; 10.067 ; 10.067 ; 10.067 ; 10.067 ;
; SW[9]       ; D[0]          ; 17.107 ; 17.107 ; 17.107 ; 17.107 ;
; SW[9]       ; D[1]          ; 17.414 ; 17.414 ; 17.414 ; 17.414 ;
; SW[9]       ; D[2]          ; 16.183 ; 16.161 ; 16.161 ; 16.183 ;
; SW[9]       ; D[3]          ; 17.386 ; 17.386 ; 17.386 ; 17.386 ;
; SW[9]       ; D[4]          ; 17.481 ; 17.481 ; 17.481 ; 17.481 ;
; SW[9]       ; D[5]          ; 17.849 ; 17.849 ; 17.849 ; 17.849 ;
; SW[9]       ; D[6]          ; 16.700 ; 16.700 ; 16.700 ; 16.700 ;
; SW[9]       ; D[7]          ; 17.544 ; 17.544 ; 17.544 ; 17.544 ;
; SW[9]       ; FL_ADDR[14]   ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; SW[9]       ; FL_ADDR[15]   ; 11.969 ; 11.969 ; 11.969 ; 11.969 ;
; SW[9]       ; FL_ADDR[16]   ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 12.458 ; 12.458 ;        ;
; SW[9]       ; FL_CE_N       ; 12.111 ; 11.439 ; 11.439 ; 12.111 ;
; SW[9]       ; LEDG[0]       ; 9.551  ;        ;        ; 9.551  ;
; SW[9]       ; LEDG[1]       ; 10.865 ;        ;        ; 10.865 ;
; SW[9]       ; LEDG[3]       ;        ; 10.141 ; 10.141 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.741  ; 9.741  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 10.569 ; 10.569 ;        ;
; SW[9]       ; LEDG[6]       ; 10.572 ; 9.372  ; 9.372  ; 10.572 ;
; SW[9]       ; LEDG[7]       ; 8.604  ;        ;        ; 8.604  ;
; SW[9]       ; LEDR[6]       ; 10.590 ;        ;        ; 10.590 ;
; SW[9]       ; LEDR[7]       ; 12.247 ;        ;        ; 12.247 ;
; SW[9]       ; LEDR[8]       ; 11.631 ;        ;        ; 11.631 ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.759 ; 11.759 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.078 ; 12.078 ; 12.078 ; 12.078 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.088 ; 12.088 ; 12.088 ; 12.088 ;
; SW[9]       ; SRAM_DQ[2]    ; 12.075 ; 12.075 ; 12.075 ; 12.075 ;
; SW[9]       ; SRAM_DQ[3]    ; 12.085 ; 12.085 ; 12.085 ; 12.085 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.767 ; 11.767 ; 11.767 ; 11.767 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; SW[9]       ; SRAM_DQ[8]    ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; SW[9]       ; SRAM_DQ[9]    ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.657 ; 12.657 ; 12.657 ; 12.657 ;
; SW[9]       ; SRAM_DQ[11]   ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; SW[9]       ; SRAM_DQ[12]   ; 12.165 ; 12.165 ; 12.165 ; 12.165 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.667 ; 12.667 ; 12.667 ; 12.667 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.667 ; 12.667 ; 12.667 ; 12.667 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.652 ; 12.652 ; 12.652 ; 12.652 ;
; SW[9]       ; U1OE_n        ;        ; 10.088 ; 10.088 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 13.410 ; 13.410 ; 13.410 ; 13.410 ;
; WR_n        ; SRAM_DQ[1]    ; 13.420 ; 13.420 ; 13.420 ; 13.420 ;
; WR_n        ; SRAM_DQ[2]    ; 13.407 ; 13.407 ; 13.407 ; 13.407 ;
; WR_n        ; SRAM_DQ[3]    ; 13.417 ; 13.417 ; 13.417 ; 13.417 ;
; WR_n        ; SRAM_DQ[4]    ; 13.394 ; 13.394 ; 13.394 ; 13.394 ;
; WR_n        ; SRAM_DQ[5]    ; 13.394 ; 13.394 ; 13.394 ; 13.394 ;
; WR_n        ; SRAM_DQ[6]    ; 13.099 ; 13.099 ; 13.099 ; 13.099 ;
; WR_n        ; SRAM_DQ[7]    ; 13.110 ; 13.110 ; 13.110 ; 13.110 ;
; WR_n        ; SRAM_DQ[8]    ; 13.713 ; 13.713 ; 13.713 ; 13.713 ;
; WR_n        ; SRAM_DQ[9]    ; 13.713 ; 13.713 ; 13.713 ; 13.713 ;
; WR_n        ; SRAM_DQ[10]   ; 13.982 ; 13.982 ; 13.982 ; 13.982 ;
; WR_n        ; SRAM_DQ[11]   ; 13.703 ; 13.703 ; 13.703 ; 13.703 ;
; WR_n        ; SRAM_DQ[12]   ; 13.490 ; 13.490 ; 13.490 ; 13.490 ;
; WR_n        ; SRAM_DQ[13]   ; 13.992 ; 13.992 ; 13.992 ; 13.992 ;
; WR_n        ; SRAM_DQ[14]   ; 13.992 ; 13.992 ; 13.992 ; 13.992 ;
; WR_n        ; SRAM_DQ[15]   ; 13.977 ; 13.977 ; 13.977 ; 13.977 ;
; WR_n        ; SRAM_WE_N     ; 10.645 ;        ;        ; 10.645 ;
; WR_n        ; U1OE_n        ; 14.701 ;        ;        ; 14.701 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 7.351  ; 7.339  ; 7.339  ; 7.351  ;
; A[0]        ; D[1]          ; 7.542  ; 7.554  ; 7.554  ; 7.542  ;
; A[0]        ; D[2]          ; 6.897  ; 7.332  ; 7.332  ; 6.897  ;
; A[0]        ; D[3]          ; 6.988  ; 7.353  ; 7.353  ; 6.988  ;
; A[0]        ; D[4]          ; 6.864  ; 7.278  ; 7.278  ; 6.864  ;
; A[0]        ; D[5]          ; 6.861  ; 6.861  ; 6.861  ; 6.861  ;
; A[0]        ; D[6]          ; 6.975  ; 6.975  ; 6.975  ; 6.975  ;
; A[0]        ; D[7]          ; 7.012  ; 7.012  ; 7.012  ; 7.012  ;
; A[0]        ; FL_ADDR[0]    ; 5.584  ;        ;        ; 5.584  ;
; A[0]        ; FL_ADDR[14]   ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; A[0]        ; FL_ADDR[15]   ; 7.591  ; 7.591  ; 7.591  ; 7.591  ;
; A[0]        ; FL_ADDR[16]   ; 7.587  ; 7.587  ; 7.587  ; 7.587  ;
; A[0]        ; FL_ADDR[17]   ; 7.810  ;        ;        ; 7.810  ;
; A[0]        ; FL_CE_N       ; 7.432  ; 7.122  ; 7.122  ; 7.432  ;
; A[0]        ; LEDG[0]       ;        ; 6.660  ; 6.660  ;        ;
; A[0]        ; LEDG[1]       ;        ; 8.906  ; 8.906  ;        ;
; A[0]        ; LEDG[2]       ; 7.226  ;        ;        ; 7.226  ;
; A[0]        ; LEDG[3]       ; 6.878  ;        ;        ; 6.878  ;
; A[0]        ; LEDG[4]       ; 8.518  ;        ;        ; 8.518  ;
; A[0]        ; LEDG[5]       ; 8.638  ;        ;        ; 8.638  ;
; A[0]        ; LEDG[6]       ; 8.656  ;        ;        ; 8.656  ;
; A[0]        ; LEDR[6]       ;        ; 8.756  ; 8.756  ;        ;
; A[0]        ; LEDR[7]       ;        ; 6.694  ; 6.694  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.353  ; 7.353  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.851  ;        ;        ; 5.851  ;
; A[0]        ; SRAM_CE_N     ; 9.364  ;        ;        ; 9.364  ;
; A[0]        ; SRAM_DQ[0]    ; 9.524  ; 9.524  ; 9.524  ; 9.524  ;
; A[0]        ; SRAM_DQ[1]    ; 9.534  ; 9.534  ; 9.534  ; 9.534  ;
; A[0]        ; SRAM_DQ[2]    ; 9.520  ; 9.520  ; 9.520  ; 9.520  ;
; A[0]        ; SRAM_DQ[3]    ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; A[0]        ; SRAM_DQ[4]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; A[0]        ; SRAM_DQ[5]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; A[0]        ; SRAM_DQ[6]    ; 9.392  ; 9.392  ; 9.392  ; 9.392  ;
; A[0]        ; SRAM_DQ[7]    ; 9.404  ; 9.404  ; 9.404  ; 9.404  ;
; A[0]        ; SRAM_DQ[8]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[0]        ; SRAM_DQ[9]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[0]        ; SRAM_DQ[10]   ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; A[0]        ; SRAM_DQ[11]   ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; A[0]        ; SRAM_DQ[12]   ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; A[0]        ; SRAM_DQ[13]   ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; A[0]        ; SRAM_DQ[14]   ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; A[0]        ; SRAM_DQ[15]   ; 9.632  ; 9.632  ; 9.632  ; 9.632  ;
; A[1]        ; D[0]          ; 7.481  ; 7.589  ; 7.589  ; 7.481  ;
; A[1]        ; D[1]          ; 7.748  ; 7.684  ; 7.684  ; 7.748  ;
; A[1]        ; D[2]          ; 7.474  ; 7.591  ; 7.591  ; 7.474  ;
; A[1]        ; D[3]          ; 7.495  ; 7.130  ; 7.130  ; 7.495  ;
; A[1]        ; D[4]          ; 7.420  ; 7.006  ; 7.006  ; 7.420  ;
; A[1]        ; D[5]          ; 7.555  ; 7.555  ; 7.555  ; 7.555  ;
; A[1]        ; D[6]          ; 7.500  ; 7.669  ; 7.669  ; 7.500  ;
; A[1]        ; D[7]          ; 7.706  ; 7.706  ; 7.706  ; 7.706  ;
; A[1]        ; FL_ADDR[1]    ; 5.630  ;        ;        ; 5.630  ;
; A[1]        ; FL_ADDR[14]   ; 7.618  ; 7.618  ; 7.618  ; 7.618  ;
; A[1]        ; FL_ADDR[15]   ; 7.498  ; 7.498  ; 7.498  ; 7.498  ;
; A[1]        ; FL_ADDR[16]   ; 7.494  ; 7.494  ; 7.494  ; 7.494  ;
; A[1]        ; FL_ADDR[17]   ; 7.717  ;        ;        ; 7.717  ;
; A[1]        ; FL_CE_N       ; 7.339  ; 7.029  ; 7.029  ; 7.339  ;
; A[1]        ; LEDG[0]       ;        ; 6.567  ; 6.567  ;        ;
; A[1]        ; LEDG[1]       ;        ; 8.813  ; 8.813  ;        ;
; A[1]        ; LEDG[2]       ; 7.133  ;        ;        ; 7.133  ;
; A[1]        ; LEDG[3]       ; 6.785  ;        ;        ; 6.785  ;
; A[1]        ; LEDG[4]       ; 8.425  ;        ;        ; 8.425  ;
; A[1]        ; LEDG[5]       ; 8.545  ;        ;        ; 8.545  ;
; A[1]        ; LEDG[6]       ; 8.563  ;        ;        ; 8.563  ;
; A[1]        ; LEDR[6]       ;        ; 8.663  ; 8.663  ;        ;
; A[1]        ; LEDR[7]       ;        ; 9.203  ; 9.203  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.260  ; 7.260  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.887  ;        ;        ; 5.887  ;
; A[1]        ; SRAM_CE_N     ; 9.271  ;        ;        ; 9.271  ;
; A[1]        ; SRAM_DQ[0]    ; 9.431  ; 9.431  ; 9.431  ; 9.431  ;
; A[1]        ; SRAM_DQ[1]    ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; A[1]        ; SRAM_DQ[2]    ; 9.427  ; 9.427  ; 9.427  ; 9.427  ;
; A[1]        ; SRAM_DQ[3]    ; 9.437  ; 9.437  ; 9.437  ; 9.437  ;
; A[1]        ; SRAM_DQ[4]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; A[1]        ; SRAM_DQ[5]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; A[1]        ; SRAM_DQ[6]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; A[1]        ; SRAM_DQ[7]    ; 9.311  ; 9.311  ; 9.311  ; 9.311  ;
; A[1]        ; SRAM_DQ[8]    ; 9.446  ; 9.446  ; 9.446  ; 9.446  ;
; A[1]        ; SRAM_DQ[9]    ; 9.446  ; 9.446  ; 9.446  ; 9.446  ;
; A[1]        ; SRAM_DQ[10]   ; 9.542  ; 9.542  ; 9.542  ; 9.542  ;
; A[1]        ; SRAM_DQ[11]   ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; A[1]        ; SRAM_DQ[12]   ; 9.385  ; 9.385  ; 9.385  ; 9.385  ;
; A[1]        ; SRAM_DQ[13]   ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; A[1]        ; SRAM_DQ[14]   ; 9.552  ; 9.552  ; 9.552  ; 9.552  ;
; A[1]        ; SRAM_DQ[15]   ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[3]        ; BUSDIR_n      ;        ; 6.471  ; 6.471  ;        ;
; A[3]        ; D[0]          ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; A[3]        ; D[1]          ; 7.160  ; 7.160  ; 7.160  ; 7.160  ;
; A[3]        ; D[2]          ; 7.167  ; 7.074  ; 7.074  ; 7.167  ;
; A[3]        ; D[3]          ; 7.032  ; 7.032  ; 7.032  ; 7.032  ;
; A[3]        ; D[4]          ; 7.032  ; 6.985  ; 6.985  ; 7.032  ;
; A[3]        ; D[5]          ; 7.194  ; 6.974  ; 6.974  ; 7.194  ;
; A[3]        ; D[6]          ; 7.196  ; 6.882  ; 6.882  ; 7.196  ;
; A[3]        ; D[7]          ; 7.168  ; 7.116  ; 7.116  ; 7.168  ;
; A[3]        ; FL_ADDR[3]    ; 5.303  ;        ;        ; 5.303  ;
; A[3]        ; FL_ADDR[14]   ; 7.892  ; 7.892  ; 7.892  ; 7.892  ;
; A[3]        ; FL_ADDR[15]   ; 7.772  ; 7.772  ; 7.772  ; 7.772  ;
; A[3]        ; FL_ADDR[16]   ; 7.768  ; 7.768  ; 7.768  ; 7.768  ;
; A[3]        ; FL_ADDR[17]   ; 7.991  ;        ;        ; 7.991  ;
; A[3]        ; FL_CE_N       ; 7.613  ; 7.303  ; 7.303  ; 7.613  ;
; A[3]        ; LEDG[0]       ;        ; 6.841  ; 6.841  ;        ;
; A[3]        ; LEDG[1]       ;        ; 9.087  ; 9.087  ;        ;
; A[3]        ; LEDG[2]       ; 7.407  ;        ;        ; 7.407  ;
; A[3]        ; LEDG[3]       ; 7.059  ;        ;        ; 7.059  ;
; A[3]        ; LEDG[4]       ; 8.699  ;        ;        ; 8.699  ;
; A[3]        ; LEDG[5]       ; 8.819  ;        ;        ; 8.819  ;
; A[3]        ; LEDG[6]       ; 8.837  ;        ;        ; 8.837  ;
; A[3]        ; LEDR[6]       ;        ; 8.937  ; 8.937  ;        ;
; A[3]        ; LEDR[7]       ;        ; 9.477  ; 9.477  ;        ;
; A[3]        ; LEDR[8]       ;        ; 7.534  ; 7.534  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.721  ;        ;        ; 5.721  ;
; A[3]        ; SRAM_CE_N     ; 9.545  ;        ;        ; 9.545  ;
; A[3]        ; SRAM_DQ[0]    ; 9.705  ; 9.705  ; 9.705  ; 9.705  ;
; A[3]        ; SRAM_DQ[1]    ; 9.715  ; 9.715  ; 9.715  ; 9.715  ;
; A[3]        ; SRAM_DQ[2]    ; 9.701  ; 9.701  ; 9.701  ; 9.701  ;
; A[3]        ; SRAM_DQ[3]    ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; A[3]        ; SRAM_DQ[4]    ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; A[3]        ; SRAM_DQ[5]    ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; A[3]        ; SRAM_DQ[6]    ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; A[3]        ; SRAM_DQ[7]    ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; A[3]        ; SRAM_DQ[8]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[3]        ; SRAM_DQ[9]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[3]        ; SRAM_DQ[10]   ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[3]        ; SRAM_DQ[11]   ; 9.710  ; 9.710  ; 9.710  ; 9.710  ;
; A[3]        ; SRAM_DQ[12]   ; 9.659  ; 9.659  ; 9.659  ; 9.659  ;
; A[3]        ; SRAM_DQ[13]   ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; A[3]        ; SRAM_DQ[14]   ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; A[3]        ; SRAM_DQ[15]   ; 9.813  ; 9.813  ; 9.813  ; 9.813  ;
; A[3]        ; U1OE_n        ;        ; 6.240  ; 6.240  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 6.978  ; 6.978  ;        ;
; A[4]        ; D[0]          ; 7.707  ; 7.707  ; 7.707  ; 7.707  ;
; A[4]        ; D[1]          ; 7.667  ; 7.667  ; 7.667  ; 7.667  ;
; A[4]        ; D[2]          ; 7.674  ; 7.581  ; 7.581  ; 7.674  ;
; A[4]        ; D[3]          ; 7.539  ; 7.539  ; 7.539  ; 7.539  ;
; A[4]        ; D[4]          ; 7.539  ; 7.492  ; 7.492  ; 7.539  ;
; A[4]        ; D[5]          ; 7.701  ; 7.481  ; 7.481  ; 7.701  ;
; A[4]        ; D[6]          ; 7.703  ; 7.389  ; 7.389  ; 7.703  ;
; A[4]        ; D[7]          ; 7.675  ; 7.623  ; 7.623  ; 7.675  ;
; A[4]        ; FL_ADDR[4]    ; 5.338  ;        ;        ; 5.338  ;
; A[4]        ; FL_ADDR[14]   ; 8.566  ; 8.566  ; 8.566  ; 8.566  ;
; A[4]        ; FL_ADDR[15]   ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; A[4]        ; FL_ADDR[16]   ; 8.442  ; 8.442  ; 8.442  ; 8.442  ;
; A[4]        ; FL_ADDR[17]   ; 8.665  ;        ;        ; 8.665  ;
; A[4]        ; FL_CE_N       ; 7.015  ; 7.977  ; 7.977  ; 7.015  ;
; A[4]        ; LEDG[0]       ;        ; 7.515  ; 7.515  ;        ;
; A[4]        ; LEDG[1]       ;        ; 9.761  ; 9.761  ;        ;
; A[4]        ; LEDG[2]       ; 8.081  ;        ;        ; 8.081  ;
; A[4]        ; LEDG[3]       ; 7.733  ;        ;        ; 7.733  ;
; A[4]        ; LEDG[4]       ; 9.373  ;        ;        ; 9.373  ;
; A[4]        ; LEDG[5]       ; 9.493  ;        ;        ; 9.493  ;
; A[4]        ; LEDG[6]       ; 9.511  ;        ;        ; 9.511  ;
; A[4]        ; LEDR[6]       ; 7.294  ; 9.611  ; 9.611  ; 7.294  ;
; A[4]        ; LEDR[7]       ; 7.566  ; 10.151 ; 10.151 ; 7.566  ;
; A[4]        ; LEDR[8]       ;        ; 8.208  ; 8.208  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.543  ;        ;        ; 5.543  ;
; A[4]        ; SRAM_CE_N     ; 10.219 ;        ;        ; 10.219 ;
; A[4]        ; SRAM_DQ[0]    ; 10.379 ; 10.379 ; 10.379 ; 10.379 ;
; A[4]        ; SRAM_DQ[1]    ; 10.389 ; 10.389 ; 10.389 ; 10.389 ;
; A[4]        ; SRAM_DQ[2]    ; 10.375 ; 10.375 ; 10.375 ; 10.375 ;
; A[4]        ; SRAM_DQ[3]    ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; A[4]        ; SRAM_DQ[4]    ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; A[4]        ; SRAM_DQ[5]    ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; A[4]        ; SRAM_DQ[6]    ; 10.247 ; 10.247 ; 10.247 ; 10.247 ;
; A[4]        ; SRAM_DQ[7]    ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; A[4]        ; SRAM_DQ[8]    ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[4]        ; SRAM_DQ[9]    ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[4]        ; SRAM_DQ[10]   ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; A[4]        ; SRAM_DQ[11]   ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[4]        ; SRAM_DQ[12]   ; 10.333 ; 10.333 ; 10.333 ; 10.333 ;
; A[4]        ; SRAM_DQ[13]   ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; A[4]        ; SRAM_DQ[14]   ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; A[4]        ; SRAM_DQ[15]   ; 10.487 ; 10.487 ; 10.487 ; 10.487 ;
; A[4]        ; U1OE_n        ;        ; 6.747  ; 6.747  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.065  ; 7.065  ;        ;
; A[5]        ; D[0]          ; 7.794  ; 7.794  ; 7.794  ; 7.794  ;
; A[5]        ; D[1]          ; 7.754  ; 7.754  ; 7.754  ; 7.754  ;
; A[5]        ; D[2]          ; 7.761  ; 7.668  ; 7.668  ; 7.761  ;
; A[5]        ; D[3]          ; 7.626  ; 7.626  ; 7.626  ; 7.626  ;
; A[5]        ; D[4]          ; 7.626  ; 7.579  ; 7.579  ; 7.626  ;
; A[5]        ; D[5]          ; 7.788  ; 7.568  ; 7.568  ; 7.788  ;
; A[5]        ; D[6]          ; 7.790  ; 7.476  ; 7.476  ; 7.790  ;
; A[5]        ; D[7]          ; 7.762  ; 7.710  ; 7.710  ; 7.762  ;
; A[5]        ; FL_ADDR[5]    ; 5.064  ;        ;        ; 5.064  ;
; A[5]        ; FL_ADDR[14]   ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; A[5]        ; FL_ADDR[15]   ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; A[5]        ; FL_ADDR[16]   ; 8.529  ; 8.529  ; 8.529  ; 8.529  ;
; A[5]        ; FL_ADDR[17]   ; 8.752  ;        ;        ; 8.752  ;
; A[5]        ; FL_CE_N       ; 7.102  ; 8.064  ; 8.064  ; 7.102  ;
; A[5]        ; LEDG[0]       ;        ; 7.602  ; 7.602  ;        ;
; A[5]        ; LEDG[1]       ;        ; 9.848  ; 9.848  ;        ;
; A[5]        ; LEDG[2]       ; 8.168  ;        ;        ; 8.168  ;
; A[5]        ; LEDG[3]       ; 7.820  ;        ;        ; 7.820  ;
; A[5]        ; LEDG[4]       ; 9.460  ;        ;        ; 9.460  ;
; A[5]        ; LEDG[5]       ; 9.580  ;        ;        ; 9.580  ;
; A[5]        ; LEDG[6]       ; 9.598  ;        ;        ; 9.598  ;
; A[5]        ; LEDR[6]       ; 7.381  ; 9.698  ; 9.698  ; 7.381  ;
; A[5]        ; LEDR[7]       ; 7.653  ; 10.238 ; 10.238 ; 7.653  ;
; A[5]        ; LEDR[8]       ;        ; 8.295  ; 8.295  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 10.306 ;        ;        ; 10.306 ;
; A[5]        ; SRAM_DQ[0]    ; 10.466 ; 10.466 ; 10.466 ; 10.466 ;
; A[5]        ; SRAM_DQ[1]    ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; A[5]        ; SRAM_DQ[2]    ; 10.462 ; 10.462 ; 10.462 ; 10.462 ;
; A[5]        ; SRAM_DQ[3]    ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; A[5]        ; SRAM_DQ[4]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; A[5]        ; SRAM_DQ[5]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; A[5]        ; SRAM_DQ[6]    ; 10.334 ; 10.334 ; 10.334 ; 10.334 ;
; A[5]        ; SRAM_DQ[7]    ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; A[5]        ; SRAM_DQ[8]    ; 10.481 ; 10.481 ; 10.481 ; 10.481 ;
; A[5]        ; SRAM_DQ[9]    ; 10.481 ; 10.481 ; 10.481 ; 10.481 ;
; A[5]        ; SRAM_DQ[10]   ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; A[5]        ; SRAM_DQ[11]   ; 10.471 ; 10.471 ; 10.471 ; 10.471 ;
; A[5]        ; SRAM_DQ[12]   ; 10.420 ; 10.420 ; 10.420 ; 10.420 ;
; A[5]        ; SRAM_DQ[13]   ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; A[5]        ; SRAM_DQ[14]   ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; A[5]        ; SRAM_DQ[15]   ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[5]        ; U1OE_n        ;        ; 6.834  ; 6.834  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.893  ; 7.893  ;        ;
; A[6]        ; D[0]          ; 8.622  ; 8.622  ; 8.622  ; 8.622  ;
; A[6]        ; D[1]          ; 8.582  ; 8.582  ; 8.582  ; 8.582  ;
; A[6]        ; D[2]          ; 8.589  ; 8.496  ; 8.496  ; 8.589  ;
; A[6]        ; D[3]          ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; A[6]        ; D[4]          ; 8.454  ; 8.407  ; 8.407  ; 8.454  ;
; A[6]        ; D[5]          ; 8.616  ; 8.396  ; 8.396  ; 8.616  ;
; A[6]        ; D[6]          ; 8.618  ; 8.304  ; 8.304  ; 8.618  ;
; A[6]        ; D[7]          ; 8.590  ; 8.538  ; 8.538  ; 8.590  ;
; A[6]        ; FL_ADDR[6]    ; 5.917  ;        ;        ; 5.917  ;
; A[6]        ; FL_ADDR[14]   ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; A[6]        ; FL_ADDR[15]   ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; A[6]        ; FL_ADDR[16]   ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; A[6]        ; FL_ADDR[17]   ; 9.580  ;        ;        ; 9.580  ;
; A[6]        ; FL_CE_N       ; 7.930  ; 8.892  ; 8.892  ; 7.930  ;
; A[6]        ; LEDG[0]       ;        ; 8.430  ; 8.430  ;        ;
; A[6]        ; LEDG[1]       ;        ; 10.676 ; 10.676 ;        ;
; A[6]        ; LEDG[2]       ; 8.996  ;        ;        ; 8.996  ;
; A[6]        ; LEDG[3]       ; 8.648  ;        ;        ; 8.648  ;
; A[6]        ; LEDG[4]       ; 10.288 ;        ;        ; 10.288 ;
; A[6]        ; LEDG[5]       ; 10.408 ;        ;        ; 10.408 ;
; A[6]        ; LEDG[6]       ; 10.426 ;        ;        ; 10.426 ;
; A[6]        ; LEDR[6]       ; 8.209  ; 10.526 ; 10.526 ; 8.209  ;
; A[6]        ; LEDR[7]       ; 8.481  ; 11.066 ; 11.066 ; 8.481  ;
; A[6]        ; LEDR[8]       ;        ; 9.123  ; 9.123  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.676  ;        ;        ; 5.676  ;
; A[6]        ; SRAM_CE_N     ; 11.134 ;        ;        ; 11.134 ;
; A[6]        ; SRAM_DQ[0]    ; 11.294 ; 11.294 ; 11.294 ; 11.294 ;
; A[6]        ; SRAM_DQ[1]    ; 11.304 ; 11.304 ; 11.304 ; 11.304 ;
; A[6]        ; SRAM_DQ[2]    ; 11.290 ; 11.290 ; 11.290 ; 11.290 ;
; A[6]        ; SRAM_DQ[3]    ; 11.300 ; 11.300 ; 11.300 ; 11.300 ;
; A[6]        ; SRAM_DQ[4]    ; 11.274 ; 11.274 ; 11.274 ; 11.274 ;
; A[6]        ; SRAM_DQ[5]    ; 11.274 ; 11.274 ; 11.274 ; 11.274 ;
; A[6]        ; SRAM_DQ[6]    ; 11.162 ; 11.162 ; 11.162 ; 11.162 ;
; A[6]        ; SRAM_DQ[7]    ; 11.174 ; 11.174 ; 11.174 ; 11.174 ;
; A[6]        ; SRAM_DQ[8]    ; 11.309 ; 11.309 ; 11.309 ; 11.309 ;
; A[6]        ; SRAM_DQ[9]    ; 11.309 ; 11.309 ; 11.309 ; 11.309 ;
; A[6]        ; SRAM_DQ[10]   ; 11.405 ; 11.405 ; 11.405 ; 11.405 ;
; A[6]        ; SRAM_DQ[11]   ; 11.299 ; 11.299 ; 11.299 ; 11.299 ;
; A[6]        ; SRAM_DQ[12]   ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; A[6]        ; SRAM_DQ[13]   ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; A[6]        ; SRAM_DQ[14]   ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; A[6]        ; SRAM_DQ[15]   ; 11.402 ; 11.402 ; 11.402 ; 11.402 ;
; A[6]        ; U1OE_n        ;        ; 7.662  ; 7.662  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.674  ; 7.674  ;        ;
; A[7]        ; D[0]          ; 8.403  ; 8.403  ; 8.403  ; 8.403  ;
; A[7]        ; D[1]          ; 8.363  ; 8.363  ; 8.363  ; 8.363  ;
; A[7]        ; D[2]          ; 8.370  ; 8.277  ; 8.277  ; 8.370  ;
; A[7]        ; D[3]          ; 8.235  ; 8.235  ; 8.235  ; 8.235  ;
; A[7]        ; D[4]          ; 8.235  ; 8.188  ; 8.188  ; 8.235  ;
; A[7]        ; D[5]          ; 8.397  ; 8.177  ; 8.177  ; 8.397  ;
; A[7]        ; D[6]          ; 8.399  ; 8.085  ; 8.085  ; 8.399  ;
; A[7]        ; D[7]          ; 8.371  ; 8.319  ; 8.319  ; 8.371  ;
; A[7]        ; FL_ADDR[7]    ; 5.721  ;        ;        ; 5.721  ;
; A[7]        ; FL_ADDR[14]   ; 9.262  ; 9.262  ; 9.262  ; 9.262  ;
; A[7]        ; FL_ADDR[15]   ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; A[7]        ; FL_ADDR[16]   ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; A[7]        ; FL_ADDR[17]   ; 9.361  ;        ;        ; 9.361  ;
; A[7]        ; FL_CE_N       ; 7.711  ; 8.673  ; 8.673  ; 7.711  ;
; A[7]        ; LEDG[0]       ;        ; 8.211  ; 8.211  ;        ;
; A[7]        ; LEDG[1]       ;        ; 10.457 ; 10.457 ;        ;
; A[7]        ; LEDG[2]       ; 8.777  ;        ;        ; 8.777  ;
; A[7]        ; LEDG[3]       ; 8.429  ;        ;        ; 8.429  ;
; A[7]        ; LEDG[4]       ; 10.069 ;        ;        ; 10.069 ;
; A[7]        ; LEDG[5]       ; 10.189 ;        ;        ; 10.189 ;
; A[7]        ; LEDG[6]       ; 10.207 ;        ;        ; 10.207 ;
; A[7]        ; LEDR[6]       ; 7.990  ; 10.307 ; 10.307 ; 7.990  ;
; A[7]        ; LEDR[7]       ; 8.262  ; 10.847 ; 10.847 ; 8.262  ;
; A[7]        ; LEDR[8]       ;        ; 8.904  ; 8.904  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.700  ;        ;        ; 5.700  ;
; A[7]        ; SRAM_CE_N     ; 10.915 ;        ;        ; 10.915 ;
; A[7]        ; SRAM_DQ[0]    ; 11.075 ; 11.075 ; 11.075 ; 11.075 ;
; A[7]        ; SRAM_DQ[1]    ; 11.085 ; 11.085 ; 11.085 ; 11.085 ;
; A[7]        ; SRAM_DQ[2]    ; 11.071 ; 11.071 ; 11.071 ; 11.071 ;
; A[7]        ; SRAM_DQ[3]    ; 11.081 ; 11.081 ; 11.081 ; 11.081 ;
; A[7]        ; SRAM_DQ[4]    ; 11.055 ; 11.055 ; 11.055 ; 11.055 ;
; A[7]        ; SRAM_DQ[5]    ; 11.055 ; 11.055 ; 11.055 ; 11.055 ;
; A[7]        ; SRAM_DQ[6]    ; 10.943 ; 10.943 ; 10.943 ; 10.943 ;
; A[7]        ; SRAM_DQ[7]    ; 10.955 ; 10.955 ; 10.955 ; 10.955 ;
; A[7]        ; SRAM_DQ[8]    ; 11.090 ; 11.090 ; 11.090 ; 11.090 ;
; A[7]        ; SRAM_DQ[9]    ; 11.090 ; 11.090 ; 11.090 ; 11.090 ;
; A[7]        ; SRAM_DQ[10]   ; 11.186 ; 11.186 ; 11.186 ; 11.186 ;
; A[7]        ; SRAM_DQ[11]   ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; A[7]        ; SRAM_DQ[12]   ; 11.029 ; 11.029 ; 11.029 ; 11.029 ;
; A[7]        ; SRAM_DQ[13]   ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; A[7]        ; SRAM_DQ[14]   ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; A[7]        ; SRAM_DQ[15]   ; 11.183 ; 11.183 ; 11.183 ; 11.183 ;
; A[7]        ; U1OE_n        ;        ; 7.443  ; 7.443  ;        ;
; A[8]        ; D[0]          ; 7.629  ; 7.629  ; 7.629  ; 7.629  ;
; A[8]        ; D[1]          ; 7.589  ; 7.589  ; 7.589  ; 7.589  ;
; A[8]        ; D[2]          ; 7.596  ; 7.596  ; 7.596  ; 7.596  ;
; A[8]        ; D[3]          ; 7.461  ; 7.461  ; 7.461  ; 7.461  ;
; A[8]        ; D[4]          ; 7.461  ; 7.461  ; 7.461  ; 7.461  ;
; A[8]        ; D[5]          ; 7.399  ; 7.399  ; 7.399  ; 7.399  ;
; A[8]        ; D[6]          ; 7.307  ; 7.307  ; 7.307  ; 7.307  ;
; A[8]        ; D[7]          ; 7.597  ; 7.597  ; 7.597  ; 7.597  ;
; A[8]        ; FL_ADDR[8]    ; 5.349  ;        ;        ; 5.349  ;
; A[8]        ; FL_ADDR[14]   ; 8.439  ; 8.439  ; 8.439  ; 8.439  ;
; A[8]        ; FL_ADDR[15]   ; 8.319  ; 8.319  ; 8.319  ; 8.319  ;
; A[8]        ; FL_ADDR[16]   ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; A[8]        ; FL_ADDR[17]   ; 8.538  ;        ;        ; 8.538  ;
; A[8]        ; FL_CE_N       ; 6.836  ; 6.836  ; 6.836  ; 6.836  ;
; A[8]        ; LEDG[0]       ;        ; 7.388  ; 7.388  ;        ;
; A[8]        ; LEDG[1]       ;        ; 9.634  ; 9.634  ;        ;
; A[8]        ; LEDG[2]       ; 7.954  ;        ;        ; 7.954  ;
; A[8]        ; LEDG[3]       ; 7.606  ;        ;        ; 7.606  ;
; A[8]        ; LEDG[4]       ; 9.246  ;        ;        ; 9.246  ;
; A[8]        ; LEDG[5]       ; 9.366  ;        ;        ; 9.366  ;
; A[8]        ; LEDG[6]       ; 9.384  ;        ;        ; 9.384  ;
; A[8]        ; LEDR[6]       ; 7.161  ; 9.484  ; 9.484  ; 7.161  ;
; A[8]        ; LEDR[7]       ; 7.439  ; 10.024 ; 10.024 ; 7.439  ;
; A[8]        ; LEDR[8]       ; 7.067  ; 7.067  ; 7.067  ; 7.067  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.669  ;        ;        ; 5.669  ;
; A[8]        ; SRAM_CE_N     ; 10.092 ;        ;        ; 10.092 ;
; A[8]        ; SRAM_DQ[0]    ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[8]        ; SRAM_DQ[1]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; A[8]        ; SRAM_DQ[2]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[8]        ; SRAM_DQ[3]    ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; A[8]        ; SRAM_DQ[4]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[8]        ; SRAM_DQ[5]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[8]        ; SRAM_DQ[6]    ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; A[8]        ; SRAM_DQ[7]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[8]        ; SRAM_DQ[8]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[8]        ; SRAM_DQ[9]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[8]        ; SRAM_DQ[10]   ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; A[8]        ; SRAM_DQ[11]   ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[8]        ; SRAM_DQ[12]   ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; A[8]        ; SRAM_DQ[13]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[8]        ; SRAM_DQ[14]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[8]        ; SRAM_DQ[15]   ; 10.360 ; 10.360 ; 10.360 ; 10.360 ;
; A[9]        ; D[0]          ; 7.868  ; 7.868  ; 7.868  ; 7.868  ;
; A[9]        ; D[1]          ; 7.828  ; 7.828  ; 7.828  ; 7.828  ;
; A[9]        ; D[2]          ; 7.835  ; 7.835  ; 7.835  ; 7.835  ;
; A[9]        ; D[3]          ; 7.700  ; 7.700  ; 7.700  ; 7.700  ;
; A[9]        ; D[4]          ; 7.700  ; 7.700  ; 7.700  ; 7.700  ;
; A[9]        ; D[5]          ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; A[9]        ; D[6]          ; 7.546  ; 7.546  ; 7.546  ; 7.546  ;
; A[9]        ; D[7]          ; 7.836  ; 7.836  ; 7.836  ; 7.836  ;
; A[9]        ; FL_ADDR[9]    ; 5.643  ;        ;        ; 5.643  ;
; A[9]        ; FL_ADDR[14]   ; 8.439  ; 8.439  ; 8.439  ; 8.439  ;
; A[9]        ; FL_ADDR[15]   ; 8.319  ; 8.319  ; 8.319  ; 8.319  ;
; A[9]        ; FL_ADDR[16]   ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; A[9]        ; FL_ADDR[17]   ; 8.538  ;        ;        ; 8.538  ;
; A[9]        ; FL_CE_N       ; 6.882  ; 7.075  ; 7.075  ; 6.882  ;
; A[9]        ; LEDG[0]       ;        ; 7.388  ; 7.388  ;        ;
; A[9]        ; LEDG[1]       ;        ; 9.634  ; 9.634  ;        ;
; A[9]        ; LEDG[2]       ; 7.954  ;        ;        ; 7.954  ;
; A[9]        ; LEDG[3]       ; 7.606  ;        ;        ; 7.606  ;
; A[9]        ; LEDG[4]       ; 9.246  ;        ;        ; 9.246  ;
; A[9]        ; LEDG[5]       ; 9.366  ;        ;        ; 9.366  ;
; A[9]        ; LEDG[6]       ; 9.384  ;        ;        ; 9.384  ;
; A[9]        ; LEDR[6]       ; 7.161  ; 9.484  ; 9.484  ; 7.161  ;
; A[9]        ; LEDR[7]       ; 7.439  ; 10.024 ; 10.024 ; 7.439  ;
; A[9]        ; LEDR[8]       ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.492  ;        ;        ; 5.492  ;
; A[9]        ; SRAM_CE_N     ; 10.092 ;        ;        ; 10.092 ;
; A[9]        ; SRAM_DQ[0]    ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[9]        ; SRAM_DQ[1]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; A[9]        ; SRAM_DQ[2]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[9]        ; SRAM_DQ[3]    ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; A[9]        ; SRAM_DQ[4]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[9]        ; SRAM_DQ[5]    ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; A[9]        ; SRAM_DQ[6]    ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; A[9]        ; SRAM_DQ[7]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[9]        ; SRAM_DQ[8]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[9]        ; SRAM_DQ[9]    ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; A[9]        ; SRAM_DQ[10]   ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; A[9]        ; SRAM_DQ[11]   ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[9]        ; SRAM_DQ[12]   ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; A[9]        ; SRAM_DQ[13]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[9]        ; SRAM_DQ[14]   ; 10.373 ; 10.373 ; 10.373 ; 10.373 ;
; A[9]        ; SRAM_DQ[15]   ; 10.360 ; 10.360 ; 10.360 ; 10.360 ;
; A[10]       ; D[0]          ; 7.504  ; 7.504  ; 7.504  ; 7.504  ;
; A[10]       ; D[1]          ; 7.464  ; 7.464  ; 7.464  ; 7.464  ;
; A[10]       ; D[2]          ; 7.471  ; 7.471  ; 7.471  ; 7.471  ;
; A[10]       ; D[3]          ; 7.336  ; 7.336  ; 7.336  ; 7.336  ;
; A[10]       ; D[4]          ; 7.336  ; 7.336  ; 7.336  ; 7.336  ;
; A[10]       ; D[5]          ; 7.498  ; 7.274  ; 7.274  ; 7.498  ;
; A[10]       ; D[6]          ; 7.467  ; 7.182  ; 7.182  ; 7.467  ;
; A[10]       ; D[7]          ; 7.472  ; 7.472  ; 7.472  ; 7.472  ;
; A[10]       ; FL_ADDR[10]   ; 5.780  ;        ;        ; 5.780  ;
; A[10]       ; FL_ADDR[14]   ; 8.420  ; 8.420  ; 8.420  ; 8.420  ;
; A[10]       ; FL_ADDR[15]   ; 8.300  ; 8.300  ; 8.300  ; 8.300  ;
; A[10]       ; FL_ADDR[16]   ; 8.296  ; 8.296  ; 8.296  ; 8.296  ;
; A[10]       ; FL_ADDR[17]   ; 8.519  ;        ;        ; 8.519  ;
; A[10]       ; FL_CE_N       ; 6.711  ; 6.996  ; 6.996  ; 6.711  ;
; A[10]       ; LEDG[0]       ;        ; 7.369  ; 7.369  ;        ;
; A[10]       ; LEDG[1]       ;        ; 9.615  ; 9.615  ;        ;
; A[10]       ; LEDG[2]       ; 7.935  ;        ;        ; 7.935  ;
; A[10]       ; LEDG[3]       ; 7.587  ;        ;        ; 7.587  ;
; A[10]       ; LEDG[4]       ; 9.227  ;        ;        ; 9.227  ;
; A[10]       ; LEDG[5]       ; 9.347  ;        ;        ; 9.347  ;
; A[10]       ; LEDG[6]       ; 9.365  ;        ;        ; 9.365  ;
; A[10]       ; LEDR[6]       ; 7.148  ; 9.465  ; 9.465  ; 7.148  ;
; A[10]       ; LEDR[7]       ; 7.420  ; 10.005 ; 10.005 ; 7.420  ;
; A[10]       ; LEDR[8]       ; 6.942  ; 7.227  ; 7.227  ; 6.942  ;
; A[10]       ; SRAM_ADDR[10] ; 5.676  ;        ;        ; 5.676  ;
; A[10]       ; SRAM_CE_N     ; 10.073 ;        ;        ; 10.073 ;
; A[10]       ; SRAM_DQ[0]    ; 10.233 ; 10.233 ; 10.233 ; 10.233 ;
; A[10]       ; SRAM_DQ[1]    ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; A[10]       ; SRAM_DQ[2]    ; 10.229 ; 10.229 ; 10.229 ; 10.229 ;
; A[10]       ; SRAM_DQ[3]    ; 10.239 ; 10.239 ; 10.239 ; 10.239 ;
; A[10]       ; SRAM_DQ[4]    ; 10.213 ; 10.213 ; 10.213 ; 10.213 ;
; A[10]       ; SRAM_DQ[5]    ; 10.213 ; 10.213 ; 10.213 ; 10.213 ;
; A[10]       ; SRAM_DQ[6]    ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; A[10]       ; SRAM_DQ[7]    ; 10.113 ; 10.113 ; 10.113 ; 10.113 ;
; A[10]       ; SRAM_DQ[8]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[10]       ; SRAM_DQ[9]    ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; A[10]       ; SRAM_DQ[10]   ; 10.344 ; 10.344 ; 10.344 ; 10.344 ;
; A[10]       ; SRAM_DQ[11]   ; 10.238 ; 10.238 ; 10.238 ; 10.238 ;
; A[10]       ; SRAM_DQ[12]   ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; A[10]       ; SRAM_DQ[13]   ; 10.354 ; 10.354 ; 10.354 ; 10.354 ;
; A[10]       ; SRAM_DQ[14]   ; 10.354 ; 10.354 ; 10.354 ; 10.354 ;
; A[10]       ; SRAM_DQ[15]   ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; A[11]       ; D[0]          ; 7.569  ; 7.569  ; 7.569  ; 7.569  ;
; A[11]       ; D[1]          ; 7.529  ; 7.529  ; 7.529  ; 7.529  ;
; A[11]       ; D[2]          ; 7.536  ; 7.536  ; 7.536  ; 7.536  ;
; A[11]       ; D[3]          ; 7.401  ; 7.401  ; 7.401  ; 7.401  ;
; A[11]       ; D[4]          ; 7.401  ; 7.401  ; 7.401  ; 7.401  ;
; A[11]       ; D[5]          ; 7.563  ; 7.339  ; 7.339  ; 7.563  ;
; A[11]       ; D[6]          ; 7.565  ; 7.247  ; 7.247  ; 7.565  ;
; A[11]       ; D[7]          ; 7.537  ; 7.537  ; 7.537  ; 7.537  ;
; A[11]       ; FL_ADDR[11]   ; 5.572  ;        ;        ; 5.572  ;
; A[11]       ; FL_ADDR[14]   ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; A[11]       ; FL_ADDR[15]   ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[11]       ; FL_ADDR[16]   ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; A[11]       ; FL_ADDR[17]   ; 8.689  ;        ;        ; 8.689  ;
; A[11]       ; FL_CE_N       ; 6.776  ; 8.001  ; 8.001  ; 6.776  ;
; A[11]       ; LEDG[0]       ;        ; 7.539  ; 7.539  ;        ;
; A[11]       ; LEDG[1]       ;        ; 9.785  ; 9.785  ;        ;
; A[11]       ; LEDG[2]       ; 8.105  ;        ;        ; 8.105  ;
; A[11]       ; LEDG[3]       ; 7.757  ;        ;        ; 7.757  ;
; A[11]       ; LEDG[4]       ; 9.397  ;        ;        ; 9.397  ;
; A[11]       ; LEDG[5]       ; 9.517  ;        ;        ; 9.517  ;
; A[11]       ; LEDG[6]       ; 9.535  ;        ;        ; 9.535  ;
; A[11]       ; LEDR[6]       ; 7.312  ; 9.635  ; 9.635  ; 7.312  ;
; A[11]       ; LEDR[7]       ; 7.590  ; 10.175 ; 10.175 ; 7.590  ;
; A[11]       ; LEDR[8]       ; 7.007  ; 8.232  ; 8.232  ; 7.007  ;
; A[11]       ; SRAM_ADDR[11] ; 5.652  ;        ;        ; 5.652  ;
; A[11]       ; SRAM_CE_N     ; 10.243 ;        ;        ; 10.243 ;
; A[11]       ; SRAM_DQ[0]    ; 10.403 ; 10.403 ; 10.403 ; 10.403 ;
; A[11]       ; SRAM_DQ[1]    ; 10.413 ; 10.413 ; 10.413 ; 10.413 ;
; A[11]       ; SRAM_DQ[2]    ; 10.399 ; 10.399 ; 10.399 ; 10.399 ;
; A[11]       ; SRAM_DQ[3]    ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; A[11]       ; SRAM_DQ[4]    ; 10.383 ; 10.383 ; 10.383 ; 10.383 ;
; A[11]       ; SRAM_DQ[5]    ; 10.383 ; 10.383 ; 10.383 ; 10.383 ;
; A[11]       ; SRAM_DQ[6]    ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; A[11]       ; SRAM_DQ[7]    ; 10.283 ; 10.283 ; 10.283 ; 10.283 ;
; A[11]       ; SRAM_DQ[8]    ; 10.418 ; 10.418 ; 10.418 ; 10.418 ;
; A[11]       ; SRAM_DQ[9]    ; 10.418 ; 10.418 ; 10.418 ; 10.418 ;
; A[11]       ; SRAM_DQ[10]   ; 10.514 ; 10.514 ; 10.514 ; 10.514 ;
; A[11]       ; SRAM_DQ[11]   ; 10.408 ; 10.408 ; 10.408 ; 10.408 ;
; A[11]       ; SRAM_DQ[12]   ; 10.357 ; 10.357 ; 10.357 ; 10.357 ;
; A[11]       ; SRAM_DQ[13]   ; 10.524 ; 10.524 ; 10.524 ; 10.524 ;
; A[11]       ; SRAM_DQ[14]   ; 10.524 ; 10.524 ; 10.524 ; 10.524 ;
; A[11]       ; SRAM_DQ[15]   ; 10.511 ; 10.511 ; 10.511 ; 10.511 ;
; A[12]       ; D[0]          ; 7.554  ; 7.554  ; 7.554  ; 7.554  ;
; A[12]       ; D[1]          ; 7.514  ; 7.514  ; 7.514  ; 7.514  ;
; A[12]       ; D[2]          ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; A[12]       ; D[3]          ; 7.386  ; 7.386  ; 7.386  ; 7.386  ;
; A[12]       ; D[4]          ; 7.386  ; 7.386  ; 7.386  ; 7.386  ;
; A[12]       ; D[5]          ; 7.548  ; 7.324  ; 7.324  ; 7.548  ;
; A[12]       ; D[6]          ; 7.550  ; 7.232  ; 7.232  ; 7.550  ;
; A[12]       ; D[7]          ; 7.522  ; 7.522  ; 7.522  ; 7.522  ;
; A[12]       ; FL_ADDR[12]   ; 5.654  ;        ;        ; 5.654  ;
; A[12]       ; FL_ADDR[14]   ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; A[12]       ; FL_ADDR[15]   ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; A[12]       ; FL_ADDR[16]   ; 8.340  ; 8.340  ; 8.340  ; 8.340  ;
; A[12]       ; FL_ADDR[17]   ; 8.563  ;        ;        ; 8.563  ;
; A[12]       ; FL_CE_N       ; 6.761  ; 7.875  ; 7.875  ; 6.761  ;
; A[12]       ; LEDG[0]       ;        ; 7.413  ; 7.413  ;        ;
; A[12]       ; LEDG[1]       ;        ; 9.659  ; 9.659  ;        ;
; A[12]       ; LEDG[2]       ; 7.979  ;        ;        ; 7.979  ;
; A[12]       ; LEDG[3]       ; 7.631  ;        ;        ; 7.631  ;
; A[12]       ; LEDG[4]       ; 9.271  ;        ;        ; 9.271  ;
; A[12]       ; LEDG[5]       ; 9.391  ;        ;        ; 9.391  ;
; A[12]       ; LEDG[6]       ; 9.409  ;        ;        ; 9.409  ;
; A[12]       ; LEDR[6]       ; 7.186  ; 9.509  ; 9.509  ; 7.186  ;
; A[12]       ; LEDR[7]       ; 7.464  ; 10.049 ; 10.049 ; 7.464  ;
; A[12]       ; LEDR[8]       ; 6.992  ; 8.106  ; 8.106  ; 6.992  ;
; A[12]       ; SRAM_ADDR[12] ; 5.797  ;        ;        ; 5.797  ;
; A[12]       ; SRAM_CE_N     ; 10.117 ;        ;        ; 10.117 ;
; A[12]       ; SRAM_DQ[0]    ; 10.277 ; 10.277 ; 10.277 ; 10.277 ;
; A[12]       ; SRAM_DQ[1]    ; 10.287 ; 10.287 ; 10.287 ; 10.287 ;
; A[12]       ; SRAM_DQ[2]    ; 10.273 ; 10.273 ; 10.273 ; 10.273 ;
; A[12]       ; SRAM_DQ[3]    ; 10.283 ; 10.283 ; 10.283 ; 10.283 ;
; A[12]       ; SRAM_DQ[4]    ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[12]       ; SRAM_DQ[5]    ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; A[12]       ; SRAM_DQ[6]    ; 10.145 ; 10.145 ; 10.145 ; 10.145 ;
; A[12]       ; SRAM_DQ[7]    ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
; A[12]       ; SRAM_DQ[8]    ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[12]       ; SRAM_DQ[9]    ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[12]       ; SRAM_DQ[10]   ; 10.388 ; 10.388 ; 10.388 ; 10.388 ;
; A[12]       ; SRAM_DQ[11]   ; 10.282 ; 10.282 ; 10.282 ; 10.282 ;
; A[12]       ; SRAM_DQ[12]   ; 10.231 ; 10.231 ; 10.231 ; 10.231 ;
; A[12]       ; SRAM_DQ[13]   ; 10.398 ; 10.398 ; 10.398 ; 10.398 ;
; A[12]       ; SRAM_DQ[14]   ; 10.398 ; 10.398 ; 10.398 ; 10.398 ;
; A[12]       ; SRAM_DQ[15]   ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; A[13]       ; D[0]          ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; A[13]       ; D[1]          ; 7.315  ; 7.315  ; 7.315  ; 7.315  ;
; A[13]       ; D[2]          ; 7.322  ; 7.322  ; 7.322  ; 7.322  ;
; A[13]       ; D[3]          ; 7.187  ; 7.187  ; 7.187  ; 7.187  ;
; A[13]       ; D[4]          ; 7.187  ; 7.187  ; 7.187  ; 7.187  ;
; A[13]       ; D[5]          ; 7.349  ; 7.125  ; 7.125  ; 7.349  ;
; A[13]       ; D[6]          ; 7.351  ; 7.033  ; 7.033  ; 7.351  ;
; A[13]       ; D[7]          ; 7.323  ; 7.323  ; 7.323  ; 7.323  ;
; A[13]       ; FL_ADDR[13]   ; 5.601  ;        ;        ; 5.601  ;
; A[13]       ; FL_ADDR[14]   ; 8.331  ; 8.331  ; 8.331  ; 8.331  ;
; A[13]       ; FL_ADDR[15]   ; 8.211  ; 8.211  ; 8.211  ; 8.211  ;
; A[13]       ; FL_ADDR[16]   ; 8.207  ; 8.207  ; 8.207  ; 8.207  ;
; A[13]       ; FL_ADDR[17]   ; 8.430  ;        ;        ; 8.430  ;
; A[13]       ; FL_CE_N       ; 6.562  ; 7.742  ; 7.742  ; 6.562  ;
; A[13]       ; LEDG[0]       ;        ; 7.280  ; 7.280  ;        ;
; A[13]       ; LEDG[1]       ;        ; 9.526  ; 9.526  ;        ;
; A[13]       ; LEDG[2]       ; 7.846  ;        ;        ; 7.846  ;
; A[13]       ; LEDG[3]       ; 7.498  ;        ;        ; 7.498  ;
; A[13]       ; LEDG[4]       ; 9.138  ;        ;        ; 9.138  ;
; A[13]       ; LEDG[5]       ; 9.258  ;        ;        ; 9.258  ;
; A[13]       ; LEDG[6]       ; 9.276  ;        ;        ; 9.276  ;
; A[13]       ; LEDR[6]       ; 7.059  ; 9.376  ; 9.376  ; 7.059  ;
; A[13]       ; LEDR[7]       ; 7.331  ; 9.916  ; 9.916  ; 7.331  ;
; A[13]       ; LEDR[8]       ; 6.793  ; 7.973  ; 7.973  ; 6.793  ;
; A[13]       ; SRAM_ADDR[13] ; 5.709  ;        ;        ; 5.709  ;
; A[13]       ; SRAM_CE_N     ; 9.984  ;        ;        ; 9.984  ;
; A[13]       ; SRAM_DQ[0]    ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; A[13]       ; SRAM_DQ[1]    ; 10.154 ; 10.154 ; 10.154 ; 10.154 ;
; A[13]       ; SRAM_DQ[2]    ; 10.140 ; 10.140 ; 10.140 ; 10.140 ;
; A[13]       ; SRAM_DQ[3]    ; 10.150 ; 10.150 ; 10.150 ; 10.150 ;
; A[13]       ; SRAM_DQ[4]    ; 10.124 ; 10.124 ; 10.124 ; 10.124 ;
; A[13]       ; SRAM_DQ[5]    ; 10.124 ; 10.124 ; 10.124 ; 10.124 ;
; A[13]       ; SRAM_DQ[6]    ; 10.012 ; 10.012 ; 10.012 ; 10.012 ;
; A[13]       ; SRAM_DQ[7]    ; 10.024 ; 10.024 ; 10.024 ; 10.024 ;
; A[13]       ; SRAM_DQ[8]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[13]       ; SRAM_DQ[9]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[13]       ; SRAM_DQ[10]   ; 10.255 ; 10.255 ; 10.255 ; 10.255 ;
; A[13]       ; SRAM_DQ[11]   ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; A[13]       ; SRAM_DQ[12]   ; 10.098 ; 10.098 ; 10.098 ; 10.098 ;
; A[13]       ; SRAM_DQ[13]   ; 10.265 ; 10.265 ; 10.265 ; 10.265 ;
; A[13]       ; SRAM_DQ[14]   ; 10.265 ; 10.265 ; 10.265 ; 10.265 ;
; A[13]       ; SRAM_DQ[15]   ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[14]       ; D[0]          ; 7.313  ; 7.313  ; 7.313  ; 7.313  ;
; A[14]       ; D[1]          ; 7.273  ; 7.273  ; 7.273  ; 7.273  ;
; A[14]       ; D[2]          ; 7.280  ; 7.280  ; 7.280  ; 7.280  ;
; A[14]       ; D[3]          ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[14]       ; D[4]          ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[14]       ; D[5]          ; 7.307  ; 7.083  ; 7.083  ; 7.307  ;
; A[14]       ; D[6]          ; 7.309  ; 6.991  ; 6.991  ; 7.309  ;
; A[14]       ; D[7]          ; 7.281  ; 7.281  ; 7.281  ; 7.281  ;
; A[14]       ; FL_ADDR[14]   ; 6.328  ; 6.328  ; 6.328  ; 6.328  ;
; A[14]       ; FL_ADDR[15]   ; 6.382  ; 6.382  ; 6.382  ; 6.382  ;
; A[14]       ; FL_ADDR[16]   ; 6.462  ; 6.462  ; 6.462  ; 6.462  ;
; A[14]       ; FL_ADDR[17]   ; 8.036  ; 6.788  ; 6.788  ; 8.036  ;
; A[14]       ; FL_CE_N       ; 6.520  ; 6.505  ; 6.505  ; 6.520  ;
; A[14]       ; LEDG[0]       ; 6.886  ; 6.886  ; 6.886  ; 6.886  ;
; A[14]       ; LEDG[1]       ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; A[14]       ; LEDG[2]       ; 8.103  ;        ;        ; 8.103  ;
; A[14]       ; LEDG[3]       ; 7.104  ; 7.104  ; 7.104  ; 7.104  ;
; A[14]       ; LEDG[4]       ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; A[14]       ; LEDG[5]       ; 7.587  ; 7.587  ; 7.587  ; 7.587  ;
; A[14]       ; LEDG[6]       ; 7.602  ; 7.602  ; 7.602  ; 7.602  ;
; A[14]       ; LEDR[6]       ; 7.316  ; 7.814  ; 7.814  ; 7.316  ;
; A[14]       ; LEDR[7]       ; 7.588  ; 8.452  ; 8.452  ; 7.588  ;
; A[14]       ; LEDR[8]       ; 6.751  ; 7.579  ; 7.579  ; 6.751  ;
; A[14]       ; SRAM_ADDR[14] ; 7.230  ; 7.230  ; 7.230  ; 7.230  ;
; A[14]       ; SRAM_ADDR[15] ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; A[14]       ; SRAM_ADDR[16] ; 7.846  ; 7.846  ; 7.846  ; 7.846  ;
; A[14]       ; SRAM_ADDR[17] ; 7.395  ; 7.395  ; 7.395  ; 7.395  ;
; A[14]       ; SRAM_CE_N     ; 8.419  ; 8.419  ; 8.419  ; 8.419  ;
; A[14]       ; SRAM_DQ[0]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; A[14]       ; SRAM_DQ[1]    ; 7.931  ; 7.931  ; 7.931  ; 7.931  ;
; A[14]       ; SRAM_DQ[2]    ; 7.917  ; 7.917  ; 7.917  ; 7.917  ;
; A[14]       ; SRAM_DQ[3]    ; 7.927  ; 7.927  ; 7.927  ; 7.927  ;
; A[14]       ; SRAM_DQ[4]    ; 7.901  ; 7.901  ; 7.901  ; 7.901  ;
; A[14]       ; SRAM_DQ[5]    ; 7.901  ; 7.901  ; 7.901  ; 7.901  ;
; A[14]       ; SRAM_DQ[6]    ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; A[14]       ; SRAM_DQ[7]    ; 7.801  ; 7.801  ; 7.801  ; 7.801  ;
; A[14]       ; SRAM_DQ[8]    ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; A[14]       ; SRAM_DQ[9]    ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; A[14]       ; SRAM_DQ[10]   ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; A[14]       ; SRAM_DQ[11]   ; 7.919  ; 7.919  ; 7.919  ; 7.919  ;
; A[14]       ; SRAM_DQ[12]   ; 7.868  ; 7.868  ; 7.868  ; 7.868  ;
; A[14]       ; SRAM_DQ[13]   ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[14]       ; SRAM_DQ[14]   ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[14]       ; SRAM_DQ[15]   ; 8.022  ; 8.022  ; 8.022  ; 8.022  ;
; A[14]       ; SRAM_LB_N     ; 6.941  ; 6.941  ; 6.941  ; 6.941  ;
; A[14]       ; SRAM_UB_N     ; 6.701  ; 6.701  ; 6.701  ; 6.701  ;
; A[15]       ; D[0]          ; 7.299  ; 7.299  ; 7.299  ; 7.299  ;
; A[15]       ; D[1]          ; 7.259  ; 7.259  ; 7.259  ; 7.259  ;
; A[15]       ; D[2]          ; 7.266  ; 7.266  ; 7.266  ; 7.266  ;
; A[15]       ; D[3]          ; 7.131  ; 7.131  ; 7.131  ; 7.131  ;
; A[15]       ; D[4]          ; 7.131  ; 7.131  ; 7.131  ; 7.131  ;
; A[15]       ; D[5]          ; 7.069  ; 7.293  ; 7.293  ; 7.069  ;
; A[15]       ; D[6]          ; 6.977  ; 7.295  ; 7.295  ; 6.977  ;
; A[15]       ; D[7]          ; 7.267  ; 7.267  ; 7.267  ; 7.267  ;
; A[15]       ; FL_ADDR[14]   ; 7.555  ; 7.555  ; 7.555  ; 7.555  ;
; A[15]       ; FL_ADDR[15]   ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; A[15]       ; FL_ADDR[16]   ; 7.431  ; 7.431  ; 7.431  ; 7.431  ;
; A[15]       ; FL_ADDR[17]   ; 7.654  ; 7.724  ; 7.724  ; 7.654  ;
; A[15]       ; FL_CE_N       ; 6.424  ; 6.371  ; 6.371  ; 6.424  ;
; A[15]       ; LEDG[0]       ; 6.574  ; 6.504  ; 6.504  ; 6.574  ;
; A[15]       ; LEDG[1]       ; 7.592  ; 7.592  ; 7.592  ; 7.592  ;
; A[15]       ; LEDG[2]       ; 7.070  ;        ;        ; 7.070  ;
; A[15]       ; LEDG[3]       ; 6.722  ; 6.792  ; 6.792  ; 6.722  ;
; A[15]       ; LEDG[4]       ; 7.204  ; 7.204  ; 7.204  ; 7.204  ;
; A[15]       ; LEDG[5]       ; 7.196  ; 7.196  ; 7.196  ; 7.196  ;
; A[15]       ; LEDG[6]       ; 7.211  ; 7.211  ; 7.211  ; 7.211  ;
; A[15]       ; LEDR[6]       ; 6.703  ; 7.423  ; 7.423  ; 6.703  ;
; A[15]       ; LEDR[7]       ; 8.061  ; 8.061  ; 8.061  ; 8.061  ;
; A[15]       ; LEDR[8]       ; 7.267  ; 6.737  ; 6.737  ; 7.267  ;
; A[15]       ; SRAM_ADDR[14] ; 6.911  ; 6.911  ; 6.911  ; 6.911  ;
; A[15]       ; SRAM_ADDR[15] ; 7.164  ; 7.164  ; 7.164  ; 7.164  ;
; A[15]       ; SRAM_ADDR[16] ; 7.424  ; 7.424  ; 7.424  ; 7.424  ;
; A[15]       ; SRAM_ADDR[17] ; 7.143  ; 7.143  ; 7.143  ; 7.143  ;
; A[15]       ; SRAM_CE_N     ; 8.050  ; 8.050  ; 8.050  ; 8.050  ;
; A[15]       ; SRAM_DQ[0]    ; 7.670  ; 7.670  ; 7.670  ; 7.670  ;
; A[15]       ; SRAM_DQ[1]    ; 7.680  ; 7.680  ; 7.680  ; 7.680  ;
; A[15]       ; SRAM_DQ[2]    ; 7.666  ; 7.666  ; 7.666  ; 7.666  ;
; A[15]       ; SRAM_DQ[3]    ; 7.676  ; 7.676  ; 7.676  ; 7.676  ;
; A[15]       ; SRAM_DQ[4]    ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[15]       ; SRAM_DQ[5]    ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; A[15]       ; SRAM_DQ[6]    ; 7.538  ; 7.538  ; 7.538  ; 7.538  ;
; A[15]       ; SRAM_DQ[7]    ; 7.550  ; 7.550  ; 7.550  ; 7.550  ;
; A[15]       ; SRAM_DQ[8]    ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; A[15]       ; SRAM_DQ[9]    ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; A[15]       ; SRAM_DQ[10]   ; 7.774  ; 7.774  ; 7.774  ; 7.774  ;
; A[15]       ; SRAM_DQ[11]   ; 7.668  ; 7.668  ; 7.668  ; 7.668  ;
; A[15]       ; SRAM_DQ[12]   ; 7.617  ; 7.617  ; 7.617  ; 7.617  ;
; A[15]       ; SRAM_DQ[13]   ; 7.784  ; 7.784  ; 7.784  ; 7.784  ;
; A[15]       ; SRAM_DQ[14]   ; 7.784  ; 7.784  ; 7.784  ; 7.784  ;
; A[15]       ; SRAM_DQ[15]   ; 7.771  ; 7.771  ; 7.771  ; 7.771  ;
; A[15]       ; SRAM_LB_N     ; 6.690  ; 6.690  ; 6.690  ; 6.690  ;
; A[15]       ; SRAM_UB_N     ; 6.450  ; 6.450  ; 6.450  ; 6.450  ;
; D[0]        ; SRAM_DQ[0]    ; 5.938  ;        ;        ; 5.938  ;
; D[0]        ; SRAM_DQ[8]    ; 5.911  ;        ;        ; 5.911  ;
; D[1]        ; SRAM_DQ[1]    ; 5.923  ;        ;        ; 5.923  ;
; D[1]        ; SRAM_DQ[9]    ; 5.824  ;        ;        ; 5.824  ;
; D[2]        ; SRAM_DQ[2]    ; 5.941  ;        ;        ; 5.941  ;
; D[2]        ; SRAM_DQ[10]   ; 5.917  ;        ;        ; 5.917  ;
; D[3]        ; SRAM_DQ[3]    ; 5.637  ;        ;        ; 5.637  ;
; D[3]        ; SRAM_DQ[11]   ; 5.689  ;        ;        ; 5.689  ;
; D[4]        ; SRAM_DQ[4]    ; 5.626  ;        ;        ; 5.626  ;
; D[4]        ; SRAM_DQ[12]   ; 5.619  ;        ;        ; 5.619  ;
; D[5]        ; SRAM_DQ[5]    ; 5.559  ;        ;        ; 5.559  ;
; D[5]        ; SRAM_DQ[13]   ; 5.545  ;        ;        ; 5.545  ;
; D[6]        ; SRAM_DQ[6]    ; 5.499  ;        ;        ; 5.499  ;
; D[6]        ; SRAM_DQ[14]   ; 5.504  ;        ;        ; 5.504  ;
; D[7]        ; SRAM_DQ[7]    ; 5.746  ;        ;        ; 5.746  ;
; D[7]        ; SRAM_DQ[15]   ; 5.363  ;        ;        ; 5.363  ;
; FL_DQ[0]    ; D[0]          ; 6.786  ;        ;        ; 6.786  ;
; FL_DQ[1]    ; D[1]          ; 6.970  ;        ;        ; 6.970  ;
; FL_DQ[2]    ; D[2]          ; 6.360  ;        ;        ; 6.360  ;
; FL_DQ[3]    ; D[3]          ; 6.672  ;        ;        ; 6.672  ;
; FL_DQ[4]    ; D[4]          ; 6.907  ;        ;        ; 6.907  ;
; FL_DQ[5]    ; D[5]          ; 7.441  ; 7.441  ; 7.441  ; 7.441  ;
; FL_DQ[6]    ; D[6]          ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; FL_DQ[7]    ; D[7]          ; 7.275  ; 7.275  ; 7.275  ; 7.275  ;
; IORQ_n      ; BUSDIR_n      ; 6.121  ;        ;        ; 6.121  ;
; IORQ_n      ; D[0]          ; 6.850  ; 6.850  ; 6.850  ; 6.850  ;
; IORQ_n      ; D[1]          ; 6.810  ; 6.810  ; 6.810  ; 6.810  ;
; IORQ_n      ; D[2]          ; 6.724  ; 6.817  ; 6.817  ; 6.724  ;
; IORQ_n      ; D[3]          ; 6.682  ; 6.682  ; 6.682  ; 6.682  ;
; IORQ_n      ; D[4]          ; 6.635  ; 6.682  ; 6.682  ; 6.635  ;
; IORQ_n      ; D[5]          ; 6.624  ; 6.844  ; 6.844  ; 6.624  ;
; IORQ_n      ; D[6]          ; 6.532  ; 6.846  ; 6.846  ; 6.532  ;
; IORQ_n      ; D[7]          ; 6.766  ; 6.818  ; 6.818  ; 6.766  ;
; IORQ_n      ; U1OE_n        ; 6.503  ;        ;        ; 6.503  ;
; M1_n        ; BUSDIR_n      ;        ; 5.912  ; 5.912  ;        ;
; M1_n        ; D[0]          ; 6.641  ; 6.641  ; 6.641  ; 6.641  ;
; M1_n        ; D[1]          ; 6.601  ; 6.601  ; 6.601  ; 6.601  ;
; M1_n        ; D[2]          ; 6.608  ; 6.515  ; 6.515  ; 6.608  ;
; M1_n        ; D[3]          ; 6.473  ; 6.473  ; 6.473  ; 6.473  ;
; M1_n        ; D[4]          ; 6.473  ; 6.426  ; 6.426  ; 6.473  ;
; M1_n        ; D[5]          ; 6.635  ; 6.415  ; 6.415  ; 6.635  ;
; M1_n        ; D[6]          ; 6.637  ; 6.323  ; 6.323  ; 6.637  ;
; M1_n        ; D[7]          ; 6.609  ; 6.557  ; 6.557  ; 6.609  ;
; M1_n        ; U1OE_n        ;        ; 6.365  ; 6.365  ;        ;
; RD_n        ; BUSDIR_n      ; 6.227  ;        ;        ; 6.227  ;
; RD_n        ; D[0]          ; 6.320  ; 6.320  ; 6.320  ; 6.320  ;
; RD_n        ; D[1]          ; 6.280  ; 6.280  ; 6.280  ; 6.280  ;
; RD_n        ; D[2]          ; 6.287  ; 6.287  ; 6.287  ; 6.287  ;
; RD_n        ; D[3]          ; 6.152  ; 6.152  ; 6.152  ; 6.152  ;
; RD_n        ; D[4]          ; 6.152  ; 6.152  ; 6.152  ; 6.152  ;
; RD_n        ; D[5]          ; 6.314  ; 6.314  ; 6.314  ; 6.314  ;
; RD_n        ; D[6]          ; 6.245  ; 6.316  ; 6.316  ; 6.245  ;
; RD_n        ; D[7]          ; 6.288  ; 6.288  ; 6.288  ; 6.288  ;
; RD_n        ; FL_CE_N       ; 6.552  ;        ;        ; 6.552  ;
; RD_n        ; FL_OE_N       ; 5.307  ;        ;        ; 5.307  ;
; RD_n        ; LEDR[7]       ;        ; 7.208  ; 7.208  ;        ;
; RD_n        ; U1OE_n        ; 6.679  ;        ;        ; 6.679  ;
; SLTSL_n     ; D[0]          ; 7.175  ; 6.849  ; 6.849  ; 7.175  ;
; SLTSL_n     ; D[1]          ; 7.290  ; 7.187  ; 7.187  ; 7.290  ;
; SLTSL_n     ; D[2]          ; 7.071  ; 6.745  ; 6.745  ; 7.071  ;
; SLTSL_n     ; D[3]          ; 6.736  ; 6.736  ; 6.736  ; 6.736  ;
; SLTSL_n     ; D[4]          ; 6.843  ; 6.843  ; 6.843  ; 6.843  ;
; SLTSL_n     ; D[5]          ; 7.489  ; 7.709  ; 7.709  ; 7.489  ;
; SLTSL_n     ; D[6]          ; 7.397  ; 7.487  ; 7.487  ; 7.397  ;
; SLTSL_n     ; D[7]          ; 7.631  ; 7.683  ; 7.683  ; 7.631  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.625  ; 7.625  ; 7.625  ; 7.625  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.505  ; 7.505  ; 7.505  ; 7.505  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.501  ; 7.501  ; 7.501  ; 7.501  ;
; SLTSL_n     ; FL_ADDR[17]   ; 7.724  ;        ;        ; 7.724  ;
; SLTSL_n     ; FL_CE_N       ; 7.346  ; 7.036  ; 7.036  ; 7.346  ;
; SLTSL_n     ; LEDG[0]       ;        ; 6.574  ; 6.574  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.002  ; 7.002  ;        ;
; SLTSL_n     ; LEDG[3]       ; 6.792  ;        ;        ; 6.792  ;
; SLTSL_n     ; LEDG[4]       ; 6.614  ;        ;        ; 6.614  ;
; SLTSL_n     ; LEDG[5]       ; 6.498  ;        ;        ; 6.498  ;
; SLTSL_n     ; LEDG[6]       ; 6.516  ; 6.937  ; 6.937  ; 6.516  ;
; SLTSL_n     ; LEDG[7]       ;        ; 6.222  ; 6.222  ;        ;
; SLTSL_n     ; LEDR[6]       ;        ; 6.915  ; 6.915  ;        ;
; SLTSL_n     ; LEDR[7]       ;        ; 7.593  ; 7.593  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.267  ; 7.267  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.460  ;        ;        ; 7.460  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.620  ; 7.620  ; 7.620  ; 7.620  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.630  ; 7.630  ; 7.630  ; 7.630  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.616  ; 7.616  ; 7.616  ; 7.616  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.626  ; 7.626  ; 7.626  ; 7.626  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.488  ; 7.488  ; 7.488  ; 7.488  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.500  ; 7.500  ; 7.500  ; 7.500  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.731  ; 7.731  ; 7.731  ; 7.731  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.625  ; 7.625  ; 7.625  ; 7.625  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.741  ; 7.741  ; 7.741  ; 7.741  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.741  ; 7.741  ; 7.741  ; 7.741  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.728  ; 7.728  ; 7.728  ; 7.728  ;
; SLTSL_n     ; U1OE_n        ; 6.749  ;        ;        ; 6.749  ;
; SRAM_DQ[0]  ; D[0]          ; 7.077  ;        ;        ; 7.077  ;
; SRAM_DQ[1]  ; D[1]          ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; SRAM_DQ[2]  ; D[2]          ; 7.173  ;        ;        ; 7.173  ;
; SRAM_DQ[3]  ; D[3]          ; 6.949  ;        ;        ; 6.949  ;
; SRAM_DQ[4]  ; D[4]          ; 7.341  ; 7.341  ; 7.341  ; 7.341  ;
; SRAM_DQ[5]  ; D[5]          ; 7.191  ;        ;        ; 7.191  ;
; SRAM_DQ[6]  ; D[6]          ; 6.811  ;        ;        ; 6.811  ;
; SRAM_DQ[7]  ; D[7]          ; 7.075  ;        ;        ; 7.075  ;
; SRAM_DQ[8]  ; D[0]          ; 7.122  ; 7.122  ; 7.122  ; 7.122  ;
; SRAM_DQ[9]  ; D[1]          ; 7.155  ;        ;        ; 7.155  ;
; SRAM_DQ[10] ; D[2]          ; 7.450  ;        ;        ; 7.450  ;
; SRAM_DQ[11] ; D[3]          ; 7.073  ; 7.073  ; 7.073  ; 7.073  ;
; SRAM_DQ[12] ; D[4]          ; 6.868  ;        ;        ; 6.868  ;
; SRAM_DQ[13] ; D[5]          ; 7.193  ;        ;        ; 7.193  ;
; SRAM_DQ[14] ; D[6]          ; 6.797  ;        ;        ; 6.797  ;
; SRAM_DQ[15] ; D[7]          ; 7.060  ;        ;        ; 7.060  ;
; SW[0]       ; D[1]          ;        ; 4.441  ; 4.441  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 4.770  ; 4.770  ; 4.770  ; 4.770  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.947  ; 4.947  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.992  ; 4.992  ;        ;
; SW[3]       ; LEDR[3]       ; 2.537  ;        ;        ; 2.537  ;
; SW[7]       ; D[1]          ; 4.766  ;        ;        ; 4.766  ;
; SW[8]       ; D[0]          ; 4.651  ; 4.651  ; 4.651  ; 4.651  ;
; SW[8]       ; D[1]          ; 4.611  ; 4.611  ; 4.611  ; 4.611  ;
; SW[8]       ; D[2]          ; 4.618  ; 4.525  ; 4.525  ; 4.618  ;
; SW[8]       ; D[3]          ; 4.483  ; 4.483  ; 4.483  ; 4.483  ;
; SW[8]       ; D[4]          ; 4.483  ; 4.436  ; 4.436  ; 4.483  ;
; SW[8]       ; D[5]          ; 4.645  ; 4.425  ; 4.425  ; 4.645  ;
; SW[8]       ; D[6]          ; 4.647  ; 4.333  ; 4.333  ; 4.647  ;
; SW[8]       ; D[7]          ; 4.619  ; 4.567  ; 4.567  ; 4.619  ;
; SW[8]       ; LEDG[1]       ; 3.722  ;        ;        ; 3.722  ;
; SW[8]       ; SRAM_CE_N     ;        ; 4.180  ; 4.180  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 4.374  ; 4.374  ; 4.374  ; 4.374  ;
; SW[8]       ; SRAM_DQ[1]    ; 4.384  ; 4.384  ; 4.384  ; 4.384  ;
; SW[8]       ; SRAM_DQ[2]    ; 4.370  ; 4.370  ; 4.370  ; 4.370  ;
; SW[8]       ; SRAM_DQ[3]    ; 4.380  ; 4.380  ; 4.380  ; 4.380  ;
; SW[8]       ; SRAM_DQ[4]    ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[8]       ; SRAM_DQ[5]    ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[8]       ; SRAM_DQ[6]    ; 4.242  ; 4.242  ; 4.242  ; 4.242  ;
; SW[8]       ; SRAM_DQ[7]    ; 4.254  ; 4.254  ; 4.254  ; 4.254  ;
; SW[8]       ; SRAM_DQ[8]    ; 4.377  ; 4.377  ; 4.377  ; 4.377  ;
; SW[8]       ; SRAM_DQ[9]    ; 4.377  ; 4.377  ; 4.377  ; 4.377  ;
; SW[8]       ; SRAM_DQ[10]   ; 4.473  ; 4.473  ; 4.473  ; 4.473  ;
; SW[8]       ; SRAM_DQ[11]   ; 4.367  ; 4.367  ; 4.367  ; 4.367  ;
; SW[8]       ; SRAM_DQ[12]   ; 4.316  ; 4.316  ; 4.316  ; 4.316  ;
; SW[8]       ; SRAM_DQ[13]   ; 4.483  ; 4.483  ; 4.483  ; 4.483  ;
; SW[8]       ; SRAM_DQ[14]   ; 4.483  ; 4.483  ; 4.483  ; 4.483  ;
; SW[8]       ; SRAM_DQ[15]   ; 4.470  ; 4.470  ; 4.470  ; 4.470  ;
; SW[9]       ; D[0]          ; 5.006  ; 5.006  ; 5.006  ; 5.006  ;
; SW[9]       ; D[1]          ; 5.489  ; 5.489  ; 5.489  ; 5.489  ;
; SW[9]       ; D[2]          ; 5.496  ; 5.487  ; 5.487  ; 5.496  ;
; SW[9]       ; D[3]          ; 5.361  ; 5.361  ; 5.361  ; 5.361  ;
; SW[9]       ; D[4]          ; 5.246  ; 5.361  ; 5.361  ; 5.246  ;
; SW[9]       ; D[5]          ; 5.523  ; 5.299  ; 5.299  ; 5.523  ;
; SW[9]       ; D[6]          ; 5.525  ; 5.207  ; 5.207  ; 5.525  ;
; SW[9]       ; D[7]          ; 5.497  ; 5.497  ; 5.497  ; 5.497  ;
; SW[9]       ; FL_ADDR[14]   ; 5.325  ; 5.325  ; 5.325  ; 5.325  ;
; SW[9]       ; FL_ADDR[15]   ; 5.205  ; 5.205  ; 5.205  ; 5.205  ;
; SW[9]       ; FL_ADDR[16]   ; 5.201  ; 5.201  ; 5.201  ; 5.201  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.424  ; 5.424  ;        ;
; SW[9]       ; FL_CE_N       ; 4.736  ; 5.046  ; 5.046  ; 4.736  ;
; SW[9]       ; LEDG[0]       ; 4.274  ;        ;        ; 4.274  ;
; SW[9]       ; LEDG[1]       ; 4.702  ;        ;        ; 4.702  ;
; SW[9]       ; LEDG[3]       ;        ; 4.492  ; 4.492  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.314  ; 4.314  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.198  ; 4.198  ;        ;
; SW[9]       ; LEDG[6]       ; 4.671  ; 4.216  ; 4.216  ; 4.671  ;
; SW[9]       ; LEDG[7]       ; 3.922  ;        ;        ; 3.922  ;
; SW[9]       ; LEDR[6]       ; 4.649  ;        ;        ; 4.649  ;
; SW[9]       ; LEDR[7]       ; 5.327  ;        ;        ; 5.327  ;
; SW[9]       ; LEDR[8]       ; 4.967  ;        ;        ; 4.967  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.160  ; 5.160  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.320  ; 5.320  ; 5.320  ; 5.320  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.330  ; 5.330  ; 5.330  ; 5.330  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.316  ; 5.316  ; 5.316  ; 5.316  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.326  ; 5.326  ; 5.326  ; 5.326  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.300  ; 5.300  ; 5.300  ; 5.300  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.300  ; 5.300  ; 5.300  ; 5.300  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.188  ; 5.188  ; 5.188  ; 5.188  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.200  ; 5.200  ; 5.200  ; 5.200  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.335  ; 5.335  ; 5.335  ; 5.335  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.335  ; 5.335  ; 5.335  ; 5.335  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.431  ; 5.431  ; 5.431  ; 5.431  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.325  ; 5.325  ; 5.325  ; 5.325  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.274  ; 5.274  ; 5.274  ; 5.274  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.441  ; 5.441  ; 5.441  ; 5.441  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.441  ; 5.441  ; 5.441  ; 5.441  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.428  ; 5.428  ; 5.428  ; 5.428  ;
; SW[9]       ; U1OE_n        ;        ; 4.449  ; 4.449  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.664  ; 6.664  ; 6.664  ; 6.664  ;
; WR_n        ; SRAM_DQ[1]    ; 6.674  ; 6.674  ; 6.674  ; 6.674  ;
; WR_n        ; SRAM_DQ[2]    ; 6.660  ; 6.660  ; 6.660  ; 6.660  ;
; WR_n        ; SRAM_DQ[3]    ; 6.670  ; 6.670  ; 6.670  ; 6.670  ;
; WR_n        ; SRAM_DQ[4]    ; 6.644  ; 6.644  ; 6.644  ; 6.644  ;
; WR_n        ; SRAM_DQ[5]    ; 6.644  ; 6.644  ; 6.644  ; 6.644  ;
; WR_n        ; SRAM_DQ[6]    ; 6.532  ; 6.532  ; 6.532  ; 6.532  ;
; WR_n        ; SRAM_DQ[7]    ; 6.544  ; 6.544  ; 6.544  ; 6.544  ;
; WR_n        ; SRAM_DQ[8]    ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; WR_n        ; SRAM_DQ[9]    ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; WR_n        ; SRAM_DQ[10]   ; 6.767  ; 6.767  ; 6.767  ; 6.767  ;
; WR_n        ; SRAM_DQ[11]   ; 6.661  ; 6.661  ; 6.661  ; 6.661  ;
; WR_n        ; SRAM_DQ[12]   ; 6.610  ; 6.610  ; 6.610  ; 6.610  ;
; WR_n        ; SRAM_DQ[13]   ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; WR_n        ; SRAM_DQ[14]   ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; WR_n        ; SRAM_DQ[15]   ; 6.764  ; 6.764  ; 6.764  ; 6.764  ;
; WR_n        ; SRAM_WE_N     ; 5.597  ;        ;        ; 5.597  ;
; WR_n        ; U1OE_n        ; 7.013  ;        ;        ; 7.013  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 554      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 554      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 63    ; 63   ;
; Unconstrained Input Port Paths  ; 1486  ; 1486 ;
; Unconstrained Output Ports      ; 120   ; 120  ;
; Unconstrained Output Port Paths ; 1956  ; 1956 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Feb 10 12:30:26 2023
Info: Command: quartus_sta SDMapper_Top -c SDMapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDMapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
    Info (332105): create_clock -period 1.000 -name clock_i clock_i
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_sel_q[0] sd_sel_q[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.911
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.911      -203.940 clock_i 
    Info (332119):    -1.171        -2.364 A[2] 
    Info (332119):    -0.537        -0.537 sd_sel_q[0] 
    Info (332119):     2.116         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -11.719
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.719       -79.284 A[2] 
    Info (332119):    -1.864        -1.864 CLOCK_50 
    Info (332119):    -0.144        -0.144 sd_sel_q[0] 
    Info (332119):     0.252         0.000 clock_i 
Info (332146): Worst-case recovery slack is -0.609
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.609        -0.609 clock_i 
    Info (332119):     4.051         0.000 A[2] 
Info (332146): Worst-case removal slack is -3.576
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.576       -29.968 A[2] 
    Info (332119):     1.361         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -2.853 CLOCK_50 
    Info (332119):    -1.469       -62.837 A[2] 
    Info (332119):    -0.611       -57.434 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.509       -57.008 clock_i 
    Info (332119):    -0.286        -0.286 A[2] 
    Info (332119):     0.145         0.000 sd_sel_q[0] 
    Info (332119):     1.343         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -5.490
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.490       -47.292 A[2] 
    Info (332119):    -0.963        -0.963 CLOCK_50 
    Info (332119):    -0.263        -0.263 clock_i 
    Info (332119):    -0.045        -0.045 sd_sel_q[0] 
Info (332146): Worst-case recovery slack is 0.221
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.221         0.000 clock_i 
    Info (332119):     1.885         0.000 A[2] 
Info (332146): Worst-case removal slack is -1.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.107        -9.147 A[2] 
    Info (332119):     0.659         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -1.222       -52.070 A[2] 
    Info (332119):    -0.500       -47.000 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4562 megabytes
    Info: Processing ended: Fri Feb 10 12:30:27 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


