TimeQuest Timing Analyzer report for VitaPolyOne
Tue Nov 11 01:34:55 2014
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50M'
 13. Slow 1200mV 85C Model Hold: 'clk50M'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk50M'
 29. Slow 1200mV 0C Model Hold: 'clk50M'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk50M'
 44. Fast 1200mV 0C Model Hold: 'clk50M'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name      ; VitaPolyOne                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE10E22C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; VitaPolyOne.sdc ; OK     ; Tue Nov 11 01:34:53 2014 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk50M     ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.92 MHz ; 67.92 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+-------+--------------------+
; Clock  ; Slack ; End Point TNS      ;
+--------+-------+--------------------+
; clk50M ; 5.277 ; 0.000              ;
+--------+-------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 0.312 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+-------+----------------------------------+
; Clock  ; Slack ; End Point TNS                    ;
+--------+-------+----------------------------------+
; clk50M ; 9.465 ; 0.000                            ;
+--------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50M'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.277 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.490     ; 14.154     ;
; 5.300 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.490     ; 14.131     ;
; 5.423 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.490     ; 14.008     ;
; 5.446 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.490     ; 13.985     ;
; 5.569 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.490     ; 13.862     ;
; 5.592 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.490     ; 13.839     ;
; 5.737 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.490     ; 13.694     ;
; 5.738 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.490     ; 13.693     ;
; 5.903 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.490     ; 13.528     ;
; 6.034 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 13.382     ;
; 6.046 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 13.370     ;
; 6.180 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 13.236     ;
; 6.192 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 13.224     ;
; 6.769 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 12.647     ;
; 7.234 ; pwm8dac1:dac1|in_data_buff[2]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.656      ;
; 7.246 ; pwm8dac1:dac1|cnt[0]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.012     ; 2.663      ;
; 7.263 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 12.153     ;
; 7.293 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 12.123     ;
; 7.409 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 12.007     ;
; 7.413 ; pwm8dac1:dac1|in_data_buff[0]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.477      ;
; 7.439 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 11.977     ;
; 7.530 ; pwm8dac1:dac1|in_data_buff[1]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.360      ;
; 7.555 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 11.861     ;
; 7.585 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 11.831     ;
; 7.629 ; pwm8dac1:dac1|cnt[4]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.261      ;
; 7.640 ; pwm8dac1:dac1|cnt[2]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.250      ;
; 7.670 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 12.156     ;
; 7.678 ; pwm8dac1:dac1|in_data_buff[3]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.212      ;
; 7.701 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 11.715     ;
; 7.720 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 12.106     ;
; 7.726 ; pwm8dac1:dac1|cnt[1]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.164      ;
; 7.731 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 11.685     ;
; 7.774 ; pwm8dac1:dac1|in_data_buff[6]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.116      ;
; 7.812 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 12.025     ;
; 7.817 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 12.009     ;
; 7.824 ; pwm8dac1:dac1|in_data_buff[5]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.066      ;
; 7.838 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.999     ;
; 7.847 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 11.569     ;
; 7.877 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[10] ; clk50M       ; clk50M      ; 20.000       ; -0.505     ; 11.539     ;
; 7.884 ; pwm8dac1:dac1|cnt[3]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.006      ;
; 7.892 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.932     ;
; 7.898 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.926     ;
; 7.912 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.912     ;
; 7.919 ; pwm8dac1:dac1|in_data_buff[4]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 1.971      ;
; 7.935 ; pwm8dac1:dac1|cnt[6]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 1.955      ;
; 7.942 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.882     ;
; 7.948 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.876     ;
; 7.962 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.862     ;
; 8.030 ; pwm8dac1:dac1|cnt[5]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 1.860      ;
; 8.032 ; adsr32:adsr1|sout[9]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 11.808     ;
; 8.034 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 11.801     ;
; 8.039 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.785     ;
; 8.040 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 11.795     ;
; 8.045 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.779     ;
; 8.054 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 11.781     ;
; 8.059 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.765     ;
; 8.060 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 11.775     ;
; 8.066 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 11.769     ;
; 8.080 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 11.755     ;
; 8.093 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.091     ; 11.737     ;
; 8.093 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.091     ; 11.737     ;
; 8.142 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[12]                ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.684     ;
; 8.142 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[11]                ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.684     ;
; 8.142 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[10]                ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.684     ;
; 8.142 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[4]                 ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.684     ;
; 8.142 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[9]                 ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.684     ;
; 8.142 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[8]                 ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.684     ;
; 8.143 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.091     ; 11.687     ;
; 8.143 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.091     ; 11.687     ;
; 8.169 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[15]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.668     ;
; 8.169 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[13]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.668     ;
; 8.169 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[14]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.668     ;
; 8.169 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[18]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.668     ;
; 8.169 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[17]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.668     ;
; 8.169 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[16]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.668     ;
; 8.169 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[19]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.668     ;
; 8.192 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[12]                ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.634     ;
; 8.192 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[11]                ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.634     ;
; 8.192 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[10]                ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.634     ;
; 8.192 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[4]                 ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.634     ;
; 8.192 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[9]                 ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.634     ;
; 8.192 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[8]                 ; clk50M       ; clk50M      ; 20.000       ; -0.095     ; 11.634     ;
; 8.193 ; adsr32:adsr1|sout[4]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 11.647     ;
; 8.219 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[15]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.618     ;
; 8.219 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[13]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.618     ;
; 8.219 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[14]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.618     ;
; 8.219 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[18]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.618     ;
; 8.219 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[17]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.618     ;
; 8.219 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[16]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.618     ;
; 8.219 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[19]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 11.618     ;
; 8.235 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 11.606     ;
; 8.235 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 11.606     ;
; 8.240 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.091     ; 11.590     ;
; 8.240 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.091     ; 11.590     ;
; 8.254 ; adsr32:adsr1|sout[9]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.083     ; 11.584     ;
; 8.259 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.097     ; 11.565     ;
; 8.260 ; adsr32:adsr1|sout[9]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.083     ; 11.578     ;
; 8.261 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 11.580     ;
; 8.261 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 11.580     ;
; 8.274 ; adsr32:adsr1|sout[9]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.083     ; 11.564     ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50M'                                                                                                                          ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.146      ;
; 0.314 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.148      ;
; 0.316 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.150      ;
; 0.316 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.150      ;
; 0.318 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.152      ;
; 0.320 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.154      ;
; 0.324 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.158      ;
; 0.325 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.159      ;
; 0.327 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.161      ;
; 0.327 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.161      ;
; 0.328 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.162      ;
; 0.329 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.163      ;
; 0.329 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.163      ;
; 0.331 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.165      ;
; 0.337 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.171      ;
; 0.339 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.173      ;
; 0.347 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.181      ;
; 0.349 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.183      ;
; 0.351 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.185      ;
; 0.352 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.186      ;
; 0.355 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.189      ;
; 0.356 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.190      ;
; 0.357 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.191      ;
; 0.359 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.193      ;
; 0.359 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.193      ;
; 0.362 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.196      ;
; 0.365 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.199      ;
; 0.366 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.200      ;
; 0.367 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.201      ;
; 0.367 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.201      ;
; 0.368 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.202      ;
; 0.372 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.206      ;
; 0.375 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.209      ;
; 0.377 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.211      ;
; 0.381 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.215      ;
; 0.383 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.217      ;
; 0.387 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.221      ;
; 0.392 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.226      ;
; 0.395 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.229      ;
; 0.396 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.230      ;
; 0.397 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.231      ;
; 0.403 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.237      ;
; 0.405 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.239      ;
; 0.405 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.239      ;
; 0.407 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.241      ;
; 0.411 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.245      ;
; 0.427 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.261      ;
; 0.435 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.269      ;
; 0.453 ; reg_rs:GATEreg|DOUT                    ; reg_rs:GATEreg|DOUT                    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.ATTACK              ; adsr32:adsr1|state.ATTACK              ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; note_pitch2dds:transl1|state.0000      ; note_pitch2dds:transl1|state.0000      ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000000      ; midi_in:midiin|rcv_state.00000000      ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000010      ; midi_in:midiin|rcv_state.00000010      ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|uart_rx:URX|rx_busy     ; midi_in:midiin|uart_rx:URX|rx_busy     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|uart_rx:URX|count16[2]  ; midi_in:midiin|uart_rx:URX|count16[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|uart_rx:URX|count16[1]  ; midi_in:midiin|uart_rx:URX|count16[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000001      ; midi_in:midiin|rcv_state.00000001      ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; adsr32:adsr1|state.RELEASE             ; adsr32:adsr1|state.RELEASE             ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; adsr32:adsr1|state.DECAY               ; adsr32:adsr1|state.DECAY               ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; adsr32:adsr1|state.SUSTAIN             ; adsr32:adsr1|state.SUSTAIN             ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; adsr32:adsr1|state.000                 ; adsr32:adsr1|state.000                 ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; midi_in:midiin|uart_rx:URX|count16[0]  ; midi_in:midiin|uart_rx:URX|count16[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; pwm8dac1:dac1|cnt[0]                   ; pwm8dac1:dac1|cnt[0]                   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.758      ;
; 0.491 ; pwm8dac1:dac1|cnt[7]                   ; pwm8dac1:dac1|cnt[7]                   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.785      ;
; 0.501 ; midi_in:midiin|uart_rx:URX|count16[1]  ; midi_in:midiin|uart_rx:URX|count16[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.794      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[24]   ; note_pitch2dds:transl1|ADDER[16]       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; note_pitch2dds:transl1|SNOTE[8]        ; note_pitch2dds:transl1|SNOTE[8]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.511 ; note_pitch2dds:transl1|ADDER_sum[29]   ; note_pitch2dds:transl1|ADDER[21]       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.804      ;
; 0.526 ; midi_in:midiin|uart_rx:URX|data_buf[2] ; midi_in:midiin|uart_rx:URX|data_buf[1] ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; midi_in:midiin|uart_rx:URX|data_buf[6] ; midi_in:midiin|uart_rx:URX|data_buf[5] ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; midi_in:midiin|uart_rx:URX|data_buf[7] ; midi_in:midiin|uart_rx:URX|data_buf[6] ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; note_pitch2dds:transl1|ADDER_sum[30]   ; note_pitch2dds:transl1|ADDER[22]       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; midi_in:midiin|uart_rx:URX|data_buf[5] ; midi_in:midiin|uart_rx:URX|data_buf[4] ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; midi_in:midiin|uart_rx:URX|data_buf[3] ; midi_in:midiin|uart_rx:URX|data_buf[2] ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; note_pitch2dds:transl1|ADDER_sum[27]   ; note_pitch2dds:transl1|ADDER[19]       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.821      ;
; 0.533 ; reg7:NOTEreg|DATA_OUT[4]               ; note_pitch2dds:transl1|NOTE_local[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.825      ;
; 0.536 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.370      ;
; 0.536 ; midi_in:midiin|uart_rx:URX|rx_data[7]  ; midi_in:midiin|rcv_state.00000001      ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.829      ;
; 0.538 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.372      ;
; 0.540 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.374      ;
; 0.548 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.382      ;
; 0.558 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.392      ;
; 0.560 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.394      ;
; 0.562 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.396      ;
; 0.567 ; midi_in:midiin|uart_rx:URX|rx_busy     ; midi_in:midiin|uart_rx:URX|count16[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.860      ;
; 0.569 ; midi_in:midiin|uart_rx:URX|rx_busy     ; midi_in:midiin|uart_rx:URX|count16[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.862      ;
; 0.570 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.404      ;
; 0.570 ; midi_in:midiin|uart_rx:URX|rx_busy     ; midi_in:midiin|uart_rx:URX|count16[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.863      ;
; 0.573 ; reg7:NOTEreg|DATA_OUT[2]               ; note_pitch2dds:transl1|NOTE_local[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.865      ;
; 0.576 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.410      ;
; 0.586 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.420      ;
; 0.592 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.426      ;
; 0.598 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.432      ;
; 0.608 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.442      ;
; 0.614 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.448      ;
; 0.616 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.450      ;
; 0.638 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.622      ; 3.472      ;
; 0.650 ; note_pitch2dds:transl1|ADDER_sum[28]   ; note_pitch2dds:transl1|ADDER[20]       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.943      ;
; 0.651 ; midi_in:midiin|uart_rx:URX|in_sync[1]  ; midi_in:midiin|uart_rx:URX|data_buf[7] ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.944      ;
; 0.667 ; note_pitch2dds:transl1|ADDER_sum[31]   ; note_pitch2dds:transl1|ADDER[23]       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.960      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'                                                                                                                                                                  ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                              ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]                                                                                                 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]                                                                                                 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]                                                                                                 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]                                                                                                 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]                                                                                                 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]                                                                                                 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]                                                                                                 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]                                                                                                 ;
; 9.469 ; 9.870        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1                                                                                    ;
; 9.469 ; 9.870        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1                                                                                    ;
; 9.469 ; 9.870        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1                                                                                    ;
; 9.469 ; 9.870        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1                                                                                    ;
; 9.469 ; 9.870        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1                                                                                    ;
; 9.469 ; 9.870        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1                                                                                    ;
; 9.469 ; 9.870        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1                                                                                    ;
; 9.469 ; 9.870        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1                                                                                    ;
; 9.659 ; 9.894        ; 0.235          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.710 ; 10.111       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1                                                                                    ;
; 9.710 ; 10.111       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1                                                                                    ;
; 9.710 ; 10.111       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1                                                                                    ;
; 9.710 ; 10.111       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1                                                                                    ;
; 9.710 ; 10.111       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1                                                                                    ;
; 9.710 ; 10.111       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1                                                                                    ;
; 9.710 ; 10.111       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1                                                                                    ;
; 9.710 ; 10.111       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1                                                                                    ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]                                                                                                 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]                                                                                                 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]                                                                                                 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]                                                                                                 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]                                                                                                 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]                                                                                                 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]                                                                                                 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]                                                                                                 ;
; 9.742 ; 9.962        ; 0.220          ; High Pulse Width ; clk50M ; Fall       ; pwm8dac1:dac1|sout                                                                                                                  ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[0]                                                                                                                  ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[1]                                                                                                                  ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[2]                                                                                                                  ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[3]                                                                                                                  ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[4]                                                                                                                  ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[5]                                                                                                                  ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[6]                                                                                                                  ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[7]                                                                                                                  ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[24]                                                                                                               ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK                                                                                                           ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[10]                                                                                                    ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[11]                                                                                                    ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[12]                                                                                                    ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[13]                                                                                                    ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[14]                                                                                                    ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[15]                                                                                                    ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[17]                                                                                                    ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[24]                                                                                                    ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[2]                                                                                                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[3]                                                                                                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[4]                                                                                                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[5]                                                                                                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[6]                                                                                                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[7]                                                                                                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[8]                                                                                                     ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[9]                                                                                                     ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[0]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[10]                                                                                                                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[11]                                                                                                                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[12]                                                                                                                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[13]                                                                                                                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[14]                                                                                                                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[15]                                                                                                                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[1]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[2]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[3]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[4]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[5]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[6]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[7]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[8]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[9]                                                                                                                  ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[2]                                                                                                ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[3]                                                                                                ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[4]                                                                                                ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[5]                                                                                                ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[6]                                                                                                ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[0]                                                                                               ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[11]                                                                                                           ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[0]                                                                                                            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[1]                                                                                                            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[2]                                                                                                            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[3]                                                                                                            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[4]                                                                                                            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[5]                                                                                                            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[6]                                                                                                            ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[25]                                                                                                               ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[26]                                                                                                               ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[27]                                                                                                               ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[28]                                                                                                               ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[29]                                                                                                               ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[30]                                                                                                               ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[31]                                                                                                               ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[0]                                                                                                        ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[1]                                                                                                        ;
; 9.786 ; 10.006       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[2]                                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.103 ; 5.280 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -4.280 ; -4.459 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 8.178 ; 7.969 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.939 ; 7.969 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 7.328 ; 7.354 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 7.059 ; 7.082 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 8.178 ; 7.916 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 6.954 ; 6.993 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 6.986 ; 7.052 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.495 ; 7.244 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.776 ; 5.628 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.039 ; 5.893 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 4.361 ; 4.285 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 5.238 ; 5.100 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 4.475 ; 4.422 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 4.361 ; 4.285 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 6.438 ; 6.270 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 4.385 ; 4.316 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 4.467 ; 4.414 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 4.786 ; 4.705 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.165 ; 5.022 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.422 ; 5.281 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; MIDI_IN    ; led1        ;    ; 8.063 ; 8.231 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; MIDI_IN    ; led1        ;    ; 7.786 ; 7.943 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 74.17 MHz ; 74.17 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 6.517 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk50M ; 0.356 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.497 ; 0.000                           ;
+--------+-------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50M'                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.517 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.436     ; 12.969     ;
; 6.545 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.436     ; 12.941     ;
; 6.643 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.436     ; 12.843     ;
; 6.671 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.436     ; 12.815     ;
; 6.769 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.436     ; 12.717     ;
; 6.797 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.436     ; 12.689     ;
; 6.909 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.436     ; 12.577     ;
; 6.923 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.436     ; 12.563     ;
; 7.136 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.436     ; 12.350     ;
; 7.153 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 12.322     ;
; 7.252 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 12.223     ;
; 7.279 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 12.196     ;
; 7.378 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 12.097     ;
; 7.428 ; pwm8dac1:dac1|in_data_buff[2]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 2.446      ;
; 7.512 ; pwm8dac1:dac1|cnt[0]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.031     ; 2.379      ;
; 7.614 ; pwm8dac1:dac1|in_data_buff[0]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 2.260      ;
; 7.769 ; pwm8dac1:dac1|in_data_buff[1]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 2.105      ;
; 7.806 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 11.669     ;
; 7.852 ; pwm8dac1:dac1|cnt[4]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 2.022      ;
; 7.861 ; pwm8dac1:dac1|cnt[2]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 2.013      ;
; 7.896 ; pwm8dac1:dac1|in_data_buff[3]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 1.978      ;
; 7.926 ; pwm8dac1:dac1|in_data_buff[6]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 1.948      ;
; 7.940 ; pwm8dac1:dac1|cnt[1]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 1.934      ;
; 8.022 ; pwm8dac1:dac1|in_data_buff[5]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 1.852      ;
; 8.077 ; pwm8dac1:dac1|cnt[3]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 1.797      ;
; 8.083 ; pwm8dac1:dac1|in_data_buff[4]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 1.791      ;
; 8.114 ; pwm8dac1:dac1|cnt[6]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 1.760      ;
; 8.203 ; pwm8dac1:dac1|cnt[5]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 1.671      ;
; 8.310 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 11.165     ;
; 8.349 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 11.126     ;
; 8.436 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 11.039     ;
; 8.450 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 11.386     ;
; 8.475 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 11.000     ;
; 8.514 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 11.322     ;
; 8.562 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 10.913     ;
; 8.581 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.078     ; 11.263     ;
; 8.601 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 10.874     ;
; 8.640 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.078     ; 11.204     ;
; 8.688 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 10.787     ;
; 8.692 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 11.144     ;
; 8.700 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 11.135     ;
; 8.702 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 11.133     ;
; 8.715 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 11.120     ;
; 8.727 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 10.748     ;
; 8.728 ; pwm8dac1:dac1|in_data_buff[7]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 1.146      ;
; 8.764 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 11.071     ;
; 8.766 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 11.069     ;
; 8.779 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 11.056     ;
; 8.814 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 10.661     ;
; 8.831 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 11.012     ;
; 8.833 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 11.010     ;
; 8.846 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 10.997     ;
; 8.853 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[10] ; clk50M       ; clk50M      ; 20.000       ; -0.447     ; 10.622     ;
; 8.862 ; adsr32:adsr1|sout[9]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 10.986     ;
; 8.890 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 10.953     ;
; 8.892 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 10.951     ;
; 8.905 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 10.938     ;
; 8.921 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 10.921     ;
; 8.921 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 10.921     ;
; 8.925 ; adsr32:adsr1|sout[4]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 10.923     ;
; 8.942 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 10.893     ;
; 8.944 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 10.891     ;
; 8.957 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 10.878     ;
; 8.971 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[12]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.867     ;
; 8.971 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[11]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.867     ;
; 8.971 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[10]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.867     ;
; 8.971 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[4]                 ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.867     ;
; 8.971 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[9]                 ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.867     ;
; 8.971 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[8]                 ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.867     ;
; 8.985 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 10.857     ;
; 8.985 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 10.857     ;
; 8.992 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[15]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.855     ;
; 8.992 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[13]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.855     ;
; 8.992 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[14]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.855     ;
; 8.992 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[18]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.855     ;
; 8.992 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[17]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.855     ;
; 8.992 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[16]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.855     ;
; 8.992 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[19]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.855     ;
; 8.999 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[25]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 10.837     ;
; 9.019 ; adsr32:adsr1|sout[6]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 10.817     ;
; 9.025 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[24]                ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 10.812     ;
; 9.025 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 10.810     ;
; 9.035 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[12]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.803     ;
; 9.035 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[11]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.803     ;
; 9.035 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[10]                ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.803     ;
; 9.035 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[4]                 ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.803     ;
; 9.035 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[9]                 ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.803     ;
; 9.035 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[8]                 ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 10.803     ;
; 9.048 ; pwm8dac1:dac1|cnt[7]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; -0.048     ; 0.826      ;
; 9.052 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.072     ; 10.798     ;
; 9.052 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.072     ; 10.798     ;
; 9.056 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[15]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.791     ;
; 9.056 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[13]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.791     ;
; 9.056 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[14]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.791     ;
; 9.056 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[18]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.791     ;
; 9.056 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[17]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.791     ;
; 9.056 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[16]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.791     ;
; 9.056 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[19]                ; clk50M       ; clk50M      ; 20.000       ; -0.075     ; 10.791     ;
; 9.063 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[25]                ; clk50M       ; clk50M      ; 20.000       ; -0.086     ; 10.773     ;
; 9.089 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[24]                ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 10.748     ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50M'                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.830      ;
; 0.360 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.834      ;
; 0.360 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.834      ;
; 0.362 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.836      ;
; 0.363 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.837      ;
; 0.366 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.840      ;
; 0.366 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.840      ;
; 0.367 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.841      ;
; 0.367 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.841      ;
; 0.367 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.841      ;
; 0.373 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.847      ;
; 0.373 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.847      ;
; 0.374 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.848      ;
; 0.377 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.851      ;
; 0.377 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.851      ;
; 0.384 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.858      ;
; 0.390 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.864      ;
; 0.391 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.865      ;
; 0.394 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.868      ;
; 0.394 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.868      ;
; 0.397 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.871      ;
; 0.398 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.872      ;
; 0.399 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.873      ;
; 0.401 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.875      ;
; 0.401 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.875      ;
; 0.401 ; adsr32:adsr1|state.ATTACK              ; adsr32:adsr1|state.ATTACK              ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|rcv_state.00000010      ; midi_in:midiin|rcv_state.00000010      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|rx_busy     ; midi_in:midiin|uart_rx:URX|rx_busy     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|count16[2]  ; midi_in:midiin|uart_rx:URX|count16[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|count16[1]  ; midi_in:midiin|uart_rx:URX|count16[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; adsr32:adsr1|state.RELEASE             ; adsr32:adsr1|state.RELEASE             ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adsr32:adsr1|state.DECAY               ; adsr32:adsr1|state.DECAY               ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adsr32:adsr1|state.SUSTAIN             ; adsr32:adsr1|state.SUSTAIN             ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adsr32:adsr1|state.000                 ; adsr32:adsr1|state.000                 ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; reg_rs:GATEreg|DOUT                    ; reg_rs:GATEreg|DOUT                    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; note_pitch2dds:transl1|state.0000      ; note_pitch2dds:transl1|state.0000      ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; midi_in:midiin|rcv_state.00000000      ; midi_in:midiin|rcv_state.00000000      ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; midi_in:midiin|rcv_state.00000001      ; midi_in:midiin|rcv_state.00000001      ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.404 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.878      ;
; 0.405 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.879      ;
; 0.405 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.879      ;
; 0.405 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.879      ;
; 0.406 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.880      ;
; 0.408 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.882      ;
; 0.410 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.884      ;
; 0.411 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.885      ;
; 0.412 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.886      ;
; 0.416 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.890      ;
; 0.416 ; midi_in:midiin|uart_rx:URX|count16[0]  ; midi_in:midiin|uart_rx:URX|count16[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; pwm8dac1:dac1|cnt[0]                   ; pwm8dac1:dac1|cnt[0]                   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.684      ;
; 0.421 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.895      ;
; 0.425 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.899      ;
; 0.426 ; dds32:vco1|sout[31]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.900      ;
; 0.432 ; dds32:vco1|sout[25]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.906      ;
; 0.433 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.907      ;
; 0.433 ; dds32:vco1|sout[24]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.907      ;
; 0.436 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.910      ;
; 0.438 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.912      ;
; 0.443 ; dds32:vco1|sout[29]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.917      ;
; 0.444 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.918      ;
; 0.449 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.923      ;
; 0.455 ; pwm8dac1:dac1|cnt[7]                   ; pwm8dac1:dac1|cnt[7]                   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.723      ;
; 0.460 ; dds32:vco1|sout[28]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.934      ;
; 0.462 ; midi_in:midiin|uart_rx:URX|count16[1]  ; midi_in:midiin|uart_rx:URX|count16[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.730      ;
; 0.470 ; note_pitch2dds:transl1|SNOTE[8]        ; note_pitch2dds:transl1|SNOTE[8]        ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; dds32:vco1|sout[26]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 2.945      ;
; 0.480 ; note_pitch2dds:transl1|ADDER_sum[29]   ; note_pitch2dds:transl1|ADDER[21]       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.748      ;
; 0.480 ; note_pitch2dds:transl1|ADDER_sum[24]   ; note_pitch2dds:transl1|ADDER[16]       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.748      ;
; 0.491 ; midi_in:midiin|uart_rx:URX|data_buf[2] ; midi_in:midiin|uart_rx:URX|data_buf[1] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; midi_in:midiin|uart_rx:URX|data_buf[6] ; midi_in:midiin|uart_rx:URX|data_buf[5] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; midi_in:midiin|uart_rx:URX|data_buf[7] ; midi_in:midiin|uart_rx:URX|data_buf[6] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; note_pitch2dds:transl1|ADDER_sum[30]   ; note_pitch2dds:transl1|ADDER[22]       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; midi_in:midiin|uart_rx:URX|data_buf[5] ; midi_in:midiin|uart_rx:URX|data_buf[4] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; midi_in:midiin|uart_rx:URX|data_buf[3] ; midi_in:midiin|uart_rx:URX|data_buf[2] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.760      ;
; 0.493 ; note_pitch2dds:transl1|ADDER_sum[27]   ; note_pitch2dds:transl1|ADDER[19]       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.761      ;
; 0.497 ; reg7:NOTEreg|DATA_OUT[4]               ; note_pitch2dds:transl1|NOTE_local[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.764      ;
; 0.502 ; midi_in:midiin|uart_rx:URX|rx_data[7]  ; midi_in:midiin|rcv_state.00000001      ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.769      ;
; 0.524 ; midi_in:midiin|uart_rx:URX|rx_busy     ; midi_in:midiin|uart_rx:URX|count16[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.792      ;
; 0.526 ; midi_in:midiin|uart_rx:URX|rx_busy     ; midi_in:midiin|uart_rx:URX|count16[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.794      ;
; 0.528 ; midi_in:midiin|uart_rx:URX|rx_busy     ; midi_in:midiin|uart_rx:URX|count16[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.796      ;
; 0.540 ; reg7:NOTEreg|DATA_OUT[2]               ; note_pitch2dds:transl1|NOTE_local[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.807      ;
; 0.550 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.024      ;
; 0.554 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.028      ;
; 0.554 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.028      ;
; 0.561 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.035      ;
; 0.570 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[6]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.044      ;
; 0.574 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[0]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.048      ;
; 0.574 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[4]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.048      ;
; 0.581 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[1]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.055      ;
; 0.585 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.059      ;
; 0.593 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.067      ;
; 0.598 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.072      ;
; 0.601 ; midi_in:midiin|uart_rx:URX|in_sync[1]  ; midi_in:midiin|uart_rx:URX|data_buf[7] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.869      ;
; 0.605 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[5]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.079      ;
; 0.607 ; note_pitch2dds:transl1|ADDER_sum[28]   ; note_pitch2dds:transl1|ADDER[20]       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.875      ;
; 0.613 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[3]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.087      ;
; 0.618 ; dds32:vco1|sout[27]                    ; vca8:vca_1|sout[2]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.092      ;
; 0.620 ; dds32:vco1|sout[30]                    ; vca8:vca_1|sout[7]                     ; clk50M       ; clk50M      ; 0.000        ; 2.279      ; 3.094      ;
; 0.620 ; note_pitch2dds:transl1|ADDER_sum[31]   ; note_pitch2dds:transl1|ADDER[23]       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.888      ;
; 0.622 ; note_pitch2dds:transl1|ADDER_sum[26]   ; note_pitch2dds:transl1|ADDER[18]       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.890      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                                                                                                   ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                              ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]                                                                                                 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]                                                                                                 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]                                                                                                 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]                                                                                                 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]                                                                                                 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]                                                                                                 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]                                                                                                 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]                                                                                                 ;
; 9.499 ; 9.881        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1                                                                                    ;
; 9.499 ; 9.881        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1                                                                                    ;
; 9.499 ; 9.881        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1                                                                                    ;
; 9.499 ; 9.881        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1                                                                                    ;
; 9.499 ; 9.881        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1                                                                                    ;
; 9.499 ; 9.881        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1                                                                                    ;
; 9.499 ; 9.881        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1                                                                                    ;
; 9.499 ; 9.881        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1                                                                                    ;
; 9.669 ; 9.899        ; 0.230          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.727 ; 10.109       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1                                                                                    ;
; 9.727 ; 10.109       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1                                                                                    ;
; 9.727 ; 10.109       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1                                                                                    ;
; 9.727 ; 10.109       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1                                                                                    ;
; 9.727 ; 10.109       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1                                                                                    ;
; 9.727 ; 10.109       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1                                                                                    ;
; 9.727 ; 10.109       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1                                                                                    ;
; 9.727 ; 10.109       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1                                                                                    ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]                                                                                                 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]                                                                                                 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]                                                                                                 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]                                                                                                 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]                                                                                                 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]                                                                                                 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]                                                                                                 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]                                                                                                 ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|SNOTE[0]                                                                                                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|SNOTE[1]                                                                                                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|SNOTE[2]                                                                                                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|SNOTE[3]                                                                                                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|SNOTE[4]                                                                                                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|SNOTE[5]                                                                                                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|SNOTE[6]                                                                                                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|SNOTE[7]                                                                                                     ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|SNOTE[8]                                                                                                     ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[0]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[10]                                                                                                                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[11]                                                                                                                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[12]                                                                                                                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[13]                                                                                                                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[14]                                                                                                                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[15]                                                                                                                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[1]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[2]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[3]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[4]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[5]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[6]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[7]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[8]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds32:vco1|sout[9]                                                                                                                  ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[2]                                                                                                ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[3]                                                                                                ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[4]                                                                                                ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[5]                                                                                                ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|NOTE_local[6]                                                                                                ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[0]                                                                                               ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[11]                                                                                                           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[0]                                                                                                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[1]                                                                                                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[2]                                                                                                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[3]                                                                                                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[4]                                                                                                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[5]                                                                                                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[6]                                                                                                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[0]                                                                                                                ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[1]                                                                                                                ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.000                                                                                                              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY                                                                                                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.RELEASE                                                                                                          ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN                                                                                                          ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|rcv_state.00000010                                                                                                   ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[0]                                                                                                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[1]                                                                                                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[0]                                                                                                                  ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[1]                                                                                                                  ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[2]                                                                                                                  ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[3]                                                                                                                  ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[4]                                                                                                                  ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[5]                                                                                                                  ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[6]                                                                                                                  ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; vca8:vca_1|sout[7]                                                                                                                  ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[10]                                                                                                               ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[11]                                                                                                               ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[12]                                                                                                               ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[26]                                                                                                               ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[27]                                                                                                               ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[28]                                                                                                               ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[29]                                                                                                               ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[31]                                                                                                               ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[4]                                                                                                                ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[8]                                                                                                                ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[9]                                                                                                                ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.510 ; 4.501 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -3.776 ; -3.774 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 7.711 ; 7.367 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.387 ; 7.367 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 6.738 ; 6.837 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 6.485 ; 6.640 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 7.711 ; 7.325 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 6.443 ; 6.469 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 6.439 ; 6.522 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.018 ; 6.581 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.424 ; 5.146 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.674 ; 5.354 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 4.061 ; 3.934 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 4.917 ; 4.659 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 4.188 ; 4.048 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 4.061 ; 3.934 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 6.000 ; 5.710 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 4.085 ; 3.963 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 4.181 ; 4.041 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 4.487 ; 4.300 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 4.860 ; 4.592 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.103 ; 4.794 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; MIDI_IN    ; led1        ;    ; 7.268 ; 7.262 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; MIDI_IN    ; led1        ;    ; 7.002 ; 6.991 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 9.145 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; clk50M ; -0.091 ; -0.597          ;
+--------+--------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.328 ; 0.000                           ;
+--------+-------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50M'                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.145  ; pwm8dac1:dac1|cnt[0]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.413      ; 1.175      ;
; 9.237  ; pwm8dac1:dac1|in_data_buff[2]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 1.073      ;
; 9.271  ; pwm8dac1:dac1|in_data_buff[1]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 1.039      ;
; 9.294  ; pwm8dac1:dac1|in_data_buff[0]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 1.016      ;
; 9.337  ; pwm8dac1:dac1|cnt[4]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.973      ;
; 9.340  ; pwm8dac1:dac1|in_data_buff[3]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.970      ;
; 9.345  ; pwm8dac1:dac1|cnt[2]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.965      ;
; 9.388  ; pwm8dac1:dac1|cnt[1]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.922      ;
; 9.408  ; pwm8dac1:dac1|in_data_buff[5]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.902      ;
; 9.451  ; pwm8dac1:dac1|in_data_buff[6]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.859      ;
; 9.461  ; pwm8dac1:dac1|cnt[3]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.849      ;
; 9.484  ; pwm8dac1:dac1|cnt[6]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.826      ;
; 9.501  ; pwm8dac1:dac1|in_data_buff[4]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.809      ;
; 9.529  ; pwm8dac1:dac1|cnt[5]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.781      ;
; 9.770  ; pwm8dac1:dac1|in_data_buff[7]                                                                                                       ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.540      ;
; 9.934  ; pwm8dac1:dac1|cnt[7]                                                                                                                ; pwm8dac1:dac1|sout                   ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.376      ;
; 13.662 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.231     ; 6.014      ;
; 13.726 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.231     ; 5.950      ;
; 13.730 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.231     ; 5.946      ;
; 13.794 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.231     ; 5.882      ;
; 13.798 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.231     ; 5.878      ;
; 13.875 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.231     ; 5.801      ;
; 13.879 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.231     ; 5.797      ;
; 13.945 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.231     ; 5.731      ;
; 13.993 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.231     ; 5.683      ;
; 14.076 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 5.593      ;
; 14.080 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 5.589      ;
; 14.147 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 5.522      ;
; 14.151 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 5.518      ;
; 14.436 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 5.233      ;
; 14.614 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 5.055      ;
; 14.644 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.045     ; 5.218      ;
; 14.675 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 4.994      ;
; 14.682 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 4.987      ;
; 14.701 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.045     ; 5.161      ;
; 14.707 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 5.159      ;
; 14.716 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.045     ; 5.146      ;
; 14.726 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 5.140      ;
; 14.743 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 4.926      ;
; 14.749 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 5.112      ;
; 14.750 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 4.919      ;
; 14.752 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 5.109      ;
; 14.773 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 5.088      ;
; 14.795 ; adsr32:adsr1|sout[9]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 5.074      ;
; 14.806 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 5.055      ;
; 14.809 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 5.052      ;
; 14.811 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 4.858      ;
; 14.812 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.042     ; 5.053      ;
; 14.815 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.042     ; 5.050      ;
; 14.818 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 4.851      ;
; 14.821 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 5.040      ;
; 14.824 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 5.037      ;
; 14.830 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 5.031      ;
; 14.831 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.042     ; 5.034      ;
; 14.834 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.042     ; 5.031      ;
; 14.836 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.042     ; 5.029      ;
; 14.845 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 5.016      ;
; 14.847 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 5.020      ;
; 14.847 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 5.020      ;
; 14.855 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.042     ; 5.010      ;
; 14.879 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 4.790      ;
; 14.886 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[10] ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 4.783      ;
; 14.888 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[25]                ; clk50M       ; clk50M      ; 20.000       ; -0.045     ; 4.974      ;
; 14.891 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 4.970      ;
; 14.892 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[15]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.976      ;
; 14.892 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[13]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.976      ;
; 14.892 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[14]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.976      ;
; 14.892 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[18]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.976      ;
; 14.892 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[17]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.976      ;
; 14.892 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[16]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.976      ;
; 14.892 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[19]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.976      ;
; 14.893 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[12]                ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 4.971      ;
; 14.893 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[11]                ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 4.971      ;
; 14.893 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[10]                ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 4.971      ;
; 14.893 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[4]                 ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 4.971      ;
; 14.893 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[9]                 ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 4.971      ;
; 14.893 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[8]                 ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 4.971      ;
; 14.900 ; adsr32:adsr1|sout[9]                                                                                                                ; adsr32:adsr1|sout[28]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.968      ;
; 14.903 ; adsr32:adsr1|sout[9]                                                                                                                ; adsr32:adsr1|sout[29]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.965      ;
; 14.904 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 4.963      ;
; 14.904 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 4.963      ;
; 14.909 ; adsr32:adsr1|sout[3]                                                                                                                ; adsr32:adsr1|sout[24]                ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 4.954      ;
; 14.910 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.036     ; 4.961      ;
; 14.910 ; adsr32:adsr1|sout[1]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.036     ; 4.961      ;
; 14.919 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 4.948      ;
; 14.919 ; adsr32:adsr1|sout[5]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.040     ; 4.948      ;
; 14.920 ; adsr32:adsr1|sout[4]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 4.949      ;
; 14.924 ; adsr32:adsr1|sout[9]                                                                                                                ; adsr32:adsr1|sout[31]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.944      ;
; 14.929 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[1]                 ; clk50M       ; clk50M      ; 20.000       ; -0.036     ; 4.942      ;
; 14.929 ; adsr32:adsr1|sout[0]                                                                                                                ; adsr32:adsr1|sout[0]                 ; clk50M       ; clk50M      ; 20.000       ; -0.036     ; 4.942      ;
; 14.944 ; adsr32:adsr1|sout[6]                                                                                                                ; adsr32:adsr1|sout[30]                ; clk50M       ; clk50M      ; 20.000       ; -0.045     ; 4.918      ;
; 14.945 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[25]                ; clk50M       ; clk50M      ; 20.000       ; -0.045     ; 4.917      ;
; 14.947 ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ; note_pitch2dds:transl1|ADDER_sum[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.238     ; 4.722      ;
; 14.948 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.046     ; 4.913      ;
; 14.949 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[15]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.919      ;
; 14.949 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[13]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.919      ;
; 14.949 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[14]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.919      ;
; 14.949 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[18]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.919      ;
; 14.949 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[17]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.919      ;
; 14.949 ; adsr32:adsr1|sout[2]                                                                                                                ; adsr32:adsr1|sout[16]                ; clk50M       ; clk50M      ; 20.000       ; -0.039     ; 4.919      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50M'                                                                                       ;
+--------+-----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.091 ; dds32:vco1|sout[31]   ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.304      ;
; -0.089 ; dds32:vco1|sout[25]   ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.306      ;
; -0.086 ; dds32:vco1|sout[31]   ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.309      ;
; -0.085 ; dds32:vco1|sout[29]   ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.310      ;
; -0.084 ; dds32:vco1|sout[31]   ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.311      ;
; -0.084 ; dds32:vco1|sout[24]   ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.311      ;
; -0.084 ; dds32:vco1|sout[25]   ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.311      ;
; -0.083 ; dds32:vco1|sout[31]   ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.312      ;
; -0.082 ; dds32:vco1|sout[25]   ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.313      ;
; -0.081 ; dds32:vco1|sout[25]   ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.314      ;
; -0.080 ; dds32:vco1|sout[29]   ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.315      ;
; -0.079 ; dds32:vco1|sout[24]   ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.316      ;
; -0.078 ; dds32:vco1|sout[29]   ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.317      ;
; -0.077 ; dds32:vco1|sout[28]   ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.318      ;
; -0.077 ; dds32:vco1|sout[24]   ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.318      ;
; -0.077 ; dds32:vco1|sout[29]   ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.318      ;
; -0.076 ; dds32:vco1|sout[24]   ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.319      ;
; -0.074 ; dds32:vco1|sout[26]   ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.321      ;
; -0.072 ; dds32:vco1|sout[28]   ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.323      ;
; -0.070 ; dds32:vco1|sout[28]   ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.325      ;
; -0.069 ; dds32:vco1|sout[31]   ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.326      ;
; -0.069 ; dds32:vco1|sout[26]   ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.326      ;
; -0.069 ; dds32:vco1|sout[28]   ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.326      ;
; -0.067 ; dds32:vco1|sout[26]   ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.328      ;
; -0.067 ; dds32:vco1|sout[25]   ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.328      ;
; -0.066 ; dds32:vco1|sout[26]   ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.329      ;
; -0.065 ; dds32:vco1|sout[31]   ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.330      ;
; -0.063 ; dds32:vco1|sout[31]   ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.332      ;
; -0.063 ; dds32:vco1|sout[29]   ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.332      ;
; -0.063 ; dds32:vco1|sout[25]   ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.332      ;
; -0.062 ; dds32:vco1|sout[24]   ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.333      ;
; -0.061 ; dds32:vco1|sout[25]   ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.334      ;
; -0.059 ; dds32:vco1|sout[29]   ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.336      ;
; -0.058 ; dds32:vco1|sout[24]   ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.337      ;
; -0.057 ; dds32:vco1|sout[29]   ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.338      ;
; -0.056 ; dds32:vco1|sout[31]   ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.339      ;
; -0.056 ; dds32:vco1|sout[24]   ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.339      ;
; -0.055 ; dds32:vco1|sout[28]   ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.340      ;
; -0.054 ; dds32:vco1|sout[25]   ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.341      ;
; -0.052 ; dds32:vco1|sout[26]   ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.343      ;
; -0.051 ; dds32:vco1|sout[28]   ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.344      ;
; -0.050 ; dds32:vco1|sout[29]   ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.345      ;
; -0.049 ; dds32:vco1|sout[28]   ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.346      ;
; -0.049 ; dds32:vco1|sout[24]   ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.346      ;
; -0.048 ; dds32:vco1|sout[26]   ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.347      ;
; -0.046 ; dds32:vco1|sout[26]   ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.349      ;
; -0.042 ; dds32:vco1|sout[28]   ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.353      ;
; -0.039 ; dds32:vco1|sout[26]   ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.356      ;
; 0.012  ; dds32:vco1|sout[30]   ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.407      ;
; 0.017  ; dds32:vco1|sout[30]   ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.412      ;
; 0.019  ; dds32:vco1|sout[30]   ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.414      ;
; 0.020  ; dds32:vco1|sout[30]   ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.415      ;
; 0.023  ; dds32:vco1|sout[27]   ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.418      ;
; 0.028  ; dds32:vco1|sout[27]   ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.423      ;
; 0.030  ; dds32:vco1|sout[27]   ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.425      ;
; 0.031  ; dds32:vco1|sout[27]   ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.426      ;
; 0.034  ; dds32:vco1|sout[30]   ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.429      ;
; 0.038  ; dds32:vco1|sout[30]   ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.433      ;
; 0.040  ; dds32:vco1|sout[30]   ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.435      ;
; 0.045  ; dds32:vco1|sout[27]   ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.440      ;
; 0.047  ; dds32:vco1|sout[30]   ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.442      ;
; 0.049  ; dds32:vco1|sout[27]   ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.444      ;
; 0.051  ; dds32:vco1|sout[27]   ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.446      ;
; 0.058  ; dds32:vco1|sout[27]   ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.453      ;
; 0.104  ; adsr32:adsr1|sout[30] ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.500      ;
; 0.109  ; adsr32:adsr1|sout[30] ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.505      ;
; 0.111  ; adsr32:adsr1|sout[30] ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.507      ;
; 0.112  ; adsr32:adsr1|sout[30] ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.508      ;
; 0.124  ; adsr32:adsr1|sout[24] ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.519      ;
; 0.125  ; adsr32:adsr1|sout[25] ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.521      ;
; 0.126  ; adsr32:adsr1|sout[30] ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.522      ;
; 0.129  ; adsr32:adsr1|sout[24] ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.524      ;
; 0.130  ; adsr32:adsr1|sout[25] ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.526      ;
; 0.130  ; adsr32:adsr1|sout[30] ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.526      ;
; 0.131  ; adsr32:adsr1|sout[24] ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.526      ;
; 0.132  ; adsr32:adsr1|sout[25] ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.528      ;
; 0.132  ; adsr32:adsr1|sout[24] ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.527      ;
; 0.132  ; adsr32:adsr1|sout[30] ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.528      ;
; 0.133  ; adsr32:adsr1|sout[25] ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.529      ;
; 0.136  ; adsr32:adsr1|sout[29] ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.533      ;
; 0.139  ; adsr32:adsr1|sout[30] ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.535      ;
; 0.141  ; adsr32:adsr1|sout[29] ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.538      ;
; 0.143  ; adsr32:adsr1|sout[29] ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.540      ;
; 0.144  ; adsr32:adsr1|sout[29] ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.541      ;
; 0.146  ; adsr32:adsr1|sout[24] ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.541      ;
; 0.147  ; adsr32:adsr1|sout[25] ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.543      ;
; 0.150  ; adsr32:adsr1|sout[24] ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.545      ;
; 0.151  ; adsr32:adsr1|sout[25] ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.547      ;
; 0.152  ; adsr32:adsr1|sout[24] ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.547      ;
; 0.153  ; adsr32:adsr1|sout[26] ; vca8:vca_1|sout[6] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.550      ;
; 0.153  ; adsr32:adsr1|sout[25] ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.549      ;
; 0.158  ; adsr32:adsr1|sout[26] ; vca8:vca_1|sout[0] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.555      ;
; 0.158  ; adsr32:adsr1|sout[29] ; vca8:vca_1|sout[5] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.555      ;
; 0.159  ; adsr32:adsr1|sout[24] ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.311      ; 1.554      ;
; 0.160  ; adsr32:adsr1|sout[26] ; vca8:vca_1|sout[1] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.557      ;
; 0.160  ; adsr32:adsr1|sout[25] ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.312      ; 1.556      ;
; 0.161  ; adsr32:adsr1|sout[26] ; vca8:vca_1|sout[4] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.558      ;
; 0.162  ; adsr32:adsr1|sout[29] ; vca8:vca_1|sout[2] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.559      ;
; 0.164  ; adsr32:adsr1|sout[29] ; vca8:vca_1|sout[3] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.561      ;
; 0.171  ; adsr32:adsr1|sout[29] ; vca8:vca_1|sout[7] ; clk50M       ; clk50M      ; 0.000        ; 1.313      ; 1.568      ;
+--------+-----------------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                                                                                                   ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                              ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 9.328 ; 9.558        ; 0.230          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|altsyncram:Ram0_rtl_0|altsyncram_me71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.350 ; 9.566        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; pwm8dac1:dac1|sout                                                                                                                  ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]                                                                                                 ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1                                                                                    ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]                                                                                                 ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1                                                                                    ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]                                                                                                 ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1                                                                                    ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]                                                                                                 ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1                                                                                    ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]                                                                                                 ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1                                                                                    ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]                                                                                                 ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1                                                                                    ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]                                                                                                 ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1                                                                                    ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]                                                                                                 ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1                                                                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[0]                                                                                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[1]                                                                                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[2]                                                                                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[3]                                                                                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[4]                                                                                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[5]                                                                                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[6]                                                                                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[7]                                                                                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|in_sync[1]                                                                                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[16]                                                                                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[18]                                                                                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[19]                                                                                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[20]                                                                                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[21]                                                                                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[22]                                                                                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[23]                                                                                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[0]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[10]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[11]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[12]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[13]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[14]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[15]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[16]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[17]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[18]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[19]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[1]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[20]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[21]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[22]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[23]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[24]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[25]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[26]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[27]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[28]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[29]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[2]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[30]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[31]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[32]                                                                                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[3]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[4]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[5]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[6]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[7]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[8]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[9]                                                                                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[1]                                                                                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[2]                                                                                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[3]                                                                                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[4]                                                                                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[5]                                                                                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[6]                                                                                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[7]                                                                                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[8]                                                                                               ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0000                                                                                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0001                                                                                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0010                                                                                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0011                                                                                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0100                                                                                                   ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[0]                                                                                                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[1]                                                                                                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[20]                                                                                                               ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[21]                                                                                                               ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[22]                                                                                                               ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[23]                                                                                                               ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[2]                                                                                                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[3]                                                                                                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[5]                                                                                                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[6]                                                                                                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[7]                                                                                                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.000                                                                                                              ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY                                                                                                            ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.RELEASE                                                                                                          ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN                                                                                                          ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[0]                                                                                                                  ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[10]                                                                                                                 ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[11]                                                                                                                 ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[12]                                                                                                                 ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[13]                                                                                                                 ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 2.444 ; 3.037 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.065 ; -2.657 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 3.672 ; 3.789 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 3.578 ; 3.648 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 3.351 ; 3.322 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 3.200 ; 3.149 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 3.672 ; 3.789 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 3.102 ; 3.136 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 3.170 ; 3.177 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 3.255 ; 3.408 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.586 ; 2.726 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 3.123 ; 3.269 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 1.935 ; 2.000 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 2.323 ; 2.444 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.000 ; 2.090 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 1.935 ; 2.000 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 2.815 ; 2.910 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 1.947 ; 2.017 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 1.998 ; 2.086 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.124 ; 2.229 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.306 ; 2.441 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.840 ; 2.981 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; MIDI_IN    ; led1        ;    ; 3.883 ; 4.506 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; MIDI_IN    ; led1        ;    ; 3.758 ; 4.374 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+-------+--------+----------+---------+---------------------+
; Clock            ; Setup ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+--------+----------+---------+---------------------+
; Worst-case Slack ; 5.277 ; -0.091 ; N/A      ; N/A     ; 9.328               ;
;  clk50M          ; 5.277 ; -0.091 ; N/A      ; N/A     ; 9.328               ;
; Design-wide TNS  ; 0.0   ; -0.597 ; 0.0      ; 0.0     ; 0.0                 ;
;  clk50M          ; 0.000 ; -0.597 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.103 ; 5.280 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.065 ; -2.657 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 8.178 ; 7.969 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.939 ; 7.969 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 7.328 ; 7.354 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 7.059 ; 7.082 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 8.178 ; 7.916 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 6.954 ; 6.993 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 6.986 ; 7.052 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.495 ; 7.244 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.776 ; 5.628 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.039 ; 5.893 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 1.935 ; 2.000 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 2.323 ; 2.444 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.000 ; 2.090 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 1.935 ; 2.000 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 2.815 ; 2.910 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 1.947 ; 2.017 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 1.998 ; 2.086 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.124 ; 2.229 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.306 ; 2.441 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.840 ; 2.981 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; MIDI_IN    ; led1        ;    ; 8.063 ; 8.231 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; MIDI_IN    ; led1        ;    ; 3.758 ; 4.374 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; snd_0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_5         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_6         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_7         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; key0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MIDI_IN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50M                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 87424    ; 0        ; 16       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 87424    ; 0        ; 16       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 38    ; 38   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Tue Nov 11 01:34:52 2014
Info: Command: quartus_sta VitaPolyOne -c VitaPolyOne
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'VitaPolyOne.sdc'
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.277         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.465         0.000 clk50M 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 6.517
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.517         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.356         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.497
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.497         0.000 clk50M 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 9.145
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.145         0.000 clk50M 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.091        -0.597 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.328
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.328         0.000 clk50M 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 317 megabytes
    Info: Processing ended: Tue Nov 11 01:34:55 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


