<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="sort"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="sort">
    <a name="circuit" val="sort"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(170,150)" to="(230,150)"/>
    <wire from="(180,140)" to="(230,140)"/>
    <wire from="(410,80)" to="(410,100)"/>
    <wire from="(490,110)" to="(490,130)"/>
    <wire from="(190,70)" to="(190,90)"/>
    <wire from="(400,90)" to="(400,170)"/>
    <wire from="(460,100)" to="(700,100)"/>
    <wire from="(460,180)" to="(700,180)"/>
    <wire from="(410,110)" to="(410,140)"/>
    <wire from="(490,140)" to="(490,170)"/>
    <wire from="(160,50)" to="(200,50)"/>
    <wire from="(190,90)" to="(230,90)"/>
    <wire from="(390,150)" to="(390,180)"/>
    <wire from="(490,140)" to="(590,140)"/>
    <wire from="(490,130)" to="(590,130)"/>
    <wire from="(200,50)" to="(200,80)"/>
    <wire from="(630,140)" to="(630,160)"/>
    <wire from="(390,180)" to="(430,180)"/>
    <wire from="(160,70)" to="(190,70)"/>
    <wire from="(200,80)" to="(230,80)"/>
    <wire from="(190,90)" to="(190,640)"/>
    <wire from="(400,170)" to="(430,170)"/>
    <wire from="(460,110)" to="(490,110)"/>
    <wire from="(460,170)" to="(490,170)"/>
    <wire from="(170,150)" to="(170,640)"/>
    <wire from="(170,110)" to="(170,150)"/>
    <wire from="(410,100)" to="(430,100)"/>
    <wire from="(410,110)" to="(430,110)"/>
    <wire from="(160,90)" to="(180,90)"/>
    <wire from="(260,80)" to="(410,80)"/>
    <wire from="(260,140)" to="(410,140)"/>
    <wire from="(180,90)" to="(180,140)"/>
    <wire from="(260,90)" to="(400,90)"/>
    <wire from="(200,80)" to="(200,640)"/>
    <wire from="(630,160)" to="(700,160)"/>
    <wire from="(160,110)" to="(170,110)"/>
    <wire from="(180,140)" to="(180,640)"/>
    <wire from="(620,130)" to="(700,130)"/>
    <wire from="(260,150)" to="(390,150)"/>
    <wire from="(620,140)" to="(630,140)"/>
    <comp loc="(260,80)" name="cmp"/>
    <comp lib="0" loc="(160,50)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp loc="(460,100)" name="cmp"/>
    <comp lib="0" loc="(700,180)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(700,130)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(160,90)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(160,70)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp loc="(620,130)" name="cmp"/>
    <comp lib="0" loc="(700,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(700,100)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(160,110)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp loc="(260,140)" name="cmp"/>
    <comp loc="(460,170)" name="cmp"/>
  </circuit>
  <circuit name="cmp">
    <a name="circuit" val="cmp"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(340,380)" to="(340,450)"/>
    <wire from="(330,290)" to="(330,360)"/>
    <wire from="(390,460)" to="(440,460)"/>
    <wire from="(470,450)" to="(520,450)"/>
    <wire from="(330,510)" to="(510,510)"/>
    <wire from="(330,360)" to="(510,360)"/>
    <wire from="(410,440)" to="(410,450)"/>
    <wire from="(340,530)" to="(340,550)"/>
    <wire from="(340,380)" to="(510,380)"/>
    <wire from="(340,530)" to="(510,530)"/>
    <wire from="(340,450)" to="(340,530)"/>
    <wire from="(520,540)" to="(520,570)"/>
    <wire from="(240,270)" to="(340,270)"/>
    <wire from="(410,440)" to="(440,440)"/>
    <wire from="(240,290)" to="(330,290)"/>
    <wire from="(330,470)" to="(350,470)"/>
    <wire from="(330,570)" to="(350,570)"/>
    <wire from="(540,370)" to="(570,370)"/>
    <wire from="(390,450)" to="(410,450)"/>
    <wire from="(540,520)" to="(570,520)"/>
    <wire from="(340,270)" to="(340,380)"/>
    <wire from="(330,360)" to="(330,470)"/>
    <wire from="(330,470)" to="(330,510)"/>
    <wire from="(340,450)" to="(350,450)"/>
    <wire from="(340,550)" to="(350,550)"/>
    <wire from="(520,390)" to="(520,450)"/>
    <wire from="(390,570)" to="(520,570)"/>
    <wire from="(330,510)" to="(330,570)"/>
    <comp lib="2" loc="(540,520)" name="Multiplexer">
      <a name="width" val="4"/>
    </comp>
    <comp lib="3" loc="(390,460)" name="Comparator">
      <a name="width" val="4"/>
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="2" loc="(540,370)" name="Multiplexer">
      <a name="width" val="4"/>
    </comp>
    <comp lib="1" loc="(470,450)" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="3" loc="(390,560)" name="Comparator">
      <a name="width" val="4"/>
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(570,520)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(240,290)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(570,370)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(240,270)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
