{
    "hands_on_practices": [
        {
            "introduction": "逻辑简化的核心在于应用布尔代数的基本定理，例如吸收律。这个练习将带你实践这一 foundational skill，通过一个假想的工业控制系统场景，你将学会如何将文字描述的逻辑条件转化为布尔表达式，并利用代数方法将其简化，最终思考如何用最少的逻辑门实现该功能。这个过程体现了从抽象逻辑到具体硬件实现的优化路径。",
            "id": "1907226",
            "problem": "正在设计一个用于简化工业过程的数字控制系统。该系统依赖于四个二进制传感器输入，分别标记为 $A$、$B$、$C$ 和 $D$。当且仅当以下两个条件中至少有一个为真时，输出信号 $F$ 必须被置位（变为逻辑高电平）：\n- 条件1：传感器 $A$ 激活，并且（传感器 $A$ 激活或传感器 $B$ 激活）。\n- 条件2：传感器 $C$ 激活，并且（传感器 $C$ 激活或传感器 $D$ 激活）。\n\n你的任务是分析这个逻辑。首先，确定函数 $F$ 的代数最简积之和（SOP）表达式。其次，确定构建一个实现此化简后函数的电路所需的最少2输入或非门数量。\n\n以下哪个选项正确地给出了化简后的函数和所需的2输入或非门的最少数量？\n\nA. 最简函数: $F=A+C$; 或非门数量: 2\n\nB. 最简函数: $F=A+C$; 或非门数量: 3\n\nC. 最简函数: $F=AB+CD$; 或非门数量: 8\n\nD. 最简函数: $F=A(A+B)+C(C+D)$; 或非门数量: 2\n\nE. 最简函数: $F=B+D$; 或非门数量: 2",
            "solution": "根据所述条件定义逻辑函数。条件1是“传感器 $A$ 激活，并且（传感器 $A$ 激活或传感器 $B$ 激活）”，这可以转换为 $A(A+B)$。条件2是“传感器 $C$ 激活，并且（传感器 $C$ 激活或传感器 $D$ 激活）”，这可以转换为 $C(C+D)$。当且仅当至少有一个条件为真时，输出被置位，因此函数为\n$$\nF=A(A+B)+C(C+D).\n$$\n使用布尔代数的吸收律/幂等律来简化每一项。具体来说，使用 $X(X+Y)=X$：\n$$\nA(A+B)=A,\\quad C(C+D)=C.\n$$\n因此，\n$$\nF=A+C.\n$$\n这已经是一个代数上最简的积之和表达式。\n\n接下来，确定仅使用2输入或非门来实现 $F=A+C$ 所需的最少数量。一个2输入或非门实现 $(X+Y)'$。为了从或非门得到或运算，表示为\n$$\nF=A+C=\\left((A+C)'\\right)'.\n$$\n这可以通过两个2输入或非门实现如下：\n- 第一个门：$N_{1}=A \\downarrow C=(A+C)'$。\n- 第二个门（自或非以反相）：$F=N_{1} \\downarrow N_{1}=\\left(N_{1}+N_{1}\\right)'=\\left((A+C)'\\right)'=A+C$。\n单个2输入或非门不能直接产生 $A+C$ （它产生的是 $(A+C)'$），因此需要至少一个额外的或非门来反相结果。因此，最少需要两个2输入或非门。\n\n因此，正确的选项是指出最简函数为 $F=A+C$ 且或非门数量为 $2$ 的那个选项。",
            "answer": "$$\\boxed{A}$$"
        },
        {
            "introduction": "当逻辑函数变得复杂时，纯粹的代数化简可能变得繁琐且容易出错。卡诺图 (Karnaugh map, K-map) 提供了一种系统化、图形化的方法来寻找最简表达式。本练习将引导你使用卡诺图，为一个给定的逻辑函数同时推导其最简“积之和”(SOP) 与“和之积”(POS) 形式，并比较它们的实现成本，这是数字电路设计中的一个核心权衡与技能。",
            "id": "1952637",
            "problem": "在数字电路设计中，优化逻辑函数对于降低成本、功耗和传播延迟至关重要。一个常见的优化指标是文字量，其中一个文字是单个变量或其补码（例如，$X$ 或 $X'$）。\n\n考虑一个四变量逻辑函数 $F(W,X,Y,Z)$，它由其最大项集合定义如下：\n$$F(W,X,Y,Z) = \\Pi M(0, 4, 5, 7, 8, 12, 13, 15)$$\n你的任务是找到该函数的简化表示。首先，确定其最简“和之积”（POS）表达式。接下来，确定其最简“积之和”（SOP）表达式。最简表达式是指在该形式（SOP或POS）下具有最低可能文字量的表达式。\n\n根据你的发现，以下哪个陈述正确地比较了这两种最简形式的文字成本？\n\nA. 最简POS形式的文字成本更低。\n\nB. 最简SOP形式的文字成本更低。\n\nC. 两种最简形式的文字成本相同。\n\nD. 由于循环素蕴含项，无法唯一确定最简形式。\n\nE. 最简POS形式的文字成本为4，最简SOP形式的文字成本为8。",
            "solution": "给定 $F(W,X,Y,Z)=\\Pi M(0,4,5,7,8,12,13,15)$，该函数在这些索引处为零，在其余互补的索引处为一。因此，\n$$F=\\Sigma m(1,2,3,6,9,10,11,14).$$\n\n通过在 $4\\times 4$ 卡诺图上组合值为1的项来推导最简SOP：\n- $YZ=10$ 的整个列（索引 $2,6,10,14$）是一个四格组合，得到蕴含项 $Y Z'$。\n- 在 $X=0$ 的行和 $Z=1$ 的列上的 $2\\times 2$ 方块（索引 $1,3,9,11$）是一个四格组合，得到蕴含项 $X' Z$。\n因此，\n$$F_{\\text{SOP}}=X'Z+YZ'.$$\nSOP的文字成本为 $2+2=4$。\n\n通过在卡诺图上组合值为0的项来推导最简POS：\n- $YZ=00$ 的整个列（索引 $0,4,8,12$）是一个由0组成的四格组合，得到和项 $(Y+Z)$。\n- 在 $X=1$ 和 $Z=1$ 处的 $2\\times 2$ 方块（索引 $5,7,13,15$）是一个由0组成的四格组合，得到和项 $(X'+Z')$。\n因此，\n$$F_{\\text{POS}}=(Y+Z)(X'+Z').$$\nPOS的文字成本为 $2+2=4$。\n\n因此，两种最简形式具有相同的文字成本。",
            "answer": "$$\\boxed{C}$$"
        },
        {
            "introduction": "在实际的数字电路中，一个经数学优化的“最简”电路未必是最佳选择，因为它可能在输入信号变化时产生短暂的错误输出，即“毛刺”或“险象”。这个练习将带你超越基础的最小化技术，探索静态险象 (static hazard) 这一重要概念。你将学习如何利用卡诺图不仅找到最简表达式，更重要的是，识别并消除潜在的险象，从而设计出功能正确且运行可靠的电路，这架起了理论简化与工程实践之间的桥梁。",
            "id": "3653692",
            "problem": "处理器控制路径中的一个数字组合逻辑块产生一个输出，该输出由三变量布尔函数 $f(A,B,C)$ 描述，其中 $A$、$B$ 和 $C$ 是二值信号。该函数以规范的最小项之和形式指定：当最小项索引为 $\\{1,3,6,7\\}$ 时，$f$ 为 $1$，在其他情况下 $f$ 为 $0$，使用常规索引 $m_{0}=000$，$m_{1}=001$，$m_{2}=010$，$m_{3}=011$，$m_{4}=100$，$m_{5}=101$，$m_{6}=110$，$m_{7}=111$。目标是分析并修改其实现，以确保当单个输入翻转而其他输入保持不变时，输出不会产生毛刺。\n\n从布尔代数的基本定义和卡诺图 (K-map) 的邻接结构出发，为函数 $f$ 构建卡诺图，仅使用质蕴涵项推导出一个最小化的积之和实现，并确定该最小化实现是否在任何单变量转换下存在静态-1险象。如果存在静态-1险象，则使用卡诺图邻接推理来添加最少的共识项集合，以消除该险象，同时不改变 $f$ 的真值表。\n\n作为最终答案，请提供一个关于 $f(A,B,C)$ 的单一、封闭形式的无险象积之和表达式。无需进行数值舍入，也无单位适用。您的答案必须是单个符号表达式。",
            "solution": "问题陈述经验证。\n\n### 步骤1：提取已知条件\n-   一个三变量布尔函数 $f(A,B,C)$。\n-   函数 $f$ 在最小项索引为 $\\{1,3,6,7\\}$ 时为 $1$。\n-   函数 $f$ 在所有其他最小项索引时为 $0$。\n-   最小项索引是常规的：$m_{0}=000, m_{1}=001, \\dots, m_{7}=111$，其中二进制值对应于 $(A,B,C)$ 的状态。\n-   任务是找到一个最小化的积之和 (SOP) 表达式，分析其是否存在静态-1险象，如果存在，则添加最少的共识项以消除险象。最终输出应为无险象的 SOP 表达式。\n\n### 步骤2：使用提取的已知条件进行验证\n该问题具有科学依据，是数字逻辑设计中的一个标准练习，具体涉及使用卡诺图进行布尔函数化简和险象分析。这是一个适定问题，因为函数由其最小项完全且无歧义地指定，目标是找到一个唯一的、最小的、无险象的 SOP 电路实现。语言客观、精确。该问题是自包含的、可形式化的，并且不违反任何科学原理或包含逻辑矛盾。它是计算机工程中一个标准的可解问题。\n\n### 步骤3：结论与行动\n问题有效。将提供完整解答。\n\n### 解题过程\n指定的布尔函数以规范的最小项之和形式给出：$f(A,B,C) = \\sum m(1, 3, 6, 7)$。最小项索引对应于函数输出为 $1$ 时的输入变量 $(A,B,C)$ 的二进制值。这些最小项是：\n-   $m_1$：$(A,B,C)=(0,0,1)$，对应于乘积项 $\\overline{A}\\overline{B}C$。\n-   $m_3$：$(A,B,C)=(0,1,1)$，对应于乘积项 $\\overline{A}BC$。\n-   $m_6$：$(A,B,C)=(1,1,0)$，对应于乘积项 $AB\\overline{C}$。\n-   $m_7$：$(A,B,C)=(1,1,1)$，对应于乘积项 $ABC$。\n\n完整的规范积之和表达式为 $f(A,B,C) = \\overline{A}\\overline{B}C + \\overline{A}BC + AB\\overline{C} + ABC$。\n\n为了化简此函数并分析其险象，我们构建一个三变量卡诺图 (K-map)。该卡诺图的结构是：变量 $A$ 作为行的索引，变量 $BC$ (按格雷码顺序) 作为列的索引。\n\n$f(A,B,C)$ 的卡诺图如下：\n$$\n\\begin{array}{c|c|c|c|c}\n\\multicolumn{1}{r}{A \\backslash BC}  \\multicolumn{1}{c}{00}  \\multicolumn{1}{c}{01}  \\multicolumn{1}{c}{11}  \\multicolumn{1}{c}{10} \\\\\n\\cline{2-5}\n0  0  1_{m_1}  1_{m_3}  0 \\\\\n\\cline{2-5}\n1  0  0  1_{m_7}  1_{m_6} \\\\\n\\cline{2-5}\n\\end{array}\n$$\n下一步是通过组合相邻的 $1$ 来形成质蕴涵项，以找到最小积之和表达式。\n首先确定必要质蕴涵项。必要质蕴涵项是指覆盖了至少一个其他质蕴涵项无法覆盖的最小项的质蕴涵项。\n1.  最小项 $m_1$ (对应 $A=0, BC=01$ 的单元格) 只能与 $m_3$ 组合。$(m_1, m_3)$ 的这个组合对应于 $A=0$ 和 $C=1$，而 $B$ 可变。这得出了质蕴涵项 $\\overline{A}C$。由于它是覆盖 $m_1$ 的唯一质蕴涵项，因此 $\\overline{A}C$ 是必要质蕴涵项。\n2.  最小项 $m_6$ (对应 $A=1, BC=10$ 的单元格) 只能与 $m_7$ 组合。$(m_6, m_7)$ 的这个组合对应于 $A=1$ 和 $B=1$，而 $C$ 可变。这得出了质蕴涵项 $AB$。由于它是覆盖 $m_6$ 的唯一质蕴涵项，因此 $AB$ 是必要质蕴涵项。\n\n这两个必要质蕴涵项 $\\overline{A}C$ 和 $AB$ 覆盖了函数中所有的 $1$：$\\overline{A}C$ 覆盖了 $\\{m_1, m_3\\}$，$AB$ 覆盖了 $\\{m_6, m_7\\}$。因此，最小积之和表达式为：\n$$f_{min}(A,B,C) = \\overline{A}C + AB$$\n\n现在，我们必须分析这个最小化实现的静态险象。当单个输入变量发生变化，导致在两个输出均为 $1$ 的状态之间转换，但这两个状态被 SOP 表达式中不同的乘积项所覆盖时，就可能发生静态-1险象。如果逻辑电路存在延迟，输出可能会瞬间出现毛刺变为 $0$。在卡诺图上，这对应于两个相邻的 $1$ 之间没有被所选覆盖中的单个质蕴涵项所跨越。\n\n我们来检查卡诺图上 $1$ 之间的邻接关系：\n-   邻接 $(m_1, m_3)$：这被项 $\\overline{A}C$ 覆盖。此处无险象。\n-   邻接 $(m_6, m_7)$：这被项 $AB$ 覆盖。此处无险象。\n-   邻接 $(m_3, m_7)$：最小项 $m_3$ 是 $(0,1,1)$，$m_7$ 是 $(1,1,1)$。它们是相邻的，仅在变量 $A$ 上不同。在我们的最小表达式 $f_{min} = \\overline{A}C + AB$ 中，$m_3$ 被 $\\overline{A}C$ 覆盖，$m_7$ 被 $AB$ 覆盖。由于它们被两个不同的项覆盖，因此当 $B=1, C=1$ 且 $A$ 翻转时，存在静态-1险象。\n\n为了演示该险象，我们来分析当 $B=1$ 和 $C=1$ 时，在 $A$ 从 $0 \\to 1$ 转换期间，电路 $f_{min} = \\overline{A}C + AB$ 的行为。\n-   初始状态 ($A=0, B=1, C=1$)：$f = \\overline{0} \\cdot 1 + 0 \\cdot 1 = 1 \\cdot 1 + 0 = 1$。项 $\\overline{A}C$ 使输出保持高电平。\n-   最终状态 ($A=1, B=1, C=1$)：$f = \\overline{1} \\cdot 1 + 1 \\cdot 1 = 0 \\cdot 1 + 1 = 1$。项 $AB$ 使输出保持高电平。\n在转换期间，$A$ 的反相器导致 $\\overline{A}$ 从 $1 \\to 0$ 转换。由于门延迟，项 $\\overline{A}C$ 可能会在项 $AB$ 变为 $1$ 之前变为 $0$。在短暂的时间内，两个项都可能为 $0$，导致最终或门的输出降至 $0$，从而产生 $1 \\to 0 \\to 1$ 的毛刺。\n\n要消除此险象，我们必须添加一个冗余乘积项来覆盖 $m_3$ 和 $m_7$ 之间的邻接关系。该项被称为共识项。$\\overline{A}C$ 和 $AB$ 的共识项是 $BC$。在卡诺图上，这对应于组合 $m_3$ 和 $m_7$。对于这个组合，$B=1, C=1$ 且 $A$ 可变，得出的项是 $BC$。\n\n添加此冗余项不会改变逻辑功能，因为 $BC$ 是一个质蕴涵项，其最小项 ($m_3$ 和 $m_7$) 已被覆盖。包含此项可确保当 $A$ 变化且 $B=1, C=1$ 时，输出由项 $BC$ 保持为 $1$，该项与 $A$ 无关。\n\n最终的无险象积之和表达式是：\n$$f_{hazard-free}(A,B,C) = \\overline{A}C + AB + BC$$\n该表达式用一个公共乘积项覆盖了 $f=1$ 的状态之间的所有单变量转换，从而保证了在此类转换中输出无毛刺。所添加的项集仅包含 $\\{BC\\}$，是最小的。\n为了符合惯例，对各项重新排序得到 $AB + \\overline{A}C + BC$。",
            "answer": "$$\n\\boxed{AB + \\overline{A}C + BC}\n$$"
        }
    ]
}