TimeQuest Timing Analyzer report for compsys_de0
Sun Jul 15 22:52:10 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; compsys_de0                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 34.93 MHz ; 34.93 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -15.003 ; -13589.863        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.338 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -1160.568                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                 ;
+---------+-------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -15.003 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.061     ; 15.937     ;
; -14.963 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.071     ; 15.887     ;
; -14.924 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 15.876     ;
; -14.922 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.409     ; 15.508     ;
; -14.922 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.409     ; 15.508     ;
; -14.917 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.033     ; 15.879     ;
; -14.882 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.419     ; 15.458     ;
; -14.882 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.419     ; 15.458     ;
; -14.867 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.052     ; 15.810     ;
; -14.854 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.077     ; 15.772     ;
; -14.843 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.391     ; 15.447     ;
; -14.843 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.391     ; 15.447     ;
; -14.836 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.381     ; 15.450     ;
; -14.836 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.381     ; 15.450     ;
; -14.827 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.062     ; 15.760     ;
; -14.782 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.052     ; 15.725     ;
; -14.781 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.024     ; 15.752     ;
; -14.773 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.425     ; 15.343     ;
; -14.773 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.425     ; 15.343     ;
; -14.773 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.019     ; 15.749     ;
; -14.766 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.063     ; 15.698     ;
; -14.703 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.053     ; 15.645     ;
; -14.701 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.400     ; 15.296     ;
; -14.701 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.400     ; 15.296     ;
; -14.685 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.411     ; 15.269     ;
; -14.685 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.411     ; 15.269     ;
; -14.646 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 15.598     ;
; -14.630 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.054     ; 15.571     ;
; -14.622 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.039     ; 15.578     ;
; -14.582 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.049     ; 15.528     ;
; -14.558 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 15.517     ;
; -14.551 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.026     ; 15.520     ;
; -14.531 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.409     ; 15.117     ;
; -14.529 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.409     ; 15.115     ;
; -14.515 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 15.429     ;
; -14.515 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 15.429     ;
; -14.514 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 15.428     ;
; -14.513 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 15.427     ;
; -14.491 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.419     ; 15.067     ;
; -14.489 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.419     ; 15.065     ;
; -14.488 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 15.413     ;
; -14.482 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.033     ; 15.444     ;
; -14.481 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.033     ; 15.443     ;
; -14.475 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.091     ; 15.379     ;
; -14.475 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.091     ; 15.379     ;
; -14.474 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 15.378     ;
; -14.473 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.091     ; 15.377     ;
; -14.452 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.391     ; 15.056     ;
; -14.450 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.391     ; 15.054     ;
; -14.442 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 15.394     ;
; -14.442 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.372     ; 15.065     ;
; -14.442 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.372     ; 15.065     ;
; -14.441 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 15.393     ;
; -14.439 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.372     ; 15.062     ;
; -14.436 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.063     ; 15.368     ;
; -14.436 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 15.368     ;
; -14.435 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.063     ; 15.367     ;
; -14.434 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.381     ; 15.048     ;
; -14.434 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.063     ; 15.366     ;
; -14.431 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.381     ; 15.045     ;
; -14.429 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.053     ; 15.371     ;
; -14.429 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.053     ; 15.371     ;
; -14.428 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.053     ; 15.370     ;
; -14.427 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.053     ; 15.369     ;
; -14.418 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.030     ; 15.383     ;
; -14.417 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.030     ; 15.382     ;
; -14.411 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.020     ; 15.386     ;
; -14.410 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.020     ; 15.385     ;
; -14.402 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.382     ; 15.015     ;
; -14.402 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.382     ; 15.015     ;
; -14.401 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.030     ; 15.366     ;
; -14.399 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.382     ; 15.012     ;
; -14.391 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.409     ; 14.977     ;
; -14.385 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 15.339     ;
; -14.382 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.425     ; 14.952     ;
; -14.380 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.425     ; 14.950     ;
; -14.378 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.369     ; 15.004     ;
; -14.378 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.369     ; 15.004     ;
; -14.375 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.369     ; 15.001     ;
; -14.371 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.359     ; 15.007     ;
; -14.371 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.359     ; 15.007     ;
; -14.368 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.359     ; 15.004     ;
; -14.366 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.097     ; 15.264     ;
; -14.366 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.097     ; 15.264     ;
; -14.365 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.097     ; 15.263     ;
; -14.364 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.097     ; 15.262     ;
; -14.351 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.419     ; 14.927     ;
; -14.348 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 15.279     ;
; -14.347 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 15.278     ;
; -14.341 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[3]  ; clk          ; clk         ; 1.000        ; -0.033     ; 15.303     ;
; -14.341 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[8]  ; clk          ; clk         ; 1.000        ; -0.033     ; 15.303     ;
; -14.328 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[2]  ; clk          ; clk         ; 1.000        ; -0.033     ; 15.290     ;
; -14.317 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 15.279     ;
; -14.312 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.391     ; 14.916     ;
; -14.310 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.400     ; 14.905     ;
; -14.308 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.403     ; 14.900     ;
; -14.308 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.403     ; 14.900     ;
; -14.308 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.400     ; 14.903     ;
; -14.305 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.403     ; 14.897     ;
; -14.301 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[8]  ; clk          ; clk         ; 1.000        ; -0.043     ; 15.253     ;
+---------+-------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                             ;
+-------+-----------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; mipse:mipse_1|pc[7]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.377      ; 0.902      ;
; 0.358 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mipse:mipse_1|rand:rand_1|out[22] ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mipse:mipse_1|rand:rand_1|out[29] ; mipse:mipse_1|rand:rand_1|out[29]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mipse:mipse_1|rand:rand_1|out[3]  ; mipse:mipse_1|rand:rand_1|out[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[1]  ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[23] ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[0]  ; mipse:mipse_1|rand:rand_1|out[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[26] ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[12] ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[2]  ; mipse:mipse_1|rand:rand_1|out[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[24] ; mipse:mipse_1|rand:rand_1|out[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[31] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[27] ; mipse:mipse_1|rand:rand_1|out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[11] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[28] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mipse:mipse_1|rand:rand_1|out[30] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.392 ; mipse:mipse_1|rand:rand_1|out[9]  ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.611      ;
; 0.399 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.617      ;
; 0.405 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.624      ;
; 0.407 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.626      ;
; 0.407 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.626      ;
; 0.407 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.625      ;
; 0.407 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.625      ;
; 0.408 ; mipse:mipse_1|rand:rand_1|out[14] ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.626      ;
; 0.408 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.626      ;
; 0.408 ; mipse:mipse_1|rand:rand_1|out[14] ; mipse:mipse_1|rand:rand_1|out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.626      ;
; 0.410 ; mipse:mipse_1|rand:rand_1|out[26] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.628      ;
; 0.488 ; mipse:mipse_1|rand:rand_1|out[1]  ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.706      ;
; 0.515 ; mipse:mipse_1|rand:rand_1|out[8]  ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.515 ; mipse:mipse_1|rand:rand_1|out[23] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.733      ;
; 0.525 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.744      ;
; 0.544 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.400      ; 1.131      ;
; 0.546 ; mipse:mipse_1|pc[10]              ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.400      ; 1.133      ;
; 0.567 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.785      ;
; 0.567 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.785      ;
; 0.569 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.571 ; mipse:mipse_1|rand:rand_1|out[3]  ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.575 ; mipse:mipse_1|rand:rand_1|out[29] ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; mipse:mipse_1|rand:rand_1|out[28] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.582 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.584 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.803      ;
; 0.592 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.592 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.595 ; mipse:mipse_1|rand:rand_1|out[8]  ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.814      ;
; 0.596 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.814      ;
; 0.596 ; mipse:mipse_1|rand:rand_1|out[8]  ; mipse:mipse_1|rand:rand_1|out[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.815      ;
; 0.626 ; mipse:mipse_1|pc[7]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.372      ; 1.185      ;
; 0.675 ; mipse:mipse_1|pc[12]              ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.887      ;
; 0.683 ; mipse:mipse_1|pc[4]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.024      ; 0.894      ;
; 0.702 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.024      ; 0.913      ;
; 0.712 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.931      ;
; 0.714 ; mipse:mipse_1|rand:rand_1|out[27] ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.932      ;
; 0.733 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.951      ;
; 0.746 ; mipse:mipse_1|rand:rand_1|out[15] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.964      ;
; 0.749 ; mipse:mipse_1|rand:rand_1|out[15] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.967      ;
; 0.756 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.974      ;
; 0.760 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.978      ;
; 0.761 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.979      ;
; 0.775 ; mipse:mipse_1|pc[10]              ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.343      ;
; 0.780 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.342      ;
; 0.794 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.015      ;
; 0.795 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.017      ;
; 0.795 ; mipse:mipse_1|rand:rand_1|out[7]  ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.013      ;
; 0.795 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.014      ;
; 0.798 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.019      ;
; 0.827 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[29]                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.048      ;
; 0.859 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.865 ; mipse:mipse_1|rand:rand_1|out[2]  ; mipse:mipse_1|rand:rand_1|out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.867 ; mipse:mipse_1|rand:rand_1|out[24] ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.085      ;
; 0.869 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.088      ;
; 0.872 ; mipse:mipse_1|rand:rand_1|out[6]  ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.090      ;
; 0.876 ; mipse:mipse_1|rand:rand_1|out[0]  ; mipse:mipse_1|rand:rand_1|out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.094      ;
; 0.880 ; mipse:mipse_1|pc[8]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.029      ; 1.096      ;
; 0.880 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.098      ;
; 0.883 ; mipse:mipse_1|rand:rand_1|out[26] ; mipse:mipse_1|rand:rand_1|out[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.101      ;
; 0.915 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.419      ; 1.521      ;
; 0.919 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.149      ;
; 0.956 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.033      ; 1.176      ;
; 0.957 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.182      ;
; 0.960 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.180      ;
; 0.967 ; mipse:mipse_1|rand:rand_1|out[27] ; mipse:mipse_1|rand:rand_1|out[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.185      ;
; 0.975 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.019      ; 1.181      ;
; 0.992 ; mipse:mipse_1|rand:rand_1|out[23] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.210      ;
; 0.995 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.213      ;
; 0.995 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.215      ;
; 0.995 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.214      ;
; 0.999 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.063      ; 1.219      ;
; 1.006 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.227      ;
; 1.007 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.575      ;
; 1.010 ; mipse:mipse_1|rand:rand_1|out[15] ; mipse:mipse_1|rand:rand_1|out[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 1.227      ;
; 1.015 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.411      ; 1.613      ;
; 1.019 ; mipse:mipse_1|rand:rand_1|out[13] ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.239      ;
; 1.019 ; mipse:mipse_1|rand:rand_1|out[12] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.241      ;
+-------+-----------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a8~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[10]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[11]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[12]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[13]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[14]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[15]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[16]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[17]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[18]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[19]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[20]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[21]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[22]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[23]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[24]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[25]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[26]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[27]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[28]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[29]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[30]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[31]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[4]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[5]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[6]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[7]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[8]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[9]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[16]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[18]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[19]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[20]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[21]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[24]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[25]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[27]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[29]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; mipse:mipse_1|rfile:rfile_1|rf~0                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; mipse:mipse_1|rfile:rfile_1|rf~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; mipse:mipse_1|rfile:rfile_1|rf~10                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; buttons[*]  ; clk        ; 3.994 ; 4.364 ; Rise       ; clk             ;
;  buttons[0] ; clk        ; 3.994 ; 4.364 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; buttons[*]  ; clk        ; -1.556 ; -2.001 ; Rise       ; clk             ;
;  buttons[0] ; clk        ; -1.556 ; -2.001 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; seg1[*]   ; clk        ; 8.256 ; 8.088 ; Rise       ; clk             ;
;  seg1[0]  ; clk        ; 6.558 ; 6.579 ; Rise       ; clk             ;
;  seg1[1]  ; clk        ; 6.653 ; 6.548 ; Rise       ; clk             ;
;  seg1[2]  ; clk        ; 6.986 ; 6.858 ; Rise       ; clk             ;
;  seg1[3]  ; clk        ; 7.119 ; 7.081 ; Rise       ; clk             ;
;  seg1[4]  ; clk        ; 7.336 ; 7.276 ; Rise       ; clk             ;
;  seg1[5]  ; clk        ; 7.093 ; 7.079 ; Rise       ; clk             ;
;  seg1[6]  ; clk        ; 8.256 ; 8.088 ; Rise       ; clk             ;
;  seg1[7]  ; clk        ; 6.081 ; 6.064 ; Rise       ; clk             ;
; seg2[*]   ; clk        ; 8.219 ; 8.092 ; Rise       ; clk             ;
;  seg2[0]  ; clk        ; 6.771 ; 6.718 ; Rise       ; clk             ;
;  seg2[1]  ; clk        ; 7.428 ; 7.423 ; Rise       ; clk             ;
;  seg2[2]  ; clk        ; 6.432 ; 6.388 ; Rise       ; clk             ;
;  seg2[3]  ; clk        ; 6.196 ; 6.174 ; Rise       ; clk             ;
;  seg2[4]  ; clk        ; 6.715 ; 6.663 ; Rise       ; clk             ;
;  seg2[5]  ; clk        ; 6.770 ; 6.766 ; Rise       ; clk             ;
;  seg2[6]  ; clk        ; 8.219 ; 8.092 ; Rise       ; clk             ;
;  seg2[7]  ; clk        ; 7.011 ; 7.017 ; Rise       ; clk             ;
; seg3[*]   ; clk        ; 6.672 ; 6.687 ; Rise       ; clk             ;
;  seg3[0]  ; clk        ; 6.556 ; 6.496 ; Rise       ; clk             ;
;  seg3[1]  ; clk        ; 6.052 ; 6.028 ; Rise       ; clk             ;
;  seg3[2]  ; clk        ; 6.672 ; 6.687 ; Rise       ; clk             ;
;  seg3[3]  ; clk        ; 6.254 ; 6.273 ; Rise       ; clk             ;
;  seg3[4]  ; clk        ; 6.556 ; 6.569 ; Rise       ; clk             ;
;  seg3[5]  ; clk        ; 6.403 ; 6.337 ; Rise       ; clk             ;
;  seg3[6]  ; clk        ; 6.374 ; 6.341 ; Rise       ; clk             ;
;  seg3[7]  ; clk        ; 5.695 ; 5.719 ; Rise       ; clk             ;
; seg4[*]   ; clk        ; 7.154 ; 7.087 ; Rise       ; clk             ;
;  seg4[0]  ; clk        ; 6.669 ; 6.632 ; Rise       ; clk             ;
;  seg4[1]  ; clk        ; 6.590 ; 6.571 ; Rise       ; clk             ;
;  seg4[2]  ; clk        ; 6.550 ; 6.542 ; Rise       ; clk             ;
;  seg4[3]  ; clk        ; 6.572 ; 6.502 ; Rise       ; clk             ;
;  seg4[4]  ; clk        ; 5.795 ; 5.776 ; Rise       ; clk             ;
;  seg4[5]  ; clk        ; 7.154 ; 7.087 ; Rise       ; clk             ;
;  seg4[6]  ; clk        ; 6.222 ; 6.194 ; Rise       ; clk             ;
;  seg4[7]  ; clk        ; 5.806 ; 5.782 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; seg1[*]   ; clk        ; 5.939 ; 5.925 ; Rise       ; clk             ;
;  seg1[0]  ; clk        ; 6.397 ; 6.420 ; Rise       ; clk             ;
;  seg1[1]  ; clk        ; 6.488 ; 6.389 ; Rise       ; clk             ;
;  seg1[2]  ; clk        ; 6.809 ; 6.688 ; Rise       ; clk             ;
;  seg1[3]  ; clk        ; 6.936 ; 6.902 ; Rise       ; clk             ;
;  seg1[4]  ; clk        ; 7.145 ; 7.089 ; Rise       ; clk             ;
;  seg1[5]  ; clk        ; 6.911 ; 6.899 ; Rise       ; clk             ;
;  seg1[6]  ; clk        ; 8.028 ; 7.868 ; Rise       ; clk             ;
;  seg1[7]  ; clk        ; 5.939 ; 5.925 ; Rise       ; clk             ;
; seg2[*]   ; clk        ; 6.049 ; 6.030 ; Rise       ; clk             ;
;  seg2[0]  ; clk        ; 6.603 ; 6.554 ; Rise       ; clk             ;
;  seg2[1]  ; clk        ; 7.232 ; 7.230 ; Rise       ; clk             ;
;  seg2[2]  ; clk        ; 6.276 ; 6.236 ; Rise       ; clk             ;
;  seg2[3]  ; clk        ; 6.049 ; 6.030 ; Rise       ; clk             ;
;  seg2[4]  ; clk        ; 6.548 ; 6.500 ; Rise       ; clk             ;
;  seg2[5]  ; clk        ; 6.601 ; 6.599 ; Rise       ; clk             ;
;  seg2[6]  ; clk        ; 8.048 ; 7.923 ; Rise       ; clk             ;
;  seg2[7]  ; clk        ; 6.832 ; 6.840 ; Rise       ; clk             ;
; seg3[*]   ; clk        ; 5.569 ; 5.594 ; Rise       ; clk             ;
;  seg3[0]  ; clk        ; 6.395 ; 6.340 ; Rise       ; clk             ;
;  seg3[1]  ; clk        ; 5.910 ; 5.889 ; Rise       ; clk             ;
;  seg3[2]  ; clk        ; 6.508 ; 6.524 ; Rise       ; clk             ;
;  seg3[3]  ; clk        ; 6.107 ; 6.127 ; Rise       ; clk             ;
;  seg3[4]  ; clk        ; 6.395 ; 6.409 ; Rise       ; clk             ;
;  seg3[5]  ; clk        ; 6.248 ; 6.187 ; Rise       ; clk             ;
;  seg3[6]  ; clk        ; 6.222 ; 6.191 ; Rise       ; clk             ;
;  seg3[7]  ; clk        ; 5.569 ; 5.594 ; Rise       ; clk             ;
; seg4[*]   ; clk        ; 5.666 ; 5.649 ; Rise       ; clk             ;
;  seg4[0]  ; clk        ; 6.504 ; 6.471 ; Rise       ; clk             ;
;  seg4[1]  ; clk        ; 6.427 ; 6.411 ; Rise       ; clk             ;
;  seg4[2]  ; clk        ; 6.390 ; 6.384 ; Rise       ; clk             ;
;  seg4[3]  ; clk        ; 6.411 ; 6.346 ; Rise       ; clk             ;
;  seg4[4]  ; clk        ; 5.666 ; 5.649 ; Rise       ; clk             ;
;  seg4[5]  ; clk        ; 6.970 ; 6.908 ; Rise       ; clk             ;
;  seg4[6]  ; clk        ; 6.075 ; 6.050 ; Rise       ; clk             ;
;  seg4[7]  ; clk        ; 5.676 ; 5.656 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.99 MHz ; 38.99 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -13.390 ; -12142.334       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1160.568                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                  ;
+---------+-------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -13.390 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.047     ; 14.338     ;
; -13.367 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.022     ; 14.340     ;
; -13.356 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.060     ; 14.291     ;
; -13.309 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.031     ; 14.273     ;
; -13.299 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.364     ; 13.930     ;
; -13.299 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.364     ; 13.930     ;
; -13.299 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.339     ; 13.955     ;
; -13.299 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.339     ; 13.955     ;
; -13.298 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.060     ; 14.233     ;
; -13.288 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.377     ; 13.906     ;
; -13.288 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.377     ; 13.906     ;
; -13.264 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.047     ; 14.212     ;
; -13.264 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.022     ; 14.237     ;
; -13.253 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.060     ; 14.188     ;
; -13.218 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.348     ; 13.865     ;
; -13.218 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.348     ; 13.865     ;
; -13.207 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.377     ; 13.825     ;
; -13.207 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.377     ; 13.825     ;
; -13.174 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.052     ; 14.117     ;
; -13.170 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.018     ; 14.147     ;
; -13.159 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.047     ; 14.107     ;
; -13.141 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.041     ; 14.095     ;
; -13.083 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.369     ; 13.709     ;
; -13.083 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.369     ; 13.709     ;
; -13.062 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.023     ; 14.034     ;
; -13.057 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 14.017     ;
; -13.050 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.358     ; 13.687     ;
; -13.050 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.358     ; 13.687     ;
; -13.048 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.052     ; 13.991     ;
; -13.038 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.048     ; 13.985     ;
; -13.015 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.041     ; 13.969     ;
; -12.989 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.032     ; 13.952     ;
; -12.982 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.364     ; 13.613     ;
; -12.980 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.364     ; 13.611     ;
; -12.978 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 13.912     ;
; -12.945 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.339     ; 13.601     ;
; -12.943 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.339     ; 13.599     ;
; -12.935 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.067     ; 13.863     ;
; -12.935 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.067     ; 13.863     ;
; -12.935 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.067     ; 13.863     ;
; -12.935 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.888     ;
; -12.935 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.888     ;
; -12.935 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.888     ;
; -12.934 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.377     ; 13.552     ;
; -12.933 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.067     ; 13.861     ;
; -12.933 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.886     ;
; -12.932 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.377     ; 13.550     ;
; -12.927 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.016     ; 13.906     ;
; -12.926 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.016     ; 13.905     ;
; -12.924 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.080     ; 13.839     ;
; -12.924 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 13.839     ;
; -12.924 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.080     ; 13.839     ;
; -12.922 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.080     ; 13.837     ;
; -12.914 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.881     ;
; -12.913 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.880     ;
; -12.903 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.041     ; 13.857     ;
; -12.902 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.041     ; 13.856     ;
; -12.901 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.348     ; 13.548     ;
; -12.899 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.348     ; 13.546     ;
; -12.894 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.321     ; 13.568     ;
; -12.892 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.321     ; 13.566     ;
; -12.890 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.321     ; 13.564     ;
; -12.890 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.377     ; 13.508     ;
; -12.888 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.377     ; 13.506     ;
; -12.881 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.333     ; 13.543     ;
; -12.879 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.333     ; 13.541     ;
; -12.878 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.333     ; 13.540     ;
; -12.870 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.346     ; 13.519     ;
; -12.868 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.346     ; 13.517     ;
; -12.866 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.346     ; 13.515     ;
; -12.860 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.364     ; 13.491     ;
; -12.854 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.051     ; 13.798     ;
; -12.854 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.051     ; 13.798     ;
; -12.854 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.051     ; 13.798     ;
; -12.852 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.051     ; 13.796     ;
; -12.846 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.025     ; 13.816     ;
; -12.845 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.025     ; 13.815     ;
; -12.843 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.080     ; 13.758     ;
; -12.843 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 13.758     ;
; -12.843 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.080     ; 13.758     ;
; -12.841 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 13.796     ;
; -12.841 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.080     ; 13.756     ;
; -12.835 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 13.776     ;
; -12.834 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 13.775     ;
; -12.827 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.339     ; 13.483     ;
; -12.816 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.377     ; 13.434     ;
; -12.813 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.330     ; 13.478     ;
; -12.811 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.330     ; 13.476     ;
; -12.810 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.330     ; 13.475     ;
; -12.808 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.774     ;
; -12.802 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.359     ; 13.438     ;
; -12.800 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.359     ; 13.436     ;
; -12.799 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.359     ; 13.435     ;
; -12.786 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[8]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.765     ;
; -12.786 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[3]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.765     ;
; -12.779 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.348     ; 13.426     ;
; -12.773 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[3]  ; clk          ; clk         ; 1.000        ; -0.028     ; 13.740     ;
; -12.773 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[8]  ; clk          ; clk         ; 1.000        ; -0.028     ; 13.740     ;
; -12.773 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[2]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.752     ;
; -12.768 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.377     ; 13.386     ;
+---------+-------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                              ;
+-------+-----------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; mipse:mipse_1|rand:rand_1|out[23] ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mipse:mipse_1|rand:rand_1|out[0]  ; mipse:mipse_1|rand:rand_1|out[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mipse:mipse_1|rand:rand_1|out[26] ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mipse:mipse_1|rand:rand_1|out[31] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mipse:mipse_1|rand:rand_1|out[27] ; mipse:mipse_1|rand:rand_1|out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mipse:mipse_1|rand:rand_1|out[30] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[1]  ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[22] ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[29] ; mipse:mipse_1|rand:rand_1|out[29]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[12] ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[3]  ; mipse:mipse_1|rand:rand_1|out[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[2]  ; mipse:mipse_1|rand:rand_1|out[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[24] ; mipse:mipse_1|rand:rand_1|out[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[11] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[28] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.326 ; mipse:mipse_1|pc[7]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.338      ; 0.833      ;
; 0.350 ; mipse:mipse_1|rand:rand_1|out[9]  ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.548      ;
; 0.354 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.360 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.558      ;
; 0.362 ; mipse:mipse_1|rand:rand_1|out[26] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.561      ;
; 0.362 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.560      ;
; 0.362 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.560      ;
; 0.363 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.561      ;
; 0.363 ; mipse:mipse_1|rand:rand_1|out[14] ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.562      ;
; 0.364 ; mipse:mipse_1|rand:rand_1|out[14] ; mipse:mipse_1|rand:rand_1|out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.563      ;
; 0.364 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.562      ;
; 0.364 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.562      ;
; 0.433 ; mipse:mipse_1|rand:rand_1|out[1]  ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.631      ;
; 0.460 ; mipse:mipse_1|rand:rand_1|out[8]  ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.658      ;
; 0.466 ; mipse:mipse_1|rand:rand_1|out[23] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.473 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.671      ;
; 0.514 ; mipse:mipse_1|rand:rand_1|out[3]  ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.517 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; mipse:mipse_1|rand:rand_1|out[28] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; mipse:mipse_1|rand:rand_1|out[29] ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.520 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.358      ; 1.048      ;
; 0.523 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.721      ;
; 0.525 ; mipse:mipse_1|pc[10]              ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.358      ; 1.052      ;
; 0.525 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.723      ;
; 0.529 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.727      ;
; 0.531 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.729      ;
; 0.533 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.731      ;
; 0.534 ; mipse:mipse_1|rand:rand_1|out[8]  ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.732      ;
; 0.535 ; mipse:mipse_1|rand:rand_1|out[8]  ; mipse:mipse_1|rand:rand_1|out[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.733      ;
; 0.593 ; mipse:mipse_1|pc[7]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.095      ;
; 0.625 ; mipse:mipse_1|pc[12]              ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.022      ; 0.816      ;
; 0.630 ; mipse:mipse_1|pc[4]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.022      ; 0.821      ;
; 0.647 ; mipse:mipse_1|rand:rand_1|out[27] ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.846      ;
; 0.653 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.851      ;
; 0.654 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.022      ; 0.845      ;
; 0.667 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.866      ;
; 0.675 ; mipse:mipse_1|rand:rand_1|out[15] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.874      ;
; 0.678 ; mipse:mipse_1|rand:rand_1|out[15] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.877      ;
; 0.689 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.888      ;
; 0.696 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.894      ;
; 0.697 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.895      ;
; 0.711 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.909      ;
; 0.712 ; mipse:mipse_1|rand:rand_1|out[7]  ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.910      ;
; 0.726 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.059      ; 0.929      ;
; 0.727 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.926      ;
; 0.731 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.930      ;
; 0.745 ; mipse:mipse_1|pc[10]              ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 1.253      ;
; 0.747 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.333      ; 1.249      ;
; 0.753 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[29]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.777 ; mipse:mipse_1|rand:rand_1|out[24] ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.975      ;
; 0.779 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.779 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.977      ;
; 0.782 ; mipse:mipse_1|rand:rand_1|out[2]  ; mipse:mipse_1|rand:rand_1|out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.980      ;
; 0.783 ; mipse:mipse_1|rand:rand_1|out[6]  ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.981      ;
; 0.791 ; mipse:mipse_1|rand:rand_1|out[0]  ; mipse:mipse_1|rand:rand_1|out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.990      ;
; 0.796 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.994      ;
; 0.797 ; mipse:mipse_1|rand:rand_1|out[26] ; mipse:mipse_1|rand:rand_1|out[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.996      ;
; 0.835 ; mipse:mipse_1|pc[8]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.027      ;
; 0.849 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.041      ; 1.059      ;
; 0.858 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 1.404      ;
; 0.871 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.058      ; 1.073      ;
; 0.872 ; mipse:mipse_1|rand:rand_1|out[27] ; mipse:mipse_1|rand:rand_1|out[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.071      ;
; 0.888 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 1.085      ;
; 0.889 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.033      ; 1.091      ;
; 0.896 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.095      ;
; 0.896 ; mipse:mipse_1|rand:rand_1|out[23] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.095      ;
; 0.905 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.103      ;
; 0.906 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.090      ;
; 0.909 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.058      ; 1.111      ;
; 0.914 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.058      ; 1.116      ;
; 0.916 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.115      ;
; 0.917 ; mipse:mipse_1|rand:rand_1|out[13] ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.058      ; 1.119      ;
; 0.922 ; mipse:mipse_1|rand:rand_1|out[13] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.058      ; 1.124      ;
; 0.923 ; mipse:mipse_1|rand:rand_1|out[15] ; mipse:mipse_1|rand:rand_1|out[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.051      ; 1.118      ;
; 0.930 ; mipse:mipse_1|rand:rand_1|out[12] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.059      ; 1.133      ;
; 0.943 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.142      ;
+-------+-----------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a8~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[10]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[11]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[12]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[13]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[14]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[15]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[16]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[17]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[18]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[19]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[20]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[21]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[22]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[23]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[24]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[25]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[26]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[27]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[28]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[29]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[30]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[31]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[4]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[5]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[6]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[7]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[8]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[9]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[16]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[18]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[19]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[20]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[21]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[24]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[25]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[27]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[29]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; mipse:mipse_1|rfile:rfile_1|rf~0                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; mipse:mipse_1|rfile:rfile_1|rf~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; mipse:mipse_1|rfile:rfile_1|rf~10                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; buttons[*]  ; clk        ; 3.543 ; 3.788 ; Rise       ; clk             ;
;  buttons[0] ; clk        ; 3.543 ; 3.788 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; buttons[*]  ; clk        ; -1.322 ; -1.681 ; Rise       ; clk             ;
;  buttons[0] ; clk        ; -1.322 ; -1.681 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; seg1[*]   ; clk        ; 7.679 ; 7.617 ; Rise       ; clk             ;
;  seg1[0]  ; clk        ; 6.168 ; 6.229 ; Rise       ; clk             ;
;  seg1[1]  ; clk        ; 6.258 ; 6.199 ; Rise       ; clk             ;
;  seg1[2]  ; clk        ; 6.552 ; 6.471 ; Rise       ; clk             ;
;  seg1[3]  ; clk        ; 6.659 ; 6.676 ; Rise       ; clk             ;
;  seg1[4]  ; clk        ; 6.896 ; 6.850 ; Rise       ; clk             ;
;  seg1[5]  ; clk        ; 6.643 ; 6.695 ; Rise       ; clk             ;
;  seg1[6]  ; clk        ; 7.679 ; 7.617 ; Rise       ; clk             ;
;  seg1[7]  ; clk        ; 5.714 ; 5.746 ; Rise       ; clk             ;
; seg2[*]   ; clk        ; 7.797 ; 7.730 ; Rise       ; clk             ;
;  seg2[0]  ; clk        ; 6.316 ; 6.354 ; Rise       ; clk             ;
;  seg2[1]  ; clk        ; 6.947 ; 7.000 ; Rise       ; clk             ;
;  seg2[2]  ; clk        ; 6.031 ; 6.053 ; Rise       ; clk             ;
;  seg2[3]  ; clk        ; 5.805 ; 5.838 ; Rise       ; clk             ;
;  seg2[4]  ; clk        ; 6.273 ; 6.296 ; Rise       ; clk             ;
;  seg2[5]  ; clk        ; 6.354 ; 6.385 ; Rise       ; clk             ;
;  seg2[6]  ; clk        ; 7.797 ; 7.730 ; Rise       ; clk             ;
;  seg2[7]  ; clk        ; 6.539 ; 6.633 ; Rise       ; clk             ;
; seg3[*]   ; clk        ; 6.258 ; 6.327 ; Rise       ; clk             ;
;  seg3[0]  ; clk        ; 6.129 ; 6.149 ; Rise       ; clk             ;
;  seg3[1]  ; clk        ; 5.691 ; 5.722 ; Rise       ; clk             ;
;  seg3[2]  ; clk        ; 6.258 ; 6.327 ; Rise       ; clk             ;
;  seg3[3]  ; clk        ; 5.875 ; 5.953 ; Rise       ; clk             ;
;  seg3[4]  ; clk        ; 6.146 ; 6.206 ; Rise       ; clk             ;
;  seg3[5]  ; clk        ; 5.986 ; 6.007 ; Rise       ; clk             ;
;  seg3[6]  ; clk        ; 5.963 ; 6.003 ; Rise       ; clk             ;
;  seg3[7]  ; clk        ; 5.398 ; 5.426 ; Rise       ; clk             ;
; seg4[*]   ; clk        ; 6.641 ; 6.696 ; Rise       ; clk             ;
;  seg4[0]  ; clk        ; 6.247 ; 6.273 ; Rise       ; clk             ;
;  seg4[1]  ; clk        ; 6.150 ; 6.216 ; Rise       ; clk             ;
;  seg4[2]  ; clk        ; 6.139 ; 6.188 ; Rise       ; clk             ;
;  seg4[3]  ; clk        ; 6.144 ; 6.149 ; Rise       ; clk             ;
;  seg4[4]  ; clk        ; 5.445 ; 5.479 ; Rise       ; clk             ;
;  seg4[5]  ; clk        ; 6.641 ; 6.696 ; Rise       ; clk             ;
;  seg4[6]  ; clk        ; 5.819 ; 5.881 ; Rise       ; clk             ;
;  seg4[7]  ; clk        ; 5.452 ; 5.485 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; seg1[*]   ; clk        ; 5.588 ; 5.621 ; Rise       ; clk             ;
;  seg1[0]  ; clk        ; 6.024 ; 6.085 ; Rise       ; clk             ;
;  seg1[1]  ; clk        ; 6.110 ; 6.056 ; Rise       ; clk             ;
;  seg1[2]  ; clk        ; 6.393 ; 6.318 ; Rise       ; clk             ;
;  seg1[3]  ; clk        ; 6.496 ; 6.515 ; Rise       ; clk             ;
;  seg1[4]  ; clk        ; 6.723 ; 6.682 ; Rise       ; clk             ;
;  seg1[5]  ; clk        ; 6.480 ; 6.532 ; Rise       ; clk             ;
;  seg1[6]  ; clk        ; 7.475 ; 7.417 ; Rise       ; clk             ;
;  seg1[7]  ; clk        ; 5.588 ; 5.621 ; Rise       ; clk             ;
; seg2[*]   ; clk        ; 5.677 ; 5.710 ; Rise       ; clk             ;
;  seg2[0]  ; clk        ; 6.167 ; 6.205 ; Rise       ; clk             ;
;  seg2[1]  ; clk        ; 6.773 ; 6.825 ; Rise       ; clk             ;
;  seg2[2]  ; clk        ; 5.893 ; 5.916 ; Rise       ; clk             ;
;  seg2[3]  ; clk        ; 5.677 ; 5.710 ; Rise       ; clk             ;
;  seg2[4]  ; clk        ; 6.125 ; 6.150 ; Rise       ; clk             ;
;  seg2[5]  ; clk        ; 6.203 ; 6.235 ; Rise       ; clk             ;
;  seg2[6]  ; clk        ; 7.644 ; 7.577 ; Rise       ; clk             ;
;  seg2[7]  ; clk        ; 6.380 ; 6.472 ; Rise       ; clk             ;
; seg3[*]   ; clk        ; 5.284 ; 5.313 ; Rise       ; clk             ;
;  seg3[0]  ; clk        ; 5.987 ; 6.009 ; Rise       ; clk             ;
;  seg3[1]  ; clk        ; 5.565 ; 5.597 ; Rise       ; clk             ;
;  seg3[2]  ; clk        ; 6.112 ; 6.180 ; Rise       ; clk             ;
;  seg3[3]  ; clk        ; 5.743 ; 5.820 ; Rise       ; clk             ;
;  seg3[4]  ; clk        ; 6.003 ; 6.062 ; Rise       ; clk             ;
;  seg3[5]  ; clk        ; 5.850 ; 5.871 ; Rise       ; clk             ;
;  seg3[6]  ; clk        ; 5.828 ; 5.869 ; Rise       ; clk             ;
;  seg3[7]  ; clk        ; 5.284 ; 5.313 ; Rise       ; clk             ;
; seg4[*]   ; clk        ; 5.330 ; 5.365 ; Rise       ; clk             ;
;  seg4[0]  ; clk        ; 6.101 ; 6.128 ; Rise       ; clk             ;
;  seg4[1]  ; clk        ; 6.007 ; 6.072 ; Rise       ; clk             ;
;  seg4[2]  ; clk        ; 5.997 ; 6.046 ; Rise       ; clk             ;
;  seg4[3]  ; clk        ; 6.002 ; 6.009 ; Rise       ; clk             ;
;  seg4[4]  ; clk        ; 5.330 ; 5.365 ; Rise       ; clk             ;
;  seg4[5]  ; clk        ; 6.478 ; 6.533 ; Rise       ; clk             ;
;  seg4[6]  ; clk        ; 5.689 ; 5.751 ; Rise       ; clk             ;
;  seg4[7]  ; clk        ; 5.337 ; 5.371 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.105 ; -7125.016         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.167 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1252.388                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.105 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.058     ; 9.034      ;
; -8.058 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.049     ; 8.996      ;
; -8.047 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.980      ;
; -8.040 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 8.782      ;
; -8.040 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.245     ; 8.782      ;
; -8.020 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 8.973      ;
; -8.000 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.045     ; 8.942      ;
; -7.993 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.236     ; 8.744      ;
; -7.993 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.236     ; 8.744      ;
; -7.972 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.899      ;
; -7.962 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.030     ; 8.919      ;
; -7.955 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.221     ; 8.721      ;
; -7.955 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.221     ; 8.721      ;
; -7.951 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.046     ; 8.892      ;
; -7.949 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.040     ; 8.896      ;
; -7.939 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.873      ;
; -7.907 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.247     ; 8.647      ;
; -7.907 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.247     ; 8.647      ;
; -7.904 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.046     ; 8.845      ;
; -7.893 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.042     ; 8.838      ;
; -7.889 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.046     ; 8.830      ;
; -7.886 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.233     ; 8.640      ;
; -7.886 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.233     ; 8.640      ;
; -7.884 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.227     ; 8.644      ;
; -7.884 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.227     ; 8.644      ;
; -7.881 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.049     ; 8.819      ;
; -7.881 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 1.000        ; -0.026     ; 8.842      ;
; -7.874 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[10] ; clk          ; clk         ; 1.000        ; -0.240     ; 8.621      ;
; -7.874 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[14] ; clk          ; clk         ; 1.000        ; -0.240     ; 8.621      ;
; -7.842 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 8.792      ;
; -7.833 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.067     ; 8.753      ;
; -7.830 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.067     ; 8.750      ;
; -7.829 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.067     ; 8.749      ;
; -7.828 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.067     ; 8.748      ;
; -7.814 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.032     ; 8.769      ;
; -7.806 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.245     ; 8.548      ;
; -7.802 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.245     ; 8.544      ;
; -7.786 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.715      ;
; -7.783 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.712      ;
; -7.782 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.711      ;
; -7.781 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.710      ;
; -7.773 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.040     ; 8.720      ;
; -7.771 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.224     ; 8.534      ;
; -7.770 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.224     ; 8.533      ;
; -7.768 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.224     ; 8.531      ;
; -7.768 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.040     ; 8.715      ;
; -7.766 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.058     ; 8.695      ;
; -7.759 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.236     ; 8.510      ;
; -7.755 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.236     ; 8.506      ;
; -7.748 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 8.692      ;
; -7.745 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.043     ; 8.689      ;
; -7.744 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 8.688      ;
; -7.743 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 8.687      ;
; -7.743 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.692      ;
; -7.735 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.034     ; 8.688      ;
; -7.729 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.245     ; 8.471      ;
; -7.726 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.031     ; 8.682      ;
; -7.724 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.215     ; 8.496      ;
; -7.723 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 8.669      ;
; -7.723 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.215     ; 8.495      ;
; -7.721 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.215     ; 8.493      ;
; -7.721 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.031     ; 8.677      ;
; -7.721 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.221     ; 8.487      ;
; -7.718 ; mipse:mipse_1|rfile:rfile_1|rf~257                                                                          ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 0.500        ; -0.260     ; 7.945      ;
; -7.717 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.221     ; 8.483      ;
; -7.708 ; mipse:mipse_1|rfile:rfile_1|rf~25                                                                           ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 0.500        ; -0.469     ; 7.726      ;
; -7.702 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 8.649      ;
; -7.702 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 8.649      ;
; -7.700 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.618      ;
; -7.698 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[18] ; clk          ; clk         ; 1.000        ; -0.026     ; 8.659      ;
; -7.697 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.615      ;
; -7.696 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[19] ; clk          ; clk         ; 1.000        ; -0.210     ; 8.473      ;
; -7.696 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.614      ;
; -7.695 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[23] ; clk          ; clk         ; 1.000        ; -0.210     ; 8.472      ;
; -7.695 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.613      ;
; -7.693 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[7]  ; clk          ; clk         ; 1.000        ; -0.210     ; 8.470      ;
; -7.693 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; mipse:mipse_1|pc[15] ; clk          ; clk         ; 1.000        ; -0.026     ; 8.654      ;
; -7.689 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 8.638      ;
; -7.688 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 8.635      ;
; -7.687 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 8.634      ;
; -7.682 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[17] ; clk          ; clk         ; 1.000        ; -0.236     ; 8.433      ;
; -7.679 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.611      ;
; -7.678 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a4~porta_address_reg0  ; mipse:mipse_1|pc[27] ; clk          ; clk         ; 1.000        ; -0.039     ; 8.626      ;
; -7.677 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.049     ; 8.615      ;
; -7.676 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.608      ;
; -7.675 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.607      ;
; -7.674 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.049     ; 8.612      ;
; -7.674 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 8.606      ;
; -7.673 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[21] ; clk          ; clk         ; 1.000        ; -0.247     ; 8.413      ;
; -7.673 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.049     ; 8.611      ;
; -7.672 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.049     ; 8.610      ;
; -7.670 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; mipse:mipse_1|pc[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 8.617      ;
; -7.669 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ; mipse:mipse_1|pc[5]  ; clk          ; clk         ; 1.000        ; -0.247     ; 8.409      ;
; -7.667 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[26] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.592      ;
; -7.664 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[16] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.589      ;
; -7.663 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.588      ;
; -7.662 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; mipse:mipse_1|pc[22] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.587      ;
; -7.660 ; mipse:mipse_1|rfile:rfile_1|rf~257                                                                          ; mipse:mipse_1|pc[24] ; clk          ; clk         ; 0.500        ; -0.256     ; 7.891      ;
; -7.655 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 8.611      ;
; -7.655 ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; mipse:mipse_1|pc[8]  ; clk          ; clk         ; 1.000        ; -0.031     ; 8.611      ;
+--------+-------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                              ;
+-------+-----------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; mipse:mipse_1|pc[7]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.489      ;
; 0.187 ; mipse:mipse_1|rand:rand_1|out[1]  ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mipse:mipse_1|rand:rand_1|out[11] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mipse:mipse_1|rand:rand_1|out[28] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[23] ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[22] ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[0]  ; mipse:mipse_1|rand:rand_1|out[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[26] ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[29] ; mipse:mipse_1|rand:rand_1|out[29]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[12] ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[3]  ; mipse:mipse_1|rand:rand_1|out[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[2]  ; mipse:mipse_1|rand:rand_1|out[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[24] ; mipse:mipse_1|rand:rand_1|out[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[31] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[27] ; mipse:mipse_1|rand:rand_1|out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mipse:mipse_1|rand:rand_1|out[30] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.207 ; mipse:mipse_1|rand:rand_1|out[9]  ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.326      ;
; 0.211 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.330      ;
; 0.215 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.334      ;
; 0.215 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.334      ;
; 0.217 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.217 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.217 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.218 ; mipse:mipse_1|rand:rand_1|out[14] ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.337      ;
; 0.218 ; mipse:mipse_1|rand:rand_1|out[20] ; mipse:mipse_1|rand:rand_1|out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.337      ;
; 0.219 ; mipse:mipse_1|rand:rand_1|out[26] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.338      ;
; 0.219 ; mipse:mipse_1|rand:rand_1|out[14] ; mipse:mipse_1|rand:rand_1|out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.338      ;
; 0.261 ; mipse:mipse_1|rand:rand_1|out[1]  ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.267 ; mipse:mipse_1|rand:rand_1|out[23] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.273 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.392      ;
; 0.279 ; mipse:mipse_1|rand:rand_1|out[8]  ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.398      ;
; 0.286 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.623      ;
; 0.287 ; mipse:mipse_1|pc[10]              ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.624      ;
; 0.295 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.306 ; mipse:mipse_1|rand:rand_1|out[3]  ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.308 ; mipse:mipse_1|rand:rand_1|out[29] ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mipse:mipse_1|rand:rand_1|out[28] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.313 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.315 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.434      ;
; 0.319 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.324 ; mipse:mipse_1|rand:rand_1|out[8]  ; mipse:mipse_1|rand:rand_1|out[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.443      ;
; 0.325 ; mipse:mipse_1|rand:rand_1|out[8]  ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.444      ;
; 0.334 ; mipse:mipse_1|pc[7]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.215      ; 0.653      ;
; 0.353 ; mipse:mipse_1|pc[12]              ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.485      ;
; 0.358 ; mipse:mipse_1|pc[4]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.490      ;
; 0.362 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.494      ;
; 0.376 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.495      ;
; 0.378 ; mipse:mipse_1|rand:rand_1|out[27] ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.497      ;
; 0.387 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.506      ;
; 0.389 ; mipse:mipse_1|rand:rand_1|out[15] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.509      ;
; 0.391 ; mipse:mipse_1|rand:rand_1|out[15] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.397 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.517      ;
; 0.400 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.519      ;
; 0.400 ; mipse:mipse_1|rand:rand_1|out[18] ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.519      ;
; 0.409 ; mipse:mipse_1|pc[10]              ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.734      ;
; 0.422 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.541      ;
; 0.423 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.215      ; 0.742      ;
; 0.423 ; mipse:mipse_1|rand:rand_1|out[7]  ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.542      ;
; 0.425 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.545      ;
; 0.429 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.549      ;
; 0.436 ; mipse:mipse_1|rand:rand_1|out[21] ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.558      ;
; 0.440 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[29]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.447 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.459 ; mipse:mipse_1|rand:rand_1|out[2]  ; mipse:mipse_1|rand:rand_1|out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.462 ; mipse:mipse_1|pc[8]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.030      ; 0.596      ;
; 0.462 ; mipse:mipse_1|rand:rand_1|out[24] ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.464 ; mipse:mipse_1|rand:rand_1|out[4]  ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.465 ; mipse:mipse_1|rand:rand_1|out[6]  ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; mipse:mipse_1|rand:rand_1|out[0]  ; mipse:mipse_1|rand:rand_1|out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; mipse:mipse_1|rand:rand_1|out[19] ; mipse:mipse_1|rand:rand_1|out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.469 ; mipse:mipse_1|rand:rand_1|out[26] ; mipse:mipse_1|rand:rand_1|out[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.484 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.628      ;
; 0.486 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.245      ; 0.835      ;
; 0.513 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.031      ; 0.648      ;
; 0.518 ; mipse:mipse_1|rand:rand_1|out[27] ; mipse:mipse_1|rand:rand_1|out[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.521 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.659      ;
; 0.523 ; mipse:mipse_1|rand:rand_1|out[23] ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.529 ; mipse:mipse_1|rand:rand_1|out[25] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.533 ; mipse:mipse_1|pc[3]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.022      ; 0.659      ;
; 0.535 ; mipse:mipse_1|pc[5]               ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.240      ; 0.879      ;
; 0.535 ; mipse:mipse_1|rand:rand_1|out[5]  ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.538 ; mipse:mipse_1|rand:rand_1|out[16] ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.658      ;
; 0.544 ; mipse:mipse_1|rand:rand_1|out[12] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.666      ;
; 0.548 ; mipse:mipse_1|rand:rand_1|out[10] ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.668      ;
; 0.550 ; mipse:mipse_1|rand:rand_1|out[15] ; mipse:mipse_1|rand:rand_1|out[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.033      ; 0.667      ;
; 0.552 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.673      ;
; 0.554 ; mipse:mipse_1|rand:rand_1|out[17] ; mipse:mipse_1|rand:rand_1|out[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.675      ;
; 0.555 ; mipse:mipse_1|rand:rand_1|out[13] ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.676      ;
+-------+-----------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a8~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; imem:imem_1|altsyncram:altsyncram_component|altsyncram_i3i1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[10]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[11]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[12]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[13]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[14]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[15]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[16]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[17]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[18]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[19]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[20]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[21]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[22]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[23]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[24]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[25]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[26]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[27]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[28]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[29]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[30]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[31]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[4]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[5]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[6]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[7]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[8]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|pc[9]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[16]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[17]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[18]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[19]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[20]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[21]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[22]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[23]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[24]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[25]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[26]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[27]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[28]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[29]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[30]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[31]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mipse:mipse_1|rand:rand_1|out[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; mipse:mipse_1|rfile:rfile_1|rf~0                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; mipse:mipse_1|rfile:rfile_1|rf~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; mipse:mipse_1|rfile:rfile_1|rf~10                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; buttons[*]  ; clk        ; 2.194 ; 2.923 ; Rise       ; clk             ;
;  buttons[0] ; clk        ; 2.194 ; 2.923 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; buttons[*]  ; clk        ; -0.866 ; -1.473 ; Rise       ; clk             ;
;  buttons[0] ; clk        ; -0.866 ; -1.473 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; seg1[*]   ; clk        ; 5.033 ; 4.758 ; Rise       ; clk             ;
;  seg1[0]  ; clk        ; 3.955 ; 3.857 ; Rise       ; clk             ;
;  seg1[1]  ; clk        ; 4.115 ; 3.954 ; Rise       ; clk             ;
;  seg1[2]  ; clk        ; 4.286 ; 4.088 ; Rise       ; clk             ;
;  seg1[3]  ; clk        ; 4.325 ; 4.198 ; Rise       ; clk             ;
;  seg1[4]  ; clk        ; 4.507 ; 4.335 ; Rise       ; clk             ;
;  seg1[5]  ; clk        ; 4.366 ; 4.199 ; Rise       ; clk             ;
;  seg1[6]  ; clk        ; 5.033 ; 4.758 ; Rise       ; clk             ;
;  seg1[7]  ; clk        ; 3.688 ; 3.595 ; Rise       ; clk             ;
; seg2[*]   ; clk        ; 5.226 ; 4.962 ; Rise       ; clk             ;
;  seg2[0]  ; clk        ; 4.102 ; 3.984 ; Rise       ; clk             ;
;  seg2[1]  ; clk        ; 4.542 ; 4.372 ; Rise       ; clk             ;
;  seg2[2]  ; clk        ; 3.934 ; 3.800 ; Rise       ; clk             ;
;  seg2[3]  ; clk        ; 3.734 ; 3.662 ; Rise       ; clk             ;
;  seg2[4]  ; clk        ; 4.057 ; 3.938 ; Rise       ; clk             ;
;  seg2[5]  ; clk        ; 4.113 ; 3.980 ; Rise       ; clk             ;
;  seg2[6]  ; clk        ; 5.226 ; 4.962 ; Rise       ; clk             ;
;  seg2[7]  ; clk        ; 4.235 ; 4.105 ; Rise       ; clk             ;
; seg3[*]   ; clk        ; 4.029 ; 3.923 ; Rise       ; clk             ;
;  seg3[0]  ; clk        ; 3.955 ; 3.837 ; Rise       ; clk             ;
;  seg3[1]  ; clk        ; 3.675 ; 3.570 ; Rise       ; clk             ;
;  seg3[2]  ; clk        ; 4.029 ; 3.923 ; Rise       ; clk             ;
;  seg3[3]  ; clk        ; 3.811 ; 3.707 ; Rise       ; clk             ;
;  seg3[4]  ; clk        ; 3.955 ; 3.863 ; Rise       ; clk             ;
;  seg3[5]  ; clk        ; 3.902 ; 3.787 ; Rise       ; clk             ;
;  seg3[6]  ; clk        ; 3.867 ; 3.771 ; Rise       ; clk             ;
;  seg3[7]  ; clk        ; 3.472 ; 3.393 ; Rise       ; clk             ;
; seg4[*]   ; clk        ; 4.372 ; 4.206 ; Rise       ; clk             ;
;  seg4[0]  ; clk        ; 4.043 ; 3.915 ; Rise       ; clk             ;
;  seg4[1]  ; clk        ; 3.980 ; 3.887 ; Rise       ; clk             ;
;  seg4[2]  ; clk        ; 3.970 ; 3.868 ; Rise       ; clk             ;
;  seg4[3]  ; clk        ; 3.978 ; 3.876 ; Rise       ; clk             ;
;  seg4[4]  ; clk        ; 3.513 ; 3.441 ; Rise       ; clk             ;
;  seg4[5]  ; clk        ; 4.372 ; 4.206 ; Rise       ; clk             ;
;  seg4[6]  ; clk        ; 3.782 ; 3.681 ; Rise       ; clk             ;
;  seg4[7]  ; clk        ; 3.518 ; 3.447 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; seg1[*]   ; clk        ; 3.603 ; 3.514 ; Rise       ; clk             ;
;  seg1[0]  ; clk        ; 3.859 ; 3.765 ; Rise       ; clk             ;
;  seg1[1]  ; clk        ; 4.014 ; 3.860 ; Rise       ; clk             ;
;  seg1[2]  ; clk        ; 4.178 ; 3.988 ; Rise       ; clk             ;
;  seg1[3]  ; clk        ; 4.216 ; 4.094 ; Rise       ; clk             ;
;  seg1[4]  ; clk        ; 4.390 ; 4.225 ; Rise       ; clk             ;
;  seg1[5]  ; clk        ; 4.255 ; 4.095 ; Rise       ; clk             ;
;  seg1[6]  ; clk        ; 4.895 ; 4.632 ; Rise       ; clk             ;
;  seg1[7]  ; clk        ; 3.603 ; 3.514 ; Rise       ; clk             ;
; seg2[*]   ; clk        ; 3.648 ; 3.580 ; Rise       ; clk             ;
;  seg2[0]  ; clk        ; 4.002 ; 3.889 ; Rise       ; clk             ;
;  seg2[1]  ; clk        ; 4.423 ; 4.261 ; Rise       ; clk             ;
;  seg2[2]  ; clk        ; 3.841 ; 3.712 ; Rise       ; clk             ;
;  seg2[3]  ; clk        ; 3.648 ; 3.580 ; Rise       ; clk             ;
;  seg2[4]  ; clk        ; 3.959 ; 3.845 ; Rise       ; clk             ;
;  seg2[5]  ; clk        ; 4.012 ; 3.884 ; Rise       ; clk             ;
;  seg2[6]  ; clk        ; 5.122 ; 4.864 ; Rise       ; clk             ;
;  seg2[7]  ; clk        ; 4.128 ; 4.004 ; Rise       ; clk             ;
; seg3[*]   ; clk        ; 3.395 ; 3.320 ; Rise       ; clk             ;
;  seg3[0]  ; clk        ; 3.860 ; 3.746 ; Rise       ; clk             ;
;  seg3[1]  ; clk        ; 3.590 ; 3.490 ; Rise       ; clk             ;
;  seg3[2]  ; clk        ; 3.932 ; 3.830 ; Rise       ; clk             ;
;  seg3[3]  ; clk        ; 3.722 ; 3.622 ; Rise       ; clk             ;
;  seg3[4]  ; clk        ; 3.859 ; 3.772 ; Rise       ; clk             ;
;  seg3[5]  ; clk        ; 3.809 ; 3.699 ; Rise       ; clk             ;
;  seg3[6]  ; clk        ; 3.775 ; 3.684 ; Rise       ; clk             ;
;  seg3[7]  ; clk        ; 3.395 ; 3.320 ; Rise       ; clk             ;
; seg4[*]   ; clk        ; 3.436 ; 3.367 ; Rise       ; clk             ;
;  seg4[0]  ; clk        ; 3.945 ; 3.822 ; Rise       ; clk             ;
;  seg4[1]  ; clk        ; 3.883 ; 3.794 ; Rise       ; clk             ;
;  seg4[2]  ; clk        ; 3.874 ; 3.776 ; Rise       ; clk             ;
;  seg4[3]  ; clk        ; 3.883 ; 3.785 ; Rise       ; clk             ;
;  seg4[4]  ; clk        ; 3.436 ; 3.367 ; Rise       ; clk             ;
;  seg4[5]  ; clk        ; 4.260 ; 4.101 ; Rise       ; clk             ;
;  seg4[6]  ; clk        ; 3.694 ; 3.597 ; Rise       ; clk             ;
;  seg4[7]  ; clk        ; 3.441 ; 3.373 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.003    ; 0.167 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -15.003    ; 0.167 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -13589.863 ; 0.0   ; 0.0      ; 0.0     ; -1252.388           ;
;  clk             ; -13589.863 ; 0.000 ; N/A      ; N/A     ; -1252.388           ;
+------------------+------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; buttons[*]  ; clk        ; 3.994 ; 4.364 ; Rise       ; clk             ;
;  buttons[0] ; clk        ; 3.994 ; 4.364 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; buttons[*]  ; clk        ; -0.866 ; -1.473 ; Rise       ; clk             ;
;  buttons[0] ; clk        ; -0.866 ; -1.473 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; seg1[*]   ; clk        ; 8.256 ; 8.088 ; Rise       ; clk             ;
;  seg1[0]  ; clk        ; 6.558 ; 6.579 ; Rise       ; clk             ;
;  seg1[1]  ; clk        ; 6.653 ; 6.548 ; Rise       ; clk             ;
;  seg1[2]  ; clk        ; 6.986 ; 6.858 ; Rise       ; clk             ;
;  seg1[3]  ; clk        ; 7.119 ; 7.081 ; Rise       ; clk             ;
;  seg1[4]  ; clk        ; 7.336 ; 7.276 ; Rise       ; clk             ;
;  seg1[5]  ; clk        ; 7.093 ; 7.079 ; Rise       ; clk             ;
;  seg1[6]  ; clk        ; 8.256 ; 8.088 ; Rise       ; clk             ;
;  seg1[7]  ; clk        ; 6.081 ; 6.064 ; Rise       ; clk             ;
; seg2[*]   ; clk        ; 8.219 ; 8.092 ; Rise       ; clk             ;
;  seg2[0]  ; clk        ; 6.771 ; 6.718 ; Rise       ; clk             ;
;  seg2[1]  ; clk        ; 7.428 ; 7.423 ; Rise       ; clk             ;
;  seg2[2]  ; clk        ; 6.432 ; 6.388 ; Rise       ; clk             ;
;  seg2[3]  ; clk        ; 6.196 ; 6.174 ; Rise       ; clk             ;
;  seg2[4]  ; clk        ; 6.715 ; 6.663 ; Rise       ; clk             ;
;  seg2[5]  ; clk        ; 6.770 ; 6.766 ; Rise       ; clk             ;
;  seg2[6]  ; clk        ; 8.219 ; 8.092 ; Rise       ; clk             ;
;  seg2[7]  ; clk        ; 7.011 ; 7.017 ; Rise       ; clk             ;
; seg3[*]   ; clk        ; 6.672 ; 6.687 ; Rise       ; clk             ;
;  seg3[0]  ; clk        ; 6.556 ; 6.496 ; Rise       ; clk             ;
;  seg3[1]  ; clk        ; 6.052 ; 6.028 ; Rise       ; clk             ;
;  seg3[2]  ; clk        ; 6.672 ; 6.687 ; Rise       ; clk             ;
;  seg3[3]  ; clk        ; 6.254 ; 6.273 ; Rise       ; clk             ;
;  seg3[4]  ; clk        ; 6.556 ; 6.569 ; Rise       ; clk             ;
;  seg3[5]  ; clk        ; 6.403 ; 6.337 ; Rise       ; clk             ;
;  seg3[6]  ; clk        ; 6.374 ; 6.341 ; Rise       ; clk             ;
;  seg3[7]  ; clk        ; 5.695 ; 5.719 ; Rise       ; clk             ;
; seg4[*]   ; clk        ; 7.154 ; 7.087 ; Rise       ; clk             ;
;  seg4[0]  ; clk        ; 6.669 ; 6.632 ; Rise       ; clk             ;
;  seg4[1]  ; clk        ; 6.590 ; 6.571 ; Rise       ; clk             ;
;  seg4[2]  ; clk        ; 6.550 ; 6.542 ; Rise       ; clk             ;
;  seg4[3]  ; clk        ; 6.572 ; 6.502 ; Rise       ; clk             ;
;  seg4[4]  ; clk        ; 5.795 ; 5.776 ; Rise       ; clk             ;
;  seg4[5]  ; clk        ; 7.154 ; 7.087 ; Rise       ; clk             ;
;  seg4[6]  ; clk        ; 6.222 ; 6.194 ; Rise       ; clk             ;
;  seg4[7]  ; clk        ; 5.806 ; 5.782 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; seg1[*]   ; clk        ; 3.603 ; 3.514 ; Rise       ; clk             ;
;  seg1[0]  ; clk        ; 3.859 ; 3.765 ; Rise       ; clk             ;
;  seg1[1]  ; clk        ; 4.014 ; 3.860 ; Rise       ; clk             ;
;  seg1[2]  ; clk        ; 4.178 ; 3.988 ; Rise       ; clk             ;
;  seg1[3]  ; clk        ; 4.216 ; 4.094 ; Rise       ; clk             ;
;  seg1[4]  ; clk        ; 4.390 ; 4.225 ; Rise       ; clk             ;
;  seg1[5]  ; clk        ; 4.255 ; 4.095 ; Rise       ; clk             ;
;  seg1[6]  ; clk        ; 4.895 ; 4.632 ; Rise       ; clk             ;
;  seg1[7]  ; clk        ; 3.603 ; 3.514 ; Rise       ; clk             ;
; seg2[*]   ; clk        ; 3.648 ; 3.580 ; Rise       ; clk             ;
;  seg2[0]  ; clk        ; 4.002 ; 3.889 ; Rise       ; clk             ;
;  seg2[1]  ; clk        ; 4.423 ; 4.261 ; Rise       ; clk             ;
;  seg2[2]  ; clk        ; 3.841 ; 3.712 ; Rise       ; clk             ;
;  seg2[3]  ; clk        ; 3.648 ; 3.580 ; Rise       ; clk             ;
;  seg2[4]  ; clk        ; 3.959 ; 3.845 ; Rise       ; clk             ;
;  seg2[5]  ; clk        ; 4.012 ; 3.884 ; Rise       ; clk             ;
;  seg2[6]  ; clk        ; 5.122 ; 4.864 ; Rise       ; clk             ;
;  seg2[7]  ; clk        ; 4.128 ; 4.004 ; Rise       ; clk             ;
; seg3[*]   ; clk        ; 3.395 ; 3.320 ; Rise       ; clk             ;
;  seg3[0]  ; clk        ; 3.860 ; 3.746 ; Rise       ; clk             ;
;  seg3[1]  ; clk        ; 3.590 ; 3.490 ; Rise       ; clk             ;
;  seg3[2]  ; clk        ; 3.932 ; 3.830 ; Rise       ; clk             ;
;  seg3[3]  ; clk        ; 3.722 ; 3.622 ; Rise       ; clk             ;
;  seg3[4]  ; clk        ; 3.859 ; 3.772 ; Rise       ; clk             ;
;  seg3[5]  ; clk        ; 3.809 ; 3.699 ; Rise       ; clk             ;
;  seg3[6]  ; clk        ; 3.775 ; 3.684 ; Rise       ; clk             ;
;  seg3[7]  ; clk        ; 3.395 ; 3.320 ; Rise       ; clk             ;
; seg4[*]   ; clk        ; 3.436 ; 3.367 ; Rise       ; clk             ;
;  seg4[0]  ; clk        ; 3.945 ; 3.822 ; Rise       ; clk             ;
;  seg4[1]  ; clk        ; 3.883 ; 3.794 ; Rise       ; clk             ;
;  seg4[2]  ; clk        ; 3.874 ; 3.776 ; Rise       ; clk             ;
;  seg4[3]  ; clk        ; 3.883 ; 3.785 ; Rise       ; clk             ;
;  seg4[4]  ; clk        ; 3.436 ; 3.367 ; Rise       ; clk             ;
;  seg4[5]  ; clk        ; 4.260 ; 4.101 ; Rise       ; clk             ;
;  seg4[6]  ; clk        ; 3.694 ; 3.597 ; Rise       ; clk             ;
;  seg4[7]  ; clk        ; 3.441 ; 3.373 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg3[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg4[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg4[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg4[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg4[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg4[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg4[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg4[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg4[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_hs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; buttons[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buttons[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switchs[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buttons[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; seg2[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg3[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg4[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg4[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg4[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg4[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg4[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg4[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg4[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg4[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; seg2[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg3[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg4[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg4[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg4[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg4[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg4[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg4[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg4[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg4[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_r[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_r[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_r[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_r[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_g[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_g[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_g[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_g[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_b[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_b[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_b[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_b[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8515630  ; 3243648  ; 6769024  ; 2495488  ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8515630  ; 3243648  ; 6769024  ; 2495488  ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Jul 15 22:51:54 2018
Info: Command: quartus_sta compsys_de0 -c compsys_de0
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'compsys_de0.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.003          -13589.863 clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1160.568 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.390
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.390          -12142.334 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1160.568 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.105           -7125.016 clk 
Info (332146): Worst-case hold slack is 0.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.167               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1252.388 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4657 megabytes
    Info: Processing ended: Sun Jul 15 22:52:10 2018
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:14


