##**Link do tinkercad:**

# üìÑ Pr√°tica 5: Maquina de Vendas

## Introdu√ß√£o
Para o terceiro projeto da disciplina, foi proposto a elabora√ß√£o de um projeto RTL de uma **m√°quina de vendas**. A m√°quina possui duas entradas de dados, sendo uma para informar o valor da moeda inserida (**A[3:0]**) e uma outra para entrar com o valor do produto (**S[3:0]**). Tamb√©m conta uma entrada para indicar quando uma moeda foi depositada (**c=1**) e uma sa√≠da (**d=1**) para liberar o produto. O circuito deve ser implementado atrav√©s de circuitos integrados comerciais e pode fazer uso de quaisquer CIs da s√©rie 7400.

![Esquem√°tico do Projeto da M√°uqina de Vendas](figuras/lab5.png)

---

## Referencial Te√≥rico
Para a concep√ß√£o do projeto RTL, precisamos de alguns blocos operacionais para a l√≥gica da m√°quina de vendas, como um **somador de 4 bits**, um **comparador de magnitude** e **registradores**, que podem ser feitos a partir de flip flops.

---

## Comparador Sequencial de 1 bit 
Um comparador sequencial de 1 bit √© um componente capaz de verificar se uma cadeia de bits √© igual, menor ou maior que uma refer√™ncia, tendo esses tr√™s sinais de sa√≠da para e sinais de entradas correspondes as cadeias mais a esquerda.
Podemos montar uma tabela para um comparador desse tipo, e em seguida, podemos utilizar a soma de produtos para obter express√µes l√≥gicas para esse comparador, e o comparador de 10 bits pode ser feito cascateando v√°rios desses comparadores.
As express√µes l√≥gicas para as sa√≠das de compara√ß√£o s√£o mostradas abaixo:

Um comparador sequencial de 1 bit √© um circuito capaz de comparar dois bits ($A$ e $B$) e, com base no resultado da compara√ß√£o dos bits menos significativos (fornecidos pelas entradas de propaga√ß√£o), determinar se a cadeia de bits representada por $A$ √© maior, menor ou igual √† representada por $B$.

Esse comparador possui tr√™s entradas de propaga√ß√£o:
* `in_gt`: sinal indica que, at√© o bit anterior, $A > B$;
* `in_eq`: sinal indica que, at√© o bit anterior, $A = B$;
* `in_lt`: sinal indica que, at√© o bit anterior, $A < B$.

As sa√≠das indicam o resultado da compara√ß√£o ap√≥s considerar o bit atual e s√£o:
* `out_gt`: resultado final $A > B$;
* `out_eq`: resultado final $A = B$;
* `out_lt`: resultado final $A < B$.

A Tabela abaixo apresenta a tabela verdade de um comparador sequencial de 1 bit.

| A | B | `in_gt` | `in_eq` | `in_lt` | `out_gt` | `out_eq` | `out_lt` |
| :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: |
| 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | x | x | x | 0 | 0 | 1 |
| 1 | 0 | x | x | x | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |

*Tabela: Tabela Verdade do Comparador Sequencial de 1 Bit com Propaga√ß√£o*

Com base na tabela, podemos escrever as express√µes l√≥gicas para cada sa√≠da utilizando a forma de soma de produtos:

* `out_gt` $= (A \cdot \overline{B}) + (\overline{A} \cdot \overline{B} \cdot$ `in_gt`) + (A \cdot B \cdot$ `in_gt`$)$
* `out_eq` $= (\overline{A} \cdot \overline{B} + A \cdot B) \cdot$ `in_eq`
* `out_lt` $= (\overline{A} \cdot B) + (\overline{A} \cdot \overline{B} \cdot$ `in_lt`) + (A \cdot B \cdot$ `in_lt`$)$

Essas express√µes s√£o utilizadas na constru√ß√£o de comparadores maiores (por exemplo, de 10 bits), conectando comparadores de 1 bit em cascata da direita para a esquerda (do bit menos significativo ao mais significativo), propagando os sinais de compara√ß√£o apropriados.

---

## Somador de 4 bits
Utilizando o componente somador completo de 1 bit, √© poss√≠vel, cascateando n somadores em s√©rie, fazer um somador justamente de n bits, que nesse caso $n = 4$, como √© mostrado abaixo

![Esquem√°tico do Somador de 8 Bits](figuras/Somador_n_bits.png)

### Flip-Flop D
O **flip-flop D** √© um circuito muito utilizado na constru√ß√£o de registradores simples, e tem a fun√ß√£o de armazenar bits de forma seletiva.
A equa√ß√£o caracter√≠stica do flip-flop D √© dada por

$$
Q^{i+1} = D \cdot clk ^{\uparrow}
$$

ou seja, ele √© igual a sua entrada, nas bordas de subida do sinal de rel√≥gio.

A figura do flip-flop D √© mostrada abaixo

![Flip-Flop D](figuras/FFD.png)

---

## Registradores
Um **registrador** √© um circuito feito para guardar o valor de um bit no seu interior at√© que ele mude, para isso precisamos de circuitos flip flops e tamb√©m multiplexadores para controlar quando um registrador deve ser alterado(carregado) e quando deve permanecer com o mesmo valor.
Podemos implementar um registrador utilizando um Flip-flop D e um multiplexador, como √© mostrado na figura abaixo.

![Registrador de Carga Paralela](figuras/reg.png)

A chave seletora do mux de um registrador √© chamada de *load*, e seu nome tem justamente o significado de carregar um valor para a sa√≠da do registrador, somente quando essa chave for ativa.

A equa√ß√£o do multiplexador √© dada por

$$
D = \overline{ load } \cdot Q + load \cdot I
$$

Por√©m a sa√≠da do registrador √© o valor da entrada,a apenas nas bordas de subida, assim

$$
Q^{i+1} = (\overline{ load } \cdot Q^i + load \cdot I) \cdot clk^{\uparrow}
$$

Ou seja, o valor $Q$ guardado no registrador so vai ser determinado pela entrada I quando a entrada $load$ estiver ativa e houver uma borda de subida, e isso √© a forma fundamental de armazenamento de bits, que √© conhecido como **registrador de carga paralela**.

---

## Datapath
Foi desenvolvida uma arquitetura para o **datapath** baseado na opera√ß√£o de dar o troco das moedas aos poucos, e foram utilizados componentes como subtratores, multiplexadores, comparadores e registradores.

O diagrama de blocos do datapath √© mostrado abaixo:

![Bloco Datapath da M√°quina de Troco](figuras/datapath.png)

---

## M√°quina de Estados (Controlador)

Foi feito uma **M√°quina de Estados** para identificar o funcionamento da m√°quina de troco. Segue abaixo a figura:

![M√°quina de Estado da M√°quina de Vendas](figuras/controller.png)

---

## Materiais e M√©todos

### Materiais

| Componente | Quantidade |
| :---: | :---: |
| CI 74HC08 (Porta AND) | 2 |
| CI 74HC04 (Porta NOT) | 1 |
| CI 74HC32 (Porta OR) | 1 |
| CI 74HC283 (Somador 4 Bits) | 1 |
| CI 74HC74 (2 Flip Flop D) | 2 |
| CI 74HC85(Comparador) | 1 |
| CI 74HC175(FFD 4b) + CI 74157(MUX 4b)(Registrador com Mux e FFD) | 1 |
| DIP SWITCH 4 bits | 2 |
| Fonte de tens√£o | 1 |
| Gerador de sinais | 1 |
| Led | 1 |
| Resistor para led(550 $\Omega$ | 1 |
| Resistores Pull Down (1 k$\Omega$) | 8 |

*Tabela: Componentes utilizados na montagem do Projeto.*

### M√©todos
Para a implementa√ß√£o do circuito, foi utilizada a seguinte codifica√ß√£o de estados para o controlador

$$
\begin{cases}
I = 00 \\
A = 01 \\
W = 10 \\
L = 11
\end{cases}
$$

Para obter-se as express√µes l√≥gicas, foi feita a tabela verdade de acordo com o funcionamento da m√°quina de vendas, a maquina de estados e o datapath para as opera√ß√µes com os dados, e obteu-se as seguintes express√µes:

$$
\begin{cases}
d = S_1S_0 \\
T_1 = \overline{S_1}S_0(\overline{m_e}+c) \\
T_0 = \overline{S_0} + \overline{S_1}\overline{c} \\
C_L = \overline{S_1}\overline{S_0} \\
L = S_1\overline{S_0} \\
S_0 = f_D(T_0) \\
S_1 = f_D(T_1)
\end{cases}
$$

onde $f_D$ representa a fun√ß√£o interna de um flip-flop D, que foi utilizado neste projeto para fazer a l√≥gica dos estados, e $T_1T_0$ s√£o as entradas de cada um desses flip-flops, o circuito final √© mostrado abaixo:

![Circuito Final](figuras/circuito_final.png)

Onde o controlador pode ser implementado puramente com l√≥gica combinacional e flip-flops D, definido pelas express√µes descritas acima.

Para testar o circuito, foi feita a seguinte sequ√™ncia de comandos

$$
\begin{cases}
c \rightarrow 1 \\
V_d \rightarrow 0011 \\
V_m \rightarrow 0001
\end{cases}
$$
o que na pr√°tica significou a adi√ß√£o de 3 moedas de valor $V_d = 1$, e a seguinte transi√ß√£o de estados aconteceu

$$
\begin{cases}
S_1S_0 = 00 \rightarrow S_1S_0 = 01 \\ \rightarrow
S_1S_0 = 10 \rightarrow S_1S_0 = 01 \\
\rightarrow S_1S_0 = 10 \rightarrow S_1S_0 = 01 \\
\rightarrow
S_1S_0 = 10 \rightarrow S_1S_0 = 01 \\
c \rightarrow 0 \\
\rightarrow S_1S_0 = 11 \rightarrow S_1S_0 = 00
\end{cases}
$$

para encerrar o funcionamento do circuito, parar a entrada de detec√ß√£o de moedas, $c \rightarrow 0$, e o circuito volta para o estado inicial ap√≥s liberar o produto e logo depois para o estado de espera de moedas novamente.

---

## Implementa√ß√£o no Logisim
Para testar se a l√≥gica do circuito estava correta e a m√°quina de estados transitando entre os estados na sequ√™ncia esperada.
Para isso, foram confeccionados os subcomponentes no Software **Logisim**, desde o somador de 1bit, at√© o registrador de 4 bits utilizado, com exce√ß√£o do comparador de magnitude.
O circuito foi ent√£o simulado e mostrou a sequ√™ncia de opera√ß√µes corretas, liberando a moeda assim que se chegou no estado $S_1S_0 = 11$, essa simula√ß√£o se encontra no github do projeto, mostrado abaixo:

[https://github.com/PedroDS4/Laboratorio_de_Sistemas_Digitais/tree/main/Projeto5](https://github.com/PedroDS4/Laboratorio_de_Sistemas_Digitais/tree/main/Projeto5)

onde se tem um v√≠deo com a simula√ß√£o e o arquivo **.circ** do Logisim.

---

## Implementa√ß√£o no Tinkercad
A montagem foi realizada no **tinkercad** seguindo a mesma l√≥gica, por√©m como o tinkercad n√£o possuia os CI'S para registradores e para comparadores, foram utilizados dois ardu√≠nos UNO para a confec√ß√£o da l√≥gica dos mesmos.
Foi utilizado um sinal de clock de uma onda quadrada de amplitude $A = 5 \ V$, e com um deslocamento CC de $V_{dc} = 2.5 \ V$, e frequ√™ncia $f = 10 \ Hz$, para ficar apenas nos n√≠veis l√≥gicos de $5 \ V$ ou $0 \ V$, no tinkercad.

O c√≥digo utilizado nos ardu√≠nos e o link para o projeto no TinkerCAD se encontram no github, no link abaixo:

[https://github.com/PedroDS4/Laboratorio_de_Sistemas_Digitais/tree/main/Projeto5](https://github.com/PedroDS4/Laboratorio_de_Sistemas_Digiais/tree/main/Projeto5)

---

## Implementa√ß√£o em Protoboard
A implementa√ß√£o em protoboard n√£o foi conclu√≠da com sucesso, uma vez que o circuito n√£o se comportou da forma desejada.

---

## Conclus√£o
Foram testados todas as transi√ß√µes poss√≠veis de estados em ambas implementa√ß√µes, e foi verficado que o circuito seguiu corretamente a l√≥gica da m√°quina de vendas proposta, assim pudemos confirmar o funcionamento do quinto projeto da disciplina, no LogiSIM e no TinkerCAD.
