+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                               ;
+-------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; top|interconnect_                   ; 207   ; 38             ; 2            ; 38             ; 255    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|ramWB_dramController            ; 105   ; 1              ; 7            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|arbiter                         ; 179   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|ihexUart|m|uart_ctrlr           ; 81    ; 1              ; 57           ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|ihexUart|m|intel_hex_controller ; 47    ; 1              ; 32           ; 1              ; 78     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|ihexUart|m|dbg_bus_breakout     ; 35    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 104   ; 0              ; 0            ; 0                ; 0                 ;
; top|ihexUart|m|ihex_wb              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 104   ; 0              ; 104          ; 0                ; 104               ;
; top|ihexUart|m|tx_part              ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|ihexUart|m|rx_part              ; 2     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|ihexUart|m                      ; 107   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|ihexUart                        ; 109   ; 2              ; 2            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|ssegs|sseg                      ; 32    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|ssegs                           ; 41    ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|leds                            ; 57    ; 16             ; 18           ; 16             ; 49     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|core|arb                        ; 179   ; 37             ; 0            ; 37             ; 141    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|core|ex|bru                     ; 138   ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|core|ex|lsu1                    ; 143   ; 2              ; 0            ; 2              ; 104    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|core|ex|alu1                    ; 145   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|core|ex                         ; 187   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|core|idrr                       ; 142   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|core|dprf                       ; 48    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|core|fetch                      ; 72    ; 2              ; 0            ; 2              ; 98     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top|core                            ; 37    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top                                 ; 53    ; 0              ; 1            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
