//Monicah
//26 oct 2007

csl_memory mem {
  mem(){
    set_width(8);
    set_depth(64); 
  }
};

csl_unit u{
  //csl_signal clk(wire);
  mem mem;
  u(){
    //clk.set_attr(clock);
  }
};
