# La liste des fichiers source Ã  utiliser

set_global_assignment -name SYSTEMVERILOG_FILE ${TOPDIR}/fpga/src/fpga.sv
