verilog

// module bug (n0 n1 n2 n3 n0 n4);
// resistor r1(n0 foo);
// endmodule

module crash (n0 n1 n2 n3 n0 n4);
endmodule

spice
*X0 1 2 3 4 5 6 bug
X1 1 2 crash
.op
.end
