Fitter report for M3
Sun Jun 21 03:16:49 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 21 03:16:49 2015    ;
; Quartus II Version                 ; 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name                      ; M3                                       ;
; Top-level Entity Name              ; M3                                       ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C8F256C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 5,514 / 8,256 ( 67 % )                   ;
;     Total combinational functions  ; 5,345 / 8,256 ( 65 % )                   ;
;     Dedicated logic registers      ; 508 / 8,256 ( 6 % )                      ;
; Total registers                    ; 508                                      ;
; Total pins                         ; 179 / 182 ( 98 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8F256C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6037 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6037 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6035    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/esd/SNU_ESD/FPGA/M3.pin.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                           ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                     ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 5,514 / 8,256 ( 67 % )                                                                                                                                    ;
;     -- Combinational with no register       ; 5006                                                                                                                                                      ;
;     -- Register only                        ; 169                                                                                                                                                       ;
;     -- Combinational with a register        ; 339                                                                                                                                                       ;
;                                             ;                                                                                                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                           ;
;     -- 4 input functions                    ; 2045                                                                                                                                                      ;
;     -- 3 input functions                    ; 2537                                                                                                                                                      ;
;     -- <=2 input functions                  ; 763                                                                                                                                                       ;
;     -- Register only                        ; 169                                                                                                                                                       ;
;                                             ;                                                                                                                                                           ;
; Logic elements by mode                      ;                                                                                                                                                           ;
;     -- normal mode                          ; 2728                                                                                                                                                      ;
;     -- arithmetic mode                      ; 2617                                                                                                                                                      ;
;                                             ;                                                                                                                                                           ;
; Total registers*                            ; 508 / 8,778 ( 6 % )                                                                                                                                       ;
;     -- Dedicated logic registers            ; 508 / 8,256 ( 6 % )                                                                                                                                       ;
;     -- I/O registers                        ; 0 / 522 ( 0 % )                                                                                                                                           ;
;                                             ;                                                                                                                                                           ;
; Total LABs:  partially or completely used   ; 402 / 516 ( 78 % )                                                                                                                                        ;
; User inserted logic elements                ; 0                                                                                                                                                         ;
; Virtual pins                                ; 0                                                                                                                                                         ;
; I/O pins                                    ; 179 / 182 ( 98 % )                                                                                                                                        ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )                                                                                                                                           ;
; Global signals                              ; 3                                                                                                                                                         ;
; M4Ks                                        ; 0 / 36 ( 0 % )                                                                                                                                            ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % )                                                                                                                                       ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % )                                                                                                                                       ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )                                                                                                                                            ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                                                                                             ;
; Global clocks                               ; 3 / 8 ( 38 % )                                                                                                                                            ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                                                             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                             ;
; Average interconnect usage (total/H/V)      ; 24% / 25% / 23%                                                                                                                                           ;
; Peak interconnect usage (total/H/V)         ; 39% / 41% / 36%                                                                                                                                           ;
; Maximum fan-out node                        ; XnRESET~clkctrl                                                                                                                                           ;
; Maximum fan-out                             ; 487                                                                                                                                                       ;
; Highest non-global fan-out signal           ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30] ;
; Highest non-global fan-out                  ; 149                                                                                                                                                       ;
; Total fan-out                               ; 18921                                                                                                                                                     ;
; Average fan-out                             ; 3.08                                                                                                                                                      ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 5514 / 8256 ( 66 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 5006                 ; 0                              ;
;     -- Register only                        ; 169                  ; 0                              ;
;     -- Combinational with a register        ; 339                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2045                 ; 0                              ;
;     -- 3 input functions                    ; 2537                 ; 0                              ;
;     -- <=2 input functions                  ; 763                  ; 0                              ;
;     -- Register only                        ; 169                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2728                 ; 0                              ;
;     -- arithmetic mode                      ; 2617                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 508                  ; 0                              ;
;     -- Dedicated logic registers            ; 508 / 8256 ( 6 % )   ; 0 / 8256 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 402 / 516 ( 77 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 179                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 10 ( 30 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 18921                ; 0                              ;
;     -- Registered Connections               ; 6181                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 71                   ; 0                              ;
;     -- Output Ports                         ; 92                   ; 0                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CPLD_0        ; T14   ; 4        ; 32           ; 0            ; 3           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CPLD_1        ; K2    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CPLD_8        ; M4    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FPGA_CLK      ; H2    ; 1        ; 0            ; 9            ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPJ1_5        ; F3    ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_0        ; D4    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_1        ; E2    ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_2        ; R14   ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_3        ; P2    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_4        ; J4    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M_nRESET      ; N3    ; 1        ; 0            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_AD_CS     ; J2    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DA_CS     ; H1    ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DIN       ; P3    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DOUT      ; G4    ; 1        ; 0            ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_SCLK      ; J6    ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_A        ; C13   ; 2        ; 32           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_B        ; B13   ; 2        ; 30           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nA       ; J16   ; 3        ; 34           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nB       ; E5    ; 1        ; 0            ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XCLKOUT       ; R6    ; 4        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XEINT8        ; D5    ; 1        ; 0            ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XM0OEN        ; J15   ; 3        ; 34           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0WEN        ; H16   ; 3        ; 34           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[0]   ; C14   ; 3        ; 34           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[10]  ; E16   ; 3        ; 34           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[11]  ; F13   ; 3        ; 34           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[12]  ; F14   ; 3        ; 34           ; 15           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[13]  ; F15   ; 3        ; 34           ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[14]  ; F16   ; 3        ; 34           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[15]  ; G12   ; 3        ; 34           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[16]  ; G13   ; 3        ; 34           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[17]  ; G15   ; 3        ; 34           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[18]  ; G16   ; 3        ; 34           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[19]  ; H11   ; 3        ; 34           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[1]   ; C15   ; 3        ; 34           ; 15           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[20]  ; H12   ; 3        ; 34           ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[2]   ; C16   ; 3        ; 34           ; 15           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[3]   ; D13   ; 3        ; 34           ; 16           ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[4]   ; D14   ; 3        ; 34           ; 17           ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[5]   ; D15   ; 3        ; 34           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[6]   ; D16   ; 3        ; 34           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[7]   ; E13   ; 3        ; 34           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[8]   ; E14   ; 3        ; 34           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[9]   ; E15   ; 3        ; 34           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XnRESET       ; H15   ; 3        ; 34           ; 10           ; 1           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[0]     ; L7    ; 4        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[10]    ; T10   ; 4        ; 25           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[11]    ; R10   ; 4        ; 25           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[12]    ; N10   ; 4        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[13]    ; L10   ; 4        ; 23           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[14]    ; K10   ; 4        ; 25           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[15]    ; T11   ; 4        ; 21           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[1]     ; K7    ; 4        ; 5            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[2]     ; T8    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[3]     ; R8    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[4]     ; N8    ; 4        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[5]     ; L8    ; 4        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[6]     ; T9    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[7]     ; R9    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[8]     ; N9    ; 4        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[9]     ; L9    ; 4        ; 23           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[0]   ; L11   ; 4        ; 32           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[1]   ; K11   ; 4        ; 25           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[2]   ; T12   ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[3]   ; R12   ; 4        ; 30           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nFPGA_RESET   ; R7    ; 4        ; 12           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[0] ; P12   ; 4        ; 28           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[1] ; T13   ; 4        ; 30           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[2] ; R13   ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[3] ; P13   ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SRAM_ADDR[0]  ; E3    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; L3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; N15   ; 3        ; 34           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; M2    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; K5    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; B14   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; E4    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; L4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; N16   ; 3        ; 34           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; N2    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; N4    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; M1    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; D3    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; D2    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; M3    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; A14   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; P6    ; 4        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; D1    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[0]  ; T7    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[10] ; N1    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[11] ; K4    ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[12] ; P15   ; 3        ; 34           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[13] ; N14   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[14] ; P1    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[15] ; C2    ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[1]  ; L2    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[2]  ; P16   ; 3        ; 34           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[3]  ; K1    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[4]  ; C1    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[5]  ; H6    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[6]  ; F5    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[7]  ; E1    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[8]  ; N6    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[9]  ; A13   ; 2        ; 30           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nCS      ; L1    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nOE      ; P14   ; 3        ; 34           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nWE      ; K6    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dot_d[0]      ; T4    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[1]      ; R4    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[2]      ; P4    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[3]      ; T5    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[4]      ; R5    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[5]      ; P5    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[6]      ; T6    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[0]   ; C4    ; 2        ; 5            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[1]   ; A3    ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[2]   ; B3    ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[3]   ; T3    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[4]   ; R3    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[5]   ; A5    ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[6]   ; B5    ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[7]   ; C5    ; 2        ; 5            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[8]   ; A4    ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[9]   ; B4    ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[0]   ; R11   ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[1]   ; P11   ; 4        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[2]   ; N11   ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[3]   ; M11   ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[0]   ; A11   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[1]   ; B11   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[2]   ; C11   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[3]   ; D11   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[4]   ; G11   ; 2        ; 25           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[5]   ; A10   ; 2        ; 23           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[6]   ; B10   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[7]   ; D10   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_e         ; C12   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rs        ; A12   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rw        ; B12   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[0]        ; G7    ; 2        ; 7            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[1]        ; A6    ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[2]        ; B6    ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[3]        ; C6    ; 2        ; 5            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[4]        ; D6    ; 2        ; 5            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[5]        ; E6    ; 2        ; 1            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[6]        ; F6    ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[7]        ; G6    ; 2        ; 7            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; piezo         ; N7    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[0]    ; F7    ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[1]    ; B8    ; 2        ; 16           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[2]    ; F9    ; 2        ; 21           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[3]    ; A9    ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[4]    ; G10   ; 2        ; 25           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[5]    ; F10   ; 2        ; 23           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[0]   ; D8    ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[1]   ; D9    ; 2        ; 21           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[2]   ; F8    ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[3]   ; D7    ; 2        ; 7            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[4]   ; A7    ; 2        ; 14           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[5]   ; A8    ; 2        ; 16           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[6]   ; B9    ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[7]   ; B7    ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                 ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+
; XM0_DATA[0]  ; N13   ; 3        ; 34           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[10] ; K16   ; 3        ; 34           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[11] ; K15   ; 3        ; 34           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[12] ; K13   ; 3        ; 34           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[13] ; J12   ; 3        ; 34           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[14] ; J11   ; 3        ; 34           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[15] ; H13   ; 3        ; 34           ; 14           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[1]  ; N12   ; 3        ; 34           ; 1            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[2]  ; M16   ; 3        ; 34           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[3]  ; M15   ; 3        ; 34           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[4]  ; M14   ; 3        ; 34           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[5]  ; M12   ; 3        ; 34           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[6]  ; L16   ; 3        ; 34           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[7]  ; L15   ; 3        ; 34           ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[8]  ; L14   ; 3        ; 34           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[9]  ; L12   ; 3        ; 34           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 42 / 43 ( 98 % )  ; 3.3V          ; --           ;
; 2        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 47 / 47 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 199        ; 2        ; dot_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 198        ; 2        ; dot_scan[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 196        ; 2        ; dot_scan[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 187        ; 2        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 179        ; 2        ; seg_disp[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 2        ; seg_disp[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 2        ; seg_com[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 169        ; 2        ; lcd_data[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 165        ; 2        ; lcd_data[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 162        ; 2        ; lcd_rs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 160        ; 2        ; SRAM_DATA[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 156        ; 2        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 200        ; 2        ; dot_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 2        ; dot_scan[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 2        ; dot_scan[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 186        ; 2        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 180        ; 2        ; seg_disp[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 2        ; seg_com[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 2        ; seg_disp[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 168        ; 2        ; lcd_data[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 164        ; 2        ; lcd_data[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 161        ; 2        ; lcd_rw                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 159        ; 2        ; STEP_B                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 155        ; 2        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; SRAM_DATA[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 3          ; 1        ; SRAM_DATA[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 194        ; 2        ; dot_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 193        ; 2        ; dot_scan[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 192        ; 2        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 2        ; lcd_data[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 158        ; 2        ; lcd_e                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 157        ; 2        ; STEP_A                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 151        ; 3        ; XM0_ADDR[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 149        ; 3        ; XM0_ADDR[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 150        ; 3        ; XM0_ADDR[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 12         ; 1        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 11         ; 1        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 8          ; 1        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ; 9          ; 1        ; GPJ4_0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ; 4          ; 1        ; XEINT8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D6       ; 191        ; 2        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 190        ; 2        ; seg_disp[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 185        ; 2        ; seg_disp[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 172        ; 2        ; seg_disp[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 174        ; 2        ; lcd_data[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 173        ; 2        ; lcd_data[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 152        ; 3        ; XM0_ADDR[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D14      ; 154        ; 3        ; XM0_ADDR[4]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D15      ; 144        ; 3        ; XM0_ADDR[5]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 145        ; 3        ; XM0_ADDR[6]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 18         ; 1        ; SRAM_DATA[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 19         ; 1        ; GPJ4_1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 13         ; 1        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 14         ; 1        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 5          ; 1        ; STEP_nB                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 201        ; 2        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ; 141        ; 3        ; XM0_ADDR[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E14      ; 153        ; 3        ; XM0_ADDR[8]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E15      ; 146        ; 3        ; XM0_ADDR[9]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 147        ; 3        ; XM0_ADDR[10]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; GPJ1_5                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 6          ; 1        ; SRAM_DATA[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 202        ; 2        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 181        ; 2        ; seg_com[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 2        ; seg_disp[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 171        ; 2        ; seg_com[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 170        ; 2        ; seg_com[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 142        ; 3        ; XM0_ADDR[11]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 148        ; 3        ; XM0_ADDR[12]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 135        ; 3        ; XM0_ADDR[13]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 136        ; 3        ; XM0_ADDR[14]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ; 15         ; 1        ; SPI_DOUT                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 188        ; 2        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G7       ; 189        ; 2        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 166        ; 2        ; seg_com[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 167        ; 2        ; lcd_data[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 139        ; 3        ; XM0_ADDR[15]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 140        ; 3        ; XM0_ADDR[16]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 134        ; 3        ; XM0_ADDR[17]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 133        ; 3        ; XM0_ADDR[18]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 28         ; 1        ; SPI_DA_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 27         ; 1        ; FPGA_CLK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 17         ; 1        ; SRAM_DATA[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 138        ; 3        ; XM0_ADDR[19]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H12      ; 131        ; 3        ; XM0_ADDR[20]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H13      ; 143        ; 3        ; XM0_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 129        ; 3        ; XnRESET                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 130        ; 3        ; XM0WEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 30         ; 1        ; SPI_AD_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 39         ; 1        ; GPJ4_4                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 16         ; 1        ; SPI_SCLK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ; 137        ; 3        ; XM0_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 132        ; 3        ; XM0_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 128        ; 3        ; XM0OEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 127        ; 3        ; STEP_nA                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 1        ; SRAM_DATA[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 1        ; CPLD_1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 34         ; 1        ; SRAM_DATA[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 35         ; 1        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 64         ; 4        ; SRAM_nWE                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K7       ; 63         ; 4        ; dip_sw[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 88         ; 4        ; dip_sw[14]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 87         ; 4        ; key_data[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K12      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 104        ; 3        ; XM0_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 126        ; 3        ; XM0_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 125        ; 3        ; XM0_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 37         ; 1        ; SRAM_nCS                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 1        ; SRAM_DATA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 43         ; 1        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 52         ; 1        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 72         ; 4        ; dip_sw[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 73         ; 4        ; dip_sw[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 83         ; 4        ; dip_sw[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 84         ; 4        ; dip_sw[13]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 100        ; 4        ; key_data[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 103        ; 3        ; XM0_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 118        ; 3        ; XM0_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 119        ; 3        ; XM0_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 120        ; 3        ; XM0_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 40         ; 1        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 41         ; 1        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 42         ; 1        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 1        ; CPLD_8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 99         ; 4        ; key_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; XM0_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 114        ; 3        ; XM0_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 115        ; 3        ; XM0_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 116        ; 3        ; XM0_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 1        ; SRAM_DATA[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 45         ; 1        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 49         ; 1        ; M_nRESET                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 50         ; 1        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 68         ; 4        ; SRAM_DATA[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 62         ; 4        ; piezo                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 69         ; 4        ; dip_sw[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 78         ; 4        ; dip_sw[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 79         ; 4        ; dip_sw[12]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 89         ; 4        ; key_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 3        ; XM0_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N13      ; 105        ; 3        ; XM0_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 3        ; SRAM_DATA[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 109        ; 3        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 110        ; 3        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 46         ; 1        ; SRAM_DATA[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 47         ; 1        ; GPJ4_3                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 51         ; 1        ; SPI_DIN                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 4        ; dot_d[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P5       ; 56         ; 4        ; dot_d[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P6       ; 67         ; 4        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 82         ; 4        ; key_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 90         ; 4        ; sel_button[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 91         ; 4        ; sel_button[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 111        ; 3        ; SRAM_nOE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 107        ; 3        ; SRAM_DATA[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 3        ; SRAM_DATA[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 4        ; dot_scan[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 59         ; 4        ; dot_d[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 4        ; dot_d[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 66         ; 4        ; XCLKOUT                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 71         ; 4        ; nFPGA_RESET                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 75         ; 4        ; dip_sw[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 77         ; 4        ; dip_sw[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 85         ; 4        ; dip_sw[11]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 81         ; 4        ; key_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 93         ; 4        ; key_data[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 96         ; 4        ; sel_button[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 98         ; 4        ; GPJ4_2                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 55         ; 4        ; dot_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 58         ; 4        ; dot_d[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 60         ; 4        ; dot_d[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 65         ; 4        ; dot_d[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 70         ; 4        ; SRAM_DATA[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 74         ; 4        ; dip_sw[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 76         ; 4        ; dip_sw[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 86         ; 4        ; dip_sw[10]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 80         ; 4        ; dip_sw[15]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 92         ; 4        ; key_data[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 95         ; 4        ; sel_button[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 97         ; 4        ; CPLD_0                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                       ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |M3                                                                    ; 5514 (0)    ; 508 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 179  ; 0            ; 5006 (0)     ; 169 (0)           ; 339 (0)          ; |M3                                                                                                                                                                                                                                                                                                                                       ;              ;
;    |host_io:inst|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |M3|host_io:inst                                                                                                                                                                                                                                                                                                                          ;              ;
;    |host_itf:inst1|                                                    ; 264 (264)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 109 (109)         ; 55 (55)          ; |M3|host_itf:inst1                                                                                                                                                                                                                                                                                                                        ;              ;
;    |processor:inst3|                                                   ; 5238 (432)  ; 326 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4906 (261)   ; 43 (40)           ; 289 (94)         ; |M3|processor:inst3                                                                                                                                                                                                                                                                                                                       ;              ;
;       |delay_2_cycle:mdelay_2_cycle|                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |M3|processor:inst3|delay_2_cycle:mdelay_2_cycle                                                                                                                                                                                                                                                                                          ;              ;
;       |mult_20_18:const2_mult|                                         ; 448 (0)     ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (0)      ; 0 (0)             ; 27 (0)           ; |M3|processor:inst3|mult_20_18:const2_mult                                                                                                                                                                                                                                                                                                ;              ;
;          |altmult_add:ALTMULT_ADD_component|                           ; 448 (0)     ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (0)      ; 0 (0)             ; 27 (0)           ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                              ;              ;
;             |mult_add_dqq2:auto_generated|                             ; 448 (0)     ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (0)      ; 0 (0)             ; 27 (0)           ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated                                                                                                                                                                                                                                 ;              ;
;                |ded_mult_h281:ded_mult1|                               ; 448 (18)    ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (0)      ; 0 (0)             ; 27 (18)          ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1                                                                                                                                                                                                         ;              ;
;                   |ded_mult_ihf1:right_mult|                           ; 411 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 402 (0)      ; 0 (0)             ; 9 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult                                                                                                                                                                                ;              ;
;                      |mac_mult_lk31:mac_mult4|                         ; 411 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 402 (0)      ; 0 (0)             ; 9 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4                                                                                                                                                        ;              ;
;                         |mult_7gp:mult6|                               ; 411 (411)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 402 (402)    ; 0 (0)             ; 9 (9)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6                                                                                                                                         ;              ;
;                   |ded_mult_o8f1:left_mult|                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_o8f1:left_mult                                                                                                                                                                                 ;              ;
;                      |alt_mac_mult:mac_mult2|                          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_o8f1:left_mult|alt_mac_mult:mac_mult2                                                                                                                                                          ;              ;
;                         |lpm_mult:mult|                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_o8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult                                                                                                                                            ;              ;
;                            |multcore:mult_core|                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_o8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core                                                                                                                         ;              ;
;                               |mpar_add:padder|                        ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_o8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mpar_add:padder                                                                                                         ;              ;
;                                  |lpm_add_sub:adder[0]|                ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_o8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                    ;              ;
;                                     |add_sub_7ch:auto_generated|       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_o8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_7ch:auto_generated                                                         ;              ;
;                               |mul_lfrg:$00030|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_o8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00030                                                                                                         ;              ;
;       |mult_40_17:mult_for_exp|                                        ; 880 (0)     ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 823 (0)      ; 0 (0)             ; 57 (0)           ; |M3|processor:inst3|mult_40_17:mult_for_exp                                                                                                                                                                                                                                                                                               ;              ;
;          |altmult_add:ALTMULT_ADD_component|                           ; 880 (0)     ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 823 (0)      ; 0 (0)             ; 57 (0)           ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                             ;              ;
;             |mult_add_fqq2:auto_generated|                             ; 880 (0)     ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 823 (0)      ; 0 (0)             ; 57 (0)           ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated                                                                                                                                                                                                                                ;              ;
;                |ded_mult_i281:ded_mult1|                               ; 880 (37)    ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 823 (0)      ; 0 (0)             ; 57 (37)          ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1                                                                                                                                                                                                        ;              ;
;                   |ded_mult_8af1:left_mult|                            ; 410 (18)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 410 (18)     ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult                                                                                                                                                                                ;              ;
;                      |ded_mult_jhf1:right_mult|                        ; 379 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 379 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult                                                                                                                                                       ;              ;
;                         |mac_mult_jk31:mac_mult4|                      ; 379 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 379 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4                                                                                                                               ;              ;
;                            |mult_5gp:mult6|                            ; 379 (379)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 379 (379)    ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6                                                                                                                ;              ;
;                      |ded_mult_p8f1:left_mult|                         ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_p8f1:left_mult                                                                                                                                                        ;              ;
;                         |alt_mac_mult:mac_mult2|                       ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_p8f1:left_mult|alt_mac_mult:mac_mult2                                                                                                                                 ;              ;
;                            |lpm_mult:mult|                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_p8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult                                                                                                                   ;              ;
;                               |multcore:mult_core|                     ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_p8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core                                                                                                ;              ;
;                                  |mul_lfrg:$00030|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_p8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00030                                                                                ;              ;
;                                  |mul_lfrg:mul_lfrg_first_mod|         ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_p8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                    ;              ;
;                   |ded_mult_bhf1:right_mult|                           ; 433 (19)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 413 (17)     ; 0 (0)             ; 20 (2)           ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult                                                                                                                                                                               ;              ;
;                      |ded_mult_jhf1:right_mult|                        ; 367 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (0)      ; 0 (0)             ; 18 (0)           ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult                                                                                                                                                      ;              ;
;                         |mac_mult_jk31:mac_mult4|                      ; 367 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (0)      ; 0 (0)             ; 18 (0)           ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4                                                                                                                              ;              ;
;                            |mult_5gp:mult6|                            ; 367 (367)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (349)    ; 0 (0)             ; 18 (18)          ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6                                                                                                               ;              ;
;                      |ded_mult_sff1:left_mult|                         ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult                                                                                                                                                       ;              ;
;                         |alt_mac_mult:mac_mult54|                      ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54                                                                                                                               ;              ;
;                            |lpm_mult:mult|                             ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult                                                                                                                 ;              ;
;                               |multcore:mult_core|                     ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core                                                                                              ;              ;
;                                  |mpar_add:padder|                     ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mpar_add:padder                                                                              ;              ;
;                                     |lpm_add_sub:adder[0]|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                         ;              ;
;                                        |add_sub_c1h:auto_generated|    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_c1h:auto_generated                              ;              ;
;                                  |mul_lfrg:$00031|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00031                                                                              ;              ;
;                                  |mul_lfrg:$00035|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00035                                                                              ;              ;
;                                  |mul_lfrg:mul_lfrg_first_mod|         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                  ;              ;
;                                  |mul_lfrg:mul_lfrg_last_mod|          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod                                                                   ;              ;
;       |mult_57_38:const1_mult|                                         ; 3190 (0)    ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3102 (0)     ; 0 (0)             ; 88 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult                                                                                                                                                                                                                                                                                                ;              ;
;          |altmult_add:ALTMULT_ADD_component|                           ; 3190 (0)    ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3102 (0)     ; 0 (0)             ; 88 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                              ;              ;
;             |mult_add_sqq2:auto_generated|                             ; 3190 (0)    ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3102 (0)     ; 0 (0)             ; 88 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated                                                                                                                                                                                                                                 ;              ;
;                |ded_mult_t281:ded_mult1|                               ; 3190 (67)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3102 (18)    ; 0 (0)             ; 88 (49)          ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1                                                                                                                                                                                                         ;              ;
;                   |ded_mult_maf1:left_mult|                            ; 1599 (49)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1567 (49)    ; 0 (0)             ; 32 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult                                                                                                                                                                                 ;              ;
;                      |ded_mult_eaf1:left_mult|                         ; 585 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 585 (30)     ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult                                                                                                                                                         ;              ;
;                         |ded_mult_faf1:left_mult|                      ; 285 (12)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (12)     ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult                                                                                                                                 ;              ;
;                            |ded_mult_hhf1:right_mult|                  ; 260 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult                                                                                                        ;              ;
;                               |mac_mult_gk31:mac_mult4|                ; 260 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4                                                                                ;              ;
;                                  |mult_pfp:mult6|                      ; 260 (260)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (260)    ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6                                                                 ;              ;
;                            |ded_mult_m8f1:left_mult|                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_m8f1:left_mult                                                                                                         ;              ;
;                               |alt_mac_mult:mac_mult2|                 ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_m8f1:left_mult|alt_mac_mult:mac_mult2                                                                                  ;              ;
;                                  |lpm_mult:mult|                       ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_m8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult                                                                    ;              ;
;                                     |multcore:mult_core|               ; 13 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_m8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core                                                 ;              ;
;                                        |lpm_add_sub:adder|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_m8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|lpm_add_sub:adder                               ;              ;
;                                           |add_sub_d1h:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_m8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|lpm_add_sub:adder|add_sub_d1h:auto_generated    ;              ;
;                         |ded_mult_khf1:right_mult|                     ; 270 (12)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 270 (12)     ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult                                                                                                                                ;              ;
;                            |ded_mult_hhf1:right_mult|                  ; 247 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult                                                                                                       ;              ;
;                               |mac_mult_gk31:mac_mult4|                ; 247 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4                                                                               ;              ;
;                                  |mult_pfp:mult6|                      ; 247 (247)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (247)    ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6                                                                ;              ;
;                            |ded_mult_pff1:left_mult|                   ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_pff1:left_mult                                                                                                        ;              ;
;                               |alt_mac_mult:mac_mult39|                ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_pff1:left_mult|alt_mac_mult:mac_mult39                                                                                ;              ;
;                                  |lpm_mult:mult|                       ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_pff1:left_mult|alt_mac_mult:mac_mult39|lpm_mult:mult                                                                  ;              ;
;                                     |multcore:mult_core|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_pff1:left_mult|alt_mac_mult:mac_mult39|lpm_mult:mult|multcore:mult_core                                               ;              ;
;                                        |mul_lfrg:$00030|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_pff1:left_mult|alt_mac_mult:mac_mult39|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00030                               ;              ;
;                                        |mul_lfrg:$00032|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_pff1:left_mult|alt_mac_mult:mac_mult39|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00032                               ;              ;
;                                        |mul_lfrg:mul_lfrg_first_mod|   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_pff1:left_mult|alt_mac_mult:mac_mult39|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                   ;              ;
;                      |ded_mult_ohf1:right_mult|                        ; 965 (37)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 933 (37)     ; 0 (0)             ; 32 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult                                                                                                                                                        ;              ;
;                         |ded_mult_phf1:left_mult|                      ; 462 (19)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 447 (19)     ; 0 (0)             ; 15 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult                                                                                                                                ;              ;
;                            |ded_mult_0gf1:left_mult|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult                                                                                                        ;              ;
;                               |alt_mac_mult:mac_mult41|                ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41                                                                                ;              ;
;                                  |lpm_mult:mult|                       ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41|lpm_mult:mult                                                                  ;              ;
;                                     |multcore:mult_core|               ; 20 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41|lpm_mult:mult|multcore:mult_core                                               ;              ;
;                                        |lpm_add_sub:adder|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41|lpm_mult:mult|multcore:mult_core|lpm_add_sub:adder                             ;              ;
;                                           |add_sub_b1h:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41|lpm_mult:mult|multcore:mult_core|lpm_add_sub:adder|add_sub_b1h:auto_generated  ;              ;
;                            |ded_mult_rof1:right_mult|                  ; 423 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 408 (0)      ; 0 (0)             ; 15 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult                                                                                                       ;              ;
;                               |mac_mult_or31:mac_mult43|               ; 423 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 408 (0)      ; 0 (0)             ; 15 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43                                                                              ;              ;
;                                  |mult_fqm:mult45|                     ; 423 (423)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 408 (408)    ; 0 (0)             ; 15 (15)          ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45                                                              ;              ;
;                         |ded_mult_sof1:right_mult|                     ; 466 (19)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (19)     ; 0 (0)             ; 17 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult                                                                                                                               ;              ;
;                            |ded_mult_3nf1:left_mult|                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_3nf1:left_mult                                                                                                       ;              ;
;                               |alt_mac_mult:mac_mult98|                ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_3nf1:left_mult|alt_mac_mult:mac_mult98                                                                               ;              ;
;                                  |lpm_mult:mult|                       ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_3nf1:left_mult|alt_mac_mult:mac_mult98|lpm_mult:mult                                                                 ;              ;
;                                     |multcore:mult_core|               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_3nf1:left_mult|alt_mac_mult:mac_mult98|lpm_mult:mult|multcore:mult_core                                              ;              ;
;                            |ded_mult_rof1:right_mult|                  ; 429 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 412 (0)      ; 0 (0)             ; 17 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult                                                                                                      ;              ;
;                               |mac_mult_or31:mac_mult43|               ; 429 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 412 (0)      ; 0 (0)             ; 17 (0)           ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43                                                                             ;              ;
;                                  |mult_fqm:mult45|                     ; 429 (429)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 412 (412)    ; 0 (0)             ; 17 (17)          ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45                                                             ;              ;
;                   |ded_mult_qhf1:right_mult|                           ; 1524 (48)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1517 (48)    ; 0 (0)             ; 7 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult                                                                                                                                                                                ;              ;
;                      |ded_mult_ghf1:left_mult|                         ; 545 (29)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 545 (29)     ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult                                                                                                                                                        ;              ;
;                         |ded_mult_kof1:right_mult|                     ; 253 (11)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (11)     ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult                                                                                                                               ;              ;
;                            |ded_mult_jof1:right_mult|                  ; 232 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_jof1:right_mult                                                                                                      ;              ;
;                               |mac_mult_hr31:mac_mult102|              ; 232 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102                                                                            ;              ;
;                                  |mult_8qm:mult104|                    ; 232 (232)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (232)    ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104                                                           ;              ;
;                            |ded_mult_rmf1:left_mult|                   ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_rmf1:left_mult                                                                                                       ;              ;
;                               |alt_mac_mult:mac_mult137|               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_rmf1:left_mult|alt_mac_mult:mac_mult137                                                                              ;              ;
;                                  |lpm_mult:mult|                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_rmf1:left_mult|alt_mac_mult:mac_mult137|lpm_mult:mult                                                                ;              ;
;                                     |multcore:mult_core|               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_rmf1:left_mult|alt_mac_mult:mac_mult137|lpm_mult:mult|multcore:mult_core                                             ;              ;
;                         |ded_mult_lhf1:left_mult|                      ; 263 (11)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 263 (11)     ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult                                                                                                                                ;              ;
;                            |ded_mult_jof1:right_mult|                  ; 240 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 240 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult                                                                                                       ;              ;
;                               |mac_mult_hr31:mac_mult102|              ; 240 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 240 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102                                                                             ;              ;
;                                  |mult_8qm:mult104|                    ; 240 (240)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 240 (240)    ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104                                                            ;              ;
;                            |ded_mult_off1:left_mult|                   ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_off1:left_mult                                                                                                        ;              ;
;                               |alt_mac_mult:mac_mult100|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_off1:left_mult|alt_mac_mult:mac_mult100                                                                               ;              ;
;                                  |lpm_mult:mult|                       ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_off1:left_mult|alt_mac_mult:mac_mult100|lpm_mult:mult                                                                 ;              ;
;                                     |multcore:mult_core|               ; 12 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (1)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_off1:left_mult|alt_mac_mult:mac_mult100|lpm_mult:mult|multcore:mult_core                                              ;              ;
;                                        |lpm_add_sub:adder|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_off1:left_mult|alt_mac_mult:mac_mult100|lpm_mult:mult|multcore:mult_core|lpm_add_sub:adder                            ;              ;
;                                           |add_sub_d1h:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_off1:left_mult|alt_mac_mult:mac_mult100|lpm_mult:mult|multcore:mult_core|lpm_add_sub:adder|add_sub_d1h:auto_generated ;              ;
;                      |ded_mult_ohf1:right_mult|                        ; 931 (37)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 924 (37)     ; 0 (0)             ; 7 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult                                                                                                                                                       ;              ;
;                         |ded_mult_phf1:left_mult|                      ; 448 (19)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 445 (19)     ; 0 (0)             ; 3 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult                                                                                                                               ;              ;
;                            |ded_mult_0gf1:left_mult|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult                                                                                                       ;              ;
;                               |alt_mac_mult:mac_mult41|                ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41                                                                               ;              ;
;                                  |lpm_mult:mult|                       ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41|lpm_mult:mult                                                                 ;              ;
;                                     |multcore:mult_core|               ; 20 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (1)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41|lpm_mult:mult|multcore:mult_core                                              ;              ;
;                                        |lpm_add_sub:adder|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41|lpm_mult:mult|multcore:mult_core|lpm_add_sub:adder                            ;              ;
;                                           |add_sub_b1h:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_0gf1:left_mult|alt_mac_mult:mac_mult41|lpm_mult:mult|multcore:mult_core|lpm_add_sub:adder|add_sub_b1h:auto_generated ;              ;
;                            |ded_mult_rof1:right_mult|                  ; 409 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (0)      ; 0 (0)             ; 2 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult                                                                                                      ;              ;
;                               |mac_mult_or31:mac_mult43|               ; 409 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (0)      ; 0 (0)             ; 2 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43                                                                             ;              ;
;                                  |mult_fqm:mult45|                     ; 409 (409)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (407)    ; 0 (0)             ; 2 (2)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45                                                             ;              ;
;                         |ded_mult_sof1:right_mult|                     ; 446 (19)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 442 (19)     ; 0 (0)             ; 4 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult                                                                                                                              ;              ;
;                            |ded_mult_3nf1:left_mult|                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_3nf1:left_mult                                                                                                      ;              ;
;                               |alt_mac_mult:mac_mult98|                ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_3nf1:left_mult|alt_mac_mult:mac_mult98                                                                              ;              ;
;                                  |lpm_mult:mult|                       ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_3nf1:left_mult|alt_mac_mult:mac_mult98|lpm_mult:mult                                                                ;              ;
;                                     |multcore:mult_core|               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 2 (2)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_3nf1:left_mult|alt_mac_mult:mac_mult98|lpm_mult:mult|multcore:mult_core                                             ;              ;
;                            |ded_mult_rof1:right_mult|                  ; 409 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (0)      ; 0 (0)             ; 2 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult                                                                                                     ;              ;
;                               |mac_mult_or31:mac_mult43|               ; 409 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (0)      ; 0 (0)             ; 2 (0)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43                                                                            ;              ;
;                                  |mult_fqm:mult45|                     ; 409 (409)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (407)    ; 0 (0)             ; 2 (2)            ; |M3|processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45                                                            ;              ;
;       |special_exp_lut:mspecial_exp_lut|                               ; 299 (299)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (299)    ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|special_exp_lut:mspecial_exp_lut                                                                                                                                                                                                                                                                                      ;              ;
;       |sub_23_23:sub_from_k|                                           ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |M3|processor:inst3|sub_23_23:sub_from_k                                                                                                                                                                                                                                                                                                  ;              ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; XM0_DATA[15]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[14]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[13]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[12]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[11]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[10]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[9]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[8]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[7]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[6]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[5]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[4]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[3]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[2]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[1]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[0]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; lcd_e         ; Output   ; --            ; --            ; --                    ; --  ;
; nFPGA_RESET   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; lcd_rs        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rw        ; Output   ; --            ; --            ; --                    ; --  ;
; piezo         ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nOE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nWE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nCS      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; led[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; M_nRESET      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XCLKOUT       ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; CPLD_8        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; CPLD_1        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XEINT8        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; STEP_A        ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; STEP_nA       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; STEP_B        ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; STEP_nB       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_0        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_1        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_2        ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; GPJ4_3        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_4        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ1_5        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_DOUT      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_DIN       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_SCLK      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_DA_CS     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_AD_CS     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; dip_sw[15]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[14]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[13]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[12]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[11]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[10]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[9]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[8]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[7]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[6]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[5]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[4]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[3]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[2]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[1]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[0]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[3]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[2]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[1]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[0]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[3] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[2] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[1] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[0] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; XnRESET       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; FPGA_CLK      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XM0OEN        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; CPLD_0        ; Input    ; (6) 4686 ps   ; (0) 337 ps    ; --                    ; --  ;
; XM0_ADDR[4]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[6]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[5]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[0]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0WEN        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XM0_ADDR[20]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[19]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[18]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[17]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[16]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[15]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[14]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[13]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[11]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[10]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[9]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[8]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[7]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[1]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[12]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[2]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[3]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; XM0_DATA[15]                           ;                   ;         ;
;      - host_io:inst|Hdi[15]~feeder     ; 1                 ; 6       ;
; XM0_DATA[14]                           ;                   ;         ;
;      - host_io:inst|Hdi[14]            ; 1                 ; 6       ;
; XM0_DATA[13]                           ;                   ;         ;
;      - host_io:inst|Hdi[13]~feeder     ; 0                 ; 6       ;
; XM0_DATA[12]                           ;                   ;         ;
;      - host_io:inst|Hdi[12]~feeder     ; 0                 ; 6       ;
; XM0_DATA[11]                           ;                   ;         ;
;      - host_io:inst|Hdi[11]~feeder     ; 1                 ; 6       ;
; XM0_DATA[10]                           ;                   ;         ;
;      - host_io:inst|Hdi[10]            ; 1                 ; 6       ;
; XM0_DATA[9]                            ;                   ;         ;
;      - host_io:inst|Hdi[9]             ; 0                 ; 6       ;
; XM0_DATA[8]                            ;                   ;         ;
;      - host_io:inst|Hdi[8]~feeder      ; 1                 ; 6       ;
; XM0_DATA[7]                            ;                   ;         ;
;      - host_io:inst|Hdi[7]~feeder      ; 0                 ; 6       ;
; XM0_DATA[6]                            ;                   ;         ;
;      - host_io:inst|Hdi[6]~feeder      ; 0                 ; 6       ;
; XM0_DATA[5]                            ;                   ;         ;
;      - host_io:inst|Hdi[5]~feeder      ; 0                 ; 6       ;
; XM0_DATA[4]                            ;                   ;         ;
;      - host_io:inst|Hdi[4]~feeder      ; 1                 ; 6       ;
; XM0_DATA[3]                            ;                   ;         ;
;      - host_io:inst|Hdi[3]~feeder      ; 1                 ; 6       ;
; XM0_DATA[2]                            ;                   ;         ;
;      - host_io:inst|Hdi[2]~feeder      ; 1                 ; 6       ;
; XM0_DATA[1]                            ;                   ;         ;
;      - host_io:inst|Hdi[1]~feeder      ; 0                 ; 6       ;
; XM0_DATA[0]                            ;                   ;         ;
;      - host_io:inst|Hdi[0]             ; 1                 ; 6       ;
; nFPGA_RESET                            ;                   ;         ;
; M_nRESET                               ;                   ;         ;
; XCLKOUT                                ;                   ;         ;
; CPLD_8                                 ;                   ;         ;
; CPLD_1                                 ;                   ;         ;
; XEINT8                                 ;                   ;         ;
; STEP_A                                 ;                   ;         ;
; STEP_nA                                ;                   ;         ;
; STEP_B                                 ;                   ;         ;
; STEP_nB                                ;                   ;         ;
; GPJ4_0                                 ;                   ;         ;
; GPJ4_1                                 ;                   ;         ;
; GPJ4_2                                 ;                   ;         ;
; GPJ4_3                                 ;                   ;         ;
; GPJ4_4                                 ;                   ;         ;
; GPJ1_5                                 ;                   ;         ;
; SPI_DOUT                               ;                   ;         ;
; SPI_DIN                                ;                   ;         ;
; SPI_SCLK                               ;                   ;         ;
; SPI_DA_CS                              ;                   ;         ;
; SPI_AD_CS                              ;                   ;         ;
; dip_sw[15]                             ;                   ;         ;
; dip_sw[14]                             ;                   ;         ;
; dip_sw[13]                             ;                   ;         ;
; dip_sw[12]                             ;                   ;         ;
; dip_sw[11]                             ;                   ;         ;
; dip_sw[10]                             ;                   ;         ;
; dip_sw[9]                              ;                   ;         ;
; dip_sw[8]                              ;                   ;         ;
; dip_sw[7]                              ;                   ;         ;
; dip_sw[6]                              ;                   ;         ;
; dip_sw[5]                              ;                   ;         ;
; dip_sw[4]                              ;                   ;         ;
; dip_sw[3]                              ;                   ;         ;
; dip_sw[2]                              ;                   ;         ;
; dip_sw[1]                              ;                   ;         ;
; dip_sw[0]                              ;                   ;         ;
; key_data[3]                            ;                   ;         ;
; key_data[2]                            ;                   ;         ;
; key_data[1]                            ;                   ;         ;
; key_data[0]                            ;                   ;         ;
; sel_button[3]                          ;                   ;         ;
; sel_button[2]                          ;                   ;         ;
; sel_button[1]                          ;                   ;         ;
; sel_button[0]                          ;                   ;         ;
; XnRESET                                ;                   ;         ;
; FPGA_CLK                               ;                   ;         ;
; XM0OEN                                 ;                   ;         ;
; CPLD_0                                 ;                   ;         ;
;      - host_io:inst|Hdata[15]~16       ; 0                 ; 6       ;
;      - host_io:inst|Hdi[0]             ; 1                 ; 0       ;
;      - host_itf:inst1|x8800_0000[15]~1 ; 0                 ; 6       ;
;      - host_io:inst|Hdi[3]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[2]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[1]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[15]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[14]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[13]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[12]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[11]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[10]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[9]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[8]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[7]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[6]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[5]             ; 1                 ; 0       ;
;      - host_io:inst|Hdi[4]             ; 1                 ; 0       ;
; XM0_ADDR[4]                            ;                   ;         ;
;      - host_itf:inst1|x8800_1000[3]~1  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_001A[0]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0018[0]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0000[15]~7 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0002[6]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_000A[2]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0008[1]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_000C[5]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0010[1]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0012[1]~0  ; 1                 ; 6       ;
; XM0_ADDR[6]                            ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~0 ; 1                 ; 6       ;
; XM0_ADDR[5]                            ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~0 ; 1                 ; 6       ;
; XM0_ADDR[0]                            ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~0 ; 1                 ; 6       ;
; XM0WEN                                 ;                   ;         ;
; XM0_ADDR[20]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~1 ; 0                 ; 6       ;
; XM0_ADDR[19]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~2 ; 1                 ; 6       ;
; XM0_ADDR[18]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~2 ; 0                 ; 6       ;
; XM0_ADDR[17]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~2 ; 1                 ; 6       ;
; XM0_ADDR[16]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~2 ; 1                 ; 6       ;
; XM0_ADDR[15]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~3 ; 1                 ; 6       ;
; XM0_ADDR[14]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~3 ; 1                 ; 6       ;
; XM0_ADDR[13]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~3 ; 1                 ; 6       ;
; XM0_ADDR[11]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~3 ; 1                 ; 6       ;
; XM0_ADDR[10]                           ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~4 ; 0                 ; 6       ;
; XM0_ADDR[9]                            ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~4 ; 0                 ; 6       ;
; XM0_ADDR[8]                            ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~4 ; 0                 ; 6       ;
; XM0_ADDR[7]                            ;                   ;         ;
;      - host_itf:inst1|x8800_0000[15]~4 ; 1                 ; 6       ;
; XM0_ADDR[1]                            ;                   ;         ;
;      - host_itf:inst1|x8800_1000[3]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_001A[0]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0018[0]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0000[15]~7 ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0002[6]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_000A[2]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0008[1]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_000C[5]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0010[1]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0012[1]~0  ; 0                 ; 6       ;
; XM0_ADDR[12]                           ;                   ;         ;
;      - host_itf:inst1|x8800_1000[3]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0000[15]~6 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_000C[5]~1  ; 1                 ; 6       ;
; XM0_ADDR[2]                            ;                   ;         ;
;      - host_itf:inst1|x8800_1000[3]~0  ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0000[15]~6 ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_000C[5]~0  ; 0                 ; 6       ;
; XM0_ADDR[3]                            ;                   ;         ;
;      - host_itf:inst1|x8800_1000[3]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_001A[0]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0018[0]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0000[15]~7 ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0002[6]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_000A[2]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0008[1]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_000C[5]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0010[1]~0  ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0012[1]~0  ; 1                 ; 6       ;
+----------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CPLD_0                                                                                                                                                    ; PIN_T14            ; 18      ; Clock        ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                                                                                                                                                  ; PIN_H2             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                                                                                                                                                  ; PIN_H2             ; 475     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                                                                                                                                                   ; PIN_H15            ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; XnRESET                                                                                                                                                   ; PIN_H15            ; 487     ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; host_itf:inst1|cnt_segcon[2]                                                                                                                              ; LCFF_X18_Y18_N13   ; 15      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|seg_clk                                                                                                                                    ; LCFF_X1_Y9_N23     ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; host_itf:inst1|x8800_0000[15]~7                                                                                                                           ; LCCOMB_X31_Y12_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0002[6]~0                                                                                                                            ; LCCOMB_X31_Y12_N28 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0008[1]~0                                                                                                                            ; LCCOMB_X31_Y12_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_000A[2]~0                                                                                                                            ; LCCOMB_X31_Y12_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_000C[5]~1                                                                                                                            ; LCCOMB_X31_Y12_N24 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0010[1]~0                                                                                                                            ; LCCOMB_X31_Y12_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0012[1]~0                                                                                                                            ; LCCOMB_X31_Y12_N20 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0018[0]~0                                                                                                                            ; LCCOMB_X31_Y12_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_001A[0]~0                                                                                                                            ; LCCOMB_X31_Y12_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_1000[3]~1                                                                                                                            ; LCCOMB_X31_Y12_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34] ; LCFF_X8_Y3_N15     ; 64      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; processor:inst3|state.IDLE                                                                                                                                ; LCFF_X28_Y5_N7     ; 113     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:inst3|state.RUNNING                                                                                                                             ; LCFF_X28_Y5_N21    ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                             ;
+------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+----------------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK               ; PIN_H2         ; 475     ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                ; PIN_H15        ; 487     ; Global Clock         ; GCLK6            ; --                        ;
; host_itf:inst1|seg_clk ; LCFF_X1_Y9_N23 ; 16      ; Global Clock         ; GCLK3            ; --                        ;
+------------------------+----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]                                                                                                                                                             ; 149     ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]                                                                                                                                                             ; 141     ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29]                                                                                                                                                             ; 141     ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]                                                                                                                                                             ; 141     ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]                                                                                                                                                             ; 136     ;
; processor:inst3|state.IDLE                                                                                                                                                                                                                                                                                            ; 113     ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]                                                                                                                                                             ; 105     ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[35]                                                                                                                                                             ; 91      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le16a[19]                                                                                     ; 79      ;
; processor:inst3|s_const1[1]                                                                                                                                                                                                                                                                                           ; 73      ;
; processor:inst3|s_const1[20]                                                                                                                                                                                                                                                                                          ; 73      ;
; processor:inst3|s_const1[37]                                                                                                                                                                                                                                                                                          ; 65      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]                                                                                                                                                             ; 64      ;
; processor:inst3|s_const1[35]                                                                                                                                                                                                                                                                                          ; 60      ;
; processor:inst3|s_const1[19]                                                                                                                                                                                                                                                                                          ; 60      ;
; processor:inst3|s_const1[0]                                                                                                                                                                                                                                                                                           ; 60      ;
; processor:inst3|s_const1[36]                                                                                                                                                                                                                                                                                          ; 58      ;
; processor:inst3|s_const1[17]                                                                                                                                                                                                                                                                                          ; 58      ;
; processor:inst3|s_const1[18]                                                                                                                                                                                                                                                                                          ; 57      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[16]                                                                                                                                                             ; 56      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[19]                                                                                                                                                            ; 54      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[47]                                                                                                                                                            ; 54      ;
; processor:inst3|pseudo_grn[19]                                                                                                                                                                                                                                                                                        ; 47      ;
; processor:inst3|s_const2[1]                                                                                                                                                                                                                                                                                           ; 44      ;
; processor:inst3|s_const2[17]                                                                                                                                                                                                                                                                                          ; 42      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[15]                                                                                                                                                             ; 42      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le12a[19]                                                                                      ; 41      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le13a[19]                                                                                      ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le52a[19]                                    ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le55a[19]                                    ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le110a[19]                                 ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le53a[19]                                   ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le54a[19]                                   ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le55a[19]                                   ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le51a[19]                                   ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le52a[19]                                   ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le51a[19]                                    ; 41      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le13a[19]                                       ; 41      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le14a[19]                                                                                      ; 40      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le54a[19]                                    ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[0]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[1]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[2]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[3]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[4]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[5]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[6]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[7]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[8]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[9]                                                                                                                                                             ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[10]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[11]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[12]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[13]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[14]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[15]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[16]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[17]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[18]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[37]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[38]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[39]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[40]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[41]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[42]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[43]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[44]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[45]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[46]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[28]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[29]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[30]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[31]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[32]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[33]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[34]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[35]                                                                                                                                                            ; 40      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[36]                                                                                                                                                            ; 40      ;
; processor:inst3|s_const2[16]                                                                                                                                                                                                                                                                                          ; 39      ;
; processor:inst3|s_const2[5]                                                                                                                                                                                                                                                                                           ; 39      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le15a[19]                                                                                     ; 39      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs9a[7]~0                                                                                                               ; 38      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|_~0                                                                                                                     ; 38      ;
; processor:inst3|s_const2[11]                                                                                                                                                                                                                                                                                          ; 38      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs9a[3]~5                                                                                      ; 38      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs9a[2]~1                                                                                      ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[5]~8                                   ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[4]~7                                   ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[7]~4                                   ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[7]~9                                   ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|cs106a[3]~0                                ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[3]~8                                  ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[4]~7                                  ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[5]~6                                  ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[2]~4                                  ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[6]~2                                  ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[7]~1                                  ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[2]~1                                   ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[3]~0                                   ; 38      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|cs9a[3]~0                                       ; 38      ;
; processor:inst3|state.RUNNING                                                                                                                                                                                                                                                                                         ; 38      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[27]                                                                                                                                                            ; 38      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs9a[4]~4                                                                                      ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[6]~5                                   ; 37      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[19]                                                                                      ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le53a[19]                                    ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le109a[19]                                 ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le108a[19]                                 ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le50a[19]                                   ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le49a[19]                                   ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le50a[19]                                    ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le49a[19]                                    ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le11a[19]                                       ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le12a[19]                                       ; 37      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le14a[19]                                       ; 37      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs9a[5]~3                                                                                      ; 36      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs9a[6]~0                                                                                      ; 36      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|cs105a[4]~5                                ; 36      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|cs106a[4]~3                                ; 36      ;
; processor:inst3|s_const1[16]                                                                                                                                                                                                                                                                                          ; 36      ;
; processor:inst3|s_const2[9]                                                                                                                                                                                                                                                                                           ; 35      ;
; processor:inst3|s_const2[13]                                                                                                                                                                                                                                                                                          ; 35      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|_~43                                            ; 35      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|_~42                                            ; 35      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|_~41                                            ; 35      ;
; processor:inst3|state.COMPLETE                                                                                                                                                                                                                                                                                        ; 35      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs9a[1]~2                                                                                      ; 34      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|cs9a[4]~3                                       ; 34      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|cs106a[1]~2                                ; 34      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|cs106a[2]~1                                ; 34      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[1]~5                                  ; 34      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[1]~2                                   ; 34      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|cs9a[1]~2                                       ; 34      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|cs9a[2]~1                                       ; 34      ;
; processor:inst3|s_const1[30]                                                                                                                                                                                                                                                                                          ; 34      ;
; processor:inst3|s_const1[5]                                                                                                                                                                                                                                                                                           ; 34      ;
; processor:inst3|s_const1[24]                                                                                                                                                                                                                                                                                          ; 33      ;
; processor:inst3|s_const1[11]                                                                                                                                                                                                                                                                                          ; 31      ;
; processor:inst3|s_const1[2]                                                                                                                                                                                                                                                                                           ; 31      ;
; processor:inst3|s_const1[21]                                                                                                                                                                                                                                                                                          ; 31      ;
; processor:inst3|s_const1[12]                                                                                                                                                                                                                                                                                          ; 30      ;
; processor:inst3|s_const1[3]                                                                                                                                                                                                                                                                                           ; 30      ;
; processor:inst3|s_const1[22]                                                                                                                                                                                                                                                                                          ; 30      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|substage_adder_result[47]~94                                                                                                                                   ; 30      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|Decoder0~0                                                                                                                                                                                                                                                           ; 29      ;
; processor:inst3|s_const1[28]                                                                                                                                                                                                                                                                                          ; 29      ;
; processor:inst3|s_const1[31]                                                                                                                                                                                                                                                                                          ; 29      ;
; processor:inst3|s_const1[32]                                                                                                                                                                                                                                                                                          ; 29      ;
; processor:inst3|s_const1[14]                                                                                                                                                                                                                                                                                          ; 29      ;
; processor:inst3|s_const1[13]                                                                                                                                                                                                                                                                                          ; 29      ;
; processor:inst3|s_const1[8]                                                                                                                                                                                                                                                                                           ; 29      ;
; host_itf:inst1|cnt_segcon[1]                                                                                                                                                                                                                                                                                          ; 29      ;
; processor:inst3|s_const1[27]                                                                                                                                                                                                                                                                                          ; 28      ;
; processor:inst3|s_const1[6]                                                                                                                                                                                                                                                                                           ; 28      ;
; processor:inst3|s_const1[7]                                                                                                                                                                                                                                                                                           ; 28      ;
; processor:inst3|s_const1[9]                                                                                                                                                                                                                                                                                           ; 28      ;
; processor:inst3|s_const1[25]                                                                                                                                                                                                                                                                                          ; 28      ;
; processor:inst3|s_const1[10]                                                                                                                                                                                                                                                                                          ; 27      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs47a[8]~3                                  ; 26      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[8]~14                                 ; 26      ;
; processor:inst3|s_const1[33]                                                                                                                                                                                                                                                                                          ; 26      ;
; processor:inst3|s_const1[15]                                                                                                                                                                                                                                                                                          ; 26      ;
; processor:inst3|s_const1[26]                                                                                                                                                                                                                                                                                          ; 26      ;
; processor:inst3|s_const1[34]                                                                                                                                                                                                                                                                                          ; 25      ;
; processor:inst3|s_const1[29]                                                                                                                                                                                                                                                                                          ; 25      ;
; processor:inst3|s_const1[4]                                                                                                                                                                                                                                                                                           ; 24      ;
; processor:inst3|s_const1[23]                                                                                                                                                                                                                                                                                          ; 24      ;
; processor:inst3|Selector89~0                                                                                                                                                                                                                                                                                          ; 24      ;
; processor:inst3|Add3~18                                                                                                                                                                                                                                                                                               ; 24      ;
; host_itf:inst1|cnt_segcon[0]                                                                                                                                                                                                                                                                                          ; 24      ;
; processor:inst3|s_const2[2]                                                                                                                                                                                                                                                                                           ; 23      ;
; processor:inst3|Equal0~0                                                                                                                                                                                                                                                                                              ; 23      ;
; processor:inst3|sub_from_k_din~11                                                                                                                                                                                                                                                                                     ; 23      ;
; processor:inst3|s_const2[3]                                                                                                                                                                                                                                                                                           ; 22      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|_~1                                                                                                                     ; 21      ;
; processor:inst3|s_const2[8]                                                                                                                                                                                                                                                                                           ; 21      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|substage_adder_result[18]~36                                                                                                                                  ; 21      ;
; processor:inst3|s_const2[6]                                                                                                                                                                                                                                                                                           ; 20      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|substage_adder_result[11]~22                                                                                   ; 20      ;
; processor:inst3|s_const2[14]                                                                                                                                                                                                                                                                                          ; 19      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs7a[3]~0                                                                                                               ; 19      ;
; processor:inst3|s_const2[7]                                                                                                                                                                                                                                                                                           ; 19      ;
; processor:inst3|s_const2[10]                                                                                                                                                                                                                                                                                          ; 19      ;
; processor:inst3|s_const2[12]                                                                                                                                                                                                                                                                                          ; 19      ;
; CPLD_0                                                                                                                                                                                                                                                                                                                ; 18      ;
; processor:inst3|pseudo_grn[15]                                                                                                                                                                                                                                                                                        ; 18      ;
; processor:inst3|s_const2[15]                                                                                                                                                                                                                                                                                          ; 18      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|_~2                                                                                                                     ; 18      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~10                                                                                                                                                                                                                                                          ; 18      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[6]                                                                                        ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[0]                                                                                        ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[0]                                                                                       ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[1]                                                                                       ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[2]                                                                                       ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[3]                                                                                       ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[4]                                                                                       ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[5]                                                                                       ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[6]                                                                                       ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[7]                                                                                       ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[16]                                                                                      ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[17]                                                                                      ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[1]                                                                                        ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[2]                                                                                        ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[3]                                                                                        ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[7]                                                                                        ; 17      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~9                                                                                                                                                                                                                                                           ; 17      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[8]                                                                                       ; 16      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[15]                                                                                      ; 16      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[4]                                                                                        ; 16      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[5]                                                                                        ; 16      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[8]                                                                                        ; 16      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[10]                                                                                       ; 16      ;
; host_itf:inst1|x8800_0010[1]~0                                                                                                                                                                                                                                                                                        ; 16      ;
; host_itf:inst1|x8800_0008[1]~0                                                                                                                                                                                                                                                                                        ; 16      ;
; host_itf:inst1|x8800_000A[2]~0                                                                                                                                                                                                                                                                                        ; 16      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|_~3                                                                                                                     ; 16      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[11]                                                                                       ; 16      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~8                                                                                                                                                                                                                                                           ; 16      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|Decoder0~1                                                                                                                                                                                                                                                           ; 16      ;
; host_itf:inst1|x8800_0000[15]~7                                                                                                                                                                                                                                                                                       ; 16      ;
; host_itf:inst1|x8800_0018[0]~0                                                                                                                                                                                                                                                                                        ; 16      ;
; host_itf:inst1|x8800_001A[0]~0                                                                                                                                                                                                                                                                                        ; 16      ;
; processor:inst3|s_constK[22]                                                                                                                                                                                                                                                                                          ; 16      ;
; host_io:inst|Hdata[15]~16                                                                                                                                                                                                                                                                                             ; 16      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[10]                                                                                      ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[11]                                                                                      ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[12]                                                                                      ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[9]                                                                                       ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[13]                                                                                      ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[14]                                                                                      ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[9]                                                                                        ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[14]                                                                                       ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[15]                                                                                       ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[12]                                                                                       ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[13]                                                                                       ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[16]                                                                                       ; 15      ;
; host_itf:inst1|cnt_segcon[2]                                                                                                                                                                                                                                                                                          ; 15      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[17]                                                                                       ; 14      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~0                                                                                                                                                                                                                                                           ; 14      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[17]                                                                                                                                                             ; 14      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[51]                                                                                                                                                            ; 14      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[25]                                                                                                                                                             ; 13      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[18]                                                                                                                                                             ; 13      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54]                                                                                                                                                            ; 13      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|_~0                                         ; 12      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[26]                                                                                                                                                             ; 12      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|substage_adder_result[36]~72                                                                                                           ; 12      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20]                                                                                                                                                            ; 12      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[22]                                                                                                                                                            ; 12      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[23]                                                                                                                                                            ; 12      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55]                                                                                                                                                            ; 12      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[48]                                                                                                                                                            ; 12      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[50]                                                                                                                                                            ; 12      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|_~0                                          ; 11      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[20]                                                                                                                                                             ; 11      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|substage_adder_result[36]~72                                                                                                          ; 11      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56]                                                                                                                                                            ; 11      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[21]                                                                                                                                                            ; 11      ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[49]                                                                                                                                                            ; 11      ;
; XM0_ADDR[3]                                                                                                                                                                                                                                                                                                           ; 10      ;
; XM0_ADDR[1]                                                                                                                                                                                                                                                                                                           ; 10      ;
; XM0_ADDR[4]                                                                                                                                                                                                                                                                                                           ; 10      ;
; host_io:inst|Hdi[1]                                                                                                                                                                                                                                                                                                   ; 10      ;
; host_io:inst|Hdi[0]                                                                                                                                                                                                                                                                                                   ; 10      ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|_~1                                          ; 10      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[23]                                                                                                                                                             ; 10      ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[19]                                                                                                                                                             ; 10      ;
; host_io:inst|Hdi[2]                                                                                                                                                                                                                                                                                                   ; 9       ;
; host_io:inst|Hdi[3]                                                                                                                                                                                                                                                                                                   ; 9       ;
; processor:inst3|sum[23]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[22]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[21]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[20]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[19]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[18]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[17]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[16]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[15]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[14]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[13]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[12]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[3]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|sum[2]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|sum[1]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|sum[0]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|sum[7]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|sum[6]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|sum[5]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|sum[4]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|sum[11]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[10]                                                                                                                                                                                                                                                                                               ; 9       ;
; processor:inst3|sum[9]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|sum[8]                                                                                                                                                                                                                                                                                                ; 9       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[24]                                                                                                                                                             ; 9       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[21]                                                                                                                                                             ; 9       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[53]                                                                                                                                                            ; 9       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le56a[8]~35                                ; 8       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs7a[4]~2                                                                                      ; 8       ;
; host_io:inst|Hdi[4]                                                                                                                                                                                                                                                                                                   ; 8       ;
; host_io:inst|Hdi[5]                                                                                                                                                                                                                                                                                                   ; 8       ;
; host_itf:inst1|x8800_0000[15]~6                                                                                                                                                                                                                                                                                       ; 8       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|cs105a[1]~2                                ; 8       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|cs7a[1]~1                                       ; 8       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[27]                                                                                                                                                             ; 8       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[22]                                                                                                                                                             ; 8       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[52]                                                                                                                                                            ; 8       ;
; host_itf:inst1|x8800_0002[6]~0                                                                                                                                                                                                                                                                                        ; 7       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[7]~12                                 ; 7       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|cs7a[3]~5                                       ; 7       ;
; host_io:inst|Hdi[6]                                                                                                                                                                                                                                                                                                   ; 7       ;
; host_itf:inst1|Equal15~10                                                                                                                                                                                                                                                                                             ; 7       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[24]                                                                                                                                                            ; 7       ;
; host_itf:inst1|x8800_000C[5]~1                                                                                                                                                                                                                                                                                        ; 6       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~10                                                                                                                                                                                                                                                          ; 6       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[5]                                                                                                                ; 6       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[3]                                                                                                                ; 6       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[14]                                                                                                               ; 6       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[19]                                                                                                               ; 6       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~2                                                                                                                                                                                                                                                           ; 6       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|_~6                                         ; 6       ;
; host_io:inst|Hdi[7]                                                                                                                                                                                                                                                                                                   ; 6       ;
; host_io:inst|Hdi[8]                                                                                                                                                                                                                                                                                                   ; 6       ;
; host_io:inst|Hdi[9]                                                                                                                                                                                                                                                                                                   ; 6       ;
; host_io:inst|Hdi[10]                                                                                                                                                                                                                                                                                                  ; 6       ;
; host_io:inst|Hdi[11]                                                                                                                                                                                                                                                                                                  ; 6       ;
; host_io:inst|Hdi[12]                                                                                                                                                                                                                                                                                                  ; 6       ;
; host_io:inst|Hdi[13]                                                                                                                                                                                                                                                                                                  ; 6       ;
; host_io:inst|Hdi[14]                                                                                                                                                                                                                                                                                                  ; 6       ;
; host_io:inst|Hdi[15]                                                                                                                                                                                                                                                                                                  ; 6       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[3]~3                                   ; 6       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[25]                                                                                                                                                            ; 6       ;
; processor:inst3|s_const2[0]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|delay_2_cycle_din[0]~0                                                                                                                                                                                                                                                                                ; 5       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs7a[3]~1                                                                                      ; 5       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|_~1                                         ; 5       ;
; processor:inst3|cnt_clk[0]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[1]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[2]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[3]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[4]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[5]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[6]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[7]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[8]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[9]                                                                                                                                                                                                                                                                                            ; 5       ;
; processor:inst3|cnt_clk[10]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[11]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[12]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[13]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[14]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[15]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[16]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[17]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[18]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[19]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[20]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[21]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[22]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[23]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[24]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[25]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[26]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[27]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[28]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[29]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[30]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|cnt_clk[31]                                                                                                                                                                                                                                                                                           ; 5       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs9a[7]~7                                                                                                               ; 4       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs9a[6]~6                                                                                                               ; 4       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs9a[5]~5                                                                                                               ; 4       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs9a[4]~4                                                                                                               ; 4       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs9a[3]~3                                                                                                               ; 4       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs9a[2]~1                                                                                                               ; 4       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr4~1                                                                                                                                                                                                                                                            ; 4       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr0~0                                                                                                                                                                                                                                                            ; 4       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~0                                                                                                                                                                                                                                                           ; 4       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs7a[1]~5                                                                                      ; 4       ;
; host_itf:inst1|x8800_1000[3]~1                                                                                                                                                                                                                                                                                        ; 4       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[3]~4                                  ; 4       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|_~0                                             ; 4       ;
; processor:inst3|s_constK[3]                                                                                                                                                                                                                                                                                           ; 4       ;
; processor:inst3|s_constK[4]                                                                                                                                                                                                                                                                                           ; 4       ;
; processor:inst3|s_constK[5]                                                                                                                                                                                                                                                                                           ; 4       ;
; processor:inst3|s_constK[7]                                                                                                                                                                                                                                                                                           ; 4       ;
; processor:inst3|s_constK[6]                                                                                                                                                                                                                                                                                           ; 4       ;
; processor:inst3|s_constK[11]                                                                                                                                                                                                                                                                                          ; 4       ;
; processor:inst3|s_constK[10]                                                                                                                                                                                                                                                                                          ; 4       ;
; processor:inst3|s_constK[16]                                                                                                                                                                                                                                                                                          ; 4       ;
; processor:inst3|s_constK[15]                                                                                                                                                                                                                                                                                          ; 4       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[26]                                                                                                                                                            ; 4       ;
; XM0_ADDR[2]                                                                                                                                                                                                                                                                                                           ; 3       ;
; XM0_ADDR[12]                                                                                                                                                                                                                                                                                                          ; 3       ;
; XM0OEN                                                                                                                                                                                                                                                                                                                ; 3       ;
; XnRESET                                                                                                                                                                                                                                                                                                               ; 3       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le10a[19]                                                                                     ; 3       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le10a[19]                                                                                      ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le107a[19]                                 ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le48a[19]                                    ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le48a[19]                                  ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le48a[19]                                   ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le107a[19]                                ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le48a[19]                                   ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~17                                                                                                                                                                                                                                                          ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr7~10                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs9a[8]~8                                                                                                               ; 3       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[19]                                                                                                               ; 3       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[14]                                                                                                               ; 3       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[19]                                                                                                               ; 3       ;
; processor:inst3|s_const2[4]                                                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~9                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~8                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~7                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr8~5                                                                                                                                                                                                                                                            ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr6~0                                                                                                                                                                                                                                                            ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr3~3                                                                                                                                                                                                                                                            ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr2~3                                                                                                                                                                                                                                                            ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~4                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|_~12                                                                                           ; 3       ;
; host_itf:inst1|x8800_0000[15]~5                                                                                                                                                                                                                                                                                       ; 3       ;
; host_itf:inst1|x8800_0000[15]~0                                                                                                                                                                                                                                                                                       ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|_~2                                          ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|_~1                                             ; 3       ;
; processor:inst3|s_constK[14]                                                                                                                                                                                                                                                                                          ; 3       ;
; processor:inst3|s_constK[9]                                                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|s_constK[2]                                                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|s_constK[1]                                                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|s_constK[0]                                                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|s_constK[13]                                                                                                                                                                                                                                                                                          ; 3       ;
; processor:inst3|s_constK[12]                                                                                                                                                                                                                                                                                          ; 3       ;
; processor:inst3|s_constK[18]                                                                                                                                                                                                                                                                                          ; 3       ;
; processor:inst3|s_constK[17]                                                                                                                                                                                                                                                                                          ; 3       ;
; processor:inst3|s_constK[20]                                                                                                                                                                                                                                                                                          ; 3       ;
; processor:inst3|s_constK[19]                                                                                                                                                                                                                                                                                          ; 3       ;
; processor:inst3|s_constK[21]                                                                                                                                                                                                                                                                                          ; 3       ;
; processor:inst3|s_constK[8]                                                                                                                                                                                                                                                                                           ; 3       ;
; processor:inst3|s_niter[0]                                                                                                                                                                                                                                                                                            ; 3       ;
; processor:inst3|s_niter[2]                                                                                                                                                                                                                                                                                            ; 3       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|op_1~68                                                                                       ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[81]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[49]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[50]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[51]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[53]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[52]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[56]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[57]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[61]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[62]                                                                                                                                                             ; 3       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[68]                                                                                                                                                             ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~16                                                                                                                                                                                                                                                          ; 2       ;
; host_itf:inst1|x8800_0012[1]~0                                                                                                                                                                                                                                                                                        ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~10                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~10                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~9                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~7                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~11                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~10                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~7                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~9                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~7                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~11                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~10                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~8                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~10                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~9                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~7                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~11                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~10                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~8                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~9                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~8                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~6                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~3                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~2                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr22~9                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr1~2                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|cs7a[5]~8                                                                                      ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr17~5                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~12                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~11                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~10                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~6                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~5                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~4                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~3                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr6~4                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr13~7                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr12~6                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr12~4                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~0                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr9~5                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~4                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr7~8                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr6~1                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr4~2                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr4~0                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr5~2                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr5~1                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr5~0                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr1~0                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|delay_2_cycle_din[0]~1                                                                                                                                                                                                                                                                                ; 2       ;
; processor:inst3|LessThan1~0                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|cs105a[2]~4                                ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~7                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~1                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_pff1:left_mult|alt_mac_mult:mac_mult39|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00032|left_bit[0]~0 ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[5]~7                                   ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|_~0                                        ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[5]~9                                  ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[6]~7                                  ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[7]~5                                  ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|cs46a[4]~0                                  ; 2       ;
; processor:inst3|Selector0~0                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|Equal3~20                                                                                                                                                                                                                                                                                             ; 2       ;
; processor:inst3|Selector1~0                                                                                                                                                                                                                                                                                           ; 2       ;
; host_itf:inst1|x8800_1000[1]                                                                                                                                                                                                                                                                                          ; 2       ;
; host_itf:inst1|x8800_1000[2]                                                                                                                                                                                                                                                                                          ; 2       ;
; host_itf:inst1|x8800_1000[3]                                                                                                                                                                                                                                                                                          ; 2       ;
; host_itf:inst1|x8800_1000[0]                                                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|sub_from_k_din~6                                                                                                                                                                                                                                                                                      ; 2       ;
; processor:inst3|LessThan2~25                                                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|LessThan2~24                                                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|LessThan2~21                                                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|LessThan2~20                                                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|delay_2_cycle:mdelay_2_cycle|delay2[1]                                                                                                                                                                                                                                                                ; 2       ;
; processor:inst3|delay_2_cycle:mdelay_2_cycle|delay2[0]                                                                                                                                                                                                                                                                ; 2       ;
; processor:inst3|s_niter[1]                                                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|s_niter[3]                                                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|s_niter[4]                                                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|s_niter[5]                                                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|s_niter[6]                                                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|s_niter[7]                                                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|s_niter[8]                                                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|s_niter[9]                                                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|s_niter[10]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[11]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[12]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[13]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[14]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[15]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[16]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[17]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[18]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[19]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[20]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[21]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[22]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[23]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[24]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[25]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[26]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[27]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[28]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[29]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[30]                                                                                                                                                                                                                                                                                           ; 2       ;
; processor:inst3|s_niter[31]                                                                                                                                                                                                                                                                                           ; 2       ;
; host_itf:inst1|my_clk_cnt2[6]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[3]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[0]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[1]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[2]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[4]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[5]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[7]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[9]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[10]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[11]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[8]                                                                                                                                                                                                                                                                                         ; 2       ;
; host_itf:inst1|my_clk_cnt2[12]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[15]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[13]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[14]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[16]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[17]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[18]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[19]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[20]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[21]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[22]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[23]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[24]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[25]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[26]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[27]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[28]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[29]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[30]                                                                                                                                                                                                                                                                                        ; 2       ;
; host_itf:inst1|my_clk_cnt2[31]                                                                                                                                                                                                                                                                                        ; 2       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|op_1~34                                                                                                                                                        ; 2       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|op_1~68                                                                                        ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|op_1~56                                         ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|op_1~56                                        ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[75]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[76]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[77]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[78]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[79]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[80]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[82]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[83]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[84]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[85]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[86]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[87]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[88]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[46]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[47]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[48]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[55]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[58]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[59]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[60]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[63]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[64]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[65]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[66]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[67]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[74]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[71]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[72]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[73]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[69]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[70]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[94]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[93]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[92]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[91]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[90]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[89]                                                                                                                                                             ; 2       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[54]                                                                                                                                                             ; 2       ;
; processor:inst3|LessThan3~62                                                                                                                                                                                                                                                                                          ; 2       ;
; processor:inst3|pseudo_grn[15]~feeder                                                                                                                                                                                                                                                                                 ; 1       ;
; XM0_ADDR[7]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0_ADDR[8]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0_ADDR[9]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0_ADDR[10]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0_ADDR[11]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0_ADDR[13]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0_ADDR[14]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0_ADDR[15]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0_ADDR[16]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0_ADDR[17]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0_ADDR[18]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0_ADDR[19]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0_ADDR[20]                                                                                                                                                                                                                                                                                                          ; 1       ;
; XM0WEN                                                                                                                                                                                                                                                                                                                ; 1       ;
; XM0_ADDR[0]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0_ADDR[5]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0_ADDR[6]                                                                                                                                                                                                                                                                                                           ; 1       ;
; FPGA_CLK                                                                                                                                                                                                                                                                                                              ; 1       ;
; host_itf:inst1|cnt_segcon[0]~_wirecell                                                                                                                                                                                                                                                                                ; 1       ;
; XM0DATA[0]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[1]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[2]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[3]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[4]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[5]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[6]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[7]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[8]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[9]                                                                                                                                                                                                                                                                                                            ; 1       ;
; XM0DATA[10]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0DATA[11]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0DATA[12]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0DATA[13]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0DATA[14]                                                                                                                                                                                                                                                                                                           ; 1       ;
; XM0DATA[15]                                                                                                                                                                                                                                                                                                           ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[17]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[19]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[10]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[11]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[12]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[13]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[0]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[1]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[2]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[3]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[4]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[5]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[6]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[7]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[8]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[9]                                                                                                                 ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[14]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[0]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[1]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[2]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[3]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[6]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[7]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[14]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[19]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[2]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[3]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[4]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[5]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[6]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[7]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[8]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[9]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[10]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[11]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[12]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[13]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[0]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[1]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[14]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[2]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[3]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[4]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[5]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[6]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[7]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[8]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[0]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[1]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[9]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[10]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[11]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[12]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[13]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[4]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[5]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[8]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[9]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[10]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[11]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[19]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[0]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[6]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[7]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[8]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[9]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[10]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[11]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[12]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[1]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[4]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[5]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[13]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[14]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[2]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[3]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[12]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[13]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[0]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[1]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[4]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[5]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[10]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[11]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[2]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[3]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[8]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[9]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[13]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[6]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[7]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[12]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[14]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[2]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[3]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[8]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[9]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[0]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[1]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[6]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[7]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[10]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[11]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[19]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[4]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[5]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[12]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[13]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[2]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[3]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[8]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[9]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[19]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[0]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[1]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[6]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[7]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[10]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[11]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[12]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[13]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[14]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[4]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[6]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[7]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[14]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[19]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[0]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[1]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[4]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[5]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[8]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[9]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[10]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[11]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[12]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[13]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[2]                                                                                                                ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[18]                                                                                       ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le17a[19]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le17a[19]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le8a[18]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le13a[19]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le12a[19]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le14a[19]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[19]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le15a[19]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le16a[19]                                                                                      ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le8a[18]                                        ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le111a[19]                                 ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_lhf1:left_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le112a[18]                                 ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le56a[19]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le57a[18]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le56a[19]                                    ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le57a[18]                                    ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le10a[19]                                      ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le13a[19]                                      ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le14a[19]                                      ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le8a[18]                                       ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le12a[19]                                      ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_faf1:left_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le10a[19]                                       ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_maf1:left_mult|ded_mult_eaf1:left_mult|ded_mult_khf1:right_mult|ded_mult_hhf1:right_mult|mac_mult_gk31:mac_mult4|mult_pfp:mult6|le11a[19]                                      ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le52a[19]                                  ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le53a[19]                                  ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le55a[19]                                  ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le54a[19]                                  ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le56a[19]                                  ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le57a[18]                                  ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le49a[19]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le52a[19]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le53a[19]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le55a[19]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le51a[19]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le50a[19]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le54a[19]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le56a[19]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_phf1:left_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le57a[18]                                   ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le108a[19]                                ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le110a[19]                                ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le109a[19]                                ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le111a[19]                                ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ghf1:left_mult|ded_mult_kof1:right_mult|ded_mult_jof1:right_mult|mac_mult_hr31:mac_mult102|mult_8qm:mult104|le112a[18]                                ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le49a[19]                                  ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le51a[19]                                  ; 1       ;
; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|ded_mult_qhf1:right_mult|ded_mult_ohf1:right_mult|ded_mult_sof1:right_mult|ded_mult_rof1:right_mult|mac_mult_or31:mac_mult43|mult_fqm:mult45|le50a[19]                                  ; 1       ;
; host_itf:inst1|cnt_segcon[0]~2                                                                                                                                                                                                                                                                                        ; 1       ;
; processor:inst3|LessThan2~36                                                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|LessThan2~35                                                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|LessThan2~34                                                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|LessThan2~33                                                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|sub_from_k_din~36                                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|sub_from_k_din~35                                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~6                                                                                                                                                                                                                                                           ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~5                                                                                                                                                                                                                                                           ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr11~3                                                                                                                                                                                                                                                           ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~12                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~11                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[0]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[18]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[0]                                                                                       ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[18]                                                                                      ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~13                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~13                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le17a[18]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_8af1:left_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le16a[18]                                                                                      ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~11                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00035|left_bit[0]~2                                                ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[0]~35                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[1]~34                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[2]~33                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[3]~32                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[4]~31                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[5]~30                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[6]~29                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[7]~28                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[8]~27                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[9]~26                                    ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[10]~25                                   ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_sff1:left_mult|alt_mac_mult:mac_mult54|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod|left_bit[11]~24                                   ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[18]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[16]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le8a[15]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[19]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[17]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[18]                                                                                                               ; 1       ;
; host_itf:inst1|x8800_0012[0]                                                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[12]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[13]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[14]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[15]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[17]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[16]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[18]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[15]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[18]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le18a[16]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[18]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[16]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[17]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[10]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[7]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[8]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[9]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le17a[15]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[11]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[17]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[15]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[18]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[16]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[15]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[18]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[16]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le16a[17]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le15a[17]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|_~25                                                                                                                    ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[5]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[17]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[6]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[15]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[18]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le14a[16]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[18]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[16]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[4]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[0]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[1]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[2]                                                                                                                ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[15]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[15]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[16]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|cs9a[1]~2                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le12a[17]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le13a[15]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le10a[3]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0012[1]                                                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[16]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[17]                                                                                                               ; 1       ;
; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|ded_mult_ihf1:right_mult|mac_mult_lk31:mac_mult4|mult_7gp:mult6|le11a[18]                                                                                                               ; 1       ;
; host_itf:inst1|x8800_0010[14]                                                                                                                                                                                                                                                                                         ; 1       ;
; host_itf:inst1|x8800_0010[15]                                                                                                                                                                                                                                                                                         ; 1       ;
; host_itf:inst1|x8800_0010[2]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_0010[3]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_0010[4]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_0010[5]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_0010[6]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_0010[7]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_0010[8]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_0010[9]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_0010[10]                                                                                                                                                                                                                                                                                         ; 1       ;
; host_itf:inst1|x8800_0010[11]                                                                                                                                                                                                                                                                                         ; 1       ;
; host_itf:inst1|x8800_0010[12]                                                                                                                                                                                                                                                                                         ; 1       ;
; host_itf:inst1|x8800_0010[13]                                                                                                                                                                                                                                                                                         ; 1       ;
; host_itf:inst1|x8800_0010[0]                                                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|Equal5~10                                                                                                                                                                                                                                                                                             ; 1       ;
; processor:inst3|Equal5~9                                                                                                                                                                                                                                                                                              ; 1       ;
; processor:inst3|Equal5~8                                                                                                                                                                                                                                                                                              ; 1       ;
; processor:inst3|Equal5~7                                                                                                                                                                                                                                                                                              ; 1       ;
; processor:inst3|Equal5~6                                                                                                                                                                                                                                                                                              ; 1       ;
; processor:inst3|Equal5~5                                                                                                                                                                                                                                                                                              ; 1       ;
; processor:inst3|Equal5~4                                                                                                                                                                                                                                                                                              ; 1       ;
; processor:inst3|Equal5~3                                                                                                                                                                                                                                                                                              ; 1       ;
; processor:inst3|Equal5~2                                                                                                                                                                                                                                                                                              ; 1       ;
; processor:inst3|Equal5~1                                                                                                                                                                                                                                                                                              ; 1       ;
; processor:inst3|Equal5~0                                                                                                                                                                                                                                                                                              ; 1       ;
; host_itf:inst1|x8800_0010[1]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_000C[5]~0                                                                                                                                                                                                                                                                                        ; 1       ;
; host_itf:inst1|x8800_000C[4]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_000C[3]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_000A[1]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_000A[0]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_000A[3]                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst1|x8800_0008[0]                                                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le10a[0]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le10a[1]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[1]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le10a[4]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le10a[5]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[4]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le12a[2]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[5]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le12a[3]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le13a[2]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le13a[3]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le15a[0]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le10a[10]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le10a[11]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[10]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le12a[8]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le11a[11]                                                                                     ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le12a[9]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le13a[8]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le14a[6]                                                                                      ; 1       ;
; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|ded_mult_bhf1:right_mult|ded_mult_jhf1:right_mult|mac_mult_jk31:mac_mult4|mult_5gp:mult6|le13a[9]                                                                                      ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 8,453 / 26,052 ( 32 % ) ;
; C16 interconnects          ; 49 / 1,156 ( 4 % )      ;
; C4 interconnects           ; 4,209 / 17,952 ( 23 % ) ;
; Direct links               ; 1,531 / 26,052 ( 6 % )  ;
; Global clocks              ; 3 / 8 ( 38 % )          ;
; Local interconnects        ; 1,140 / 8,256 ( 14 % )  ;
; R24 interconnects          ; 150 / 1,020 ( 15 % )    ;
; R4 interconnects           ; 5,513 / 22,440 ( 25 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.72) ; Number of LABs  (Total = 402) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 12                            ;
; 3                                           ; 6                             ;
; 4                                           ; 2                             ;
; 5                                           ; 7                             ;
; 6                                           ; 6                             ;
; 7                                           ; 6                             ;
; 8                                           ; 5                             ;
; 9                                           ; 6                             ;
; 10                                          ; 15                            ;
; 11                                          ; 3                             ;
; 12                                          ; 9                             ;
; 13                                          ; 10                            ;
; 14                                          ; 16                            ;
; 15                                          ; 22                            ;
; 16                                          ; 267                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.48) ; Number of LABs  (Total = 402) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 71                            ;
; 1 Clock                            ; 75                            ;
; 1 Clock enable                     ; 26                            ;
; 2 Clock enables                    ; 17                            ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.62) ; Number of LABs  (Total = 402) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 9                             ;
; 2                                            ; 10                            ;
; 3                                            ; 7                             ;
; 4                                            ; 3                             ;
; 5                                            ; 6                             ;
; 6                                            ; 10                            ;
; 7                                            ; 7                             ;
; 8                                            ; 4                             ;
; 9                                            ; 5                             ;
; 10                                           ; 14                            ;
; 11                                           ; 2                             ;
; 12                                           ; 11                            ;
; 13                                           ; 8                             ;
; 14                                           ; 17                            ;
; 15                                           ; 22                            ;
; 16                                           ; 213                           ;
; 17                                           ; 10                            ;
; 18                                           ; 4                             ;
; 19                                           ; 0                             ;
; 20                                           ; 4                             ;
; 21                                           ; 4                             ;
; 22                                           ; 1                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 10                            ;
; 26                                           ; 6                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.29) ; Number of LABs  (Total = 402) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 16                            ;
; 2                                                ; 16                            ;
; 3                                                ; 7                             ;
; 4                                                ; 6                             ;
; 5                                                ; 14                            ;
; 6                                                ; 8                             ;
; 7                                                ; 13                            ;
; 8                                                ; 10                            ;
; 9                                                ; 29                            ;
; 10                                               ; 37                            ;
; 11                                               ; 28                            ;
; 12                                               ; 34                            ;
; 13                                               ; 25                            ;
; 14                                               ; 32                            ;
; 15                                               ; 27                            ;
; 16                                               ; 90                            ;
; 17                                               ; 3                             ;
; 18                                               ; 0                             ;
; 19                                               ; 1                             ;
; 20                                               ; 2                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 2                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 0                             ;
; 31                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.35) ; Number of LABs  (Total = 402) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 3                             ;
; 4                                            ; 6                             ;
; 5                                            ; 7                             ;
; 6                                            ; 7                             ;
; 7                                            ; 5                             ;
; 8                                            ; 9                             ;
; 9                                            ; 6                             ;
; 10                                           ; 9                             ;
; 11                                           ; 9                             ;
; 12                                           ; 7                             ;
; 13                                           ; 14                            ;
; 14                                           ; 8                             ;
; 15                                           ; 11                            ;
; 16                                           ; 15                            ;
; 17                                           ; 8                             ;
; 18                                           ; 20                            ;
; 19                                           ; 13                            ;
; 20                                           ; 15                            ;
; 21                                           ; 22                            ;
; 22                                           ; 26                            ;
; 23                                           ; 17                            ;
; 24                                           ; 16                            ;
; 25                                           ; 22                            ;
; 26                                           ; 19                            ;
; 27                                           ; 19                            ;
; 28                                           ; 16                            ;
; 29                                           ; 18                            ;
; 30                                           ; 13                            ;
; 31                                           ; 13                            ;
; 32                                           ; 5                             ;
; 33                                           ; 15                            ;
; 34                                           ; 0                             ;
; 35                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sun Jun 21 03:16:21 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off M3 -c M3
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP2C8F256C8 for design "M3"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5F256C8 is compatible
    Info: Device EP2C5F256I8 is compatible
    Info: Device EP2C5AF256I8 is compatible
    Info: Device EP2C8F256I8 is compatible
    Info: Device EP2C8AF256I8 is compatible
    Info: Device EP2C15AF256C8 is compatible
    Info: Device EP2C15AF256I8 is compatible
    Info: Device EP2C20F256C8 is compatible
    Info: Device EP2C20F256I8 is compatible
    Info: Device EP2C20AF256I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C3
    Info: Pin ~nCSO~ is reserved at location F4
Critical Warning: No exact pin location assignment(s) for 57 pins of 179 total pins
    Info: Pin SRAM_nOE not assigned to an exact location on the device
    Info: Pin SRAM_nWE not assigned to an exact location on the device
    Info: Pin SRAM_nCS not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[17] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[16] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[15] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[14] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[13] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[12] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[11] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[10] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[9] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[8] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[7] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[6] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[5] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[4] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[3] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[2] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[1] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[0] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[15] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[14] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[13] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[12] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[11] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[10] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[9] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[8] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[7] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[6] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[5] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[4] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[3] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[2] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[1] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[0] not assigned to an exact location on the device
    Info: Pin M_nRESET not assigned to an exact location on the device
    Info: Pin XCLKOUT not assigned to an exact location on the device
    Info: Pin CPLD_8 not assigned to an exact location on the device
    Info: Pin CPLD_1 not assigned to an exact location on the device
    Info: Pin XEINT8 not assigned to an exact location on the device
    Info: Pin STEP_A not assigned to an exact location on the device
    Info: Pin STEP_nA not assigned to an exact location on the device
    Info: Pin STEP_B not assigned to an exact location on the device
    Info: Pin STEP_nB not assigned to an exact location on the device
    Info: Pin GPJ4_0 not assigned to an exact location on the device
    Info: Pin GPJ4_1 not assigned to an exact location on the device
    Info: Pin GPJ4_2 not assigned to an exact location on the device
    Info: Pin GPJ4_3 not assigned to an exact location on the device
    Info: Pin GPJ4_4 not assigned to an exact location on the device
    Info: Pin GPJ1_5 not assigned to an exact location on the device
    Info: Pin SPI_DOUT not assigned to an exact location on the device
    Info: Pin SPI_DIN not assigned to an exact location on the device
    Info: Pin SPI_SCLK not assigned to an exact location on the device
    Info: Pin SPI_DA_CS not assigned to an exact location on the device
    Info: Pin SPI_AD_CS not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'M3.sdc'
Warning: Node: host_itf:inst1|seg_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   10.000     FPGA_CLK
Info: Automatically promoted node FPGA_CLK (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node host_itf:inst1|seg_clk
Info: Automatically promoted node host_itf:inst1|seg_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node host_itf:inst1|seg_clk~0
Info: Automatically promoted node XnRESET (placed in PIN H15 (CLK5, LVDSCLK2n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node host_itf:inst1|cnt_segcon[1]
        Info: Destination node host_itf:inst1|cnt_segcon[0]
        Info: Destination node host_itf:inst1|cnt_segcon[2]
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 57 (unused VREF, 3.3V VCCIO, 20 input, 37 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  40 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  5 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  7 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  6 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:12
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 19% of the available device resources
    Info: Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:08
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 108 output pins without output pin load capacitance assignment
    Info: Pin "XM0_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_e" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_rs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_rw" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "piezo" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_nOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_nWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_nCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 343 megabytes
    Info: Processing ended: Sun Jun 21 03:16:50 2015
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:29


