TimeQuest Timing Analyzer report for 2073_II
Tue Oct 16 12:17:03 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'statectrl:U14|enalu_latch'
 13. Slow 1200mV 85C Model Setup: 'statectrl:U14|dbfbin_latch'
 14. Slow 1200mV 85C Model Setup: 'statectrl:U14|enirin_latch'
 15. Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_out'
 16. Slow 1200mV 85C Model Setup: 'statectrl:U14|ramin_latch'
 17. Slow 1200mV 85C Model Setup: 'statectrl:U14|ramwt_latch'
 18. Slow 1200mV 85C Model Setup: 'ir:U5|instruction[10]'
 19. Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_led'
 20. Slow 1200mV 85C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'
 21. Slow 1200mV 85C Model Setup: 'statectrl:U14|enled_latch'
 22. Slow 1200mV 85C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'
 23. Slow 1200mV 85C Model Setup: 'clk_input'
 24. Slow 1200mV 85C Model Setup: 'statectrl:U14|nextn_latch'
 25. Slow 1200mV 85C Model Setup: 'statectrl:U14|ramrd_latch'
 26. Slow 1200mV 85C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'
 27. Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_out'
 28. Slow 1200mV 85C Model Hold: 'ir:U5|instruction[10]'
 29. Slow 1200mV 85C Model Hold: 'statectrl:U14|enalu_latch'
 30. Slow 1200mV 85C Model Hold: 'statectrl:U14|dbfbin_latch'
 31. Slow 1200mV 85C Model Hold: 'clk_input'
 32. Slow 1200mV 85C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'
 33. Slow 1200mV 85C Model Hold: 'statectrl:U14|nextn_latch'
 34. Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_led'
 35. Slow 1200mV 85C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'
 36. Slow 1200mV 85C Model Hold: 'statectrl:U14|enled_latch'
 37. Slow 1200mV 85C Model Hold: 'statectrl:U14|ramwt_latch'
 38. Slow 1200mV 85C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'
 39. Slow 1200mV 85C Model Hold: 'statectrl:U14|enirin_latch'
 40. Slow 1200mV 85C Model Hold: 'statectrl:U14|ramin_latch'
 41. Slow 1200mV 85C Model Hold: 'statectrl:U14|ramrd_latch'
 42. Slow 1200mV 85C Model Recovery: 'clk_input'
 43. Slow 1200mV 85C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'
 44. Slow 1200mV 85C Model Recovery: 'statectrl:U14|romin_latch'
 45. Slow 1200mV 85C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'
 46. Slow 1200mV 85C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'
 47. Slow 1200mV 85C Model Removal: 'clk_input'
 48. Slow 1200mV 85C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'
 49. Slow 1200mV 85C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'
 50. Slow 1200mV 85C Model Removal: 'statectrl:U14|romin_latch'
 51. Slow 1200mV 85C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'
 52. Slow 1200mV 85C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'
 53. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'
 54. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'
 55. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'
 56. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_input'
 57. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'
 58. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'
 59. Slow 1200mV 85C Model Minimum Pulse Width: 'ir:U5|instruction[10]'
 60. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'
 61. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'
 62. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'
 63. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'
 64. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'
 65. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'
 66. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'
 67. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'
 68. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Slow 1200mV 85C Model Metastability Summary
 74. Slow 1200mV 0C Model Fmax Summary
 75. Slow 1200mV 0C Model Setup Summary
 76. Slow 1200mV 0C Model Hold Summary
 77. Slow 1200mV 0C Model Recovery Summary
 78. Slow 1200mV 0C Model Removal Summary
 79. Slow 1200mV 0C Model Minimum Pulse Width Summary
 80. Slow 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'
 81. Slow 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'
 82. Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'
 83. Slow 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'
 84. Slow 1200mV 0C Model Setup: 'statectrl:U14|ramwt_latch'
 85. Slow 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'
 86. Slow 1200mV 0C Model Setup: 'ir:U5|instruction[10]'
 87. Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'
 88. Slow 1200mV 0C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'
 89. Slow 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'
 90. Slow 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'
 91. Slow 1200mV 0C Model Setup: 'clk_input'
 92. Slow 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'
 93. Slow 1200mV 0C Model Setup: 'statectrl:U14|ramrd_latch'
 94. Slow 1200mV 0C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'
 95. Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'
 96. Slow 1200mV 0C Model Hold: 'ir:U5|instruction[10]'
 97. Slow 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'
 98. Slow 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'
 99. Slow 1200mV 0C Model Hold: 'clk_input'
100. Slow 1200mV 0C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'
101. Slow 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'
102. Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'
103. Slow 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'
104. Slow 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'
105. Slow 1200mV 0C Model Hold: 'statectrl:U14|ramwt_latch'
106. Slow 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'
107. Slow 1200mV 0C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'
108. Slow 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'
109. Slow 1200mV 0C Model Hold: 'statectrl:U14|ramrd_latch'
110. Slow 1200mV 0C Model Recovery: 'clk_input'
111. Slow 1200mV 0C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'
112. Slow 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'
113. Slow 1200mV 0C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'
114. Slow 1200mV 0C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'
115. Slow 1200mV 0C Model Removal: 'clk_input'
116. Slow 1200mV 0C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'
117. Slow 1200mV 0C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'
118. Slow 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'
119. Slow 1200mV 0C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'
120. Slow 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'
121. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'
122. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'
123. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'
124. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_input'
125. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'
126. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'
127. Slow 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'
128. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'
129. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'
130. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'
131. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'
132. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'
133. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'
134. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'
135. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'
136. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'
137. Setup Times
138. Hold Times
139. Clock to Output Times
140. Minimum Clock to Output Times
141. Slow 1200mV 0C Model Metastability Summary
142. Fast 1200mV 0C Model Setup Summary
143. Fast 1200mV 0C Model Hold Summary
144. Fast 1200mV 0C Model Recovery Summary
145. Fast 1200mV 0C Model Removal Summary
146. Fast 1200mV 0C Model Minimum Pulse Width Summary
147. Fast 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'
148. Fast 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'
149. Fast 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'
150. Fast 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'
151. Fast 1200mV 0C Model Setup: 'statectrl:U14|ramwt_latch'
152. Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'
153. Fast 1200mV 0C Model Setup: 'ir:U5|instruction[10]'
154. Fast 1200mV 0C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'
155. Fast 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'
156. Fast 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'
157. Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'
158. Fast 1200mV 0C Model Setup: 'clk_input'
159. Fast 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'
160. Fast 1200mV 0C Model Setup: 'statectrl:U14|ramrd_latch'
161. Fast 1200mV 0C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'
162. Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'
163. Fast 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'
164. Fast 1200mV 0C Model Hold: 'ir:U5|instruction[10]'
165. Fast 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'
166. Fast 1200mV 0C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'
167. Fast 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'
168. Fast 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'
169. Fast 1200mV 0C Model Hold: 'clk_input'
170. Fast 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'
171. Fast 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'
172. Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'
173. Fast 1200mV 0C Model Hold: 'statectrl:U14|ramwt_latch'
174. Fast 1200mV 0C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'
175. Fast 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'
176. Fast 1200mV 0C Model Hold: 'statectrl:U14|ramrd_latch'
177. Fast 1200mV 0C Model Recovery: 'clk_input'
178. Fast 1200mV 0C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'
179. Fast 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'
180. Fast 1200mV 0C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'
181. Fast 1200mV 0C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'
182. Fast 1200mV 0C Model Removal: 'clk_input'
183. Fast 1200mV 0C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'
184. Fast 1200mV 0C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'
185. Fast 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'
186. Fast 1200mV 0C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'
187. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_input'
188. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'
189. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'
190. Fast 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'
191. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'
192. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'
193. Fast 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'
194. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'
195. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'
196. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'
197. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'
198. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'
199. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'
200. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'
201. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'
202. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'
203. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'
204. Setup Times
205. Hold Times
206. Clock to Output Times
207. Minimum Clock to Output Times
208. Fast 1200mV 0C Model Metastability Summary
209. Multicorner Timing Analysis Summary
210. Setup Times
211. Hold Times
212. Clock to Output Times
213. Minimum Clock to Output Times
214. Board Trace Model Assignments
215. Input Transition Times
216. Signal Integrity Metrics (Slow 1200mv 0c Model)
217. Signal Integrity Metrics (Slow 1200mv 85c Model)
218. Signal Integrity Metrics (Fast 1200mv 0c Model)
219. Setup Transfers
220. Hold Transfers
221. Recovery Transfers
222. Removal Transfers
223. Report TCCS
224. Report RSKM
225. Unconstrained Paths
226. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; 2073_II                                             ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.8%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk_divider:U1|clk_led                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:U1|clk_led }                    ;
; clk_divider:U1|clk_out                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:U1|clk_out }                    ;
; clk_input                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_input }                                 ;
; ir:U5|instruction[10]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ir:U5|instruction[10] }                     ;
; rom_new:U4|monostable_trigger:inst3|pulse ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rom_new:U4|monostable_trigger:inst3|pulse } ;
; statectrl:U14|dbfbin_latch                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|dbfbin_latch }                ;
; statectrl:U14|enalu_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|enalu_latch }                 ;
; statectrl:U14|enirin_latch                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|enirin_latch }                ;
; statectrl:U14|enled_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|enled_latch }                 ;
; statectrl:U14|nextn_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|nextn_latch }                 ;
; statectrl:U14|ramin_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|ramin_latch }                 ;
; statectrl:U14|ramrd_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|ramrd_latch }                 ;
; statectrl:U14|ramwt_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|ramwt_latch }                 ;
; statectrl:U14|romin_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|romin_latch }                 ;
; uart:uart_inst|baud_gen:inst|bclk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart_inst|baud_gen:inst|bclk }         ;
; uart:uart_inst|rxd:inst1|r_ready          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart_inst|rxd:inst1|r_ready }          ;
; uart:uart_inst|txd:inst2|txd_done         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart_inst|txd:inst2|txd_done }         ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 31.44 MHz  ; 31.44 MHz       ; statectrl:U14|enalu_latch                 ;                                                ;
; 80.75 MHz  ; 80.75 MHz       ; ir:U5|instruction[10]                     ;                                                ;
; 119.57 MHz ; 119.57 MHz      ; statectrl:U14|enirin_latch                ;                                                ;
; 178.0 MHz  ; 178.0 MHz       ; uart:uart_inst|baud_gen:inst|bclk         ;                                                ;
; 180.02 MHz ; 180.02 MHz      ; clk_divider:U1|clk_out                    ;                                                ;
; 192.53 MHz ; 192.53 MHz      ; rom_new:U4|monostable_trigger:inst3|pulse ;                                                ;
; 196.27 MHz ; 196.27 MHz      ; clk_input                                 ;                                                ;
; 207.6 MHz  ; 207.6 MHz       ; statectrl:U14|dbfbin_latch                ;                                                ;
; 434.03 MHz ; 402.09 MHz      ; statectrl:U14|nextn_latch                 ; limit due to minimum period restriction (tmin) ;
; 525.49 MHz ; 402.09 MHz      ; clk_divider:U1|clk_led                    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                 ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; statectrl:U14|enalu_latch                 ; -18.026 ; -195.248      ;
; statectrl:U14|dbfbin_latch                ; -7.857  ; -57.574       ;
; statectrl:U14|enirin_latch                ; -7.363  ; -98.964       ;
; clk_divider:U1|clk_out                    ; -7.357  ; -267.139      ;
; statectrl:U14|ramin_latch                 ; -7.082  ; -48.593       ;
; statectrl:U14|ramwt_latch                 ; -7.071  ; -7.915        ;
; ir:U5|instruction[10]                     ; -6.303  ; -175.128      ;
; clk_divider:U1|clk_led                    ; -6.179  ; -50.606       ;
; uart:uart_inst|baud_gen:inst|bclk         ; -5.842  ; -346.241      ;
; statectrl:U14|enled_latch                 ; -5.557  ; -5.557        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -5.365  ; -26.021       ;
; clk_input                                 ; -4.095  ; -519.432      ;
; statectrl:U14|nextn_latch                 ; -3.656  ; -23.317       ;
; statectrl:U14|ramrd_latch                 ; -2.647  ; -21.176       ;
; uart:uart_inst|rxd:inst1|r_ready          ; -1.207  ; -6.285        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_divider:U1|clk_out                    ; -2.142 ; -2.142        ;
; ir:U5|instruction[10]                     ; -0.176 ; -0.392        ;
; statectrl:U14|enalu_latch                 ; -0.006 ; -0.006        ;
; statectrl:U14|dbfbin_latch                ; 0.202  ; 0.000         ;
; clk_input                                 ; 0.446  ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk         ; 0.453  ; 0.000         ;
; statectrl:U14|nextn_latch                 ; 0.524  ; 0.000         ;
; clk_divider:U1|clk_led                    ; 0.724  ; 0.000         ;
; rom_new:U4|monostable_trigger:inst3|pulse ; 0.746  ; 0.000         ;
; statectrl:U14|enled_latch                 ; 0.834  ; 0.000         ;
; statectrl:U14|ramwt_latch                 ; 0.897  ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready          ; 1.027  ; 0.000         ;
; statectrl:U14|enirin_latch                ; 1.058  ; 0.000         ;
; statectrl:U14|ramin_latch                 ; 1.701  ; 0.000         ;
; statectrl:U14|ramrd_latch                 ; 3.084  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_input                         ; -1.728 ; -93.683       ;
; uart:uart_inst|txd:inst2|txd_done ; -0.937 ; -0.937        ;
; statectrl:U14|romin_latch         ; -0.768 ; -0.768        ;
; uart:uart_inst|baud_gen:inst|bclk ; -0.533 ; -7.626        ;
; uart:uart_inst|rxd:inst1|r_ready  ; -0.308 ; -0.308        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                     ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clk_input                         ; 0.432 ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready  ; 0.677 ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk ; 0.701 ; 0.000         ;
; statectrl:U14|romin_latch         ; 1.170 ; 0.000         ;
; uart:uart_inst|txd:inst2|txd_done ; 1.347 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; rom_new:U4|monostable_trigger:inst3|pulse ; -3.201 ; -28.809       ;
; statectrl:U14|ramrd_latch                 ; -3.201 ; -25.608       ;
; statectrl:U14|ramwt_latch                 ; -3.201 ; -6.402        ;
; statectrl:U14|enled_latch                 ; -3.201 ; -3.201        ;
; clk_input                                 ; -3.000 ; -229.024      ;
; uart:uart_inst|baud_gen:inst|bclk         ; -1.487 ; -162.083      ;
; clk_divider:U1|clk_out                    ; -1.487 ; -138.291      ;
; ir:U5|instruction[10]                     ; -1.487 ; -72.082       ;
; statectrl:U14|enirin_latch                ; -1.487 ; -25.279       ;
; clk_divider:U1|clk_led                    ; -1.487 ; -19.331       ;
; uart:uart_inst|rxd:inst1|r_ready          ; -1.487 ; -13.383       ;
; statectrl:U14|enalu_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|nextn_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|ramin_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|romin_latch                 ; -1.487 ; -1.487        ;
; uart:uart_inst|txd:inst2|txd_done         ; -1.487 ; -1.487        ;
; statectrl:U14|dbfbin_latch                ; 0.424  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|enalu_latch'                                                                                                                                                                                                  ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -18.026 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.281     ; 16.746     ;
; -18.015 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.305     ; 16.711     ;
; -17.829 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.913     ; 14.417     ;
; -17.665 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.688     ; 17.978     ;
; -17.651 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.857     ; 14.295     ;
; -17.566 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.857     ; 14.210     ;
; -17.519 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.857     ; 14.163     ;
; -17.485 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -4.069     ; 14.417     ;
; -17.365 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.688     ; 17.678     ;
; -17.346 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.975     ; 16.372     ;
; -17.335 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.999     ; 16.337     ;
; -17.313 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.911     ; 16.413     ;
; -17.217 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.739     ; 17.479     ;
; -17.217 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.913     ; 13.805     ;
; -17.196 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.865     ; 13.832     ;
; -17.149 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.607     ; 14.043     ;
; -17.141 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.238     ; 15.904     ;
; -17.130 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.262     ; 15.869     ;
; -17.008 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.921     ; 13.588     ;
; -16.985 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.382     ; 17.604     ;
; -16.971 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.551     ; 13.921     ;
; -16.944 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.870     ; 13.575     ;
; -16.898 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.814     ; 13.585     ;
; -16.886 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.551     ; 13.836     ;
; -16.873 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -4.069     ; 13.805     ;
; -16.857 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.911     ; 15.957     ;
; -16.850 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.914     ; 13.437     ;
; -16.839 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.551     ; 13.789     ;
; -16.817 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.750     ; 17.068     ;
; -16.805 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.763     ; 14.043     ;
; -16.783 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.238     ; 15.546     ;
; -16.780 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.645     ; 17.136     ;
; -16.772 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.262     ; 15.511     ;
; -16.766 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.814     ; 13.453     ;
; -16.708 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.985     ; 15.724     ;
; -16.697 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.009     ; 15.689     ;
; -16.685 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.382     ; 17.304     ;
; -16.681 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.814     ; 13.368     ;
; -16.672 ; gr:U12|grd_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.273     ; 15.400     ;
; -16.665 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.975     ; 15.691     ;
; -16.664 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -4.077     ; 13.588     ;
; -16.654 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.999     ; 15.656     ;
; -16.637 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.561     ; 13.577     ;
; -16.633 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.605     ; 16.039     ;
; -16.626 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.359     ; 15.268     ;
; -16.619 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.569     ; 13.551     ;
; -16.615 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.383     ; 15.233     ;
; -16.607 ; ir:U5|instruction[8]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.110     ; 16.498     ;
; -16.600 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -4.026     ; 13.575     ;
; -16.592 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.911     ; 15.692     ;
; -16.589 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.260     ; 14.830     ;
; -16.586 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.870     ; 13.217     ;
; -16.537 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.433     ; 17.105     ;
; -16.537 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.607     ; 13.431     ;
; -16.516 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.559     ; 13.458     ;
; -16.511 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.617     ; 13.395     ;
; -16.506 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -4.070     ; 13.437     ;
; -16.482 ; ir:U5|instruction[9]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; 0.089      ; 17.572     ;
; -16.480 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.645     ; 16.836     ;
; -16.468 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.607     ; 13.362     ;
; -16.468 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.625     ; 15.344     ;
; -16.464 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.870     ; 13.095     ;
; -16.443 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.822     ; 13.122     ;
; -16.431 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.625     ; 13.307     ;
; -16.429 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.991     ; 12.939     ;
; -16.428 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.868     ; 15.571     ;
; -16.422 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.645     ; 16.778     ;
; -16.408 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.814     ; 13.095     ;
; -16.383 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.935     ; 12.949     ;
; -16.357 ; statectrl:U14|enrom_latch                                                                         ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.771     ; 16.587     ;
; -16.347 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.392     ; 16.956     ;
; -16.332 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.696     ; 16.637     ;
; -16.328 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.615     ; 13.214     ;
; -16.323 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.814     ; 13.010     ;
; -16.315 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.561     ; 13.255     ;
; -16.304 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.382     ; 16.923     ;
; -16.290 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.551     ; 13.240     ;
; -16.276 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.814     ; 12.963     ;
; -16.274 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.943     ; 12.832     ;
; -16.265 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.766     ; 16.500     ;
; -16.255 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.878     ; 12.878     ;
; -16.251 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.985     ; 15.267     ;
; -16.251 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.935     ; 12.817     ;
; -16.248 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.561     ; 13.188     ;
; -16.242 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -4.026     ; 13.217     ;
; -16.240 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.009     ; 15.232     ;
; -16.213 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.625     ; 15.089     ;
; -16.205 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.551     ; 13.155     ;
; -16.193 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.763     ; 13.431     ;
; -16.180 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.561     ; 13.120     ;
; -16.177 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.605     ; 15.583     ;
; -16.170 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.608     ; 13.063     ;
; -16.167 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.773     ; 13.395     ;
; -16.166 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.935     ; 12.732     ;
; -16.162 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.569     ; 13.094     ;
; -16.158 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.551     ; 13.108     ;
; -16.137 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.444     ; 16.694     ;
; -16.124 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.763     ; 13.362     ;
; -16.122 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.645     ; 16.478     ;
; -16.120 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -4.026     ; 13.095     ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -7.857 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.631     ; 6.641      ;
; -7.846 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.655     ; 6.606      ;
; -7.496 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.962      ; 7.873      ;
; -7.444 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.656     ; 6.280      ;
; -7.392 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.629     ; 6.245      ;
; -7.375 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.632     ; 6.235      ;
; -7.328 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.641     ; 6.364      ;
; -7.316 ; gr:U12|grb_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.419     ; 4.312      ;
; -7.209 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.661     ; 6.223      ;
; -7.196 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.962      ; 7.573      ;
; -7.144 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.261     ; 6.308      ;
; -7.114 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.632     ; 5.930      ;
; -7.064 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.656     ; 5.856      ;
; -7.048 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.911      ; 7.374      ;
; -7.015 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.961      ; 7.468      ;
; -6.997 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.964      ; 7.443      ;
; -6.923 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.952      ; 7.552      ;
; -6.904 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.653     ; 5.733      ;
; -6.885 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.637     ; 5.923      ;
; -6.865 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.665     ; 5.877      ;
; -6.832 ; gr:U12|grb_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.420     ; 3.904      ;
; -6.759 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.961      ; 7.212      ;
; -6.660 ; gr:U12|grb_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.263     ; 4.312      ;
; -6.652 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.428     ; 3.672      ;
; -6.648 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.900      ; 6.963      ;
; -6.620 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.458     ; 5.495      ;
; -6.610 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.367     ; 5.410      ;
; -6.601 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.910      ; 7.003      ;
; -6.564 ; gr:U12|grb_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.405     ; 3.836      ;
; -6.556 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.961      ; 6.965      ;
; -6.553 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.434     ; 5.452      ;
; -6.551 ; gr:U12|gra_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.205     ; 4.328      ;
; -6.524 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.956      ; 7.155      ;
; -6.522 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.956      ; 7.153      ;
; -6.503 ; gr:U12|grd_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.623     ; 5.295      ;
; -6.492 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.259     ; 5.725      ;
; -6.446 ; gr:U12|gra_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.208     ; 4.230      ;
; -6.438 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.540      ; 6.393      ;
; -6.419 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.343     ; 5.243      ;
; -6.406 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.418     ; 3.470      ;
; -6.397 ; gr:U12|gra_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.207     ; 4.105      ;
; -6.379 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.961      ; 6.788      ;
; -6.366 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.905      ; 6.946      ;
; -6.319 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.435     ; 3.559      ;
; -6.314 ; gr:U12|grd_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.624     ; 5.182      ;
; -6.313 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.739      ; 7.467      ;
; -6.246 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.899      ; 6.637      ;
; -6.242 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.910      ; 6.600      ;
; -6.219 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.964      ; 6.665      ;
; -6.193 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.159      ; 6.685      ;
; -6.188 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.879      ; 6.482      ;
; -6.184 ; gr:U12|gra_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.216     ; 3.916      ;
; -6.180 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.952      ; 6.809      ;
; -6.176 ; gr:U12|grb_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.264     ; 3.904      ;
; -6.104 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.250      ; 6.521      ;
; -6.061 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.913      ; 6.456      ;
; -6.055 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.262     ; 5.251      ;
; -6.036 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.539      ; 6.067      ;
; -6.034 ; gr:U12|grb_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.139     ; 3.062      ;
; -6.027 ; gr:U12|gra_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.217     ; 3.987      ;
; -6.022 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.901      ; 6.600      ;
; -6.012 ; gr:U12|grb_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.222     ; 3.123      ;
; -6.011 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.894      ; 6.580      ;
; -5.996 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.272     ; 3.672      ;
; -5.996 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.064     ; 5.275      ;
; -5.989 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.899      ; 6.336      ;
; -5.984 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.881      ; 6.347      ;
; -5.984 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.152      ; 5.628      ;
; -5.949 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.483     ; 4.914      ;
; -5.943 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.262     ; 5.183      ;
; -5.935 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.159      ; 6.427      ;
; -5.925 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.250      ; 6.342      ;
; -5.916 ; gr:U12|gra_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.221     ; 3.870      ;
; -5.908 ; ir:U5|instruction[6]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.681     ; 4.902      ;
; -5.908 ; gr:U12|grb_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.249     ; 3.836      ;
; -5.848 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.741      ; 7.071      ;
; -5.839 ; gr:U12|gra_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.927     ; 3.579      ;
; -5.831 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.738      ; 7.061      ;
; -5.801 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.534      ; 6.010      ;
; -5.796 ; ir:U5|instruction[4]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.665     ; 4.623      ;
; -5.784 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.729      ; 7.190      ;
; -5.777 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.108      ; 6.218      ;
; -5.767 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.199      ; 6.133      ;
; -5.750 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.262     ; 3.470      ;
; -5.726 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.498      ; 6.649      ;
; -5.706 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.902      ; 6.090      ;
; -5.695 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.911      ; 6.021      ;
; -5.667 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.890      ; 6.234      ;
; -5.663 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.279     ; 3.559      ;
; -5.658 ; gr:U12|gra_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.010     ; 3.481      ;
; -5.656 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.539      ; 5.643      ;
; -5.612 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; 0.024      ; 5.628      ;
; -5.599 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.910      ; 5.957      ;
; -5.577 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.611     ; 4.914      ;
; -5.545 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.500      ; 6.537      ;
; -5.544 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.878      ; 5.870      ;
; -5.543 ; gr:U12|grc_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.452     ; 4.258      ;
; -5.496 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.542      ; 5.520      ;
; -5.457 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.530      ; 5.664      ;
; -5.434 ; gr:U12|grd_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.616     ; 4.493      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|enirin_latch'                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node               ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -7.363 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.381     ; 5.983      ;
; -7.221 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.357     ; 5.865      ;
; -7.070 ; gr:U12|gra_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.941     ; 3.630      ;
; -7.039 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.357     ; 5.683      ;
; -6.985 ; gr:U12|gra_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -4.039     ; 3.447      ;
; -6.920 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.933     ; 3.488      ;
; -6.914 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -4.031     ; 3.384      ;
; -6.912 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.479     ; 5.434      ;
; -6.896 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -4.039     ; 3.358      ;
; -6.891 ; ir:U5|instruction[6]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.401     ; 5.491      ;
; -6.843 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.455     ; 5.389      ;
; -6.826 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.455     ; 5.372      ;
; -6.817 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.999     ; 3.319      ;
; -6.807 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.755     ; 7.053      ;
; -6.801 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.965     ; 3.337      ;
; -6.776 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.479     ; 5.298      ;
; -6.758 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.381     ; 5.378      ;
; -6.756 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.479     ; 5.278      ;
; -6.708 ; gr:U12|grb_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -4.095     ; 3.114      ;
; -6.669 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.755     ; 6.915      ;
; -6.667 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.755     ; 6.913      ;
; -6.644 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -4.087     ; 3.058      ;
; -6.610 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.286     ; 3.825      ;
; -6.565 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.455     ; 5.111      ;
; -6.524 ; gr:U12|grb_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -4.095     ; 2.930      ;
; -6.520 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.815     ; 6.706      ;
; -6.479 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.858     ; 6.622      ;
; -6.473 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -4.155     ; 3.319      ;
; -6.457 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -4.121     ; 3.337      ;
; -6.451 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.710     ; 5.742      ;
; -6.364 ; gr:U12|grb_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -4.251     ; 3.114      ;
; -6.317 ; gr:U12|grc_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.692     ; 4.126      ;
; -6.300 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -4.243     ; 3.058      ;
; -6.289 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.434     ; 4.356      ;
; -6.264 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.858     ; 6.407      ;
; -6.246 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.858     ; 6.389      ;
; -6.240 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[12] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.085     ; 5.166      ;
; -6.223 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.858     ; 6.366      ;
; -6.214 ; ir:U5|instruction[7]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.488     ; 4.727      ;
; -6.206 ; gr:U12|gra_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.286     ; 3.421      ;
; -6.180 ; gr:U12|grb_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -4.251     ; 2.930      ;
; -6.168 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.734     ; 5.435      ;
; -6.165 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.826     ; 6.340      ;
; -6.146 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[14] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.987     ; 5.170      ;
; -6.107 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.305     ; 5.803      ;
; -6.101 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.710     ; 5.392      ;
; -6.096 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.329     ; 5.768      ;
; -6.093 ; ir:U5|instruction[4]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.488     ; 4.606      ;
; -6.087 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.858     ; 6.230      ;
; -6.080 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.799     ; 4.782      ;
; -6.069 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.913     ; 6.157      ;
; -6.067 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.858     ; 6.210      ;
; -6.064 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.755     ; 6.310      ;
; -6.057 ; ir:U5|instruction[5]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.390     ; 4.668      ;
; -6.023 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.336     ; 4.188      ;
; -5.996 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.085     ; 4.922      ;
; -5.993 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.054     ; 6.940      ;
; -5.963 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.734     ; 5.230      ;
; -5.955 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.186     ; 5.770      ;
; -5.954 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.913     ; 6.042      ;
; -5.915 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.815     ; 6.101      ;
; -5.913 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[15] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.913     ; 6.001      ;
; -5.910 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.937     ; 3.474      ;
; -5.904 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.342     ; 3.063      ;
; -5.854 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.733     ; 4.622      ;
; -5.809 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.343     ; 2.967      ;
; -5.782 ; gr:U12|grd_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.447     ; 4.336      ;
; -5.782 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[13] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.987     ; 4.806      ;
; -5.767 ; gr:U12|gra_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.727     ; 4.541      ;
; -5.767 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ir:U5|instruction[9]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.085     ; 4.693      ;
; -5.746 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; 0.288      ; 7.035      ;
; -5.714 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.924     ; 5.791      ;
; -5.701 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.924     ; 5.778      ;
; -5.689 ; gr:U12|grc_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.564     ; 4.126      ;
; -5.678 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.054     ; 6.625      ;
; -5.673 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; 0.017      ; 6.691      ;
; -5.661 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.306     ; 4.356      ;
; -5.647 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.881     ; 3.267      ;
; -5.629 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.075     ; 6.555      ;
; -5.618 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.049     ; 6.570      ;
; -5.603 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.068     ; 6.536      ;
; -5.601 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.063     ; 6.539      ;
; -5.588 ; gr:U12|grd_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.336     ; 4.253      ;
; -5.566 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.093     ; 3.474      ;
; -5.562 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.051     ; 6.512      ;
; -5.560 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.826     ; 5.735      ;
; -5.560 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.498     ; 3.063      ;
; -5.558 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[15] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.924     ; 5.635      ;
; -5.551 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ir:U5|instruction[3]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.340     ; 5.222      ;
; -5.544 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ir:U5|instruction[2]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.340     ; 5.215      ;
; -5.504 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.284     ; 5.221      ;
; -5.491 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; 0.017      ; 6.509      ;
; -5.468 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enirin_latch ; 1.000        ; -0.326     ; 6.153      ;
; -5.465 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.499     ; 2.967      ;
; -5.465 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.783     ; 4.183      ;
; -5.452 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.671     ; 4.782      ;
; -5.446 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; 0.288      ; 6.735      ;
; -5.442 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.057     ; 6.386      ;
; -5.431 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.081     ; 6.351      ;
; -5.420 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.054     ; 6.367      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_out'                                                                                                                          ;
+--------+-------------------------------------+----------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -7.357 ; ir:U5|instruction[11]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.686     ; 6.672      ;
; -7.326 ; ir:U5|instruction[11]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.674     ; 6.653      ;
; -7.172 ; ir:U5|instruction[11]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.685     ; 6.488      ;
; -7.092 ; ir:U5|instruction[11]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.685     ; 6.408      ;
; -6.947 ; ir:U5|instruction[11]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.685     ; 6.263      ;
; -6.925 ; ir:U5|instruction[11]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.675     ; 6.251      ;
; -6.877 ; ir:U5|instruction[11]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.686     ; 6.192      ;
; -6.809 ; ir:U5|instruction[11]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.674     ; 6.136      ;
; -6.584 ; ir:U5|instruction[11]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.675     ; 5.910      ;
; -6.562 ; ir:U5|instruction[11]               ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.690     ; 5.873      ;
; -6.437 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.686     ; 5.752      ;
; -6.385 ; ir:U5|instruction[11]               ; statectrl:U14|regwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.693     ; 5.693      ;
; -6.377 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.716     ; 5.662      ;
; -6.048 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.686     ; 5.363      ;
; -5.975 ; ir:U5|instruction[11]               ; statectrl:U14|enpcout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.686     ; 5.290      ;
; -5.700 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t2      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.716     ; 4.985      ;
; -5.670 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t18     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.716     ; 4.955      ;
; -5.588 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t13     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.716     ; 4.873      ;
; -5.511 ; ir:U5|instruction[11]               ; statectrl:U14|txd_cmd_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.681     ; 4.831      ;
; -5.502 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t15     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.675     ; 4.828      ;
; -5.481 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t12     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.681     ; 4.801      ;
; -5.458 ; ir:U5|instruction[11]               ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.690     ; 4.769      ;
; -5.446 ; ir:U5|instruction[11]               ; statectrl:U14|enuart_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.686     ; 4.761      ;
; -5.246 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t_dly70 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.681     ; 4.566      ;
; -5.131 ; ir:U5|instruction[11]               ; statectrl:U14|enled_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.716     ; 4.416      ;
; -4.950 ; ir:U5|instruction[14]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.606      ; 6.557      ;
; -4.933 ; ir:U5|instruction[12]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.708      ; 6.642      ;
; -4.902 ; ir:U5|instruction[12]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.720      ; 6.623      ;
; -4.894 ; ir:U5|instruction[14]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.605      ; 6.500      ;
; -4.868 ; ir:U5|instruction[12]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.720      ; 6.589      ;
; -4.862 ; ir:U5|instruction[13]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.617      ; 6.480      ;
; -4.849 ; ir:U5|instruction[14]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.606      ; 6.456      ;
; -4.730 ; ir:U5|instruction[14]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.606      ; 6.337      ;
; -4.711 ; ir:U5|instruction[15]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.720      ; 6.432      ;
; -4.668 ; ir:U5|instruction[12]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.709      ; 6.378      ;
; -4.636 ; ir:U5|instruction[14]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.617      ; 6.254      ;
; -4.631 ; ir:U5|instruction[12]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.719      ; 6.351      ;
; -4.569 ; ir:U5|instruction[13]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.605      ; 6.175      ;
; -4.555 ; statectrl:U14|current_state.t12     ; statectrl:U14|nextn_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.093     ; 5.463      ;
; -4.540 ; ir:U5|instruction[13]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.606      ; 6.147      ;
; -4.528 ; ir:U5|instruction[14]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.605      ; 6.134      ;
; -4.477 ; ir:U5|instruction[12]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.709      ; 6.187      ;
; -4.457 ; ir:U5|instruction[15]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.708      ; 6.166      ;
; -4.439 ; ir:U5|instruction[13]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.606      ; 6.046      ;
; -4.435 ; ir:U5|instruction[15]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.709      ; 6.145      ;
; -4.397 ; ir:U5|instruction[12]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.708      ; 6.106      ;
; -4.372 ; ir:U5|instruction[12]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.709      ; 6.082      ;
; -4.367 ; ir:U5|instruction[15]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.719      ; 6.087      ;
; -4.344 ; ir:U5|instruction[14]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.617      ; 5.962      ;
; -4.340 ; ir:U5|instruction[12]               ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.704      ; 6.045      ;
; -4.339 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.605      ; 5.945      ;
; -4.334 ; ir:U5|instruction[15]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.709      ; 6.044      ;
; -4.320 ; ir:U5|instruction[13]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.606      ; 5.927      ;
; -4.296 ; ir:U5|instruction[15]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.720      ; 6.017      ;
; -4.295 ; ir:U5|instruction[13]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.605      ; 5.901      ;
; -4.286 ; ir:U5|instruction[13]               ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.601      ; 5.888      ;
; -4.279 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.575      ; 5.855      ;
; -4.238 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.708      ; 5.947      ;
; -4.211 ; ir:U5|instruction[14]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.616      ; 5.828      ;
; -4.183 ; ir:U5|instruction[15]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.708      ; 5.892      ;
; -4.178 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.678      ; 5.857      ;
; -4.160 ; ir:U5|instruction[12]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.719      ; 5.880      ;
; -4.146 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.605      ; 5.752      ;
; -4.140 ; ir:U5|instruction[12]               ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.704      ; 5.845      ;
; -4.136 ; ir:U5|instruction[15]               ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.704      ; 5.841      ;
; -4.131 ; ir:U5|instruction[15]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.709      ; 5.841      ;
; -4.086 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.575      ; 5.662      ;
; -4.081 ; ir:U5|instruction[13]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.617      ; 5.699      ;
; -4.066 ; ir:U5|instruction[14]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.616      ; 5.683      ;
; -4.062 ; ir:U5|instruction[14]               ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.601      ; 5.664      ;
; -4.043 ; ir:U5|instruction[13]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.616      ; 5.660      ;
; -4.034 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.708      ; 5.743      ;
; -4.013 ; ir:U5|instruction[13]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.616      ; 5.630      ;
; -3.974 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.678      ; 5.653      ;
; -3.950 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.605      ; 5.556      ;
; -3.941 ; statectrl:U14|current_state.t11     ; statectrl:U14|ramin_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.092     ; 4.850      ;
; -3.933 ; statectrl:U14|current_state.t12     ; statectrl:U14|ramin_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.103     ; 4.831      ;
; -3.901 ; ir:U5|instruction[15]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.719      ; 5.621      ;
; -3.849 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.708      ; 5.558      ;
; -3.829 ; ir:U5|instruction[14]               ; statectrl:U14|enpcout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.605      ; 5.435      ;
; -3.757 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.605      ; 5.363      ;
; -3.754 ; statectrl:U14|counter[0]            ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.090     ; 4.665      ;
; -3.735 ; statectrl:U14|current_state.t10     ; statectrl:U14|nextn_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.654      ;
; -3.730 ; statectrl:U14|counter[0]            ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.090     ; 4.641      ;
; -3.696 ; ir:U5|instruction[12]               ; statectrl:U14|regwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.701      ; 5.398      ;
; -3.690 ; statectrl:U14|counter[7]            ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.090     ; 4.601      ;
; -3.677 ; statectrl:U14|current_state.t12     ; statectrl:U14|ldpc_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.092     ; 4.586      ;
; -3.668 ; statectrl:U14|counter[7]            ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.090     ; 4.579      ;
; -3.663 ; statectrl:U14|counter[10]           ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.078     ; 4.586      ;
; -3.657 ; statectrl:U14|counter[10]           ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.078     ; 4.580      ;
; -3.652 ; ir:U5|instruction[13]               ; statectrl:U14|regwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.598      ; 5.251      ;
; -3.645 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.708      ; 5.354      ;
; -3.640 ; statectrl:U14|current_state.t6      ; statectrl:U14|romin_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.073     ; 4.568      ;
; -3.610 ; ir:U5|instruction[14]               ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.601      ; 5.212      ;
; -3.606 ; alu:U8|zero_flag_latch              ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.500        ; 0.110      ; 4.217      ;
; -3.566 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t18     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.575      ; 5.142      ;
; -3.564 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.089     ; 4.476      ;
; -3.552 ; statectrl:U14|current_state.t12     ; statectrl:U14|dbfaout_latch      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.092     ; 4.461      ;
; -3.550 ; alu:U8|zero_flag_latch              ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.500        ; 0.109      ; 4.160      ;
; -3.546 ; statectrl:U14|counter[3]            ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.090     ; 4.457      ;
+--------+-------------------------------------+----------------------------------+----------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -7.082 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.624     ; 3.969      ;
; -6.923 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.048     ; 5.886      ;
; -6.528 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.455     ; 7.084      ;
; -6.435 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.072     ; 5.374      ;
; -6.378 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.118     ; 5.271      ;
; -6.298 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.118     ; 5.191      ;
; -6.287 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.142     ; 5.156      ;
; -6.281 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.681     ; 3.111      ;
; -6.115 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.694     ; 2.932      ;
; -6.101 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.750     ; 2.862      ;
; -6.023 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.678     ; 5.366      ;
; -5.977 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.052     ; 4.936      ;
; -5.973 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.525     ; 6.459      ;
; -5.964 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.726     ; 2.749      ;
; -5.937 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.525     ; 6.423      ;
; -5.937 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.837     ; 3.111      ;
; -5.908 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.142     ; 4.777      ;
; -5.838 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.694     ; 2.655      ;
; -5.793 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.638     ; 2.666      ;
; -5.757 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.906     ; 2.862      ;
; -5.750 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.455     ; 6.306      ;
; -5.723 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.054     ; 4.680      ;
; -5.721 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.638     ; 2.594      ;
; -5.687 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.550     ; 2.648      ;
; -5.684 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.612     ; 2.583      ;
; -5.673 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.078     ; 4.606      ;
; -5.657 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.550     ; 2.618      ;
; -5.655 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.998     ; 4.668      ;
; -5.653 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.028     ; 4.636      ;
; -5.651 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.694     ; 2.468      ;
; -5.637 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.525     ; 6.123      ;
; -5.632 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.998     ; 4.645      ;
; -5.620 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.882     ; 2.749      ;
; -5.592 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.506     ; 6.097      ;
; -5.586 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.974     ; 4.623      ;
; -5.585 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.748     ; 4.858      ;
; -5.565 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.974     ; 4.602      ;
; -5.515 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.538     ; 5.988      ;
; -5.505 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.072     ; 4.444      ;
; -5.492 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.078     ; 4.425      ;
; -5.489 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.576     ; 5.924      ;
; -5.431 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.670     ; 2.272      ;
; -5.387 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.606     ; 2.292      ;
; -5.379 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.322      ; 6.712      ;
; -5.368 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.606     ; 2.273      ;
; -5.307 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.850     ; 2.468      ;
; -5.301 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.054     ; 4.258      ;
; -5.292 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.435     ; 5.868      ;
; -5.290 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.435     ; 5.866      ;
; -5.260 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.694     ; 2.077      ;
; -5.237 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.517     ; 5.731      ;
; -5.226 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.381     ; 5.856      ;
; -5.223 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.525     ; 5.709      ;
; -5.205 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.381     ; 5.835      ;
; -5.186 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.151     ; 4.046      ;
; -5.186 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.033     ; 3.664      ;
; -5.165 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.461     ; 5.715      ;
; -5.134 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.486     ; 5.659      ;
; -5.089 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.587     ; 5.513      ;
; -5.087 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.826     ; 2.272      ;
; -5.076 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramin_latch ; 1.000        ; 0.081      ; 6.178      ;
; -5.065 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.576     ; 5.500      ;
; -5.053 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.291     ; 3.273      ;
; -5.043 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.762     ; 2.292      ;
; -5.027 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.877     ; 5.161      ;
; -5.024 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.762     ; 2.273      ;
; -5.008 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.604     ; 4.425      ;
; -4.988 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.461     ; 5.538      ;
; -4.986 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.461     ; 5.536      ;
; -4.983 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.604     ; 4.400      ;
; -4.970 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.381     ; 5.600      ;
; -4.950 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.087     ; 3.874      ;
; -4.947 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.381     ; 5.577      ;
; -4.944 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.110     ; 3.845      ;
; -4.916 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.850     ; 2.077      ;
; -4.911 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.748     ; 4.184      ;
; -4.879 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.947     ; 4.943      ;
; -4.851 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.512     ; 5.350      ;
; -4.836 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.007     ; 3.840      ;
; -4.834 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.252      ; 6.097      ;
; -4.823 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.010     ; 3.824      ;
; -4.823 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.318     ; 4.016      ;
; -4.816 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.517     ; 5.310      ;
; -4.812 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.432     ; 5.391      ;
; -4.807 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.461     ; 5.357      ;
; -4.789 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.432     ; 5.368      ;
; -4.779 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.497     ; 5.293      ;
; -4.760 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.658     ; 4.123      ;
; -4.754 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.252      ; 6.017      ;
; -4.732 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.684     ; 4.069      ;
; -4.710 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.587     ; 5.134      ;
; -4.709 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.506     ; 5.214      ;
; -4.664 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.684     ; 4.001      ;
; -4.649 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.512     ; 5.148      ;
; -4.637 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.007     ; 3.141      ;
; -4.629 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.608     ; 5.032      ;
; -4.619 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.318     ; 3.812      ;
; -4.618 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 1.912      ; 7.302      ;
; -4.598 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.523     ; 5.086      ;
; -4.593 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; 0.500        ; -1.766     ; 3.338      ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                                   ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -7.071 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.128     ; 6.001      ;
; -7.060 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.152     ; 5.966      ;
; -6.874 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.760     ; 3.672      ;
; -6.731 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.704     ; 3.585      ;
; -6.710 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.535     ; 7.233      ;
; -6.652 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.704     ; 3.506      ;
; -6.611 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.704     ; 3.465      ;
; -6.550 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.704     ; 3.404      ;
; -6.542 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.704     ; 3.396      ;
; -6.533 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.736     ; 3.355      ;
; -6.530 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.916     ; 3.672      ;
; -6.410 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.535     ; 6.933      ;
; -6.358 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.758     ; 5.668      ;
; -6.272 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.760     ; 3.070      ;
; -6.262 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.586     ; 6.734      ;
; -6.248 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.760     ; 3.046      ;
; -6.213 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.712     ; 3.059      ;
; -6.189 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.892     ; 3.355      ;
; -6.057 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.712     ; 2.903      ;
; -5.930 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.761     ; 2.727      ;
; -5.928 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.916     ; 3.070      ;
; -5.904 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.916     ; 3.046      ;
; -5.888 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.758     ; 5.198      ;
; -5.869 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.768     ; 2.659      ;
; -5.868 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.758     ; 5.178      ;
; -5.862 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.597     ; 6.323      ;
; -5.789 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.161     ; 4.686      ;
; -5.777 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.712     ; 2.623      ;
; -5.752 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.768     ; 2.542      ;
; -5.721 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.161     ; 4.618      ;
; -5.717 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.120     ; 4.655      ;
; -5.708 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.472     ; 4.794      ;
; -5.672 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.758     ; 4.982      ;
; -5.652 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.957     ; 5.753      ;
; -5.598 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.172     ; 4.484      ;
; -5.586 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.917     ; 2.727      ;
; -5.545 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.365     ; 3.738      ;
; -5.527 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.242      ; 6.827      ;
; -5.525 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.924     ; 2.659      ;
; -5.524 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.770     ; 2.312      ;
; -5.514 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.758     ; 4.824      ;
; -5.499 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.472     ; 4.585      ;
; -5.450 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.107     ; 3.901      ;
; -5.442 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.161     ; 4.339      ;
; -5.410 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.120     ; 4.348      ;
; -5.408 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.924     ; 2.542      ;
; -5.402 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.618     ; 5.842      ;
; -5.258 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.472     ; 4.344      ;
; -5.224 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.758     ; 4.534      ;
; -5.180 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.926     ; 2.312      ;
; -5.080 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.344     ; 4.794      ;
; -5.071 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.090     ; 4.039      ;
; -4.946 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.586     ; 5.418      ;
; -4.940 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.001      ; 6.009      ;
; -4.928 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.758     ; 4.238      ;
; -4.918 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.472     ; 4.004      ;
; -4.917 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.237     ; 3.738      ;
; -4.871 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.344     ; 4.585      ;
; -4.853 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.758     ; 4.163      ;
; -4.822 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.979     ; 3.901      ;
; -4.766 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; 1.832      ; 7.417      ;
; -4.730 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.107     ; 3.181      ;
; -4.725 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.001      ; 5.794      ;
; -4.696 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.001      ; 5.765      ;
; -4.656 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.585     ; 5.129      ;
; -4.630 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.344     ; 4.344      ;
; -4.545 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.001      ; 5.614      ;
; -4.472 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.090     ; 3.440      ;
; -4.465 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.597     ; 4.926      ;
; -4.421 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; 1.832      ; 7.572      ;
; -4.328 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.001      ; 5.397      ;
; -4.323 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.844     ; 3.037      ;
; -4.295 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.107     ; 3.246      ;
; -4.290 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.344     ; 4.004      ;
; -4.242 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.846     ; 2.954      ;
; -4.237 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.001      ; 5.306      ;
; -4.219 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -2.050     ; 2.727      ;
; -4.211 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.586     ; 4.683      ;
; -4.180 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.843     ; 2.895      ;
; -4.123 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.120     ; 3.061      ;
; -4.115 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.636     ; 3.037      ;
; -4.102 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.979     ; 3.181      ;
; -4.034 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.638     ; 2.954      ;
; -4.011 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.842     ; 2.727      ;
; -3.972 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.635     ; 2.895      ;
; -3.953 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.421     ; 2.590      ;
; -3.928 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.472     ; 3.014      ;
; -3.904 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.421     ; 2.541      ;
; -3.873 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.843     ; 2.588      ;
; -3.834 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -2.192     ; 2.200      ;
; -3.716 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.001      ; 4.785      ;
; -3.665 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.635     ; 2.588      ;
; -3.649 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.833     ; 2.374      ;
; -3.626 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.984     ; 2.200      ;
; -3.449 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.182     ; 3.325      ;
; -3.441 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.625     ; 2.374      ;
; -3.339 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.182     ; 3.215      ;
; -3.300 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.344     ; 3.014      ;
; -3.242 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.179     ; 3.121      ;
; -3.224 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.182     ; 3.100      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ir:U5|instruction[10]'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; -6.303 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.811     ; 5.993      ;
; -6.292 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.835     ; 5.958      ;
; -6.285 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.373      ; 8.159      ;
; -6.071 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.365      ; 7.937      ;
; -6.052 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.388      ; 7.941      ;
; -6.046 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.811     ; 5.736      ;
; -6.041 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.364      ; 7.906      ;
; -5.961 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.397      ; 7.859      ;
; -5.942 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.782      ; 7.225      ;
; -5.925 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.933     ; 5.993      ;
; -5.914 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.957     ; 5.958      ;
; -5.827 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.811     ; 5.517      ;
; -5.813 ; ir:U5|instruction[6]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.353      ; 7.667      ;
; -5.793 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.226     ; 6.068      ;
; -5.793 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.364      ; 7.658      ;
; -5.771 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.389      ; 7.661      ;
; -5.746 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.835     ; 5.412      ;
; -5.726 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.388      ; 7.615      ;
; -5.692 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.529     ; 3.664      ;
; -5.691 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.981      ; 9.173      ;
; -5.679 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.811     ; 5.369      ;
; -5.668 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.933     ; 5.736      ;
; -5.667 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.364      ; 7.532      ;
; -5.666 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.958      ; 9.125      ;
; -5.659 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.496     ; 3.664      ;
; -5.642 ; ir:U5|instruction[2]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.782      ; 6.925      ;
; -5.641 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.782      ; 6.924      ;
; -5.638 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.520      ; 8.159      ;
; -5.622 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.327     ; 6.296      ;
; -5.621 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.835     ; 5.287      ;
; -5.608 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.509     ; 3.600      ;
; -5.608 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.341      ; 7.450      ;
; -5.600 ; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.990      ; 9.091      ;
; -5.598 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.990      ; 9.089      ;
; -5.598 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.388      ; 7.487      ;
; -5.590 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grc_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; -0.441     ; 5.660      ;
; -5.583 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.835     ; 5.249      ;
; -5.564 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.660      ; 7.225      ;
; -5.552 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.811     ; 5.242      ;
; -5.514 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.932     ; 4.083      ;
; -5.494 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.731      ; 6.726      ;
; -5.489 ; ir:U5|instruction[0]                                                                              ; gr:U12|gra_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.185      ; 7.175      ;
; -5.488 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[1] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.396      ; 7.385      ;
; -5.475 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.202      ; 7.178      ;
; -5.469 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.202     ; 5.768      ;
; -5.465 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.509     ; 3.457      ;
; -5.449 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.933     ; 5.517      ;
; -5.442 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 2.939      ; 8.882      ;
; -5.438 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[1] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.372      ; 7.311      ;
; -5.432 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.782      ; 6.715      ;
; -5.424 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.512      ; 7.937      ;
; -5.415 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.348     ; 6.068      ;
; -5.406 ; gr:U12|gra_latch[2]                                                                               ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.509     ; 3.398      ;
; -5.406 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.202      ; 7.109      ;
; -5.405 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.535      ; 7.941      ;
; -5.395 ; ir:U5|instruction[0]                                                                              ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.178      ; 7.074      ;
; -5.394 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.511      ; 7.906      ;
; -5.391 ; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.981      ; 8.873      ;
; -5.388 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.202      ; 7.091      ;
; -5.384 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.721     ; 3.664      ;
; -5.376 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.982      ; 8.859      ;
; -5.368 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.957     ; 5.412      ;
; -5.367 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.509     ; 3.359      ;
; -5.366 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.981      ; 8.848      ;
; -5.355 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.356     ; 6.000      ;
; -5.348 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.237     ; 5.612      ;
; -5.345 ; gr:U12|gra_latch[6]                                                                               ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.040     ; 5.806      ;
; -5.339 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.835     ; 5.005      ;
; -5.339 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grb_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 1.758      ; 7.608      ;
; -5.321 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.903     ; 3.919      ;
; -5.321 ; ir:U5|instruction[6]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.246     ; 5.576      ;
; -5.319 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.782      ; 6.602      ;
; -5.314 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.544      ; 7.859      ;
; -5.301 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.933     ; 5.369      ;
; -5.283 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grb_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.040     ; 5.744      ;
; -5.283 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.365      ; 7.149      ;
; -5.264 ; ir:U5|instruction[2]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.660      ; 6.925      ;
; -5.263 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.660      ; 6.924      ;
; -5.245 ; gr:U12|gra_latch[4]                                                                               ; gr:U12|grc_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.509     ; 3.237      ;
; -5.243 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.957     ; 5.287      ;
; -5.243 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 2.930      ; 8.674      ;
; -5.238 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.981      ; 8.720      ;
; -5.233 ; gr:U12|gra_latch[7]                                                                               ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.623     ; 4.111      ;
; -5.232 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.238     ; 5.495      ;
; -5.230 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[7] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.372      ; 7.103      ;
; -5.217 ; ir:U5|instruction[3]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.266      ; 7.484      ;
; -5.212 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grc_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -0.563     ; 5.660      ;
; -5.212 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.505     ; 3.208      ;
; -5.208 ; ir:U5|instruction[0]                                                                              ; gr:U12|gra_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.178      ; 6.887      ;
; -5.205 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.957     ; 5.249      ;
; -5.202 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.935     ; 3.768      ;
; -5.195 ; ir:U5|instruction[0]                                                                              ; gr:U12|grd_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.364     ; 5.832      ;
; -5.192 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.782      ; 6.475      ;
; -5.184 ; gr:U12|gra_latch[2]                                                                               ; gr:U12|grb_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.041     ; 5.644      ;
; -5.179 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.472     ; 3.208      ;
; -5.174 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.933     ; 5.242      ;
; -5.169 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grb_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 1.758      ; 7.438      ;
; -5.166 ; ir:U5|instruction[6]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.500      ; 7.667      ;
; -5.165 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.209      ; 6.875      ;
; -5.159 ; ir:U5|instruction[0]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.351     ; 5.809      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_led'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; -6.179 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.712     ; 5.468      ;
; -6.171 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.712     ; 5.460      ;
; -6.141 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.713     ; 5.429      ;
; -6.136 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.712     ; 5.425      ;
; -6.092 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.713     ; 5.380      ;
; -6.070 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.713     ; 5.358      ;
; -5.910 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.713     ; 5.198      ;
; -5.907 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.713     ; 5.195      ;
; -0.903 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.822      ;
; -0.898 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.817      ;
; -0.824 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.744      ;
; -0.823 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.743      ;
; -0.820 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.740      ;
; -0.819 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.739      ;
; -0.684 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.604      ;
; -0.682 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.602      ;
; -0.681 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.600      ;
; -0.680 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.600      ;
; -0.679 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.598      ;
; -0.678 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.597      ;
; -0.671 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.591      ;
; -0.664 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.583      ;
; -0.662 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.581      ;
; -0.660 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.579      ;
; -0.658 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.577      ;
; -0.657 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.576      ;
; -0.413 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.333      ;
; -0.269 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.188      ;
; -0.260 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.180      ;
; -0.257 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.176      ;
; -0.237 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.082     ; 1.156      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                 ; Launch Clock                              ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; -5.842 ; gr:U12|gra_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.044     ; 4.299      ;
; -5.808 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.468     ; 6.341      ;
; -5.797 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.492     ; 6.306      ;
; -5.688 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.492     ; 6.197      ;
; -5.683 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.468     ; 6.216      ;
; -5.611 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.100     ; 4.012      ;
; -5.603 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.495     ; 6.109      ;
; -5.447 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 7.573      ;
; -5.422 ; gr:U12|gra_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.052     ; 3.871      ;
; -5.395 ; gr:U12|gra_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.052     ; 3.844      ;
; -5.392 ; gr:U12|gra_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.044     ; 3.849      ;
; -5.390 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.492     ; 5.899      ;
; -5.364 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.468     ; 5.897      ;
; -5.348 ; gr:U12|gra_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.044     ; 3.805      ;
; -5.321 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.468     ; 5.854      ;
; -5.302 ; gr:U12|gra_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.071     ; 3.732      ;
; -5.288 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 7.414      ;
; -5.267 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.256     ; 4.012      ;
; -5.216 ; ir:U5|instruction[6]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.512     ; 5.705      ;
; -5.198 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.098      ; 7.297      ;
; -5.195 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.492     ; 5.704      ;
; -5.193 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.492     ; 5.702      ;
; -5.183 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.103     ; 3.581      ;
; -5.147 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 7.273      ;
; -5.145 ; gr:U12|gra_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.052     ; 3.594      ;
; -5.142 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.110     ; 3.533      ;
; -5.140 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.519     ; 5.622      ;
; -5.136 ; gr:U12|gra_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.044     ; 3.593      ;
; -5.122 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.100     ; 3.523      ;
; -5.098 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.492     ; 5.607      ;
; -5.095 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; uart:uart_inst|txd:inst2|txd_content[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.098     ; 6.008      ;
; -5.075 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.468     ; 5.608      ;
; -5.041 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.101     ; 3.441      ;
; -5.031 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.468     ; 5.564      ;
; -5.025 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.492     ; 5.534      ;
; -5.003 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 7.129      ;
; -5.002 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.468     ; 5.535      ;
; -5.001 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 7.127      ;
; -4.999 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[0] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.074      ; 7.074      ;
; -4.961 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 7.087      ;
; -4.961 ; gr:U12|grb_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.108     ; 3.354      ;
; -4.957 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.108     ; 3.350      ;
; -4.845 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[6] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.074      ; 6.920      ;
; -4.839 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.259     ; 3.581      ;
; -4.834 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -2.100     ; 3.235      ;
; -4.798 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.266     ; 3.533      ;
; -4.783 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; uart:uart_inst|txd:inst2|txd_content[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.098     ; 5.696      ;
; -4.778 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.256     ; 3.523      ;
; -4.754 ; gr:U12|grc_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.705     ; 4.550      ;
; -4.718 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; uart:uart_inst|txd:inst2|txd_content[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.098     ; 5.631      ;
; -4.705 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 6.831      ;
; -4.697 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.257     ; 3.441      ;
; -4.687 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 6.813      ;
; -4.671 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 6.797      ;
; -4.651 ; ir:U5|instruction[7]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.501     ; 5.151      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.618 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.523      ;
; -4.617 ; gr:U12|grb_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.264     ; 3.354      ;
; -4.613 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.264     ; 3.350      ;
; -4.599 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[0] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.063      ; 6.663      ;
; -4.571 ; ir:U5|instruction[4]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.501     ; 5.071      ;
; -4.558 ; gr:U12|grc_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; 0.188      ; 5.247      ;
; -4.547 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.074      ; 6.622      ;
; -4.538 ; gr:U12|grc_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.447     ; 4.592      ;
; -4.517 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 6.643      ;
; -4.510 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 6.636      ;
; -4.508 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.125      ; 6.634      ;
; -4.490 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[6] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.063      ; 6.554      ;
; -4.490 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.256     ; 3.235      ;
; -4.474 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; uart:uart_inst|txd:inst2|txd_content[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.098     ; 5.387      ;
; -4.471 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; uart:uart_inst|txd:inst2|txd_content[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.098     ; 5.384      ;
; -4.455 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.098      ; 6.554      ;
; -4.454 ; gr:U12|grd_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.460     ; 4.995      ;
; -4.439 ; ir:U5|instruction[5]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.528     ; 4.912      ;
; -4.433 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; uart:uart_inst|txd:inst2|txd_content[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.098     ; 5.346      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
; -4.419 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.096     ; 5.324      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -5.557 ; gr:U12|gra_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.692     ; 4.413      ;
; -5.404 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.116     ; 6.336      ;
; -5.393 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.140     ; 6.301      ;
; -5.207 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.748     ; 4.007      ;
; -5.099 ; gr:U12|gra_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.700     ; 3.947      ;
; -5.043 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.477      ; 7.568      ;
; -4.978 ; gr:U12|gra_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.692     ; 3.834      ;
; -4.944 ; gr:U12|gra_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.692     ; 3.800      ;
; -4.937 ; gr:U12|gra_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.700     ; 3.785      ;
; -4.920 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.160     ; 5.808      ;
; -4.887 ; gr:U12|gra_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.692     ; 3.743      ;
; -4.863 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.904     ; 4.007      ;
; -4.859 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.724     ; 3.683      ;
; -4.846 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.758     ; 3.636      ;
; -4.832 ; gr:U12|gra_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.700     ; 3.680      ;
; -4.756 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.749     ; 3.555      ;
; -4.743 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.477      ; 7.268      ;
; -4.691 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.254      ; 6.003      ;
; -4.644 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.756     ; 3.436      ;
; -4.624 ; gr:U12|gra_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.692     ; 3.480      ;
; -4.595 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.426      ; 7.069      ;
; -4.585 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.748     ; 3.385      ;
; -4.515 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.880     ; 3.683      ;
; -4.502 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.914     ; 3.636      ;
; -4.498 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.254      ; 5.810      ;
; -4.476 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.756     ; 3.268      ;
; -4.412 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.905     ; 3.555      ;
; -4.354 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.748     ; 3.154      ;
; -4.300 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.912     ; 3.436      ;
; -4.269 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.353     ; 4.464      ;
; -4.241 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.904     ; 3.385      ;
; -4.225 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.095     ; 4.678      ;
; -4.225 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.254      ; 5.537      ;
; -4.195 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.415      ; 6.658      ;
; -4.175 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.254      ; 5.487      ;
; -4.166 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.149     ; 5.065      ;
; -4.132 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.912     ; 3.268      ;
; -4.115 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.149     ; 5.014      ;
; -4.052 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.095     ; 4.505      ;
; -4.050 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.108     ; 4.990      ;
; -4.010 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.904     ; 3.154      ;
; -3.990 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.394      ; 6.432      ;
; -3.985 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.055      ; 6.088      ;
; -3.950 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.254      ; 5.262      ;
; -3.948 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.254      ; 5.260      ;
; -3.860 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 2.254      ; 7.162      ;
; -3.840 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.254      ; 5.152      ;
; -3.836 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.540      ; 4.924      ;
; -3.803 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.149     ; 4.702      ;
; -3.790 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.540      ; 4.878      ;
; -3.703 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.254      ; 5.015      ;
; -3.641 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.225     ; 4.464      ;
; -3.617 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.095     ; 4.570      ;
; -3.597 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.033      ; 4.678      ;
; -3.591 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.540      ; 4.679      ;
; -3.551 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 2.013      ; 6.622      ;
; -3.492 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.108     ; 4.432      ;
; -3.424 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.033      ; 4.505      ;
; -3.420 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 2.013      ; 6.491      ;
; -3.408 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.078     ; 4.378      ;
; -3.305 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.427      ; 5.780      ;
; -3.298 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.078     ; 4.268      ;
; -3.291 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.415      ; 5.754      ;
; -3.283 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.426      ; 5.757      ;
; -3.273 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 2.013      ; 6.344      ;
; -3.244 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.540      ; 4.332      ;
; -3.208 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.668      ; 4.924      ;
; -3.162 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.668      ; 4.878      ;
; -3.099 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 3.844      ; 7.752      ;
; -3.068 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.166      ; 3.782      ;
; -3.037 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.426      ; 5.511      ;
; -2.963 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.668      ; 4.679      ;
; -2.871 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 2.013      ; 5.942      ;
; -2.860 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.374      ; 3.782      ;
; -2.754 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 3.844      ; 7.907      ;
; -2.754 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.540      ; 3.842      ;
; -2.679 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.409     ; 3.318      ;
; -2.677 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.409     ; 3.316      ;
; -2.665 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 2.013      ; 5.736      ;
; -2.656 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.168      ; 3.372      ;
; -2.648 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.169      ; 3.365      ;
; -2.616 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.668      ; 4.332      ;
; -2.558 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.180     ; 2.926      ;
; -2.556 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.038     ; 3.066      ;
; -2.491 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 2.013      ; 5.562      ;
; -2.449 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.108     ; 3.389      ;
; -2.448 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.376      ; 3.372      ;
; -2.440 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.377      ; 3.365      ;
; -2.350 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.028      ; 2.926      ;
; -2.348 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.170      ; 3.066      ;
; -2.319 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 2.013      ; 5.390      ;
; -2.262 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.169      ; 2.979      ;
; -2.226 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.175      ; 2.949      ;
; -2.207 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 2.013      ; 5.278      ;
; -2.165 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; 0.830      ; 4.043      ;
; -2.126 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.668      ; 3.842      ;
; -2.054 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.377      ; 2.979      ;
; -2.018 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.383      ; 2.949      ;
; -1.975 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.179      ; 2.702      ;
; -1.892 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; 0.833      ; 3.773      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.365 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.511     ; 5.912      ;
; -5.185 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.535     ; 5.708      ;
; -5.146 ; gr:U12|gra_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.087     ; 3.617      ;
; -5.064 ; gr:U12|gra_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.087     ; 3.535      ;
; -4.960 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.082      ; 7.100      ;
; -4.945 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.119     ; 3.384      ;
; -4.911 ; gr:U12|gra_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.087     ; 3.382      ;
; -4.892 ; gr:U12|gra_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.095     ; 3.355      ;
; -4.871 ; gr:U12|gra_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.095     ; 3.334      ;
; -4.850 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.143     ; 3.265      ;
; -4.834 ; gr:U12|gra_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.095     ; 3.297      ;
; -4.713 ; ir:U5|instruction[6]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.555     ; 5.216      ;
; -4.646 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.151     ; 3.053      ;
; -4.639 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.153     ; 3.044      ;
; -4.609 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.143     ; 3.024      ;
; -4.601 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.275     ; 3.384      ;
; -4.587 ; gr:U12|gra_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.087     ; 3.058      ;
; -4.565 ; gr:U12|gra_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.087     ; 3.036      ;
; -4.506 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.299     ; 3.265      ;
; -4.500 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.082      ; 6.640      ;
; -4.410 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.151     ; 2.817      ;
; -4.345 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.144     ; 2.759      ;
; -4.342 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.031      ; 6.431      ;
; -4.302 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.307     ; 3.053      ;
; -4.295 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.309     ; 3.044      ;
; -4.295 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.143     ; 2.710      ;
; -4.265 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.299     ; 3.024      ;
; -4.227 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.490     ; 4.295      ;
; -4.203 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.748     ; 4.013      ;
; -4.201 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.544     ; 4.715      ;
; -4.194 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 5.261      ;
; -4.109 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 5.176      ;
; -4.100 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.544     ; 4.614      ;
; -4.066 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.307     ; 2.817      ;
; -4.001 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.300     ; 2.759      ;
; -3.987 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.020      ; 6.065      ;
; -3.951 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.299     ; 2.710      ;
; -3.947 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 5.014      ;
; -3.860 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.145      ; 4.563      ;
; -3.845 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.490     ; 3.913      ;
; -3.828 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 4.895      ;
; -3.821 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.859      ; 6.738      ;
; -3.786 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 4.853      ;
; -3.777 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.660      ; 5.495      ;
; -3.751 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 4.818      ;
; -3.744 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.544     ; 4.258      ;
; -3.742 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 4.809      ;
; -3.731 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.145      ; 4.434      ;
; -3.693 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.503     ; 4.248      ;
; -3.626 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.999      ; 5.683      ;
; -3.599 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.362     ; 4.295      ;
; -3.575 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.620     ; 4.013      ;
; -3.565 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 4.632      ;
; -3.433 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.503     ; 3.988      ;
; -3.432 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.473     ; 4.017      ;
; -3.410 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.490     ; 3.978      ;
; -3.354 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.618      ; 6.040      ;
; -3.330 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.145      ; 4.033      ;
; -3.307 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.031      ; 5.396      ;
; -3.234 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.145      ; 3.937      ;
; -3.232 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.273      ; 4.563      ;
; -3.217 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.362     ; 3.913      ;
; -3.140 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.618      ; 5.826      ;
; -3.103 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.273      ; 4.434      ;
; -3.098 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.032      ; 5.188      ;
; -3.060 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 3.449      ; 7.328      ;
; -2.957 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.618      ; 5.643      ;
; -2.916 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.618      ; 5.602      ;
; -2.887 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.473     ; 3.472      ;
; -2.880 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.020      ; 4.958      ;
; -2.715 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 3.449      ; 7.483      ;
; -2.702 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.273      ; 4.033      ;
; -2.689 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.618      ; 5.375      ;
; -2.681 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.804     ; 2.935      ;
; -2.657 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.229     ; 2.986      ;
; -2.650 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.226     ; 2.982      ;
; -2.626 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.031      ; 4.715      ;
; -2.611 ; gr:U12|grd_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.804     ; 2.865      ;
; -2.606 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.273      ; 3.937      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.580 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.433     ; 2.705      ;
; -2.535 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.503     ; 3.090      ;
; -2.493 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.618      ; 5.179      ;
; -2.492 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.575     ; 2.475      ;
; -2.449 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.021     ; 2.986      ;
; -2.442 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.018     ; 2.982      ;
; -2.372 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.225     ; 2.705      ;
; -2.343 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.145      ; 3.046      ;
; -2.299 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.227     ; 2.630      ;
; -2.284 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.367     ; 2.475      ;
; -2.260 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.618      ; 4.946      ;
; -2.203 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.226     ; 2.535      ;
; -2.091 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.019     ; 2.630      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_input'                                                                                                                                                 ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[20]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[24]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[26]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[28]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[30]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 5.016      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -4.003 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.923      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.887 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.793      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.839 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 4.759      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.824 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.746      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[20]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[24]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[26]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[28]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.819 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[30]                ; clk_input    ; clk_input   ; 1.000        ; -0.083     ; 4.737      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[20]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[24]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[26]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[28]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.815 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[30]                ; clk_input    ; clk_input   ; 1.000        ; -0.080     ; 4.736      ;
; -3.812 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.095     ; 4.718      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|nextn_latch'                                                                                                   ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; -3.656 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.574     ; 2.093      ;
; -3.558 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.598     ; 1.971      ;
; -3.277 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.618     ; 1.670      ;
; -2.900 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.607     ; 1.304      ;
; -2.898 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.607     ; 1.302      ;
; -2.896 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.607     ; 1.300      ;
; -2.066 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.032     ; 2.045      ;
; -2.066 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.032     ; 2.045      ;
; -2.066 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.032     ; 2.045      ;
; -2.066 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.032     ; 2.045      ;
; -2.066 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.032     ; 2.045      ;
; -2.066 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.032     ; 2.045      ;
; -2.066 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.032     ; 2.045      ;
; -2.066 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.032     ; 2.045      ;
; -1.861 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.035     ; 1.837      ;
; -1.861 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.035     ; 1.837      ;
; -1.861 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.035     ; 1.837      ;
; -1.861 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.035     ; 1.837      ;
; -1.861 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.035     ; 1.837      ;
; -1.861 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.035     ; 1.837      ;
; -1.861 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.035     ; 1.837      ;
; -1.861 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.035     ; 1.837      ;
; -1.620 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.981     ; 1.650      ;
; -1.574 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.981     ; 1.604      ;
; -1.304 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.272      ;
; -1.272 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.240      ;
; -1.242 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.210      ;
; -1.178 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.146      ;
; -1.159 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.127      ;
; -1.158 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.126      ;
; -1.144 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.112      ;
; -1.126 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.094      ;
; -1.114 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.082      ;
; -1.096 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.064      ;
; -1.034 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.002      ;
; -1.032 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.000      ;
; -1.013 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.981      ;
; -1.012 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.980      ;
; -1.011 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.979      ;
; -0.998 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.966      ;
; -0.988 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.956      ;
; -0.980 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.948      ;
; -0.968 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.936      ;
; -0.958 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.926      ;
; -0.950 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.918      ;
; -0.896 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.864      ;
; -0.888 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.856      ;
; -0.886 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.854      ;
; -0.869 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.837      ;
; -0.867 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.835      ;
; -0.866 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.834      ;
; -0.865 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.833      ;
; -0.308 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.280      ;
; -0.299 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.271      ;
; -0.299 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.271      ;
; -0.297 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.269      ;
; -0.296 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.268      ;
; -0.285 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.257      ;
; -0.278 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.250      ;
; 0.067  ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 0.905      ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.647 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.155     ; 3.428      ;
; -2.647 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.155     ; 3.428      ;
; -2.647 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.155     ; 3.428      ;
; -2.647 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.155     ; 3.428      ;
; -2.647 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.155     ; 3.428      ;
; -2.647 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.155     ; 3.428      ;
; -2.647 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.155     ; 3.428      ;
; -2.647 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.155     ; 3.428      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                            ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; -1.207 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.798     ; 1.410      ;
; -0.884 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.792     ; 1.093      ;
; -0.883 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.792     ; 1.092      ;
; -0.672 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.790     ; 0.883      ;
; -0.670 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.790     ; 0.881      ;
; -0.657 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.777     ; 0.881      ;
; -0.656 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.777     ; 0.880      ;
; -0.656 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.777     ; 0.880      ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_out'                                                                                                                              ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -2.142 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; 0.000        ; 2.413      ; 0.764      ;
; -1.660 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; -0.500       ; 2.413      ; 0.746      ;
; 0.085  ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 2.421      ; 2.999      ;
; 0.285  ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.417      ; 3.185      ;
; 0.309  ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.417      ; 3.209      ;
; 0.341  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.386      ; 3.220      ;
; 0.380  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.418      ; 3.291      ;
; 0.407  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.430      ; 3.320      ;
; 0.407  ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.413      ; 3.303      ;
; 0.452  ; statectrl:U14|enuart_latch          ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; statectrl:U14|txd_cmd_latch         ; statectrl:U14|txd_cmd_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.478  ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; -0.500       ; 2.421      ; 2.892      ;
; 0.485  ; statectrl:U14|regwt_latch           ; statectrl:U14|regwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; statectrl:U14|enrom_latch           ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.049      ; 0.746      ;
; 0.486  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.418      ; 3.397      ;
; 0.500  ; statectrl:U14|next_state.t3         ; statectrl:U14|current_state.t3      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.793      ;
; 0.500  ; statectrl:U14|next_state.t11        ; statectrl:U14|current_state.t11     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 0.794      ;
; 0.501  ; statectrl:U14|next_state.t4         ; statectrl:U14|current_state.t4      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.794      ;
; 0.502  ; statectrl:U14|next_state.t_dly70    ; statectrl:U14|current_state.t_dly70 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.795      ;
; 0.536  ; statectrl:U14|current_state.t4      ; statectrl:U14|next_state.t5         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.829      ;
; 0.544  ; statectrl:U14|current_state.t_dly70 ; statectrl:U14|next_state.t12        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.837      ;
; 0.579  ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.417      ; 2.979      ;
; 0.587  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.417      ; 3.497      ;
; 0.676  ; statectrl:U14|current_state.t3      ; statectrl:U14|next_state.t4         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.969      ;
; 0.677  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.430      ; 3.590      ;
; 0.688  ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.417      ; 3.088      ;
; 0.698  ; statectrl:U14|next_state.t10        ; statectrl:U14|current_state.t10     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 0.992      ;
; 0.699  ; statectrl:U14|next_state.t17        ; statectrl:U14|current_state.t17     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 0.993      ;
; 0.701  ; statectrl:U14|next_state.t7         ; statectrl:U14|current_state.t7      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.994      ;
; 0.702  ; statectrl:U14|next_state.t6         ; statectrl:U14|current_state.t6      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.995      ;
; 0.703  ; statectrl:U14|current_state.t18     ; statectrl:U14|next_state.t18        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.995      ;
; 0.719  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.386      ; 3.098      ;
; 0.739  ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.413      ; 3.645      ;
; 0.761  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.053      ;
; 0.762  ; statectrl:U14|counter_dly70[1]      ; statectrl:U14|counter_dly70[1]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.056      ;
; 0.762  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; statectrl:U14|counter[5]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.054      ;
; 0.763  ; statectrl:U14|counter_dly70[2]      ; statectrl:U14|counter_dly70[2]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; statectrl:U14|counter[15]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.055      ;
; 0.764  ; statectrl:U14|counter_dly70[4]      ; statectrl:U14|counter_dly70[4]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.056      ;
; 0.765  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.057      ;
; 0.768  ; statectrl:U14|current_state.t1      ; statectrl:U14|next_state.t2         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.060      ;
; 0.771  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.430      ; 3.184      ;
; 0.774  ; ir:U5|instruction[10]               ; statectrl:U14|nextn_latch           ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.417      ; 3.684      ;
; 0.803  ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.413      ; 3.199      ;
; 0.823  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.430      ; 3.236      ;
; 0.840  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.418      ; 3.751      ;
; 0.844  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.429      ; 3.766      ;
; 0.850  ; statectrl:U14|current_state.t_dly70 ; statectrl:U14|next_state.t_dly70    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.143      ;
; 0.850  ; statectrl:U14|current_state.t11     ; statectrl:U14|next_state.t17        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.144      ;
; 0.867  ; statectrl:U14|current_state.t5      ; statectrl:U14|enpcout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.160      ;
; 0.891  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.418      ; 3.302      ;
; 0.912  ; statectrl:U14|current_state.t17     ; statectrl:U14|next_state.t11        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.206      ;
; 0.976  ; statectrl:U14|next_state.t14        ; statectrl:U14|current_state.t14     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.393     ; 0.795      ;
; 0.977  ; statectrl:U14|current_state.t17     ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.271      ;
; 0.985  ; statectrl:U14|next_state.t18        ; statectrl:U14|current_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.277      ;
; 0.989  ; statectrl:U14|counter_dly70[0]      ; statectrl:U14|counter_dly70[0]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.283      ;
; 1.029  ; statectrl:U14|counter[1]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.321      ;
; 1.037  ; statectrl:U14|next_state.t1         ; statectrl:U14|current_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.329      ;
; 1.038  ; statectrl:U14|current_state.t3      ; statectrl:U14|rstpc_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.331      ;
; 1.066  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.418      ; 3.477      ;
; 1.094  ; statectrl:U14|current_state.t10     ; statectrl:U14|ldpc_latch            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.388      ;
; 1.095  ; statectrl:U14|current_state.t12     ; statectrl:U14|dbfbout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.389      ;
; 1.101  ; statectrl:U14|current_state.t9      ; statectrl:U14|next_state.t10        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.395      ;
; 1.111  ; statectrl:U14|current_state.t10     ; statectrl:U14|next_state.t11        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.405      ;
; 1.116  ; statectrl:U14|counter_dly70[1]      ; statectrl:U14|counter_dly70[2]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.410      ;
; 1.117  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.409      ;
; 1.125  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.417      ;
; 1.126  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; statectrl:U14|counter[0]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.418      ;
; 1.127  ; statectrl:U14|counter[14]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.419      ;
; 1.128  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.068      ; 1.408      ;
; 1.130  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.422      ;
; 1.133  ; statectrl:U14|counter_dly70[2]      ; statectrl:U14|counter_dly70[4]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.427      ;
; 1.134  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.426      ;
; 1.144  ; statectrl:U14|counter_dly70[6]      ; statectrl:U14|counter_dly70[6]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.438      ;
; 1.145  ; statectrl:U14|counter[19]           ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.437      ;
; 1.146  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.417      ; 3.556      ;
; 1.147  ; statectrl:U14|counter_dly70[7]      ; statectrl:U14|counter_dly70[7]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.441      ;
; 1.147  ; statectrl:U14|counter[18]           ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.439      ;
; 1.149  ; statectrl:U14|counter_dly70[9]      ; statectrl:U14|counter_dly70[9]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.443      ;
; 1.149  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.441      ;
; 1.151  ; statectrl:U14|next_state.t15        ; statectrl:U14|current_state.t15     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.083      ; 1.446      ;
; 1.151  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.068      ; 1.431      ;
; 1.160  ; statectrl:U14|counter_dly70[5]      ; statectrl:U14|counter_dly70[5]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.454      ;
; 1.162  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.418      ; 3.573      ;
; 1.164  ; statectrl:U14|counter[2]            ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.456      ;
; 1.164  ; statectrl:U14|rstpc_latch           ; statectrl:U14|rstpc_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.457      ;
; 1.165  ; statectrl:U14|counter[3]            ; statectrl:U14|counter[3]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.457      ;
; 1.166  ; statectrl:U14|counter[6]            ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.458      ;
; 1.168  ; statectrl:U14|counter[0]            ; statectrl:U14|counter[0]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.460      ;
; 1.170  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.462      ;
; 1.185  ; statectrl:U14|uart_reset_latch      ; statectrl:U14|uart_reset_latch      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.478      ;
; 1.190  ; statectrl:U14|current_state.t7      ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.152      ; 1.554      ;
; 1.206  ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.413      ; 3.612      ;
; 1.229  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.521      ;
; 1.229  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.521      ;
; 1.241  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.429      ; 3.663      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ir:U5|instruction[10]'                                                                                                     ;
+--------+----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node             ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; -0.176 ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.544      ; 5.851      ;
; -0.087 ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.544      ; 5.940      ;
; -0.082 ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 5.937      ;
; -0.041 ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 5.978      ;
; -0.006 ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.544      ; 6.021      ;
; 0.122  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 6.141      ;
; 0.228  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 6.247      ;
; 0.260  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.600      ; 6.343      ;
; 0.293  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 6.312      ;
; 0.310  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.197      ; 4.990      ;
; 0.512  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.939      ; 4.934      ;
; 0.513  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.593      ; 6.589      ;
; 0.539  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.756      ; 6.778      ;
; 0.603  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.592      ; 6.678      ;
; 0.604  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.756      ; 6.343      ;
; 0.605  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.544      ; 6.622      ;
; 0.608  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.600      ; 6.691      ;
; 0.609  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.952      ; 5.044      ;
; 0.649  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.939      ; 5.071      ;
; 0.652  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.544      ; 6.669      ;
; 0.674  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.939      ; 5.096      ;
; 0.678  ; pc:U7|addr_latch[7]        ; gr:U12|grb_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.370      ; 5.270      ;
; 0.690  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.544      ; 6.217      ;
; 0.698  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.069      ; 5.250      ;
; 0.747  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.749      ; 6.979      ;
; 0.748  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.544      ; 6.275      ;
; 0.782  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[2] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 6.791      ;
; 0.786  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.536      ; 6.305      ;
; 0.789  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[0] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 6.798      ;
; 0.796  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.544      ; 6.323      ;
; 0.807  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.952      ; 4.742      ;
; 0.814  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.536      ; 6.333      ;
; 0.848  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.592      ; 6.923      ;
; 0.853  ; dbufferb:U10|data_latch[5] ; gr:U12|gra_latch[5] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 2.217      ; 3.302      ;
; 0.857  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.749      ; 6.589      ;
; 0.857  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.602      ; 6.942      ;
; 0.863  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.592      ; 6.938      ;
; 0.869  ; pc:U7|addr_latch[1]        ; gr:U12|gra_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.158      ; 4.749      ;
; 0.887  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.568      ; 6.938      ;
; 0.898  ; pc:U7|addr_latch[7]        ; gr:U12|gra_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.158      ; 4.778      ;
; 0.905  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.811      ; 5.199      ;
; 0.906  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.922      ; 5.311      ;
; 0.908  ; pc:U7|addr_latch[1]        ; gr:U12|grb_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.370      ; 5.500      ;
; 0.912  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.536      ; 6.431      ;
; 0.917  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.756      ; 7.156      ;
; 0.917  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.304      ; 4.704      ;
; 0.919  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.939      ; 4.841      ;
; 0.920  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.748      ; 7.151      ;
; 0.921  ; pc:U7|addr_latch[0]        ; gr:U12|grd_latch[0] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.566      ; 3.709      ;
; 0.938  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.069      ; 4.990      ;
; 0.944  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.253      ; 5.680      ;
; 0.947  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.748      ; 6.678      ;
; 0.952  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.756      ; 6.691      ;
; 0.966  ; dbufferb:U10|data_latch[6] ; gr:U12|gra_latch[6] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 2.221      ; 3.419      ;
; 0.979  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.922      ; 5.384      ;
; 0.987  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.952      ; 5.422      ;
; 0.993  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[4] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 7.002      ;
; 0.994  ; ir:U5|instruction[10]      ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.756      ; 7.223      ;
; 1.000  ; pc:U7|addr_latch[4]        ; gr:U12|grb_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.362      ; 5.584      ;
; 1.008  ; pc:U7|addr_latch[4]        ; gr:U12|grd_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.566      ; 3.796      ;
; 1.012  ; pc:U7|addr_latch[7]        ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.683      ; 3.917      ;
; 1.016  ; pc:U7|addr_latch[3]        ; gr:U12|grb_latch[3] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.363      ; 5.601      ;
; 1.019  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.811      ; 5.313      ;
; 1.021  ; pc:U7|addr_latch[4]        ; gr:U12|gra_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.150      ; 4.893      ;
; 1.052  ; dbufferb:U10|data_latch[5] ; gr:U12|gra_latch[5] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.018      ; 3.302      ;
; 1.061  ; pc:U7|addr_latch[0]        ; gr:U12|grb_latch[0] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.362      ; 5.645      ;
; 1.065  ; pc:U7|addr_latch[5]        ; gr:U12|grb_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.338      ; 5.625      ;
; 1.070  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.197      ; 5.250      ;
; 1.073  ; pc:U7|addr_latch[0]        ; gr:U12|gra_latch[0] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.150      ; 4.945      ;
; 1.076  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.304      ; 4.863      ;
; 1.080  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.758      ; 7.321      ;
; 1.088  ; ir:U5|instruction[10]      ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.600      ; 7.161      ;
; 1.094  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.748      ; 7.325      ;
; 1.096  ; pc:U7|addr_latch[1]        ; gr:U12|grc_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.425      ; 3.743      ;
; 1.100  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.536      ; 6.619      ;
; 1.102  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.253      ; 5.838      ;
; 1.106  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.748      ; 7.337      ;
; 1.119  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.304      ; 4.906      ;
; 1.127  ; pc:U7|addr_latch[5]        ; gr:U12|gra_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.150      ; 4.999      ;
; 1.134  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[3] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 7.143      ;
; 1.138  ; ir:U5|instruction[10]      ; gr:U12|grc_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.197      ; 5.808      ;
; 1.140  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 5.724      ; 7.347      ;
; 1.140  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.811      ; 4.934      ;
; 1.147  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; -0.500       ; 5.544      ; 6.684      ;
; 1.152  ; ir:U5|instruction[10]      ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 3.952      ; 5.577      ;
; 1.165  ; dbufferb:U10|data_latch[6] ; gr:U12|gra_latch[6] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.022      ; 3.419      ;
; 1.169  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.253      ; 5.405      ;
; 1.180  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.922      ; 5.085      ;
; 1.181  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.536      ; 6.700      ;
; 1.183  ; pc:U7|addr_latch[6]        ; gr:U12|grd_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.553      ; 3.958      ;
; 1.192  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.748      ; 6.923      ;
; 1.194  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; -0.500       ; 5.544      ; 6.731      ;
; 1.195  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.536      ; 7.204      ;
; 1.195  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.600      ; 6.778      ;
; 1.200  ; dbufferb:U10|data_latch[2] ; gr:U12|gra_latch[2] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 2.010      ; 3.442      ;
; 1.201  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.758      ; 6.942      ;
; 1.203  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.304      ; 4.990      ;
; 1.204  ; ir:U5|instruction[10]      ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 3.939      ; 5.616      ;
; 1.206  ; ir:U5|instruction[10]      ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 5.756      ; 7.435      ;
; 1.207  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 5.748      ; 6.938      ;
+--------+----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|enalu_latch'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                     ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; -0.006 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 4.024      ; 4.289      ;
; 0.030  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 4.024      ; 4.335      ;
; 0.086  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.882      ; 4.249      ;
; 0.201  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.675      ; 4.157      ;
; 0.217  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.676      ; 4.174      ;
; 0.369  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.675      ; 4.325      ;
; 0.377  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.678      ; 4.336      ;
; 0.460  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.665      ; 4.406      ;
; 0.582  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.669      ; 4.532      ;
; 0.620  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.669      ; 4.560      ;
; 0.637  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.665      ; 4.573      ;
; 0.651  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 4.024      ; 4.446      ;
; 0.740  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 4.024      ; 4.545      ;
; 0.742  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.882      ; 4.405      ;
; 0.801  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.882      ; 4.954      ;
; 0.805  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.675      ; 4.261      ;
; 0.813  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.676      ; 4.270      ;
; 0.942  ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.160      ; 2.622      ;
; 0.944  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.678      ; 4.403      ;
; 1.052  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.675      ; 4.508      ;
; 1.056  ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.064      ; 2.640      ;
; 1.068  ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.638      ; 3.216      ;
; 1.109  ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.996      ; 2.625      ;
; 1.112  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.675      ; 5.058      ;
; 1.157  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.665      ; 4.603      ;
; 1.195  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.669      ; 4.645      ;
; 1.205  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.669      ; 4.645      ;
; 1.311  ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.693      ; 2.524      ;
; 1.330  ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.953      ; 2.803      ;
; 1.334  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.575      ; 2.141      ;
; 1.372  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.665      ; 4.808      ;
; 1.439  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 4.024      ; 5.744      ;
; 1.440  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.678      ; 5.389      ;
; 1.471  ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.279      ; 3.260      ;
; 1.477  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.675      ; 5.423      ;
; 1.515  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.267      ; 2.014      ;
; 1.567  ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.049      ; 3.136      ;
; 1.593  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.214      ; 2.039      ;
; 1.595  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.882      ; 5.248      ;
; 1.608  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.676      ; 5.555      ;
; 1.645  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.882      ; 5.808      ;
; 1.771  ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.694      ; 2.985      ;
; 1.774  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.715      ; 3.009      ;
; 1.845  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.347      ; 2.212      ;
; 1.884  ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.283      ; 3.677      ;
; 1.901  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.575      ; 2.708      ;
; 1.905  ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.289      ; 3.704      ;
; 1.917  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.675      ; 5.363      ;
; 1.980  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.586      ; 2.798      ;
; 1.984  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.725      ; 3.229      ;
; 1.993  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.169      ; 2.394      ;
; 2.001  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; -0.500       ; 4.024      ; 5.806      ;
; 2.053  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.575      ; 2.860      ;
; 2.083  ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.356      ; 2.459      ;
; 2.092  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.346      ; 2.458      ;
; 2.119  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.312      ; 2.663      ;
; 2.130  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.407      ; 2.557      ;
; 2.136  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.214      ; 2.582      ;
; 2.149  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.675      ; 6.105      ;
; 2.157  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.055      ; 2.212      ;
; 2.159  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.575      ; 2.966      ;
; 2.166  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.488      ; 2.886      ;
; 2.167  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.678      ; 5.616      ;
; 2.171  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; -0.500       ; 3.882      ; 5.834      ;
; 2.190  ; alu:U8|alu_result_latch[1]                                                                        ; alu:U8|zero_flag_latch     ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.510      ; 2.220      ;
; 2.193  ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.691      ; 3.404      ;
; 2.210  ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; dbufferb:U10|data_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 1.014      ; 2.744      ;
; 2.215  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.586      ; 3.033      ;
; 2.248  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.586      ; 3.066      ;
; 2.249  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.586      ; 3.067      ;
; 2.266  ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.496      ; 4.272      ;
; 2.268  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.346      ; 2.634      ;
; 2.304  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.488      ; 3.024      ;
; 2.310  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.675      ; 5.756      ;
; 2.322  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.169      ; 2.723      ;
; 2.334  ; alu:U8|alu_result_latch[6]                                                                        ; alu:U8|zero_flag_latch     ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.214      ; 2.068      ;
; 2.346  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.214      ; 2.792      ;
; 2.353  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.477      ; 3.062      ;
; 2.388  ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; dbufferb:U10|data_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.804      ; 2.712      ;
; 2.395  ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.064      ; 2.459      ;
; 2.404  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.054      ; 2.458      ;
; 2.418  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.676      ; 6.375      ;
; 2.432  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.678      ; 6.391      ;
; 2.433  ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.289      ; 4.232      ;
; 2.442  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.115      ; 2.557      ;
; 2.455  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.676      ; 5.902      ;
; 2.466  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.267      ; 2.965      ;
; 2.472  ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; dbufferb:U10|data_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.790      ; 2.782      ;
; 2.483  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.669      ; 6.433      ;
; 2.492  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.918      ; 3.920      ;
; 2.500  ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.694      ; 3.714      ;
; 2.539  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.726      ; 3.785      ;
; 2.544  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.371      ; 3.435      ;
; 2.553  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.675      ; 6.509      ;
; 2.564  ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; dbufferb:U10|data_latch[7] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 1.145      ; 3.229      ;
; 2.580  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.477      ; 3.289      ;
; 2.580  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.054      ; 2.634      ;
; 2.589  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.665      ; 6.535      ;
; 2.599  ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.292      ; 4.401      ;
; 2.628  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.584      ; 3.732      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock                     ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+----------------------------+--------------+------------+------------+
; 0.202 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.816      ; 4.289      ;
; 0.258 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.816      ; 4.335      ;
; 0.314 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.674      ; 4.249      ;
; 0.429 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.467      ; 4.157      ;
; 0.445 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.468      ; 4.174      ;
; 0.597 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.467      ; 4.325      ;
; 0.605 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.470      ; 4.336      ;
; 0.688 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.457      ; 4.406      ;
; 0.810 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.461      ; 4.532      ;
; 0.828 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.461      ; 4.560      ;
; 0.845 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.457      ; 4.573      ;
; 0.859 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.816      ; 4.446      ;
; 0.948 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.816      ; 4.545      ;
; 0.950 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.674      ; 4.405      ;
; 1.009 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.674      ; 4.954      ;
; 1.013 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.467      ; 4.261      ;
; 1.021 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.468      ; 4.270      ;
; 1.150 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.952      ; 2.622      ;
; 1.152 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.470      ; 4.403      ;
; 1.260 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.467      ; 4.508      ;
; 1.264 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.856      ; 2.640      ;
; 1.276 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.430      ; 3.216      ;
; 1.317 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.788      ; 2.625      ;
; 1.320 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.467      ; 5.058      ;
; 1.365 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.457      ; 4.603      ;
; 1.403 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.461      ; 4.645      ;
; 1.413 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.461      ; 4.645      ;
; 1.519 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.485      ; 2.524      ;
; 1.538 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.745      ; 2.803      ;
; 1.580 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.457      ; 4.808      ;
; 1.647 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.816      ; 5.744      ;
; 1.648 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.470      ; 5.389      ;
; 1.679 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.071      ; 3.260      ;
; 1.685 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.467      ; 5.423      ;
; 1.775 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.841      ; 3.136      ;
; 1.803 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.674      ; 5.248      ;
; 1.816 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.468      ; 5.555      ;
; 1.853 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.674      ; 5.808      ;
; 1.979 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.486      ; 2.985      ;
; 1.982 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.507      ; 3.009      ;
; 2.092 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.075      ; 3.677      ;
; 2.113 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.081      ; 3.704      ;
; 2.125 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.467      ; 5.363      ;
; 2.157 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 2.212      ;
; 2.192 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.517      ; 3.229      ;
; 2.209 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.816      ; 5.806      ;
; 2.252 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.060     ; 2.212      ;
; 2.357 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.467      ; 6.105      ;
; 2.375 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.470      ; 5.616      ;
; 2.379 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.674      ; 5.834      ;
; 2.395 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.064      ; 2.459      ;
; 2.401 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.483      ; 3.404      ;
; 2.404 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.054      ; 2.458      ;
; 2.418 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; dbufferb:U10|data_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.806      ; 2.744      ;
; 2.442 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.115      ; 2.557      ;
; 2.474 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.288      ; 4.272      ;
; 2.490 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.051     ; 2.459      ;
; 2.499 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.061     ; 2.458      ;
; 2.518 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.467      ; 5.756      ;
; 2.537 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.000      ; 2.557      ;
; 2.580 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.054      ; 2.634      ;
; 2.596 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; dbufferb:U10|data_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.596      ; 2.712      ;
; 2.626 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.468      ; 6.375      ;
; 2.640 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.470      ; 6.391      ;
; 2.641 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.081      ; 4.232      ;
; 2.663 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.468      ; 5.902      ;
; 2.675 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.061     ; 2.634      ;
; 2.680 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; dbufferb:U10|data_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.582      ; 2.782      ;
; 2.691 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.461      ; 6.433      ;
; 2.700 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.710      ; 3.920      ;
; 2.708 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.486      ; 3.714      ;
; 2.747 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.518      ; 3.785      ;
; 2.752 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.163      ; 3.435      ;
; 2.761 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.467      ; 6.509      ;
; 2.772 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; dbufferb:U10|data_latch[7] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.937      ; 3.229      ;
; 2.797 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.457      ; 6.535      ;
; 2.807 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.084      ; 4.401      ;
; 2.836 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.376      ; 3.732      ;
; 2.884 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.517      ; 3.921      ;
; 2.919 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.467      ; 6.167      ;
; 2.930 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.082      ; 4.522      ;
; 2.943 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.168      ; 3.631      ;
; 2.947 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.365      ; 3.832      ;
; 2.991 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.159      ; 3.670      ;
; 3.023 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.518      ; 4.061      ;
; 3.026 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.158      ; 3.704      ;
; 3.032 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.162      ; 3.714      ;
; 3.052 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.311      ; 4.883      ;
; 3.076 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.169      ; 3.765      ;
; 3.086 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.171      ; 3.777      ;
; 3.109 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.152      ; 3.781      ;
; 3.127 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.706      ; 4.343      ;
; 3.129 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.507      ; 4.156      ;
; 3.136 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.470      ; 6.387      ;
; 3.141 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.468      ; 6.390      ;
; 3.158 ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.321      ; 3.499      ;
; 3.187 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.461      ; 6.429      ;
; 3.187 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; dbufferb:U10|data_latch[5] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.586      ; 3.293      ;
; 3.191 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 3.246      ;
; 3.223 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.158      ; 3.901      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_input'                                                                                                                                                 ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.446 ; clk_divider:U1|counter[0]                           ; clk_divider:U1|counter[0]                           ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 0.758      ;
; 0.465 ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; rom_new:U4|monostable_trigger:inst3|counter[0]      ; rom_new:U4|monostable_trigger:inst3|counter[0]      ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; uart:uart_inst|monostable_trigger:inst8|counter[0]  ; uart:uart_inst|monostable_trigger:inst8|counter[0]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 0.758      ;
; 0.493 ; clk_divider:U1|counter[17]                          ; clk_divider:U1|counter[17]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 0.786      ;
; 0.509 ; clk_divider:U1|counter[17]                          ; clk_divider:U1|clk_led                              ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 0.802      ;
; 0.623 ; uart:uart_inst|monostable_trigger:inst8|counter[30] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.575      ; 1.410      ;
; 0.624 ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.575      ; 1.411      ;
; 0.624 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.575      ; 1.411      ;
; 0.631 ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.575      ; 1.418      ;
; 0.633 ; uart:uart_inst|baud_gen:inst|cnt[30]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.574      ; 1.419      ;
; 0.640 ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.575      ; 1.427      ;
; 0.642 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.575      ; 1.429      ;
; 0.735 ; clk_divider:U1|counter[8]                           ; clk_divider:U1|counter[8]                           ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.028      ;
; 0.736 ; clk_divider:U1|counter[6]                           ; clk_divider:U1|counter[6]                           ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; clk_divider:U1|counter[4]                           ; clk_divider:U1|counter[4]                           ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; clk_divider:U1|counter[14]                          ; clk_divider:U1|counter[14]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_divider:U1|counter[12]                          ; clk_divider:U1|counter[12]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_divider:U1|counter[10]                          ; clk_divider:U1|counter[10]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; clk_divider:U1|counter[2]                           ; clk_divider:U1|counter[2]                           ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; clk_divider:U1|counter[16]                          ; clk_divider:U1|counter[16]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clk_divider:U1|counter[9]                           ; clk_divider:U1|counter[9]                           ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clk_divider:U1|counter[7]                           ; clk_divider:U1|counter[7]                           ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; clk_divider:U1|counter[15]                          ; clk_divider:U1|counter[15]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; clk_divider:U1|counter[13]                          ; clk_divider:U1|counter[13]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; clk_divider:U1|counter[11]                          ; clk_divider:U1|counter[11]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; clk_divider:U1|counter[3]                           ; clk_divider:U1|counter[3]                           ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.101      ; 1.055      ;
; 0.744 ; uart:uart_inst|baud_gen:inst|cnt[31]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; uart:uart_inst|monostable_trigger:inst8|counter[14] ; uart:uart_inst|monostable_trigger:inst8|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.101      ; 1.057      ;
; 0.745 ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst8|counter[13] ; uart:uart_inst|monostable_trigger:inst8|counter[13] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.101      ; 1.058      ;
; 0.746 ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; uart:uart_inst|monostable_trigger:inst8|counter[12] ; uart:uart_inst|monostable_trigger:inst8|counter[12] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.101      ; 1.059      ;
; 0.754 ; uart:uart_inst|monostable_trigger:inst8|counter[20] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.575      ; 1.541      ;
; 0.755 ; uart:uart_inst|baud_gen:inst|cnt[29]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.574      ; 1.541      ;
; 0.758 ; clk_divider:U1|counter[1]                           ; clk_divider:U1|counter[1]                           ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.051      ;
; 0.760 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_inst|baud_gen:inst|cnt[13]                ; uart:uart_inst|baud_gen:inst|cnt[13]                ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_inst|baud_gen:inst|cnt[15]                ; uart:uart_inst|baud_gen:inst|cnt[15]                ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|monostable_trigger:inst7|counter[6]  ; uart:uart_inst|monostable_trigger:inst7|counter[6]  ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|baud_gen:inst|cnt[0]                 ; uart:uart_inst|baud_gen:inst|cnt[0]                 ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|baud_gen:inst|cnt[11]                ; uart:uart_inst|baud_gen:inst|cnt[11]                ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; rom_new:U4|monostable_trigger:inst3|counter[6]      ; rom_new:U4|monostable_trigger:inst3|counter[6]      ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|baud_gen:inst|cnt[19]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[15]     ; rom_new:U4|monostable_trigger:inst3|counter[15]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|baud_gen:inst|cnt[2]                 ; uart:uart_inst|baud_gen:inst|cnt[2]                 ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|baud_gen:inst|cnt[21]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart:uart_inst|baud_gen:inst|cnt[27]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart:uart_inst|baud_gen:inst|cnt[29]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[20]     ; rom_new:U4|monostable_trigger:inst3|counter[20]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[30]     ; rom_new:U4|monostable_trigger:inst3|counter[30]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; uart:uart_inst|baud_gen:inst|cnt[4]                 ; uart:uart_inst|baud_gen:inst|cnt[4]                 ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|baud_gen:inst|cnt[12]                ; uart:uart_inst|baud_gen:inst|cnt[12]                ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[14]                ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; rom_new:U4|monostable_trigger:inst3|counter[17]     ; rom_new:U4|monostable_trigger:inst3|counter[17]     ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.057      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.453 ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.758      ;
; 0.502 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.795      ;
; 0.516 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.809      ;
; 0.527 ; uart:uart_inst|txd:inst2|state.x_shift  ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.820      ;
; 0.532 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.825      ;
; 0.535 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.828      ;
; 0.658 ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready  ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 3.658      ; 4.809      ;
; 0.758 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.051      ;
; 0.759 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.059      ;
; 0.766 ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.059      ;
; 0.785 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 1.079      ;
; 0.787 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.080      ;
; 0.792 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.085      ;
; 0.792 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.085      ;
; 0.797 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_stop   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.090      ;
; 0.809 ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.102      ;
; 0.818 ; uart:uart_inst|txd:inst2|state.x_stop   ; uart:uart_inst|txd:inst2|txds           ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.111      ;
; 0.829 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.122      ;
; 0.833 ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 3.642      ; 4.958      ;
; 0.834 ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready  ; uart:uart_inst|baud_gen:inst|bclk ; -0.500       ; 3.658      ; 4.485      ;
; 0.841 ; statectrl:U14|uart_reset_latch          ; uart:uart_inst|rxd:inst1|r_ready        ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.360      ; 2.433      ;
; 0.851 ; uart:uart_inst|rxd:inst1|state.r_start  ; uart:uart_inst|rxd:inst1|state.r_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.144      ;
; 0.867 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_shift  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.160      ;
; 0.883 ; statectrl:U14|txd_cmd_latch             ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.339      ; 2.454      ;
; 0.904 ; statectrl:U14|txd_cmd_latch             ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.339      ; 2.475      ;
; 1.011 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.304      ;
; 1.021 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.314      ;
; 1.062 ; uart:uart_inst|txd:inst2|state.x_stop   ; uart:uart_inst|txd:inst2|state.x_idle   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.355      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|nextn_latch'                                                                                                   ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.524 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 0.785      ;
; 0.776 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.037      ;
; 0.779 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.040      ;
; 0.780 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.041      ;
; 0.780 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.041      ;
; 0.781 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.042      ;
; 0.794 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.055      ;
; 0.801 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.062      ;
; 1.127 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.392      ;
; 1.129 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.394      ;
; 1.135 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.400      ;
; 1.137 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.402      ;
; 1.137 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.402      ;
; 1.138 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.403      ;
; 1.144 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.409      ;
; 1.145 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.410      ;
; 1.146 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.411      ;
; 1.146 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.411      ;
; 1.258 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.523      ;
; 1.260 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.525      ;
; 1.267 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.532      ;
; 1.275 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.540      ;
; 1.276 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.541      ;
; 1.277 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.542      ;
; 1.277 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.542      ;
; 1.284 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.549      ;
; 1.285 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.550      ;
; 1.286 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.551      ;
; 1.398 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.663      ;
; 1.407 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.672      ;
; 1.415 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.680      ;
; 1.416 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.681      ;
; 1.417 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.682      ;
; 1.424 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.689      ;
; 1.538 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.803      ;
; 1.555 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.820      ;
; 2.103 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.783     ; 1.542      ;
; 2.148 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.783     ; 1.587      ;
; 2.371 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.835     ; 1.758      ;
; 2.371 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.835     ; 1.758      ;
; 2.371 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.835     ; 1.758      ;
; 2.371 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.835     ; 1.758      ;
; 2.371 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.835     ; 1.758      ;
; 2.371 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.835     ; 1.758      ;
; 2.371 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.835     ; 1.758      ;
; 2.371 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.835     ; 1.758      ;
; 2.489 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.832     ; 1.879      ;
; 2.489 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.832     ; 1.879      ;
; 2.489 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.832     ; 1.879      ;
; 2.489 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.832     ; 1.879      ;
; 2.489 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.832     ; 1.879      ;
; 2.489 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.832     ; 1.879      ;
; 2.489 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.832     ; 1.879      ;
; 2.489 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.832     ; 1.879      ;
; 3.369 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.344     ; 1.247      ;
; 3.370 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.344     ; 1.248      ;
; 3.371 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.344     ; 1.249      ;
; 3.739 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.355     ; 1.606      ;
; 3.982 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.336     ; 1.868      ;
; 4.074 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.313     ; 1.983      ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_led'                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; 0.724 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.018      ;
; 0.725 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.019      ;
; 0.725 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.019      ;
; 0.791 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.084      ;
; 0.800 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.093      ;
; 0.811 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.105      ;
; 0.839 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.132      ;
; 0.912 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.206      ;
; 0.913 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.207      ;
; 0.913 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.207      ;
; 1.148 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.442      ;
; 1.150 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.444      ;
; 1.150 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.444      ;
; 1.183 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.476      ;
; 1.183 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.476      ;
; 1.185 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.478      ;
; 1.187 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.480      ;
; 1.188 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.481      ;
; 1.195 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.489      ;
; 1.223 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.516      ;
; 1.234 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.527      ;
; 1.236 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.529      ;
; 1.238 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.531      ;
; 5.563 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.430     ; 4.365      ;
; 5.574 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.430     ; 4.376      ;
; 5.607 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.430     ; 4.409      ;
; 5.607 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.430     ; 4.409      ;
; 5.754 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.430     ; 4.556      ;
; 5.787 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.430     ; 4.589      ;
; 6.021 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.430     ; 4.823      ;
; 6.089 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.430     ; 4.891      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.746 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 3.636      ; 4.897      ;
; 0.874 ; pc:U7|addr_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.250      ; 3.378      ;
; 0.970 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 3.636      ; 4.621      ;
; 1.084 ; pc:U7|addr_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.250      ; 3.588      ;
; 1.129 ; pc:U7|addr_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.250      ; 3.633      ;
; 1.202 ; pc:U7|addr_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.250      ; 3.706      ;
; 1.233 ; pc:U7|addr_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.250      ; 3.737      ;
; 1.281 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 3.636      ; 5.442      ;
; 1.400 ; pc:U7|addr_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.250      ; 3.904      ;
; 1.417 ; pc:U7|addr_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.250      ; 3.921      ;
; 1.472 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.768      ; 2.504      ;
; 1.488 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.757      ; 2.509      ;
; 1.512 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.337      ; 3.113      ;
; 1.560 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.338      ; 3.162      ;
; 1.629 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.768      ; 2.661      ;
; 1.685 ; pc:U7|addr_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.250      ; 4.189      ;
; 1.765 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.765      ; 2.794      ;
; 1.780 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 3.636      ; 5.441      ;
; 1.854 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.765      ; 2.883      ;
; 1.861 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.327      ; 3.452      ;
; 1.917 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.327      ; 3.508      ;
; 1.925 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.765      ; 2.954      ;
; 1.962 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.609      ; 2.835      ;
; 1.987 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.757      ; 3.008      ;
; 2.008 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.885      ; 4.147      ;
; 2.108 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.313      ; 2.185      ;
; 2.143 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.317      ; 2.224      ;
; 2.147 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.768      ; 3.179      ;
; 2.222 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.308      ; 2.294      ;
; 2.268 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.131      ; 4.663      ;
; 2.273 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.338      ; 3.875      ;
; 2.307 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.114      ; 2.185      ;
; 2.342 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.118      ; 2.224      ;
; 2.350 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.885      ; 4.489      ;
; 2.351 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.307      ; 2.422      ;
; 2.421 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.109      ; 2.294      ;
; 2.480 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.337      ; 4.081      ;
; 2.502 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.110      ; 2.376      ;
; 2.550 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.108      ; 2.422      ;
; 2.553 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.019      ; 2.336      ;
; 2.553 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.885      ; 4.692      ;
; 2.561 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.306      ; 4.131      ;
; 2.583 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.003      ; 2.850      ;
; 2.584 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.487      ; 2.835      ;
; 2.629 ; gr:U12|grd_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.285     ; 2.608      ;
; 2.648 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.308      ; 2.720      ;
; 2.653 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.386      ; 4.303      ;
; 2.658 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.305      ; 2.727      ;
; 2.685 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.285     ; 2.664      ;
; 2.693 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.885      ; 4.832      ;
; 2.701 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.089     ; 2.376      ;
; 2.752 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.180     ; 2.336      ;
; 2.761 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.981      ; 4.006      ;
; 2.788 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.885      ; 4.927      ;
; 2.798 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.609      ; 3.671      ;
; 2.847 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.109      ; 2.720      ;
; 2.857 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.106      ; 2.727      ;
; 2.865 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.885      ; 5.004      ;
; 2.880 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.609      ; 3.753      ;
; 2.917 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.032      ; 3.213      ;
; 3.080 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.885      ; 5.219      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.181 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.885      ; 5.320      ;
; 3.271 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.609      ; 4.144      ;
; 3.319 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.609      ; 4.192      ;
; 3.370 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.634      ;
; 3.398 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.016      ; 3.678      ;
; 3.400 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.032      ; 3.696      ;
; 3.420 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.487      ; 3.671      ;
; 3.423 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.003      ; 3.690      ;
; 3.469 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.386      ; 5.119      ;
; 3.502 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.487      ; 3.753      ;
; 3.620 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.003      ; 3.887      ;
; 3.621 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.247     ; 3.638      ;
; 3.668 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.932      ;
; 3.735 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.175     ; 3.824      ;
; 3.806 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.150      ;
; 3.893 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.487      ; 4.144      ;
; 3.941 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.487      ; 4.192      ;
; 3.976 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.320      ;
; 3.977 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.321      ;
; 3.990 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.175     ; 4.079      ;
; 3.991 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.335      ;
; 3.992 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.122     ; 3.634      ;
; 4.043 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.387      ;
; 4.096 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.860     ; 2.500      ;
; 4.122 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.859     ; 2.527      ;
; 4.135 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.479      ;
; 4.138 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.175     ; 4.227      ;
; 4.168 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.167     ; 4.265      ;
; 4.237 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.867     ; 2.634      ;
; 4.243 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.369     ; 3.638      ;
; 4.268 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.612      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.834 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 4.008      ; 5.367      ;
; 0.890 ; pc:U7|addr_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.622      ; 3.776      ;
; 1.073 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 4.008      ; 5.106      ;
; 1.147 ; pc:U7|addr_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.622      ; 4.033      ;
; 1.155 ; pc:U7|addr_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.622      ; 4.041      ;
; 1.299 ; pc:U7|addr_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.622      ; 4.185      ;
; 1.368 ; pc:U7|addr_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.622      ; 4.254      ;
; 1.369 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 4.008      ; 5.912      ;
; 1.557 ; pc:U7|addr_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.622      ; 4.443      ;
; 1.566 ; pc:U7|addr_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.622      ; 4.452      ;
; 1.593 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.140      ; 3.007      ;
; 1.649 ; pc:U7|addr_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.622      ; 4.535      ;
; 1.654 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.129      ; 3.057      ;
; 1.726 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.710      ; 3.710      ;
; 1.736 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.137      ; 3.147      ;
; 1.756 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.140      ; 3.170      ;
; 1.781 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.137      ; 3.192      ;
; 1.836 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.709      ; 3.819      ;
; 1.842 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 4.008      ; 5.885      ;
; 2.005 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.129      ; 3.408      ;
; 2.025 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.689      ; 2.488      ;
; 2.083 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.699      ; 4.056      ;
; 2.100 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.140      ; 3.514      ;
; 2.174 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.257      ; 4.695      ;
; 2.185 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.699      ; 4.158      ;
; 2.224 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.490      ; 2.488      ;
; 2.238 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.680      ; 2.692      ;
; 2.249 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.137      ; 3.660      ;
; 2.274 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.685      ; 2.733      ;
; 2.277 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 2.503      ; 5.054      ;
; 2.286 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.981      ; 3.541      ;
; 2.366 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.257      ; 4.887      ;
; 2.437 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.481      ; 2.692      ;
; 2.465 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.375      ; 3.114      ;
; 2.466 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.482      ; 2.722      ;
; 2.473 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.486      ; 2.733      ;
; 2.496 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.709      ; 4.479      ;
; 2.506 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.257      ; 5.027      ;
; 2.571 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.391      ; 2.736      ;
; 2.579 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.678      ; 4.531      ;
; 2.597 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.710      ; 4.581      ;
; 2.601 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.680      ; 3.055      ;
; 2.635 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.679      ; 3.088      ;
; 2.638 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.087      ; 2.999      ;
; 2.647 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.087      ; 3.008      ;
; 2.657 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.257      ; 5.178      ;
; 2.665 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.283      ; 2.722      ;
; 2.747 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.257      ; 5.268      ;
; 2.762 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.981      ; 4.017      ;
; 2.770 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.192      ; 2.736      ;
; 2.800 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.481      ; 3.055      ;
; 2.834 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.480      ; 3.088      ;
; 2.849 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.353      ; 4.476      ;
; 2.908 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.859      ; 3.541      ;
; 2.977 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.758      ; 5.009      ;
; 2.982 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.677      ; 3.433      ;
; 3.072 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.257      ; 5.593      ;
; 3.082 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.981      ; 4.337      ;
; 3.181 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.478      ; 3.433      ;
; 3.199 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.257      ; 5.720      ;
; 3.241 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.404      ; 3.919      ;
; 3.283 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.981      ; 4.538      ;
; 3.287 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.981      ; 4.542      ;
; 3.364 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.404      ; 4.042      ;
; 3.384 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.859      ; 4.017      ;
; 3.404 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.257      ; 5.925      ;
; 3.439 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.375      ; 4.088      ;
; 3.536 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.372      ; 4.182      ;
; 3.546 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.758      ; 5.578      ;
; 3.564 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.388      ; 4.226      ;
; 3.619 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.602      ; 4.485      ;
; 3.621 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.372      ; 4.267      ;
; 3.639 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.125      ; 4.038      ;
; 3.704 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.859      ; 4.337      ;
; 3.719 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.602      ; 4.585      ;
; 3.751 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.197      ; 4.222      ;
; 3.854 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.602      ; 4.720      ;
; 3.867 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.602      ; 4.733      ;
; 3.904 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.375      ; 4.553      ;
; 3.905 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.859      ; 4.538      ;
; 3.909 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.859      ; 4.542      ;
; 4.008 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.197      ; 4.479      ;
; 4.020 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.197      ; 4.491      ;
; 4.069 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.602      ; 4.935      ;
; 4.092 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.602      ; 4.958      ;
; 4.138 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.487     ; 2.925      ;
; 4.158 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.250      ; 4.182      ;
; 4.243 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.250      ; 4.267      ;
; 4.255 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.495     ; 3.034      ;
; 4.256 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.205      ; 4.735      ;
; 4.261 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.003      ; 4.038      ;
; 4.319 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.602      ; 5.185      ;
; 4.329 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.487     ; 3.116      ;
; 4.416 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.495     ; 3.195      ;
; 4.420 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.488     ; 3.206      ;
; 4.427 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.602      ; 5.293      ;
; 4.434 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.228      ; 4.936      ;
; 4.491 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.340     ; 2.925      ;
; 4.583 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.496     ; 3.361      ;
; 4.608 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.348     ; 3.034      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.897 ; ram_new:U3|ram_ctrl:inst1|address_latch[5]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.064      ; 1.215      ;
; 0.991 ; ram_new:U3|ram_ctrl:inst1|address_latch[3]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.006     ; 1.239      ;
; 0.996 ; ram_new:U3|ram_ctrl:inst1|address_latch[6]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.026     ; 1.224      ;
; 1.188 ; ram_new:U3|ram_ctrl:inst1|address_latch[0]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.064      ; 1.506      ;
; 1.257 ; ram_new:U3|ram_ctrl:inst1|address_latch[7]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.000      ; 1.511      ;
; 1.275 ; ram_new:U3|ram_ctrl:inst1|address_latch[1]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.000      ; 1.529      ;
; 1.350 ; ram_new:U3|ram_ctrl:inst1|address_latch[2]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.080     ; 1.524      ;
; 1.356 ; ram_new:U3|ram_ctrl:inst1|address_latch[4]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.080     ; 1.530      ;
; 1.836 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 1.913      ; 4.264      ;
; 2.213 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; 1.913      ; 4.141      ;
; 2.477 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.527      ; 3.258      ;
; 2.565 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.966     ; 1.863      ;
; 2.589 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.527      ; 3.370      ;
; 2.615 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.527      ; 3.396      ;
; 2.637 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.385     ; 2.516      ;
; 2.867 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 1.913      ; 5.305      ;
; 2.905 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.527      ; 3.686      ;
; 2.920 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.527      ; 3.701      ;
; 2.994 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.396     ; 2.862      ;
; 3.085 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.162      ; 3.501      ;
; 3.132 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.527      ; 3.913      ;
; 3.165 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.527      ; 3.946      ;
; 3.185 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.410     ; 1.539      ;
; 3.199 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.386     ; 3.077      ;
; 3.305 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; 1.913      ; 5.243      ;
; 3.384 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.609     ; 1.539      ;
; 3.399 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.955     ; 2.708      ;
; 3.455 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.527      ; 4.236      ;
; 3.473 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.966     ; 2.771      ;
; 3.534 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.955     ; 2.843      ;
; 3.548 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.396     ; 3.416      ;
; 3.553 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.955     ; 2.862      ;
; 3.569 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.958     ; 2.875      ;
; 3.612 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.958     ; 2.918      ;
; 3.649 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.114     ; 2.799      ;
; 3.711 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.408      ; 4.383      ;
; 3.739 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.417     ; 3.586      ;
; 3.796 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.958     ; 3.102      ;
; 3.858 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.406     ; 2.216      ;
; 3.940 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.162      ; 4.356      ;
; 3.960 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.385     ; 3.839      ;
; 4.035 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.415     ; 2.384      ;
; 4.039 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.704     ; 2.099      ;
; 4.057 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.605     ; 2.216      ;
; 4.072 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.008     ; 2.328      ;
; 4.076 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.386     ; 3.954      ;
; 4.115 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.008     ; 2.371      ;
; 4.234 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.614     ; 2.384      ;
; 4.238 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.903     ; 2.099      ;
; 4.253 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.415     ; 2.602      ;
; 4.271 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.236     ; 2.799      ;
; 4.272 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.613     ; 2.423      ;
; 4.298 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.720     ; 2.842      ;
; 4.340 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.337     ; 4.267      ;
; 4.345 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.418     ; 2.691      ;
; 4.379 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.742     ; 3.901      ;
; 4.381 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.162      ; 4.797      ;
; 4.432 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.416     ; 2.780      ;
; 4.447 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.723     ; 2.988      ;
; 4.452 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.614     ; 2.602      ;
; 4.463 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.162      ; 4.879      ;
; 4.471 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.812     ; 2.423      ;
; 4.475 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.707     ; 3.032      ;
; 4.544 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.617     ; 2.691      ;
; 4.580 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.162      ; 4.996      ;
; 4.595 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.114     ; 3.745      ;
; 4.604 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.691     ; 3.177      ;
; 4.631 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.615     ; 2.780      ;
; 4.667 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.162      ; 5.083      ;
; 4.767 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.162      ; 5.183      ;
; 4.869 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.162      ; 5.285      ;
; 4.879 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.114     ; 4.029      ;
; 4.980 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.493     ; 3.741      ;
; 5.053 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.493     ; 3.814      ;
; 5.055 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.723     ; 3.596      ;
; 5.069 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.845     ; 2.988      ;
; 5.087 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.337     ; 5.014      ;
; 5.089 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.114     ; 4.239      ;
; 5.107 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.970     ; 3.401      ;
; 5.170 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.691     ; 3.743      ;
; 5.217 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.236     ; 3.745      ;
; 5.302 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.114     ; 4.452      ;
; 5.322 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.493     ; 4.083      ;
; 5.454 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.720     ; 3.998      ;
; 5.476 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -1.898     ; 3.842      ;
; 5.494 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -3.591     ; 2.167      ;
; 5.501 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.236     ; 4.029      ;
; 5.552 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.493     ; 4.313      ;
; 5.677 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.845     ; 3.596      ;
; 5.682 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.493     ; 4.443      ;
; 5.699 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -1.909     ; 4.054      ;
; 5.701 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.720     ; 4.245      ;
; 5.711 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.236     ; 4.239      ;
; 5.723 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -3.590     ; 2.397      ;
; 5.729 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -2.092     ; 3.401      ;
; 5.766 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -1.898     ; 4.132      ;
; 5.783 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -3.583     ; 2.464      ;
; 5.786 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -1.890     ; 4.160      ;
; 5.847 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -3.444     ; 2.167      ;
; 5.850 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -3.590     ; 2.524      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                            ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; 1.027 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.466     ; 0.793      ;
; 1.028 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.466     ; 0.794      ;
; 1.028 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.466     ; 0.794      ;
; 1.040 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.478     ; 0.794      ;
; 1.042 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.478     ; 0.796      ;
; 1.241 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.480     ; 0.993      ;
; 1.242 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.480     ; 0.994      ;
; 1.553 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.486     ; 1.299      ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|enirin_latch'                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node               ; Launch Clock                     ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------------+----------------------------+--------------+------------+------------+
; 1.058 ; ir:U5|state                                                                                       ; ir:U5|state           ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.082      ; 1.352      ;
; 1.142 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.993      ; 5.618      ;
; 1.174 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 4.004      ; 5.661      ;
; 1.190 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.984      ; 5.657      ;
; 1.223 ; ir:U5|state                                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.082      ; 1.517      ;
; 1.304 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.960      ; 5.747      ;
; 1.338 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.993      ; 5.314      ;
; 1.351 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.984      ; 5.318      ;
; 1.400 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[1]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.574      ; 4.196      ;
; 1.412 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[7]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.607      ; 4.241      ;
; 1.435 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.984      ; 5.902      ;
; 1.437 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 4.004      ; 5.424      ;
; 1.444 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.960      ; 5.387      ;
; 1.465 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[0]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.598      ; 4.285      ;
; 1.481 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[4]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.607      ; 4.310      ;
; 1.522 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.993      ; 5.998      ;
; 1.632 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.984      ; 5.599      ;
; 1.637 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.993      ; 6.113      ;
; 1.676 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.984      ; 6.153      ;
; 1.678 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.960      ; 6.131      ;
; 1.685 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[5]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.607      ; 4.514      ;
; 1.688 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.993      ; 5.664      ;
; 1.701 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[6]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.618      ; 4.541      ;
; 1.708 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.993      ; 6.194      ;
; 1.772 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.991      ; 6.246      ;
; 1.789 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ir:U5|instruction[6]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.125      ; 3.146      ;
; 1.791 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[11] ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.598      ; 4.611      ;
; 1.809 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.789      ; 5.081      ;
; 1.851 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.993      ; 5.827      ;
; 1.853 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ir:U5|instruction[0]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.116      ; 3.201      ;
; 1.861 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.706      ; 3.799      ;
; 1.945 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.991      ; 5.919      ;
; 1.960 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[4]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.993      ; 6.446      ;
; 2.007 ; ir:U5|state                                                                                       ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.062      ; 2.281      ;
; 2.009 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 2.789      ; 4.781      ;
; 2.070 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 3.987      ;
; 2.116 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.960      ; 6.069      ;
; 2.120 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[11] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.984      ; 6.597      ;
; 2.122 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ir:U5|instruction[5]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.122      ; 3.476      ;
; 2.123 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[8]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.403      ; 3.748      ;
; 2.146 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.993      ; 6.132      ;
; 2.147 ; ir:U5|state                                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.044      ; 2.403      ;
; 2.151 ; ir:U5|state                                                                                       ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.075      ; 2.438      ;
; 2.161 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.984      ; 6.138      ;
; 2.164 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 4.004      ; 6.661      ;
; 2.218 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.695      ; 4.145      ;
; 2.229 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.993      ; 6.715      ;
; 2.245 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.695      ; 4.172      ;
; 2.270 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ir:U5|instruction[7]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.114      ; 3.616      ;
; 2.270 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.367      ; 5.120      ;
; 2.309 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.253      ; 4.784      ;
; 2.315 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.991      ; 6.799      ;
; 2.322 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.367      ; 5.172      ;
; 2.334 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[8]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 2.789      ; 5.616      ;
; 2.345 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ir:U5|instruction[1]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.092      ; 3.669      ;
; 2.354 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ir:U5|instruction[10] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.123      ; 3.709      ;
; 2.372 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ir:U5|instruction[4]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.122      ; 3.726      ;
; 2.398 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.675      ; 4.305      ;
; 2.409 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[6]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.681      ; 2.822      ;
; 2.410 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[10] ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.605      ; 5.237      ;
; 2.411 ; dbufferb:U10|data_latch[5]                                                                        ; ir:U5|instruction[5]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.674      ; 2.817      ;
; 2.419 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.675      ; 4.326      ;
; 2.433 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[4]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.993      ; 6.419      ;
; 2.448 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.686      ; 4.366      ;
; 2.452 ; ir:U5|state                                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.068      ; 2.732      ;
; 2.483 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ir:U5|instruction[11] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.113      ; 3.828      ;
; 2.511 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ir:U5|instruction[8]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; -0.079     ; 2.664      ;
; 2.520 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 0.957      ; 3.709      ;
; 2.525 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 2.367      ; 4.875      ;
; 2.542 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 2.455      ; 5.209      ;
; 2.558 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.675      ; 4.465      ;
; 2.571 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 2.488      ; 5.271      ;
; 2.578 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 2.367      ; 4.928      ;
; 2.594 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.684      ; 4.510      ;
; 2.600 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 4.517      ;
; 2.608 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[6]  ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 0.482      ; 2.822      ;
; 2.610 ; dbufferb:U10|data_latch[5]                                                                        ; ir:U5|instruction[5]  ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 0.475      ; 2.817      ;
; 2.624 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[11] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.984      ; 6.601      ;
; 2.627 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.684      ; 4.543      ;
; 2.643 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.684      ; 4.559      ;
; 2.668 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 4.004      ; 6.665      ;
; 2.684 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[3]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.981      ; 3.887      ;
; 2.723 ; ir:U5|state                                                                                       ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.077      ; 3.012      ;
; 2.723 ; ir:U5|state                                                                                       ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.077      ; 3.012      ;
; 2.723 ; ir:U5|state                                                                                       ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.077      ; 3.012      ;
; 2.732 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[0]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.655      ; 3.119      ;
; 2.733 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.993      ; 6.719      ;
; 2.751 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.209      ; 5.182      ;
; 2.763 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.662      ; 4.657      ;
; 2.772 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[10] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.693      ; 4.697      ;
; 2.774 ; statectrl:U14|enpcout_latch                                                                       ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.686      ; 4.692      ;
; 2.789 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.991      ; 6.773      ;
; 2.819 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[8]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 2.789      ; 5.601      ;
; 2.826 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.651      ; 4.709      ;
; 2.829 ; dbufferb:U10|data_latch[4]                                                                        ; ir:U5|instruction[4]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.665      ; 3.226      ;
; 2.831 ; statectrl:U14|enpcout_latch                                                                       ; ir:U5|instruction[11] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.686      ; 4.749      ;
; 2.836 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[7]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.376      ; 2.944      ;
; 2.844 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.663      ; 4.739      ;
; 2.845 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.694      ; 4.771      ;
; 2.846 ; dbufferb:U10|data_latch[1]                                                                        ; ir:U5|instruction[1]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.632      ; 3.210      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                    ; Launch Clock                     ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; 1.701 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 2.036      ; 4.210      ;
; 1.725 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 2.009      ; 4.207      ;
; 1.851 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 2.092      ; 4.416      ;
; 2.007 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 2.092      ; 4.572      ;
; 2.058 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 2.009      ; 4.040      ;
; 2.066 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.706      ; 2.984      ;
; 2.079 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.942      ; 4.494      ;
; 2.084 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 2.036      ; 4.093      ;
; 2.097 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 2.009      ; 4.579      ;
; 2.132 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.623      ; 2.967      ;
; 2.153 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 2.092      ; 4.218      ;
; 2.273 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 2.092      ; 4.338      ;
; 2.343 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.942      ; 4.258      ;
; 2.348 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.650      ; 3.210      ;
; 2.367 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.623      ; 3.202      ;
; 2.411 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 2.009      ; 4.393      ;
; 2.424 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.942      ; 4.839      ;
; 2.428 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 2.009      ; 4.920      ;
; 2.436 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.843     ; 1.815      ;
; 2.457 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.556      ; 3.225      ;
; 2.479 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 2.092      ; 5.054      ;
; 2.505 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 2.092      ; 5.080      ;
; 2.508 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.262     ; 2.468      ;
; 2.562 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.776     ; 2.008      ;
; 2.596 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.556      ; 3.364      ;
; 2.614 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.942      ; 5.039      ;
; 2.618 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.706      ; 3.536      ;
; 2.645 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 2.009      ; 5.137      ;
; 2.762 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.942      ; 4.677      ;
; 2.764 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 2.036      ; 5.283      ;
; 2.787 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 2.015      ; 5.275      ;
; 2.845 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.926     ; 2.141      ;
; 2.865 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.273     ; 2.814      ;
; 2.866 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 2.009      ; 4.858      ;
; 2.956 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.285      ; 3.453      ;
; 2.957 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.779     ; 2.400      ;
; 2.965 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.289     ; 2.898      ;
; 2.980 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.206     ; 2.996      ;
; 2.983 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 2.092      ; 5.058      ;
; 2.990 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.870     ; 2.342      ;
; 3.009 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 2.092      ; 5.084      ;
; 3.033 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.929     ; 2.326      ;
; 3.056 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.287     ; 1.491      ;
; 3.060 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 2.015      ; 5.048      ;
; 3.083 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 2.009      ; 5.075      ;
; 3.091 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.217     ; 3.096      ;
; 3.118 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.942      ; 5.043      ;
; 3.130 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.942      ; 5.555      ;
; 3.219 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.629      ; 4.060      ;
; 3.255 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.486     ; 1.491      ;
; 3.268 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 2.036      ; 5.287      ;
; 3.271 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.504      ; 3.997      ;
; 3.292 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.859     ; 2.655      ;
; 3.297 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.377     ; 1.642      ;
; 3.347 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.300     ; 3.269      ;
; 3.390 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.367     ; 3.245      ;
; 3.414 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.236     ; 1.900      ;
; 3.435 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.434     ; 1.723      ;
; 3.437 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.206     ; 3.453      ;
; 3.440 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.356     ; 3.306      ;
; 3.489 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.504      ; 4.215      ;
; 3.496 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.576     ; 1.642      ;
; 3.498 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.284     ; 3.436      ;
; 3.505 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.367     ; 3.360      ;
; 3.529 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.608     ; 1.643      ;
; 3.542 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.341      ; 4.095      ;
; 3.548 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 2.015      ; 6.046      ;
; 3.550 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.367     ; 3.405      ;
; 3.554 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.367     ; 3.409      ;
; 3.564 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.321     ; 3.465      ;
; 3.575 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.300     ; 3.497      ;
; 3.585 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.587      ; 4.394      ;
; 3.592 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.357     ; 3.457      ;
; 3.603 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.587      ; 4.412      ;
; 3.610 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.294     ; 3.538      ;
; 3.613 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.435     ; 1.900      ;
; 3.626 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.341      ; 4.179      ;
; 3.632 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -1.912     ; 1.942      ;
; 3.634 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.633     ; 1.723      ;
; 3.634 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.942      ; 5.559      ;
; 3.672 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.207     ; 3.687      ;
; 3.674 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.531      ; 4.427      ;
; 3.718 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.258      ; 4.188      ;
; 3.722 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.217     ; 3.727      ;
; 3.724 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.387     ; 2.059      ;
; 3.728 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.807     ; 1.643      ;
; 3.730 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.289     ; 3.663      ;
; 3.740 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.290     ; 3.672      ;
; 3.752 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -1.691     ; 2.283      ;
; 3.756 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.357     ; 3.621      ;
; 3.766 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.356     ; 3.632      ;
; 3.774 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.356     ; 3.640      ;
; 3.779 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.217     ; 3.784      ;
; 3.793 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.217     ; 3.798      ;
; 3.793 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.300     ; 3.715      ;
; 3.811 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.206     ; 3.827      ;
; 3.813 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.319     ; 2.216      ;
; 3.841 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.300     ; 3.763      ;
; 3.847 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.294     ; 3.775      ;
; 3.850 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -1.912     ; 2.160      ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 3.084 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.006      ; 3.301      ;
; 3.084 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.006      ; 3.301      ;
; 3.084 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.006      ; 3.301      ;
; 3.084 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.006      ; 3.301      ;
; 3.084 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.006      ; 3.301      ;
; 3.084 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.006      ; 3.301      ;
; 3.084 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.006      ; 3.301      ;
; 3.084 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.006      ; 3.301      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_input'                                                                                                                                                                      ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -1.728 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.218      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[15]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[14]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[13]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[12]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[11]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[10]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[9]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[8]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[7]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[6]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[5]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[4]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[3]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[2]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.659 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[1]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.501     ; 2.149      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[30]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[28]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[27]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[26]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[23]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[21]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[20]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[19]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[18]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.507 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.996      ;
; -1.110 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.502     ; 1.599      ;
; -1.033 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.028     ; 1.996      ;
; -1.033 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.028     ; 1.996      ;
; -1.033 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.028     ; 1.996      ;
; -1.033 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.028     ; 1.996      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.167      ; 2.177      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.681 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.857      ;
; -0.640 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.898      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.505 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.762      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.481 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.496      ; 3.739      ;
; -0.422 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.175      ; 1.598      ;
; -0.347 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.495      ; 3.604      ;
; -0.174 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.495      ; 3.931      ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                       ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -0.937 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 1.000        ; -0.387     ; 1.551      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'statectrl:U14|romin_latch'                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.768 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 1.000        ; -0.217     ; 1.552      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                     ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; -0.533 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.070      ; 2.604      ;
; -0.533 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.070      ; 2.604      ;
; -0.533 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.070      ; 2.604      ;
; -0.533 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.070      ; 2.604      ;
; -0.533 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.070      ; 2.604      ;
; -0.533 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.070      ; 2.604      ;
; -0.508 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.057      ; 2.566      ;
; -0.508 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.057      ; 2.566      ;
; -0.508 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.057      ; 2.566      ;
; -0.508 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.057      ; 2.566      ;
; -0.508 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.057      ; 2.566      ;
; -0.508 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.057      ; 2.566      ;
; -0.508 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.057      ; 2.566      ;
; -0.436 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.069      ; 2.506      ;
; -0.436 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.069      ; 2.506      ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                       ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.308 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; 0.265      ; 1.564      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_input'                                                                                                                                                                      ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.432 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.516      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.623 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.708      ;
; 0.635 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.592      ; 3.720      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.647 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.591      ; 3.731      ;
; 0.837 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.421      ;
; 0.841 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.460      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.965 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.550      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 0.988 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.591      ; 3.572      ;
; 1.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.592      ; 3.702      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.119 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.387      ; 1.738      ;
; 1.356 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.230      ; 1.828      ;
; 1.356 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.230      ; 1.828      ;
; 1.356 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.230      ; 1.828      ;
; 1.356 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.230      ; 1.828      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
; 1.409 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.379      ; 2.020      ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                       ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.677 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.502      ; 1.421      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                     ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.701 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.356      ; 2.289      ;
; 0.701 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.356      ; 2.289      ;
; 0.744 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.357      ; 2.333      ;
; 0.744 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.357      ; 2.333      ;
; 0.744 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.357      ; 2.333      ;
; 0.744 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.357      ; 2.333      ;
; 0.744 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.357      ; 2.333      ;
; 0.744 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.357      ; 2.333      ;
; 0.803 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.344      ; 2.379      ;
; 0.803 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.344      ; 2.379      ;
; 0.803 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.344      ; 2.379      ;
; 0.803 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.344      ; 2.379      ;
; 0.803 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.344      ; 2.379      ;
; 0.803 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.344      ; 2.379      ;
; 0.803 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.344      ; 2.379      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'statectrl:U14|romin_latch'                                                                                                                               ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.170 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 0.000        ; 0.001      ; 1.403      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                       ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 1.347 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 0.000        ; -0.175     ; 1.404      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.239  ; 0.474        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.255  ; 0.490        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.256  ; 0.491        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.256  ; 0.491        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.256  ; 0.491        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.256  ; 0.491        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.256  ; 0.491        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.256  ; 0.491        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.256  ; 0.491        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.256  ; 0.491        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|dataa                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|dataa                                                                                                             ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.257  ; 0.492        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.257  ; 0.492        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.257  ; 0.492        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.257  ; 0.492        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.257  ; 0.492        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.257  ; 0.492        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.257  ; 0.492        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.257  ; 0.492        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.272  ; 0.507        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.272  ; 0.507        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.272  ; 0.507        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.272  ; 0.507        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.272  ; 0.507        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.272  ; 0.507        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.272  ; 0.507        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.272  ; 0.507        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.246  ; 0.481        ; 0.235          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.249  ; 0.484        ; 0.235          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.265  ; 0.500        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.267  ; 0.502        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.227  ; 0.462        ; 0.235          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.284  ; 0.519        ; 0.235          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_input'                                                                             ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_input ; Rise       ; clk_input                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_led                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_out                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[0]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[10]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[11]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[12]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[13]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[14]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[15]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[16]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[17]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[1]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[2]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[3]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[4]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[5]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[6]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[7]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[8]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[9]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[24]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[25]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[26]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[27]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[28]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[29]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[30]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[31]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|bclk                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[24]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[25]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[26]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[27]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[28]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[29]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[30]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[31]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[20] ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'                                                                 ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|r_ready        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_sample ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_start  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_stop   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_wait   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_idle   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_shift  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_start  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_stop   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_wait   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_done       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txds           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[20]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[21]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[22]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[23]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[24]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[25]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[26]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[27]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[28]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[29]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[30]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[31]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[5]     ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'                                                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t17     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t18     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t7      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t8      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t9      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_dly70 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfaout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enirin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enuart_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ldpc_latch            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t10        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t11        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t13        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t17        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t18        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t4         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t5         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t7         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t8         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t9         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_dly70    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|nextn_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd1_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd2_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|txd_cmd_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|uart_reset_latch      ;
; 0.225  ; 0.445        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; 0.227  ; 0.447        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[0]      ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[1]      ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[2]      ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[4]      ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ir:U5|instruction[10]'                                                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]  ;
; -0.102 ; 0.118        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]  ;
; -0.102 ; 0.118        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]  ;
; -0.089 ; 0.131        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]  ;
; -0.088 ; 0.132        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]  ;
; -0.088 ; 0.132        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]  ;
; -0.079 ; 0.141        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]  ;
; -0.079 ; 0.141        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]  ;
; -0.079 ; 0.141        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]  ;
; 0.009  ; 0.229        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]  ;
; 0.009  ; 0.229        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]  ;
; 0.009  ; 0.229        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]  ;
; 0.010  ; 0.230        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]  ;
; 0.011  ; 0.231        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]  ;
; 0.011  ; 0.231        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]  ;
; 0.011  ; 0.231        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]  ;
; 0.011  ; 0.231        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]  ;
; 0.106  ; 0.326        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]  ;
; 0.129  ; 0.317        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]  ;
; 0.129  ; 0.317        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]  ;
; 0.129  ; 0.317        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]  ;
; 0.129  ; 0.317        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]  ;
; 0.129  ; 0.317        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]  ;
; 0.130  ; 0.318        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]  ;
; 0.130  ; 0.318        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]  ;
; 0.130  ; 0.318        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]  ;
; 0.140  ; 0.360        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]  ;
; 0.140  ; 0.360        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]  ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]  ;
; 0.162  ; 0.350        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]  ;
; 0.162  ; 0.350        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]  ;
; 0.162  ; 0.350        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]  ;
; 0.167  ; 0.167        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[1]|clk ;
; 0.167  ; 0.167        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[7]|clk ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]  ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]  ;
; 0.170  ; 0.358        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]  ;
; 0.170  ; 0.358        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]  ;
; 0.171  ; 0.359        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]  ;
; 0.174  ; 0.394        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]  ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]  ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]  ;
; 0.180  ; 0.180        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[6]|clk ;
; 0.180  ; 0.400        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]  ;
; 0.181  ; 0.181        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[2]|clk ;
; 0.181  ; 0.181        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[3]|clk ;
; 0.182  ; 0.402        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]  ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]  ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'                                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.075  ; 0.295        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.075  ; 0.295        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.075  ; 0.295        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.075  ; 0.295        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.075  ; 0.295        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.079  ; 0.299        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.081  ; 0.301        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.081  ; 0.301        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.082  ; 0.302        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.115  ; 0.335        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.143  ; 0.363        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.143  ; 0.363        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.225  ; 0.445        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.225  ; 0.445        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.366  ; 0.554        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.366  ; 0.554        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.445  ; 0.633        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.445  ; 0.633        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.471  ; 0.659        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.503  ; 0.691        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.504  ; 0.692        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.504  ; 0.692        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.506  ; 0.694        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.509  ; 0.697        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.509  ; 0.697        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.509  ; 0.697        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.509  ; 0.697        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.510  ; 0.698        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'                                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.373  ; 0.561        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.398  ; 0.586        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datac                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datac            ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datac            ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datac                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.549  ; 0.549        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.409  ; 0.597        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.549  ; 0.549        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'                                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.227  ; 0.447        ; 0.220          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.364  ; 0.552        ; 0.188          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'                                                                  ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 0.669 ; 0.924 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 1.718 ; 1.563 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+-----------+-----------------------------------+--------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 8.813  ; 9.132 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 7.918  ; 8.079 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 7.910  ; 8.078 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 8.235  ; 8.436 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 8.813  ; 9.132 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 7.664  ; 7.743 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 7.866  ; 8.005 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 7.676  ; 7.799 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 7.800  ; 7.877 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 10.011 ; 9.934 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 8.982  ; 8.661 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 10.011 ; 9.934 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 8.610  ; 8.329 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 9.134  ; 9.209 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+--------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 7.362 ; 7.439 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 7.609 ; 7.766 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 7.601 ; 7.763 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 7.913 ; 8.107 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 8.469 ; 8.777 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 7.362 ; 7.439 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 7.559 ; 7.695 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 7.377 ; 7.496 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 7.495 ; 7.570 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 8.274 ; 8.003 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 8.633 ; 8.323 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 9.678 ; 9.606 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 8.274 ; 8.003 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 8.776 ; 8.849 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 33.88 MHz  ; 33.88 MHz       ; statectrl:U14|enalu_latch                 ;                                                ;
; 84.27 MHz  ; 84.27 MHz       ; ir:U5|instruction[10]                     ;                                                ;
; 127.71 MHz ; 127.71 MHz      ; statectrl:U14|enirin_latch                ;                                                ;
; 189.43 MHz ; 189.43 MHz      ; clk_divider:U1|clk_out                    ;                                                ;
; 189.68 MHz ; 189.68 MHz      ; uart:uart_inst|baud_gen:inst|bclk         ;                                                ;
; 200.48 MHz ; 200.48 MHz      ; rom_new:U4|monostable_trigger:inst3|pulse ;                                                ;
; 209.12 MHz ; 209.12 MHz      ; clk_input                                 ;                                                ;
; 217.86 MHz ; 217.86 MHz      ; statectrl:U14|dbfbin_latch                ;                                                ;
; 480.54 MHz ; 402.09 MHz      ; statectrl:U14|nextn_latch                 ; limit due to minimum period restriction (tmin) ;
; 579.71 MHz ; 402.09 MHz      ; clk_divider:U1|clk_led                    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                  ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; statectrl:U14|enalu_latch                 ; -16.808 ; -183.302      ;
; statectrl:U14|dbfbin_latch                ; -7.483  ; -54.998       ;
; clk_divider:U1|clk_out                    ; -6.993  ; -246.452      ;
; statectrl:U14|enirin_latch                ; -6.830  ; -91.338       ;
; statectrl:U14|ramwt_latch                 ; -6.633  ; -7.421        ;
; statectrl:U14|ramin_latch                 ; -6.547  ; -44.645       ;
; ir:U5|instruction[10]                     ; -6.013  ; -165.824      ;
; clk_divider:U1|clk_led                    ; -5.682  ; -45.969       ;
; uart:uart_inst|baud_gen:inst|bclk         ; -5.396  ; -316.857      ;
; statectrl:U14|enled_latch                 ; -5.212  ; -5.212        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -4.959  ; -22.999       ;
; clk_input                                 ; -3.782  ; -474.015      ;
; statectrl:U14|nextn_latch                 ; -3.378  ; -21.102       ;
; statectrl:U14|ramrd_latch                 ; -2.314  ; -18.512       ;
; uart:uart_inst|rxd:inst1|r_ready          ; -1.123  ; -5.476        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_divider:U1|clk_out                    ; -1.952 ; -1.952        ;
; ir:U5|instruction[10]                     ; -0.296 ; -1.068        ;
; statectrl:U14|enalu_latch                 ; -0.022 ; -0.022        ;
; statectrl:U14|dbfbin_latch                ; 0.169  ; 0.000         ;
; clk_input                                 ; 0.398  ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk         ; 0.401  ; 0.000         ;
; statectrl:U14|nextn_latch                 ; 0.483  ; 0.000         ;
; clk_divider:U1|clk_led                    ; 0.683  ; 0.000         ;
; rom_new:U4|monostable_trigger:inst3|pulse ; 0.701  ; 0.000         ;
; statectrl:U14|enled_latch                 ; 0.783  ; 0.000         ;
; statectrl:U14|ramwt_latch                 ; 0.870  ; 0.000         ;
; statectrl:U14|enirin_latch                ; 0.968  ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready          ; 0.997  ; 0.000         ;
; statectrl:U14|ramin_latch                 ; 1.621  ; 0.000         ;
; statectrl:U14|ramrd_latch                 ; 2.813  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_input                         ; -1.566 ; -81.012       ;
; uart:uart_inst|txd:inst2|txd_done ; -0.691 ; -0.691        ;
; statectrl:U14|romin_latch         ; -0.534 ; -0.534        ;
; uart:uart_inst|baud_gen:inst|bclk ; -0.383 ; -5.286        ;
; uart:uart_inst|rxd:inst1|r_ready  ; -0.162 ; -0.162        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                      ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clk_input                         ; 0.488 ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk ; 0.494 ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready  ; 0.593 ; 0.000         ;
; statectrl:U14|romin_latch         ; 1.000 ; 0.000         ;
; uart:uart_inst|txd:inst2|txd_done ; 1.163 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; rom_new:U4|monostable_trigger:inst3|pulse ; -3.201 ; -28.809       ;
; statectrl:U14|ramrd_latch                 ; -3.201 ; -25.608       ;
; statectrl:U14|ramwt_latch                 ; -3.201 ; -6.402        ;
; statectrl:U14|enled_latch                 ; -3.201 ; -3.201        ;
; clk_input                                 ; -3.000 ; -229.024      ;
; uart:uart_inst|baud_gen:inst|bclk         ; -1.487 ; -162.083      ;
; clk_divider:U1|clk_out                    ; -1.487 ; -138.291      ;
; ir:U5|instruction[10]                     ; -1.487 ; -73.649       ;
; statectrl:U14|enirin_latch                ; -1.487 ; -25.921       ;
; clk_divider:U1|clk_led                    ; -1.487 ; -19.331       ;
; uart:uart_inst|rxd:inst1|r_ready          ; -1.487 ; -13.383       ;
; statectrl:U14|enalu_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|nextn_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|ramin_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|romin_latch                 ; -1.487 ; -1.487        ;
; uart:uart_inst|txd:inst2|txd_done         ; -1.487 ; -1.487        ;
; statectrl:U14|dbfbin_latch                ; 0.291  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'                                                                                                                                                                                                   ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -16.808 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.144     ; 15.666     ;
; -16.807 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.168     ; 15.641     ;
; -16.568 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.564     ; 13.506     ;
; -16.562 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.665     ; 16.899     ;
; -16.421 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.497     ; 13.426     ;
; -16.320 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.497     ; 13.325     ;
; -16.319 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.815     ; 13.506     ;
; -16.283 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.497     ; 13.288     ;
; -16.256 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.816     ; 15.452     ;
; -16.216 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.665     ; 16.553     ;
; -16.130 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.831     ; 15.301     ;
; -16.129 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.855     ; 15.276     ;
; -16.008 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.505     ; 13.005     ;
; -15.982 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.097     ; 14.887     ;
; -15.981 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.121     ; 14.862     ;
; -15.981 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.625     ; 16.358     ;
; -15.979 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.564     ; 12.917     ;
; -15.890 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.251     ; 13.141     ;
; -15.884 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.352     ; 16.534     ;
; -15.823 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.571     ; 12.754     ;
; -15.814 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.816     ; 15.010     ;
; -15.743 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.184     ; 13.061     ;
; -15.742 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.517     ; 12.727     ;
; -15.736 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.618     ; 16.120     ;
; -15.730 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.815     ; 12.917     ;
; -15.681 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.634     ; 16.049     ;
; -15.642 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.565     ; 12.579     ;
; -15.642 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.184     ; 12.960     ;
; -15.641 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.502     ; 13.141     ;
; -15.641 ; gr:U12|grd_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.170     ; 14.473     ;
; -15.639 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.450     ; 12.691     ;
; -15.605 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.184     ; 12.923     ;
; -15.578 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.503     ; 15.087     ;
; -15.574 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.822     ; 12.754     ;
; -15.567 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.816     ; 14.763     ;
; -15.547 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.870     ; 14.679     ;
; -15.546 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.097     ; 14.451     ;
; -15.546 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.894     ; 14.654     ;
; -15.545 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.121     ; 14.426     ;
; -15.538 ; ir:U5|instruction[8]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.085     ; 15.455     ;
; -15.538 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.352     ; 16.188     ;
; -15.528 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.199     ; 14.331     ;
; -15.527 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -2.223     ; 14.306     ;
; -15.510 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.058     ; 13.954     ;
; -15.504 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.831     ; 14.675     ;
; -15.503 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.855     ; 14.650     ;
; -15.501 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.450     ; 12.553     ;
; -15.494 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.450     ; 12.546     ;
; -15.493 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.768     ; 12.727     ;
; -15.442 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.223     ; 12.721     ;
; -15.430 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.769     ; 14.673     ;
; -15.416 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.231     ; 12.687     ;
; -15.399 ; statectrl:U14|enrom_latch                                                                         ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.764     ; 15.637     ;
; -15.393 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.816     ; 12.579     ;
; -15.390 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.618     ; 15.774     ;
; -15.352 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.431     ; 14.423     ;
; -15.349 ; ir:U5|instruction[9]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; 0.081      ; 16.432     ;
; -15.330 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.192     ; 12.640     ;
; -15.307 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.290     ; 12.519     ;
; -15.306 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.517     ; 12.291     ;
; -15.303 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.312     ; 15.993     ;
; -15.301 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.391     ; 15.912     ;
; -15.301 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.251     ; 12.552     ;
; -15.300 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.618     ; 15.684     ;
; -15.288 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.619     ; 12.171     ;
; -15.282 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.720     ; 15.564     ;
; -15.264 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.251     ; 12.515     ;
; -15.258 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.352     ; 15.908     ;
; -15.231 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.297     ; 12.436     ;
; -15.226 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.458     ; 12.270     ;
; -15.204 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.552     ; 12.154     ;
; -15.198 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.870     ; 14.330     ;
; -15.197 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.894     ; 14.305     ;
; -15.197 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.517     ; 12.182     ;
; -15.159 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.450     ; 12.211     ;
; -15.155 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.578     ; 15.579     ;
; -15.145 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.258     ; 12.389     ;
; -15.136 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.503     ; 14.645     ;
; -15.117 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.184     ; 12.435     ;
; -15.093 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.223     ; 12.372     ;
; -15.090 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.431     ; 14.161     ;
; -15.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.816     ; 14.285     ;
; -15.067 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.231     ; 12.338     ;
; -15.066 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.552     ; 12.016     ;
; -15.059 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.223     ; 12.338     ;
; -15.058 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.541     ; 12.519     ;
; -15.058 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.450     ; 12.110     ;
; -15.057 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.768     ; 12.291     ;
; -15.052 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.502     ; 12.552     ;
; -15.041 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.524     ; 12.019     ;
; -15.040 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.552     ; 11.990     ;
; -15.039 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.870     ; 12.171     ;
; -15.037 ; gr:U12|grd_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.146     ; 13.893     ;
; -15.032 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.769     ; 14.275     ;
; -15.021 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.450     ; 12.073     ;
; -15.016 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.184     ; 12.334     ;
; -15.015 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.502     ; 12.515     ;
; -15.013 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.223     ; 12.292     ;
; -15.003 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.321     ; 15.684     ;
; -14.997 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.045     ; 13.954     ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -7.483 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.734     ; 6.252      ;
; -7.482 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.758     ; 6.227      ;
; -7.237 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.745      ; 7.485      ;
; -7.105 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.763     ; 5.911      ;
; -7.044 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.736     ; 5.870      ;
; -7.035 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.739     ; 5.865      ;
; -6.994 ; gr:U12|grb_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.405     ; 4.092      ;
; -6.973 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.744     ; 5.965      ;
; -6.931 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.406     ; 6.038      ;
; -6.906 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.735     ; 5.706      ;
; -6.891 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.745      ; 7.139      ;
; -6.861 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.761     ; 5.834      ;
; -6.789 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.740      ; 7.098      ;
; -6.757 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.759     ; 5.533      ;
; -6.734 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.743      ; 7.039      ;
; -6.661 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.735      ; 7.132      ;
; -6.656 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.785      ; 6.944      ;
; -6.593 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.760     ; 5.395      ;
; -6.560 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.737     ; 5.557      ;
; -6.547 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.768     ; 5.515      ;
; -6.543 ; gr:U12|grb_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.410     ; 3.702      ;
; -6.445 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.740      ; 6.754      ;
; -6.381 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.413     ; 3.503      ;
; -6.356 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.776      ; 6.635      ;
; -6.351 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.744      ; 6.630      ;
; -6.317 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.503     ; 5.093      ;
; -6.316 ; gr:U12|grd_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.760     ; 5.059      ;
; -6.313 ; gr:U12|grb_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.393     ; 3.656      ;
; -6.309 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.578     ; 5.155      ;
; -6.304 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.742      ; 6.780      ;
; -6.301 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.408     ; 5.465      ;
; -6.279 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.780      ; 6.628      ;
; -6.243 ; gr:U12|grb_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.154     ; 4.092      ;
; -6.241 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.554     ; 5.111      ;
; -6.213 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.325      ; 6.041      ;
; -6.188 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.742      ; 6.664      ;
; -6.155 ; gr:U12|gra_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.089     ; 4.128      ;
; -6.145 ; gr:U12|grd_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.765     ; 4.949      ;
; -6.127 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.408     ; 3.281      ;
; -6.115 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.479     ; 4.915      ;
; -6.084 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.744      ; 6.363      ;
; -6.074 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.646      ; 6.223      ;
; -6.066 ; gr:U12|gra_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.092     ; 4.043      ;
; -6.041 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.418     ; 3.357      ;
; -6.035 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.782      ; 6.551      ;
; -6.024 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.491      ; 7.018      ;
; -5.995 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.925      ; 6.344      ;
; -5.995 ; gr:U12|gra_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.087     ; 3.911      ;
; -5.986 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.784      ; 6.305      ;
; -5.979 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.771      ; 6.319      ;
; -5.920 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.743      ; 6.225      ;
; -5.913 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.000      ; 6.192      ;
; -5.896 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.407     ; 5.034      ;
; -5.874 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.735      ; 6.345      ;
; -5.863 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.644      ; 6.069      ;
; -5.836 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.320      ; 5.725      ;
; -5.835 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.226     ; 5.043      ;
; -5.827 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.013     ; 5.383      ;
; -5.815 ; gr:U12|gra_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.096     ; 3.754      ;
; -5.804 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.636     ; 4.703      ;
; -5.793 ; gr:U12|grb_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.157     ; 2.915      ;
; -5.792 ; gr:U12|grb_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.159     ; 3.702      ;
; -5.783 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.411     ; 4.951      ;
; -5.767 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.783      ; 6.112      ;
; -5.759 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.775      ; 6.069      ;
; -5.751 ; gr:U12|grb_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.225     ; 2.950      ;
; -5.735 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.773      ; 6.242      ;
; -5.722 ; ir:U5|instruction[6]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.780     ; 4.676      ;
; -5.721 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.775      ; 6.232      ;
; -5.650 ; gr:U12|gra_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.097     ; 3.789      ;
; -5.649 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.925      ; 5.998      ;
; -5.644 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.000      ; 5.923      ;
; -5.638 ; ir:U5|instruction[4]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.769     ; 4.438      ;
; -5.630 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.162     ; 3.503      ;
; -5.592 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.322      ; 5.648      ;
; -5.583 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.296      ; 6.392      ;
; -5.576 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.486      ; 6.631      ;
; -5.562 ; gr:U12|grb_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.142     ; 3.656      ;
; -5.556 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.489      ; 6.607      ;
; -5.549 ; gr:U12|gra_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.098     ; 3.685      ;
; -5.491 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.040      ; 5.810      ;
; -5.488 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.324      ; 5.347      ;
; -5.485 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.481      ; 6.702      ;
; -5.483 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.965      ; 5.872      ;
; -5.472 ; gr:U12|gra_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.840     ; 3.411      ;
; -5.467 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.774      ; 5.803      ;
; -5.465 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.785      ; 5.753      ;
; -5.455 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.645      ; 5.635      ;
; -5.429 ; gr:U12|grc_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.620     ; 4.088      ;
; -5.421 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.766      ; 5.923      ;
; -5.394 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.784      ; 5.713      ;
; -5.388 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.294      ; 6.254      ;
; -5.376 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.157     ; 3.281      ;
; -5.340 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.026     ; 5.383      ;
; -5.324 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.323      ; 5.209      ;
; -5.317 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.649     ; 4.703      ;
; -5.310 ; gr:U12|grd_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.763     ; 4.281      ;
; -5.304 ; gr:U12|gra_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.907     ; 3.321      ;
; -5.294 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.826      ; 5.544      ;
; -5.290 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -2.167     ; 3.357      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'                                                                                                                           ;
+--------+-------------------------------------+----------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -6.993 ; ir:U5|instruction[11]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.653     ; 6.342      ;
; -6.955 ; ir:U5|instruction[11]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.641     ; 6.316      ;
; -6.767 ; ir:U5|instruction[11]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.652     ; 6.117      ;
; -6.730 ; ir:U5|instruction[11]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.652     ; 6.080      ;
; -6.632 ; ir:U5|instruction[11]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.643     ; 5.991      ;
; -6.448 ; ir:U5|instruction[11]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.641     ; 5.809      ;
; -6.441 ; ir:U5|instruction[11]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.652     ; 5.791      ;
; -6.433 ; ir:U5|instruction[11]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.653     ; 5.782      ;
; -6.210 ; ir:U5|instruction[11]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.643     ; 5.569      ;
; -6.166 ; ir:U5|instruction[11]               ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.658     ; 5.510      ;
; -6.022 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.653     ; 5.371      ;
; -5.946 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.682     ; 5.266      ;
; -5.911 ; ir:U5|instruction[11]               ; statectrl:U14|regwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.558     ; 5.355      ;
; -5.680 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.653     ; 5.029      ;
; -5.571 ; ir:U5|instruction[11]               ; statectrl:U14|enpcout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.653     ; 4.920      ;
; -5.368 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t2      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.682     ; 4.688      ;
; -5.293 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t18     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.682     ; 4.613      ;
; -5.274 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t13     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.682     ; 4.594      ;
; -5.246 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t15     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.643     ; 4.605      ;
; -5.200 ; ir:U5|instruction[11]               ; statectrl:U14|enuart_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.653     ; 4.549      ;
; -5.177 ; ir:U5|instruction[11]               ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.658     ; 4.521      ;
; -5.169 ; ir:U5|instruction[11]               ; statectrl:U14|txd_cmd_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.648     ; 4.523      ;
; -5.128 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t12     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.648     ; 4.482      ;
; -4.914 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t_dly70 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.648     ; 4.268      ;
; -4.856 ; ir:U5|instruction[11]               ; statectrl:U14|enled_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -1.682     ; 4.176      ;
; -4.692 ; ir:U5|instruction[12]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.597      ; 6.291      ;
; -4.654 ; ir:U5|instruction[12]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.609      ; 6.265      ;
; -4.611 ; ir:U5|instruction[14]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.492      ; 6.105      ;
; -4.562 ; ir:U5|instruction[14]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.491      ; 6.055      ;
; -4.562 ; ir:U5|instruction[13]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.503      ; 6.067      ;
; -4.529 ; ir:U5|instruction[12]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.609      ; 6.140      ;
; -4.516 ; ir:U5|instruction[14]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.492      ; 6.010      ;
; -4.429 ; ir:U5|instruction[12]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.598      ; 6.029      ;
; -4.406 ; ir:U5|instruction[14]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.492      ; 5.900      ;
; -4.363 ; ir:U5|instruction[15]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.609      ; 5.974      ;
; -4.354 ; ir:U5|instruction[12]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.607      ; 5.963      ;
; -4.348 ; ir:U5|instruction[14]               ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.503      ; 5.853      ;
; -4.279 ; statectrl:U14|current_state.t12     ; statectrl:U14|nextn_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.083     ; 5.198      ;
; -4.272 ; ir:U5|instruction[13]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.491      ; 5.765      ;
; -4.269 ; ir:U5|instruction[13]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.492      ; 5.763      ;
; -4.269 ; ir:U5|instruction[15]               ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.597      ; 5.868      ;
; -4.239 ; ir:U5|instruction[14]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.491      ; 5.732      ;
; -4.181 ; ir:U5|instruction[12]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.598      ; 5.781      ;
; -4.177 ; ir:U5|instruction[15]               ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.598      ; 5.777      ;
; -4.174 ; ir:U5|instruction[13]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.492      ; 5.668      ;
; -4.117 ; ir:U5|instruction[14]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.503      ; 5.622      ;
; -4.114 ; ir:U5|instruction[15]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.607      ; 5.723      ;
; -4.106 ; ir:U5|instruction[12]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.598      ; 5.706      ;
; -4.099 ; ir:U5|instruction[12]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.597      ; 5.698      ;
; -4.084 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.491      ; 5.577      ;
; -4.082 ; ir:U5|instruction[15]               ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.598      ; 5.682      ;
; -4.064 ; ir:U5|instruction[13]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.492      ; 5.558      ;
; -4.043 ; ir:U5|instruction[13]               ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.486      ; 5.531      ;
; -4.010 ; ir:U5|instruction[12]               ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.592      ; 5.604      ;
; -3.990 ; ir:U5|instruction[15]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.609      ; 5.601      ;
; -3.978 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.462      ; 5.442      ;
; -3.970 ; ir:U5|instruction[13]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.491      ; 5.463      ;
; -3.956 ; ir:U5|instruction[15]               ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.597      ; 5.555      ;
; -3.937 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.597      ; 5.536      ;
; -3.935 ; ir:U5|instruction[14]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.501      ; 5.438      ;
; -3.909 ; ir:U5|instruction[12]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.607      ; 5.518      ;
; -3.875 ; ir:U5|instruction[13]               ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.503      ; 5.380      ;
; -3.865 ; ir:U5|instruction[12]               ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.592      ; 5.459      ;
; -3.856 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.491      ; 5.349      ;
; -3.853 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.597      ; 5.452      ;
; -3.842 ; ir:U5|instruction[15]               ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.592      ; 5.436      ;
; -3.831 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.568      ; 5.401      ;
; -3.829 ; ir:U5|instruction[14]               ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.486      ; 5.317      ;
; -3.824 ; ir:U5|instruction[15]               ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.598      ; 5.424      ;
; -3.811 ; ir:U5|instruction[14]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.501      ; 5.314      ;
; -3.778 ; ir:U5|instruction[13]               ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.501      ; 5.281      ;
; -3.775 ; ir:U5|instruction[13]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.501      ; 5.278      ;
; -3.772 ; ir:U5|instruction[15]               ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.607      ; 5.381      ;
; -3.750 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.462      ; 5.214      ;
; -3.747 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.568      ; 5.317      ;
; -3.742 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.491      ; 5.235      ;
; -3.706 ; statectrl:U14|current_state.t11     ; statectrl:U14|ramin_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.083     ; 4.625      ;
; -3.688 ; statectrl:U14|current_state.t12     ; statectrl:U14|ramin_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.093     ; 4.597      ;
; -3.595 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.597      ; 5.194      ;
; -3.550 ; ir:U5|instruction[14]               ; statectrl:U14|enpcout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.491      ; 5.043      ;
; -3.514 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.491      ; 5.007      ;
; -3.511 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.597      ; 5.110      ;
; -3.452 ; ir:U5|instruction[12]               ; statectrl:U14|regwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.692      ; 5.146      ;
; -3.447 ; statectrl:U14|current_state.t12     ; statectrl:U14|ldpc_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.367      ;
; -3.437 ; statectrl:U14|current_state.t6      ; statectrl:U14|romin_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.065     ; 4.374      ;
; -3.420 ; statectrl:U14|current_state.t10     ; statectrl:U14|nextn_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.073     ; 4.349      ;
; -3.400 ; statectrl:U14|counter[7]            ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.320      ;
; -3.395 ; statectrl:U14|counter[0]            ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.315      ;
; -3.389 ; statectrl:U14|counter[7]            ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.309      ;
; -3.384 ; statectrl:U14|counter[0]            ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.304      ;
; -3.358 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.079     ; 4.281      ;
; -3.339 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t18     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.462      ; 4.803      ;
; -3.328 ; ir:U5|instruction[14]               ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.486      ; 4.816      ;
; -3.328 ; statectrl:U14|current_state.t12     ; statectrl:U14|dbfaout_latch      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.248      ;
; -3.323 ; ir:U5|instruction[13]               ; statectrl:U14|regwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.586      ; 4.911      ;
; -3.314 ; alu:U8|zero_flag_latch              ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.500        ; 0.115      ; 3.931      ;
; -3.313 ; statectrl:U14|counter[10]           ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.069     ; 4.246      ;
; -3.302 ; statectrl:U14|counter[10]           ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.069     ; 4.235      ;
; -3.286 ; statectrl:U14|current_state.t11     ; statectrl:U14|nextn_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.073     ; 4.215      ;
; -3.271 ; ir:U5|instruction[12]               ; statectrl:U14|enpcout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.597      ; 4.870      ;
+--------+-------------------------------------+----------------------------------+----------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node               ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -6.830 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.226     ; 5.606      ;
; -6.677 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.202     ; 5.477      ;
; -6.529 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.202     ; 5.329      ;
; -6.518 ; gr:U12|gra_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.563     ; 3.457      ;
; -6.499 ; ir:U5|instruction[6]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.245     ; 5.256      ;
; -6.440 ; gr:U12|gra_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.665     ; 3.277      ;
; -6.438 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.304     ; 5.136      ;
; -6.392 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.328     ; 5.066      ;
; -6.357 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.715     ; 6.644      ;
; -6.354 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.555     ; 3.301      ;
; -6.353 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.657     ; 3.198      ;
; -6.347 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.665     ; 3.184      ;
; -6.322 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.304     ; 5.020      ;
; -6.289 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.328     ; 4.963      ;
; -6.285 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.328     ; 4.959      ;
; -6.266 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.600     ; 3.168      ;
; -6.265 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.715     ; 6.552      ;
; -6.259 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.632     ; 3.129      ;
; -6.251 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.226     ; 5.027      ;
; -6.162 ; gr:U12|grb_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.731     ; 2.933      ;
; -6.149 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.715     ; 6.436      ;
; -6.096 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.941     ; 3.657      ;
; -6.083 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.304     ; 4.781      ;
; -6.079 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.724     ; 2.857      ;
; -6.072 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.821     ; 6.253      ;
; -6.017 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.851     ; 3.168      ;
; -6.010 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.883     ; 3.129      ;
; -6.010 ; gr:U12|grb_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.731     ; 2.781      ;
; -6.004 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.683     ; 6.323      ;
; -5.985 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.588     ; 5.399      ;
; -5.913 ; gr:U12|grb_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.982     ; 2.933      ;
; -5.910 ; gr:U12|grc_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.458     ; 3.954      ;
; -5.879 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.821     ; 6.060      ;
; -5.877 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.821     ; 6.058      ;
; -5.864 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[12] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.976     ; 4.900      ;
; -5.849 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.218     ; 4.133      ;
; -5.846 ; ir:U5|instruction[7]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.334     ; 4.514      ;
; -5.830 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.975     ; 2.857      ;
; -5.791 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[14] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.874     ; 4.929      ;
; -5.761 ; gr:U12|grb_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.982     ; 2.781      ;
; -5.728 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.821     ; 5.909      ;
; -5.719 ; ir:U5|instruction[4]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.334     ; 4.387      ;
; -5.704 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.692     ; 6.014      ;
; -5.695 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.612     ; 5.085      ;
; -5.690 ; gr:U12|gra_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.941     ; 3.251      ;
; -5.677 ; ir:U5|instruction[5]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -2.232     ; 4.447      ;
; -5.635 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.185     ; 5.452      ;
; -5.635 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.976     ; 4.671      ;
; -5.634 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.209     ; 5.427      ;
; -5.627 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.588     ; 5.041      ;
; -5.627 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.591     ; 4.538      ;
; -5.616 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.050     ; 6.568      ;
; -5.612 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.821     ; 5.793      ;
; -5.612 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.116     ; 3.998      ;
; -5.608 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.821     ; 5.789      ;
; -5.570 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.715     ; 5.857      ;
; -5.566 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.785     ; 5.783      ;
; -5.561 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.143     ; 5.420      ;
; -5.534 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.612     ; 4.924      ;
; -5.518 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.785     ; 5.735      ;
; -5.459 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[15] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.785     ; 5.676      ;
; -5.432 ; gr:U12|grd_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.330     ; 4.104      ;
; -5.428 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ir:U5|instruction[9]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.976     ; 4.464      ;
; -5.425 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.683     ; 5.744      ;
; -5.423 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[13] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.874     ; 4.561      ;
; -5.398 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.497     ; 4.403      ;
; -5.397 ; gr:U12|grc_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.445     ; 3.954      ;
; -5.395 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.605     ; 3.292      ;
; -5.389 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; 0.294      ; 6.685      ;
; -5.386 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.008     ; 2.880      ;
; -5.336 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.205     ; 4.133      ;
; -5.322 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.050     ; 6.274      ;
; -5.317 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.009     ; 2.810      ;
; -5.316 ; gr:U12|gra_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.493     ; 4.325      ;
; -5.291 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.794     ; 5.499      ;
; -5.279 ; gr:U12|grd_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.228     ; 4.053      ;
; -5.266 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.794     ; 5.474      ;
; -5.242 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ir:U5|instruction[3]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.260     ; 4.994      ;
; -5.224 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.067     ; 6.159      ;
; -5.221 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ir:U5|instruction[2]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.260     ; 4.973      ;
; -5.210 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.042     ; 6.170      ;
; -5.199 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.059     ; 6.142      ;
; -5.195 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.052     ; 6.145      ;
; -5.185 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; 0.027      ; 6.214      ;
; -5.159 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[15] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.794     ; 5.367      ;
; -5.156 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.043     ; 6.115      ;
; -5.147 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.538     ; 3.111      ;
; -5.146 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.856     ; 3.292      ;
; -5.137 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.259     ; 2.880      ;
; -5.125 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.692     ; 5.435      ;
; -5.123 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.245     ; 4.880      ;
; -5.114 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.578     ; 4.538      ;
; -5.112 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enirin_latch ; 1.000        ; -0.274     ; 5.850      ;
; -5.099 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.103     ; 3.998      ;
; -5.083 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[8]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.857     ; 5.238      ;
; -5.068 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.260     ; 2.810      ;
; -5.056 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; 0.027      ; 6.085      ;
; -5.043 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; 0.294      ; 6.339      ;
; -5.041 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.049     ; 5.994      ;
; -5.040 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.073     ; 5.969      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                                   ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -6.633 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.025     ; 5.657      ;
; -6.632 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.049     ; 5.632      ;
; -6.393 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.445     ; 3.497      ;
; -6.387 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.546     ; 6.890      ;
; -6.267 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.378     ; 3.438      ;
; -6.179 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.378     ; 3.350      ;
; -6.145 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.378     ; 3.316      ;
; -6.144 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.696     ; 3.497      ;
; -6.091 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.423     ; 3.217      ;
; -6.081 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.697     ; 5.443      ;
; -6.080 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.378     ; 3.251      ;
; -6.071 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.378     ; 3.242      ;
; -6.041 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.546     ; 6.544      ;
; -5.842 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.674     ; 3.217      ;
; -5.806 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.506     ; 6.349      ;
; -5.797 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.445     ; 2.901      ;
; -5.776 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.445     ; 2.880      ;
; -5.755 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.386     ; 2.918      ;
; -5.613 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.386     ; 2.776      ;
; -5.611 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.697     ; 4.973      ;
; -5.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.697     ; 4.944      ;
; -5.548 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.696     ; 2.901      ;
; -5.527 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.696     ; 2.880      ;
; -5.506 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.515     ; 6.040      ;
; -5.502 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.055     ; 4.496      ;
; -5.488 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.446     ; 2.591      ;
; -5.466 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.051     ; 4.464      ;
; -5.437 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.055     ; 4.431      ;
; -5.428 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.452     ; 2.525      ;
; -5.413 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.697     ; 4.775      ;
; -5.363 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.966     ; 5.446      ;
; -5.345 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.312     ; 4.582      ;
; -5.333 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.386     ; 2.496      ;
; -5.325 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.452     ; 2.422      ;
; -5.314 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.068     ; 4.295      ;
; -5.248 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.697     ; 4.610      ;
; -5.239 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.697     ; 2.591      ;
; -5.225 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.179     ; 3.595      ;
; -5.224 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.645     ; 5.628      ;
; -5.179 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.703     ; 2.525      ;
; -5.174 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.200      ; 6.423      ;
; -5.161 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -2.055     ; 4.155      ;
; -5.150 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.051     ; 4.148      ;
; -5.149 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.312     ; 4.386      ;
; -5.115 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.939     ; 3.725      ;
; -5.076 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.703     ; 2.422      ;
; -5.074 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -3.455     ; 2.168      ;
; -4.950 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.697     ; 4.312      ;
; -4.915 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.312     ; 4.152      ;
; -4.834 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.027     ; 3.856      ;
; -4.832 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.299     ; 4.582      ;
; -4.825 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -3.706     ; 2.168      ;
; -4.733 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.005      ; 5.797      ;
; -4.712 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.166     ; 3.595      ;
; -4.694 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.697     ; 4.056      ;
; -4.647 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.506     ; 5.190      ;
; -4.636 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.299     ; 4.386      ;
; -4.606 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.697     ; 3.968      ;
; -4.602 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.926     ; 3.725      ;
; -4.560 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.312     ; 3.797      ;
; -4.500 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.005      ; 5.564      ;
; -4.431 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; 1.690      ; 6.910      ;
; -4.427 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.939     ; 3.037      ;
; -4.427 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.005      ; 5.491      ;
; -4.402 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.299     ; 4.152      ;
; -4.387 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.505     ; 4.931      ;
; -4.297 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.005      ; 5.361      ;
; -4.260 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.027     ; 3.282      ;
; -4.245 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; 1.690      ; 7.224      ;
; -4.155 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.515     ; 4.689      ;
; -4.094 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.051     ; 3.092      ;
; -4.093 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.005      ; 5.157      ;
; -4.047 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.299     ; 3.797      ;
; -4.004 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.005      ; 5.068      ;
; -3.984 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.607     ; 2.926      ;
; -3.920 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.505     ; 4.464      ;
; -3.914 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.926     ; 3.037      ;
; -3.900 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.051     ; 2.898      ;
; -3.885 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.793     ; 2.641      ;
; -3.876 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.604     ; 2.821      ;
; -3.843 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.602     ; 2.790      ;
; -3.793 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.416     ; 2.926      ;
; -3.732 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.340     ; 2.441      ;
; -3.694 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.602     ; 2.641      ;
; -3.685 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.413     ; 2.821      ;
; -3.685 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.340     ; 2.394      ;
; -3.652 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.411     ; 2.790      ;
; -3.649 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.312     ; 2.886      ;
; -3.546 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.605     ; 2.490      ;
; -3.512 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.005      ; 4.576      ;
; -3.462 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.920     ; 2.091      ;
; -3.355 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.414     ; 2.490      ;
; -3.322 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.597     ; 2.274      ;
; -3.271 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.729     ; 2.091      ;
; -3.232 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.097     ; 3.184      ;
; -3.136 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.299     ; 2.886      ;
; -3.131 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.406     ; 2.274      ;
; -3.087 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.097     ; 3.039      ;
; -3.062 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.297      ; 4.418      ;
; -3.041 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.094     ; 2.996      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -6.547 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.280     ; 3.779      ;
; -6.436 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.927     ; 5.521      ;
; -6.126 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.448     ; 6.690      ;
; -5.985 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.951     ; 5.046      ;
; -5.838 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.972     ; 4.878      ;
; -5.814 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.972     ; 4.854      ;
; -5.813 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.996     ; 4.829      ;
; -5.768 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.348     ; 2.932      ;
; -5.693 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.599     ; 5.116      ;
; -5.574 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.392     ; 2.694      ;
; -5.568 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.493     ; 6.087      ;
; -5.526 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.493     ; 6.045      ;
; -5.519 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.599     ; 2.932      ;
; -5.515 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.325     ; 2.702      ;
; -5.486 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.907     ; 4.591      ;
; -5.427 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.370     ; 2.569      ;
; -5.412 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.996     ; 4.428      ;
; -5.366 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.908     ; 4.470      ;
; -5.326 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.325     ; 2.513      ;
; -5.325 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.643     ; 2.694      ;
; -5.312 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.448     ; 5.876      ;
; -5.275 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.269     ; 2.518      ;
; -5.262 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.644     ; 4.640      ;
; -5.255 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.547     ; 5.720      ;
; -5.222 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.493     ; 5.741      ;
; -5.217 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.932     ; 4.297      ;
; -5.213 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.269     ; 2.456      ;
; -5.201 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.873     ; 4.340      ;
; -5.185 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.883     ; 4.314      ;
; -5.180 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.873     ; 4.319      ;
; -5.178 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.621     ; 2.569      ;
; -5.175 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.202     ; 2.485      ;
; -5.174 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.244     ; 2.442      ;
; -5.162 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.202     ; 2.472      ;
; -5.159 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.408     ; 5.763      ;
; -5.155 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.926     ; 4.241      ;
; -5.131 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.849     ; 4.294      ;
; -5.112 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.849     ; 4.275      ;
; -5.090 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.335     ; 2.267      ;
; -5.058 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.932     ; 4.138      ;
; -4.987 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.453     ; 5.546      ;
; -4.948 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.298      ; 6.258      ;
; -4.929 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.404     ; 5.537      ;
; -4.915 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.313     ; 2.114      ;
; -4.888 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.269     ; 2.131      ;
; -4.885 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.370     ; 5.527      ;
; -4.871 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.269     ; 2.114      ;
; -4.866 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.370     ; 5.508      ;
; -4.859 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.417     ; 5.454      ;
; -4.856 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.908     ; 3.960      ;
; -4.841 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.586     ; 2.267      ;
; -4.838 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -2.002     ; 3.848      ;
; -4.813 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.404     ; 5.421      ;
; -4.811 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.429     ; 5.394      ;
; -4.783 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.335     ; 1.960      ;
; -4.780 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramin_latch ; 1.000        ; 0.103      ; 5.905      ;
; -4.777 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.822     ; 3.467      ;
; -4.739 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.493     ; 5.258      ;
; -4.716 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.868     ; 4.860      ;
; -4.706 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.521     ; 4.207      ;
; -4.687 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.462     ; 5.237      ;
; -4.683 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.062     ; 3.133      ;
; -4.673 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.521     ; 4.174      ;
; -4.666 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.564     ; 2.114      ;
; -4.660 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.364     ; 5.308      ;
; -4.654 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.429     ; 5.237      ;
; -4.647 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.998     ; 3.661      ;
; -4.639 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.520     ; 2.131      ;
; -4.622 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.520     ; 2.114      ;
; -4.619 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.938     ; 3.693      ;
; -4.586 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.453     ; 5.145      ;
; -4.584 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.644     ; 3.962      ;
; -4.544 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.913     ; 4.643      ;
; -4.544 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.429     ; 5.127      ;
; -4.541 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.370     ; 5.183      ;
; -4.540 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.929     ; 3.623      ;
; -4.534 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.586     ; 1.960      ;
; -4.528 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -1.879     ; 3.661      ;
; -4.520 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.370     ; 5.162      ;
; -4.447 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.555     ; 3.914      ;
; -4.446 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.389     ; 5.069      ;
; -4.436 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.136     ; 3.812      ;
; -4.435 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.417     ; 5.030      ;
; -4.408 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.580     ; 3.850      ;
; -4.405 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.592     ; 4.825      ;
; -4.385 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.429     ; 4.968      ;
; -4.375 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.330     ; 5.057      ;
; -4.360 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.373     ; 4.999      ;
; -4.356 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.580     ; 3.798      ;
; -4.355 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.253      ; 5.620      ;
; -4.354 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.330     ; 5.036      ;
; -4.350 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.253      ; 5.615      ;
; -4.336 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.408     ; 4.940      ;
; -4.286 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.462     ; 4.836      ;
; -4.268 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.797     ; 2.983      ;
; -4.264 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.809     ; 3.467      ;
; -4.244 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.136     ; 3.620      ;
; -4.241 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.875     ; 3.378      ;
; -4.234 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 1.788      ; 6.774      ;
; -4.232 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.389     ; 4.855      ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ir:U5|instruction[10]'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; -6.013 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.182      ; 7.697      ;
; -5.984 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.852     ; 5.634      ;
; -5.983 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.876     ; 5.609      ;
; -5.811 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.197      ; 7.510      ;
; -5.810 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.173      ; 7.485      ;
; -5.788 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.175      ; 7.465      ;
; -5.738 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.627      ; 6.867      ;
; -5.722 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.852     ; 5.372      ;
; -5.712 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.206      ; 7.420      ;
; -5.682 ; ir:U5|instruction[6]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.163      ; 7.347      ;
; -5.565 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.676      ; 8.743      ;
; -5.548 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.198      ; 7.248      ;
; -5.535 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.852     ; 5.185      ;
; -5.530 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.173      ; 7.205      ;
; -5.496 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.864     ; 5.634      ;
; -5.495 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.888     ; 5.609      ;
; -5.476 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.654      ; 8.632      ;
; -5.462 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.197      ; 7.161      ;
; -5.457 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.273     ; 5.686      ;
; -5.456 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.685      ; 8.643      ;
; -5.441 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.876     ; 5.067      ;
; -5.433 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.461     ; 3.474      ;
; -5.432 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grc_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; -0.524     ; 5.420      ;
; -5.410 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.627      ; 6.539      ;
; -5.404 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.173      ; 7.079      ;
; -5.392 ; ir:U5|instruction[2]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.627      ; 6.521      ;
; -5.373 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[1] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.204      ; 7.079      ;
; -5.373 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.852     ; 5.023      ;
; -5.362 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.151      ; 7.015      ;
; -5.340 ; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.685      ; 8.527      ;
; -5.334 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.197      ; 7.033      ;
; -5.319 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.876     ; 4.945      ;
; -5.296 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.876     ; 4.922      ;
; -5.273 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.422      ; 7.697      ;
; -5.259 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grb_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 1.525      ; 7.296      ;
; -5.251 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.011      ; 6.764      ;
; -5.250 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.615      ; 6.867      ;
; -5.249 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.852     ; 4.899      ;
; -5.244 ; ir:U5|instruction[0]                                                                              ; gr:U12|gra_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.994      ; 6.740      ;
; -5.238 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.677      ; 8.417      ;
; -5.234 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.864     ; 5.372      ;
; -5.225 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.627      ; 6.354      ;
; -5.224 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[1] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.180      ; 6.906      ;
; -5.219 ; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.676      ; 8.397      ;
; -5.216 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.676      ; 8.394      ;
; -5.195 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.223     ; 3.474      ;
; -5.187 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 2.725      ; 8.414      ;
; -5.175 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.011      ; 6.688      ;
; -5.174 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.010      ; 6.686      ;
; -5.174 ; ir:U5|instruction[0]                                                                              ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.987      ; 6.663      ;
; -5.171 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.323     ; 5.350      ;
; -5.158 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.217     ; 3.443      ;
; -5.157 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.272     ; 5.887      ;
; -5.157 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.667      ; 6.326      ;
; -5.156 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.249     ; 5.409      ;
; -5.127 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.627      ; 6.256      ;
; -5.126 ; ir:U5|instruction[6]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.292     ; 5.336      ;
; -5.097 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.174      ; 6.773      ;
; -5.088 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.676      ; 8.266      ;
; -5.084 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.876     ; 4.710      ;
; -5.071 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.437      ; 7.510      ;
; -5.070 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.413      ; 7.485      ;
; -5.056 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grb_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 1.525      ; 7.093      ;
; -5.048 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.415      ; 7.465      ;
; -5.047 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.864     ; 5.185      ;
; -5.042 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.324     ; 5.220      ;
; -5.039 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.648     ; 3.893      ;
; -5.026 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[7] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.180      ; 6.708      ;
; -5.008 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.217     ; 3.293      ;
; -5.007 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.535     ; 3.474      ;
; -5.003 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.627      ; 6.132      ;
; -5.000 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.439     ; 3.063      ;
; -4.988 ; ir:U5|instruction[0]                                                                              ; gr:U12|gra_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.987      ; 6.477      ;
; -4.984 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 2.716      ; 8.202      ;
; -4.977 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grb_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.323     ; 5.156      ;
; -4.974 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grb_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 1.534      ; 7.020      ;
; -4.972 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.446      ; 7.420      ;
; -4.969 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.285     ; 5.686      ;
; -4.967 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grc_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; -0.524     ; 4.955      ;
; -4.961 ; gr:U12|gra_latch[6]                                                                               ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; 0.085      ; 5.548      ;
; -4.953 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.888     ; 5.067      ;
; -4.952 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[1] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.249     ; 5.205      ;
; -4.948 ; gr:U12|gra_latch[2]                                                                               ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.217     ; 3.233      ;
; -4.944 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grc_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -0.536     ; 5.420      ;
; -4.943 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.018      ; 6.463      ;
; -4.942 ; ir:U5|instruction[6]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 1.403      ; 7.347      ;
; -4.939 ; ir:U5|instruction[3]                                                                              ; gr:U12|gra_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.490      ; 7.931      ;
; -4.929 ; ir:U5|instruction[3]                                                                              ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.490      ; 7.921      ;
; -4.928 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.295     ; 5.635      ;
; -4.922 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.615      ; 6.539      ;
; -4.919 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grb_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; 0.085      ; 5.506      ;
; -4.918 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.011      ; 6.431      ;
; -4.913 ; ir:U5|instruction[6]                                                                              ; gr:U12|gra_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.975      ; 6.390      ;
; -4.911 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.217     ; 3.196      ;
; -4.904 ; ir:U5|instruction[2]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.615      ; 6.521      ;
; -4.900 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.230      ; 6.632      ;
; -4.887 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grb_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 2.716      ; 8.105      ;
; -4.885 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.864     ; 5.023      ;
; -4.876 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grb_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 1.525      ; 6.913      ;
; -4.870 ; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.676      ; 8.048      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; -5.682 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.615     ; 5.069      ;
; -5.681 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.615     ; 5.068      ;
; -5.639 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.615     ; 5.026      ;
; -5.635 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.615     ; 5.022      ;
; -5.590 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.615     ; 4.977      ;
; -5.560 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.615     ; 4.947      ;
; -5.415 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.615     ; 4.802      ;
; -5.411 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.615     ; 4.798      ;
; -0.725 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.656      ;
; -0.721 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.652      ;
; -0.645 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.575      ;
; -0.645 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.575      ;
; -0.642 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.572      ;
; -0.641 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.571      ;
; -0.544 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.475      ;
; -0.536 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.467      ;
; -0.534 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.465      ;
; -0.534 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.464      ;
; -0.534 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.464      ;
; -0.532 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.463      ;
; -0.532 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.462      ;
; -0.529 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.459      ;
; -0.529 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.460      ;
; -0.529 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.459      ;
; -0.526 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.457      ;
; -0.525 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.456      ;
; -0.268 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.198      ;
; -0.161 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.092      ;
; -0.151 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.071     ; 1.082      ;
; -0.150 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.080      ;
; -0.142 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.072      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                 ; Launch Clock                              ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; -5.396 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.443     ; 5.955      ;
; -5.395 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.467     ; 5.930      ;
; -5.392 ; gr:U12|gra_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.796     ; 4.098      ;
; -5.281 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.443     ; 5.840      ;
; -5.279 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.467     ; 5.814      ;
; -5.180 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.467     ; 5.715      ;
; -5.156 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.863     ; 3.795      ;
; -5.150 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 7.188      ;
; -4.982 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.467     ; 5.517      ;
; -4.978 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.443     ; 5.537      ;
; -4.976 ; gr:U12|gra_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.804     ; 3.674      ;
; -4.971 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 7.009      ;
; -4.967 ; gr:U12|gra_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.804     ; 3.665      ;
; -4.948 ; ir:U5|instruction[6]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.486     ; 5.464      ;
; -4.943 ; gr:U12|gra_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.796     ; 3.649      ;
; -4.912 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.443     ; 5.471      ;
; -4.908 ; gr:U12|gra_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.796     ; 3.614      ;
; -4.907 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.114     ; 3.795      ;
; -4.868 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.012      ; 6.882      ;
; -4.857 ; gr:U12|gra_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.820     ; 3.539      ;
; -4.844 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; uart:uart_inst|txd:inst2|txd_content[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.115     ; 5.741      ;
; -4.830 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.467     ; 5.365      ;
; -4.825 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.443     ; 5.384      ;
; -4.821 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.467     ; 5.356      ;
; -4.804 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.842      ;
; -4.769 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.865     ; 3.406      ;
; -4.754 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.491     ; 5.265      ;
; -4.734 ; gr:U12|gra_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.804     ; 3.432      ;
; -4.722 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.760      ;
; -4.708 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.873     ; 3.337      ;
; -4.704 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.467     ; 5.239      ;
; -4.699 ; gr:U12|gra_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.796     ; 3.405      ;
; -4.676 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.467     ; 5.211      ;
; -4.669 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.863     ; 3.308      ;
; -4.666 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.704      ;
; -4.636 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.443     ; 5.195      ;
; -4.619 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.443     ; 5.178      ;
; -4.613 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.864     ; 3.251      ;
; -4.606 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.644      ;
; -4.569 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[0] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.076      ; 6.647      ;
; -4.549 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.870     ; 3.181      ;
; -4.546 ; gr:U12|grb_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.870     ; 3.178      ;
; -4.538 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; uart:uart_inst|txd:inst2|txd_content[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.115     ; 5.435      ;
; -4.520 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.116     ; 3.406      ;
; -4.459 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.124     ; 3.337      ;
; -4.454 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; uart:uart_inst|txd:inst2|txd_content[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.115     ; 5.351      ;
; -4.453 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[6] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.076      ; 6.531      ;
; -4.446 ; gr:U12|grc_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.597     ; 4.351      ;
; -4.420 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.114     ; 3.308      ;
; -4.417 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.455      ;
; -4.395 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.863     ; 3.034      ;
; -4.390 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.428      ;
; -4.382 ; ir:U5|instruction[7]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.473     ; 4.911      ;
; -4.364 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.115     ; 3.251      ;
; -4.322 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.360      ;
; -4.309 ; ir:U5|instruction[4]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.473     ; 4.838      ;
; -4.300 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.121     ; 3.181      ;
; -4.297 ; gr:U12|grb_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.121     ; 3.178      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.272 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.190      ;
; -4.270 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.308      ;
; -4.269 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[0] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.067      ; 6.338      ;
; -4.240 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; uart:uart_inst|txd:inst2|txd_content[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.115     ; 5.137      ;
; -4.236 ; gr:U12|grc_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.357     ; 4.381      ;
; -4.230 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; uart:uart_inst|txd:inst2|txd_content[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.115     ; 5.127      ;
; -4.229 ; gr:U12|grd_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.469     ; 4.762      ;
; -4.217 ; gr:U12|grc_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; 0.270      ; 4.989      ;
; -4.180 ; ir:U5|instruction[5]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.497     ; 4.685      ;
; -4.171 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; uart:uart_inst|txd:inst2|txd_content[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.115     ; 5.068      ;
; -4.157 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.195      ;
; -4.156 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.076      ; 6.234      ;
; -4.153 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[6] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.067      ; 6.222      ;
; -4.148 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.036      ; 6.186      ;
; -4.146 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -2.114     ; 3.034      ;
; -4.126 ; ir:U5|instruction[8]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.616      ; 5.744      ;
; -4.100 ; statectrl:U14|enrom_latch                                                                         ; uart:uart_inst|txd:inst2|txd_content[3] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.937      ; 6.039      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
; -4.099 ; uart:uart_inst|txd:inst2|xbitcnt[4]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.084     ; 5.017      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -5.212 ; gr:U12|gra_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.520     ; 4.231      ;
; -5.101 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.167     ; 5.973      ;
; -5.098 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.191     ; 5.946      ;
; -4.859 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.587     ; 3.811      ;
; -4.853 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.312      ; 7.204      ;
; -4.752 ; gr:U12|gra_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.528     ; 3.763      ;
; -4.733 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.210     ; 5.562      ;
; -4.636 ; gr:U12|gra_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.520     ; 3.655      ;
; -4.611 ; gr:U12|gra_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.520     ; 3.630      ;
; -4.610 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.838     ; 3.811      ;
; -4.600 ; gr:U12|gra_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.528     ; 3.611      ;
; -4.555 ; gr:U12|gra_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.520     ; 3.574      ;
; -4.548 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.565     ; 3.522      ;
; -4.547 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.161      ; 5.757      ;
; -4.507 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.312      ; 6.858      ;
; -4.507 ; gr:U12|gra_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.528     ; 3.518      ;
; -4.493 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.597     ; 3.435      ;
; -4.433 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.588     ; 3.384      ;
; -4.358 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.161      ; 5.568      ;
; -4.322 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.594     ; 3.267      ;
; -4.299 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.816     ; 3.522      ;
; -4.293 ; gr:U12|gra_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.520     ; 3.312      ;
; -4.272 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.352      ; 6.663      ;
; -4.251 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.587     ; 3.203      ;
; -4.244 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.848     ; 3.435      ;
; -4.184 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.839     ; 3.384      ;
; -4.170 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.594     ; 3.115      ;
; -4.086 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.161      ; 5.296      ;
; -4.073 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.845     ; 3.267      ;
; -4.070 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.321     ; 4.288      ;
; -4.025 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.161      ; 5.235      ;
; -4.019 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.587     ; 2.971      ;
; -4.009 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.081     ; 4.467      ;
; -4.006 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.197     ; 4.848      ;
; -4.002 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.838     ; 3.203      ;
; -3.972 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.343      ; 6.354      ;
; -3.959 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.197     ; 4.801      ;
; -3.932 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.193     ; 4.778      ;
; -3.921 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.845     ; 3.115      ;
; -3.920 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.213      ; 6.172      ;
; -3.846 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.081     ; 4.304      ;
; -3.829 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.892      ; 5.760      ;
; -3.804 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.161      ; 5.014      ;
; -3.795 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.161      ; 5.005      ;
; -3.770 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.838     ; 2.971      ;
; -3.705 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.161      ; 4.915      ;
; -3.659 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.197     ; 4.501      ;
; -3.640 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 2.058      ; 6.737      ;
; -3.624 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.546      ; 4.709      ;
; -3.588 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.161      ; 4.798      ;
; -3.567 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.546      ; 4.652      ;
; -3.557 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.308     ; 4.288      ;
; -3.513 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.193     ; 4.359      ;
; -3.496 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.068     ; 4.467      ;
; -3.445 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.863      ; 6.357      ;
; -3.381 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.546      ; 4.466      ;
; -3.372 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.193     ; 4.218      ;
; -3.333 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.068     ; 4.304      ;
; -3.309 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.169     ; 4.179      ;
; -3.272 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.863      ; 6.184      ;
; -3.205 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.169     ; 4.075      ;
; -3.199 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.863      ; 6.111      ;
; -3.137 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.353      ; 5.529      ;
; -3.122 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.352      ; 5.513      ;
; -3.111 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.559      ; 4.709      ;
; -3.100 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.343      ; 5.482      ;
; -3.054 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.559      ; 4.652      ;
; -3.017 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.546      ; 4.102      ;
; -2.899 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 3.548      ; 7.226      ;
; -2.868 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.559      ; 4.466      ;
; -2.865 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 1.353      ; 5.257      ;
; -2.821 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.254      ; 3.614      ;
; -2.754 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.863      ; 5.666      ;
; -2.713 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 3.548      ; 7.540      ;
; -2.630 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.445      ; 3.614      ;
; -2.594 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.546      ; 3.679      ;
; -2.579 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.482     ; 3.136      ;
; -2.577 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.482     ; 3.134      ;
; -2.568 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.863      ; 5.480      ;
; -2.504 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.559      ; 4.102      ;
; -2.450 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.251      ; 3.240      ;
; -2.440 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.253      ; 3.232      ;
; -2.406 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.863      ; 5.318      ;
; -2.360 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.065      ; 2.964      ;
; -2.357 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.193     ; 3.203      ;
; -2.307 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.062     ; 2.784      ;
; -2.259 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.442      ; 3.240      ;
; -2.249 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.444      ; 3.232      ;
; -2.226 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.863      ; 5.138      ;
; -2.169 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.256      ; 2.964      ;
; -2.116 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.129      ; 2.784      ;
; -2.113 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.863      ; 5.025      ;
; -2.081 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.559      ; 3.679      ;
; -2.065 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.256      ; 2.860      ;
; -2.032 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; 0.761      ; 3.832      ;
; -2.016 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.255      ; 2.810      ;
; -1.874 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.447      ; 2.860      ;
; -1.825 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.446      ; 2.810      ;
; -1.800 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; 0.764      ; 3.603      ;
; -1.779 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 0.261      ; 2.579      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -4.959 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.465     ; 5.543      ;
; -4.784 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.489     ; 5.344      ;
; -4.734 ; gr:U12|gra_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.818     ; 3.465      ;
; -4.647 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.014      ; 6.710      ;
; -4.636 ; gr:U12|gra_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.818     ; 3.367      ;
; -4.548 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.863     ; 3.234      ;
; -4.482 ; gr:U12|gra_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.818     ; 3.213      ;
; -4.472 ; gr:U12|gra_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.826     ; 3.195      ;
; -4.456 ; gr:U12|gra_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.826     ; 3.179      ;
; -4.453 ; ir:U5|instruction[6]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.508     ; 4.994      ;
; -4.437 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.885     ; 3.101      ;
; -4.427 ; gr:U12|gra_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.826     ; 3.150      ;
; -4.299 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.114     ; 3.234      ;
; -4.242 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.892     ; 2.899      ;
; -4.213 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.895     ; 2.867      ;
; -4.189 ; gr:U12|gra_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.818     ; 2.920      ;
; -4.188 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.136     ; 3.101      ;
; -4.178 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.885     ; 2.842      ;
; -4.156 ; gr:U12|gra_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.818     ; 2.887      ;
; -4.111 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.014      ; 6.174      ;
; -4.026 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.892     ; 2.683      ;
; -3.993 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.143     ; 2.899      ;
; -3.988 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 5.047      ;
; -3.964 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.146     ; 2.867      ;
; -3.959 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.495     ; 4.513      ;
; -3.958 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.054      ; 6.061      ;
; -3.955 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.886     ; 2.618      ;
; -3.929 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.136     ; 2.842      ;
; -3.929 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.379     ; 4.099      ;
; -3.926 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.619     ; 3.856      ;
; -3.882 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.885     ; 2.546      ;
; -3.876 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.935      ;
; -3.862 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.495     ; 4.416      ;
; -3.777 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.143     ; 2.683      ;
; -3.743 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.802      ;
; -3.706 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.137     ; 2.618      ;
; -3.658 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.045      ; 5.752      ;
; -3.633 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.136     ; 2.546      ;
; -3.608 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.667      ;
; -3.568 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.627      ;
; -3.566 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.379     ; 3.736      ;
; -3.551 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.248      ; 4.348      ;
; -3.530 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.589      ;
; -3.522 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.495     ; 4.076      ;
; -3.515 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.594      ; 5.158      ;
; -3.514 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.573      ;
; -3.510 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.491     ; 4.068      ;
; -3.472 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.915      ; 5.436      ;
; -3.471 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.760      ; 6.280      ;
; -3.430 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.248      ; 4.227      ;
; -3.416 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.366     ; 4.099      ;
; -3.413 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.606     ; 3.856      ;
; -3.371 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.430      ;
; -3.236 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.467     ; 3.818      ;
; -3.235 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.491     ; 3.793      ;
; -3.233 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.491     ; 3.791      ;
; -3.128 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.565      ; 5.752      ;
; -3.053 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.366     ; 3.736      ;
; -3.049 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.054      ; 5.152      ;
; -3.038 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.261      ; 4.348      ;
; -3.017 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.248      ; 3.814      ;
; -2.967 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.565      ; 5.591      ;
; -2.959 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.248      ; 3.756      ;
; -2.917 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.261      ; 4.227      ;
; -2.857 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.055      ; 4.961      ;
; -2.777 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.565      ; 5.401      ;
; -2.757 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 3.250      ; 6.796      ;
; -2.754 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.565      ; 5.378      ;
; -2.727 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.467     ; 3.309      ;
; -2.622 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.045      ; 4.716      ;
; -2.571 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 3.250      ; 7.110      ;
; -2.504 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.261      ; 3.814      ;
; -2.499 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.780     ; 2.768      ;
; -2.495 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.565      ; 5.119      ;
; -2.446 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.261      ; 3.756      ;
; -2.433 ; gr:U12|grd_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.780     ; 2.702      ;
; -2.387 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.055      ; 4.491      ;
; -2.360 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.045     ; 2.864      ;
; -2.357 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.491     ; 2.915      ;
; -2.343 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.044     ; 2.848      ;
; -2.326 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.565      ; 4.950      ;
; -2.287 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.233     ; 2.603      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.169 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.146      ; 2.864      ;
; -2.163 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.360     ; 2.352      ;
; -2.152 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.147      ; 2.848      ;
; -2.116 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.248      ; 2.913      ;
; -2.096 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.042     ; 2.603      ;
; -2.089 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.565      ; 4.713      ;
; -2.028 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.047     ; 2.530      ;
; -1.972 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.169     ; 2.352      ;
; -1.928 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.042     ; 2.435      ;
; -1.837 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.144      ; 2.530      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_input'                                                                                                                                                  ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[20]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[24]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[26]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[28]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.782 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[30]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.712      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.702 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.632      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.602 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.519      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.578 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.085     ; 4.495      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.483      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.525 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.457      ;
; -3.518 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[20]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.448      ;
; -3.518 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.448      ;
; -3.518 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.448      ;
; -3.518 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[24]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.448      ;
; -3.518 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.448      ;
; -3.518 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.448      ;
; -3.518 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[26]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.448      ;
; -3.518 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.448      ;
; -3.518 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 1.000        ; -0.072     ; 4.448      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'                                                                                                    ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; -3.378 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.397     ; 1.993      ;
; -3.277 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.421     ; 1.868      ;
; -2.999 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.440     ; 1.571      ;
; -2.629 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.427     ; 1.214      ;
; -2.628 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.427     ; 1.213      ;
; -2.627 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -2.427     ; 1.212      ;
; -1.782 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.878     ; 1.916      ;
; -1.782 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.878     ; 1.916      ;
; -1.782 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.878     ; 1.916      ;
; -1.782 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.878     ; 1.916      ;
; -1.782 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.878     ; 1.916      ;
; -1.782 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.878     ; 1.916      ;
; -1.782 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.878     ; 1.916      ;
; -1.782 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.878     ; 1.916      ;
; -1.610 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.881     ; 1.741      ;
; -1.610 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.881     ; 1.741      ;
; -1.610 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.881     ; 1.741      ;
; -1.610 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.881     ; 1.741      ;
; -1.610 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.881     ; 1.741      ;
; -1.610 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.881     ; 1.741      ;
; -1.610 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.881     ; 1.741      ;
; -1.610 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.881     ; 1.741      ;
; -1.473 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.918     ; 1.567      ;
; -1.425 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.918     ; 1.519      ;
; -1.081 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 2.054      ;
; -1.031 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 2.004      ;
; -0.992 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.965      ;
; -0.956 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.929      ;
; -0.955 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.928      ;
; -0.946 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.919      ;
; -0.920 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.893      ;
; -0.905 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.878      ;
; -0.881 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.854      ;
; -0.866 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.839      ;
; -0.830 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.803      ;
; -0.829 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.802      ;
; -0.826 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.799      ;
; -0.821 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.794      ;
; -0.820 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.793      ;
; -0.794 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.767      ;
; -0.787 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.760      ;
; -0.779 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.752      ;
; -0.755 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.728      ;
; -0.748 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.721      ;
; -0.740 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.713      ;
; -0.705 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.678      ;
; -0.704 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.677      ;
; -0.703 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.676      ;
; -0.702 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.675      ;
; -0.700 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.673      ;
; -0.695 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.668      ;
; -0.694 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.667      ;
; -0.177 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.155      ;
; -0.171 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.149      ;
; -0.170 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.148      ;
; -0.169 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.147      ;
; -0.168 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.146      ;
; -0.159 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.137      ;
; -0.153 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.131      ;
; 0.154  ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 0.824      ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.314 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.139     ; 3.119      ;
; -2.314 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.139     ; 3.119      ;
; -2.314 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.139     ; 3.119      ;
; -2.314 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.139     ; 3.119      ;
; -2.314 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.139     ; 3.119      ;
; -2.314 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.139     ; 3.119      ;
; -2.314 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.139     ; 3.119      ;
; -2.314 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.139     ; 3.119      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                             ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; -1.123 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.783     ; 1.342      ;
; -0.777 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.774     ; 1.005      ;
; -0.775 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.774     ; 1.003      ;
; -0.570 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.775     ; 0.797      ;
; -0.568 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.775     ; 0.795      ;
; -0.555 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.762     ; 0.795      ;
; -0.554 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.762     ; 0.794      ;
; -0.554 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.762     ; 0.794      ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -1.952 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; 0.000        ; 2.190      ; 0.693      ;
; -1.476 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; -0.500       ; 2.190      ; 0.669      ;
; 0.196  ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 2.199      ; 2.850      ;
; 0.401  ; statectrl:U14|enuart_latch          ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; statectrl:U14|txd_cmd_latch         ; statectrl:U14|txd_cmd_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.405  ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.195      ; 3.045      ;
; 0.407  ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.195      ; 3.047      ;
; 0.421  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.196      ; 3.072      ;
; 0.426  ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; -0.500       ; 2.199      ; 2.580      ;
; 0.430  ; statectrl:U14|regwt_latch           ; statectrl:U14|regwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; statectrl:U14|enrom_latch           ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.044      ; 0.669      ;
; 0.449  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.164      ; 3.068      ;
; 0.469  ; statectrl:U14|next_state.t3         ; statectrl:U14|current_state.t3      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.737      ;
; 0.470  ; statectrl:U14|next_state.t4         ; statectrl:U14|current_state.t4      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.738      ;
; 0.470  ; statectrl:U14|next_state.t11        ; statectrl:U14|current_state.t11     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.738      ;
; 0.471  ; statectrl:U14|next_state.t_dly70    ; statectrl:U14|current_state.t_dly70 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.738      ;
; 0.493  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.196      ; 3.144      ;
; 0.499  ; statectrl:U14|current_state.t4      ; statectrl:U14|next_state.t5         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.767      ;
; 0.508  ; statectrl:U14|current_state.t_dly70 ; statectrl:U14|next_state.t12        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.775      ;
; 0.509  ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.190      ; 3.144      ;
; 0.518  ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.195      ; 2.658      ;
; 0.521  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.207      ; 3.173      ;
; 0.598  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.195      ; 3.248      ;
; 0.627  ; statectrl:U14|current_state.t18     ; statectrl:U14|next_state.t18        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.893      ;
; 0.628  ; statectrl:U14|current_state.t3      ; statectrl:U14|next_state.t4         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.896      ;
; 0.635  ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.195      ; 2.775      ;
; 0.645  ; statectrl:U14|next_state.t10        ; statectrl:U14|current_state.t10     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.913      ;
; 0.647  ; statectrl:U14|next_state.t7         ; statectrl:U14|current_state.t7      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.915      ;
; 0.647  ; statectrl:U14|next_state.t17        ; statectrl:U14|current_state.t17     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.915      ;
; 0.649  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.164      ; 2.768      ;
; 0.650  ; statectrl:U14|next_state.t6         ; statectrl:U14|current_state.t6      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.917      ;
; 0.692  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.207      ; 2.844      ;
; 0.705  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.972      ;
; 0.706  ; statectrl:U14|counter[5]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.973      ;
; 0.707  ; statectrl:U14|counter[15]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.973      ;
; 0.708  ; statectrl:U14|counter_dly70[1]      ; statectrl:U14|counter_dly70[1]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; statectrl:U14|counter_dly70[2]      ; statectrl:U14|counter_dly70[2]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.974      ;
; 0.711  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.977      ;
; 0.712  ; statectrl:U14|counter_dly70[4]      ; statectrl:U14|counter_dly70[4]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; statectrl:U14|current_state.t1      ; statectrl:U14|next_state.t2         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.978      ;
; 0.712  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.978      ;
; 0.719  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.207      ; 2.871      ;
; 0.728  ; ir:U5|instruction[10]               ; statectrl:U14|nextn_latch           ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.195      ; 3.378      ;
; 0.731  ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.190      ; 2.866      ;
; 0.785  ; statectrl:U14|current_state.t_dly70 ; statectrl:U14|next_state.t_dly70    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.052      ;
; 0.785  ; statectrl:U14|current_state.t11     ; statectrl:U14|next_state.t17        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.053      ;
; 0.792  ; statectrl:U14|current_state.t5      ; statectrl:U14|enpcout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.060      ;
; 0.794  ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.190      ; 3.439      ;
; 0.797  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.205      ; 3.457      ;
; 0.804  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.196      ; 2.955      ;
; 0.850  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.207      ; 3.502      ;
; 0.854  ; statectrl:U14|current_state.t17     ; statectrl:U14|next_state.t11        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.122      ;
; 0.885  ; statectrl:U14|counter_dly70[0]      ; statectrl:U14|counter_dly70[0]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.152      ;
; 0.915  ; statectrl:U14|next_state.t1         ; statectrl:U14|current_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.181      ;
; 0.916  ; statectrl:U14|next_state.t14        ; statectrl:U14|current_state.t14     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.373     ; 0.738      ;
; 0.922  ; statectrl:U14|current_state.t17     ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.190      ;
; 0.924  ; statectrl:U14|next_state.t18        ; statectrl:U14|current_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.190      ;
; 0.938  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.196      ; 3.589      ;
; 0.943  ; statectrl:U14|current_state.t7      ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.248      ; 1.386      ;
; 0.949  ; statectrl:U14|current_state.t3      ; statectrl:U14|rstpc_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.217      ;
; 0.960  ; statectrl:U14|counter[1]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.227      ;
; 0.982  ; statectrl:U14|current_state.t9      ; statectrl:U14|next_state.t10        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.250      ;
; 0.988  ; statectrl:U14|current_state.t12     ; statectrl:U14|dbfbout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.256      ;
; 0.991  ; statectrl:U14|current_state.t10     ; statectrl:U14|next_state.t11        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.259      ;
; 1.013  ; statectrl:U14|current_state.t10     ; statectrl:U14|ldpc_latch            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.074      ; 1.282      ;
; 1.029  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; statectrl:U14|counter[14]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; statectrl:U14|counter[0]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.296      ;
; 1.030  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.296      ;
; 1.032  ; statectrl:U14|counter_dly70[1]      ; statectrl:U14|counter_dly70[2]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.299      ;
; 1.032  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.298      ;
; 1.033  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.300      ;
; 1.040  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.059      ; 1.294      ;
; 1.041  ; statectrl:U14|next_state.t15        ; statectrl:U14|current_state.t15     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.074      ; 1.310      ;
; 1.042  ; statectrl:U14|counter_dly70[2]      ; statectrl:U14|counter_dly70[4]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.309      ;
; 1.045  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.311      ;
; 1.056  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.196      ; 3.207      ;
; 1.060  ; statectrl:U14|counter[19]           ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.326      ;
; 1.061  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.059      ; 1.315      ;
; 1.061  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.196      ; 3.212      ;
; 1.064  ; statectrl:U14|counter_dly70[6]      ; statectrl:U14|counter_dly70[6]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.331      ;
; 1.065  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.331      ;
; 1.065  ; statectrl:U14|counter[18]           ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.331      ;
; 1.068  ; statectrl:U14|counter_dly70[7]      ; statectrl:U14|counter_dly70[7]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.335      ;
; 1.069  ; statectrl:U14|counter_dly70[9]      ; statectrl:U14|counter_dly70[9]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.336      ;
; 1.070  ; statectrl:U14|counter_dly70[5]      ; statectrl:U14|counter_dly70[5]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.337      ;
; 1.077  ; statectrl:U14|counter[2]            ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.344      ;
; 1.077  ; statectrl:U14|counter[6]            ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.344      ;
; 1.077  ; statectrl:U14|counter[0]            ; statectrl:U14|counter[0]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.344      ;
; 1.079  ; statectrl:U14|counter[3]            ; statectrl:U14|counter[3]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.346      ;
; 1.081  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.348      ;
; 1.088  ; statectrl:U14|rstpc_latch           ; statectrl:U14|rstpc_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.356      ;
; 1.089  ; statectrl:U14|current_state.t3      ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.244      ; 1.528      ;
; 1.096  ; statectrl:U14|uart_reset_latch      ; statectrl:U14|uart_reset_latch      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.364      ;
; 1.098  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.195      ; 3.248      ;
; 1.114  ; statectrl:U14|current_state.t13     ; statectrl:U14|regwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.195      ; 1.504      ;
; 1.122  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.388      ;
; 1.122  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.205      ; 3.282      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ir:U5|instruction[10]'                                                                                                                                ;
+--------+------------------------------------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node             ; Launch Clock                     ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+
; -0.296 ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.076      ; 5.225      ;
; -0.240 ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.076      ; 5.281      ;
; -0.212 ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 5.301      ;
; -0.177 ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 5.336      ;
; -0.137 ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.076      ; 5.384      ;
; -0.006 ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 5.507      ;
; 0.065  ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 5.578      ;
; 0.074  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.142      ; 5.661      ;
; 0.146  ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 5.659      ;
; 0.149  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.869      ; 4.463      ;
; 0.319  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.629      ; 4.393      ;
; 0.323  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.393      ; 5.661      ;
; 0.324  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.136      ; 5.905      ;
; 0.373  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.142      ; 5.960      ;
; 0.394  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.135      ; 5.974      ;
; 0.426  ; pc:U7|addr_latch[7]                            ; gr:U12|grb_latch[7] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 4.075      ; 4.706      ;
; 0.461  ; ir:U5|instruction[10]                          ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.076      ; 5.972      ;
; 0.494  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.629      ; 4.568      ;
; 0.511  ; ir:U5|instruction[10]                          ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.076      ; 6.022      ;
; 0.528  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[0] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.741      ; 4.214      ;
; 0.573  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.387      ; 5.905      ;
; 0.618  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.393      ; 6.456      ;
; 0.622  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.393      ; 5.960      ;
; 0.624  ; ir:U5|instruction[10]                          ; gr:U12|gra_latch[2] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 6.127      ;
; 0.626  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.135      ; 6.206      ;
; 0.627  ; ir:U5|instruction[10]                          ; gr:U12|gra_latch[0] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 6.130      ;
; 0.628  ; pc:U7|addr_latch[1]                            ; gr:U12|grb_latch[1] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 4.075      ; 4.908      ;
; 0.631  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[6] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.741      ; 4.317      ;
; 0.632  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.145      ; 6.222      ;
; 0.643  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[6] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.741      ; 4.829      ;
; 0.643  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.386      ; 5.974      ;
; 0.645  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[0] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.741      ; 4.831      ;
; 0.652  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.135      ; 6.232      ;
; 0.656  ; dbufferb:U10|data_latch[5]                     ; gr:U12|gra_latch[5] ; statectrl:U14|dbfbin_latch       ; ir:U5|instruction[10] ; 0.000        ; 2.097      ; 2.968      ;
; 0.662  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.856      ; 4.463      ;
; 0.663  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.113      ; 6.221      ;
; 0.687  ; pc:U7|addr_latch[0]                            ; gr:U12|grd_latch[0] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 2.423      ; 3.315      ;
; 0.700  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.856      ; 5.001      ;
; 0.755  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.002      ; 4.202      ;
; 0.756  ; pc:U7|addr_latch[3]                            ; gr:U12|grb_latch[3] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 4.069      ; 5.030      ;
; 0.756  ; dbufferb:U10|data_latch[6]                     ; gr:U12|gra_latch[6] ; statectrl:U14|dbfbin_latch       ; ir:U5|instruction[10] ; 0.000        ; 2.098      ; 3.069      ;
; 0.764  ; pc:U7|addr_latch[4]                            ; gr:U12|grb_latch[4] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 4.068      ; 5.037      ;
; 0.765  ; pc:U7|addr_latch[7]                            ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 3.508      ;
; 0.766  ; pc:U7|addr_latch[1]                            ; gr:U12|gra_latch[1] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.758      ; 4.229      ;
; 0.781  ; ir:U5|instruction[10]                          ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.393      ; 6.609      ;
; 0.781  ; pc:U7|addr_latch[4]                            ; gr:U12|grd_latch[4] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 2.423      ; 3.409      ;
; 0.795  ; pc:U7|addr_latch[5]                            ; gr:U12|grb_latch[5] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 4.046      ; 5.046      ;
; 0.802  ; pc:U7|addr_latch[0]                            ; gr:U12|grb_latch[0] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 4.068      ; 5.075      ;
; 0.807  ; pc:U7|addr_latch[7]                            ; gr:U12|gra_latch[7] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.758      ; 4.270      ;
; 0.824  ; ir:U5|instruction[10]                          ; gr:U12|gra_latch[4] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 6.327      ;
; 0.832  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.616      ; 4.393      ;
; 0.838  ; pc:U7|addr_latch[1]                            ; gr:U12|grc_latch[1] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 2.298      ; 3.341      ;
; 0.840  ; dbufferb:U10|data_latch[5]                     ; gr:U12|gra_latch[5] ; statectrl:U14|enalu_latch        ; ir:U5|instruction[10] ; 0.000        ; 1.913      ; 2.968      ;
; 0.853  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.387      ; 6.685      ;
; 0.870  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 4.030      ; 4.845      ;
; 0.875  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.386      ; 6.206      ;
; 0.881  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.396      ; 6.222      ;
; 0.881  ; ir:U5|instruction[10]                          ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.142      ; 6.458      ;
; 0.885  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.002      ; 4.332      ;
; 0.890  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[2] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.717      ; 5.052      ;
; 0.898  ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.076      ; 5.919      ;
; 0.899  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[2] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.717      ; 4.561      ;
; 0.901  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.386      ; 6.232      ;
; 0.912  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.364      ; 6.221      ;
; 0.917  ; pc:U7|addr_latch[6]                            ; gr:U12|grd_latch[6] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 2.423      ; 3.545      ;
; 0.917  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.616      ; 4.978      ;
; 0.918  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[4] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.741      ; 4.604      ;
; 0.928  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[7] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 4.030      ; 5.403      ;
; 0.928  ; pc:U7|addr_latch[4]                            ; gr:U12|gra_latch[4] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.750      ; 4.383      ;
; 0.932  ; ir:U5|instruction[10]                          ; gr:U12|gra_latch[3] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 6.435      ;
; 0.936  ; ir:U5|instruction[10]                          ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 3.741      ; 5.112      ;
; 0.938  ; dbufferb:U10|data_latch[2]                     ; gr:U12|gra_latch[2] ; statectrl:U14|dbfbin_latch       ; ir:U5|instruction[10] ; 0.000        ; 1.907      ; 3.060      ;
; 0.940  ; dbufferb:U10|data_latch[6]                     ; gr:U12|gra_latch[6] ; statectrl:U14|enalu_latch        ; ir:U5|instruction[10] ; 0.000        ; 1.914      ; 3.069      ;
; 0.944  ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.076      ; 5.965      ;
; 0.944  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[2] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.002      ; 4.391      ;
; 0.955  ; statectrl:U14|regrd1_latch                     ; gr:U12|grb_latch[3] ; clk_divider:U1|clk_out           ; ir:U5|instruction[10] ; 0.000        ; 3.299      ; 4.469      ;
; 0.956  ; ir:U5|instruction[10]                          ; gr:U12|grc_latch[7] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 3.869      ; 5.260      ;
; 0.968  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[3] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.717      ; 4.630      ;
; 0.970  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[1] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 4.030      ; 4.945      ;
; 0.972  ; ir:U5|instruction[10]                          ; gr:U12|gra_latch[5] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.068      ; 6.475      ;
; 0.973  ; pc:U7|addr_latch[7]                            ; gr:U12|grd_latch[7] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 2.712      ; 3.890      ;
; 0.974  ; ir:U5|instruction[10]                          ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.393      ; 6.802      ;
; 0.974  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[3] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.717      ; 5.136      ;
; 0.976  ; pc:U7|addr_latch[1]                            ; gr:U12|grd_latch[1] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; 0.000        ; 2.712      ; 3.893      ;
; 0.982  ; pc:U7|addr_latch[0]                            ; gr:U12|gra_latch[0] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.750      ; 4.437      ;
; 0.982  ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.068      ; 5.995      ;
; 0.983  ; statectrl:U14|ramrd_latch                      ; gr:U12|grd_latch[4] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.741      ; 5.169      ;
; 0.991  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.616      ; 5.052      ;
; 0.993  ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; gr:U12|grd_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; ir:U5|instruction[10] ; 0.000        ; 1.077      ; 2.285      ;
; 1.003  ; statectrl:U14|enuart_latch                     ; gr:U12|grd_latch[6] ; clk_divider:U1|clk_out           ; ir:U5|instruction[10] ; 0.000        ; 1.654      ; 2.872      ;
; 1.004  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 3.002      ; 4.451      ;
; 1.007  ; statectrl:U14|ramrd_latch                      ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.616      ; 4.568      ;
; 1.015  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.393      ; 6.853      ;
; 1.020  ; ir:U5|instruction[10]                          ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 3.629      ; 5.084      ;
; 1.023  ; statectrl:U14|ramrd_latch                      ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; 0.000        ; 5.386      ; 6.854      ;
; 1.024  ; ir:U5|instruction[10]                          ; gr:U12|gra_latch[6] ; ir:U5|instruction[10]            ; ir:U5|instruction[10] ; 0.000        ; 5.076      ; 6.535      ;
; 1.026  ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.076      ; 6.047      ;
; 1.029  ; pc:U7|addr_latch[5]                            ; gr:U12|gra_latch[5] ; statectrl:U14|nextn_latch        ; ir:U5|instruction[10] ; -0.500       ; 3.750      ; 4.484      ;
; 1.033  ; statectrl:U14|ramrd_latch                      ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch        ; ir:U5|instruction[10] ; -0.500       ; 5.068      ; 6.046      ;
; 1.036  ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; gr:U12|grd_latch[0] ; uart:uart_inst|rxd:inst1|r_ready ; ir:U5|instruction[10] ; 0.000        ; 1.088      ; 2.339      ;
+--------+------------------------------------------------+---------------------+----------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                     ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; -0.022 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.610      ; 3.838      ;
; 0.021  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.610      ; 3.891      ;
; 0.064  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.483      ; 3.807      ;
; 0.183  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.295      ; 3.738      ;
; 0.191  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.297      ; 3.748      ;
; 0.337  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.292      ; 3.889      ;
; 0.351  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.294      ; 3.905      ;
; 0.402  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.287      ; 3.949      ;
; 0.519  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 3.293      ; 4.072      ;
; 0.523  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.293      ; 4.066      ;
; 0.556  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.287      ; 4.093      ;
; 0.683  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.483      ; 4.416      ;
; 0.863  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.610      ; 4.223      ;
; 0.870  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.483      ; 4.113      ;
; 0.895  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.610      ; 4.265      ;
; 0.907  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.297      ; 3.964      ;
; 0.922  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.295      ; 3.977      ;
; 0.955  ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.865      ; 2.340      ;
; 0.977  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.292      ; 4.519      ;
; 1.065  ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.771      ; 2.356      ;
; 1.068  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.294      ; 4.122      ;
; 1.081  ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.292      ; 2.883      ;
; 1.108  ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.724      ; 2.352      ;
; 1.169  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.292      ; 4.221      ;
; 1.253  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.531      ; 1.999      ;
; 1.253  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.287      ; 4.300      ;
; 1.276  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 3.293      ; 4.329      ;
; 1.279  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.294      ; 4.823      ;
; 1.280  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.295      ; 4.825      ;
; 1.314  ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.674      ; 2.508      ;
; 1.329  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.610      ; 5.199      ;
; 1.330  ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.410      ; 2.260      ;
; 1.359  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.293      ; 4.402      ;
; 1.405  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 3.297      ; 4.952      ;
; 1.421  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.246      ; 1.882      ;
; 1.421  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.193      ; 1.829      ;
; 1.439  ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.969      ; 2.918      ;
; 1.499  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.483      ; 5.242      ;
; 1.529  ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.765      ; 2.814      ;
; 1.539  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.287      ; 4.576      ;
; 1.644  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.316      ; 1.980      ;
; 1.662  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.513      ; 2.695      ;
; 1.704  ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.448      ; 2.672      ;
; 1.747  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.572      ; 2.534      ;
; 1.747  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.531      ; 2.493      ;
; 1.779  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.483      ; 5.012      ;
; 1.809  ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.975      ; 3.294      ;
; 1.829  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.144      ; 2.188      ;
; 1.833  ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.322      ; 2.175      ;
; 1.840  ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.974      ; 3.324      ;
; 1.845  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.522      ; 2.887      ;
; 1.863  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.315      ; 2.198      ;
; 1.882  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.531      ; 2.628      ;
; 1.893  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.295      ; 2.403      ;
; 1.906  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.374      ; 2.300      ;
; 1.914  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.193      ; 2.322      ;
; 1.915  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.531      ; 2.661      ;
; 1.932  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.048      ; 1.980      ;
; 1.936  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.470      ; 2.621      ;
; 1.948  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.572      ; 2.735      ;
; 1.961  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.572      ; 2.748      ;
; 1.961  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.295      ; 5.516      ;
; 1.962  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.572      ; 2.749      ;
; 1.980  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; -0.500       ; 3.610      ; 5.350      ;
; 2.026  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.316      ; 2.362      ;
; 2.032  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.470      ; 2.717      ;
; 2.100  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.292      ; 5.142      ;
; 2.101  ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; dbufferb:U10|data_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.830      ; 2.451      ;
; 2.103  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; -0.500       ; 3.483      ; 5.346      ;
; 2.105  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.144      ; 2.464      ;
; 2.106  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.429      ; 2.750      ;
; 2.120  ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.413      ; 3.053      ;
; 2.121  ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.054      ; 2.175      ;
; 2.128  ; alu:U8|alu_result_latch[1]                                                                        ; alu:U8|zero_flag_latch     ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.402      ; 2.050      ;
; 2.141  ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 2.165      ; 3.816      ;
; 2.151  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.047      ; 2.198      ;
; 2.161  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.193      ; 2.569      ;
; 2.189  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.297      ; 5.746      ;
; 2.194  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.106      ; 2.300      ;
; 2.197  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.294      ; 5.751      ;
; 2.212  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.246      ; 2.673      ;
; 2.230  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.293      ; 5.783      ;
; 2.279  ; alu:U8|alu_result_latch[6]                                                                        ; alu:U8|zero_flag_latch     ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.128      ; 1.927      ;
; 2.284  ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; dbufferb:U10|data_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.636      ; 2.440      ;
; 2.286  ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.977      ; 3.773      ;
; 2.300  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.675      ; 3.485      ;
; 2.314  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.048      ; 2.362      ;
; 2.316  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.294      ; 5.360      ;
; 2.322  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.287      ; 5.869      ;
; 2.325  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 3.292      ; 5.877      ;
; 2.332  ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; dbufferb:U10|data_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.629      ; 2.481      ;
; 2.335  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.429      ; 2.979      ;
; 2.342  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.206      ; 3.068      ;
; 2.350  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.523      ; 3.393      ;
; 2.408  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.396      ; 3.324      ;
; 2.425  ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.388      ; 3.333      ;
; 2.433  ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; dbufferb:U10|data_latch[7] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.946      ; 2.899      ;
; 2.462  ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.976      ; 3.948      ;
; 2.471  ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 1.522      ; 3.513      ;
; 2.483  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 3.295      ; 5.528      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock                     ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+----------------------------+--------------+------------+------------+
; 0.169 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.419      ; 3.838      ;
; 0.232 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.419      ; 3.891      ;
; 0.275 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.292      ; 3.807      ;
; 0.394 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.104      ; 3.738      ;
; 0.402 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.106      ; 3.748      ;
; 0.548 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.101      ; 3.889      ;
; 0.562 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.103      ; 3.905      ;
; 0.613 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.096      ; 3.949      ;
; 0.714 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.102      ; 4.066      ;
; 0.730 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.102      ; 4.072      ;
; 0.747 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.096      ; 4.093      ;
; 0.874 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.292      ; 4.416      ;
; 1.054 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.419      ; 4.223      ;
; 1.061 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.292      ; 4.113      ;
; 1.086 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.419      ; 4.265      ;
; 1.098 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.106      ; 3.964      ;
; 1.113 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.104      ; 3.977      ;
; 1.146 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.674      ; 2.340      ;
; 1.168 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.101      ; 4.519      ;
; 1.256 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.580      ; 2.356      ;
; 1.259 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.103      ; 4.122      ;
; 1.272 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.101      ; 2.883      ;
; 1.299 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.533      ; 2.352      ;
; 1.360 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.101      ; 4.221      ;
; 1.444 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.096      ; 4.300      ;
; 1.467 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.102      ; 4.329      ;
; 1.470 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.103      ; 4.823      ;
; 1.471 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.104      ; 4.825      ;
; 1.505 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.483      ; 2.508      ;
; 1.520 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.419      ; 5.199      ;
; 1.521 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.219      ; 2.260      ;
; 1.550 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.102      ; 4.402      ;
; 1.596 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.106      ; 4.952      ;
; 1.630 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.778      ; 2.918      ;
; 1.690 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.292      ; 5.242      ;
; 1.720 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.574      ; 2.814      ;
; 1.730 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.096      ; 4.576      ;
; 1.853 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.322      ; 2.695      ;
; 1.895 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.257      ; 2.672      ;
; 1.932 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.048      ; 1.980      ;
; 1.970 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.292      ; 5.012      ;
; 2.000 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.784      ; 3.294      ;
; 2.019 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.059     ; 1.980      ;
; 2.031 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.783      ; 3.324      ;
; 2.036 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.331      ; 2.887      ;
; 2.121 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.054      ; 2.175      ;
; 2.151 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 2.198      ;
; 2.152 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.104      ; 5.516      ;
; 2.171 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.419      ; 5.350      ;
; 2.194 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.106      ; 2.300      ;
; 2.208 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.053     ; 2.175      ;
; 2.238 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.060     ; 2.198      ;
; 2.281 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.001     ; 2.300      ;
; 2.291 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.101      ; 5.142      ;
; 2.292 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; dbufferb:U10|data_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.639      ; 2.451      ;
; 2.294 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.292      ; 5.346      ;
; 2.311 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.222      ; 3.053      ;
; 2.314 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.048      ; 2.362      ;
; 2.332 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.974      ; 3.816      ;
; 2.380 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.106      ; 5.746      ;
; 2.388 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.103      ; 5.751      ;
; 2.401 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.059     ; 2.362      ;
; 2.421 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.102      ; 5.783      ;
; 2.475 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; dbufferb:U10|data_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.445      ; 2.440      ;
; 2.477 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.786      ; 3.773      ;
; 2.491 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.484      ; 3.485      ;
; 2.507 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.103      ; 5.360      ;
; 2.513 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.096      ; 5.869      ;
; 2.516 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.101      ; 5.877      ;
; 2.523 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; dbufferb:U10|data_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.438      ; 2.481      ;
; 2.533 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.015      ; 3.068      ;
; 2.541 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.332      ; 3.393      ;
; 2.599 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.205      ; 3.324      ;
; 2.616 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.197      ; 3.333      ;
; 2.624 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; dbufferb:U10|data_latch[7] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.755      ; 2.899      ;
; 2.653 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.785      ; 3.948      ;
; 2.662 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.331      ; 3.513      ;
; 2.674 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.104      ; 5.528      ;
; 2.706 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.195      ; 3.421      ;
; 2.718 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.013      ; 3.251      ;
; 2.747 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.009      ; 3.276      ;
; 2.755 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.788      ; 4.053      ;
; 2.779 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.332      ; 3.631      ;
; 2.782 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.014      ; 3.316      ;
; 2.793 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.106      ; 5.649      ;
; 2.799 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.004      ; 3.323      ;
; 2.803 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.104      ; 5.667      ;
; 2.838 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.014      ; 3.372      ;
; 2.850 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 2.897      ;
; 2.852 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.015      ; 3.387      ;
; 2.860 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.005      ; 3.385      ;
; 2.880 ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.240      ; 3.140      ;
; 2.881 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.322      ; 3.723      ;
; 2.897 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.478      ; 3.885      ;
; 2.913 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.008      ; 4.441      ;
; 2.937 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.060     ; 2.897      ;
; 2.953 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.008      ; 3.481      ;
; 2.955 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.048      ; 3.003      ;
; 2.984 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.106      ; 5.850      ;
; 2.992 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.103      ; 5.855      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_input'                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.398 ; clk_divider:U1|counter[0]                           ; clk_divider:U1|counter[0]                           ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.684      ;
; 0.416 ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; rom_new:U4|monostable_trigger:inst3|counter[0]      ; rom_new:U4|monostable_trigger:inst3|counter[0]      ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart:uart_inst|monostable_trigger:inst8|counter[0]  ; uart:uart_inst|monostable_trigger:inst8|counter[0]  ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.684      ;
; 0.456 ; clk_divider:U1|counter[17]                          ; clk_divider:U1|counter[17]                          ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.723      ;
; 0.478 ; clk_divider:U1|counter[17]                          ; clk_divider:U1|clk_led                              ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.745      ;
; 0.560 ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.294      ;
; 0.566 ; uart:uart_inst|monostable_trigger:inst8|counter[30] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.300      ;
; 0.566 ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.300      ;
; 0.567 ; uart:uart_inst|baud_gen:inst|cnt[30]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.535      ; 1.297      ;
; 0.567 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.301      ;
; 0.576 ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.310      ;
; 0.579 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.313      ;
; 0.659 ; uart:uart_inst|baud_gen:inst|cnt[29]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.535      ; 1.389      ;
; 0.660 ; uart:uart_inst|monostable_trigger:inst8|counter[20] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.394      ;
; 0.682 ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.416      ;
; 0.684 ; clk_divider:U1|counter[8]                           ; clk_divider:U1|counter[8]                           ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; clk_divider:U1|counter[6]                           ; clk_divider:U1|counter[6]                           ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.951      ;
; 0.685 ; clk_divider:U1|counter[12]                          ; clk_divider:U1|counter[12]                          ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; clk_divider:U1|counter[4]                           ; clk_divider:U1|counter[4]                           ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.952      ;
; 0.686 ; clk_divider:U1|counter[14]                          ; clk_divider:U1|counter[14]                          ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.953      ;
; 0.687 ; clk_divider:U1|counter[10]                          ; clk_divider:U1|counter[10]                          ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.973      ;
; 0.688 ; clk_divider:U1|counter[15]                          ; clk_divider:U1|counter[15]                          ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; clk_divider:U1|counter[2]                           ; clk_divider:U1|counter[2]                           ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.422      ;
; 0.688 ; uart:uart_inst|monostable_trigger:inst8|counter[26] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.422      ;
; 0.689 ; clk_divider:U1|counter[16]                          ; clk_divider:U1|counter[16]                          ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; clk_divider:U1|counter[9]                           ; clk_divider:U1|counter[9]                           ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; uart:uart_inst|baud_gen:inst|cnt[31]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_inst|baud_gen:inst|cnt[28]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.535      ; 1.419      ;
; 0.689 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.975      ;
; 0.690 ; clk_divider:U1|counter[11]                          ; clk_divider:U1|counter[11]                          ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; clk_divider:U1|counter[7]                           ; clk_divider:U1|counter[7]                           ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; clk_divider:U1|counter[13]                          ; clk_divider:U1|counter[13]                          ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; clk_divider:U1|counter[3]                           ; clk_divider:U1|counter[3]                           ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.977      ;
; 0.693 ; uart:uart_inst|monostable_trigger:inst8|counter[12] ; uart:uart_inst|monostable_trigger:inst8|counter[12] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; uart:uart_inst|monostable_trigger:inst8|counter[13] ; uart:uart_inst|monostable_trigger:inst8|counter[13] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; uart:uart_inst|monostable_trigger:inst8|counter[14] ; uart:uart_inst|monostable_trigger:inst8|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.979      ;
; 0.694 ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.962      ;
; 0.697 ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.431      ;
; 0.698 ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.432      ;
; 0.704 ; uart:uart_inst|baud_gen:inst|cnt[15]                ; uart:uart_inst|baud_gen:inst|cnt[15]                ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.971      ;
; 0.705 ; uart:uart_inst|monostable_trigger:inst7|counter[6]  ; uart:uart_inst|monostable_trigger:inst7|counter[6]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_inst|baud_gen:inst|cnt[13]                ; uart:uart_inst|baud_gen:inst|cnt[13]                ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|baud_gen:inst|cnt[11]                ; uart:uart_inst|baud_gen:inst|cnt[11]                ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_inst|baud_gen:inst|cnt[19]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_inst|baud_gen:inst|cnt[21]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_inst|baud_gen:inst|cnt[29]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; rom_new:U4|monostable_trigger:inst3|counter[6]      ; rom_new:U4|monostable_trigger:inst3|counter[6]      ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_inst|baud_gen:inst|cnt[27]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[15]     ; rom_new:U4|monostable_trigger:inst3|counter[15]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst8|counter[5]  ; uart:uart_inst|monostable_trigger:inst8|counter[5]  ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rom_new:U4|monostable_trigger:inst3|counter[21]     ; rom_new:U4|monostable_trigger:inst3|counter[21]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rom_new:U4|monostable_trigger:inst3|counter[29]     ; rom_new:U4|monostable_trigger:inst3|counter[29]     ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.401 ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.684      ;
; 0.465 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.733      ;
; 0.485 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.753      ;
; 0.491 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.759      ;
; 0.493 ; uart:uart_inst|txd:inst2|state.x_shift  ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.760      ;
; 0.494 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.762      ;
; 0.621 ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready  ; uart:uart_inst|baud_gen:inst|bclk ; -0.500       ; 3.430      ; 4.006      ;
; 0.650 ; statectrl:U14|uart_reset_latch          ; uart:uart_inst|rxd:inst1|r_ready        ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.343      ; 2.208      ;
; 0.676 ; statectrl:U14|txd_cmd_latch             ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.320      ; 2.211      ;
; 0.703 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.971      ;
; 0.703 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.971      ;
; 0.704 ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; statectrl:U14|txd_cmd_latch             ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.320      ; 2.248      ;
; 0.713 ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.980      ;
; 0.732 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 1.000      ;
; 0.733 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 1.001      ;
; 0.735 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 1.003      ;
; 0.738 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 1.006      ;
; 0.741 ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready  ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 3.430      ; 4.626      ;
; 0.745 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_stop   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 1.012      ;
; 0.754 ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 1.022      ;
; 0.763 ; uart:uart_inst|txd:inst2|state.x_stop   ; uart:uart_inst|txd:inst2|txds           ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 1.030      ;
; 0.769 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 1.037      ;
; 0.795 ; uart:uart_inst|rxd:inst1|state.r_start  ; uart:uart_inst|rxd:inst1|state.r_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 1.063      ;
; 0.810 ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 3.412      ; 4.667      ;
; 0.816 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_shift  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 1.083      ;
; 0.915 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 1.183      ;
; 0.942 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 1.210      ;
; 0.957 ; statectrl:U14|txd_cmd_latch             ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.320      ; 2.492      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'                                                                                                    ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.483 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.722      ;
; 0.719 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.958      ;
; 0.723 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.962      ;
; 0.724 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.963      ;
; 0.726 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.965      ;
; 0.727 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.966      ;
; 0.735 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.974      ;
; 0.749 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.988      ;
; 1.036 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.280      ;
; 1.037 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.281      ;
; 1.039 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.283      ;
; 1.040 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.284      ;
; 1.041 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.285      ;
; 1.043 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.287      ;
; 1.052 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.296      ;
; 1.052 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.296      ;
; 1.054 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.298      ;
; 1.055 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.299      ;
; 1.131 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.375      ;
; 1.140 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.384      ;
; 1.145 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.389      ;
; 1.158 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.402      ;
; 1.159 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.403      ;
; 1.161 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.405      ;
; 1.162 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.406      ;
; 1.174 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.418      ;
; 1.176 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.420      ;
; 1.177 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.421      ;
; 1.253 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.497      ;
; 1.267 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.511      ;
; 1.280 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.524      ;
; 1.283 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.527      ;
; 1.284 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.528      ;
; 1.298 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.542      ;
; 1.375 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.619      ;
; 1.405 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.649      ;
; 1.931 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.734     ; 1.402      ;
; 1.975 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.734     ; 1.446      ;
; 2.098 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.698     ; 1.605      ;
; 2.098 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.698     ; 1.605      ;
; 2.098 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.698     ; 1.605      ;
; 2.098 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.698     ; 1.605      ;
; 2.098 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.698     ; 1.605      ;
; 2.098 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.698     ; 1.605      ;
; 2.098 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.698     ; 1.605      ;
; 2.098 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.698     ; 1.605      ;
; 2.228 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.695     ; 1.738      ;
; 2.228 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.695     ; 1.738      ;
; 2.228 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.695     ; 1.738      ;
; 2.228 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.695     ; 1.738      ;
; 2.228 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.695     ; 1.738      ;
; 2.228 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.695     ; 1.738      ;
; 2.228 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.695     ; 1.738      ;
; 2.228 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.695     ; 1.738      ;
; 3.124 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.183     ; 1.146      ;
; 3.125 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.183     ; 1.147      ;
; 3.127 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.183     ; 1.149      ;
; 3.457 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.195     ; 1.467      ;
; 3.663 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.176     ; 1.692      ;
; 3.752 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -2.154     ; 1.803      ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; 0.683 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 0.949      ;
; 0.684 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 0.950      ;
; 0.685 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 0.951      ;
; 0.707 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 0.973      ;
; 0.733 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.000      ;
; 0.740 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 1.006      ;
; 0.782 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.049      ;
; 0.865 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 1.131      ;
; 0.866 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 1.132      ;
; 0.867 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 1.133      ;
; 1.032 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.299      ;
; 1.034 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.301      ;
; 1.035 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.302      ;
; 1.072 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 1.338      ;
; 1.074 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 1.340      ;
; 1.077 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 1.343      ;
; 1.078 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 1.344      ;
; 1.080 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.071      ; 1.346      ;
; 1.103 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.370      ;
; 1.141 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.408      ;
; 1.150 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.417      ;
; 1.152 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.419      ;
; 1.154 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.421      ;
; 5.091 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.357     ; 3.949      ;
; 5.101 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.358     ; 3.958      ;
; 5.130 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.357     ; 3.988      ;
; 5.130 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.357     ; 3.988      ;
; 5.256 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.358     ; 4.113      ;
; 5.284 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.358     ; 4.141      ;
; 5.507 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.358     ; 4.364      ;
; 5.556 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.358     ; 4.413      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.701 ; pc:U7|addr_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.109      ; 3.040      ;
; 0.738 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 3.427      ; 4.135      ;
; 0.798 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 3.427      ; 4.695      ;
; 0.897 ; pc:U7|addr_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.109      ; 3.236      ;
; 0.929 ; pc:U7|addr_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.109      ; 3.268      ;
; 0.989 ; pc:U7|addr_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.109      ; 3.328      ;
; 1.024 ; pc:U7|addr_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.109      ; 3.363      ;
; 1.126 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 3.427      ; 5.033      ;
; 1.185 ; pc:U7|addr_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.109      ; 3.524      ;
; 1.195 ; pc:U7|addr_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.109      ; 3.534      ;
; 1.223 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.339      ; 2.802      ;
; 1.246 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.774      ; 2.260      ;
; 1.261 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.763      ; 2.264      ;
; 1.271 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.340      ; 2.851      ;
; 1.385 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.774      ; 2.399      ;
; 1.425 ; pc:U7|addr_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.109      ; 3.764      ;
; 1.511 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.771      ; 2.522      ;
; 1.522 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 3.427      ; 4.929      ;
; 1.548 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.330      ; 3.118      ;
; 1.598 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.330      ; 3.168      ;
; 1.598 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.771      ; 2.609      ;
; 1.654 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.771      ; 2.665      ;
; 1.676 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.809      ; 3.715      ;
; 1.716 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.763      ; 2.719      ;
; 1.739 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.576      ; 2.555      ;
; 1.792 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.449      ; 1.981      ;
; 1.822 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.456      ; 2.018      ;
; 1.865 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.774      ; 2.879      ;
; 1.871 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.451      ; 2.062      ;
; 1.916 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.340      ; 3.496      ;
; 1.976 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.265      ; 1.981      ;
; 1.989 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.809      ; 4.028      ;
; 2.000 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.446      ; 2.186      ;
; 2.006 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.016      ; 4.262      ;
; 2.006 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.272      ; 2.018      ;
; 2.055 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.267      ; 2.062      ;
; 2.089 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.339      ; 3.668      ;
; 2.117 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.266      ; 2.123      ;
; 2.165 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.809      ; 4.204      ;
; 2.184 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.262      ; 2.186      ;
; 2.189 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.191      ; 2.120      ;
; 2.251 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.564      ; 2.555      ;
; 2.265 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.447      ; 2.452      ;
; 2.270 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.448      ; 2.458      ;
; 2.273 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.205      ; 3.718      ;
; 2.289 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.809      ; 4.328      ;
; 2.301 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.082      ; 2.123      ;
; 2.321 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.300      ; 3.861      ;
; 2.357 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.809      ; 4.396      ;
; 2.358 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.016     ; 2.582      ;
; 2.373 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.007      ; 2.120      ;
; 2.411 ; gr:U12|grd_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.294     ; 2.357      ;
; 2.449 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.263      ; 2.452      ;
; 2.454 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.264      ; 2.458      ;
; 2.462 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.809      ; 4.501      ;
; 2.463 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.294     ; 2.409      ;
; 2.507 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.576      ; 3.323      ;
; 2.525 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.897      ; 3.662      ;
; 2.582 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.576      ; 3.398      ;
; 2.634 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.809      ; 4.673      ;
; 2.650 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.007      ; 2.897      ;
; 2.719 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.809      ; 4.758      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.931 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.576      ; 3.747      ;
; 2.958 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.576      ; 3.774      ;
; 3.019 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.564      ; 3.323      ;
; 3.064 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.027     ; 3.277      ;
; 3.084 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.007      ; 3.331      ;
; 3.094 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.564      ; 3.398      ;
; 3.096 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.016     ; 3.320      ;
; 3.100 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.016     ; 3.324      ;
; 3.176 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.300      ; 4.716      ;
; 3.275 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.016     ; 3.499      ;
; 3.282 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.257     ; 3.265      ;
; 3.328 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.027     ; 3.541      ;
; 3.342 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.149     ; 3.433      ;
; 3.400 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.710      ;
; 3.443 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.564      ; 3.747      ;
; 3.470 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.564      ; 3.774      ;
; 3.570 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.149     ; 3.661      ;
; 3.570 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.880      ;
; 3.573 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.883      ;
; 3.575 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.885      ;
; 3.576 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.039     ; 3.277      ;
; 3.631 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.941      ;
; 3.699 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 4.009      ;
; 3.706 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.149     ; 3.797      ;
; 3.742 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.726     ; 2.256      ;
; 3.773 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.725     ; 2.288      ;
; 3.794 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.269     ; 3.265      ;
; 3.812 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 4.122      ;
; 3.816 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.142     ; 3.914      ;
; 3.822 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 4.132      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.783 ; pc:U7|addr_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.380      ; 3.403      ;
; 0.908 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 3.698      ; 4.586      ;
; 0.935 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 3.698      ; 5.113      ;
; 1.005 ; pc:U7|addr_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.380      ; 3.625      ;
; 1.011 ; pc:U7|addr_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.380      ; 3.631      ;
; 1.139 ; pc:U7|addr_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.380      ; 3.759      ;
; 1.214 ; pc:U7|addr_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.380      ; 3.834      ;
; 1.263 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 3.698      ; 5.451      ;
; 1.376 ; pc:U7|addr_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.380      ; 3.996      ;
; 1.397 ; pc:U7|addr_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.380      ; 4.017      ;
; 1.417 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.045      ; 2.712      ;
; 1.457 ; pc:U7|addr_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.380      ; 4.077      ;
; 1.473 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.034      ; 2.757      ;
; 1.483 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.611      ; 3.344      ;
; 1.542 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.042      ; 2.834      ;
; 1.563 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.045      ; 2.858      ;
; 1.575 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.610      ; 3.435      ;
; 1.593 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.042      ; 2.885      ;
; 1.659 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 3.698      ; 5.347      ;
; 1.766 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.727      ; 2.243      ;
; 1.798 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.034      ; 3.082      ;
; 1.810 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.601      ; 3.661      ;
; 1.881 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.045      ; 3.176      ;
; 1.888 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.080      ; 4.208      ;
; 1.900 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.601      ; 3.751      ;
; 1.950 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.543      ; 2.243      ;
; 1.953 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.722      ; 2.425      ;
; 2.004 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.720      ; 2.474      ;
; 2.006 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 1.042      ; 3.298      ;
; 2.071 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.080      ; 4.391      ;
; 2.073 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 2.287      ; 4.610      ;
; 2.091 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.847      ; 3.188      ;
; 2.137 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.538      ; 2.425      ;
; 2.149 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.537      ; 2.436      ;
; 2.171 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.610      ; 4.031      ;
; 2.181 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.080      ; 4.501      ;
; 2.188 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.536      ; 2.474      ;
; 2.256 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.611      ; 4.117      ;
; 2.271 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.462      ; 2.483      ;
; 2.281 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.718      ; 2.749      ;
; 2.302 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.255      ; 2.807      ;
; 2.317 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.717      ; 2.784      ;
; 2.321 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.080      ; 4.641      ;
; 2.333 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.353      ; 2.436      ;
; 2.355 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 1.476      ; 4.081      ;
; 2.406 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.080      ; 4.726      ;
; 2.455 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.278      ; 2.483      ;
; 2.465 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.534      ; 2.749      ;
; 2.479 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.023     ; 2.706      ;
; 2.493 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.023     ; 2.720      ;
; 2.501 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.533      ; 2.784      ;
; 2.526 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.847      ; 3.623      ;
; 2.603 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.835      ; 3.188      ;
; 2.622 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.719      ; 3.091      ;
; 2.662 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.168      ; 4.080      ;
; 2.673 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.571      ; 4.494      ;
; 2.674 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.080      ; 4.994      ;
; 2.801 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.080      ; 5.121      ;
; 2.806 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.535      ; 3.091      ;
; 2.824 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.847      ; 3.921      ;
; 2.986 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.080      ; 5.306      ;
; 2.990 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.847      ; 4.087      ;
; 3.002 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.278      ; 3.530      ;
; 3.013 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.847      ; 4.110      ;
; 3.038 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.835      ; 3.623      ;
; 3.116 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.278      ; 3.644      ;
; 3.182 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.255      ; 3.687      ;
; 3.228 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.571      ; 5.049      ;
; 3.276 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.244      ; 3.770      ;
; 3.279 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.488      ; 4.007      ;
; 3.308 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.255      ; 3.813      ;
; 3.336 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.835      ; 3.921      ;
; 3.344 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.244      ; 3.838      ;
; 3.364 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.014      ; 3.628      ;
; 3.377 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.488      ; 4.105      ;
; 3.424 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.122      ; 3.796      ;
; 3.502 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.835      ; 4.087      ;
; 3.518 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.488      ; 4.246      ;
; 3.520 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.488      ; 4.248      ;
; 3.525 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.835      ; 4.110      ;
; 3.592 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.255      ; 4.097      ;
; 3.650 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.122      ; 4.022      ;
; 3.652 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.122      ; 4.024      ;
; 3.706 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.488      ; 4.434      ;
; 3.707 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.488      ; 4.435      ;
; 3.788 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.232      ; 3.770      ;
; 3.855 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.454     ; 2.651      ;
; 3.856 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.232      ; 3.838      ;
; 3.876 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.002      ; 3.628      ;
; 3.914 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.488      ; 4.642      ;
; 3.953 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.129      ; 4.332      ;
; 3.956 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.461     ; 2.745      ;
; 4.002 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.488      ; 4.730      ;
; 4.017 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.454     ; 2.813      ;
; 4.093 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.461     ; 2.882      ;
; 4.094 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.455     ; 2.889      ;
; 4.115 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.214     ; 2.651      ;
; 4.139 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.151      ; 4.540      ;
; 4.216 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.221     ; 2.745      ;
; 4.252 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.463     ; 3.039      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.870 ; ram_new:U3|ram_ctrl:inst1|address_latch[5]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.014      ; 1.114      ;
; 0.939 ; ram_new:U3|ram_ctrl:inst1|address_latch[3]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.031     ; 1.138      ;
; 0.961 ; ram_new:U3|ram_ctrl:inst1|address_latch[6]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.075     ; 1.116      ;
; 1.129 ; ram_new:U3|ram_ctrl:inst1|address_latch[0]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.014      ; 1.373      ;
; 1.191 ; ram_new:U3|ram_ctrl:inst1|address_latch[7]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.050     ; 1.371      ;
; 1.208 ; ram_new:U3|ram_ctrl:inst1|address_latch[1]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.050     ; 1.388      ;
; 1.261 ; ram_new:U3|ram_ctrl:inst1|address_latch[2]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.109     ; 1.382      ;
; 1.267 ; ram_new:U3|ram_ctrl:inst1|address_latch[4]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.109     ; 1.388      ;
; 1.820 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 1.763      ; 4.053      ;
; 1.982 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; 1.763      ; 3.715      ;
; 2.268 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.445      ; 2.943      ;
; 2.344 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.901     ; 1.683      ;
; 2.351 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.445      ; 3.026      ;
; 2.354 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.324     ; 2.270      ;
; 2.380 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.445      ; 3.055      ;
; 2.645 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.445      ; 3.320      ;
; 2.659 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.445      ; 3.334      ;
; 2.677 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 1.763      ; 4.920      ;
; 2.681 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.334     ; 2.587      ;
; 2.759 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.145      ; 3.134      ;
; 2.852 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.445      ; 3.527      ;
; 2.858 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.325     ; 2.773      ;
; 2.875 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.215     ; 1.400      ;
; 2.885 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.445      ; 3.560      ;
; 3.026 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; 1.763      ; 4.769      ;
; 3.059 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.399     ; 1.400      ;
; 3.102 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.890     ; 2.452      ;
; 3.142 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.445      ; 3.817      ;
; 3.167 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.901     ; 2.506      ;
; 3.183 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.334     ; 3.089      ;
; 3.227 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.890     ; 2.577      ;
; 3.234 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.890     ; 2.584      ;
; 3.255 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.893     ; 2.602      ;
; 3.289 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.893     ; 2.636      ;
; 3.374 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.088     ; 2.526      ;
; 3.419 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.352      ; 4.011      ;
; 3.440 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.459     ; 3.221      ;
; 3.455 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.893     ; 2.802      ;
; 3.479 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.208     ; 2.011      ;
; 3.527 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.145      ; 3.902      ;
; 3.551 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.324     ; 3.467      ;
; 3.627 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.217     ; 2.150      ;
; 3.640 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.473     ; 1.907      ;
; 3.651 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.325     ; 3.566      ;
; 3.663 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.392     ; 2.011      ;
; 3.811 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.401     ; 2.150      ;
; 3.815 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.213     ; 2.342      ;
; 3.824 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.657     ; 1.907      ;
; 3.825 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.958     ; 2.107      ;
; 3.834 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.398     ; 2.176      ;
; 3.862 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.958     ; 2.144      ;
; 3.886 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.100     ; 2.526      ;
; 3.905 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.216     ; 2.429      ;
; 3.933 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.145      ; 4.308      ;
; 3.956 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.364     ; 3.832      ;
; 3.988 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.218     ; 2.510      ;
; 3.999 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.397     ; 2.342      ;
; 4.006 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.145      ; 4.381      ;
; 4.015 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.680     ; 2.575      ;
; 4.018 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.582     ; 2.176      ;
; 4.089 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.400     ; 2.429      ;
; 4.119 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.145      ; 4.494      ;
; 4.126 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.767     ; 3.599      ;
; 4.147 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.691     ; 2.696      ;
; 4.170 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.145      ; 4.545      ;
; 4.172 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.402     ; 2.510      ;
; 4.179 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.680     ; 2.739      ;
; 4.239 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.088     ; 3.391      ;
; 4.269 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.145      ; 4.644      ;
; 4.285 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.657     ; 2.868      ;
; 4.345 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.145      ; 4.720      ;
; 4.495 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.088     ; 3.647      ;
; 4.577 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.447     ; 3.360      ;
; 4.625 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.447     ; 3.408      ;
; 4.659 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.703     ; 2.696      ;
; 4.675 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.088     ; 3.827      ;
; 4.690 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.691     ; 3.239      ;
; 4.733 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.921     ; 3.052      ;
; 4.751 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.100     ; 3.391      ;
; 4.801 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.657     ; 3.384      ;
; 4.805 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.364     ; 4.681      ;
; 4.875 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.088     ; 4.027      ;
; 4.887 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.447     ; 3.670      ;
; 5.007 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.100     ; 3.647      ;
; 5.021 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -1.813     ; 3.448      ;
; 5.044 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.680     ; 3.604      ;
; 5.090 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.447     ; 3.873      ;
; 5.123 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -3.398     ; 1.965      ;
; 5.187 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.100     ; 3.827      ;
; 5.197 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.447     ; 3.980      ;
; 5.202 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.703     ; 3.239      ;
; 5.237 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -1.825     ; 3.652      ;
; 5.245 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.933     ; 3.052      ;
; 5.263 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.680     ; 3.823      ;
; 5.286 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -1.813     ; 3.713      ;
; 5.325 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -3.396     ; 2.169      ;
; 5.363 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -1.813     ; 3.790      ;
; 5.377 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -3.390     ; 2.227      ;
; 5.382 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.447     ; 4.165      ;
; 5.383 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -3.158     ; 1.965      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node               ; Launch Clock                     ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------------+----------------------------+--------------+------------+------------+
; 0.968 ; ir:U5|state                                                                                       ; ir:U5|state           ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.073      ; 1.236      ;
; 1.046 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.745      ; 4.736      ;
; 1.068 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.739      ; 4.752      ;
; 1.128 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.758      ; 4.831      ;
; 1.134 ; ir:U5|state                                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.073      ; 1.402      ;
; 1.139 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.715      ; 4.799      ;
; 1.145 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[1]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.397      ; 3.747      ;
; 1.149 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[7]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.427      ; 3.781      ;
; 1.150 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.745      ; 5.340      ;
; 1.188 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.758      ; 5.391      ;
; 1.215 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.739      ; 5.399      ;
; 1.227 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[0]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.421      ; 3.853      ;
; 1.227 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[4]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.427      ; 3.859      ;
; 1.335 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.740      ; 5.020      ;
; 1.349 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.715      ; 5.509      ;
; 1.364 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.745      ; 5.054      ;
; 1.414 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[6]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.440      ; 4.059      ;
; 1.423 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[5]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.427      ; 4.055      ;
; 1.441 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.740      ; 5.626      ;
; 1.456 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.739      ; 5.650      ;
; 1.471 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.715      ; 5.641      ;
; 1.484 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.745      ; 5.684      ;
; 1.490 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ir:U5|instruction[6]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.094      ; 2.799      ;
; 1.500 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.671      ; 3.386      ;
; 1.518 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[11] ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.422      ; 4.145      ;
; 1.537 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.745      ; 5.727      ;
; 1.540 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.745      ; 5.230      ;
; 1.576 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ir:U5|instruction[0]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.086      ; 2.877      ;
; 1.604 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 3.745      ; 5.294      ;
; 1.640 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.745      ; 5.830      ;
; 1.654 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 2.656      ; 4.255      ;
; 1.707 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[4]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.745      ; 5.907      ;
; 1.717 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.652      ; 3.584      ;
; 1.762 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.656      ; 4.863      ;
; 1.765 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 3.745      ; 5.955      ;
; 1.813 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[8]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.338      ; 3.356      ;
; 1.820 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.715      ; 5.490      ;
; 1.824 ; ir:U5|state                                                                                       ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.055      ; 2.074      ;
; 1.826 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ir:U5|instruction[5]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.089      ; 3.130      ;
; 1.827 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.661      ; 3.703      ;
; 1.833 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.745      ; 5.533      ;
; 1.852 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.739      ; 5.546      ;
; 1.853 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.658      ; 3.726      ;
; 1.857 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[11] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.740      ; 6.052      ;
; 1.873 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.758      ; 6.086      ;
; 1.905 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.140      ; 4.250      ;
; 1.936 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ir:U5|instruction[7]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.081      ; 3.232      ;
; 1.950 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.745      ; 6.150      ;
; 1.952 ; ir:U5|state                                                                                       ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.065      ; 2.212      ;
; 1.965 ; ir:U5|state                                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.035      ; 2.195      ;
; 2.019 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.642      ; 3.876      ;
; 2.021 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[6]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.780      ; 2.516      ;
; 2.021 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ir:U5|instruction[1]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.062      ; 3.298      ;
; 2.022 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ir:U5|instruction[10] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.092      ; 3.329      ;
; 2.024 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 3.745      ; 6.224      ;
; 2.037 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ir:U5|instruction[4]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.089      ; 3.341      ;
; 2.042 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.643      ; 3.900      ;
; 2.042 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[8]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 2.656      ; 5.153      ;
; 2.047 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.652      ; 3.914      ;
; 2.050 ; dbufferb:U10|data_latch[5]                                                                        ; ir:U5|instruction[5]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.774      ; 2.539      ;
; 2.062 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[10] ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.427      ; 4.694      ;
; 2.103 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[4]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.745      ; 5.803      ;
; 2.148 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ir:U5|instruction[11] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 1.084      ; 3.447      ;
; 2.152 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.642      ; 4.009      ;
; 2.162 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ir:U5|instruction[8]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 0.003      ; 2.380      ;
; 2.174 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 2.236      ; 4.355      ;
; 2.191 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.648      ; 4.054      ;
; 2.191 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.651      ; 4.057      ;
; 2.193 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.648      ; 4.056      ;
; 2.205 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[6]  ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 0.596      ; 2.516      ;
; 2.213 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.236      ; 4.894      ;
; 2.223 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 2.236      ; 4.404      ;
; 2.233 ; ir:U5|state                                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.059      ; 2.487      ;
; 2.233 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 2.304      ; 4.732      ;
; 2.233 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 0.889      ; 3.337      ;
; 2.234 ; dbufferb:U10|data_latch[5]                                                                        ; ir:U5|instruction[5]  ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 0.590      ; 2.539      ;
; 2.241 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.648      ; 4.104      ;
; 2.243 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.236      ; 4.924      ;
; 2.246 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 2.334      ; 4.775      ;
; 2.253 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[11] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.740      ; 5.948      ;
; 2.269 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.758      ; 5.982      ;
; 2.321 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 2.097      ; 4.623      ;
; 2.329 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.628      ; 4.172      ;
; 2.329 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[10] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.658      ; 4.202      ;
; 2.330 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[0]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.758      ; 2.803      ;
; 2.342 ; statectrl:U14|enpcout_latch                                                                       ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.652      ; 4.209      ;
; 2.346 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.745      ; 6.046      ;
; 2.357 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[3]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.918      ; 3.480      ;
; 2.394 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.618      ; 4.227      ;
; 2.397 ; dbufferb:U10|data_latch[4]                                                                        ; ir:U5|instruction[4]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.769      ; 2.881      ;
; 2.400 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.658      ; 4.273      ;
; 2.406 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.648      ; 4.269      ;
; 2.409 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[7]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.509      ; 2.633      ;
; 2.410 ; statectrl:U14|enpcout_latch                                                                       ; ir:U5|instruction[11] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.653      ; 4.278      ;
; 2.413 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.657      ; 4.285      ;
; 2.420 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 3.745      ; 6.120      ;
; 2.421 ; dbufferb:U10|data_latch[1]                                                                        ; ir:U5|instruction[1]  ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; -0.500       ; 0.735      ; 2.871      ;
; 2.432 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.658      ; 4.305      ;
; 2.435 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.618      ; 4.268      ;
; 2.436 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[10] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 1.648      ; 4.299      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                             ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; 0.997 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.475     ; 0.737      ;
; 0.997 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.475     ; 0.737      ;
; 0.998 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.475     ; 0.738      ;
; 1.009 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.486     ; 0.738      ;
; 1.011 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.486     ; 0.740      ;
; 1.185 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.486     ; 0.914      ;
; 1.186 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.486     ; 0.915      ;
; 1.442 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.494     ; 1.163      ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                    ; Launch Clock                     ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; 1.621 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.929      ; 3.985      ;
; 1.650 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.903      ; 3.988      ;
; 1.773 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.903      ; 3.611      ;
; 1.792 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.964      ; 4.191      ;
; 1.793 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.929      ; 3.657      ;
; 1.831 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.646      ; 2.672      ;
; 1.871 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.964      ; 3.770      ;
; 1.876 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.585      ; 2.656      ;
; 1.955 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.964      ; 4.354      ;
; 1.968 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.964      ; 3.867      ;
; 2.017 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.836      ; 4.288      ;
; 2.022 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.836      ; 3.793      ;
; 2.030 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.903      ; 4.368      ;
; 2.079 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.611      ; 2.885      ;
; 2.091 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.903      ; 3.929      ;
; 2.097 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.585      ; 2.877      ;
; 2.155 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.735     ; 1.625      ;
; 2.165 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.158     ; 2.212      ;
; 2.181 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.518      ; 2.894      ;
; 2.211 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.903      ; 4.559      ;
; 2.287 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.964      ; 4.696      ;
; 2.289 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.689     ; 1.805      ;
; 2.307 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.518      ; 3.020      ;
; 2.310 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.964      ; 4.719      ;
; 2.319 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.836      ; 4.590      ;
; 2.329 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.646      ; 3.170      ;
; 2.395 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.836      ; 4.676      ;
; 2.423 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.903      ; 4.771      ;
; 2.424 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.836      ; 4.195      ;
; 2.492 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.168     ; 2.529      ;
; 2.530 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.817     ; 1.918      ;
; 2.534 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.929      ; 4.908      ;
; 2.560 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.903      ; 4.408      ;
; 2.570 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.311      ; 3.076      ;
; 2.580 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.184     ; 2.601      ;
; 2.596 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.123     ; 2.678      ;
; 2.641 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.692     ; 2.154      ;
; 2.663 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.761     ; 2.107      ;
; 2.683 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.964      ; 4.592      ;
; 2.686 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.049     ; 1.342      ;
; 2.703 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 2.775      ;
; 2.706 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.964      ; 4.615      ;
; 2.709 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.883      ; 5.027      ;
; 2.709 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.883      ; 4.527      ;
; 2.710 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.820     ; 2.095      ;
; 2.772 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.903      ; 4.620      ;
; 2.791 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.836      ; 4.572      ;
; 2.834 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.836      ; 5.115      ;
; 2.870 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.233     ; 1.342      ;
; 2.892 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.565      ; 3.652      ;
; 2.920 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.194     ; 2.931      ;
; 2.930 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.929      ; 4.804      ;
; 2.934 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.135     ; 1.504      ;
; 2.953 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.492      ; 3.650      ;
; 2.973 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.261     ; 2.917      ;
; 2.973 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.750     ; 2.428      ;
; 3.001 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.251     ; 2.955      ;
; 3.001 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.012     ; 1.694      ;
; 3.004 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.123     ; 3.086      ;
; 3.021 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.197     ; 1.529      ;
; 3.075 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.261     ; 3.019      ;
; 3.091 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.205     ; 3.091      ;
; 3.106 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.261     ; 3.050      ;
; 3.118 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.319     ; 1.504      ;
; 3.119 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.346      ; 3.660      ;
; 3.125 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.261     ; 3.069      ;
; 3.133 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.194     ; 3.144      ;
; 3.136 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.333     ; 1.508      ;
; 3.145 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.252     ; 3.098      ;
; 3.165 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.492      ; 3.862      ;
; 3.185 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.196     ; 1.694      ;
; 3.193 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.346      ; 3.734      ;
; 3.205 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.381     ; 1.529      ;
; 3.219 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.124     ; 3.300      ;
; 3.220 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.319     ; 3.106      ;
; 3.230 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.836      ; 5.011      ;
; 3.231 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.883      ; 5.559      ;
; 3.251 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.293     ; 3.163      ;
; 3.263 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 3.335      ;
; 3.266 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.185     ; 3.286      ;
; 3.273 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.285      ; 3.753      ;
; 3.281 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.184     ; 3.302      ;
; 3.284 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.145     ; 1.844      ;
; 3.290 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.553      ; 4.048      ;
; 3.296 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.251     ; 3.250      ;
; 3.297 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.252     ; 3.250      ;
; 3.307 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.553      ; 4.065      ;
; 3.316 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.251     ; 3.270      ;
; 3.320 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.517     ; 1.508      ;
; 3.321 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 3.393      ;
; 3.334 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 3.406      ;
; 3.335 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.123     ; 3.417      ;
; 3.346 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.194     ; 3.357      ;
; 3.354 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.518      ; 4.077      ;
; 3.358 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -1.818     ; 1.745      ;
; 3.373 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.077     ; 2.001      ;
; 3.383 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.184     ; 3.404      ;
; 3.387 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.194     ; 3.398      ;
; 3.416 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.214     ; 3.407      ;
; 3.424 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.251     ; 3.378      ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 2.813 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.000      ; 3.003      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_input'                                                                                                                                                                       ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -1.566 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.081      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[15]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[14]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[13]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[12]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[11]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[10]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[9]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[8]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[7]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[6]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[5]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[4]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[3]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[2]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.492 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[1]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.477     ; 2.007      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[30]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[28]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[27]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[26]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[23]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[21]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[20]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[19]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[18]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -1.352 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.866      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.945 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.088      ; 2.035      ;
; -0.925 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.478     ; 1.439      ;
; -0.904 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.030     ; 1.866      ;
; -0.904 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.030     ; 1.866      ;
; -0.904 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.030     ; 1.866      ;
; -0.904 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.030     ; 1.866      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.633 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.730      ;
; -0.463 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.503      ;
; -0.342 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.095      ; 1.439      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.334 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.297      ; 3.373      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.314 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.298      ; 3.354      ;
; -0.198 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.297      ; 3.737      ;
; -0.198 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.297      ; 3.737      ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                        ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -0.691 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 1.000        ; -0.288     ; 1.405      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'                                                                                                                                ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.534 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 1.000        ; -0.131     ; 1.405      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                      ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; -0.383 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.076      ; 2.461      ;
; -0.383 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.076      ; 2.461      ;
; -0.383 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.076      ; 2.461      ;
; -0.383 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.076      ; 2.461      ;
; -0.383 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.076      ; 2.461      ;
; -0.383 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.076      ; 2.461      ;
; -0.346 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.061      ; 2.409      ;
; -0.346 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.061      ; 2.409      ;
; -0.346 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.061      ; 2.409      ;
; -0.346 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.061      ; 2.409      ;
; -0.346 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.061      ; 2.409      ;
; -0.346 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.061      ; 2.409      ;
; -0.346 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.061      ; 2.409      ;
; -0.283 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.075      ; 2.360      ;
; -0.283 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.075      ; 2.360      ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                        ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.162 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; 0.263      ; 1.417      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_input'                                                                                                                                                                       ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.488 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.325      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.683 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.521      ;
; 0.697 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.383      ; 3.535      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.710 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.382      ; 3.547      ;
; 0.734 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.071      ;
; 0.833 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.288      ; 1.336      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.850 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.188      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.868 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.382      ; 3.205      ;
; 0.992 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.383      ; 3.330      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.057 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.289      ; 1.561      ;
; 1.216 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.204      ; 1.645      ;
; 1.216 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.204      ; 1.645      ;
; 1.216 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.204      ; 1.645      ;
; 1.216 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.204      ; 1.645      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
; 1.320 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.281      ; 1.816      ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.494 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.340      ; 2.049      ;
; 0.494 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.340      ; 2.049      ;
; 0.530 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.341      ; 2.086      ;
; 0.530 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.341      ; 2.086      ;
; 0.530 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.341      ; 2.086      ;
; 0.530 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.341      ; 2.086      ;
; 0.530 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.341      ; 2.086      ;
; 0.530 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.341      ; 2.086      ;
; 0.599 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.325      ; 2.139      ;
; 0.599 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.325      ; 2.139      ;
; 0.599 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.325      ; 2.139      ;
; 0.599 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.325      ; 2.139      ;
; 0.599 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.325      ; 2.139      ;
; 0.599 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.325      ; 2.139      ;
; 0.599 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.325      ; 2.139      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                        ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.593 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.478      ; 1.296      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'                                                                                                                                ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.000 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 0.000        ; 0.068      ; 1.283      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                        ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 1.163 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 0.000        ; -0.095     ; 1.283      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.112  ; 0.342        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.112  ; 0.342        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.112  ; 0.342        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.112  ; 0.342        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.112  ; 0.342        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.112  ; 0.342        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.112  ; 0.342        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.112  ; 0.342        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.115  ; 0.345        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|dataa                                                                                                             ;
; 0.407  ; 0.637        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.414  ; 0.644        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.414  ; 0.644        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.414  ; 0.644        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.414  ; 0.644        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.414  ; 0.644        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.414  ; 0.644        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.414  ; 0.644        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.414  ; 0.644        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.599  ; 0.599        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|dataa                                                                                                             ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.238  ; 0.468        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.238  ; 0.468        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.238  ; 0.468        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.238  ; 0.468        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.238  ; 0.468        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.238  ; 0.468        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.238  ; 0.468        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.238  ; 0.468        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.302  ; 0.532        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.302  ; 0.532        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.302  ; 0.532        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.302  ; 0.532        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.302  ; 0.532        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.302  ; 0.532        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.302  ; 0.532        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.302  ; 0.532        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.239  ; 0.469        ; 0.230          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.240  ; 0.470        ; 0.230          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.291  ; 0.521        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.293  ; 0.523        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.224  ; 0.454        ; 0.230          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.309  ; 0.539        ; 0.230          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_input'                                                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_input ; Rise       ; clk_input                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_led                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_out                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[0]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[10]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[11]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[12]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[13]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[14]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[15]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[16]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[17]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[1]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[2]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[3]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[4]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[5]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[6]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[7]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[8]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[9]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[24]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[25]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[26]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[27]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[28]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[29]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[30]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[31]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|bclk                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[24]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[25]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[26]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[27]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[28]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[29]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[30]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[31]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[20] ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'                                                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|r_ready        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_sample ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_start  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_stop   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_wait   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_idle   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_shift  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_start  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_stop   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_wait   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_done       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txds           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[20]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[21]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[22]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[23]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[24]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[25]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[26]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[27]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[28]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[29]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[30]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[31]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[5]     ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t17     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t18     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t7      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t8      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t9      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_dly70 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfaout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enirin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enuart_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ldpc_latch            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t10        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t11        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t13        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t17        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t18        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t4         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t5         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t7         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t8         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t9         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_dly70    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|nextn_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd1_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd2_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|txd_cmd_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|uart_reset_latch      ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[3]      ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_dly70 ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_dly70    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'                                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]     ;
; -0.264 ; -0.048       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]     ;
; -0.264 ; -0.048       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]     ;
; -0.250 ; -0.034       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]     ;
; -0.238 ; -0.022       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]     ;
; -0.238 ; -0.022       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]     ;
; -0.224 ; -0.008       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]     ;
; -0.224 ; -0.008       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]     ;
; -0.224 ; -0.008       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]     ;
; -0.073 ; 0.143        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]     ;
; -0.035 ; 0.181        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]     ;
; -0.035 ; 0.181        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]     ;
; -0.028 ; 0.188        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]     ;
; -0.026 ; 0.190        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]     ;
; -0.026 ; 0.190        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]     ;
; -0.026 ; 0.190        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]     ;
; -0.026 ; 0.190        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]     ;
; -0.024 ; 0.192        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]     ;
; -0.024 ; 0.192        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]     ;
; -0.024 ; 0.192        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]     ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[1]|clk    ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[7]|clk    ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[6]|clk    ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[2]|clk    ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[3]|clk    ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[0]|clk    ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[4]|clk    ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[5]|clk    ;
; 0.058  ; 0.274        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]     ;
; 0.058  ; 0.274        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]     ;
; 0.058  ; 0.274        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]     ;
; 0.059  ; 0.275        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]     ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]     ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]     ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]     ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]     ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]     ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]     ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]     ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]     ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]     ;
; 0.114  ; 0.298        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]     ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]     ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]     ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]     ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]     ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]     ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]     ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]     ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U11|grc_grwt[3]|combout ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]     ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]     ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; -0.072 ; 0.144        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; -0.070 ; 0.146        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; -0.069 ; 0.147        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; -0.068 ; 0.148        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; -0.068 ; 0.148        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; -0.019 ; 0.197        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.198  ; 0.198        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.200  ; 0.200        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.202  ; 0.202        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.202  ; 0.202        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.251  ; 0.251        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.434  ; 0.618        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.434  ; 0.618        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.540  ; 0.724        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.540  ; 0.724        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.605  ; 0.789        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.654  ; 0.838        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.654  ; 0.838        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.654  ; 0.838        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.654  ; 0.838        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.655  ; 0.839        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.655  ; 0.839        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.655  ; 0.839        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.655  ; 0.839        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.656  ; 0.840        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.673  ; 0.673        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.673  ; 0.673        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.738  ; 0.738        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.787  ; 0.787        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.787  ; 0.787        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.787  ; 0.787        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.787  ; 0.787        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.788  ; 0.788        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.788  ; 0.788        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.788  ; 0.788        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.788  ; 0.788        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.789  ; 0.789        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.810  ; 0.810        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.810  ; 0.810        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'                                                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.439  ; 0.623        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.440  ; 0.624        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.440  ; 0.624        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.440  ; 0.624        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.441  ; 0.625        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.441  ; 0.625        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.441  ; 0.625        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.442  ; 0.626        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.442  ; 0.626        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.190  ; 0.406        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.190  ; 0.406        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datac            ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datac                ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.439  ; 0.623        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.489  ; 0.673        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.489  ; 0.673        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datac                ;
; 0.618  ; 0.618        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datac            ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
; 0.451  ; 0.635        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.451  ; 0.635        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.451  ; 0.635        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.451  ; 0.635        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.451  ; 0.635        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.451  ; 0.635        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.451  ; 0.635        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.451  ; 0.635        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'                                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.483  ; 0.667        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.483  ; 0.667        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.495  ; 0.679        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
; 0.472  ; 0.656        ; 0.184          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.073  ; 0.289        ; 0.216          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.518  ; 0.702        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.651  ; 0.651        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.651 ; 0.651        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.667 ; 0.667        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.667 ; 0.667        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 0.535 ; 0.948 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 1.642 ; 1.422 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 7.913 ; 8.415 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 7.107 ; 7.415 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 7.093 ; 7.411 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 7.385 ; 7.754 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 7.913 ; 8.415 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 6.878 ; 7.078 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 7.061 ; 7.337 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 6.884 ; 7.139 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 7.003 ; 7.214 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 9.106 ; 8.859 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 8.274 ; 7.773 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 9.106 ; 8.859 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 7.903 ; 7.481 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 8.316 ; 8.528 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 6.586 ; 6.779 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 6.809 ; 7.106 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 6.797 ; 7.103 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 7.077 ; 7.433 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 7.583 ; 8.067 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 6.586 ; 6.779 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 6.763 ; 7.030 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 6.595 ; 6.841 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 6.710 ; 6.914 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 7.574 ; 7.167 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 7.929 ; 7.447 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 8.780 ; 8.543 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 7.574 ; 7.167 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 7.971 ; 8.176 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; statectrl:U14|enalu_latch                 ; -7.513 ; -77.973       ;
; statectrl:U14|enirin_latch                ; -3.022 ; -40.907       ;
; statectrl:U14|dbfbin_latch                ; -2.974 ; -21.240       ;
; statectrl:U14|ramin_latch                 ; -2.906 ; -19.875       ;
; statectrl:U14|ramwt_latch                 ; -2.864 ; -2.864        ;
; clk_divider:U1|clk_out                    ; -2.567 ; -75.362       ;
; ir:U5|instruction[10]                     ; -2.397 ; -68.186       ;
; uart:uart_inst|baud_gen:inst|bclk         ; -2.382 ; -91.168       ;
; statectrl:U14|enled_latch                 ; -2.336 ; -2.336        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -2.199 ; -4.631        ;
; clk_divider:U1|clk_led                    ; -1.887 ; -14.764       ;
; clk_input                                 ; -1.124 ; -133.659      ;
; statectrl:U14|nextn_latch                 ; -1.067 ; -5.860        ;
; statectrl:U14|ramrd_latch                 ; -0.328 ; -2.624        ;
; uart:uart_inst|rxd:inst1|r_ready          ; 0.038  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_divider:U1|clk_out                    ; -0.980 ; -1.156        ;
; statectrl:U14|enalu_latch                 ; -0.080 ; -0.080        ;
; ir:U5|instruction[10]                     ; -0.068 ; -0.104        ;
; statectrl:U14|dbfbin_latch                ; 0.006  ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk         ; 0.089  ; 0.000         ;
; statectrl:U14|enled_latch                 ; 0.137  ; 0.000         ;
; rom_new:U4|monostable_trigger:inst3|pulse ; 0.185  ; 0.000         ;
; clk_input                                 ; 0.186  ; 0.000         ;
; statectrl:U14|nextn_latch                 ; 0.211  ; 0.000         ;
; statectrl:U14|enirin_latch                ; 0.242  ; 0.000         ;
; clk_divider:U1|clk_led                    ; 0.305  ; 0.000         ;
; statectrl:U14|ramwt_latch                 ; 0.327  ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready          ; 0.383  ; 0.000         ;
; statectrl:U14|ramin_latch                 ; 0.599  ; 0.000         ;
; statectrl:U14|ramrd_latch                 ; 1.054  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_input                         ; -0.207 ; -6.909        ;
; uart:uart_inst|txd:inst2|txd_done ; 0.063  ; 0.000         ;
; statectrl:U14|romin_latch         ; 0.154  ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk ; 0.205  ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready  ; 0.373  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                      ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clk_input                         ; 0.078 ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk ; 0.294 ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready  ; 0.308 ; 0.000         ;
; statectrl:U14|romin_latch         ; 0.556 ; 0.000         ;
; uart:uart_inst|txd:inst2|txd_done ; 0.650 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_input                                 ; -3.000 ; -165.043      ;
; uart:uart_inst|baud_gen:inst|bclk         ; -1.000 ; -109.000      ;
; clk_divider:U1|clk_out                    ; -1.000 ; -93.000       ;
; ir:U5|instruction[10]                     ; -1.000 ; -48.008       ;
; statectrl:U14|enirin_latch                ; -1.000 ; -17.000       ;
; clk_divider:U1|clk_led                    ; -1.000 ; -13.000       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -1.000 ; -9.000        ;
; uart:uart_inst|rxd:inst1|r_ready          ; -1.000 ; -9.000        ;
; statectrl:U14|enalu_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|nextn_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|ramin_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|ramrd_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|ramwt_latch                 ; -1.000 ; -2.000        ;
; statectrl:U14|enled_latch                 ; -1.000 ; -1.000        ;
; statectrl:U14|romin_latch                 ; -1.000 ; -1.000        ;
; uart:uart_inst|txd:inst2|txd_done         ; -1.000 ; -1.000        ;
; statectrl:U14|dbfbin_latch                ; 0.363  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -7.513 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.836     ; 6.164      ;
; -7.479 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.829     ; 6.137      ;
; -7.459 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.829     ; 6.117      ;
; -7.454 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.829     ; 6.112      ;
; -7.337 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.836     ; 5.988      ;
; -7.257 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.836     ; 5.908      ;
; -7.241 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.844     ; 5.884      ;
; -7.191 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.979     ; 7.199      ;
; -7.166 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.716     ; 5.937      ;
; -7.156 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.993     ; 7.150      ;
; -7.137 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.821     ; 5.803      ;
; -7.132 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.709     ; 5.910      ;
; -7.112 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.709     ; 5.890      ;
; -7.107 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.709     ; 5.885      ;
; -7.103 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.814     ; 5.776      ;
; -7.089 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.814     ; 5.762      ;
; -7.083 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.814     ; 5.756      ;
; -7.073 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.835     ; 5.725      ;
; -7.019 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.266     ; 7.740      ;
; -6.997 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.821     ; 5.663      ;
; -6.990 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.716     ; 5.761      ;
; -6.979 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.046     ; 6.420      ;
; -6.972 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -0.799     ; 6.660      ;
; -6.951 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.649     ; 5.789      ;
; -6.946 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.716     ; 5.717      ;
; -6.932 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.656     ; 5.763      ;
; -6.931 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.754     ; 6.164      ;
; -6.930 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.873     ; 5.544      ;
; -6.914 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.873     ; 5.528      ;
; -6.912 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.709     ; 5.690      ;
; -6.911 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.880     ; 5.518      ;
; -6.910 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.716     ; 5.681      ;
; -6.901 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.829     ; 5.559      ;
; -6.894 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.724     ; 5.657      ;
; -6.893 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.649     ; 5.731      ;
; -6.892 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.821     ; 5.558      ;
; -6.892 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.709     ; 5.670      ;
; -6.888 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.379     ; 7.496      ;
; -6.887 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.709     ; 5.665      ;
; -6.881 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.880     ; 5.488      ;
; -6.878 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -0.813     ; 7.062      ;
; -6.872 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.266     ; 7.593      ;
; -6.869 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -0.799     ; 6.557      ;
; -6.853 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.821     ; 5.519      ;
; -6.844 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.859     ; 6.972      ;
; -6.836 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.664     ; 5.659      ;
; -6.830 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.656     ; 5.661      ;
; -6.827 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.873     ; 5.441      ;
; -6.819 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.814     ; 5.492      ;
; -6.815 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.964     ; 6.838      ;
; -6.815 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.888     ; 5.414      ;
; -6.809 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.873     ; 6.923      ;
; -6.799 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.814     ; 5.472      ;
; -6.794 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.814     ; 5.467      ;
; -6.780 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.978     ; 6.789      ;
; -6.776 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.649     ; 5.614      ;
; -6.774 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.382     ; 7.379      ;
; -6.770 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.716     ; 5.541      ;
; -6.754 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.656     ; 5.585      ;
; -6.739 ; dbufferb:U10|data_latch[3]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -1.018     ; 6.208      ;
; -6.733 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.880     ; 5.340      ;
; -6.726 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.715     ; 5.498      ;
; -6.716 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -0.813     ; 6.900      ;
; -6.697 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.820     ; 5.364      ;
; -6.690 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.716     ; 5.461      ;
; -6.677 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.821     ; 5.343      ;
; -6.675 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.754     ; 5.908      ;
; -6.674 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.724     ; 5.437      ;
; -6.672 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.146     ; 7.513      ;
; -6.669 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.649     ; 5.507      ;
; -6.659 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.762     ; 5.884      ;
; -6.653 ; dbufferb:U10|data_latch[3]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -0.932     ; 6.208      ;
; -6.650 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.656     ; 5.481      ;
; -6.643 ; ir:U5|instruction[3]                                                                              ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.251     ; 7.379      ;
; -6.639 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.031     ; 6.095      ;
; -6.632 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -0.926     ; 6.193      ;
; -6.630 ; ir:U5|instruction[10]                                                                             ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; 0.709      ; 7.931      ;
; -6.625 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -0.679     ; 6.433      ;
; -6.624 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.859     ; 6.752      ;
; -6.607 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -0.784     ; 6.310      ;
; -6.597 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.821     ; 5.263      ;
; -6.589 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.873     ; 6.703      ;
; -6.584 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.634     ; 5.937      ;
; -6.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -0.813     ; 6.766      ;
; -6.581 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.829     ; 5.239      ;
; -6.574 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -0.866     ; 6.195      ;
; -6.570 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.649     ; 5.408      ;
; -6.561 ; ir:U5|instruction[9]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; 0.041      ; 7.589      ;
; -6.559 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.023     ; 6.523      ;
; -6.555 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.739     ; 5.803      ;
; -6.554 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.664     ; 5.377      ;
; -6.553 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.090     ; 5.950      ;
; -6.548 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.656     ; 5.379      ;
; -6.546 ; gr:U12|grd_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -0.919     ; 6.614      ;
; -6.541 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.259     ; 7.269      ;
; -6.531 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.964     ; 6.554      ;
; -6.531 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -0.693     ; 6.835      ;
; -6.525 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.146     ; 7.366      ;
; -6.524 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -1.037     ; 6.474      ;
; -6.522 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -0.679     ; 6.330      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node               ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -3.022 ; gr:U12|gra_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.889     ; 1.620      ;
; -2.946 ; gr:U12|gra_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.914     ; 1.519      ;
; -2.940 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.882     ; 1.545      ;
; -2.911 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.914     ; 1.484      ;
; -2.894 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.907     ; 1.474      ;
; -2.861 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.896     ; 1.452      ;
; -2.839 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.876     ; 1.450      ;
; -2.815 ; gr:U12|grb_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.922     ; 1.380      ;
; -2.811 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.612     ; 1.686      ;
; -2.721 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.914     ; 1.294      ;
; -2.694 ; gr:U12|grb_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.922     ; 1.259      ;
; -2.646 ; gr:U12|gra_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.612     ; 1.521      ;
; -2.645 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.046     ; 2.586      ;
; -2.563 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.032     ; 2.518      ;
; -2.555 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.877     ; 2.165      ;
; -2.553 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.124     ; 1.916      ;
; -2.540 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.032     ; 2.495      ;
; -2.530 ; ir:U5|instruction[6]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.060     ; 2.457      ;
; -2.512 ; gr:U12|grc_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.246     ; 1.753      ;
; -2.481 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.099     ; 1.869      ;
; -2.470 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.057     ; 2.400      ;
; -2.467 ; gr:U12|gra_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.908     ; 2.046      ;
; -2.452 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.442     ; 1.497      ;
; -2.449 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.619     ; 1.317      ;
; -2.439 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.914     ; 2.012      ;
; -2.405 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.618     ; 1.274      ;
; -2.401 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.057     ; 2.331      ;
; -2.398 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.435     ; 1.450      ;
; -2.396 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.432     ; 2.951      ;
; -2.387 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.315     ; 3.059      ;
; -2.369 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.071     ; 2.285      ;
; -2.364 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.315     ; 3.036      ;
; -2.351 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.907     ; 1.931      ;
; -2.344 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.315     ; 3.016      ;
; -2.337 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.071     ; 2.253      ;
; -2.311 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.046     ; 2.252      ;
; -2.309 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.071     ; 2.225      ;
; -2.298 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.435     ; 2.850      ;
; -2.288 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.057     ; 2.218      ;
; -2.279 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.814     ; 1.452      ;
; -2.270 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.915     ; 1.842      ;
; -2.268 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.762     ; 2.493      ;
; -2.267 ; gr:U12|gra_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.908     ; 1.846      ;
; -2.257 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.794     ; 1.450      ;
; -2.250 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.901     ; 1.836      ;
; -2.244 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.907     ; 1.824      ;
; -2.233 ; gr:U12|grb_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.840     ; 1.380      ;
; -2.227 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.342     ; 2.872      ;
; -2.192 ; gr:U12|gra_latch[7]                                                                               ; ir:U5|instruction[7]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.914     ; 1.765      ;
; -2.181 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.934     ; 1.734      ;
; -2.178 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[14] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.866     ; 2.309      ;
; -2.165 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.457     ; 2.695      ;
; -2.165 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[12] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.891     ; 2.271      ;
; -2.164 ; gr:U12|grc_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.582     ; 2.069      ;
; -2.144 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.921     ; 1.710      ;
; -2.143 ; ir:U5|instruction[7]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.078     ; 2.052      ;
; -2.139 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.832     ; 1.294      ;
; -2.138 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.342     ; 2.783      ;
; -2.130 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.585     ; 2.532      ;
; -2.127 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.762     ; 2.352      ;
; -2.114 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.342     ; 2.759      ;
; -2.113 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.457     ; 2.643      ;
; -2.112 ; gr:U12|grb_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.840     ; 1.259      ;
; -2.106 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.852     ; 1.741      ;
; -2.106 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.915     ; 1.678      ;
; -2.095 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.599     ; 2.483      ;
; -2.093 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.776     ; 2.304      ;
; -2.090 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.914     ; 1.663      ;
; -2.087 ; ir:U5|instruction[5]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.053     ; 2.021      ;
; -2.086 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.460     ; 2.613      ;
; -2.085 ; gr:U12|grb_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.942     ; 1.630      ;
; -2.083 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.342     ; 2.728      ;
; -2.082 ; ir:U5|instruction[4]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -1.078     ; 1.991      ;
; -2.071 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.024     ; 3.034      ;
; -2.071 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.914     ; 1.644      ;
; -2.062 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.432     ; 2.617      ;
; -2.060 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[15] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.457     ; 2.590      ;
; -2.059 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.891     ; 2.165      ;
; -2.046 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.342     ; 2.691      ;
; -2.036 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.656      ; 3.284      ;
; -2.033 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.920     ; 1.600      ;
; -2.030 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.656      ; 3.278      ;
; -2.019 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.342     ; 2.664      ;
; -2.015 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.460     ; 2.542      ;
; -2.009 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.776     ; 2.220      ;
; -2.004 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.504     ; 2.487      ;
; -2.003 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.315     ; 2.675      ;
; -1.985 ; gr:U12|grc_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.122      ; 2.594      ;
; -1.964 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.435     ; 2.516      ;
; -1.962 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[15] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.460     ; 2.489      ;
; -1.958 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; 0.128      ; 3.073      ;
; -1.955 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[13] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.866     ; 2.086      ;
; -1.953 ; dbufferb:U10|data_latch[1]                                                                        ; ir:U5|instruction[9]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; 0.500        ; -1.094     ; 1.346      ;
; -1.951 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ir:U5|instruction[9]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.891     ; 2.057      ;
; -1.940 ; gr:U12|grb_latch[7]                                                                               ; ir:U5|instruction[7]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -0.922     ; 1.505      ;
; -1.932 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.015     ; 2.904      ;
; -1.931 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.010     ; 2.908      ;
; -1.930 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.024     ; 2.893      ;
; -1.926 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ir:U5|instruction[3]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.596     ; 2.327      ;
; -1.908 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.010     ; 2.885      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -2.974 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.114     ; 2.880      ;
; -2.939 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.128     ; 2.831      ;
; -2.802 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.599      ; 3.421      ;
; -2.756 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.114     ; 2.695      ;
; -2.734 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.112     ; 2.670      ;
; -2.724 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.128     ; 2.649      ;
; -2.714 ; gr:U12|grb_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.889     ; 1.845      ;
; -2.711 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.115     ; 2.629      ;
; -2.704 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.119     ; 2.732      ;
; -2.671 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.486      ; 3.177      ;
; -2.661 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.052      ; 2.743      ;
; -2.655 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.599      ; 3.274      ;
; -2.636 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.127     ; 2.655      ;
; -2.584 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.599      ; 3.236      ;
; -2.578 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.129     ; 2.482      ;
; -2.562 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.601      ; 3.211      ;
; -2.557 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.483      ; 3.060      ;
; -2.532 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.594      ; 3.273      ;
; -2.531 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.113     ; 2.564      ;
; -2.494 ; gr:U12|grb_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.889     ; 1.658      ;
; -2.475 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.126     ; 2.397      ;
; -2.474 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.898     ; 1.609      ;
; -2.468 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.486      ; 3.007      ;
; -2.452 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.133     ; 2.466      ;
; -2.440 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.599      ; 3.092      ;
; -2.406 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.485      ; 2.924      ;
; -2.398 ; gr:U12|grb_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.881     ; 1.664      ;
; -2.392 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.054      ; 2.504      ;
; -2.387 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.487      ; 3.020      ;
; -2.384 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.034     ; 2.336      ;
; -2.381 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.598      ; 3.012      ;
; -2.370 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.483      ; 2.906      ;
; -2.359 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.600      ; 3.105      ;
; -2.350 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.048     ; 2.288      ;
; -2.344 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.906      ; 3.270      ;
; -2.341 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.000      ; 2.256      ;
; -2.339 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.600      ; 3.085      ;
; -2.329 ; gr:U12|grd_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.054     ; 2.295      ;
; -2.327 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.482      ; 2.842      ;
; -2.320 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.014      ; 2.249      ;
; -2.296 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.414      ; 2.730      ;
; -2.296 ; gr:U12|grb_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.971     ; 1.845      ;
; -2.289 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.598      ; 2.920      ;
; -2.289 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.484      ; 2.919      ;
; -2.289 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.886     ; 1.451      ;
; -2.277 ; gr:U12|gra_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.962     ; 1.863      ;
; -2.275 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.529      ; 2.824      ;
; -2.270 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.895     ; 1.521      ;
; -2.249 ; gr:U12|gra_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.964     ; 1.838      ;
; -2.242 ; gr:U12|gra_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.964     ; 1.798      ;
; -2.241 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.531      ; 2.820      ;
; -2.226 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.488      ; 2.762      ;
; -2.224 ; gr:U12|grd_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.054     ; 2.223      ;
; -2.213 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.263      ; 2.529      ;
; -2.212 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.679      ; 2.877      ;
; -2.203 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.481      ; 2.831      ;
; -2.192 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.051      ; 2.286      ;
; -2.171 ; ir:U5|instruction[6]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.141     ; 2.176      ;
; -2.165 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.601      ; 2.814      ;
; -2.165 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.132      ; 2.293      ;
; -2.163 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.052      ; 2.278      ;
; -2.152 ; gr:U12|gra_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.972     ; 1.713      ;
; -2.148 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.594      ; 2.889      ;
; -2.148 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.727      ; 2.790      ;
; -2.144 ; gr:U12|grb_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.769     ; 1.290      ;
; -2.137 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.486      ; 2.643      ;
; -2.128 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.485      ; 2.661      ;
; -2.126 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.906      ; 3.085      ;
; -2.124 ; gr:U12|grb_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.809     ; 1.301      ;
; -2.105 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.478      ; 2.730      ;
; -2.104 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.908      ; 3.060      ;
; -2.097 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.015      ; 2.145      ;
; -2.095 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.485      ; 2.613      ;
; -2.094 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.566      ; 2.646      ;
; -2.092 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.614      ; 2.621      ;
; -2.081 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.414      ; 2.548      ;
; -2.081 ; gr:U12|gra_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.969     ; 1.759      ;
; -2.080 ; ir:U5|instruction[4]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.135     ; 1.998      ;
; -2.076 ; gr:U12|grb_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.971     ; 1.658      ;
; -2.075 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.782      ; 2.887      ;
; -2.074 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.901      ; 3.122      ;
; -2.066 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.679      ; 2.731      ;
; -2.056 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.980     ; 1.609      ;
; -2.053 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.727      ; 2.695      ;
; -2.037 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.784      ; 2.879      ;
; -2.035 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.528      ; 2.596      ;
; -2.013 ; gr:U12|gra_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.970     ; 1.689      ;
; -1.996 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.563      ; 2.545      ;
; -1.995 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.415      ; 2.556      ;
; -1.994 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.611      ; 2.520      ;
; -1.993 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.485      ; 2.526      ;
; -1.984 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.487      ; 2.504      ;
; -1.980 ; gr:U12|grb_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.963     ; 1.664      ;
; -1.978 ; gr:U12|gra_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.843     ; 1.550      ;
; -1.955 ; gr:U12|grc_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.263      ; 2.238      ;
; -1.953 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.488      ; 2.489      ;
; -1.941 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.609      ; 2.536      ;
; -1.937 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.413      ; 2.383      ;
; -1.923 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.905      ; 2.861      ;
; -1.910 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; 0.066      ; 2.529      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -2.906 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.683     ; 1.720      ;
; -2.581 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.778     ; 1.300      ;
; -2.513 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.785     ; 1.225      ;
; -2.500 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.689     ; 1.308      ;
; -2.480 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.772     ; 1.205      ;
; -2.459 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.778     ; 1.178      ;
; -2.401 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.746     ; 1.152      ;
; -2.398 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.746     ; 1.149      ;
; -2.386 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.748     ; 1.135      ;
; -2.363 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.833     ; 2.527      ;
; -2.352 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.679     ; 1.170      ;
; -2.338 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.679     ; 1.156      ;
; -2.302 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.754     ; 1.045      ;
; -2.225 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.755     ; 0.967      ;
; -2.204 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.928     ; 2.273      ;
; -2.191 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.928     ; 2.260      ;
; -2.191 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.120     ; 3.068      ;
; -2.165 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.686     ; 0.976      ;
; -2.156 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.942     ; 2.211      ;
; -2.155 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.686     ; 0.966      ;
; -2.149 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.754     ; 0.892      ;
; -2.104 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.847     ; 2.254      ;
; -2.040 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -0.956     ; 1.581      ;
; -2.032 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.215     ; 2.814      ;
; -2.021 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.667     ; 2.361      ;
; -2.019 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.215     ; 2.801      ;
; -2.009 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.905     ; 2.101      ;
; -1.999 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -0.649     ; 1.847      ;
; -1.967 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.078     ; 1.386      ;
; -1.957 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.889     ; 2.065      ;
; -1.952 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.942     ; 2.007      ;
; -1.931 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.703     ; 1.225      ;
; -1.918 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.607     ; 1.308      ;
; -1.904 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.891     ; 2.010      ;
; -1.898 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.690     ; 1.205      ;
; -1.894 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.919     ; 1.972      ;
; -1.888 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.328     ; 2.557      ;
; -1.878 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.762     ; 2.123      ;
; -1.872 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.215     ; 2.654      ;
; -1.870 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.190     ; 2.677      ;
; -1.870 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -0.649     ; 1.718      ;
; -1.869 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -0.748     ; 1.618      ;
; -1.855 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.233     ; 2.619      ;
; -1.845 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.829     ; 2.013      ;
; -1.845 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -0.958     ; 1.384      ;
; -1.833 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.829     ; 2.001      ;
; -1.833 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.855      ; 3.290      ;
; -1.827 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; 0.500        ; -0.872     ; 1.452      ;
; -1.824 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.903     ; 1.918      ;
; -1.813 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.843     ; 1.967      ;
; -1.799 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.843     ; 1.953      ;
; -1.794 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.120     ; 2.671      ;
; -1.774 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.331     ; 2.440      ;
; -1.764 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.903     ; 1.858      ;
; -1.760 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.291     ; 2.466      ;
; -1.757 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.236     ; 2.518      ;
; -1.747 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -0.748     ; 1.496      ;
; -1.743 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.889     ; 1.851      ;
; -1.741 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; 0.500        ; -0.786     ; 1.452      ;
; -1.733 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.187      ; 2.917      ;
; -1.732 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.178     ; 2.551      ;
; -1.728 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.949     ; 1.776      ;
; -1.720 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.672     ; 1.045      ;
; -1.712 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.178     ; 2.531      ;
; -1.703 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.328     ; 2.372      ;
; -1.677 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.760      ; 3.039      ;
; -1.673 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.116     ; 2.554      ;
; -1.666 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramin_latch ; 1.000        ; 0.063      ; 2.736      ;
; -1.662 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.294     ; 2.365      ;
; -1.661 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.116     ; 2.542      ;
; -1.652 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.289     ; 2.360      ;
; -1.648 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.215     ; 2.430      ;
; -1.643 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.673     ; 0.967      ;
; -1.637 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -0.653     ; 1.481      ;
; -1.630 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.760      ; 2.992      ;
; -1.627 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.176     ; 2.448      ;
; -1.622 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.236     ; 2.383      ;
; -1.614 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.663     ; 1.958      ;
; -1.609 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.663     ; 1.953      ;
; -1.605 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.331     ; 2.271      ;
; -1.598 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.910     ; 1.685      ;
; -1.596 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.762     ; 1.841      ;
; -1.583 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.604     ; 0.976      ;
; -1.582 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.233     ; 2.346      ;
; -1.574 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.092      ; 2.663      ;
; -1.573 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.292     ; 2.278      ;
; -1.573 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.604     ; 0.966      ;
; -1.571 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.176     ; 2.392      ;
; -1.567 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.672     ; 0.892      ;
; -1.561 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.092      ; 2.650      ;
; -1.557 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.229     ; 2.325      ;
; -1.546 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -0.868     ; 1.675      ;
; -1.543 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.229     ; 2.311      ;
; -1.542 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.725     ; 1.824      ;
; -1.535 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.176     ; 2.356      ;
; -1.529 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.116     ; 2.410      ;
; -1.526 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.850     ; 1.673      ;
; -1.515 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; -0.116     ; 2.396      ;
; -1.515 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.289     ; 2.223      ;
; -1.514 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.723     ; 1.798      ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                                   ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -2.864 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.757     ; 1.626      ;
; -2.859 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.750     ; 1.628      ;
; -2.821 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.750     ; 1.590      ;
; -2.810 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.750     ; 1.579      ;
; -2.783 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.750     ; 1.552      ;
; -2.772 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.750     ; 1.541      ;
; -2.758 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.744     ; 1.533      ;
; -2.627 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.757     ; 1.389      ;
; -2.599 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.757     ; 1.361      ;
; -2.586 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.757     ; 1.348      ;
; -2.542 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.900     ; 2.661      ;
; -2.542 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.757     ; 1.304      ;
; -2.507 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.914     ; 2.612      ;
; -2.446 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.765     ; 1.200      ;
; -2.433 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -0.720     ; 2.232      ;
; -2.415 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.756     ; 1.178      ;
; -2.400 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.757     ; 1.162      ;
; -2.375 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.765     ; 1.129      ;
; -2.370 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.187     ; 3.202      ;
; -2.301 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -0.720     ; 2.100      ;
; -2.282 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.675     ; 1.626      ;
; -2.239 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.300     ; 2.958      ;
; -2.239 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.764     ; 0.994      ;
; -2.229 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.734     ; 2.524      ;
; -2.223 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.187     ; 3.055      ;
; -2.220 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -0.720     ; 2.019      ;
; -2.193 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.089     ; 1.623      ;
; -2.184 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -0.967     ; 1.736      ;
; -2.176 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.662     ; 1.533      ;
; -2.125 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.303     ; 2.841      ;
; -2.045 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.734     ; 2.340      ;
; -2.043 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.734     ; 2.338      ;
; -2.025 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -0.720     ; 1.824      ;
; -2.017 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.675     ; 1.361      ;
; -2.006 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.921     ; 2.104      ;
; -2.004 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.675     ; 1.348      ;
; -1.981 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; 0.788      ; 3.393      ;
; -1.960 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.921     ; 2.058      ;
; -1.936 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.734     ; 2.231      ;
; -1.912 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.120      ; 3.051      ;
; -1.908 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.928     ; 1.999      ;
; -1.897 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.840     ; 2.076      ;
; -1.874 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.734     ; 2.169      ;
; -1.864 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.372     ; 2.511      ;
; -1.864 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.683     ; 1.200      ;
; -1.859 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -0.967     ; 1.411      ;
; -1.843 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.257     ; 2.605      ;
; -1.833 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.674     ; 1.178      ;
; -1.824 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; -0.921     ; 1.922      ;
; -1.803 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.938     ; 1.384      ;
; -1.793 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.683     ; 1.129      ;
; -1.747 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.840     ; 1.926      ;
; -1.742 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.939     ; 1.322      ;
; -1.740 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.734     ; 2.035      ;
; -1.736 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.523     ; 2.232      ;
; -1.721 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.937     ; 1.303      ;
; -1.719 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.300     ; 2.438      ;
; -1.717 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.852     ; 1.384      ;
; -1.700 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.021     ; 1.198      ;
; -1.657 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.682     ; 0.994      ;
; -1.656 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.853     ; 1.322      ;
; -1.643 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; -0.004     ; 2.668      ;
; -1.635 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.851     ; 1.303      ;
; -1.619 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.824     ; 1.814      ;
; -1.614 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.935     ; 1.198      ;
; -1.604 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.523     ; 2.100      ;
; -1.594 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.298     ; 2.315      ;
; -1.584 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.937     ; 1.166      ;
; -1.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.734     ; 1.877      ;
; -1.581 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; -0.004     ; 2.606      ;
; -1.572 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.092     ; 0.999      ;
; -1.556 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.734     ; 1.851      ;
; -1.552 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -0.720     ; 1.351      ;
; -1.551 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; -0.004     ; 2.576      ;
; -1.537 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.303     ; 2.253      ;
; -1.531 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; -0.004     ; 2.556      ;
; -1.523 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.523     ; 2.019      ;
; -1.499 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.932     ; 1.086      ;
; -1.498 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.851     ; 1.166      ;
; -1.496 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.892     ; 1.623      ;
; -1.487 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.770     ; 1.736      ;
; -1.486 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.006     ; 0.999      ;
; -1.421 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; -0.004     ; 2.446      ;
; -1.413 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.846     ; 1.086      ;
; -1.407 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.299     ; 2.127      ;
; -1.377 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; -0.004     ; 2.402      ;
; -1.347 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.824     ; 1.542      ;
; -1.328 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.523     ; 1.824      ;
; -1.322 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; 0.788      ; 3.234      ;
; -1.227 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.827     ; 1.419      ;
; -1.190 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; 0.788      ; 2.612      ;
; -1.189 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.840     ; 1.368      ;
; -1.162 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.770     ; 1.411      ;
; -1.129 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.938     ; 0.710      ;
; -1.125 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; -0.004     ; 2.150      ;
; -1.084 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.973     ; 1.130      ;
; -1.059 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.973     ; 1.105      ;
; -1.043 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.852     ; 0.710      ;
; -1.027 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -0.537     ; 1.509      ;
; -0.942 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -0.537     ; 1.424      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'                                                                                                                       ;
+--------+---------------------------------+----------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -2.567 ; ir:U5|instruction[11]           ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.665     ; 2.889      ;
; -2.565 ; ir:U5|instruction[11]           ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.663     ; 2.889      ;
; -2.550 ; ir:U5|instruction[11]           ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.671     ; 2.866      ;
; -2.539 ; ir:U5|instruction[11]           ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.669     ; 2.857      ;
; -2.519 ; ir:U5|instruction[11]           ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.669     ; 2.837      ;
; -2.397 ; ir:U5|instruction[11]           ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.669     ; 2.715      ;
; -2.386 ; ir:U5|instruction[11]           ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.671     ; 2.702      ;
; -2.363 ; ir:U5|instruction[11]           ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.663     ; 2.687      ;
; -2.287 ; ir:U5|instruction[11]           ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.678     ; 2.596      ;
; -2.249 ; ir:U5|instruction[11]           ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.665     ; 2.571      ;
; -2.247 ; ir:U5|instruction[11]           ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.670     ; 2.564      ;
; -2.241 ; ir:U5|instruction[11]           ; statectrl:U14|regwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.723     ; 2.505      ;
; -2.234 ; ir:U5|instruction[11]           ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.691     ; 2.530      ;
; -2.093 ; ir:U5|instruction[11]           ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.670     ; 2.410      ;
; -2.028 ; ir:U5|instruction[11]           ; statectrl:U14|enpcout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.671     ; 2.344      ;
; -1.945 ; ir:U5|instruction[11]           ; statectrl:U14|next_state.t2      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.691     ; 2.241      ;
; -1.898 ; ir:U5|instruction[11]           ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.678     ; 2.207      ;
; -1.871 ; ir:U5|instruction[11]           ; statectrl:U14|enuart_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.670     ; 2.188      ;
; -1.868 ; ir:U5|instruction[11]           ; statectrl:U14|next_state.t18     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.691     ; 2.164      ;
; -1.855 ; ir:U5|instruction[11]           ; statectrl:U14|next_state.t13     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.691     ; 2.151      ;
; -1.835 ; ir:U5|instruction[11]           ; statectrl:U14|next_state.t15     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.665     ; 2.157      ;
; -1.833 ; ir:U5|instruction[11]           ; statectrl:U14|txd_cmd_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.669     ; 2.151      ;
; -1.819 ; ir:U5|instruction[11]           ; statectrl:U14|next_state.t12     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.669     ; 2.137      ;
; -1.687 ; ir:U5|instruction[12]           ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.370      ; 3.044      ;
; -1.678 ; ir:U5|instruction[11]           ; statectrl:U14|enled_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.691     ; 1.974      ;
; -1.653 ; ir:U5|instruction[11]           ; statectrl:U14|next_state.t_dly70 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.669     ; 1.971      ;
; -1.575 ; ir:U5|instruction[14]           ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.338      ; 2.900      ;
; -1.567 ; ir:U5|instruction[12]           ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.372      ; 2.926      ;
; -1.563 ; ir:U5|instruction[12]           ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.372      ; 2.922      ;
; -1.552 ; ir:U5|instruction[12]           ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.364      ; 2.903      ;
; -1.543 ; ir:U5|instruction[15]           ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.372      ; 2.902      ;
; -1.532 ; ir:U5|instruction[14]           ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.340      ; 2.859      ;
; -1.521 ; ir:U5|instruction[12]           ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.366      ; 2.874      ;
; -1.521 ; ir:U5|instruction[15]           ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.370      ; 2.878      ;
; -1.509 ; ir:U5|instruction[14]           ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.340      ; 2.836      ;
; -1.506 ; ir:U5|instruction[14]           ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.340      ; 2.833      ;
; -1.474 ; ir:U5|instruction[13]           ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.338      ; 2.799      ;
; -1.456 ; ir:U5|instruction[12]           ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.357      ; 2.800      ;
; -1.451 ; ir:U5|instruction[13]           ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.346      ; 2.784      ;
; -1.431 ; ir:U5|instruction[13]           ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.340      ; 2.758      ;
; -1.429 ; statectrl:U14|current_state.t12 ; statectrl:U14|nextn_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.042     ; 2.374      ;
; -1.417 ; ir:U5|instruction[14]           ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.338      ; 2.742      ;
; -1.413 ; ir:U5|instruction[15]           ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.364      ; 2.764      ;
; -1.408 ; ir:U5|instruction[13]           ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.340      ; 2.735      ;
; -1.405 ; ir:U5|instruction[13]           ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.340      ; 2.732      ;
; -1.390 ; ir:U5|instruction[14]           ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.339      ; 2.716      ;
; -1.388 ; ir:U5|instruction[12]           ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.366      ; 2.741      ;
; -1.370 ; ir:U5|instruction[12]           ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.366      ; 2.723      ;
; -1.370 ; ir:U5|instruction[15]           ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.366      ; 2.723      ;
; -1.365 ; ir:U5|instruction[15]           ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.372      ; 2.724      ;
; -1.358 ; ir:U5|instruction[14]           ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.346      ; 2.691      ;
; -1.351 ; ir:U5|instruction[15]           ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.365      ; 2.703      ;
; -1.349 ; ir:U5|instruction[12]           ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.364      ; 2.700      ;
; -1.347 ; ir:U5|instruction[15]           ; statectrl:U14|regrd1_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.366      ; 2.700      ;
; -1.344 ; ir:U5|instruction[13]           ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.331      ; 2.662      ;
; -1.329 ; ir:U5|instruction[15]           ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.357      ; 2.673      ;
; -1.309 ; ir:U5|instruction[13]           ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.338      ; 2.634      ;
; -1.304 ; ir:U5|instruction[15]           ; statectrl:U14|ldpc_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.366      ; 2.657      ;
; -1.295 ; ir:U5|instruction[14]           ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.344      ; 2.626      ;
; -1.290 ; statectrl:U14|current_state.t12 ; statectrl:U14|ramin_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.053     ; 2.224      ;
; -1.289 ; ir:U5|instruction[13]           ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.339      ; 2.615      ;
; -1.287 ; alu:U8|zero_flag_latch          ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.500        ; 0.024      ; 1.798      ;
; -1.285 ; ir:U5|instruction[14]           ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.318      ; 2.590      ;
; -1.279 ; ir:U5|instruction[12]           ; statectrl:U14|enalu_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.357      ; 2.623      ;
; -1.279 ; statectrl:U14|current_state.t11 ; statectrl:U14|ramin_latch        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.049     ; 2.217      ;
; -1.276 ; ir:U5|instruction[12]           ; statectrl:U14|next_state.t17     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.365      ; 2.628      ;
; -1.261 ; ir:U5|instruction[14]           ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.346      ; 2.594      ;
; -1.261 ; alu:U8|zero_flag_latch          ; statectrl:U14|dbfaout_latch      ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.500        ; 0.026      ; 1.774      ;
; -1.251 ; ir:U5|instruction[12]           ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.370      ; 2.608      ;
; -1.251 ; ir:U5|instruction[14]           ; statectrl:U14|ramin_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.331      ; 2.569      ;
; -1.247 ; ir:U5|instruction[12]           ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.344      ; 2.578      ;
; -1.246 ; ir:U5|instruction[15]           ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.344      ; 2.577      ;
; -1.237 ; ir:U5|instruction[15]           ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.364      ; 2.588      ;
; -1.236 ; ir:U5|instruction[14]           ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.339      ; 2.562      ;
; -1.233 ; ir:U5|instruction[13]           ; statectrl:U14|dbfbout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.344      ; 2.564      ;
; -1.228 ; ir:U5|instruction[14]           ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.344      ; 2.559      ;
; -1.221 ; alu:U8|zero_flag_latch          ; statectrl:U14|regrd1_latch       ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.500        ; 0.026      ; 1.734      ;
; -1.208 ; statectrl:U14|counter[7]        ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.042     ; 2.153      ;
; -1.205 ; alu:U8|zero_flag_latch          ; statectrl:U14|uart_reset_latch   ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.500        ; 0.024      ; 1.716      ;
; -1.197 ; ir:U5|instruction[15]           ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.365      ; 2.549      ;
; -1.184 ; ir:U5|instruction[13]           ; statectrl:U14|next_state.t1      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.318      ; 2.489      ;
; -1.181 ; ir:U5|instruction[15]           ; statectrl:U14|regrd2_latch       ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.370      ; 2.538      ;
; -1.181 ; statectrl:U14|counter[7]        ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.042     ; 2.126      ;
; -1.174 ; alu:U8|zero_flag_latch          ; statectrl:U14|ldpc_latch         ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.500        ; 0.026      ; 1.687      ;
; -1.149 ; ir:U5|instruction[12]           ; statectrl:U14|regwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.312      ; 2.448      ;
; -1.144 ; statectrl:U14|current_state.t12 ; statectrl:U14|ldpc_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.040     ; 2.091      ;
; -1.142 ; statectrl:U14|counter[3]        ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.042     ; 2.087      ;
; -1.135 ; ir:U5|instruction[13]           ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.339      ; 2.461      ;
; -1.128 ; ir:U5|instruction[13]           ; statectrl:U14|ramwt_latch        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.346      ; 2.461      ;
; -1.118 ; statectrl:U14|counter[0]        ; statectrl:U14|next_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.042     ; 2.063      ;
; -1.115 ; statectrl:U14|counter[3]        ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.042     ; 2.060      ;
; -1.114 ; statectrl:U14|counter[0]        ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.042     ; 2.059      ;
; -1.111 ; ir:U5|instruction[14]           ; statectrl:U14|enpcout_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.338      ; 2.436      ;
; -1.111 ; ir:U5|instruction[12]           ; statectrl:U14|next_state.t11     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; 0.365      ; 2.463      ;
; -1.102 ; alu:U8|zero_flag_latch          ; statectrl:U14|next_state.t17     ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.500        ; 0.025      ; 1.614      ;
; -1.085 ; statectrl:U14|current_state.t12 ; statectrl:U14|dbfaout_latch      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.040     ; 2.032      ;
; -1.079 ; statectrl:U14|counter[7]        ; statectrl:U14|counter[16]        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.043     ; 2.023      ;
; -1.078 ; statectrl:U14|counter[7]        ; statectrl:U14|counter[19]        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.043     ; 2.022      ;
; -1.077 ; statectrl:U14|counter[7]        ; statectrl:U14|counter[18]        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.043     ; 2.021      ;
; -1.077 ; statectrl:U14|counter[10]       ; statectrl:U14|next_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.034     ; 2.030      ;
+--------+---------------------------------+----------------------------------+----------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ir:U5|instruction[10]'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; -2.397 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.250     ; 2.634      ;
; -2.379 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.267     ; 1.599      ;
; -2.369 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.288     ; 1.568      ;
; -2.362 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.264     ; 2.585      ;
; -2.354 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.737      ; 3.578      ;
; -2.353 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.288     ; 1.552      ;
; -2.352 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.059     ; 1.780      ;
; -2.328 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.288     ; 1.527      ;
; -2.326 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.044     ; 1.769      ;
; -2.320 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.732      ; 3.539      ;
; -2.311 ; gr:U12|gra_latch[2]                                                                               ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.288     ; 1.510      ;
; -2.310 ; gr:U12|gra_latch[6]                                                                               ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.185     ; 2.612      ;
; -2.276 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grb_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.197     ; 2.566      ;
; -2.265 ; gr:U12|gra_latch[2]                                                                               ; gr:U12|grb_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.185     ; 2.567      ;
; -2.265 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.744      ; 3.496      ;
; -2.263 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.250     ; 2.500      ;
; -2.260 ; gr:U12|gra_latch[7]                                                                               ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.924     ; 1.823      ;
; -2.249 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.751      ; 3.487      ;
; -2.243 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grb_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.185     ; 2.545      ;
; -2.239 ; ir:U5|instruction[6]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.723      ; 3.449      ;
; -2.233 ; gr:U12|gra_latch[4]                                                                               ; gr:U12|grc_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.288     ; 1.432      ;
; -2.230 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.730      ; 3.447      ;
; -2.229 ; gr:U12|gra_latch[4]                                                                               ; gr:U12|grb_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.185     ; 2.531      ;
; -2.225 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.038     ; 1.674      ;
; -2.225 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.463      ; 3.175      ;
; -2.199 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.254     ; 1.432      ;
; -2.187 ; gr:U12|gra_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.924     ; 1.750      ;
; -2.172 ; gr:U12|gra_latch[6]                                                                               ; gr:U12|grc_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.059     ; 1.600      ;
; -2.167 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.744      ; 3.398      ;
; -2.160 ; gr:U12|gra_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.059     ; 1.588      ;
; -2.157 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.744      ; 3.388      ;
; -2.148 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.445      ; 4.080      ;
; -2.138 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.250     ; 2.375      ;
; -2.133 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.730      ; 3.350      ;
; -2.125 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.730      ; 3.342      ;
; -2.121 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.744      ; 3.352      ;
; -2.112 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.185     ; 2.414      ;
; -2.108 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.996     ; 1.599      ;
; -2.107 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.028     ; 2.566      ;
; -2.105 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.351      ; 3.943      ;
; -2.104 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.250     ; 2.341      ;
; -2.102 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grb_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.118     ; 2.471      ;
; -2.097 ; gr:U12|gra_latch[1]                                                                               ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.059     ; 1.525      ;
; -2.097 ; gr:U12|gra_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.063     ; 1.521      ;
; -2.094 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.350      ; 2.931      ;
; -2.093 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.119     ; 2.461      ;
; -2.093 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.457      ; 4.037      ;
; -2.091 ; gr:U12|grb_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.932     ; 1.646      ;
; -2.091 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.463      ; 3.041      ;
; -2.086 ; gr:U12|grb_latch[2]                                                                               ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.267     ; 1.306      ;
; -2.085 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.438     ; 2.634      ;
; -2.084 ; gr:U12|gra_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.044     ; 1.527      ;
; -2.084 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grc_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; -0.084     ; 2.497      ;
; -2.078 ; ir:U5|instruction[2]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.463      ; 3.028      ;
; -2.077 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.464      ; 4.028      ;
; -2.076 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.119     ; 2.444      ;
; -2.075 ; gr:U12|gra_latch[1]                                                                               ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.184     ; 2.378      ;
; -2.070 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.264     ; 2.293      ;
; -2.068 ; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.718      ; 3.273      ;
; -2.057 ; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.464      ; 4.008      ;
; -2.055 ; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[1] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.752      ; 3.294      ;
; -2.052 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.250     ; 2.289      ;
; -2.050 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.452     ; 2.585      ;
; -2.041 ; gr:U12|gra_latch[7]                                                                               ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.184     ; 2.344      ;
; -2.032 ; gr:U12|grb_latch[4]                                                                               ; gr:U12|grc_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.267     ; 1.252      ;
; -2.029 ; gr:U12|gra_latch[7]                                                                               ; gr:U12|grc_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.942     ; 1.574      ;
; -2.023 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.051     ; 1.459      ;
; -2.022 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.688      ; 3.197      ;
; -2.020 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.264     ; 2.243      ;
; -2.011 ; ir:U5|instruction[0]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.264     ; 2.234      ;
; -2.008 ; gr:U12|grb_latch[7]                                                                               ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.932     ; 1.563      ;
; -2.007 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grb_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.348      ; 3.842      ;
; -2.006 ; ir:U5|instruction[0]                                                                              ; gr:U12|gra_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.680      ; 3.173      ;
; -2.002 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.014     ; 2.475      ;
; -1.995 ; gr:U12|grb_latch[2]                                                                               ; gr:U12|grb_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.119     ; 2.363      ;
; -1.995 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.457      ; 3.939      ;
; -1.992 ; ir:U5|instruction[6]                                                                              ; gr:U12|grc_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.042     ; 2.437      ;
; -1.985 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.457      ; 3.929      ;
; -1.983 ; gr:U12|grb_latch[4]                                                                               ; gr:U12|grb_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.119     ; 2.351      ;
; -1.983 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grc_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.038     ; 1.432      ;
; -1.980 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.347      ; 2.814      ;
; -1.977 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.688      ; 3.152      ;
; -1.973 ; gr:U12|grb_latch[1]                                                                               ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.039     ; 1.421      ;
; -1.969 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.044     ; 1.412      ;
; -1.968 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[1] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.014     ; 2.441      ;
; -1.966 ; ir:U5|instruction[3]                                                                              ; gr:U12|grc_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.463      ; 2.916      ;
; -1.963 ; gr:U12|grb_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.066     ; 1.384      ;
; -1.962 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.344      ; 3.793      ;
; -1.952 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grb_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.910      ; 3.359      ;
; -1.951 ; ir:U5|instruction[1]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.438     ; 2.500      ;
; -1.951 ; ir:U5|instruction[1]                                                                              ; gr:U12|gra_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.688      ; 3.126      ;
; -1.949 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; -0.194     ; 2.742      ;
; -1.949 ; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.457      ; 3.893      ;
; -1.948 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grb_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.910      ; 3.355      ;
; -1.946 ; gr:U12|grb_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.065     ; 1.368      ;
; -1.946 ; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 1.457      ; 3.890      ;
; -1.942 ; ir:U5|instruction[0]                                                                              ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 0.674      ; 3.103      ;
; -1.941 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grb_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; 0.043      ; 2.471      ;
; -1.936 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.070     ; 1.353      ;
; -1.935 ; gr:U12|grb_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.266     ; 1.156      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                 ; Launch Clock                              ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; -2.382 ; gr:U12|gra_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.034     ; 1.835      ;
; -2.291 ; gr:U12|gra_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.041     ; 1.737      ;
; -2.263 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.041     ; 1.709      ;
; -2.260 ; gr:U12|gra_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.041     ; 1.706      ;
; -2.250 ; gr:U12|gra_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.034     ; 1.703      ;
; -2.250 ; gr:U12|gra_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.047     ; 1.690      ;
; -2.209 ; gr:U12|gra_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.034     ; 1.662      ;
; -2.179 ; gr:U12|gra_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.041     ; 1.625      ;
; -2.177 ; gr:U12|gra_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.034     ; 1.630      ;
; -2.149 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.041     ; 1.595      ;
; -2.099 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.048     ; 1.538      ;
; -2.083 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.049     ; 1.521      ;
; -2.077 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.041     ; 1.523      ;
; -2.039 ; gr:U12|grb_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.049     ; 1.477      ;
; -1.980 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.041     ; 1.426      ;
; -1.976 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.040     ; 1.423      ;
; -1.941 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.184     ; 2.744      ;
; -1.911 ; gr:U12|grc_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.004     ; 2.394      ;
; -1.906 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.198     ; 2.695      ;
; -1.883 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.198     ; 2.672      ;
; -1.873 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.197     ; 2.663      ;
; -1.857 ; gr:U12|grc_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.373     ; 1.971      ;
; -1.839 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.184     ; 2.642      ;
; -1.821 ; gr:U12|grc_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.251     ; 2.057      ;
; -1.778 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.184     ; 2.581      ;
; -1.769 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 3.285      ;
; -1.768 ; ir:U5|instruction[6]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.212     ; 2.543      ;
; -1.757 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.184     ; 2.560      ;
; -1.738 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.184     ; 2.541      ;
; -1.725 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.198     ; 2.514      ;
; -1.719 ; gr:U12|grc_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.251     ; 1.955      ;
; -1.701 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.516      ; 3.204      ;
; -1.695 ; gr:U12|grc_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.004     ; 2.178      ;
; -1.681 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.959     ; 1.709      ;
; -1.667 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 3.183      ;
; -1.658 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.184     ; 2.461      ;
; -1.654 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.198     ; 2.443      ;
; -1.638 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[0] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.416      ; 3.041      ;
; -1.634 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[6] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.416      ; 3.037      ;
; -1.633 ; ir:U5|instruction[1]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.184     ; 2.436      ;
; -1.628 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; uart:uart_inst|txd:inst2|txd_content[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.018     ; 2.607      ;
; -1.624 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.198     ; 2.413      ;
; -1.622 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 3.138      ;
; -1.621 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.211     ; 2.397      ;
; -1.619 ; gr:U12|grc_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.004     ; 2.102      ;
; -1.606 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 3.122      ;
; -1.605 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.198     ; 2.394      ;
; -1.586 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 3.102      ;
; -1.585 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 3.101      ;
; -1.580 ; ir:U5|instruction[0]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.198     ; 2.369      ;
; -1.567 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.959     ; 1.595      ;
; -1.536 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[6] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.413      ; 2.936      ;
; -1.524 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[0] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.413      ; 2.924      ;
; -1.521 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; uart:uart_inst|txd:inst2|txd_content[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.018     ; 2.500      ;
; -1.517 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.966     ; 1.538      ;
; -1.501 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.967     ; 1.521      ;
; -1.497 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; uart:uart_inst|txd:inst2|txd_content[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.018     ; 2.476      ;
; -1.495 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.959     ; 1.523      ;
; -1.488 ; ir:U5|instruction[7]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.205     ; 2.270      ;
; -1.486 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 3.002      ;
; -1.469 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.416      ; 2.872      ;
; -1.461 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 2.977      ;
; -1.457 ; gr:U12|grb_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.967     ; 1.477      ;
; -1.441 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 2.957      ;
; -1.439 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; uart:uart_inst|txd:inst2|txd_content[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.018     ; 2.418      ;
; -1.438 ; ir:U5|instruction[4]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.205     ; 2.220      ;
; -1.433 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[1] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.416      ; 2.836      ;
; -1.416 ; gr:U12|grc_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.017     ; 1.886      ;
; -1.416 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; uart:uart_inst|txd:inst2|txd_content[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.018     ; 2.395      ;
; -1.408 ; ir:U5|instruction[3]                                                                              ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 2.924      ;
; -1.405 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[7] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.416      ; 2.808      ;
; -1.404 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; uart:uart_inst|txd:inst2|txd_content[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.018     ; 2.383      ;
; -1.398 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.959     ; 1.426      ;
; -1.397 ; ir:U5|instruction[5]                                                                              ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.218     ; 2.166      ;
; -1.394 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.958     ; 1.423      ;
; -1.385 ; uart:uart_inst|txd:inst2|xcnt16[0]                                                                ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.038     ; 2.334      ;
; -1.380 ; ir:U5|instruction[10]                                                                             ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; 1.504      ; 3.476      ;
; -1.372 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[5] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.403      ; 2.762      ;
; -1.371 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.413      ; 2.771      ;
; -1.368 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[2] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.416      ; 2.771      ;
; -1.366 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 2.882      ;
; -1.359 ; uart:uart_inst|txd:inst2|xcnt16[3]                                                                ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.041     ; 2.305      ;
; -1.354 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[1] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.413      ; 2.754      ;
; -1.346 ; statectrl:U14|enrom_latch                                                                         ; uart:uart_inst|txd:inst2|txd_content[3] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.459      ; 2.792      ;
; -1.346 ; ir:U5|instruction[10]                                                                             ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; 1.491      ; 3.429      ;
; -1.340 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.529      ; 2.856      ;
; -1.331 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[3] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.416      ; 2.734      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
; -1.330 ; uart:uart_inst|txd:inst2|xbitcnt[6]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.044     ; 2.273      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -2.336 ; gr:U12|gra_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.844     ; 2.001      ;
; -2.166 ; gr:U12|gra_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.851     ; 1.824      ;
; -2.132 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.851     ; 1.790      ;
; -2.099 ; gr:U12|gra_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.844     ; 1.764      ;
; -2.090 ; gr:U12|gra_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.851     ; 1.748      ;
; -2.078 ; gr:U12|gra_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.844     ; 1.743      ;
; -2.043 ; gr:U12|gra_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.844     ; 1.708      ;
; -2.005 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.858     ; 1.656      ;
; -2.004 ; gr:U12|gra_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.851     ; 1.662      ;
; -1.998 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.838     ; 1.669      ;
; -1.933 ; gr:U12|gra_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.844     ; 1.598      ;
; -1.930 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.850     ; 1.589      ;
; -1.908 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.859     ; 1.558      ;
; -1.846 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.851     ; 1.504      ;
; -1.838 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.859     ; 1.488      ;
; -1.810 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.006      ; 2.825      ;
; -1.789 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.008     ; 2.790      ;
; -1.760 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.851     ; 1.418      ;
; -1.674 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.022     ; 2.661      ;
; -1.656 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.183     ; 1.982      ;
; -1.646 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.061     ; 2.094      ;
; -1.638 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.719      ; 3.366      ;
; -1.625 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.061     ; 2.073      ;
; -1.594 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.186      ; 2.289      ;
; -1.561 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.186      ; 2.256      ;
; -1.550 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.769     ; 1.790      ;
; -1.540 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.606      ; 3.155      ;
; -1.497 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.172      ; 2.688      ;
; -1.492 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.719      ; 3.220      ;
; -1.488 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.186      ; 2.183      ;
; -1.451 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.172      ; 2.642      ;
; -1.442 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.603      ; 3.054      ;
; -1.423 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.776     ; 1.656      ;
; -1.416 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.756     ; 1.669      ;
; -1.348 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.768     ; 1.589      ;
; -1.326 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.777     ; 1.558      ;
; -1.322 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.172      ; 2.513      ;
; -1.305 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.172      ; 2.496      ;
; -1.300 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.649      ; 2.958      ;
; -1.287 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.015     ; 2.281      ;
; -1.265 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.186      ; 1.960      ;
; -1.264 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.769     ; 1.504      ;
; -1.263 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 1.694      ; 3.571      ;
; -1.257 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.033     ; 1.733      ;
; -1.256 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.777     ; 1.488      ;
; -1.246 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.015     ; 2.240      ;
; -1.204 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.172      ; 2.395      ;
; -1.203 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.172      ; 2.394      ;
; -1.180 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.026      ; 3.215      ;
; -1.178 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.769     ; 1.418      ;
; -1.171 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.053      ; 1.733      ;
; -1.165 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.066      ; 2.240      ;
; -1.148 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.534      ; 2.691      ;
; -1.121 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; -0.015     ; 2.115      ;
; -1.114 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.172      ; 2.305      ;
; -1.096 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.902      ; 3.017      ;
; -1.071 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.032     ; 1.548      ;
; -1.067 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 0.186      ; 1.762      ;
; -1.052 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.603      ; 2.664      ;
; -1.046 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.031     ; 1.524      ;
; -1.045 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.608      ; 2.662      ;
; -1.044 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; 0.172      ; 2.235      ;
; -1.035 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.186     ; 1.358      ;
; -1.014 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.902      ; 2.935      ;
; -1.012 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.606      ; 2.627      ;
; -0.993 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.079      ; 2.081      ;
; -0.985 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.054      ; 1.548      ;
; -0.960 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.055      ; 1.524      ;
; -0.960 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.115     ; 1.354      ;
; -0.959 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.014      ; 1.982      ;
; -0.949 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.100     ; 1.358      ;
; -0.949 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.136      ; 2.094      ;
; -0.928 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.136      ; 2.073      ;
; -0.922 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.607      ; 2.538      ;
; -0.911 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.902      ; 2.832      ;
; -0.908 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.066      ; 1.983      ;
; -0.897 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.383      ; 2.289      ;
; -0.895 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.032     ; 1.372      ;
; -0.882 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.031     ; 1.360      ;
; -0.879 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.082      ; 1.970      ;
; -0.874 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.029     ; 1.354      ;
; -0.864 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.383      ; 2.256      ;
; -0.862 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.082      ; 1.953      ;
; -0.809 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.054      ; 1.372      ;
; -0.796 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.055      ; 1.360      ;
; -0.791 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.383      ; 2.183      ;
; -0.771 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.902      ; 2.692      ;
; -0.739 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.026     ; 1.222      ;
; -0.681 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.902      ; 2.602      ;
; -0.653 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; 0.060      ; 1.222      ;
; -0.604 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 1.694      ; 3.412      ;
; -0.587 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.902      ; 2.508      ;
; -0.568 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.383      ; 1.960      ;
; -0.547 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.067     ; 1.489      ;
; -0.538 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.902      ; 2.459      ;
; -0.521 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.067     ; 1.463      ;
; -0.489 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.902      ; 2.410      ;
; -0.457 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 1.694      ; 2.775      ;
; -0.455 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; 0.369      ; 1.833      ;
; -0.429 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.066      ; 1.504      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.199 ; gr:U12|gra_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.085     ; 1.633      ;
; -2.182 ; gr:U12|gra_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.085     ; 1.616      ;
; -2.098 ; gr:U12|grb_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.079     ; 1.538      ;
; -2.097 ; gr:U12|gra_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.092     ; 1.524      ;
; -2.089 ; gr:U12|gra_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.092     ; 1.516      ;
; -2.069 ; gr:U12|gra_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.085     ; 1.503      ;
; -2.059 ; gr:U12|gra_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.092     ; 1.486      ;
; -2.004 ; gr:U12|grb_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.092     ; 1.431      ;
; -1.963 ; gr:U12|grb_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.100     ; 1.382      ;
; -1.950 ; gr:U12|gra_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.085     ; 1.384      ;
; -1.937 ; gr:U12|gra_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.085     ; 1.371      ;
; -1.936 ; gr:U12|grb_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.099     ; 1.356      ;
; -1.872 ; gr:U12|grb_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.092     ; 1.299      ;
; -1.837 ; gr:U12|grb_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.100     ; 1.256      ;
; -1.822 ; ir:U5|instruction[1]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.235     ; 2.606      ;
; -1.776 ; gr:U12|grb_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.091     ; 1.204      ;
; -1.764 ; gr:U12|grb_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.092     ; 1.191      ;
; -1.720 ; ir:U5|instruction[0]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.249     ; 2.490      ;
; -1.701 ; gr:U12|grc_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.302     ; 1.918      ;
; -1.655 ; gr:U12|grc_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.424     ; 1.750      ;
; -1.650 ; ir:U5|instruction[3]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.478      ; 3.147      ;
; -1.605 ; ir:U5|instruction[6]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.263     ; 2.361      ;
; -1.598 ; gr:U12|grc_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.055     ; 2.062      ;
; -1.587 ; gr:U12|grc_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.055     ; 2.051      ;
; -1.556 ; gr:U12|grc_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.302     ; 1.773      ;
; -1.516 ; gr:U12|grb_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.997     ; 1.538      ;
; -1.471 ; statectrl:U14|regrd1_latch                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.365      ; 2.855      ;
; -1.423 ; ir:U5|instruction[2]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.478      ; 2.920      ;
; -1.422 ; gr:U12|grb_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.010     ; 1.431      ;
; -1.381 ; gr:U12|grb_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.018     ; 1.382      ;
; -1.373 ; statectrl:U14|regrd2_latch                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.362      ; 2.754      ;
; -1.365 ; gr:U12|grc_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.055     ; 1.829      ;
; -1.360 ; gr:U12|grc_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.055     ; 1.824      ;
; -1.354 ; gr:U12|grb_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.017     ; 1.356      ;
; -1.346 ; ir:U5|instruction[5]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.256     ; 2.109      ;
; -1.312 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.329      ;
; -1.295 ; ir:U5|instruction[10]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 1.453      ; 3.372      ;
; -1.290 ; gr:U12|grb_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.010     ; 1.299      ;
; -1.286 ; ir:U5|instruction[7]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.256     ; 2.049      ;
; -1.274 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.291      ;
; -1.255 ; gr:U12|grb_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.018     ; 1.256      ;
; -1.240 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.257      ;
; -1.196 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.213      ;
; -1.194 ; gr:U12|grb_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.009     ; 1.204      ;
; -1.192 ; ir:U5|instruction[9]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.785      ; 2.996      ;
; -1.182 ; gr:U12|grb_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.010     ; 1.191      ;
; -1.157 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.174      ;
; -1.151 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.168      ;
; -1.146 ; statectrl:U14|enrom_latch                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.408      ; 2.573      ;
; -1.145 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.162      ;
; -1.125 ; ir:U5|instruction[4]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.256     ; 1.888      ;
; -1.103 ; dbufferb:U10|data_latch[3]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.274     ; 1.348      ;
; -1.101 ; dbufferb:U10|data_latch[1]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.272     ; 1.348      ;
; -1.079 ; ir:U5|instruction[8]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.293      ; 2.391      ;
; -1.042 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.059      ;
; -1.037 ; gr:U12|grd_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.175     ; 1.881      ;
; -1.034 ; dbufferb:U10|data_latch[7]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.427     ; 1.126      ;
; -1.017 ; dbufferb:U10|data_latch[3]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.188     ; 1.348      ;
; -1.015 ; dbufferb:U10|data_latch[1]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.186     ; 1.348      ;
; -1.013 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.661      ; 2.703      ;
; -1.005 ; statectrl:U14|dbfaout_latch                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.365      ; 2.389      ;
; -1.004 ; gr:U12|grc_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.105     ; 1.918      ;
; -0.986 ; dbufferb:U10|data_latch[2]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.356     ; 1.149      ;
; -0.976 ; statectrl:U14|enpcout_latch                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.367      ; 2.362      ;
; -0.958 ; gr:U12|grc_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.227     ; 1.750      ;
; -0.948 ; dbufferb:U10|data_latch[7]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.341     ; 1.126      ;
; -0.943 ; dbufferb:U10|data_latch[0]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.273     ; 1.189      ;
; -0.942 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.661      ; 2.632      ;
; -0.924 ; gr:U12|grd_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.162     ; 1.781      ;
; -0.913 ; gr:U12|grc_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.055     ; 1.377      ;
; -0.912 ; gr:U12|grd_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.175     ; 1.756      ;
; -0.905 ; gr:U12|grd_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.159     ; 1.765      ;
; -0.901 ; gr:U12|grc_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.142      ; 2.062      ;
; -0.900 ; dbufferb:U10|data_latch[2]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.270     ; 1.149      ;
; -0.898 ; statectrl:U14|dbfbout_latch                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.362      ; 2.279      ;
; -0.890 ; gr:U12|grc_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.142      ; 2.051      ;
; -0.886 ; dbufferb:U10|data_latch[4]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.272     ; 1.133      ;
; -0.871 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.661      ; 2.561      ;
; -0.859 ; gr:U12|grc_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.105     ; 1.773      ;
; -0.857 ; dbufferb:U10|data_latch[0]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.187     ; 1.189      ;
; -0.839 ; dbufferb:U10|data_latch[5]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.267     ; 1.091      ;
; -0.826 ; dbufferb:U10|data_latch[6]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.273     ; 1.072      ;
; -0.800 ; dbufferb:U10|data_latch[4]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.186     ; 1.133      ;
; -0.783 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.661      ; 2.473      ;
; -0.768 ; statectrl:U14|enuart_latch                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.366      ; 2.153      ;
; -0.753 ; dbufferb:U10|data_latch[5]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.181     ; 1.091      ;
; -0.740 ; dbufferb:U10|data_latch[6]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.187     ; 1.072      ;
; -0.708 ; gr:U12|grd_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.159     ; 1.568      ;
; -0.707 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.661      ; 2.397      ;
; -0.668 ; gr:U12|grc_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.142      ; 1.829      ;
; -0.663 ; gr:U12|grc_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.142      ; 1.824      ;
; -0.642 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.661      ; 2.332      ;
; -0.636 ; ir:U5|instruction[10]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.453      ; 3.213      ;
; -0.576 ; gr:U12|grd_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.308     ; 1.287      ;
; -0.546 ; gr:U12|grd_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.308     ; 1.257      ;
; -0.542 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.661      ; 2.232      ;
; -0.530 ; statectrl:U14|ramrd_latch                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 1.453      ; 2.617      ;
; -0.529 ; gr:U12|grd_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.175     ; 1.373      ;
; -0.420 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.661      ; 2.110      ;
; -0.387 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.130      ; 1.536      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; -1.887 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.745     ; 2.129      ;
; -1.884 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.745     ; 2.126      ;
; -1.880 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.745     ; 2.122      ;
; -1.870 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.745     ; 2.112      ;
; -1.864 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.745     ; 2.106      ;
; -1.862 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.745     ; 2.104      ;
; -1.761 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.745     ; 2.003      ;
; -1.756 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.745     ; 1.998      ;
; 0.165  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.786      ;
; 0.169  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.782      ;
; 0.203  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.747      ;
; 0.204  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.746      ;
; 0.206  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.744      ;
; 0.207  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.743      ;
; 0.261  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.690      ;
; 0.262  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.689      ;
; 0.264  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.687      ;
; 0.265  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.686      ;
; 0.269  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.681      ;
; 0.271  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.679      ;
; 0.273  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.677      ;
; 0.275  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.675      ;
; 0.276  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.674      ;
; 0.278  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.673      ;
; 0.281  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.670      ;
; 0.282  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.669      ;
; 0.372  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.578      ;
; 0.430  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.521      ;
; 0.439  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.511      ;
; 0.442  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.508      ;
; 0.451  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.500      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_input'                                                                                                                                                  ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.124 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.068      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.063      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[20]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[24]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[26]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[28]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[30]                ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.059      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.084 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.043     ; 2.028      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[6]      ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[7]      ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[9]      ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.074 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[15]     ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.025      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[27] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[23] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[25] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[26] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[28] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.061 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 2.012      ;
; -1.038 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.989      ;
; -1.038 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.989      ;
; -1.038 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.989      ;
; -1.038 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.989      ;
; -1.038 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.989      ;
; -1.038 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.989      ;
; -1.038 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.989      ;
; -1.038 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.989      ;
; -1.038 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.989      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'                                                                                                    ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; -1.067 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.125     ; 0.939      ;
; -1.012 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.139     ; 0.870      ;
; -0.895 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.153     ; 0.739      ;
; -0.693 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.146     ; 0.544      ;
; -0.692 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.146     ; 0.543      ;
; -0.691 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.146     ; 0.542      ;
; -0.405 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.525     ; 0.877      ;
; -0.405 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.525     ; 0.877      ;
; -0.405 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.525     ; 0.877      ;
; -0.405 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.525     ; 0.877      ;
; -0.405 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.525     ; 0.877      ;
; -0.405 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.525     ; 0.877      ;
; -0.405 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.525     ; 0.877      ;
; -0.405 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.525     ; 0.877      ;
; -0.308 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.522     ; 0.783      ;
; -0.308 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.522     ; 0.783      ;
; -0.308 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.522     ; 0.783      ;
; -0.308 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.522     ; 0.783      ;
; -0.308 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.522     ; 0.783      ;
; -0.308 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.522     ; 0.783      ;
; -0.308 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.522     ; 0.783      ;
; -0.308 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.522     ; 0.783      ;
; -0.139 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.412     ; 0.724      ;
; -0.116 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.412     ; 0.701      ;
; 0.018  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.966      ;
; 0.022  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.962      ;
; 0.030  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.954      ;
; 0.066  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.918      ;
; 0.079  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.905      ;
; 0.083  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.901      ;
; 0.086  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.898      ;
; 0.090  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.894      ;
; 0.097  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.887      ;
; 0.098  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.886      ;
; 0.133  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.851      ;
; 0.134  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.850      ;
; 0.147  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.837      ;
; 0.149  ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.835      ;
; 0.151  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.833      ;
; 0.153  ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.831      ;
; 0.154  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.830      ;
; 0.158  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.826      ;
; 0.165  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.819      ;
; 0.166  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.818      ;
; 0.166  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.818      ;
; 0.201  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.783      ;
; 0.202  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.782      ;
; 0.203  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.781      ;
; 0.233  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.751      ;
; 0.234  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.750      ;
; 0.234  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.750      ;
; 0.234  ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.750      ;
; 0.438  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.547      ;
; 0.439  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.546      ;
; 0.439  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.546      ;
; 0.439  ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.546      ;
; 0.444  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.541      ;
; 0.447  ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.538      ;
; 0.451  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.534      ;
; 0.608  ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.377      ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.328 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.071     ; 1.232      ;
; -0.328 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.071     ; 1.232      ;
; -0.328 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.071     ; 1.232      ;
; -0.328 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.071     ; 1.232      ;
; -0.328 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.071     ; 1.232      ;
; -0.328 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.071     ; 1.232      ;
; -0.328 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.071     ; 1.232      ;
; -0.328 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.071     ; 1.232      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                            ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; 0.038 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.324     ; 0.625      ;
; 0.230 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.317     ; 0.440      ;
; 0.232 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.317     ; 0.438      ;
; 0.294 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.317     ; 0.376      ;
; 0.297 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.317     ; 0.373      ;
; 0.305 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.310     ; 0.372      ;
; 0.305 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.310     ; 0.372      ;
; 0.305 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.310     ; 0.372      ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -0.980 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; 0.000        ; 1.078      ; 0.307      ;
; -0.472 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; -0.500       ; 1.078      ; 0.315      ;
; -0.106 ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 1.085      ; 1.188      ;
; -0.035 ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.086      ; 1.250      ;
; -0.035 ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.086      ; 1.250      ;
; 0.027  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.093      ; 1.319      ;
; 0.028  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.065      ; 1.302      ;
; 0.040  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.088      ; 1.337      ;
; 0.049  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.093      ; 1.341      ;
; 0.093  ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.078      ; 1.370      ;
; 0.115  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.086      ; 1.410      ;
; 0.163  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.088      ; 1.460      ;
; 0.186  ; statectrl:U14|txd_cmd_latch         ; statectrl:U14|txd_cmd_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; statectrl:U14|enuart_latch          ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.192  ; statectrl:U14|next_state.t3         ; statectrl:U14|current_state.t3      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.313      ;
; 0.193  ; statectrl:U14|next_state.t_dly70    ; statectrl:U14|current_state.t_dly70 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; statectrl:U14|next_state.t4         ; statectrl:U14|current_state.t4      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; statectrl:U14|next_state.t11        ; statectrl:U14|current_state.t11     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.314      ;
; 0.201  ; statectrl:U14|regwt_latch           ; statectrl:U14|regwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; statectrl:U14|enrom_latch           ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.022      ; 0.307      ;
; 0.205  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.091      ; 1.505      ;
; 0.209  ; statectrl:U14|current_state.t4      ; statectrl:U14|next_state.t5         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.330      ;
; 0.214  ; statectrl:U14|current_state.t_dly70 ; statectrl:U14|next_state.t12        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.335      ;
; 0.225  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.088      ; 1.522      ;
; 0.235  ; ir:U5|instruction[10]               ; statectrl:U14|nextn_latch           ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.086      ; 1.530      ;
; 0.264  ; statectrl:U14|current_state.t18     ; statectrl:U14|next_state.t18        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.384      ;
; 0.266  ; statectrl:U14|next_state.t10        ; statectrl:U14|current_state.t10     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.387      ;
; 0.268  ; statectrl:U14|next_state.t7         ; statectrl:U14|current_state.t7      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.389      ;
; 0.268  ; statectrl:U14|next_state.t17        ; statectrl:U14|current_state.t17     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.389      ;
; 0.270  ; statectrl:U14|current_state.t3      ; statectrl:U14|next_state.t4         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.391      ;
; 0.271  ; statectrl:U14|next_state.t6         ; statectrl:U14|current_state.t6      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.391      ;
; 0.282  ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.078      ; 1.569      ;
; 0.303  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.423      ;
; 0.305  ; statectrl:U14|counter_dly70[1]      ; statectrl:U14|counter_dly70[1]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; statectrl:U14|counter_dly70[2]      ; statectrl:U14|counter_dly70[2]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; statectrl:U14|counter[5]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; statectrl:U14|counter_dly70[4]      ; statectrl:U14|counter_dly70[4]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; statectrl:U14|counter[15]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; statectrl:U14|current_state.t1      ; statectrl:U14|next_state.t2         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.427      ;
; 0.330  ; statectrl:U14|current_state.t5      ; statectrl:U14|enpcout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.451      ;
; 0.343  ; statectrl:U14|current_state.t_dly70 ; statectrl:U14|next_state.t_dly70    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.464      ;
; 0.345  ; statectrl:U14|current_state.t11     ; statectrl:U14|next_state.t17        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.466      ;
; 0.358  ; statectrl:U14|current_state.t17     ; statectrl:U14|next_state.t11        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.479      ;
; 0.381  ; statectrl:U14|current_state.t17     ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.502      ;
; 0.383  ; statectrl:U14|next_state.t18        ; statectrl:U14|current_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.503      ;
; 0.385  ; statectrl:U14|counter_dly70[0]      ; statectrl:U14|counter_dly70[0]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.506      ;
; 0.386  ; statectrl:U14|next_state.t14        ; statectrl:U14|current_state.t14     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.156     ; 0.314      ;
; 0.394  ; statectrl:U14|next_state.t1         ; statectrl:U14|current_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.514      ;
; 0.414  ; statectrl:U14|counter[1]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.534      ;
; 0.425  ; statectrl:U14|current_state.t9      ; statectrl:U14|next_state.t10        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.038      ; 0.547      ;
; 0.431  ; statectrl:U14|current_state.t10     ; statectrl:U14|ldpc_latch            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.038      ; 0.553      ;
; 0.434  ; statectrl:U14|current_state.t3      ; statectrl:U14|rstpc_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.555      ;
; 0.439  ; statectrl:U14|current_state.t12     ; statectrl:U14|dbfbout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.559      ;
; 0.440  ; statectrl:U14|next_state.t15        ; statectrl:U14|current_state.t15     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.561      ;
; 0.443  ; statectrl:U14|current_state.t10     ; statectrl:U14|next_state.t11        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.564      ;
; 0.452  ; statectrl:U14|counter_dly70[6]      ; statectrl:U14|counter_dly70[6]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; statectrl:U14|counter[19]           ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.572      ;
; 0.454  ; statectrl:U14|counter_dly70[1]      ; statectrl:U14|counter_dly70[2]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; statectrl:U14|counter[18]           ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; statectrl:U14|counter_dly70[9]      ; statectrl:U14|counter_dly70[9]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; statectrl:U14|counter_dly70[7]      ; statectrl:U14|counter_dly70[7]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; statectrl:U14|counter_dly70[5]      ; statectrl:U14|counter_dly70[5]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; statectrl:U14|counter[2]            ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.578      ;
; 0.458  ; statectrl:U14|rstpc_latch           ; statectrl:U14|rstpc_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.579      ;
; 0.460  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.028      ; 0.572      ;
; 0.461  ; statectrl:U14|counter[6]            ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.581      ;
; 0.462  ; statectrl:U14|counter[3]            ; statectrl:U14|counter[3]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.582      ;
; 0.465  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; statectrl:U14|counter[0]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; statectrl:U14|counter_dly70[2]      ; statectrl:U14|counter_dly70[4]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; statectrl:U14|counter[14]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.585      ;
; 0.468  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; statectrl:U14|uart_reset_latch      ; statectrl:U14|uart_reset_latch      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.590      ;
; 0.476  ; statectrl:U14|next_state.t_rst_1    ; statectrl:U14|current_state.t_rst_1 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.595      ;
; 0.478  ; statectrl:U14|next_state.t16        ; statectrl:U14|current_state.t16     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.598      ;
; 0.479  ; statectrl:U14|counter[0]            ; statectrl:U14|counter[0]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.599      ;
; 0.479  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.028      ; 0.591      ;
; 0.487  ; ir:U5|instruction[13]               ; statectrl:U14|enuart_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.431      ; 1.022      ;
; 0.494  ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t11        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.431      ; 1.029      ;
; 0.494  ; statectrl:U14|enpcout_latch         ; statectrl:U14|enpcout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.615      ;
; 0.497  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.616      ;
; 0.497  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.616      ;
; 0.506  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.625      ;
; 0.506  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.625      ;
; 0.508  ; statectrl:U14|counter_dly70[0]      ; statectrl:U14|next_state.t_dly70    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.628      ;
; 0.514  ; statectrl:U14|counter[17]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.633      ;
; 0.515  ; statectrl:U14|current_state.t_dly70 ; statectrl:U14|counter_dly70[3]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.636      ;
; 0.518  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.637      ;
; 0.520  ; statectrl:U14|counter_dly70[1]      ; statectrl:U14|counter_dly70[4]      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.641      ;
; 0.520  ; statectrl:U14|counter[14]           ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.639      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                     ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; -0.080 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 1.880      ; 1.915      ;
; 0.119  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 1.880      ; 2.124      ;
; 0.152  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 1.726      ; 2.003      ;
; 0.166  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 1.809      ; 2.100      ;
; 0.206  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 1.725      ; 2.056      ;
; 0.209  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 1.726      ; 2.050      ;
; 0.219  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.880      ; 1.714      ;
; 0.224  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 1.727      ; 2.076      ;
; 0.265  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 1.720      ; 2.100      ;
; 0.268  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 1.725      ; 2.118      ;
; 0.324  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 1.809      ; 2.248      ;
; 0.329  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 1.720      ; 2.174      ;
; 0.366  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 1.880      ; 1.871      ;
; 0.373  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 1.726      ; 2.224      ;
; 0.411  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 1.809      ; 1.845      ;
; 0.432  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 1.726      ; 1.783      ;
; 0.444  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 1.725      ; 1.794      ;
; 0.458  ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.317      ; 1.285      ;
; 0.466  ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.085      ; 1.071      ;
; 0.477  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 1.725      ; 2.317      ;
; 0.478  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.726      ; 1.819      ;
; 0.513  ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.055      ; 1.088      ;
; 0.514  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 1.725      ; 1.864      ;
; 0.518  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 1.880      ; 2.523      ;
; 0.520  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 1.727      ; 1.872      ;
; 0.535  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.305      ; 0.944      ;
; 0.539  ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.016      ; 1.075      ;
; 0.550  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.720      ; 1.885      ;
; 0.575  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 1.809      ; 2.509      ;
; 0.578  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 1.720      ; 1.923      ;
; 0.605  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 1.727      ; 2.447      ;
; 0.609  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; -0.500       ; 1.726      ; 1.960      ;
; 0.617  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.809      ; 2.041      ;
; 0.630  ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.001      ; 1.151      ;
; 0.630  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 1.725      ; 2.470      ;
; 0.635  ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.898      ; 1.053      ;
; 0.639  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.109      ; 0.852      ;
; 0.658  ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.157      ; 1.325      ;
; 0.662  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.118      ; 0.884      ;
; 0.692  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 1.726      ; 2.533      ;
; 0.719  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.151      ; 0.890      ;
; 0.751  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.725      ; 2.091      ;
; 0.755  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.305      ; 1.164      ;
; 0.796  ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.163      ; 1.469      ;
; 0.805  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.305      ; 1.214      ;
; 0.806  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.178      ; 1.004      ;
; 0.809  ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.991      ; 1.320      ;
; 0.810  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.093      ; 1.007      ;
; 0.812  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.151      ; 0.983      ;
; 0.818  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.243      ; 1.165      ;
; 0.827  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.305      ; 1.236      ;
; 0.828  ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.155      ; 1.003      ;
; 0.841  ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.162      ; 1.513      ;
; 0.853  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 1.725      ; 2.703      ;
; 0.860  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 0.842      ; 1.222      ;
; 0.866  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 0.890      ;
; 0.867  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.134      ; 1.105      ;
; 0.872  ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.837      ; 1.229      ;
; 0.872  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.727      ; 2.214      ;
; 0.876  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.151      ; 1.047      ;
; 0.878  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.109      ; 1.091      ;
; 0.881  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 1.726      ; 2.732      ;
; 0.889  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.725      ; 2.229      ;
; 0.891  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 1.727      ; 2.743      ;
; 0.897  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; -0.500       ; 1.880      ; 2.402      ;
; 0.912  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.243      ; 1.259      ;
; 0.915  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.218      ; 1.237      ;
; 0.924  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.093      ; 1.121      ;
; 0.926  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.280      ; 1.310      ;
; 0.933  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 1.726      ; 2.784      ;
; 0.933  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 1.720      ; 2.778      ;
; 0.945  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 0.846      ; 1.311      ;
; 0.950  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.218      ; 1.272      ;
; 0.953  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.051      ; 1.004      ;
; 0.955  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.726      ; 2.296      ;
; 0.959  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 0.983      ;
; 0.961  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 1.725      ; 2.811      ;
; 0.964  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.243      ; 1.311      ;
; 0.965  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.243      ; 1.312      ;
; 0.975  ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.028      ; 1.003      ;
; 0.981  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.109      ; 1.194      ;
; 0.983  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; -0.500       ; 1.809      ; 2.417      ;
; 0.988  ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.246      ; 1.744      ;
; 0.994  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.118      ; 1.216      ;
; 1.007  ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.897      ; 1.424      ;
; 1.018  ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; dbufferb:U10|data_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.549      ; 1.087      ;
; 1.020  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.280      ; 1.404      ;
; 1.023  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 1.047      ;
; 1.063  ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.162      ; 1.735      ;
; 1.080  ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; dbufferb:U10|data_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.463      ; 1.063      ;
; 1.090  ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|enalu_latch ; 0.000        ; 0.289      ; 1.399      ;
; 1.092  ; alu:U8|alu_result_latch[1]                                                                        ; alu:U8|zero_flag_latch     ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.299      ; 0.911      ;
; 1.093  ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 0.887      ; 1.500      ;
; 1.096  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 0.968      ; 1.574      ;
; 1.129  ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|enalu_latch ; -0.500       ; 1.164      ; 1.803      ;
; 1.131  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.280      ; 1.515      ;
; 1.136  ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; dbufferb:U10|data_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.457      ; 1.113      ;
; 1.150  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|enalu_latch ; -0.500       ; 0.847      ; 1.517      ;
; 1.159  ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; dbufferb:U10|data_latch[7] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enalu_latch ; -0.500       ; 0.611      ; 1.290      ;
; 1.174  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|enalu_latch ; 0.000        ; 0.134      ; 1.412      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ir:U5|instruction[10]'                                                                                                      ;
+--------+----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node             ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; -0.068 ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 2.676      ;
; -0.023 ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.471      ; 2.647      ;
; -0.013 ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 2.731      ;
; 0.014  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 2.751      ;
; 0.046  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 2.783      ;
; 0.082  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 2.826      ;
; 0.123  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.471      ; 2.793      ;
; 0.128  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.628      ; 1.955      ;
; 0.130  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.680      ; 2.009      ;
; 0.130  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.462      ; 2.791      ;
; 0.148  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.877      ; 2.224      ;
; 0.148  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 2.885      ;
; 0.163  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.545      ; 2.407      ;
; 0.169  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.615      ; 1.983      ;
; 0.183  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.463      ; 2.845      ;
; 0.191  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 2.925      ;
; 0.200  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.553      ; 2.952      ;
; 0.207  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.545      ; 2.451      ;
; 0.207  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 2.944      ;
; 0.211  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[0] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 2.938      ;
; 0.213  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 2.947      ;
; 0.216  ; pc:U7|addr_latch[7]        ; gr:U12|grb_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.908      ; 2.218      ;
; 0.230  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[2] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 2.957      ;
; 0.252  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.538      ; 2.489      ;
; 0.253  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.761      ; 2.213      ;
; 0.265  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.558      ; 2.022      ;
; 0.265  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.538      ; 2.502      ;
; 0.267  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.470      ; 2.936      ;
; 0.271  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.545      ; 2.515      ;
; 0.275  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.463      ; 2.937      ;
; 0.282  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.612      ; 2.093      ;
; 0.282  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 3.019      ;
; 0.289  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.755      ; 2.243      ;
; 0.292  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.628      ; 2.119      ;
; 0.297  ; pc:U7|addr_latch[1]        ; gr:U12|grb_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.908      ; 2.299      ;
; 0.307  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.463      ; 2.969      ;
; 0.308  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.450      ; 2.957      ;
; 0.312  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.761      ; 2.272      ;
; 0.315  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.558      ; 2.072      ;
; 0.317  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.612      ; 2.128      ;
; 0.347  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.755      ; 2.301      ;
; 0.348  ; pc:U7|addr_latch[0]        ; gr:U12|grd_latch[0] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.065      ; 1.507      ;
; 0.351  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[4] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 3.078      ;
; 0.357  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.538      ; 2.594      ;
; 0.358  ; dbufferb:U10|data_latch[5] ; gr:U12|gra_latch[5] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 0.969      ; 1.431      ;
; 0.358  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.544      ; 3.101      ;
; 0.358  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.553      ; 3.110      ;
; 0.369  ; pc:U7|addr_latch[7]        ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.117      ; 1.580      ;
; 0.373  ; dbufferb:U10|data_latch[6] ; gr:U12|gra_latch[6] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 0.970      ; 1.447      ;
; 0.380  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 3.124      ;
; 0.381  ; pc:U7|addr_latch[1]        ; gr:U12|gra_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.982      ; 1.957      ;
; 0.382  ; pc:U7|addr_latch[4]        ; gr:U12|grd_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.065      ; 1.541      ;
; 0.387  ; pc:U7|addr_latch[3]        ; gr:U12|grb_latch[3] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.899      ; 2.380      ;
; 0.395  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.553      ; 2.647      ;
; 0.396  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[3] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 3.123      ;
; 0.397  ; pc:U7|addr_latch[4]        ; gr:U12|grb_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.900      ; 2.391      ;
; 0.402  ; pc:U7|addr_latch[7]        ; gr:U12|gra_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.982      ; 1.978      ;
; 0.403  ; pc:U7|addr_latch[0]        ; gr:U12|grb_latch[0] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.900      ; 2.397      ;
; 0.406  ; ir:U5|instruction[10]      ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.471      ; 3.066      ;
; 0.415  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.538      ; 2.652      ;
; 0.416  ; pc:U7|addr_latch[5]        ; gr:U12|grb_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.887      ; 2.397      ;
; 0.430  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.311      ; 1.940      ;
; 0.433  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.877      ; 2.009      ;
; 0.436  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.538      ; 3.163      ;
; 0.439  ; pc:U7|addr_latch[1]        ; gr:U12|grc_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 0.995      ; 1.528      ;
; 0.440  ; dbufferb:U10|data_latch[5] ; gr:U12|gra_latch[5] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 0.887      ; 1.431      ;
; 0.445  ; ir:U5|instruction[10]      ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.553      ; 3.187      ;
; 0.445  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.508      ; 2.152      ;
; 0.450  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[6] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 3.184      ;
; 0.455  ; dbufferb:U10|data_latch[6] ; gr:U12|gra_latch[6] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 0.888      ; 1.447      ;
; 0.460  ; statectrl:U14|ramrd_latch  ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.538      ; 2.697      ;
; 0.463  ; dbufferb:U10|data_latch[2] ; gr:U12|gra_latch[2] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 0.884      ; 1.451      ;
; 0.481  ; dbufferb:U10|data_latch[7] ; gr:U12|gra_latch[7] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 0.843      ; 1.428      ;
; 0.482  ; ir:U5|instruction[10]      ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 1.628      ; 2.299      ;
; 0.483  ; ir:U5|instruction[10]      ; gr:U12|grc_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 1.877      ; 2.549      ;
; 0.485  ; pc:U7|addr_latch[0]        ; gr:U12|gra_latch[0] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.975      ; 2.054      ;
; 0.486  ; ir:U5|instruction[10]      ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.471      ; 3.146      ;
; 0.486  ; pc:U7|addr_latch[1]        ; gr:U12|grd_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.198      ; 1.778      ;
; 0.487  ; pc:U7|addr_latch[6]        ; gr:U12|grd_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.052      ; 1.633      ;
; 0.492  ; pc:U7|addr_latch[7]        ; gr:U12|grd_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.198      ; 1.784      ;
; 0.499  ; dbufferb:U10|data_latch[1] ; gr:U12|gra_latch[1] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 0.972      ; 1.575      ;
; 0.505  ; pc:U7|addr_latch[4]        ; gr:U12|gra_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.975      ; 2.074      ;
; 0.508  ; statectrl:U14|ramrd_latch  ; gr:U12|grd_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.628      ; 2.335      ;
; 0.512  ; dbufferb:U10|data_latch[0] ; gr:U12|gra_latch[0] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 0.964      ; 1.580      ;
; 0.517  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.311      ; 2.027      ;
; 0.517  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.311      ; 2.027      ;
; 0.521  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.552      ; 3.272      ;
; 0.523  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 3.267      ;
; 0.525  ; ir:U5|instruction[10]      ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.553      ; 3.267      ;
; 0.527  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.508      ; 2.234      ;
; 0.534  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.508      ; 2.241      ;
; 0.537  ; ir:U5|instruction[10]      ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.463      ; 3.189      ;
; 0.541  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.553      ; 2.793      ;
; 0.545  ; dbufferb:U10|data_latch[2] ; gr:U12|gra_latch[2] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 0.802      ; 1.451      ;
; 0.547  ; ir:U5|instruction[10]      ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 3.281      ;
; 0.548  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.544      ; 2.791      ;
; 0.550  ; ir:U5|instruction[10]      ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; -0.500       ; 2.545      ; 2.804      ;
; 0.552  ; ir:U5|instruction[10]      ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 1.755      ; 2.496      ;
; 0.557  ; statectrl:U14|ramrd_latch  ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.545      ; 3.301      ;
; 0.558  ; statectrl:U14|ramrd_latch  ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.311      ; 2.068      ;
+--------+----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock                     ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+----------------------------+--------------+------------+------------+
; 0.006 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.794      ; 1.915      ;
; 0.225 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.794      ; 2.124      ;
; 0.258 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.640      ; 2.003      ;
; 0.272 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.723      ; 2.100      ;
; 0.295 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.640      ; 2.050      ;
; 0.305 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.794      ; 1.714      ;
; 0.312 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.639      ; 2.056      ;
; 0.330 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.641      ; 2.076      ;
; 0.351 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.634      ; 2.100      ;
; 0.374 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.639      ; 2.118      ;
; 0.410 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.723      ; 2.248      ;
; 0.435 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.634      ; 2.174      ;
; 0.452 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.794      ; 1.871      ;
; 0.479 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.640      ; 2.224      ;
; 0.497 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.723      ; 1.845      ;
; 0.518 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.640      ; 1.783      ;
; 0.530 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.639      ; 1.794      ;
; 0.544 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.231      ; 1.285      ;
; 0.552 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.999      ; 1.071      ;
; 0.563 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.639      ; 2.317      ;
; 0.564 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.640      ; 1.819      ;
; 0.599 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.969      ; 1.088      ;
; 0.600 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.639      ; 1.864      ;
; 0.604 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.794      ; 2.523      ;
; 0.606 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.641      ; 1.872      ;
; 0.625 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.930      ; 1.075      ;
; 0.636 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.634      ; 1.885      ;
; 0.661 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.723      ; 2.509      ;
; 0.664 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.634      ; 1.923      ;
; 0.691 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.641      ; 2.447      ;
; 0.695 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.640      ; 1.960      ;
; 0.703 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.723      ; 2.041      ;
; 0.716 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.915      ; 1.151      ;
; 0.716 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.639      ; 2.470      ;
; 0.721 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.812      ; 1.053      ;
; 0.744 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.071      ; 1.325      ;
; 0.778 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.640      ; 2.533      ;
; 0.837 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.639      ; 2.091      ;
; 0.866 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 0.890      ;
; 0.882 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.077      ; 1.469      ;
; 0.887 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.017     ; 0.890      ;
; 0.895 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.905      ; 1.320      ;
; 0.927 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.076      ; 1.513      ;
; 0.939 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.639      ; 2.703      ;
; 0.946 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.756      ; 1.222      ;
; 0.953 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.051      ; 1.004      ;
; 0.958 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.751      ; 1.229      ;
; 0.958 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.641      ; 2.214      ;
; 0.959 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 0.983      ;
; 0.967 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.640      ; 2.732      ;
; 0.974 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.010      ; 1.004      ;
; 0.975 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.028      ; 1.003      ;
; 0.975 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.639      ; 2.229      ;
; 0.977 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.641      ; 2.743      ;
; 0.980 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.017     ; 0.983      ;
; 0.983 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.794      ; 2.402      ;
; 0.996 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.013     ; 1.003      ;
; 1.019 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.640      ; 2.784      ;
; 1.019 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.634      ; 2.778      ;
; 1.023 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 1.047      ;
; 1.031 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.760      ; 1.311      ;
; 1.041 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.640      ; 2.296      ;
; 1.044 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.017     ; 1.047      ;
; 1.047 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.639      ; 2.811      ;
; 1.069 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.723      ; 2.417      ;
; 1.074 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.160      ; 1.744      ;
; 1.093 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.811      ; 1.424      ;
; 1.104 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; dbufferb:U10|data_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.463      ; 1.087      ;
; 1.149 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.076      ; 1.735      ;
; 1.166 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; dbufferb:U10|data_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.377      ; 1.063      ;
; 1.176 ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.203      ; 1.399      ;
; 1.179 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.801      ; 1.500      ;
; 1.182 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.882      ; 1.574      ;
; 1.215 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.078      ; 1.803      ;
; 1.222 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; dbufferb:U10|data_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.371      ; 1.113      ;
; 1.236 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.761      ; 1.517      ;
; 1.245 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; dbufferb:U10|data_latch[7] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.525      ; 1.290      ;
; 1.261 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch        ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.077      ; 1.848      ;
; 1.273 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.607      ; 1.400      ;
; 1.293 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.760      ; 1.573      ;
; 1.318 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.639      ; 2.582      ;
; 1.325 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 1.349      ;
; 1.328 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.025      ; 1.353      ;
; 1.336 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.690      ; 1.546      ;
; 1.337 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.163      ; 2.020      ;
; 1.346 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.017     ; 1.349      ;
; 1.349 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.025      ; 1.374      ;
; 1.349 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.016     ; 1.353      ;
; 1.351 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.762      ; 1.633      ;
; 1.370 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch        ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.016     ; 1.374      ;
; 1.375 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.640      ; 2.640      ;
; 1.378 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.685      ; 1.583      ;
; 1.379 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.606      ; 1.505      ;
; 1.384 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.605      ; 1.509      ;
; 1.385 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.641      ; 2.651      ;
; 1.401 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.602      ; 1.523      ;
; 1.415 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.756      ; 1.691      ;
; 1.424 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.601      ; 1.545      ;
; 1.427 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.640      ; 2.692      ;
; 1.427 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.634      ; 2.686      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.089 ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready  ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.584      ; 1.882      ;
; 0.186 ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.322      ;
; 0.203 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.324      ;
; 0.207 ; uart:uart_inst|txd:inst2|state.x_shift  ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.327      ;
; 0.220 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.341      ;
; 0.223 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.344      ;
; 0.303 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; statectrl:U14|ramrd_latch               ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|ramrd_latch         ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.578      ; 2.084      ;
; 0.308 ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.440      ;
; 0.321 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.442      ;
; 0.324 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.445      ;
; 0.325 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_stop   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.445      ;
; 0.325 ; statectrl:U14|ramrd_latch               ; uart:uart_inst|txd:inst2|txd_content[6] ; statectrl:U14|ramrd_latch         ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.578      ; 2.102      ;
; 0.328 ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.448      ;
; 0.333 ; uart:uart_inst|txd:inst2|state.x_stop   ; uart:uart_inst|txd:inst2|txds           ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.453      ;
; 0.342 ; uart:uart_inst|rxd:inst1|state.r_start  ; uart:uart_inst|rxd:inst1|state.r_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.462      ;
; 0.344 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.465      ;
; 0.357 ; statectrl:U14|ramrd_latch               ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|ramrd_latch         ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.578      ; 2.134      ;
; 0.359 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_shift  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.479      ;
; 0.365 ; statectrl:U14|uart_reset_latch          ; uart:uart_inst|rxd:inst1|r_ready        ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.552      ; 1.021      ;
; 0.366 ; statectrl:U14|ramrd_latch               ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|ramrd_latch         ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.578      ; 2.143      ;
; 0.398 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.519      ;
; 0.402 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.523      ;
; 0.402 ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.567      ; 2.168      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.137 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.776      ; 2.132      ;
; 0.258 ; pc:U7|addr_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.213      ; 1.585      ;
; 0.354 ; pc:U7|addr_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.213      ; 1.681      ;
; 0.376 ; pc:U7|addr_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.213      ; 1.703      ;
; 0.420 ; pc:U7|addr_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.213      ; 1.747      ;
; 0.458 ; pc:U7|addr_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.213      ; 1.785      ;
; 0.492 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 1.776      ; 2.497      ;
; 0.545 ; pc:U7|addr_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.213      ; 1.872      ;
; 0.564 ; pc:U7|addr_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.213      ; 1.891      ;
; 0.566 ; pc:U7|addr_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.213      ; 1.893      ;
; 0.594 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 1.234      ;
; 0.653 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 0.507      ; 1.284      ;
; 0.686 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 0.514      ; 1.324      ;
; 0.691 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 0.514      ; 1.329      ;
; 0.699 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 1.339      ;
; 0.704 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.743      ; 1.571      ;
; 0.784 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.742      ; 1.650      ;
; 0.808 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 0.507      ; 1.439      ;
; 0.821 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 1.461      ;
; 0.839 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.526      ; 1.489      ;
; 0.845 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.018      ; 1.977      ;
; 0.868 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.738      ; 1.730      ;
; 0.877 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.145      ; 2.146      ;
; 0.895 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.282      ; 1.301      ;
; 0.896 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 1.776      ; 2.391      ;
; 0.902 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; 0.514      ; 1.540      ;
; 0.929 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.738      ; 1.791      ;
; 0.955 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.018      ; 2.087      ;
; 0.977 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.018      ; 2.109      ;
; 0.991 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.155      ; 1.270      ;
; 1.007 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.526      ; 1.657      ;
; 1.008 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.742      ; 1.874      ;
; 1.011 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.783      ; 1.918      ;
; 1.013 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.155      ; 1.292      ;
; 1.064 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.744      ; 1.932      ;
; 1.070 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.018      ; 2.202      ;
; 1.084 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 1.776      ; 2.589      ;
; 1.112 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.673      ; 1.909      ;
; 1.124 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.850      ; 2.098      ;
; 1.137 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.018      ; 2.269      ;
; 1.188 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.526      ; 1.838      ;
; 1.210 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.207      ; 1.041      ;
; 1.235 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.297      ; 1.656      ;
; 1.250 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.526      ; 1.900      ;
; 1.257 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.297      ; 1.678      ;
; 1.278 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.526      ; 1.928      ;
; 1.291 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.018      ; 2.423      ;
; 1.292 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.125      ; 1.041      ;
; 1.293 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.282      ; 1.699      ;
; 1.304 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.018      ; 2.436      ;
; 1.318 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.290      ; 1.732      ;
; 1.325 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.202      ; 1.151      ;
; 1.329 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.201      ; 1.154      ;
; 1.348 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.294      ; 1.766      ;
; 1.359 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.850      ; 2.333      ;
; 1.381 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.290      ; 1.795      ;
; 1.404 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.122      ; 1.150      ;
; 1.407 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.120      ; 1.151      ;
; 1.411 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.119      ; 1.154      ;
; 1.415 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.173      ; 1.712      ;
; 1.421 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.018      ; 2.553      ;
; 1.427 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.340      ; 1.881      ;
; 1.455 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.074      ; 1.153      ;
; 1.472 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.203      ; 1.299      ;
; 1.485 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.202      ; 1.311      ;
; 1.486 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.040      ; 1.150      ;
; 1.500 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.282      ; 1.906      ;
; 1.507 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.145      ; 1.776      ;
; 1.514 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.340      ; 1.968      ;
; 1.527 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.338      ; 1.489      ;
; 1.537 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.008     ; 1.153      ;
; 1.554 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.121      ; 1.299      ;
; 1.555 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.340      ; 2.009      ;
; 1.567 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.120      ; 1.311      ;
; 1.571 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.340      ; 2.025      ;
; 1.607 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.145      ; 1.876      ;
; 1.615 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.200      ; 1.439      ;
; 1.625 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.145      ; 1.894      ;
; 1.645 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.340      ; 2.099      ;
; 1.661 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.340      ; 2.115      ;
; 1.679 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.577     ; 1.226      ;
; 1.695 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.338      ; 1.657      ;
; 1.697 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.118      ; 1.439      ;
; 1.728 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.152      ; 2.004      ;
; 1.733 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.585     ; 1.272      ;
; 1.751 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.577     ; 1.298      ;
; 1.775 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.585     ; 1.314      ;
; 1.775 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.340      ; 2.229      ;
; 1.810 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.165      ; 2.099      ;
; 1.817 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.340      ; 2.271      ;
; 1.825 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.577     ; 1.372      ;
; 1.865 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.565     ; 1.424      ;
; 1.876 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.584     ; 1.416      ;
; 1.876 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.338      ; 1.838      ;
; 1.938 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.338      ; 1.900      ;
; 1.962 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.139      ; 2.225      ;
; 1.966 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.338      ; 1.928      ;
; 1.991 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.577     ; 1.538      ;
; 2.006 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.102      ; 1.732      ;
; 2.069 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 0.102      ; 1.795      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.185 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.540      ; 1.934      ;
; 0.312 ; pc:U7|addr_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.977      ; 1.393      ;
; 0.405 ; pc:U7|addr_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.977      ; 1.486      ;
; 0.429 ; pc:U7|addr_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.977      ; 1.510      ;
; 0.451 ; pc:U7|addr_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.977      ; 1.532      ;
; 0.488 ; pc:U7|addr_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.977      ; 1.569      ;
; 0.519 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.540      ; 2.278      ;
; 0.552 ; pc:U7|addr_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.977      ; 1.633      ;
; 0.556 ; pc:U7|addr_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.977      ; 1.637      ;
; 0.645 ; pc:U7|addr_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.977      ; 1.726      ;
; 0.646 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.280      ; 1.040      ;
; 0.664 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.271      ; 1.049      ;
; 0.675 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.280      ; 1.069      ;
; 0.706 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.506      ; 1.326      ;
; 0.715 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.507      ; 1.336      ;
; 0.740 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.278      ; 1.132      ;
; 0.761 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.290      ; 1.165      ;
; 0.823 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.278      ; 1.215      ;
; 0.824 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.278      ; 1.216      ;
; 0.851 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.502      ; 1.467      ;
; 0.856 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.782      ; 1.742      ;
; 0.861 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.271      ; 1.246      ;
; 0.880 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.502      ; 1.496      ;
; 0.887 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 1.540      ; 2.136      ;
; 0.918 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.280      ; 1.312      ;
; 0.953 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.909      ; 1.976      ;
; 0.992 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.508      ; 1.614      ;
; 1.009 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.782      ; 1.895      ;
; 1.027 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.046      ; 1.187      ;
; 1.046 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.614      ; 1.774      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.062 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.506      ; 1.682      ;
; 1.064 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.547      ; 1.725      ;
; 1.066 ; gr:U12|grd_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.081     ; 1.099      ;
; 1.074 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.782      ; 1.960      ;
; 1.088 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.081     ; 1.121      ;
; 1.111 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 1.540      ; 2.370      ;
; 1.135 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.290      ; 1.539      ;
; 1.139 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.290      ; 1.543      ;
; 1.143 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.437      ; 1.694      ;
; 1.151 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.782      ; 2.037      ;
; 1.157 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.061      ; 1.332      ;
; 1.238 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.782      ; 2.124      ;
; 1.269 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.782      ; 2.155      ;
; 1.329 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.054      ; 1.497      ;
; 1.331 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.290      ; 1.735      ;
; 1.332 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.290      ; 1.736      ;
; 1.338 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.061      ; 1.513      ;
; 1.340 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.035     ; 0.919      ;
; 1.342 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.029     ; 0.927      ;
; 1.343 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.782      ; 2.229      ;
; 1.347 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.046      ; 1.507      ;
; 1.357 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.782      ; 2.243      ;
; 1.359 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.058      ; 1.531      ;
; 1.379 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.034     ; 0.959      ;
; 1.390 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.614      ; 2.118      ;
; 1.422 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.117     ; 0.919      ;
; 1.424 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.111     ; 0.927      ;
; 1.432 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.034     ; 1.012      ;
; 1.447 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.046      ; 1.607      ;
; 1.449 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.102      ; 1.165      ;
; 1.461 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.116     ; 0.959      ;
; 1.468 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.063     ; 1.519      ;
; 1.478 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.054      ; 1.646      ;
; 1.485 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.114     ; 0.985      ;
; 1.508 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.162     ; 0.960      ;
; 1.514 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.116     ; 1.012      ;
; 1.537 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.036     ; 1.115      ;
; 1.561 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.091     ; 1.584      ;
; 1.567 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.196     ; 0.985      ;
; 1.569 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.033     ; 1.150      ;
; 1.581 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.732      ;
; 1.590 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.244     ; 0.960      ;
; 1.619 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.118     ; 1.115      ;
; 1.651 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.115     ; 1.150      ;
; 1.665 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.816      ;
; 1.678 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.091     ; 1.701      ;
; 1.682 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.833      ;
; 1.703 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.854      ;
; 1.713 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.864      ;
; 1.733 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.813     ; 1.034      ;
; 1.739 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.091     ; 1.762      ;
; 1.747 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.813     ; 1.048      ;
; 1.754 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.905      ;
; 1.759 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.084     ; 1.789      ;
; 1.786 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.821     ; 1.079      ;
; 1.799 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.950      ;
; 1.821 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.972      ;
; 1.823 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.102      ; 1.539      ;
; 1.827 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.102      ; 1.543      ;
; 1.832 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.813     ; 1.133      ;
; 1.872 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.821     ; 1.165      ;
; 1.886 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.071     ; 1.929      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_input'                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; clk_divider:U1|counter[0]                           ; clk_divider:U1|counter[0]                           ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.314      ;
; 0.193 ; rom_new:U4|monostable_trigger:inst3|counter[0]      ; rom_new:U4|monostable_trigger:inst3|counter[0]      ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart:uart_inst|monostable_trigger:inst8|counter[0]  ; uart:uart_inst|monostable_trigger:inst8|counter[0]  ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; clk_divider:U1|counter[17]                          ; clk_divider:U1|counter[17]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; clk_divider:U1|counter[17]                          ; clk_divider:U1|clk_led                              ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.318      ;
; 0.256 ; uart:uart_inst|monostable_trigger:inst8|counter[30] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.235      ; 0.575      ;
; 0.256 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.235      ; 0.575      ;
; 0.257 ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.235      ; 0.576      ;
; 0.265 ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.235      ; 0.584      ;
; 0.266 ; uart:uart_inst|baud_gen:inst|cnt[30]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.235      ; 0.585      ;
; 0.268 ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.235      ; 0.587      ;
; 0.269 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.235      ; 0.588      ;
; 0.291 ; clk_divider:U1|counter[8]                           ; clk_divider:U1|counter[8]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; clk_divider:U1|counter[6]                           ; clk_divider:U1|counter[6]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; clk_divider:U1|counter[14]                          ; clk_divider:U1|counter[14]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[12]                          ; clk_divider:U1|counter[12]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[10]                          ; clk_divider:U1|counter[10]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[4]                           ; clk_divider:U1|counter[4]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; clk_divider:U1|counter[16]                          ; clk_divider:U1|counter[16]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[15]                          ; clk_divider:U1|counter[15]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[9]                           ; clk_divider:U1|counter[9]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[7]                           ; clk_divider:U1|counter[7]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[2]                           ; clk_divider:U1|counter[2]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; clk_divider:U1|counter[13]                          ; clk_divider:U1|counter[13]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clk_divider:U1|counter[11]                          ; clk_divider:U1|counter[11]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clk_divider:U1|counter[3]                           ; clk_divider:U1|counter[3]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; uart:uart_inst|baud_gen:inst|cnt[31]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[12] ; uart:uart_inst|monostable_trigger:inst8|counter[12] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[13] ; uart:uart_inst|monostable_trigger:inst8|counter[13] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[14] ; uart:uart_inst|monostable_trigger:inst8|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; clk_divider:U1|counter[1]                           ; clk_divider:U1|counter[1]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.427      ;
; 0.303 ; uart:uart_inst|baud_gen:inst|cnt[15]                ; uart:uart_inst|baud_gen:inst|cnt[15]                ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst7|counter[6]  ; uart:uart_inst|monostable_trigger:inst7|counter[6]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[13]                ; uart:uart_inst|baud_gen:inst|cnt[13]                ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; rom_new:U4|monostable_trigger:inst3|counter[31]     ; rom_new:U4|monostable_trigger:inst3|counter[31]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; rom_new:U4|monostable_trigger:inst3|counter[6]      ; rom_new:U4|monostable_trigger:inst3|counter[6]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; rom_new:U4|monostable_trigger:inst3|counter[15]     ; rom_new:U4|monostable_trigger:inst3|counter[15]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[0]                 ; uart:uart_inst|baud_gen:inst|cnt[0]                 ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[11]                ; uart:uart_inst|baud_gen:inst|cnt[11]                ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[19]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[21]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[27]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[29]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[17]     ; rom_new:U4|monostable_trigger:inst3|counter[17]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[20]     ; rom_new:U4|monostable_trigger:inst3|counter[20]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[21]     ; rom_new:U4|monostable_trigger:inst3|counter[21]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[24]     ; rom_new:U4|monostable_trigger:inst3|counter[24]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[29]     ; rom_new:U4|monostable_trigger:inst3|counter[29]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[30]     ; rom_new:U4|monostable_trigger:inst3|counter[30]     ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[5]  ; uart:uart_inst|monostable_trigger:inst8|counter[5]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[8]  ; uart:uart_inst|monostable_trigger:inst8|counter[8]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|monostable_trigger:inst7|counter[7]  ; uart:uart_inst|monostable_trigger:inst7|counter[7]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:U1|counter[5]                           ; clk_divider:U1|counter[5]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart:uart_inst|baud_gen:inst|cnt[2]                 ; uart:uart_inst|baud_gen:inst|cnt[2]                 ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|baud_gen:inst|cnt[8]                 ; uart:uart_inst|baud_gen:inst|cnt[8]                 ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[14]                ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'                                                                                                    ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.211 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.317      ;
; 0.311 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.417      ;
; 0.313 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.419      ;
; 0.314 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.420      ;
; 0.319 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.425      ;
; 0.325 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.431      ;
; 0.459 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.566      ;
; 0.461 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.568      ;
; 0.467 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.574      ;
; 0.470 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.577      ;
; 0.471 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.578      ;
; 0.471 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.578      ;
; 0.471 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.578      ;
; 0.473 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.580      ;
; 0.474 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.581      ;
; 0.474 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.581      ;
; 0.522 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.629      ;
; 0.524 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.631      ;
; 0.525 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.632      ;
; 0.530 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.637      ;
; 0.533 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.640      ;
; 0.536 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.643      ;
; 0.537 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.644      ;
; 0.537 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.644      ;
; 0.540 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.647      ;
; 0.540 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.647      ;
; 0.588 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.695      ;
; 0.591 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.698      ;
; 0.596 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.703      ;
; 0.603 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.710      ;
; 0.603 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.710      ;
; 0.606 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.713      ;
; 0.654 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.761      ;
; 0.669 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.776      ;
; 0.848 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.329     ; 0.613      ;
; 0.865 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.329     ; 0.630      ;
; 1.045 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.434     ; 0.705      ;
; 1.045 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.434     ; 0.705      ;
; 1.045 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.434     ; 0.705      ;
; 1.045 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.434     ; 0.705      ;
; 1.045 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.434     ; 0.705      ;
; 1.045 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.434     ; 0.705      ;
; 1.045 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.434     ; 0.705      ;
; 1.045 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.434     ; 0.705      ;
; 1.095 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.437     ; 0.752      ;
; 1.095 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.437     ; 0.752      ;
; 1.095 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.437     ; 0.752      ;
; 1.095 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.437     ; 0.752      ;
; 1.095 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.437     ; 0.752      ;
; 1.095 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.437     ; 0.752      ;
; 1.095 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.437     ; 0.752      ;
; 1.095 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.437     ; 0.752      ;
; 1.412 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.034     ; 0.472      ;
; 1.413 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.034     ; 0.473      ;
; 1.413 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.034     ; 0.473      ;
; 1.579 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.040     ; 0.633      ;
; 1.693 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.027     ; 0.760      ;
; 1.730 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.014     ; 0.810      ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node               ; Launch Clock                     ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------------+----------------------------+--------------+------------+------------+
; 0.242 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.709      ; 2.150      ;
; 0.285 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.702      ; 2.186      ;
; 0.306 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.716      ; 2.221      ;
; 0.352 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.688      ; 2.239      ;
; 0.441 ; ir:U5|state                                                                                       ; ir:U5|state           ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.037      ; 0.562      ;
; 0.450 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.703      ; 2.352      ;
; 0.451 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.709      ; 2.359      ;
; 0.481 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[7]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.146      ; 1.721      ;
; 0.505 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[0]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.139      ; 1.738      ;
; 0.510 ; ir:U5|state                                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.037      ; 0.631      ;
; 0.526 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[1]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.125      ; 1.745      ;
; 0.539 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.709      ; 2.447      ;
; 0.541 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[4]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.146      ; 1.781      ;
; 0.568 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.709      ; 2.476      ;
; 0.619 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 1.702      ; 2.530      ;
; 0.624 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[6]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.153      ; 1.871      ;
; 0.625 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.160      ; 1.984      ;
; 0.647 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[5]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.146      ; 1.887      ;
; 0.651 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 1.709      ; 2.569      ;
; 0.695 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 1.688      ; 2.592      ;
; 0.707 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[11] ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.140      ; 1.941      ;
; 0.732 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ir:U5|instruction[6]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 0.447      ; 1.283      ;
; 0.746 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ir:U5|instruction[0]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 0.442      ; 1.292      ;
; 0.775 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[4]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 1.709      ; 2.693      ;
; 0.783 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.683      ; 1.570      ;
; 0.845 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[8]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.597      ; 1.536      ;
; 0.856 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.975      ; 2.030      ;
; 0.863 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.975      ; 2.037      ;
; 0.869 ; ir:U5|state                                                                                       ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.024      ; 0.977      ;
; 0.873 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 1.716      ; 2.798      ;
; 0.877 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[11] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 1.703      ; 2.789      ;
; 0.899 ; ir:U5|state                                                                                       ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.034      ; 1.017      ;
; 0.903 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 1.709      ; 2.821      ;
; 0.904 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.676      ; 1.684      ;
; 0.913 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ir:U5|instruction[7]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 0.440      ; 1.457      ;
; 0.918 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ir:U5|instruction[5]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 0.447      ; 1.469      ;
; 0.924 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.958      ; 1.976      ;
; 0.925 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.669      ; 1.698      ;
; 0.932 ; ir:U5|state                                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.013      ; 1.029      ;
; 0.934 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 1.709      ; 2.852      ;
; 0.939 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[10] ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 1.146      ; 2.179      ;
; 0.948 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.678      ; 1.730      ;
; 0.959 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[8]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 1.160      ; 2.328      ;
; 0.969 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ir:U5|instruction[10] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 0.449      ; 1.522      ;
; 0.969 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ir:U5|instruction[4]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 0.447      ; 1.520      ;
; 0.980 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 0.453      ; 1.537      ;
; 0.988 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 1.709      ; 2.396      ;
; 0.993 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ir:U5|instruction[1]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 0.428      ; 1.525      ;
; 1.002 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 1.702      ; 2.403      ;
; 1.024 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.664      ; 1.792      ;
; 1.025 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 1.078      ; 2.187      ;
; 1.031 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.669      ; 1.804      ;
; 1.043 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ir:U5|instruction[11] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; 0.441      ; 1.588      ;
; 1.062 ; ir:U5|state                                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.027      ; 1.173      ;
; 1.065 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 1.716      ; 2.480      ;
; 1.069 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 1.057      ; 2.210      ;
; 1.070 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.665      ; 1.839      ;
; 1.083 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.671      ; 1.858      ;
; 1.086 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ir:U5|instruction[8]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; -0.100     ; 1.090      ;
; 1.087 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.668      ; 1.859      ;
; 1.087 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[15] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.668      ; 1.954      ;
; 1.088 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.664      ; 1.856      ;
; 1.106 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 1.688      ; 2.493      ;
; 1.116 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.716      ; 1.936      ;
; 1.118 ; gr:U12|grd_latch[7]                                                                               ; ir:U5|instruction[7]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 0.088      ; 1.310      ;
; 1.120 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[3]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.412      ; 1.626      ;
; 1.122 ; gr:U12|grd_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 0.215      ; 1.441      ;
; 1.141 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.671      ; 1.916      ;
; 1.149 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.930      ; 2.173      ;
; 1.159 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.671      ; 1.934      ;
; 1.159 ; statectrl:U14|enpcout_latch                                                                       ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.670      ; 1.933      ;
; 1.162 ; ir:U5|state                                                                                       ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.034      ; 1.280      ;
; 1.162 ; ir:U5|state                                                                                       ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.034      ; 1.280      ;
; 1.162 ; ir:U5|state                                                                                       ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 0.034      ; 1.280      ;
; 1.163 ; gr:U12|grd_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 0.067      ; 1.334      ;
; 1.169 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[14] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.694      ; 2.062      ;
; 1.176 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.671      ; 1.951      ;
; 1.181 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.723      ; 2.008      ;
; 1.182 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[9]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.668      ; 2.049      ;
; 1.188 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 1.703      ; 2.590      ;
; 1.201 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[10] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.676      ; 1.981      ;
; 1.202 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; -0.500       ; 1.709      ; 2.610      ;
; 1.203 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.650      ; 1.957      ;
; 1.211 ; statectrl:U14|enpcout_latch                                                                       ; ir:U5|instruction[11] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.671      ; 1.986      ;
; 1.211 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; -0.500       ; 1.702      ; 2.622      ;
; 1.222 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[2]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 0.975      ; 2.406      ;
; 1.223 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[12] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.668      ; 2.090      ;
; 1.225 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.655      ; 1.984      ;
; 1.227 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[2]  ; statectrl:U14|nextn_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.412      ; 1.733      ;
; 1.230 ; statectrl:U14|dbfaout_latch                                                                       ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.675      ; 2.009      ;
; 1.231 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.676      ; 2.011      ;
; 1.234 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 0.459      ; 1.797      ;
; 1.235 ; gr:U12|grc_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]            ; statectrl:U14|enirin_latch ; 0.000        ; 0.452      ; 1.791      ;
; 1.238 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.951      ; 2.283      ;
; 1.239 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.675      ; 2.018      ;
; 1.243 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[10] ; clk_divider:U1|clk_out           ; statectrl:U14|enirin_latch ; 0.000        ; 0.671      ; 2.018      ;
; 1.253 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[13] ; statectrl:U14|ramrd_latch        ; statectrl:U14|enirin_latch ; 0.000        ; 0.694      ; 2.146      ;
; 1.257 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ir:U5|instruction[2]  ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|enirin_latch ; 0.000        ; -0.285     ; 1.076      ;
; 1.260 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 1.085      ; 2.429      ;
; 1.261 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch ; 0.000        ; 1.078      ; 2.423      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; 0.305 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.429      ;
; 0.312 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.433      ;
; 0.315 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.435      ;
; 0.343 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.464      ;
; 0.385 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.505      ;
; 0.385 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.505      ;
; 0.387 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.507      ;
; 0.453 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.576      ;
; 0.461 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.585      ;
; 0.470 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.591      ;
; 0.501 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.622      ;
; 0.506 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.628      ;
; 0.509 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.630      ;
; 2.110 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.609     ; 1.605      ;
; 2.115 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.610     ; 1.609      ;
; 2.122 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.609     ; 1.617      ;
; 2.126 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.609     ; 1.621      ;
; 2.190 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.610     ; 1.684      ;
; 2.202 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.610     ; 1.696      ;
; 2.309 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.610     ; 1.803      ;
; 2.314 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.610     ; 1.808      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.327 ; ram_new:U3|ram_ctrl:inst1|address_latch[5]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.069      ; 0.500      ;
; 0.363 ; ram_new:U3|ram_ctrl:inst1|address_latch[6]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.032      ; 0.499      ;
; 0.444 ; ram_new:U3|ram_ctrl:inst1|address_latch[3]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.026     ; 0.522      ;
; 0.460 ; ram_new:U3|ram_ctrl:inst1|address_latch[0]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.069      ; 0.633      ;
; 0.498 ; ram_new:U3|ram_ctrl:inst1|address_latch[7]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.030      ; 0.632      ;
; 0.508 ; ram_new:U3|ram_ctrl:inst1|address_latch[1]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.030      ; 0.642      ;
; 0.547 ; ram_new:U3|ram_ctrl:inst1|address_latch[2]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.030     ; 0.621      ;
; 0.552 ; ram_new:U3|ram_ctrl:inst1|address_latch[4]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; -0.030     ; 0.626      ;
; 0.637 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.831      ; 1.677      ;
; 0.955 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.268      ; 1.327      ;
; 1.005 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.268      ; 1.377      ;
; 1.025 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.268      ; 1.397      ;
; 1.063 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.438     ; 0.739      ;
; 1.114 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.202     ; 1.026      ;
; 1.171 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.268      ; 1.543      ;
; 1.174 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.831      ; 2.224      ;
; 1.180 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.268      ; 1.552      ;
; 1.255 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.073      ; 1.432      ;
; 1.256 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.268      ; 1.628      ;
; 1.278 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.268      ; 1.650      ;
; 1.279 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.207     ; 1.186      ;
; 1.340 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; 0.831      ; 1.880      ;
; 1.393 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.268      ; 1.765      ;
; 1.398 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.203     ; 1.309      ;
; 1.423 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.429     ; 1.108      ;
; 1.453 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.419     ; 1.148      ;
; 1.457 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.438     ; 1.133      ;
; 1.472 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.429     ; 1.157      ;
; 1.512 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.162     ; 1.464      ;
; 1.516 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.431     ; 1.199      ;
; 1.519 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.429     ; 1.204      ;
; 1.527 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.431     ; 1.210      ;
; 1.528 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.200      ; 1.842      ;
; 1.543 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.207     ; 1.450      ;
; 1.599 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.431     ; 1.282      ;
; 1.628 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.073      ; 1.805      ;
; 1.642 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.790     ; 0.966      ;
; 1.662 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.790     ; 0.986      ;
; 1.684 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.201     ; 1.597      ;
; 1.699 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.203     ; 1.610      ;
; 1.728 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.655     ; 1.187      ;
; 1.731 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.663     ; 1.182      ;
; 1.738 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.095     ; 1.757      ;
; 1.739 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.744     ; 0.609      ;
; 1.758 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.651     ; 1.221      ;
; 1.795 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; 0.831      ; 2.345      ;
; 1.821 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.826     ; 0.609      ;
; 1.836 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.272     ; 1.678      ;
; 1.843 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.419     ; 1.538      ;
; 1.849 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.648     ; 1.315      ;
; 1.868 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.073      ; 2.045      ;
; 1.899 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.073      ; 2.076      ;
; 1.953 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.073      ; 2.130      ;
; 1.973 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.073      ; 2.150      ;
; 2.008 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.419     ; 1.703      ;
; 2.032 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.655     ; 1.491      ;
; 2.035 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.073      ; 2.212      ;
; 2.046 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.738     ; 0.922      ;
; 2.055 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.605     ; 1.554      ;
; 2.064 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.772     ; 1.406      ;
; 2.078 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.605     ; 1.577      ;
; 2.079 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.419     ; 1.774      ;
; 2.086 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.095     ; 2.105      ;
; 2.086 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.648     ; 1.552      ;
; 2.104 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.871     ; 0.847      ;
; 2.111 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.073      ; 2.288      ;
; 2.123 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.742     ; 0.995      ;
; 2.128 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.820     ; 0.922      ;
; 2.141 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -0.607     ; 1.148      ;
; 2.186 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.953     ; 0.847      ;
; 2.191 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.419     ; 1.886      ;
; 2.204 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.605     ; 1.703      ;
; 2.205 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.824     ; 0.995      ;
; 2.206 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.663     ; 1.657      ;
; 2.229 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.745     ; 1.098      ;
; 2.233 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.823     ; 1.024      ;
; 2.238 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.743     ; 1.109      ;
; 2.274 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.800     ; 1.588      ;
; 2.286 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.529     ; 0.871      ;
; 2.305 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.743     ; 1.176      ;
; 2.311 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.827     ; 1.098      ;
; 2.315 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.905     ; 1.024      ;
; 2.320 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.825     ; 1.109      ;
; 2.320 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.663     ; 1.771      ;
; 2.350 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.605     ; 1.849      ;
; 2.372 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.806     ; 1.680      ;
; 2.382 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.530     ; 0.966      ;
; 2.387 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.825     ; 1.176      ;
; 2.389 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.605     ; 1.888      ;
; 2.416 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -0.843     ; 1.187      ;
; 2.420 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.800     ; 1.734      ;
; 2.426 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.530     ; 1.010      ;
; 2.439 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.522     ; 1.031      ;
; 2.443 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.800     ; 1.757      ;
; 2.455 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.793     ; 1.776      ;
; 2.461 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; -0.780     ; 1.795      ;
; 2.484 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.605     ; 1.983      ;
; 2.490 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.605     ; 1.989      ;
; 2.531 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -0.607     ; 1.538      ;
; 2.580 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.522     ; 1.172      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                             ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; 0.383 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.174     ; 0.313      ;
; 0.383 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.174     ; 0.313      ;
; 0.384 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.174     ; 0.314      ;
; 0.389 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.179     ; 0.314      ;
; 0.391 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.179     ; 0.316      ;
; 0.464 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.180     ; 0.388      ;
; 0.465 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.180     ; 0.389      ;
; 0.614 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; -0.187     ; 0.531      ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                    ; Launch Clock                     ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; 0.599 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.843      ; 1.631      ;
; 0.626 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.841      ; 1.656      ;
; 0.645 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.905      ; 1.739      ;
; 0.703 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.905      ; 1.797      ;
; 0.731 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.843      ; 1.763      ;
; 0.766 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.802      ; 1.757      ;
; 0.793 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.342      ; 1.219      ;
; 0.838 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.280      ; 1.202      ;
; 0.905 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.280      ; 1.269      ;
; 0.924 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.802      ; 1.915      ;
; 0.944 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.278      ; 1.306      ;
; 0.986 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.239      ; 1.309      ;
; 1.004 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.901      ; 2.094      ;
; 1.008 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.843      ; 2.050      ;
; 1.011 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.905      ; 2.115      ;
; 1.016 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.342      ; 1.442      ;
; 1.027 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.905      ; 2.131      ;
; 1.032 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.239      ; 1.355      ;
; 1.046 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.355     ; 0.785      ;
; 1.052 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.428     ; 0.718      ;
; 1.074 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.843      ; 2.116      ;
; 1.100 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.802      ; 2.101      ;
; 1.103 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.192     ; 1.005      ;
; 1.193 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.841      ; 2.233      ;
; 1.221 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.357     ; 0.958      ;
; 1.227 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.458     ; 0.863      ;
; 1.244 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.083      ; 1.411      ;
; 1.261 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.190     ; 1.165      ;
; 1.261 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.338      ; 1.683      ;
; 1.268 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.197     ; 1.165      ;
; 1.270 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.426     ; 0.938      ;
; 1.276 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.843      ; 1.808      ;
; 1.278 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.128     ; 1.244      ;
; 1.288 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.802      ; 2.289      ;
; 1.303 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.460     ; 0.937      ;
; 1.312 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.841      ; 1.842      ;
; 1.320 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 1.281      ;
; 1.320 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.905      ; 1.914      ;
; 1.362 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.212      ; 1.668      ;
; 1.372 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.417     ; 1.049      ;
; 1.376 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.905      ; 1.970      ;
; 1.410 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.843      ; 1.942      ;
; 1.428 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.212      ; 1.734      ;
; 1.431 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.901      ; 2.531      ;
; 1.435 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.802      ; 1.926      ;
; 1.440 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.195     ; 1.339      ;
; 1.473 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.150     ; 1.417      ;
; 1.475 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.778     ; 0.791      ;
; 1.479 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.274      ; 1.847      ;
; 1.479 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 1.440      ;
; 1.483 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.128     ; 1.449      ;
; 1.490 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.147      ; 1.721      ;
; 1.493 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.274      ; 1.861      ;
; 1.501 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.152     ; 1.443      ;
; 1.505 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.236     ; 1.363      ;
; 1.507 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.692     ; 0.909      ;
; 1.512 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.231     ; 1.375      ;
; 1.516 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.195     ; 1.415      ;
; 1.522 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.147      ; 1.753      ;
; 1.526 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.236     ; 1.384      ;
; 1.528 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.085      ; 1.697      ;
; 1.534 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.349     ; 1.279      ;
; 1.542 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.778     ; 0.858      ;
; 1.543 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.129     ; 1.508      ;
; 1.560 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.210      ; 1.864      ;
; 1.561 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.236     ; 1.419      ;
; 1.568 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.232     ; 1.430      ;
; 1.569 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.236     ; 1.427      ;
; 1.582 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.195     ; 1.481      ;
; 1.587 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.191     ; 1.490      ;
; 1.597 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.361     ; 1.330      ;
; 1.599 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.127     ; 1.566      ;
; 1.603 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 0.905      ; 2.207      ;
; 1.604 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.190     ; 1.508      ;
; 1.613 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 1.574      ;
; 1.619 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.448     ; 1.265      ;
; 1.619 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 0.905      ; 2.223      ;
; 1.624 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 1.585      ;
; 1.624 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.137     ; 1.581      ;
; 1.624 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.232     ; 1.486      ;
; 1.629 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 0.843      ; 2.171      ;
; 1.630 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; -0.198     ; 1.526      ;
; 1.633 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 1.594      ;
; 1.640 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.230     ; 1.504      ;
; 1.641 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.802      ; 2.132      ;
; 1.645 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.189     ; 1.550      ;
; 1.646 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.195     ; 1.545      ;
; 1.647 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; -0.198     ; 1.543      ;
; 1.650 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.231     ; 1.513      ;
; 1.667 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.191     ; 1.570      ;
; 1.672 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.129     ; 1.637      ;
; 1.673 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.127     ; 1.640      ;
; 1.686 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.088     ; 1.692      ;
; 1.688 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.193     ; 1.589      ;
; 1.688 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.129     ; 1.653      ;
; 1.689 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.230     ; 1.553      ;
; 1.692 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 0.802      ; 2.193      ;
; 1.695 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 0.843      ; 2.237      ;
; 1.696 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.197     ; 1.593      ;
; 1.702 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.345     ; 1.451      ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.054 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.007      ; 1.151      ;
; 1.054 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.007      ; 1.151      ;
; 1.054 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.007      ; 1.151      ;
; 1.054 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.007      ; 1.151      ;
; 1.054 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.007      ; 1.151      ;
; 1.054 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.007      ; 1.151      ;
; 1.054 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.007      ; 1.151      ;
; 1.054 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; 0.007      ; 1.151      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_input'                                                                                                                                                                       ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.207 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.993      ;
; -0.194 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.918      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[15]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[14]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[13]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[12]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[11]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[10]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[9]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[8]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[7]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[6]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[5]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[4]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[3]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[2]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.177 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[1]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.190     ; 0.964      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.096 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.820      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[30]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[28]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[27]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[26]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[23]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[21]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[20]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[19]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[18]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.090 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.191     ; 0.876      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.081 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.133      ; 1.806      ;
; -0.022 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.132      ; 1.746      ;
; 0.077  ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.192     ; 0.708      ;
; 0.101  ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; 0.000      ; 0.876      ;
; 0.101  ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; 0.000      ; 0.876      ;
; 0.101  ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; 0.000      ; 0.876      ;
; 0.101  ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; 0.000      ; 0.876      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.149  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.146      ; 0.984      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.304  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.149      ; 0.832      ;
; 0.427  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.148      ; 0.708      ;
; 0.540  ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 1.132      ; 1.684      ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                       ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.063 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 1.000        ; -0.243     ; 0.681      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'                                                                                                                               ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.154 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 1.000        ; -0.150     ; 0.683      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                     ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.205 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.408      ; 1.190      ;
; 0.205 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.408      ; 1.190      ;
; 0.205 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.408      ; 1.190      ;
; 0.205 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.408      ; 1.190      ;
; 0.205 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.408      ; 1.190      ;
; 0.205 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.408      ; 1.190      ;
; 0.205 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.408      ; 1.190      ;
; 0.271 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.422      ; 1.138      ;
; 0.271 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.422      ; 1.138      ;
; 0.271 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.422      ; 1.138      ;
; 0.271 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.422      ; 1.138      ;
; 0.271 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.422      ; 1.138      ;
; 0.271 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.422      ; 1.138      ;
; 0.301 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.422      ; 1.108      ;
; 0.301 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.422      ; 1.108      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                       ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.373 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; 0.084      ; 0.688      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_input'                                                                                                                                                                       ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.078 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.176      ; 1.463      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.154 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.540      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.168 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.554      ;
; 0.204 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.177      ; 1.590      ;
; 0.271 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.618      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.367 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.243      ; 0.714      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.502 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.240      ; 0.846      ;
; 0.533 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.115      ; 0.762      ;
; 0.533 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.115      ; 0.762      ;
; 0.533 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.115      ; 0.762      ;
; 0.533 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; 0.115      ; 0.762      ;
; 0.587 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.617      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[30]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[28]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[27]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[26]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[23]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[21]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[20]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[19]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[18]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.732 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.084     ; 0.762      ;
; 0.769 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.176      ; 1.654      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[15]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[14]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[13]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[12]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[11]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[10]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[9]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[8]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[7]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[6]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[5]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[4]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[3]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[2]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.803 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[1]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.834      ;
; 0.824 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.083     ; 0.855      ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.294 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.549      ; 0.947      ;
; 0.294 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.549      ; 0.947      ;
; 0.334 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.550      ; 0.988      ;
; 0.334 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.550      ; 0.988      ;
; 0.334 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.550      ; 0.988      ;
; 0.334 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.550      ; 0.988      ;
; 0.334 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.550      ; 0.988      ;
; 0.334 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.550      ; 0.988      ;
; 0.382 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.535      ; 1.021      ;
; 0.382 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.535      ; 1.021      ;
; 0.382 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.535      ; 1.021      ;
; 0.382 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.535      ; 1.021      ;
; 0.382 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.535      ; 1.021      ;
; 0.382 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.535      ; 1.021      ;
; 0.382 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.535      ; 1.021      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                        ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.308 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.192      ; 0.614      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'                                                                                                                                ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.556 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 0.000        ; -0.052     ; 0.608      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                        ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.650 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 0.000        ; -0.148     ; 0.606      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_input'                                                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_input ; Rise       ; clk_input                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_led                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_out                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[16]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[17]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[25]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[26]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[27]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[28]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[29]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[30]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[31]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|bclk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[16]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[17]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[18]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[19]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[20]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[21]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[22]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[23]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[24]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[25]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[26]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[27]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[28]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[29]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[30]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[31]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[20] ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'                                                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|r_ready        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_sample ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_start  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_stop   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_wait   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_idle   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_shift  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_start  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_stop   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_wait   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_done       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txds           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[26]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[27]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[28]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[29]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[30]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[31]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[5]     ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'                                                                   ;
+--------+--------------+----------------+-----------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter_dly70[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t17     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t18     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t9      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_dly70 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfaout_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enirin_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enuart_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ldpc_latch            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t7         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t8         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t9         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_dly70    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|nextn_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd1_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd2_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|txd_cmd_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|uart_reset_latch      ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
+--------+--------------+----------------+-----------------+------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]  ;
; -0.004 ; 0.180        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]  ;
; -0.004 ; 0.180        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]  ;
; 0.010  ; 0.194        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]  ;
; 0.010  ; 0.194        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]  ;
; 0.010  ; 0.194        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]  ;
; 0.011  ; 0.195        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]  ;
; 0.013  ; 0.197        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]  ;
; 0.013  ; 0.197        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]  ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]  ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]  ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]  ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]  ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]  ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]  ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]  ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]  ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]  ;
; 0.123  ; 0.307        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]  ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]  ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]  ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]  ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]  ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]  ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]  ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]  ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]  ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]  ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]  ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]  ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]  ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]  ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]  ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]  ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]  ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]  ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]  ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[1]|clk ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[7]|clk ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[0]|clk ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[4]|clk ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[5]|clk ;
; 0.191  ; 0.191        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[6]|clk ;
; 0.193  ; 0.193        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[2]|clk ;
; 0.193  ; 0.193        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[3]|clk ;
; 0.204  ; 0.420        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]  ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]  ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]  ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'                                                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.096  ; 0.326        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|dataa                                                                                                             ;
; 0.431  ; 0.661        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.431  ; 0.661        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.431  ; 0.661        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.431  ; 0.661        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.431  ; 0.661        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.431  ; 0.661        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.431  ; 0.661        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.431  ; 0.661        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.432  ; 0.662        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|dataa                                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datac            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datac                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datac                ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datac            ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'                                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.316  ; 0.546        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.316  ; 0.546        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.316  ; 0.546        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.316  ; 0.546        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.316  ; 0.546        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.316  ; 0.546        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.316  ; 0.546        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.316  ; 0.546        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.221  ; 0.451        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.223  ; 0.453        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.317  ; 0.547        ; 0.230          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.317  ; 0.547        ; 0.230          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.415  ; 0.645        ; 0.230          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|datad             ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datac             ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datab             ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 0.385 ; 0.639 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 0.706 ; 0.367 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 4.326 ; 4.145 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 3.849 ; 3.705 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 3.881 ; 3.733 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 4.053 ; 3.884 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 4.326 ; 4.145 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 3.722 ; 3.580 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 3.824 ; 3.683 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 3.762 ; 3.633 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 3.830 ; 3.674 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 4.875 ; 5.111 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 4.075 ; 4.236 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 4.875 ; 5.111 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 3.926 ; 4.069 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 4.361 ; 4.185 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 3.588 ; 3.451 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 3.709 ; 3.570 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 3.744 ; 3.601 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 3.909 ; 3.746 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 4.167 ; 3.994 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 3.588 ; 3.451 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 3.683 ; 3.547 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 3.629 ; 3.504 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 3.695 ; 3.544 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 3.781 ; 3.919 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 3.924 ; 4.079 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 4.730 ; 4.959 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 3.781 ; 3.919 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 4.204 ; 4.034 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+--------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                      ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                           ; -18.026   ; -2.142 ; -1.728   ; 0.078   ; -3.201              ;
;  clk_divider:U1|clk_led                    ; -6.179    ; 0.305  ; N/A      ; N/A     ; -1.487              ;
;  clk_divider:U1|clk_out                    ; -7.357    ; -2.142 ; N/A      ; N/A     ; -1.487              ;
;  clk_input                                 ; -4.095    ; 0.186  ; -1.728   ; 0.078   ; -3.000              ;
;  ir:U5|instruction[10]                     ; -6.303    ; -0.296 ; N/A      ; N/A     ; -1.487              ;
;  rom_new:U4|monostable_trigger:inst3|pulse ; -5.365    ; 0.185  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|dbfbin_latch                ; -7.857    ; 0.006  ; N/A      ; N/A     ; 0.291               ;
;  statectrl:U14|enalu_latch                 ; -18.026   ; -0.080 ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|enirin_latch                ; -7.363    ; 0.242  ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|enled_latch                 ; -5.557    ; 0.137  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|nextn_latch                 ; -3.656    ; 0.211  ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|ramin_latch                 ; -7.082    ; 0.599  ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|ramrd_latch                 ; -2.647    ; 1.054  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|ramwt_latch                 ; -7.071    ; 0.327  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|romin_latch                 ; N/A       ; N/A    ; -0.768   ; 0.556   ; -1.487              ;
;  uart:uart_inst|baud_gen:inst|bclk         ; -5.842    ; 0.089  ; -0.533   ; 0.294   ; -1.487              ;
;  uart:uart_inst|rxd:inst1|r_ready          ; -1.207    ; 0.383  ; -0.308   ; 0.308   ; -1.487              ;
;  uart:uart_inst|txd:inst2|txd_done         ; N/A       ; N/A    ; -0.937   ; 0.650   ; -1.487              ;
; Design-wide TNS                            ; -1849.196 ; -3.042 ; -103.322 ; 0.0     ; -764.364            ;
;  clk_divider:U1|clk_led                    ; -50.606   ; 0.000  ; N/A      ; N/A     ; -19.331             ;
;  clk_divider:U1|clk_out                    ; -267.139  ; -2.142 ; N/A      ; N/A     ; -138.291            ;
;  clk_input                                 ; -519.432  ; 0.000  ; -93.683  ; 0.000   ; -229.024            ;
;  ir:U5|instruction[10]                     ; -175.128  ; -1.068 ; N/A      ; N/A     ; -73.649             ;
;  rom_new:U4|monostable_trigger:inst3|pulse ; -26.021   ; 0.000  ; N/A      ; N/A     ; -28.809             ;
;  statectrl:U14|dbfbin_latch                ; -57.574   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  statectrl:U14|enalu_latch                 ; -195.248  ; -0.080 ; N/A      ; N/A     ; -11.896             ;
;  statectrl:U14|enirin_latch                ; -98.964   ; 0.000  ; N/A      ; N/A     ; -25.921             ;
;  statectrl:U14|enled_latch                 ; -5.557    ; 0.000  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|nextn_latch                 ; -23.317   ; 0.000  ; N/A      ; N/A     ; -11.896             ;
;  statectrl:U14|ramin_latch                 ; -48.593   ; 0.000  ; N/A      ; N/A     ; -11.896             ;
;  statectrl:U14|ramrd_latch                 ; -21.176   ; 0.000  ; N/A      ; N/A     ; -25.608             ;
;  statectrl:U14|ramwt_latch                 ; -7.915    ; 0.000  ; N/A      ; N/A     ; -6.402              ;
;  statectrl:U14|romin_latch                 ; N/A       ; N/A    ; -0.768   ; 0.000   ; -1.487              ;
;  uart:uart_inst|baud_gen:inst|bclk         ; -346.241  ; 0.000  ; -7.626   ; 0.000   ; -162.083            ;
;  uart:uart_inst|rxd:inst1|r_ready          ; -6.285    ; 0.000  ; -0.308   ; 0.000   ; -13.383             ;
;  uart:uart_inst|txd:inst2|txd_done         ; N/A       ; N/A    ; -0.937   ; 0.000   ; -1.487              ;
+--------------------------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 0.669 ; 0.948 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 1.718 ; 1.563 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+-----------+-----------------------------------+--------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 8.813  ; 9.132 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 7.918  ; 8.079 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 7.910  ; 8.078 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 8.235  ; 8.436 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 8.813  ; 9.132 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 7.664  ; 7.743 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 7.866  ; 8.005 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 7.676  ; 7.799 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 7.800  ; 7.877 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 10.011 ; 9.934 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 8.982  ; 8.661 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 10.011 ; 9.934 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 8.610  ; 8.329 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 9.134  ; 9.209 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+--------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 3.588 ; 3.451 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 3.709 ; 3.570 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 3.744 ; 3.601 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 3.909 ; 3.746 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 4.167 ; 3.994 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 3.588 ; 3.451 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 3.683 ; 3.547 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 3.629 ; 3.504 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 3.695 ; 3.544 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 3.781 ; 3.919 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 3.924 ; 4.079 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 4.730 ; 4.959 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 3.781 ; 3.919 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 4.204 ; 4.034 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sel[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_input               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dig[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dig[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dig[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk_divider:U1|clk_led                    ; clk_divider:U1|clk_led                    ; 31       ; 0        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_led                    ; 24       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; clk_divider:U1|clk_out                    ; 851      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; clk_divider:U1|clk_out                    ; 25       ; 25       ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 20       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; clk_divider:U1|clk_out                    ; 926      ; 1        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramwt_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|romin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; clk_divider:U1|clk_out                    ; 5        ; 0        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; clk_divider:U1|clk_out                    ; 4        ; 0        ; 0        ; 0        ;
; clk_input                                 ; clk_input                                 ; 6446     ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; ir:U5|instruction[10]                     ; 580      ; 0        ; 580      ; 0        ;
; ir:U5|instruction[10]                     ; ir:U5|instruction[10]                     ; 300      ; 300      ; 300      ; 300      ;
; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enirin_latch                ; ir:U5|instruction[10]                     ; 460      ; 0        ; 460      ; 0        ;
; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|ramrd_latch                 ; ir:U5|instruction[10]                     ; 80       ; 40       ; 80       ; 40       ;
; uart:uart_inst|rxd:inst1|r_ready          ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 60       ; 60       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 16       ; 8        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch                 ; 309864   ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch                 ; 159484   ; 159484   ; 60       ; 60       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch                 ; 21334    ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch                 ; 0        ; 92890    ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch                 ; 0        ; 92890    ; 16       ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch                 ; 245164   ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch                 ; 21334    ; 0        ; 8        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enalu_latch                 ; 42668    ; 21334    ; 16       ; 8        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enalu_latch                 ; 21334    ; 0        ; 8        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch                ; 232      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch                ; 120      ; 120      ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch                ; 201      ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enirin_latch                ; 32       ; 16       ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|nextn_latch                 ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|nextn_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|nextn_latch                 ; 36       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramin_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramwt_latch                 ; statectrl:U14|ramrd_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk         ; 232      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk         ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk         ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; uart:uart_inst|baud_gen:inst|bclk         ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk         ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk         ; 3125     ; 0        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; uart:uart_inst|baud_gen:inst|bclk         ; 9        ; 1        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; uart:uart_inst|baud_gen:inst|bclk         ; 1        ; 1        ; 0        ; 0        ;
; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|rxd:inst1|r_ready          ; 8        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk_divider:U1|clk_led                    ; clk_divider:U1|clk_led                    ; 31       ; 0        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_led                    ; 24       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; clk_divider:U1|clk_out                    ; 851      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; clk_divider:U1|clk_out                    ; 25       ; 25       ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 20       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; clk_divider:U1|clk_out                    ; 926      ; 1        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramwt_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|romin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; clk_divider:U1|clk_out                    ; 5        ; 0        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; clk_divider:U1|clk_out                    ; 4        ; 0        ; 0        ; 0        ;
; clk_input                                 ; clk_input                                 ; 6446     ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; ir:U5|instruction[10]                     ; 580      ; 0        ; 580      ; 0        ;
; ir:U5|instruction[10]                     ; ir:U5|instruction[10]                     ; 300      ; 300      ; 300      ; 300      ;
; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enirin_latch                ; ir:U5|instruction[10]                     ; 460      ; 0        ; 460      ; 0        ;
; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|ramrd_latch                 ; ir:U5|instruction[10]                     ; 80       ; 40       ; 80       ; 40       ;
; uart:uart_inst|rxd:inst1|r_ready          ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 60       ; 60       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 16       ; 8        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch                 ; 309864   ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch                 ; 159484   ; 159484   ; 60       ; 60       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch                 ; 21334    ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch                 ; 0        ; 92890    ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch                 ; 0        ; 92890    ; 16       ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch                 ; 245164   ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch                 ; 21334    ; 0        ; 8        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enalu_latch                 ; 42668    ; 21334    ; 16       ; 8        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enalu_latch                 ; 21334    ; 0        ; 8        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch                ; 232      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch                ; 120      ; 120      ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch                ; 201      ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enirin_latch                ; 32       ; 16       ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|nextn_latch                 ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|nextn_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|nextn_latch                 ; 36       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramin_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramwt_latch                 ; statectrl:U14|ramrd_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk         ; 232      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk         ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk         ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; uart:uart_inst|baud_gen:inst|bclk         ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk         ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk         ; 3125     ; 0        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; uart:uart_inst|baud_gen:inst|bclk         ; 9        ; 1        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; uart:uart_inst|baud_gen:inst|bclk         ; 1        ; 1        ; 0        ; 0        ;
; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|rxd:inst1|r_ready          ; 8        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                        ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input                         ; 33       ; 33       ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; clk_input                         ; 33       ; 0        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; clk_input                         ; 33       ; 0        ; 0        ; 0        ;
; clk_input                                 ; statectrl:U14|romin_latch         ; 1        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 15       ; 0        ; 0        ; 0        ;
; clk_input                                 ; uart:uart_inst|rxd:inst1|r_ready  ; 1        ; 0        ; 0        ; 0        ;
; clk_input                                 ; uart:uart_inst|txd:inst2|txd_done ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                         ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input                         ; 33       ; 33       ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; clk_input                         ; 33       ; 0        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; clk_input                         ; 33       ; 0        ; 0        ; 0        ;
; clk_input                                 ; statectrl:U14|romin_latch         ; 1        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 15       ; 0        ; 0        ; 0        ;
; clk_input                                 ; uart:uart_inst|rxd:inst1|r_ready  ; 1        ; 0        ; 0        ; 0        ;
; clk_input                                 ; uart:uart_inst|txd:inst2|txd_done ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Tue Oct 16 12:16:35 2018
Info: Command: quartus_sta 2073_II -c 2073_II
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: '2073_II.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name statectrl:U14|enled_latch statectrl:U14|enled_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|enirin_latch statectrl:U14|enirin_latch
    Info (332105): create_clock -period 1.000 -name clk_divider:U1|clk_out clk_divider:U1|clk_out
    Info (332105): create_clock -period 1.000 -name statectrl:U14|dbfbin_latch statectrl:U14|dbfbin_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|enalu_latch statectrl:U14|enalu_latch
    Info (332105): create_clock -period 1.000 -name ir:U5|instruction[10] ir:U5|instruction[10]
    Info (332105): create_clock -period 1.000 -name uart:uart_inst|rxd:inst1|r_ready uart:uart_inst|rxd:inst1|r_ready
    Info (332105): create_clock -period 1.000 -name uart:uart_inst|baud_gen:inst|bclk uart:uart_inst|baud_gen:inst|bclk
    Info (332105): create_clock -period 1.000 -name clk_input clk_input
    Info (332105): create_clock -period 1.000 -name uart:uart_inst|txd:inst2|txd_done uart:uart_inst|txd:inst2|txd_done
    Info (332105): create_clock -period 1.000 -name statectrl:U14|nextn_latch statectrl:U14|nextn_latch
    Info (332105): create_clock -period 1.000 -name rom_new:U4|monostable_trigger:inst3|pulse rom_new:U4|monostable_trigger:inst3|pulse
    Info (332105): create_clock -period 1.000 -name statectrl:U14|romin_latch statectrl:U14|romin_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|ramrd_latch statectrl:U14|ramrd_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|ramwt_latch statectrl:U14|ramwt_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|ramin_latch statectrl:U14|ramin_latch
    Info (332105): create_clock -period 1.000 -name clk_divider:U1|clk_led clk_divider:U1|clk_led
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datac  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.026            -195.248 statectrl:U14|enalu_latch 
    Info (332119):    -7.857             -57.574 statectrl:U14|dbfbin_latch 
    Info (332119):    -7.363             -98.964 statectrl:U14|enirin_latch 
    Info (332119):    -7.357            -267.139 clk_divider:U1|clk_out 
    Info (332119):    -7.082             -48.593 statectrl:U14|ramin_latch 
    Info (332119):    -7.071              -7.915 statectrl:U14|ramwt_latch 
    Info (332119):    -6.303            -175.128 ir:U5|instruction[10] 
    Info (332119):    -6.179             -50.606 clk_divider:U1|clk_led 
    Info (332119):    -5.842            -346.241 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -5.557              -5.557 statectrl:U14|enled_latch 
    Info (332119):    -5.365             -26.021 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -4.095            -519.432 clk_input 
    Info (332119):    -3.656             -23.317 statectrl:U14|nextn_latch 
    Info (332119):    -2.647             -21.176 statectrl:U14|ramrd_latch 
    Info (332119):    -1.207              -6.285 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case hold slack is -2.142
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.142              -2.142 clk_divider:U1|clk_out 
    Info (332119):    -0.176              -0.392 ir:U5|instruction[10] 
    Info (332119):    -0.006              -0.006 statectrl:U14|enalu_latch 
    Info (332119):     0.202               0.000 statectrl:U14|dbfbin_latch 
    Info (332119):     0.446               0.000 clk_input 
    Info (332119):     0.453               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.524               0.000 statectrl:U14|nextn_latch 
    Info (332119):     0.724               0.000 clk_divider:U1|clk_led 
    Info (332119):     0.746               0.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):     0.834               0.000 statectrl:U14|enled_latch 
    Info (332119):     0.897               0.000 statectrl:U14|ramwt_latch 
    Info (332119):     1.027               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     1.058               0.000 statectrl:U14|enirin_latch 
    Info (332119):     1.701               0.000 statectrl:U14|ramin_latch 
    Info (332119):     3.084               0.000 statectrl:U14|ramrd_latch 
Info (332146): Worst-case recovery slack is -1.728
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.728             -93.683 clk_input 
    Info (332119):    -0.937              -0.937 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):    -0.768              -0.768 statectrl:U14|romin_latch 
    Info (332119):    -0.533              -7.626 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -0.308              -0.308 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case removal slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk_input 
    Info (332119):     0.677               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     0.701               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     1.170               0.000 statectrl:U14|romin_latch 
    Info (332119):     1.347               0.000 uart:uart_inst|txd:inst2|txd_done 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -28.809 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -3.201             -25.608 statectrl:U14|ramrd_latch 
    Info (332119):    -3.201              -6.402 statectrl:U14|ramwt_latch 
    Info (332119):    -3.201              -3.201 statectrl:U14|enled_latch 
    Info (332119):    -3.000            -229.024 clk_input 
    Info (332119):    -1.487            -162.083 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -1.487            -138.291 clk_divider:U1|clk_out 
    Info (332119):    -1.487             -72.082 ir:U5|instruction[10] 
    Info (332119):    -1.487             -25.279 statectrl:U14|enirin_latch 
    Info (332119):    -1.487             -19.331 clk_divider:U1|clk_led 
    Info (332119):    -1.487             -13.383 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):    -1.487             -11.896 statectrl:U14|enalu_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|nextn_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|ramin_latch 
    Info (332119):    -1.487              -1.487 statectrl:U14|romin_latch 
    Info (332119):    -1.487              -1.487 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     0.424               0.000 statectrl:U14|dbfbin_latch 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datac  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.808
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.808            -183.302 statectrl:U14|enalu_latch 
    Info (332119):    -7.483             -54.998 statectrl:U14|dbfbin_latch 
    Info (332119):    -6.993            -246.452 clk_divider:U1|clk_out 
    Info (332119):    -6.830             -91.338 statectrl:U14|enirin_latch 
    Info (332119):    -6.633              -7.421 statectrl:U14|ramwt_latch 
    Info (332119):    -6.547             -44.645 statectrl:U14|ramin_latch 
    Info (332119):    -6.013            -165.824 ir:U5|instruction[10] 
    Info (332119):    -5.682             -45.969 clk_divider:U1|clk_led 
    Info (332119):    -5.396            -316.857 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -5.212              -5.212 statectrl:U14|enled_latch 
    Info (332119):    -4.959             -22.999 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -3.782            -474.015 clk_input 
    Info (332119):    -3.378             -21.102 statectrl:U14|nextn_latch 
    Info (332119):    -2.314             -18.512 statectrl:U14|ramrd_latch 
    Info (332119):    -1.123              -5.476 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case hold slack is -1.952
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.952              -1.952 clk_divider:U1|clk_out 
    Info (332119):    -0.296              -1.068 ir:U5|instruction[10] 
    Info (332119):    -0.022              -0.022 statectrl:U14|enalu_latch 
    Info (332119):     0.169               0.000 statectrl:U14|dbfbin_latch 
    Info (332119):     0.398               0.000 clk_input 
    Info (332119):     0.401               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.483               0.000 statectrl:U14|nextn_latch 
    Info (332119):     0.683               0.000 clk_divider:U1|clk_led 
    Info (332119):     0.701               0.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):     0.783               0.000 statectrl:U14|enled_latch 
    Info (332119):     0.870               0.000 statectrl:U14|ramwt_latch 
    Info (332119):     0.968               0.000 statectrl:U14|enirin_latch 
    Info (332119):     0.997               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     1.621               0.000 statectrl:U14|ramin_latch 
    Info (332119):     2.813               0.000 statectrl:U14|ramrd_latch 
Info (332146): Worst-case recovery slack is -1.566
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.566             -81.012 clk_input 
    Info (332119):    -0.691              -0.691 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):    -0.534              -0.534 statectrl:U14|romin_latch 
    Info (332119):    -0.383              -5.286 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -0.162              -0.162 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case removal slack is 0.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.488               0.000 clk_input 
    Info (332119):     0.494               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.593               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     1.000               0.000 statectrl:U14|romin_latch 
    Info (332119):     1.163               0.000 uart:uart_inst|txd:inst2|txd_done 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -28.809 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -3.201             -25.608 statectrl:U14|ramrd_latch 
    Info (332119):    -3.201              -6.402 statectrl:U14|ramwt_latch 
    Info (332119):    -3.201              -3.201 statectrl:U14|enled_latch 
    Info (332119):    -3.000            -229.024 clk_input 
    Info (332119):    -1.487            -162.083 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -1.487            -138.291 clk_divider:U1|clk_out 
    Info (332119):    -1.487             -73.649 ir:U5|instruction[10] 
    Info (332119):    -1.487             -25.921 statectrl:U14|enirin_latch 
    Info (332119):    -1.487             -19.331 clk_divider:U1|clk_led 
    Info (332119):    -1.487             -13.383 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):    -1.487             -11.896 statectrl:U14|enalu_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|nextn_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|ramin_latch 
    Info (332119):    -1.487              -1.487 statectrl:U14|romin_latch 
    Info (332119):    -1.487              -1.487 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     0.291               0.000 statectrl:U14|dbfbin_latch 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datac  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.513             -77.973 statectrl:U14|enalu_latch 
    Info (332119):    -3.022             -40.907 statectrl:U14|enirin_latch 
    Info (332119):    -2.974             -21.240 statectrl:U14|dbfbin_latch 
    Info (332119):    -2.906             -19.875 statectrl:U14|ramin_latch 
    Info (332119):    -2.864              -2.864 statectrl:U14|ramwt_latch 
    Info (332119):    -2.567             -75.362 clk_divider:U1|clk_out 
    Info (332119):    -2.397             -68.186 ir:U5|instruction[10] 
    Info (332119):    -2.382             -91.168 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -2.336              -2.336 statectrl:U14|enled_latch 
    Info (332119):    -2.199              -4.631 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -1.887             -14.764 clk_divider:U1|clk_led 
    Info (332119):    -1.124            -133.659 clk_input 
    Info (332119):    -1.067              -5.860 statectrl:U14|nextn_latch 
    Info (332119):    -0.328              -2.624 statectrl:U14|ramrd_latch 
    Info (332119):     0.038               0.000 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case hold slack is -0.980
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.980              -1.156 clk_divider:U1|clk_out 
    Info (332119):    -0.080              -0.080 statectrl:U14|enalu_latch 
    Info (332119):    -0.068              -0.104 ir:U5|instruction[10] 
    Info (332119):     0.006               0.000 statectrl:U14|dbfbin_latch 
    Info (332119):     0.089               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.137               0.000 statectrl:U14|enled_latch 
    Info (332119):     0.185               0.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):     0.186               0.000 clk_input 
    Info (332119):     0.211               0.000 statectrl:U14|nextn_latch 
    Info (332119):     0.242               0.000 statectrl:U14|enirin_latch 
    Info (332119):     0.305               0.000 clk_divider:U1|clk_led 
    Info (332119):     0.327               0.000 statectrl:U14|ramwt_latch 
    Info (332119):     0.383               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     0.599               0.000 statectrl:U14|ramin_latch 
    Info (332119):     1.054               0.000 statectrl:U14|ramrd_latch 
Info (332146): Worst-case recovery slack is -0.207
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.207              -6.909 clk_input 
    Info (332119):     0.063               0.000 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     0.154               0.000 statectrl:U14|romin_latch 
    Info (332119):     0.205               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.373               0.000 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case removal slack is 0.078
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.078               0.000 clk_input 
    Info (332119):     0.294               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.308               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     0.556               0.000 statectrl:U14|romin_latch 
    Info (332119):     0.650               0.000 uart:uart_inst|txd:inst2|txd_done 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.043 clk_input 
    Info (332119):    -1.000            -109.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -1.000             -93.000 clk_divider:U1|clk_out 
    Info (332119):    -1.000             -48.008 ir:U5|instruction[10] 
    Info (332119):    -1.000             -17.000 statectrl:U14|enirin_latch 
    Info (332119):    -1.000             -13.000 clk_divider:U1|clk_led 
    Info (332119):    -1.000              -9.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -1.000              -9.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):    -1.000              -8.000 statectrl:U14|enalu_latch 
    Info (332119):    -1.000              -8.000 statectrl:U14|nextn_latch 
    Info (332119):    -1.000              -8.000 statectrl:U14|ramin_latch 
    Info (332119):    -1.000              -8.000 statectrl:U14|ramrd_latch 
    Info (332119):    -1.000              -2.000 statectrl:U14|ramwt_latch 
    Info (332119):    -1.000              -1.000 statectrl:U14|enled_latch 
    Info (332119):    -1.000              -1.000 statectrl:U14|romin_latch 
    Info (332119):    -1.000              -1.000 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     0.363               0.000 statectrl:U14|dbfbin_latch 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4871 megabytes
    Info: Processing ended: Tue Oct 16 12:17:03 2018
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:11


