TimeQuest Timing Analyzer report for Components
Sat Dec 05 17:33:50 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Components                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.49 MHz ; 181.49 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -4.510 ; -37.060       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.681 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -34.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                              ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -4.510 ; latch1:inst5|Q[1] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.517      ;
; -4.418 ; latch1:inst5|Q[1] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.425      ;
; -4.398 ; latch1:inst1|Q[0] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.405      ;
; -4.361 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.368      ;
; -4.353 ; latch1:inst5|Q[0] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.360      ;
; -4.339 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.346      ;
; -4.329 ; latch1:inst5|Q[1] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.336      ;
; -4.306 ; latch1:inst1|Q[0] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.313      ;
; -4.298 ; latch1:inst5|Q[1] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.334      ;
; -4.285 ; latch1:inst1|Q[1] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.292      ;
; -4.261 ; latch1:inst5|Q[0] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.268      ;
; -4.257 ; latch1:inst1|Q[2] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.264      ;
; -4.228 ; latch1:inst5|Q[2] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.235      ;
; -4.223 ; latch1:inst5|Q[1] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.230      ;
; -4.217 ; latch1:inst1|Q[0] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.224      ;
; -4.214 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.221      ;
; -4.193 ; latch1:inst1|Q[1] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.200      ;
; -4.192 ; latch1:inst5|Q[3] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.199      ;
; -4.186 ; latch1:inst1|Q[0] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.222      ;
; -4.180 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.187      ;
; -4.172 ; latch1:inst5|Q[0] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.179      ;
; -4.165 ; latch1:inst1|Q[2] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.172      ;
; -4.158 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.165      ;
; -4.148 ; latch1:inst5|Q[1] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 5.183      ;
; -4.144 ; latch1:inst1|Q[3] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.151      ;
; -4.141 ; latch1:inst5|Q[0] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.177      ;
; -4.136 ; latch1:inst5|Q[2] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.143      ;
; -4.124 ; latch1:inst1|Q[4] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.131      ;
; -4.123 ; latch1:inst1|Q[0] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.130      ;
; -4.105 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.112      ;
; -4.104 ; latch1:inst1|Q[1] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.111      ;
; -4.100 ; latch1:inst5|Q[3] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.107      ;
; -4.085 ; latch1:inst5|Q[4] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.092      ;
; -4.076 ; latch1:inst1|Q[2] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.083      ;
; -4.073 ; latch1:inst1|Q[1] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.109      ;
; -4.065 ; latch1:inst5|Q[0] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.072      ;
; -4.052 ; latch1:inst1|Q[3] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.059      ;
; -4.049 ; latch1:inst5|Q[5] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.056      ;
; -4.047 ; latch1:inst5|Q[2] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.054      ;
; -4.045 ; latch1:inst1|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.081      ;
; -4.036 ; latch1:inst1|Q[0] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 5.071      ;
; -4.032 ; latch1:inst1|Q[4] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.039      ;
; -4.018 ; latch1:inst1|Q[5] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.025      ;
; -4.016 ; latch1:inst5|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.052      ;
; -4.016 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.023      ;
; -4.011 ; latch1:inst5|Q[3] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.018      ;
; -4.008 ; latch1:inst1|Q[1] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.015      ;
; -3.993 ; latch1:inst5|Q[4] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 5.000      ;
; -3.991 ; latch1:inst5|Q[0] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 5.026      ;
; -3.980 ; latch1:inst5|Q[3] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 5.016      ;
; -3.980 ; latch1:inst1|Q[2] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.987      ;
; -3.977 ; latch1:inst5|Q[6] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.984      ;
; -3.963 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.970      ;
; -3.963 ; latch1:inst1|Q[3] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.970      ;
; -3.957 ; latch1:inst5|Q[5] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.964      ;
; -3.947 ; latch1:inst1|Q[6] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.954      ;
; -3.943 ; latch1:inst1|Q[4] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.950      ;
; -3.939 ; latch1:inst5|Q[2] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.946      ;
; -3.932 ; latch1:inst1|Q[3] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.968      ;
; -3.926 ; latch1:inst1|Q[5] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.933      ;
; -3.924 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.931      ;
; -3.923 ; latch1:inst1|Q[1] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.958      ;
; -3.912 ; latch1:inst1|Q[4] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.948      ;
; -3.904 ; latch1:inst5|Q[4] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.911      ;
; -3.903 ; latch1:inst5|Q[3] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.910      ;
; -3.895 ; latch1:inst1|Q[2] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.930      ;
; -3.885 ; latch1:inst5|Q[6] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.892      ;
; -3.873 ; latch1:inst5|Q[4] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.909      ;
; -3.868 ; latch1:inst5|Q[5] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.875      ;
; -3.866 ; latch1:inst5|Q[2] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.901      ;
; -3.865 ; latch1:inst1|Q[3] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.872      ;
; -3.855 ; latch1:inst1|Q[6] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.862      ;
; -3.845 ; latch1:inst1|Q[4] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.852      ;
; -3.841 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.848      ;
; -3.837 ; latch1:inst1|Q[5] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.844      ;
; -3.837 ; latch1:inst5|Q[5] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.873      ;
; -3.832 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.839      ;
; -3.830 ; latch1:inst5|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.865      ;
; -3.806 ; latch1:inst1|Q[5] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.842      ;
; -3.798 ; latch1:inst5|Q[4] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.805      ;
; -3.796 ; latch1:inst5|Q[6] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.803      ;
; -3.782 ; latch1:inst1|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.817      ;
; -3.766 ; latch1:inst1|Q[6] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.773      ;
; -3.765 ; latch1:inst5|Q[6] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.801      ;
; -3.762 ; latch1:inst1|Q[4] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.797      ;
; -3.740 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.747      ;
; -3.735 ; latch1:inst1|Q[6] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.771      ;
; -3.723 ; latch1:inst5|Q[4] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.758      ;
; -3.703 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.739      ;
; -3.687 ; latch1:inst5|Q[5] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.722      ;
; -3.656 ; latch1:inst1|Q[5] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.691      ;
; -3.651 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.658      ;
; -3.651 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.658      ;
; -3.643 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.650      ;
; -3.631 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.638      ;
; -3.615 ; latch1:inst5|Q[6] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.650      ;
; -3.611 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.618      ;
; -3.605 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.641      ;
; -3.590 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.597      ;
; -3.585 ; latch1:inst1|Q[6] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.620      ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.681 ; FSM:inst|yfsm.s5    ; FSM:inst|yfsm.s6    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.858 ; FSM:inst|yfsm.s6    ; FSM:inst|yfsm.s7    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.124      ;
; 0.860 ; FSM:inst|yfsm.s4    ; FSM:inst|yfsm.s5    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.126      ;
; 1.109 ; FSM:inst|yfsm.s3    ; FSM:inst|yfsm.s4    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.375      ;
; 1.111 ; FSM:inst|yfsm.s7    ; FSM:inst|yfsm.s8    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.377      ;
; 1.113 ; FSM:inst|yfsm.s2    ; FSM:inst|yfsm.s3    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.379      ;
; 1.255 ; latch1:inst1|Q[2]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.492      ;
; 1.270 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.535      ;
; 1.338 ; ALU:inst3|Result[0] ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.604      ;
; 1.376 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.641      ;
; 1.512 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.778      ;
; 1.586 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.823      ;
; 1.632 ; ALU:inst3|Result[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.898      ;
; 1.662 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.927      ;
; 1.668 ; FSM:inst|yfsm.s8    ; FSM:inst|yfsm.s0    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.934      ;
; 1.680 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.917      ;
; 1.687 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.952      ;
; 1.699 ; FSM:inst|yfsm.s1    ; FSM:inst|yfsm.s2    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.965      ;
; 1.718 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.983      ;
; 1.727 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.964      ;
; 1.744 ; latch1:inst1|Q[7]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.981      ;
; 1.788 ; latch1:inst1|Q[3]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.025      ;
; 1.816 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.081      ;
; 1.821 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.058      ;
; 1.873 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.110      ;
; 1.873 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.110      ;
; 1.894 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.159      ;
; 1.911 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.177      ;
; 1.923 ; latch1:inst1|Q[4]   ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.188      ;
; 1.932 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.197      ;
; 1.946 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.211      ;
; 1.992 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.257      ;
; 2.017 ; latch1:inst1|Q[6]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.254      ;
; 2.043 ; latch1:inst1|Q[3]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.308      ;
; 2.048 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.313      ;
; 2.060 ; latch1:inst1|Q[5]   ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.325      ;
; 2.077 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.343      ;
; 2.085 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.322      ;
; 2.155 ; latch1:inst1|Q[1]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.420      ;
; 2.181 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.418      ;
; 2.193 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.458      ;
; 2.216 ; latch1:inst1|Q[5]   ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.482      ;
; 2.226 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.463      ;
; 2.240 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.505      ;
; 2.248 ; latch1:inst5|Q[0]   ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.513      ;
; 2.261 ; FSM:inst|yfsm.s0    ; FSM:inst|yfsm.s1    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.527      ;
; 2.283 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.520      ;
; 2.285 ; latch1:inst1|Q[1]   ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.522      ;
; 2.294 ; latch1:inst1|Q[1]   ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.531      ;
; 2.298 ; latch1:inst1|Q[0]   ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.535      ;
; 2.311 ; latch1:inst5|Q[7]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.548      ;
; 2.312 ; latch1:inst1|Q[0]   ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.549      ;
; 2.331 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.596      ;
; 2.407 ; latch1:inst1|Q[3]   ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.672      ;
; 2.424 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.661      ;
; 2.477 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.742      ;
; 2.493 ; latch1:inst5|Q[6]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.730      ;
; 2.498 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.735      ;
; 2.501 ; latch1:inst5|Q[4]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.738      ;
; 2.505 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.770      ;
; 2.562 ; latch1:inst5|Q[5]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.799      ;
; 2.575 ; latch1:inst1|Q[0]   ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.840      ;
; 2.588 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.853      ;
; 2.599 ; latch1:inst5|Q[5]   ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.864      ;
; 2.629 ; latch1:inst1|Q[6]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.894      ;
; 2.635 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.900      ;
; 2.644 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.909      ;
; 2.669 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.934      ;
; 2.686 ; latch1:inst1|Q[5]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.923      ;
; 2.690 ; latch1:inst1|Q[4]   ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.956      ;
; 2.737 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.974      ;
; 2.746 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.983      ;
; 2.753 ; latch1:inst1|Q[5]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.018      ;
; 2.761 ; latch1:inst1|Q[7]   ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.998      ;
; 2.768 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.034      ;
; 2.810 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.047      ;
; 2.813 ; latch1:inst5|Q[1]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.078      ;
; 2.819 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.056      ;
; 2.820 ; latch1:inst1|Q[6]   ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.057      ;
; 2.825 ; latch1:inst1|Q[4]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.062      ;
; 2.826 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.091      ;
; 2.829 ; latch1:inst1|Q[2]   ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.095      ;
; 2.841 ; latch1:inst5|Q[7]   ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.106      ;
; 2.858 ; latch1:inst5|Q[7]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.123      ;
; 2.929 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.166      ;
; 2.930 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.195      ;
; 2.938 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.175      ;
; 2.941 ; latch1:inst1|Q[7]   ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.206      ;
; 2.951 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.188      ;
; 2.952 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.189      ;
; 2.970 ; latch1:inst5|Q[0]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.235      ;
; 2.973 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.238      ;
; 2.979 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.244      ;
; 2.981 ; latch1:inst5|Q[4]   ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.247      ;
; 2.987 ; latch1:inst5|Q[6]   ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.224      ;
; 3.028 ; latch1:inst1|Q[0]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.293      ;
; 3.045 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.311      ;
; 3.070 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.307      ;
; 3.086 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.029     ; 3.323      ;
; 3.090 ; latch1:inst1|Q[7]   ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.355      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s7       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s7       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[5]|clk    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 4.678 ; 4.678 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 3.660 ; 3.660 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; 4.678 ; 4.678 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 3.708 ; 3.708 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 3.782 ; 3.782 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 3.940 ; 3.940 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 4.216 ; 4.216 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 4.005 ; 4.005 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 4.216 ; 4.216 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 3.980 ; 3.980 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 3.762 ; 3.762 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; 3.700 ; 3.700 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; 3.851 ; 3.851 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 3.945 ; 3.945 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 0.205 ; 0.205 ; Rise       ; Clock           ;
; data_in        ; Clock      ; 3.964 ; 3.964 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; -3.430 ; -3.430 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; -3.430 ; -3.430 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; -4.448 ; -4.448 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; -3.675 ; -3.675 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; -3.478 ; -3.478 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; -3.552 ; -3.552 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; -3.927 ; -3.927 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; -3.710 ; -3.710 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; -4.182 ; -4.182 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; -3.470 ; -3.470 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; -3.775 ; -3.775 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; -3.986 ; -3.986 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; -3.750 ; -3.750 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; -3.532 ; -3.532 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; -3.769 ; -3.769 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; -3.470 ; -3.470 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; -3.621 ; -3.621 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; -3.715 ; -3.715 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 0.289  ; 0.289  ; Rise       ; Clock           ;
; data_in        ; Clock      ; -3.719 ; -3.719 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 8.347 ; 8.347 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 8.141 ; 8.141 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 8.163 ; 8.163 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 8.121 ; 8.121 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 8.155 ; 8.155 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 8.347 ; 8.347 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 8.120 ; 8.120 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 8.343 ; 8.343 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 8.101 ; 8.101 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 7.862 ; 7.862 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 7.632 ; 7.632 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 7.848 ; 7.848 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 8.097 ; 8.097 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 7.882 ; 7.882 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 8.101 ; 8.101 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 7.660 ; 7.660 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 8.817 ; 8.817 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 8.556 ; 8.556 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 8.677 ; 8.677 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 8.817 ; 8.817 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 8.570 ; 8.570 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 8.499 ; 8.499 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 8.747 ; 8.747 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 7.955 ; 7.955 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 7.955 ; 7.955 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 7.977 ; 7.977 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 7.959 ; 7.959 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 7.967 ; 7.967 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 8.162 ; 8.162 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 7.962 ; 7.962 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 8.154 ; 8.154 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 7.320 ; 7.320 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 7.549 ; 7.549 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 7.320 ; 7.320 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 7.552 ; 7.552 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 7.774 ; 7.774 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 7.558 ; 7.558 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 7.787 ; 7.787 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 7.339 ; 7.339 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 7.642 ; 7.642 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 8.270 ; 8.270 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 7.642 ; 7.642 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 7.983 ; 7.983 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 7.737 ; 7.737 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 8.253 ; 8.253 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 7.801 ; 7.801 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -1.408 ; -9.856        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.336 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -34.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                              ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.408 ; latch1:inst5|Q[1] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.416      ;
; -1.380 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.388      ;
; -1.376 ; latch1:inst5|Q[1] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.384      ;
; -1.357 ; latch1:inst1|Q[0] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.365      ;
; -1.356 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.364      ;
; -1.342 ; latch1:inst5|Q[0] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.350      ;
; -1.328 ; latch1:inst5|Q[1] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.336      ;
; -1.325 ; latch1:inst1|Q[0] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.333      ;
; -1.310 ; latch1:inst5|Q[0] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.318      ;
; -1.306 ; latch1:inst1|Q[1] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.314      ;
; -1.300 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.308      ;
; -1.299 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.307      ;
; -1.296 ; latch1:inst5|Q[1] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.328      ;
; -1.288 ; latch1:inst1|Q[2] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.296      ;
; -1.281 ; latch1:inst5|Q[2] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.289      ;
; -1.277 ; latch1:inst1|Q[0] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.285      ;
; -1.276 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.284      ;
; -1.274 ; latch1:inst1|Q[1] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.282      ;
; -1.262 ; latch1:inst5|Q[0] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.270      ;
; -1.259 ; latch1:inst5|Q[3] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.267      ;
; -1.256 ; latch1:inst1|Q[2] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.264      ;
; -1.252 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.260      ;
; -1.249 ; latch1:inst5|Q[2] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.257      ;
; -1.246 ; latch1:inst5|Q[1] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.254      ;
; -1.245 ; latch1:inst1|Q[0] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.277      ;
; -1.236 ; latch1:inst1|Q[3] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.244      ;
; -1.230 ; latch1:inst5|Q[0] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.262      ;
; -1.227 ; latch1:inst5|Q[1] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.259      ;
; -1.227 ; latch1:inst5|Q[3] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.235      ;
; -1.226 ; latch1:inst1|Q[1] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.234      ;
; -1.222 ; latch1:inst1|Q[4] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.230      ;
; -1.210 ; latch1:inst5|Q[4] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.218      ;
; -1.208 ; latch1:inst1|Q[2] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.216      ;
; -1.208 ; latch1:inst1|Q[0] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.216      ;
; -1.207 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.215      ;
; -1.204 ; latch1:inst1|Q[3] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.212      ;
; -1.201 ; latch1:inst5|Q[2] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.209      ;
; -1.194 ; latch1:inst1|Q[1] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.226      ;
; -1.190 ; latch1:inst1|Q[4] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.198      ;
; -1.187 ; latch1:inst5|Q[5] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.195      ;
; -1.180 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.188      ;
; -1.179 ; latch1:inst5|Q[3] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.187      ;
; -1.178 ; latch1:inst5|Q[4] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.186      ;
; -1.177 ; latch1:inst5|Q[0] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.185      ;
; -1.176 ; latch1:inst1|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.208      ;
; -1.176 ; latch1:inst1|Q[0] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.208      ;
; -1.174 ; latch1:inst1|Q[5] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.182      ;
; -1.172 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.180      ;
; -1.169 ; latch1:inst5|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.201      ;
; -1.161 ; latch1:inst5|Q[0] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.193      ;
; -1.156 ; latch1:inst1|Q[3] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.164      ;
; -1.155 ; latch1:inst5|Q[5] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.163      ;
; -1.154 ; latch1:inst1|Q[1] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.162      ;
; -1.152 ; latch1:inst5|Q[6] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.160      ;
; -1.147 ; latch1:inst5|Q[3] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.179      ;
; -1.142 ; latch1:inst1|Q[5] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.150      ;
; -1.142 ; latch1:inst1|Q[4] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.150      ;
; -1.139 ; latch1:inst1|Q[6] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.147      ;
; -1.138 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.146      ;
; -1.137 ; latch1:inst1|Q[2] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.145      ;
; -1.130 ; latch1:inst5|Q[4] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.138      ;
; -1.125 ; latch1:inst1|Q[1] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.157      ;
; -1.125 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.133      ;
; -1.124 ; latch1:inst1|Q[3] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.156      ;
; -1.120 ; latch1:inst5|Q[6] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.128      ;
; -1.117 ; latch1:inst5|Q[2] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.125      ;
; -1.110 ; latch1:inst1|Q[4] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.142      ;
; -1.107 ; latch1:inst1|Q[6] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.115      ;
; -1.107 ; latch1:inst5|Q[5] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.115      ;
; -1.107 ; latch1:inst1|Q[2] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.139      ;
; -1.100 ; latch1:inst5|Q[2] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.132      ;
; -1.098 ; latch1:inst5|Q[4] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.130      ;
; -1.095 ; latch1:inst5|Q[3] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.103      ;
; -1.094 ; latch1:inst1|Q[5] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.102      ;
; -1.091 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.099      ;
; -1.082 ; latch1:inst1|Q[3] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.090      ;
; -1.078 ; latch1:inst5|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.110      ;
; -1.076 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.108      ;
; -1.075 ; latch1:inst5|Q[5] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.107      ;
; -1.074 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.082      ;
; -1.072 ; latch1:inst5|Q[6] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.080      ;
; -1.068 ; latch1:inst1|Q[4] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.076      ;
; -1.063 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.071      ;
; -1.062 ; latch1:inst1|Q[5] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.094      ;
; -1.059 ; latch1:inst1|Q[6] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.067      ;
; -1.058 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.066      ;
; -1.055 ; latch1:inst1|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.087      ;
; -1.048 ; latch1:inst5|Q[4] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.056      ;
; -1.041 ; latch1:inst1|Q[4] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.073      ;
; -1.040 ; latch1:inst5|Q[6] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.072      ;
; -1.038 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.046      ;
; -1.033 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.041      ;
; -1.033 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.065      ;
; -1.029 ; latch1:inst5|Q[4] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.061      ;
; -1.027 ; latch1:inst1|Q[6] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.059      ;
; -1.027 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.059      ;
; -1.011 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.019      ;
; -1.006 ; latch1:inst5|Q[5] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.038      ;
; -1.006 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.014      ;
; -1.000 ; latch1:inst1|Q[7] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.024     ; 2.008      ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; FSM:inst|yfsm.s5    ; FSM:inst|yfsm.s6    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.415 ; FSM:inst|yfsm.s4    ; FSM:inst|yfsm.s5    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; FSM:inst|yfsm.s6    ; FSM:inst|yfsm.s7    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.568      ;
; 0.529 ; FSM:inst|yfsm.s3    ; FSM:inst|yfsm.s4    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; FSM:inst|yfsm.s7    ; FSM:inst|yfsm.s8    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; FSM:inst|yfsm.s2    ; FSM:inst|yfsm.s3    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.682      ;
; 0.574 ; latch1:inst1|Q[2]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 0.702      ;
; 0.580 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.732      ;
; 0.584 ; ALU:inst3|Result[0] ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.736      ;
; 0.667 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.819      ;
; 0.677 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.829      ;
; 0.703 ; ALU:inst3|Result[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.855      ;
; 0.719 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 0.847      ;
; 0.737 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.889      ;
; 0.764 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 0.892      ;
; 0.765 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.772 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.773 ; FSM:inst|yfsm.s8    ; FSM:inst|yfsm.s0    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.925      ;
; 0.787 ; latch1:inst1|Q[7]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 0.915      ;
; 0.788 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 0.916      ;
; 0.805 ; FSM:inst|yfsm.s1    ; FSM:inst|yfsm.s2    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.957      ;
; 0.808 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.960      ;
; 0.833 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 0.961      ;
; 0.835 ; latch1:inst1|Q[3]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 0.963      ;
; 0.843 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.995      ;
; 0.843 ; latch1:inst1|Q[4]   ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.995      ;
; 0.845 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.997      ;
; 0.848 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.000      ;
; 0.859 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.011      ;
; 0.886 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.038      ;
; 0.896 ; latch1:inst1|Q[5]   ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.901 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.907 ; latch1:inst1|Q[3]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.911 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.039      ;
; 0.911 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.039      ;
; 0.927 ; latch1:inst1|Q[6]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.055      ;
; 0.933 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.061      ;
; 0.934 ; latch1:inst1|Q[1]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.086      ;
; 0.962 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.114      ;
; 0.970 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.098      ;
; 0.971 ; latch1:inst1|Q[5]   ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.123      ;
; 0.977 ; latch1:inst5|Q[0]   ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.129      ;
; 0.989 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.141      ;
; 1.002 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.130      ;
; 1.002 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.154      ;
; 1.009 ; latch1:inst5|Q[7]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.137      ;
; 1.014 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.166      ;
; 1.025 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.153      ;
; 1.029 ; latch1:inst1|Q[1]   ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.157      ;
; 1.030 ; latch1:inst1|Q[3]   ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.182      ;
; 1.037 ; latch1:inst1|Q[1]   ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.165      ;
; 1.053 ; latch1:inst1|Q[0]   ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.181      ;
; 1.063 ; latch1:inst1|Q[0]   ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.191      ;
; 1.073 ; FSM:inst|yfsm.s0    ; FSM:inst|yfsm.s1    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 1.093 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.245      ;
; 1.094 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.222      ;
; 1.094 ; latch1:inst5|Q[6]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.222      ;
; 1.095 ; latch1:inst5|Q[4]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.223      ;
; 1.102 ; FSM:inst|yfsm.s8    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.230      ;
; 1.126 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.278      ;
; 1.127 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.279      ;
; 1.128 ; latch1:inst1|Q[0]   ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.280      ;
; 1.134 ; latch1:inst5|Q[5]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.262      ;
; 1.134 ; latch1:inst5|Q[5]   ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.286      ;
; 1.163 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.315      ;
; 1.168 ; latch1:inst1|Q[6]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.320      ;
; 1.168 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.320      ;
; 1.170 ; FSM:inst|yfsm.s7    ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.322      ;
; 1.179 ; latch1:inst1|Q[5]   ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.307      ;
; 1.182 ; latch1:inst1|Q[4]   ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.334      ;
; 1.197 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.325      ;
; 1.202 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.330      ;
; 1.215 ; latch1:inst1|Q[5]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.367      ;
; 1.218 ; latch1:inst5|Q[1]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.218 ; latch1:inst1|Q[2]   ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.222 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.374      ;
; 1.223 ; latch1:inst1|Q[7]   ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.351      ;
; 1.233 ; latch1:inst1|Q[4]   ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.361      ;
; 1.238 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.366      ;
; 1.242 ; latch1:inst5|Q[7]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.394      ;
; 1.243 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.371      ;
; 1.246 ; latch1:inst5|Q[7]   ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.398      ;
; 1.248 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.400      ;
; 1.254 ; latch1:inst5|Q[0]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.406      ;
; 1.262 ; latch1:inst1|Q[6]   ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.390      ;
; 1.279 ; latch1:inst1|Q[7]   ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.431      ;
; 1.285 ; FSM:inst|yfsm.s1    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.437      ;
; 1.285 ; latch1:inst1|Q[0]   ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.437      ;
; 1.291 ; latch1:inst5|Q[4]   ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.443      ;
; 1.295 ; FSM:inst|yfsm.s5    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.447      ;
; 1.296 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.448      ;
; 1.303 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.431      ;
; 1.303 ; latch1:inst5|Q[6]   ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.431      ;
; 1.305 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.433      ;
; 1.305 ; FSM:inst|yfsm.s2    ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.433      ;
; 1.308 ; FSM:inst|yfsm.s6    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.436      ;
; 1.335 ; FSM:inst|yfsm.s3    ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.487      ;
; 1.344 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.472      ;
; 1.349 ; latch1:inst5|Q[2]   ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.501      ;
; 1.349 ; FSM:inst|yfsm.s4    ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.477      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s7       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s7       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[5]|clk    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; 2.529  ; 2.529  ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 1.991  ; 1.991  ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; 2.529  ; 2.529  ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; 2.108  ; 2.108  ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 2.026  ; 2.026  ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 2.083  ; 2.083  ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; 2.270  ; 2.270  ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 2.128  ; 2.128  ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; 2.375  ; 2.375  ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 2.273  ; 2.273  ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 2.154  ; 2.154  ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 2.273  ; 2.273  ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 2.180  ; 2.180  ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 2.079  ; 2.079  ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 2.173  ; 2.173  ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; 2.022  ; 2.022  ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; 2.055  ; 2.055  ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 2.135  ; 2.135  ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; -0.077 ; -0.077 ; Rise       ; Clock           ;
; data_in        ; Clock      ; 2.200  ; 2.200  ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; -1.871 ; -1.871 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; -1.871 ; -1.871 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; -2.409 ; -2.409 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; -1.988 ; -1.988 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; -1.906 ; -1.906 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; -1.963 ; -1.963 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; -2.150 ; -2.150 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; -2.008 ; -2.008 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; -2.255 ; -2.255 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; -1.902 ; -1.902 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; -2.034 ; -2.034 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; -2.153 ; -2.153 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; -2.060 ; -2.060 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; -1.959 ; -1.959 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; -2.053 ; -2.053 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; -1.902 ; -1.902 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; -1.935 ; -1.935 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; -2.015 ; -2.015 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 0.374  ; 0.374  ; Rise       ; Clock           ;
; data_in        ; Clock      ; -2.076 ; -2.076 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 4.446 ; 4.446 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 4.459 ; 4.459 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 4.453 ; 4.453 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 4.453 ; 4.453 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 4.455 ; 4.455 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 4.419 ; 4.419 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 4.302 ; 4.302 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 4.195 ; 4.195 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 4.320 ; 4.320 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 4.419 ; 4.419 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 4.220 ; 4.220 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 4.762 ; 4.762 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 4.615 ; 4.615 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 4.762 ; 4.762 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 4.367 ; 4.367 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 4.371 ; 4.371 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 4.446 ; 4.446 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 4.170 ; 4.170 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 4.176 ; 4.176 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 4.265 ; 4.265 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 4.083 ; 4.083 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 4.229 ; 4.229 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 4.509 ; 4.509 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 4.229 ; 4.229 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 4.282 ; 4.282 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 4.488 ; 4.488 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.510  ; 0.336 ; N/A      ; N/A     ; -1.380              ;
;  Clock           ; -4.510  ; 0.336 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -37.06  ; 0.0   ; 0.0      ; 0.0     ; -34.38              ;
;  Clock           ; -37.060 ; 0.000 ; N/A      ; N/A     ; -34.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 4.678 ; 4.678 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 3.660 ; 3.660 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; 4.678 ; 4.678 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 3.708 ; 3.708 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 3.782 ; 3.782 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 3.940 ; 3.940 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 4.216 ; 4.216 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 4.005 ; 4.005 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 4.216 ; 4.216 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 3.980 ; 3.980 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 3.762 ; 3.762 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; 3.700 ; 3.700 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; 3.851 ; 3.851 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 3.945 ; 3.945 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 0.205 ; 0.205 ; Rise       ; Clock           ;
; data_in        ; Clock      ; 3.964 ; 3.964 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; -1.871 ; -1.871 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; -1.871 ; -1.871 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; -2.409 ; -2.409 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; -1.988 ; -1.988 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; -1.906 ; -1.906 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; -1.963 ; -1.963 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; -2.150 ; -2.150 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; -2.008 ; -2.008 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; -2.255 ; -2.255 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; -1.902 ; -1.902 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; -2.034 ; -2.034 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; -2.153 ; -2.153 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; -2.060 ; -2.060 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; -1.959 ; -1.959 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; -2.053 ; -2.053 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; -1.902 ; -1.902 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; -1.935 ; -1.935 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; -2.015 ; -2.015 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 0.374  ; 0.374  ; Rise       ; Clock           ;
; data_in        ; Clock      ; -2.076 ; -2.076 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 8.347 ; 8.347 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 8.141 ; 8.141 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 8.163 ; 8.163 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 8.121 ; 8.121 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 8.155 ; 8.155 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 8.347 ; 8.347 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 8.120 ; 8.120 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 8.343 ; 8.343 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 8.101 ; 8.101 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 7.862 ; 7.862 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 7.632 ; 7.632 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 7.848 ; 7.848 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 8.097 ; 8.097 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 7.882 ; 7.882 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 8.101 ; 8.101 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 7.660 ; 7.660 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 8.817 ; 8.817 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 8.556 ; 8.556 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 8.677 ; 8.677 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 8.817 ; 8.817 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 8.570 ; 8.570 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 8.499 ; 8.499 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 8.747 ; 8.747 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 4.367 ; 4.367 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 4.371 ; 4.371 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 4.446 ; 4.446 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 4.170 ; 4.170 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 4.176 ; 4.176 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 4.265 ; 4.265 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 4.083 ; 4.083 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 4.229 ; 4.229 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 4.509 ; 4.509 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 4.229 ; 4.229 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 4.282 ; 4.282 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 4.488 ; 4.488 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 4.317 ; 4.317 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 842      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 842      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 83    ; 83   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 05 17:33:48 2020
Info: Command: quartus_sta Components -c Components
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Components.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.510
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.510       -37.060 Clock 
Info (332146): Worst-case hold slack is 0.681
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.681         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.408        -9.856 Clock 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.336         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Sat Dec 05 17:33:50 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


