# 1.2.6 本节习题精选

## 一、单项选择题


<ul>


01.完整的计算机系统应包括（）

A.运算器、存储器、控制器B.外部设备和主机C.主机和应用程序D.配套的硬件设备和软件系统

02.冯·诺依曼机的基本工作方式是（）

A.控制流驱动方式B.多指令多数据流方式C.微程序控制方式D.数据流驱动方式

03.下列（）是冯·诺依曼机工作方式的基本特点。

A.多指令流单数据流B.按地址访问并顺序执行指令C.堆栈操作 D.存储器按内容选择地址

04.以下说法错误的是（）
A.硬盘是外部设备B.软件的功能与硬件的功能在逻辑上是等价的C.硬件实现的功能一般比软件实现具有更高的执行速度D.软件的功能不能用硬件取代

05.存放当前执行指令的寄存器是（）

A.MAR B.PC C.MDR D.IR

06.在CPU中，跟踪下一条要执行的指令的地址的寄存器是（）。

A.PC B.MAR C.MDR D.IR

07.CPU不包括（）。

A.地址寄存器B.指令寄存器（IR）C.地址译码器D.通用寄存器

08.MAR和MDR的位数分别为（）

A.地址码长度、存储字长B.存储字长、存储字长C.地址码长度、地址码长度D.存储字长、地址码长度

09.在运算器中，不包含（）

A.状态寄存器B.数据总线C.ALUD.地址寄存器

10.下列关于CPU存取速度的比较中，正确的是（）

A.Cache  $>$  内存  $>$  寄存器 B.Cache  $>$  寄存器  $>$  内存 C.寄存器  $>$  Cache  $>$  内存 D.寄存器  $>$  内存  $>$  Cache

11.若一个8位的计算机系统以16位来表示地址，则该计算机系统有（）个地址空间。A.256 B.65535 C.65536 D.131072

12.（）是程序运行时的存储位置，包括所需的数据。A.数据通路B.主存C.硬盘D.操作系统

13.关于编译程序和解释程序，下列说法中错误的是（）

A.编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序B.编译程序编译时间较长，运行速度较快C.解释程序方法较简单，运行速度也较快D.解释程序将源程序翻译成机器语言，并且翻译一条以后，立即执行这条语句

14.可以在计算机中直接执行的语言和用助记符编写的语言分别是（）I.机器语言II.汇编语言III.高级语言IV.操作系统原语V.正则语言A.II、IIIB.II、IVC.I、ⅡID. 1、V

15.只有当程序执行时才将源程序翻译成机器语言，并且一次只能翻译一行语句，边翻译边执行的是（）程序，把汇编语言源程序转变为机器语言程序的过程是（）

I.编译II.目标III.汇编IV.解释 A.I、IIB.IV、IIC.IV、ID.IV、III

16.下列关于各种级别语言的描述中，错误的是（）

A.可用高级语言和低级语言编写出功能等价的程序B.低级语言的执行效率一般情况下高于高级语言C.机器语言源程序可在机器上直接执行，而高级语言和汇编语言源程序不可以D.汇编语言与机器结构无关

17.下列关于机器指令和汇编指令的叙述中，错误的是（）A.可以直接用机器语言（机器指令）编写程序B.汇编指令和机器指令都能被计算机直接执行 C.汇编语言和机器语言都与计算机系统结构相关 D.汇编指令和机器指令一一对应，功能相同
18.下列叙述中，正确的是（）。

I.实际应用程序的测试结果能够全面代表计算机的性能II1.系列机的基本特性是指令系统向后兼容III.软件和硬件在逻辑功能上是等价的

A.ⅡIB.IIIC.Ⅱ和IⅢID.I、ⅡI和ⅢI

19.在CPU的组成中，不包括（）。

A.运算器B.存储器C.控制器D.寄存器

20.关于相联存储器，下列说法中正确的是（）

A.只可以按地址寻址B.只可以按内容寻址C.既可按地址寻址又可按内容寻址D.以上说法均不完善

21.【2015统考真题】计算机硬件能够直接执行的是（）I.机器语言程序II.汇编语言程序III.硬件描述语言程序A.仅IB.仅I、ⅡC.仅I、IⅢID.I、IIⅢI22.【2016统考真题】将高级语言源程序转换为机器级目标代码文件的程序是（）A.汇编程序 B.链接程序 C.编译程序 D.解释程序 23.【2019统考真题】下列关于冯·诺依曼计算机基本思想的叙述中，错误的是（）

A.程序的功能都通过中央处理器执行指令实现B.指令和数据都用二进制数表示，形式上无差别C.指令按地址访问，数据都在指令中直接给出D.程序执行前，指令和数据需预先存放在存储器中

24.【2022统考真题】将高级语言源程序转换为可执行目标文件的主要过程是（）

A.预处理→编译→汇编→链接B.预处理→汇编→编译→链接C.预处理→编译→链接→汇编 D.预处理→汇编→链接→编译

</ul>

# 1.3.3 本节习题精选

## 一、单项选择题

01.关于CPU主频、CPI、MIPS、MFLOPS，说法正确的是（）。

A.CPU主频是指CPU系统执行指令的频率，OPI是执行一条指令平均使用的频率B.CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用的CPU时钟数C.MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令D.CPU主频指CPU使用的时钟脉冲频率，CPI是执行一条指令平均使用的CPU时钟数

02.存储字长是指（）

A.存放在一个存储单元中的二进制代码组合B.存放在一个存储单元中的二进制代码位数C.存储单元的个数D.机器指令的位数

03.以下说法中，错误的是（）

A.计算机的机器字长是指数据运算的基本单位长度B.寄存器是由触发器构成的C.计算机中一个字的长度都是32位D.磁盘可以永久性存放数据和程序

04.下列关于机器字长、指令字长和存储字长的说法中，正确的是（）

I.三者在数值上总是相等的ⅡI.三者在数值上可能不等II.存储字长是存放在一个存储单元中的二进制代码位数IV.机器字长就是MDR的位数

A.I、ⅢB.1、IVC.ⅡI、D.II、IV05.下列关于机器字长的叙述中，错误的是（）。

A.机器字长是指CPU中定点运算的数据通路宽度B.机器字长一般与OPU中通用寄存器的位数有关C.机器字长决定了数据的表示范围和表示精度
D.机器字长对计算机硬件的造价没有影响

06.32位微机是指该计算机所用CPU（）。

A.具有32位寄存器B.能同时处理32位的二进制数C.具有32个寄存器D.能处理32个字符

07.在用于科学计算的计算机中，标志系统性能的最有用的参数是（）

A.主时钟频率B.主存容量C.MFLOPSD.MIPS

08.在计算机M1和计算机M2上分别运行功能完全相同的高级语言程序，程序在M1和M2上的平均CPI相等，则对于该类程序而言（）

A.M1和M2执行速度相等 B.M1和M2中主频高的计算机执行速度快C.M1和M2中主频低的计算机执行速度快D.无法确定哪台机器的执行速度快

09.若一台计算机的机器字长为4B，则表明该机器（）

A.能处理的数值最大为4位十进制数B.能处理的数值最多为4位二进制数C.在CPU中能够作为一个整体处理32位的二进制代码D.在CPU中运算的结果最大为 $2^{32}$

10.在CPU的寄存器中，（）对用户是完全透明的。

A.程序计数器B.指令寄存器C.状态寄存器D.通用寄存器

11.计算机操作的最小单位时间是（）

A.时钟周期B.指令周期C.CPU周期D.中断周期

12.计算机中，CPU的CPI与下列（）因素无关。

A.时钟频率B.系统结构C.指令集D.计算机组织

13.从用户观点看，评价计算机系统性能的综合参数是（）

A.指令系统B.吞吐率C.主存容量D.主频率

14.当前设计高性能计算机的重要技术途径是（）

A.提高CPU主频B.扩大主存容量C.采用非冯·诺依曼体系结构D.采用并行处理技术

15.下列关于“兼容”的叙述，正确的是（）

A.指计算机软件与硬件之间的通用性，通常在同一系列不同型号的计算机间存在B.指计算机软件或硬件的通用性，即它们在任何计算机间可以通用C.指计算机软件或硬件的通用性，通常在同一系列不同型号的计算机间通用D.指软件在不同系列计算机中可以通用，而硬件不能通用

16.若某基准测试程序在机器A上运行需要的时间是20s，而在机器B上的运行时间是16s，那么，相对来说，下列给出的结论中，（）是正确的。

A.所有程序在机器A上都比在机器B上运行速度慢B.机器B的速度是机器A的1.25倍C.机器A的速度是机器B的1.25倍D.机器A比机器B慢1.25倍

17.机器A的主频为 $800\mathrm{MHz}$ ，某程序在A上运行需要12s。现在硬件设计人员想设计机器B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的主频大幅度提高，但在B上运行该程序所需的时钟周期数为在A上的1.5倍。则机器B的主频至少应为（）
A.800MHz B.1.2GHz C.1.5GHz D.1.8GHz

18.下列可用于评价计算机系统性能的指标是（）

I.MIPSII.IPCIII.CPIIV.字长A.I、ⅢIB.I、IⅢ和IVC.I、II和IⅢID.全部

19.计算机的机器字长与下列（）指标最为密切相关。A.运算速度B.存取速度C.内存容量D.运算精确度

20.假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPI和两种不同序列所含的三类指令条数如下表所示，两个指令序列都在时钟周期为2ns的机器上运行，则下列结论中正确的是（）。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/42508ee622372182918a53060f2507cdf4ffecfadff40d332a36735daf917596.jpg)

A.序列一的MIPS数比序列二多50，序列一的执行速度比序列二快10nsB.序列一的MIPS数比序列二多50，序列二的执行速度比序列一快10nsC.序列二的MIPS数比序列一多50，序列一的执行速度比序列二快10nsD.序列二的MIPS数比序列一多50，序列二的执行速度比序列一快10nS

21.下列给出了改善计算机性能的4种措施：

1.用更快的处理器来替换原来的慢速处理器11.增加同类处理器个数，使得不同的处理器同时执行程序I1I.优化编译生成的代码，使得程序执行的总时钟周期数减少IV.减少指令执行过程中访问内存的时间对于某个特定的程序，在以上措施中，能缩短其执行时间的措施是（）

A.I、Ⅱ和IⅢIB.I、II和IVC.I、III和IVD.全部

22.【2010统考真题】下列选项中，能缩短程序执行时间的措施是（）

I.提高CPU时钟频率II.优化数据通路结构III.对程序进行编译优化A.仅I和ⅡIB.仅I和IIIC.仅II和IⅢID.I、II、Ⅲ

23.【2011统考真题】下列选项中，描述浮点数操作速度指标的是（）A.MIPS B.CPI C.IPC D.MFLOPS

24.【2012统考真题】假定基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为I/O时间。若CPU速度提高 $50\%$ ，I/0速度不变，则运行基准程序A所耗费的时间是(）。

A.55s B.60s C.65s D.70s

25.【2013统考真题】某计算机的主频为 $1.2\mathrm{GHz}$ ，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/145bf5c945d7fee5f92c6610d61273eb4efd744297d3ec788210814e82b4eacf.jpg)
A.100 B.200 C.400 D.600

26.【2014统考真题】程序P在机器M上的执行时间是 $20s$ ，编译优化后，P执行的指令数减少到原来的 $70\%$ ，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）。

A.8.4s B.11.7s C.14s D.16.8s

27.【2017统考真题】假定计算机M1和M2具有相同的指令集体系结构（ISA），主频分别为1.5GHz和 $1.2\mathrm{GHz}_{\circ}$ ：在M1和M2上运行某基准程序P，平均CPI分别为2和1，则程序P在M1和M2上运行时间的比值是（）。

A.0.4 B.0.625 C. 1.6 D.2.5

28.【2020统考真题】下列给出的部件中，其位数（宽度）一定与机器字长相同的是（）。

1.ALUII.指令寄存器III.通用寄存器IV.浮点寄存器A.仅I、ⅡIB.仅I、IⅢIIC.仅Ⅱ、IⅢID.仅IⅡ、IIⅢI、IV

29.【2021统考真题】2017年公布的全球超级计算机T0P500排名中，我国“神威·太湖之光”超级计算机蝉联第一，其浮点运算速度为93.0146PFLOPS，说明该计算机每秒完成的浮点操作次数约为（）。

A. $9.3\!\times\!10^{13}$ 次B. $9.3\!\times\!10^{15}$ 次C.9.3千万亿次D.9.3亿亿次

30.【2022统考真题】某计算机主频为 $1\mathrm{GHz}$ ，程序P运行过程中，共执行了10000条指令，其中， $80\%$ 的指令执行平均需1个时钟周期， $20\%$ 的指令执行平均需10个时钟周期。程序P的平均CPI和CPU执行时间分别是（）。

A. $2.8,28\mu\mathrm{s}$ B. 28, $28\mu\mathrm{s}$ C. 2.8, $28\mathrm{ms}$ D.28,28ms

31.【2023统考真题】若机器M的主频为 $1.5\mathrm{GHz}$ ，在M上执行程序P的指令条数为 $5{\times}10^{5}$ P的平均CPI为1.2，则P在M上的指令执行速度和用户CPU时间分别为（）。

A.0.8GIPS,  $0.4\mathrm{ms}$  B.0.8GIPS,  $0.4\mu\mathrm{s}$  C. 1.25GIPS,  $0.4\mathrm{ms}$  D. 1.25GIPS,  $0.4\mu\mathrm{s}$

## 二、综合应用题

01.设主存储器容量为  $64\mathrm{K}\!\times\!32$  位，且指令字长、存储字长、机器字长三者相等。写出如下 图所示各寄存器的位数，并指出哪些寄存器之间有信息通路【本题涉及第5章的内容】

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/a0c9740efc4ebf4b21fced2f6f6cc5d29eddc6900a189d5d2cdcf614d79cc105.jpg)

02.用一台 $40\mathrm{MHz}$ 的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见下表。求有效的CPI、MIPS速率和程序的执行时间（I为程序的指令条数）。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/973c168ec15fafe9df247db46ed537f013cf86bd2427da28f24326ab382d2dee.jpg)

03.微机A和B是采用不同主频的CPU芯片，片内逻辑电路完全相同。1）若A机的CPU主频为 $8\mathrm{MHz}$ ，B机为 $12\mathrm{MHz}$ ，则A机的CPU时钟周期为多少？2）若A机的平均指令执行速度为0.4IMIPS，则A机的平均指令周期为多少？3）B机的平均指令执行速度为多少？
04.某台计算机只有LOAD/STORE指令能对存储器进行读/写操作，其他指令只对寄存器进行操作。根据程序跟踪试验结果，已知每条指令所占的比例及CPI数如下表所示。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/80cf06badb789b5628aa94a987c2c3d6d5adedd422f8ec2a635f0c671b1076ff.jpg)

求上述情况下的平均CPI。

假设程序由 $M$ 条指令组成。算术逻辑运算中 $25\%$ 的指令的两个操作数中的一个已在寄存器中，另一个必须在算术逻辑指令执行前用LOAD指令从存储器中取到寄存器中。因此有人建议增加另一种算术逻辑指令，其特点是一个操作数取自寄存器，另一个操作数取自存储器，即寄存器-存储器类型，假设这种指令的CPI等于2。同时，转移指令的CPI变为3。求新指令系统的平均CPI。

# 2.1.5 本节习题精选

## 单项选择题

01.若十进制数为137.5，则其八进制数为（）A.89.8 B.211.4 C.211.5 D.1011111.101 02.一个16位无符号二进制数的表示范围是（）

A.  $0{\sim}65536$  B.0\~65535 C.-32768\~32767 D.-32768\~32768

03.下列说法有误的是（）

A.任何二进制整数都可以用十进制表示B.任何二进制小数都可以用十进制表示C.任何十进制整数都可以用二进制表示D.任何十进制小数都可以用二进制表示

04.对真值0表示形式唯一的机器数是（）

A.原码B.补码和移码C.反码D.以上都不对

05.若  $[X]_{*}\,{=}\,1.1101010$  ，则  $[X]_{*}=\mathrm{~(~\mathcal~)~},$

A.1.0010101 B.1.0010110 C.0.0010110 D.0.1101010

06.若 $X$ 为负数，则由[X]求 $[-X]*$ 是将（）

A.  $[X]$  补各值保持不变 B. $[X]_{+}$ 符号位变反，其他各位不变C. $[X]*$ 除符号位外，各位变反，末位加1D.[X]连同符号位一起变反，末位加1

07.8位原码能表示的不同数据有（）个。

A.15 B.16 C.255 D.256

08.一个 $n+1$ 位整数 $x$ 原码的数值范围是（）

A.  $-2^{n}+1<x<2^{n}-1$  B.  $-2^{n}+1\leqslant x<2^{n}-1$  C.  $-2^{n}+1<x\leq2^{n}-1$  D.  $-2^{n}+1\leqslant x\leqslant2^{n}-1$

9. $n$ 位定点整数（有符号）表示的最大值是（）A.  $2^{n}$  B.  $2^{n}\mathbf{-}1$  C.  $2^{n-1}$  D.2-1-1

10.对于相同位数（设为 $N$ 位，不考虑符号位）的二进制补码小数和十进制小数，二进制小数能表示的数的个数/十进制小数所能表示数的个数为（）

A.  $(0.2)^{N}$  B.  $\left(0.2\right)^{N-1}$  C.(0.02) D.  $\left(0.02\right)^{N-1}$

11.若定点整数为64位，含1位符号位，则采用补码表示的绝对值最大的负数为（）。
A.  $-2^{64}$  B.  $-(2^{64}-1)$  C.  $-2^{63}$  D.-(263-1)

12.下列关于补码和移码关系的叙述中，（）是不正确的。

A.相同位数的补码和移码表示具有相同的数据表示范围B.0的补码和移码表示相同C.同一个数的补码和移码表示，其数值部分相同，而符号相反D.一般用移码表示浮点数的阶码，而补码表示定点整数

13.若 $[x]_{*}\!=1,x_{1}x_{2}x_{3}x_{4}x_{5}x_{6}$ 其中 $x_{i}$ 取 $0$ 或1，若要 $x>-32$ ，应当满足（）。

A. $x_{1}$ 为 $0$ ，其他各位任意B. $x_{1}$ 为1，其他各位任意C. $x_{1}$ 为1， $x_{2}\cdots x_{6}$ 中至少有一位为1D. $x_{1}$ 为 $0$  $x_{2}\cdots x_{6}$ 中至少有一位为1

14.设 $x$ 为整数， $[x]_{*}\!=1,\!x_{1}\!x_{2}\!x_{3}\!x_{4}\!x_{5}$ ，若要 $x<-16$  $x_{1}\sim x_{5}$ 应满足的条件是（）。

A. $x_{1}\sim x_{5}$ 至少有一个为1B. $x_{1}$ 必须为0， $x_{2}\sim x_{5}$ 至少有一个为1C.  $x_{1}$  必须为0，  $x_{2}\sim x_{5}$  任意 D.  $x_{1}$  必须为1，  $x_{2}\sim x_{5}$  任意

15.设 $x$ 为真值， $x^{*}$ 为其绝对值，满足 $[-x^{*}]_{**}=[-x]_{**},$ 当且仅当（）。A. $x$ 任意B. $x$ 为正数C. $x$ 为负数D.以上说法都不对

16.假定一个十进制数为 $-66$ ，按补码形式存放在一个8位寄存器中，该寄存器的内容用十六进制表示为（）。

A.C2H B.BEH C.BDH D.42H

17.设机器数采用补码表示（含1位符号位），若寄存器内容为9BH，则对应的十进制数为(CO。

A.-27 B.-97 C.-101 D.155

18.若寄存器内容为10000000，若它等于-0，则为（）。A.原码B.补码C.反码D.移码

19.若寄存器内容为11111111，若它等于 $+127$ ，则为（）A.反码B.补码C.原码D.移码

20.若寄存器内容为11111111，若它等于-1，则为（）A.原码B.补码C.反码D.移码

21.若寄存器内容为00000000，若它等于-128，则为（）A.原码B.补码C.反码D.移码

22.若二进制定点小数真值是-0.1101，机器表示为1.0010，则为（）A.原码B.补码C.反码D.移码

23.下列为8位移码机器数 $[x]_{\theta}$ ，求 $[-x]_{\vartheta}$ 时，（）将会发生溢出。A.11111111 B.00000000 C.10000000 D.01111111

24.一个8位的二进制整数由2个“0”和6个“1”组成，采用补码或者移码表示，则下列说法中正确的是（）。

A.若采用移码表示，偏置值为127，则此整数最小为-64B.若采用移码表示，偏置值为128，则此整数最大为123C.若采用补码表示，则此整数最小为-96D.若采用补码表示，则此整数最大为252

25.计算机内部的定点数大多用补码表示，以下是一些关于补码特点的叙述：

I.零的表示是唯一的II.符号位可以和数值部分一起参加运算IIIL.和其真值的对应关系简单、直观IV.减法可用加法来实现 在以上叙述中，（）是补码表示的特点。
A.I和ⅡI B.I和ⅢI C.I和II和ⅢI D.I和II和IV

26.在计算机中，通常用来表示主存地址的是（）A.移码B.补码C.原码D.无符号数

27.16位补码0x8FA0扩展为32位应该是（）A.0x00008FA0 B.0xFFFF8FA0 C.OxFFFFFFAO D.0x80008FA0

28.【2012统考真题】假定编译器规定init型和short型长度分别为32位和16位，执行下列 C语言语句：unsigned short  $\mathrm{x}\!=\!65530$  unsigned int  $\tt y=x$  得到y的机器数为（）。

A.00007FFAH B.0000FFFAH C.FFFF7FFAH D.FFFFFFFAH

29.【2015统考真题】由3个“1”和5个 $"0"$ 组成的8位二进制补码，能表示的最小整数是()。

A.-126 B.-125 C.-32 D.-3

30.【2016统考真题】有如下C语言程序段：shorts  $\textrm{s i}=\textrm{--}32767$  unsigned short us  $\mathrm{~i~}=\mathrm{~s~i~}$  执行上述两条语句后，usi的值为（）

A.-32767 B.32767 C.32768 D.32769

31.【2018统考真题】冯·诺依曼结构计算机中的数据采用二进制编码表示，其主要原因是（）。

I.二进制的运算规则简单II.制造两个稳态的物理器件较容易1.便于用逻辑门电路实现算术运算

A.仅I、IIB.仅I、IC.仅II、IIID.I、II和III

32.【2019统考真题】考虑以下C语言代码：unsigned short usi  $=$  65535; shortsi  $=$  usi; 执行上述程序段后，Si的值是（）

A.-1 B.-32767 C.-32768 D.-65535

33.【2021统考真题】已知有符号整数用补码表示，变量  $x,\,y,\,z$  的机器数分别为FFFDH FFDFH，7FFCH，下列结论中，正确的是（）。

A.若  $x,y$  和  $z$  为无符号整数，则  $z<x<y$  B.若  $x,y$  和  $z$  为无符号整数，则  $x<y<z$  C.若  $x,y$  和  $z$  为有符号整数，则  $x<y<z$  D.若  $x,y$  和  $z$  为有符号整数，则  $y<x<z$

34.【2022统考真题】32位补码所能表示的整数范围是（）。

A.  $-2^{32}\!\sim\!2^{31}\!-1$  B.  $-2^{31}\sim2^{31}-1$  C.  $-2^{32}\sim2^{32}\ -1$  D.  $-2^{31}\sim2^{32}-1$

# 2.2.5本节习题精选

## 一、单项选择题

01.ALU作为运算器的核心部件，其属于（））A.时序逻辑电路B.组合逻辑电路C.控制器D.寄存器
02.组成一个运算器需要多个部件，但下面的（）不是组成运算器的部件。A.状态寄存器B.数据总线C.ALUD.地址寄存器

03.算术逻辑单元（ALU）的功能一般包括（）

A.算术运算 B.逻辑运算 C.算术运算和逻辑运算 D.加法运算

04.补码定点整数01010101算术左移两位后的值为（）A.01000111 B.01010100 C.01000110 D.01010101

05.下列四个补码整数存放于8位寄存器中，算术左移不会发生溢出的是（）A.80H B.90H C.BOH D.COH

06.补码定点整数10010101右移一位后的值为（））A.01001010 B.010010101 C.10001010 D.11001010

07.两个机器数7E5H和4D3H相加，得（）A.BD8H B.CD8H C.CB8H D.CC8H

08.设机器数字长8位（含1位符号位），若机器数BAH为补码，算术左移1位和算术右移1位分别得（）。

A.F4H,EDH B.B4H,6DH C.74H,DDH D.B5H,EDH

09.在定点运算器中，无论是采用双符号位还是采用单符号位，必须有（）

A.译码电路，它一般用“与非”门来实现B.编码电路，它一般用“或非”门来实现C.溢出判断电路，它一般用“异或”门来实现 D.移位电路，它一般用“与或非”门来实现

10.机器运算发生溢出的根本原因是（）

A.寄存器的位数有限 B.运算中将符号位的进位丢弃 C.运算中将符号位的借位丢弃D.数据运算中发生错误

11.假定有两个整数用8位补码分别表示为 $r_{1}=\mathrm{F}5\mathrm{H}$  $r_{2}=\mathrm{EEH}_{\mathrm{e}}$ 若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。

A.  $r_{1}+r_{2}$  B.  $r_{1}-r_{2}$  C.  $r_{1}\!\times\!r_{2}$  D.  $r_{1}/r_{2}$

12.关于模4补码，下列说法正确的是（）。

A.模4补码和模2补码不同，它更容易检查乘除运算中的溢出问题B.每个模4补码存储时只需一个符号位C.存储每个模4补码需要两个符号位D.模4补码，在算术与逻辑单元中为一个符号位

13.若采用双符号位，则两个正数相加产生溢出的特征时，双符号位为（）A.00 B.01 C.10 D.11

14.判断加减法溢出时，可采用判断进位的方式，若符号位的进位为 $C_{0}$ ，最高位的进位为 $C_{1}$ ，则产生溢出的条件是（）。

1. $C_{0}$ 产生进位II. $C_{1}$ 产生进位Ⅲ. $C_{0}$  $C_{1}$ 都产生进位IV. $C_{0}$  $C_{1}$ 都不产生进位V. $C_{0}$ 产生进位， $C_{1}$ 不产生进位VI. $C_{0}$ 不产生进位， $C_{1}$ 产生进位

A.1和lI B.1I XC.IV D.V和VI

15.在补码的加减法中，用两位符号位判断溢出，两位符号位 $S_{\mathrm{s}1}S_{\mathrm{s}2}=10$ 时，表示（）。A.结果为正数，无溢出B.结果正溢出C.结果负溢出D.结果为负数，无溢出
16.若 $[X]_{*}\!=\!X_{0}.X_{1}X_{2}\cdots X_{n}$ 其中 $X_{0}$ 为符号位， $X_{1}$ 为最高数位。若（），则当补码左移时，将会发生溢出。

A.  $X_{0}\!=\!X_{1}$  B.  $X_{0}\!\neq\!X_{1}$  C.  $X_{1}\,{=}\,0$  D.  $X_{1}=1$

17.原码乘法是（）

A.先取操作数绝对值相乘，符号位单独处理B.用原码表示操作数，然后直接相乘C.被乘数用原码表示，乘数取绝对值，然后相乘D.乘数用原码表示，被乘数取绝对值，然后相乘

18.在原码乘法中，（）。

A.符号位参加运算B.符号位不参加运算0.符号位参加运算，并根据运算结果改变结果中的符号位D.符号位不参加运算，并根据运算结果确定结果中的符号

19.原码乘法时，符号位单独处理乘积的方式是（）

A.两个操作数的符号相“与”B.两个操作数的符号相“或”C.两个操作数的符号相“异或”D.两个操作数中绝对值较大数的符号

20.下列关于移位运算的说法中，正确的是（）

1.补码算术左移时，高位移出，低位补0，若左移前后的符号位不同，则发生溢出I1.无符号数逻辑左移时，若最高位移出的是1，则发生溢出I1.逻辑左移和算术左移的结果都一样，都是移出最高位，并在低位补0

A.I、ⅢIB.仅ⅡIC.只有IIID.I、I、Ⅲ

21.某计算机字长为8位，CPU中有一个8位加法器。已知无符号数 $x\!=\!69$  $y\!=\!38$ ，若在该加法器中计算 $x-y$ ，则加法器的两个输入端信息和输入的低位进位信息分别为（）。

A.01000101.00100110、0B.01000101、11011001、1C.01000101、11011010、0D.01000101、11011010、1

22.某计算机中有一个8位加法器，有符号整数 $x$ 和y的机器数用补码表示， $[x]_{*}\!=\!\mathrm{F}5\mathrm{H}$  $[y]_{\##}\!=\!7\mathrm{EH}$ ，若在该加法器中计算 $x-y$ ，则加法器的低位进位输入信息和运算后的溢出标志OF分别是（）。

A.11B.1、0C. 0、1D.0.0

23.某8位计算机中， $x$ 和 $y$ 是两个有符号整数，用补码表示， $[x]_{^{\##}}\,{=}\,44\mathrm{H},\;\;[y]_{^{\##}}\,{=}\,\mathrm{DCH}$ ，则 $x/2+2y$ 的机器数及相应的溢出标志OF分别是（）。

A.CAH、0B.CAH、1C.DAH、0D.DAH、1

24.某8位计算机中， $x$ 和 $y$ 是两个有符号整数，用补码表示， $[x]_{\mathrm{##}}\,{=}\,44\mathrm{H}$  $[y]_{*}\!=\!\mathrm{DCH}$ ，则 $x^{-}2y$ 的机器数及相应的溢出标志OF分别是（）。

A.8CH、1B.8CH、0C.68H、1D.68H、0

25.【2009统考真题】一个C语言程序在一台32位机器上运行。程序中定义了三个变量 $\mathrm{{x,y,}}$ Z，其中x和z为int型，y为short型。当 $\mathrm{x}=127,\mathrm{y}=-9$ 时，执行赋值语句 ${\bf z}={\bf x}+{\bf y}$ 后， $\mathbf{\boldsymbol{x}},\mathbf{\boldsymbol{y}},\mathbf{\boldsymbol{z}}$ 的值分别是（）。

A.  $\mathrm{x}=0000007\mathrm{FH}$  ，  $\mathbf{y}=$  FFF9H,  $\mathrm{z}=00000076\mathrm{H}$  B.  $\mathrm{x}=0000007\mathrm{FH}$   $\mathbf{y}=\mathrm{FF9H}$   $\mathbf{Z}=$  FFFF0076H C.  $\mathrm{x}=0000007\mathrm{FH}$   $\mathrm{y}=\mathrm{FF}7\mathrm{H}$   $\mathbf{Z}=$  FFFF0076H D. $\mathrm{\DeltaX=0000007FH}$ ， $\mathrm{y}=\mathrm{FF7H}$  $\mathrm{\DeltaZ=00000076H}$
26.【2010统考真题】假定有四个整数用8位补码分别表示： $r_{1}=\mathrm{FEM},\;\;r_{2}=\mathrm{F2H},\;\;r_{3}=90\mathrm{H},$  $r_{4}=\mathrm{F}8\mathrm{H}$ ，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。

A.  $r_{1}\!\times\!r_{2}$  B.  $r_{2}\!\times\!r_{3}$  C.   $r_{1}\!\times\!r_{4}$  D.  $r_{2}\!\times\!r_{4}$

27.【2013统考真题】某字长为8位的计算机中，已知整型变量 $x,\,y$ 的机器数分别为[x=11110100， $[y]_{*}=1\ 0110000$ 。若整型变量 $z=2x+y/2$ ，则 $z$ 的机器数为（）。

A.11000000B.00100100C.10101010D.溢出

28.【2014统考真题】若 $x=103,\ y=-25,$ ，则下列表达式采用8位定点补码运算实现时，会发生溢出的是（）。

A.  $x+y$  B.  $-x+y$  C.  $x-y$  D.  $-x-y$

29.【2018统考真题】假定有符号整数采用补码表示，若int型变量  $_\mathrm{x}$  和y的机器数分别是 FFFFFFDFH和 $0000\,0041\mathrm{H}$ ，龙则 $_\mathrm{x}$ 、y的值及 $_\mathrm{x-y}$ 的机器数分别是（）。

A. $\mathbf{x}=-65,\mathbf{y}=41$  $\mathrm{x-y}$ 的机器数溢出B.  $\mathrm{x}=-33,\mathrm{y}=65,\mathrm{x}-\mathrm{y}$  FFFFFF 9 DH C.  $\mathbf{X}=-33$   $\upy=65$  X-y FFFFFF 9 EH D.  $\mathrm{x}=-65,\mathrm{y}=41,\mathrm{x}-\mathrm{y}$  的机器数为FFFFFF96H

30.【2018统考真题】整数  $_\mathrm{x}$  的机器数为11011000，分别对  $_\mathrm{x}$  进行逻辑右移  $^{1}$  位和算术右移 1位操作，得到的机器数各是（）

A.11101100、11101100B.01101100、11101100C.11101100、01101100 D.01101100、01101100

31.【2018统考真题】减法指令“subR1,R2,R3”的功能为“(R1) $^{-}\,(\mathbb{R}2)\rightarrow$ R3”，该指令执行后将生成进位/借位标志CF和溢出标志OF。若(R1) $=$ FFFFFFFFH, $(\mathbb{R}2)=$ FFFFFFFOH，则该减法指令执行后，CF与OF分别为（）。

$$
\mathrm{CF}=0,\,\mathrm{OF}=0\quad\mathrm{B}.\quad\mathrm{CF}=1,\,\mathrm{OF}=0\quad\mathrm{~C}.\quad\mathrm{CF}=0,\,\mathrm{OF}=1\quad\mathrm{~D}.\quad\mathrm{CF}=1,\,\mathrm{OF}=1

$$

32.【2023统考真题】已知 $\mathrm{x,y}$ 为int类型，当 $\mathbf{x}=100$  $\mathbf{y}=200$ 时，执行“ $_\mathrm{x}$ 减y”指令得到的溢出标志OF和借位标志CF分别为0，1，那么当 $\mathbf{x}=10$  $\mathbf{y}=-20$ 时，执行该指令得到的OF和CF分别为（）。

$$
=0,\mathrm{CF}=0\quad\mathrm{B}.\quad\mathrm{OF}=0,\mathrm{CF}=1\quad\mathrm{~C}.\quad\mathrm{OF}=1,\mathrm{CF}=0\quad\mathrm{~D}.\quad\mathrm{OF}=1,\mathrm{CF}=1

$$

A.

## 二、综合应用题

01.已知  $A=-1001$  、  $B\,{=}\,{-}0101$  ，求  $[A+B]_{*}\not\approx[A-B]_{\##*}$

02.已知32位寄存器R1中存放的变量 $x$ 的机器码为 $8000\ \mathrm{0004H}$ ，unsigned in t

采用逻辑移位操作，int型的乘除法采用算术移位操作，请问：1）当 $x$ unsigned in t， $x$ 的真值是多少？ $x/2$ 存放在R1中的机器码是什么？ $x/2$ 的真值是多少？ $_{2x}$ 存放在R1中的机器码是什么？ $_{2x}$ 的真值是多少？2）当 $x$ 是int型时， $x$ 的真值是多少 $\textsuperscript{?}x/2$ 存放在R1中的机器码是什么？ $x/2$ 的真值是多少 $?\ 2x$ 存放在RI中的机器码是什么 $?\ 2x$ 的真值是多少？

03.假设有两个整数 $x\!=\!-68$  $\scriptstyle{y=-80}$ ，采用补码形式（含1位符号位）表示， $x$ 和 $y$ 分别存放在寄存器A和B中。另外，还有两个寄存器C和D。A、B、C、D都是8位的寄存器。请回答下列问题（要求最终用十六进制表示二进制序列）：1）寄存器A和B中的内容分别是什么？
2) $x$ 和 $y$ 相加后的结果存放在寄存器C中，则寄存器C中的内容是什么？此时，溢出标志OF、符号标志SF各是什么？3） $x$ 和y相减后的结果存放在寄存器D中，寄存器D中的内容是什么？此时，溢出标志OF、符号标志SF各是什么？

04.【2011统考真题】假定在一个8位字长的计算机中运行如下C程序段：

unsigned int  $_\mathrm{z=134}$  unsigned int  $\mathtt{y=}246$  int  $\scriptstyle{\mathbb{m}}=\times$  int  $\tt n{=y}$  unsigned int  $\scriptstyle{z1=x-y}$  unsigned int  $_{z2=x+y}$  int  $_{k1=1-\mathrm{n}}$  int  $\scriptstyle\mathrm{k}2=\mathtt{m}+\mathtt{n}$

若编译器编译时将8个8位寄存器R1\~R8分别分配给变量x,y,m,n,z1,z2,k1和k2。请回答下列问题（提示：有符号整数用补码表示）。

1）执行上述程序段后，寄存器R1、R5和R6的内容分别是什么（用十六进制表示）？2）执行上述程序段后，变量 $\mathrm{m}$ 和k1的值分别是多少（用十进制表示）？3）上述程序段涉及有符号整数加减、无符号整数加减运算，这四种运算能否利用同一个加法器辅助电路实现？简述理由。4）计算机内部如何判断有符号整数加减运算的结果是否发生溢出？上述程序段中，哪些有符号整数运算语句的执行结果会发生溢出？

05.【2020统考真题】有实现 $_{x\times y}$ 的两个C语言函数如下：

intimul（intx,int y）{return x\*y;} 假定某计算机M中的ALU只能进行加减运算和逻辑运算。请回答下列问题。1）若M的指令系统中没有乘法指令，但有加法、减法和位移等指令，则在M上也能实现上述两个函数中的乘法运算，为什么？2）若M的指令系统中有乘法指令，则基于ALU、位移器、寄存器及相应控制逻辑实现乘法指令时，控制逻辑的作用是什么？3)针对以下三种情况：a）没有乘法指令；b）有使用ALU和位移器实现的乘法指令：c）有使用阵列乘法器实现的乘法指令，函数umul(在哪种情况下执行的时间最长？在哪种情况下执行的时间最短？说明理由。4） $n$ 位整数乘法指令可保存 $2n$ 位乘积，当只取低 $n$ 位作为乘积时，其结果可能会发生溢出。当 $n=32,x=2^{31}\!-1,y=2$ 时，有符号整数乘法指令和无符号整数乘法指令得到的 $_{x\times y}$ 的 $2n$ 位乘积分别是什么（用十六进制表示）？此时函数umul(和imul()的返回结果是否溢出？对于无符号整数乘法运算，当仅取乘积的低 $n$ 位作为乘法结果时，如何用 $2n$ 位乘积进行溢出判断？

# 2.3.5 本节习题精选

## 一、单项选择题

01.在C语言的不同类型的数据混合运算中，要先转换成同一类型后进行运算。设一表达式
中包含有int型、long型、char型和double型的变量与数据，则表达式最后的运算结果是（），这4种类型数据的转换规律是（）。

A. long,int→char→double→long B.long，char→int→long→double C.double,char→int→long→double D. double, char→int→double→long

02.长度相同但格式不同的两种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为（）

A.两者可表示的数的范围和精度相同B.前者可表示的数的范围大但精度低C.后者可表示的数的范围大且精度高D.前者可表示的数的范围大且精度高

03．长度相同、格式相同的两种浮点数，假设前者基数大，后者基数小，其他规定均相同，则它们可表示的数的范围和精度为（）。

A.两者可表示的数的范围和精度相同B.前者可表示的数的范围大但精度低C.后者可表示的数的范围大且精度高D.前者可表示的数的范围大且精度高

04.下列说法中正确的是（）

A.采用变形补码进行加减法运算可以避免溢出B.只有定点数运算才可能溢出，浮点数运算不会产生溢出C.定点数和浮点数运算都可能产生溢出D.两个正数相加时一定产生溢出

05.在规格化浮点运算中，若某浮点数为 $2^{5}{\times}1.10101$ ，其中尾数为补码表示，则该数（）。

A.不需规格化 B.需右移规格化 C.需将尾数左移一位规格化D.需将尾数左移两位规格化

06.某浮点机，采用规格化浮点数表示，阶码用移码表示（最高位代表符号位），尾数用原码表示。下列（）的表示不是规格化浮点数。

A 11111111,1.1000...00 B.0011111,1.0111...01 C.1000001,0.1111...01 D.0111111,0.1000...10

07.下列关于对阶操作说法正确的是（）

A.在浮点加减运算的对阶操作中，若阶码减小，则尾数左移 B.在浮点加减运算的对阶操作中，若阶码增大，则尾数右移；若阶码减小，则尾数左移 C.在浮点加减运算的对阶操作中，若阶码增大，则尾数右移 D.以上都不对

08.浮点数的IEEE754标准对尾数编码采用的是（））A.原码B.反码C.补码D.移码

09.在1EEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它所能表示的最小规格化负数为（）。

A.  $^{-}(2-2^{52}){\times}2^{-1023}$  B.  $^{-(2-2^{-52})\times2^{+1023}}$  C.  $-1\!\times\!2^{-1024}$  D.  $-(1-2^{-52}){\times}2^{+2047}$

10.按照IEEE754标准规定的32位单精度浮点数 $41\mathrm{A}4\mathrm{C}000\mathrm{H}$ 对应的十进制数是（）。A.4.59375 B.-20.59375 C.-4.59375 D.20.59375

11.在浮点数编码表示中，（）在机器数中不出现，是隐含的。A.阶码B.符号C.尾数D.基数

12.若某单精度浮点数、某原码、某补码、某移码的32位机器数均为  $\mathrm{0xF0000000}$  ，则这些 数从大到小的顺序是（）。A.浮原补移 B.浮移补原 C.移原补浮 D.移补原浮
13.采用规格化的浮点数最主要是为了（）

A.增加数据的表示范围B.方便浮点运算C.防止运算时数据溢出D.增加数据的表示精度

14.下列说法中，正确的是（）

I.在计算机中，表示的数有时会发生溢出，根本原因是计算机的字长有限I1.一个正数的补码和这个数的原码表示一样，而正数的反码是原码各位取反III.设有两个正的规格化浮点数  $N_{1}\,{=}\,2^{m}{\times}M_{1}$  和  $N_{2}\!=\!2^{n}{\times}M_{2}$  ，若  $m\!>\!n$  ，则有  $N_{1}\!>\!N_{2}$

A.IB.IIIC.I、II、IID.I、III

15.在浮点运算中，下溢指的是（）

A.运算结果的绝对值小于机器所能表示的最小绝对值B.运算的结果小于机器所能表示的最小负数C.运算的结果小于机器所能表示的最小正数D.运算结果的最低有效位产生的错误

16.判断浮点数运算是否溢出，取决于（）

A.尾数是否上溢B.尾数是否下溢C.阶码是否上溢D.阶码是否下溢

17.假定采用IEEE754标准中的单精度浮点数格式表示一个数为45100000H，则该数的值是()。

A.  $(+1.125)_{10}{\times}2^{10}$  B.  $(+1.125)_{10}{\times}2^{11}$  C.  $(+0.125)_{10}{\times}2^{11}$  D.  $(+0.125)_{10}{\times}2^{10}$

18.已知float型采用IEEE754单精度浮点格式，若x、y为float型变量，且  $\mathrm{x}=-126,\mathrm{y}=15.75$  则执行语句 $\mathbf{\Delta}_{\mathbf{Z}}=\mathbf{X}+\mathbf{y}$ 时，在浮点运算单元中进行对阶操作后的结果是（）。

A.x不变，y为010000101，0.001111110..0 B.x不变，y为010000110.0.001111110...0 C.y不变，x为110000101,0.001111110...0 D.y不变，x为110000110.0.001111110..0

19.在IEEE754标准浮点格式中，非规格化浮点数表示为（）

A.阶码为0，尾数为任意非0的二进制数B.阶码为255，尾数全为0 C.阶码为255，尾数为任意非0的二进制数D.阶码为0，尾数全为0

20.在规格化的浮点数中，将阶码部分的 $n$ 位移码表示改为 $n$ 位补码表示，其他不变，则浮点数的表示范围（）。

A.增大 B.减小 C.不变 D.都不对

21.设浮点数共12位。其中阶码含1位阶符共4位，以2为底，补码表示；尾数含1位符号共8位，补码表示，规格化。则该浮点数所能表示的最大正数是（）。

A.  $2^{7}$  B.  $2^{8}$  C.  $2^{8}\mathrm{-}1$  D.  $2^{7}\mathrm{-}1$

22.计算机在进行浮点数的加减运算之前先进行对阶操作，若 $x$ 的阶码大于 $y$ 的阶码，则应将（）。

A. $x$ 的阶码缩小至与 $y$ 的阶码相同，且使 $x$ 的尾数部分进行算术左移B. $x$ 的阶码缩小至与 $y$ 的阶码相同，且使 $x$ 的尾数部分进行算术右移C. $y$ 的阶码扩大至与 $x$ 的阶码相同，且使y的尾数部分进行算术左移D. $y$ 的阶码扩大至与 $x$ 的阶码相同，且使 $y$ 的尾数部分进行算术右移
23.若浮点数的尾数用补码表示，则下列（）中的尾数是规格化数形式。

A.1.11000 B.0.01110 C.0.01010 D.1.00010

24.设浮点数的基数为4，尾数用原码表示，则以下（）是规格化的数。

A.1.001101 B.0.001101 C.1.011011 D.0.000010

25.下列关于舍入的说法，正确的是（）

1.不仅仅只有浮点数需要舍入，定点数在运算时也可能要舍入II.在浮点数舍入中，只有左规格化时可能要舍入IIIL.在浮点数舍入中，只有右规格化时可能要舍入IV.在浮点数舍入中，左、右规格化均可能要舍入V.舍入不一定产生误差

A.I、III、VB.I、II、VC.VD.I、IV

26.计算机中的信息按边界对齐方式存储的含义是（）。

A.信息的字节长度必须是整数B.信息单元的字节长度必须是整数C.信息单元的存储地址必须是整数D.信息单元的存储地址是其字节长度的整数倍

27.假设已定义三个int型变量x、y和z，  ${\mathrm{sizeofint}})\,{=}\,4$  double IEEE 754 点数格式，变量dx、dy和dz的声明和初始化如下：

double dx $=$ (double）x;double dy  $=$  (double)y; doubledz $=$ (double）z;则下列关系表达式中永远为真的是（）

1. $\mathrm{dx}+\mathrm{dy}=\mathrm{(double)}\;\mathrm{(x+y)}$  I1.  $\mathtt{d x\times d x}>=0$  IⅢ.  $\mathrm{{d}x/d x=d y/d y}$  IV.!  $(\mathrm{dx}+\mathrm{dy})+\mathrm{dx}=\mathrm{dx}+(\mathrm{dy}+\mathrm{dx})$

A.I和ⅡI B.II和II C.和IV D.II和IV

28.在按字节编址的计算机中，采用小端方式存储数据，某静态二维数组b的声明如下：static short  $\mathfrak{b}\left[2\right]\left[4\right]~=~\{\,\{\,2\,,9\,,-1\,,5\}\,,\,\{\,3\,,1\,,-6\,,2\}\,\}$  若b的首地址为 $0\mathrm{x}8049820$ ，采用按行优先存储，地址0x804982c中的内容是（）

A.FAH B.FFH C.00H D.05H

29.在按字节编址的计算机中，数据在存储器中以小端方式存放。假定imt型变量i的地址为08000000H，i的机器数为01234567H，地址08000000H单元的内容是（）。

A.01H B.23H C.45H D.67H

30.在按字节编址的32位计算机中，按边界对齐方式为以下结构型变量x分配存储空间：struct cont in foi charid; unsigned post; charphone; }X;

若x的首地址为0x8049820，则成员变量phone的起始地址为（）。A.0x8049828 B.0x8049826 C.0x8049825 D.0x8049822
31.在按字节编址、采用大端方式的16位计算机中，执行完下列C语言程序片段后，m的低字节地址的内容为（）

int  $\texttt{n}=$  0xA1B6; unsigned int  $\mathrm{~m~}=\mathrm{~n~}$   $\texttt{m}=\texttt{m}>>1$

A.50H B.AIH C.B6H D.DBH

32.假定变量i、f的数据类型分别是int、float。已知 $\mathrm{i}=12345$  $\mathrm{f}=1.2345{\times}2^{3}$ ，则在一个32位机器中执行下列表达式时，结果为“假”的是（）。

A.  $\mathrm{i}=$  (int)(double)i B.  $\mathrm{f}\!=$  (float)(double)f C.  $\mathrm{i}=$  (int)(float)i D.  $\mathrm{f}\!=$  (float)（int)f

33.有以下C语言代码段：

int  $\scriptstyle{\mathrm{m}}=13$  float  $\mathsf{a}\!=\!\mathrm{1}\,2\,,\mathsf{6}\,,\mathrm{x}$   $\scriptstyle{\mathrm{x}=\mathrm{m}/2+\mathrm{a}/2}$  printf（"gf\n",x）;

执行上述代码后，输出的 $_\mathrm{x}$ 值为（）

A.12.000000 B.12.300000 C.12.800000 D.12

34.【2009统考真题】浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7（均含2位符号位）。若有两个数 $\!X\!=\!2^{7}\!\times\!29/32$ 和 $Y\!=\!2^{5}\!\times\!5/8$ 则用浮点加法计算 $X+Y$ 的最终结果是()。

A.001111100010B.001110100010C.010000010001D.发生溢出

35.【2010统考真题】假定变量i、f和d的数据类型分别为int、float和double（int型用补码表示，float型和double型分别用IEEE754单精度和双精度浮点数格式表示），已知 $\mathrm{i}=$ 785、 $\mathrm{f}=1.5678\mathrm{E}3$  $\mathrm{d}=1.5\mathrm{E}100$ ，若在32位机器中执行下列关系表达式，则结果为“真”的是()。

$\mathrm{i\,{=}\,(i n t)(f l o a t)i}$  Ⅱ.  $\mathrm{f}\!=$  （float)(int)fm.  $\mathrm{f}\!=\!\!($  float)(double)fV.  $\mathrm{(d+f)-d=f}$

A.仅I和ⅡI B.仅I和IⅢI C.仅II和IⅢI D.仅ⅢI和IV

36.【2011统考真题】float型数据通常用IEEE754单精度格式表示。若编译器将float型变量X分配在一个32位浮点寄存器FR1中，且 $\mathbf{x}=-8.25$ ，则FR1的内容是（）

A.C1040000H B.C2420000H C.C1840000H D.C1C20000H

37.【2012统考真题】float型（即TEEE754单精度浮点数格式）能表示的最大正整数是（））

A  $2^{126}-2^{103}$  B.  $2^{127}\!-2^{104}$  C.  $2^{127}\!-2^{103}$  D.  $2^{128}\mathrm{-}\,2^{104}$

38.【2012统考真题】某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int型和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：

struct{ int a; char b; short C; }record; record.  $a\ =\ 273$

若record变量的首地址为 $\mathrm{0xC008}$ ，地址 $\mathrm{0xCO08}$ 中的内容及record.c的地址分别为（）。A.0x00,  $\mathrm{0xC00D}$  B.0x00,0xC00E C.0x11,0xC00D D.0x11,0xC00E
39.【2013统考真题】某数采用1EEE754单精度浮点数格式表示为 $\mathrm{C640~\,0000H}$ ，则该数的值是（）。

A.  $-1.5{\times}2^{13}$  B.  $-1.5{\times}2^{12}$  C.  $-0.5{\times}2^{13}$  D.  $-0.5{\times}2^{12}$

40.【2014统考真题】float型数据常用IEEE754单精度浮点格式表示。假设两个float型变量x和y分别存放在32位寄存器fl1和f2中，若 $\mathrm{\ddot{f}(f l)=C C90\ 0000H}$  $(\mathrm{f}2)=\mathrm{B0C0\,0000H}$ 则x和V之间的关系为（）。

A. $\mathrm{x}<\mathrm{y}$ 且符号相同B. $\mathbf x<\mathbf y$ 且符号不同C. $\mathbf{x}>\mathbf{y}$ 且符号相同D. $\mathbf{\Delta}\mathbf{x}>\mathbf{y}$ 且符号不同

41.【2015统考真题】下列有关浮点数加减运算的叙述中，正确的是（）

1.对阶操作不会引起阶码上溢或下溢 II.右规和尾数舍入都可能引起阶码上溢 I11.左规时可能引起阶码下溢IV.尾数溢出时结果不一定溢出

A.仅II、IⅢIB.仅I、ⅡI、IVC.仅I、III、IVD.I、ⅡI、II、IV

42.【2016统考真题】某计算机字长为32位，按字节编址，采用小端方式存放数据。假定有一个double型变量，其机器数表示为1122334455667788H，存放在以 $0000\ 8040\mathrm{H}$ 开始的连续存储单元中，则存储单元 $0000\ 8046\mathrm{H}$ 中存放的是（）。

A.22H B.33H C.77H D.66H

43.【2018统考真题】IEEE754单精度浮点格式表示的数中，最小的规格化正数是（）。A.  $1.0{\times}2^{-126}$  B.  $1.0{\times}2^{-127}$  C.  $1.0{\times}2^{-128}$  D.  $1.0{\times}2^{-149}$

44.【2018统考真题】某32位计算机按字节编址，采用小端方式。若语句“int $\mathrm{i}=0$ ”对应指令的机器代码为 $"\mathrm{C}7\,45\;\mathrm{FC}\,00\,00\,00\,00"$ ，则语句 $\mathrm{{`inti=-64}}$ ”对应指令的机器代码是()。

A.C 745 FCC 0 FFFFFF B.C 745 FC 0 C FFFFFF C.C 745 FC FFFFFF C 0 D.C 745 FC FFFFFF 0 C

45.【2020统考真题】在按字节编址、采用小端方式的32位计算机中，按边界对齐方式为以下C语言结构型变量a分配存储空间：

struct record{ short x1; int  $\times2$  a;

若a的首地址为2020FE00H，a的成员变量 $_{\mathrm{x}2}$ 的机器数为 $1234\;0000\mathrm{H}$ ，则其中34H所在存储单元的地址是（）

A.2020FE03H B.2020FE04H C.2020FE05H D.2020FE06H

46.【2020统考真题】已知有符号整数用补码表示，float型数据用IEEE754标准表示，假定变量 $x$ 的类型只可能是int或float，当 $x$ 的机器数为 $\mathrm{C800\,0000H}$ 时， $x$ 的值可能是（）

A.  $-7{\times}2^{27}$  B.  $-2^{16}$  C.  $2^{17}$  D.  $25\!\times\!2^{27}$  47.【2021统考真题】下列数值中，不能用1EEE754浮点格式精确表示的是（）。A.1.2B.1.25C.2.0D.2.5

48.【2022统考真题】-0.4375的1EEE754单精度浮点数表示为（）A.BEE0 0000H B.BF600000H C.BF700000H D.C0E00000H

49.【2023统考真题】若short型变量 $\mathbf{X}=-8190$ ，则 $\mathbf{X}$ 的机器数是（）A.E002H B.E001H C.9FFFH D.9FFEH
50.【2023统考真题】已知float型变量用IEEE754单精度浮点数格式表示。若float型变量X的机器数为 $8020\,0000\mathrm{H}$ ，则 $_\mathrm{x}$ 的值是（）。

A. $-2^{-128}$ B. $-1.01\!\times\!2^{-127}$ C. $-1.01\!\times\!2^{-126}$ D.非数（NaN）

## 二、综合应用题

01.现有一计算机字长32位 $(\mathrm{~D~}_{31}\sim\mathrm{D}_{0}$ ），符号位是第31位。对于二进制 $1000\ 1111\ 1110\ 1111\ 1100\ 0000\ 0000\ 00000$ 1）表示一个补码整数，其十进制值是多少？2）表示一个无符号整数，其十进制值是多少？3）表示一个IEEE754标准的单精度浮点数，其值是多少？

02.假定变量i是一个32位的int型整数，f和d分别为float型（32位）和double型（64位）实数。分析下列各布尔表达式，说明结果是否在任何情况下都是“trule”

1) $\mathrm{i}=$  (int) ((double)i) 2)  $\mathrm{f}\!=$  (float) ((int) f) 3)  $\mathrm{f}\!=$  (float)((double)f) 4) ${\mathsf{d}}=$ (double)((float)d）

03.已知两个实数 $\mathrm{x}=-68,\ \mathrm{y}=-8.25$ ，它们在C语言中定义为float型变量，分别存放在寄存器A和B中。另外，还有两个寄存器C和D。A、B、C、D都是32位的寄存器。请问（要求用十六进制表示二进制序列）：

1）寄存器A和B中的内容分别是什么？2）x和y相加后的结果存放在C寄存器中，寄存器C中的内容是什么？3）x和y相减后的结果存放在D寄存器中，寄存器D中的内容是什么？

04.对下列每个IEEE754单精度数值，解释它们所表示的是哪种数字类型（规格化数、非规格化数、无穷大、0）。当它们表示某个具体数值时，请给出该数值。

1）0000 0000 0000 0000 0000 0000 0000 0000 2)0100 0010 0100 0000 0000 0000 0000 0000 3）1000 0000 0100 0000 0000 0000 0000 0000 4）1111 1111 1000 0000 0000 0000 0000 0000

05.【2017统考真题】已知 $f(n)=\sum_{i=0}^{n}2^{i}=2^{n+1}-1=\overbrace{11\cdots1\mathrm{B}}^{n+1\mathrm{B}}$ ，计算 $f(n)$ 的C语言函数fl如下：

int fl（unsigned n)（ int sum  $_{;=1}$  ,power  $_{:=1}$  for(unsigned  $\scriptstyle{\dot{\mathbf{1}}}\,=\,0$   $\scriptstyle{\mathrm{i}}<=\mathrm{n}-1$   $\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$  power  $\star_{=~2}$  sum  $+=$  power; return sum;

将f1中的int都改为float，可得到计算f（n）的另一个函数f2。假设unsigned型和int型数据都占32位，float型数据采用IEEE754单精度标准。请回答下列问题：1）当 $\mathrm{n}=0$ 时，fl会出现死循环，为什么？若将fl中的变量i和n都定义为int型，则f1是否还会出现死循环？为什么？
2）f1(23)和f2(23)的返回值是否相等？机器数各是什么（用十六进制表示）？3）f1(24)和f2(24)的返回值分别为33554431和33554432.0，为什么不相等？4) $\mathrm{f}(31)=2^{32}-1$ ，而fl(31)的返回值却为-1，为什么？若使fl(n)的返回值与f(n)相等，则最大的n是多少？5）f2（127)的机器数为 $7\mathrm{F}80\ 0000\mathrm{H}$ ，对应的值是什么？若使f2(n)的结果不溢出，则最大的n是多少？若使f2(n)的结果精确（无舍入），则最大的n是多少？

# 3.1.4 本节习题精选

单项选择题

01.磁盘属于（）类型的存储器。

A.随机存储器（RAM）B.只读存储器（ROM）C.顺序存取存储器（SAM）D.直接存取存储器（DAM）

02.存储器的存取周期是指（）

A.存储器的读出时间B.存储器的写入时间C.存储器进行连续读或写操作所允许的最短时间间隔D.存储器进行一次读或写操作所需的平均时间

03.设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是()。

A.  $2^{24}$  B.223 C.  $2^{22}$  D.221

04.相联存储器是按（）进行寻址的存储器。

A.地址指定方式B.堆栈存储方式C.内容指定方式和堆栈存储方式相结合D.内容指定方式和地址指定方式相结合

05.在下列几种存储器中，CPU不能直接访问的是（）A.硬盘B.内存C.CacheD.寄存器06.若某存储器存储周期为 $250\mathrm{ns}$ ，每次读出16位，该存储器的数据传输速率是（）A.  $4{\times}10^{6}\mathrm{B}/\mathrm{s}$  B.16MB/s C.  $8{\times}10^{6}\mathrm{B}/\mathrm{s}$  D.  $8{\times}2^{20}\mathrm{B}/\mathrm{s}$  07.设机器字长为64位，存储容量为128MB，若按字编址，它可寻址的单元个数是（）。A.16MB B.16M C.32M D.32MB 08.计算机的存储器采用分级方式是为了（）

A.方便编程B.解决容量、速度、价格三者之间的矛盾C.保存大量数据方便 D.操作方便

09.计算机的存储系统是指（）

A.RAM B.ROM C.主存储器D.寄存器、Cache、主存储器和外存储器
10.在多级存储体系中，“Cache-主存”结构的作用是解决（）的问题。

A.主存容量不足B.主存与辅存速度不匹配C.辅存与CPU速度不匹配D.主存与CPU速度不匹配

11.存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（）

A.寄存器-主存-Cache-辅存 B.寄存器-主存-辅存-Cache C.寄存器-Cache-辅存-主存 D.寄存器-Cache-主存-辅存

12.在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是 $1000\mathrm{ns}$ ，设Cache和主存同时访问，若希望有效（平均）存取时间不超过Cache存取时间的 $115\%$ ，则Cache的命中率至少应为（）。

A.  $90\%$  B.  $98\%$  C.  $95\%$  D.  $99\%$

13.下列关于多级存储系统的说法中，正确的有（）

I.多级存储系统是为了降低存储成本IIL.虚拟存储器中主存和辅存之间的数据调动对任何程序员是透明的III.CPU只能与Cache直接交换信息，CPU与主存交换信息也需要经过Cache

A.仅IB.仅I和IIC.I、II和ⅢID.仅ⅡI14.【2011统考真题】下列各类存储器中，不采用随机存取方式的是（）A.EPROM B.CD-ROM C.DRAM D.SRAM

# 3.2.5本节习题精选

## 一、单项选择题

01.某一SRAM芯片，容量为 $1024\!\times\!8$ 位，该芯片的地址引脚和数据引脚总数至少是（）。

A.8 B.10 C.18 D.13

02.某存储器容量为 $32K{\times}16$ 位，则（）

A.地址线为16根，数据线为32根B.地址线为32根，数据线为16根C.地址线为15根，数据线为16根D.地址线为15根，数据线为32根

03.DRAM的刷新是以（）为单位的。

A.存储单元B.行C.列D.存储字

04.DRAM采用下列哪种刷新方式时，不存在死时间（）

A.集中刷新 B.分散刷新 C.异步刷新 D.都不对

05.下面是有关DRAM和SRAM存储器芯片的叙述：

I.DRAM芯片的集成度比SRAM芯片的高IL.DRAM芯片的成本比SRAM芯片的高III.DRAM SRAMIV.DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新通常情况下，错误的是（）。

A.I和II B.ⅡI和IⅢI C.IⅢI和IV D.I和IV 06.下列关于随机存储器的说法中，正确的是（）

A.半导体RAM信息可读可写，且断电后仍能保持记忆 B.DRAM是易失性RAM，而SRAM中的存储信息是不易失的C.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的D.半导体RAM是非易失性RAM

07.下列关于存储器的说法中，不正确的是（）

A.随机存储器和只读存储器不可以统一编址B.在访问随机存储器时，访问时间与存储单元的物理位置无关C.随机存储器RAM芯片可随机存取信息，掉电后信息会丢失D.只读存储器ROM芯片可随机存取信息，掉电后信息不会丢失

08.关于半导体存储器的组织，下列选项中（）是不正确的。

A.在同一个存储器中，每个存储单元的宽度可以不同B.所谓“编址”，是指给每个存储单元一个编号C.存储器的核心部分是存储阵列，由若干存储单元构成D.每个存储单元由若干存储元件构成，每个存储元件存储一个比特位

09.关于SRAM和DRAM，下列叙述中正确的是（）。A.通常SRAM依靠电容暂存电荷来存储信息，电容上有电荷为1，无电荷为 $0$
B.DRAM依靠双稳态电路的两个稳定状态来分别存储0和1C.SRAM速度较慢，但集成度稍高；DRAM速度稍快，但集成度低D.SRAM速度较快，但集成度稍低；DRAM速度稍慢，但集成度高

10.某一DRAM芯片，采用地址复用技术，容量为 $1024{\times}8$ 位，该芯片的地址引脚和数据引脚总数至少是（）。

A.18 B.13 C.8 D.17

11.下列几种存储器中，（）是易失性存储器。

A.Cache B.EPROM C.Flash存储器 D.CD-ROM

12.U盘属于（）类型的存储器。

A.高速缓存B.主存C.只读存储器D.随机存储器

13.某计算机系统，其操作系统保存于硬盘上，其内存储器应该采用（）。

A.RAM B.ROM C.RAM和ROMD.均不完善

14.下列说法正确的是（）

A.EPROIM是可改写的，因此可以作为随机存储器B.EPROM是可改写的，但不能作为随机存储器C.EPROM是不可改写的，因此不能作为随机存储器D.EPROM只能改写一次，因此不能作为随机存储器

15.下列（）是动态半导体存储器的特点

I.在工作中存储器内容会产生变化II.每隔一定时间，需要根据原存内容重新写入一遍III.一次完整的刷新过程需要占用两个存储周期IV.一次完整的刷新过程只需要占用一个存储周期

A.I、IⅢIB.I、IIIC.II.IVD.只有III

16.采用 $64\mathrm{K}\!\times\!1$ 位的DRAM芯片构成 $256K\times8$ 位的存储器，若采用异步刷新方式，每单元刷新间隔不超过 $2\mathrm{ms}$ ，则生成的刷新信号的间隔时间是（）；若采用集中刷新方式，则存储器刷新一遍最少用（）个读/写周期

A.  $7.8\mu\mathrm{s},256$  B.  $1.9\mu\mathrm{s},256$  C.  $7.8\mu\mathrm{s},$  128 D.1.9us,256

17.DRAM具有破坏性读出的特性，需要定时刷新，下列说法中不正确的是（）

A.刷新是以行为单位的B.刷新是为了给DRAM存储单元中的存储电容重新充电C.刷新是通过对存储单元进行“读但不输出数据”，即“假读”的操作来实现的D.DRAM内部设有专门的刷新电路，不会影响到CPU的正常访存

18.下列关于DRAM和SDRAM的说法中，不正确的是（）。

A.传统DRAM芯片与CPU采用异步方式交换数据B.SDRAM芯片与CPU采用同步方式交换数据C.DRAM需要定期刷新，而SDRAM不需要定期刷新D.SDRAM的行缓冲器通常用SRAM实现

19.每推出新一代DRAM芯片，地址线至少增1根，则容量至少提高到原来的（）倍。A.2B.4C.8D.16

20.若一个内存条中有16个DRAM芯片，每个芯片中有4个位平面，每个位平面的存储阵列为4096行 $\times4096$ 列，则内存条的总容量为（）MB。A.64 B.128 C.256 D.512
21.已知单个存储体的存储周期为110ns，总线传输周期为  $10\mathrm{ns}$  ，采用低位交叉编址的多模 块存储器时，存储体数应（）。

A.小于11B.等于11C.大于11D.大于或等于11

22.一个四体并行低位交叉存储器，每个模块的容量是 $64\mathrm{K}\!\times\!32$ 位，存取周期为 $200\mathrm{ns}$ ，总线周期为50ns，在下述说法中，（）是正确的。

A.在 $200\mathrm{ns}$ 内，存储器能向CPU提供256位二进制信息B.在 $200\mathrm{ns}$ 内，存储器能向CPU提供128位二进制信息C.在50ns内，每个模块能向CPU提供32位二进制信息D.以上都不对

23.某机器采用四体低位交叉存储器，现分别执行下述操作：  $\textcircled{\scriptsize{1}}$  读取6个连续地址单元中存 放的存储字，重复80次；  $\circledcirc$  读取8个连续地址单元中存放的存储字，重复60次。则  $\textcircled{\scriptsize{1}}$   $\circledcirc$ 所花费的时间之比为（）。

A. 1:1 B.2:1 C.4:3 D.3:4

24.假定用若干 $16K\!\times\!8$ 位的存储芯片组成一个 $64K\times8$ 位的存储器，芯片各单元采用交叉编址方式，则地址BFFFH所在的芯片的最小地址为（）。

A.0000H B.  $0001\mathrm{H}$  C.0002H D.0003H

25.下列关于单体多字存储器的说法中，不正确的是（）。

A.单体多字存储器主要解决主存容量太小的问题B.单体多字存储器中，每个存储单元存储多个字C.指令与数据的连续存放有利于单体多字存储器提高主存的读/写速度D.过多的跳转指令会严重影响单体多字存储器的工作效率

26.多模块存储器之所以能提高存储器的访问速度，是因为（）。

A.采用了高速元器件B.各模块有独立的读/写电路C.采用了信息预读技术D.模块内各单元地址连续

27.【2010统考真题】下列有关RAM和ROM的叙述中，正确的是（）

I.RAM是易失性存储器，ROM是非易失性存储器IIRAM和ROM都采用随机存取方式进行信息访问IⅢl.RAM ROM Cache IV.RAM和ROM都需要进行刷新

A.仅I和ⅡIB.仅ⅡI和IIIC.仅I、I和IⅢID.仅II、III和IV

28.【2012统考真题】下列关于闪存的叙述中，错误的是（）。

A.信息可读可写，并且读、写速度一样快B.存储元由MOS管组成，是一种半导体存储器C.掉电后信息不丢失，是一种非易失性存储器D.采用随机访问方式，可替代计算机外部存储器

29.【2014统考真题】某容量为256MB的存储器由若干  $4{\bf{M}}{\times}8$  位的DRAM芯片构成，该 DRAM芯片的地址引脚和数据引脚总数是（））

A.19 B.22 C.30 D.36

30.【2015统考真题】下列存储器中，在工作期间需要周期性刷新的是（）。

A.SRAM B.SDRAM C.ROM D.Flash
31.【2015统考真题】某计算机使用四体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005.8006,8007.8008,8001,8002,8003，8004，8000，则可能发生访存冲突的地址对是（）。

A.8004和8008 B.8002和8007 C.8001和8008 D.8000和8004

32.【2017统考真题】某计算机主存按字节编址，由4个 $64\mathrm{M}{\times}8$ 位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读/写32位数据。若double型变量x的主存地址为 $804\,001\mathrm{AH}$ ，则读取 $_\mathrm{x}$ 需要的存储周期数是（）。

A.1 B. 2 C.3 D.4

33.【2018统考真题】假定DRAM芯片中存储阵列的行数为  $r$  、列数为  $c$  ，对于一个  $2K\!\times\!1$  位的DRAM芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则 $r,~c$ 的取值分别是（)。

A.2048,1 B.64,32 C.32,64 D.1,2048

34.【2022统考真题】某内存条包含8个 $8192{\times}8192{\times}8$ 位的DRAM芯片，按字节编址，支持突发（burst）传送方式，对应存储器总线宽度为64位，每个DRAM芯片内有一个行缓冲区（rowbuffer）。下列关于该内存条的叙述中，不正确的是（）。

A.内存条的容量为512MBB.采用多模块交叉编址方式C.芯片的地址引脚为26位D.芯片内行缓冲有 $8192\!\times\!8$ 位

## 二、综合应用题

01.在显示适配器中，用于存放显示信息的存储器称为刷新存储器，它的重要性能指标是带宽。具体工作中，显示适配器的多个功能部分要争用刷新存储器的带宽。设总带宽 $50\%$ 用于刷新屏幕，保留 $50\%$ 的带宽用于其他非刷新功能，且采用分辨率为 $1024\!\times\!768$ 像素、颜色深度为3B、刷新频率为 $72\mathrm{Hz}$ 的工作方式。

1）试计算刷新存储器的总带宽2）为达到这样高的刷新存储器带宽，应采取何种技术措施？

02.一个四体并行交叉存储器，每个模块的容量是 $64\mathrm{K}\!\times\!32$ 位，存取周期为 $200\mathrm{ns}$ ，问：

1）在一个存取周期中，存储器能向CPU提供多少位二进制信息？2）若存取周期为 $400\mathrm{ns}$ ，则在 $0.1\mu\mathrm{s}$ 内存储器可向CPU提供32位二进制信息，该说法正确否？为什么？

03.设存储器容量为32个字，字长为64位，模块数 $m=4$ ，分别采用顺序方式和交叉方式进行组织。存取周期 $T=200\mathrm{ns}$ ，数据总线宽度为64位，总线传输周期 $r=50\mathrm{ns}_{\circ}$ 在连续读出4个字的情况下，求顺序存储器和交叉存储器各自的带宽。

04.某计算机字长32位，存储体的存储周期为 $200\mathrm{ns}$

1）采用四体交叉工作，用低2位的地址作为体地址，存储数据按地址顺序存放。主机最快多长时间可以读出一个数据字？存储器的带宽是多少？2）若4个体分别保存主存中前1/4、次 $1/4$ 、再下个1/4、最后1/4这四段的数据，即选用高2位的地址作为体地址，可以提高存储器顺序读出数据的速度吗？为什么？3）若把存储器改成单体4字宽度，会带来什么好处和问题？4）比较采用四体低位地址交叉的存储器和四端口读出的存储器这两种方案的优缺点。

05.假定一个存储器系统支持四体交叉存取，某程序执行过程中访问地址序列为3，9,17,2,51，37，13，4，8，41，67，10，哪些地址访问可能会发生体冲突？

# 3.3.5 本节习题精选

## 一、单项选择题

01.用存储容量为 $16K\!\times\!1$ 位的存储器芯片来组成一个 $64\mathrm{K}\!\times\!8$ 位的存储器，则在字方向和位方向分别扩展了（）倍。

A. 4,2 B.8,4 C. 2,4 D. 4,8

02.80386DX是32位系统，以4B为编址单位，当在该系统中用8KB（ $8K\!\times\!8$ 位）的存储芯片构造32KB的存储体时，应完成存储器的（）设计。
A.位扩展B.字扩展C.字位扩展D.字位均不扩展

03.某计算机字长为16位，存储器容量为256KB，CPU按字寻址，其寻址范围是（）A.  $0\sim2^{19}-1$  B.  $0\sim2^{20}-1$  C.  $0\sim2^{18}\mathrm{-}1$  D.  $0\sim2^{17}–1$  04.4个 $16K{\times}8$ 位的存储芯片，可设计为（）容量的存储器。A. $32\mathrm{K}\!\times\!16$ 位B. $16\mathrm{K}\!\times\!16$ 位C. $32K{\times}8$ 位D. $8K{\times}16$ 位

05.16片 $2K{\times}4$ 位的存储器可以设计为（）存储容量的16位存储器。A.16K B.32K C.8K D.2K

06.设CPU地址总线有24根，数据总线有32根，用 $512K{\times}8$ 位的RAM芯片构成该机的主存储器，则该机主存最多需要（）片这样的存储芯片。

A.256 B.512 C.64 D.128

07.地址总线 $\mathrm{A}_{0}$ （高位） $\mathrm{\simA_{15}}$ （低位），用 $4\mathrm{K}\!\times\!4$ 位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是（）。

A.  $\mathrm{A}_{2}\mathrm{A}_{3}$  B.  $\mathrm{A}_{0}\mathrm{A}_{1}$  C.  $\mathrm{A}_{12}\mathrm{A}_{13}$  D.  $\mathrm{A}_{14}\mathrm{A}_{15}$

08.若内存地址区间为 $4000\mathrm{H}\sim43\mathrm{F}\mathrm{H},$ 每个存储单元可存储16位二进制数，该内存区域用4片存储器芯片构成，构成该内存所用的存储器芯片的容量是（）。

A.  $512\times1$  16bit B.  $256{\times}8{\mathrm{bit}}$  C.256x16bit D.  $1024{\times}8\mathrm{bit}$

09.内存按字节编址，地址从90000H到CFFFFH，若用存储容量为 $16K\times8$ 位芯片构成该内存，至少需要的芯片数是（）。

A.2B.4C.8D.16

10.若片选地址为111时，选定某一 $32\mathrm{K}\!\times\!16$ 位的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为（）。

A. 00000H,01000H B.38000H,3FFFFH C.3800H3FFFHD.0000H,0100H

11.如下图所示，若低位地址（ $\mathbf{A}_{0}\sim\mathbf{A}_{11}$ ）接在内存芯片地址引脚上，高位地址（ $\mathbf{A}_{12}\sim\mathbf{A}_{19}$ 一进行片选译码（其中 $\mathsf{A}_{14}$ 和 $\mathrm{A}_{16}$ 未参加译码），且片选信号低电平有效，则对图中所示的译码电路，不属于此译码空间的地址是（）。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/57827d332e3cff33cfd4e52694ce2393359a717d4c1b92db8e8385ada09e9c7d.jpg)

A.AB0OOH\~ABFFFH B.BB000H\~BBFFFH C.EF000H\~EFFFFH D.FEO00H\~FEFFFH

12.【2009统考真题】某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用 $2\mathrm{K}\!\times\!8$ 位的ROM芯片和 $4K{\times}4$ 位的RAM芯片来设计该存储器，需要上述规格的ROM芯片数和RAM芯片数分别是（）

A.1,15 B.2,15 C.1,30 D.2,30

13.【2010统考真题】假定用若干 $2\mathrm{K}\!\times\!4$ 位的芯片组成一个 $8K\!\times\!8$ 位的存储器，则地址OB1FH所在芯片的最小地址是（）。

A.0000H B.0600H C.0700H D.0800H
14.【2011统考真题】某计算机存储器按字节编址，主存地址空间大小为64MB，现用 $4{\bf{M}}{\times}8$ 位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（）。

A.22位B.23位C.25位D.26位

15.【2016统考真题】某存储器容量为64KB，按字节编址，地址4000H\~5FFFH为ROM区，其余为RAM区。若采用 $8K\!\times\!4$ 位的SRAM芯片进行设计，则需要该芯片的数量是（）。

A.7 B.8 C.14 D.16

16.【2021统考真题】某计算机的存储器总线中有24位地址线和32位数据线，按字编址，字长为 32位。若 $00\ 0000\mathrm{H}\sim3\mathrm{F}$ FFFFH为RAM区，则需要 $512K{\times}8$ 位的RAM芯片数为()。

A.8 XB.16 C.32 D.64

17.【2023统考真题】某计算机的CPU有30根地址线，按字节编址，CPU和主存连接时，要求主存芯片占满所有可能的存储地址空间，并且RAM区和ROM区所分配的空间大小比是3:1。若RAM在低地址区，ROM在高地址区，则ROM的地址范围是（）。

A 00000000H\~OFFFFFFFH B. 10000000H\~2FFFFFFFH 30000000H\~3FFFFFFFH D.40000000H\~4FFFFFFFH

## 二、综合应用题

01.主存储器的地址寄存器和数据寄存器各自的作用是什么？设一个IMB容量的存储器，机器字长和存储字长均为32位，问：1）按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？2）按字编址，地址寄存器和数据寄存器各几位？编址范围为多大？

02.用一个 $512K{\times}8$ 位的Flash存储芯片组成一个 $4\mathrm{M}{\times}32$ 位的半导体只读存储器，存储器按字编址，试回答以下问题：1）该存储器的数据线数和地址线数分别为多少？2）共需要几片这样的存储芯片？3）说明每根地址线的作用。

03.有一组 $16K{\times}16$ 位的存储器，由 $1K\times4$ 位的DRAM芯片构成（芯片是 $32\!\times\!32$ 结构）。问：1）共需要多少RAM芯片？2）采用异步刷新方式，如单元刷新间隔不超过 $2\mathrm{ms}$ ，则刷新信号周期是多少？

# 3.4.3 本节习题精选

## 一、单项选择题

01.下列关于磁盘的说法中，错误的是（）

A.本质上，U盘（闪存）是一种只读存储器B.RAID技术可以提高磁盘的磁记录密度和磁盘利用率C.未格式化的硬盘容量要大于格式化后的实际容量D.计算磁盘的存取时间时，“寻道时间”和“旋转等待时间”常取其平均值

02.下列关于磁盘驱动器的叙述中，错误的是（）。

A.送到磁盘驱动器的地址由磁头号、盘面号和扇区号组成B.能控制磁头移动到指定磁道，并发回“寻道结束”信号C.能控制磁盘片转过指定的扇区，并发回“扇区符合”信号D.能控制对指定盘面的指定扇区进行数据的读或写操作

03.下列有关磁盘存储器读/写操作的叙述中，错误的是（）。

A.最小读/写单位可以是一个扇区B.采用直接存储器存取DMA方式进行输入/输出C.按批处理方式进行一个数据块的读/写D.磁盘存储器可与CPU交换盘面上的存储信息

04.若磁盘的转速提高一倍，则（）

A.平均寻道时间减少一半B.存取速度也提高一倍C.平均旋转延迟时间减少一半D.不影响磁盘传输速率

05.下列关于固态硬盘（SSD）的叙述中，不正确的是（）。

A.固态硬盘的读/写是以页为单位的B.固态硬盘的擦除是以页为单位的C.固态硬盘的写入速度比读取速度慢很多D.固态硬盘的写入次数有限，引入磨损均衡可以延长使用寿命

06.下列关于固态硬盘（SSD）的说法中，错误的是（）
A.基于闪存的存储技术B.随机读/写性能明显高于磁盘C.随机写比较慢D.读/写速度快，常用作主存

07.一个磁盘的转速为7200转/分，每个磁道有160个扇区，每个扇区有512字节，则在理想情况下，磁盘每秒传输的数据量是（）

A.7200x160KB/sB.7200KB/s C.9600KB/s D.19200KB/s

08.某磁盘盘面共有200个磁道，盘面总存储容量为60MB，磁盘旋转一周的时间为 $25\mathrm{ms}$ 每个磁道有8个扇区，各扇区之间有一间隙，磁头通过每个间隙需 $1.25\mathrm{ms_{e}}$ 则磁盘接口所需的最大传输速率是（）。

A.10MB/s B.60MB/s C.83.3MB/s D.20MB/s

09.【2013统考真题】某磁盘的转速为10000转/分，平均寻道时间是6mS，磁盘传输速率是20MB/S，磁盘控制器延迟为 $_{0.2\mathrm{ms}}$ ，读取一个4KB的扇区所需的平均时间约为（）。

A.9ms B.  $9.4\mathrm{ms}$  C.12ms D.12.4ms 10.【2013统考真题】下列选项中，用于提高RAID可靠性的措施有（）

I.磁盘镜像II.条带化III.奇偶校验IV.增加Cache机制A.仅I、ⅡIB.仅I、IIIC.仅I、IⅢI和IVD.仅II、III和IV

11.【2015统考真题】若磁盘转速为7200转/分，平均寻道时间为8mS，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是（）。

A.8.1ms B.  $12.2\mathrm{ms}$  C.16.3ms D.20.5ms 12.【2019统考真题】下列关于磁盘存储器的叙述中，错误的是（）

A.磁盘的格式化容量比非格式化容量小 B.扇区中包含数据、地址和校验等信息C.磁盘存储器的最小读/写单位为1字节D.磁盘存储器由磁盘控制器、磁盘驱动器和盘片组成

## 二、综合应用题

01.某个硬磁盘共有4个记录面，存储区域内半径为  $10\,\mathrm{cm}$  ，外半径为  $15.5\mathrm{cm}$  ，道密度为60 道/cm，外层位密度为  $600\mathrm{bit/cm}$  ，转速为6000转/分。

1）硬磁盘的磁道总数是多少？2）硬磁盘的容量是多少？3）将长度超过一个磁道容量的文件记录在同一个柱面上是否合理？4）采用定长数据块记录格式，直接寻址的最小单位是什么？寻址命令中磁盘地址如何表示？5）假定每个扇区的容量为512B，每个磁道有12个扇区，寻道的平均等待时间为 $10.5\mathrm{ms}$ ，试计算磁盘平均存取一个扇区的时间。

# 3.5.6 本节习题精选

## 一、单项选择题

01.在高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存储系统的容量为（）

A.  $12\mathrm{MB}+400\mathrm{KB}$  B.12MB C.  $12\mathrm{MB}-12\mathrm{MB}+400\mathrm{KB}$  D.12MB-400KB

02.访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入信息的数据宽度各为（）。

A.块、页B.字、字C.字、块 D.块、块

03.假定用作Cache的SRAM的存取时间为2ns，用作主存的SDRAM的存取时间为 $40\mathrm{ns}_{\circ}$ 为使存储系统的平均存取时间达到3ns，则Cache命中率应达到（）左右。

A.  $92.5\%$  B.  $85\%$  C.  $97.5\%$  D.  $99.9\%$  04.关于Cache的更新策略，下列说法中正确的是（）

A.读操作时，全写法和回写法在命中时应用B.写操作时，回写法和写分配法在命中时应用C.读操作时，全写法和写分配法在失效时应用D.写操作时，写分配法、非写分配法在失效时应用

05.在不同的情况下，需要采用适合的Cache写策略。对于下面两种情况： $\textcircled{\scriptsize{1}}$ 主要运行访问密集型应用，其中包含写操作； $\textcircled{2}$ 安全性要求很高，不允许有任何数据不一致的情况发生。适合它们的写策略分别是（）
A.回写法，全写法B.全写法，回写法C.回写法，回写法D.全写法，全写法

06.局部性通常有两种不同的形式：时间局部性和空间局部性。程序员是否编写出高速缓存友好的代码，就取决于这两方面的问题。对于下面这个函数，说法正确的是（）。

int sumvec（int v[N]）{int i,sum  $_{1\left(=0\right)}$  for(  $\scriptstyle{\dot{\mathbf{z}}}=0$  ·  $_{\mathrm{i<N}}$   $\ \ \mathrm{i++}$  1 sum  $+=\!\mathrm{v}$  [i]; return sum;

A.对于变量i和sum，循环体具有良好的空间局部性B.对于变量i、sum和vN]，循环体具有良好的空间局部性C.对于变量i和sum，循环体具有良好的时间局部性D.对于变量i、sum和vN]，循环体具有良好的时间局部性

07.对于下列代码，以下哪种变化将使其具有更好的空间局部性（）

$\textcircled{\scriptsize{1}}$  int i，j，k,sum  $_{1=0}$   $\circledcirc$  for（  $\scriptstyle{\dot{\mathbf{1}}}=0$   $\scriptstyle{\dot{\mathbf{1}}}\leqslant\mathbf{n}$   $\ \ \dot{\mathbf{i}}_{++}$   $\textcircled{3}$ for( $\scriptstyle{\dot{\mathbf{j}}}=0$ ;j<n;j++） $\textcircled{4}$ for $\kappa{=}0$ ;k<n;k++） $\circledast$  sum+  $=\mathrm{a}$  [k][j][i];

A.将第2行与第3行互换B.将第2行与第4行互换C.将第5行改为  $\mathrm{{sum+=}}$  a[ij[k][i]; D.将第5行改为sum  $\scriptstyle{+=}$  aj][i[k]:

08.下列关于高速缓存Cache的描述中，正确的是（）

A.Cache的功能全部由硬件实现B.Cache替换时的单位为字C.Cache与主存统一编址，即主存地址空间的某一部分属于CacheD.无论何时，Cache中的信息一定与主存中的信息一致

09.下列关于Cache的描述中，比较合理的是（））

I.指令Cache通常比数据Cache具有更好的空间局部性II.由于空间局部性，适当增加Cache块大小通常会提高命中率III.回写法的写主存操作次数少于写直达法

A.IⅢI B.I和ⅡI C.II和ⅢI D.I和ⅡI和II

10.某虚拟存储器系统采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成）：

18178272183821317137 假定内存容量为4个页面，开始时是空的，则页面失效率是（）A.  $30\%$  B.  $5\%$  C.  $1.5\%$  D.  $15\%$

11.某个具有两级Cache的存储系统中，访存时依次通过两级Cache，某程序在执行过程中访存1000次，其中访问第一级Cache时有40次不命中，接着访问第二级Cache，仍有10次不命中，则总命中率是（）。

A.  $99\%$  B.  $96\%$  C.  $95\%$  D.  $97\%$

12.假设一个Cache中共有 $M$ 块，每 $K$ 块组成一个组，则下列描述中正确的是（）A.若  $K{=}\,1$  ，Cache Cache B.若  $K=1$  ，Cache Cache C.若  $K\!=\!M,$  ，Cache Cache D.若  $K\!>\!1$  且  $K<M,$  ，则该Cache是M/K-Cache
13．在Cache中，常用的替换策略有随机法（RAND）、先进先出法（FIFO）、近期最少使用法（LRU），其中与局部性原理有关的是（）

A.随机法（RAND)B.先进先出法（FIFO）C.近期最少使用法（LRU）D.都不是

14.某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为（）。（假设不考虑一致维护和替换算法位。）

A.6x4097bit B.  $64\!\times\!12\mathrm{bit}$  C.6x4096bit D.  $64\times$  13bit

15.有效容量为128KB的Cache，每块16B，采用8路组相联。字节地址为1234567H的单 元调入该Cache，则其Tag应为（）。

A.1234H B.2468H C.048DH D.12345H

16.有一主存-Cache层次的存储器，其主存容量为1MB，Cache容量为16KB，每块有8个字，每字32位，采用直接地址映像方式，Cache起始字块为第0块，若主存地址为 $35301\mathrm{H}$ 且CPU访问Cache命中，则在Cache的第（）（十进制表示）字块中。

A.152 B.153 C. 154 D.151

17.对于由高速缓存、主存、硬盘构成的三级存储体系，CPU直接根据（）进行访问。A.高速缓存地址B.虚拟地址C.主存物理地址D.磁盘地址

18.设有8页的逻辑空间，每页有1024B，它们被映射到32块的物理存储区中，则按字节编址逻辑地址的有效位是（），物理地址至少是（）位。

A.10, 12 B.10,15 C.13,15 D.13,12

19.对于 $_n$ 路组相联映射Cache，在保持 $n$ 及主存和Cache总容量不变的前提下，将主存块大小和Cache块大小都增加一倍，则下列描述中正确的是（）。

A.字块内地址的位数增加1位，主存tag字段的位数增加1位B.字块内地址的位数增加1位，主存tag字段的位数不变C.字块内地址的位数减少1位，主存tag字段的位数增加1位D.字块内地址的位数增加1倍，主存tag字段的位数减少一半

20.某计算机的Cache有16行，块大小为16B，其映射方式可配置为直接映射或2-路组相联映射，主存按字节编址，主存单元从0开始编号。若依次访问下列主存单元，则不论采取上述哪种映射方式都可能引起Cache冲突的是（）。

A.52号和102号单元B.48号和308号单元C.60号和160号单元D.46号和236号单元

21.假设主存地址位数为32位，按字节编址，主存和Cache之间采用全相联映射方式，主存块大小为1个字，每字32位，采用回写（writeback）方式和随机替换策略，则能存 放32K字数据的Cache的总容量至少应有（）位。

A.1536K B.1568K C.2016K D.2048K

22．假设主存按字节编址，Cache共有64行，采用四路组相联映射方式，主存块大小为32字节，所有编号都从0开始。则第2593号存储单元所在主存块的Cache组号是（）。
A.1 B.15 C.14 D.4

23.假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存 储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和Cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则Cache的一次缺失损失至少为（）个时钟周期。

A. 64 B.72 C. 80 D.160

24.假定8个存储器模块采用交叉方式组织，存储器芯片和总线支持突发传送，CPU通过存储器总线读取数据的过程为：发送首地址和读命令需1个时钟周期，存储器准备第一个数据需8个时钟周期，随后每个时钟周期总线上传送1个数据，可连续传送8个数据（即突发长度为8）。若主存和Cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则Cache的一次缺失损失至少为（）个时钟周期。

A.17 B.20 C.33 D.80

25.下列关于Cache替换算法的叙述中，错误的是（）。

A.组相联映射和全相联映射都必须考虑如何进行替换B.先进先出算法无须对每个Cache行记录替换信息C.直接映射是多对一的映射，无须考虑替换问题D.LRU算法需要对每个Cache行记录替换信息

26．下列关于Cache大小、主存块大小和Cache缺失率之间关系的叙述中，错误的是（）

A.主存块大小和Cache容量无直接关系B.Cache容量越大，Cache缺失率越低 C.主存块大小通常为几十到上百字节D.主存块越大，Cache缺失率越低

27.【2009统考真题】假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（）。

A.  $5\%$  B.  $9.5\%$  C.  $50\%$  D.  $95\%$

28.【2009统考真题】某计算机的Cache共有16块，采用二路组相联映射方式（即每组2块）。每个主存块大小为32B，按字节编址，主存129号单元所在主存块应装入的Cache组号是()。

A.0 B.2 C. 4 D.6

29.【2012统考真题】假设某计算机按字编址，Cache有4行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用二路组相联映射方式和LRU替换策略，则访问的主存地址依次为 $0,4,8,2,0,6,8,6,4,8$ 时，命中Cache的次数是（）。【提示，本题的映射方式与本书所讲的映射方式不同，具体见解析部分的“注意”】

A.1 B.2 C.3 D. 4

30.【2016统考真题】有如下C语言程序段：for( $\kappa{=}0$ ； $\Bbbk{<}1000$ ； $\kappa++,$

a[k]  $=$  a[k]+32;

若数组a和变量 $\mathbf{k}$ 均为int型，int型数据占4B，数据Cache采用直接映射方式，数据区大小为1KB、块大小为16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为（）。

A.  $1.25\%$  B.  $2.5\%$  C.  $12.5\%$  D.  $25\%$
31.【2017统考真题】某C语言程序段如下：

for(  $\scriptstyle{\dot{\mathbf{1}}}=0$   $\scriptstyle{\mathrm{i}}\,<=9$   $\ \ \ \mathrm{i}_{ Ḋ }+\+ Ḍ$  temp  $_{\parallel}=\!1$  for(  $\scriptstyle{\dot{\mathbf{j}}}=0$   $\mid\;<=\mathrm{i}$   $\dot{\mathbf{\xi}}_{j}++)$  temp  $\star\!=\!{\mathrm{a}}$  []; sum  $+=$  temp:

下列关于数组a的访问局部性的描述中，正确的是（）

A.时间局部性和空间局部性皆有B.无时间局部性，有空间局部性C.有时间局部性，无空间局部性 D.时间局部性和空间局部性皆无

32.【2021统考真题】若计算机主存地址为32位，按字节编址，Cache数据区大小为32KB主存块大小为32B，采用直接映射方式和回写（WriteBack）策略，则Cache行的位数至少是()。

A.275 B.274 C.258 D.257

33.【2022统考真题】若计算机主存地址为32位，按字节编址，某Cache的数据区容量为32KB，主存块大小为64B，采用8路组相联映射方式，该Cache中比较器的个数和位数分别为（)。

A.8,20 B.8,23 C.64,20 D.64,23

## 二、综合应用题

01.假定某处理器可通过软件对高速缓存设置不同的写策略，则在下列两种情况下，应分别设置成什么写策略？为什么？

1）处理器主要运行包含大量存储器写操作的数据访问密集型应用。2）处理器运行程序的性质与1）相同，但安全性要求高得多，不允许有任何数据不一致的情况发生。

02.某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用四路组相联方式，块大小为64B，每块设置了1位有效位。采用随机替换算法，写磁盘采用回写策略，为此每块设置了1位“脏”位。要求：1）分别指出主存地址中标记（Tag）、组号（Index）和块内地址（Offset）三部分的位置与位数。2）计算该数据Cache的总位数。

03.某个Cache的容量大小为64KB，行长为128B，且是四路组相联Cache，主存使用32位地址，按字节编址。

1）该Cache共有多少行？多少组？2）该Cache的标记阵列中需要有多少标记项？每个标记项中标记位长度是多少？3）该Cache采用LRU替换算法，若当该Cache为写直达式Cache时，标记阵列总共需要多大的存储容量？回写式又该如何？（提示：四路组相联Cache使用LRU算法的替换控制位为2位。）

04.某计算机有容量为256B的数据Cache，主存块大小为32B。现有如下C语言程序段：inti,j,c,s,a[128];

for(  $\scriptstyle{\dot{\mathbf{z}}}=0$  ;i<10000;  $\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$  for(  $\scriptstyle{\dot{\mathbf{j}}}=0$   $^{<128}$   $\scriptstyle{\dot{\boldsymbol{\mathrm{\omega}}}}={\dot{\boldsymbol{\mathrm{\omega}}}}+{\boldsymbol{\mathrm{s}}}$   $\mathsf{c}\mathrm{=}\mathsf{a}\left[\mathsf{j}\right]$

int型数据用32位补码表示，编译器将变量ij，C，s都分配在通用寄存器中，因此，只需考虑数组元素的访存情况，假定数组起始地址正好在一个主存块的开始。请回答：
1）若Cache采用直接映射，则当 $s\,{=}\,64$ 和 $s=63$ 时，缺失率分别为多少？2）若Cache采用2-路组相联映射，则当 $s=64$ 和 $s=63$ 时，缺失率分别为多少？

05.【2010统考真题】某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：

程序A:程序B：int a[256][256]; int a[256][256]; int sum arrayl() int sum array2() int i，j， sun $\scriptstyle{1\equiv0}$ int i，j,sum $_{1=0}$ for(  $\scriptstyle{\dot{\mathbf{1}}}=0$  ;i<256;  $\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$  一 for(  $\scriptstyle{\dot{\mathbf{\rho}}}=0$  ;j<256;  $\,\,{\dot{\mathsf{j}}}\,^{++}$  for(  $\scriptstyle{\dot{\bar{\boldsymbol{\mathbf{\rho}}}}}=0$   $_{\dot{1}}{<}256$  5；  $\,\,{\dot{\,}}^{-1\,++}$  1 for(  $\scriptstyle{\dot{\mathbf{1}}}=0$  ;i<256;  $\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$  sum  $+=$  a[i][j]; sum  $+=$  a[i][j]; return sum; return sum;

假定int型数据用32位补码表示，程序编译时，i、j和sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。

1）不考虑用于Cache一致性维护和替换算法的控制位，数据Cache的总容量为多少？2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号是多少（Cache行号从0开始）？3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？

06.【2013统考真题】某32位计算机，CPU主频为800MHz，Cache命中时的CPI为4，Cache 块大小为32B；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40ns；存储器总线宽度为32位，总线时钟频率为 ${200}\mathrm{MHz}$ ，支持突发传送总线事务。每次读突发传送总线事务的过程包括：传送首地址和命令、存储器准备数据、传送数据。每次突发传送32B，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

1）CPU和总线的时钟周期各为多少？总线的带宽（即最大数据传输速率）为多少？2）Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？3）存储器总线完成一次读突发传送总线事务所需的时间是多少？4）若程序BP执行过程中共执行了100条指令，平均每条指令需进行1.2次访存，Cache缺失率为 $5\%$ ，不考虑替换等开销，则BP的CPU执行时间是多少？

07.【2020统考真题】假定主存地址为32位，按字节编址，指令Cache和数据Cache与主存之间均采用8路组相联映射方式，直写（WriteThrough）写策略和LRU替换算法，主存块大小为64B，数据区容量各为32KB。开始时Cache均为空。请回答下列问题。1）Cache每一行中标记（Tag）、LRU位各占几位？是否有修改位？

2）有如下C语言程序段：

for $(\texttt{k}=\texttt{0}$ ； $\mathrm{~k~}<\ 1024$  $\kappa++$  $\mathrm{~\sf~S~}[\mathrm{~\boldmath~k~}]\;\;=\;\;2\,\mathrm{~\boldmath~\star~}\,\mathrm{~\sf~S~}[\mathrm{~\boldmath~k~}]$

若数组s及其变量 $\mathbf{k}$ 均为int型，int型数据占4B，变量k分配在寄存器中，数组s在主存中的起始地址为 $\mathrm{0080~00C0H}$ ，则在该程序段执行过程中，访问数组s的数据Cache缺失次数为多少？
3）若CPU最先开始的访问操作是读取主存单元 $0001\ \ 0003\mathrm{H}$ 中的指令，简要说明从Cache中访问该指令的过程，包括Cache缺失处理过程。

# 3.6.6 本节习题精选

## 一、单项选择题

01.为使虚拟存储系统有效地发挥其预期的作用，所运行程序应具有的特性是（）。

A.不应含有过多的I/O操作B.大小不应小于实际的内存容量C.应具有较好的局部性D.顺序执行的指令不应过多

02.虚拟存储管理系统的基础是程序访问的局部性原理，此理论的基本含义是（）。

A.在程序的执行过程中，程序对主存的访问是不均匀的B.空间局部性C.时间局部性D.代码的顺序执行
03.虚拟存储器的常用管理方式有段式、页式、段页式，对于它们在与主存交换信息时的单位，以下表述正确的是（）。

A.段式采用“页”B.页式采用“块”C.段页式采用“段”和“页” D.页式和段页式均仅采用“页”

04.下列关于虚存的叙述中，正确的是（）

A.对应用程序员透明，对系统程序员不透明B.对应用程序员不透明，对系统程序员透明C.对应用程序员、系统程序员都不透明D.对应用程序员、系统程序员都透明

05.在虚拟存储器中，当程序正在执行时，由（）完成地址映射。

A.程序员B.编译器C.装入程序D.操作系统

06.采用虚拟存储器的主要目的是（）

A.提高主存储器的存取速度B.扩大主存储器的存储空间C.提高外存储器的存取速度D.扩大外存储器的存储空间

07.下列关于Cache与虚拟存储器的说法中，错误的有（）

I.一次访存时，页表不命中，则Cache一定也不命中I1.Cache不命中的损失要大于页表不命中的损失III.Cache和TLB缺失后的处理都由硬件完成IV.虚拟存储器的实际容量可以大于主存和辅存的容量之和

A.I和II B.II和ⅢI C.I和IⅢ和IV D.II和IⅢI和IV

08.下列有关页式存储管理的叙述中，错误的是（）

A.进程地址空间被划分成等长的页，内存被划分成同样大小的页框 B.采用全相联映射，每页可以映射到任何一个空闲的页框中C.当从磁盘装入的信息不足一页时会产生页内碎片D.相对于段式存储管理，分页式更利于存储保护

09.下列有关虚拟存储管理机制中地址转换的叙述，错误的是（）。

A.地址转换是指把逻辑地址转换为物理地址B.通常逻辑地址的位数比物理地址的位数少C.地址转换过程中会发现是否“缺页D.内存管理单元（MMU）在地址转换过程中要访问页表项

10.下列有关虚拟存储管理机制的页表的叙述中，错误的是（）

A.系统中每个进程有一个页表B.页表中每个表项与一个虚页对应C.每个页表项中都包含装入位（有效位）D.所有进程都可以访问页表

11.下列有关缺页处理的叙述中，错误的是（）

A.若对应页表项中的有效位为0，则发生缺页B.缺页是一种外部中断，需要调用操作系统提供的中断服务程序来处理C.缺页处理过程中需根据页表中给出的磁盘地址去读磁盘数据D.缺页处理完后要重新执行发生缺页的指令

12.下列关于段式虚拟存储管理的叙述中，错误的是（）。A.段是逻辑结构上相对独立的程序块，因此段是可变长的B.按程序中实际的段来分配主存，所以分配后的存储块是可变长的C.每个段表项必须记录对应段在主存的起始位置和段的长度D.分段方式对低级语言程序员和编译器来说是透明的
13.虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是（）。

A.快表与慢表都存储在主存中，但快表比慢表容量小B.快表采用了优化的搜索算法，因此查找速度快C.快表比慢表的命中率高，因此快表可以得到更多的搜索结果D.快表采用相联存储器件组成，按照查找内容访问，因此比慢表查找速度快

14.【2010统考真题】下列命令组合的一次访存过程中，不可能发生的是（）。

A.TLB未命中，Cache未命中，Page未命中B.TLB未命中，Cache命中，Page命中C.TLB命中，Cache未命中，Page命中D.TLB命中，Cache命中，Page未命中

15.【2013统考真题】某计算机主存地址空间大小为  $256\:\mathrm{MB}$  ，按字节编址。虚拟地址空间大 小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/40338a01191962a384c04d698c859a8aa3d9cd14fe4daeb2c62081e89ed7f01d.jpg)

则对虚拟地址03FFF180H进行虚实地址变换的结果是（）A.0153180HB.003 5180HC.TLB缺失D.缺页

16.【2015统考真题】假定编译器将赋值语句 $^{\mathrm{u}}\mathrm{x=x}\mathrm{+}\mathrm{3}.$ ”转换为指令“addxaddr, $_{3},$ ，其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写方式，则完成该指令功能需要访问主存的次数至少是（）。

A.0 B. 1 C. 2 D.3

17.【2015统考真题】假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写方式，则能存放4K字数据的Cache的总容量的位数至少是（）。

A.146K B.147K C.148K D.158K

18.【2019统考真题】下列关于缺页处理的叙述中，错误的是（）。

A.缺页是在地址转换时CPU检测到的一种异常B.缺页处理由操作系统提供的缺页处理程序来完成C.缺页处理程序根据页故障地址从外存读入所缺失的页D.缺页处理完成后回到发生缺页的指令的下一条指令执行

19.【2020统考真题】下列关于TLB和Cache的叙述中，错误的是（）

A.命中率都与程序局部性有关B.缺失后都需要去访问主存C.缺失处理都可以由硬件实现D.都由DRAM存储器组成
20.【2022统考真题】某计算机主存地址为24位，采用分页虚拟存储管理方式，虚拟地址空间大小为4GB，页大小为4KB，按字节编址。某个进程的页表部分内容如下表所示。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/db74c64561f3cac5ede5b6a153be651c2c343742d01487e8dbf91b09e09391ee.jpg)

当CPU访问虚拟地址00082840H时，虚-实地址转换的结果是（）

A.得到主存地址024840HB.得到主存地址180840HC.得到主存地址018840HD.检测到缺页异常

## 二、综合应用题

01.某计算机系统采用虚拟页式存储管理，某个进程的页表见下表，每项的起始编号是0，所有的地址均按字节编址，每页大小为1024B。分别将逻辑地址0793，1197，2099，33204188，5332，转换为物理地址，写出计算过程，对不能计算的说明为什么。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/42f72205e1a1cf6c7307f332f6a3efb1d4f5ef3d1f3430ba1ddc83d80fad77fb.jpg)

02.下图表示使用快表（页表）的虚实地址转换条件，快表存放在相联存储器中，其容量为8个存储单元。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/194de8f74cf08d7e64e68d1b528fa4dee862014095c02d3bd32141f23124d29b.jpg)

1）当CPU按虚拟地址1去访问主存时，主存的实地址码是多少？2）当CPU按虚拟地址2去访问主存时，主存的实地址码是多少？3）当CPU按虚拟地址3去访问主存时，主存的实地址码是多少？

03.一个两级存储器系统有8个磁盘上的虚拟页面需要映像到主存中的4个页中。某程序生成以下访存页面序列： $1,0,2,2,1,7,6,7,0,1,2,0,3,0,4,5,1,5,2,4,5,6,7,6,7,2,4,2,7,3,0,2,0,0,2,0,3,0,4,5,1,5,2,4,5,6,7,6,7,2,4,2,7,3,0,2,0,0,2,0,3,0,4,5,1,5,2,4,5,6,7,6,7,2,4,2,7,3,0,2,0,0,2,0,0,3,0,0,4,5,1,5,2,4,5,6,7,6,7,6,7,2,4,2,7,3,0,2,0,0,2,0,0,3,0,0,4,5,1,5,2,4,5,6,7,6,7,2,4,2,7,3,0,2,0,0,2,0,0,3,0,0,0,4,5,1,5,5,2,4,5,6,7,6,7,6,7,2,2,4,2,7,3,0,2,0,0,2,0,0,3,0,0,0,0,2,0,0,0,2,0,0,0,1,1,1,1,5,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,2,0,0,0,0,2,0,0,0,0,2,0,0,0,0,2,0,0,0,0,2,0,0,0,0,0,2,0,0,0,0,0,2,0,0,0,0,0,0,0,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0$ 采用LRU替换策略，设初始时主存为空。1）画出每个页号访问请求之后存放在主存中的位置。2）计算主存的命中率。
04.【2011统考真题】某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB 主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如下的左图和右图所示，图中页框号及标记字段的内容为十六进制形式。

回答下列问题：

1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？

2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/a83251329116dd061c4cd041f8a00c1a4f65f03f94dbe7445e55d49d1ffe81c9.jpg)

3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。

4）假定为该机配置一个四路组相联的TLB，共可存放8个页表项，若其当前内容（十六进制）如下图所示，则此时虚拟地址024BACH所在的页面是否存在主存中？要求说明理由。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/39640b3a3488ba9948d3efe47bed443c8606784f33dda3208976292f8f49a506.jpg)

05.【2016统考真题】某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB；TLB采用全相联映射；Cache数据区大小为64KB，按二路组相联方式组织，主存块大小为64B。存储访问过程的示意图如下。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/8a5ccae841ba4336d4bf7ebd07f035d4f3ee3c03366776b2baec7225c885b492.jpg)
回答下列问题：

1）图中字段A～G的位数各是多少？TLB标记字段B中存放的是什么信息？2）将块号为4099的主存块装入Cache时，所映射的Cache组号是多少？对应的H字段内容是什么？3）是Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？4）为什么Cache可以采用直写策略，而修改页面内容时总是采用回写策略？

06.【2018统考真题】某计算机采用页式虚拟存储管理方式，按字节编址。CPU进行存储访问的过程如下图所示。根据该图回答下列问题。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/bf57f0c7b1cf63bf4768a5cfd1834fc0b39f206f3dcdfbe951e8c66520724b32.jpg)

1）主存物理地址占多少位？2）TLB采用什么映射方式？TLB是用SRAM还是用DRAM实现？

3）Cache采用什么映射方式？若Cache采用LRU替换算法和回写策略，则Cache每行中除数据（Data）、Tag和有效位外，还应有哪些附加位？Cache总容量是多少？Cache中有效位的作用是什么？

4）若CPU给出的虚拟地址为0008C040H，则对应的物理地址是多少？是否在Cache中命中？说明理由。若CPU给出的虚拟地址为 $0007\,\mathrm{C}260\mathrm{H}$ ，则该地址所在主存块映射到的Cache组号是多少？

07.【2021统考真题】假设计算机M的主存地址为24位，按字节编址；采用分页存储管理方式，虚拟地址为30位，页大小为4KB；TLB采用二路组相联方式和LRU替换策略，共8组。请回答下列问题。

1）虚拟地址中哪几位表示虚页号？哪几位表示页内地址？2）已知访问TLB时虚页号高位部分用作TLB标记，低位部分用作TLB组号，M的虚拟地址中哪几位是TLB标记？哪几位是TLB组号？

3）假设TLB初始时为空，访问的虚页号依次为10,12,16.7,26,4,12和20，在此过程中，哪一个虚页号对应的TLB表项被替换？说明理由。4）若将M中的虚拟地址位数增加到32位，则TLB表项的位数增加几位？
08.【2023统考真题】已知计算机M的字长为32位，按字节编址，采用请求调页策略的虚 拟存储管理方式，虚拟地址为32位，页大小为4KB；数据Cache采用4路组相联映射方式，数据区大小为8KB，主存块大小为 $32\mathrm{B}_{c}$ 、现有C语言程序段如下：int a[24][64]; for(  $\scriptstyle{\dot{\mathbf{1}}}=0$   $_{\mathrm{i}<24}$   $\ \ \ \mathrm{i}_{\ ++}$  for(  $\scriptstyle{\dot{\mathbf{\rho}}}=0$   ${<}64$   $\j++$  )a[i][j]  $\scriptstyle=10$  已知二维数组a按行优先存放，在虚拟地址空间中分配的起始地址为00422000H,sizeof(int) $=4$ 假定在M上执行上述程序段之前数组a不在主存，且在该程序段执行过程中不会发生页面置换。请回答下列问题：1）数组a分布在几个页面中？对于数组a的访问，会发生几次缺页异常？页故障地址各是什么?2）不考虑变量i和j，该程序段的数据访问是否具有时间局部性？为什么？3）计算机M的虚拟地址（A31～A0）中哪几位用作块内地址？哪几位用作Cache组号？a[1][0]的虚拟地址是多少？其所在主存块对应的Cache组号是多少？4)数组a占用多少主存块？假设上述程序段执行过程中数组a的访问不会和其他数据发生Cache访问冲突，则数组a的Cache命中率是多少？若将循环中i和j的次序按如下方式调换：for(  $\mathtt{j}\!=\!0$   $j\!<\!64$   $\j++$  for(  $\scriptstyle{\dot{\mathbf{z}}}=0$   $_{\mathrm{i}<24}$   $\dot{\mathbf{\nabla}}^{\dot{\mathbf{L}}}+\dot{\mathbf{\nabla}}^{\dot{\mathbf{L}}}$  a[i][j]  $^{=10}$  则数组a的Cache命中率又是多少？

# 4.1.6 本节习题精选

## 一、单项选择题

01.下列关于指令集体系结构和指令系统的说法中，错误的是（）

A.指令集体系结构位于计算机软/硬件的交界面上B.指令集体系结构是指低级语言程序员所看到的概念结构和功能特性C.任何程序运行前都要先转换为机器语言程序D.指令系统和机器语言是无关的

02.下列有关指令集体系结构（ISA）的叙述中，错误的是（）

A.ISA规定了执行每条指令时所包含的控制信号B.ISA规定了指令获取操作数的方式，即寻址方式C.ISA规定了所有指令的集合，包括指令格式和操作类型D.ISA规定了程序可访问的寄存器个数、存储空间大小、编址方式和大端/小端方式

03.在CPU执行指令的过程中，指令的地址由（）给出。

A.程序计数器（PC）B.指令的地址码字段C.操作系统D.程序员

04.运算型指令的寻址与转移型指令的寻址的不同点在于（）。

A.前者取操作数，后者决定程序转移地址B.后者取操作数，前者决定程序转移地址C.前者是短指令，后者是长指令D.前者是长指令，后者是短指令

05.程序控制类指令的功能是（）

A.进行算术运算和逻辑运算B.进行主存与CPU之间的数据传送
C.进行CPU和I/O设备之间的数据传送D.改变程序执行的顺序

06.下列指令中不属于程序控制指令的是（）

A.无条件转移指令B.条件转移指令C.中断隐指令 D.循环指令

07.下列指令中应用程序不准使用的指令是（）A.循环指令 B.转换指令 C.特权指令 D.条件转移指令

08.堆栈计算机中，有些堆栈零地址的运算类指令在指令格式中不给出操作数的地址，参加的两个操作数来自（）

A.累加器和寄存器B.累加器和暂存器C.堆栈的栈顶和次栈顶单元D.堆栈的栈顶单元和暂存器

09.以下叙述错误的是（）。

A.为了便于取指令，指令的长度通常为存储字长的整数倍B.单地址指令是固定长度的指令C.单字长指令可加快取指令的速度D.单地址指令可能有一个操作数，也可能有两个操作数

10.能够完成两个数的算术运算的单地址指令，地址码指明一个操作数，另一个操作数来自(）方式。

A.立即寻址 B.隐含寻址 C.间接寻址 D.基址寻址

11.设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址单元数是CO。

A.  $2^{24}$  B.  $2^{23}$  C.  $2^{22}$  D.221

12.某指令系统有200条指令，对操作码采用固定长度二进制编码，最少需要用（）位。A.4 B.8 C.16 D.32

13.在指令格式中，采用扩展操作码设计方案的目的是（）

A.减少指令字长度B.增加指令字长度C.保持指令字长度不变而增加指令的数量D.保持指令字长度不变而增加寻址空间

14.一个计算机系统采用32位单字长指令，地址码为12位，若定义了250条二地址指令，则还可以有（）条单地址指令。

A.  $2^{12}$  B.  $2^{13}$  C.  $2^{14}$  D.  $3{\times}2^{13}$

15.【2017统考真题】某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条、二地址指令107条，每个地址字段为6位，则指令字长至少应该是()。

A.24位B.26位C.28位D.32位

16.【2022统考真题】下列选项中，属于指令集体系结构（ISA）规定的内容是（）。

I.指令字格式和指令类型IⅡ.CPU的时钟周期III.通用寄存器个数和位数IV.加法器的进位方式

A.仅I、IIB.仅I、IⅢIC.仅II、IVD.仅I、III、IV

17.【2022统考真题】设计某指令系统时，假设采用16位定长指令字格式，操作码使用扩展编码方式，地址码为6位，包含零地址、一地址和二地址3种格式的指令。若二地址指令有12条，一地址指令有254条，则零地址指令的条数最多为（）。
A.0 B.2 C.64 D.128

## 二、综合应用题

01.一个处理器中共有32个寄存器，使用16位立即数，其指令系统结构中共有142条指令。在某个给定的程序中， $20\%$ 的指令带有一个输入寄存器和一个输出寄存器； $30\%$ 的指令带有两个输入寄存器和一个输出寄存器； $25\%$ 的指令带有一个输入寄存器、一个输出寄存器、一个立即数寄存器；其余 $25\%$ 的指令带有一个立即数输入寄存器和一个输出寄存器。

1）对于以上4种指令类型中的任意一种指令类型来说，共需要多少位？假定指令系统结构要求所有指令长度必须是8的整数倍。2）与使用定长指令集编码相比，当采用变长指令集编码时，该程序能够少占用多少存储器空间？

02.假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址3种格式。1）设操作码固定，若零地址指令有 $M$ 种，一地址指令有 $N$ 种，则二地址指令最多有几种？2）采用扩展操作码技术，二地址指令最多有几种？3）采用扩展操作码技术，若二地址指令有 $P$ 条，零地址指令有 $\boldsymbol{\mathcal{Q}}$ 条，则一地址指令最多有几种？

03.在一个36位长的指令系统中，设计一个扩展操作码，使之能表示下列指令：

1）7条具有两个15位地址和一个3位地址的指令。2）500条具有一个15位地址和一个3位地址的指令3）50条无地址指令。

# 4.2.3 本节习题精选

## 一、单项选择题

01.指令系统中采用不同寻址方式的目的是（）。

A.提供扩展操作码的可能并降低指令译码难度B.可缩短指令字长，扩大寻址空间，提高编程的灵活性C.实现程序控制D.三者都正确

02.采用直接转移的无条件转移指令的功能是将指令中的地址码送入（）。

A.程序计数器（PC）B.累加器（ACC）C.指令寄存器（IR）D.地址寄存器（MAR）

03.为了缩短指令中某个地址段的位数，有效的方法是采取（）A.立即寻址 B.变址寻址 C.间接寻址 D.寄存器寻址

04.简化地址结构的基本方法是尽量采用（）A.寄存器寻址B.隐含寻址C.直接寻址D.间接寻址

05.在指令寻址的各种方式中，获取操作数最快的方式是（）A.直接寻址B.立即寻址C.寄存器寻址D.间接寻址

06.假定指令中地址码所给出的是操作数的有效地址，则该指令采用（）A.直接寻址B.立即寻址C.寄存器寻址D.间接寻址

07.设指令中的地址码为A，变址寄存器为X，程序计数器为PC，则变址间址寻址方式的操作数的有效地址EA是（）。

A.  $((\mathrm{PC})+\mathrm{A})$  B.  $((\mathrm{X})+\mathrm{A})$  C.  $\mathrm{(X)}+\mathrm{(A)}$  D.  $\mathrm{(X)+A}$

08.（）便于处理数组问题。

A.间接寻址B.变址寻址C.相对寻址D.基址寻址

09.堆栈寻址方式中，设A为累加器，SP为堆栈指示器， $\mathbf{M}_{s p}$ 为SP指示的栈顶单元。若进栈操作的动作是 $(\mathrm{A}){\rightarrow}\mathrm{M}_{\mathrm{sp}},(\mathrm{SP})-1{\rightarrow}\mathrm{SP}$ ，则出栈操作的动作应为（）。

A.  $(\mathbf{M}_{\mathrm{sp}})\,\rightarrow\!\mathrm{A},(\mathrm{SP})+1\!\rightarrow\!\mathrm{SP}$  B.  $(\mathrm{SP})+1{\rightarrow}\mathrm{SP},(\mathrm{M}_{\mathrm{SP}})\rightarrow\mathrm{A}$  C.(SI  $\mathrm{P})-1{\rightarrow}\mathrm{SP},(\mathrm{M}_{\mathrm{SP}})\ {\rightarrow}\mathrm{A}$  D.  $(\mathbf{M}_{\mathrm{SP}}){\rightarrow}\mathbf{A},(\mathrm{SP})-1{\rightarrow}\mathrm{SP}$

10.相对寻址方式中，指令所提供的相对地址实质上是一种（）

A.立即数B.内存地址C.以本条指令在内存中首地址为基准位置的偏移量D.以下条指令在内存中首地址为基准位置的偏移量

11.下列关于堆栈寻址的描述中，错误的是（）

A.可以用内存来实现堆栈B.堆栈寻址要求计算机中设有堆栈C.可以用硬盘来实现堆栈，称为硬堆栈D.可以用寄存器组来实现堆栈
12.指令寻址方式有顺序和跳跃两种，采用跳跃寻址方式可以实现（）。

A.程序浮动B.程序的无条件浮动和条件浮动C.程序的无条件转移和条件转移D.程序的调用

13.寄存器R1、R2均为16位，指令MOVR1,[R2]的功能是把内存数据传送至寄存器R1，寻址方式为寄存器间接寻址。R2的值为1234H，内存单元1234H存放数据56H，内存单元1235H存放数据78H，采用小端方式存储。则执行指令后R1的值为（）。

A.5678H B.7856H C.8765H D.6587H

14.某计算机机的字长为16位，主存按字编址。转移指令由两个字节组成，采用相对寻址，第一个字节为操作码字段，第二个字节为相对偏移量字段。若某转移指令所在的主存地址为4000HI，相对偏移量字段的内容为 $06\mathrm{H}$ ，则该转移指令执行后的PC值为（）。

A.4002H B.4004H C.4007H D. 4008H

15.某计算机的指令字长为16位，由低到高第0～7位是形式地址D，第8～9位为寻址特征位X，第10\~15位为操作码。当 $X=00$ 时为直接寻址；当 $X=01$ 时使用X1进行变址寻址；当 $\mathrm{X}=10$ 时使用X2进行变址寻址；当 $\mathrm{X}=11$ 时为相对寻址。设 $(\mathrm{PC})=1234\mathrm{H}$  $\mathrm{(X1)}=0005\mathrm{H}$ ， $(\mathrm{X}2)=1188\mathrm{H}$ ，则指令2222H的有效地址是（）。

A.1256H B.0027H C.2222H D.11AAH

16.某机器指令字长为16位，主存按字节编址，取指令时，每取一字节，PC自动加1。当前指令地址为 $2000\mathrm{H}$ ，指令内容为相对寻址的无条件转移指令，指令中的形式地址为 $40\mathrm{H}.$ 。则取指令后及指令执行后PC的内容为（）。

A.2000H,2042HB.2002H，2040HC.2002H,2042H D.2000H,2040H

17.某计算机的主存容量为 $4{\bf{M}}{\times}16$ 位，且存储字长等于指令字长，若该机能完成97种操作，操作码位数固定，且有直接、间接、基址、变址、相对、立即六种寻址方式，则相对寻址的偏移量范围为（）。

A.  $(-32,+31)$  B.(-64,  $+63)$  C.(-128,  $+127)$  D.(-256,  $+255$

18.对按字寻址的机器，程序计数器和指令寄存器的位数各取决于（）

A.机器字长，存储器的字数B.存储器的字数，指令字长C.指令字长，机器字长D.地址总线宽度，存储器的字数

19.假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则（）方式下访问到的操作数为200。

A.直接寻址200B.寄存器间接寻址（R）C.存储器间接寻址（200） D.寄存器寻址R

20.假设某条指令的第一个操作数采用寄存器间接寻址方式，指令中给出的寄存器编号为8，8号寄存器的内容为 $1200\mathrm{H}$ ，地址为1200H的单元中的内容为12FCH，地址为12FCH的单元中的内容为38D8H，而地址为38D8H的单元中的内容为88F9H，则该操作数的有效地址为（）。

A.1200H B.12FCH C.38D8H D.88F9H

21.设相对寻址的转移指令占3B，第一字节为操作码，第二、三字节为相对位移量（补码表示），而且数据在存储器中采用以低字节为字地址的存放方式。每当CPU从存储器取出一字节时，即自动完成 $(\mathrm{PC})+1{\rightarrow}\mathrm{PC}$ 。若PC的当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三字节的机器代码是（）；若PC的当前值为240（十进制），要求转移到200（十进制），则转移指令的第二、三字节的机器代码是（）。
A.2FH、FFH B.D5H、00H C.D5H、FFH D.2FH、00H

22.某计算机按字节编址，采用大端方式，某指令的一个操作数的机器数为ABCD00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为 $\mathrm{C000\,0000H}$ ，则该操作数的LSB（即FFH）存放的地址是（）。

A.C000 FF00H B.C000FF03H C.BFFF FFOOH D.BFFFFF03H

23.关于指令的功能及分类，下列叙述中正确的是（）。

A.算术与逻辑运算指令，通常完成算术运算或逻辑运算，都需要两个数据B.移位操作指令，通常用于把指定的两个操作数左移或右移一位C.转移指令、子程序调用与返回指令，用于解决数据调用次序的需求D.特权指令，通常仅用于实现系统软件，这类指令一般不提供给用户

24.【2009统考真题】某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由2字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一字节PC自动加1。若某转移指令所在主存地址为 $2000\mathrm{H}$ ，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是（）。

A.2006H B.2007H C.2008H D.2009H

25.【2011统考真题】偏移寻址通过将某个寄存器的内容与一个形式地址相加来生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（）。

A.间接寻址B.基址寻址C.相对寻址D.变址寻址

26.【2011统考真题】某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是()。

$$
\mathrm{CF+OF=1}\qquad\mathrm{B.}\quad\overline{{\mathrm{SF}}}+\mathrm{ZF}=1\qquad\mathrm{C.}\quad\overline{{\mathrm{CF+ZF}}}=1\qquad\mathrm{~D.}\quad\overline{{\mathrm{CF+SF}}}=1

$$

27.【2013统考真题】假设变址寄存器R的内容为 $1000\mathrm{H}$ ，指令中的形式地址为 $2000\mathrm{H}$ ；地址1000H中的内容为 $2000\mathrm{H}$ ，地址 $2000\mathrm{H}$ 中的内容为 $3000\mathrm{H}$ ，地址 $3000\mathrm{H}$ 中的内容为4000H，则变址寻址方式下访问到的操作数是（）

A.1000H B.2000H C.3000H D.4000H

28.【2014统考真题】某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含 寻址方式位）为8位，STORE指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任意一个通用寄存器，且偏移量用补码表示，则STORE指令中偏移量的取值范围是（）

A.  $-32768\!\sim\!+32767$  B.-32767\~+32768 C.  $-65536{\sim}+65535$  D.-65535\~+65536

29.【2016统考真题】某指令格式如下所示。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/166d38835f2db06c70a799c92705c61cd8b55a080b964360cf86301a51f5b356.jpg)

其中M为寻址方式，I为变址寄存器编号，D为形式地址。若采用先变址后间址的寻址方式，则操作数的有效地址是（）。

A.  $\mathrm{I}+\mathrm{D}$  B.  $(\mathrm{I})+\mathrm{D}$  C. (I) + D) D.(I) + D
30.【2017统考真题】下列寻址方式中，最适合按下标顺序访问一维数组元素的是（）。A.相对寻址B.寄存器寻址C.直接寻址D.变址寻址

31.【2018统考真题】按字节编址的计算机中，某double型数组A的首地址为 $2000\mathrm{H}$ ，使用变址寻址和循环结构访问数组A，保存数组下标的变址寄存器的初值为0，每次循环取一个数组元素，其偏移地址为变址值乘以sizeof(double)，取完后变址寄存器的内容自动加1。若某次循环所取元素的地址为2100H，则进入该次循环时变址寄存器的内容是（）。

A. 25 B.32 C.64 D.100

32.【2019统考真题】某计算机采用大端方式，按字节编址。某指令中操作数的机器数为1234 FF00H，该操作数采用基址寻址方式，形式地址（用补码表示）为FF12H，基址寄存器的内容为 $\mathrm{F}000\,\,0000\mathrm{H}$ ，则该操作数的LSB（最低有效字节）所在的地址是（）

A.F000FF12H B.F000FF15H C.EFFFFF12H D.EFFFFF15H

33.【2020统考真题】某计算机采用16位定长指令字格式，操作码位数和寻址方式位数固定，指令系统有48条指令，支持直接、间接、立即、相对4种寻址方式。在单地址指令中，直接寻址方式的可寻址范围是（）。

A.0\~255 B.0\~1023 C.-128\~127 D.-512\~511

34.【2023统考真题】某运算类指令中有一个地址码为通用寄存器编号，对应通用寄存器中存放的是操作数或操作数的地址，CPU区分两者的依据是（）。

A.操作数的寻址方式B.操作数的编码方式C.通用寄存器的编号 D.通用寄存器的内容

## 二、综合应用题

01.某机字长为16位，存储器按字编址，访问内存指令格式如下：

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/69085a9ac51c64fe5ffb44c6b9705680feffe1e4b86980317cefe936a1ceedf5.jpg)

其中，OP为操作码，M为寻址特征，A为形式地址。设PC和Rx分别为程序计数器和变址寄存器，字长为16位，问：

1）该指令能定义多少种指令？2）下表中各种寻址方式的寻址范围为多少？3）写出下表中各种寻址方式的有效地址EA的计算公式。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/345fa59f371ae7490d9bd35f932c168428ffda82fc702077bb20af965d0f489b.jpg)

02.一条双字长的LOAD指令存储在地址为200和201的存储位置，该指令将指定的内容装入累加器（ACC）中。指令的第一个字指定操作码和寻址方式，第二个字是地址部分。主存内容示意图如下图所示。PC值为200，R1值为400，XR（变址寄存器）值为100。指令的寻址方式字段可指定任何一种寻址方式。请在下列寻

址方式中，分析装入ACC的值为多少。

1）直接寻址。2）立即寻址。3）间接寻址。4）相对寻址。5）变址寻址。 6）寄存器R1寻址。7）寄存器R1间接寻址。
![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/b5e7443bf488a10ed4cedd05ab50d9871641a5be6ed61ce30660d8f8d2e1b753.jpg)

03.某机的机器字长为16位，主存按字编址，指令格式如下：

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/22557510901d1f58bb4b6b88b3a82fabd25e5fb92a05f77c8e6fb176ba98d5c8.jpg)

其中，D为位移量；X为寻址特征位。 $X\,{=}\,00$ ：直接寻址。 $X=01$ ：用变址寄存器X1进行变址。 $\mathrm{X}=10$ ：用变址寄存器X2进行变址。 $\mathrm{X}=11$ ：相对寻址。

设( $\mathrm{PC})=1234\mathrm{H}$ ， $(\mathrm{X1})=0037\mathrm{H}$ ， $\mathrm{(X2)}=1122\mathrm{H}$ （H代表十六位进制数），请确定下列指令的有效地址：

$\textcircled{\scriptsize{1}}$  4420H  $\circledcirc$  2244H  $\textcircled{3}$  1322H  $\textcircled{4}$  3521H  $\textcircled{5}$  6723H

04.某计算机字长16位，标志寄存器FLAGS中的ZF、SF和OF分别是零标志、符号标志和溢出标志，采用双字节字长指令字。假定bgt（大于零转移）指令的第一个字节指明操作码和寻址方式，第二个字节为偏移地址 $\mathrm{Immm8}$ ，用补码表示。指令功能是：若 $[\mathrm{{ZF}}+(\mathrm{{SF}}\oplus\mathrm{{OF}})=0$ ），则 $\mathrm{PC}=\mathrm{PC}+2+\mathrm{mm}8{\times}2$ ；否则， $\mathrm{PC}=\mathrm{PC}+2$ 请回答下列问题：1）该计算机的编址单位是多少？

2）bgt指令执行的是有符号整数比较，还是无符号整数比较？3）偏移地址 $\mathrm{Imm98}$ 的含义是什么？转移目标地址的范围是什么？

05.一条双字长的取数指令（LDA）存于存储器的200和201单元，其中第一个字为操作码OP和寻址特征M，第二个字为形式地址A。假设PC的当前值为200，变址寄存器IX的内容为100，基址寄存器的内容为200，存储器相关单元的内容如下表所示：
![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/562395faec3717f33547d0f0302853a43439d98ea75e71f6326ec2281b574128.jpg)

下表的各列分别为寻址方式、该寻址方式下的有效地址及取数指令执行结束后累加器（AC）的内容，试补全下表：

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/c9e5a7c8c8d7ea0791d08301756f2c1a62f4545141b2f554405a0cd8bb88ecaa.jpg)

06.【2010统考真题】某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用单字长指令格式，指令各字段定义如下：

转移指令采用相对寻址方式，相对偏移量用补码表示，寻址方式定义见下表。
![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/8263dbd9ea82b564ccdc51d7f4dd85d322a382f5864bcb8da1bb74ceda1f89b5.jpg)

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/968d3ac1cbb7799fffdc37e47a26a2f9ea3b17fa64f684f594e6ee48a9699910.jpg)
注：（X）表示存储器地址X或寄存器X的内容。

回答下列问题：

1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？

2）转移指令的目标地址范围是多少？

3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，5678H中的内容为1234H，则汇编语句“add（R4)， $(\mathrm{R}5)^{+"}$ （逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？

07.【2013统考真题】某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包含进位/借位标志CF、零标志ZF和符号标志NF。假定为该机设计了条件转移指令，其格式如下：

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/bd090848c3b6d20adec684d6082aa7bf4fc448592c7cff60d8ca94ec38f794ef.jpg)
其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测位为1时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移。例如，若 $\mathrm{C}=1\,,\;\;\mathrm{Z}=0\,,\;\;\mathrm{N}=1\,,$ 则需检测CF和NF的值，当 $\mathrm{CF}=1$ 或 $\mathrm{NF}=1$ 时发生转移；OFFSET是相对偏移量，用补码表示。转移执行时，转移目标地址为（PC） $^{+}\;^{2}\;^{+}$  $2\times$ OFFSET；顺序执行时，下一条指令地址为 $(\mathrm{PC})+2$ 。请回答下列问题：

1）该计算机存储器是按字节编址还是按字编址？该条件转移指令向后（反向）最多可跳转多少条指令？

2）某条件转移指令的地址为200CH，指令内容如下图所示，若该指令执行时 $\mathrm{CF}=0$  $\mathrm{{ZF=0,~NF=1,}}$ 则该指令执行后PC的值是多少？若该指令执行时 $\mathrm{CF}=1$ ， $Z\mathrm{F}=0$  ${\mathrm{NF}}=0$ ，则该指令执行后PC的值又是多少？请给出计算过程。

3）实现“无符号数比较小于或等于时转移”功能的指令中，C、乙和 $_\mathrm{N}$ 应各是什么？4）以下是该指令对应的数据通路示意图，要求给出图中部件 $\circledast$  $\circledast$ 的名称或功能说明。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/c00eb9f5c955eeabd983c94625c30069216dd124eaf07637b8bef94059f4a115.jpg)

08.【2015统考真题】题中描述的计算机，某部分指令执行过程的控制信号如下所示。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/cb24dd81822657d2396ca5bcdcdc3739697a39b112fe39cf7c3d7c0ae0a67eee.jpg)

该机指令格式如下图所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为0和1，通用寄存器R0\~R3的编号分别为 $0,1,2$ 和3。
![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/2247beed8defa773350d5fc444bbe870e2b5f37656bb143f8d39042639984a60.jpg)

回答下列问题：

1）该机的指令系统最多可定义多少条指令？

2）假定inc、shl和sub指令的操作码分别为01H、 $\mathrm{02H}$ 和 $03\mathrm{H}$ ，则以下指令对应的机器代码各是什么？

$\textcircled{\scriptsize{1}}$  inc R1  $(\mathrm{R1})+1{\rightarrow}\mathrm{R1}$   $\circledcirc$  shl R2,R1  $(\mathrm{R1})\!<\!1\!\to\!\mathrm{R2}$   $\textcircled{3}$  sub R3,（R1),R2  $((\mathrm{R}1))-(\mathrm{R}2)\to\mathrm{R}3$

3）假设寄存器X的输入和输出控制信号分别为Xin和Xout，其值为1表示有效，为0表示无效（如 $\mathrm{PCout}=1$ 表示PC内容送总线）；存储器控制信号为MEMop，用于控制存储器的读（read）和写（write）操作。写出本题第一幅图中标号 $\circledcirc$  $^\mathrm{\textregistered}$ 处的控制信号或控制信号的取值。

4）指令“subR1，R3，（R2)”和“incR1”的执行阶段至少各需要多少个时钟周期？

09.【2021统考真题】假定计算机M字长为16位，按字节编址，连接CPU和主存的系统总线中地址线为20位、数据线为8位，采用16位定长指令字，指令格式及说明如下：

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/643b2dc33f1b73efd15a6b6c359e2c92c8f5ce4ab0cfa92e7e42e0841534381f.jpg)

其中， $\mathrm{op}1\sim\mathrm{op}3$ 为操作码，rs，rt和rd为通用寄存器编号，R[r]表示寄存器r的内容，imm为立即数，target为转移目标的形式地址。请回答下列问题。

1）ALU的宽度是多少位？可寻址主存空间大小为多少字节？指令寄存器、主存地址寄 存器（MAR）和主存数据寄存器（MDR）分别应有多少位？

2）R型格式最多可定义多少种操作？I型和J型格式总共最多可定义多少种操作？通用寄存器最多有多少个？

3）假定0p1为0010和0011时，分别表示有符号整数减法和有符号整数乘法指令，则指令01B2H的功能是什么（参考上述指令功能说明的格式进行描述）？若1，2，3号通用寄存器当前内容分别为B052H，0008H，0020H，则分别执行指令01B2H和01B3H后，3号通用寄存器内容各是什么？各自结果是否溢出？

4）若采用1型格式的访存指令中imm（偏移量）为有符号整数，则地址计算时应对imm 进行零扩展还是符号扩展？

5）无条件转移指令可以采用上述哪种指令格式？

# 4.3.5 本节习题精选

## 一、单项选择题

01.假设 $\mathrm{R}[\mathrm{ax}]=\mathrm{FFE}8\mathrm{H}$ ， $\mathrm{R}[\mathrm{bx}]=7\mathrm{FE6H}$ ，执行指令“addax,bx”后，寄存器的内容和各标志的变化为（）。

A. $\mathrm{R}[\mathrm{ax}]=7\mathrm{FCEH}$ ， $\mathrm{OF}=1\,,\,\,\,\mathrm{SF}=0\,,\,\,\,\mathrm{CF}=0\,,\,\,\,\mathrm{ZF}=0$ B.  $\mathrm{R}[\mathrm{bx}]=7\mathrm{FCEH}$   $\mathrm{~\,~OF=l\,,~\,SF=0,~\,CF=0\,,~\,ZF=0~}$  C.  $\mathrm{R}[\mathrm{ax}]=7\mathrm{FCEH}$   $\mathrm{OF}=0,\;\;\mathrm{SF}=0,\;\;\mathrm{CF}=1,\;\;\mathrm{ZF}=0$  D. $\mathrm{R}[\mathrm{bx}]=7\mathrm{FCEH}$ ， $\mathrm{OF}=0,\;\;\mathrm{SF}=0,\;\;\mathrm{CF}=1,\;\;\mathrm{ZF}=0$

02.假设 $\mathrm{R}[\mathrm{ax}]=7\mathrm{FE6H}$ ， ${\sf R}[{\sf b x}]=$ FFE8H，执行指令“subbx,ax”后，寄存器的内存和各标志的变化为（）。

$$
\begin{array}{l l}{\mathrm{R[ax]=8002H,~\OF=0,~\SF=1,~CF=1,~\ZF=0}}\\ {\mathrm{R[bs]=8002H,~\OF=0,~\SF=1,~CF=0,~\ZF=0}}\\ {\mathrm{R[ax]=8002H,~\OF=1,~\SF=1,~CF=0,~\ZF=0}}\\ {\mathrm{R[bs]=8002H,~\OF=1,~\SF=1,~CF=0,~\ZF=0}}\end{array}

$$

03.某计算机的数据采用小端方式存储，减法指令“subax,imm”的功能为 $\mathrm{(ax)-inmm\rightarrowax}$ imm表示立即数，该指令对应的十六进机器码为2dxxxx（从左到右以字节为单位由低地址到高地址），其中xxxx对应imm的机器码，若 $\mathrm{imm}=-3,\ \mathrm{(ax)}=7$ ，则该指令对应的机器码和执行后OF标志位的值分别为（）。

A.2DFFFDH，0B.2DFFFDH，1 C.2DFDFFH,0 D.2DFDFFH,1

04.某C语言程序中对数组变量b的声明为“intb[10][5];”，有一条for语句如下：for(  $\scriptstyle{\dot{\mathbf{1}}}=0$   $\scriptstyle{\dot{\Sigma}}\,<\,\Sigma\,0$   $\ \ \mathrm{i}_{\ ++}$  1 for(  $\scriptstyle{\dot{\mathbf{j}}}=0$   ${<}5$  ;j++) sum+  $\mathrm{\Sigma}_{\mathrm{\Sigma}}=\mathrm{\Sigma}_{0}$  [i] [j ] ;

假设执行到“sum $\scriptstyle{\mathrm{~\!~+=}}$ b[i][i];”时，sum的值在eax中，b[i][o]所在的地址在edx中，j在esi中，则“sum+=b[i][i];”所对应的指令（Intel格式）可以是（）。

A.add d word p tre a x,[edx+esi\*4] B.add dword ptreax,[edx+esi\*4] C.add dword ptreax,[edx+esi\*2] D. add dword ptr eax, [esi+edx\*2]

05.假设  $\mathrm{R}[\mathrm{eax}]=080480\mathrm{B}4\mathrm{H}$   $\mathrm{R}[\mathsf{e b x}]=00000011\mathrm{H}$   $\mathbf{M}[080480\mathrm{F}8\mathrm{H}]=00000\mathbf{B}0\mathrm{H}$  ，执行指 令“imul eax,[eax+ebx\*4],-16”后，寄存器或存储单元的内容变为（）。

A.R[eax]  $\mathrm{\Lambda=00000B00H}$  B.  $\mathbf{M}[080480\mathrm{F}8\mathrm{H}]=0000\mathbf{B}00\mathrm{H}$  C.R[eax]  $=$  FFFFF500H D.M[08048  $\mathrm{0F8H]=FFFFF5}$  OOH

06.程序 $\mathrm{P}$ 中有两个变量i和j，被分别分配在寄存器eax和edx 中，P中语句“if(i<j){..}"
对应的指令序列如下（左边为指令地址，中间为机器代码，右边为汇编指令），其中jle指令的偏移量为0d：

804846a 39c2 cmp dword ptr edx,eax 804846c 7e0d jle xxxxxxxx

若执行到804846aH处的cmp指令时， $\mathrm{i}=105$  $\mathrm{j}=100$ ，则jle指令执行后将会转到（）处的指令执行。

A.8048461H B.804846eH C.8048479H D.804847bH

07.假定全局数组a的声明为double $^{*}\mathrm{a}[8]$ ，a的首地址为 $80498\mathrm{c0H}$ ，变量i被分配在寄存器ecx中，现要将ai取到eax相应宽度的寄存器中，则所用的汇编指令是（）。

A. mov eax,  $\mathrm{[exc*4+80498c0H]}$  B.mov eax,  $\mathrm{\exc^{*}4+80498c0H}$  C.moveax,[ecx\*8+80498c0H] D.mov eax,ecx\*8+80498c0H

08.子程序调用指令的完整功能是（）

A.改变堆栈指针SP的值 B.改变程序计数器PC的值C.改变程序计数器PC的值和堆栈指针SP的值D.改变地址寄存器的值

09.下列关于选择结构语句“if（comp_A)then statement B；else statement C”对应的机器级代码表示的叙述中，错误的是（）。

A.一定包含一条无条件转移指令B.一定包含一条条件转移指令（分支指令）C.计算comp_A的代码段一定在条件转移指令之前D.statement B statement C

10.下列关于循环结构语句的机器级代码表示的叙述中，错误的是（）

A.一定至少包含一条条件转移指令B.不一定包含无条件转移指令C.循环结束条件可以用一条比较指令CMP来实现 D.循环体内执行的指令不包含条件转移指令

11.下列有关调用指令（转子指令）的叙述中，错误的是（）

A.与高级语言源程序中的过程调用相对应，一次过程调用对应一条调用指令B.指令执行时必须保留返回地址，调用指令随后一条指令的地址是返回地址C.嵌套调用时返回地址通常保存在栈中，非嵌套调用时可保存在特定寄存器中D.指令执行时将无条件转移到目标地址处，转移目标地址无须在指令中明显给出

12.假设P为调用过程，Q为被调用过程，程序在32位 $\mathrm{x86}$ 处理器上执行，以下是C语言程序中过程调用所涉及的操作：

$\textcircled{\scriptsize{1}}$ 过程Q保存P的现场，并为非静态局部变量分配空间 $\textcircled{2}$ 过程P将实参存放到Q能访问到的地方 $\textcircled{\scriptsize{3}}$ 过程P将返回地址存放到特定处，并转跳到Q执行 $\circledast$ 过程Q取出返回地址，并转跳回到过程P执行 $\circledast$ 过程Q恢复P的现场，并释放局部变量所占空间 $\circledcirc$ 执行过程Q的函数体

过程调用的正确执行步骤是（）1  $(\!\!2\!\!){\to}(\!\!3\!\!){\to}(\!\!4\!\!){\to}(\!\!1\!\!){\to}(\!\!5\!\!){\to}(\!\!6\!\!)$  B.  $\textcircled{2}$  一③→  $\textcircled{\scriptsize{1}}$  →  $\textcircled{4}$  →?→5 C.  $(\!\!2\!\!){\to}(\!\!3\!\!){\to}(\!\!1\!\!){\to}(\!\!6\!\!){\to}(\!\!5\!\!){\to}(\!\!4\!\!)$  D.  $\circledcirc$  →③→  $\textcircled{\scriptsize{1}}$  →  $\circledast$  →?→4

## 二、综合应用题

01.【2017统考真题】在按字节编址的计算机M上，f1的部分源程序（阴影部分）如下。将f1中的int都改成float，可得到计算fn）的另一个函数f2。

int fl（unsignedn）(int sum  $_{:=1}$  power  $^{=1}$  for(unsignedi  $_{:=0}$   $\scriptstyle{\dot{\mathbf{1}}}<={\mathfrak{n}}-1$   $\dot{\mathbf{x}}_{++}$  power  $^{\star=2}$  sum  $+=$  power; return sum;

对应的机器级代码（包括指令的虚拟地址）如下：

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/607fd57b2b9f3a2bb1af57e36776ee9f6ac2b5385b71a2b83d93820161f523b7.jpg)

其中，机器级代码行包括行号、虚拟地址、机器指令和汇编指令。

1）计算机M是RISC还是CISC？为什么？2）f1的机器指令代码共占多少字节？要求给出计算过程。3）第20条指令cmp通过i减 $\mathrm{n-l}$ 实现对i和 $\mathrm{n-l}$ 的比较。执行f1（0）的过程中，当 $\mathrm{i}=0$ 时，cmp指令执行后，进位/借位标志CF的内容是什么？要求给出计算过程。4）第23条指令shl通过左移操作实现了power $^{*}2$ 运算，在f2中能否用shl指令实现power $^{*}2\,?$ 为什么？

02.【2019统考真题】已知 $f(n)=n!=n\times(n-1)\times(n-2)\times\cdots\times2\times1$ ，计算 $f(n)$ 的 C语言函数fI的源程序（阴影部分）及其在32位计算机M上的部分机器级代码如下：

ntf1（int n）{1 00401000 55 pushebp if(n>1) 11 00401018 837D0801 cmp dword ptr [ebp+8],1 120040101C7E17jlef1+35h（00401035）return n\*fl（n-l);13 0040101E 8B4508 mov eax,dword ptr [ebp+8] 14 00401021 83E801 sub eax, 1 15 00401024 50 push eax
16 00401025 E8D6FFFFFF cal1f1（00401000) 19 00401030 OFAFC1 imul eax,ecx 2000401033EB05jmpf1+3Ah（0040103a）else return 1; 21 00401035 B801000000mov eax,1 26 00401040 3BEC cmp ebp,esp 30 0040104A C3 ret

其中，机器级代码行包括行号、虚拟地址、机器指令和汇编指令，计算机M按字节编址，int型数据占32位。请回答下列问题：

1）计算（10）需要调用函数f1多少次？执行哪条指令会递归调用f1？2）上述代码中，哪条指令是条件转移指令？哪几条指令一定会使程序跳转执行？3）根据第16行的call指令，第17行指令的虚拟地址应是多少？已知第16行的call指令采用相对寻址方式，该指令中的偏移量应是多少（给出计算过程）？已知第16行的call指令的后4字节为偏移量，M是采用大端方式还是采用小端方式？ $\mathrm{~4~})\ f(13)=6227020800$ ，但f1（13）的返回值为1932053504，为什么两者不相等？要使f1（13）能返回正确的结果，应如何修改f1的源程序？5）第19行的imul指令（有符号整数乘）的功能是R[eax]-R[eax]xR[ecx]，当乘法器输出的高、低32位乘积之间满足什么条件时，溢出标志 $\mathrm{OF}=1?$ 要使CPU在发生溢出时转异常处理，编译器应在imul指令后加一条什么指令？

03.【2019统考真题】对于题2，若计算机M的主存地址为32位，采用分页存储管理方式，页大小为4KB，则第1行的push指令和第30行的ret指令是否在同一页中（说明理由）？若指令Cache有64行，采用4路组相联映射方式，主存块大小为64B，则32位主存地址中，哪几位表示块内地址？哪几位表示Cache组号？哪几位表示标记（tag）信息？读取第16行的call指令时，只可能在指令Cache的哪一组中命中（说明理由）？

04.【2023统考真题】某C语言程序段在计算机M上的部分机器级代码如下，数组a的定义为“inta[24][64]；”，每个机器级代码行中依次包含指令序号、虚拟地址、机器指令和汇编指令。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/21008d381f9ea5a0865fc64418a80fde197442c9e18dcd2a4a8b1298c0ef3edf.jpg)
请回答下列问题。

1）第20条指令的虚拟地址是多少？

2）已知第2条jmp和第7条jge都是跳转指令，其操作码分别是EBH和7DH，跳转目标地址分别为00401084H、004010BCH，这两条指令都采用什么寻址方式？给出第2条指令jmp的跳转目标地址计算过程。3）已知第19条mov指令的功能为“a[i]li] $\leftarrow\!10^{\,\circ}$ ”，其中ecx和edx为寄存器名，00422000H是数组a的首地址，指令中源操作数采用什么寻址方式？已知edx中存放的是变量jecx中存放的是什么？根据该指令的机器码判断M采用的是大端还是小端方式。4）第一次执行第19条指令时，取指令过程中是否会发生缺页异常？为什么？

# 4.4.4 本节习题精选

## 单项选择题

01.下列关于RISC的叙述中，正确的是（）

A.RISC机一定采用流水技术B.采用流水技术的机器一定是RISC机C.RISC CISCD.CPU配备很少的通用寄存器

02.下列描述中，不符合RISC指令系统特点的是（）

A.指令长度固定，指令种类少 B.寻址方式种类尽量减少，指令功能尽可能强C.增加寄存器的数目，以尽量减少访存次数D.选取使用频率最高的一些简单指令，以及很有用但不复杂的指令

03.以下有关RISC的描述中，正确的是（）

A.为了实现兼容，新设计的RISC是从原来CISC系统的指令系统中挑选一部分实现的B.采用RISC技术后，计算机的体系结构又恢复到了早期的情况C.RISC的主要目标是减少指令数，因此允许以增加每条指令的功能的方法来减少指令系统所包含的指令数D.以上说法都不对

04.下列关于RISC和CISC的说法中，不正确的是（）

A.RISC指令格式种类少，寻址方式少，指令长度固定，更容易用硬布线电路实现B.CISC指令功能强大，寻址方式多，使于汇编程序员编程C.CISC指令格式种类多，所以更有利于编译优化D.RISC多数指令能够在一个时钟周期内完成，特别适合流水线工作
05.【2009统考真题】下列关于RISC的说法中，错误的是（）。

A.RISC普遍采用微程序控制器B.RISC大多数指令在一个时钟周期内完成C.RISC的内部通用寄存器数量相对CISC多D.RISC的指令数、寻址方式和指令格式种类相对CISC少

# 5.1.4 本节习题精选

## 一、单项选择题

01.下列部件不属于控制器的是（）

A.指令寄存器B.程序计数器C.程序状态字寄存器D.时序电路

02.通用寄存器是（）。

A.可存放指令的寄存器B.可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D.可编程指定多种功能的寄存器

03.CPU中保存当前正在执行指令的寄存器是（）A.指令寄存器B.指令译码器C.数据寄存器D.地址寄存器04.在CPU中，跟踪后继指令地址的寄存器是（）A.指令寄存器B.程序计数器C.地址寄存器D.状态寄存器
05.条件转移指令执行时所依据的条件来自（）

A.指令寄存器B.标志寄存器C.程序计数器D.地址寄存器

06.在所谓的 $n$ 位CPU中， $n$ 是指（）

A.地址总线线数B.数据总线线数 C.控制总线线数 D.I/O线数

07.在CPU的寄存器中，（）对用户是透明的。

A.程序计数器B.状态寄存器C.指令寄存器D.通用寄存器

08.指令（）从主存储器中读出。

A.总是根据程序计数器B.有时根据程序计数器，有时根据转移指令C.根据地址寄存器D.有时根据程序计数器，有时根据地址寄存器

09.程序计数器（PC）属于（）。

A.运算器B.控制器C.存储器D.ALU

10.下面有关程序计数器（PC）的叙述中，错误的是（）

A.PC中总是存放指令地址B.PC的值由CPU在执行指令过程中进行修改C.执行转移指令时，PC的值总是修改为转移指令的目标地址D.PC的位数一般和存储器地址寄存器（MAR）的位数一样

11.程序计数器（PC）可以使用字节地址或字地址，其位数取决于（）

1.存储器的容量II.机器字长I.指令字长A.I B.I和IⅢI C.II和II D.I、和Ⅲ

12.下列关于程序计数器（PC）的叙述中，错误的是（）

A.机器指令中不能显式地使用PCB.指令顺序执行时，PC值总是自动加1C.调用指令执行后，PC值一定是被调用过程的入口地址D.无条件转移指令执行后，PC值一定是转移目标地址

13.指令寄存器（IR）的位数取决于（）

A.存储器的容量B.机器字长C.指令字长D.存储字长

14.CPU中通用寄存器的位数取决于（）

A.存储器的容量B.指令的长度 C.机器字长 D.都不对

15.CPU中的通用寄存器，（）

A.只能存放数据，不能存放地址B.可以存放数据和地址C.既不能存放数据，又不能存放地址D.可以存放数据和地址，还可以替代指令寄存器

16.在计算机系统中表示程序和机器运行状态的部件是（）。

A.程序计数器B.累加寄存器C.中断寄存器D.程序状态字寄存器

17.状态寄存器用来存放（）

A.算术运算结果B.逻辑运算结果C.运算类型 D.算术、逻辑运算及测试指令的结果状态

18.下列关于标志寄存器（EFLAGS寄存器或PSW寄存器）的叙述中，错误的是（）。A.不需要像通用寄存器那样，对标志寄存器进行编号B.条件转移指令根据其中的一些的标志位来确定PC的值C.可以通过指令直接访问标志寄存器并修改它的值D.可以用它来存放执行指令得到的各种标志信息
19.控制器的全部功能是（）

A.产生时序信号B.从主存储器中取出指令并完成指令操作码译码C.从主存储器中取出指令、分析指令并产生有关的操作控制信号D.都不对

20.指令译码是指对（）进行译码。

A.整条指令B.指令的操作码字段C.指令的地址码字段D.指令的地址

21.CPU中不包括（）。

A.存储器地址寄存器B.指令寄存器C.地址译码器D.程序计数器

22.以下关于计算机系统的概念中，正确的是（）

I.CPU不包括地址译码器II1.CPU的程序计数器中存放的是操作数地址III.CPU中决定指令执行顺序的是程序计数器IV.CPU的状态寄存器对用户是完全透明的

A.I、ⅢIB.III、IVC.ⅡI、I、IVD.I、I、IV

23.间址周期结束后，CPU内寄存器MDR中的内容为（）。A.指令B.操作数地址C.操作数D.无法确定

24.一台32位计算机的主存储器容量为4GB，按字节编址，存储字长和指令字长都是32位。若指令按字边界对齐存放，则程序计数器（PC）的宽度至少是（）。

A.32位B.30位C.8位D.34位

25.【2010统考真题】下列寄存器中，汇编语言程序员可见的是（）。

A.存储器地址寄存器（MAR）B.程序计数器（PC）C.存储器数据寄存器（MDR）D.指令寄存器（IR）

26.【2016统考真题】某计算机的主存储器空间为4GB，字长为32位，按字节编址，采用32位字长指令字格式。若指令按字边界对齐存放，则程序计数器（PC）和指令寄存器（IR）的位数至少分别是（）。

A.30,30 B.30,32 C.32,30 D.32,32

## 二、综合应用题

01.CPU中有哪些专用寄存器？

# 5.2.4本节习题精选

## 单项选择题

01.计算机工作的最小时间周期是（）

A.时钟周期 B.指令周期 C.CPU周期 D.总线周期

02.采用DMA方式传递数据时，每传送一个数据就要占用（）

A.指令周期B.时钟周期C.机器周期D.存取周期

03.指令周期是指（）

A.CPU从主存取出一条指令的时间B.CPU执行一条指令的时间C.CPU从主存取出一条指令加上执行这条指令的时间D.时钟周期时间

04.在一条无条件跳转指令的指令周期内，程序计数器（PC）的值被修改了（）次。A.1B.2C.3D.不能确定05.取指操作后，程序计数器中存放的是（）

A.当前指令的地址B.程序中指令的数量C.已执行的指令数量D.下一条指令的地址

06.下列关于指令执行的叙述中，错误的是（）

A.指令周期的第一个操作是取指令B.为了进行取指操作，控制器需要得到相应的指令C.取指操作是控制器自动进行的D.指令执行时有些操作是相同或相似的

07.下列关于指令执行过程的叙述中，错误的是（）

A.取指操作是控制器固有的功能，不需要在操作码控制下完成B.所有指令的取指操作是相同的C.在指令长度相同的情况下，所有指令的取指操作是相同的D.中断周期是在指令执行完成后出现的

08.指令周期由一个到几个机器周期组成，第一个机器周期是（）

A.从主存中取出指令字 B.从主存中取出指令操作码 C.从主存中取出指令地址码 D.从主存中取出指令的地址
09.由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由（）来确定。

A.指令周期B.存取周期C.间址周期D.中断周期

10.下列有关机器周期的叙述中，错误的是（）

A.通常把通过一次总线事务访问一次主存或I/O的时间定为一个机器周期B.一个指令周期通常包含多个机器周期C.不同的指令周期所包含的机器周期数可能不同D.每个指令周期都包含一个中断响应机器周期

11.下列关于多周期CPU的说法中，合理的是（）

A.执行各条指令的机器周期数相同，各机器周期的长度均匀B.执行各条指令的机器周期数相同，各机器周期的长度可变C.执行各条指令的机器周期数可变，各机器周期的长度均匀D.执行各条指令的机器周期数可变，各机器周期的长度可变

12.以下关于间址周期的描述中，正确的是（)

A.所有指令的间址操作都是相同的B.凡是存储器间接寻址的指令，它们的操作都是相同的C.对于存储器间接寻址和寄存器间接寻址，它们的操作是不同的D.都不对

13.（）可区分存储单元中存放的是指令还是数据。A.控制器B.运算器C.存储器D.数据通路

14.下列关于各种字长的说法中，正确的是（）

I.指令字长等于机器字长的前提下，取指周期等于机器周期II.指令字长等于存储字长的前提下，取指周期等于机器周期IⅢI.指令字长和机器字长的长度没有任何关系IV.为了硬件设计方便，指令字长都和存储字长一样大

A.ⅡI、IⅢIB.ⅡI、II、IVC. I、III、IVD.I、IV

15.下列关于单周期CPU和多周期CPU的描述中，错误的是（）

A.执行任何指令，单周期CPU的时间都要小于多周期CPUB.单周期CPU部件冗余大，时间利用率低，多周期CPU则刚好相反C.单周期CPU在1个时钟周期内执行一条指令， ${\mathrm{CPI}}=1$ D.多周期CPU至少需要2个时钟周期才能执行一条指令， $\mathrm{CPI}>1$

16.【2009统考真题】冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。

A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元

17.【2011统考真题】假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则 在下列有关指令执行的叙述中，错误的是（）。

A.每个指令周期中CPU都至少访存一次 B.每个指令周期一定大于或等于一个CPU时钟周期C.空操作指令的指令周期中任何寄存器的内容都不会被改变D.当前程序在每条指令执行结束时都可能被外部中断打断

# 5.3.5 本节习题精选

## 一、单项选择题

01.下列不属于CPU数据通路结构的是（）

A.单总线结构 B.多总线结构 C.部件内总线结构D.专用数据通路结构

02.下列有关数据通路的叙述中，错误的是（）。

A.数据通路由若干组合逻辑元件和时序逻辑元件连接而成B.数据通路的功能由控制部件送出的控制信号决定C.ALU属于操作元件，用于执行各类算术和逻辑运算 D.通用寄存器属于状态元件，但不包含在数据通路中
03.在单总线的CPU中，（）

A.ALU的两个输入端及输出端都可与总线相连B.ALU的两个输入端可以与总线相连，但输出端需通过暂存器与总线相连C.ALU的一个输入端可以与总线相连，其输出端也可与总线相连D.ALU只能有一个输入端可以与总线相连，另一输入端需通过暂存器与总线相连

04.CPU内部如果多个部件共享一条总线，则每个部件与总线之间需设置一个常用的器件，CPU控制该器件的状态，实现某个部件与总线的连接或断开。该器件是（）。

A.触发器B.多路选择器C.三态门D.与非门

05.CPU内部电路通常采用总线连接方式，总线上信号流动的原则是（）。

1.每个时刻只有一个器件发出信息IIL.每个时刻有一个或多个器件发出信息II.每个时刻只有一个器件接收信息IV.每个时刻有一个或多个器件接收信息

A.I、IⅢIB.I、IVC. II、ⅢID. II、IV

06.下列关于单周期数据通路和多周期数据通路的说法中，正确的是（）

A.CPU C PI CPU C PIB.单周期CPU的时钟周期通常比多周期CPU的时钟周期短C.在一条指令执行过程中，单周期CPU中的每个控制信号取值一直不变，而多周期CPU中的控制信号可能会发生改变D.在一条指令执行过程中，单周期数据通路和多周期数据通路中的每个部件都可使用多次

07.采用CPU内部总线的数据通路与不采用CPU内部总线的数据通路相比，（）

A.前者性能较高B.后者的数据冲突问题较严重C.前者的硬件量大，实现难度高D.以上说法都不对

08.CPU的读/写控制信号的作用是（）。

A.决定数据总线上的数据流方向B.控制存储器操作的读/写类型C.控制流入、流出存储器信息的方向D.以上都是

09.【2016统考真题】单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（）。

A.可以采用单总线结构数据通路B.处理器时钟频率较低C.在指令执行过程中控制信号不变 D.每条指令的CPI为1

10.【2021统考真题】下列关于数据通路的叙述中，错误的是（）。

A.数据通路包含ALU等组合逻辑（操作）元件B.数据通路包含寄存器等时序逻辑（状态）元件C.数据通路不包含用于异常事件检测及响应的电路D.数据通路中的数据流动路径由控制信号进行控制

11.【2023统考真题】数据通路由组合逻辑元件（操作元件）和时序逻辑元件（状态元件）组成。下列给出的元件中，属于操作元件的是（）。

I.算术逻辑单元（ALU）II.程序计数器（PC）IⅢI.通用寄存器组（GPRs）IV.多路选择器（MUX）A.仅I、ⅡIB.仅I、IVC.仅ⅡI、IⅢID.仅I、ⅡI、IV

## 二、综合应用题

01.某计算机的数据通路结构如下图所示，写出实现ADDR1，（R2）的微操作序列（取指令及指令执行的过程，包括PC自增的过程）。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/22951b9d321144a61e33840764cce373f605b8fafc1e7f912014fe3813e32ab0.jpg)

02.设CPU内部结构如下图所示，此外还设有B、C、D、E、H、L六个寄存器（图中未画出），它们各自的输入端和输出端都与内部总线相通，并分别受控制信号控制（如Bin受寄存器B的输入控制；Bout受寄存器B的输出控制），假设ALU的结果直接送入寄存器Z。要求从取指令开始，写出完成下列指令的微操作序列及所需的控制信号。

ADDB，C(B) $^+$ （C）→BSUB ACC,H (ACC)-（H)→ACC

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/002c0d498dc156dbfc5373d2f3282941af937422b7c631f4a3ec6c41b5db0e28.jpg)
03.设有如下图所示的单总线结构，分析指令ADD（R0)，R1【即实现 $\scriptstyle((\mathrm{\mathrm{R}}0))+(\mathrm{\mathrm{R}}1)\rightarrow(\mathrm{\mathrm{R}}0)\;]$ 的指令流程和控制信号。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/9ed900f6a42401322250681546b0f5c32cd9b29b7b8c7703e0fed436c214bd94.jpg)

04.下图是一个简化的CPU与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器（ACC）、一个状态数据寄存器和其他4个寄存器：主存地址寄存器（MAR）、主存数据寄存器（MDR）、程序寄存器（PC）和指令寄存器（IR），各部件及其之间的连线表示数据通路，箭头表示信息传递方向。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/75322383bafd6a07679f4b2e347267497ea99a84f8a42cc101bfb53fe0e3de31.jpg)

要求：

1）请写出图中a、b、C、d四个寄存器的名称2）简述图中取指令的数据通路。3）简述数据在运算器和主存之间进行存/取访问的数据通路（假设地址已在MAR中）4）简述完成指令LDAX的数据通路（X为主存地址，LDA的功能为 $(\mathrm{X}){\rightarrow}\mathrm{ACC}$ 一。
5）简述完成指令ADDY的数据通路（Y为主存地址，ADD的功能为（ACC) $^+$ (Y)→ACC)。

6）简述完成指令STAZ的数据通路（Z为主存地址，STA的功能为 $(\mathrm{ACC}){\rightarrow}\mathrm{Z}$ 一

05.某机主要功能部件如下图所示，其中M为主存，MDR为主存数据寄存器，MAR为主存地址寄存器，IR为指令寄存器，PC为程序计数器（并假设当前指令地址在PC中）R0\~R3为通用寄存器，C、D为暂存器。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/a845b59c9a94e79de70bba6914024265dbff0953424ada787b3b02e9f4aacfa1.jpg)

1）请补充各部件之间的主要连接线（总线自己画），并注明数据流动方向。

2）画出“ADD（R1)， $(\mathbb{R}2)+"$ 指令周期流程图，该指令的含义是进行求和运算，源操作数地址在R1中，目标操作数寻址方式为自增型寄存器间接寻址方式（先取地址后加1），并将相加结果写回R2寄存器。

06.已知单总线计算机结构如下图所示，其中M为主存，XR为变址寄存器，EAR为有效地址寄存器，LATCH为暂存器。假设指令地址已存在于PC中，请给出ADDX，D指令周期信息流程和相应的控制信号。说明：

1）ADDX，D指令字中，X为变址寄存器XR，D为形式地址，指令的功能是将变址寻址得到的操作数和ACC中的操作数相加，结果送回ACC。

2）寄存器的输入/输出均采用控制信号控制，如PC；表示PC的输入控制信号， $\mathrm{{MDR}_{\mathrm{o}}}$ 表示MDR的输出控制信号。

3）凡需要经过总线的传送，都需要注明，如（PO）→MAR，相应的控制信号为 $\mathrm{PC}_{\circ}$ 和MARi。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/bcceffa9eb6c5201693d8b060562191bdfd204674291f4818262fa52e500f983.jpg)

07.【2009统考真题】某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示。图中所有控制信号为1时表示有效，为0时表示无效。例如，控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD（R1)， $\mathrm{R0"}$ 的功能为 $\mathrm{(R0)}+\mathrm{((R1))}\rightarrow$ (R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。
![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/bee9966800a4d3d7425e44bef2f0b8373166867d498b90931011ac7bfe8e7148.jpg)

下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/c247234308b84d32f1708889d94edb5b9798e49fc8f34ad8010dfaf35e7b7d7b.jpg)

08.【2015统考真题】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0\~R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移一位（left）和右移一位（right）三种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）、A加1（inc）七种操作，控制信号为ALUop。

回答下列问题：

1）图中哪些寄存器是程序员可见的？为何要设置暂存器T？2）控制信号ALUop和SRop的位数至少各是多少？3）控制信号SRout所控制部件的名称或作用是什么？4）端点 $\textcircled{\scriptsize{1}}$ ～ $\textcircled{9}$ 中，哪些端点须连接到控制部件的输出端？5）为完善单总线数据通路，需要在端点 $\textcircled{\scriptsize{1}}$ ～ $\circledcirc$ 中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。6）为什么二路选择器MUX的一个输入端是2？
![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/4fff71e9386df0855d05cce86711032c972bd1e49434fa89a25312d07044a308.jpg)
09.【2022统考真题】某CPU中部分数据通路如下图所示，其中，GPRs为通用寄存器组；FR为标志寄存器，用于存放ALU产生的标志信息；带箭头虚线表示控制信号，如控制信号Read、Write分别表示主存读、主存写，MDRin表示内部总线上的数据写入MDR，MDRout表示MDR的内容送给内部总线。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/29fdce784af50694a91fb81c25f26f938fe7bb82532db088457101b93caeac07.jpg)

请回答下列问题。

1）设ALU的输入端A、B及输出端F的最高位分别为 $\mathrm{A}_{15}$  $\mathbf{B}_{15}$ 及 $\mathrm{F}_{15}$ ，FR中的符号标志和溢出标志分别为SF和OF，则SF的逻辑表达式是什么？A加B、A减B时OF的逻辑表达式分别是什么？要求逻辑表达式的输入变量为 $\mathrm{A}_{15}$  $\mathbf{B}_{15}$ 及 $\mathrm{F}_{15}$

2）为什么要设置暂存器Y和Z？

3）若GPRs的输入端rS、rd分别为所读、写的通用寄存器的编号，则GPRs中最多有多少个 通用寄存器？rs和rd来自图中的哪个寄存器？已知GPRs内部有一个地址译码器和一个 多路选择器，rd应连接地址译码器还是多路选择器？

4）取指令阶段（不考虑PC增量操作）的控制信号序列是什么？若从发出主存读指令到主存读出数据并传送到MDR共需5个时钟周期，则取指令阶段至少需要几个时钟周期？

5）图中控制信号由什么部件产生？图中哪些寄存器的输出信号会连到该部件的输入端？

# 5.4.4 本节习题精选

## 一、单项选择题

01.取指令操作（）。

A.受到上一条指令的操作码控制B.受到当前指令的操作码控制C.受到下一条指令的操作码控制D.是控制器固有的功能，不需要在操作码控制下进行

02.在组合逻辑控制器中，微操作控制信号的形成主要与（）信号有关。A.指令操作码和地址码 B.指令译码信号和时钟
C.操作码和条件码D.状态信息和条件

03.在微程序控制器中，形成微程序入口地址的是（）

A.机器指令的地址码字段B.微指令的微地址码字段C.机器指令的操作码字段 D.微指令的微操作码字段

04.下列不属于微指令结构设计所追求目标的是（）。

A.提高微程序的执行速度B.提供微程序设计的灵活性C.缩短微指令的长度D.增大控制存储器的容量

05.微程序控制器的速度比硬布线控制器慢，主要是因为（）

A.增加了从磁盘存储器读取微指令的时间B.增加了从主存读取微指令的时间C.增加了从指令寄存器读取微指令的时间D.增加了从控制存储器读取微指令的时间

06.下列关于微指令的说法中，错误的是（）

1.字段直接编码方式可用较少的二进制位数表示较多的微操作命令。如果有两组互厅的微命令，每组微命令的个数分别为4和9，则分别只需要2位和4位即可I1.直接编码方式不用进行译码操作，微命令字段中的每一位都代表一个微命令II.垂直型微指令用较长的微程序结构换取较短的微指令结构，所以在执行效率和灵活 性两方面都高于水平型微指令 IV.在字段间接编码方式中，某个字段的译码输出需要依靠另外某个字段的输入

A.IIB.I、ⅡIC.I.IID.II、IIV

07.微程序控制存储器属于（）的一部分。

A.主存B.外存C.CPUD.缓存

08.以下说法中，正确的是（）。

A.采用微程序控制器是为了提高速度B.控制存储器由高速RAM电路组成C.微指令计数器决定指令执行顺序 D.一条微指令存放在控制器的一个控制存储器单元中

09.硬布线控制器与微程序控制器相比，（）

A.硬布线控制器的时序系统比较简单B.微程序控制器的时序系统比较简单C.两者的时序系统复杂程度相同D.可能是硬布线控制器的时序系统比较简单，也可能是微程序控制器的时序系统比较简单

10.在微程序控制器中，控制部件向执行部件发出的某个控制信号称为（）A.微程序 B.微指令 C.微操作 D.微命令

11.在微程序控制器中，机器指令与微指令的关系是（）

A.每条机器指令由一条微指令来执行B.每条机器指令由若干微指令组成的微程序来解释执行C.若干机器指令组成的程序可由一个微程序来执行D.每条机器指令由若干微程序执行

12.水平型微指令与垂直型微指令相比，（） A.前者一次只能完成一个基本操作B.后者一次只能完成一个基本操作C.两者都是一次只能完成一个基本操作D.两者都能一次完成多个基本操作
13.垂直型微指令的特点是（）

A.控制信号经过编码产生B.强调并行控制功能C.采用微操作码D.微指令格式垂直表示

14.下列关于微命令的描述中，正确的是（）

A.同一CPU周期中，可以同时出现的微命令叫相容性微命令B.同一CPU周期中，可以同时出现的微命令叫互斥性微命令C.在执行过程中可能会引起总线冲突的微命令叫互斥性微命令D.同一CPU周期中，不允许同时出现的微命令叫相容性微命令

15.在微程序控制方式中，以下说法正确的是（）。

I.采用微程序控制器的处理器称为微处理器II.每条机器指令由一段微程序来解释执行III.在微指令的编码中，效率最低的是直接编码方式IV.水平型微指令能充分利用数据通路的并行结构

A.I、ⅡIB.II、IVC.1、IIID.II、IV

16.下列说法中，正确的是（）。

1.微程序控制方式和硬布线方式相比较，前者可以使指令的执行速度更快II.若采用微程序控制方式，则可用 $\mu\mathrm{PC}$ 取代PCIⅢL.控制存储器可以用ROM实现IV.指令周期也称CPU周期

A.I、IⅢIB.II、IIIC.只有IⅢID.I、II、IV

17.通常一条指令对应一个微程序，一个微程序的周期对应一个（）

A.指令周期B.主频周期C.机器周期D.工作周期

18.下列部件中属于控制部件的是（）

I.指令寄存器II.操作控制器III.程序计数器IV.状态条件寄存器

A.I、IⅢ、IVB.I、II、IIC.I、II、IVD.I、II、III、IV

19.为了确定下一条微指令的地址，通常采用断定方式，其基本思想是（）

A.用程序计数器（PC）来产生后继微指令地址B.用微程序计数器（ $\mu\mathrm{PC}$ ）来产生后继微指令地址C.通过微指令后继地址字段由设计者指定或转移控制字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址

20.【2009统考真题】相对于微程序控制器，硬布线控制器的特点是（）。

A.指令执行速度慢，指令功能的修改和扩展容易B.指令执行速度慢，指令功能的修改和扩展难C.指令执行速度快，指令功能的修改和扩展容易D.指令执行速度快，指令功能的修改和扩展难

21.【2012统考真题】某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（）。
A.5位B.6位C.15位D.33位

22.【2014统考真题】某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（后继地址字段法）确定下条微指令地址，则微指令中后继地址字段的位数至少是（）。

A.5 B.6 C.8 D.9

23.【2017统考真题】下列关于主存储器（MM）和控制存储器（CS）的叙述，错误的是（）

A.MM在CPU外，CS在CPU内B.MM按地址访问，CS按内容访问C.MM存储指令和数据，CS存储微指令D.MM RAM ROM，CS用ROM实现

24.【2019统考真题】下列有关处理器时钟脉冲信号的叙述中，错误的是（）

A.时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成B.时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频 C.时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定D.处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令

25.【2019统考真题】某指令的功能为 $\mathsf{R}[\mathsf{r}2]\!\leftarrow\!\mathsf{R}[\mathsf{r}1]+\mathbf{M}[\mathsf{R}[\mathsf{r}0]]$ ，其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是()。

I.通用寄存器组（GPRs）II.算术逻辑单元（ALU）IⅢl.存储器（Memory）IV.指令译码器（ID）A.仅I、ⅡIB.仅I、Ⅱ、IⅢIC.仅II、IⅢI、IVD.仅I、ⅢI、IV

26.【2021统考真题】下列寄存器中，汇编语言程序员可见的是（）。

I.指令寄存器II.微指令寄存器IⅢI.基址寄存器IV.标志/状态寄存器

A.仅I、ⅡIB.仅I、IVC.仅ⅡI、IVD.仅IⅢI、IV

## 二、综合应用题

01.若某机主频为 ${200}\mathrm{MHz}$ ，每个指令周期平均为2.5个CPU周期，每个CPU周期平均包括2个主频周期，问：

1）该机平均指令执行速度为多少MIPS？2）若主频不变，但每条指令平均包括5个CPU周期，每个CPU周期又包含4个主频周期，平均指令执行速度又为多少MIPS？3）由此可得出什么结论？

02.某机有80条指令，平均每条指令由4条微指令组成（包含取指微指令），其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器CM容量。

03.某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令的后继地址字段给出。已知机器共有28个微命令，6个互斥的可判定的外部条件，控制存储器的容量为 $512{\times}40$ 位。试设计其微指令的格式，并说明理由。

04.某机共有52个微操作控制信号，构成5个相斥类的微命令组，各组分别包含5、8、2、15、22个微命令。已知可判定的外部条件有两个，微指令字长28位。
1）按水平型微指令格式设计微指令，要求微指令的后继地址字段直接给出后继微指 令地址。2）指出控制存储器的容量。

05.设CPU中各部件及其相互连接关系如下图所示，其中W是写控制标志；R是读控制标志；R1、R2是暂存器。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/e7b35d85d6f9269f22088aa4900e33d4503d9ca2bb3efaebcb40f883ead374e2.jpg)

1）写出指令ADD##a（##为立即寻址特征，隐含的操作数在ACC寄存器中）在执行阶段所完成的微操作命令及节拍安排。2）假设要求在取指周期实现（ $\mathrm{PC})+1{\rightarrow}\mathrm{PC}$ ，且由ALU完成此操作（ALU能对它的一个源操作数完成加1运算）。以最少的节拍写出取指周期全部微操作命令及节拍安排。

# 5.5.4 本节习题精选

## 单项选择题

01.以下关于“自陷”（Trap）异常的叙述中，错误的是（）

A.“自陷”是人为预先设定的一种特定处理事件B.可由访管指令或自陷指令的执行进入“自陷” C.一定是出现某种异常情况才会发生“自陷” D.“自陷“发生后CPU将进入操作系统内核程序并执行

02.指令执行结果出现异常而引起的中断是（）

A.I/O中断 B.机器校验中断 C.故障 D.外部中断

03.访问主存时发生的校验错误属于（）。

A.故障 B.自陷 C.终止 D.外中断

04.下列关于异常和中断响应的叙述中，错误的是（）。
A.异常事件检测由CPU在执行每一条指令的过程中进行B.中断请求检测由CPU在每条指令执行结束、取下条指令之前进行C.CPU检测到异常事件后所做的处理和检测到中断请求后所做的处理完全相同D.CPU在中断响应时会关中断、保存断点和程序状态并转到相应的中断服务程序

05.以下给出的事件中，无须异常处理程序进行处理的是（）。

A.缺页故障 B.Cache缺失 C.地址越界 D.除数为0

06.CPU响应中断的时间是（）。

A.一条指令执行结束 B.I/O设备提出中断 C.取指周期结束 D.指令周期结束

07.下列选项中，不属于外部中断事件的是（）A.采样定时到 B.无效操作码 C.打印机缺纸 D.键盘缓冲满

08.下列关于异常/中断机制与进程上下文切换机制的叙述中，错误的是（）

A.进程上下文切换和异常/中断响应两者都会产生异常控制流B.进程上下文切换后，CPU执行的是另一个进程的代码C.响应异常/中断请求后，CPU执行的是内核程序的代码D.进程上下文切换和异常/中断响应处理都通过执行内核程序实现

09.异常或中断处理结束后，返回到被中断原程序继续执行的指令地址称为“断点”，以下关于“断点”的说法中，错误的是（）。

A.“陷阱”类异常的断点为陷阱指令下一条指令的地址B.“故障”类异常的断点为当前发生异常的指令的地址C.外部中断的断点总是当前刚执行完的指令的地址D.“终止”类异常的断点可以是当前指令或下一条指令的地址

10.【2015统考真题】内部异常（内中断）可分为故障（fault）、陷阱（trap）和终止（abort）三类。下列有关内部异常的叙述中，错误的是（）。

A.内部异常的产生与当前执行指令相关 B.内部异常的检测由CPU内部逻辑实现 C.内部异常的响应发生在指令执行过程中D.内部异常处理后返回到发生异常的指令继续执行

11.【2016统考真题】异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处 理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是（）

A. “访存时缺页”属于中断 B.“整数除以0”属于异常 C.“DMA传送结束”属于中断 D.“存储保护错”属于异常

12.【2020统考真题】下列关于“自陷”（Trap，也称陷阱）的叙述中，错误的是（）

A.自陷是通过陷阱指令预先设定的一类外部中断事件B.自陷可用于实现程序调试时的断点设置和单步跟踪C.自陷发生后CPU将转去执行操作系统内核相应程序 D.自陷处理完成后返回到陷阱指令的下一条指令执行

13.【2021统考真题】异常事件在当前指令执行过程中进行检测，中断请求则在当前指令执 行后进行检测。下列事件中，相应处理程序执行后，必须回到当前指令重新执行的是（）。

A.系统调用 B.页缺失 C.DMA传送结束D.打印机缺纸

# 5.6.6 本节习题精选

## 一、单项选择题

01.下列关于流水CPU基本概念的描述中，正确的是（）

A.流水CPU是以空间并行性为原理构造的处理器B.CPU RISCC.流水CPU一定是多媒体CPU D.流水CPU是一种非常经济而实用的时间并行技术

02.流水CPU是由一系列称为“段”的处理电路组成的。一个 $m$ 段流水线稳定时的CPU的吞吐能力，与 $m$ 个并行部件的CPU的吞吐能力相比，（）。

A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C.吞吐能力大于前者的吞吐能力D.吞吐能力小于前者的吞吐能力

03.设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为 $\Delta t$ ，若采用常规标量单流水线处理机（即处理机的度为1），连续执行12条指令，共需（）

A.  $12\,\Delta t$  B.14t C.  $16\,\Delta t$  D.  $18\,\Delta t$

04.设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为 $\Delta t$ ，若采用度为4的超标量流水线处理机，连续执行20条指令，只需（）。
A.  $3\,\Delta t$  B.  $5\,\Delta t$  C.  $7\,\Delta t$  D.9△t

05.设指令流水线把一条指令分为取指、分析、执行3部分，3部分执行时间不等长，且3部分的时间分别是 $t_{\scriptscriptstyle{\mathrm{R}}\bar{u}}=2{\mathrm{ns}},~~t_{\scriptscriptstyle{\mathrm{R}}\bar{u}}=2{\mathrm{ns}},~~t_{\scriptscriptstyle{\mathrm{R}}\bar{u}}=1{\mathrm{ns}},$ 则100条指令全部执行完毕需（）。

A.163ns B.  $183\mathrm{ns}$  C.193ns D. 203ns

06.下列关于指令流水线设计的叙述中，错误的是（）

A.指令执行过程中的各个子功能都需要包含在某个流水段中B.所有子功能都必须按一定的顺序经过流水段C.虽然各子功能所用实际时间可能不同，但经过每个流水段的时间都一样D.任何时候各个流水段的功能部件都不可能执行空操作

07.下列关于流水段寄存器的叙述中，正确的是（）。

A.指令译码得到的控制信号需通过流水段寄存器传递到下一个流水段B.每个流水段之间的流水段寄存器位数一定相同 C.每个流水段之间的流水段寄存器存放的信息一定相同D.用户程序可以通过指令指定访问哪个流水段寄存器

08.下列关于流水线数据通路的描述中，错误的是（）

A.每个流水段由执行指令子功能的功能部件和流水段寄存器组成B.控制信号仅作用在功能部件上，时钟信号仅作用在流水段寄存器上C.在没有阻塞的情况下，PC的值在每个时钟周期都会改变D.取指令阶段和指令译码阶段不需要控制信号的控制

09.下列关于结构冒险的叙述中，正确的是（）。

I.结构冒险是指同时有多条指令使用同一个资源II.避免结构冒险的基本做法是使每个指令在相同流水段中使用相同的部件IⅢI.重复设置功能部件可以避免结构冒险IV.数据Cache和指令Cache分离可解决两条指令同时分别取数据和取指令的冒险

A.I、ⅡI、IVB.I、II、IⅢIC.I、III、IVD.I、ⅡI、ⅢI和IV

10.指令流水线中出现数据相关时流水线将受阻，（）可解决数据相关问题。

A.增加硬件资源B.采用旁路技术C.采用分支预测技术D.以上都可以

11.下列关于数据冒险和转发技术的叙述中，正确的是（）

1.并非所有数据冒险都能通过转发技术解决IL.五段流水线中load-use数据冒险会引起至少一个时钟周期的阻塞III.前面的分支指令和后面的ALU运算指令之间肯定不会发生数据冒险

A.I、IⅡIB.I、IⅢIC.II、IⅢID.I、II、IⅢI

12.下列关于数据冒险的叙述中，正确的是（）

1.数据冒险是指后面指令用到的数据还未来得及由前面的指令产生IIL.在发生数据冒险的指令之间插入空操作指令能避免数据冒险IⅢI.采用转发（旁路）技术可以解决一部分数据冒险现象IV.通过编译器调整指令顺序可解决部分数据冒险

A.I、ⅡI、IVB.I、ⅡI、IⅢIC.I、III、IVD.I、ⅡI、Ⅲ和IV

13.下列指令序列中，指令11和13、12和13之间发生数据相关。假定采用“取指、译码/取数、执行、访存、写回”五段流水线方式，那么在采用转发技术时，需要在指令I3之前加入（）条空操作指令才能使这段程序不发生数据冒险。
I1:add rl,r0,1  $\##\left(\mathrm{r}1\right)\gets\left(\mathrm{r}0\right)+1$  12:loadr3,12（r2)  $\##\left(\mathrm{r}3\right)\leftarrow\mathbf{M}[\left(\mathrm{r}2\right)+12]$  13:add r5,r3,r1  $\##\left(\mathrm{r}5\right)\gets\left(\mathrm{r}3\right)+\left(\mathrm{r}1\right)$

A.3 B.2 C.0 D.1

14.下面有关控制冒险的描述中，错误的是（）

1.无条件转移指令不会发生控制冒险II.在分支指令加入若干空操作可以避免控制冒险III.采用转发（旁路）技术，可以解决部分控制冒险IV.流水段的数量与控制冒险引发的开销无关

A.I、IVB.IIIC.I、IIID.I、I、IV

15.下列关于分支预测的叙述中，正确的是（）

1.分支预测技术可用于处理控制冒险和数据冒险II1.使用静态预测技术时，每次的预测结果是一样的III.动态预测技术通常比静态预测技术的预测成功率高IV.若预测错误，已被错误放入流水线执行的指令必须被舍弃

A.I、ⅡI、IIIB.I、II、IVC.II、III、IVD.I、II、III、IV

16.下列关于指令流水线和指令执行效率的叙述中，错误的是（）

A.加倍增加流水段个数不能成倍提高指令执行效率B.为了提高指令吞吐率，流水段个数应无限制地增加C.增加流水段个数，可以提高处理器的时钟频率D.随着流水段个数的增加，流水段之间缓存开销的比例增大

17.设指令由取指、分析、执行三个子部件完成，并且每个子部件的时间均为1，若采用常规标量单流水线处理机，连续执行8条指令，则该流水线的加速比为（）

A.3 B.2 C.3.4 D.2.4

18.下列关于超标量流水线的描述中，不正确的是（）。

A.在一个时钟周期内一条流水线可执行一条以上的指令B.一条指令分为多段指令由不同电路单元完成C.超标量通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间D.超标量流水线仅仅是指运算操作并行

19.关于流水线技术的说法中，错误的是（）

A.超标量技术需要配置多个功能部件和指令译码电路等B.与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求C.在按序流动的流水线中，只可能出现RAW相关D.超流水线技术相当于将流水线再分段，从而提高每个周期内功能部件的使用次数

20.【2009统考真题】某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU周期至少是（）。

A.90ns B.80ns C.70ns D.60ns

21.【2010统考真题】下列不会引起指令流水线阻塞的是（）A.数据旁路B.数据相关C.条件转移D.资源冲突
22.【2011统考真题】下列指令系统的特点中，有利于实现指令流水线的是（）

I.指令格式规整且长度一致 11.指令和数据按边界对齐存放 III.只有LOAD/STORE指令才能对操作数进行存储访问

A.仅I、IIB.仅II、IIIC.仅I、IⅢID.I、II、ⅢI

23.【2013统考真题】某CPU主频为  $1.03\mathrm{GHz}$  ，采用4级指令流水线，每个流水段的执行需 要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为（）。

A. $0.25\!\times\!10^{9}$ 条指令/秒B. $0.\;97\!\times\!10^{9}$ 条指令/秒C. $1.0\!\times\!10^{9}$ 条指令/秒D. $1.03\!\times\!10^{9}$ 条指令/秒

24.【2014统考真题】采用指令Cache与数据Cache分离的主要目的是（）

A.降低Cache的缺失损失B.提高Cache的命中率C.降低CPU平均访存时间D.减少指令流水线资源冲突

25.【2016统考真题】在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。

I1:addR1,R2,R3； $(\mathrm{R}2)+(\mathrm{R}3){\rightarrow}\mathrm{R}1$ 12:add R5,R2,R4;  $(\mathrm{R}2)+(\mathrm{R}4){\rightarrow}\mathrm{R}5$  13:addR4,R5,R3； $(\mathrm{R}5)+(\mathrm{R}3){\rightarrow}\mathrm{R}4$ 14:add R5,R2,R6;  $(\mathrm{R}2)+(\mathrm{R}6){\rightarrow}\mathrm{R}5$

A.11和12 B.12和13 C.12和14 D.13和14

26.【2017统考真题】下列关于超标量流水线特性的叙述中，正确的是（）

I.能缩短流水线功能段的处理时间IIL.能在一个时钟周期内同时发射多条指令IIl.能结合动态调度技术提高指令执行并行性

A.仅ⅡIB.仅I、1IIC.仅II、ⅢID.I、II和IⅢI

27.【2017统考真题】下列关于指令流水线数据通路的叙述中，错误的是（）

A.包含生成控制信号的控制部件B.包含算术逻辑运算部件（ALU）C.包含通用寄存器组和取指部件D.由组合逻辑电路和时序逻辑电路组合而成

28.【2018统考真题】若某计算机最复杂指令的执行需要完成5个子功能，分别由功能部件A\~E实现，各功能部件所需时间分别为 $80\mathrm{ps}$ 、50ps、50ps、70ps和 $50\mathrm{ps}$ ，采用流水线方式执行指令，流水段寄存器延时为 $20\mathrm{ps}$ ，则CPU时钟周期至少为（）。

A.60ps B.70ps C.80ps D.100ps

29.【2019统考真题】在采用“取指、译码/取数、执行、访存、写回”5段流水线的处理器中，执行如下指令序列，其中s0、s1、s2、S3和t2表示寄存器编号。

11:add s2,sl,s0  $//\mathrm{R}[\mathrm{s}2]\gets\mathrm{R}[\mathrm{s}1]+\mathrm{R}[\mathrm{s}0]$  12:load s3,0（t2)  $//\mathrm{R}[\mathrm{s}3]\gets\mathrm{M}[\mathrm{R}[\mathsf{t}2]+0]$  13:add s2,s2,s3  $//\mathrm{R}[\mathrm{s}2]\gets\mathrm{R}[\mathrm{s}2]+\mathrm{R}[\mathrm{s}3]$  I4:store s2,0（t2)  $//\mathbf{M}[\mathbf{R}[\mathbf{t}2]+0]\leftarrow\mathbf{R}[\mathbf{s}2]$

下列指令对中，不存在数据冒险的是（）A.11和13 B.12和13 C.12和14 D.I3和I4
30.【2020统考真题】下列给出的处理器类型中，理想情况下，CPI为1的是（）。I.单周期CPUII.多周期CPUIII.基本流水线CPUIV.超标量流水线CPU A.仅I、IIB.仅I、IIIC.仅II、IVD.仅III、IV

31.【2023统考真题】在采用“取指、译码/取数、执行、访存、写回”5段流水线的RISC 处理器中，执行如下指令序列（第一列为指令序号），其中s0、s1、s2、s3和t2表示寄存器编号。

11 add s2,s1,s0 //R[s2]R[s1]+R[s0] 12 load s3,0(s2)  $//\operatorname{R}[\mathrm{s}3]{\leftarrow}\mathbf{M}[\operatorname{R}[\mathrm{s}2]+0]$  13beqt2,s3,L1//ifR[t2] $=$ R[s3]jumptoL114 addi t2,t2,20 //R[t2]←R[t2]+20 15 L1:

若采用转发（旁路）技术处理数据冒险，采用硬件阻塞方式处理控制冒险，则在指令 $\mathrm{II}$ I4的执行过程中，发生流水线阻塞的指令有（）

A.仅13B.仅12、14C.仅13、14D.仅12、I3、14

## 二、综合应用题

01.现有四级流水线，分别完成取指令、指令译码并取数、运算、回写四步操作，假设完成各部操作的时间依次为 $100\mathrm{ns}$ 100ns、80ns和50ns。试问：

1）流水线的操作周期应设计为多少？2）若相邻两条指令如下，发生数据相关（假设在硬件上不采取措施），试分析第二条指令要推迟多少时间进行才不会出错。

ADDR1,R2，R3 ##  $\mathtt{R2+R3\ ->\ R1}$  SUBR4,R1,R5 ##R1-R5->R4

3）若在硬件设计上加以改进，至少需要推迟多少时间？

02.假设指令流水线分为取指（IF）译码（ID）、执行（EX）、回写（WB）4个过程，共有10条指令连续输入此流水线。

1）画出指令周期流程图。2）画出非流水线时空图。3）画出流水线时空图。4）假设时钟周期为 $100\mathrm{ns}$ ，求流水线的实际吞吐量（单位时间执行完毕的指令数）。

03.【2012统考真题】某16位计算机中，有符号整数用补码表示，数据Cache和指令Cache分离。下表给出了指令系统中的部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元 $_\mathrm{x}$ 的内容。

表指令系统中部分指令格式
![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/0fcad1d125adab234a88307ed73a19254b671038099c580f47988742f69fb393.jpg)
该计算机采用5段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射，按序完成”方式，未采用转发技术处理数据相关，且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题：

1）若int型变量x的值为-513，存放在寄存器R1中，则执行“SHRR1”后，R1中的内容是多少（用十六进制表示）？

2）若在某个时间段中，有连续的4条指令进入流水线，在其执行过程中未发生任何阻塞，则执行这4条指令所需的时钟周期数为多少？

3）若高级语言程序中某赋值语句为 $\mathbf{\Deltax}=\mathbf{a}+\mathbf{b}$ ，x、a和b均为int型变量，它们的存储单元地址分别表示为[x]、[a和[b]。该语句对应的指令序列及其在指令流中的执行过程如下所示。

I1 LOAD R1, [a] I2LOADR2,[b]I3 ADD R1,R2 I4 STORE R2,[x]

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/df6e9e54a98c0d8a38e8c7d518026d1613b3bdac376ff5efdd4d2f150c7561cd.jpg)

则这4条指令执行过程中I3的ID段和I4的IF段被阻塞的原因各是什么？

4）若高级语言程序中某赋值语句为  $\mathrm{x}=\mathrm{x}^{*}2+\mathrm{a}$  ，x a unsigned in t，它 们的存储单元地址分别表示为[x]、[a]，则执行这条语句至少需要多少个时钟周期？要求模仿上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

04.【2014统考真题】某程序中有循环代码段P：“for(int  $\mathrm{i}=0$   $\mathrm{~i~}\!<\!\mathbf{N}$   $\mathrm{i}{\mathrel{+{+}}}$   $\mathrm{sum+=}$  A[j];”。假 设编译时变量sum和i分别分配在寄存器R1和R2中。常量 $_\mathrm{N}$ 在寄存器R6中，数组A的首地址在寄存器R3中。程序段P的起始地址为 $0804~8100\mathrm{H}$ ，对应的汇编代码和机器代码如下表所示。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/d357049d27b1dc424c355dea800fa3096ae858ad413f0407d90400072213b381.jpg)

执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/3b0da18a7dd0ee480a11f4843f3267e356343a20cc74436def6dc4848b324e1b.jpg)

OP为操作码；Rs和Rd为寄存器编号；OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。
1）M的存储器编址单位是什么？

2）已知sll指令实现左移功能，数组A中每个元素占多少位？

3）表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前PC内容为bne指令地址，通过分析表中指令地址和bne指令内容，推断bne指令的转移目标地址计算公式。

4）若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取值）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则 $\mathrm{P}$ 中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？

05.【2014统考真题】假设对于上题中的计算机M和程序 $\mathrm{P}$ 的机器代码，M采用页式虚拟存储管理；P开始执行时， $(\mathrm{R}1)=(\mathrm{R}2)=0,\;\;(\mathrm{R}6)=1000$ ，其机器代码已调入主存但不在

Cache中；数组A未调入主存，且所有数组元素在同一页，并存储在磁盘的同一个扇区。请回答下列问题并说明理由。1）P执行结束时，R2的内容是多少？2）M的指令Cache和数据Cache分离。若指令Cache共有16行，Cache和主存交换的块大小为32B，则其数据区的容量是多少？若仅考虑程序段P的执行，则指令Cache的命中率为多少？3)P在执行过程中，哪条指令的执行可能发生溢出异常？哪条指令的执行可能产生缺页异常？对于数组A的访问，需要读磁盘和TLB至少各多少次？

# 5.7.5 本节习题精选

## 单项选择题

01.按照Flynn提出的计算机系统分类方法，多处理机属于（）。A. SISD B.SIMD C. MISD D.MIMD 02.从体系结构的角度来看，阵列处理机属于（）结构。A. SISD B.SIMD C. MIMD D.MISD 03.以下机器中，不属于SIMD结构的是（）。A.并行处理机B.阵列处理机C.向量处理机D.标量流水线处理机04.具有一个控制部件和多个处理单元的计算机系统属于（）结构。A. SISD B.SIMD C. MISD D.MIMD 05.下列关于超线程（HT）技术的描述中，正确的是（）

A.超线程技术可以让四核的IntelCorei7处理器变成八核B.超线程是一项硬件技术，能使系统性能大幅提升，与操作系统和应用软件无关C.含有超线程技术的CPU需要芯片组的支持才能发挥技术优势D.超线程模拟出的每个CPU核都具有独立的资源，各自工作互不干扰

06.双核CPU和超线程CPU的共同点是（）

A.都有两个内核B.都能同时执行两个运算C.都包含两个CPUD.都不会出现争抢资源的现象

07.下列关于双核技术的叙述中，正确的是（）

A.双核是指主板上有两个CPUB.双核是利用超线程技术实现的C.双核是指在CPU上集成两个运算核心D.双核CPU是时间并行的并行计算

08.下列有关多核CPU和单核CPU的描述中，错误的是（）。

A.双核的频率为2.4GHZ，那么其中每个核心的频率也是2.4GHZB.采用双核CPU可以降低计算机系统的功耗和体积C.多核CPU共用一组内存，数据共享D.所有程序在多核CPU上运行速度都快

09．下列关于多核CPU的描述中，正确的是（）。

A.各核心完全对称，拥有各自的Cache B.任何程序都可以同时在多个核心上运行C.一颗CPU中集成了多个完整的执行内核，可同时进行多个运算 D.只有使用了多核CPU的计算机，才支持多任务操作系统
10.下列关于多处理器的说法中，正确的是（）。

I.通常采用偶数路CPU，如2路、4路、6路等IⅡI.NUMA构架比UMA构架的运算扩展性要强 ImI.UMA构架需要解决的重要问题是Cache一致性

A. 1B.I和ⅡIC.I和ⅢID.I、ⅡI和IⅢI11.下列关于多核处理器的说法中，不正确的是（）

A.多核处理器并不能使单线程程序的执行速度加快B.多核处理器在Flynn分类法中属于MIMD系统C.多核处理器实际上就是在一个CPU上集成了多个控制核心D.多核处理器通常比单核处理器的能耗更高

12.【2022统考真题】下列关于并行处理技术的叙述中，不正确的是（）

A.多核处理器属于MIMD结构B.向量处理器属于SIMD结构C.硬件多线程技术只可用于多核处理器D.SMP中所有处理器共享单一物理地址空间

# 6.1.6 本节习题精选

## 一、单项选择题

01.挂接在总线上的多个部件（）

A.只能分时向总线发送数据，并只能分时从总线接收数据B.只能分时向总线发送数据，但可同时从总线接收数据C.可同时向总线发送数据，并同时从总线接收数据D.可同时向总线发送数据，但只能分时从总线接收数据

02.在总线上，同一时刻（）。

A.只能有一个主设备控制总线传输操作B.只能有一个从设备控制总线传输操作C.只能有一个主设备和一个从设备控制总线传输操作D.可以有多个主设备控制总线传输操作

03.在计算机系统中，多个系统部件之间信息传送的公共通路称为总线，就其所传送的信息的性质而言，下列（）不是在公共通路上传送的信息。

A.数据信息B.地址信息C.系统信息D.控制信息

04.系统总线用来连接（）。

A.寄存器和运算器部件B.运算器和控制器部件C.CPU、主存和外设部件 D.接口和外部设备

05.计算机使用总线结构便于增减外设，同时（）A.减少信息传输量B.提高信息的传输速度
C.减少信息传输线的条数D.提高信息传输的并行性

06.间址寻址第一次访问内存所得到的信息经系统总线的（）传送到CPU。

A.数据总线B.地址总线C.控制总线D.总线控制器

07.系统总线中地址线的功能是（）

A.选择主存单元地址B.选择进行信息传输的设备C.选择外存地址D.指定主存和IO设备接口电路的地址

08.系统总线中控制线的主要功能是（）

A.提供时序信号B.提供主存和1/O模块的回答信号C.提供定时信号、操作命令和各种请求/回答信号等D.提供数据信息

09.在单机系统中，三总线结构计算机的总线系统组成是（）

A.片内总线、系统总线和通信总线B.数据总线、地址总线和控制总线C.DMA总线、主存总线和I/O总线 D.ISA总线、VES A PCI

10.不同信号在同一条信号线上分时传输的方式称为（）。

A.总线复用方式B.并串行传输方式C.并行传输方式D.串行传输方式

11.主存通过（）来识别信息是地址还是数据。

A.总线的类型B.存储器数据寄存器（MDR）C.存储器地址寄存器（MAR）D.控制单元（CU）

12.在32位总线系统中，若时钟频率为 $500\mathrm{MHz}$ ，传送一个32位字需要5个时钟周期，则该总线的数据传输速率是（）。

A.200MB/s B.400MB/s C.600MB/s D.800MB/s

13.传输一幅分辨率为 $640\!\times\!480$ 像素、颜色数量为65536的照片（采用无压缩方式），假设有效数据的传输速率为56kb/s，则大约需要的时间是（）。

A.34.82s B.43.86s C.85.71s D.87.77s

14.某总线有104根信号线，其中数据线（DB）为32根，若总线工作频率为 $33\mathrm{MHz};$ 则其理论最大传输速率为（）。

A.33MB/s B.64MB/s C.132MB/s D.164MB/s

15.在一个16位的总线系统中，若时钟频率为 $100\mathrm{MHz}$ ，总线周期为5个时钟周期传输一个字，则总线带宽是（）。

A.4MB/s B.40MB/s C.16MB/s D.64MB/s

16.微机中控制总线上完整传输的信号有（）

1.存储器和I/O设备的地址码II.所有存储器和I/O设备的时序信号与控制信号III.来自I/O设备和存储器的响应信号

A.仅IB.II和IⅢIC.仅ⅡID.I、II、III

17.下列信号中，可在系统总线中的控制总线上传输的有（）。

1.存储器和I/O设备的地址信息I1.存储器和I/O设备的时序信号、控制信号III.存储器和I/O设备的响应信号IV.存储器中存放的数据A.I和IVB.II和IⅢIC.I、II和ⅢID.II、IⅢI和IV
18.总线中，有些信息是单向传输的，有些信息是双向传输的，下列说法中正确的是（）。

A.数据信息是单向传输的，由内存或外设传送至CPUB.地址信息是单向传输的，由CPU发送至内存或外设C.控制信息是双向传输的，由CPU发送至内存或外设，也可反向D.状态信息是双向传输的，由CPU发送至内存或外设，也可反向

19.按连接部件不同，总线通常可以分为以下哪几种？（）。

I.系统总线II.片内总线IⅢI.地址线IV.通信总线A.I、ⅡI和IⅢIB.I、ⅢI和IVC.I、IⅡI和IVD.IⅡI、IⅢ和IV

20.【2009统考真题】假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（）。

A.10MB/s B.20MB/s C.40MB/s D. 80MB/s

21.【2010统考真题】\*下列选项中的英文缩写均为总线标准的是（）。

A.PCI、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express

22.【2011统考真题】在系统总线的数据线上，不可能传输的是（）。A.指令B.操作数C.握手（应答）信号D.中断类型号

23.【2012统考真题】\*下列关于USB总线特性的描述中，错误的是（）

A.可实现外设的即插即用和热拔插B.可通过级联方式连接多台外设C.是一种通信总线，连接不同外设D.同时可传输2位数据，数据传输速率高

24.【2013统考真题】\*下列选项中，用于设备和设备控制器之间互连的接口标准是（）。A.PCI B.USB C. AGP D. PCI-Express

25.【2014统考真题】某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输速率（总线带宽）是（）

A.132MB/s B.264MB/s C.528MB/s D.1056MB/s

26.【2019统考真题】某计算机采用3通道存储器总线，配套的内存条型号为DDR3-1333，即内存条所接插的存储器总线的工作频率为 $1333\mathrm{MHz}$ ，总线宽度为64位，则存储器总线的总带宽大约是（）。

A.10.66GB/s B.32GB/s C.64GB/s D. 96GB/s

27.【2020统考真题】QPI总线是一种点对点全双工同步串行总线，总线上的设备可同时接收和发送信息，每个方向可同时传输20位信息（16位数据 $^{+\ 4}$ 位校验位），每个QPI数据包有80位信息，分2个时钟周期传送，每个时钟周期传递2次。因此，QPI总线带宽为：每秒传送次数 $.{\times}2\mathrm{B}{\times}2$ 。若QPI时钟频率为2.4GHz，则总线带宽为（）。

A.4.8GB/s B.9.6GB/s C.19.2GB/s D.38.4GB/s

## 二、综合应用题

01.某总线的时钟频率为66MHz，在一个64位总线中，总线数据传输的周期是7个时钟周期传输6个字的数据块。1）总线的数据传输速率是多少？2）若不改变数据块的大小，而将时钟频率减半，这时总线的数据传输速率是多少？

02.某总线支持二级Cache块传输方式，若每块6个字，每个字长4字节，时钟频率为 $100\mathrm{MHz}_{\circ}$
1）读操作时，第一个时钟周期接收地址，第二、三个为延时周期，另用4个周期传送一个块。读操作的总线传输速率为多少？2）写操作时，第一个时钟周期接收地址，第二个为延时周期，另用4个周期传送一个块，写操作的总线传输速率是多少？ 3）设在全部的传输中， $70\%$ 的时间用于读， $30\%$ 的时间用于写，该总线在本次传输中的平均传输速率是多少？

# 6.2.3 本节习题精选

## 一、单项选择题

01.在不同速度的设备之间传送数据，（）

A.必须采用同步控制方式B.必须采用异步控制方式C.可以选用同步控制方式，也可选用异步控制方式D.必须采用应答方式

02.某机器1/0设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、7位数据位、1位校验位和1位停止位。若要求每秒传送480个字符，则该设备的数据传输速率为（)。

A.  $380\mathsf{b}/\mathrm{s}$  B.4800B/s C.480B/s D.4800b/s

03.假设某存储器总线采用同步通信方式，时钟频率为 $50\,\mathrm{MHz}$ ，总线以突发方式传输8个字，以支持块长为8字（每字4B）的Cache行的读/写。若全部访问都为读操作，访问顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。则该存储器的数据传输速率为（）。

A.114.3MB/s B.126MB/s C.133.3MB/s D.144.3MB/s

04.同步控制方式是（）

A.只适用于CPU控制的方式B.只适用于外部设备控制的方式C.由统一的时序信号控制的方式D.所有指令执行时间都相同的方式

05.同步通信之所以比异步通信具有较高的传输速率，是因为（）。

A.同步通信不需要应答信号且总线长度较短B.同步通信用一个公共的时钟信号进行同步C.同步通信中，各部件的存取时间较接近D.以上各项因素的综合结果

06.以下各项中，（）是同步传输的特点。

A.需要应答信号B.各部件的存取时间比较接近C.总线长度较长 D.总线周期长度可变

07.在异步总线中，传送操作（）

A.由设备控制器控制B.由CPU控制C.由统一时序信号控制D.按需分配时间
08.总线的异步通信方式是（）

A.既不采用时钟信号，又不采用“握手”信号B.只采用时钟信号，不采用“握手”信号C.不采用时钟信号，只采用“握手”信号D.既采用时钟信号，又采用“握手”信号

09.在各种异步通信方式中，（）的速度最快。A.全互锁 B.半互锁 C.不互锁 D.速度均相等

10.在下列各种情况下，最应采用异步传输方式的是（）

A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备

11.在手术过程中，医生将手伸出，等护士将手术刀递上，待医生握紧后，护士才松手。若把医生和护士视为两个通信模块，上述动作相当于（）。

A.同步通信B.异步通信的全互锁方式C.异步通信的半互锁方式D.异步通信的不互锁方式

12.一个总线传输周期依次包括以下几个阶段（）

$\textcircled{\scriptsize{1}}$ ．握手阶段 $\circledcirc$ ．寻址阶段 $\textcircled{3}$ ，申请分配阶段 $\textcircled{4}$ ，传输阶段A.  ${\mathfrak{Q}}{\mathfrak{Q}}{\mathfrak{Q}}{\mathfrak{Q}}{\mathfrak{Q}}{\mathfrak{Q}}$  B.  ${\mathcal{Q}}(3)\!{\mathrm{(4)}}$  C.   ${\mathfrak{Q}}{\mathfrak{Q}}{\mathfrak{Q}}$  D.  $\textcircled{\textcircled{2}}\textcircled{\textcircled{3}}$

13.【2012统考真题】某同步总线的时钟频率为 $100\mathrm{MHz}$ ，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。

A. 20ns B.40ns C. 50ns D.80ns

14.【2014统考真题】一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为（）。

A．并行传输 B．串行传输 C.突发传输 D.同步传输

15.【2015统考真题】下列有关总线定时的叙述中，错误的是（）。

A.异步通信方式中，全互锁协议最慢B.异步通信方式中，非互锁协议的可靠性最差C.同步通信方式中，同步时钟信号可由各设备提供D.半同步通信方式中，握手信号的采样由同步时钟控制

16.【2016统考真题】下列关于总线设计的叙述中，错误的是（）

A.并行总线传输比串行总线传输速度快B.采用信号线复用技术可减少信号线数量C.采用突发传输方式可提高总线数据传输速率D.采用分离事务通信方式可提高总线利用率

17.【2017统考真题】下列关于多总线结构的叙述中，错误的是（）

A.靠近CPU的总线速度较快B.存储器总线可支持突发传送方式C.总线之间须通过桥接器相连D.PCI-Express $\times16$ 采用并行传输方式

18.【2018统考真题】下列选项中，可提高同步总线数据传输速率的是（）。

1.增加总线宽度II.提高总线工作频率III.支持突发传输IV.采用地址/数据线复用A.仅I、IⅡIB.仅I、ⅡI、IⅢIC.仅IⅢI、IVD.I、ⅡI、ⅢI和IV

19.【2021统考真题】下列关于总线的叙述中，错误的是（）A.总线是在两个或多个部件之间进行数据交换的传输介质B.同步总线由时钟信号定时，时钟频率不一定等于工作频率C.异步总线由握手信号定时，一次握手过程完成一位数据交换D.突发（Burst）传送总线事务可以在总线上连续传送多个数据
20.【2023统考真题】某存储器总线宽度为64位，总线时钟频率为1GHz，在总线上传输一个数据或地址需要一个时钟周期，不支持突发传送方式。若通过该总线连接CPU和主存，主存每次准备一个64位数据需要6ns，主存块大小为32B，则读取一个主存块所需的时间是（）。

A. 8ns B.1lns C. 26ns D.32ns

## 二、综合应用题

01.在异步串行传输方式下，起始位为1位，数据位为7位，偶校验位为1位，停止位为1位，假设每秒传输1200比特，试问有效数据传输速率为多少？

# \* 7.1.4 本节习题精选

单项选择题

01.在微型机系统中，I/0设备通过（）与主板的系统总线相连接。

A.DMA控制器B.设备控制器C.中断控制器D.I/O端口

02.显示汉字采用点阵字库，若每个汉字用 $16\!\times\!16$ 的点阵表示，7500个汉字的字库容量是（）。

A.16KB B.240KB C.320KB D.1MB

03.CRT的分辨率为 $1024\!\times\!1024$ 像素，像素的颜色数为256，则刷新存储器的每单元字长为（），总容量为（）。

A.8B，256MBB.8bit,1MBC.8bit,256KBD.8B，32MB

04.【2010统考真题】假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率 为 $1600\!\times\!1200$ ，颜色深度为24位，帧频为 $85\mathrm{Hz}$ ，显存总带宽的 $50\%$ 用来刷新屏幕，则需要的显存总带宽至少约为（）。

A.245Mb/s B.979Mb/s C.1958Mb/s D.7834Mb/s

# 7.2.5本节习题精选

## 单项选择题

01.在统一编址的方式下，区分存储单元和1/0设备是靠（）

A.不同的地址码B.不同的地址线C.不同的控制线D.不同的数据线

02.下列功能中，属于I/O接口的功能的是（）

I.数据格式的转换IL.I/O过程中错误与状态检测IⅢI.I/O操作的控制与定时IV.与主机和外设通信A.I和IVB.I、IⅢ和IVC.I、ⅡI和IVD.I、ⅡI、Ⅲ和IV

03.下列关于I/O端口和接口的说法中，正确的是（）

A.按照不同的数据传送格式，可将接口分为同步传送接口和异步传送接口B.在统一编址方式下，存储单元和I/O设备是靠不同的地址线来区分的C.在独立编址方式下，存储单元和I/O设备是靠不同的地址线来区分的D.在独立编址方式下，CPU需要设置专门的输入/输出指令访问端口

04.下列属于1/0接口中寄存器的有（）

I.指令寄存器II.控制寄存器III.状态寄存器V.数据缓冲寄存器IV.地址寄存器A.I、IⅡI、IⅢI和VB.ⅡI、IⅢI和IVC.ⅡI、IⅢI和VD.IⅡI、IⅢI、IV和V

05.I/0的编址方式采用统一编址方式时，进行输入/输出的操作的指令是（）。A.控制指令 B.访存指令 C.输入/输出指令D.都不对
06.下列关于1/0指令的说法中，错误的是（）。

A.I/O指令是CPU系统指令的一部分B.I/O指令是机器指令的一类C.I/O指令反映CPU和I/O设备交换信息的特点D.I/O指令的格式和通用指令的格式相同

07.下列叙述中，正确的是（）

A.只有I/O指令可以访问1/O设备B.在统一编址下，不能直接访问1/O设备C.访问存储器的指令一定不能访问I/O设备D.只有在具有专门I/O指令的计算机中，I/O设备才可以单独编址

08.在内存地址空间与接口地址空间统一编址的计算机中，不需要的指令是（）

A.数据传送类（如MOV指令）B：算术、逻辑运算类（如ADD、SUB、AND和OR指令）C.输入/输出类（如IN和OUT指令）D.程序控制类（如条件转移指令和子程序调用指令）

09.在统一编址的情况下，就I/O设备而言，其对应的I/O地址不可取的是（）

A.要求固定在地址高端B.要求固定在地址低端C.要求相对固定在地址的某部分D.可以随意在地址的任何地方

10.磁盘驱动器向盘片磁道记录数据时采用（）方式写入。A.并行B.串行C.并行-串行D.串行-并行

11.程序员进行系统调用访问设备使用的是（）A.逻辑地址B.物理地址C.主设备地址D.从设备地址

12.采用中断方式进行打印控制时，在打印控制接口和打印机之间交换的信息不包括（）

A.打印字符点阵信息B.打印控制信息C.打印机状态信息D.中断请求信号

13.主机和外设之间的正确连接通路是（）

A.CPU和主存一I/O总线一通信总线（电缆）一I/O接口一外设 B.CPU和主存一I/O总线一I/O接口一通信总线（电缆）一外设 C.CPU和主存一I/O接口一I/O总线一通信总线（电缆）一外设 D.CPU和主存一I/O接口一通信总线（电缆）一I/O总线一外设

14.下列有关I/0接口功能和结构的叙述中，错误的是（）

A.I/O接口中主机侧数据宽度与设备侧数据宽度总是一样的B.I/O接口是像显卡或网卡之类的一种外设控制逻辑C.CPU可以从I/O接口读取状态信息，以了解接口和外设的状态D.CPU可以向I/O接口传送用来对设备进行控制的命令

15.【2012统考真题】下列选项中，在1/0总线的数据线上传输的信息包括（）I.IO接口中的命令字II.I/O接口中的状态字IⅢI.中断类型号A.仅I、ⅡIB.仅I、IIIC.仅II、IIID.I、Ⅱ、IⅢI

16.【2014统考真题】下列有关1/0接口的叙述中，错误的是（）

A.状态端口和控制端口可以合用同一个寄存器B.I/O接口中CPU可访问的寄存器称为I/O端口C.采用独立编址方式时，I/O端口地址和主存地址可能相同D.采用统一编址方式时，CPU不能用访存指令访问I/O端口
17.【2017统考真题】1/0指令实现的数据传送通常发生在（）

A.I/O设备和I/O端口之间B.通用寄存器和I/O设备之间C.I/O端口和I/O端口之间 D.通用寄存器和I/O端口之间

18.【2021统考真题】下列选项中，不属于1/0接口的是（）。A.磁盘驱动器B.打印机适配器C.网络控制器D.可编程中断控制器

# 7.3.4 本节习题精选

## 一、单项选择题

01.设置中断排队判优逻辑的目的是（）

A.产生中断源编码B.使同时提出的请求中的优先级别最高者得到及时响应C.使CPU能方便地转入中断服务子程序D.提高中断响应速度

02.以下说法中，错误的是（）。

A.中断服务程序一般是操作系统模块B.中断向量方法可提高中断源的识别速度C.中断向量地址是中断服务程序的入口地址D.重叠处理中断的现象称为中断嵌套

03.当有中断源发出请求时，CPU可执行相应的中断服务程序，可以提出中断（包括内中断和外中断）的有（）。

I.外部事件 Il.Cache III.虚拟存储器失效 IV.浮点数运算下溢 V.浮点数运算上溢
A.I、ⅢI和IV B.I和V C.I、II和V D.I、III和V

04.关于程序中断方式和DMA方式的叙述，错误的是（）

I.DMA的优先级比程序中断的优先级要高II.程序中断方式需要保护现场，DMA方式在传输过程中不需要保护现场III.程序中断方式的中断请求是为了报告CPU数据的传输结束，而DMA方式的中断请求完全是为了传送数据

A.仅ⅡIB.II、ⅢIC.仅IID.I、III

05.下列说法中，错误的是（）。

1.程序中断过程是由硬件和中断服务程序共同完成的II.在每条指令的执行过程中，每个总线周期要检查一次有无中断请求III.检测有无DMA请求，一般安排在一条指令执行过程的末尾IV.中断服务程序的最后指令是无条件转移指令

A.III、IVB.II、III、IVC.II、IVD.I、I、II、IV

06.能产生DMA请求的总线部件是（））

1.高速外设II.需要与主机批量交换数据的外设IⅢI.具有DMA接口的设备

A.仅IB.仅IIC.I、IIID.II、IⅢI

07.在具有中断向量表的计算机中，中断向量地址是（）。

A.子程序入口地址B.中断服务程序的入口地址C.中断服务程序入口地址的地址D.中断程序断点

08.中断响应是在（）。

A.一条指令执行开始B.一条指令执行中间C.一条指令执行之末D.一条指令执行的任何时刻

09.在下列情况下，可能不发生中断请求的是（）

A.DMA操作结束 B.一条指令执行完毕 C.机器出现故障D.执行“软中断”指令

10.在配有通道的计算机系统中，用户程序需要输入/输出时，引起的中断是（）。A.访管中断 B.I/O中断 C.故障 D.外中断

11.某计算机有4级中断，优先级从高到低为 $1{\rightarrow}2{\rightarrow}3{\rightarrow}4.$ 若将优先级顺序修改，改后1级中断的屏蔽字为1101，2级中断的屏蔽字为0100，3级中断的屏蔽字为1111，4级中断的屏蔽字为0101，则修改后的优先顺序从高到低为（）。

A. $1{\rightarrow}2{\rightarrow}3{\rightarrow}4$ B. $3{\rightarrow}1{\rightarrow}4{\rightarrow}2$ C. $1{\rightarrow}3{\rightarrow}4{\rightarrow}2$ D.2→1→3→4

12.下列不属于程序控制指令的是（）

A.无条件转移指令 B.有条件转移指令 C.中断隐指令 D.循环指令

13.在中断响应周期中，CPU主要完成的工作是（）

A.关中断，保护断点，发中断响应信号并形成向量地址B.开中断，保护断点，发中断响应信号并形成向量地址C.关中断，执行中断服务程序D.开中断，执行中断服务程序

14.下列关于中断I/0方式的叙述中，错误的是（）A.CPU对外部中断的响应不可能发生在一条指令的执行过程中B.在中断I/O方式下，外设接口中的寄存器和CPU中的寄存器直接交换数据C.中断请求的是CPU时间，要求CPU执行程序来处理发生的相关事件D.只要有中断请求发生，一条指令执行结束后CPU就进入中断响应周期
15.当CPU响应中断时，进入“中断响应周期”，采用硬件方法保护并更新程序计数器（PC）内容，而不是由软件完成的，主要是为了（）。

A.能进入中断处理程序，并能正确返回源程序B.节省主存空间C.提高处理机速度D.易于编制中断处理程序

16.在I/0接口中设置中断触发器保存外设发出的中断请求，是因为（）。

A.中断不需要立即处理B.中断设备的处理速度比CPU快C.CPU无法对发生的中断请求立即进行处理D.可能有多个中断同时发生

17.在中断响应周期中，由（）将允许中断触发器置 $0.$

A.关中断指令B.中断隐指令C.开中断指令D.中断服务程序

18.CPU响应中断时最先完成的步骤是（）。

A.开中断B.保存断点C.关中断D.转入中断服务程序

19.设置中断屏蔽标志可以改变（）

A.多个中断源的中断请求优先级B.CPU对多个中断请求响应的优先次序C.多个中断服务程序开始执行的顺序D.多个中断服务程序执行完的次序

20.在CPU响应中断时，保护两个关键的硬件状态是（）A.PC和IR B.PC和PSW C.AR和IR D.AR和PSW

21.在各种I/O方式中，中断方式的特点是（），DMA方式的特点是（）。

A.CPU与外设串行工作，传送与主程序串行工作B.CPU与外设并行工作，传送与主程序串行工作C.CPU与外设串行工作，传送与主程序并行工作D.CPU与外设并行工作，传送与主程序并行工作

22.下列关于程序查询方式及其工作过程的叙述中，正确的是（）

A.按启动查询方式的不同，可分为软件查询方式和硬件查询方式B.CPU主要负责启动外设和查询其状态，不参与数据传送C.每完成一次数据传送后，会修改主存地址和计数值D.CPU需一直查询外设的状态，直到外设准备就绪时才可去执行其他程序

23．在DMA传送方式中，由（）发出DMA请求，在传送期间总线控制权由（）掌握。

A.外部设备、CPUB.DMA控制器、DMA控制器C.外部设备、DMA控制器D.DMA控制器、内存

24．下列叙述中，（）是正确的。

A.程序中断方式和DMA方式中实现数据传送都需要中断请求B.程序中断方式中有中断请求，DMA方式中没有中断请求C.程序中断方式和DMA方式中都有中断请求，但目的不同
D.DMA要等指令周期结束时才可以进行周期窃取

25.以下关于DMA方式进行I/O的描述中，正确的是（）

A.一个完整的DMA过程，部分由DMA控制器控制，部分由CPU控制B.一个完整的DMA过程，完全由CPU控制C.一个完整的DMA过程，完全由DMA控制器控制，CPU不介入任何控制D.一个完整的DMA过程，完全由CPU采用周期挪用法控制

26.CPU响应DMA请求的条件是当前（）执行完。

A.机器周期 B.总线周期 C.机器周期和总线周期D.指令周期

27.当某五级流水线CPU正在执行某条指令的第二级流水段时，外部设备产生了一个DMA请求，则CPU对该DMA请求响应的时机是（）。

A.立即响应B.在该指令的第二级流水段执行完毕后响应C.在该指令的第三级流水段执行完毕后响应D.在该指令执行结束后响应

28.关于外中断（故障除外）和DMA，下列说法中正确的是（）。

A.DMA请求和中断请求同时发生时，响应DMA请求B.DMA请求、非屏蔽中断、可屏蔽中断都要在当前指令结束之后才能被响应C.非屏蔽中断请求优先级最高，可屏蔽中断请求优先级最低D.若不开中断，所有中断请求就不能响应

29.以下有关DMA方式的叙述中，错误的是（）

A.在DMA方式下，DMA控制器向CPU请求的是总线使用权B.DMA方式可用于键盘和鼠标的数据输入C.在数据传输阶段，不需要CPU介入，完全由DMA控制器控制D.DMA方式要用到中断处理

30.在主机和外设的信息传送中，（）不是一种程序控制方式。

A.直接程序传送B.程序中断C.直接存储器存取（DMA）D.通道控制

31.中断发生时，程序计数器内容的保护和更新是由（）完成的。

A.硬件自动B.进栈指令和转移指令C.访存指令D.中断服务程序

32.在DMA方式传送数据的过程中，因为没有破坏（）的内容，所以CPU可以正常工作（访存除外）。

A.程序计数器B.程序计数器和寄存器C.指令寄存器D.堆栈寄存器

33.在DMA方式下，数据从内存传送到外设经过的路径是（）。

A.内存→数据总线→数据通路→外设B.内存→数据总线 $\rightarrow$ DMAC→外设C.内存→数据通路→数据总线→外设D.内存 $\rightarrow$ CPU→外设

34.采用周期挪用进行DMA数据传送时，每传送一个数据要占用一个（）的时间A.指令周期B.机器周期C.时钟周期D.存取周期

35.启动一次DMA传送，外设和主机之间将完成一个（）的数据传送。A.字节B.字C.总线宽度D.数据块
36.在磁盘存储器进行读/写操作之前，CPU需要对磁盘控制器或DMA控制器进行初始化。在下列选项中，不包含在初始化信息中的是（）。

A.传送信息所在的主存起始地址B.传送方向（是读磁盘还是写磁盘）C.传送信息所在的通用寄存器编号D.传送数据的字数或字节数

37.【2009统考真题】下列选项中，能引起外部中断的事件是（）A.键盘输入B.除数为0C.浮点运算下溢D.访存缺页

38.【2010统考真题】单级中断系统中，中断服务程序内的执行顺序是（）

I.保护现场IL.开中断III.关中断IV.保存断点V.中断事件处理VI.恢复现场VII.中断返回

A.  $\scriptstyle\mathrm{I}\rightarrow\mathrm{V}\rightarrow\mathrm{VI}\rightarrow\mathrm{II}\rightarrow\mathrm{VII}$  B.III→I→V→VII C.III→IV-V→VI→VII D.IV→I-V→VI-→VII

39.【2011统考真题】某计算机有五级中断  $\mathrm{L}_{4}\sim\mathrm{L}_{0}$  ，中断屏蔽字为  $\mathbf{M}_{4}\mathbf{M}_{3}\mathbf{M}_{2}\mathbf{M}_{1}\mathbf{M}_{0}$   $\mathbf{M}_{i}=1$  C  $0\leqslant$   $i\leqslant\!4$ ）表示对 $\mathrm{L}_{i}$ 级中断进行屏蔽。若中断响应优先级从高到低的顺序是 $\mathrm{L}_{0}{\rightarrow}\mathrm{L}_{1}{\rightarrow}\mathrm{L}_{2}{\rightarrow}$  $\mathrm{L}_{3}{\rightarrow}\mathrm{L}_{4}$ ，且要求中断处理优先级从高到低的顺序为 $\mathrm{L}_{4}{\rightarrow}\mathrm{L}_{0}{\rightarrow}\mathrm{L}_{2}{\rightarrow}\mathrm{L}_{1}{\rightarrow}\mathrm{L}_{3}$ ，则 $\mathrm{L}_{1}$ 的中断处理程序中设置的中断屏蔽字是（）。

A.11110 B.01101 C.00011 D.01010

40.【2011统考真题】某计算机处理器主频为 $50\mathrm{MHz}$ ，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为 $500.$ 在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是（）。

A.  $0.02\%$  B.  $0.05\%$  C.  $0.20\%$  D.  $0.50\%$

41.【2012统考真题】响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括()。

I.关中断II.保存通用寄存器的内容ml.形成中断服务程序入口地址并送PC

A.仅I、ⅡIB.仅I、ⅢIC.仅II、ⅢD.I、II、ⅢI

42.【2013统考真题】下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（）。

A.中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权B.中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后C.中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成D.中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备

43.【2014统考真题】若某设备中断请求的响应和处理时间为 $100\mathrm{ns}$ ，每 $400\mathrm{ns}$ 发出一次中断请求，中断响应所允许的最长延迟时间为 $50\mathrm{ns}$ ，则在该设备持续工作过程中，CPU用于该设备的I/O时间占整个CPU时间的百分比至少是（）。

A.  $12.5\%$  B.  $25\%$  C.  $37.5\%$  D.  $50\%$

44.【2015统考真题】在采用中断I/O方式控制打印输出的情况下，CPU和打印控制接口中的I/0端口之间交换的信息不可能是（）。

A.打印字符B.主存地址C.设备状态D.控制命令

45.【2017统考真题】下列关于多重中断系统的叙述中，错误的是（）。A.在一条指令执行结束时响应中断B.中断处理期间CPU处于关中断状态C.中断请求的产生与当前指令的执行无关 D.CPU通过采样中断请求信号检测中断请求
46.【2018统考真题】下列关于外部I/0中断的叙述中，正确的是（）。

A.中断控制器按所接收中断请求的先后次序进行中断优先级排队B.CPU响应中断时，通过执行中断隐指令完成通用寄存器的保护C.CPU只有在处于中断允许状态时，才能响应外部设备的中断请求D.有中断请求时，CPU立即暂停当前指令执行，转去执行中断服务程序

47.【2019统考真题】某设备以中断方式与CPU进行数据交换，CPU主频为1GHZ，设备接口中的数据缓冲寄存器为32位，设备的数据传输速率为 $50\mathrm{kB/s}.$ 若每次中断开销（包括中断响应和中断处理）为1000个时钟周期，则CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是（）。

A.  $1.25\%$  B.  $2.5\%$  C.  $5\%$  D.  $12.5\%$

48.【2019统考真题】下列关于DMA方式的叙述中，正确的是（）

I.DMA传送前由设备驱动程序设置传送参数II.数据传送前由DMA控制器请求总线使用权III.数据传送由DMA控制器直接控制总线完成IV.DMA传送结束后的处理由中断服务程序完成

A.仅I、ⅡIB.仅I、ⅢI、IVC.仅II、IⅢI、IVD.I、ⅡI、IⅢI、IV

49.【2020统考真题】下列事件中，属于外部中断事件的是（）

I.访存时缺页II.定时器到时III.网络数据包到达A.仅I、ⅡIB.仅I、ⅢIC.仅ⅡI、ⅢID.I、ⅡI和IⅢI

50.【2020统考真题】外部中断包括不可屏蔽中断（NMI）和可屏蔽中断，下列关于外部中断的叙述中，错误的是（）。

A.CPU处于关中断状态时，也能响应NMI请求 B.一旦可屏蔽中断请求信号有效，CPU就立即响应C.不可屏蔽中断的优先级比可屏蔽中断的优先级高D.可通过中断屏蔽字改变可屏蔽中断的处理优先级

51.【2020统考真题】若设备采用周期挪用DMA方式进行输入和输出，每次DMA传送的数据块大小为512字节，相应的I/O接口中有一个32位数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是（）。

A.每准备好32位数据，DMA控制器就发出一次总线请求B.相对于CPU，DMA控制器的总线使用权的优先级更高C.在整个数据块的传送过程中，CPU不可以访问主存储器D.数据块传送结束时，会产生“DMA传送结束”中断请求

52.【2021统考真题】下列是关于多重中断系统中CPU响应中断的叙述，错误的是（）。

A.仅在用户态（执行用户程序）下，CPU才能检测和响应中断B.CPU只有在检测到中断请求信号后，才会进入中断响应周期C.进入中断响应周期时，CPU一定处于中断允许（开中断）状态 D.若CPU检测到中断请求信号，则一定存在未被屏蔽的中断源请求信号

53.【2022统考真题】下列关于中断1/0方式的叙述中，不正确的是（）A.适用于键盘、针式打印机等字符型设备B.外设和主机之间的数据传送通过软件完成C.外设准备数据的时间应小于中断处理时间D.外设为某进程准备数据时CPU可运行其他进程
54.【2023统考真题】下列关于硬件和异常/中断关系的叙述中，错误的是（）

A.CPU在执行一条指令的过程中检测异常事件B.CPU在执行完一条指令时检测中断请求信号C.开中断时CPU检测到中断请求后就进行中断响应D.外部设备通过中断控制器向CPU发中断结束信号

55.【2023统考真题】下列关于1/0控制方式的叙述中，错误的是（）

A.查询方式下，通过CPU执行查询程序进行I/O操作B.中断方式下，通过CPU执行中断服务程序进行I/O操作C.DMA方式下，通过CPU执行DMA传送程序进行I/O操作D.对于SSD、网络适配器等高速设备，采用DMA方式输入/输出

## 二、综合应用题

01.在DMA方式下，主存和I/O设备之间有一条物理通路相连吗？

02.假定某I/O设备向CPU传送信息的最高频率为4万次/秒，而相应中断处理程序的执行时间为 $40\mu\mathrm{s}$ ，则该I/O设备是否可采用中断方式工作？为什么？

03．在程序查询方式的输入/输出系统中，假设不考虑处理时间，每个查询操作需要100个时钟周期，CPU的时钟频率为 $50\mathrm{MHz}$ 。现有鼠标和硬盘两个设备，而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据，即每32位被CPU查询一次，传输速率为 $2{\times}2^{20}\,\mathrm{B}/\mathrm{s}.$ 求CPU对这两个设备查询所花费的时间比率，由此可得出什么结论？

04.设某计算机有4个中断源1、2、3、4，其硬件排队优先次序按 $1{\rightarrow}2{\rightarrow}3{\rightarrow}4$ 降序排列，各中断源的服务程序中所对应的屏蔽字如下表所示。

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/9c89aad610e6d99ea415bb59853289e1def4f91fd522787a4f9de509d439afaa.jpg)

1）给出上述4个中断源的中断处理次序。2）若4个中断源同时有中断请求，画出CPU执行程序的轨迹。

05.一个DMA接口可采用周期窃取方式把字符（字节）传送到存储器，它支持的最大批量为400B。若存取周期为 $0.2\mu\mathrm{s},$ 每处理一次中断需 $5\mu\mathrm{s}.$ 现有的字符设备的传输速率为 $9600\mathrm{b/s}.$ 假设字符之间的传输是无间隙的，试问DMA方式每秒因数据传输占用处理器多少时间？若完全采用中断方式，又需占处理器多少时间（忽略预处理所需时间）？

06.假设磁盘传输数据以32位的字为单位，传输速率为 $1\mathbf{M}\mathbf{B}/\mathrm{s}$ ，CPU的时钟频率为 $50\mathrm{MHz}_{\circ}$ 回答以下问题：

1）采取程序查询方式，假设查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率（假设进行足够的查询以避免数据丢失）。
2）采用中断方式进行控制，每次传输的开销（包括中断处理）为80个时钟周期。求CPU为传输硬盘所花费的时间比率。

3）采用DMA的方式，假定DMA的启动需要1000个时钟周期，DMA完成时后处理需要500个时钟周期。若平均传输的数据长度为4KB（此处 $K=1000$ ），试问硬盘工作时CPU将用多少时间比率进行输入/输出操作？忽略DMA申请总线的影响。

07.【2009统考真题】某计算机的CPU主频为 $500\mathrm{MHz}$ ，CP1为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输速率为 $0.5\mathrm{MB/s}$ ，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含118条指令，中断服务的其他开销相当于2条指令的执行时间。回答下列问题，要求给出计算过程。

1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？

2）当该外设的数据传输速率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少（假设DMA与CPU之间没有访存冲突）？

08.【2012统考真题】假定某计算机的CPU主频为  $80\mathrm{MHz}$  ，CPI为4，平均每条指令访存1.5 次，主存与Cache之间交换的块大小为16B，Cache的命中率为 $99\%$ ，存储器总线宽带为32位。回答下列问题。

1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？

2）假定在Cache缺失的情况下访问主存时，存在 $0.0005\%$ 的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？

3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？

4）为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？

09.【2016统考真题】假定CPU主频为 $50\mathrm{MHz}$ ，CPI为4。设备D采用异步串行通信方式向主机传送7位ASCII码字符，通信规程中有1位奇校验位和1位停止位，从D接收启动命令到字符送入I/0端口需要 $0.5\mathrm{ms},$ ，回答下列问题，要求说明理由。

1）每传送一个字符，在异步串行通信线上共需传输多少位？在设备D持续工作过程中，每秒最多可向1/O端口送入多少个字符？

2）设备D采用中断方式进行输入/输出，示意图如下所示：

![](https://cdn-mineru.openxlab.org.cn/model-mineru/prod/b44e7762da75e00edfd7fd3b274cd2f67a6259a68fb27c827dead1ba5c145a31.jpg)

1/0端口每收到一个字符申请一次中断，中断响应需10个时钟周期，中断服务程序共有20条指令，其中第15条指令启动D工作。若CPU需从D读取1000个字符，则完成这一任务所需时间大约是多少个时钟周期？CPU用于完成这一任务的时间大约是多少个时钟周期？在中断响应阶段CPU进行了哪些操作？
0.【2018统考真题】假定计算机的主频为 $500\mathrm{MHz}$ ，CPI为4。现有设备A和B，其数据传 $40\mathrm{MB/s}$ ，对应1/0接口中各有一个32位数据缓冲寄存器。回答下列问题，要求给出计算过程。1）若设备A采用定时查询I/0方式，每次输入/输出都至少执行10条指令。设备A最CPU总时间的百分比至少是多少？2）在中断10方式下，若每次中断响应和中断处理的总时钟周期数至少为400，则设备B能否采用中断I/O方式？为什么？3）若设备B采用DMA方式，每次DMA传送的数据块大小为1000B，CPU用于DMA总时间的百分比最多是多少？11.【2022统考真题】假设某磁盘驱动器中有4个双面盘片，每个盘面有20000个磁道，每 个磁道有500个扇区，每个扇区可记录512字节的数据，盘片转速为 $7200\mathrm{rpm}$ (转/分），平均寻道时间为5ms。请回答下列问题。1）每个扇区包含数据及其地址信息，地址信息分为3个字段。这3个字段的名称各是什么？对于该磁盘，各字段至少占多少位？2）一个扇区的平均访问时间约为多少？3）若采用周期挪用DMA方式进行磁盘与主机之间的数据传送，磁盘控制器中的数据缓冲区大小为64位，则在一个扇区的读/写过程中，DMA控制器向CPU发送了多少次总线请求？若CPU检测到DMA控制器的总线请求信号时也需要访问主存，则DMA控制器是否可以获得总线使用权？为什么？
