TimeQuest Timing Analyzer report for spi_drive
Sun Oct 17 23:49:26 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'sys_clk'
 27. Slow 1200mV 0C Model Hold: 'sys_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'sys_clk'
 40. Fast 1200mV 0C Model Hold: 'sys_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; spi_drive                                           ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 461.04 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -1.169 ; -17.923          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.342 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.000 ; -27.000                        ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                            ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.169 ; bit_cnt_send[1] ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 2.100      ;
; -1.136 ; spi_cs~reg0     ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 2.067      ;
; -1.013 ; bit_cnt_send[0] ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.944      ;
; -0.997 ; spi_cs~reg0     ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.928      ;
; -0.953 ; cnt[0]          ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.884      ;
; -0.943 ; cnt[1]          ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.874      ;
; -0.943 ; cnt[1]          ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.874      ;
; -0.943 ; cnt[1]          ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.874      ;
; -0.943 ; cnt[1]          ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.874      ;
; -0.906 ; spi_cs~reg0     ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.837      ;
; -0.895 ; bit_cnt_send[1] ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.826      ;
; -0.869 ; spi_cs~reg0     ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.800      ;
; -0.836 ; cnt[1]          ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.767      ;
; -0.831 ; bit_cnt_rec[0]  ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.763      ;
; -0.830 ; bit_cnt_rec[0]  ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.762      ;
; -0.828 ; bit_cnt_rec[0]  ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.760      ;
; -0.824 ; bit_cnt_send[2] ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.755      ;
; -0.820 ; spi_cs~reg0     ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.751      ;
; -0.816 ; cnt[1]          ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.747      ;
; -0.816 ; cnt[1]          ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.747      ;
; -0.815 ; cnt[0]          ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.746      ;
; -0.815 ; cnt[0]          ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.746      ;
; -0.811 ; cnt[0]          ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.742      ;
; -0.800 ; spi_cs~reg0     ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.731      ;
; -0.800 ; spi_cs~reg0     ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.731      ;
; -0.800 ; spi_cs~reg0     ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.731      ;
; -0.800 ; spi_cs~reg0     ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.731      ;
; -0.778 ; cnt[0]          ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.709      ;
; -0.774 ; bit_cnt_rec[0]  ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.706      ;
; -0.765 ; cnt[0]          ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.036      ;
; -0.765 ; cnt[0]          ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.036      ;
; -0.763 ; cnt[0]          ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.034      ;
; -0.761 ; cnt[0]          ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.032      ;
; -0.758 ; cnt[0]          ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.029      ;
; -0.753 ; bit_cnt_send[1] ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.684      ;
; -0.744 ; cnt[1]          ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.015      ;
; -0.743 ; cnt[1]          ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.014      ;
; -0.742 ; bit_cnt_send[0] ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.673      ;
; -0.740 ; cnt[1]          ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.011      ;
; -0.740 ; cnt[1]          ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.011      ;
; -0.738 ; cnt[0]          ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.669      ;
; -0.735 ; bit_cnt_rec[1]  ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.667      ;
; -0.734 ; bit_cnt_rec[1]  ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.666      ;
; -0.734 ; cnt[1]          ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 2.005      ;
; -0.732 ; bit_cnt_rec[1]  ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.664      ;
; -0.729 ; bit_cnt_rec[3]  ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.661      ;
; -0.727 ; cnt[0]          ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.658      ;
; -0.718 ; cnt[1]          ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.649      ;
; -0.711 ; cnt[0]          ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.642      ;
; -0.711 ; cnt[0]          ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.642      ;
; -0.711 ; cnt[0]          ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.642      ;
; -0.711 ; cnt[0]          ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.642      ;
; -0.708 ; cnt[1]          ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.639      ;
; -0.700 ; bit_cnt_rec[0]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.632      ;
; -0.696 ; cnt[0]          ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.627      ;
; -0.692 ; cnt[0]          ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.623      ;
; -0.687 ; spi_cs~reg0     ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.618      ;
; -0.687 ; spi_cs~reg0     ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.618      ;
; -0.682 ; bit_cnt_send[2] ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.613      ;
; -0.668 ; cnt[1]          ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.599      ;
; -0.659 ; bit_cnt_rec[3]  ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.591      ;
; -0.659 ; bit_cnt_rec[3]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.591      ;
; -0.658 ; cnt[1]          ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.589      ;
; -0.649 ; bit_cnt_rec[0]  ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.581      ;
; -0.615 ; spi_cs~reg0     ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 1.886      ;
; -0.614 ; spi_cs~reg0     ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 1.885      ;
; -0.611 ; spi_cs~reg0     ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 1.882      ;
; -0.611 ; spi_cs~reg0     ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 1.882      ;
; -0.609 ; bit_cnt_rec[3]  ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.277      ; 1.881      ;
; -0.609 ; bit_cnt_rec[3]  ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.277      ; 1.881      ;
; -0.607 ; bit_cnt_rec[3]  ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.277      ; 1.879      ;
; -0.605 ; bit_cnt_rec[3]  ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.277      ; 1.877      ;
; -0.605 ; spi_cs~reg0     ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.276      ; 1.876      ;
; -0.604 ; bit_cnt_rec[1]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.536      ;
; -0.602 ; bit_cnt_rec[3]  ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.277      ; 1.874      ;
; -0.600 ; bit_cnt_send[0] ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.531      ;
; -0.589 ; spi_cs~reg0     ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.520      ;
; -0.574 ; bit_cnt_rec[1]  ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.506      ;
; -0.572 ; cnt[1]          ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.503      ;
; -0.572 ; cnt[1]          ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.503      ;
; -0.571 ; bit_cnt_rec[3]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.503      ;
; -0.561 ; bit_cnt_rec[2]  ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.493      ;
; -0.560 ; bit_cnt_rec[2]  ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.492      ;
; -0.558 ; bit_cnt_rec[2]  ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.490      ;
; -0.553 ; bit_cnt_rec[1]  ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.485      ;
; -0.548 ; bit_cnt_rec[0]  ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.480      ;
; -0.545 ; bit_cnt_send[1] ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.476      ;
; -0.528 ; spi_cs~reg0     ; cnt[0]           ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.459      ;
; -0.525 ; bit_cnt_rec[2]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.457      ;
; -0.513 ; cnt[0]          ; cnt[0]           ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.444      ;
; -0.505 ; bit_cnt_rec[0]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.437      ;
; -0.474 ; bit_cnt_send[2] ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.405      ;
; -0.458 ; bit_cnt_send[2] ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.389      ;
; -0.452 ; bit_cnt_rec[1]  ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.384      ;
; -0.430 ; bit_cnt_rec[2]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.362      ;
; -0.429 ; bit_cnt_send[1] ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.360      ;
; -0.424 ; bit_cnt_send[1] ; send_done~reg0   ; sys_clk      ; sys_clk     ; 1.000        ; -0.064     ; 1.355      ;
; -0.422 ; bit_cnt_rec[1]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.354      ;
; -0.413 ; spi_end_lev     ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.345      ;
; -0.407 ; bit_cnt_rec[0]  ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.063     ; 1.339      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                             ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; data_rec[7]~reg0 ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; data_rec[6]~reg0 ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; data_rec[3]~reg0 ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; data_rec[2]~reg0 ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; data_rec[1]~reg0 ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.078      ; 0.577      ;
; 0.356 ; spi_mosi~reg0    ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; bit_cnt_send[2]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; bit_cnt_send[3]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; bit_cnt_send[1]  ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; data_rec[5]~reg0 ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_cs~reg0      ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; cnt[1]           ; cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; spi_sclk~reg0    ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; data_rec[4]~reg0 ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; data_rec[0]~reg0 ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bit_cnt_rec[2]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bit_cnt_rec[1]   ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bit_cnt_rec[3]   ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_end_lev      ; spi_end_lev      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.359 ; bit_cnt_send[0]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.580      ;
; 0.360 ; bit_cnt_rec[0]   ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.580      ;
; 0.392 ; bit_cnt_rec[2]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 0.967      ;
; 0.403 ; bit_cnt_rec[2]   ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 0.978      ;
; 0.425 ; bit_cnt_rec[1]   ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.000      ;
; 0.434 ; bit_cnt_rec[1]   ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.009      ;
; 0.505 ; bit_cnt_send[3]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.726      ;
; 0.543 ; spi_cs~reg0      ; cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.764      ;
; 0.567 ; cnt[0]           ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.787      ;
; 0.608 ; bit_cnt_rec[2]   ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.183      ;
; 0.609 ; bit_cnt_rec[2]   ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.184      ;
; 0.613 ; bit_cnt_rec[0]   ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.833      ;
; 0.617 ; bit_cnt_rec[1]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.837      ;
; 0.627 ; bit_cnt_rec[0]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.202      ;
; 0.628 ; bit_cnt_rec[0]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.203      ;
; 0.631 ; bit_cnt_rec[0]   ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.206      ;
; 0.669 ; bit_cnt_rec[3]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.889      ;
; 0.696 ; bit_cnt_rec[2]   ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.916      ;
; 0.708 ; bit_cnt_send[3]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.929      ;
; 0.710 ; bit_cnt_rec[2]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.285      ;
; 0.725 ; bit_cnt_send[0]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.946      ;
; 0.728 ; bit_cnt_rec[0]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.948      ;
; 0.740 ; bit_cnt_rec[0]   ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.315      ;
; 0.743 ; bit_cnt_send[0]  ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.964      ;
; 0.743 ; bit_cnt_rec[1]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.318      ;
; 0.743 ; bit_cnt_rec[0]   ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.318      ;
; 0.746 ; bit_cnt_send[1]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 0.967      ;
; 0.747 ; bit_cnt_rec[1]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.322      ;
; 0.752 ; bit_cnt_rec[1]   ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.327      ;
; 0.758 ; cnt[1]           ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.978      ;
; 0.776 ; cnt[0]           ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.996      ;
; 0.781 ; cnt[1]           ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.002      ;
; 0.784 ; spi_cs~reg0      ; spi_end_lev      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.004      ;
; 0.815 ; bit_cnt_send[3]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.036      ;
; 0.833 ; bit_cnt_rec[1]   ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.053      ;
; 0.839 ; bit_cnt_rec[2]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.059      ;
; 0.840 ; bit_cnt_rec[2]   ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.061      ;
; 0.845 ; cnt[1]           ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.066      ;
; 0.865 ; bit_cnt_send[0]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.086      ;
; 0.866 ; bit_cnt_send[0]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.087      ;
; 0.892 ; bit_cnt_rec[3]   ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.112      ;
; 0.894 ; bit_cnt_rec[3]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.114      ;
; 0.894 ; bit_cnt_rec[3]   ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.114      ;
; 0.900 ; bit_cnt_send[2]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.121      ;
; 0.901 ; bit_cnt_send[2]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.122      ;
; 0.908 ; spi_cs~reg0      ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.128      ;
; 0.917 ; cnt[0]           ; cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.138      ;
; 0.936 ; bit_cnt_rec[0]   ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.156      ;
; 0.939 ; cnt[1]           ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.159      ;
; 0.941 ; cnt[0]           ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.162      ;
; 0.951 ; bit_cnt_send[3]  ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.172      ;
; 0.957 ; bit_cnt_rec[2]   ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.177      ;
; 0.967 ; cnt[1]           ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.188      ;
; 0.969 ; cnt[0]           ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.189      ;
; 0.975 ; cnt[1]           ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.195      ;
; 0.976 ; bit_cnt_rec[1]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.196      ;
; 0.987 ; bit_cnt_send[1]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.208      ;
; 0.988 ; bit_cnt_send[1]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.209      ;
; 1.003 ; spi_cs~reg0      ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.223      ;
; 1.005 ; spi_end_lev      ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.226      ;
; 1.018 ; bit_cnt_rec[1]   ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.239      ;
; 1.027 ; bit_cnt_send[2]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.248      ;
; 1.032 ; bit_cnt_rec[2]   ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.252      ;
; 1.032 ; cnt[0]           ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.253      ;
; 1.035 ; bit_cnt_send[2]  ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.256      ;
; 1.049 ; bit_cnt_rec[0]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.269      ;
; 1.061 ; cnt[0]           ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.282      ;
; 1.075 ; cnt[0]           ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.296      ;
; 1.093 ; bit_cnt_rec[0]   ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.314      ;
; 1.094 ; bit_cnt_rec[1]   ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.314      ;
; 1.095 ; spi_cs~reg0      ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.316      ;
; 1.095 ; cnt[1]           ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.316      ;
; 1.113 ; cnt[0]           ; cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.334      ;
; 1.114 ; bit_cnt_send[1]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.335      ;
; 1.122 ; cnt[1]           ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.343      ;
; 1.132 ; spi_cs~reg0      ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.353      ;
; 1.132 ; bit_cnt_rec[2]   ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.353      ;
; 1.135 ; spi_cs~reg0      ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.064      ; 1.356      ;
; 1.137 ; spi_cs~reg0      ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.712      ;
; 1.140 ; spi_cs~reg0      ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.715      ;
; 1.142 ; spi_cs~reg0      ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.418      ; 1.717      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[3]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[4]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[5]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[6]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[7]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; rec_done~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; send_done~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_cs~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_end_lev                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_mosi~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_sclk~reg0                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[1]~reg0              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[2]~reg0              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[3]~reg0              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[6]~reg0              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[7]~reg0              ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[0]                ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[1]                ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[2]                ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[3]                ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[0]               ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[1]               ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[0]~reg0              ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[4]~reg0              ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; rec_done~reg0                 ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_end_lev                   ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_sclk~reg0                 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[2]               ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[3]               ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[0]                        ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[5]~reg0              ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; send_done~reg0                ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_cs~reg0                   ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_mosi~reg0                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[1]~reg0|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[2]~reg0|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[3]~reg0|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[6]~reg0|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[7]~reg0|clk          ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[0]|clk           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[1]|clk           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[0]|clk            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[1]|clk            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[2]|clk            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[3]|clk            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[2]|clk           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[3]|clk           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[0]|clk                    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]|clk                    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[0]~reg0|clk          ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[4]~reg0|clk          ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[5]~reg0|clk          ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; rec_done~reg0|clk             ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; send_done~reg0|clk            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_cs~reg0|clk               ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_end_lev|clk               ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_mosi~reg0|clk             ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_sclk~reg0|clk             ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[0]                ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[1]                ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[2]                ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[3]                ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[0]               ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[1]               ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[2]               ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[3]               ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[0]                        ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[0]~reg0              ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[4]~reg0              ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[5]~reg0              ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; rec_done~reg0                 ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; send_done~reg0                ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_cs~reg0                   ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_end_lev                   ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_mosi~reg0                 ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_sclk~reg0                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[1]~reg0              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[2]~reg0              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[3]~reg0              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[6]~reg0              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[7]~reg0              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_send[*]  ; sys_clk    ; 3.516 ; 4.046 ; Rise       ; sys_clk         ;
;  data_send[0] ; sys_clk    ; 3.167 ; 3.722 ; Rise       ; sys_clk         ;
;  data_send[1] ; sys_clk    ; 3.044 ; 3.560 ; Rise       ; sys_clk         ;
;  data_send[2] ; sys_clk    ; 3.407 ; 3.903 ; Rise       ; sys_clk         ;
;  data_send[3] ; sys_clk    ; 3.361 ; 3.842 ; Rise       ; sys_clk         ;
;  data_send[4] ; sys_clk    ; 0.996 ; 1.159 ; Rise       ; sys_clk         ;
;  data_send[5] ; sys_clk    ; 3.051 ; 3.549 ; Rise       ; sys_clk         ;
;  data_send[6] ; sys_clk    ; 3.339 ; 3.856 ; Rise       ; sys_clk         ;
;  data_send[7] ; sys_clk    ; 3.516 ; 4.046 ; Rise       ; sys_clk         ;
; spi_end       ; sys_clk    ; 0.312 ; 0.420 ; Rise       ; sys_clk         ;
; spi_miso      ; sys_clk    ; 2.030 ; 2.527 ; Rise       ; sys_clk         ;
; spi_start     ; sys_clk    ; 2.618 ; 3.045 ; Rise       ; sys_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_send[*]  ; sys_clk    ; -0.628 ; -0.770 ; Rise       ; sys_clk         ;
;  data_send[0] ; sys_clk    ; -2.705 ; -3.222 ; Rise       ; sys_clk         ;
;  data_send[1] ; sys_clk    ; -2.590 ; -3.065 ; Rise       ; sys_clk         ;
;  data_send[2] ; sys_clk    ; -2.903 ; -3.381 ; Rise       ; sys_clk         ;
;  data_send[3] ; sys_clk    ; -2.860 ; -3.332 ; Rise       ; sys_clk         ;
;  data_send[4] ; sys_clk    ; -0.628 ; -0.770 ; Rise       ; sys_clk         ;
;  data_send[5] ; sys_clk    ; -2.598 ; -3.058 ; Rise       ; sys_clk         ;
;  data_send[6] ; sys_clk    ; -2.863 ; -3.352 ; Rise       ; sys_clk         ;
;  data_send[7] ; sys_clk    ; -3.030 ; -3.542 ; Rise       ; sys_clk         ;
; spi_end       ; sys_clk    ; 0.060  ; -0.067 ; Rise       ; sys_clk         ;
; spi_miso      ; sys_clk    ; -1.178 ; -1.629 ; Rise       ; sys_clk         ;
; spi_start     ; sys_clk    ; -1.743 ; -2.172 ; Rise       ; sys_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_rec[*]  ; sys_clk    ; 7.390 ; 7.365 ; Rise       ; sys_clk         ;
;  data_rec[0] ; sys_clk    ; 6.739 ; 6.691 ; Rise       ; sys_clk         ;
;  data_rec[1] ; sys_clk    ; 6.466 ; 6.402 ; Rise       ; sys_clk         ;
;  data_rec[2] ; sys_clk    ; 6.988 ; 6.913 ; Rise       ; sys_clk         ;
;  data_rec[3] ; sys_clk    ; 6.780 ; 6.763 ; Rise       ; sys_clk         ;
;  data_rec[4] ; sys_clk    ; 6.233 ; 6.169 ; Rise       ; sys_clk         ;
;  data_rec[5] ; sys_clk    ; 7.390 ; 7.365 ; Rise       ; sys_clk         ;
;  data_rec[6] ; sys_clk    ; 6.449 ; 6.378 ; Rise       ; sys_clk         ;
;  data_rec[7] ; sys_clk    ; 6.248 ; 6.193 ; Rise       ; sys_clk         ;
; rec_done     ; sys_clk    ; 6.102 ; 6.034 ; Rise       ; sys_clk         ;
; send_done    ; sys_clk    ; 6.220 ; 6.165 ; Rise       ; sys_clk         ;
; spi_cs       ; sys_clk    ; 6.571 ; 6.648 ; Rise       ; sys_clk         ;
; spi_mosi     ; sys_clk    ; 7.283 ; 7.292 ; Rise       ; sys_clk         ;
; spi_sclk     ; sys_clk    ; 6.586 ; 6.553 ; Rise       ; sys_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_rec[*]  ; sys_clk    ; 6.035 ; 5.969 ; Rise       ; sys_clk         ;
;  data_rec[0] ; sys_clk    ; 6.516 ; 6.467 ; Rise       ; sys_clk         ;
;  data_rec[1] ; sys_clk    ; 6.252 ; 6.187 ; Rise       ; sys_clk         ;
;  data_rec[2] ; sys_clk    ; 6.749 ; 6.673 ; Rise       ; sys_clk         ;
;  data_rec[3] ; sys_clk    ; 6.558 ; 6.537 ; Rise       ; sys_clk         ;
;  data_rec[4] ; sys_clk    ; 6.035 ; 5.969 ; Rise       ; sys_clk         ;
;  data_rec[5] ; sys_clk    ; 7.173 ; 7.147 ; Rise       ; sys_clk         ;
;  data_rec[6] ; sys_clk    ; 6.236 ; 6.163 ; Rise       ; sys_clk         ;
;  data_rec[7] ; sys_clk    ; 6.043 ; 5.986 ; Rise       ; sys_clk         ;
; rec_done     ; sys_clk    ; 5.904 ; 5.835 ; Rise       ; sys_clk         ;
; send_done    ; sys_clk    ; 6.021 ; 5.963 ; Rise       ; sys_clk         ;
; spi_cs       ; sys_clk    ; 6.352 ; 6.430 ; Rise       ; sys_clk         ;
; spi_mosi     ; sys_clk    ; 7.065 ; 7.072 ; Rise       ; sys_clk         ;
; spi_sclk     ; sys_clk    ; 6.372 ; 6.336 ; Rise       ; sys_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 514.93 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -0.942 ; -13.588         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.298 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -27.000                       ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                             ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.942 ; bit_cnt_send[1] ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.880      ;
; -0.915 ; spi_cs~reg0     ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.853      ;
; -0.801 ; bit_cnt_send[0] ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.739      ;
; -0.772 ; cnt[0]          ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.711      ;
; -0.772 ; spi_cs~reg0     ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.711      ;
; -0.743 ; cnt[1]          ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.681      ;
; -0.743 ; cnt[1]          ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.681      ;
; -0.743 ; cnt[1]          ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.681      ;
; -0.743 ; cnt[1]          ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.681      ;
; -0.712 ; bit_cnt_send[1] ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.651      ;
; -0.708 ; spi_cs~reg0     ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.647      ;
; -0.659 ; spi_cs~reg0     ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.597      ;
; -0.646 ; bit_cnt_rec[0]  ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.584      ;
; -0.646 ; bit_cnt_rec[0]  ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.584      ;
; -0.646 ; cnt[1]          ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.584      ;
; -0.644 ; bit_cnt_send[2] ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.583      ;
; -0.643 ; bit_cnt_rec[0]  ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.581      ;
; -0.639 ; cnt[0]          ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.577      ;
; -0.639 ; cnt[0]          ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.577      ;
; -0.635 ; cnt[0]          ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.573      ;
; -0.634 ; spi_cs~reg0     ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.572      ;
; -0.623 ; spi_cs~reg0     ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.561      ;
; -0.623 ; spi_cs~reg0     ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.561      ;
; -0.623 ; spi_cs~reg0     ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.561      ;
; -0.623 ; spi_cs~reg0     ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.561      ;
; -0.612 ; cnt[1]          ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.550      ;
; -0.612 ; cnt[1]          ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.550      ;
; -0.599 ; cnt[0]          ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.538      ;
; -0.597 ; cnt[0]          ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.847      ;
; -0.596 ; cnt[0]          ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.846      ;
; -0.595 ; cnt[0]          ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.845      ;
; -0.592 ; cnt[0]          ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.842      ;
; -0.590 ; cnt[0]          ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.840      ;
; -0.585 ; bit_cnt_rec[0]  ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.523      ;
; -0.575 ; bit_cnt_send[1] ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.513      ;
; -0.573 ; bit_cnt_send[0] ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.512      ;
; -0.565 ; cnt[0]          ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.503      ;
; -0.565 ; bit_cnt_rec[1]  ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.503      ;
; -0.565 ; bit_cnt_rec[1]  ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.503      ;
; -0.562 ; bit_cnt_rec[1]  ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.500      ;
; -0.550 ; cnt[0]          ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.488      ;
; -0.549 ; cnt[1]          ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.799      ;
; -0.548 ; cnt[1]          ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.798      ;
; -0.546 ; cnt[1]          ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.796      ;
; -0.544 ; cnt[1]          ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.794      ;
; -0.543 ; bit_cnt_rec[3]  ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.481      ;
; -0.541 ; cnt[1]          ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.480      ;
; -0.541 ; cnt[0]          ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.479      ;
; -0.541 ; cnt[0]          ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.479      ;
; -0.541 ; cnt[0]          ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.479      ;
; -0.541 ; cnt[0]          ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.479      ;
; -0.540 ; cnt[1]          ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.790      ;
; -0.536 ; cnt[1]          ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.474      ;
; -0.525 ; cnt[0]          ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.463      ;
; -0.517 ; bit_cnt_rec[0]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.455      ;
; -0.510 ; cnt[0]          ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.448      ;
; -0.507 ; bit_cnt_send[2] ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.445      ;
; -0.503 ; bit_cnt_rec[3]  ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.441      ;
; -0.503 ; bit_cnt_rec[3]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.441      ;
; -0.502 ; cnt[1]          ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.440      ;
; -0.499 ; spi_cs~reg0     ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.437      ;
; -0.499 ; spi_cs~reg0     ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.437      ;
; -0.490 ; cnt[1]          ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.429      ;
; -0.469 ; bit_cnt_rec[0]  ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.407      ;
; -0.461 ; bit_cnt_rec[3]  ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.711      ;
; -0.460 ; bit_cnt_rec[3]  ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.710      ;
; -0.459 ; bit_cnt_rec[3]  ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.709      ;
; -0.456 ; bit_cnt_rec[3]  ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.706      ;
; -0.454 ; bit_cnt_rec[3]  ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.704      ;
; -0.436 ; bit_cnt_send[0] ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.374      ;
; -0.436 ; spi_cs~reg0     ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.686      ;
; -0.436 ; bit_cnt_rec[1]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.374      ;
; -0.435 ; spi_cs~reg0     ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.685      ;
; -0.433 ; spi_cs~reg0     ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.683      ;
; -0.431 ; spi_cs~reg0     ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.681      ;
; -0.427 ; spi_cs~reg0     ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.255      ; 1.677      ;
; -0.423 ; spi_cs~reg0     ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.361      ;
; -0.416 ; cnt[1]          ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.354      ;
; -0.416 ; cnt[1]          ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.354      ;
; -0.414 ; bit_cnt_rec[3]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.352      ;
; -0.414 ; bit_cnt_rec[1]  ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.352      ;
; -0.407 ; bit_cnt_rec[2]  ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.345      ;
; -0.407 ; bit_cnt_rec[2]  ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.345      ;
; -0.404 ; bit_cnt_rec[2]  ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.342      ;
; -0.388 ; bit_cnt_rec[1]  ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.326      ;
; -0.383 ; bit_cnt_send[1] ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.322      ;
; -0.378 ; bit_cnt_rec[0]  ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.316      ;
; -0.369 ; cnt[0]          ; cnt[0]           ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.307      ;
; -0.366 ; bit_cnt_rec[2]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.304      ;
; -0.365 ; spi_cs~reg0     ; cnt[0]           ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.303      ;
; -0.344 ; bit_cnt_rec[0]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.282      ;
; -0.315 ; bit_cnt_send[2] ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.056     ; 1.254      ;
; -0.297 ; bit_cnt_rec[1]  ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.235      ;
; -0.293 ; bit_cnt_send[2] ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.231      ;
; -0.280 ; bit_cnt_send[1] ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.218      ;
; -0.278 ; bit_cnt_rec[2]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.216      ;
; -0.273 ; bit_cnt_rec[1]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.211      ;
; -0.267 ; bit_cnt_send[1] ; send_done~reg0   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.205      ;
; -0.265 ; spi_end_lev     ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.203      ;
; -0.257 ; bit_cnt_rec[0]  ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 1.195      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                              ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; data_rec[7]~reg0 ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_rec[6]~reg0 ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_rec[3]~reg0 ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_rec[2]~reg0 ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_rec[1]~reg0 ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.069      ; 0.511      ;
; 0.310 ; spi_mosi~reg0    ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_sclk~reg0    ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; bit_cnt_send[2]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; bit_cnt_send[3]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_rec[5]~reg0 ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_rec[4]~reg0 ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_rec[0]~reg0 ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; bit_cnt_rec[2]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_cs~reg0      ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; bit_cnt_rec[1]   ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; bit_cnt_rec[3]   ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cnt[1]           ; cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_end_lev      ; spi_end_lev      ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; bit_cnt_send[1]  ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.511      ;
; 0.318 ; bit_cnt_rec[0]   ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.519      ;
; 0.319 ; bit_cnt_send[0]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.519      ;
; 0.358 ; bit_cnt_rec[2]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 0.883      ;
; 0.371 ; bit_cnt_rec[2]   ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 0.896      ;
; 0.394 ; bit_cnt_rec[1]   ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 0.919      ;
; 0.404 ; bit_cnt_rec[1]   ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 0.929      ;
; 0.449 ; bit_cnt_send[3]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.650      ;
; 0.498 ; spi_cs~reg0      ; cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.699      ;
; 0.518 ; cnt[0]           ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.719      ;
; 0.551 ; bit_cnt_rec[2]   ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.076      ;
; 0.553 ; bit_cnt_rec[2]   ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.078      ;
; 0.553 ; bit_cnt_rec[0]   ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.754      ;
; 0.556 ; bit_cnt_rec[1]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.757      ;
; 0.563 ; bit_cnt_rec[0]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.088      ;
; 0.570 ; bit_cnt_rec[0]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.095      ;
; 0.574 ; bit_cnt_rec[0]   ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.099      ;
; 0.599 ; bit_cnt_rec[3]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.800      ;
; 0.619 ; bit_cnt_rec[2]   ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.820      ;
; 0.639 ; bit_cnt_rec[2]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.164      ;
; 0.647 ; bit_cnt_send[3]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.848      ;
; 0.664 ; bit_cnt_send[0]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.864      ;
; 0.665 ; bit_cnt_rec[0]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.866      ;
; 0.668 ; bit_cnt_rec[0]   ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.193      ;
; 0.670 ; bit_cnt_rec[0]   ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.195      ;
; 0.673 ; bit_cnt_rec[1]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.198      ;
; 0.679 ; bit_cnt_send[0]  ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.879      ;
; 0.679 ; bit_cnt_rec[1]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.204      ;
; 0.684 ; bit_cnt_send[1]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.884      ;
; 0.684 ; bit_cnt_rec[1]   ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.209      ;
; 0.693 ; cnt[1]           ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.894      ;
; 0.707 ; cnt[1]           ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.908      ;
; 0.711 ; cnt[0]           ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.912      ;
; 0.712 ; spi_cs~reg0      ; spi_end_lev      ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.913      ;
; 0.738 ; bit_cnt_send[3]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.939      ;
; 0.750 ; bit_cnt_rec[1]   ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.951      ;
; 0.754 ; bit_cnt_rec[2]   ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.955      ;
; 0.761 ; bit_cnt_rec[2]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.962      ;
; 0.764 ; cnt[1]           ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 0.965      ;
; 0.789 ; bit_cnt_send[0]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.989      ;
; 0.796 ; bit_cnt_send[0]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.996      ;
; 0.807 ; bit_cnt_rec[3]   ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.008      ;
; 0.808 ; bit_cnt_send[2]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.009      ;
; 0.810 ; bit_cnt_rec[3]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.011      ;
; 0.810 ; bit_cnt_rec[3]   ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.011      ;
; 0.815 ; bit_cnt_send[2]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.016      ;
; 0.823 ; spi_cs~reg0      ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.024      ;
; 0.839 ; bit_cnt_rec[0]   ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.040      ;
; 0.843 ; cnt[0]           ; cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.044      ;
; 0.854 ; cnt[1]           ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.055      ;
; 0.859 ; bit_cnt_rec[2]   ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.060      ;
; 0.862 ; cnt[0]           ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.063      ;
; 0.862 ; cnt[0]           ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.063      ;
; 0.871 ; bit_cnt_send[3]  ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.072      ;
; 0.874 ; cnt[1]           ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.075      ;
; 0.886 ; bit_cnt_rec[1]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.087      ;
; 0.889 ; cnt[1]           ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.090      ;
; 0.900 ; bit_cnt_send[1]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 1.100      ;
; 0.905 ; spi_end_lev      ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.106      ;
; 0.907 ; bit_cnt_send[1]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 1.107      ;
; 0.922 ; spi_cs~reg0      ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.123      ;
; 0.924 ; bit_cnt_rec[1]   ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.125      ;
; 0.928 ; cnt[0]           ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.129      ;
; 0.932 ; bit_cnt_send[2]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.133      ;
; 0.933 ; bit_cnt_send[2]  ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.134      ;
; 0.943 ; bit_cnt_rec[2]   ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.144      ;
; 0.951 ; bit_cnt_rec[0]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.152      ;
; 0.958 ; cnt[0]           ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.159      ;
; 0.959 ; cnt[0]           ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.160      ;
; 0.982 ; bit_cnt_rec[0]   ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.183      ;
; 0.984 ; bit_cnt_rec[1]   ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.185      ;
; 0.991 ; cnt[1]           ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.192      ;
; 0.997 ; cnt[0]           ; cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.198      ;
; 0.999 ; spi_cs~reg0      ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.200      ;
; 1.009 ; cnt[1]           ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.210      ;
; 1.021 ; spi_cs~reg0      ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.222      ;
; 1.024 ; bit_cnt_send[1]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 1.224      ;
; 1.024 ; spi_cs~reg0      ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.225      ;
; 1.026 ; bit_cnt_rec[2]   ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.227      ;
; 1.027 ; bit_cnt_rec[3]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.552      ;
; 1.031 ; bit_cnt_rec[1]   ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.057      ; 1.232      ;
; 1.032 ; bit_cnt_rec[3]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.381      ; 1.557      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[3]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[4]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[5]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[6]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[7]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; rec_done~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; send_done~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_cs~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_end_lev                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_mosi~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_sclk~reg0                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[1]~reg0              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[2]~reg0              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[3]~reg0              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[6]~reg0              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[7]~reg0              ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[0]                ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[1]                ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[2]                ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[3]                ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[0]               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[1]               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[2]               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[3]               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[0]                        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[0]~reg0              ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[4]~reg0              ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[5]~reg0              ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; rec_done~reg0                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; send_done~reg0                ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_cs~reg0                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_end_lev                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_mosi~reg0                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_sclk~reg0                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[1]~reg0|clk          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[2]~reg0|clk          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[3]~reg0|clk          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[6]~reg0|clk          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[7]~reg0|clk          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[0]|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[1]|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[2]|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[3]|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[0]|clk           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[1]|clk           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[2]|clk           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[3]|clk           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[0]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[0]~reg0|clk          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[4]~reg0|clk          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[5]~reg0|clk          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; rec_done~reg0|clk             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; send_done~reg0|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_cs~reg0|clk               ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_end_lev|clk               ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_mosi~reg0|clk             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_sclk~reg0|clk             ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[0]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[1]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[2]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[3]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[0]~reg0              ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[4]~reg0              ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; rec_done~reg0                 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_end_lev                   ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_sclk~reg0                 ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[0]               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[1]               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[2]               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[3]               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[0]                        ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[5]~reg0              ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; send_done~reg0                ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_cs~reg0                   ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_mosi~reg0                 ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[1]~reg0              ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[2]~reg0              ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[3]~reg0              ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[6]~reg0              ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[7]~reg0              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_send[*]  ; sys_clk    ; 3.096 ; 3.524 ; Rise       ; sys_clk         ;
;  data_send[0] ; sys_clk    ; 2.792 ; 3.193 ; Rise       ; sys_clk         ;
;  data_send[1] ; sys_clk    ; 2.679 ; 3.050 ; Rise       ; sys_clk         ;
;  data_send[2] ; sys_clk    ; 2.983 ; 3.363 ; Rise       ; sys_clk         ;
;  data_send[3] ; sys_clk    ; 2.932 ; 3.316 ; Rise       ; sys_clk         ;
;  data_send[4] ; sys_clk    ; 0.930 ; 1.064 ; Rise       ; sys_clk         ;
;  data_send[5] ; sys_clk    ; 2.682 ; 3.036 ; Rise       ; sys_clk         ;
;  data_send[6] ; sys_clk    ; 2.940 ; 3.349 ; Rise       ; sys_clk         ;
;  data_send[7] ; sys_clk    ; 3.096 ; 3.524 ; Rise       ; sys_clk         ;
; spi_end       ; sys_clk    ; 0.290 ; 0.426 ; Rise       ; sys_clk         ;
; spi_miso      ; sys_clk    ; 1.734 ; 2.132 ; Rise       ; sys_clk         ;
; spi_start     ; sys_clk    ; 2.261 ; 2.613 ; Rise       ; sys_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_send[*]  ; sys_clk    ; -0.595 ; -0.718 ; Rise       ; sys_clk         ;
;  data_send[0] ; sys_clk    ; -2.376 ; -2.755 ; Rise       ; sys_clk         ;
;  data_send[1] ; sys_clk    ; -2.266 ; -2.615 ; Rise       ; sys_clk         ;
;  data_send[2] ; sys_clk    ; -2.550 ; -2.906 ; Rise       ; sys_clk         ;
;  data_send[3] ; sys_clk    ; -2.499 ; -2.867 ; Rise       ; sys_clk         ;
;  data_send[4] ; sys_clk    ; -0.595 ; -0.718 ; Rise       ; sys_clk         ;
;  data_send[5] ; sys_clk    ; -2.275 ; -2.610 ; Rise       ; sys_clk         ;
;  data_send[6] ; sys_clk    ; -2.489 ; -2.873 ; Rise       ; sys_clk         ;
;  data_send[7] ; sys_clk    ; -2.635 ; -3.046 ; Rise       ; sys_clk         ;
; spi_end       ; sys_clk    ; 0.046  ; -0.104 ; Rise       ; sys_clk         ;
; spi_miso      ; sys_clk    ; -0.965 ; -1.329 ; Rise       ; sys_clk         ;
; spi_start     ; sys_clk    ; -1.486 ; -1.825 ; Rise       ; sys_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_rec[*]  ; sys_clk    ; 6.598 ; 6.539 ; Rise       ; sys_clk         ;
;  data_rec[0] ; sys_clk    ; 6.070 ; 5.954 ; Rise       ; sys_clk         ;
;  data_rec[1] ; sys_clk    ; 5.783 ; 5.720 ; Rise       ; sys_clk         ;
;  data_rec[2] ; sys_clk    ; 6.273 ; 6.176 ; Rise       ; sys_clk         ;
;  data_rec[3] ; sys_clk    ; 6.105 ; 6.045 ; Rise       ; sys_clk         ;
;  data_rec[4] ; sys_clk    ; 5.608 ; 5.501 ; Rise       ; sys_clk         ;
;  data_rec[5] ; sys_clk    ; 6.598 ; 6.539 ; Rise       ; sys_clk         ;
;  data_rec[6] ; sys_clk    ; 5.775 ; 5.697 ; Rise       ; sys_clk         ;
;  data_rec[7] ; sys_clk    ; 5.591 ; 5.531 ; Rise       ; sys_clk         ;
; rec_done     ; sys_clk    ; 5.453 ; 5.386 ; Rise       ; sys_clk         ;
; send_done    ; sys_clk    ; 5.597 ; 5.496 ; Rise       ; sys_clk         ;
; spi_cs       ; sys_clk    ; 5.858 ; 5.990 ; Rise       ; sys_clk         ;
; spi_mosi     ; sys_clk    ; 6.507 ; 6.473 ; Rise       ; sys_clk         ;
; spi_sclk     ; sys_clk    ; 5.928 ; 5.845 ; Rise       ; sys_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_rec[*]  ; sys_clk    ; 5.406 ; 5.319 ; Rise       ; sys_clk         ;
;  data_rec[0] ; sys_clk    ; 5.869 ; 5.755 ; Rise       ; sys_clk         ;
;  data_rec[1] ; sys_clk    ; 5.589 ; 5.526 ; Rise       ; sys_clk         ;
;  data_rec[2] ; sys_clk    ; 6.059 ; 5.963 ; Rise       ; sys_clk         ;
;  data_rec[3] ; sys_clk    ; 5.904 ; 5.841 ; Rise       ; sys_clk         ;
;  data_rec[4] ; sys_clk    ; 5.426 ; 5.319 ; Rise       ; sys_clk         ;
;  data_rec[5] ; sys_clk    ; 6.400 ; 6.342 ; Rise       ; sys_clk         ;
;  data_rec[6] ; sys_clk    ; 5.582 ; 5.504 ; Rise       ; sys_clk         ;
;  data_rec[7] ; sys_clk    ; 5.406 ; 5.345 ; Rise       ; sys_clk         ;
; rec_done     ; sys_clk    ; 5.272 ; 5.205 ; Rise       ; sys_clk         ;
; send_done    ; sys_clk    ; 5.415 ; 5.315 ; Rise       ; sys_clk         ;
; spi_cs       ; sys_clk    ; 5.660 ; 5.791 ; Rise       ; sys_clk         ;
; spi_mosi     ; sys_clk    ; 6.312 ; 6.278 ; Rise       ; sys_clk         ;
; spi_sclk     ; sys_clk    ; 5.733 ; 5.648 ; Rise       ; sys_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -0.216 ; -0.898          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.178 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -27.883                       ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                             ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.216 ; bit_cnt_send[1] ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.166      ;
; -0.187 ; spi_cs~reg0     ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.137      ;
; -0.127 ; bit_cnt_send[0] ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.077      ;
; -0.123 ; spi_cs~reg0     ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.073      ;
; -0.091 ; cnt[1]          ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.041      ;
; -0.091 ; cnt[1]          ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.041      ;
; -0.091 ; cnt[1]          ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.041      ;
; -0.091 ; cnt[1]          ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.041      ;
; -0.072 ; cnt[0]          ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.022      ;
; -0.071 ; spi_cs~reg0     ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.021      ;
; -0.050 ; spi_cs~reg0     ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.000      ;
; -0.041 ; bit_cnt_send[1] ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.991      ;
; -0.028 ; cnt[1]          ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.978      ;
; -0.027 ; cnt[1]          ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.977      ;
; -0.027 ; cnt[1]          ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.977      ;
; -0.020 ; spi_cs~reg0     ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.970      ;
; -0.015 ; bit_cnt_rec[0]  ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.966      ;
; -0.015 ; bit_cnt_rec[0]  ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.966      ;
; -0.013 ; bit_cnt_rec[0]  ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.964      ;
; -0.003 ; cnt[0]          ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; cnt[0]          ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.953      ;
; -0.002 ; bit_cnt_send[2] ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.952      ;
; 0.001  ; cnt[0]          ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.949      ;
; 0.002  ; cnt[1]          ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.134      ;
; 0.003  ; cnt[1]          ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.133      ;
; 0.005  ; cnt[1]          ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.131      ;
; 0.005  ; cnt[0]          ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.945      ;
; 0.006  ; spi_cs~reg0     ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.944      ;
; 0.006  ; spi_cs~reg0     ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.944      ;
; 0.006  ; spi_cs~reg0     ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.944      ;
; 0.006  ; spi_cs~reg0     ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.944      ;
; 0.007  ; cnt[1]          ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.129      ;
; 0.008  ; bit_cnt_rec[0]  ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.943      ;
; 0.009  ; cnt[1]          ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.127      ;
; 0.028  ; cnt[0]          ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.922      ;
; 0.028  ; bit_cnt_send[1] ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.922      ;
; 0.031  ; cnt[0]          ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.105      ;
; 0.031  ; cnt[0]          ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.105      ;
; 0.033  ; cnt[0]          ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.103      ;
; 0.036  ; cnt[1]          ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; bit_cnt_rec[0]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.915      ;
; 0.036  ; cnt[0]          ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.100      ;
; 0.037  ; cnt[0]          ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.099      ;
; 0.039  ; bit_cnt_rec[3]  ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.912      ;
; 0.040  ; cnt[0]          ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.910      ;
; 0.041  ; bit_cnt_send[0] ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.909      ;
; 0.044  ; bit_cnt_rec[1]  ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.907      ;
; 0.044  ; bit_cnt_rec[1]  ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.907      ;
; 0.046  ; bit_cnt_rec[1]  ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.905      ;
; 0.049  ; spi_cs~reg0     ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.901      ;
; 0.049  ; spi_cs~reg0     ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.901      ;
; 0.050  ; cnt[0]          ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.900      ;
; 0.052  ; cnt[1]          ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.898      ;
; 0.052  ; cnt[0]          ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.898      ;
; 0.052  ; cnt[0]          ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.898      ;
; 0.052  ; cnt[0]          ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.898      ;
; 0.052  ; cnt[0]          ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.898      ;
; 0.056  ; cnt[0]          ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.894      ;
; 0.067  ; bit_cnt_send[2] ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.883      ;
; 0.068  ; cnt[1]          ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.882      ;
; 0.070  ; bit_cnt_rec[0]  ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.881      ;
; 0.075  ; cnt[1]          ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.875      ;
; 0.078  ; spi_cs~reg0     ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.058      ;
; 0.079  ; spi_cs~reg0     ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.057      ;
; 0.081  ; spi_cs~reg0     ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.055      ;
; 0.083  ; spi_cs~reg0     ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.053      ;
; 0.085  ; spi_cs~reg0     ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.149      ; 1.051      ;
; 0.092  ; bit_cnt_rec[3]  ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.859      ;
; 0.092  ; bit_cnt_rec[3]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.859      ;
; 0.095  ; bit_cnt_rec[1]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.856      ;
; 0.110  ; bit_cnt_send[0] ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.840      ;
; 0.112  ; spi_cs~reg0     ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.838      ;
; 0.119  ; cnt[1]          ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.831      ;
; 0.119  ; cnt[1]          ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.831      ;
; 0.124  ; bit_cnt_rec[3]  ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.150      ; 1.013      ;
; 0.125  ; bit_cnt_rec[3]  ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.150      ; 1.012      ;
; 0.126  ; bit_cnt_rec[1]  ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.825      ;
; 0.127  ; bit_cnt_rec[3]  ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.150      ; 1.010      ;
; 0.129  ; bit_cnt_rec[3]  ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.150      ; 1.008      ;
; 0.129  ; bit_cnt_rec[1]  ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.822      ;
; 0.131  ; bit_cnt_rec[0]  ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.820      ;
; 0.131  ; bit_cnt_rec[3]  ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; 0.150      ; 1.006      ;
; 0.135  ; bit_cnt_send[1] ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.815      ;
; 0.135  ; bit_cnt_rec[3]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.816      ;
; 0.139  ; bit_cnt_rec[2]  ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.812      ;
; 0.139  ; bit_cnt_rec[2]  ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.812      ;
; 0.141  ; bit_cnt_rec[2]  ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.810      ;
; 0.146  ; bit_cnt_rec[2]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.805      ;
; 0.150  ; spi_cs~reg0     ; cnt[0]           ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.800      ;
; 0.155  ; bit_cnt_rec[0]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.796      ;
; 0.174  ; bit_cnt_send[2] ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.776      ;
; 0.178  ; bit_cnt_send[2] ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.772      ;
; 0.183  ; cnt[0]          ; cnt[0]           ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.767      ;
; 0.190  ; bit_cnt_rec[2]  ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.761      ;
; 0.190  ; bit_cnt_rec[1]  ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.761      ;
; 0.199  ; bit_cnt_send[1] ; send_done~reg0   ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.751      ;
; 0.201  ; bit_cnt_send[1] ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.749      ;
; 0.203  ; bit_cnt_rec[1]  ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.748      ;
; 0.213  ; bit_cnt_rec[0]  ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 0.738      ;
; 0.217  ; bit_cnt_send[0] ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 0.733      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                              ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; data_rec[7]~reg0 ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_rec[6]~reg0 ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_rec[3]~reg0 ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_rec[2]~reg0 ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_rec[1]~reg0 ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; spi_mosi~reg0    ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_cnt_send[2]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_cnt_send[3]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_cnt_send[1]  ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_rec[5]~reg0 ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_cs~reg0      ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt[1]           ; cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_sclk~reg0    ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_rec[4]~reg0 ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_rec[0]~reg0 ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_cnt_rec[2]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_cnt_rec[1]   ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_cnt_rec[3]   ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_end_lev      ; spi_end_lev      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; bit_cnt_send[0]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; bit_cnt_rec[0]   ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.206 ; bit_cnt_rec[2]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.521      ;
; 0.210 ; bit_cnt_rec[2]   ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.525      ;
; 0.221 ; bit_cnt_rec[1]   ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.536      ;
; 0.224 ; bit_cnt_rec[1]   ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.539      ;
; 0.272 ; bit_cnt_send[3]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.393      ;
; 0.283 ; spi_cs~reg0      ; cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.404      ;
; 0.301 ; cnt[0]           ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.421      ;
; 0.317 ; bit_cnt_rec[2]   ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.632      ;
; 0.319 ; bit_cnt_rec[2]   ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.634      ;
; 0.321 ; bit_cnt_rec[0]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.636      ;
; 0.326 ; bit_cnt_rec[0]   ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.641      ;
; 0.333 ; bit_cnt_rec[0]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.648      ;
; 0.333 ; bit_cnt_rec[0]   ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.453      ;
; 0.336 ; bit_cnt_rec[1]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.456      ;
; 0.362 ; bit_cnt_rec[3]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.482      ;
; 0.373 ; bit_cnt_send[3]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.494      ;
; 0.382 ; bit_cnt_rec[2]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.697      ;
; 0.383 ; bit_cnt_rec[2]   ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.503      ;
; 0.384 ; bit_cnt_send[0]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.505      ;
; 0.386 ; bit_cnt_rec[0]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.506      ;
; 0.389 ; bit_cnt_send[0]  ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.510      ;
; 0.391 ; bit_cnt_send[1]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.512      ;
; 0.395 ; bit_cnt_rec[0]   ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.710      ;
; 0.397 ; bit_cnt_rec[0]   ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.712      ;
; 0.398 ; bit_cnt_rec[1]   ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.713      ;
; 0.403 ; bit_cnt_rec[1]   ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.718      ;
; 0.404 ; cnt[1]           ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.524      ;
; 0.408 ; bit_cnt_rec[1]   ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.723      ;
; 0.410 ; cnt[0]           ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.530      ;
; 0.414 ; spi_cs~reg0      ; spi_end_lev      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.534      ;
; 0.414 ; cnt[1]           ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.535      ;
; 0.432 ; bit_cnt_send[3]  ; bit_cnt_send[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.553      ;
; 0.448 ; bit_cnt_rec[2]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; bit_cnt_rec[1]   ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.453 ; bit_cnt_send[0]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; cnt[1]           ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.576      ;
; 0.459 ; bit_cnt_send[0]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.580      ;
; 0.462 ; bit_cnt_rec[2]   ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.583      ;
; 0.472 ; spi_cs~reg0      ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.592      ;
; 0.478 ; bit_cnt_rec[3]   ; bit_cnt_rec[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.598      ;
; 0.480 ; bit_cnt_rec[3]   ; bit_cnt_rec[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.600      ;
; 0.480 ; bit_cnt_rec[3]   ; bit_cnt_rec[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.600      ;
; 0.481 ; bit_cnt_send[2]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.602      ;
; 0.484 ; cnt[0]           ; cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.605      ;
; 0.487 ; bit_cnt_send[2]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.608      ;
; 0.496 ; cnt[0]           ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.617      ;
; 0.499 ; bit_cnt_send[3]  ; bit_cnt_send[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; cnt[1]           ; spi_sclk~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.619      ;
; 0.506 ; bit_cnt_rec[0]   ; data_rec[4]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.626      ;
; 0.514 ; bit_cnt_rec[2]   ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.634      ;
; 0.518 ; bit_cnt_send[1]  ; send_done~reg0   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.522 ; cnt[1]           ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; cnt[1]           ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; spi_cs~reg0      ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; bit_cnt_send[1]  ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.645      ;
; 0.529 ; bit_cnt_rec[1]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.649      ;
; 0.537 ; bit_cnt_rec[2]   ; data_rec[0]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.657      ;
; 0.539 ; bit_cnt_rec[1]   ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.660      ;
; 0.539 ; cnt[0]           ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.659      ;
; 0.543 ; cnt[0]           ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.664      ;
; 0.546 ; spi_end_lev      ; spi_cs~reg0      ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.667      ;
; 0.548 ; bit_cnt_send[2]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.669      ;
; 0.555 ; bit_cnt_send[2]  ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.676      ;
; 0.571 ; bit_cnt_rec[0]   ; rec_done~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.691      ;
; 0.575 ; cnt[0]           ; spi_mosi~reg0    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.696      ;
; 0.578 ; cnt[1]           ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.699      ;
; 0.582 ; spi_cs~reg0      ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.703      ;
; 0.585 ; bit_cnt_send[1]  ; bit_cnt_send[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; bit_cnt_rec[0]   ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.707      ;
; 0.589 ; spi_cs~reg0      ; data_rec[7]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.904      ;
; 0.590 ; spi_cs~reg0      ; data_rec[2]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.905      ;
; 0.592 ; cnt[0]           ; bit_cnt_send[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.713      ;
; 0.592 ; spi_cs~reg0      ; data_rec[1]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.907      ;
; 0.594 ; spi_cs~reg0      ; cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.715      ;
; 0.594 ; spi_cs~reg0      ; data_rec[3]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.909      ;
; 0.595 ; spi_cs~reg0      ; data_rec[6]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.231      ; 0.910      ;
; 0.595 ; bit_cnt_rec[1]   ; bit_cnt_rec[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.715      ;
; 0.602 ; spi_cs~reg0      ; data_rec[5]~reg0 ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.723      ;
; 0.603 ; cnt[0]           ; cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.724      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_rec[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; bit_cnt_send[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[3]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[4]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[5]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[6]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; data_rec[7]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; rec_done~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; send_done~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_cs~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_end_lev                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_mosi~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; spi_sclk~reg0                 ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[1]~reg0              ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[2]~reg0              ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[3]~reg0              ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[6]~reg0              ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[7]~reg0              ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[0]                ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[1]                ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[2]                ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[3]                ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[0]~reg0              ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[4]~reg0              ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; rec_done~reg0                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_end_lev                   ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_sclk~reg0                 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[0]               ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[1]               ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[2]               ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[3]               ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[0]                        ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]                        ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[5]~reg0              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; send_done~reg0                ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_cs~reg0                   ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_mosi~reg0                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[1]~reg0|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[2]~reg0|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[3]~reg0|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[6]~reg0|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[7]~reg0|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[0]|clk            ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[1]|clk            ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[2]|clk            ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_rec[3]|clk            ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[0]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[1]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[2]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; bit_cnt_send[3]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[0]|clk                    ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; cnt[1]|clk                    ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[0]~reg0|clk          ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[4]~reg0|clk          ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; data_rec[5]~reg0|clk          ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; rec_done~reg0|clk             ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; send_done~reg0|clk            ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_cs~reg0|clk               ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_end_lev|clk               ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_mosi~reg0|clk             ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; spi_sclk~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[0]                ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[1]                ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[2]                ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_rec[3]                ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[0]               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[1]               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[2]               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; bit_cnt_send[3]               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[0]                        ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; cnt[1]                        ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[0]~reg0              ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[4]~reg0              ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[5]~reg0              ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; rec_done~reg0                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; send_done~reg0                ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_cs~reg0                   ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_end_lev                   ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_mosi~reg0                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; spi_sclk~reg0                 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[1]~reg0              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[2]~reg0              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; data_rec[3]~reg0              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_send[*]  ; sys_clk    ; 1.991 ; 2.648 ; Rise       ; sys_clk         ;
;  data_send[0] ; sys_clk    ; 1.741 ; 2.444 ; Rise       ; sys_clk         ;
;  data_send[1] ; sys_clk    ; 1.658 ; 2.331 ; Rise       ; sys_clk         ;
;  data_send[2] ; sys_clk    ; 1.904 ; 2.547 ; Rise       ; sys_clk         ;
;  data_send[3] ; sys_clk    ; 1.880 ; 2.496 ; Rise       ; sys_clk         ;
;  data_send[4] ; sys_clk    ; 0.549 ; 0.883 ; Rise       ; sys_clk         ;
;  data_send[5] ; sys_clk    ; 1.687 ; 2.355 ; Rise       ; sys_clk         ;
;  data_send[6] ; sys_clk    ; 1.888 ; 2.533 ; Rise       ; sys_clk         ;
;  data_send[7] ; sys_clk    ; 1.991 ; 2.648 ; Rise       ; sys_clk         ;
; spi_end       ; sys_clk    ; 0.212 ; 0.479 ; Rise       ; sys_clk         ;
; spi_miso      ; sys_clk    ; 1.136 ; 1.767 ; Rise       ; sys_clk         ;
; spi_start     ; sys_clk    ; 1.473 ; 2.044 ; Rise       ; sys_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_send[*]  ; sys_clk    ; -0.344 ; -0.666 ; Rise       ; sys_clk         ;
;  data_send[0] ; sys_clk    ; -1.485 ; -2.158 ; Rise       ; sys_clk         ;
;  data_send[1] ; sys_clk    ; -1.404 ; -2.053 ; Rise       ; sys_clk         ;
;  data_send[2] ; sys_clk    ; -1.583 ; -2.212 ; Rise       ; sys_clk         ;
;  data_send[3] ; sys_clk    ; -1.560 ; -2.170 ; Rise       ; sys_clk         ;
;  data_send[4] ; sys_clk    ; -0.344 ; -0.666 ; Rise       ; sys_clk         ;
;  data_send[5] ; sys_clk    ; -1.432 ; -2.075 ; Rise       ; sys_clk         ;
;  data_send[6] ; sys_clk    ; -1.580 ; -2.211 ; Rise       ; sys_clk         ;
;  data_send[7] ; sys_clk    ; -1.678 ; -2.329 ; Rise       ; sys_clk         ;
; spi_end       ; sys_clk    ; 0.001  ; -0.283 ; Rise       ; sys_clk         ;
; spi_miso      ; sys_clk    ; -0.658 ; -1.254 ; Rise       ; sys_clk         ;
; spi_start     ; sys_clk    ; -0.975 ; -1.561 ; Rise       ; sys_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_rec[*]  ; sys_clk    ; 4.415 ; 4.506 ; Rise       ; sys_clk         ;
;  data_rec[0] ; sys_clk    ; 3.970 ; 4.015 ; Rise       ; sys_clk         ;
;  data_rec[1] ; sys_clk    ; 3.757 ; 3.810 ; Rise       ; sys_clk         ;
;  data_rec[2] ; sys_clk    ; 4.035 ; 4.119 ; Rise       ; sys_clk         ;
;  data_rec[3] ; sys_clk    ; 3.957 ; 4.061 ; Rise       ; sys_clk         ;
;  data_rec[4] ; sys_clk    ; 3.637 ; 3.705 ; Rise       ; sys_clk         ;
;  data_rec[5] ; sys_clk    ; 4.415 ; 4.506 ; Rise       ; sys_clk         ;
;  data_rec[6] ; sys_clk    ; 3.738 ; 3.785 ; Rise       ; sys_clk         ;
;  data_rec[7] ; sys_clk    ; 3.632 ; 3.672 ; Rise       ; sys_clk         ;
; rec_done     ; sys_clk    ; 3.561 ; 3.610 ; Rise       ; sys_clk         ;
; send_done    ; sys_clk    ; 3.637 ; 3.706 ; Rise       ; sys_clk         ;
; spi_cs       ; sys_clk    ; 3.942 ; 3.853 ; Rise       ; sys_clk         ;
; spi_mosi     ; sys_clk    ; 4.385 ; 4.465 ; Rise       ; sys_clk         ;
; spi_sclk     ; sys_clk    ; 3.839 ; 3.946 ; Rise       ; sys_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_rec[*]  ; sys_clk    ; 3.509 ; 3.547 ; Rise       ; sys_clk         ;
;  data_rec[0] ; sys_clk    ; 3.839 ; 3.880 ; Rise       ; sys_clk         ;
;  data_rec[1] ; sys_clk    ; 3.629 ; 3.678 ; Rise       ; sys_clk         ;
;  data_rec[2] ; sys_clk    ; 3.894 ; 3.974 ; Rise       ; sys_clk         ;
;  data_rec[3] ; sys_clk    ; 3.823 ; 3.923 ; Rise       ; sys_clk         ;
;  data_rec[4] ; sys_clk    ; 3.518 ; 3.584 ; Rise       ; sys_clk         ;
;  data_rec[5] ; sys_clk    ; 4.286 ; 4.373 ; Rise       ; sys_clk         ;
;  data_rec[6] ; sys_clk    ; 3.611 ; 3.655 ; Rise       ; sys_clk         ;
;  data_rec[7] ; sys_clk    ; 3.509 ; 3.547 ; Rise       ; sys_clk         ;
; rec_done     ; sys_clk    ; 3.442 ; 3.489 ; Rise       ; sys_clk         ;
; send_done    ; sys_clk    ; 3.518 ; 3.583 ; Rise       ; sys_clk         ;
; spi_cs       ; sys_clk    ; 3.808 ; 3.723 ; Rise       ; sys_clk         ;
; spi_mosi     ; sys_clk    ; 4.256 ; 4.332 ; Rise       ; sys_clk         ;
; spi_sclk     ; sys_clk    ; 3.711 ; 3.813 ; Rise       ; sys_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.169  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  sys_clk         ; -1.169  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.923 ; 0.0   ; 0.0      ; 0.0     ; -27.883             ;
;  sys_clk         ; -17.923 ; 0.000 ; N/A      ; N/A     ; -27.883             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_send[*]  ; sys_clk    ; 3.516 ; 4.046 ; Rise       ; sys_clk         ;
;  data_send[0] ; sys_clk    ; 3.167 ; 3.722 ; Rise       ; sys_clk         ;
;  data_send[1] ; sys_clk    ; 3.044 ; 3.560 ; Rise       ; sys_clk         ;
;  data_send[2] ; sys_clk    ; 3.407 ; 3.903 ; Rise       ; sys_clk         ;
;  data_send[3] ; sys_clk    ; 3.361 ; 3.842 ; Rise       ; sys_clk         ;
;  data_send[4] ; sys_clk    ; 0.996 ; 1.159 ; Rise       ; sys_clk         ;
;  data_send[5] ; sys_clk    ; 3.051 ; 3.549 ; Rise       ; sys_clk         ;
;  data_send[6] ; sys_clk    ; 3.339 ; 3.856 ; Rise       ; sys_clk         ;
;  data_send[7] ; sys_clk    ; 3.516 ; 4.046 ; Rise       ; sys_clk         ;
; spi_end       ; sys_clk    ; 0.312 ; 0.479 ; Rise       ; sys_clk         ;
; spi_miso      ; sys_clk    ; 2.030 ; 2.527 ; Rise       ; sys_clk         ;
; spi_start     ; sys_clk    ; 2.618 ; 3.045 ; Rise       ; sys_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_send[*]  ; sys_clk    ; -0.344 ; -0.666 ; Rise       ; sys_clk         ;
;  data_send[0] ; sys_clk    ; -1.485 ; -2.158 ; Rise       ; sys_clk         ;
;  data_send[1] ; sys_clk    ; -1.404 ; -2.053 ; Rise       ; sys_clk         ;
;  data_send[2] ; sys_clk    ; -1.583 ; -2.212 ; Rise       ; sys_clk         ;
;  data_send[3] ; sys_clk    ; -1.560 ; -2.170 ; Rise       ; sys_clk         ;
;  data_send[4] ; sys_clk    ; -0.344 ; -0.666 ; Rise       ; sys_clk         ;
;  data_send[5] ; sys_clk    ; -1.432 ; -2.075 ; Rise       ; sys_clk         ;
;  data_send[6] ; sys_clk    ; -1.580 ; -2.211 ; Rise       ; sys_clk         ;
;  data_send[7] ; sys_clk    ; -1.678 ; -2.329 ; Rise       ; sys_clk         ;
; spi_end       ; sys_clk    ; 0.060  ; -0.067 ; Rise       ; sys_clk         ;
; spi_miso      ; sys_clk    ; -0.658 ; -1.254 ; Rise       ; sys_clk         ;
; spi_start     ; sys_clk    ; -0.975 ; -1.561 ; Rise       ; sys_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_rec[*]  ; sys_clk    ; 7.390 ; 7.365 ; Rise       ; sys_clk         ;
;  data_rec[0] ; sys_clk    ; 6.739 ; 6.691 ; Rise       ; sys_clk         ;
;  data_rec[1] ; sys_clk    ; 6.466 ; 6.402 ; Rise       ; sys_clk         ;
;  data_rec[2] ; sys_clk    ; 6.988 ; 6.913 ; Rise       ; sys_clk         ;
;  data_rec[3] ; sys_clk    ; 6.780 ; 6.763 ; Rise       ; sys_clk         ;
;  data_rec[4] ; sys_clk    ; 6.233 ; 6.169 ; Rise       ; sys_clk         ;
;  data_rec[5] ; sys_clk    ; 7.390 ; 7.365 ; Rise       ; sys_clk         ;
;  data_rec[6] ; sys_clk    ; 6.449 ; 6.378 ; Rise       ; sys_clk         ;
;  data_rec[7] ; sys_clk    ; 6.248 ; 6.193 ; Rise       ; sys_clk         ;
; rec_done     ; sys_clk    ; 6.102 ; 6.034 ; Rise       ; sys_clk         ;
; send_done    ; sys_clk    ; 6.220 ; 6.165 ; Rise       ; sys_clk         ;
; spi_cs       ; sys_clk    ; 6.571 ; 6.648 ; Rise       ; sys_clk         ;
; spi_mosi     ; sys_clk    ; 7.283 ; 7.292 ; Rise       ; sys_clk         ;
; spi_sclk     ; sys_clk    ; 6.586 ; 6.553 ; Rise       ; sys_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_rec[*]  ; sys_clk    ; 3.509 ; 3.547 ; Rise       ; sys_clk         ;
;  data_rec[0] ; sys_clk    ; 3.839 ; 3.880 ; Rise       ; sys_clk         ;
;  data_rec[1] ; sys_clk    ; 3.629 ; 3.678 ; Rise       ; sys_clk         ;
;  data_rec[2] ; sys_clk    ; 3.894 ; 3.974 ; Rise       ; sys_clk         ;
;  data_rec[3] ; sys_clk    ; 3.823 ; 3.923 ; Rise       ; sys_clk         ;
;  data_rec[4] ; sys_clk    ; 3.518 ; 3.584 ; Rise       ; sys_clk         ;
;  data_rec[5] ; sys_clk    ; 4.286 ; 4.373 ; Rise       ; sys_clk         ;
;  data_rec[6] ; sys_clk    ; 3.611 ; 3.655 ; Rise       ; sys_clk         ;
;  data_rec[7] ; sys_clk    ; 3.509 ; 3.547 ; Rise       ; sys_clk         ;
; rec_done     ; sys_clk    ; 3.442 ; 3.489 ; Rise       ; sys_clk         ;
; send_done    ; sys_clk    ; 3.518 ; 3.583 ; Rise       ; sys_clk         ;
; spi_cs       ; sys_clk    ; 3.808 ; 3.723 ; Rise       ; sys_clk         ;
; spi_mosi     ; sys_clk    ; 4.256 ; 4.332 ; Rise       ; sys_clk         ;
; spi_sclk     ; sys_clk    ; 3.711 ; 3.813 ; Rise       ; sys_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_rec[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rec[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rec[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rec[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rec[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rec[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rec[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_rec[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; send_done     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_done      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_sclk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_cs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_mosi      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; spi_miso       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_start      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_send[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_send[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_send[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_send[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_send[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_send[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_send[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_send[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_end        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_rec[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data_rec[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; data_rec[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; data_rec[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data_rec[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data_rec[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; data_rec[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; data_rec[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; send_done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; rec_done      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; spi_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; spi_cs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; spi_mosi      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_rec[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data_rec[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; data_rec[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; data_rec[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data_rec[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data_rec[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; data_rec[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; data_rec[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; send_done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; rec_done      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; spi_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; spi_cs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; spi_mosi      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_rec[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data_rec[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; data_rec[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_rec[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data_rec[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data_rec[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; data_rec[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; data_rec[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; send_done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; rec_done      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; spi_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; spi_cs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; spi_mosi      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 201      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 201      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sun Oct 17 23:49:24 2021
Info: Command: quartus_sta spi_drive -c spi_drive
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi_drive.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.169
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.169             -17.923 sys_clk 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.942
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.942             -13.588 sys_clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.216              -0.898 sys_clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.883 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4679 megabytes
    Info: Processing ended: Sun Oct 17 23:49:26 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


