Flow report for sno_16MHz
Sat Apr  6 00:57:11 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Sat Apr  6 00:57:11 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; sno_16MHz                                   ;
; Top-level Entity Name              ; xlr8_alorium_top                            ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M16SAU169C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 8,457 / 15,840 ( 53 % )                     ;
;     Total combinational functions  ; 7,272 / 15,840 ( 46 % )                     ;
;     Dedicated logic registers      ; 4,152 / 15,840 ( 26 % )                     ;
; Total registers                    ; 4152                                        ;
; Total pins                         ; 59 / 130 ( 45 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 421,632 / 562,176 ( 75 % )                  ;
; Embedded Multiplier 9-bit elements ; 4 / 90 ( 4 % )                              ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 1 / 1 ( 100 % )                             ;
; ADC blocks                         ; 1 / 1 ( 100 % )                             ;
+------------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 04/06/2019 00:55:30 ;
; Main task         ; Compilation         ;
; Revision Name     ; sno_16MHz           ;
+-------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+------------------+------------------+
; Assignment Name                      ; Value                                                                                                                                                                                                                                                       ; Default Value ; Entity Name      ; Section Id       ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+------------------+------------------+
; COMPILER_SIGNATURE_ID                ; 251172781231144.155453373005033                                                                                                                                                                                                                             ; --            ; --               ; --               ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                                                                                                                                                                                                          ; --            ; --               ; xlr8_tb          ;
; EDA_EXTRA_ELAB_OPTION                ; modelsim=-sv_lib ../../../../../XLR8Core/extras/modelsim_windows/uc_top_wrap_64                                                                                                                                                                             ; --            ; --               ; eda_simulation   ;
; EDA_MAINTAIN_DESIGN_HIERARCHY        ; On                                                                                                                                                                                                                                                          ; --            ; --               ; eda_simulation   ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; xlr8_tb                                                                                                                                                                                                                                                     ; --            ; --               ; eda_simulation   ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                                                                                                                                                                                                                                 ; --            ; --               ; eda_simulation   ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)                                                                                                                                                                                                                                   ; <None>        ; --               ; --               ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                                                                                                                                                                                                             ; --            ; --               ; eda_simulation   ;
; EDA_TEST_BENCH_FILE                  ; ../modelsim/xlr8_board.v                                                                                                                                                                                                                                    ; --            ; --               ; xlr8_tb          ;
; EDA_TEST_BENCH_FILE                  ; ../modelsim/xlr8_sim_support.sv                                                                                                                                                                                                                             ; --            ; --               ; xlr8_tb          ;
; EDA_TEST_BENCH_FILE                  ; ../modelsim/xlr8_tb.sv                                                                                                                                                                                                                                      ; --            ; --               ; xlr8_tb          ;
; EDA_TEST_BENCH_FILE                  ; ../../../XLR8Core/extras/modelsim_windows/uc_top_wrap_dpi.sv                                                                                                                                                                                                ; --            ; --               ; xlr8_tb          ;
; EDA_TEST_BENCH_FILE                  ; ../../../XLR8Core/extras/modelsim_windows/xlr8_atmega328clone.sv                                                                                                                                                                                            ; --            ; --               ; xlr8_t           ;
; EDA_TEST_BENCH_MODULE_NAME           ; xlr8_tb                                                                                                                                                                                                                                                     ; --            ; --               ; xlr8_tb          ;
; EDA_TEST_BENCH_NAME                  ; xlr8_tb                                                                                                                                                                                                                                                     ; --            ; --               ; eda_simulation   ;
; EDA_TIME_SCALE                       ; 1 ps                                                                                                                                                                                                                                                        ; --            ; --               ; eda_simulation   ;
; ENABLE_SIGNALTAP                     ; On                                                                                                                                                                                                                                                          ; --            ; --               ; --               ;
; FLOW_ENABLE_POWER_ANALYZER           ; On                                                                                                                                                                                                                                                          ; Off           ; --               ; --               ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                                                                                                                                                                                          ; --            ; --               ; --               ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                                                                                                                                                                                           ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/int_osc/int_osc/synthesis/../int_osc.cmp                                                                                                                                                                                    ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/int_osc/int_osc/synthesis/../../int_osc.qsys                                                                                                                                                                                ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/int_osc/int_osc/simulation/../../int_osc.qsys                                                                                                                                                                               ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/int_osc/int_osc/simulation/int_osc.v                                                                                                                                                                                        ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/int_osc/int_osc/simulation/submodules/altera_int_osc.v                                                                                                                                                                      ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/int_osc/int_osc/simulation/submodules/altera_int_osc.sdc                                                                                                                                                                    ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/pll16/pll16_bb.v                                                                                                                                                                                                            ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/pll16/pll16.ppf                                                                                                                                                                                                             ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/ram2p16384x16/ram2p16384x16_bb.v                                                                                                                                                                                            ; --            ; --               ; --               ;
; MISC_FILE                            ; ../../../XLR8Core/extras/rtl/ip/ram2p16384x16/ram2p16384x16_syn.v                                                                                                                                                                                           ; --            ; --               ; --               ;
; MISC_FILE                            ; my_ROM_inst.v                                                                                                                                                                                                                                               ; --            ; --               ; --               ;
; MISC_FILE                            ; my_ROM_bb.v                                                                                                                                                                                                                                                 ; --            ; --               ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                                                                                                                                                           ; --            ; --               ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                                                                                                                                                           ; --            ; --               ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                                                                                                                                                                  ; --            ; --               ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                                                                                                                                                                  ; --            ; --               ; --               ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family)                                                                                                                                                                                                                      ; --            ; xlr8_alorium_top ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family)                                                                                                                                                                                                                      ; --            ; xlr8_alorium_top ; Top              ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family)                                                                                                                                                                                                                      ; --            ; xlr8_alorium_top ; Top              ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                                                                                                                                                                                                         ; --            ; --               ; --               ;
; POWER_DEFAULT_INPUT_IO_TOGGLE_RATE   ; 12.5 %                                                                                                                                                                                                                                                      ; 12.5%         ; --               ; --               ;
; POWER_DEFAULT_TOGGLE_RATE            ; 12.5 %                                                                                                                                                                                                                                                      ; 12.5%         ; --               ; --               ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                                                                                                                                       ; --            ; --               ; --               ;
; POWER_USE_PVA                        ; Off                                                                                                                                                                                                                                                         ; On            ; --               ; --               ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                                                                                                                                                                                                                ; --            ; --               ; --               ;
; SEARCH_PATH                          ; ../../../XLR8Float/extras/rtl/xlr8_float                                                                                                                                                                                                                    ; --            ; --               ; --               ;
; SEARCH_PATH                          ; ../../../XLR8Float/extras/rtl/xlr8_float/xlr8_float_add1                                                                                                                                                                                                    ; --            ; --               ; --               ;
; SEARCH_PATH                          ; ../../../XLR8Float/extras/rtl/xlr8_float/xlr8_float_mult2                                                                                                                                                                                                   ; --            ; --               ; --               ;
; SEARCH_PATH                          ; ../../../XLR8NeoPixel/extras/rtl/ram2p1024x36                                                                                                                                                                                                               ; --            ; --               ; --               ;
; SEARCH_PATH                          ; ../../../XLR8Core/extras/rtl                                                                                                                                                                                                                                ; --            ; --               ; --               ;
; SLD_FILE                             ; ../../../XLR8Core/extras/rtl/ip/int_osc/int_osc/synthesis/int_osc.debuginfo                                                                                                                                                                                 ; --            ; --               ; --               ;
; SLD_FILE                             ; db/stp1_auto_stripped.stp                                                                                                                                                                                                                                   ; --            ; --               ; --               ;
; SLD_INFO                             ; QSYS_NAME int_osc HAS_SOPCINFO 1 GENERATION_ID 1519606146                                                                                                                                                                                                   ; --            ; int_osc          ; --               ;
; SLD_NODE_CREATOR_ID                  ; 110                                                                                                                                                                                                                                                         ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                 ; sld_signaltap                                                                                                                                                                                                                                               ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                                                                                                                                     ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_INFO=805334528                                                                                                                                                                                                                                     ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_POWER_UP_TRIGGER=0                                                                                                                                                                                                                                      ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                                                                                                               ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                                                                                                                  ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                                                                                                              ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_BITS=11                                                                                                                                                                                                                                           ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_BUFFER_FULL_STOP=1                                                                                                                                                                                                                                      ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                                                                                                                ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INCREMENTAL_ROUTING=1                                                                                                                                                                                                                                   ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL=1                                                                                                                                                                                                                                         ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                                                                                                                    ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_PIPELINE=0                                                                                                                                                                                                                                      ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_PIPELINE=0                                                                                                                                                                                                                                          ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_COUNTER_PIPELINE=0                                                                                                                                                                                                                                      ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                                                                                                        ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                                                                                                                ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                                                                                                               ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_DATA_BITS=69                                                                                                                                                                                                                                            ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_BITS=69                                                                                                                                                                                                                                         ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_BITS=69                                                                                                                                                                                                                               ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK=0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK_LENGTH=232                                                                                                                                                                                                                               ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SEGMENT_SIZE=2048                                                                                                                                                                                                                                       ; --            ; --               ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SAMPLE_DEPTH=2048                                                                                                                                                                                                                                       ; --            ; --               ; auto_signaltap_0 ;
; SOPCINFO_FILE                        ; ../../../XLR8Core/extras/rtl/ip/int_osc/int_osc/synthesis/../../int_osc.sopcinfo                                                                                                                                                                            ; --            ; --               ; --               ;
; SPD_FILE                             ; ../../../XLR8Core/extras/rtl/ip/int_osc/int_osc/simulation/../int_osc.spd                                                                                                                                                                                   ; --            ; --               ; --               ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                                                                                                                                                                                          ; --            ; --               ; --               ;
; TOP_LEVEL_ENTITY                     ; xlr8_alorium_top                                                                                                                                                                                                                                            ; sno_16MHz     ; --               ; --               ;
; USE_SIGNALTAP_FILE                   ; stp1.stp                                                                                                                                                                                                                                                    ; --            ; --               ; --               ;
; VCCA_USER_VOLTAGE                    ; 3.3V                                                                                                                                                                                                                                                        ; --            ; --               ; --               ;
; VERILOG_INPUT_VERSION                ; SystemVerilog_2005                                                                                                                                                                                                                                          ; Verilog_2001  ; --               ; --               ;
; VERILOG_MACRO                        ; SNO_BOARD=1                                                                                                                                                                                                                                                 ; --            ; --               ; --               ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES    ; Off                                                                                                                                                                                                                                                         ; --            ; --               ; --               ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:24     ; 1.0                     ; 1095 MB             ; 00:00:32                           ;
; Fitter               ; 00:00:49     ; 1.2                     ; 1448 MB             ; 00:01:08                           ;
; Assembler            ; 00:00:02     ; 1.0                     ; 850 MB              ; 00:00:02                           ;
; Power Analyzer       ; 00:00:09     ; 1.5                     ; 1288 MB             ; 00:00:12                           ;
; Timing Analyzer      ; 00:00:08     ; 1.6                     ; 938 MB              ; 00:00:12                           ;
; EDA Netlist Writer   ; 00:00:04     ; 1.0                     ; 1202 MB             ; 00:00:04                           ;
; Total                ; 00:01:36     ; --                      ; --                  ; 00:02:10                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+----------------------+------------------+----------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name        ; OS Version ; Processor type ;
+----------------------+------------------+----------------+------------+----------------+
; Analysis & Synthesis ; peter-NUC7i7BNH  ; Ubuntu 18.04.2 ; 18         ; x86_64         ;
; Fitter               ; peter-NUC7i7BNH  ; Ubuntu 18.04.2 ; 18         ; x86_64         ;
; Assembler            ; peter-NUC7i7BNH  ; Ubuntu 18.04.2 ; 18         ; x86_64         ;
; Power Analyzer       ; peter-NUC7i7BNH  ; Ubuntu 18.04.2 ; 18         ; x86_64         ;
; Timing Analyzer      ; peter-NUC7i7BNH  ; Ubuntu 18.04.2 ; 18         ; x86_64         ;
; EDA Netlist Writer   ; peter-NUC7i7BNH  ; Ubuntu 18.04.2 ; 18         ; x86_64         ;
+----------------------+------------------+----------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off sno_top -c sno_16MHz
quartus_fit --read_settings_files=off --write_settings_files=off sno_top -c sno_16MHz
quartus_asm --read_settings_files=off --write_settings_files=off sno_top -c sno_16MHz
quartus_pow --read_settings_files=off --write_settings_files=off sno_top -c sno_16MHz
quartus_sta sno_top -c sno_16MHz
quartus_eda --read_settings_files=off --write_settings_files=off sno_top -c sno_16MHz



