;--------------------------------------------------------------------------------
; Date:    Tue Dec 29 11:58:06 2020
; version: v2021.10 2021.10.1.1
; Design:  IOG_IOD_DDRX4_COMP
; Family:  PolarFire
; Die:     MPF300T
; Package: FCG1152
;--------------------------------------------------------------------------------

;--------------------------------------------------------------------------------
; Note1: Unused pcbits going to the map file are taken from the placer headers   
;        Don't reply on this section to get what's been programmed.              
;        For now all pcbits are set to 0. Only the pcbits for seq are set to 111 
; Note2: The last entry in the register/port setting data is defining from where 
;        the pcbit was set.                                                      
;        N : Not set. Assume default is 0. Will not go to the mask file          
;        D : Default setting. Default coming from a data file                    
;        U : User design                                                         
;        O : Overriden using a DDF file                                          
;--------------------------------------------------------------------------------

Section PA5GENMASK_OVERRIDE.

; -------------------------------------
; User Design.                         
; -------------------------------------

Module  PLL_SW_0                              0    5        15   13   PLL             .
        BW_INT_CTRL                           "2'h0"                   U. 
        BW_PROP_CTRL                          "2'h1"                   U. 
        BYPASS_CLK_SEL                        "4'h0"                   U. 
        BYPASS_GO_EN_N                        "1'h1"                   U. 
        BYPASS_OUT_DIVIDER                    "4'h0"                   U. 
        BYPASS_PLL                            "4'h0"                   U. 
        CDELAY0_EN                            "1'h0"                   U. 
        CDELAY0_SEL                           "8'h0"                   U. 
        CDMUX0_SEL                            "2'h0"                   U. 
        CDMUX1_SEL                            "1'h1"                   U. 
        CDMUX2_SEL                            "1'h0"                   U. 
        DESKEW_CAL_BYPASS                     "1'h0"                   U. 
        DESKEW_CAL_CNT                        "3'h6"                   U. 
        DESKEW_CAL_EN                         "1'h1"                   U. 
        DIV0_RST_DELAY                        "3'h0"                   U. 
        DIV0_VAL                              "7'hA"                   U. 
        DIV1_RST_DELAY                        "3'h0"                   U. 
        DIV1_VAL                              "7'h1"                   U. 
        DIV2_RST_DELAY                        "3'h0"                   U. 
        DIV2_VAL                              "7'h1"                   U. 
        DIV3_CLK_SEL                          "1'h0"                   U. 
        DIV3_RST_DELAY                        "3'h0"                   U. 
        DIV3_VAL                              "7'h1"                   U. 
        DRI_EN                                "1'h1"                   U. 
        FB_CLK_SEL_0                          "2'h0"                   U. 
        FB_CLK_SEL_1                          "1'h0"                   U. 
        FB_FRAC_VAL                           "24'h0"                  U. 
        FB_INT_VAL                            "12'h7D"                 U. 
        FF_REQUIRES_LOCK                      "1'h0"                   U. 
        FRAC_DAC_EN                           "1'h0"                   U. 
        FRAC_EN                               "1'h0"                   U. 
        FSE_N                                 "1'h0"                   U. 
        IREF_EN                               "1'h1"                   U. 
        IREF_TOGGLE                           "1'h0"                   U. 
        LOCK_CNT                              "4'h8"                   U. 
        OUT0_DIV_EN                           "1'h1"                   U. 
        OUT0_PHASE_SEL                        "3'h0"                   U. 
        OUT1_DIV_EN                           "1'h0"                   U. 
        OUT1_PHASE_SEL                        "3'h0"                   U. 
        OUT2_DIV_EN                           "1'h0"                   U. 
        OUT2_PHASE_SEL                        "3'h0"                   U. 
        OUT3_DIV_EN                           "1'h0"                   U. 
        OUT3_PHASE_SEL                        "3'h0"                   U. 
        RESET_ON_LOCK                         "1'h1"                   U. 
        RFDIV                                 "6'h4"                   U. 
        RFDIV_EN                              "1'h1"                   U. 
        SOFTRESET                             "1'h0"                   U. 
        SOFT_LOAD_PHASE_N                     "1'h1"                   U. 
        SOFT_POWERDOWN_N                      "1'h1"                   U. 
        SOFT_REF_CLK_SEL                      "1'h0"                   U. 
        SSM_DIV_VAL                           "6'h1"                   U. 
        SSM_EN_N                              "1'h1"                   U. 
        SSM_EXT_WAVE_EN                       "2'h0"                   U. 
        SSM_EXT_WAVE_MAX_ADDR                 "8'h0"                   U. 
        SSM_MODULATION                        "5'h5"                   U. 
        SSM_RANDOM_EN                         "1'h0"                   U. 
        SSM_RANDOM_PATTERN_SEL                "2'h0"                   U. 
        SSM_SPREAD_MODE                       "1'h0"                   U. 
        SYNC_REF_DIV_EN                       "1'h0"                   U. 
        SYNC_REF_DIV_EN_2                     "1'h0"                   U. 
End_Module.

Module  PLL_SE_0                              2460 5        2424 12   PLL             .
        BW_INT_CTRL                           "2'h0"                   U. 
        BW_PROP_CTRL                          "2'h1"                   U. 
        BYPASS_CLK_SEL                        "4'h0"                   U. 
        BYPASS_GO_EN_N                        "1'h1"                   U. 
        BYPASS_OUT_DIVIDER                    "4'h0"                   U. 
        BYPASS_PLL                            "4'h0"                   U. 
        CDELAY0_EN                            "1'h0"                   U. 
        CDELAY0_SEL                           "8'h0"                   U. 
        CDMUX0_SEL                            "2'h0"                   U. 
        CDMUX1_SEL                            "1'h1"                   U. 
        CDMUX2_SEL                            "1'h0"                   U. 
        DESKEW_CAL_BYPASS                     "1'h0"                   U. 
        DESKEW_CAL_CNT                        "3'h6"                   U. 
        DESKEW_CAL_EN                         "1'h1"                   U. 
        DIV0_RST_DELAY                        "3'h0"                   U. 
        DIV0_VAL                              "7'h1"                   U. 
        DIV1_RST_DELAY                        "3'h0"                   U. 
        DIV1_VAL                              "7'h1"                   U. 
        DIV2_RST_DELAY                        "3'h0"                   U. 
        DIV2_VAL                              "7'h4"                   U. 
        DIV3_CLK_SEL                          "1'h0"                   U. 
        DIV3_RST_DELAY                        "3'h0"                   U. 
        DIV3_VAL                              "7'h4"                   U. 
        DRI_EN                                "1'h1"                   U. 
        FB_CLK_SEL_0                          "2'h0"                   U. 
        FB_CLK_SEL_1                          "1'h0"                   U. 
        FB_FRAC_VAL                           "24'h0"                  U. 
        FB_INT_VAL                            "12'h10"                 U. 
        FF_REQUIRES_LOCK                      "1'h0"                   U. 
        FRAC_DAC_EN                           "1'h0"                   U. 
        FRAC_EN                               "1'h0"                   U. 
        FSE_N                                 "1'h0"                   U. 
        IREF_EN                               "1'h1"                   U. 
        IREF_TOGGLE                           "1'h0"                   U. 
        LOCK_CNT                              "4'h8"                   U. 
        OUT0_DIV_EN                           "1'h1"                   U. 
        OUT0_PHASE_SEL                        "3'h0"                   U. 
        OUT1_DIV_EN                           "1'h1"                   U. 
        OUT1_PHASE_SEL                        "3'h2"                   U. 
        OUT2_DIV_EN                           "1'h1"                   U. 
        OUT2_PHASE_SEL                        "3'h0"                   U. 
        OUT3_DIV_EN                           "1'h1"                   U. 
        OUT3_PHASE_SEL                        "3'h0"                   U. 
        RESET_ON_LOCK                         "1'h1"                   U. 
        RFDIV                                 "6'h1"                   U. 
        RFDIV_EN                              "1'h1"                   U. 
        SOFTRESET                             "1'h0"                   U. 
        SOFT_LOAD_PHASE_N                     "1'h1"                   U. 
        SOFT_POWERDOWN_N                      "1'h1"                   U. 
        SOFT_REF_CLK_SEL                      "1'h0"                   U. 
        SSM_DIV_VAL                           "6'h1"                   U. 
        SSM_EN_N                              "1'h1"                   U. 
        SSM_EXT_WAVE_EN                       "2'h0"                   U. 
        SSM_EXT_WAVE_MAX_ADDR                 "8'h0"                   U. 
        SSM_MODULATION                        "5'h5"                   U. 
        SSM_RANDOM_EN                         "1'h0"                   U. 
        SSM_RANDOM_PATTERN_SEL                "2'h0"                   U. 
        SSM_SPREAD_MODE                       "1'h0"                   U. 
        SYNC_REF_DIV_EN                       "1'h0"                   U. 
        SYNC_REF_DIV_EN_2                     "1'h0"                   U. 
End_Module.

; -------------------------------------
; User Design. Overriden using DDF     
; -------------------------------------

; -------------------------------------
; User Design. using ACT_MASK          
; -------------------------------------

; -------------------------------------
; Unused modules.  Overriden using DDF 
; -------------------------------------

; -------------------------------------
; Unused modules. Default from DDF     
; -------------------------------------

Module  PLL_SW_1                              1    5        9    12   PLL             .
        BW_INT_CTRL                           "2'h2"                   D. 
        BW_PROP_CTRL                          "2'h1"                   D. 
        BYPASS_CLK_SEL                        "4'h0"                   D. 
        BYPASS_GO_EN_N                        "1'h1"                   D. 
        BYPASS_OUT_DIVIDER                    "4'h0"                   D. 
        BYPASS_PLL                            "4'h0"                   D. 
        CDELAY0_EN                            "1'h0"                   D. 
        CDELAY0_SEL                           "8'h0"                   D. 
        CDMUX0_SEL                            "2'h0"                   D. 
        CDMUX1_SEL                            "1'h0"                   D. 
        CDMUX2_SEL                            "1'h0"                   D. 
        DESKEW_CAL_BYPASS                     "1'h0"                   D. 
        DESKEW_CAL_CNT                        "3'h0"                   D. 
        DESKEW_CAL_EN                         "1'h0"                   D. 
        DIV0_RST_DELAY                        "3'h0"                   D. 
        DIV0_VAL                              "7'h0"                   D. 
        DIV1_RST_DELAY                        "3'h0"                   D. 
        DIV1_VAL                              "7'h0"                   D. 
        DIV2_RST_DELAY                        "3'h0"                   D. 
        DIV2_VAL                              "7'h0"                   D. 
        DIV3_CLK_SEL                          "1'h0"                   D. 
        DIV3_RST_DELAY                        "3'h0"                   D. 
        DIV3_VAL                              "7'h0"                   D. 
        DRI_EN                                "1'h1"                   D. 
        FB_CLK_SEL_0                          "2'h0"                   D. 
        FB_CLK_SEL_1                          "1'h0"                   D. 
        FB_FRAC_VAL                           "24'h0"                  D. 
        FB_INT_VAL                            "12'h0"                  D. 
        FF_REQUIRES_LOCK                      "1'h0"                   D. 
        FRAC_DAC_EN                           "1'h0"                   D. 
        FRAC_EN                               "1'h0"                   D. 
        FSE_N                                 "1'h0"                   D. 
        IREF_EN                               "1'h0"                   D. 
        IREF_TOGGLE                           "1'h0"                   D. 
        LOCK_CNT                              "4'h8"                   D. 
        OUT0_DIV_EN                           "1'h1"                   D. 
        OUT0_PHASE_SEL                        "3'h0"                   D. 
        OUT1_DIV_EN                           "1'h1"                   D. 
        OUT1_PHASE_SEL                        "3'h0"                   D. 
        OUT2_DIV_EN                           "1'h1"                   D. 
        OUT2_PHASE_SEL                        "3'h0"                   D. 
        OUT3_DIV_EN                           "1'h1"                   D. 
        OUT3_PHASE_SEL                        "3'h0"                   D. 
        RESET_ON_LOCK                         "1'h0"                   D. 
        RFDIV                                 "6'h0"                   D. 
        RFDIV_EN                              "1'h0"                   D. 
        SOFTRESET                             "1'h0"                   D. 
        SOFT_LOAD_PHASE_N                     "1'h1"                   D. 
        SOFT_POWERDOWN_N                      "1'h0"                   D. 
        SOFT_REF_CLK_SEL                      "1'h1"                   D. 
        SSM_DIV_VAL                           "6'h0"                   D. 
        SSM_EN_N                              "1'h0"                   D. 
        SSM_EXT_WAVE_EN                       "2'h0"                   D. 
        SSM_EXT_WAVE_MAX_ADDR                 "8'h0"                   D. 
        SSM_MODULATION                        "5'h0"                   D. 
        SSM_RANDOM_EN                         "1'h0"                   D. 
        SSM_RANDOM_PATTERN_SEL                "2'h0"                   D. 
        SSM_SPREAD_MODE                       "1'h0"                   D. 
        SYNC_REF_DIV_EN                       "1'h1"                   D. 
        SYNC_REF_DIV_EN_2                     "1'h0"                   D. 
End_Module.

Module  PLL_SE_1                              2461 5        2426 13   PLL             .
        BW_INT_CTRL                           "2'h2"                   D. 
        BW_PROP_CTRL                          "2'h1"                   D. 
        BYPASS_CLK_SEL                        "4'h0"                   D. 
        BYPASS_GO_EN_N                        "1'h1"                   D. 
        BYPASS_OUT_DIVIDER                    "4'h0"                   D. 
        BYPASS_PLL                            "4'h0"                   D. 
        CDELAY0_EN                            "1'h0"                   D. 
        CDELAY0_SEL                           "8'h0"                   D. 
        CDMUX0_SEL                            "2'h0"                   D. 
        CDMUX1_SEL                            "1'h0"                   D. 
        CDMUX2_SEL                            "1'h0"                   D. 
        DESKEW_CAL_BYPASS                     "1'h0"                   D. 
        DESKEW_CAL_CNT                        "3'h0"                   D. 
        DESKEW_CAL_EN                         "1'h0"                   D. 
        DIV0_RST_DELAY                        "3'h0"                   D. 
        DIV0_VAL                              "7'h0"                   D. 
        DIV1_RST_DELAY                        "3'h0"                   D. 
        DIV1_VAL                              "7'h0"                   D. 
        DIV2_RST_DELAY                        "3'h0"                   D. 
        DIV2_VAL                              "7'h0"                   D. 
        DIV3_CLK_SEL                          "1'h0"                   D. 
        DIV3_RST_DELAY                        "3'h0"                   D. 
        DIV3_VAL                              "7'h0"                   D. 
        DRI_EN                                "1'h1"                   D. 
        FB_CLK_SEL_0                          "2'h0"                   D. 
        FB_CLK_SEL_1                          "1'h0"                   D. 
        FB_FRAC_VAL                           "24'h0"                  D. 
        FB_INT_VAL                            "12'h0"                  D. 
        FF_REQUIRES_LOCK                      "1'h0"                   D. 
        FRAC_DAC_EN                           "1'h0"                   D. 
        FRAC_EN                               "1'h0"                   D. 
        FSE_N                                 "1'h0"                   D. 
        IREF_EN                               "1'h0"                   D. 
        IREF_TOGGLE                           "1'h0"                   D. 
        LOCK_CNT                              "4'h8"                   D. 
        OUT0_DIV_EN                           "1'h1"                   D. 
        OUT0_PHASE_SEL                        "3'h0"                   D. 
        OUT1_DIV_EN                           "1'h1"                   D. 
        OUT1_PHASE_SEL                        "3'h0"                   D. 
        OUT2_DIV_EN                           "1'h1"                   D. 
        OUT2_PHASE_SEL                        "3'h0"                   D. 
        OUT3_DIV_EN                           "1'h1"                   D. 
        OUT3_PHASE_SEL                        "3'h0"                   D. 
        RESET_ON_LOCK                         "1'h0"                   D. 
        RFDIV                                 "6'h0"                   D. 
        RFDIV_EN                              "1'h0"                   D. 
        SOFTRESET                             "1'h0"                   D. 
        SOFT_LOAD_PHASE_N                     "1'h1"                   D. 
        SOFT_POWERDOWN_N                      "1'h0"                   D. 
        SOFT_REF_CLK_SEL                      "1'h1"                   D. 
        SSM_DIV_VAL                           "6'h0"                   D. 
        SSM_EN_N                              "1'h0"                   D. 
        SSM_EXT_WAVE_EN                       "2'h0"                   D. 
        SSM_EXT_WAVE_MAX_ADDR                 "8'h0"                   D. 
        SSM_MODULATION                        "5'h0"                   D. 
        SSM_RANDOM_EN                         "1'h0"                   D. 
        SSM_RANDOM_PATTERN_SEL                "2'h0"                   D. 
        SSM_SPREAD_MODE                       "1'h0"                   D. 
        SYNC_REF_DIV_EN                       "1'h1"                   D. 
        SYNC_REF_DIV_EN_2                     "1'h0"                   D. 
End_Module.

Module  GPSSCOMMON_GPSS3_0                    2460 11       2443 91   GPSSCOMMON      .
        GPSSMAIN_SOFT_RESET_PERIPH            "1'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_0_SEL  "5'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_1_SEL  "5'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_2_SEL  "5'h0"                   D. 
        PCSCMN_QDBG_R0_PCS_DBG_LANE_X         "2'h0"                   N. 
        PCSCMN_QDBG_R0_PCS_DBG_LANE_Y         "2'h0"                   N. 
        PCSCMN_QDBG_R0_PCS_DBG_MODE           "3'h0"                   N. 
        PCSCMN_SOFT_RESET_PERIPH              "1'h0"                   D. 
        PMA_CMN_SOFT_RESET_PERIPH             "1'h0"                   D. 
End_Module.

Module  LANE_GPSS3_0                          2460 17       2439 97   LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  REFIO_EXTPLL35_0                      2466 17       2441 31   REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  TXPLL_EXTPLL35_0                      2460 20       2440 26   TXPLL           .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h0"                   N. 
        CTRL_FBDIV_SEL                        "1'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
        SOFT_RESET_PERIPH                     "1'h0"                   D. 
End_Module.

Module  QUADPLL_GPSS3_I                       2466 20       2437 218  QUADPLL         .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h1"                   D. 
        CTRL_FBDIV_SEL                        "2'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
End_Module.

Module  LANE_GPSS3_1                          2460 44       2437 109  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  LANE_GPSS3_2                          2461 44       2440 206  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  LANE_GPSS3_3                          2460 71       2437 216  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  REFIO_GPSS3_TX_I                      2466 71       2442 259  REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  GPSSCOMMON_GPSS1_0                    2460 92       2443 415  GPSSCOMMON      .
        GPSSMAIN_SOFT_RESET_PERIPH            "1'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_0_SEL  "5'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_1_SEL  "5'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_2_SEL  "5'h0"                   D. 
        PCSCMN_QDBG_R0_PCS_DBG_LANE_X         "2'h0"                   N. 
        PCSCMN_QDBG_R0_PCS_DBG_LANE_Y         "2'h0"                   N. 
        PCSCMN_QDBG_R0_PCS_DBG_MODE           "3'h0"                   N. 
        PCSCMN_SOFT_RESET_PERIPH              "1'h0"                   D. 
        PMA_CMN_SOFT_RESET_PERIPH             "1'h0"                   D. 
End_Module.

Module  LANE_GPSS1_0                          2460 98       2439 421  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  REFIO_EXTPLL13_0                      2466 98       2441 355  REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  TXPLL_EXTPLL13_0                      2460 101      2440 350  TXPLL           .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h0"                   N. 
        CTRL_FBDIV_SEL                        "1'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
        SOFT_RESET_PERIPH                     "1'h0"                   D. 
End_Module.

Module  QUADPLL_GPSS1_I                       2466 101      2437 542  QUADPLL         .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h1"                   D. 
        CTRL_FBDIV_SEL                        "2'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
End_Module.

Module  LANE_GPSS1_1                          2460 125      2437 433  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  LANE_GPSS1_2                          2461 125      2440 530  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  LANE_GPSS1_3                          2460 152      2437 540  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  REFIO_GPSS1_TX_I                      2466 152      2442 583  REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  REFIO_EXTPLL01_0                      2467 152      2438 618  REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  TXPLL_EXTPLL01_0                      2460 155      2439 613  TXPLL           .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h0"                   N. 
        CTRL_FBDIV_SEL                        "1'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
        SOFT_RESET_PERIPH                     "1'h0"                   D. 
End_Module.

Module  PCIE_PCIESS_0                         2460 200      2440 883  PCIE            .
        AXI_SLAVE_PCIE_ATR_CFG0_AXI_SLAVE_PCIE_ATR_IMPL  "1'h0"                   N. 
        AXI_SLAVE_PCIE_ATR_CFG0_AXI_SLAVE_PCIE_ATR_OVERRIDE_EN  "1'h0"                   N. 
        AXI_SLAVE_PCIE_ATR_CFG0_AXI_SLAVE_PCIE_ATR_SIZE  "6'h0"                   N. 
        AXI_SLAVE_PCIE_ATR_CFG0_AXI_SLAVE_PCIE_ATR_TRSL_ADDR_L  "20'h0"                  N. 
        AXI_SLAVE_PCIE_ATR_CFG1_AXI_SLAVE_PCIE_ATR_TRSL_ADDR_U  "32'h0"                  N. 
        AXI_SLAVE_PCIE_ATR_CFG2_AXI_SLAVE_PCIE_ATR_TRSF_PARAM  "12'h0"                  N. 
        AXI_SLAVE_PCIE_ATR_CFG2_AXI_SLAVE_PCIE_ATR_TRSL_ID  "4'h0"                   N. 
        CLOCK_CONTROL_TL_CLOCK_FREQ           "10'h0"                  N. 
        DEV_CONTROL_ENABLE_NULLIFY_TLP_ON_TXBUF_ECC_ERR  "1'h0"                   N. 
        DEV_CONTROL_LANE_REVERSAL_SUPPORT     "1'h0"                   N. 
        DEV_CONTROL_LINK_SPEED_5GBPS_SUPPORT  "1'h0"                   N. 
        DEV_CONTROL_LINK_WIDTH_X2_SUPPORT     "1'h0"                   N. 
        DEV_CONTROL_LINK_WIDTH_X4_SUPPORT     "1'h0"                   N. 
        DEV_CONTROL_ROOT_PORT_NEP             "1'h0"                   N. 
        DEV_CONTROL_USE_RXELECIDLE_TO_DETECT_ELECIDLE_ENTRY  "1'h0"                   N. 
        MAIN_CLK_CTRL_AXI_CLKENA              "1'h0"                   D. 
        MAIN_INT_PIPE_CLK_CTRL_PCLK_SEL       "3'h6"                   D. 
        MAIN_OVRLY_AXI_IFC_MODE               "2'h0"                   D. 
        PCICONF_PCI_IDS_31_0_PCI_DEVICE_ID    "16'h0"                  N. 
        PCICONF_PCI_IDS_31_0_PCI_VENDOR_ID    "16'h0"                  N. 
        PCICONF_PCI_IDS_63_32_PCI_CLASS_CODE  "24'h0"                  N. 
        PCICONF_PCI_IDS_63_32_PCI_REVISION_ID  "8'h0"                   N. 
        PCICONF_PCI_IDS_95_64_PCI_SUBSYSTEM_DEVICE_ID  "16'h0"                  N. 
        PCICONF_PCI_IDS_95_64_PCI_SUBSYSTEM_VENDOR_ID  "16'h0"                  N. 
        PCICONF_PCI_IDS_OVERRIDE_PCICONF_OVERRIDE_EN  "1'h0"                   N. 
        PCIE_AXI_MASTER_ATR_CFG0_PCIE_AXI_MASTER_ATR_IMPL  "1'h0"                   N. 
        PCIE_AXI_MASTER_ATR_CFG0_PCIE_AXI_MASTER_ATR_OVERRIDE_EN  "1'h0"                   N. 
        PCIE_AXI_MASTER_ATR_CFG0_PCIE_AXI_MASTER_ATR_SIZE  "6'h0"                   N. 
        PCIE_AXI_MASTER_ATR_CFG0_PCIE_AXI_MASTER_ATR_TRSL_ADDR_L  "20'h0"                  N. 
        PCIE_AXI_MASTER_ATR_CFG1_PCIE_AXI_MASTER_ATR_TRSL_ADDR_U  "32'h0"                  N. 
        PCIE_AXI_MASTER_ATR_CFG2_PCIE_AXI_MASTER_ATR_TRSF_PARAM  "12'h0"                  N. 
        PCIE_AXI_MASTER_ATR_CFG2_PCIE_AXI_MASTER_ATR_TRSL_ID  "4'h0"                   N. 
        PCIE_BAR_01_PEX_BAR01_OVERRIDE_EN     "1'h0"                   N. 
        PCIE_BAR_01_PEX_BAR0_CTRL             "4'h0"                   N. 
        PCIE_BAR_01_PEX_BAR0_SIZE             "5'h0"                   N. 
        PCIE_BAR_01_PEX_BAR1_CTRL             "4'h0"                   N. 
        PCIE_BAR_01_PEX_BAR1_SIZE             "5'h0"                   N. 
        PCIE_BAR_23_PEX_BAR23_OVERRIDE_EN     "1'h0"                   N. 
        PCIE_BAR_23_PEX_BAR2_CTRL             "4'h0"                   N. 
        PCIE_BAR_23_PEX_BAR2_SIZE             "5'h0"                   N. 
        PCIE_BAR_23_PEX_BAR3_CTRL             "4'h0"                   N. 
        PCIE_BAR_23_PEX_BAR3_SIZE             "5'h0"                   N. 
        PCIE_BAR_45_PEX_BAR45_OVERRIDE_EN     "1'h0"                   N. 
        PCIE_BAR_45_PEX_BAR4_CTRL             "4'h0"                   N. 
        PCIE_BAR_45_PEX_BAR4_SIZE             "5'h0"                   N. 
        PCIE_BAR_45_PEX_BAR5_CTRL             "4'h0"                   N. 
        PCIE_BAR_45_PEX_BAR5_SIZE             "5'h0"                   N. 
        PCIE_BAR_WIN_PEX_BAR_WIN_CTRL         "4'h0"                   N. 
        PCIE_BAR_WIN_PEX_BAR_WIN_OVERRIDE_EN  "1'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L0S_ACC_LATENCY  "3'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L0S_ENTRY_DELAY  "5'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L0S_EXIT_DELAY  "3'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L1_ACC_LATENCY  "3'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L1_ENTRY_DELAY  "5'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L1_EXIT_DELAY  "3'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_PEX_DEV_LINK_SPC2_OVERRIDE_EN  "1'h0"                   N. 
        PCIE_PEX_SPC_PCIE_DE_EMPH_LVL         "1'h0"                   N. 
        PCIE_PEX_SPC_PCIE_SLOT_CLK_CONF       "1'h0"                   N. 
        PCIE_PEX_SPC_PEX_SPC_OVERRIDE_EN      "1'h0"                   N. 
        SOFT_RESET_PERIPH                     "1'h1"                   D. 
End_Module.

Module  PCIESSCOMMON_PCIESS_0                 2466 230      2445 937  PCIESSCOMMON    .
        MAIN_DLL_CTRL0_ALU_UPD                "2'h0"                   N. 
        MAIN_DLL_CTRL0_DIV_SEL                "1'h0"                   N. 
        MAIN_DLL_CTRL0_FB_SEL                 "1'h0"                   N. 
        MAIN_DLL_CTRL0_LOCK_FLT               "2'h0"                   N. 
        MAIN_DLL_CTRL0_LOCK_FRC               "1'h0"                   N. 
        MAIN_DLL_CTRL0_LOCK_HIGH              "4'h0"                   N. 
        MAIN_DLL_CTRL0_LOCK_LOW               "4'h0"                   N. 
        MAIN_DLL_CTRL0_PHASE_P                "2'h0"                   N. 
        MAIN_DLL_CTRL0_PHASE_S                "2'h0"                   N. 
        MAIN_DLL_CTRL0_REF_SEL                "1'h0"                   N. 
        MAIN_DLL_CTRL0_SEL_P                  "2'h0"                   N. 
        MAIN_DLL_CTRL0_SEL_S                  "2'h0"                   N. 
        MAIN_DLL_CTRL1_ADJ_DEL4               "7'h0"                   N. 
        MAIN_DLL_CTRL1_INIT_CODE              "6'h0"                   N. 
        MAIN_DLL_CTRL1_RELOCK_FAST            "1'h0"                   N. 
        MAIN_DLL_CTRL1_SET_ALU                "8'h0"                   N. 
        MAIN_DLL_CTRL1_TEST_RING              "1'h0"                   D. 
        MAIN_DLL_CTRL1_TEST_S                 "1'h0"                   D. 
        MAIN_DLL_STAT0_PHASE_MOVE_CLK         "1'h0"                   N. 
        MAIN_DLL_STAT0_RESET                  "1'h1"                   D. 
        MAIN_EXT_PIPE_CLK_CTRL_PCLK_EXT_LN0_SEL  "1'h0"                   N. 
        MAIN_EXT_PIPE_CLK_CTRL_PCLK_EXT_LN1_SEL  "1'h0"                   N. 
        MAIN_EXT_PIPE_CLK_CTRL_PCLK_EXT_LN2_SEL  "1'h0"                   N. 
        MAIN_EXT_PIPE_CLK_CTRL_PCLK_EXT_LN3_SEL  "1'h0"                   N. 
        MAIN_INT_PIPE_CLK_CTRL_PCLK_INT_LN0_SEL  "2'h2"                   D. 
        MAIN_INT_PIPE_CLK_CTRL_PCLK_INT_LN1_SEL  "2'h2"                   D. 
        MAIN_INT_PIPE_CLK_CTRL_PCLK_INT_LN2_SEL  "1'h1"                   D. 
        MAIN_INT_PIPE_CLK_CTRL_PCLK_INT_LN3_SEL  "1'h1"                   D. 
        MAIN_MAJOR_PCIE_USAGE_MODE            "4'hA"                   D. 
        MAIN_QMUX_R0_PCIE_DBG_SEL             "3'h0"                   N. 
        MAIN_SOFT_RESET_PERIPH                "1'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_0_SEL  "5'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_1_SEL  "5'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_2_SEL  "5'h0"                   D. 
        PCSCMN_QDBG_R0_PCS_DBG_LANE_X         "2'h0"                   N. 
        PCSCMN_QDBG_R0_PCS_DBG_LANE_Y         "2'h0"                   N. 
        PCSCMN_QDBG_R0_PCS_DBG_MODE           "3'h0"                   N. 
        PCSCMN_SOFT_RESET_PERIPH              "1'h0"                   D. 
        PMA_CMN_SOFT_RESET_PERIPH             "1'h0"                   D. 
End_Module.

Module  LANE_PCIESS_1                         2460 236      2445 901  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  LANE_PCIESS_0                         2461 236      2445 902  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  LANE_PCIESS_2                         2462 236      2428 949  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  LANE_PCIESS_3                         2463 236      2427 950  LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  REFIO_PCIESS_TX_0                     2466 236      2418 883  REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  REFIO_PCIESS_TX_1                     2467 236      2444 954  REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  REFIO_PCIESS_TX_I                     2468 236      2428 955  REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  TXPLL_PCIESS_0                        2460 239      2444 902  TXPLL           .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h0"                   N. 
        CTRL_FBDIV_SEL                        "1'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
        SOFT_RESET_PERIPH                     "1'h0"                   D. 
End_Module.

Module  TXPLL_PCIESS_1                        2461 239      2428 950  TXPLL           .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h0"                   N. 
        CTRL_FBDIV_SEL                        "1'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
        SOFT_RESET_PERIPH                     "1'h0"                   D. 
End_Module.

Module  QUADPLL_PCIESS_I                      2466 239      2442 950  QUADPLL         .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h1"                   D. 
        CTRL_FBDIV_SEL                        "2'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
End_Module.

Module  PCIE_PCIESS_1                         2460 254      2440 966  PCIE            .
        AXI_SLAVE_PCIE_ATR_CFG0_AXI_SLAVE_PCIE_ATR_IMPL  "1'h0"                   N. 
        AXI_SLAVE_PCIE_ATR_CFG0_AXI_SLAVE_PCIE_ATR_OVERRIDE_EN  "1'h0"                   N. 
        AXI_SLAVE_PCIE_ATR_CFG0_AXI_SLAVE_PCIE_ATR_SIZE  "6'h0"                   N. 
        AXI_SLAVE_PCIE_ATR_CFG0_AXI_SLAVE_PCIE_ATR_TRSL_ADDR_L  "20'h0"                  N. 
        AXI_SLAVE_PCIE_ATR_CFG1_AXI_SLAVE_PCIE_ATR_TRSL_ADDR_U  "32'h0"                  N. 
        AXI_SLAVE_PCIE_ATR_CFG2_AXI_SLAVE_PCIE_ATR_TRSF_PARAM  "12'h0"                  N. 
        AXI_SLAVE_PCIE_ATR_CFG2_AXI_SLAVE_PCIE_ATR_TRSL_ID  "4'h0"                   N. 
        CLOCK_CONTROL_TL_CLOCK_FREQ           "10'h0"                  N. 
        DEV_CONTROL_ENABLE_NULLIFY_TLP_ON_TXBUF_ECC_ERR  "1'h0"                   N. 
        DEV_CONTROL_LANE_REVERSAL_SUPPORT     "1'h0"                   N. 
        DEV_CONTROL_LINK_SPEED_5GBPS_SUPPORT  "1'h0"                   N. 
        DEV_CONTROL_LINK_WIDTH_X2_SUPPORT     "1'h0"                   N. 
        DEV_CONTROL_LINK_WIDTH_X4_SUPPORT     "1'h0"                   N. 
        DEV_CONTROL_ROOT_PORT_NEP             "1'h0"                   N. 
        DEV_CONTROL_USE_RXELECIDLE_TO_DETECT_ELECIDLE_ENTRY  "1'h0"                   N. 
        MAIN_CLK_CTRL_AXI_CLKENA              "1'h0"                   D. 
        MAIN_INT_PIPE_CLK_CTRL_PCLK_SEL       "3'h6"                   D. 
        MAIN_OVRLY_AXI_IFC_MODE               "2'h0"                   D. 
        PCICONF_PCI_IDS_31_0_PCI_DEVICE_ID    "16'h0"                  N. 
        PCICONF_PCI_IDS_31_0_PCI_VENDOR_ID    "16'h0"                  N. 
        PCICONF_PCI_IDS_63_32_PCI_CLASS_CODE  "24'h0"                  N. 
        PCICONF_PCI_IDS_63_32_PCI_REVISION_ID  "8'h0"                   N. 
        PCICONF_PCI_IDS_95_64_PCI_SUBSYSTEM_DEVICE_ID  "16'h0"                  N. 
        PCICONF_PCI_IDS_95_64_PCI_SUBSYSTEM_VENDOR_ID  "16'h0"                  N. 
        PCICONF_PCI_IDS_OVERRIDE_PCICONF_OVERRIDE_EN  "1'h0"                   N. 
        PCIE_AXI_MASTER_ATR_CFG0_PCIE_AXI_MASTER_ATR_IMPL  "1'h0"                   N. 
        PCIE_AXI_MASTER_ATR_CFG0_PCIE_AXI_MASTER_ATR_OVERRIDE_EN  "1'h0"                   N. 
        PCIE_AXI_MASTER_ATR_CFG0_PCIE_AXI_MASTER_ATR_SIZE  "6'h0"                   N. 
        PCIE_AXI_MASTER_ATR_CFG0_PCIE_AXI_MASTER_ATR_TRSL_ADDR_L  "20'h0"                  N. 
        PCIE_AXI_MASTER_ATR_CFG1_PCIE_AXI_MASTER_ATR_TRSL_ADDR_U  "32'h0"                  N. 
        PCIE_AXI_MASTER_ATR_CFG2_PCIE_AXI_MASTER_ATR_TRSF_PARAM  "12'h0"                  N. 
        PCIE_AXI_MASTER_ATR_CFG2_PCIE_AXI_MASTER_ATR_TRSL_ID  "4'h0"                   N. 
        PCIE_BAR_01_PEX_BAR01_OVERRIDE_EN     "1'h0"                   N. 
        PCIE_BAR_01_PEX_BAR0_CTRL             "4'h0"                   N. 
        PCIE_BAR_01_PEX_BAR0_SIZE             "5'h0"                   N. 
        PCIE_BAR_01_PEX_BAR1_CTRL             "4'h0"                   N. 
        PCIE_BAR_01_PEX_BAR1_SIZE             "5'h0"                   N. 
        PCIE_BAR_23_PEX_BAR23_OVERRIDE_EN     "1'h0"                   N. 
        PCIE_BAR_23_PEX_BAR2_CTRL             "4'h0"                   N. 
        PCIE_BAR_23_PEX_BAR2_SIZE             "5'h0"                   N. 
        PCIE_BAR_23_PEX_BAR3_CTRL             "4'h0"                   N. 
        PCIE_BAR_23_PEX_BAR3_SIZE             "5'h0"                   N. 
        PCIE_BAR_45_PEX_BAR45_OVERRIDE_EN     "1'h0"                   N. 
        PCIE_BAR_45_PEX_BAR4_CTRL             "4'h0"                   N. 
        PCIE_BAR_45_PEX_BAR4_SIZE             "5'h0"                   N. 
        PCIE_BAR_45_PEX_BAR5_CTRL             "4'h0"                   N. 
        PCIE_BAR_45_PEX_BAR5_SIZE             "5'h0"                   N. 
        PCIE_BAR_WIN_PEX_BAR_WIN_CTRL         "4'h0"                   N. 
        PCIE_BAR_WIN_PEX_BAR_WIN_OVERRIDE_EN  "1'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L0S_ACC_LATENCY  "3'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L0S_ENTRY_DELAY  "5'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L0S_EXIT_DELAY  "3'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L1_ACC_LATENCY  "3'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L1_ENTRY_DELAY  "5'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_L1_EXIT_DELAY  "3'h0"                   N. 
        PCIE_PEX_DEV_LINK_SPC2_PEX_DEV_LINK_SPC2_OVERRIDE_EN  "1'h0"                   N. 
        PCIE_PEX_SPC_PCIE_DE_EMPH_LVL         "1'h0"                   N. 
        PCIE_PEX_SPC_PCIE_SLOT_CLK_CONF       "1'h0"                   N. 
        PCIE_PEX_SPC_PEX_SPC_OVERRIDE_EN      "1'h0"                   N. 
        SOFT_RESET_PERIPH                     "1'h1"                   D. 
End_Module.

Module  GPSSCOMMON_GPSS2_0                    2460 311      2443 1279 GPSSCOMMON      .
        GPSSMAIN_SOFT_RESET_PERIPH            "1'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_0_SEL  "5'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_1_SEL  "5'h0"                   D. 
        PCSCMN_GSSCLK_CTRL_MCLK_GSSCLK_2_SEL  "5'h0"                   D. 
        PCSCMN_QDBG_R0_PCS_DBG_LANE_X         "2'h0"                   N. 
        PCSCMN_QDBG_R0_PCS_DBG_LANE_Y         "2'h0"                   N. 
        PCSCMN_QDBG_R0_PCS_DBG_MODE           "3'h0"                   N. 
        PCSCMN_SOFT_RESET_PERIPH              "1'h0"                   D. 
        PMA_CMN_SOFT_RESET_PERIPH             "1'h0"                   D. 
End_Module.

Module  LANE_GPSS2_0                          2460 317      2439 1285 LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  REFIO_EXTPLL02_0                      2466 317      2441 1219 REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  TXPLL_EXTPLL02_0                      2460 320      2440 1214 TXPLL           .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h0"                   N. 
        CTRL_FBDIV_SEL                        "1'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
        SOFT_RESET_PERIPH                     "1'h0"                   D. 
End_Module.

Module  QUADPLL_GPSS2_I                       2466 320      2437 1406 QUADPLL         .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h1"                   D. 
        CTRL_FBDIV_SEL                        "2'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
End_Module.

Module  LANE_GPSS2_1                          2460 344      2437 1297 LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  LANE_GPSS2_2                          2461 344      2440 1394 LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  LANE_GPSS2_3                          2460 371      2437 1404 LANE            .
        PCS_L64_R0_L64_CFG_BER_MON_EN         "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_8B_MODE     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_DISPARITY   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_GEARBOX     "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_BYPASS_SCRAMBLER   "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_64B67B        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C49        "1'h0"                   N. 
        PCS_L64_R0_L64_CFG_GRBX_SM_C82        "1'h0"                   N. 
        PCS_L8_R0_L8_GEARMODE                 "2'h0"                   N. 
        PCS_LCLK_R0_LCLK_EPCS_RX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_EPCS_TX_CLK_SEL      "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_RX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_PCS_TX_CLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_PIPE      "1'h0"                   N. 
        PCS_LCLK_R0_LCLK_RXFWF_WCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_RCLK_SEL       "2'h0"                   D. 
        PCS_LCLK_R0_LCLK_TXFWF_TMG_MODE       "1'h0"                   N. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_RX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_64B6XB_TX_CLK_DIV2  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_RX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_8B10B_TX_CLK     "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RXFWF_WCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_RX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TXFWF_RCLK  "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_NATIVE_TX_CLK    "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_LCL         "1'h0"                   D. 
        PCS_LCLK_R1_LCLK_ENA_PIPE_OUT         "1'h0"                   D. 
        PCS_LFWF_R0_RXFWF_RATIO               "2'h0"                   N. 
        PCS_LFWF_R0_TXFWF_RATIO               "2'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_IN_WIDTH          "3'h0"                   N. 
        PCS_LNTV_R0_LNTV_RX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_GEAR              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_MODE              "1'h0"                   N. 
        PCS_LNTV_R0_LNTV_TX_OUT_WIDTH         "3'h0"                   N. 
        PCS_LOVR_R0_FAB_IFC_MODE              "4'h0"                   D. 
        PCS_LOVR_R0_PCSPMA_IFC_MODE           "4'h0"                   D. 
        PCS_LPIP_R0_PIPEENABLE                "1'h0"                   D. 
        PCS_LPIP_R0_PIPEMODE                  "1'h0"                   N. 
        PCS_LPIP_R0_PIPE_PCIE_HC              "1'h0"                   D. 
        PCS_PMA_CTRL_R0_FAB_EPCS_PMA_RESET_B_EN  "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P0S_EN   "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P1_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_FLASH_FREEZE_P2_EN    "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P0S_EN           "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P1_EN            "1'h0"                   N. 
        PCS_PMA_CTRL_R0_PIPE_P2_EN            "1'h0"                   N. 
        PCS_SOFT_RESET_PERIPH                 "1'h1"                   D. 
        PMA_DES_CDR_CTRL_3_CST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_CST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST1_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RST2_CDR           "2'h0"                   N. 
        PMA_DES_CDR_CTRL_3_RXDRV_CDR          "2'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKDIVEN        "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DATALOCKEN           "1'h0"                   N. 
        PMA_DES_CLK_CTRL_DESMODE              "3'h0"                   N. 
        PMA_DES_CLK_CTRL_RXREFCLK_SEL         "3'h7"                   D. 
        PMA_DES_DFEEM_CTRL_3_CST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_CST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST1_DFEEM       "2'h0"                   N. 
        PMA_DES_DFEEM_CTRL_3_RST2_DFEEM       "2'h0"                   N. 
        PMA_DES_DFE_CTRL_2_CTLEEN_DFE         "1'h0"                   N. 
        PMA_DES_DFE_CTRL_2_RXDRV_DFE          "2'h0"                   N. 
        PMA_DES_EM_CTRL_2_CTLEEN_EM           "1'h0"                   N. 
        PMA_DES_EM_CTRL_2_RXDRV_EM            "2'h0"                   N. 
        PMA_DES_IN_TERM_ACCOUPLE_RXVCM_EN     "1'h0"                   D. 
        PMA_DES_IN_TERM_RXRTRIM               "4'h0"                   N. 
        PMA_DES_IN_TERM_RXRTRIM_SEL           "2'h0"                   N. 
        PMA_DES_IN_TERM_RXTEN                 "1'h1"                   D. 
        PMA_DES_PKDET_RXPKDETEN               "1'h0"                   D. 
        PMA_DES_PKDET_RXPKDETRANGE            "1'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_HIGH_THRESHOLD  "3'h0"                   N. 
        PMA_DES_PKDET_RXPKDET_LOW_THRESHOLD   "3'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_FDET_SAMPLE_PERIODS  "5'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_MODE       "1'h0"                   N. 
        PMA_DES_RTL_LOCK_CTRL_LOCK_OVERRIDE   "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_CDR_GAIN            "1'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_FBDIV         "8'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_RANGE         "2'h0"                   N. 
        PMA_DES_RXPLL_DIV_RXPLL_REFDIV        "5'h0"                   N. 
        PMA_DES_TEST_BUS_RXATESTEN            "1'h0"                   D. 
        PMA_SERDES_RTL_CTRL_RX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SERDES_RTL_CTRL_TX_HALF_RATE10BIT  "1'h0"                   N. 
        PMA_SER_CLK_CTRL_SERMODE              "3'h0"                   N. 
        PMA_SER_CLK_CTRL_TXBITCLKSEL          "1'h0"                   D. 
        PMA_SER_CLK_CTRL_TXPOSTDIV            "2'h0"                   N. 
        PMA_SER_CLK_CTRL_TXPOSTDIVEN          "1'h0"                   N. 
        PMA_SER_CTRL_TXVBGREF_SEL             "1'h0"                   N. 
        PMA_SER_DRV_BYP_BYPASS_VALUE          "8'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT      "1'h0"                   N. 
        PMA_SER_DRV_BYP_TX_BYPASS_SELECT_RTL  "2'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS     "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDEEMPHASIS_BEACON  "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXDRV_CTRL_SEL   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXMARGIN         "3'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXODRV_BOOSTER   "1'h0"                   N. 
        PMA_SER_DRV_CTRL_SEL_TXSWING          "1'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRV                "3'h0"                   N. 
        PMA_SER_DRV_CTRL_TXDRVTRIM            "24'h0"                  N. 
        PMA_SER_DRV_CTRL_TXITRIM              "2'h0"                   N. 
        PMA_SER_DRV_CTRL_TXODRV               "2'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDATA_INV      "8'h0"                   N. 
        PMA_SER_DRV_DATA_CTRL_TXDEL           "16'h0"                  N. 
        PMA_SER_RXDET_CTRL_RXDETECT_STEP_WAIT_COUNT  "5'h0"                   N. 
        PMA_SER_TERM_CTRL_TXCM_LEVEL          "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM             "4'h0"                   N. 
        PMA_SER_TERM_CTRL_TXRTRIM_SEL         "2'h0"                   N. 
        PMA_SER_TERM_CTRL_TXTEN               "1'h1"                   D. 
        PMA_SER_TEST_BUS_TXATESTEN            "1'h0"                   D. 
        PMA_SOFT_RESET_PERIPH                 "1'h1"                   D. 
End_Module.

Module  REFIO_GPSS2_TX_I                      2466 371      2442 1447 REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  REFIO_EXTPLL24_0                      2467 371      2438 1482 REFIO           .
        CLKBUF_CLKBUF_EN_APAD                 "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_PULLUP               "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_RDIFF                "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_N             "1'h0"                   D. 
        CLKBUF_CLKBUF_EN_UDRIVE_P             "1'h0"                   D. 
        CLKBUF_DUALCLK0_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK0_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK0_MODE                  "2'h0"                   D. 
        CLKBUF_DUALCLK1_ENTERM                "2'h0"                   D. 
        CLKBUF_DUALCLK1_EN_HYST               "1'h0"                   D. 
        CLKBUF_DUALCLK1_MODE                  "2'h0"                   D. 
End_Module.

Module  TXPLL_EXTPLL24_0                      2460 374      2439 1477 TXPLL           .
        CLK_SEL_CASCADE_CLK_SEL_HM            "2'h0"                   N. 
        CLK_SEL_CASCADE_CLK_SEL_SM            "3'h0"                   N. 
        CLK_SEL_JA_FREF_SEL                   "3'h0"                   N. 
        CLK_SEL_REFCLK_SEL_HM                 "2'h0"                   N. 
        CLK_SEL_REFCLK_SEL_SM                 "3'h0"                   N. 
        CTRL_BWSEL                            "1'h0"                   N. 
        CTRL_DSMPD                            "1'h0"                   N. 
        CTRL_FBDIV_SEL                        "1'h0"                   N. 
        CTRL_VBGREF_SEL                       "1'h0"                   N. 
        DIV_1_AUXDIV                          "12'h0"                  N. 
        DIV_1_FBDIV                           "12'h0"                  N. 
        DIV_2_FRAC                            "24'h0"                  N. 
        DIV_2_REFDIV                          "6'h0"                   N. 
        SOFT_RESET_PERIPH                     "1'h0"                   D. 
End_Module.

Module  PLL_NW_0                              0    377      18   1489 PLL             .
        BW_INT_CTRL                           "2'h2"                   D. 
        BW_PROP_CTRL                          "2'h1"                   D. 
        BYPASS_CLK_SEL                        "4'h0"                   D. 
        BYPASS_GO_EN_N                        "1'h1"                   D. 
        BYPASS_OUT_DIVIDER                    "4'h0"                   D. 
        BYPASS_PLL                            "4'h0"                   D. 
        CDELAY0_EN                            "1'h0"                   D. 
        CDELAY0_SEL                           "8'h0"                   D. 
        CDMUX0_SEL                            "2'h0"                   D. 
        CDMUX1_SEL                            "1'h0"                   D. 
        CDMUX2_SEL                            "1'h0"                   D. 
        DESKEW_CAL_BYPASS                     "1'h0"                   D. 
        DESKEW_CAL_CNT                        "3'h0"                   D. 
        DESKEW_CAL_EN                         "1'h0"                   D. 
        DIV0_RST_DELAY                        "3'h0"                   D. 
        DIV0_VAL                              "7'h0"                   D. 
        DIV1_RST_DELAY                        "3'h0"                   D. 
        DIV1_VAL                              "7'h0"                   D. 
        DIV2_RST_DELAY                        "3'h0"                   D. 
        DIV2_VAL                              "7'h0"                   D. 
        DIV3_CLK_SEL                          "1'h0"                   D. 
        DIV3_RST_DELAY                        "3'h0"                   D. 
        DIV3_VAL                              "7'h0"                   D. 
        DRI_EN                                "1'h1"                   D. 
        FB_CLK_SEL_0                          "2'h0"                   D. 
        FB_CLK_SEL_1                          "1'h0"                   D. 
        FB_FRAC_VAL                           "24'h0"                  D. 
        FB_INT_VAL                            "12'h0"                  D. 
        FF_REQUIRES_LOCK                      "1'h0"                   D. 
        FRAC_DAC_EN                           "1'h0"                   D. 
        FRAC_EN                               "1'h0"                   D. 
        FSE_N                                 "1'h0"                   D. 
        IREF_EN                               "1'h0"                   D. 
        IREF_TOGGLE                           "1'h0"                   D. 
        LOCK_CNT                              "4'h8"                   D. 
        OUT0_DIV_EN                           "1'h1"                   D. 
        OUT0_PHASE_SEL                        "3'h0"                   D. 
        OUT1_DIV_EN                           "1'h1"                   D. 
        OUT1_PHASE_SEL                        "3'h0"                   D. 
        OUT2_DIV_EN                           "1'h1"                   D. 
        OUT2_PHASE_SEL                        "3'h0"                   D. 
        OUT3_DIV_EN                           "1'h1"                   D. 
        OUT3_PHASE_SEL                        "3'h0"                   D. 
        RESET_ON_LOCK                         "1'h0"                   D. 
        RFDIV                                 "6'h0"                   D. 
        RFDIV_EN                              "1'h0"                   D. 
        SOFTRESET                             "1'h0"                   D. 
        SOFT_LOAD_PHASE_N                     "1'h1"                   D. 
        SOFT_POWERDOWN_N                      "1'h0"                   D. 
        SOFT_REF_CLK_SEL                      "1'h1"                   D. 
        SSM_DIV_VAL                           "6'h0"                   D. 
        SSM_EN_N                              "1'h0"                   D. 
        SSM_EXT_WAVE_EN                       "2'h0"                   D. 
        SSM_EXT_WAVE_MAX_ADDR                 "8'h0"                   D. 
        SSM_MODULATION                        "5'h0"                   D. 
        SSM_RANDOM_EN                         "1'h0"                   D. 
        SSM_RANDOM_PATTERN_SEL                "2'h0"                   D. 
        SSM_SPREAD_MODE                       "1'h0"                   D. 
        SYNC_REF_DIV_EN                       "1'h1"                   D. 
        SYNC_REF_DIV_EN_2                     "1'h0"                   D. 
End_Module.

Module  PLL_NW_1                              1    377      12   1490 PLL             .
        BW_INT_CTRL                           "2'h2"                   D. 
        BW_PROP_CTRL                          "2'h1"                   D. 
        BYPASS_CLK_SEL                        "4'h0"                   D. 
        BYPASS_GO_EN_N                        "1'h1"                   D. 
        BYPASS_OUT_DIVIDER                    "4'h0"                   D. 
        BYPASS_PLL                            "4'h0"                   D. 
        CDELAY0_EN                            "1'h0"                   D. 
        CDELAY0_SEL                           "8'h0"                   D. 
        CDMUX0_SEL                            "2'h0"                   D. 
        CDMUX1_SEL                            "1'h0"                   D. 
        CDMUX2_SEL                            "1'h0"                   D. 
        DESKEW_CAL_BYPASS                     "1'h0"                   D. 
        DESKEW_CAL_CNT                        "3'h0"                   D. 
        DESKEW_CAL_EN                         "1'h0"                   D. 
        DIV0_RST_DELAY                        "3'h0"                   D. 
        DIV0_VAL                              "7'h0"                   D. 
        DIV1_RST_DELAY                        "3'h0"                   D. 
        DIV1_VAL                              "7'h0"                   D. 
        DIV2_RST_DELAY                        "3'h0"                   D. 
        DIV2_VAL                              "7'h0"                   D. 
        DIV3_CLK_SEL                          "1'h0"                   D. 
        DIV3_RST_DELAY                        "3'h0"                   D. 
        DIV3_VAL                              "7'h0"                   D. 
        DRI_EN                                "1'h1"                   D. 
        FB_CLK_SEL_0                          "2'h0"                   D. 
        FB_CLK_SEL_1                          "1'h0"                   D. 
        FB_FRAC_VAL                           "24'h0"                  D. 
        FB_INT_VAL                            "12'h0"                  D. 
        FF_REQUIRES_LOCK                      "1'h0"                   D. 
        FRAC_DAC_EN                           "1'h0"                   D. 
        FRAC_EN                               "1'h0"                   D. 
        FSE_N                                 "1'h0"                   D. 
        IREF_EN                               "1'h0"                   D. 
        IREF_TOGGLE                           "1'h0"                   D. 
        LOCK_CNT                              "4'h8"                   D. 
        OUT0_DIV_EN                           "1'h1"                   D. 
        OUT0_PHASE_SEL                        "3'h0"                   D. 
        OUT1_DIV_EN                           "1'h1"                   D. 
        OUT1_PHASE_SEL                        "3'h0"                   D. 
        OUT2_DIV_EN                           "1'h1"                   D. 
        OUT2_PHASE_SEL                        "3'h0"                   D. 
        OUT3_DIV_EN                           "1'h1"                   D. 
        OUT3_PHASE_SEL                        "3'h0"                   D. 
        RESET_ON_LOCK                         "1'h0"                   D. 
        RFDIV                                 "6'h0"                   D. 
        RFDIV_EN                              "1'h0"                   D. 
        SOFTRESET                             "1'h0"                   D. 
        SOFT_LOAD_PHASE_N                     "1'h1"                   D. 
        SOFT_POWERDOWN_N                      "1'h0"                   D. 
        SOFT_REF_CLK_SEL                      "1'h1"                   D. 
        SSM_DIV_VAL                           "6'h0"                   D. 
        SSM_EN_N                              "1'h0"                   D. 
        SSM_EXT_WAVE_EN                       "2'h0"                   D. 
        SSM_EXT_WAVE_MAX_ADDR                 "8'h0"                   D. 
        SSM_MODULATION                        "5'h0"                   D. 
        SSM_RANDOM_EN                         "1'h0"                   D. 
        SSM_RANDOM_PATTERN_SEL                "2'h0"                   D. 
        SSM_SPREAD_MODE                       "1'h0"                   D. 
        SYNC_REF_DIV_EN                       "1'h1"                   D. 
        SYNC_REF_DIV_EN_2                     "1'h0"                   D. 
End_Module.

Module  PLL_NE_0                              2460 377      2430 1489 PLL             .
        BW_INT_CTRL                           "2'h2"                   D. 
        BW_PROP_CTRL                          "2'h1"                   D. 
        BYPASS_CLK_SEL                        "4'h0"                   D. 
        BYPASS_GO_EN_N                        "1'h1"                   D. 
        BYPASS_OUT_DIVIDER                    "4'h0"                   D. 
        BYPASS_PLL                            "4'h0"                   D. 
        CDELAY0_EN                            "1'h0"                   D. 
        CDELAY0_SEL                           "8'h0"                   D. 
        CDMUX0_SEL                            "2'h0"                   D. 
        CDMUX1_SEL                            "1'h0"                   D. 
        CDMUX2_SEL                            "1'h0"                   D. 
        DESKEW_CAL_BYPASS                     "1'h0"                   D. 
        DESKEW_CAL_CNT                        "3'h0"                   D. 
        DESKEW_CAL_EN                         "1'h0"                   D. 
        DIV0_RST_DELAY                        "3'h0"                   D. 
        DIV0_VAL                              "7'h0"                   D. 
        DIV1_RST_DELAY                        "3'h0"                   D. 
        DIV1_VAL                              "7'h0"                   D. 
        DIV2_RST_DELAY                        "3'h0"                   D. 
        DIV2_VAL                              "7'h0"                   D. 
        DIV3_CLK_SEL                          "1'h0"                   D. 
        DIV3_RST_DELAY                        "3'h0"                   D. 
        DIV3_VAL                              "7'h0"                   D. 
        DRI_EN                                "1'h1"                   D. 
        FB_CLK_SEL_0                          "2'h0"                   D. 
        FB_CLK_SEL_1                          "1'h0"                   D. 
        FB_FRAC_VAL                           "24'h0"                  D. 
        FB_INT_VAL                            "12'h0"                  D. 
        FF_REQUIRES_LOCK                      "1'h0"                   D. 
        FRAC_DAC_EN                           "1'h0"                   D. 
        FRAC_EN                               "1'h0"                   D. 
        FSE_N                                 "1'h0"                   D. 
        IREF_EN                               "1'h0"                   D. 
        IREF_TOGGLE                           "1'h0"                   D. 
        LOCK_CNT                              "4'h8"                   D. 
        OUT0_DIV_EN                           "1'h1"                   D. 
        OUT0_PHASE_SEL                        "3'h0"                   D. 
        OUT1_DIV_EN                           "1'h1"                   D. 
        OUT1_PHASE_SEL                        "3'h0"                   D. 
        OUT2_DIV_EN                           "1'h1"                   D. 
        OUT2_PHASE_SEL                        "3'h0"                   D. 
        OUT3_DIV_EN                           "1'h1"                   D. 
        OUT3_PHASE_SEL                        "3'h0"                   D. 
        RESET_ON_LOCK                         "1'h0"                   D. 
        RFDIV                                 "6'h0"                   D. 
        RFDIV_EN                              "1'h0"                   D. 
        SOFTRESET                             "1'h0"                   D. 
        SOFT_LOAD_PHASE_N                     "1'h1"                   D. 
        SOFT_POWERDOWN_N                      "1'h0"                   D. 
        SOFT_REF_CLK_SEL                      "1'h1"                   D. 
        SSM_DIV_VAL                           "6'h0"                   D. 
        SSM_EN_N                              "1'h0"                   D. 
        SSM_EXT_WAVE_EN                       "2'h0"                   D. 
        SSM_EXT_WAVE_MAX_ADDR                 "8'h0"                   D. 
        SSM_MODULATION                        "5'h0"                   D. 
        SSM_RANDOM_EN                         "1'h0"                   D. 
        SSM_RANDOM_PATTERN_SEL                "2'h0"                   D. 
        SSM_SPREAD_MODE                       "1'h0"                   D. 
        SYNC_REF_DIV_EN                       "1'h1"                   D. 
        SYNC_REF_DIV_EN_2                     "1'h0"                   D. 
End_Module.

Module  PLL_NE_1                              2461 377      2424 1490 PLL             .
        BW_INT_CTRL                           "2'h2"                   D. 
        BW_PROP_CTRL                          "2'h1"                   D. 
        BYPASS_CLK_SEL                        "4'h0"                   D. 
        BYPASS_GO_EN_N                        "1'h1"                   D. 
        BYPASS_OUT_DIVIDER                    "4'h0"                   D. 
        BYPASS_PLL                            "4'h0"                   D. 
        CDELAY0_EN                            "1'h0"                   D. 
        CDELAY0_SEL                           "8'h0"                   D. 
        CDMUX0_SEL                            "2'h0"                   D. 
        CDMUX1_SEL                            "1'h0"                   D. 
        CDMUX2_SEL                            "1'h0"                   D. 
        DESKEW_CAL_BYPASS                     "1'h0"                   D. 
        DESKEW_CAL_CNT                        "3'h0"                   D. 
        DESKEW_CAL_EN                         "1'h0"                   D. 
        DIV0_RST_DELAY                        "3'h0"                   D. 
        DIV0_VAL                              "7'h0"                   D. 
        DIV1_RST_DELAY                        "3'h0"                   D. 
        DIV1_VAL                              "7'h0"                   D. 
        DIV2_RST_DELAY                        "3'h0"                   D. 
        DIV2_VAL                              "7'h0"                   D. 
        DIV3_CLK_SEL                          "1'h0"                   D. 
        DIV3_RST_DELAY                        "3'h0"                   D. 
        DIV3_VAL                              "7'h0"                   D. 
        DRI_EN                                "1'h1"                   D. 
        FB_CLK_SEL_0                          "2'h0"                   D. 
        FB_CLK_SEL_1                          "1'h0"                   D. 
        FB_FRAC_VAL                           "24'h0"                  D. 
        FB_INT_VAL                            "12'h0"                  D. 
        FF_REQUIRES_LOCK                      "1'h0"                   D. 
        FRAC_DAC_EN                           "1'h0"                   D. 
        FRAC_EN                               "1'h0"                   D. 
        FSE_N                                 "1'h0"                   D. 
        IREF_EN                               "1'h0"                   D. 
        IREF_TOGGLE                           "1'h0"                   D. 
        LOCK_CNT                              "4'h8"                   D. 
        OUT0_DIV_EN                           "1'h1"                   D. 
        OUT0_PHASE_SEL                        "3'h0"                   D. 
        OUT1_DIV_EN                           "1'h1"                   D. 
        OUT1_PHASE_SEL                        "3'h0"                   D. 
        OUT2_DIV_EN                           "1'h1"                   D. 
        OUT2_PHASE_SEL                        "3'h0"                   D. 
        OUT3_DIV_EN                           "1'h1"                   D. 
        OUT3_PHASE_SEL                        "3'h0"                   D. 
        RESET_ON_LOCK                         "1'h0"                   D. 
        RFDIV                                 "6'h0"                   D. 
        RFDIV_EN                              "1'h0"                   D. 
        SOFTRESET                             "1'h0"                   D. 
        SOFT_LOAD_PHASE_N                     "1'h1"                   D. 
        SOFT_POWERDOWN_N                      "1'h0"                   D. 
        SOFT_REF_CLK_SEL                      "1'h1"                   D. 
        SSM_DIV_VAL                           "6'h0"                   D. 
        SSM_EN_N                              "1'h0"                   D. 
        SSM_EXT_WAVE_EN                       "2'h0"                   D. 
        SSM_EXT_WAVE_MAX_ADDR                 "8'h0"                   D. 
        SSM_MODULATION                        "5'h0"                   D. 
        SSM_RANDOM_EN                         "1'h0"                   D. 
        SSM_RANDOM_PATTERN_SEL                "2'h0"                   D. 
        SSM_SPREAD_MODE                       "1'h0"                   D. 
        SYNC_REF_DIV_EN                       "1'h1"                   D. 
        SYNC_REF_DIV_EN_2                     "1'h0"                   D. 
End_Module.

END.
