<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:55.1455</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7008188</applicationNumber><claimCount>26</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>단계적으로 샘플링된 신호를 분배하고 전자기 경로를 통해 전달하는 방법</inventionTitle><inventionTitleEng>DISTRIBUTING STAGED SAMPLED SIGNALS AND CONVEYING OVER ELECTROMAGNETIC PATHWAYS</inventionTitleEng><openDate>2024.04.16</openDate><openNumber>10-2024-0049301</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.03.11</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2011.01.01)</ipcDate><ipcNumber>H04N 21/2383</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2011.01.01)</ipcDate><ipcNumber>H04B 1/707</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2011.01.01)</ipcDate><ipcNumber>H04N 21/426</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H04N 21/438</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2011.01.01)</ipcDate><ipcNumber>H04J 13/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 송신기에는 소스로부터의 미리 결정된 양의 입력 페이로드가 제1 분배기 순열에 따라 반복적으로 기록되어 전자기 전파 경로 수만큼의 입력 벡터를 생성하는 분배기와 어셈블리 뱅크가 있다. 어셈블리 뱅크에서 사용 가능한 각 입력 벡터가 제2 분배기 순열에 따라 반복적으로 기록되는 스테이징 뱅크가 존재한다. 스테이징 뱅크에서 사용 가능한 각 입력 벡터가 제3 분배기 순열에 따라 반복적으로 기록되는 프레젠테이션 뱅크가 존재한다. 하나 이상의 인코더가 프레젠테이션 뱅크의 입력 벡터를 반복적으로 인코딩하며, 전자기 전파 경로 수와 같은 수의 인코더가 존재하고 각 인코더는 경로를 통한 통신을 위해 인코딩되고 정렬된 일련의 출력 레벨을 각각 사용할 수 있다. 뱅크와 인코더는 최대 4개의 타이밍 도메인 내에 있다. 해당 수신기, 디코더, 그리고 수신, 스테이징 및 분해 뱅크와 싱크가 경로의 끝에 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.02.16</internationOpenDate><internationOpenNumber>WO2023018582</internationOpenNumber><internationalApplicationDate>2022.08.02</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/039176</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 하나 이상의 전자기 전파 경로를 통해 소스로부터 수신된 입력 페이로드를 통신하기 위한 송신기로서, 상기 입력 페이로드는 하나 이상의 신호 및 정렬된 샘플 시퀀스를 포함하는 각 신호를 포함하며, 상기 송신기는:하나 이상의 미리 결정된 순열을 실행하도록 배열된 순열 컨트롤러로서, 여기서 상기 순열 컨트롤러는 미리 결정된 분배 간격 내에서 상기 미리 결정된 순열을 실행하는 상기 순열 컨트롤러;상기 입력 페이로드의 미리 결정된 양의 샘플이 전자기 전파 경로의 수와 같은 수만큼의 샘플 제1 입력 벡터를 생성하기 위해 상기 미리 결정된 순열 중 제1 순열에 따라 반복적으로 분배 및 저장되는 제1 메모리 뱅크;샘플 제2 입력 벡터를 생성하기 위해 상기 제1 메모리 뱅크로부터 이용 가능한 상기 제1 입력 벡터 각각이 반복적으로 저장되는 제2 메모리 뱅크;상기 제2 메모리 뱅크로부터 이용 가능한 상기 제2 입력 벡터 각각이 샘플의 제3 입력 벡터를 생성하기 위해 반복적으로 저장되는 제3 메모리 뱅크; 그리고소정의 인코딩 간격 내에서 상기 제3 입력 벡터의 샘플을 반복적으로 인코딩하기 위한 하나 이상의 인코더로서, 전자기 전파 경로 수와 같은 수의 인코더이며, 각 인코더는 상기 제3 메모리 뱅크로부터 샘플 각각의 제3 입력 벡터를 수신하고, 상기 제3 입력 벡터의 인코딩은 각 인코더에 대해 미리 정해진 인코딩 코드를 참조하는 인코더를 포함하며; 상기 각 인코딩 코드 세트의 각 인코딩 코드는 상기 각 인코딩 코드 세트에서의 서로 다른 인코딩 코드에 직교하고, 상기 각 인코더 출력은 정렬된 출력 레벨 시리즈이며, 각 인코더는 상기 전자기 전파 경로 중 각각의 하나를 통한 통신을 위해 인코딩된 정렬된 출력 레벨 시리즈(series)를 제공하는, 송신기.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 순열 컨트롤러는 상기 제1 입력 벡터를 상기 제2 입력 벡터에 저장할 때 및 상기 제2 입력 벡터를 상기 제3 입력 벡터에 저장할 때 상기 미리 결정된 순열 중 어느 것도 실행하지 않는, 송신기.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 순열 컨트롤러는 상기 제1 입력 벡터를 상기 제2 입력 벡터에 저장할 때 상기 미리 결정된 순열 중 제2 순열을 실행하고, 상기 제2 입력 벡터를 상기 제3 입력 벡터에 저장할 때 상기 미리 결정된 순열 중 제3 순열을 실행하는, 송신기.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 소정의 순열 중 상기 제2 순열과 상기 소정의 순열 중 상기 제3 순열이 동일한, 송신기.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 소정의 순열 중 상기 제2 순열과 상기 소정의 순열 중 상기 제3순열은 상이한, 송신기.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 순열 컨트롤러는 상기 제1 입력 벡터를 상기 제2 입력 벡터에 저장할 때 또는 상기 제2 입력 벡터를 상기 제3 입력 벡터에 저장할 때 상기 미리 결정된 순열 중 제2 순열을 실행하는, 송신기.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 순열 컨트롤러는 매 분배 간격마다 상기 미리 결정된 순열 중 하나 이상을 변경하도록 조정되는, 송신기.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 순열 컨트롤러는 주기적으로, 필요에 따라 또는 알고리즘적으로 상기 미리 결정된 순열 중 하나 이상을 변경하도록 조정되는, 송신기.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 순열 컨트롤러는 상기 미리 결정된 순열 중 하나 이상을 새로 생성된 순열로 변경하도록 조정되고, 상기 새로 생성된 순열은 미리 결정된 시드를 사용하는 순열 생성 알고리즘에 기초하는, 송신기.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 송신기는 상기 메모리 뱅크 각각에 대한 순열 컨트롤러를 더욱 포함하며, 상기 제1 메모리 뱅크의 상기 순열 컨트롤러는 상기 샘플의 제1 입력 벡터로 상기 입력 페이로드의 상기 미리 결정된 양의 샘플의 제1 미리 결정된 순열을 실행하도록 배열되고, 상기 제2 메모리 뱅크의 상기 순열 컨트롤러는 상기 제2 샘플 입력 벡터로 상기 제1 샘플 입력 벡터의 제로 또는 1의 소정 순열을 실행하도록 배치되고, 상기 제3 메모리 뱅크의 상기 순열 컨트롤러는 상기 제3 샘플 입력 벡터로 상기 제2 샘플 입력 벡터의 제로 또는 1의 소정 순열을 실행하도록 배치되는, 송신기. </claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 정렬된 샘플 시퀀스가 소스 장치의 센서로부터 도출된 아날로그 샘플 값인, 송신기.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 정렬된 샘플 시퀀스가 소스 장치의 센서로부터 도출된 디지털 샘플 값이고, 상기 송신기는 적어도 하나의 디지털-아날로그 변환기를 더 포함하며, 상기 정렬된 출력 레벨 시리즈는 아날로그 레벨인, 송신기.</claim></claimInfo><claimInfo><claim>13. 하나 이상의 전자기 전파 경로를 통해 소스로부터 수신된 입력 페이로드를 통신하기 위한 송신기, 상기 입력 페이로드는 상기 소스로부터 하나 이상의 신호 및 정렬된 샘플 시퀀스를 포함하는 각 신호를 포함하며, 상기 송신기는상기 입력 페이로드의 미리 결정된 양의 샘플이 전자기 전파 경로의 수와 같은 수만큼의 샘플 제1 입력 벡터를 생성하기 위해 반복적으로 분배 및 저장되는 제1 메모리 뱅크;샘플 제2 입력 벡터를 생성하기 위해 상기 제1 메모리 뱅크로부터 이용 가능한 상기 제1 입력 벡터 각각이 반복적으로 저장되는 제2 메모리 뱅크;상기 제2 메모리 뱅크로부터 이용 가능한 상기 제2 입력 벡터 각각이 샘플의 제3 입력 벡터를 생성하기 위해 반복적으로 저장되는 제3 메모리 뱅크로서, 상기 제1, 제2 및 제3 입력 벡터 각각은 길이 N을 가지며, 상기 입력 벡터 각각에는 상기 소스로부터 채워진 샘플(SF) 샘플의 정수 값만 저장되고, SF는 N보다 작은 제3 메모리 뱅크; 그리고 상기 제3 입력 벡터의 샘플을 반복적으로 인코딩하기 위한 하나 이상의 인코더로서, 전자기 전파 경로 수와 같은 수의 인코더이며, 각 인코더는 상기 제3 메모리 뱅크로부터 샘플 각각의 제3 입력 벡터를 수신하고, 상기 제3 입력 벡터의 인코딩은 각 인코더에 대해 미리 정해진 인코딩 코드를 참조하는 인코더를 포함하며; 상기 각 인코딩 코드 세트의 각 인코딩 코드는 상기 각 인코딩 코드 세트에서의 서로 다른 인코딩 코드에 직교하고, 상기 각 인코더 출력은 정렬된 출력 레벨 시리즈이며, 각 인코더는 상기 전자기 전파 경로 중 각각의 하나를 통한 통신을 위해 인코딩된 정렬된 출력 레벨 시리즈(series)를 제공하는, 송신기.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제1 입력 벡터 중 하나의 적어도 하나의 위치가 상기 소스로부터의 프레이밍 신호, 명령 또는 제어 신호를 포함하고, 상기 프레이밍 신호, 명령 또는 제어 신호가 인코딩되어 상기 전자기 전파 경로 중 하나를 통해 통신되는, 송신기.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서, 상기 신호가 제1 클럭을 사용하여 상기 송신기에 입력되고, 상기 인코더가 제2 클럭을 사용하여 상기 정렬된 출력 레벨 시리즈를 제공하고, 상기 제1 입력 벡터 중 하나의 적어도 하나의 위치가 상기 제1 클럭의 주파수에 대한 상기 제2 클럭의 주파수의 비율을 포함하며, 상기 비율은 상기 전자기 전파 경로 중 하나를 통해 통신되는, 송신기.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서, 상기 제1 입력 벡터 중 하나의 적어도 하나의 위치가 SF의 값의 표시를 포함하고, 상기 SF의 값은 상기 전자기 전파 경로 중 하나를 통해 통신되는, 송신기.</claim></claimInfo><claimInfo><claim>17. 제13항에 있어서, 상기 분배기 컨트롤러가 상기 메모리 뱅크 내 또는 메모리 뱅크 사이에서 하나 이상의 미리 결정된 순열을 실행하도록 배치되고, 상기 제1 입력 벡터 중 적어도 하나의 위치가 상기 하나 이상의 미리 결정된 순열의 표시를 포함하며, 상기 하나 이상의 미리 결정된 순열의 표시가 상기 전자기 전파 경로 중 하나를 통해 통신되는, 송신기.</claim></claimInfo><claimInfo><claim>18. 제13항에 있어서, S 신호가 있고, 상기 값 SF가 SF/S가 정수가 되도록 선택되고, 상기 분배기 컨트롤러가 상기 샘플을 상기 제1 입력 벡터들 각각의 SF 위치로 분배하는, 송신기.</claim></claimInfo><claimInfo><claim>19. 제13항에 있어서, 상기 SF 값은 분배 간격 사이에 일정하지 않고, 상기 각 분배 간격에서 상기 제1 입력 벡터 중 적어도 하나의 위치가 상기 각 분배 간격에 대한 상기 SF 값의 표시를 포함하며, 상기 각 분배 간격에 대한 상기 SF 값의 표시가 상기 전자기 전파 경로 중 하나를 통해 통신되는, 송신기.</claim></claimInfo><claimInfo><claim>20. 제13항에 있어서, 소정의 분배 간격 내에서 상기 신호로부터 상기 샘플의 시퀀스를 분배하는 분배기 컨트롤러를 더욱 포함하는, 송신기.</claim></claimInfo><claimInfo><claim>21. 제13항에 있어서, 상기 정렬된 샘플 시퀀스가 소스 장치의 센서로부터 도출된 아날로그 샘플 값인, 송신기.</claim></claimInfo><claimInfo><claim>22. 제13항에 있어서, 상기 정렬된 샘플 시퀀스가 소스 장치의 센서로부터 도출된 디지털 샘플 값이고, 상기 송신기는 적어도 하나의 디지털-아날로그 변환기를 더 포함하며, 상기 정렬된 출력 레벨 시리즈는 아날로그 레벨인, 송신기.</claim></claimInfo><claimInfo><claim>23. 하나 이상의 전자기 전파 경로를 통해 소스로부터 수신된 입력 페이로드를 통신하기 위한 송신기로서, 상기 입력 페이로드는 하나 이상의 신호 및 소스로부터 정렬된 샘플 시퀀스를 포함하는 각 신호를 포함하며, 상기 송신기는:상기 입력 페이로드의 미리 결정된 양의 샘플이 전자기 전파 경로의 수와 같은 수만큼의 샘플 제1 입력 벡터를 생성하기 위해 제1 타이밍 도메인에서 반복적으로 분배 및 저장되는 제1 메모리 뱅크;샘플 제2 입력 벡터를 생성하기 위해 제2 타이밍 도메인에서 상기 제1 메모리 뱅크로부터 이용 가능한 상기 제1 입력 벡터 각각이 반복적으로 저장되는 제2 메모리 뱅크;상기 제2 메모리 뱅크로부터 이용 가능한 상기 제2 입력 벡터 각각이 샘플의 제3 입력 벡터를 생성하기 위해 제3 타이밍 도메인에서 반복적으로 저장되는 제3 메모리 뱅크; 그리고제4 타이밍 도메인에서 상기 제3 입력 벡터의 샘플을 반복적으로 샘플링하고 인코딩하기 위한 하나 이상의 인코더로서, 전자기 전파 경로 수와 같은 수의 인코더이며, 각 인코더는 상기 제3 메모리 뱅크로부터 샘플 각각의 제3 입력 벡터를 수신하고, 상기 제3 입력 벡터의 인코딩은 각 인코더에 대해 미리 정해진 인코딩 코드를 참조하는 인코더를 포함하며; 상기 각 인코딩 코드 세트의 각 인코딩 코드는 상기 각 인코딩 코드 세트에서의 서로 다른 인코딩 코드에 직교하고, 상기 각 인코더 출력은 정렬된 출력 레벨 시리즈이며, 각 인코더는 상기 전자기 전파 경로 중 각각의 하나를 통한 통신을 위해 인코딩된 정렬된 출력 레벨 시리즈(series)를 제공하는, 송신기.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 제1 타이밍 도메인은 제1 클럭 속도 freq(제1 클럭)를 가지며, 상기 제4 타이밍 도메인은 관계식 주파수(제4 클럭) = (S*L)/P*SF) * freq(제1 클럭)에 따라 제4 클럭 속도 freq(제4 클럭)를 가지며, 여기서L= 상기 코드 세트의 상기 각 인코딩 코드의 길이;S= 상기 하나 이상의 신호의 양;P= 전자기 전파 경로의 양; 그리고SF = 상기 샘플 중 하나를 저장하기 위해 할당된 상기 제1 입력 벡터 중 하나의 소자의 수량, 상기 제1 입력 벡터 SF 각각에 대해 N보다 작거나 같으며, 여기서 N은 상기 제1 입력 벡터 중 한 벡터 내 사용 가능한 소자의 수량과 같은, 송신기.</claim></claimInfo><claimInfo><claim>25. 제23항에 있어서, 상기 제3 타이밍 도메인은 제3 클럭 속도 주파수(제3 클럭)을 가지며, freq(제3 클럭) = freq(제4 클럭)/L 관계에 따라 상기 제4 타이밍 도메인은 제4 클럭 속도 주파수(제4 클럭)를 갖고, L= 상기 코드 세트의 상기 각 인코딩 코드의 길이인, 송신기.</claim></claimInfo><claimInfo><claim>26. 제23항에 있어서, 상기 샘플링 및 인코딩이 인코딩 간격 동안 발생하며, 상기 송신기는, 상기 인코딩 간격의 끝을 신호하고 상기 제2 메모리 뱅크로부터 이용 가능한 상기 제2 입력 벡터가 상기 제3 입력 벡터로서 상기 제3 메모리 뱅크로 전송되는 시기를 신호하는 인코딩 간격 카운터를 더욱 포함하는, 송신기.</claim></claimInfo><claimInfo><claim>27. 제23항에 있어서, 상기 제2 메모리 뱅크로 뱅크 엔드 신호(end-of-bank signal)를 발행하여, 상기 제1 메모리 뱅크로부터의 상기 제1 입력 벡터들을 상기 제2 메모리 뱅크 내에 저장하도록 지시하는 뱅크 카운터; 그리고 상기 제3 메모리 뱅크로 뱅크 엔드 신호(end-of-bank signal)를 발행하여, 상기 제2 메모리 뱅크로부터의 상기 제2 입력 벡터들을 상기 제3 메모리 뱅크 내에 저장하도록 지시하는 코드 카운터를 더욱 포함하고, 여기서 상기 뱅크 카운터가 발행한 뱅크 엔드 신호는 코드 카운터가 발행한 뱅크 엔드 신호와 위상을 벗어나는, 송신기.</claim></claimInfo><claimInfo><claim>28. 제23항에 있어서, 상기 샘플링 및 인코딩이 인코딩 간격 동안 발생하고, 상기 제3 입력 벡터의 상기 샘플이 각 인코딩 간격 동안 유효하게 유지되는, 송신기.</claim></claimInfo><claimInfo><claim>29. 제23항에 있어서, 상기 제1 타이밍 도메인의 주파수(제1 클럭)를 갖는 제1 클럭과 상기 제4 타이밍 도메인의 주파수(제4 클럭)를 갖는 제4 클럭이 비동기적이며, 상기 송신기는 주파수(제4 클럭)와 주파수(제1 클럭)의 비율을 수신기에 전달하고, 이에 따라 상기 수신기는 주파수(제1 클럭)를 복구하는, 송신기.</claim></claimInfo><claimInfo><claim>30. 제23항에 있어서, 상기 제1 타이밍 도메인의 주파수(제1 클럭)를 갖는 제1 클럭과 상기 제4 타이밍 도메인의 주파수(제4 클럭)를 갖는 제4 클럭이 비동기적이며, 상기 제1, 제2 및 제3 입력 벡터 각각은 길이가 N이고, 상기 입력 벡터들 각각에 상기 소스로부터의 뱅크 채움(BF) 샘플의 정수 값이 저장되고, 상기 BF는 N보다 작거나 같으며, 상기 BF 값은 분배 간격들 사이에서 일정하지 않으며, 그리고 각 분배 간격에서 상기 제1 입력 벡터 중 하나의 적어도 하나의 위치가 상기 각 분배 간격에 대한 상기 BF 값의 표시를 포함하는, 송신기.</claim></claimInfo><claimInfo><claim>31. 제23항에 있어서, 상기 정렬된 샘플 시퀀스가 소스 장치의 센서로부터 도출된 아날로그 샘플 값인, 송신기.</claim></claimInfo><claimInfo><claim>32. 제23항에 있어서, 상기 정렬된 샘플 시퀀스가 소스 장치의 센서로부터 도출된 디지털 샘플 값이고, 상기 송신기는 적어도 하나의 디지털-아날로그 변환기를 더 포함하며, 상기 정렬된 출력 레벨 시리즈는 아날로그 레벨인, 송신기.</claim></claimInfo><claimInfo><claim>33. 하나 이상의 전자기 전파 경로(EM 경로)로부터 하나 이상의 정렬된 출력 레벨 시리즈를 수신하는 수신기로서, 각 정렬된 시리즈는 상기 EM 경로 중 하나로부터 수신되며, 상기 수신기는:상기 정렬된 출력 레벨 시리즈를 반복적으로 디코딩하기 위한 하나 이상의 디코더로서, EM 경로 수만큼 존재하며, 각 디코더는 상기 정렬된 출력 레벨 시리즈 중 하나를 수신하고, 상기 디코딩은 각 디코더에 대해 미리 결정된 디코딩 코드 세트를 참조하며, 여기서 각각의 디코딩 코드 세트의 각각의 디코딩 코드는 상기 각각의 디코딩 코드 세트 내 서로 다른 디코딩 코드와 직교하고, 각 디코더 출력은 디코딩된 출력 샘플의 정렬된 시리즈인 상기 하나 이상의 디코더; 하나 이상의 미리 결정된 순열을 실행하도록 배치된 순열 컨트롤러; 상기 디코더로부터의 상기 디코딩된 출력 샘플의 정렬된 시리즈 소정 수량이 디코더 수와 같은 수만큼의 샘플의 제1 출력 벡터를 생성하기 위해 반복적으로 저장되는 제1 메모리 뱅크; 상기 제1 메모리 뱅크로부터 이용 가능한 상기 제1 출력 벡터 각각이 샘플의 제2 출력 벡터를 생성하기 위해 반복적으로 저장되는 제2 메모리 뱅크; 그리고 상기 제2 메모리 뱅크로부터 이용 가능한 상기 제2 출력 벡터 각각이 샘플의 제3 출력 벡터를 생성하기 위해 반복적으로 저장되는 제3 메모리 뱅크 - 상기 제3 메모리 뱅크는 상기 미리 결정된 순열 중 제1 순열에 따라 샘플의 제3 출력 벡터를 하나 이상의 미디어 신호의 출력 페이로드로서 싱크에 반복적으로 제공함- 를 포함하는, 수신기</claim></claimInfo><claimInfo><claim>34. 제33항에 있어서, 상기 순열 컨트롤러는 상기 제1 출력 벡터를 상기 제2 출력 벡터에 저장할 때 및 상기 제2 출력 벡터를 상기 제3 출력 벡터에 저장할 때 상기 미리 결정된 순열 중 어느 것도 실행하지 않는, 수신기.</claim></claimInfo><claimInfo><claim>35. 제33항에 있어서, 상기 순열 컨트롤러는 상기 제1 출력 벡터를 상기 제2 출력 벡터에 저장할 때 또는 상기 제2 출력 벡터를 상기 제3 출력 벡터에 저장할 때 상기 미리 결정된 순열 중 제2 순열을 실행하는, 수신기.</claim></claimInfo><claimInfo><claim>36. 제33항에 있어서, 상기 순열 컨트롤러는 매 수집 간격마다 상기 미리 결정된 순열 중 하나 이상을 변경하도록 조정되는, 수신기.</claim></claimInfo><claimInfo><claim>37. 제33항에 있어서, 상기 순열 컨트롤러는 주기적으로, 필요에 따라 또는 알고리즘적으로 상기 미리 결정된 순열 중 하나 이상을 변경하도록 조정되는, 수신기.</claim></claimInfo><claimInfo><claim>38. 제33항에 있어서, 상기 순열 컨트롤러는 상기 미리 결정된 순열 중 하나 이상을 새로 생성된 순열로 변경하도록 조정되고, 상기 새로 생성된 순열은 미리 결정된 시드를 사용하는 순열 생성 알고리즘에 기초하는, 수신기.</claim></claimInfo><claimInfo><claim>39. 제33항에 있어서, 상기 하나 이상의 정렬된 출력 레벨 시리즈는 아날로그 레벨이고, 상기 하나 이상의 미디어 신호는 원래 소스 디바이스의 센서로부터 파생되고 상기 싱크의 디스플레이로 향하는 아날로그 샘플을 포함하는, 수신기.</claim></claimInfo><claimInfo><claim>40. 제33항에 있어서, 상기 하나 이상의 정렬된 출력 레벨 시리즈는 아날로그 레벨이고, 상기 수신기는 적어도 하나의 아날로그-디지털 컨버터를 더욱 포함하며, 상기 하나 이상의 미디어 신호는 원래 소스 디바이스의 센서로부터 파생되고 상기 싱크의 디스플레이로 향하는 디지털 샘플을 포함하는, 수신기.</claim></claimInfo><claimInfo><claim>41. 제33항에 있어서, 각 디코딩 코드 세트는 송신기의 대응하는 인코더에 적용된 코드 세트와 동일한, 수신기.</claim></claimInfo><claimInfo><claim>42. 하나 이상의 전자기 전파 경로(EM 경로)로부터 하나 이상의 정렬된 출력 레벨 시리즈를 수신하는 수신기로서, 각 정렬된 시리즈는 상기 EM 경로 중 하나로부터 수신되며, 상기 수신기는:상기 정렬된 출력 레벨 시리즈를 반복적으로 디코딩하기 위한 하나 이상의 디코더로서, EM 경로 수만큼 존재하며, 각 디코더는 상기 정렬된 출력 레벨 시리즈 중 하나를 수신하고, 상기 디코딩은 각 디코더에 대해 미리 결정된 디코딩 코드 세트를 참조하며, 여기서 각각의 디코딩 코드 세트의 각각의 디코딩 코드는 상기 각각의 디코딩 코드 세트 내 서로 다른 디코딩 코드와 직교하고, 각 디코더 출력은 디코딩된 출력 샘플의 정렬된 시리즈인 상기 하나 이상의 디코더;상기 디코더로부터의 상기 디코딩된 출력 샘플의 정렬된 시리즈 소정 수량이 디코더 수와 같은 수만큼의 샘플의 제1 출력 벡터를 생성하기 위해 반복적으로 저장되는 제1 메모리 뱅크; 상기 제1 메모리 뱅크로부터 이용 가능한 상기 제1 출력 벡터 각각이 샘플의 제2 출력 벡터를 생성하기 위해 반복적으로 저장되는 제2 메모리 뱅크; 그리고 상기 제2 메모리 뱅크로부터 이용 가능한 상기 제2 출력 벡터 각각이 샘플의 제3 출력 벡터를 생성하기 위해 반복적으로 저장되는 제3 메모리 뱅크 -상기 제1, 제2 및 제3 출력 벡터 각각은 길이 N을 가지며, 소스로부터의 채워진 샘플(SF)의 정수 값만 상기 입력 벡터 각각에 저장되고, SF는 N보다 작으며, 상기 제3 메모리 뱅크는 하나 이상의 재구성된 미디어 신호의 출력 페이로드로서 샘플의 상기 제3 출력 벡터를 싱크에 반복적으로 제공함 - 를 포함하는 수신기.</claim></claimInfo><claimInfo><claim>43. 제42항에 있어서, 상기 제1 입력 벡터 중 하나의 적어도 하나의 위치가 상기 소스로부터의 프레이밍 신호, 명령 또는 제어 신호를 포함하고, 상기 프레이밍 신호, 명령 또는 제어 신호가 상기 전자기 전파 경로 중 하나를 통해 수신되는, 수신기.</claim></claimInfo><claimInfo><claim>44. 제42항에 있어서, 하나 이상의 미디어 신호가 제1 클럭을 사용하여 송신기 내로 입력되고, 상기 정렬된 출력 레벨 시리즈가 제2 클럭을 사용하여 수신되고, 상기 제1 출력 벡터 중 하나의 적어도 하나의 위치가 상기 제1 클럭의 주파수에 대한 상기 제2 클럭의 주파수의 비율을 포함하고, 상기 비율은 상기 EM 경로 중 하나를 통해 수신되는, 수신기. </claim></claimInfo><claimInfo><claim>45. 제42항에 있어서, 상기 제1 출력 벡터 중 적어도 하나의 위치가 상기 SF의 값의 표시를 포함하고, 상기 SF의 값은 상기 EM 경로 중 하나를 통해 수신되는, 수신기.</claim></claimInfo><claimInfo><claim>46. 제42항에 있어서, 하나 이상의 미리 결정된 순열을 상기 메모리 뱅크들 내 또는 이들 사이에서 실행하도록 배치된 순열 컨트롤러를 더욱 포함하며, 상기 제1 출력 벡터 중 하나의 적어도 하나의 위치가 상기 하나 이상의 미리 결정된 순열 중 적어도 하나의 표시를 포함하고, 상기 표시가 상기 EM 경로 중 하나를 통해 통신되는, 수신기.</claim></claimInfo><claimInfo><claim>47. 제42항에 있어서, 상기 재구성된 미디어 신호는 S이고, 상기 값 SF는 SF/S가 정수가 되도록 선택되며, 상기 제3 출력 벡터 각각에 대한 SF 샘플이 상기 재구성된 미디어 신호 S 내로 수집되는. 수신기.</claim></claimInfo><claimInfo><claim>48. 제42항에 있어서, 상기 디코더로부터 디코딩된 정렬된 출력 샘플 시리즈의 소정 수량이 상기 수집 간격 동안 샘플의 상기 제1 출력 벡터로서 반복적으로 저장되고, 상기 SF 값이 상기 메모리 뱅크들 사이에서 일정하지 않고, 각 수집 간격 내에서 상기 제1 출력 벡터 중 하나의 적어도 한 위치가 상기 각 수집 간격에 대한 상기 SF 값의 표시를 포함하고, 상기 각 수집 간격에 대한 상기 SF 값의 표시가 상기 EM 경로 중 하나를 통해 통신되는, 수신기.</claim></claimInfo><claimInfo><claim>49. 제42항에 있어서, 상기 하나 이상의 정렬된 출력 레벨 시리즈는 아날로그 레벨이고, 상기 하나 이상의 재구성된 미디어 신호는 원래 소스 디바이스의 센서로부터 파생되고 상기 싱크의 디스플레이로 향하는 아날로그 샘플을 포함하는, 수신기.</claim></claimInfo><claimInfo><claim>50. 제42항에 있어서, 상기 하나 이상의 정렬된 출력 레벨 시리즈는 아날로그 레벨이고, 상기 수신기는 적어도 하나의 아날로그-디지털 컨버터를 더욱 포함하며, 상기 하나 이상의 재구성된 미디어 신호는 원래 소스 디바이스의 센서로부터 파생되고 상기 싱크의 디스플레이로 향하는 디지털 샘플을 포함하는, 수신기.</claim></claimInfo><claimInfo><claim>51. 하나 이상의 전자기 전파 경로(EM 경로)로부터 하나 이상의 정렬된 출력 레벨 시리즈를 수신하는 수신기로서, 각 정렬된 시리즈는 상기 EM 경로 중 하나로부터 수신되며, 상기 수신기는:제4 타이밍 도메인 하에서 상기 정렬된 출력 레벨 시리즈를 반복적으로 디코딩하기 위한 하나 이상의 디코더로서, EM 경로 수만큼 존재하며, 각 디코더는 상기 정렬된 출력 레벨 시리즈 중 하나를 수신하고, 상기 디코딩은 각 디코더에 대해 미리 결정된 디코딩 코드 세트를 참조하며, 여기서 각각의 디코딩 코드 세트의 각각의 디코딩 코드는 상기 각각의 디코딩 코드 세트 내 서로 다른 디코딩 코드와 직교하고, 각 디코더 출력은 상기 제4 타이밍 도메인 하에서 디코딩된 출력 샘플의 정렬된 시리즈인 상기 하나 이상의 디코더; 상기 디코더로부터의 상기 디코딩된 출력 샘플의 정렬된 시리즈 소정 수량이 디코더 수와 같은 수만큼의 샘플의 제1 출력 벡터를 생성하기 위해 제3 타이밍 도메인 하에서 반복적으로 저장되는 제1 메모리 뱅크; 상기 제1 메모리 뱅크로부터 이용 가능한 상기 제1 출력 벡터 각각이 샘플의 제2 출력 벡터를 생성하기 위해 상기 제3 타이밍 도메인 하에서 반복적으로 저장되는 제2 메모리 뱅크; 그리고 상기 제2 메모리 뱅크로부터 이용 가능한 상기 제2 출력 벡터 각각이 샘플의 제3 출력 벡터를 생성하기 위해 제2 타이밍 도메인 하에서 반복적으로 저장되는 제3 메모리 뱅크 - 상기 제3 메모리 뱅크는 샘플의 제3 출력 벡터를 반복적으로 제공함- 를 포함하는, 수신기. </claim></claimInfo><claimInfo><claim>52. 제51항에 있어서, 상기 제1 타이밍 도메인은 제1 클럭 속도 freq(제1 클럭)를 가지며, 상기 제4 타이밍 도메인은 관계식 주파수(제4 클럭) = (S*L)/P*SF) * freq(제1 클럭)에 따라 제4 클럭 속도 freq(제4 클럭)를 가지며, 여기서L= 상기 코드 세트의 상기 각 디코딩 코드의 길이;S= 상기 하나 이상의 미디어 신호의 양;P= 전자기 전파 경로의 양; 그리고SF = 상기 샘플 중 하나를 저장하기 위해 할당된 상기 제1 출력 벡터 중 하나의 소자의 수량, 상기 제1 출력 벡터 SF 각각에 대해 N보다 작거나 같으며, 여기서 N은 상기 제1 출력 벡터 중 한 벡터 내 사용 가능한 소자의 수량과 같은, 수신기.</claim></claimInfo><claimInfo><claim>53. 제51항에 있어서, 상기 제3 타이밍 도메인은 제3 클럭 속도 주파수(제3 클럭)을 가지며, freq(제3 클럭) = freq(제4 클럭)/L 관계에 따라 상기 제4 타이밍 도메인은 제4 클럭 속도 주파수(제4 클럭)를 갖고, L= 상기 코드 세트의 상기 각 디코딩 코드의 길이인, 수신기.</claim></claimInfo><claimInfo><claim>54. 제51항에 있어서, 상기 디코딩이 인디딩 간격 동안 발생하며, 상기 수신기는, 상기 디코딩 간격의 끝을 신호하고 상기 제1 메모리 뱅크로부터 이용 가능한 상기 제1 출력 벡터가 상기 제2 출력 벡터로서 상기 제2 메모리 뱅크로 전송되는 시기를 신호하는 디코딩 간격 카운터를 더욱 포함하는, 수신기.</claim></claimInfo><claimInfo><claim>55. 제51항에 있어서, 상기 제2 메모리 뱅크로 뱅크 엔드 신호(end-of-bank signal)를 발행하여, 상기 제1 메모리 뱅크로부터의 상기 제1 출력 벡터들을 상기 제2 메모리 뱅크 내에 저장하도록 지시하는 코드 카운터; 그리고 상기 제3 메모리 뱅크로 뱅크 엔드 신호(end-of-bank signal)를 발행하여, 상기 제2 메모리 뱅크로부터의 상기 제2 출력 벡터들을 상기 제3 메모리 뱅크 내에 저장하도록 지시하는 뱅크 카운터를 더욱 포함하고, 여기서 상기 코드 카운터가 발행한 뱅크 엔드 신호는 뱅크 카운터가 발행한 뱅크 엔드 신호와 위상을 벗어나는, 수신기.</claim></claimInfo><claimInfo><claim>56. 제51항에 있어서, 상기 디코딩이 디코딩 간격 동안 발생하고, 상기 EM 경로 각각으로부터의 상기 정렬된 출력 레벨 시리즈가 고정되어 각 디코딩 간격 동안 유효하게 유지되는, 수신기.</claim></claimInfo><claimInfo><claim>57. 제51항에 있어서, 상기 제1 타이밍 도메인의 주파수(제1 클럭)를 갖는 제1 클럭과 상기 제4 타이밍 도메인의 주파수(제4 클럭)를 갖는 제4 클럭이 비동기적이며, 송신기는 주파수(제4 클럭)와 주파수(제1 클럭)의 비율을 상기 수신기에 전달하고, 이에 따라 상기 수신기는 주파수(제1 클럭)를 복구하는, 수신기.</claim></claimInfo><claimInfo><claim>58. 제51항에 있어서, 상기 제1 타이밍 도메인의 주파수(제1 클럭)를 갖는 제1 클럭과 상기 제4 타이밍 도메인의 주파수(제4 클럭)를 갖는 제4 클럭이 비동기적이며, 상기 제1, 제2 및 제3 출력 벡터 각각은 길이가 N이고, 상기 출력 벡터들 각각에 상기 디코더로부터의 뱅크 채움(BF) 디코딩된 출력 샘플의 정수 값이 저장되고, 상기 BF는 N보다 작거나 같으며, 상기 BF 값은 수집 간격들 사이에서 일정하지 않으며, 그리고 각 수집 간격에서 상기 제1 출력 벡터 중 하나의 적어도 하나의 위치가 상기 각 수집 간격에 대한 상기 BF 값의 표시를 포함하는, 수신기.</claim></claimInfo><claimInfo><claim>59. 제51항에 있어서, 상기 하나 이상의 정렬된 출력 레벨 시리즈가 아날로그 레벨이고, 상기 하나 이상의 미디어 신호가 원래 소스 장치의 센서로부터 파생되고 상기 싱크의 디스플레이로 향하는 아날로그 샘플을 포함하는, 수신기.</claim></claimInfo><claimInfo><claim>60. 제51항에 있어서, 여기서 상기 하나 이상의 정렬된 출력 레벨 시리즈가 아날로그 레벨이고, 상기 수신기는 적어도 하나의 아날로그-디지털 변환기를 더욱 포함하며, 상기 하나 이상의 미디어 신호는 원래 소스 디바이스의 센서로부터 파생되고 상기 싱크의 디스플레이로 향하는 디지털 샘플을 포함하는, 수신기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 캘리포니아 *****, 산 호세, *쓰 플로어, **** 게이트웨이 플레이스</address><code>520190538351</code><country>미국</country><engName>hyPHY USA Inc.</engName><name>하이파이 유에스에이 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>오스트레일리아, 빅토리아 ...</address><code> </code><country> </country><engName>FRIEDMAN, Eyal</engName><name>프리드먼, 이얄</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.12</priorityApplicationDate><priorityApplicationNumber>63/232,486</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.03.11</receiptDate><receiptNumber>1-1-2024-0272837-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[New Translation under Article 201 of Patent Act or Article 35 of Utility Model Act] Submission of Document</documentEngName><documentName>[특허법 제201조 또는 실용신안법 제35조에 따른 새로운 번역문]서류제출서</documentName><receiptDate>2024.03.12</receiptDate><receiptNumber>1-1-2024-0278470-53</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.03.14</receiptDate><receiptNumber>1-5-2024-0045188-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification according to Acceptance of New Translation</documentEngName><documentName>새로운 번역문 수리에 따른 안내서</documentName><receiptDate>2024.03.18</receiptDate><receiptNumber>1-5-2024-0046996-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0814227-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0814218-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.25</receiptDate><receiptNumber>1-1-2025-0845511-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247008188.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9331a95b292e3220ea54c3636f755682a3ace2712226b2bb328af98cce6cf19c3e3134faa0e4c6644d7de82e3012fdb73e739c788a44fe50b4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfef3d89fddf14f06b16277530419d0548a50b7bc98187585ddb06c06989a273148bfa29398ff37ff0a29c2354347328788d56b5a343077dab</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>