%!PS-Adobe-3.0
%%Creator: Model Technology ModelSim - INTEL FPGA STARTER EDITION vsim 2020.1 Simulator 2020.02 Feb 28 2020

%%Title: wave.do
%%CreationDate: 2025-07-28 12:27:52 pm
%%DocumentData: Clean8Bit
%%DocumentNeededResources: font Helvetica
%%Orientation: Landscape
%%PageOrder: ascend
%%Pages: 1
%%EndComments
%%BeginSetup
%%BeginFeature: *PageSize 8.5x11.0
<< /PageSize [612.0 792.0]
/ImagingBBox null
>> setpagedevice
%%EndFeature
%%EndSetup
%%Page: 1 1
gsave
90 rotate 0.12 dup neg scale
% dump string table
/NP {newpath} def/SD {setdash} def/CL {setrgbcolor} def/GR {setgray} def
/SX {exch LEdge sub XScale mul MaxLabelWidth add LMargin add LEdge LabelWidth sub add exch} def/CSX {exch dup LabelWidth gt {exch SX} {exch} ifelse} def
/MT {SX moveto} def/LS {SX lineto stroke} def/LT {SX lineto} def/LFS {SX lineto fill stroke} def/RSS {rmoveto show stroke} def/ST {stroke} def/WT {CSX moveto dup stringwidth pop} def/TSW {pop 0 originOffset} def
/TSE {MaxLabelWidth LabelWidth sub LMargin add 0 rmoveto neg originOffset} def/TS {-2 div originOffset CSX} def
/MLW {stringwidth pop dup MaxLabelWidth gt {/MaxLabelWidth exch def}{pop} ifelse XS} def
/XS {/XScale LabelWidth LMargin sub MaxLabelWidth LEdge LabelWidth sub add sub REdge LEdge sub div 1 add def} def
/ARC {5 -2 roll SX 5 2 roll arc} def/LC {1 index stringwidth pop lt {pop ()} if} def
/SW {stringwidth pop} def
/ESTR {   dup 3 add string   /CurrentStr exch def   exch 0 2 index getinterval   0 1 3 index 1 sub {     dup     2 index exch get exch     CurrentStr exch 3 -1 roll put   } for   pop   dup 1 2 2 index add {     CurrentStr exch 46 put   } for   pop} def
/LC {   exch  dup dup /CurrentStr exch def   SW 2 index gt {     CurrentStr length     dup     {       2 div cvi       3 index       CurrentStr SW       sub       dup 0 lt {         1 index         4 -1 roll         exch sub         3 1 roll       }       {         dup 5 index gt {           1 index 4 -1 roll add 3 1 roll         }         {           exit         } ifelse       } ifelse       3 index 2 index ESTR       1 index 0 eq {         exit       } if       pop     } loop     pop pop pop pop pop     CurrentStr   }   {     CurrentStr   } ifelse} def
/XScale 1 def/MaxLabelWidth 0 def/LMargin 118 def/LEdge 1405 def/REdge 6244 def/LabelWidth 1368 def
/Helvetica findfont [66 0 0 -66 0 0] makefont setfont
/originOffset   currentfont   /FontBBox get 1 get   currentfont  /FontMatrix get 3 get   mul   currentfont   /FontType get   42 eq {     1000000 div   } {     neg   } ifelse def
(/tb_ram_1/clk) MLW
(/tb_ram_1/we_write) MLW
(/tb_ram_1/we_read) MLW
(/tb_ram_1/addr_w) MLW
(/tb_ram_1/addr_r) MLW
(/tb_ram_1/next_addr_r) MLW
(/tb_ram_1/next_addr_w) MLW
(/tb_ram_1/next_addr_w_2) MLW
(/tb_ram_1/din_w) MLW
(/tb_ram_1/din_r) MLW
(/tb_ram_1/dout_w) MLW
(/tb_ram_1/dout_r) MLW
(/tb_ram_1/counter) MLW
(/tb_ram_1/proc_output1) MLW
(/tb_ram_1/proc_output2) MLW
(/tb_ram_1/prev_dout) MLW
(/tb_ram_1/mod1/RAM/wr_addr) MLW
(/tb_ram_1/mod1/RAM/rd_addr) MLW
(/tb_ram_1/mod1/RAM/din) MLW
(/tb_ram_1/mod1/RAM/dout) MLW
% draw waveform shading
[] 0 SD
3 setlinewidth
0 setlinejoin
1 setlinecap
0 0 0 CL
1405 211 MT 1405 211 LS
1405 294 MT 1405 294 LS
1405 413 MT 1405 413 LS
1405 532 MT 1405 532 LS
1405 651 MT 1405 651 LS
1405 770 MT 1405 770 LS
1405 889 MT 1405 889 LS
1405 1008 MT 1405 1008 LS
1405 1127 MT 1405 1127 LS
1405 1246 MT 1405 1246 LS
1405 1365 MT 1405 1365 LS
1405 1484 MT 1405 1484 LS
1405 1603 MT 1405 1603 LS
1405 1722 MT 1405 1722 LS
1405 1841 MT 1405 1841 LS
1405 1960 MT 1405 1960 LS
1405 2079 MT 1405 2079 LS
1405 2198 MT 1405 2198 LS
1405 2317 MT 1405 2317 LS
1405 2436 MT 1405 2436 LS
% draw timeline
(0 ps) 9999 LC 1405 4846 WT TS RSS
2 setlinecap
1450 4738 MT 1450 4775 LS
1496 4738 MT 1496 4775 LS
1541 4738 MT 1541 4775 LS
1586 4738 MT 1586 4775 LS
1632 4738 MT 1632 4775 LS
1677 4738 MT 1677 4775 LS
1722 4738 MT 1722 4775 LS
1767 4738 MT 1767 4775 LS
1813 4738 MT 1813 4775 LS
1858 4711 MT 1858 4775 LS
1903 4738 MT 1903 4775 LS
1949 4738 MT 1949 4775 LS
1994 4738 MT 1994 4775 LS
2039 4738 MT 2039 4775 LS
2085 4738 MT 2085 4775 LS
2130 4738 MT 2130 4775 LS
2175 4738 MT 2175 4775 LS
2220 4738 MT 2220 4775 LS
2266 4738 MT 2266 4775 LS
2311 4711 MT 2311 4775 LS
(20 ps) 9999 LC 2311 4846 WT TS RSS
2356 4738 MT 2356 4775 LS
2402 4738 MT 2402 4775 LS
2447 4738 MT 2447 4775 LS
2492 4738 MT 2492 4775 LS
2538 4738 MT 2538 4775 LS
2583 4738 MT 2583 4775 LS
2628 4738 MT 2628 4775 LS
2673 4738 MT 2673 4775 LS
2719 4738 MT 2719 4775 LS
2764 4711 MT 2764 4775 LS
2809 4738 MT 2809 4775 LS
2855 4738 MT 2855 4775 LS
2900 4738 MT 2900 4775 LS
2945 4738 MT 2945 4775 LS
2991 4738 MT 2991 4775 LS
3036 4738 MT 3036 4775 LS
3081 4738 MT 3081 4775 LS
3126 4738 MT 3126 4775 LS
3172 4738 MT 3172 4775 LS
3217 4711 MT 3217 4775 LS
(40 ps) 9999 LC 3217 4846 WT TS RSS
3262 4738 MT 3262 4775 LS
3308 4738 MT 3308 4775 LS
3353 4738 MT 3353 4775 LS
3398 4738 MT 3398 4775 LS
3444 4738 MT 3444 4775 LS
3489 4738 MT 3489 4775 LS
3534 4738 MT 3534 4775 LS
3579 4738 MT 3579 4775 LS
3625 4738 MT 3625 4775 LS
3670 4711 MT 3670 4775 LS
3715 4738 MT 3715 4775 LS
3761 4738 MT 3761 4775 LS
3806 4738 MT 3806 4775 LS
3851 4738 MT 3851 4775 LS
3897 4738 MT 3897 4775 LS
3942 4738 MT 3942 4775 LS
3987 4738 MT 3987 4775 LS
4032 4738 MT 4032 4775 LS
4078 4738 MT 4078 4775 LS
4123 4711 MT 4123 4775 LS
(60 ps) 9999 LC 4123 4846 WT TS RSS
4168 4738 MT 4168 4775 LS
4214 4738 MT 4214 4775 LS
4259 4738 MT 4259 4775 LS
4304 4738 MT 4304 4775 LS
4350 4738 MT 4350 4775 LS
4395 4738 MT 4395 4775 LS
4440 4738 MT 4440 4775 LS
4485 4738 MT 4485 4775 LS
4531 4738 MT 4531 4775 LS
4576 4711 MT 4576 4775 LS
4621 4738 MT 4621 4775 LS
4667 4738 MT 4667 4775 LS
4712 4738 MT 4712 4775 LS
4757 4738 MT 4757 4775 LS
4803 4738 MT 4803 4775 LS
4848 4738 MT 4848 4775 LS
4893 4738 MT 4893 4775 LS
4938 4738 MT 4938 4775 LS
4984 4738 MT 4984 4775 LS
5029 4711 MT 5029 4775 LS
(80 ps) 9999 LC 5029 4846 WT TS RSS
5074 4738 MT 5074 4775 LS
5120 4738 MT 5120 4775 LS
5165 4738 MT 5165 4775 LS
5210 4738 MT 5210 4775 LS
5256 4738 MT 5256 4775 LS
5301 4738 MT 5301 4775 LS
5346 4738 MT 5346 4775 LS
5391 4738 MT 5391 4775 LS
5437 4738 MT 5437 4775 LS
5482 4711 MT 5482 4775 LS
5527 4738 MT 5527 4775 LS
5573 4738 MT 5573 4775 LS
5618 4738 MT 5618 4775 LS
5663 4738 MT 5663 4775 LS
5709 4738 MT 5709 4775 LS
5754 4738 MT 5754 4775 LS
5799 4738 MT 5799 4775 LS
5844 4738 MT 5844 4775 LS
5890 4738 MT 5890 4775 LS
5935 4711 MT 5935 4775 LS
(100 ps) 9999 LC 5935 4846 WT TS RSS
5980 4738 MT 5980 4775 LS
6026 4738 MT 6026 4775 LS
6071 4738 MT 6071 4775 LS
6116 4738 MT 6116 4775 LS
6162 4738 MT 6162 4775 LS
6207 4738 MT 6207 4775 LS
6252 4738 MT 6252 4775 LS
6297 4738 MT 6297 4775 LS
6343 4738 MT 6343 4775 LS
6388 4711 MT 6388 4775 LS
6433 4738 MT 6433 4775 LS
6479 4738 MT 6479 4775 LS
6524 4738 MT 6524 4775 LS
6569 4738 MT 6569 4775 LS
6615 4738 MT 6615 4775 LS
6660 4738 MT 6660 4775 LS
6705 4738 MT 6705 4775 LS
6750 4738 MT 6750 4775 LS
6796 4738 MT 6796 4775 LS
% draw grid
1858 118 MT 1858 4711 LS
2311 118 MT 2311 4711 LS
2764 118 MT 2764 4711 LS
3217 118 MT 3217 4711 LS
3670 118 MT 3670 4711 LS
4123 118 MT 4123 4711 LS
4576 118 MT 4576 4711 LS
5029 118 MT 5029 4711 LS
5482 118 MT 5482 4711 LS
5935 118 MT 5935 4711 LS
6388 118 MT 6388 4711 LS
% draw waveforms
(/tb_ram_1/clk) 9999 LC 1368 210 WT TSE RSS
1851 118 MT 1865 118 LS
2304 118 MT 2318 118 LS
2757 118 MT 2771 118 LS
3210 118 MT 3224 118 LS
3663 118 MT 3677 118 LS
4116 118 MT 4130 118 LS
4569 118 MT 4583 118 LS
5022 118 MT 5036 118 LS
5475 118 MT 5489 118 LS
5928 118 MT 5942 118 LS
6381 118 MT 6395 118 LS
1 setlinecap
1405 211 MT 1405 211 LS
(/tb_ram_1/we_write) 9999 LC 1368 329 WT TSE RSS
2 setlinecap
1851 237 MT 1865 237 LS
2304 237 MT 2318 237 LS
2757 237 MT 2771 237 LS
3210 237 MT 3224 237 LS
3663 237 MT 3677 237 LS
4116 237 MT 4130 237 LS
4569 237 MT 4583 237 LS
5022 237 MT 5036 237 LS
5475 237 MT 5489 237 LS
5928 237 MT 5942 237 LS
6381 237 MT 6395 237 LS
1 setlinecap
1405 294 MT 1405 294 LS
(/tb_ram_1/we_read) 9999 LC 1368 448 WT TSE RSS
2 setlinecap
1851 356 MT 1865 356 LS
2304 356 MT 2318 356 LS
2757 356 MT 2771 356 LS
3210 356 MT 3224 356 LS
3663 356 MT 3677 356 LS
4116 356 MT 4130 356 LS
4569 356 MT 4583 356 LS
5022 356 MT 5036 356 LS
5475 356 MT 5489 356 LS
5928 356 MT 5942 356 LS
6381 356 MT 6395 356 LS
1 setlinecap
1405 413 MT 1405 413 LS
(/tb_ram_1/addr_w) 9999 LC 1368 567 WT TSE RSS
2 setlinecap
1851 475 MT 1865 475 LS
2304 475 MT 2318 475 LS
2757 475 MT 2771 475 LS
3210 475 MT 3224 475 LS
3663 475 MT 3677 475 LS
4116 475 MT 4130 475 LS
4569 475 MT 4583 475 LS
5022 475 MT 5036 475 LS
5475 475 MT 5489 475 LS
5928 475 MT 5942 475 LS
6381 475 MT 6395 475 LS
1 setlinecap
1405 532 MT 1405 532 LS
(/tb_ram_1/addr_r) 9999 LC 1368 686 WT TSE RSS
2 setlinecap
1851 594 MT 1865 594 LS
2304 594 MT 2318 594 LS
2757 594 MT 2771 594 LS
3210 594 MT 3224 594 LS
3663 594 MT 3677 594 LS
4116 594 MT 4130 594 LS
4569 594 MT 4583 594 LS
5022 594 MT 5036 594 LS
5475 594 MT 5489 594 LS
5928 594 MT 5942 594 LS
6381 594 MT 6395 594 LS
1 setlinecap
1405 651 MT 1405 651 LS
(/tb_ram_1/next_addr_r) 9999 LC 1368 805 WT TSE RSS
2 setlinecap
1851 713 MT 1865 713 LS
2304 713 MT 2318 713 LS
2757 713 MT 2771 713 LS
3210 713 MT 3224 713 LS
3663 713 MT 3677 713 LS
4116 713 MT 4130 713 LS
4569 713 MT 4583 713 LS
5022 713 MT 5036 713 LS
5475 713 MT 5489 713 LS
5928 713 MT 5942 713 LS
6381 713 MT 6395 713 LS
1 setlinecap
1405 770 MT 1405 770 LS
(/tb_ram_1/next_addr_w) 9999 LC 1368 924 WT TSE RSS
2 setlinecap
1851 832 MT 1865 832 LS
2304 832 MT 2318 832 LS
2757 832 MT 2771 832 LS
3210 832 MT 3224 832 LS
3663 832 MT 3677 832 LS
4116 832 MT 4130 832 LS
4569 832 MT 4583 832 LS
5022 832 MT 5036 832 LS
5475 832 MT 5489 832 LS
5928 832 MT 5942 832 LS
6381 832 MT 6395 832 LS
1 setlinecap
1405 889 MT 1405 889 LS
(/tb_ram_1/next_addr_w_2) 9999 LC 1368 1043 WT TSE RSS
2 setlinecap
1851 951 MT 1865 951 LS
2304 951 MT 2318 951 LS
2757 951 MT 2771 951 LS
3210 951 MT 3224 951 LS
3663 951 MT 3677 951 LS
4116 951 MT 4130 951 LS
4569 951 MT 4583 951 LS
5022 951 MT 5036 951 LS
5475 951 MT 5489 951 LS
5928 951 MT 5942 951 LS
6381 951 MT 6395 951 LS
1 setlinecap
1405 1008 MT 1405 1008 LS
(/tb_ram_1/din_w) 9999 LC 1368 1162 WT TSE RSS
2 setlinecap
1851 1070 MT 1865 1070 LS
2304 1070 MT 2318 1070 LS
2757 1070 MT 2771 1070 LS
3210 1070 MT 3224 1070 LS
3663 1070 MT 3677 1070 LS
4116 1070 MT 4130 1070 LS
4569 1070 MT 4583 1070 LS
5022 1070 MT 5036 1070 LS
5475 1070 MT 5489 1070 LS
5928 1070 MT 5942 1070 LS
6381 1070 MT 6395 1070 LS
1 setlinecap
1405 1127 MT 1405 1127 LS
(/tb_ram_1/din_r) 9999 LC 1368 1281 WT TSE RSS
2 setlinecap
1851 1189 MT 1865 1189 LS
2304 1189 MT 2318 1189 LS
2757 1189 MT 2771 1189 LS
3210 1189 MT 3224 1189 LS
3663 1189 MT 3677 1189 LS
4116 1189 MT 4130 1189 LS
4569 1189 MT 4583 1189 LS
5022 1189 MT 5036 1189 LS
5475 1189 MT 5489 1189 LS
5928 1189 MT 5942 1189 LS
6381 1189 MT 6395 1189 LS
1 setlinecap
1405 1246 MT 1405 1246 LS
(/tb_ram_1/dout_w) 9999 LC 1368 1400 WT TSE RSS
2 setlinecap
1851 1308 MT 1865 1308 LS
2304 1308 MT 2318 1308 LS
2757 1308 MT 2771 1308 LS
3210 1308 MT 3224 1308 LS
3663 1308 MT 3677 1308 LS
4116 1308 MT 4130 1308 LS
4569 1308 MT 4583 1308 LS
5022 1308 MT 5036 1308 LS
5475 1308 MT 5489 1308 LS
5928 1308 MT 5942 1308 LS
6381 1308 MT 6395 1308 LS
1 setlinecap
1405 1365 MT 1405 1365 LS
(/tb_ram_1/dout_r) 9999 LC 1368 1519 WT TSE RSS
2 setlinecap
1851 1427 MT 1865 1427 LS
2304 1427 MT 2318 1427 LS
2757 1427 MT 2771 1427 LS
3210 1427 MT 3224 1427 LS
3663 1427 MT 3677 1427 LS
4116 1427 MT 4130 1427 LS
4569 1427 MT 4583 1427 LS
5022 1427 MT 5036 1427 LS
5475 1427 MT 5489 1427 LS
5928 1427 MT 5942 1427 LS
6381 1427 MT 6395 1427 LS
1 setlinecap
1405 1484 MT 1405 1484 LS
(/tb_ram_1/counter) 9999 LC 1368 1638 WT TSE RSS
2 setlinecap
1851 1546 MT 1865 1546 LS
2304 1546 MT 2318 1546 LS
2757 1546 MT 2771 1546 LS
3210 1546 MT 3224 1546 LS
3663 1546 MT 3677 1546 LS
4116 1546 MT 4130 1546 LS
4569 1546 MT 4583 1546 LS
5022 1546 MT 5036 1546 LS
5475 1546 MT 5489 1546 LS
5928 1546 MT 5942 1546 LS
6381 1546 MT 6395 1546 LS
1 setlinecap
1405 1603 MT 1405 1603 LS
(/tb_ram_1/proc_output1) 9999 LC 1368 1757 WT TSE RSS
2 setlinecap
1851 1665 MT 1865 1665 LS
2304 1665 MT 2318 1665 LS
2757 1665 MT 2771 1665 LS
3210 1665 MT 3224 1665 LS
3663 1665 MT 3677 1665 LS
4116 1665 MT 4130 1665 LS
4569 1665 MT 4583 1665 LS
5022 1665 MT 5036 1665 LS
5475 1665 MT 5489 1665 LS
5928 1665 MT 5942 1665 LS
6381 1665 MT 6395 1665 LS
1 setlinecap
1405 1722 MT 1405 1722 LS
(/tb_ram_1/proc_output2) 9999 LC 1368 1876 WT TSE RSS
2 setlinecap
1851 1784 MT 1865 1784 LS
2304 1784 MT 2318 1784 LS
2757 1784 MT 2771 1784 LS
3210 1784 MT 3224 1784 LS
3663 1784 MT 3677 1784 LS
4116 1784 MT 4130 1784 LS
4569 1784 MT 4583 1784 LS
5022 1784 MT 5036 1784 LS
5475 1784 MT 5489 1784 LS
5928 1784 MT 5942 1784 LS
6381 1784 MT 6395 1784 LS
1 setlinecap
1405 1841 MT 1405 1841 LS
(/tb_ram_1/prev_dout) 9999 LC 1368 1995 WT TSE RSS
2 setlinecap
1851 1903 MT 1865 1903 LS
2304 1903 MT 2318 1903 LS
2757 1903 MT 2771 1903 LS
3210 1903 MT 3224 1903 LS
3663 1903 MT 3677 1903 LS
4116 1903 MT 4130 1903 LS
4569 1903 MT 4583 1903 LS
5022 1903 MT 5036 1903 LS
5475 1903 MT 5489 1903 LS
5928 1903 MT 5942 1903 LS
6381 1903 MT 6395 1903 LS
1 setlinecap
1405 1960 MT 1405 1960 LS
(/tb_ram_1/mod1/RAM/wr_addr) 9999 LC 1368 2114 WT TSE RSS
2 setlinecap
1851 2022 MT 1865 2022 LS
2304 2022 MT 2318 2022 LS
2757 2022 MT 2771 2022 LS
3210 2022 MT 3224 2022 LS
3663 2022 MT 3677 2022 LS
4116 2022 MT 4130 2022 LS
4569 2022 MT 4583 2022 LS
5022 2022 MT 5036 2022 LS
5475 2022 MT 5489 2022 LS
5928 2022 MT 5942 2022 LS
6381 2022 MT 6395 2022 LS
1 setlinecap
1405 2079 MT 1405 2079 LS
(/tb_ram_1/mod1/RAM/rd_addr) 9999 LC 1368 2233 WT TSE RSS
2 setlinecap
1851 2141 MT 1865 2141 LS
2304 2141 MT 2318 2141 LS
2757 2141 MT 2771 2141 LS
3210 2141 MT 3224 2141 LS
3663 2141 MT 3677 2141 LS
4116 2141 MT 4130 2141 LS
4569 2141 MT 4583 2141 LS
5022 2141 MT 5036 2141 LS
5475 2141 MT 5489 2141 LS
5928 2141 MT 5942 2141 LS
6381 2141 MT 6395 2141 LS
1 setlinecap
1405 2198 MT 1405 2198 LS
(/tb_ram_1/mod1/RAM/din) 9999 LC 1368 2352 WT TSE RSS
2 setlinecap
1851 2260 MT 1865 2260 LS
2304 2260 MT 2318 2260 LS
2757 2260 MT 2771 2260 LS
3210 2260 MT 3224 2260 LS
3663 2260 MT 3677 2260 LS
4116 2260 MT 4130 2260 LS
4569 2260 MT 4583 2260 LS
5022 2260 MT 5036 2260 LS
5475 2260 MT 5489 2260 LS
5928 2260 MT 5942 2260 LS
6381 2260 MT 6395 2260 LS
1 setlinecap
1405 2317 MT 1405 2317 LS
(/tb_ram_1/mod1/RAM/dout) 9999 LC 1368 2471 WT TSE RSS
2 setlinecap
1851 2379 MT 1865 2379 LS
2304 2379 MT 2318 2379 LS
2757 2379 MT 2771 2379 LS
3210 2379 MT 3224 2379 LS
3663 2379 MT 3677 2379 LS
4116 2379 MT 4130 2379 LS
4569 2379 MT 4583 2379 LS
5022 2379 MT 5036 2379 LS
5475 2379 MT 5489 2379 LS
5928 2379 MT 5942 2379 LS
6381 2379 MT 6395 2379 LS
1 setlinecap
1405 2436 MT 1405 2436 LS
% draw footer
(Entity:tb_ram_1  Architecture:  Date: Mon Jul 28 12:27:52 BST 2025   Row: 1 Page: 1) 9999 LC 118 4980 WT TSW RSS
grestore
showpage
%%EOF
