Timing Analyzer report for Box_Muller
Sun May 22 21:26:20 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'gclk'
 13. Slow 1200mV 85C Model Hold: 'gclk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'gclk'
 22. Slow 1200mV 0C Model Hold: 'gclk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'gclk'
 30. Fast 1200mV 0C Model Hold: 'gclk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Box_Muller                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.39        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.2%      ;
;     Processor 3            ;  13.1%      ;
;     Processor 4            ;  12.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; gclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 76.89 MHz ; 76.89 MHz       ; gclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; gclk  ; -12.006 ; -946.212          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; gclk  ; 0.451 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; gclk  ; -3.000 ; -589.934                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gclk'                                                                                                                                                                                                       ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.006 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.192      ; 13.256     ;
; -11.817 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.587      ; 13.462     ;
; -11.813 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.562      ; 13.433     ;
; -11.790 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.562      ; 13.410     ;
; -11.723 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.562      ; 13.343     ;
; -11.711 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.192      ; 12.961     ;
; -11.655 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.562      ; 13.275     ;
; -11.641 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 13.284     ;
; -11.633 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.562      ; 13.253     ;
; -11.632 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.562      ; 13.252     ;
; -11.593 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 13.236     ;
; -11.555 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 13.198     ;
; -11.542 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.192      ; 12.792     ;
; -11.541 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.562      ; 13.161     ;
; -11.519 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 13.162     ;
; -11.474 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.562      ; 13.094     ;
; -11.474 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 13.117     ;
; -11.465 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.587      ; 13.110     ;
; -11.464 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 12.576     ;
; -11.378 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.192      ; 12.628     ;
; -11.318 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.192      ; 12.568     ;
; -11.310 ; f_block:f1|U_tilde[0]           ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.256      ; 12.624     ;
; -11.290 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.474      ; 12.782     ;
; -11.267 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.734     ;
; -11.244 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.711     ;
; -11.196 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.663     ;
; -11.150 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 12.262     ;
; -11.114 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.604     ;
; -11.109 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.576     ;
; -11.098 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 12.210     ;
; -11.087 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.554     ;
; -11.077 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 12.720     ;
; -11.066 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.556     ;
; -11.009 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.499     ;
; -10.996 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 12.108     ;
; -10.992 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.482     ;
; -10.941 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.431     ;
; -10.928 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.395     ;
; -10.926 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.474      ; 12.418     ;
; -10.924 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.474      ; 12.416     ;
; -10.920 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.387     ;
; -10.897 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.364     ;
; -10.879 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.346     ;
; -10.836 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.948     ;
; -10.830 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.297     ;
; -10.821 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 12.464     ;
; -10.820 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 12.463     ;
; -10.803 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.915     ;
; -10.803 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 12.446     ;
; -10.788 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.255     ;
; -10.776 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.888     ;
; -10.768 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.158      ; 11.944     ;
; -10.762 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.229     ;
; -10.748 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.238     ;
; -10.740 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.207     ;
; -10.739 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.206     ;
; -10.700 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.190     ;
; -10.668 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.780     ;
; -10.662 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.152     ;
; -10.648 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.115     ;
; -10.634 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.746     ;
; -10.626 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.116     ;
; -10.600 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.540      ; 12.198     ;
; -10.581 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 12.048     ;
; -10.581 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.071     ;
; -10.572 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.474      ; 12.064     ;
; -10.550 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 12.040     ;
; -10.494 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.474      ; 11.986     ;
; -10.490 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 11.957     ;
; -10.478 ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.587      ; 12.123     ;
; -10.470 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.582     ;
; -10.467 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 11.934     ;
; -10.410 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.522     ;
; -10.402 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.158      ; 11.578     ;
; -10.400 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 11.867     ;
; -10.373 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.485     ;
; -10.332 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 11.799     ;
; -10.318 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 11.808     ;
; -10.310 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 11.777     ;
; -10.304 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 11.771     ;
; -10.293 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 11.783     ;
; -10.279 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 11.769     ;
; -10.276 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 11.766     ;
; -10.270 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 11.760     ;
; -10.232 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 11.722     ;
; -10.213 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 11.680     ;
; -10.204 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.316     ;
; -10.196 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 11.686     ;
; -10.184 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 11.674     ;
; -10.162 ; LFSR_33:LF33|shift_register[1]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.587      ; 11.807     ;
; -10.151 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.449      ; 11.618     ;
; -10.151 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.472      ; 11.641     ;
; -10.137 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.474      ; 11.629     ;
; -10.114 ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.585      ; 11.757     ;
; -10.073 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.427      ; 11.518     ;
; -10.063 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.175     ;
; -10.040 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.152     ;
; -9.995  ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.587      ; 11.640     ;
; -9.980  ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.094      ; 11.092     ;
; -9.972  ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.158      ; 11.148     ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gclk'                                                                                                                                                                                                    ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.451 ; LFSR_33:LF33|shift_register[32] ; LFSR_33:LF33|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.686      ;
; 0.459 ; sincos:sc|n                     ; sincos:sc|na                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.695      ;
; 0.461 ; sincos:sc|mb                    ; sincos:sc|mc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.696      ;
; 0.461 ; sincos:sc|ma                    ; sincos:sc|mb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.696      ;
; 0.461 ; sincos:sc|na                    ; sincos:sc|nb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.697      ;
; 0.473 ; sincos:sc|dsc[4]                ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.709      ;
; 0.587 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.798      ; 1.607      ;
; 0.591 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.799      ; 1.612      ;
; 0.609 ; sincos:sc|dSinpLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.752      ; 1.583      ;
; 0.631 ; LFSR_16:LF16|shift_register[5]  ; sincos:sc|dsc[1]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.867      ;
; 0.632 ; LFSR_16:LF16|shift_register[4]  ; sincos:sc|dsc[0]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.868      ;
; 0.639 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[8]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.875      ;
; 0.654 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[7]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.890      ;
; 0.658 ; sincos:sc|dsc[0]                ; sincos:sc|dsc[5]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.894      ;
; 0.661 ; LFSR_33:LF33|shift_register[9]  ; LFSR_33:LF33|shift_register[14]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.048      ; 0.895      ;
; 0.661 ; LFSR_33:LF33|shift_register[11] ; LFSR_33:LF33|shift_register[16]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.048      ; 0.895      ;
; 0.673 ; LFSR_33:LF33|shift_register[15] ; LFSR_33:LF33|shift_register[20]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.048      ; 0.907      ;
; 0.694 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.500      ; 1.416      ;
; 0.700 ; LFSR_33:LF33|shift_register[30] ; LFSR_33:LF33|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.928      ;
; 0.710 ; sincos:sc|dsc[5]                ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.946      ;
; 0.755 ; LFSR_33:LF33|shift_register[12] ; LFSR_33:LF33|shift_register[17]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.476      ; 1.417      ;
; 0.788 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.774      ; 1.784      ;
; 0.797 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.749      ; 1.768      ;
; 0.797 ; LFSR_16:LF16|shift_register[7]  ; sincos:sc|dsc[3]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.033      ;
; 0.799 ; sincos:sc|dsc[2]                ; sincos:sc|dsc[7]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.035      ;
; 0.809 ; sincos:sc|dSinpLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.184      ;
; 0.836 ; LFSR_33:LF33|shift_register[8]  ; LFSR_33:LF33|shift_register[13]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.433      ; 1.455      ;
; 0.837 ; sincos:sc|dsc[9]                ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.049      ; 1.072      ;
; 0.846 ; sincos:sc|dsc[1]                ; sincos:sc|dsc[6]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.295      ; 1.327      ;
; 0.850 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.753      ; 1.825      ;
; 0.858 ; sincos:sc|dsc[2]                ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.295      ; 1.339      ;
; 0.872 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.728      ; 1.822      ;
; 0.886 ; LFSR_33:LF33|shift_register[29] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.114      ;
; 0.920 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.727      ; 1.869      ;
; 0.922 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.525      ; 1.669      ;
; 0.926 ; sincos:sc|dsc[6]                ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.162      ;
; 0.939 ; sincos:sc|dSinpLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.308      ; 1.469      ;
; 0.948 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.309      ; 1.479      ;
; 0.948 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.773      ; 1.943      ;
; 0.952 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.752      ; 1.926      ;
; 0.953 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.774      ; 1.949      ;
; 0.956 ; LFSR_16:LF16|shift_register[8]  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.192      ;
; 0.965 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.500      ; 1.687      ;
; 0.970 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.309      ; 1.501      ;
; 0.974 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.525      ; 1.721      ;
; 0.979 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.295      ; 1.460      ;
; 0.981 ; sincos:sc|m                     ; sincos:sc|dCospLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.217      ;
; 0.987 ; LFSR_33:LF33|shift_register[16] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.064      ; 1.237      ;
; 0.990 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.308      ; 1.520      ;
; 0.991 ; LFSR_33:LF33|shift_register[4]  ; LFSR_33:LF33|shift_register[9]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.479      ; 1.656      ;
; 0.992 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.309      ; 1.523      ;
; 0.998 ; LFSR_16:LF16|shift_register[8]  ; sincos:sc|dsc[4]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.234      ;
; 1.000 ; sincos:sc|dsc[5]                ; sincos:sc|dCospLUT[5]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.236      ;
; 1.001 ; LFSR_16:LF16|shift_register[6]  ; sincos:sc|dsc[2]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.237      ;
; 1.006 ; sincos:sc|nb                    ; sincos:sc|nc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.416      ; 1.608      ;
; 1.020 ; sincos:sc|dsc[3]                ; sincos:sc|dsc[8]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.256      ;
; 1.033 ; LFSR_33:LF33|shift_register[26] ; LFSR_33:LF33|shift_register[31]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.092      ; 1.311      ;
; 1.041 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.050      ; 1.277      ;
; 1.059 ; LFSR_33:LF33|shift_register[21] ; LFSR_33:LF33|shift_register[26]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.064      ; 1.309      ;
; 1.060 ; LFSR_33:LF33|shift_register[24] ; LFSR_33:LF33|shift_register[29]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.048      ; 1.294      ;
; 1.064 ; sincos:sc|dCospLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.439      ; 1.725      ;
; 1.067 ; sincos:sc|dCospLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.439      ; 1.728      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[2]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[3]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[4]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[5]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[8]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[9]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[10]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[11]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[12]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[13]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[14]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[0]             ; U2[15]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[1]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[2]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[3]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[4]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[5]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[6]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[7]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[8]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[9]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[10]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[11]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[12]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[13]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[14]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[15]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[1]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[2]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[3]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[4]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[5]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[6]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
; 1.074 ; sincos:sc|cosOut[7]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.153      ; 1.026      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 82.75 MHz ; 82.75 MHz       ; gclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; gclk  ; -11.085 ; -839.314         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.408 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -586.722                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                        ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.085 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.159      ; 12.294     ;
; -10.926 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.514      ; 12.490     ;
; -10.844 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.492      ; 12.386     ;
; -10.840 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.492      ; 12.382     ;
; -10.832 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.492      ; 12.374     ;
; -10.772 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.159      ; 11.981     ;
; -10.727 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.492      ; 12.269     ;
; -10.712 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.492      ; 12.254     ;
; -10.706 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 12.268     ;
; -10.701 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 12.263     ;
; -10.694 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.492      ; 12.236     ;
; -10.642 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.159      ; 11.851     ;
; -10.616 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.492      ; 12.158     ;
; -10.602 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 12.164     ;
; -10.594 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 12.156     ;
; -10.592 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 12.154     ;
; -10.589 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.514      ; 12.153     ;
; -10.571 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.492      ; 12.113     ;
; -10.444 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.159      ; 11.653     ;
; -10.397 ; f_block:f1|U_tilde[0]           ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.218      ; 11.665     ;
; -10.381 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.159      ; 11.590     ;
; -10.371 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 11.493     ;
; -10.233 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 11.795     ;
; -10.225 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.445      ; 11.689     ;
; -10.143 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.585     ;
; -10.139 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.581     ;
; -10.131 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.573     ;
; -10.131 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 11.253     ;
; -10.058 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 11.180     ;
; -10.026 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.468     ;
; -10.011 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.453     ;
; -10.005 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.467     ;
; -10.000 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.462     ;
; -9.985  ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.445      ; 11.449     ;
; -9.968  ; LFSR_33:LF33|shift_register[11] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 11.530     ;
; -9.932  ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 11.494     ;
; -9.928  ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 11.050     ;
; -9.920  ; LFSR_33:LF33|shift_register[12] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 11.482     ;
; -9.903  ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.345     ;
; -9.901  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.363     ;
; -9.899  ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.341     ;
; -9.893  ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.355     ;
; -9.891  ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.333     ;
; -9.891  ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.353     ;
; -9.888  ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.445      ; 11.352     ;
; -9.870  ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.312     ;
; -9.818  ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.940     ;
; -9.792  ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.234     ;
; -9.786  ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.228     ;
; -9.771  ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.213     ;
; -9.765  ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.227     ;
; -9.760  ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.222     ;
; -9.753  ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.195     ;
; -9.745  ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.867     ;
; -9.737  ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.468      ; 11.255     ;
; -9.730  ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.852     ;
; -9.714  ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.156     ;
; -9.688  ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.810     ;
; -9.683  ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.162      ; 10.864     ;
; -9.675  ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.117     ;
; -9.667  ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.789     ;
; -9.661  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.123     ;
; -9.653  ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.115     ;
; -9.651  ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 11.113     ;
; -9.648  ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.445      ; 11.112     ;
; -9.630  ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 11.072     ;
; -9.622  ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.514      ; 11.186     ;
; -9.599  ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.445      ; 11.063     ;
; -9.532  ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.994     ;
; -9.517  ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 10.959     ;
; -9.513  ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 10.955     ;
; -9.505  ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 10.947     ;
; -9.490  ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.612     ;
; -9.443  ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.162      ; 10.624     ;
; -9.432  ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.554     ;
; -9.427  ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.549     ;
; -9.400  ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 10.842     ;
; -9.385  ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 10.827     ;
; -9.379  ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.841     ;
; -9.374  ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.836     ;
; -9.362  ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 10.804     ;
; -9.351  ; LFSR_33:LF33|shift_register[1]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.514      ; 10.915     ;
; -9.302  ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.424     ;
; -9.292  ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.754     ;
; -9.284  ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 10.726     ;
; -9.275  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.737     ;
; -9.267  ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.729     ;
; -9.267  ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.729     ;
; -9.266  ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.512      ; 10.828     ;
; -9.265  ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.727     ;
; -9.262  ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.445      ; 10.726     ;
; -9.244  ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.423      ; 10.686     ;
; -9.231  ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.693     ;
; -9.220  ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.342     ;
; -9.219  ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.443      ; 10.681     ;
; -9.139  ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.514      ; 10.703     ;
; -9.104  ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.226     ;
; -9.074  ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.445      ; 10.538     ;
; -9.057  ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.162      ; 10.238     ;
; -9.041  ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.103      ; 10.163     ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                     ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; LFSR_33:LF33|shift_register[32] ; LFSR_33:LF33|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.623      ;
; 0.423 ; sincos:sc|mb                    ; sincos:sc|mc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.045      ; 0.639      ;
; 0.423 ; sincos:sc|ma                    ; sincos:sc|mb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.045      ; 0.639      ;
; 0.424 ; sincos:sc|n                     ; sincos:sc|na                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.639      ;
; 0.426 ; sincos:sc|na                    ; sincos:sc|nb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.641      ;
; 0.428 ; sincos:sc|dsc[4]                ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.643      ;
; 0.575 ; LFSR_16:LF16|shift_register[5]  ; sincos:sc|dsc[1]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.046      ; 0.792      ;
; 0.575 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.708      ; 1.484      ;
; 0.577 ; LFSR_16:LF16|shift_register[4]  ; sincos:sc|dsc[0]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.792      ;
; 0.581 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.708      ; 1.490      ;
; 0.585 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[8]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.800      ;
; 0.596 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[7]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.046      ; 0.813      ;
; 0.602 ; LFSR_33:LF33|shift_register[9]  ; LFSR_33:LF33|shift_register[14]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.817      ;
; 0.602 ; sincos:sc|dsc[0]                ; sincos:sc|dsc[5]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.817      ;
; 0.603 ; LFSR_33:LF33|shift_register[11] ; LFSR_33:LF33|shift_register[16]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.817      ;
; 0.603 ; sincos:sc|dSinpLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.663      ; 1.467      ;
; 0.615 ; LFSR_33:LF33|shift_register[15] ; LFSR_33:LF33|shift_register[20]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.829      ;
; 0.644 ; LFSR_33:LF33|shift_register[30] ; LFSR_33:LF33|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.039      ; 0.854      ;
; 0.648 ; sincos:sc|dsc[5]                ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.863      ;
; 0.656 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.433      ; 1.290      ;
; 0.711 ; LFSR_33:LF33|shift_register[12] ; LFSR_33:LF33|shift_register[17]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.430      ; 1.312      ;
; 0.736 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.686      ; 1.623      ;
; 0.738 ; LFSR_16:LF16|shift_register[7]  ; sincos:sc|dsc[3]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.046      ; 0.955      ;
; 0.740 ; sincos:sc|dsc[2]                ; sincos:sc|dsc[7]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.046      ; 0.957      ;
; 0.743 ; sincos:sc|dsc[9]                ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.045      ; 0.959      ;
; 0.746 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.660      ; 1.607      ;
; 0.747 ; LFSR_33:LF33|shift_register[8]  ; LFSR_33:LF33|shift_register[13]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.387      ; 1.305      ;
; 0.771 ; sincos:sc|dsc[1]                ; sincos:sc|dsc[6]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.285      ; 1.227      ;
; 0.778 ; sincos:sc|dSinpLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.108      ; 1.087      ;
; 0.782 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.663      ; 1.646      ;
; 0.783 ; sincos:sc|dsc[2]                ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.285      ; 1.239      ;
; 0.805 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.637      ; 1.643      ;
; 0.817 ; LFSR_33:LF33|shift_register[29] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.039      ; 1.027      ;
; 0.819 ; sincos:sc|dsc[6]                ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 1.034      ;
; 0.846 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.459      ; 1.506      ;
; 0.866 ; LFSR_16:LF16|shift_register[8]  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 1.081      ;
; 0.866 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.637      ; 1.704      ;
; 0.880 ; sincos:sc|dSinpLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.243      ; 1.324      ;
; 0.883 ; sincos:sc|nb                    ; sincos:sc|nc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.380      ; 1.434      ;
; 0.885 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.285      ; 1.341      ;
; 0.887 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.433      ; 1.521      ;
; 0.895 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.459      ; 1.555      ;
; 0.895 ; sincos:sc|m                     ; sincos:sc|dCospLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.044      ; 1.110      ;
; 0.896 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.663      ; 1.760      ;
; 0.901 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.243      ; 1.345      ;
; 0.902 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.682      ; 1.785      ;
; 0.905 ; sincos:sc|dsc[5]                ; sincos:sc|dCospLUT[5]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.044      ; 1.120      ;
; 0.909 ; LFSR_33:LF33|shift_register[16] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.059      ; 1.139      ;
; 0.909 ; LFSR_16:LF16|shift_register[8]  ; sincos:sc|dsc[4]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.044      ; 1.124      ;
; 0.912 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.682      ; 1.795      ;
; 0.916 ; LFSR_33:LF33|shift_register[4]  ; LFSR_33:LF33|shift_register[9]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.432      ; 1.519      ;
; 0.918 ; LFSR_16:LF16|shift_register[6]  ; sincos:sc|dsc[2]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.046      ; 1.135      ;
; 0.925 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.243      ; 1.369      ;
; 0.936 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.243      ; 1.380      ;
; 0.937 ; sincos:sc|dsc[3]                ; sincos:sc|dsc[8]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.046      ; 1.154      ;
; 0.938 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.243      ; 1.382      ;
; 0.953 ; LFSR_33:LF33|shift_register[26] ; LFSR_33:LF33|shift_register[31]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.083      ; 1.207      ;
; 0.955 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.044      ; 1.170      ;
; 0.981 ; LFSR_33:LF33|shift_register[21] ; LFSR_33:LF33|shift_register[26]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.059      ; 1.211      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[2]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[3]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[4]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[5]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[8]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[9]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[10]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[11]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[12]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[13]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[14]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[0]             ; U2[15]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[1]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[2]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[3]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[4]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[5]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[6]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[7]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[8]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[9]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[10]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[11]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[12]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[13]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[14]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[15]            ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[1]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[2]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[3]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[4]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[5]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[6]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[7]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[8]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[9]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
; 0.982 ; sincos:sc|cosOut[10]            ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.937      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; gclk  ; -5.346 ; -314.175          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.205 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -313.073                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                       ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.346 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.112      ; 6.487      ;
; -5.265 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.296      ; 6.590      ;
; -5.255 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.287      ; 6.571      ;
; -5.242 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.287      ; 6.558      ;
; -5.226 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.287      ; 6.542      ;
; -5.207 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.112      ; 6.348      ;
; -5.179 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.287      ; 6.495      ;
; -5.166 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.287      ; 6.482      ;
; -5.156 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.294      ; 6.479      ;
; -5.147 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.287      ; 6.463      ;
; -5.131 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.112      ; 6.272      ;
; -5.124 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.294      ; 6.447      ;
; -5.104 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.294      ; 6.427      ;
; -5.090 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.287      ; 6.406      ;
; -5.089 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.287      ; 6.405      ;
; -5.076 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.296      ; 6.401      ;
; -5.066 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 6.130      ;
; -5.057 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.294      ; 6.380      ;
; -4.994 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.232      ; 6.233      ;
; -4.984 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 6.214      ;
; -4.975 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.294      ; 6.298      ;
; -4.971 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 6.201      ;
; -4.955 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 6.185      ;
; -4.927 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.991      ;
; -4.908 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 6.138      ;
; -4.902 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.112      ; 6.043      ;
; -4.895 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 6.125      ;
; -4.890 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.294      ; 6.213      ;
; -4.885 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 6.122      ;
; -4.877 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.112      ; 6.018      ;
; -4.874 ; f_block:f1|U_tilde[0]           ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.136      ; 6.039      ;
; -4.874 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.938      ;
; -4.853 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 6.090      ;
; -4.851 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.915      ;
; -4.833 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 6.070      ;
; -4.819 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 6.049      ;
; -4.805 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.232      ; 6.044      ;
; -4.802 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.232      ; 6.041      ;
; -4.792 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 6.022      ;
; -4.786 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.850      ;
; -4.786 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 6.023      ;
; -4.779 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 6.009      ;
; -4.768 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.294      ; 6.091      ;
; -4.763 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.993      ;
; -4.757 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.987      ;
; -4.736 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.966      ;
; -4.735 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.799      ;
; -4.716 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.946      ;
; -4.714 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.232      ; 5.953      ;
; -4.704 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.934      ;
; -4.704 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.941      ;
; -4.703 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.933      ;
; -4.693 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.930      ;
; -4.691 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.921      ;
; -4.675 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.905      ;
; -4.661 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.898      ;
; -4.659 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.723      ;
; -4.652 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.294      ; 5.975      ;
; -4.647 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.711      ;
; -4.641 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.878      ;
; -4.631 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.861      ;
; -4.628 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.858      ;
; -4.627 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.857      ;
; -4.623 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.294      ; 5.946      ;
; -4.622 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.686      ;
; -4.619 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.856      ;
; -4.615 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.845      ;
; -4.613 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.232      ; 5.852      ;
; -4.605 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.842      ;
; -4.597 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.661      ;
; -4.594 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.081      ; 5.682      ;
; -4.594 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.831      ;
; -4.573 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.803      ;
; -4.573 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.810      ;
; -4.571 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.635      ;
; -4.553 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.790      ;
; -4.542 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.772      ;
; -4.539 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.769      ;
; -4.525 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.232      ; 5.764      ;
; -4.512 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.749      ;
; -4.506 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.743      ;
; -4.505 ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.296      ; 5.830      ;
; -4.502 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.566      ;
; -4.502 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.283      ; 5.814      ;
; -4.497 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.734      ;
; -4.484 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.714      ;
; -4.430 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.494      ;
; -4.430 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.232      ; 5.669      ;
; -4.427 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.664      ;
; -4.424 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.661      ;
; -4.420 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.650      ;
; -4.407 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.637      ;
; -4.405 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.469      ;
; -4.402 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.081      ; 5.490      ;
; -4.391 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.621      ;
; -4.381 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.618      ;
; -4.363 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.427      ;
; -4.352 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.230      ; 5.589      ;
; -4.344 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.223      ; 5.574      ;
; -4.342 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.057      ; 5.406      ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                     ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.205 ; sincos:sc|mb                    ; sincos:sc|mc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; sincos:sc|ma                    ; sincos:sc|mb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.314      ;
; 0.206 ; sincos:sc|n                     ; sincos:sc|na                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.314      ;
; 0.208 ; LFSR_33:LF33|shift_register[32] ; LFSR_33:LF33|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.022      ; 0.314      ;
; 0.208 ; sincos:sc|na                    ; sincos:sc|nb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.316      ;
; 0.218 ; sincos:sc|dsc[4]                ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.326      ;
; 0.233 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.427      ; 0.764      ;
; 0.234 ; sincos:sc|dSinpLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.416      ; 0.754      ;
; 0.235 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.429      ; 0.768      ;
; 0.269 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.289      ; 0.662      ;
; 0.278 ; LFSR_16:LF16|shift_register[5]  ; sincos:sc|dsc[1]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.026      ; 0.388      ;
; 0.280 ; LFSR_16:LF16|shift_register[4]  ; sincos:sc|dsc[0]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.388      ;
; 0.286 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[8]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.394      ;
; 0.291 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[7]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.026      ; 0.401      ;
; 0.295 ; LFSR_33:LF33|shift_register[9]  ; LFSR_33:LF33|shift_register[14]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.403      ;
; 0.295 ; LFSR_33:LF33|shift_register[11] ; LFSR_33:LF33|shift_register[16]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.023      ; 0.402      ;
; 0.295 ; sincos:sc|dsc[0]                ; sincos:sc|dsc[5]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.403      ;
; 0.304 ; LFSR_33:LF33|shift_register[15] ; LFSR_33:LF33|shift_register[20]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.023      ; 0.411      ;
; 0.314 ; LFSR_33:LF33|shift_register[30] ; LFSR_33:LF33|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.023      ; 0.421      ;
; 0.322 ; sincos:sc|dSinpLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.116      ; 0.542      ;
; 0.326 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.421      ; 0.851      ;
; 0.327 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.418      ; 0.849      ;
; 0.328 ; sincos:sc|dsc[5]                ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.436      ;
; 0.330 ; sincos:sc|dCospLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.399      ; 0.833      ;
; 0.337 ; LFSR_33:LF33|shift_register[12] ; LFSR_33:LF33|shift_register[17]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.225      ; 0.646      ;
; 0.345 ; LFSR_16:LF16|shift_register[7]  ; sincos:sc|dsc[3]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.026      ; 0.455      ;
; 0.348 ; sincos:sc|dsc[2]                ; sincos:sc|dsc[7]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.026      ; 0.458      ;
; 0.353 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.396      ; 0.853      ;
; 0.361 ; sincos:sc|dsc[9]                ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.470      ;
; 0.361 ; LFSR_33:LF33|shift_register[8]  ; LFSR_33:LF33|shift_register[13]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.215      ; 0.660      ;
; 0.366 ; sincos:sc|dSinpLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.199      ; 0.669      ;
; 0.369 ; sincos:sc|dSinpLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.311      ; 0.784      ;
; 0.377 ; sincos:sc|dsc[1]                ; sincos:sc|dsc[6]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.141      ; 0.602      ;
; 0.379 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.394      ; 0.877      ;
; 0.385 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.201      ; 0.690      ;
; 0.388 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.416      ; 0.908      ;
; 0.391 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.289      ; 0.784      ;
; 0.393 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.311      ; 0.808      ;
; 0.394 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.201      ; 0.699      ;
; 0.396 ; sincos:sc|dsc[2]                ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.141      ; 0.621      ;
; 0.397 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.201      ; 0.702      ;
; 0.402 ; LFSR_33:LF33|shift_register[29] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.023      ; 0.509      ;
; 0.405 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.199      ; 0.708      ;
; 0.425 ; sincos:sc|dsc[6]                ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.533      ;
; 0.425 ; LFSR_16:LF16|shift_register[8]  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.533      ;
; 0.428 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.405      ; 0.937      ;
; 0.430 ; LFSR_16:LF16|shift_register[8]  ; sincos:sc|dsc[4]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.538      ;
; 0.432 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.407      ; 0.943      ;
; 0.436 ; LFSR_33:LF33|shift_register[4]  ; LFSR_33:LF33|shift_register[9]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.226      ; 0.746      ;
; 0.437 ; LFSR_16:LF16|shift_register[6]  ; sincos:sc|dsc[2]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.026      ; 0.547      ;
; 0.441 ; sincos:sc|dsc[3]                ; sincos:sc|dsc[8]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.026      ; 0.551      ;
; 0.441 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[3]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.141      ; 0.666      ;
; 0.442 ; sincos:sc|dCospLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.260      ; 0.806      ;
; 0.442 ; sincos:sc|dCospLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.260      ; 0.806      ;
; 0.443 ; sincos:sc|nb                    ; sincos:sc|nc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.215      ; 0.742      ;
; 0.451 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.258      ; 0.813      ;
; 0.452 ; LFSR_33:LF33|shift_register[16] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.030      ; 0.566      ;
; 0.452 ; sincos:sc|m                     ; sincos:sc|dCospLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.560      ;
; 0.455 ; sincos:sc|dsc[5]                ; sincos:sc|dCospLUT[5]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.563      ;
; 0.456 ; LFSR_33:LF33|shift_register[26] ; LFSR_33:LF33|shift_register[31]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.580      ;
; 0.458 ; sincos:sc|dCospLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.140      ; 0.702      ;
; 0.465 ; sincos:sc|dSinpLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.138      ; 0.707      ;
; 0.468 ; LFSR_33:LF33|shift_register[24] ; LFSR_33:LF33|shift_register[29]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.577      ;
; 0.468 ; LFSR_33:LF33|shift_register[21] ; LFSR_33:LF33|shift_register[26]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.030      ; 0.582      ;
; 0.468 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.223      ; 0.795      ;
; 0.469 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[2]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.577      ;
; 0.473 ; LFSR_33:LF33|shift_register[1]  ; LFSR_33:LF33|shift_register[6]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.033      ; 0.590      ;
; 0.473 ; sincos:sc|dSinpLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.221      ; 0.798      ;
; 0.477 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.223      ; 0.804      ;
; 0.478 ; LFSR_33:LF33|shift_register[27] ; LFSR_33:LF33|shift_register[32]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.022      ; 0.584      ;
; 0.478 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.221      ; 0.803      ;
; 0.486 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.223      ; 0.813      ;
; 0.499 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|U_tilde[0]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.194      ; 0.777      ;
; 0.501 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[2]                                                                                               ; gclk         ; gclk        ; 0.000        ; 0.320      ; 0.905      ;
; 0.502 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[1]                                                                                               ; gclk         ; gclk        ; 0.000        ; 0.320      ; 0.906      ;
; 0.503 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                               ; gclk         ; gclk        ; 0.000        ; 0.320      ; 0.907      ;
; 0.515 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.223      ; 0.842      ;
; 0.518 ; sincos:sc|m                     ; sincos:sc|dCospLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.626      ;
; 0.522 ; sincos:sc|dsc[3]                ; sincos:sc|dCospLUT[3]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.141      ; 0.747      ;
; 0.530 ; sincos:sc|m                     ; sincos:sc|dCospLUT[3]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; sincos:sc|dsc[6]                ; sincos:sc|m                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.638      ;
; 0.531 ; sincos:sc|dSinpLUT[1]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.221      ; 0.856      ;
; 0.532 ; sincos:sc|m                     ; sincos:sc|ma                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.004      ; 0.620      ;
; 0.533 ; sincos:sc|dsc[4]                ; sincos:sc|dsc[9]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.004      ; 0.621      ;
; 0.534 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.642      ;
; 0.535 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|U_tilde[31]                                                                                                ; gclk         ; gclk        ; 0.000        ; 0.051      ; 0.670      ;
; 0.537 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.645      ;
; 0.555 ; sincos:sc|dsc[5]                ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.663      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[2]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[3]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[4]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[5]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[8]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[9]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[10]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
; 0.559 ; sincos:sc|cosOut[0]             ; U2[11]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.077      ; 0.513      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.006  ; 0.205 ; N/A      ; N/A     ; -3.000              ;
;  gclk            ; -12.006  ; 0.205 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -946.212 ; 0.0   ; 0.0      ; 0.0     ; -589.934            ;
;  gclk            ; -946.212 ; 0.000 ; N/A      ; N/A     ; -589.934            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; U1[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; greset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; U1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U1[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; U2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; U2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; U2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U2[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U2[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; U1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U1[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; U2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; U2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; U2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U2[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U2[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; U1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U1[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; U2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; U2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; U2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U2[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U2[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 1390082  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 1390082  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; gclk   ; gclk  ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; U1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; U1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun May 22 21:26:17 2022
Info: Command: quartus_sta Box_Muller -c Box_Muller
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Box_Muller.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gclk gclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.006
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.006            -946.212 gclk 
Info (332146): Worst-case hold slack is 0.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.451               0.000 gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -589.934 gclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.085            -839.314 gclk 
Info (332146): Worst-case hold slack is 0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.408               0.000 gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -586.722 gclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.346            -314.175 gclk 
Info (332146): Worst-case hold slack is 0.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.205               0.000 gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -313.073 gclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4841 megabytes
    Info: Processing ended: Sun May 22 21:26:20 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


