/** @file
  Data structures for DDR5 ODT Value Table

  Auto-generated by ODT Parser for DDR5 Version 0.94.
  Input Source: spr_odt_value_7oct19.xml 2020-07-09 16:55:33

  @copyright
  INTEL CONFIDENTIAL
  Copyright 2019 - 2020 Intel Corporation. <BR>

  The source code contained or described herein and all documents related to the
  source code ("Material") are owned by Intel Corporation or its suppliers or
  licensors. Title to the Material remains with Intel Corporation or its suppliers
  and licensors. The Material may contain trade secrets and proprietary    and
  confidential information of Intel Corporation and its suppliers and licensors,
  and is protected by worldwide copyright and trade secret laws and treaty
  provisions. No part of the Material may be used, copied, reproduced, modified,
  published, uploaded, posted, transmitted, distributed, or disclosed in any way
  without Intel's prior express written permission.

  No license under any patent, copyright, trade secret or other intellectual
  property right is granted to or conferred upon you by disclosure or delivery
  of the Materials, either expressly, by implication, inducement, estoppel or
  otherwise. Any license under such intellectual property rights must be
  express and approved by Intel in writing.

  Unless otherwise agreed by Intel in writing, you may not remove or alter
  this notice or any other notice embedded in Materials by Intel or
  Intel's suppliers or licensors in any way.
**/

#ifndef _DDR5_ODT_VALUE_TABLE_H_
#define _DDR5_ODT_VALUE_TABLE_H_

#include <Memory/JedecDefinitions.h>

struct ddrOdtValueTableEntry Ddr5OdtValueTable[] = {

  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    149,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_60  << 9) | (DDR5_RTT_60  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    161,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    161,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    161,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    161,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (EMPTY_DIMM << 10)|  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    161,                 // MC Vref Percent
    {
      132,               // DRAM0 Vref percent
      na                 // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      na                 // DRAM1 Ibt CA
    },
    {
      132,               // DRAM0 CA Vref percent
      na                 // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      na                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      na                 // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      na                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF,   // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    172,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    172,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    172,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    172,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    172,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      160,               // DRAM0 Vref percent
      160                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      160,               // DRAM0 Vref percent
      160                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      160,               // DRAM0 Vref percent
      160                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      160,               // DRAM0 Vref percent
      160                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      160,               // DRAM0 Vref percent
      160                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_40  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (DR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      153,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_80  << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (DR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    168,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      153                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_120 << 12) | (DDR5_RTT_240 << 9) | (DDR5_RTT_80  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA     // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (SR_DIMM << 7)    |  // slot0
    (LR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3200 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_3600 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4000 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4400 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
  {
    // Config Index
    (DDR_4800 << 0)   |  // freq
    (LR_DIMM << 7)    |  // slot0
    (SR_DIMM << 10)   |  // slot1
    (EMPTY_DIMM << 13),  // slot2
    34,                  // DRAM RON
    50,                  // MC ODT value
    165,                 // MC Vref Percent
    {
      148,               // DRAM0 Vref percent
      148                // DRAM1 Vref percent
    },
    {
      60,                // DRAM0 Ibt CA
      60                 // DRAM1 Ibt CA
    },
    {
      148,               // DRAM0 CA Vref percent
      148                // DRAM1 CA Vref percent
    },
    {
      60,                // DRAM0 Ibt CS
      60                 // DRAM1 Ibt CS
    },
    {
      145,               // DRAM0 CS Vref percent
      145                // DRAM1 CS Vref percent
    },
    {
      60,                // DRAM0 Ibt CLK
      60                 // DRAM1 Ibt CLK
    },
    {
      {
          // dimm0
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_40  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      },
      {
          // dimm1
          // DQS_Rtt_Prk       | Rtt_wr              | Rtt_park            | Rtt_Nom_Rd          | Rtt_Nom_Wr
          (DDR5_RTT_60  << 12) | (DDR5_RTT_80  << 9) | (DDR5_RTT_40  << 6) | (DDR5_RTT_NA  << 3) | DDR5_RTT_NA,    // rank0
          (DDR5_RTT_OFF << 12) | (DDR5_RTT_OFF << 9) | (DDR5_RTT_OFF << 6) | (DDR5_RTT_OFF << 3) | DDR5_RTT_OFF    // rank1
      }
    }
  },
};

#endif //ifndef _DDR5_ODT_VALUE_TABLE_H_
