# ğŸ”‹ G11 Battery Protocol Emulation

## ğŸ“Œ Projenin AmacÄ±

Bu proje, akÄ±llÄ± bir batarya ile cihaz arasÄ±ndaki haberleÅŸme protokolÃ¼nÃ¼n
reverse engineering yÃ¶ntemiyle analiz edilmesi ve gÃ¶mÃ¼lÃ¼ sistem Ã¼zerinde
yeniden modellenmesini konu almaktadÄ±r.

AmaÃ§:

- KapalÄ± bir sistemin communication davranÄ±ÅŸÄ±nÄ± analiz etmek
- Packet yapÄ±sÄ±nÄ± Ã§Ã¶zÃ¼mlemek
- DoÄŸrulama (validation) mekanizmalarÄ±nÄ± anlamak
- Elde edilen verilerle protocol-level emulation geliÅŸtirmek

Bu Ã§alÄ±ÅŸma, planlÄ± eskitme tartÄ±ÅŸmalarÄ±na teknik bir perspektiften yaklaÅŸÄ±r.
Bir sistemi gerÃ§ekten anlamanÄ±n yolu, onu yeniden inÅŸa edebilmekten geÃ§er.

---

## ğŸ”¬ Ã‡alÄ±ÅŸma SÃ¼reci (Ã–zet)

Bu proje aÅŸaÄŸÄ±daki deterministik mÃ¼hendislik adÄ±mlarÄ±nÄ± takip etmiÅŸtir:

1. ArayÃ¼z Karakterizasyonu
2. Veri Yakalama
3. Alan Tespiti
4. Algoritma DoÄŸrulama
5. Protokol EmÃ¼lasyonu
6. DonanÄ±m ArayÃ¼z TasarÄ±mÄ±
---

# 1ï¸âƒ£ ArayÃ¼z Karakterizasyonu

Batarya paketi ve sÃ¼pÃ¼rge gÃ¶vdesi aÃ§Ä±lmadan analiz yapÄ±lmasÄ± hedeflenmiÅŸtir.
Bu nedenle konnektÃ¶r pin fonksiyonlarÄ± dolaylÄ± ve non-invasive yÃ¶ntemlerle
tespit edilmiÅŸtir.

## ğŸ“· Referans PCB GÃ¶rselleri

Model yeni olduÄŸu iÃ§in teardown materyali sÄ±nÄ±rlÄ±dÄ±r.

YapÄ±lan araÅŸtÄ±rmalar sonucunda:

- Batarya PCB gÃ¶rÃ¼ntÃ¼sÃ¼ne bir video incelemesinde,
- SÃ¼pÃ¼rge tarafÄ±ndaki PCB gÃ¶rÃ¼ntÃ¼sÃ¼ne online yedek parÃ§a platformunda

ulaÅŸÄ±lmÄ±ÅŸtÄ±r.

> Batarya PCBâ€™sinde pin fonksiyonlarÄ±na dair iÅŸaretleme bulunmamaktadÄ±r.  
> SÃ¼pÃ¼rge tarafÄ±ndaki PCB Ã¼zerinde konnektÃ¶r pin isimleri etiketlenmiÅŸtir.

ğŸ“Œ Referans GÃ¶rseller:

### ğŸ”‹ Batarya PCB fotoÄŸrafÄ±

![Battery PCB Reference](ASSETS/battery_pcb_reference.jpg)

### ğŸ§¹ SÃ¼pÃ¼rge PCB fotoÄŸrafÄ±

![Vacuum PCB Reference](ASSETS/vacuum_pcb_reference.png)

---

## ğŸ§© KonnektÃ¶r Pin Dizilimi

10 pinli konnektÃ¶r Ã¼zerinde yer alan pin isimleri:

P- | P- | P- | UI- | S | KEY | UI+ | P+ | P+ | P+

Ancak ilgili PCB'nin birebir aynÄ± revizyona ait olduÄŸu kesin olmadÄ±ÄŸÄ± iÃ§in
tÃ¼m pin fonksiyonlarÄ± elektronik olarak doÄŸrulanmÄ±ÅŸtÄ±r.

---

## ğŸ”¬ Elektriksel DoÄŸrulama

Batarya ve sÃ¼pÃ¼rge konnektÃ¶rleri jumper kablolar ile aÃ§Ä±ÄŸa alÄ±nmÄ±ÅŸ,
cihaz Ã§alÄ±ÅŸÄ±rken Ã¶lÃ§Ã¼mler gerÃ§ekleÅŸtirilmiÅŸtir.

### âš¡ GÃ¼Ã§ HatlarÄ±

- P- / P+ â†’ SÃ¼rekli 24â€“25V DC  
  â†’ Ana gÃ¼Ã§ hattÄ± olarak doÄŸrulanmÄ±ÅŸtÄ±r.

### ğŸ–¥ UI HatlarÄ±

- UI- / UI+ â†’ YalnÄ±zca ekran aktifken 24â€“25V  
  â†’ Ekran besleme hattÄ± olarak deÄŸerlendirilmiÅŸtir.

### ğŸ¯ KEY HattÄ±

- Tetik basÄ±lÄ± â†’ 24â€“25V  
- Tetik bÄ±rakÄ±ldÄ±ÄŸÄ±nda â†’ 0V  

â†’ KullanÄ±cÄ± giriÅŸ hattÄ± doÄŸrulanmÄ±ÅŸtÄ±r.

### ğŸ“¡ S HattÄ±

- Cihaz Ã§alÄ±ÅŸÄ±rken â†’ 24â€“25V genliÄŸinde periyodik kare dalgalar  
- Cihaz kapalÄ±yken â†’ 0V sabit  

Bu davranÄ±ÅŸ hattÄ±n communication line olduÄŸunu gÃ¼Ã§lÃ¼ ÅŸekilde gÃ¶stermektedir.

---

### ğŸ· Pin Mapping Etiketleme

Daha sonraki analiz Ã§alÄ±ÅŸmalarÄ±nda baÄŸlantÄ± hatalarÄ±nÄ± Ã¶nlemek ve Ã¶lÃ§Ã¼m
tekrar edilebilirliÄŸini saÄŸlamak amacÄ±yla tespit edilen pin mapping,
hem batarya hem de sÃ¼pÃ¼rge konnektÃ¶rÃ¼ Ã¼zerinde fiziksel olarak etiketlenmiÅŸtir.

Bu sayede:

- Ã–lÃ§Ã¼m noktalarÄ± standardize edilmiÅŸtir.
- YanlÄ±ÅŸ baÄŸlantÄ± riski minimize edilmiÅŸtir.
- Veri yakalama aÅŸamasÄ±nda referans karÄ±ÅŸÄ±klÄ±ÄŸÄ± Ã¶nlenmiÅŸtir.

### ğŸ”– EtiketlenmiÅŸ KonnektÃ¶r GÃ¶rselleri

<img src="ASSETS/battery_connector_labeled.jpg" alt="Battery Connector Labeling" width="500"> <img src="ASSETS/vacuum_connector_labeled.jpg" alt="Vacuum Connector Labeling" width="400">

---

## ğŸ“Œ SonuÃ§

- GÃ¼Ã§ hatlarÄ± ayrÄ±ÅŸtÄ±rÄ±lmÄ±ÅŸtÄ±r.
- KullanÄ±cÄ± giriÅŸ hattÄ± doÄŸrulanmÄ±ÅŸtÄ±r.
- Communication hattÄ± tespit edilmiÅŸtir.
- Sinyal genliÄŸi ~24â€“25V olarak Ã¶lÃ§Ã¼lmÃ¼ÅŸtÃ¼r.

Logic seviyesi 24V olduÄŸu iÃ§in doÄŸrudan logic analyzer baÄŸlantÄ±sÄ± mÃ¼mkÃ¼n deÄŸildir.
Bir sonraki aÅŸamada uygun level shifting Ã§Ã¶zÃ¼mÃ¼ gereklidir.

# 2ï¸âƒ£ Veri Yakalama ve Protokol KeÅŸfi Denemeleri

Batarya konnektÃ¶rÃ¼ ve level shifter devresi kurulduktan sonra
S hattÄ±ndan jumper alÄ±nÄ±p logic analyzer giriÅŸine baÄŸlanmÄ±ÅŸtÄ±r.  
HattÄ±n gÃ¼venli ÅŸekilde dinlenmesi saÄŸlanmÄ±ÅŸtÄ±r.

---

## ğŸ” Ä°lk Analiz: 1-Wire Hipotezi

HattÄ±n tek hatlÄ± olmasÄ± nedeniyle ilk olarak **1-Wire protokolÃ¼** varsayÄ±lmÄ±ÅŸtÄ±r.  

- BazÄ± anlamlÄ± byte'lar gÃ¶zlemlense de  
- Ã‡ok sayÄ±da framing hatasÄ± ve korelasyonsuz byte dizileri mevcuttu  

Capture ve ekran gÃ¶rÃ¼ntÃ¼leri:

[Capture DosyasÄ± (Session 0.sal)](DOCUMENT/Session%200.sal)

<img src="ASSETS/Logic_Sesion0.png" alt="Logic Analyzer Capture" width="400">

Bu gÃ¶zlemler, hattÄ±n **standart 1-Wire protokolÃ¼ olmadÄ±ÄŸÄ±** ihtimalini gÃ¼Ã§lendirdi.

---

## âš¡ Ä°kinci Analiz: Half-Duplex Single-Wire UART Hipotezi

Daha sonra hattÄ±n **half-duplex single-wire UART** olabileceÄŸi Ã¼zerine yoÄŸunlaÅŸÄ±ldÄ±.  

- En yaygÄ±n standart baudrate deÄŸerlerinde sinyal analiz edildi  
- Hala Ã§ok sayÄ±da framing hatasÄ± ve korelasyon gÃ¶zlemlendi  

---

## âœ… Ã‡Ã¶zÃ¼m: Invert ve DoÄŸru Parametreler

Son bir deneme olarak sinyal invert edilerek analiz edildi ve:

- **8N1 standardÄ±**  
- **9600 baudrate**  
- **Inverted signal**

parametreleri ile **frameler tam olarak oturdu**.  


Capture ve ekran gÃ¶rÃ¼ntÃ¼leri:

[Capture DosyasÄ± (.sal)](DOCUMENT/Session%201.sal)  

<img src="ASSETS/Logic_Sesion1.png" alt="Logic Analyzer Capture" width="400"> <img src="ASSETS/valid_uart_configuration.png" alt="Protocol Analyzer KonfigÃ¼rasyonu" width="400">

Byte dizileri artÄ±k **istikrarlÄ± ve tekrar eden korelasyonlar** gÃ¶stermeye baÅŸladÄ±.  
Bu sayede protokolÃ¼n fiziksel ve temel veri yapÄ±sÄ± net bir ÅŸekilde ortaya Ã§Ä±ktÄ±.

ğŸ“Œ Bu aÅŸamadan sonra **alan tespiti ve byte-level analiz** adÄ±mÄ±na geÃ§ilmiÅŸtir.
