Fitter report for Top_Design
Thu Oct 19 19:17:40 2023
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. |Top_Design|Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ALTSYNCRAM
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 19 19:17:40 2023          ;
; Quartus Prime Version              ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                      ; Top_Design                                     ;
; Top-level Entity Name              ; Top_Design                                     ;
; Family                             ; MAX 10                                         ;
; Device                             ; 10M50DAF484C7G                                 ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 1,133 / 49,760 ( 2 % )                         ;
;     Total combinational functions  ; 852 / 49,760 ( 2 % )                           ;
;     Dedicated logic registers      ; 905 / 49,760 ( 2 % )                           ;
; Total registers                    ; 905                                            ;
; Total pins                         ; 10 / 360 ( 3 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 512 / 1,677,312 ( < 1 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                  ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; 4                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.4%      ;
;     Processor 3            ;   4.4%      ;
;     Processor 4            ;   4.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1805 ) ; 0.00 % ( 0 / 1805 )        ; 0.00 % ( 0 / 1805 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1805 ) ; 0.00 % ( 0 / 1805 )        ; 0.00 % ( 0 / 1805 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1789 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Final_Project/The_Final_Project/Tools/Top_Design/output_files/Top_Design.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 1,133 / 49,760 ( 2 % )      ;
;     -- Combinational with no register       ; 228                         ;
;     -- Register only                        ; 281                         ;
;     -- Combinational with a register        ; 624                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 219                         ;
;     -- 3 input functions                    ; 168                         ;
;     -- <=2 input functions                  ; 465                         ;
;     -- Register only                        ; 281                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 469                         ;
;     -- arithmetic mode                      ; 383                         ;
;                                             ;                             ;
; Total registers*                            ; 905 / 51,509 ( 2 % )        ;
;     -- Dedicated logic registers            ; 905 / 49,760 ( 2 % )        ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 104 / 3,110 ( 3 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 10 / 360 ( 3 % )            ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 512 / 1,677,312 ( < 1 % )   ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 1                           ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 0.3% / 0.2% / 0.3%          ;
; Peak interconnect usage (total/H/V)         ; 2.8% / 2.4% / 3.5%          ;
; Maximum fan-out                             ; 907                         ;
; Highest non-global fan-out                  ; 766                         ;
; Total fan-out                               ; 5987                        ;
; Average fan-out                             ; 3.02                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1133 / 49760 ( 2 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 228                  ; 0                              ;
;     -- Register only                        ; 281                  ; 0                              ;
;     -- Combinational with a register        ; 624                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 219                  ; 0                              ;
;     -- 3 input functions                    ; 168                  ; 0                              ;
;     -- <=2 input functions                  ; 465                  ; 0                              ;
;     -- Register only                        ; 281                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 469                  ; 0                              ;
;     -- arithmetic mode                      ; 383                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 905                  ; 0                              ;
;     -- Dedicated logic registers            ; 905 / 49760 ( 2 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 104 / 3110 ( 3 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 10                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 512                  ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 182 ( < 1 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5995                 ; 8                              ;
;     -- Registered Connections               ; 1934                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 4                    ; 0                              ;
;     -- Output Ports                         ; 6                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; BiPhase_rx_in ; AB8   ; 3        ; 31           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; detected_bit  ; AA6   ; 3        ; 29           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; resetn        ; AB9   ; 3        ; 34           ; 0            ; 14           ; 766                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sysclk        ; P11   ; 3        ; 34           ; 0            ; 28           ; 907                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BiPhase_tx_out ; AA7   ; 3        ; 29           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_1          ; AA14  ; 4        ; 51           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_2          ; AA15  ; 4        ; 54           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_3          ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OB_LED_RGB_Din ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_tx_triger ; AB6   ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 6 / 48 ( 13 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 48 ( 6 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 60 ( 2 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 52 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; detected_bit                                   ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; BiPhase_tx_out                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; LED_1                                          ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; LED_2                                          ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; uart_tx_triger                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; BiPhase_rx_in                                  ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; resetn                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; LED_3                                          ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; OB_LED_RGB_Din                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; sysclk                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                  ; Entity Name          ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |Top_Design                                  ; 1133 (1)    ; 905 (0)                   ; 0 (0)         ; 512         ; 1    ; 1          ; 0            ; 0       ; 0         ; 10   ; 0            ; 228 (1)      ; 281 (0)           ; 624 (0)          ; 0          ; |Top_Design                                                                                                          ; Top_Design           ; work         ;
;    |Card_A_Design_Python:Card_A|             ; 223 (0)     ; 169 (0)                   ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 37 (0)            ; 132 (0)          ; 0          ; |Top_Design|Card_A_Design_Python:Card_A                                                                              ; Card_A_Design_Python ; work         ;
;       |BiPhase_tx:biphase|                   ; 61 (61)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 41 (41)          ; 0          ; |Top_Design|Card_A_Design_Python:Card_A|BiPhase_tx:biphase                                                           ; BiPhase_tx           ; work         ;
;       |Ram2_X:memory|                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |Top_Design|Card_A_Design_Python:Card_A|Ram2_X:memory                                                                ; Ram2_X               ; work         ;
;          |altsyncram:altsyncram_component|   ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |Top_Design|Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component                                ; altsyncram           ; work         ;
;             |altsyncram_64s1:auto_generated| ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |Top_Design|Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated ; altsyncram_64s1      ; work         ;
;       |Uart_rx:rx|                           ; 106 (106)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 19 (19)           ; 59 (59)          ; 0          ; |Top_Design|Card_A_Design_Python:Card_A|Uart_rx:rx                                                                   ; Uart_rx              ; work         ;
;       |Uart_tx_Constant:tx|                  ; 56 (56)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 2 (2)             ; 32 (32)          ; 0          ; |Top_Design|Card_A_Design_Python:Card_A|Uart_tx_Constant:tx                                                          ; Uart_tx_Constant     ; work         ;
;    |Card_B_Design:Card_B|                    ; 909 (0)     ; 736 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (0)      ; 244 (0)           ; 492 (0)          ; 0          ; |Top_Design|Card_B_Design:Card_B                                                                                     ; Card_B_Design        ; work         ;
;       |BS_Filter:Filter|                     ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 9 (9)            ; 0          ; |Top_Design|Card_B_Design:Card_B|BS_Filter:Filter                                                                    ; BS_Filter            ; work         ;
;       |CRC8BIT:CRC8|                         ; 69 (69)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 25 (25)           ; 29 (29)          ; 0          ; |Top_Design|Card_B_Design:Card_B|CRC8BIT:CRC8                                                                        ; CRC8BIT              ; work         ;
;       |Data_Orgenizer:DO|                    ; 372 (372)   ; 316 (316)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 206 (206)         ; 119 (119)        ; 0          ; |Top_Design|Card_B_Design:Card_B|Data_Orgenizer:DO                                                                   ; Data_Orgenizer       ; work         ;
;       |RGB:RGB_Leds|                         ; 429 (429)   ; 325 (325)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 4 (4)             ; 321 (321)        ; 0          ; |Top_Design|Card_B_Design:Card_B|RGB:RGB_Leds                                                                        ; RGB                  ; work         ;
;       |Simple_BS:Simple|                     ; 30 (30)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 23 (23)          ; 0          ; |Top_Design|Card_B_Design:Card_B|Simple_BS:Simple                                                                    ; Simple_BS            ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_tx_triger ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OB_LED_RGB_Din ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BiPhase_tx_out ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sysclk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; resetn         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; BiPhase_rx_in  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; detected_bit   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                 ;
+----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------+-------------------+---------+
; sysclk                                                                           ;                   ;         ;
; resetn                                                                           ;                   ;         ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_BiPhase_tx_out         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|signal_A_q                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|OB_LED_RGB_DIN                          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s7               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[13]               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[12]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[0]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[1]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[2]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[3]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[4]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[5]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[6]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[7]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[8]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[9]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[10]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[11]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[12]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|cnt_clk[13]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[0]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[1]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[2]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[3]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[4]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[5]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[6]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[7]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[8]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[9]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[10]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[11]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[12]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[13]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[14]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[15]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[16]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[17]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[18]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[19]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[20]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[21]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[22]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[23]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[24]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[25]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[26]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[27]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[28]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[29]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[30]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[31]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[32]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[33]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[34]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[35]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[36]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[37]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[38]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[39]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[40]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[41]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[42]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[43]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[44]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[45]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[46]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[47]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[48]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[49]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[50]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[51]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[52]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[53]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[54]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[55]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[56]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[57]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[58]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[59]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[60]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[61]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[62]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[63]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[64]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[65]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[66]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[67]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[68]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[69]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[70]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[71]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[72]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[73]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[74]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[75]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[76]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[77]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[78]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[79]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[80]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[81]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[82]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[83]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[84]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[85]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[86]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[87]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[88]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[89]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[90]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[91]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[92]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[93]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[94]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[95]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[96]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[97]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[98]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[99]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[100]                       ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[11]               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address_cnt[1]    ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address_cnt[2]    ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address_cnt[3]    ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address_cnt[4]    ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[10]               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[9]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[8]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[7]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[6]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[5]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[4]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[3]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[2]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[1]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|sig_packet[0]             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|sig_packet[1]             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|sig_packet[3]             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|sig_packet[5]             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|sig_packet[6]             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|sig_bit                   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|signal_A_q_not            ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_OB_LED_RGB_DIN                      ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|load_leds                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s1                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|LED_1~0                                 ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_cut_not                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_shift_data[7]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_cut                    ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s5               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|sig_baud_clk              ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s6               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\transmission:sig_cntr[0] ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\transmission:sig_cntr[3] ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\transmission:sig_cntr[1] ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\transmission:sig_cntr[2] ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s5                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s7                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[99]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[98]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[97]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[96]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[95]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[94]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[93]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[92]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[91]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[90]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[89]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[88]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[87]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[86]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[85]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[84]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[83]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[82]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[81]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[80]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[79]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[78]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[77]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[76]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[75]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[74]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[73]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[72]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[71]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[70]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[69]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[68]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[67]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[66]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[65]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[64]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[63]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[62]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[61]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[60]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[59]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[58]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[57]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[56]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[55]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[54]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[53]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[52]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[51]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[50]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[49]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[48]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[47]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[46]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[45]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[44]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[43]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[42]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[41]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[40]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[39]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[38]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[37]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[36]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[35]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[34]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[33]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[32]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[31]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[30]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[29]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[28]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[27]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[26]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[25]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[24]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[23]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[22]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[21]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[20]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[19]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[18]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[17]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[16]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[15]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[14]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[13]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[12]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[11]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[10]                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[9]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[8]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[7]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[6]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[0]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[5]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[3]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[2]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[1]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt[4]                              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s6                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s2                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s3                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s4                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s7                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_main_clk_cut                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_main_clk_cut_not               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|green_leds[0]~0                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s6                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s8                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[12]             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[11]             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[10]             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[9]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[8]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[7]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[6]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[5]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[4]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[3]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[2]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[1]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[0]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[13]             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|\set_leds:sig_cnt_delay[14]             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s0                           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_shift_data[6]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read                   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s4               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[0]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[1]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[3]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[2]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[7]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[6]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[5]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[4]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[9]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\baud_clock:cnt_baud[8]   ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s2               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[99]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[98]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[97]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[96]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[95]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[94]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[93]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[92]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[91]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[90]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[89]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[88]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[87]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[86]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[85]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[84]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[83]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[82]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[81]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[80]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[79]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[78]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[77]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[76]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[75]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[74]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[73]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[72]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[71]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[70]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[69]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[68]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[67]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[66]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[65]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[64]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[63]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[62]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[61]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[60]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[59]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[58]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[57]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[56]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[55]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[54]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[53]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[52]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[51]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[50]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[49]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[48]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[47]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[46]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[45]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[44]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[43]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[42]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[41]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[40]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[39]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[38]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[37]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[36]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[35]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[34]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[33]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[32]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[31]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[30]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[29]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[28]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[27]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[26]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[25]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[24]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[23]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[22]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[21]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[20]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[3]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[2]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[1]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[0]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[19]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[18]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[17]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[16]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[15]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[14]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[13]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[12]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[11]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[10]                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[9]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[8]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[6]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[5]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[7]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_cnt_loop[4]                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_green_leds_reg[2]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s4                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_green_leds_out[0]~0            ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|sig_00_clk                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|crc8bit_out                             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s5a                       ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_green_leds_reg[1]              ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_green_leds_reg[0]              ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_wr_ram                         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_cut_rd                 ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_cut_rd_not             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_shift_data[5]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_bi.s1                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_bi.s2                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main[0]                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|sig_packet[2]~5           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s3               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s1               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[95]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_bit~0                               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s2                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s3                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|sig_enable                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|sig_bi_phase_filterd_cut            ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|sig_bi_phase_filterd_cut_not        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|state_crc.s2                            ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|crc_reg8bit[7]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|crc_reg8bit[6]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|crc_reg8bit[5]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|crc_reg8bit[4]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|crc_reg8bit[3]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|crc_reg8bit[2]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|crc_reg8bit[1]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|crc_reg8bit[0]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s5                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s1                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|nrzl_data                           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|state_rx.s5                        ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|state_rx.s0                        ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|state_rx.s4                        ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|detected_byte[7]~0                 ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|state_rx.s2                        ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[18]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[17]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[16]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[15]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[14]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[13]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[12]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[11]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[10]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[9]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[8]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[7]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[6]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[5]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[4]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[3]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[2]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[1]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_trns_cntr[0]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_bouncer_bit                    ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_ram_address[0]~7               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_toggle                 ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address_cnt[0]    ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_mini.s5a             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address[0]~0      ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_shift_data[4]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_bi.s0                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s0               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_mini.s2a             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|start_strobe_tx~0          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|start_strobe_tx~2          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[94]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|signal_out                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|state_crc.s1                            ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|state_crc.s3                            ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[31]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[30]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[29]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[28]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[27]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[26]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[25]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[24]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[23]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[22]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[21]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[20]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[19]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[17]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[18]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[16]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[15]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[14]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[13]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[12]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[11]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[10]                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[9]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[8]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[7]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[5]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[6]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[4]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[3]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[1]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[0]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|sig_sf_reg[2]                           ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s0                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|sig_ff_A                            ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|sig_ff_B                            ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|state_rx.s3                        ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_clk_cntr[0]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_clk_cntr[3]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_clk_cntr[2]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_clk_cntr[1]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_clk_cntr[4]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_clk_cntr[5]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|signal_A_q_not                     ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|signal_A_q                         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_detected_byte[7]~0             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_bit_cntr[2]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_bit_cntr[1]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_bit_cntr[0]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_bit_cntr[3]           ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|state_rx.s1                        ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_data_bit~0                     ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_bit[2]                         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_bit[1]                         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_bit[0]                         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_mini.s4a             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_mini.s3a             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_shift_data[3]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_bi.s7                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s8               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_mini.s1a             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[93]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[95]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_total_check                     ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|state_crc.s0                            ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|\crc8bit_operation:cnt[7]~0             ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do.s9                        ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|sig_90_cut                          ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|sig_90_cut_not                      ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_baudx32                        ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_shift_data[2]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_bi.s6                ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_mini.s0a             ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_inc~0                  ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[92]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[94]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_check_0                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_check_1                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_check_2                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_check_3                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_check_4                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_check_5                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_check_6                         ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|CRC8BIT:CRC8|state_crc.s4                            ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Simple_BS:Simple|sig_90_clk                          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\baud_rate_clk:var_cntr[5]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\baud_rate_clk:var_cntr[4]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\baud_rate_clk:var_cntr[3]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\baud_rate_clk:var_cntr[2]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\baud_rate_clk:var_cntr[1]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\baud_rate_clk:var_cntr[0]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|\baud_rate_clk:var_cntr[6]         ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_shift_data[1]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_bi.s5                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[91]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[93]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_filter[1]                       ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_filter[0]                       ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_filter[2]                       ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_filter[3]                       ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_filter[4]                       ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_filter[5]                       ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_filter[6]                       ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_filter[7]                       ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_shift_data[0]          ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_bi.s4                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[90]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[92]               ; 0                 ; 6       ;
;      - Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_bi.s3                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[89]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[91]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[88]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[90]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[87]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[89]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[86]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[88]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[85]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[87]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[84]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[86]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[83]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[85]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[82]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[84]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[81]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[83]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[80]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[82]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[79]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[81]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[78]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[80]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[77]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[79]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[76]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[78]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[75]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[77]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[74]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[76]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[73]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[75]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[72]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[74]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[71]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[73]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[70]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[72]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[69]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[71]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[68]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[70]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[67]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[69]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[66]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[68]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[65]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[67]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[64]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[66]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[63]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[65]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[62]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[64]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[61]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[63]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[60]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[62]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[59]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[61]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[58]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[60]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[57]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[59]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[56]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[58]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[55]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[57]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[54]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[56]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[53]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[55]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[52]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[54]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[51]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[53]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[50]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[52]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[49]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[51]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[48]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[50]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[47]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[49]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[46]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[48]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[45]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[47]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[44]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[46]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[43]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[45]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[42]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[44]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[41]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[43]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[40]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[42]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[39]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[41]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[38]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[40]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[37]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[39]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[36]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[38]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[35]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[37]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[34]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[36]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[33]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[35]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[32]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[34]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[31]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[33]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[30]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[32]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[29]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[31]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[28]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[30]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[27]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[29]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[26]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[28]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[25]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[27]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[24]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[26]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[23]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[25]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[22]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[24]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[21]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[23]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[20]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[22]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[19]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[21]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[18]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[20]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[17]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[19]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[16]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[18]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[15]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[17]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[14]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[16]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[13]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[15]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[12]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[14]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[11]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[13]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[10]                   ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[12]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[9]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[11]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[8]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[10]               ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[7]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[9]                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[6]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[8]                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[5]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[7]                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[4]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[6]                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[3]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[5]                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[2]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[4]                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[1]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[3]                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[0]                    ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[2]                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[1]                ; 0                 ; 6       ;
;      - Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[0]                ; 0                 ; 6       ;
; BiPhase_rx_in                                                                    ;                   ;         ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|signal_out~0                        ; 1                 ; 6       ;
;      - Card_B_Design:Card_B|BS_Filter:Filter|sig_filter[0]~feeder                ; 1                 ; 6       ;
; detected_bit                                                                     ;                   ;         ;
;      - Card_A_Design_Python:Card_A|Uart_rx:rx|sig_bit[0]                         ; 0                 ; 6       ;
+----------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|rd                                                                       ; LCCOMB_X35_Y6_N30  ; 2       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_main_rising_edge                                                     ; LCCOMB_X36_Y4_N2   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address[0]~0                                                    ; LCCOMB_X35_Y4_N6   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|state_mini.s3a                                                           ; FF_X35_Y4_N9       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a0~0 ; LCCOMB_X35_Y6_N12  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|Selector11~0                                                                     ; LCCOMB_X29_Y6_N4   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_bit_cntr[1]~0                                                       ; LCCOMB_X32_Y6_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|\main_rx:var_clk_cntr[5]~0                                                       ; LCCOMB_X32_Y6_N10  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|detected_byte[7]~0                                                               ; LCCOMB_X32_Y6_N28  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|sig_detected_byte[7]~1                                                           ; LCCOMB_X32_Y6_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|sig_ram_address[0]~7                                                             ; LCCOMB_X34_Y6_N14  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|sig_wr_ram                                                                       ; FF_X32_Y6_N13      ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|\transmission:sig_cntr[0]~1                                             ; LCCOMB_X34_Y4_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|sig_packet[2]~5                                                         ; LCCOMB_X39_Y4_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_A_Design_Python:Card_A|Uart_tx_Constant:tx|state_tx.s7                                                             ; FF_X39_Y4_N5       ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|CRC8BIT:CRC8|\crc8bit_operation:cnt[7]~0                                                           ; LCCOMB_X40_Y15_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|CRC8BIT:CRC8|sig_main_clk_f~0                                                                      ; LCCOMB_X40_Y15_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|Data_Orgenizer:DO|green_leds[0]~0                                                                  ; LCCOMB_X40_Y15_N2  ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[100]~107                                                                 ; LCCOMB_X36_Y15_N16 ; 101     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|Data_Orgenizer:DO|sig_cnt[70]~106                                                                  ; LCCOMB_X32_Y17_N18 ; 101     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|Data_Orgenizer:DO|sig_green_leds_out[0]~0                                                          ; LCCOMB_X36_Y15_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|Data_Orgenizer:DO|sig_green_leds_reg[2]~0                                                          ; LCCOMB_X40_Y15_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|Data_Orgenizer:DO|sig_main_clk_r                                                                   ; LCCOMB_X40_Y15_N6  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|Data_Orgenizer:DO|sig_rgb_leds_out[95]~0                                                           ; LCCOMB_X36_Y15_N26 ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|Data_Orgenizer:DO|state_Do~27                                                                      ; LCCOMB_X36_Y15_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|RGB:RGB_Leds|LED_1~0                                                                               ; LCCOMB_X34_Y9_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|RGB:RGB_Leds|Selector7~1                                                                           ; LCCOMB_X34_Y9_N4   ; 101     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|RGB:RGB_Leds|Selector8~0                                                                           ; LCCOMB_X34_Y9_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|RGB:RGB_Leds|sig_shift_led_rgb[3]~0                                                                ; LCCOMB_X34_Y9_N22  ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s0                                                                         ; FF_X31_Y6_N5       ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|RGB:RGB_Leds|state_leds.s4                                                                         ; FF_X34_Y9_N3       ; 103     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Card_B_Design:Card_B|Simple_BS:Simple|clk_00~0                                                                          ; LCCOMB_X40_Y7_N30  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                                                  ; PIN_AB9            ; 766     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sysclk                                                                                                                  ; PIN_P11            ; 906     ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                              ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; sysclk ; PIN_P11  ; 906     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; resetn~input ; 766              ;
+--------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF             ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; Ram2_X_data.mif ; M9K_X33_Y5_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Top_Design|Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ALTSYNCRAM                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;
;8;(00001000) (10) (8) (08)    ;(00001001) (11) (9) (09)   ;(00001010) (12) (10) (0A)   ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001101) (15) (13) (0D)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;
;16;(00010000) (20) (16) (10)    ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010011) (23) (19) (13)   ;(00010100) (24) (20) (14)   ;(00010101) (25) (21) (15)   ;(00010110) (26) (22) (16)   ;(00010111) (27) (23) (17)   ;
;24;(00011000) (30) (24) (18)    ;(00011001) (31) (25) (19)   ;(00011010) (32) (26) (1A)   ;(00011011) (33) (27) (1B)   ;(00011100) (34) (28) (1C)   ;(00011101) (35) (29) (1D)   ;(00011110) (36) (30) (1E)   ;(00011111) (37) (31) (1F)   ;
;32;(00100000) (40) (32) (20)    ;(00100001) (41) (33) (21)   ;(00100010) (42) (34) (22)   ;(00100011) (43) (35) (23)   ;(00100100) (44) (36) (24)   ;(00100101) (45) (37) (25)   ;(00100110) (46) (38) (26)   ;(00100111) (47) (39) (27)   ;
;40;(00101000) (50) (40) (28)    ;(00101001) (51) (41) (29)   ;(00101010) (52) (42) (2A)   ;(00101011) (53) (43) (2B)   ;(00101100) (54) (44) (2C)   ;(00101101) (55) (45) (2D)   ;(00101110) (56) (46) (2E)   ;(00101111) (57) (47) (2F)   ;
;48;(00110000) (60) (48) (30)    ;(00110001) (61) (49) (31)   ;(00110010) (62) (50) (32)   ;(00110011) (63) (51) (33)   ;(00110100) (64) (52) (34)   ;(00110101) (65) (53) (35)   ;(00110110) (66) (54) (36)   ;(00110111) (67) (55) (37)   ;
;56;(00111000) (70) (56) (38)    ;(00111001) (71) (57) (39)   ;(00111010) (72) (58) (3A)   ;(00111011) (73) (59) (3B)   ;(00111100) (74) (60) (3C)   ;(00111101) (75) (61) (3D)   ;(00111110) (76) (62) (3E)   ;(00111111) (77) (63) (3F)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 884 / 148,641 ( < 1 % ) ;
; C16 interconnects     ; 8 / 5,382 ( < 1 % )     ;
; C4 interconnects      ; 383 / 106,704 ( < 1 % ) ;
; Direct links          ; 276 / 148,641 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 910 / 49,760 ( 2 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 3 / 5,406 ( < 1 % )     ;
; R4 interconnects      ; 336 / 147,764 ( < 1 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.89) ; Number of LABs  (Total = 104) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 23                            ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 2                             ;
; 8                                           ; 0                             ;
; 9                                           ; 2                             ;
; 10                                          ; 2                             ;
; 11                                          ; 1                             ;
; 12                                          ; 3                             ;
; 13                                          ; 5                             ;
; 14                                          ; 6                             ;
; 15                                          ; 10                            ;
; 16                                          ; 43                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.97) ; Number of LABs  (Total = 104) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 62                            ;
; 1 Clock                            ; 74                            ;
; 1 Clock enable                     ; 42                            ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 18                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.68) ; Number of LABs  (Total = 104) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 22                            ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 0                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 1                             ;
; 18                                           ; 0                             ;
; 19                                           ; 1                             ;
; 20                                           ; 1                             ;
; 21                                           ; 0                             ;
; 22                                           ; 2                             ;
; 23                                           ; 6                             ;
; 24                                           ; 6                             ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 9                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 4                             ;
; 31                                           ; 1                             ;
; 32                                           ; 15                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.70) ; Number of LABs  (Total = 104) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 41                            ;
; 2                                               ; 7                             ;
; 3                                               ; 8                             ;
; 4                                               ; 8                             ;
; 5                                               ; 4                             ;
; 6                                               ; 1                             ;
; 7                                               ; 2                             ;
; 8                                               ; 6                             ;
; 9                                               ; 2                             ;
; 10                                              ; 2                             ;
; 11                                              ; 0                             ;
; 12                                              ; 0                             ;
; 13                                              ; 3                             ;
; 14                                              ; 1                             ;
; 15                                              ; 1                             ;
; 16                                              ; 18                            ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 8.00) ; Number of LABs  (Total = 104) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 0                             ;
; 2                                           ; 2                             ;
; 3                                           ; 7                             ;
; 4                                           ; 38                            ;
; 5                                           ; 9                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 8                             ;
; 9                                           ; 1                             ;
; 10                                          ; 4                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 3                             ;
; 14                                          ; 5                             ;
; 15                                          ; 1                             ;
; 16                                          ; 2                             ;
; 17                                          ; 4                             ;
; 18                                          ; 1                             ;
; 19                                          ; 0                             ;
; 20                                          ; 0                             ;
; 21                                          ; 0                             ;
; 22                                          ; 1                             ;
; 23                                          ; 0                             ;
; 24                                          ; 1                             ;
; 25                                          ; 0                             ;
; 26                                          ; 0                             ;
; 27                                          ; 0                             ;
; 28                                          ; 0                             ;
; 29                                          ; 0                             ;
; 30                                          ; 0                             ;
; 31                                          ; 0                             ;
; 32                                          ; 1                             ;
; 33                                          ; 1                             ;
; 34                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011 ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018 ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 10        ; 0            ; 10        ; 0            ; 0            ; 10        ; 10        ; 0            ; 10        ; 10        ; 10        ; 0            ; 0            ; 0            ; 4            ; 10        ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 10        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 10           ; 0         ; 10           ; 10           ; 0         ; 0         ; 10           ; 0         ; 0         ; 0         ; 10           ; 10           ; 10           ; 6            ; 0         ; 10           ; 6            ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_tx_triger     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OB_LED_RGB_Din     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BiPhase_tx_out     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sysclk             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; resetn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BiPhase_rx_in      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; detected_bit       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; sysclk          ; sysclk               ; 3.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                     ;
+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                    ; Destination Register                                                                                                                     ; Delay Added in ns ;
+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Card_A_Design_Python:Card_A|Uart_rx:rx|detected_byte[1]            ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.357             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|detected_byte[3]            ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.357             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|detected_byte[2]            ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.357             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|detected_byte[4]            ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.357             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|detected_byte[5]            ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.357             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|detected_byte[6]            ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.357             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|detected_byte[7]            ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.357             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|sig_ram_address[3]          ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.084             ;
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address[3] ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.070             ;
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address[1] ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.069             ;
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address[5] ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.069             ;
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address[4] ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.064             ;
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address[2] ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.052             ;
; Card_A_Design_Python:Card_A|BiPhase_tx:biphase|sig_read_address[0] ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.046             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|sig_ram_address[0]          ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.033             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|sig_ram_address[1]          ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.033             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|sig_ram_address[2]          ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.033             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|sig_ram_address[4]          ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.033             ;
; Card_A_Design_Python:Card_A|Uart_rx:rx|sig_ram_address[5]          ; Card_A_Design_Python:Card_A|Ram2_X:memory|altsyncram:altsyncram_component|altsyncram_64s1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.033             ;
+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 19 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (119006): Selected device 10M50DAF484C7G for design "Top_Design"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'Top_Design.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   15.150       sysclk
Info (176353): Automatically promoted node sysclk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Final_Project/The_Final_Project/Tools/Top_Design/Top_Design.vhdl Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X33_Y0 to location X44_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.26 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 4 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sysclk uses I/O standard 3.3-V LVTTL at P11 File: C:/Final_Project/The_Final_Project/Tools/Top_Design/Top_Design.vhdl Line: 9
    Info (169178): Pin resetn uses I/O standard 3.3-V LVTTL at AB9 File: C:/Final_Project/The_Final_Project/Tools/Top_Design/Top_Design.vhdl Line: 8
    Info (169178): Pin BiPhase_rx_in uses I/O standard 3.3 V Schmitt Trigger at AB8 File: C:/Final_Project/The_Final_Project/Tools/Top_Design/Top_Design.vhdl Line: 10
    Info (169178): Pin detected_bit uses I/O standard 3.3-V LVTTL at AA6 File: C:/Final_Project/The_Final_Project/Tools/Top_Design/Top_Design.vhdl Line: 11
Info (144001): Generated suppressed messages file C:/Final_Project/The_Final_Project/Tools/Top_Design/output_files/Top_Design.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5650 megabytes
    Info: Processing ended: Thu Oct 19 19:17:40 2023
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Final_Project/The_Final_Project/Tools/Top_Design/output_files/Top_Design.fit.smsg.


