# Chapter 3. The Graphics Processing Unit
## 3.1 介紹GPU的硬體架構、設計原理概念等
* single instruction, multiple data(SIMD)
* 當shader進行貼圖採樣時，會需要一段長時間的等待(stall)，GPU會趁著這段讀取共用記憶體的空檔(latency)，快速的在不同fragment進行切換。這個過程稱為SIMD
* 在GPU中每個fragment都相當於一個執行緒，但又與CPU的執行緒有所不同。數個執行相同工作的GPU執行緒會被綁定為一個group，NVIDIA稱之為`warps`，AMD稱之為`wavefronts`
    * Warps on NVIDIA GPUs contain 32 threads
    * GPU的每個執行緒都會被分配自己的register
    * 每個執行緒縮需要的register越多，最後能建立的Warp數量就會越少。缺乏Warp會使latency較難被隱藏，Warp的數量被稱為`occupancy`
    * dynamic branching也是另一個會影響效能的因素，他會導致`thread divergence`，讓一部份的Warp進入閒置

## 3.3 GPU Pipeline中各階段的可控性
* fully programmable: vertex shader, tessellation, geometry shader, pixel shader
* configurable: screen mapping, merging
* fixed: clipping, rasterization

(3.4 介紹GPU API演進)
(3.5 介紹Vertex shader)

## 3.6 介紹tessellation stage
用來增加繪製所用的三角面，但不會增加CPU與GPU溝通的負擔。整個tessellation stage分成
* hull shader (tessellation control shader): 針對每一個`patch`設定控制點
* tessellator: fixed-function stage, 產生更多的頂點
* domain shader (tessellation evaluation shader): 計算新頂點的vertex data，給下一階段使用

## 3.7 介紹geometry shader
* 將primitives轉變成另一個primitives，可以辦到一些tessellation辦不到的事。
* Stream output是geometry shader的基礎，但實際上它可以獨立用來做其他的事。

## 3.8 介紹Pixel shader
* Pixel shader會接收來自Vertex shader，但經過插值的資料
* DX11可以進一步控制插值的方式
* DX11.3可以在pixel sahder中修改stencil value
* 所有現代GPU會把2x2的fragment集合起來稱為`quad`，雖然pixel shader不能存取其他的fragment，但可以透過API取得一個quad中任一數值的gradient

## 3.9 介紹mergin stage
除了在此階段進行z-test，現代許多GPU有著`early-z`功能，可以在pixel shader沒有修改深度、沒有進行discard的前提下，在pixel shading前就把被遮擋的fragment排除
* DirectX 11 and OpenGL 4.2 可以強制開啟early-z，但還是有一些限制

(3.10 介紹compute shader)