\chapter{はじめに}
高性能化や低消費電力を実現させるために，多くのアプリケーションにおいて専用アクセラレータが検討されてきた．
その中でも，動的計画法（Dynamic Programming, DP）によって解くことができる最適化問題の専用アクセラレータとして，
"Race Logic"と呼ばれる新しいコンピューティングのアプローチが提案された\cite{madhavan2014race}．
Race Logicの有効性は，CMOSを用いて実装されたDNAのグローバル配列アラインメントスコアを求める回路にて明らかにされている．

一方，ナノフォトニクスと呼ばれる新しい光素子技術が注目を集めている．
このナノフォトニクスを用いて機能を実現したデバイスをナノフォトニック・デバイスという．
ナノフォトニック・デバイスは光速度で演算を実現できる素子として注目されており，パタン検出機構や加算器などのアーキテクチャの検討がされている．

本研究では，ナノフォトニック・デバイスを用いたアーキテクチャの検討の
一環としてRace Logicの考えに基づくアクセラレータを構成することを目的とした．
本論文では，ナノフォトニック・デバイスを用いたDNAのグローバル配列アラインメントスコアを求める回路を提案し，
シミュレータを用いた回路の機能検証とモデル式を用いた評価を行うことでその有効性と実現に向けての問題点について検討する．

本論文の構成は以下の通りである．
第2章でRace Logic及び配列アラインメントの基本原理を説明し，
CMOSを用いて実装されたRace Logicに基づく回路例について述べる．
第3章では，光デバイスとナノフォトニクスの基本事項を説明し，
ナノフォトニック・デバイスを用いたRace Logicに基づく
DNAのグローバル配列アラインメントスコアを求める回路を提案する．
第4章では提案した回路に対してシミュレータを用いた検証とモデル式を用いた評価を行い，第5章でまとめを行う．

