## Exercise 3 -- 分频器

### Description

设计时序逻辑电路，搭建一个二分频器和一个四分频器。

clk_in为时钟输入，clk_out_1为二分频输出，clk_out_2为四分频输出；
rst_n为低电平复位信号，当复位信号有效时，输出立即归零。

### Points

1. 学习用always块描述时序逻辑。
2. 了解阻塞赋值（=）和非阻塞赋值（<=）。
3. 学习逻辑取反（!）和位取反（~）。

### Hints

[1]. always块内等号左边的变量必须是reg类型。

[2]. 对于时序逻辑电路，一个好的习惯是，只使用非阻塞赋值（<=）。

[3]. 注意位取反和逻辑取反的区别。
