# 計算機システム設計論用Verilogファイルリポジトリ  
---  

* t.v  
第１回で作ったコード  

* ex1/  
第2回で作ったコード群  
* ex2/  
第3回で作ったコード群。加算器。
* ex3/  
第4回で作ったコード群。カウンタ。
* ex4/  
第5回で作ったコード。One Hot State Machine   
bending_machine.vについて、tenがHIになるとstateが1になり、nstateが即2になる理由がわからん。  

