Especificação da Codificação das Instruções (ISA - 17 bits)

- Largura da Instrução: 17 bits
- Largura de Dados: 16 bits
- Número de Registradores: 9 (R0 a R8)
- Convenção: R0 não é fixo em zero pelo hardware (pode ser escrito), mas usado como base.
- Lógica Aritmética: O processador opera predominantemente no modo "Acumulador de 2 Operandos" (Dest <= Dest OP Src) para atender às restrições de sorteio.

FORMATO DAS INSTRUÇÕES

FORMATO R (Registrador-Registrador): 
[ OPCODE (4) | DEST/SRC1 (4) | SRC2 (4) | X (5) ]
Bits: [16:13] | [12:9]        | [8:5]    | [4:0]

FORMATO I (Imediato):
[ OPCODE (4) | DEST (4) | SRC1 (4) | IMEDIATO (5) ]
Bits: [16:13] | [12:9]   | [8:5]    | [4:0] (Compl. de 2)

FORMATO J (Salto):
[ OPCODE (4) | ENDEREÇO (13) ]
Bits: [16:13] | [12:0]

| Instrução           | Opcode | FMT | Operação (Hardware RTL)                                |
| :------------------ | :----- | :-- | :----------------------------------------------------- |
| NOP                 | 0000   | R   | Nenhuma                                                |
| ADD  Rt, Rs         | 0001   | R   | Rt <= Rt + Rs  (Acumula soma em Rt)                    |
| SUB  Rt, Rs         | 0010   | R   | Rt <= Rt - Rs  (Acumula subtração em Rt)               |
| CLR  Rt             | 0010   | R   | Pseudoinstrução: SUB Rt, Rt (Zera registrador)         |
| CMPR Rt, Rs         | 0011   | R   | Flags <= Rt - Rs                                       |
| OR   Rt, Rs         | 0100   | R   | Rt <= Rt OR Rs (Acumula OR lógico)                     |
| LW   Rt, (Rs)       | 0111   | I   | Rt <= RAM[Rs] (Lê da memória)                          |
| ADDI Rt, Imm        | 1000   | I   | Rt <= Rs + Imm (Soma Imediata)                         |
| LD   Rt, Imm        | 1000   | I   | Pseudoinstrução: CLR Rt; ADDI Rt, Imm                  |
| SW   Rt, (Rs)       | 1011   | I   | RAM[Rs] <= Rt (Escreve na memória)                     |
| BNE  Offset         | 1100   | J   | Se Z=0, PC <= PC + 1 + Offset                          |
| BLO  Offset         | 1101   | J   | Se C=1, PC <= PC + 1 + Offset (Branch if Lower/Borrow) |
| MOV  Rt, Rs         | 1110   | I   | Rt <= Rs + 0 (Cópia via ULA com Imediato 0)            |
| JMP  Endereco       | 1111   | J   | PC <= Endereco                                         |



