<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>AXI Interrupt Controller (INTC)中断控制器IP核 - 一般使用模式 - 编程随想</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="AXI Interrupt Controller (INTC)中断控制器IP核 - 一般使用模式" />
<meta property="og:description" content="AXI Interrupt Controller (INTC)中断控制器IP核 - 一般使用模式 逻辑部分 LogiCORE IP AXI 中断控制器(INTC)核心接收来自外围设备的多个中断输入，并将它们合并为系统处理器的中断输出。用于存储中断向量地址、检查、启用和确认中断的寄存器可以通过 AXI4-lite 接口访问。
特征 通过 AXI4-Lite界面进行登记。快速中断模式。支持最多32次中断。可级联以提供额外的中断输入。总线或单中断输出。中断请求之间的优先级由向量位置决定。最低有效位(LSB，在本例中为位0)具有最高的优先级中断启用寄存器选择性地启用单个中断输入。主启用寄存器以启用中断请求输出。（可以选择所有的中断是否输出）每个输入都可以根据边缘或水平灵敏度进行配置。输出中断请求引脚可配置为边缘或水平生成。可配置的软件中断能力。支持嵌套中断。硬件和软件向后兼容。 方框图 寄存器块: 此块包含控制寄存器和状态寄存器。它们通过 AXI4-lite 从接口访问。有关 AXI INTC核心寄存器的详细说明，请参阅寄存器空间。中断检测: 此块检测中断输入。它可以为每个中断输入配置电平检测或边缘检测。中断生成: 此块执行以下功能: 从中断控制器核心生成最终输出中断。中断灵敏度由配置参数决定。检查控制寄存器(MER 和 IER)中是否存在中断生成的启用条件。确认后重置中断。在 IVR 寄存器中写入活动中断的向量地址，并为挂起的中断启用 IPR 寄存器。 1 边缘敏感型和电平敏感型 边缘敏感性:当中断输入出现活动边缘且中断条件不存在时，记录一个新的中断条件。(活动边缘的极性，上升或下降，是每个输入选项。)无论是否启用中断，中断都会被记录下来，并被保留到确认为止。在此期间任何活动边缘都没有效果。级别敏感:当输入处于活动级别且中断条件不存在时，记录一个中断条件。(活动电平的极性，高或低，是每个输入的选项。)无论是否启用中断，中断都会被记录下来，即使在此期间输入电平变为非活动状态，中断也会被保留，直到被确认为止在边缘敏感中断的情况下，信号必须采样非活跃的一个时钟周期，然后活跃一个处理器时钟周期被检测。在电平敏感中断的情况下，信号必须采样至少活跃一个时钟周期才能被检测到。 2 快速中断模式 通过在中断模式寄存器(IMR)中设置相应的位来启用快速中断模式。中断向量地址取自相应的 IVAR 或 IVEAR寄存器，并通过 interrupt_address 端口发送给处理器。这使得处理器可以直接跳转到中断处理上。在快速中断模式下配置的中断通过处理器驱动的 processor_ack 端口得到确认。生成的 IRQ 被基于processor_ack 信号进行清除，并在processor_ack接收到后更新相应的 IAR 位。 3 级联模式 当系统需要超过32个中断时，有必要扩展 AXI INTC 核心能力来处理更多的中断。这可以通过实例化一个或多个额外的内核，并相应地设置级联模式参数来实现。
4 软件中断 该核心还支持数量可配置的软件中断，这些软件中断主要用于多处理器系统中的处理器间中断。这些中断是由写入中断状态寄存器的软件触发的。
5 嵌套中断 核心通过实现一个中断级别寄存器为嵌套中断提供支持。这可以被软件用来防止在处理中断时发生低优先级中断，从而允许在中断处理期间启用中断以立即获得高优先级中断。软件必须保存和恢复中断级别寄存器和返回地址。
因为在使用快速中断模式时，处理器直接跳转到唯一的中断向量地址来服务特定的中断，所以用户本身必须保存和恢复中断级别寄存器和返回地址。在正常中断模式下，这由软件驱动程序处理。
寄存器空间 Interrupt Status Register (ISR)中断状态寄存器 该寄存器中每一位可设置为一个中断状态，0为无中断，1为有中断可以通过软件生成中断，即寄存器中有效位数 = 硬件中断数 &#43; 软件中断数ISR 中的位与 IER 中的中断启用位无关。剩余位的数量的软件中断数由 Vivado Design Suite (参数 C_NUM_SW_INTR)的数量定义。 Interrupt Pending Register (IPR)中断挂起寄存器 这是 AXI INTC 中的一个可选只读寄存器，可以在 Vivado Design Suite Customize IP 对话框中通过选中 Enable Interrupt Pending Register (参数C_HAS_IPR)来设置。读取这个寄存器的内容表明是否存在同样启用的活动中断。这个寄存器通过将 INTC 的读取次数减少一次来减少中断处理延迟。这个寄存器中的每个位是 ISR 和 IER 中位的逻辑 AND。如果中断输入少于数据总线的宽度，则读取不存在的中断将返回零。 Interrupt Enable Register (IER)中断启用寄存器 这是一个读写寄存器。在这个寄存器中写入一个1到一个位将启用相应的 ISR 位，从而允许它影响 irq 输出。当中断被禁用时，中断事件会发生，但不会传递给处理器。禁用活动中断可以防止该中断影响 irq 输出，但是一旦重新启用该中断，该中断立即设置irq 输出。中断必须通过写入（Interrupt Acknowledge Register）中断确认寄存器来清除。 Interrupt Acknowledge Register (IAR)中断确认寄存器 IAR 是一个只写寄存器，用于清除与所选中断相关联的中断请求。在 IAR 中将1写入一个位将清除 ISR 中的相应位，并且还将清除 IAR 中的位本身。在快速中断模式下，IAR 中的位将通过使用 Processing_ ack 端口的信息自动清除。在正常的中断模式下，通过 AXI 接口写入寄存器来清除 IAR 中的位。在 IAR 中将1写入位位置，清除由相应的中断输入生成的中断请求。通过在 IER 中对相应位写入一个0而使中断将保持激活状态，直到通过确认它而被清除。 Set Interrupt Enables (SIE)设置中断启用 SIE 用于在单个比特位设置 IER 位，而不是使用读-修改-写序列。在 SIE 中写入一个1到一个位置会在 IER 中设置相应的位。SIE 在 AXI INTC 核心中是可选的，可以通过在 Vivado Design Suite Customize IP 对话框(参数 C_HAS_SIE)中选择 Enable Set Interrupt Enable Register 来启用。 Clear Interrupt Enables (CIE)清除中断启用 CIE 是用于在单个原子操作中清除 IER 位，而不是使用读-修改-写序列。在 CIE 中写入1到位位置将清除 IER 中的相应位。CIE 在 AXI INTC 核心中是可选的，可以通过在 Vivado Design Suite Customize IP 对话框(参数 C_HAS_CIE)中选择 Enable Clear Interrupt Enable Register 来启用。 Interrupt Vector Register (IVR)中断向量登记册 IVR 是一个只读寄存器，包含最高优先级、启用和活动中断输入的序号值。 INT0(始终是LSB)是优先级最高的中断输入，左边的每个连续输入的中断优先级相应较低。 如果没有中断输入是活跃的，那么 IVR包含所有的中断输入。IVR 可作为正确中断向量地址的索引。 Master Enable Register (MER)主启用寄存器 这是一个2位读写寄存器。最低有效位包含主启用(ME)位，下一位包含硬件中断启用(HIE)位。 将1写入 ME 位使 Irq输出信号成为可能。将0写入 ME 位禁用 Irq 输出，有效地屏蔽所有中断输入。HIE 位是一个 write-once位。写入1也禁用对此位的任何进一步更改，直到发生重置。在重置时，HIE位被重置为0，允许软件写入 ISR以产生用于测试目的的硬件中断，并禁用任何硬件中断输入。写一个1到这个位使硬件中断输入和禁用软件生成的输入。但是，使用C_NUM_SW_INTR配置的任何软件中断依旧是可写的。 Interrupt Mode Register(IMR)中断模式寄存器 此寄存器只有在 Vivado Design Suite (参数 C_HAS_IMR)中的 Customize IP对话框中选择“启用快速中断模式逻辑”时才存在。IMR 寄存器用于设置连接的中断模式。通过在 IMR中设置相应的中断位置，可以单独配置所有中断。将0写入任意位，以正常中断模式处理相应的中断。将1写入任意位，以快速中断模式处理相应的中断。IMR寄存器中未使用的位位置返回零。 Interrupt Level Register (ILR)中断级别寄存器 中断级别寄存器(ILR)是一个读写寄存器，它包含阻止生成处理器 IRQ 的最高优先级中断的序号值。ILR 提供了一种阻塞低优先级中断的方法，以支持嵌套中断处理。当 ILR 为0时，不允许中断生成 IRQ，当 ILR 为1时，只允许 INT(0)生成 IRQ，等等。如果允许所有中断生成 IRQ，则 ILR 应该包含所有中断。 Interrupt Vector Address Register (IVAR)中断向量地址登记册 Interrupt Vector Extended Address Register (IVEAR)中断向量扩展地址登记册 这些是读写寄存器，其数量由 Vivado Design Suite (参数 C_NUM_INTR_INPUTS 和 C_NUM_SW_INTR)中的 Customize IP 对话框中的外围中断数量软件中断数量定义。这些寄存器只有在选择了“启用快速中断逻辑”(参数 C_HAS_FAST)时才可用。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/posts/6f14e405a27a3e92edb3592504770659/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-08-04T19:12:25+08:00" />
<meta property="article:modified_time" content="2023-08-04T19:12:25+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程随想" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程随想</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">AXI Interrupt Controller (INTC)中断控制器IP核 - 一般使用模式</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h2><a id="AXI_Interrupt_Controller_INTCIP___0"></a>AXI Interrupt Controller (INTC)中断控制器IP核 - 一般使用模式</h2> 
<h3><a id="_1"></a>逻辑部分</h3> 
<p>LogiCORE IP AXI 中断控制器(INTC)核心接收来自外围设备的多个中断输入，并将它们<strong>合并为系统处理器的中断输出</strong>。用于<strong>存储中断向量地址</strong>、<strong>检查、启用和确认中断的寄存器</strong>可以通过 AXI4-lite 接口访问。</p> 
<h4><a id="_3"></a>特征</h4> 
<blockquote> 
 <ul><li>通过 AXI4-Lite界面进行登记。</li><li>快速中断模式。</li><li>支持最多<strong>32次中断</strong>。可级联以提供额外的中断输入。</li><li>总线或单中断输出。</li><li>中断请求之间的优先级由向量位置决定。<strong>最低有效位</strong>(LSB，在本例中为位0)具有最高的优先级</li><li>中断启用寄存器选择性地启用单个中断输入。</li><li>主启用寄存器以启用中断请求输出。<s>（可以选择所有的中断是否输出）</s></li><li>每个输入都可以根据<strong>边缘或水平灵敏度</strong>进行配置。</li><li>输出中断请求引脚可配置为<strong>边缘或水平</strong>生成。</li><li>可配置的软件中断能力。</li><li>支持嵌套中断。</li><li>硬件和软件向后兼容。</li></ul> 
</blockquote> 
<h4><a id="_17"></a>方框图</h4> 
<p><img src="https://images2.imgbox.com/c6/5e/a1ZyuH2q_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li><strong>寄存器块</strong>: 此块包含控制寄存器和状态寄存器。它们通过 AXI4-lite 从接口访问。有关 AXI INTC核心寄存器的详细说明，请参阅寄存器空间。</li><li><strong>中断检测</strong>: 此块检测中断输入。它可以为每个中断输入配置电平检测或边缘检测。</li><li><strong>中断生成</strong>: 此块执行以下功能: 
   <ul><li>从中断控制器核心生成最终输出中断。</li><li>中断灵敏度由配置参数决定。</li><li>检查控制寄存器(MER 和 IER)中是否存在中断生成的启用条件。</li><li>确认后重置中断。</li><li>在 IVR 寄存器中写入活动中断的向量地址，并为挂起的中断启用 IPR 寄存器。</li></ul> </li></ul> 
</blockquote> 
<h5><a id="1__27"></a>1 边缘敏感型和电平敏感型</h5> 
<p><img src="https://images2.imgbox.com/60/27/Dp697efX_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>边缘敏感性:当中断输入出现活动边缘且中断条件不存在时，记录一个新的中断条件。(活动边缘的极性，上升或下降，是每个输入选项。)无论是否启用中断，中断都会被记录下来，<strong>并被保留到确认为止</strong>。在此期间任何活动边缘都没有效果。</li><li>级别敏感:当输入处于活动级别且中断条件不存在时，记录一个中断条件。(活动电平的极性，高或低，是每个输入的选项。)无论是否启用中断，中断都会被记录下来，即使在此期间输入电平变为非活动状态，<strong>中断也会被保留，直到被确认为止</strong></li><li>在边缘敏感中断的情况下，信号必须采样<strong>非活跃的一个时钟周期</strong>，然后<strong>活跃一个处理器时钟周期</strong>被检测。</li><li>在电平敏感中断的情况下，信号必须采样<strong>至少活跃一个时钟周期</strong>才能被检测到。</li></ul> 
</blockquote> 
<h5><a id="2__35"></a>2 快速中断模式</h5> 
<blockquote> 
 <ul><li>通过在中断模式寄存器(IMR)中设置相应的位来启用快速中断模式。</li><li>中断向量地址取自相应的 IVAR 或 IVEAR寄存器，并通过 interrupt_address 端口发送给处理器。这使得处理器可以直接跳转到中断处理上。</li><li>在快速中断模式下配置的中断通过处理器驱动的 processor_ack 端口得到确认。生成的 IRQ 被基于processor_ack 信号进行清除，并在processor_ack接收到后更新相应的 IAR 位。</li></ul> 
</blockquote> 
<h5><a id="3__40"></a>3 级联模式</h5> 
<p>当系统需要超过32个中断时，有必要扩展 AXI INTC 核心能力来处理更多的中断。这可以通过实例化一个或多个额外的内核，并相应地设置级联模式参数来实现。</p> 
<h5><a id="4__42"></a>4 软件中断</h5> 
<p>该核心还支持数量可配置的软件中断，这些软件中断主要用于多处理器系统中的处理器间中断。这些中断是由写入中断状态寄存器的软件触发的。</p> 
<h5><a id="5__44"></a>5 嵌套中断</h5> 
<p>核心通过实现一个中断级别寄存器为嵌套中断提供支持。这可以被软件用来防止在处理中断时发生低优先级中断，从而允许在中断处理期间启用中断以立即获得高优先级中断。软件必须保存和恢复中断级别寄存器和返回地址。<br> 因为在使用快速中断模式时，处理器直接跳转到唯一的中断向量地址来服务特定的中断，所以用户本身必须保存和恢复中断级别寄存器和返回地址。在正常中断模式下，这由软件驱动程序处理。</p> 
<h4><a id="_47"></a>寄存器空间</h4> 
<p><img src="https://images2.imgbox.com/b4/f4/YLqErlN3_o.png" alt="在这里插入图片描述"></p> 
<h5><a id="Interrupt_Status_Register_ISR_49"></a>Interrupt Status Register (ISR)中断状态寄存器</h5> 
<p><img src="https://images2.imgbox.com/2d/20/tCvPvnBD_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>该寄存器中每一位可设置为一个中断状态，0为无中断，1为有中断</li><li>可以通过软件生成中断，即<strong>寄存器中有效位数 = 硬件中断数 + 软件中断数</strong></li><li>ISR 中的位与 IER 中的中断启用位无关。</li><li>剩余位的数量的软件中断数由 Vivado Design Suite (参数 C_NUM_SW_INTR)的数量定义。</li></ul> 
</blockquote> 
<h5><a id="Interrupt_Pending_Register_IPR_56"></a>Interrupt Pending Register (IPR)中断挂起寄存器</h5> 
<p><img src="https://images2.imgbox.com/45/78/28oe6lTj_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>这是 AXI INTC 中的一个可选只读寄存器，可以在 Vivado Design Suite Customize IP 对话框中通过选中 Enable Interrupt Pending Register (参数C_HAS_IPR)来设置。</li><li>读取这个寄存器的内容表明是否存在同样启用的活动中断。这个寄存器通过将 INTC 的读取次数减少一次来减少中断处理延迟。</li><li>这个寄存器中的每个位是 ISR 和 IER 中位的逻辑 AND。如果中断输入少于数据总线的宽度，则读取不存在的中断将返回零。</li></ul> 
</blockquote> 
<h5><a id="Interrupt_Enable_Register_IER_62"></a>Interrupt Enable Register (IER)中断启用寄存器</h5> 
<p><img src="https://images2.imgbox.com/71/24/h5XhQ9WL_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>这是一个读写寄存器。在这个寄存器中写入一个1到一个位将启用相应的 ISR 位，从而允许它影响 irq 输出。</li><li>当中断被禁用时，中断事件会发生，但不会传递给处理器。禁用活动中断可以防止该中断影响 irq 输出，但是一旦重新启用该中断，该中断立即设置irq 输出。</li><li>中断必须通过写入（Interrupt Acknowledge Register）中断确认寄存器来清除。</li></ul> 
</blockquote> 
<h5><a id="Interrupt_Acknowledge_Register_IAR_67"></a>Interrupt Acknowledge Register (IAR)中断确认寄存器</h5> 
<p><img src="https://images2.imgbox.com/74/35/GCQf8pSA_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>IAR 是一个只写寄存器，用于清除与所选中断相关联的中断请求。在 IAR 中将1写入一个位将清除 ISR 中的相应位，并且还将清除 IAR 中的位本身。</li><li>在<strong>快速中断模式</strong>下，IAR 中的位将通过使用 Processing_ ack 端口的信息自动清除。在正常的中断模式下，通过 <strong>AXI 接口写入寄存器</strong>来清除 IAR 中的位。</li><li>在 IAR 中将1写入位位置，清除由相应的中断输入生成的中断请求。通过在 IER 中对相应位写入一个0而使中断将保持激活状态，直到通过确认它而被清除。</li></ul> 
</blockquote> 
<h5><a id="Set_Interrupt_Enables_SIE_72"></a>Set Interrupt Enables (SIE)设置中断启用</h5> 
<p><img src="https://images2.imgbox.com/65/a8/Sd5c0VED_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>SIE 用于在单个比特位设置 IER 位，而不是使用读-修改-写序列。在 SIE 中写入一个1到一个位置会在 IER 中设置相应的位。</li><li>SIE 在 AXI INTC 核心中是可选的，可以通过在 Vivado Design Suite Customize IP 对话框(参数 C_HAS_SIE)中选择 Enable Set Interrupt Enable Register 来启用。</li></ul> 
</blockquote> 
<h5><a id="Clear_Interrupt_Enables_CIE_76"></a>Clear Interrupt Enables (CIE)清除中断启用</h5> 
<p><img src="https://images2.imgbox.com/3f/04/GvgAs8Aq_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>CIE 是用于在单个原子操作中清除 IER 位，而不是使用读-修改-写序列。在 CIE 中写入1到位位置将清除 IER 中的相应位。</li><li>CIE 在 AXI INTC 核心中是可选的，可以通过在 Vivado Design Suite Customize IP 对话框(参数 C_HAS_CIE)中选择 Enable Clear Interrupt Enable Register 来启用。</li></ul> 
</blockquote> 
<h5><a id="Interrupt_Vector_Register_IVR_80"></a>Interrupt Vector Register (IVR)中断向量登记册</h5> 
<p><img src="https://images2.imgbox.com/ee/d0/M8joEkrB_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>IVR 是一个只读寄存器，包含最高优先级、启用和活动中断输入的序号值。 INT0(始终是LSB)是优先级最高的中断输入，左边的每个连续输入的中断优先级相应较低。 如果没有中断输入是活跃的，那么 IVR</li><li>包含所有的中断输入。IVR 可作为正确中断向量地址的索引。</li></ul> 
</blockquote> 
<h5><a id="Master_Enable_Register_MER_84"></a>Master Enable Register (MER)主启用寄存器</h5> 
<p><img src="https://images2.imgbox.com/10/a3/d7woQEVv_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>这是一个2位读写寄存器。最低有效位包含<strong>主启用(ME)位</strong>，下一位包含<strong>硬件中断启用(HIE)位</strong>。 将1写入 ME 位使 Irq输出信号成为可能。将0写入 ME 位禁用 Irq 输出，有效地屏蔽所有中断输入。</li><li>HIE 位是一个 <strong>write-once</strong>位。写入1也禁用对此位的任何进一步更改，直到发生重置。</li><li>在重置时，HIE位被<strong>重置为0</strong>，允许软件写入 ISR以产生用于测试目的的硬件中断，并禁用任何硬件中断输入。<strong>写一个1</strong>到这个位使硬件中断输入和禁用软件生成的输入。但是，使用C_NUM_SW_INTR配置的任何软件中断依旧是可写的。</li></ul> 
</blockquote> 
<h5><a id="Interrupt_Mode_RegisterIMR_89"></a>Interrupt Mode Register(IMR)中断模式寄存器</h5> 
<p><img src="https://images2.imgbox.com/ce/49/XyEjsJgm_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>此寄存器只有在 Vivado Design Suite (参数 C_HAS_IMR)中的 Customize IP对话框中选择“启用快速中断模式逻辑”时才存在。</li><li>IMR 寄存器用于设置连接的中断模式。通过在 IMR中设置相应的中断位置，可以单独配置所有中断。</li><li>将0写入任意位，以正常中断模式处理相应的中断。将1写入任意位，以快速中断模式处理相应的中断。IMR寄存器中未使用的位位置返回零。</li></ul> 
</blockquote> 
<h5><a id="Interrupt_Level_Register_ILR_94"></a>Interrupt Level Register (ILR)中断级别寄存器</h5> 
<p><img src="https://images2.imgbox.com/9d/43/5UFKuMeg_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <ul><li>中断级别寄存器(ILR)是一个读写寄存器，它包含阻止生成处理器 IRQ 的最高优先级中断的序号值。ILR 提供了一种阻塞低优先级中断的方法，以支持嵌套中断处理。</li><li>当 ILR 为0时，不允许中断生成 IRQ，当 ILR 为1时，只允许 INT(0)生成 IRQ，等等。如果允许所有中断生成 IRQ，则 ILR 应该包含所有中断。</li></ul> 
</blockquote> 
<h5><a id="Interrupt_Vector_Address_Register_IVAR_98"></a>Interrupt Vector Address Register (IVAR)中断向量地址登记册</h5> 
<h5><a id="Interrupt_Vector_Extended_Address_Register_IVEAR_99"></a>Interrupt Vector Extended Address Register (IVEAR)中断向量扩展地址登记册</h5> 
<p><img src="https://images2.imgbox.com/7d/10/n8yiU5NT_o.png" alt="在这里插入图片描述"><br> <img src="https://images2.imgbox.com/be/18/vBqIGXmw_o.png" alt="在这里插入图片描述"></p> 
<blockquote> 
 <p>这些是读写寄存器，其数量由 Vivado Design Suite (参数 C_NUM_INTR_INPUTS 和 C_NUM_SW_INTR)中的 Customize IP 对话框中的外围中断数量软件中断数量定义。这些寄存器只有在选择了“启用快速中断逻辑”(参数 C_HAS_FAST)时才可用。</p> 
</blockquote> 
<h3><a id="_103"></a>官方设计指南</h3> 
<p>在上电或重置期间，AXI INTC 核心被初始化为禁用所有中断输入和中断请求输出的状态。为了使 AXI INTC 核心能够接受中断和请求服务，需要采取以下步骤:</p> 
<blockquote> 
 <p>1.对应于<strong>中断的 IER</strong> 中的每个位必须设置为1。这允许 AXI INTC 核心开始接收中断输入信号和软件中断。INT0具有最高的优先级，并且它对应于 IER 中的最低有效位(LSB)。<br> 2.MER 必须根据 AXI INTC 核心的预期用途进行编程。MER 中有两个位: 硬件中断启用(HIE)和主 IRQ 启用(ME)。必须<strong>设置 ME 位</strong>以启用中断请求输出。<br> 3.如果要<strong>执行硬件中断的软件测试，HIE 位必须保持在其重置值0</strong>。软件测试现在可以通过写一个1到 ISR 中与现有中断输入或软件中断相对应的任何位来进行。如果启用了中断，就会生成相应的中断请求，并且中断处理正常进行。<br> 4.在硬件中断的软件测试完成之后，或者如果没有执行测试，必须<strong>将1写入 HIE 位</strong>，该位允许硬件中断输入并禁用任何进一步的软件生成的硬件中断。<br> 5. 在1写入 HIE 位之后，对该位的任何进一步写入都没有效果。</p> 
</blockquote> 
<h4><a id="_110"></a>寄存器总结</h4> 
<table><thead><tr><th>地址偏移量</th><th>寄存器名称</th><th>寄存器作用</th></tr></thead><tbody><tr><td>00h</td><td>中断状态寄存器ISR</td><td>一般是外部输入，软件也可以配置软件中断。</td></tr><tr><td>04h</td><td>中断挂起寄存器IPR</td><td>本寄存器是ISR和IER的位与，便于查看</td></tr><tr><td>08h</td><td>中断挂起寄存器IER</td><td>只有本寄存器对应比特为1，中断事件才会输出</td></tr><tr><td>0ch</td><td>中断确认寄存器IAR</td><td>用于清除中断，写入1，清除ISR中对应比特位的高电平</td></tr><tr><td>10h</td><td>设置中断启用SIR</td><td>单比特设置IER，写入1拉高IER中对应位</td></tr><tr><td>14h</td><td>清除中断启用CIR</td><td>单比特设置IER，写入1清除IER中对应位</td></tr><tr><td>18h</td><td>中断向量登记册IVR</td><td>只读寄存器，确定现有中断优先级</td></tr><tr><td>1Ch</td><td>主启用寄存器MER</td><td>最低位为主启用(ME)位，次低位为硬件中断启用(HIE)位</td></tr><tr><td>20h</td><td>中断模式寄存器IMR</td><td>0为正常中断模式，1为快速中断处理模式</td></tr><tr><td>24h</td><td>中断级别寄存器ILR</td><td>限制优先级比ILR小的中断起作用</td></tr></tbody></table> 
<p><strong>主要是通过查看中断挂起寄存器（IPR）查看是否有中断，然后运行中断处理函数，最后清除中断。</strong></p> 
<pre><code>1.设置IER，确认中断数目
2.设置MER，开启中断
3.通过软件写入ISR，用软件模拟硬件中断
4.写入IAR，清除对应中断
5.设置MER，开启硬件中断
</code></pre> 
<h3><a id="_133"></a>级联模式中断（<s>未关注</s>）</h3> 
<h3><a id="IPBasic_Tab_134"></a>IP核界面桌面-Basic Tab</h3> 
<p><img src="https://images2.imgbox.com/82/7b/c3Bqnp9J_o.png" alt="在这里插入图片描述"><br> <strong>Enable Fast Interrupt Logic</strong>：此选项允许 AXI INTC 在快速中断模式下工作。在这种模式下，AXI INTC 使用interrupt_address信号提供中断向量地址，而处理器通过processor_ack信号确认中断。当选择单一中断输出时，快速中断模式不可用。<br> <strong>Peripheral Interrupts Type</strong>：</p> 
<blockquote> 
 <ul><li><strong>Interrupts type - Edge or Level</strong>：此选项用于将输入中断设置为 Edge（0）或 Level（1）类型。自动设定为边缘触发。</li><li><strong>Level type - High or Low</strong>：此选项用于将输入 Level 类型的中断设置为 High（1） 或 Low（0）。默认为高电平。</li><li><strong>Edge type - Rising or Falling</strong>：此选项用于将输入 Edge 类型的中断设置为“上升（1）”或“下降（0）”边缘。默认为上升。</li></ul> 
</blockquote> 
<p><strong>Processor Interrupt Type and Connection</strong>：</p> 
<ul><li><strong>Interrupt type</strong>：此选项用于将输出中断设置为 Edge 或 Level 类型。默认为0，且不建议修改。</li><li><strong>Level type</strong>：此选项用于将输出 Level 类型的中断设置为 High 或 Low。当中断类型设置为 Level 时显示。</li><li><strong>Edge type</strong>：此选项用于将输出边缘类型的中断设置为“上升”或“下降”边缘。当中断类型设置为 Edge 时显示。</li><li><strong>Interrupt Output Connection</strong>：选择中断输出连接总线接口。当连接到 MicroBlaze 和级联的 AXI 中断控制器时，通常使用总线。否则，在未启用快速模式中断且目标具有单个中断输入时，可以使用 Single。</li></ul> 
<h3><a id="IPAdvanced_Tab_148"></a>IP核界面桌面-Advanced Tab</h3> 
<p><img src="https://images2.imgbox.com/b5/9d/VrRCCejE_o.png" alt="在这里插入图片描述"></p> 
<p><strong>Register Usage</strong>：可以选择启用或者不启用某个寄存器<br> <strong>Cascade Mode Master</strong>：设置此选项将 AXI INTC 定义为级联模式主机。<br> <strong>Enable Asynchronous Clock Operation</strong>：启用此选项允许 AXI 时钟和处理器时钟异步运行。<br> <strong>Number of Software Interrupts</strong>：此选项允许选择软件中断的数量。需要注意的是，硬件中断和软件中断应该小于等于32.</p> 
<h3><a id="IPClocksTab_155"></a>IP核界面桌面-ClocksTab</h3> 
<p><img src="https://images2.imgbox.com/75/83/SVjPjGpg_o.png" alt="在这里插入图片描述">• s_axi_aclk frequency (MHz)- Sets the frequency for the input AXI clock<br> • processor_clk frequency (MHz)- Sets the frequency for the input processor clock</p> 
<h2><a id="SDK_158"></a>SDK实现（自己编写）</h2> 
<p><img src="https://images2.imgbox.com/77/3a/nQM15oQh_o.png" alt="在这里插入图片描述"><br> 在进行中断初始化，启用中断挂起和主启用中断打开后，使用软件向中断状态寄存器中写入1，果然输出中断。<br> <img src="https://images2.imgbox.com/1d/06/pBoNiqAF_o.png" alt="在这里插入图片描述"><br> 在检查中断状态寄存器和中断挂起寄存器后，发现有中断，就向中断确认寄存器IAR中该比特位置1，清除中断。</p> 
<ul><li>需要注意的是，必须是所有的中断都进行清除后，输出才会变为1.<br> <img src="https://images2.imgbox.com/fa/09/6V3PmsiS_o.png" alt="在这里插入图片描述"><br> 在向主启用寄存器中的硬件中断打开后，再向中断状态寄存器中对应逻辑中断的位写入中断就不起作用了。而只有对IP的软件中断对应的位写入中断才会发生中断。</li></ul> 
<h2><a id="SDK_166"></a>SDK实现（官方例程）</h2> 
<p><img src="https://images2.imgbox.com/58/85/YHgKIhIC_o.png" alt="在这里插入图片描述"></p> 
<pre><code>// 进行AXI INTR的初始化
Status = XIntc_Initialize(&amp;InterruptController, DeviceId);
</code></pre> 
<p><img src="https://images2.imgbox.com/62/03/wEYtXjYz_o.png" alt="在这里插入图片描述"></p> 
<pre><code>// 首先先清楚所有的中断，测试中断状态寄存器确实为全0
// 再软件生成一个中断，验证检测到中断且确实可以清楚该中断。则自我测试成功
Status = XIntc_SelfTest(&amp;InterruptController);
</code></pre> 
<p><img src="https://images2.imgbox.com/27/b9/2KgDa3ag_o.png" alt="在这里插入图片描述"></p> 
<pre><code>// 连接中断函数和对应的中断ID
Status = XIntc_Connect(XIntcInstancePtr, INTC_DEVICE_INT_ID, 		
	         (XInterruptHandler)DeviceDriverHandler, (void *)0);
// 打开主启用寄存器，分为硬件中断和软件中断两种
Status = XIntc_Start(XIntcInstancePtr, XIN_SIMULATION_MODE);
// 打开中断挂起寄存器，允许某些中断起作用
XIntc_Enable(XIntcInstancePtr, INTC_DEVICE_INT_ID);
// 中断例外三件套
Xil_ExceptionInit();
Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT,
				(Xil_ExceptionHandler)XIntc_InterruptHandler,
				XIntcInstancePtr)；
Xil_ExceptionEnable();
</code></pre> 
<p><img src="https://images2.imgbox.com/4b/7c/iLrYA713_o.png" alt="在这里插入图片描述"></p> 
<pre><code>// 使用软件为特定位添加中断
Status = XIntc_SimulateIntr(&amp;InterruptController, INTC_DEVICE_INT_ID);
</code></pre> 
<p><s>官方例程运行不起来？</s></p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/36f2f8a40170c27d8aae53b3a3884e40/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">kinbana discover 定时自动刷新</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/b09dc8db5988eea90f6e67dee150bb0b/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">C&#43;&#43; 一行代码删除string字符串中的“\n“、“\r“、“\t“ 和 所有空白字符</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2023 编程随想.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151182"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>