# MCY316 Leds7Seg
Это очень простой FPGA проект. 

В проекте установлен PLL, который из входной тактовой частоты 100МГц синтезирует две тактовый частоты clk50 (50МГц) и clk100 (100МГц). Сигнал тактирования clk100 идет на 32х битный двоичный счетчик. Самый старший байт этого счетчика отображается на 8ми светодиодах платы. Так же этот байт будет отображаться и на 7ми сегментном индикаторе (две старшие тетрады) в шестнадцатеричном виде. Счетчик сбрасывается в ноль при нажатии на кнопку key[0] или счетчик ведет счет в обратном направлении при нажатой кнопке платы key[1].

В этом проекте так же установлен модуль приёмника serial для приема байтов из последовательного порта. Установленная скорость приема 115200. Принятый байт отображается на 2х младших тетрадах семисегментного индикатора.

Предполагается совместная работа платы MCY316 и программатора JTAG MBFTDI. На программаторе стоит двухканальная микросхема FTDI которая и обеспечивает JTAG+последовательную передачу данных из ПК в плату и обратно.

На плате используется 7ми сегментный индикатор с динамической индикацией. Для обслуживания этого индикатора написан Verilog модуль seg4x7. Ему для работы как раз требуется тактирование clk50.
