# CPU
使用verilog实现简单的流水cpu，使用暂停流水线消解冲突。由于Verilog工程数件数过多，因此仅上传了源文件。

## 设计原理图

