Timing Analyzer report for weather_sensor
Sat Feb 10 22:58:33 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; weather_sensor                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 132.87 MHz ; 132.87 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.526 ; -750.992           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.431 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -294.452                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.526 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.931      ;
; -6.525 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.930      ;
; -6.523 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.928      ;
; -6.522 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.927      ;
; -6.520 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.925      ;
; -6.519 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.924      ;
; -6.518 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.923      ;
; -6.517 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.922      ;
; -6.517 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.922      ;
; -6.516 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.921      ;
; -6.411 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.842      ;
; -6.411 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.842      ;
; -6.411 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.842      ;
; -6.410 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.841      ;
; -6.410 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.841      ;
; -6.407 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.838      ;
; -6.240 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.645      ;
; -6.239 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.644      ;
; -6.237 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.642      ;
; -6.236 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.641      ;
; -6.234 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.639      ;
; -6.233 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.638      ;
; -6.233 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.638      ;
; -6.232 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.637      ;
; -6.232 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.637      ;
; -6.231 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.636      ;
; -6.231 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.636      ;
; -6.230 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.635      ;
; -6.230 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.635      ;
; -6.229 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.634      ;
; -6.227 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.632      ;
; -6.226 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.631      ;
; -6.225 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.630      ;
; -6.224 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.629      ;
; -6.224 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.629      ;
; -6.223 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.628      ;
; -6.212 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.618      ;
; -6.211 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.617      ;
; -6.209 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.615      ;
; -6.208 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.614      ;
; -6.206 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.612      ;
; -6.205 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.611      ;
; -6.204 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.610      ;
; -6.203 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.609      ;
; -6.203 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.609      ;
; -6.202 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.608      ;
; -6.177 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[1]  ; clk          ; clk         ; 1.000        ; 0.429      ; 7.607      ;
; -6.177 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[17] ; clk          ; clk         ; 1.000        ; 0.429      ; 7.607      ;
; -6.177 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[3]  ; clk          ; clk         ; 1.000        ; 0.429      ; 7.607      ;
; -6.176 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[16] ; clk          ; clk         ; 1.000        ; 0.429      ; 7.606      ;
; -6.175 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[19] ; clk          ; clk         ; 1.000        ; 0.429      ; 7.605      ;
; -6.175 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[29] ; clk          ; clk         ; 1.000        ; 0.429      ; 7.605      ;
; -6.132 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.537      ;
; -6.131 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.536      ;
; -6.129 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.534      ;
; -6.128 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.533      ;
; -6.126 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.531      ;
; -6.125 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.556      ;
; -6.125 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.556      ;
; -6.125 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.556      ;
; -6.125 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.530      ;
; -6.124 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.555      ;
; -6.124 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.555      ;
; -6.124 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.529      ;
; -6.123 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.528      ;
; -6.123 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.528      ;
; -6.122 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.527      ;
; -6.121 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.552      ;
; -6.118 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.549      ;
; -6.118 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.549      ;
; -6.118 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.549      ;
; -6.117 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.548      ;
; -6.117 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.548      ;
; -6.114 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.545      ;
; -6.107 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.512      ;
; -6.106 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.511      ;
; -6.104 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.509      ;
; -6.103 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.508      ;
; -6.101 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.506      ;
; -6.100 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.505      ;
; -6.099 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.504      ;
; -6.098 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.503      ;
; -6.098 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.503      ;
; -6.097 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.431      ; 7.529      ;
; -6.097 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.431      ; 7.529      ;
; -6.097 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.431      ; 7.529      ;
; -6.097 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.404      ; 7.502      ;
; -6.096 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.431      ; 7.528      ;
; -6.096 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.431      ; 7.528      ;
; -6.093 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.431      ; 7.525      ;
; -6.017 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.448      ;
; -6.017 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.448      ;
; -6.017 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.448      ;
; -6.016 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.447      ;
; -6.016 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.447      ;
; -6.015 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.421      ;
; -6.014 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.420      ;
; -6.013 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.430      ; 7.444      ;
; -6.012 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.418      ;
; -6.011 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.417      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                           ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; one_wire:dht22_one_wire|data_buff_reg[1]      ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; one_wire:dht22_one_wire|data_buff_reg[16]     ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; one_wire:dht22_one_wire|data_buff_reg[17]     ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; one_wire:dht22_one_wire|data_buff_reg[3]      ; one_wire:dht22_one_wire|data_buff_reg[3]      ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; one_wire:dht22_one_wire|data_buff_reg[19]     ; one_wire:dht22_one_wire|data_buff_reg[19]     ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; one_wire:dht22_one_wire|data_buff_reg[29]     ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[35]     ; one_wire:dht22_one_wire|data_buff_reg[35]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[36]     ; one_wire:dht22_one_wire|data_buff_reg[36]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[8]      ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[9]      ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[24]     ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[2]      ; one_wire:dht22_one_wire|data_buff_reg[2]      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[10]     ; one_wire:dht22_one_wire|data_buff_reg[10]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[11]     ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[26]     ; one_wire:dht22_one_wire|data_buff_reg[26]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[18]     ; one_wire:dht22_one_wire|data_buff_reg[18]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[27]     ; one_wire:dht22_one_wire|data_buff_reg[27]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[12]     ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[4]      ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[13]     ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[5]      ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[20]     ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[28]     ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[14]     ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[7]      ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[15]     ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[30]     ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; one_wire:dht22_one_wire|data_buff_reg[31]     ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[33]     ; one_wire:dht22_one_wire|data_buff_reg[33]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[32]     ; one_wire:dht22_one_wire|data_buff_reg[32]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[34]     ; one_wire:dht22_one_wire|data_buff_reg[34]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[37]     ; one_wire:dht22_one_wire|data_buff_reg[37]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[38]     ; one_wire:dht22_one_wire|data_buff_reg[38]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[39]     ; one_wire:dht22_one_wire|data_buff_reg[39]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[25]     ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[21]     ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[22]     ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[23]     ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[0]      ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[6]      ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; one_wire:dht22_one_wire|io_reg                ; one_wire:dht22_one_wire|io_reg                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|done_reg            ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; en_converter                                  ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; one_wire:dht22_one_wire|state.ST_IDLE         ; one_wire:dht22_one_wire|state.ST_IDLE         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count_reg[0]      ; one_wire:dht22_one_wire|bit_count_reg[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count_reg[1]      ; one_wire:dht22_one_wire|bit_count_reg[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count_reg[2]      ; one_wire:dht22_one_wire|bit_count_reg[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count_reg[3]      ; one_wire:dht22_one_wire|bit_count_reg[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count_reg[4]      ; one_wire:dht22_one_wire|bit_count_reg[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count_reg[5]      ; one_wire:dht22_one_wire|bit_count_reg[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|old_io_reg            ; one_wire:dht22_one_wire|old_io_reg            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.463 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.758      ;
; 0.464 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.508 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.511 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.805      ;
; 0.524 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.818      ;
; 0.524 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.818      ;
; 0.525 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.818      ;
; 0.527 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.821      ;
; 0.543 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_WAIT_4       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.837      ;
; 0.652 ; one_wire:dht22_one_wire|state.ST_WAIT_4       ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.946      ;
; 0.698 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[0]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.992      ;
; 0.720 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.013      ;
; 0.737 ; one_wire:dht22_one_wire|state.ST_WAIT_3       ; one_wire:dht22_one_wire|state.ST_SAMPLE       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.742 ; one_wire_count[10]                            ; one_wire_count[10]                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.037      ;
; 0.742 ; one_wire_count[4]                             ; one_wire_count[4]                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.037      ;
; 0.743 ; one_wire_count[9]                             ; one_wire_count[9]                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.038      ;
; 0.744 ; one_wire_count[6]                             ; one_wire_count[6]                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.039      ;
; 0.745 ; converter_count[4]                            ; converter_count[4]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; one_wire_count[7]                             ; one_wire_count[7]                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.040      ;
; 0.745 ; one_wire_count[5]                             ; one_wire_count[5]                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.040      ;
; 0.758 ; dec_to_bcd:dht22_data_bcd|done_reg            ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.052      ;
; 0.759 ; one_wire_count[12]                            ; one_wire_count[12]                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.760 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; one_wire_count[11]                            ; one_wire_count[11]                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; seg_display:display|count[1]                  ; seg_display:display|count[1]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; one_wire:dht22_one_wire|clks[15]              ; one_wire:dht22_one_wire|clks[15]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 144.15 MHz ; 144.15 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.937 ; -685.246          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -294.452                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.937 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.320      ;
; -5.936 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.319      ;
; -5.934 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.317      ;
; -5.934 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.317      ;
; -5.931 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.314      ;
; -5.930 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.313      ;
; -5.930 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.313      ;
; -5.929 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.312      ;
; -5.928 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.311      ;
; -5.928 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.311      ;
; -5.863 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.273      ;
; -5.863 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.273      ;
; -5.862 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.272      ;
; -5.862 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.272      ;
; -5.862 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.272      ;
; -5.859 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.269      ;
; -5.758 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.141      ;
; -5.757 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.140      ;
; -5.755 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.138      ;
; -5.755 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.138      ;
; -5.752 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.135      ;
; -5.751 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.134      ;
; -5.751 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.134      ;
; -5.750 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.133      ;
; -5.749 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.132      ;
; -5.749 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.132      ;
; -5.736 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.119      ;
; -5.735 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.118      ;
; -5.733 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.116      ;
; -5.733 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.116      ;
; -5.730 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.113      ;
; -5.729 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.112      ;
; -5.729 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.112      ;
; -5.728 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.111      ;
; -5.727 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.110      ;
; -5.727 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.110      ;
; -5.711 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.096      ;
; -5.710 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.095      ;
; -5.708 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.093      ;
; -5.708 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.093      ;
; -5.705 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.090      ;
; -5.704 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.089      ;
; -5.704 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.089      ;
; -5.703 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.088      ;
; -5.702 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.087      ;
; -5.702 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.383      ; 7.087      ;
; -5.684 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.094      ;
; -5.684 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.094      ;
; -5.683 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.093      ;
; -5.683 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.093      ;
; -5.683 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.093      ;
; -5.680 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.090      ;
; -5.672 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.055      ;
; -5.671 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.054      ;
; -5.669 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.052      ;
; -5.669 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.052      ;
; -5.666 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.049      ;
; -5.665 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.048      ;
; -5.665 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.048      ;
; -5.664 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.047      ;
; -5.663 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.046      ;
; -5.663 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.381      ; 7.046      ;
; -5.662 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.072      ;
; -5.662 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.072      ;
; -5.661 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.071      ;
; -5.661 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.071      ;
; -5.661 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.071      ;
; -5.658 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.068      ;
; -5.637 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.410      ; 7.049      ;
; -5.637 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.410      ; 7.049      ;
; -5.636 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.410      ; 7.048      ;
; -5.636 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.410      ; 7.048      ;
; -5.636 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.410      ; 7.048      ;
; -5.633 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.410      ; 7.045      ;
; -5.629 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[1]  ; clk          ; clk         ; 1.000        ; 0.408      ; 7.039      ;
; -5.629 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[17] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.039      ;
; -5.628 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[16] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.038      ;
; -5.628 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[3]  ; clk          ; clk         ; 1.000        ; 0.408      ; 7.038      ;
; -5.627 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[19] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.037      ;
; -5.627 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[29] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.037      ;
; -5.598 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.008      ;
; -5.598 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.008      ;
; -5.597 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.007      ;
; -5.597 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.007      ;
; -5.597 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.007      ;
; -5.594 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.408      ; 7.004      ;
; -5.568 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.951      ;
; -5.567 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.950      ;
; -5.565 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.948      ;
; -5.565 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.948      ;
; -5.562 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.945      ;
; -5.561 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.944      ;
; -5.561 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.944      ;
; -5.560 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.943      ;
; -5.559 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.942      ;
; -5.559 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.381      ; 6.942      ;
; -5.494 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.408      ; 6.904      ;
; -5.494 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.408      ; 6.904      ;
; -5.493 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.408      ; 6.903      ;
; -5.493 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.408      ; 6.903      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[1]      ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[16]     ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[17]     ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[3]      ; one_wire:dht22_one_wire|data_buff_reg[3]      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[26]     ; one_wire:dht22_one_wire|data_buff_reg[26]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[27]     ; one_wire:dht22_one_wire|data_buff_reg[27]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[19]     ; one_wire:dht22_one_wire|data_buff_reg[19]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[20]     ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[28]     ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[29]     ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[30]     ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; one_wire:dht22_one_wire|data_buff_reg[31]     ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[35]     ; one_wire:dht22_one_wire|data_buff_reg[35]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[36]     ; one_wire:dht22_one_wire|data_buff_reg[36]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[8]      ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[9]      ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[24]     ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[2]      ; one_wire:dht22_one_wire|data_buff_reg[2]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[10]     ; one_wire:dht22_one_wire|data_buff_reg[10]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[11]     ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[18]     ; one_wire:dht22_one_wire|data_buff_reg[18]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[12]     ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[4]      ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[13]     ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[5]      ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[14]     ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[7]      ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; one_wire:dht22_one_wire|data_buff_reg[15]     ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[33]     ; one_wire:dht22_one_wire|data_buff_reg[33]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[32]     ; one_wire:dht22_one_wire|data_buff_reg[32]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[34]     ; one_wire:dht22_one_wire|data_buff_reg[34]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[37]     ; one_wire:dht22_one_wire|data_buff_reg[37]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[38]     ; one_wire:dht22_one_wire|data_buff_reg[38]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[39]     ; one_wire:dht22_one_wire|data_buff_reg[39]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[0]      ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[25]     ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[21]     ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[6]      ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[22]     ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[23]     ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|done_reg            ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; en_converter                                  ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|io_reg                ; one_wire:dht22_one_wire|io_reg                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|state.ST_IDLE         ; one_wire:dht22_one_wire|state.ST_IDLE         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|bit_count_reg[0]      ; one_wire:dht22_one_wire|bit_count_reg[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|bit_count_reg[1]      ; one_wire:dht22_one_wire|bit_count_reg[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|bit_count_reg[2]      ; one_wire:dht22_one_wire|bit_count_reg[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|bit_count_reg[3]      ; one_wire:dht22_one_wire|bit_count_reg[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|bit_count_reg[4]      ; one_wire:dht22_one_wire|bit_count_reg[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|bit_count_reg[5]      ; one_wire:dht22_one_wire|bit_count_reg[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|old_io_reg            ; one_wire:dht22_one_wire|old_io_reg            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.415 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.416 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.468 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.471 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.486 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.489 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.758      ;
; 0.492 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.761      ;
; 0.495 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.763      ;
; 0.511 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_WAIT_4       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.778      ;
; 0.609 ; one_wire:dht22_one_wire|state.ST_WAIT_4       ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.645 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.658 ; one_wire:dht22_one_wire|state.ST_WAIT_3       ; one_wire:dht22_one_wire|state.ST_SAMPLE       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.924      ;
; 0.667 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.935      ;
; 0.690 ; one_wire_count[10]                            ; one_wire_count[10]                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.959      ;
; 0.691 ; one_wire_count[9]                             ; one_wire_count[9]                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.960      ;
; 0.691 ; one_wire_count[4]                             ; one_wire_count[4]                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.960      ;
; 0.692 ; one_wire_count[6]                             ; one_wire_count[6]                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.961      ;
; 0.694 ; converter_count[4]                            ; converter_count[4]                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.963      ;
; 0.696 ; one_wire:dht22_one_wire|state.ST_CHECK        ; en_dht22                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; one_wire_count[7]                             ; one_wire_count[7]                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.965      ;
; 0.696 ; one_wire_count[5]                             ; one_wire_count[5]                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.965      ;
; 0.703 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.972      ;
; 0.704 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; one_wire_count[17]                            ; one_wire_count[17]                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; one_wire_count[12]                            ; one_wire_count[12]                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; one_wire_count[11]                            ; one_wire_count[11]                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; seg_display:display|count[1]                  ; seg_display:display|count[1]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.706 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; one_wire_count[25]                            ; one_wire_count[25]                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.975      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.384 ; -219.379          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -258.846                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.384 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.529      ;
; -2.383 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.528      ;
; -2.381 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.526      ;
; -2.380 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.525      ;
; -2.378 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.523      ;
; -2.377 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.522      ;
; -2.376 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.521      ;
; -2.376 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.521      ;
; -2.375 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.520      ;
; -2.374 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.519      ;
; -2.245 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.408      ;
; -2.244 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.407      ;
; -2.244 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.407      ;
; -2.244 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.407      ;
; -2.243 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.406      ;
; -2.240 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[28] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.403      ;
; -2.225 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.370      ;
; -2.224 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.369      ;
; -2.224 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.369      ;
; -2.223 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.368      ;
; -2.222 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.367      ;
; -2.221 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.366      ;
; -2.221 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.366      ;
; -2.220 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.365      ;
; -2.219 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.364      ;
; -2.218 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.363      ;
; -2.218 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.363      ;
; -2.217 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.362      ;
; -2.217 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.362      ;
; -2.217 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.362      ;
; -2.216 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.361      ;
; -2.216 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.361      ;
; -2.216 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.361      ;
; -2.215 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.360      ;
; -2.215 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.360      ;
; -2.214 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.359      ;
; -2.189 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.336      ;
; -2.189 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.334      ;
; -2.188 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.335      ;
; -2.188 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.333      ;
; -2.186 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.333      ;
; -2.186 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.331      ;
; -2.185 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.332      ;
; -2.185 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.330      ;
; -2.183 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.330      ;
; -2.183 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.328      ;
; -2.182 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.329      ;
; -2.182 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.327      ;
; -2.181 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.328      ;
; -2.181 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.328      ;
; -2.181 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.326      ;
; -2.181 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.326      ;
; -2.180 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.327      ;
; -2.180 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.325      ;
; -2.179 ; one_wire:dht22_one_wire|clk_stamp_reg[1] ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.326      ;
; -2.179 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.324      ;
; -2.162 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.307      ;
; -2.161 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[1]  ; clk          ; clk         ; 1.000        ; 0.175      ; 3.323      ;
; -2.161 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[17] ; clk          ; clk         ; 1.000        ; 0.175      ; 3.323      ;
; -2.161 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.306      ;
; -2.160 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[16] ; clk          ; clk         ; 1.000        ; 0.175      ; 3.322      ;
; -2.160 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[3]  ; clk          ; clk         ; 1.000        ; 0.175      ; 3.322      ;
; -2.159 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[19] ; clk          ; clk         ; 1.000        ; 0.175      ; 3.321      ;
; -2.159 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[29] ; clk          ; clk         ; 1.000        ; 0.175      ; 3.321      ;
; -2.159 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.304      ;
; -2.158 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.303      ;
; -2.156 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.301      ;
; -2.155 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.300      ;
; -2.154 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.299      ;
; -2.154 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.299      ;
; -2.153 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.298      ;
; -2.152 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.297      ;
; -2.121 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.268      ;
; -2.120 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.267      ;
; -2.118 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[23] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.263      ;
; -2.118 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.265      ;
; -2.117 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[25] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.262      ;
; -2.117 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.264      ;
; -2.115 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[33] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.260      ;
; -2.115 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.262      ;
; -2.114 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[39] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.259      ;
; -2.114 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.261      ;
; -2.113 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.260      ;
; -2.113 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.260      ;
; -2.112 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[34] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.257      ;
; -2.112 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.259      ;
; -2.111 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[38] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.256      ;
; -2.111 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.258      ;
; -2.110 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[32] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.255      ;
; -2.110 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[37] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.255      ;
; -2.109 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[22] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.254      ;
; -2.108 ; one_wire:dht22_one_wire|clks[3]          ; one_wire:dht22_one_wire|data_buff_reg[21] ; clk          ; clk         ; 1.000        ; 0.158      ; 3.253      ;
; -2.086 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.249      ;
; -2.085 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.248      ;
; -2.085 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.248      ;
; -2.085 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[30] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.248      ;
; -2.085 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[31] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.248      ;
; -2.084 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[27] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.247      ;
; -2.084 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[26] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.247      ;
; -2.084 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[20] ; clk          ; clk         ; 1.000        ; 0.176      ; 3.247      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[33]     ; one_wire:dht22_one_wire|data_buff_reg[33]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[32]     ; one_wire:dht22_one_wire|data_buff_reg[32]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[34]     ; one_wire:dht22_one_wire|data_buff_reg[34]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[37]     ; one_wire:dht22_one_wire|data_buff_reg[37]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[38]     ; one_wire:dht22_one_wire|data_buff_reg[38]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[39]     ; one_wire:dht22_one_wire|data_buff_reg[39]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[1]      ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[16]     ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[25]     ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[17]     ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[3]      ; one_wire:dht22_one_wire|data_buff_reg[3]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[26]     ; one_wire:dht22_one_wire|data_buff_reg[26]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[27]     ; one_wire:dht22_one_wire|data_buff_reg[27]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[19]     ; one_wire:dht22_one_wire|data_buff_reg[19]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[20]     ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[28]     ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[21]     ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[29]     ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[22]     ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[30]     ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[31]     ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[23]     ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[35]     ; one_wire:dht22_one_wire|data_buff_reg[35]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[36]     ; one_wire:dht22_one_wire|data_buff_reg[36]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[8]      ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[0]      ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[9]      ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[24]     ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[2]      ; one_wire:dht22_one_wire|data_buff_reg[2]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[10]     ; one_wire:dht22_one_wire|data_buff_reg[10]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[11]     ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[18]     ; one_wire:dht22_one_wire|data_buff_reg[18]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[12]     ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[4]      ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[13]     ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[5]      ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[14]     ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[6]      ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[7]      ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[15]     ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|io_reg                ; one_wire:dht22_one_wire|io_reg                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|done_reg            ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; en_converter                                  ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|state.ST_IDLE         ; one_wire:dht22_one_wire|state.ST_IDLE         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count_reg[0]      ; one_wire:dht22_one_wire|bit_count_reg[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count_reg[1]      ; one_wire:dht22_one_wire|bit_count_reg[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count_reg[2]      ; one_wire:dht22_one_wire|bit_count_reg[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count_reg[3]      ; one_wire:dht22_one_wire|bit_count_reg[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count_reg[4]      ; one_wire:dht22_one_wire|bit_count_reg[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count_reg[5]      ; one_wire:dht22_one_wire|bit_count_reg[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|old_io_reg            ; one_wire:dht22_one_wire|old_io_reg            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.202 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.324      ;
; 0.205 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.327      ;
; 0.208 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.330      ;
; 0.208 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.210 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.332      ;
; 0.214 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.217 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_WAIT_4       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.259 ; one_wire:dht22_one_wire|state.ST_WAIT_4       ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.267 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.278 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.278 ; one_wire:dht22_one_wire|state.ST_WAIT_3       ; one_wire:dht22_one_wire|state.ST_SAMPLE       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.397      ;
; 0.296 ; one_wire_count[10]                            ; one_wire_count[10]                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.418      ;
; 0.296 ; one_wire_count[9]                             ; one_wire_count[9]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.418      ;
; 0.296 ; one_wire_count[6]                             ; one_wire_count[6]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.418      ;
; 0.296 ; one_wire_count[4]                             ; one_wire_count[4]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.418      ;
; 0.298 ; converter_count[4]                            ; converter_count[4]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; one_wire_count[7]                             ; one_wire_count[7]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; one_wire_count[5]                             ; one_wire_count[5]                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.299 ; one_wire:dht22_one_wire|state.ST_CHECK        ; en_dht22                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.303 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; one_wire_count[12]                            ; one_wire_count[12]                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; one_wire_count[11]                            ; one_wire_count[11]                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; dec_to_bcd:dht22_data_bcd|done_reg            ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; seg_display:display|count[1]                  ; seg_display:display|count[1]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.526   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.526   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -750.992 ; 0.0   ; 0.0      ; 0.0     ; -294.452            ;
;  clk             ; -750.992 ; 0.000 ; N/A      ; N/A     ; -294.452            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; io                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21604    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21604    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 197   ; 197  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 150   ; 150  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Feb 10 22:58:31 2024
Info: Command: quartus_sta weather_sensor -c weather_sensor
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'weather_sensor.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.526
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.526            -750.992 clk 
Info (332146): Worst-case hold slack is 0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.431               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -294.452 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.937
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.937            -685.246 clk 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.381               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -294.452 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.384            -219.379 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -258.846 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4732 megabytes
    Info: Processing ended: Sat Feb 10 22:58:33 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


