<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(230,220)" to="(290,220)"/>
    <wire from="(110,110)" to="(150,110)"/>
    <wire from="(190,220)" to="(230,220)"/>
    <wire from="(230,190)" to="(230,220)"/>
    <wire from="(120,150)" to="(220,150)"/>
    <wire from="(140,190)" to="(230,190)"/>
    <wire from="(50,130)" to="(50,170)"/>
    <wire from="(50,170)" to="(50,210)"/>
    <wire from="(220,110)" to="(220,150)"/>
    <wire from="(40,220)" to="(60,220)"/>
    <wire from="(40,110)" to="(60,110)"/>
    <wire from="(110,220)" to="(130,220)"/>
    <wire from="(140,130)" to="(150,130)"/>
    <wire from="(210,110)" to="(220,110)"/>
    <wire from="(40,170)" to="(50,170)"/>
    <wire from="(50,130)" to="(60,130)"/>
    <wire from="(50,210)" to="(60,210)"/>
    <wire from="(120,210)" to="(130,210)"/>
    <wire from="(220,110)" to="(290,110)"/>
    <wire from="(120,150)" to="(120,210)"/>
    <wire from="(140,130)" to="(140,190)"/>
    <comp lib="0" loc="(290,110)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Q"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(190,220)" name="NOR Gate"/>
    <comp lib="0" loc="(290,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="!Q"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(40,110)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="S"/>
    </comp>
    <comp lib="1" loc="(110,220)" name="AND Gate"/>
    <comp lib="0" loc="(40,170)" name="Clock">
      <a name="label" val="ะก"/>
    </comp>
    <comp lib="1" loc="(110,110)" name="AND Gate"/>
    <comp lib="1" loc="(210,110)" name="NOR Gate"/>
    <comp lib="0" loc="(40,220)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="R"/>
    </comp>
  </circuit>
</project>
