Fitter report for vhdl-jtag
Tue Apr  7 01:01:39 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. All Package Pins
 11. I/O Standard
 12. Dedicated Inputs I/O
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Other Routing Usage Summary
 19. LAB Macrocells
 20. Parallel Expander
 21. Logic Cell Interconnection
 22. Fitter Device Options
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Tue Apr  7 01:01:39 2015           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; vhdl-jtag                                       ;
; Top-level Entity Name     ; jtagger                                         ;
; Family                    ; MAX3000A                                        ;
; Device                    ; EPM3064ATC44-10                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 53 / 64 ( 83 % )                                ;
; Total pins                ; 24 / 34 ( 71 % )                                ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM3064ATC44-10 ;               ;
; Fitter Effort                                                              ; Standard Fit    ; Auto Fit      ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/cmp/git/jtagger/vhdl-jtag/output_files/vhdl-jtag.pin.


+-------------------------------------------------+
; Fitter Resource Usage Summary                   ;
+------------------------------+------------------+
; Resource                     ; Usage            ;
+------------------------------+------------------+
; Logic cells                  ; 53 / 64 ( 83 % ) ;
; Registers                    ; 42 / 64 ( 66 % ) ;
; Number of pterms used        ; 124              ;
; I/O pins                     ; 24 / 34 ( 71 % ) ;
;     -- Clock pins            ; 2 / 2 ( 100 % )  ;
;     -- Dedicated input pins  ; 0 / 2 ( 0 % )    ;
;                              ;                  ;
; Global signals               ; 1                ;
; Shareable expanders          ; 0 / 64 ( 0 % )   ;
; Parallel expanders           ; 5 / 60 ( 8 % )   ;
; Cells using turbo bit        ; 53 / 64 ( 83 % ) ;
; Maximum fan-out              ; 42               ;
; Highest non-global fan-out   ; 37               ;
; Total fan-out                ; 265              ;
; Average fan-out              ; 3.44             ;
+------------------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                           ;
+-----------------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name            ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+-----------------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; clk             ; 37    ; --       ; --  ; 42                    ; 0                  ; yes    ; 3.3-V LVTTL  ; User                 ;
; cpld_sel_asynch ; 22    ; --       ; 3   ; 1                     ; 0                  ; no     ; 3.3-V LVTTL  ; User                 ;
; gpi[0]          ; 43    ; --       ; 1   ; 1                     ; 0                  ; no     ; 3.3-V LVTTL  ; User                 ;
; gpi[1]          ; 28    ; --       ; 4   ; 1                     ; 0                  ; no     ; 3.3-V LVTTL  ; Fitter               ;
; pc_tck          ; 27    ; --       ; 4   ; 0                     ; 0                  ; no     ; 3.3-V LVTTL  ; User                 ;
; pc_tdi          ; 25    ; --       ; 3   ; 2                     ; 0                  ; no     ; 3.3-V LVTTL  ; User                 ;
; pc_tms          ; 23    ; --       ; 3   ; 1                     ; 0                  ; no     ; 3.3-V LVTTL  ; User                 ;
; tck_clk         ; 40    ; --       ; --  ; 25                    ; 0                  ; no     ; 3.3-V LVTTL  ; User                 ;
+-----------------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; gpo[0] ; 31    ; --       ; 4   ; no              ; no             ; no         ; no            ; 3.3-V LVTTL  ; User                 ; 10 pF ; -                    ; -                   ;
; gpo[1] ; 34    ; --       ; 4   ; no              ; no             ; no         ; no            ; 3.3-V LVTTL  ; User                 ; 10 pF ; -                    ; -                   ;
; gpo[2] ; 35    ; --       ; 4   ; no              ; no             ; no         ; no            ; 3.3-V LVTTL  ; User                 ; 10 pF ; -                    ; -                   ;
; pc_tdo ; 33    ; --       ; 4   ; no              ; no             ; no         ; no            ; 3.3-V LVTTL  ; User                 ; 10 pF ; -                    ; -                   ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                         ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; gpio[0]  ; 13    ; --       ; 2   ; 1                     ; 0                  ; no     ; no              ; no             ; no         ; 3.3-V LVTTL  ; User                 ; 10 pF ; gpio[0]~en           ; -                   ;
; gpio[1]  ; 2     ; --       ; 1   ; 1                     ; 0                  ; no     ; no              ; no             ; no         ; 3.3-V LVTTL  ; User                 ; 10 pF ; gpio[1]~en           ; -                   ;
; gpio[2]  ; 44    ; --       ; 1   ; 1                     ; 0                  ; no     ; no              ; no             ; no         ; 3.3-V LVTTL  ; User                 ; 10 pF ; gpio[2]~en           ; -                   ;
; gpio[3]  ; 42    ; --       ; 1   ; 1                     ; 0                  ; no     ; no              ; no             ; no         ; 3.3-V LVTTL  ; User                 ; 10 pF ; gpio[3]~en           ; -                   ;
; targ_tck ; 5     ; --       ; 1   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; 3.3-V LVTTL  ; User                 ; 10 pF ; process_1~1          ; -                   ;
; targ_tdi ; 12    ; --       ; 2   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; 3.3-V LVTTL  ; User                 ; 10 pF ; process_1~1          ; -                   ;
; targ_tdo ; 3     ; --       ; 1   ; 1                     ; 0                  ; no     ; no              ; no             ; yes        ; 3.3-V LVTTL  ; User                 ; 10 pF ; ~VCC~0 (inverted)    ; -                   ;
; targ_tms ; 10    ; --       ; 2   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; 3.3-V LVTTL  ; User                 ; 10 pF ; process_1~1          ; -                   ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                       ;
+----------+------------+----------+-----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage  ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+-----------------+--------+--------------+---------+-----------------+
; 1        ; 6          ; --       ; TDI             ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 2        ; 7          ; --       ; gpio[1]         ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 3        ; 8          ; --       ; targ_tdo        ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 4        ; 9          ; --       ; GND             ; gnd    ;              ;         ;                 ;
; 5        ; 10         ; --       ; targ_tck        ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 6        ; 11         ; --       ; RESERVED        ;        ;              ;         ;                 ;
; 7        ; 12         ; --       ; TMS             ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 8        ; 13         ; --       ; RESERVED        ;        ;              ;         ;                 ;
; 9        ; 14         ; --       ; VCCIO           ; power  ;              ; 3.3V    ;                 ;
; 10       ; 15         ; --       ; targ_tms        ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 11       ; 16         ; --       ; GND             ; gnd    ;              ;         ;                 ;
; 12       ; 17         ; --       ; targ_tdi        ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 13       ; 18         ; --       ; gpio[0]         ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 14       ; 19         ; --       ; RESERVED        ;        ;              ;         ;                 ;
; 15       ; 20         ; --       ; RESERVED        ;        ;              ;         ;                 ;
; 16       ; 21         ; --       ; GND             ; gnd    ;              ;         ;                 ;
; 17       ; 22         ; --       ; VCCINT          ; power  ;              ; 3.3V    ;                 ;
; 18       ; 23         ; --       ; RESERVED        ;        ;              ;         ;                 ;
; 19       ; 24         ; --       ; RESERVED        ;        ;              ;         ;                 ;
; 20       ; 25         ; --       ; RESERVED        ;        ;              ;         ;                 ;
; 21       ; 26         ; --       ; RESERVED        ;        ;              ;         ;                 ;
; 22       ; 27         ; --       ; cpld_sel_asynch ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 23       ; 28         ; --       ; pc_tms          ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 24       ; 29         ; --       ; GND             ; gnd    ;              ;         ;                 ;
; 25       ; 30         ; --       ; pc_tdi          ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 26       ; 31         ; --       ; TCK             ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 27       ; 32         ; --       ; pc_tck          ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 28       ; 33         ; --       ; gpi[1]          ; input  ; 3.3-V LVTTL  ;         ; N               ;
; 29       ; 34         ; --       ; VCCIO           ; power  ;              ; 3.3V    ;                 ;
; 30       ; 35         ; --       ; GND             ; gnd    ;              ;         ;                 ;
; 31       ; 36         ; --       ; gpo[0]          ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 32       ; 37         ; --       ; TDO             ; output ; 3.3-V LVTTL  ;         ; N               ;
; 33       ; 38         ; --       ; pc_tdo          ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 34       ; 39         ; --       ; gpo[1]          ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 35       ; 40         ; --       ; gpo[2]          ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 36       ; 41         ; --       ; GND             ; gnd    ;              ;         ;                 ;
; 37       ; 42         ; --       ; clk             ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 38       ; 43         ; --       ; GND+            ;        ;              ;         ;                 ;
; 39       ; 0          ; --       ; GND+            ;        ;              ;         ;                 ;
; 40       ; 1          ; --       ; tck_clk         ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 41       ; 2          ; --       ; VCCINT          ; power  ;              ; 3.3V    ;                 ;
; 42       ; 3          ; --       ; gpio[3]         ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 43       ; 4          ; --       ; gpi[0]          ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 44       ; 5          ; --       ; gpio[2]         ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
+----------+------------+----------+-----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; 3.3-V LVTTL  ; -          ; 2                    ; 0                 ; 0                 ; 2     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+-----------------------------------------------------------------------+
; Dedicated Inputs I/O                                                  ;
+---------+-------+-------+-------+--------------+------------+---------+
; Name    ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+---------+-------+-------+-------+--------------+------------+---------+
; clk     ; 37    ; Input ; --    ; 3.3-V LVTTL  ; -          ; 0 mA    ;
; tck_clk ; 40    ; Input ; --    ; 3.3-V LVTTL  ; -          ; 0 mA    ;
+---------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |jtagger                   ; 53         ; 24   ; |jtagger            ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+---------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                         ;
+------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name             ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------------+----------+---------+--------------+--------+----------------------+------------------+
; clk              ; PIN_37   ; 42      ; Clock        ; yes    ; On                   ; --               ;
; cpld_sel         ; LC42     ; 37      ; Clock enable ; no     ; --                   ; --               ;
; cpld_sel_delayed ; LC14     ; 35      ; Clock enable ; no     ; --                   ; --               ;
+------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_37   ; 42      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name                 ; Fan-Out  ;
+----------------------+----------+
; cpld_sel             ; 37       ;
; cpld_sel_delayed     ; 35       ;
; tck_clk              ; 25       ;
; tck_delayed          ; 23       ;
; gpio_shift[4]        ; 4        ;
; gpio_shift[3]        ; 4        ;
; gpio_shift[2]        ; 4        ;
; gpio_shift[1]        ; 4        ;
; process_1~1          ; 4        ;
; gpio_shift[5]        ; 3        ;
; shiftreg[10]         ; 3        ;
; shiftreg[9]          ; 3        ;
; shiftreg[8]          ; 3        ;
; shiftreg[7]          ; 3        ;
; shiftreg[6]          ; 3        ;
; shiftreg[5]          ; 3        ;
; shiftreg[4]          ; 3        ;
; shiftreg[3]          ; 3        ;
; shiftreg[2]          ; 3        ;
; shiftreg[1]          ; 3        ;
; shiftreg[0]          ; 3        ;
; gpio_shift[0]        ; 3        ;
; pc_tdi               ; 2        ;
; shiftreg[11]         ; 2        ;
; gpio[3]~3            ; 1        ;
; gpio[2]~2            ; 1        ;
; gpio[1]~1            ; 1        ;
; gpio[0]~0            ; 1        ;
; targ_tdo~0           ; 1        ;
; gpi[1]               ; 1        ;
; gpi[0]               ; 1        ;
; cpld_sel_asynch      ; 1        ;
; pc_tms               ; 1        ;
; ~VCC~0               ; 1        ;
; gpio_shift~94        ; 1        ;
; gpio_shift~92        ; 1        ;
; gpio_shift~90        ; 1        ;
; gpio_shift~88        ; 1        ;
; gpio_shift~86        ; 1        ;
; pc_tdo~5             ; 1        ;
; gpio[3]~en           ; 1        ;
; shiftreg_latched[11] ; 1        ;
; gpio[2]~en           ; 1        ;
; shiftreg_latched[10] ; 1        ;
; gpio[1]~en           ; 1        ;
; shiftreg_latched[9]  ; 1        ;
; gpio[0]~en           ; 1        ;
; shiftreg_latched[8]  ; 1        ;
; gpio[3]~reg0         ; 1        ;
; shiftreg_latched[7]  ; 1        ;
; gpio[2]~reg0         ; 1        ;
; shiftreg_latched[6]  ; 1        ;
; gpio[1]~reg0         ; 1        ;
; shiftreg_latched[5]  ; 1        ;
; gpio[0]~reg0         ; 1        ;
; shiftreg_latched[4]  ; 1        ;
; shiftreg_latched[3]  ; 1        ;
; shiftreg_latched[2]  ; 1        ;
; shiftreg_latched[1]  ; 1        ;
; shiftreg_latched[0]  ; 1        ;
; cpld_sel_synch1      ; 1        ;
; pc_tms~1             ; 1        ;
; pc_tdi~4             ; 1        ;
; tck_clk~1            ; 1        ;
+----------------------+----------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 5 / 6 ( 83 % )    ;
; PIA buffers                 ; 54 / 144 ( 38 % ) ;
+-----------------------------+-------------------+


+-----------------------------------------------------------------------+
; LAB Macrocells                                                        ;
+-----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 13.25) ; Number of LABs  (Total = 4) ;
+-----------------------------------------+-----------------------------+
; 0                                       ; 0                           ;
; 1                                       ; 0                           ;
; 2                                       ; 0                           ;
; 3                                       ; 0                           ;
; 4                                       ; 0                           ;
; 5                                       ; 1                           ;
; 6                                       ; 0                           ;
; 7                                       ; 0                           ;
; 8                                       ; 0                           ;
; 9                                       ; 0                           ;
; 10                                      ; 0                           ;
; 11                                      ; 0                           ;
; 12                                      ; 0                           ;
; 13                                      ; 0                           ;
; 14                                      ; 0                           ;
; 15                                      ; 0                           ;
; 16                                      ; 3                           ;
+-----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 5                            ;
+--------------------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----+------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                       ; Output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----+------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC3        ; tck_clk                                                                                                     ; targ_tck                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;  A  ; LC16       ; clk, shiftreg_latched[7]                                                                                    ; gpio[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  A  ; LC2        ; clk, gpio_shift~88, gpio[0], cpld_sel, cpld_sel_delayed, gpio_shift[2], gpio_shift[1], tck_delayed, tck_clk ; gpio_shift[2], gpio_shift[3], gpio_shift~88, gpio_shift~90                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  A  ; LC10       ; clk, gpio_shift~90, gpio[1], cpld_sel, cpld_sel_delayed, gpio_shift[3], gpio_shift[2], tck_delayed, tck_clk ; gpio_shift[3], gpio_shift[4], gpio_shift~90, gpio_shift~92                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  A  ; LC6        ; clk, tck_clk                                                                                                ; gpio_shift[0], shiftreg[0], shiftreg[1], gpio_shift[1], shiftreg[2], shiftreg[3], shiftreg[4], shiftreg[5], shiftreg[6], shiftreg[7], shiftreg[8], shiftreg[9], shiftreg[10], shiftreg[11], gpio_shift[2], gpio_shift[3], gpio_shift[4], gpio_shift[5], gpio_shift~86, gpio_shift~88, gpio_shift~90, gpio_shift~92, gpio_shift~94                                                                                                                                                                                                                                                                                              ;
;  A  ; LC8        ; clk, gpio_shift~92, gpio[2], cpld_sel, cpld_sel_delayed, gpio_shift[4], gpio_shift[3], tck_delayed, tck_clk ; gpio_shift[4], gpio_shift[5], gpio_shift~92, gpio_shift~94                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  A  ; LC14       ; clk, cpld_sel                                                                                               ; gpio_shift[0], shiftreg[0], shiftreg_latched[0], shiftreg[1], shiftreg_latched[1], gpio_shift[1], shiftreg[2], shiftreg_latched[2], shiftreg[3], shiftreg_latched[3], shiftreg[4], shiftreg_latched[4], shiftreg[5], shiftreg_latched[5], shiftreg[6], shiftreg_latched[6], shiftreg[7], shiftreg_latched[7], shiftreg[8], shiftreg_latched[8], shiftreg[9], shiftreg_latched[9], shiftreg[10], shiftreg_latched[10], shiftreg[11], gpio_shift[2], shiftreg_latched[11], gpio_shift[3], gpio_shift[4], gpio_shift[5], gpio_shift~86, gpio_shift~88, gpio_shift~90, gpio_shift~92, gpio_shift~94                                ;
;  A  ; LC15       ; clk, gpi[0], cpld_sel, cpld_sel_delayed, gpio_shift[0], tck_delayed, tck_clk                                ; gpio_shift[0], gpio_shift[1], gpio_shift~86                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  A  ; LC11       ; clk, shiftreg_latched[6]                                                                                    ; gpio[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  A  ; LC12       ; gpio_shift[0], tck_delayed, tck_clk, cpld_sel, cpld_sel_delayed, gpio_shift[1]                              ; gpio_shift[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  A  ; LC1        ; gpio_shift[1], tck_delayed, tck_clk, cpld_sel, cpld_sel_delayed, gpio_shift[2]                              ; gpio_shift[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  A  ; LC5        ; clk, shiftreg_latched[5]                                                                                    ; gpio[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  A  ; LC9        ; gpio_shift[2], tck_delayed, tck_clk, cpld_sel, cpld_sel_delayed, gpio_shift[3]                              ; gpio_shift[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  A  ; LC13       ; clk, gpio_shift~86, gpi[1], cpld_sel, cpld_sel_delayed, gpio_shift[1], gpio_shift[0], tck_delayed, tck_clk  ; gpio_shift[1], gpio_shift[2], gpio_shift~86, gpio_shift~88                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  A  ; LC7        ; gpio_shift[3], tck_delayed, tck_clk, cpld_sel, cpld_sel_delayed, gpio_shift[4]                              ; gpio_shift[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  A  ; LC4        ;                                                                                                             ; targ_tdo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;  B  ; LC21       ; pc_tdi                                                                                                      ; targ_tdi                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;  B  ; LC25       ; pc_tms                                                                                                      ; targ_tms                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;  B  ; LC30       ; clk, shiftreg_latched[10]                                                                                   ; gpio[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  B  ; LC20       ; clk, shiftreg_latched[4]                                                                                    ; gpio[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  B  ; LC17       ; clk, shiftreg_latched[11]                                                                                   ; gpio[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  C  ; LC46       ; clk, cpld_sel_asynch                                                                                        ; cpld_sel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;  C  ; LC42       ; clk, cpld_sel_synch1                                                                                        ; cpld_sel_delayed, gpio_shift[0], shiftreg[0], shiftreg_latched[0], process_1~1, shiftreg[1], shiftreg_latched[1], gpio_shift[1], shiftreg[2], shiftreg_latched[2], shiftreg[3], shiftreg_latched[3], shiftreg[4], shiftreg_latched[4], shiftreg[5], shiftreg_latched[5], shiftreg[6], shiftreg_latched[6], shiftreg[7], shiftreg_latched[7], shiftreg[8], shiftreg_latched[8], shiftreg[9], shiftreg_latched[9], shiftreg[10], shiftreg_latched[10], shiftreg[11], gpio_shift[2], shiftreg_latched[11], gpio_shift[3], gpio_shift[4], gpio_shift[5], gpio_shift~86, gpio_shift~88, gpio_shift~90, gpio_shift~92, gpio_shift~94 ;
;  C  ; LC39       ; clk, shiftreg[10], cpld_sel, cpld_sel_delayed                                                               ; gpio[2]~en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  C  ; LC38       ; clk, shiftreg[10], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[11]                           ; shiftreg[11], shiftreg_latched[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;  C  ; LC40       ; cpld_sel, shiftreg_latched[0]                                                                               ; targ_tck, targ_tdi, targ_tms, pc_tdo~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;  C  ; LC48       ; clk, shiftreg[7], cpld_sel, cpld_sel_delayed                                                                ; gpio[3]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
;  C  ; LC33       ; clk, shiftreg[11], cpld_sel, cpld_sel_delayed                                                               ; gpio[3]~en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  C  ; LC34       ; clk, shiftreg[6], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[7]                             ; shiftreg[7], shiftreg_latched[7], shiftreg[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  C  ; LC47       ; clk, shiftreg[7], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[8]                             ; shiftreg[8], shiftreg_latched[8], shiftreg[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  C  ; LC45       ; clk, shiftreg[8], cpld_sel, cpld_sel_delayed                                                                ; gpio[0]~en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  C  ; LC35       ; clk, shiftreg_latched[8]                                                                                    ; gpio[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  C  ; LC44       ; clk, shiftreg[8], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[9]                             ; shiftreg[9], shiftreg_latched[9], shiftreg[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  C  ; LC43       ; clk, shiftreg[9], cpld_sel, cpld_sel_delayed                                                                ; gpio[1]~en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  C  ; LC36       ; clk, shiftreg[6], cpld_sel, cpld_sel_delayed                                                                ; gpio[2]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
;  C  ; LC41       ; clk, shiftreg_latched[9]                                                                                    ; gpio[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  C  ; LC37       ; clk, shiftreg[9], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[10]                            ; shiftreg[10], shiftreg_latched[10], shiftreg[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  D  ; LC58       ; clk, pc_tdi, cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[0]                                  ; shiftreg[0], shiftreg_latched[0], shiftreg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  D  ; LC63       ; clk, shiftreg[0], cpld_sel, cpld_sel_delayed                                                                ; process_1~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  D  ; LC54       ; clk, shiftreg[0], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[1]                             ; shiftreg[1], shiftreg_latched[1], shiftreg[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  D  ; LC53       ; clk, shiftreg[1], cpld_sel, cpld_sel_delayed                                                                ; gpo[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;  D  ; LC60       ; clk, shiftreg[1], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[2]                             ; shiftreg[2], shiftreg_latched[2], shiftreg[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  D  ; LC62       ; clk, shiftreg[2], cpld_sel, cpld_sel_delayed                                                                ; gpo[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;  D  ; LC52       ; clk, shiftreg[2], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[3]                             ; shiftreg[3], shiftreg_latched[3], shiftreg[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  D  ; LC64       ; clk, shiftreg[3], cpld_sel, cpld_sel_delayed                                                                ; gpo[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;  D  ; LC51       ; clk, shiftreg[3], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[4]                             ; shiftreg[4], shiftreg_latched[4], shiftreg[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  D  ; LC50       ; clk, shiftreg[4], cpld_sel, cpld_sel_delayed                                                                ; gpio[0]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
;  D  ; LC59       ; clk, shiftreg[5], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[6]                             ; shiftreg[6], shiftreg_latched[6], shiftreg[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  D  ; LC61       ; clk, shiftreg[5], cpld_sel, cpld_sel_delayed                                                                ; gpio[1]~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
;  D  ; LC56       ; clk, gpio_shift~94, cpld_sel, gpio[3], cpld_sel_delayed, gpio_shift[5], gpio_shift[4], tck_delayed, tck_clk ; gpio_shift[5], pc_tdo~5, gpio_shift~94                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;  D  ; LC49       ; clk, shiftreg[4], cpld_sel, cpld_sel_delayed, tck_delayed, tck_clk, shiftreg[5]                             ; shiftreg[5], shiftreg_latched[5], shiftreg[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  D  ; LC55       ; gpio_shift[4], tck_delayed, tck_clk, cpld_sel, cpld_sel_delayed, gpio_shift[5]                              ; gpio_shift[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  D  ; LC57       ; process_1~1, gpio_shift[5], targ_tdo                                                                        ; pc_tdo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----+------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EPM3064ATC44-10 for design "vhdl-jtag"
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 466 megabytes
    Info: Processing ended: Tue Apr  7 01:01:39 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


