Timing Analyzer report for ConstrainedWallace
Mon May 23 00:30:46 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ConstrainedWallace                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.7%      ;
;     Processor 3            ;   2.4%      ;
;     Processor 4            ;   2.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.58 MHz ; 47.58 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -10.157 ; -1233.313         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -537.924                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                          ;
+---------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.157 ; Leaky1[1]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 11.077     ;
; -10.147 ; Leaky1[8]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 11.064     ;
; -10.123 ; Leaky1[4]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 11.043     ;
; -10.123 ; Leaky1[13]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 11.040     ;
; -10.122 ; Leaky1[11]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 11.039     ;
; -10.110 ; Leaky1[5]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 11.030     ;
; -10.105 ; Leaky1[10]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 11.022     ;
; -10.079 ; Leaky1[6]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.999     ;
; -10.079 ; Leaky1[15]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.996     ;
; -10.076 ; Leaky1[7]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.993     ;
; -10.071 ; Leaky1[0]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.991     ;
; -10.067 ; Leaky1[12]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.984     ;
; -10.043 ; Leaky1[14]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.960     ;
; -10.042 ; Leaky1[2]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.962     ;
; -10.042 ; Leaky1[9]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.959     ;
; -10.024 ; Leaky1[3]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.944     ;
; -10.009 ; cwControlPath:CP1|muxControl[16] ; Leaky2[15]                                                                                               ; clk          ; clk         ; 0.500        ; -0.173     ; 10.334     ;
; -9.968  ; Leaky1[1]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.891     ;
; -9.958  ; Leaky1[8]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.878     ;
; -9.955  ; Leaky1[1]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.878     ;
; -9.945  ; Leaky1[8]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.865     ;
; -9.934  ; Leaky1[4]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.857     ;
; -9.934  ; Leaky1[13]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.854     ;
; -9.933  ; Leaky1[11]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.853     ;
; -9.928  ; Leaky1[1]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.848     ;
; -9.921  ; Leaky1[5]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.844     ;
; -9.921  ; Leaky1[4]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.844     ;
; -9.921  ; Leaky1[13]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.841     ;
; -9.920  ; Leaky1[11]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.840     ;
; -9.918  ; Leaky1[8]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.835     ;
; -9.916  ; Leaky1[10]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.836     ;
; -9.908  ; Leaky1[5]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.831     ;
; -9.903  ; Leaky1[10]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.823     ;
; -9.894  ; Leaky1[4]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.814     ;
; -9.894  ; Leaky1[13]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.811     ;
; -9.893  ; Leaky1[11]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.810     ;
; -9.890  ; Leaky1[6]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.813     ;
; -9.890  ; Leaky1[15]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.810     ;
; -9.887  ; Leaky1[7]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.807     ;
; -9.882  ; Leaky1[0]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.805     ;
; -9.881  ; Leaky1[5]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.801     ;
; -9.878  ; Leaky1[12]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.798     ;
; -9.877  ; Leaky1[6]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.800     ;
; -9.877  ; Leaky1[15]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.797     ;
; -9.876  ; Leaky1[10]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.793     ;
; -9.874  ; Leaky1[7]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.794     ;
; -9.869  ; Leaky1[0]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.792     ;
; -9.865  ; Leaky1[12]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.785     ;
; -9.854  ; Leaky1[14]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.774     ;
; -9.853  ; Leaky1[2]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.776     ;
; -9.853  ; Leaky1[9]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.773     ;
; -9.850  ; Leaky1[6]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.770     ;
; -9.850  ; Leaky1[15]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.767     ;
; -9.847  ; Leaky1[7]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.764     ;
; -9.842  ; Leaky1[0]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.762     ;
; -9.841  ; Leaky1[14]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.761     ;
; -9.840  ; Leaky1[2]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.763     ;
; -9.840  ; Leaky1[9]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.760     ;
; -9.838  ; Leaky1[12]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.755     ;
; -9.835  ; Leaky1[3]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.758     ;
; -9.826  ; Leaky1[1]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.747     ;
; -9.822  ; Leaky1[3]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.745     ;
; -9.820  ; cwControlPath:CP1|muxControl[16] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.170     ; 10.148     ;
; -9.816  ; Leaky1[8]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.734     ;
; -9.814  ; Leaky1[14]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.731     ;
; -9.813  ; Leaky1[2]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.733     ;
; -9.813  ; Leaky1[9]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.730     ;
; -9.807  ; cwControlPath:CP1|muxControl[16] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.170     ; 10.135     ;
; -9.795  ; Leaky1[3]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.078     ; 10.715     ;
; -9.792  ; Leaky1[4]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.713     ;
; -9.792  ; Leaky1[13]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.710     ;
; -9.791  ; Leaky1[11]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.709     ;
; -9.780  ; cwControlPath:CP1|muxControl[16] ; Leaky2[11]                                                                                               ; clk          ; clk         ; 0.500        ; -0.173     ; 10.105     ;
; -9.779  ; Leaky1[5]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.700     ;
; -9.774  ; Leaky1[10]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.692     ;
; -9.753  ; Leaky1[1]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.077     ; 10.674     ;
; -9.748  ; Leaky1[6]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.669     ;
; -9.748  ; Leaky1[15]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.666     ;
; -9.745  ; Leaky1[7]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.663     ;
; -9.743  ; Leaky1[8]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.080     ; 10.661     ;
; -9.740  ; Leaky1[0]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.661     ;
; -9.737  ; Leaky1[1]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.287      ; 11.062     ;
; -9.736  ; Leaky1[12]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.654     ;
; -9.727  ; Leaky3[10]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.644     ;
; -9.727  ; Leaky1[8]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.284      ; 11.049     ;
; -9.719  ; Leaky1[4]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.077     ; 10.640     ;
; -9.719  ; Leaky1[13]                       ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.080     ; 10.637     ;
; -9.718  ; Leaky1[11]                       ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.080     ; 10.636     ;
; -9.712  ; Leaky1[14]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.630     ;
; -9.711  ; Leaky1[2]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.632     ;
; -9.711  ; Leaky1[9]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.629     ;
; -9.706  ; Leaky1[5]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.077     ; 10.627     ;
; -9.703  ; Leaky1[4]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.287      ; 11.028     ;
; -9.703  ; Leaky1[13]                       ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.284      ; 11.025     ;
; -9.702  ; Leaky1[11]                       ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.284      ; 11.024     ;
; -9.701  ; Leaky1[10]                       ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.080     ; 10.619     ;
; -9.699  ; Leaky3[12]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 10.616     ;
; -9.695  ; Leaky1[1]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.616     ;
; -9.693  ; Leaky1[3]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.614     ;
; -9.690  ; Leaky1[5]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.287      ; 11.015     ;
+---------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                         ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.427 ; O1[3]                           ; A1[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.694      ;
; 0.430 ; O1[2]                           ; A1[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.438 ; LFSR_29:LFSR|shift_register[0]  ; LFSR_29:LFSR|shift_register[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.704      ;
; 0.440 ; cwControlPath:CP1|lfsrEnable    ; cwControlPath:CP1|lfsrEnable                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.444 ; LFSR_29:LFSR|shift_register[18] ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.709      ;
; 0.444 ; LFSR_29:LFSR|shift_register[12] ; LFSR_29:LFSR|shift_register[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.709      ;
; 0.445 ; LFSR_29:LFSR|shift_register[27] ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.710      ;
; 0.445 ; LFSR_29:LFSR|shift_register[16] ; LFSR_29:LFSR|shift_register[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.710      ;
; 0.446 ; LFSR_29:LFSR|shift_register[3]  ; LFSR_29:LFSR|shift_register[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.711      ;
; 0.446 ; LFSR_29:LFSR|shift_register[15] ; LFSR_29:LFSR|shift_register[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.711      ;
; 0.452 ; LFSR_29:LFSR|shift_register[20] ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.717      ;
; 0.453 ; LFSR_29:LFSR|shift_register[21] ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; LFSR_29:LFSR|shift_register[13] ; LFSR_29:LFSR|shift_register[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; LFSR_29:LFSR|shift_register[4]  ; LFSR_29:LFSR|shift_register[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; LFSR_29:LFSR|shift_register[1]  ; LFSR_29:LFSR|shift_register[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.553 ; LFSR_29:LFSR|shift_register[14] ; LFSR_29:LFSR|shift_register[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.818      ;
; 0.554 ; LFSR_29:LFSR|shift_register[8]  ; LFSR_29:LFSR|shift_register[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.554 ; O1[7]                           ; A1[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.567 ; LFSR_29:LFSR|shift_register[2]  ; LFSR_29:LFSR|shift_register[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.832      ;
; 0.573 ; LFSR_29:LFSR|shift_register[25] ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.838      ;
; 0.574 ; LFSR_29:LFSR|shift_register[23] ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.839      ;
; 0.577 ; TPO[14]                         ; O1[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.843      ;
; 0.578 ; LFSR_29:LFSR|shift_register[22] ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.843      ;
; 0.579 ; cwControlPath:CP1|i[7]          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.587 ; O1[14]                          ; PA[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.853      ;
; 0.591 ; O1[11]                          ; PA[11]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.857      ;
; 0.594 ; LFSR_29:LFSR|shift_register[7]  ; LFSR_29:LFSR|shift_register[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.860      ;
; 0.606 ; LFSR_29:LFSR|shift_register[18] ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.872      ;
; 0.621 ; LFSR_29:LFSR|shift_register[24] ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.886      ;
; 0.625 ; LFSR_29:LFSR|shift_register[9]  ; LFSR_29:LFSR|shift_register[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.891      ;
; 0.630 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.895      ;
; 0.630 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.895      ;
; 0.633 ; LFSR_29:LFSR|shift_register[17] ; LFSR_29:LFSR|shift_register[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.898      ;
; 0.634 ; O1[15]                          ; PA[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.900      ;
; 0.635 ; O1[10]                          ; PA[10]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; cwControlPath:CP1|i[1]          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.638 ; O1[12]                          ; PA[12]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.904      ;
; 0.653 ; cwControlPath:CP1|i[0]          ; cwControlPath:CP1|i[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.920      ;
; 0.659 ; M[4]                            ; A2[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.663 ; TPO[15]                         ; O1[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.929      ;
; 0.664 ; O1[6]                           ; A1[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.931      ;
; 0.669 ; LFSR_29:LFSR|shift_register[22] ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.934      ;
; 0.671 ; LFSR_29:LFSR|shift_register[25] ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.936      ;
; 0.671 ; LFSR_29:LFSR|shift_register[21] ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.936      ;
; 0.672 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.937      ;
; 0.673 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.938      ;
; 0.674 ; LFSR_29:LFSR|shift_register[23] ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.939      ;
; 0.680 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.945      ;
; 0.683 ; O1[4]                           ; A1[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.950      ;
; 0.685 ; M[6]                            ; A2[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.952      ;
; 0.688 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.953      ;
; 0.694 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.959      ;
; 0.697 ; LFSR_29:LFSR|shift_register[20] ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.962      ;
; 0.708 ; O1[1]                           ; A1[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.727 ; LFSR_29:LFSR|shift_register[6]  ; LFSR_29:LFSR|shift_register[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.992      ;
; 0.735 ; LFSR_29:LFSR|shift_register[19] ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.000      ;
; 0.752 ; M[2]                            ; A2[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.032      ;
; 0.776 ; LFSR_29:LFSR|shift_register[5]  ; LFSR_29:LFSR|shift_register[16]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.041      ;
; 0.792 ; cwControlPath:CP1|i[5]          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.794 ; cwControlPath:CP1|i[3]          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.061      ;
; 0.796 ; cwControlPath:CP1|i[2]          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.798 ; cwControlPath:CP1|i[4]          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.798 ; cwControlPath:CP1|i[6]          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.809 ; O1[5]                           ; A1[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.817 ; A1[8]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.471      ;
; 0.825 ; LFSR_29:LFSR|shift_register[11] ; LFSR_29:LFSR|shift_register[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.090      ;
; 0.838 ; M[4]                            ; PA[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.107      ;
; 0.840 ; M[4]                            ; A1[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.109      ;
; 0.862 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|muxControl[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.129      ;
; 0.870 ; A1[7]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.524      ;
; 0.872 ; M[2]                            ; A1[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.152      ;
; 0.876 ; M[2]                            ; PA[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.156      ;
; 0.880 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|regControl[15]                                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.149      ;
; 0.889 ; M[1]                            ; A2[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.157      ;
; 0.893 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|regControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.162      ;
; 0.897 ; M[0]                            ; A2[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.177      ;
; 0.898 ; O2[5]                           ; A1[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.178      ;
; 0.900 ; O2[1]                           ; A1[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.180      ;
; 0.902 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|muxControl[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.083      ; 1.171      ;
; 0.946 ; O1[3]                           ; PA[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.213      ;
; 0.948 ; A4[3]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.594      ;
; 0.949 ; M[6]                            ; PA[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.217      ;
; 0.950 ; M[5]                            ; PA[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.219      ;
; 0.950 ; M[5]                            ; A1[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.219      ;
; 0.951 ; A4[7]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.597      ;
; 0.952 ; cwControlPath:CP1|i[1]          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.219      ;
; 0.957 ; A4[6]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.603      ;
; 0.958 ; A4[3]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.606      ;
; 0.959 ; A4[5]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.605      ;
; 0.961 ; cwControlPath:CP1|i[0]          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.963 ; A4[0]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.609      ;
; 0.966 ; cwControlPath:CP1|i[0]          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.967 ; PA[5]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.611      ;
; 0.968 ; A4[8]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.616      ;
; 0.968 ; A4[9]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.614      ;
; 0.971 ; Leaky2[1]                       ; Leaky3[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.972 ; A4[5]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.620      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.52 MHz ; 52.52 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.132 ; -1098.819         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -535.916                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                          ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.132 ; Leaky1[8]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 10.060     ;
; -9.129 ; Leaky1[1]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 10.058     ;
; -9.119 ; Leaky1[11]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 10.047     ;
; -9.094 ; Leaky1[6]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 10.023     ;
; -9.090 ; Leaky1[13]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 10.018     ;
; -9.089 ; Leaky1[5]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 10.018     ;
; -9.088 ; Leaky1[4]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 10.017     ;
; -9.086 ; Leaky1[15]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 10.014     ;
; -9.077 ; Leaky1[10]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 10.005     ;
; -9.077 ; Leaky1[12]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 10.005     ;
; -9.076 ; Leaky1[0]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 10.005     ;
; -9.058 ; Leaky1[7]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.986      ;
; -9.055 ; Leaky1[2]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 9.984      ;
; -9.045 ; Leaky1[14]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.973      ;
; -9.028 ; Leaky1[9]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.956      ;
; -9.024 ; Leaky1[3]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 9.953      ;
; -9.021 ; cwControlPath:CP1|muxControl[16] ; Leaky2[15]                                                                                               ; clk          ; clk         ; 0.500        ; -0.137     ; 9.383      ;
; -8.969 ; Leaky1[8]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.899      ;
; -8.966 ; Leaky1[1]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.897      ;
; -8.956 ; Leaky1[11]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.886      ;
; -8.936 ; Leaky1[8]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.866      ;
; -8.933 ; Leaky1[1]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.864      ;
; -8.931 ; Leaky1[6]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.862      ;
; -8.930 ; Leaky1[8]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.858      ;
; -8.927 ; Leaky1[13]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.857      ;
; -8.927 ; Leaky1[1]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 9.856      ;
; -8.926 ; Leaky1[5]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.857      ;
; -8.925 ; Leaky1[4]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.856      ;
; -8.923 ; Leaky1[15]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.853      ;
; -8.923 ; Leaky1[11]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.853      ;
; -8.917 ; Leaky1[11]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.845      ;
; -8.914 ; Leaky1[10]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.844      ;
; -8.914 ; Leaky1[12]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.844      ;
; -8.913 ; Leaky1[0]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.844      ;
; -8.898 ; Leaky1[6]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.829      ;
; -8.895 ; Leaky1[7]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.825      ;
; -8.894 ; Leaky1[13]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.824      ;
; -8.893 ; Leaky1[5]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.824      ;
; -8.892 ; Leaky1[2]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.823      ;
; -8.892 ; Leaky1[4]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.823      ;
; -8.892 ; Leaky1[6]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 9.821      ;
; -8.890 ; Leaky1[15]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.820      ;
; -8.888 ; Leaky1[13]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.816      ;
; -8.887 ; Leaky1[5]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 9.816      ;
; -8.886 ; Leaky1[4]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 9.815      ;
; -8.884 ; Leaky1[15]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.812      ;
; -8.882 ; Leaky1[14]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.812      ;
; -8.881 ; Leaky1[10]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.811      ;
; -8.881 ; Leaky1[12]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.811      ;
; -8.880 ; Leaky1[0]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.811      ;
; -8.875 ; Leaky1[10]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.803      ;
; -8.875 ; Leaky1[12]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.803      ;
; -8.874 ; Leaky1[0]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 9.803      ;
; -8.865 ; Leaky1[9]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.795      ;
; -8.862 ; Leaky1[7]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.792      ;
; -8.861 ; Leaky1[3]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.792      ;
; -8.859 ; Leaky1[2]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.790      ;
; -8.858 ; cwControlPath:CP1|muxControl[16] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.135     ; 9.222      ;
; -8.856 ; Leaky1[7]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.784      ;
; -8.853 ; Leaky1[2]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 9.782      ;
; -8.849 ; Leaky1[14]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.779      ;
; -8.843 ; Leaky1[14]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.771      ;
; -8.832 ; Leaky1[9]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.762      ;
; -8.828 ; Leaky1[3]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.759      ;
; -8.826 ; Leaky1[9]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.754      ;
; -8.825 ; Leaky1[8]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.753      ;
; -8.825 ; cwControlPath:CP1|muxControl[16] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.135     ; 9.189      ;
; -8.822 ; Leaky1[3]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.070     ; 9.751      ;
; -8.822 ; Leaky1[1]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 9.751      ;
; -8.819 ; cwControlPath:CP1|muxControl[16] ; Leaky2[11]                                                                                               ; clk          ; clk         ; 0.500        ; -0.137     ; 9.181      ;
; -8.812 ; Leaky1[11]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.740      ;
; -8.787 ; Leaky1[6]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 9.716      ;
; -8.786 ; Leaky1[8]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.247      ; 10.063     ;
; -8.783 ; Leaky1[13]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.711      ;
; -8.783 ; Leaky1[1]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.248      ; 10.061     ;
; -8.782 ; Leaky1[8]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.071     ; 9.710      ;
; -8.782 ; Leaky1[5]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 9.711      ;
; -8.781 ; Leaky1[4]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 9.710      ;
; -8.779 ; Leaky1[15]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.707      ;
; -8.779 ; Leaky1[1]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.708      ;
; -8.773 ; Leaky1[11]                       ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.247      ; 10.050     ;
; -8.770 ; Leaky1[10]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.698      ;
; -8.770 ; Leaky1[12]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.698      ;
; -8.769 ; Leaky1[0]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 9.698      ;
; -8.769 ; Leaky1[11]                       ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.071     ; 9.697      ;
; -8.761 ; Leaky3[10]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.689      ;
; -8.751 ; Leaky1[7]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.679      ;
; -8.748 ; Leaky1[2]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 9.677      ;
; -8.748 ; Leaky1[6]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.248      ; 10.026     ;
; -8.747 ; Leaky3[12]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 9.675      ;
; -8.744 ; Leaky1[13]                       ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.247      ; 10.021     ;
; -8.744 ; Leaky1[6]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.673      ;
; -8.743 ; Leaky1[5]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.248      ; 10.021     ;
; -8.742 ; Leaky1[4]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.248      ; 10.020     ;
; -8.740 ; Leaky1[15]                       ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.247      ; 10.017     ;
; -8.740 ; Leaky1[13]                       ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.071     ; 9.668      ;
; -8.739 ; Leaky1[5]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.668      ;
; -8.738 ; Leaky1[14]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.666      ;
; -8.738 ; Leaky1[4]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.667      ;
; -8.736 ; Leaky1[15]                       ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.071     ; 9.664      ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                          ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.386 ; O1[3]                           ; A1[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.629      ;
; 0.387 ; cwControlPath:CP1|lfsrEnable    ; cwControlPath:CP1|lfsrEnable                                                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.389 ; O1[2]                           ; A1[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.632      ;
; 0.401 ; LFSR_29:LFSR|shift_register[12] ; LFSR_29:LFSR|shift_register[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.643      ;
; 0.402 ; LFSR_29:LFSR|shift_register[18] ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.644      ;
; 0.402 ; LFSR_29:LFSR|shift_register[27] ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.644      ;
; 0.403 ; LFSR_29:LFSR|shift_register[3]  ; LFSR_29:LFSR|shift_register[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.645      ;
; 0.403 ; LFSR_29:LFSR|shift_register[15] ; LFSR_29:LFSR|shift_register[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.645      ;
; 0.403 ; LFSR_29:LFSR|shift_register[0]  ; LFSR_29:LFSR|shift_register[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.646      ;
; 0.403 ; LFSR_29:LFSR|shift_register[16] ; LFSR_29:LFSR|shift_register[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.645      ;
; 0.409 ; LFSR_29:LFSR|shift_register[20] ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.651      ;
; 0.410 ; LFSR_29:LFSR|shift_register[21] ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.652      ;
; 0.417 ; LFSR_29:LFSR|shift_register[4]  ; LFSR_29:LFSR|shift_register[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.418 ; LFSR_29:LFSR|shift_register[13] ; LFSR_29:LFSR|shift_register[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; LFSR_29:LFSR|shift_register[1]  ; LFSR_29:LFSR|shift_register[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.500 ; O1[7]                           ; A1[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.743      ;
; 0.502 ; LFSR_29:LFSR|shift_register[8]  ; LFSR_29:LFSR|shift_register[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.744      ;
; 0.502 ; LFSR_29:LFSR|shift_register[14] ; LFSR_29:LFSR|shift_register[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.744      ;
; 0.514 ; LFSR_29:LFSR|shift_register[2]  ; LFSR_29:LFSR|shift_register[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.756      ;
; 0.518 ; LFSR_29:LFSR|shift_register[25] ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.760      ;
; 0.520 ; LFSR_29:LFSR|shift_register[23] ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.762      ;
; 0.524 ; LFSR_29:LFSR|shift_register[22] ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.766      ;
; 0.530 ; TPO[14]                         ; O1[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.772      ;
; 0.538 ; cwControlPath:CP1|i[7]          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.781      ;
; 0.544 ; O1[14]                          ; PA[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.786      ;
; 0.547 ; O1[11]                          ; PA[11]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.790      ;
; 0.548 ; LFSR_29:LFSR|shift_register[7]  ; LFSR_29:LFSR|shift_register[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.791      ;
; 0.559 ; LFSR_29:LFSR|shift_register[18] ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.802      ;
; 0.572 ; LFSR_29:LFSR|shift_register[24] ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.814      ;
; 0.576 ; LFSR_29:LFSR|shift_register[9]  ; LFSR_29:LFSR|shift_register[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.819      ;
; 0.578 ; LFSR_29:LFSR|shift_register[17] ; LFSR_29:LFSR|shift_register[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.820      ;
; 0.580 ; O1[15]                          ; PA[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; O1[10]                          ; PA[10]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.823      ;
; 0.581 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.823      ;
; 0.582 ; cwControlPath:CP1|i[1]          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.584 ; O1[12]                          ; PA[12]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.586 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.598 ; cwControlPath:CP1|i[0]          ; cwControlPath:CP1|i[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.604 ; M[4]                            ; A2[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.607 ; TPO[15]                         ; O1[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.849      ;
; 0.611 ; LFSR_29:LFSR|shift_register[22] ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.853      ;
; 0.611 ; O1[6]                           ; A1[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.854      ;
; 0.613 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.855      ;
; 0.614 ; LFSR_29:LFSR|shift_register[25] ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.856      ;
; 0.614 ; LFSR_29:LFSR|shift_register[21] ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.856      ;
; 0.614 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.856      ;
; 0.616 ; LFSR_29:LFSR|shift_register[23] ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.858      ;
; 0.618 ; O1[4]                           ; A1[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.861      ;
; 0.621 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.863      ;
; 0.627 ; M[6]                            ; A2[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.870      ;
; 0.629 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.871      ;
; 0.635 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.877      ;
; 0.636 ; LFSR_29:LFSR|shift_register[20] ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.878      ;
; 0.651 ; O1[1]                           ; A1[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.895      ;
; 0.671 ; LFSR_29:LFSR|shift_register[6]  ; LFSR_29:LFSR|shift_register[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.913      ;
; 0.678 ; LFSR_29:LFSR|shift_register[19] ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.920      ;
; 0.695 ; M[2]                            ; A2[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 0.950      ;
; 0.720 ; LFSR_29:LFSR|shift_register[5]  ; LFSR_29:LFSR|shift_register[16]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.962      ;
; 0.735 ; cwControlPath:CP1|i[5]          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.739 ; cwControlPath:CP1|i[3]          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.740 ; cwControlPath:CP1|i[2]          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.741 ; cwControlPath:CP1|i[4]          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.741 ; cwControlPath:CP1|i[6]          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.749 ; A1[8]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.334      ;
; 0.749 ; O1[5]                           ; A1[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.993      ;
; 0.761 ; M[4]                            ; PA[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.006      ;
; 0.763 ; M[4]                            ; A1[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.008      ;
; 0.768 ; LFSR_29:LFSR|shift_register[11] ; LFSR_29:LFSR|shift_register[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.010      ;
; 0.778 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|muxControl[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.022      ;
; 0.793 ; A1[7]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.378      ;
; 0.806 ; M[2]                            ; A1[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.061      ;
; 0.806 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|muxControl[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.051      ;
; 0.813 ; M[2]                            ; PA[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.068      ;
; 0.816 ; M[1]                            ; A2[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.060      ;
; 0.817 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|regControl[15]                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.062      ;
; 0.828 ; M[0]                            ; A2[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.083      ;
; 0.828 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|regControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.073      ;
; 0.830 ; O2[1]                           ; A1[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.085      ;
; 0.831 ; O2[5]                           ; A1[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.086      ;
; 0.864 ; A4[3]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.440      ;
; 0.866 ; A4[7]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.442      ;
; 0.867 ; M[6]                            ; PA[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.111      ;
; 0.867 ; cwControlPath:CP1|i[0]          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.110      ;
; 0.869 ; M[5]                            ; PA[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.114      ;
; 0.869 ; M[5]                            ; A1[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.114      ;
; 0.869 ; cwControlPath:CP1|i[1]          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.870 ; A4[6]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.446      ;
; 0.871 ; O1[3]                           ; PA[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.114      ;
; 0.872 ; A4[5]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.448      ;
; 0.874 ; A4[3]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.451      ;
; 0.878 ; cwControlPath:CP1|i[0]          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; A4[0]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.455      ;
; 0.880 ; A4[9]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.456      ;
; 0.882 ; A4[8]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.459      ;
; 0.886 ; A4[5]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.463      ;
; 0.894 ; Leaky2[1]                       ; Leaky3[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.894 ; A4[2]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.470      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.042 ; -601.732          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -381.907                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                          ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.042 ; cwControlPath:CP1|muxControl[16] ; Leaky2[15]                                                                                               ; clk          ; clk         ; 0.500        ; -0.441     ; 5.088      ;
; -4.971 ; cwControlPath:CP1|muxControl[16] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.438     ; 5.020      ;
; -4.941 ; cwControlPath:CP1|muxControl[16] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.438     ; 4.990      ;
; -4.918 ; cwControlPath:CP1|muxControl[16] ; Leaky2[11]                                                                                               ; clk          ; clk         ; 0.500        ; -0.441     ; 4.964      ;
; -4.898 ; cwControlPath:CP1|muxControl[16] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 0.500        ; -0.266     ; 5.141      ;
; -4.875 ; cwControlPath:CP1|muxControl[16] ; PA[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.440     ; 4.922      ;
; -4.859 ; cwControlPath:CP1|muxControl[16] ; PA[9]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.440     ; 4.906      ;
; -4.817 ; cwControlPath:CP1|muxControl[16] ; Leaky2[6]                                                                                                ; clk          ; clk         ; 0.500        ; -0.442     ; 4.862      ;
; -4.809 ; cwControlPath:CP1|muxControl[16] ; PA[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.440     ; 4.856      ;
; -4.805 ; cwControlPath:CP1|muxControl[16] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.500        ; -0.267     ; 5.047      ;
; -4.800 ; cwControlPath:CP1|muxControl[16] ; PA[7]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.440     ; 4.847      ;
; -4.795 ; cwControlPath:CP1|muxControl[16] ; PA[12]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.440     ; 4.842      ;
; -4.791 ; cwControlPath:CP1|muxControl[16] ; Leaky2[13]                                                                                               ; clk          ; clk         ; 0.500        ; -0.248     ; 5.030      ;
; -4.749 ; cwControlPath:CP1|muxControl[16] ; PA[2]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.436     ; 4.800      ;
; -4.741 ; cwControlPath:CP1|muxControl[16] ; Leaky2[5]                                                                                                ; clk          ; clk         ; 0.500        ; -0.442     ; 4.786      ;
; -4.726 ; cwControlPath:CP1|muxControl[16] ; Leaky2[14]                                                                                               ; clk          ; clk         ; 0.500        ; -0.248     ; 4.965      ;
; -4.725 ; cwControlPath:CP1|muxControl[16] ; Leaky2[12]                                                                                               ; clk          ; clk         ; 0.500        ; -0.248     ; 4.964      ;
; -4.724 ; cwControlPath:CP1|muxControl[16] ; PA[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.438     ; 4.773      ;
; -4.709 ; cwControlPath:CP1|muxControl[16] ; PA[5]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.435     ; 4.761      ;
; -4.700 ; cwControlPath:CP1|muxControl[16] ; PA[3]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.434     ; 4.753      ;
; -4.695 ; cwControlPath:CP1|muxControl[16] ; PA[4]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.434     ; 4.748      ;
; -4.689 ; cwControlPath:CP1|muxControl[16] ; PA[6]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.435     ; 4.741      ;
; -4.680 ; cwControlPath:CP1|muxControl[16] ; Leaky2[9]                                                                                                ; clk          ; clk         ; 0.500        ; -0.248     ; 4.919      ;
; -4.665 ; cwControlPath:CP1|muxControl[16] ; Leaky2[10]                                                                                               ; clk          ; clk         ; 0.500        ; -0.248     ; 4.904      ;
; -4.653 ; cwControlPath:CP1|muxControl[16] ; Leaky2[4]                                                                                                ; clk          ; clk         ; 0.500        ; -0.442     ; 4.698      ;
; -4.615 ; cwControlPath:CP1|muxControl[16] ; Leaky2[7]                                                                                                ; clk          ; clk         ; 0.500        ; -0.248     ; 4.854      ;
; -4.601 ; cwControlPath:CP1|muxControl[16] ; chi[15]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.439     ; 4.649      ;
; -4.598 ; cwControlPath:CP1|muxControl[16] ; PA[8]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.440     ; 4.645      ;
; -4.595 ; cwControlPath:CP1|muxControl[16] ; Leaky2[8]                                                                                                ; clk          ; clk         ; 0.500        ; -0.248     ; 4.834      ;
; -4.589 ; cwControlPath:CP1|muxControl[16] ; Leaky2[1]                                                                                                ; clk          ; clk         ; 0.500        ; -0.438     ; 4.638      ;
; -4.560 ; cwControlPath:CP1|muxControl[16] ; PA[1]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.435     ; 4.612      ;
; -4.539 ; Leaky1[1]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.486      ;
; -4.537 ; cwControlPath:CP1|muxControl[16] ; chi[14]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.439     ; 4.585      ;
; -4.535 ; Leaky1[8]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.481      ;
; -4.533 ; cwControlPath:CP1|muxControl[16] ; chi[13]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.439     ; 4.581      ;
; -4.533 ; cwControlPath:CP1|muxControl[16] ; Leaky2[3]                                                                                                ; clk          ; clk         ; 0.500        ; -0.258     ; 4.762      ;
; -4.522 ; Leaky1[4]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.469      ;
; -4.522 ; Leaky1[5]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.469      ;
; -4.520 ; Leaky1[13]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.466      ;
; -4.515 ; Leaky1[11]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.461      ;
; -4.512 ; Leaky1[10]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.458      ;
; -4.495 ; Leaky1[6]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.442      ;
; -4.495 ; Leaky1[7]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.441      ;
; -4.494 ; Leaky1[15]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.440      ;
; -4.489 ; Leaky1[0]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.436      ;
; -4.484 ; Leaky1[12]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.430      ;
; -4.479 ; Leaky1[2]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.426      ;
; -4.479 ; Leaky1[9]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.425      ;
; -4.473 ; Leaky1[14]                       ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.419      ;
; -4.469 ; Leaky1[3]                        ; Leaky2[15]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.416      ;
; -4.469 ; cwControlPath:CP1|muxControl[16] ; chi[12]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.439     ; 4.517      ;
; -4.468 ; Leaky1[1]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.418      ;
; -4.465 ; cwControlPath:CP1|muxControl[16] ; chi[11]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.439     ; 4.513      ;
; -4.464 ; Leaky1[8]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.413      ;
; -4.453 ; cwControlPath:CP1|muxControl[16] ; Leaky2[2]                                                                                                ; clk          ; clk         ; 0.500        ; -0.258     ; 4.682      ;
; -4.451 ; Leaky1[4]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.401      ;
; -4.451 ; Leaky1[5]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.401      ;
; -4.449 ; Leaky1[13]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.398      ;
; -4.444 ; Leaky1[11]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.393      ;
; -4.441 ; Leaky1[10]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.390      ;
; -4.438 ; Leaky1[1]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.388      ;
; -4.434 ; Leaky1[8]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.383      ;
; -4.424 ; Leaky1[6]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.374      ;
; -4.424 ; Leaky1[7]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.373      ;
; -4.423 ; Leaky1[15]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.372      ;
; -4.421 ; Leaky1[4]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.371      ;
; -4.421 ; Leaky1[5]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.371      ;
; -4.419 ; Leaky1[13]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.368      ;
; -4.418 ; Leaky1[0]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.368      ;
; -4.415 ; Leaky1[1]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.362      ;
; -4.414 ; Leaky1[11]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.363      ;
; -4.413 ; Leaky1[12]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.362      ;
; -4.411 ; Leaky1[10]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.360      ;
; -4.411 ; Leaky1[8]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.357      ;
; -4.408 ; Leaky1[2]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.358      ;
; -4.408 ; Leaky1[9]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.357      ;
; -4.402 ; Leaky1[14]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.351      ;
; -4.401 ; cwControlPath:CP1|muxControl[16] ; chi[10]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.439     ; 4.449      ;
; -4.398 ; Leaky1[3]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.348      ;
; -4.398 ; Leaky1[4]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.345      ;
; -4.398 ; Leaky1[5]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.345      ;
; -4.397 ; cwControlPath:CP1|muxControl[16] ; chi[9]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.439     ; 4.445      ;
; -4.396 ; Leaky1[13]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.342      ;
; -4.395 ; Leaky1[1]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 5.539      ;
; -4.394 ; Leaky1[6]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.344      ;
; -4.394 ; Leaky1[7]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.343      ;
; -4.393 ; Leaky1[15]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.342      ;
; -4.391 ; Leaky1[11]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.337      ;
; -4.391 ; Leaky1[8]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.134      ; 5.534      ;
; -4.388 ; Leaky1[0]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.338      ;
; -4.388 ; Leaky1[10]                       ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.041     ; 5.334      ;
; -4.383 ; Leaky1[12]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.332      ;
; -4.378 ; Leaky1[2]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.328      ;
; -4.378 ; Leaky1[9]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.327      ;
; -4.378 ; Leaky1[4]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 5.522      ;
; -4.378 ; Leaky1[5]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 5.522      ;
; -4.376 ; Leaky1[13]                       ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.134      ; 5.519      ;
; -4.372 ; Leaky1[1]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.320      ;
; -4.372 ; Leaky1[14]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.321      ;
; -4.371 ; Leaky1[6]                        ; Leaky2[11]                                                                                               ; clk          ; clk         ; 1.000        ; -0.040     ; 5.318      ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                          ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.192 ; O1[3]                           ; A1[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.318      ;
; 0.194 ; LFSR_29:LFSR|shift_register[0]  ; LFSR_29:LFSR|shift_register[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.319      ;
; 0.195 ; O1[2]                           ; A1[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.320      ;
; 0.199 ; cwControlPath:CP1|lfsrEnable    ; cwControlPath:CP1|lfsrEnable                                                                              ; clk          ; clk         ; 0.000        ; 0.024      ; 0.307      ;
; 0.200 ; LFSR_29:LFSR|shift_register[18] ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; LFSR_29:LFSR|shift_register[1]  ; LFSR_29:LFSR|shift_register[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; LFSR_29:LFSR|shift_register[13] ; LFSR_29:LFSR|shift_register[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; LFSR_29:LFSR|shift_register[27] ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; LFSR_29:LFSR|shift_register[4]  ; LFSR_29:LFSR|shift_register[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.204 ; LFSR_29:LFSR|shift_register[12] ; LFSR_29:LFSR|shift_register[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.329      ;
; 0.206 ; LFSR_29:LFSR|shift_register[21] ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.331      ;
; 0.206 ; LFSR_29:LFSR|shift_register[20] ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.331      ;
; 0.206 ; LFSR_29:LFSR|shift_register[16] ; LFSR_29:LFSR|shift_register[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.331      ;
; 0.207 ; LFSR_29:LFSR|shift_register[3]  ; LFSR_29:LFSR|shift_register[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.332      ;
; 0.207 ; LFSR_29:LFSR|shift_register[15] ; LFSR_29:LFSR|shift_register[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.332      ;
; 0.250 ; cwControlPath:CP1|i[7]          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.379      ;
; 0.253 ; LFSR_29:LFSR|shift_register[14] ; LFSR_29:LFSR|shift_register[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.378      ;
; 0.253 ; O1[7]                           ; A1[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.378      ;
; 0.254 ; LFSR_29:LFSR|shift_register[8]  ; LFSR_29:LFSR|shift_register[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.379      ;
; 0.254 ; O1[14]                          ; PA[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.380      ;
; 0.257 ; O1[11]                          ; PA[11]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.382      ;
; 0.258 ; LFSR_29:LFSR|shift_register[2]  ; LFSR_29:LFSR|shift_register[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.383      ;
; 0.260 ; TPO[14]                         ; O1[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.262 ; LFSR_29:LFSR|shift_register[25] ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; LFSR_29:LFSR|shift_register[23] ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.388      ;
; 0.266 ; LFSR_29:LFSR|shift_register[22] ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.391      ;
; 0.267 ; LFSR_29:LFSR|shift_register[7]  ; LFSR_29:LFSR|shift_register[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.393      ;
; 0.268 ; LFSR_29:LFSR|shift_register[18] ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.394      ;
; 0.270 ; LFSR_29:LFSR|shift_register[9]  ; LFSR_29:LFSR|shift_register[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.396      ;
; 0.274 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.402      ;
; 0.277 ; LFSR_29:LFSR|shift_register[24] ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.402      ;
; 0.281 ; LFSR_29:LFSR|shift_register[17] ; LFSR_29:LFSR|shift_register[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.406      ;
; 0.281 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.409      ;
; 0.284 ; cwControlPath:CP1|i[1]          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.288 ; O1[15]                          ; PA[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; O1[10]                          ; PA[10]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.291 ; O1[12]                          ; PA[12]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.416      ;
; 0.293 ; cwControlPath:CP1|i[0]          ; cwControlPath:CP1|i[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.422      ;
; 0.301 ; M[4]                            ; A2[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; TPO[15]                         ; O1[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; O1[6]                           ; A1[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.306 ; LFSR_29:LFSR|shift_register[21] ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.434      ;
; 0.306 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.434      ;
; 0.308 ; LFSR_29:LFSR|shift_register[25] ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.433      ;
; 0.308 ; LFSR_29:LFSR|shift_register[23] ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.433      ;
; 0.308 ; LFSR_29:LFSR|shift_register[22] ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.433      ;
; 0.310 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.311 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.439      ;
; 0.313 ; M[6]                            ; A2[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.438      ;
; 0.313 ; O1[4]                           ; A1[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.439      ;
; 0.314 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.442      ;
; 0.316 ; O1[1]                           ; A1[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.442      ;
; 0.319 ; LFSR_29:LFSR|shift_register[20] ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.444      ;
; 0.325 ; LFSR_29:LFSR|shift_register[6]  ; LFSR_29:LFSR|shift_register[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.450      ;
; 0.327 ; LFSR_29:LFSR|shift_register[19] ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.452      ;
; 0.334 ; M[2]                            ; A2[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.467      ;
; 0.335 ; LFSR_29:LFSR|shift_register[5]  ; LFSR_29:LFSR|shift_register[16]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.460      ;
; 0.339 ; A1[8]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.662      ;
; 0.350 ; cwControlPath:CP1|i[3]          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.479      ;
; 0.351 ; cwControlPath:CP1|i[2]          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.480      ;
; 0.351 ; cwControlPath:CP1|i[5]          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.480      ;
; 0.352 ; cwControlPath:CP1|i[4]          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.481      ;
; 0.352 ; cwControlPath:CP1|i[6]          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.481      ;
; 0.356 ; LFSR_29:LFSR|shift_register[11] ; LFSR_29:LFSR|shift_register[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.480      ;
; 0.358 ; A1[7]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.681      ;
; 0.363 ; O1[5]                           ; A1[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.489      ;
; 0.375 ; M[4]                            ; PA[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.504      ;
; 0.378 ; M[4]                            ; A1[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.507      ;
; 0.379 ; cwControlPath:CP1|State[2]      ; cwControlPath:CP1|muxControl[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.047      ; 0.510      ;
; 0.388 ; M[2]                            ; A1[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.521      ;
; 0.389 ; cwControlPath:CP1|State[1]      ; cwControlPath:CP1|regControl[15]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.522      ;
; 0.392 ; M[2]                            ; PA[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.525      ;
; 0.394 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|muxControl[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.049      ; 0.527      ;
; 0.396 ; M[1]                            ; A2[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.523      ;
; 0.398 ; cwControlPath:CP1|State[0]      ; cwControlPath:CP1|regControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.531      ;
; 0.405 ; M[0]                            ; A2[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.538      ;
; 0.407 ; O2[5]                           ; A1[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.540      ;
; 0.408 ; O2[1]                           ; A1[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.541      ;
; 0.418 ; O1[3]                           ; PA[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.544      ;
; 0.419 ; Leaky2[1]                       ; Leaky3[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.546      ;
; 0.425 ; M[6]                            ; PA[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.552      ;
; 0.426 ; PA[5]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.743      ;
; 0.428 ; M[5]                            ; PA[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.557      ;
; 0.428 ; M[5]                            ; A1[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.557      ;
; 0.431 ; A4[3]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.752      ;
; 0.431 ; A4[7]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.752      ;
; 0.433 ; cwControlPath:CP1|i[1]          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.562      ;
; 0.434 ; A4[6]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.755      ;
; 0.438 ; A4[3]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.760      ;
; 0.441 ; Leaky2[0]                       ; Leaky3[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.568      ;
; 0.441 ; Leaky2[2]                       ; Leaky3[2]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.137     ; 0.388      ;
; 0.441 ; Leaky2[3]                       ; Leaky3[3]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.137     ; 0.388      ;
; 0.441 ; A4[2]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.762      ;
; 0.441 ; A4[5]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.762      ;
; 0.441 ; A4[9]                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.762      ;
; 0.442 ; cwControlPath:CP1|i[0]          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.571      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.157   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -10.157   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1233.313 ; 0.0   ; 0.0      ; 0.0     ; -537.924            ;
;  clk             ; -1233.313 ; 0.000 ; N/A      ; N/A     ; -537.924            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; valid         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 59291    ; 23322    ; 0        ; 260      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 59291    ; 23322    ; 0        ; 260      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 721   ; 721  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon May 23 00:30:43 2022
Info: Command: quartus_sta ConstrainedWallace -c ConstrainedWallace
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ConstrainedWallace.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.157
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.157           -1233.313 clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -537.924 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.132           -1098.819 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -535.916 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.042            -601.732 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -381.907 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4832 megabytes
    Info: Processing ended: Mon May 23 00:30:46 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


