
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/alert_handler/rtl/alert_handler_reg_wrap.sv Coverage: 87%</h3>
<pre style="margin:0; padding:0 ">// Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">// Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">// SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">//</pre>
<pre style="margin:0; padding:0 ">// Breakout / remapping wrapper for register file. Generated from template.</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">module alert_handler_reg_wrap import alert_pkg::*; (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input                                   clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input                                   rst_ni,</pre>
<pre style="margin:0; padding:0 ">  // Bus Interface (device)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  tlul_pkg::tl_h2d_t               tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output tlul_pkg::tl_d2h_t               tl_o,</pre>
<pre style="margin:0; padding:0 ">  // interrupt</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic [N_CLASSES-1:0] irq_o,</pre>
<pre style="margin:0; padding:0 ">  // State information for HW crashdump</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output alert_crashdump_t     crashdump_o,</pre>
<pre style="margin:0; padding:0 ">  // hw2reg</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  hw2reg_wrap_t         hw2reg_wrap,</pre>
<pre style="margin:0; padding:0 ">  // reg2hw</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output reg2hw_wrap_t         reg2hw_wrap</pre>
<pre style="margin:0; padding:0 ">);</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  //////////////////</pre>
<pre style="margin:0; padding:0 ">  // reg instance //</pre>
<pre style="margin:0; padding:0 ">  //////////////////</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [N_CLASSES-1:0] class_autolock_en;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  alert_handler_reg_pkg::alert_handler_reg2hw_t reg2hw;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  alert_handler_reg_pkg::alert_handler_hw2reg_t hw2reg;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  alert_handler_reg_top i_reg (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .reg2hw,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .hw2reg,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .devmode_i(1'b1)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  ////////////////</pre>
<pre style="margin:0; padding:0 ">  // interrupts //</pre>
<pre style="margin:0; padding:0 ">  ////////////////</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    prim_intr_hw #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .Width(1)</pre>
<pre id="id48" style="background-color: #FFB6C1; margin:0; padding:0 ">    ) i_irq_classa (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .event_intr_i           ( hw2reg_wrap.class_trig[0]    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_enable_q_i ( reg2hw.intr_enable.classa.q  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_test_q_i   ( reg2hw.intr_test.classa.q    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_test_qe_i  ( reg2hw.intr_test.classa.qe   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_state_q_i  ( reg2hw.intr_state.classa.q   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .hw2reg_intr_state_de_o ( hw2reg.intr_state.classa.de  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .hw2reg_intr_state_d_o  ( hw2reg.intr_state.classa.d   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .intr_o                 ( irq_o[0]                     )</pre>
<pre style="margin:0; padding:0 ">    );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    prim_intr_hw #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .Width(1)</pre>
<pre id="id61" style="background-color: #FFB6C1; margin:0; padding:0 ">    ) i_irq_classb (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .event_intr_i           ( hw2reg_wrap.class_trig[1]    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_enable_q_i ( reg2hw.intr_enable.classb.q  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_test_q_i   ( reg2hw.intr_test.classb.q    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_test_qe_i  ( reg2hw.intr_test.classb.qe   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_state_q_i  ( reg2hw.intr_state.classb.q   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .hw2reg_intr_state_de_o ( hw2reg.intr_state.classb.de  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .hw2reg_intr_state_d_o  ( hw2reg.intr_state.classb.d   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .intr_o                 ( irq_o[1]                     )</pre>
<pre style="margin:0; padding:0 ">    );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    prim_intr_hw #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .Width(1)</pre>
<pre id="id74" style="background-color: #FFB6C1; margin:0; padding:0 ">    ) i_irq_classc (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .event_intr_i           ( hw2reg_wrap.class_trig[2]    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_enable_q_i ( reg2hw.intr_enable.classc.q  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_test_q_i   ( reg2hw.intr_test.classc.q    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_test_qe_i  ( reg2hw.intr_test.classc.qe   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_state_q_i  ( reg2hw.intr_state.classc.q   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .hw2reg_intr_state_de_o ( hw2reg.intr_state.classc.de  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .hw2reg_intr_state_d_o  ( hw2reg.intr_state.classc.d   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .intr_o                 ( irq_o[2]                     )</pre>
<pre style="margin:0; padding:0 ">    );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    prim_intr_hw #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .Width(1)</pre>
<pre id="id87" style="background-color: #FFB6C1; margin:0; padding:0 ">    ) i_irq_classd (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .event_intr_i           ( hw2reg_wrap.class_trig[3]    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_enable_q_i ( reg2hw.intr_enable.classd.q  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_test_q_i   ( reg2hw.intr_test.classd.q    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_test_qe_i  ( reg2hw.intr_test.classd.qe   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .reg2hw_intr_state_q_i  ( reg2hw.intr_state.classd.q   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .hw2reg_intr_state_de_o ( hw2reg.intr_state.classd.de  ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .hw2reg_intr_state_d_o  ( hw2reg.intr_state.classd.d   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .intr_o                 ( irq_o[3]                     )</pre>
<pre style="margin:0; padding:0 ">    );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  /////////////////////</pre>
<pre style="margin:0; padding:0 ">  // hw2reg mappings //</pre>
<pre style="margin:0; padding:0 ">  /////////////////////</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // if an alert is enabled and it fires,</pre>
<pre style="margin:0; padding:0 ">  // we have to set the corresponding cause bit</pre>
<pre id="id104" style="background-color: #FFB6C1; margin:0; padding:0 ">  for (genvar k = 0; k < NAlerts; k++) begin : gen_alert_cause</pre>
<pre id="id105" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign hw2reg.alert_cause[k].d  = 1'b1;</pre>
<pre id="id106" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign hw2reg.alert_cause[k].de = reg2hw.alert_cause[k].q |</pre>
<pre id="id107" style="background-color: #FFB6C1; margin:0; padding:0 ">                                      hw2reg_wrap.alert_cause[k];</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // if a local alert is enabled and it fires,</pre>
<pre style="margin:0; padding:0 ">  // we have to set the corresponding cause bit</pre>
<pre id="id112" style="background-color: #FFB6C1; margin:0; padding:0 ">  for (genvar k = 0; k < N_LOC_ALERT; k++) begin : gen_loc_alert_cause</pre>
<pre id="id113" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign hw2reg.loc_alert_cause[k].d  = 1'b1;</pre>
<pre id="id114" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign hw2reg.loc_alert_cause[k].de = reg2hw.loc_alert_cause[k].q |</pre>
<pre id="id115" style="background-color: #FFB6C1; margin:0; padding:0 ">                                          hw2reg_wrap.loc_alert_cause[k];</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // ping timeout in cycles</pre>
<pre style="margin:0; padding:0 ">  // autolock can clear these regs automatically upon entering escalation</pre>
<pre style="margin:0; padding:0 ">  // note: the class must be activated for this to occur</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign { hw2reg.classd_clren.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classc_clren.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classb_clren.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classa_clren.d } = '0;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign { hw2reg.classd_clren.de,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classc_clren.de,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classb_clren.de,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classa_clren.de } = hw2reg_wrap.class_esc_trig    &</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      class_autolock_en             &</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw_wrap.class_en;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // current accumulator counts</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign { hw2reg.classd_accum_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classc_accum_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classb_accum_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classa_accum_cnt.d } = hw2reg_wrap.class_accum_cnt;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // current accumulator counts</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign { hw2reg.classd_esc_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classc_esc_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classb_esc_cnt.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classa_esc_cnt.d } = hw2reg_wrap.class_esc_cnt;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // current accumulator counts</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign { hw2reg.classd_state.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classc_state.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classb_state.d,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">           hw2reg.classa_state.d } = hw2reg_wrap.class_esc_state;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  /////////////////////</pre>
<pre style="margin:0; padding:0 ">  // reg2hw mappings //</pre>
<pre style="margin:0; padding:0 ">  /////////////////////</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // config register lock</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg2hw_wrap.config_locked = ~reg2hw.regen.q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // alert enable and class assignments</pre>
<pre id="id159" style="background-color: #FFB6C1; margin:0; padding:0 ">  for (genvar k = 0; k < NAlerts; k++) begin : gen_alert_en_class</pre>
<pre id="id160" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign reg2hw_wrap.alert_en[k]    = reg2hw.alert_en[k].q;</pre>
<pre id="id161" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign reg2hw_wrap.alert_class[k] = reg2hw.alert_class[k].q;</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // local alert enable and class assignments</pre>
<pre id="id165" style="background-color: #FFB6C1; margin:0; padding:0 ">  for (genvar k = 0; k < N_LOC_ALERT; k++) begin : gen_loc_alert_en_class</pre>
<pre id="id166" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign reg2hw_wrap.loc_alert_en[k]    = reg2hw.loc_alert_en[k].q;</pre>
<pre id="id167" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign reg2hw_wrap.loc_alert_class[k] = reg2hw.loc_alert_class[k].q;</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg2hw_wrap.ping_timeout_cyc = reg2hw.ping_timeout_cyc.q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // class enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg2hw_wrap.class_en = { reg2hw.classd_ctrl.en,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                  reg2hw.classc_ctrl.en,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                  reg2hw.classb_ctrl.en,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                  reg2hw.classa_ctrl.en };</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // autolock enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign class_autolock_en = { reg2hw.classd_ctrl.lock,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                               reg2hw.classc_ctrl.lock,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                               reg2hw.classb_ctrl.lock,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                               reg2hw.classa_ctrl.lock };</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // escalation signal enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg2hw_wrap.class_esc_en = { reg2hw.classd_ctrl.en_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classd_ctrl.en_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classd_ctrl.en_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classd_ctrl.en_e0,</pre>
<pre style="margin:0; padding:0 ">                                      //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classc_ctrl.en_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classc_ctrl.en_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classc_ctrl.en_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classc_ctrl.en_e0,</pre>
<pre style="margin:0; padding:0 ">                                      //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classb_ctrl.en_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classb_ctrl.en_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classb_ctrl.en_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classb_ctrl.en_e0,</pre>
<pre style="margin:0; padding:0 ">                                      //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classa_ctrl.en_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classa_ctrl.en_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classa_ctrl.en_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                      reg2hw.classa_ctrl.en_e0 };</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // escalation phase to escalation signal mapping</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg2hw_wrap.class_esc_map = { reg2hw.classd_ctrl.map_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classd_ctrl.map_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classd_ctrl.map_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classd_ctrl.map_e0,</pre>
<pre style="margin:0; padding:0 ">                                       //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classc_ctrl.map_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classc_ctrl.map_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classc_ctrl.map_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classc_ctrl.map_e0,</pre>
<pre style="margin:0; padding:0 ">                                       //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classb_ctrl.map_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classb_ctrl.map_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classb_ctrl.map_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classb_ctrl.map_e0,</pre>
<pre style="margin:0; padding:0 ">                                       //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classa_ctrl.map_e3,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classa_ctrl.map_e2,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classa_ctrl.map_e1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                       reg2hw.classa_ctrl.map_e0 };</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // TODO: check whether this is correctly locked inside the regfile</pre>
<pre style="margin:0; padding:0 ">  // writing 1b1 to a class clr register clears the accumulator and</pre>
<pre style="margin:0; padding:0 ">  // escalation state if autolock is not asserted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg2hw_wrap.class_clr = { reg2hw.classd_clr.q & reg2hw.classd_clr.qe,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                   reg2hw.classc_clr.q & reg2hw.classc_clr.qe,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                   reg2hw.classb_clr.q & reg2hw.classb_clr.qe,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                   reg2hw.classa_clr.q & reg2hw.classa_clr.qe };</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // accumulator thresholds</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg2hw_wrap.class_accum_thresh = { reg2hw.classd_accum_thresh.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                            reg2hw.classc_accum_thresh.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                            reg2hw.classb_accum_thresh.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                            reg2hw.classa_accum_thresh.q };</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // interrupt timeout lengths</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg2hw_wrap.class_timeout_cyc = { reg2hw.classd_timeout_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                           reg2hw.classc_timeout_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                           reg2hw.classb_timeout_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                           reg2hw.classa_timeout_cyc.q };</pre>
<pre style="margin:0; padding:0 ">  // escalation phase lengths</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg2hw_wrap.class_phase_cyc = { reg2hw.classd_phase3_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classd_phase2_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classd_phase1_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classd_phase0_cyc.q,</pre>
<pre style="margin:0; padding:0 ">                                         //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classc_phase3_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classc_phase2_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classc_phase1_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classc_phase0_cyc.q,</pre>
<pre style="margin:0; padding:0 ">                                         //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classb_phase3_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classb_phase2_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classb_phase1_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classb_phase0_cyc.q,</pre>
<pre style="margin:0; padding:0 ">                                         //</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classa_phase3_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classa_phase2_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classa_phase1_cyc.q,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                                         reg2hw.classa_phase0_cyc.q};</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  //////////////////////</pre>
<pre style="margin:0; padding:0 ">  // crashdump output //</pre>
<pre style="margin:0; padding:0 ">  //////////////////////</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // alert cause output</pre>
<pre id="id272" style="background-color: #FFB6C1; margin:0; padding:0 ">  for (genvar k = 0; k < NAlerts; k++) begin : gen_alert_cause_dump</pre>
<pre id="id273" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign crashdump_o.alert_cause[k]  = reg2hw.alert_cause[k].q;</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // local alert cause register output</pre>
<pre id="id277" style="background-color: #FFB6C1; margin:0; padding:0 ">  for (genvar k = 0; k < N_LOC_ALERT; k++) begin : gen_loc_alert_cause_dump</pre>
<pre id="id278" style="background-color: #FFB6C1; margin:0; padding:0 ">    assign crashdump_o.loc_alert_cause[k]  = reg2hw.loc_alert_cause[k].q;</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign crashdump_o.class_accum_cnt = hw2reg_wrap.class_accum_cnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign crashdump_o.class_esc_cnt   = hw2reg_wrap.class_esc_cnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign crashdump_o.class_esc_state = hw2reg_wrap.class_esc_state;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre id="id285" style="background-color: #FFB6C1; margin:0; padding:0 ">endmodule : alert_handler_reg_wrap</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
</body>
</html>
