# LSE Add Module Project

Un projet professionnel de simulation SystemVerilog/Verilog avec module d'addition LSE (Log-Sum-Exp).

## ğŸ—ï¸ Structure du Projet

```
lse_project/
â”œâ”€â”€ ğŸ“ modules/                    # Modules SystemVerilog/Verilog
â”‚   â”œâ”€â”€ lse_add.sv                 # Module LSE original (SystemVerilog complet)
â”‚   â””â”€â”€ lse_add_simple.sv          # Module LSE simplifiÃ© (compatible Icarus Verilog)
â”œâ”€â”€ ğŸ“ testbenches/                # Bancs de tests
â”‚   â”œâ”€â”€ tb_lse_add.sv              # Testbench originale (SystemVerilog)
â”‚   â””â”€â”€ tb_lse_add_simple.sv       # Testbench simplifiÃ©e (compatible Icarus Verilog)
â”œâ”€â”€ ğŸ“ scripts/                    # Scripts d'automatisation
â”‚   â”œâ”€â”€ simulate_and_view.ps1      # Script complet: Compilation + Simulation + Visualisation
â”‚   â””â”€â”€ launch_gtkwave.ps1         # Lancement rapide de GTKWave
â”œâ”€â”€ ğŸ“ gtkwave_configs/            # Configurations GTKWave prÃ©-dÃ©finies
â”‚   â”œâ”€â”€ lse_add_simple.gtkw        # Configuration simple (recommandÃ©e)
â”‚   â”œâ”€â”€ lse_add_advanced.gtkw      # Configuration avancÃ©e (debug)
â”‚   â””â”€â”€ lse_add_waveform.gtkw      # Configuration gÃ©nÃ©rÃ©e automatiquement
â”œâ”€â”€ ğŸ“ simulation_output/          # Fichiers gÃ©nÃ©rÃ©s par la simulation
â”‚   â”œâ”€â”€ lse_add_waveform.vcd       # Chronogrammes (gÃ©nÃ©rÃ©)
â”‚   â””â”€â”€ tb_simple.vvp              # ExÃ©cutable compilÃ© (gÃ©nÃ©rÃ©)
â”œâ”€â”€ ğŸ“ docs/                       # Documentation
â”‚   â””â”€â”€ README_detailed.md         # Documentation dÃ©taillÃ©e
â”œâ”€â”€ ğŸ“ work/                       # Fichiers de compilation QuestaSim/ModelSim
â””â”€â”€ README.md                      # Ce fichier
```

## ğŸš€ Utilisation Rapide

### MÃ©thode RecommandÃ©e : Script Tout-en-Un

```powershell
# Depuis la racine du projet
scripts\simulate_and_view.ps1 simple     # Vue organisÃ©e (recommandÃ©)
scripts\simulate_and_view.ps1 advanced   # Vue avec signaux internes  
scripts\simulate_and_view.ps1 default    # Vue par dÃ©faut
```

### MÃ©thode Alternative : Ã‰tapes SÃ©parÃ©es

```powershell
# 1. Compilation et simulation
cd lse_project
C:\iverilog\bin\iverilog.exe -g2012 -o simulation_output\tb_simple.vvp -s tb_lse_add_simple modules\lse_add_simple.sv testbenches\tb_lse_add_simple.sv
C:\iverilog\bin\vvp.exe simulation_output\tb_simple.vvp

# 2. Visualisation
scripts\launch_gtkwave.ps1 simple
```

## ğŸ”§ Outils Requis

- **Icarus Verilog 12.0+** : Simulateur open source
- **GTKWave 3.3+** : Visualiseur de chronogrammes (inclus avec Icarus)
- **PowerShell 5.0+** : Pour les scripts d'automatisation

## ğŸ“Š Configurations de Visualisation

| Configuration | Description | Usage |
|---------------|-------------|-------|
| **Simple** | Vue organisÃ©e, signaux principaux | Usage quotidien, dÃ©monstrations |
| **Advanced** | Signaux internes, comparaisons | Debug approfondi, dÃ©veloppement |
| **Default** | Vue vierge | Personnalisation libre |

## ğŸ§ª Tests Automatiques

Le projet inclut 8 tests automatiques :
- âœ… **Mode 24-bit** : OpÃ©rations LSE haute prÃ©cision
- âœ… **Mode 6-bit** : OpÃ©rations empaquetÃ©es (4Ã—6-bit)
- âœ… **Cas spÃ©ciaux** : Gestion de l'infini nÃ©gatif

## ğŸ“ˆ Signaux Principaux

| Signal | Description | Format |
|--------|-------------|---------|
| `clk` | Horloge systÃ¨me | Digital |
| `pe_mode[1:0]` | Mode : 0=24-bit, 1=6-bit | Binary |
| `operand_a/b[23:0]` | OpÃ©randes d'entrÃ©e | HexadÃ©cimal |
| `sum_result[23:0]` | RÃ©sultat LSE | HexadÃ©cimal |

## ğŸ” DÃ©pannage Rapide

### ProblÃ¨me de Compilation
```powershell
# Nettoyer et relancer
Remove-Item simulation_output\* -ErrorAction SilentlyContinue
scripts\simulate_and_view.ps1 simple
```

### GTKWave ne s'ouvre pas
```powershell
# VÃ©rifier Icarus Verilog
C:\iverilog\bin\iverilog.exe -V
C:\iverilog\gtkwave\bin\gtkwave.exe --version

# Lancement manuel
C:\iverilog\gtkwave\bin\gtkwave.exe simulation_output\lse_add_waveform.vcd
```

## ğŸ“š Documentation

- **Documentation complÃ¨te** : [`docs/README_detailed.md`](docs/README_detailed.md)
- **Code source** : Modules dans [`modules/`](modules/)
- **Tests** : Testbenches dans [`testbenches/`](testbenches/)

## ğŸ† FonctionnalitÃ©s

- âœ… Structure de projet professionnelle
- âœ… Scripts d'automatisation PowerShell
- âœ… Configurations GTKWave prÃ©-dÃ©finies
- âœ… Simulation automatisÃ©e (Icarus Verilog)
- âœ… Visualisation intÃ©grÃ©e (GTKWave)
- âœ… Support multi-mode (24-bit/6-bit)
- âœ… Gestion des cas spÃ©ciaux
- âœ… Documentation complÃ¨te

---

**LSE Project Â© 2025** - Projet Ã©ducatif de simulation SystemVerilog

ğŸ”— **Liens rapides :**
- [ğŸ“– Documentation dÃ©taillÃ©e](docs/README_detailed.md)
- [ğŸ”§ Scripts](scripts/)
- [âš™ï¸ Configurations GTKWave](gtkwave_configs/)
- [ğŸ“Š RÃ©sultats de simulation](simulation_output/)