<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_3" LaunchPart="xc7z020clg400-1" LaunchTime="1675271847">
  <File Type="BITSTR-MMI" Name="cryptoprocessor_wrapper.mmi"/>
  <File Type="ROUTE-CLK" Name="cryptoprocessor_wrapper_clock_utilization_routed.rpt"/>
  <File Type="BITSTR-BMM" Name="cryptoprocessor_wrapper_bd.bmm"/>
  <File Type="BITSTR-NKY" Name="cryptoprocessor_wrapper.nky"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="cryptoprocessor_wrapper_timing_summary_routed.rpt"/>
  <File Type="BG-BIN" Name="cryptoprocessor_wrapper.bin"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="cryptoprocessor_wrapper_methodology_drc_routed.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="cryptoprocessor_wrapper_route_status.pb"/>
  <File Type="BG-BIT" Name="cryptoprocessor_wrapper.bit"/>
  <File Type="ROUTE-DRC-PB" Name="cryptoprocessor_wrapper_drc_routed.pb"/>
  <File Type="ROUTE-DRC" Name="cryptoprocessor_wrapper_drc_routed.rpt"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="cryptoprocessor_wrapper_routed_bb.dcp"/>
  <File Type="ROUTE-DCP" Name="cryptoprocessor_wrapper_routed.dcp"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="cryptoprocessor_wrapper_methodology_drc_routed.rpx"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="cryptoprocessor_wrapper_incremental_reuse_pre_placed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="cryptoprocessor_wrapper_bus_skew_routed.rpt"/>
  <File Type="BG-BGN" Name="cryptoprocessor_wrapper.bgn"/>
  <File Type="BITSTR-SYSDEF" Name="cryptoprocessor_wrapper.sysdef"/>
  <File Type="BITSTR-LTX" Name="cryptoprocessor_wrapper.ltx"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="cryptoprocessor_wrapper_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="cryptoprocessor_wrapper_postroute_physopt_bb.dcp"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="cryptoprocessor_wrapper_methodology_drc_routed.pb"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="cryptoprocessor_wrapper_postplace_pwropt.dcp"/>
  <File Type="RDI-RDI" Name="cryptoprocessor_wrapper.vdi"/>
  <File Type="ROUTE-PWR" Name="cryptoprocessor_wrapper_power_routed.rpt"/>
  <File Type="ROUTE-DRC-RPX" Name="cryptoprocessor_wrapper_drc_routed.rpx"/>
  <File Type="ROUTE-PWR-SUM" Name="cryptoprocessor_wrapper_power_summary_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="cryptoprocessor_wrapper_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="cryptoprocessor_wrapper_route_status.rpt"/>
  <File Type="PLACE-CTRL" Name="cryptoprocessor_wrapper_control_sets_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="cryptoprocessor_wrapper_utilization_placed.pb"/>
  <File Type="PLACE-UTIL" Name="cryptoprocessor_wrapper_utilization_placed.rpt"/>
  <File Type="PLACE-IO" Name="cryptoprocessor_wrapper_io_placed.rpt"/>
  <File Type="PLACE-DCP" Name="cryptoprocessor_wrapper_placed.dcp"/>
  <File Type="PWROPT-DCP" Name="cryptoprocessor_wrapper_pwropt.dcp"/>
  <File Type="OPT-HWDEF" Name="cryptoprocessor_wrapper.hwdef"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="cryptoprocessor_wrapper_bus_skew_routed.pb"/>
  <File Type="PA-TCL" Name="cryptoprocessor_wrapper.tcl"/>
  <File Type="BITSTR-MSK" Name="cryptoprocessor_wrapper.msk"/>
  <File Type="ROUTE-TIMING-PB" Name="cryptoprocessor_wrapper_timing_summary_routed.pb"/>
  <File Type="PHYSOPT-DCP" Name="cryptoprocessor_wrapper_physopt.dcp"/>
  <File Type="BITSTR-RBT" Name="cryptoprocessor_wrapper.rbt"/>
  <File Type="ROUTE-TIMING-RPX" Name="cryptoprocessor_wrapper_timing_summary_routed.rpx"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="cryptoprocessor_wrapper_bus_skew_routed.rpx"/>
  <File Type="REPORTS-TCL" Name="cryptoprocessor_wrapper_reports.tcl"/>
  <File Type="OPT-DCP" Name="cryptoprocessor_wrapper_opt.dcp"/>
  <File Type="OPT-DRC" Name="cryptoprocessor_wrapper_drc_opted.rpt"/>
  <File Type="ROUTE-ERROR-DCP" Name="cryptoprocessor_wrapper_routed_error.dcp"/>
  <File Type="BG-DRC" Name="cryptoprocessor_wrapper.drc"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/INS_RAM/INS_RAM.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/BRAM64_1024_1/BRAM64_1024.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/common_blocks/ComputeCore.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/common_blocks/ISA_control.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/bitreverse.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/btf_unified.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/modadd.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/moddiv_by_2.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/modmul.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/modred_64.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/modsub.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/ntt_memory_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/ntt_sdf_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/sdf_stage.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/shiftreg.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/tw_roms.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/tw_roms_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/csa_2.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/csa_tree.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/int_mult_add.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/intmul.v">
      <FileInfo SFType="SVerilog">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/wlmont.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/wlmont_sub.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/common_blocks/ComputeCoreWrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/cryptoprocessor/cryptoprocessor.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/cryptoprocessor/hdl/cryptoprocessor_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/NTT_DOUT.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/NTT_DIN.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/ntt_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/INTT_DOUT.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/INTT_DIN.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/btf_dif_gs.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/wlmont_tb.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/btf_dit_ct.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/ntt_sdf_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/sub_chunked.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Verilog_src/ntt/add_chunked.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="cryptoprocessor_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/constraints.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019"/>
    <Step Id="init_design"/>
    <Step Id="opt_design">
      <Option Id="Directive">1</Option>
    </Step>
    <Step Id="power_opt_design"/>
    <Step Id="place_design">
      <Option Id="Directive">0</Option>
    </Step>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design">
      <Option Id="Directive">0</Option>
    </Step>
    <Step Id="route_design">
      <Option Id="Directive">8</Option>
    </Step>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="cryptoprocessor_ComputeCoreWrapper_0_0"/>
</GenRun>
