LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY mod_1_1 IS
    PORT (
        clk_out  : IN STD_LOGIC;         -- Horloge lente provenant du clock_divider
        reset    : IN STD_LOGIC;         -- Bouton de réinitialisation
        LEDR     : OUT STD_LOGIC_VECTOR(9 DOWNTO 0)  -- Sortie vers les LEDs rouges
    );
END ENTITY mod_1_1;

ARCHITECTURE behavior OF mod_1_1 IS
    SIGNAL led_counter : INTEGER RANGE 0 TO 7 := 0;  -- Compteur pour allumer les LEDs une par une

BEGIN
    -- Processus principal qui fait défiler les LEDs
    PROCESS (clk_out, reset)
    BEGIN
        IF reset = '1' THEN
            led_counter <= 0;
            LEDR <= (OTHERS => '0');  
            LEDR(0) <= '1';  -- Allume la première LED
        ELSIF rising_edge(clk_out) THEN
            LEDR <= (OTHERS => '0');  -- Éteint toutes les LEDs
            LEDR(led_counter) <= '1';  -- Allume seulement la LED correspondant au compteur

            -- Passe à la LED suivante
            led_counter <= (led_counter + 1) MOD 8;  
        END IF;
    END PROCESS;

END ARCHITECTURE behavior;

