"use strict";(self.webpackChunkcomputer_architecture=self.webpackChunkcomputer_architecture||[]).push([[8581],{5610:e=>{e.exports=JSON.parse('{"pluginId":"default","version":"current","label":"Next","banner":null,"badge":false,"noIndex":false,"className":"docs-version-current","isLast":true,"docsSidebars":{"sidebar":[{"type":"link","label":"Introduction","href":"/computer-architecture/","docId":"README"},{"type":"link","label":"Regulament","href":"/computer-architecture/rules","docId":"rules"},{"type":"link","label":"Notare","href":"/computer-architecture/grading","docId":"grading"},{"type":"link","label":"Echipa","href":"/computer-architecture/team","docId":"team"},{"type":"category","label":"Tutoriale","items":[{"type":"link","label":"Instalare Vivado","href":"/computer-architecture/Tutoriale/Instalare Vivado/","docId":"Tutoriale/Instalare Vivado/README"},{"type":"link","label":"Creare proiect Vivado","href":"/computer-architecture/Tutoriale/Creare proiect Vivado/","docId":"Tutoriale/Creare proiect Vivado/README"},{"type":"link","label":"Simulare Vivado","href":"/computer-architecture/Tutoriale/Simulare Vivado/","docId":"Tutoriale/Simulare Vivado/README"},{"type":"link","label":"Simulare GTKWave","href":"/computer-architecture/Tutoriale/Simulare GTKWave/","docId":"Tutoriale/Simulare GTKWave/README"},{"type":"link","label":"Programare FPGA Vivado","href":"/computer-architecture/Tutoriale/Programare FPGA Vivado/","docId":"Tutoriale/Programare FPGA Vivado/README"},{"type":"link","label":"Rulare exemple practice","href":"/computer-architecture/Tutoriale/Rulare exemple practice/","docId":"Tutoriale/Rulare exemple practice/README"},{"type":"category","label":"Docker","items":[{"type":"link","label":"Windows","href":"/computer-architecture/Tutoriale/Docker/Windows/","docId":"Tutoriale/Docker/Windows/README"},{"type":"link","label":"Linux","href":"/computer-architecture/Tutoriale/Docker/Linux/","docId":"Tutoriale/Docker/Linux/README"},{"type":"link","label":"MacOS","href":"/computer-architecture/Tutoriale/Docker/MacOS/","docId":"Tutoriale/Docker/MacOS/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Tutoriale/Docker/"},{"type":"link","label":"VPL","href":"/computer-architecture/Tutoriale/VPL/","docId":"Tutoriale/VPL/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Tutoriale/"},{"type":"category","label":"Laboratoare","items":[{"type":"category","label":"0 Recapitulare","items":[{"type":"category","label":"Circuite combina\u021bionale","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/0 Recapitulare/Circuite combina\u021bionale/Teorie/","docId":"Laboratoare/0 Recapitulare/Circuite combina\u021bionale/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/0 Recapitulare/Circuite combina\u021bionale/"},{"type":"category","label":"Porti logice","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/0 Recapitulare/Porti logice/Teorie/","docId":"Laboratoare/0 Recapitulare/Porti logice/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/0 Recapitulare/Porti logice/"},{"type":"category","label":"Sumatoare","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/0 Recapitulare/Sumatoare/Teorie/","docId":"Laboratoare/0 Recapitulare/Sumatoare/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/0 Recapitulare/Sumatoare/"},{"type":"category","label":"Circuite secven\u021biale","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/0 Recapitulare/Circuite secven\u021biale/Teorie/","docId":"Laboratoare/0 Recapitulare/Circuite secven\u021biale/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/0 Recapitulare/Circuite secven\u021biale/"},{"type":"category","label":"Bistabil D","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/0 Recapitulare/Bistabil D/Teorie/","docId":"Laboratoare/0 Recapitulare/Bistabil D/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/0 Recapitulare/Bistabil D/"},{"type":"category","label":"Automate finite","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/0 Recapitulare/Automate finite/Teorie/","docId":"Laboratoare/0 Recapitulare/Automate finite/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/0 Recapitulare/Automate finite/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/0 Recapitulare/"},{"type":"category","label":"1 Verilog Combina\u021bional","items":[{"type":"category","label":"Limbaj Verilog","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/1 Verilog Combina\u021bional/Limbaj Verilog/Teorie/","docId":"Laboratoare/1 Verilog Combina\u021bional/Limbaj Verilog/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/1 Verilog Combina\u021bional/Limbaj Verilog/"},{"type":"category","label":"Descriere structurala","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/1 Verilog Combina\u021bional/Descriere structurala/Teorie/","docId":"Laboratoare/1 Verilog Combina\u021bional/Descriere structurala/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/1 Verilog Combina\u021bional/Descriere structurala/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/1 Verilog Combina\u021bional/"},{"type":"category","label":"2 Verilog Combina\u021bional","items":[{"type":"category","label":"Operatori","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/2 Verilog Combina\u021bional/Operatori/Teorie/","docId":"Laboratoare/2 Verilog Combina\u021bional/Operatori/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/2 Verilog Combina\u021bional/Operatori/"},{"type":"category","label":"Parametri","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/2 Verilog Combina\u021bional/Parametri/Teorie/","docId":"Laboratoare/2 Verilog Combina\u021bional/Parametri/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/2 Verilog Combina\u021bional/Parametri/"},{"type":"category","label":"Testare","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/2 Verilog Combina\u021bional/Testare/Teorie/","docId":"Laboratoare/2 Verilog Combina\u021bional/Testare/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/2 Verilog Combina\u021bional/Testare/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/2 Verilog Combina\u021bional/"},{"type":"category","label":"3 Verilog Combina\u021bional","items":[{"type":"category","label":"Descriere Comportamentala","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/3 Verilog Combina\u021bional/Descriere Comportamentala/Teorie/","docId":"Laboratoare/3 Verilog Combina\u021bional/Descriere Comportamentala/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/3 Verilog Combina\u021bional/Descriere Comportamentala/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/3 Verilog Combina\u021bional/"},{"type":"category","label":"4 Verilog Secven\u021bial","items":[{"type":"category","label":"Always-Edge","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/4 Verilog Secven\u021bial/Always-Edge/Teorie/","docId":"Laboratoare/4 Verilog Secven\u021bial/Always-Edge/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/4 Verilog Secven\u021bial/Always-Edge/"},{"type":"category","label":"Debouncer","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/4 Verilog Secven\u021bial/Debouncer/Teorie/","docId":"Laboratoare/4 Verilog Secven\u021bial/Debouncer/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/4 Verilog Secven\u021bial/Debouncer/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/4 Verilog Secven\u021bial/"},{"type":"category","label":"5 Verilog Secven\u021bial","items":[{"type":"category","label":"Automate finite","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/5 Verilog Secven\u021bial/Automate finite/Teorie/","docId":"Laboratoare/5 Verilog Secven\u021bial/Automate finite/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/5 Verilog Secven\u021bial/Automate finite/"},{"type":"category","label":"Memorie","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/5 Verilog Secven\u021bial/Memorie/Teorie/","docId":"Laboratoare/5 Verilog Secven\u021bial/Memorie/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/5 Verilog Secven\u021bial/Memorie/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/5 Verilog Secven\u021bial/"},{"type":"category","label":"6 Verilog Secven\u021bial","items":[{"type":"category","label":"Unitate aritmetica logica","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/6 Verilog Secven\u021bial/Unitate aritmetica logica/Teorie/","docId":"Laboratoare/6 Verilog Secven\u021bial/Unitate aritmetica logica/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/6 Verilog Secven\u021bial/Unitate aritmetica logica/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/6 Verilog Secven\u021bial/"},{"type":"category","label":"7 Verilog Design \u0219i Verificare","items":[{"type":"category","label":"Design","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/7 Verilog Design \u0219i Verificare/Design/Teorie/","docId":"Laboratoare/7 Verilog Design \u0219i Verificare/Design/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/7 Verilog Design \u0219i Verificare/Design/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/7 Verilog Design \u0219i Verificare/"},{"type":"category","label":"8 Calculator Didactic","items":[{"type":"category","label":"Arhitectura","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/8 Calculator Didactic/Arhitectura/Teorie/","docId":"Laboratoare/8 Calculator Didactic/Arhitectura/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/8 Calculator Didactic/Arhitectura/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/8 Calculator Didactic/"},{"type":"category","label":"9 Calculator Didactic","items":[{"type":"category","label":"Unitate de comanda","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/9 Calculator Didactic/Unitate de comanda/Teorie/","docId":"Laboratoare/9 Calculator Didactic/Unitate de comanda/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/9 Calculator Didactic/Unitate de comanda/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/9 Calculator Didactic/"},{"type":"category","label":"10 Calculator Didactic","items":[{"type":"category","label":"Moduri de adresare","items":[{"type":"link","label":"Teorie","href":"/computer-architecture/Laboratoare/10 Calculator Didactic/Moduri de adresare/Teorie/","docId":"Laboratoare/10 Calculator Didactic/Moduri de adresare/Teorie/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/10 Calculator Didactic/Moduri de adresare/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/10 Calculator Didactic/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Laboratoare/"},{"type":"category","label":"Practic\u0103 Verilog","items":[{"type":"link","label":"Laborator 1","href":"/computer-architecture/Practic\u0103 Verilog/Laborator 1/","docId":"Practic\u0103 Verilog/Laborator 1/README"},{"type":"link","label":"Laborator 2","href":"/computer-architecture/Practic\u0103 Verilog/Laborator 2/","docId":"Practic\u0103 Verilog/Laborator 2/README"},{"type":"link","label":"Laborator 3","href":"/computer-architecture/Practic\u0103 Verilog/Laborator 3/","docId":"Practic\u0103 Verilog/Laborator 3/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Practic\u0103 Verilog/"},{"type":"category","label":"Curs","items":[{"type":"link","label":"0 Introducere","href":"/computer-architecture/Curs/intro","docId":"Curs/intro"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Curs/"},{"type":"category","label":"Evaluare","items":[{"type":"category","label":"Test Circuite Combina\u021bionale","items":[{"type":"link","label":"True Table","href":"/computer-architecture/Evaluare/Test Circuite Combina\u021bionale/True Table/","docId":"Evaluare/Test Circuite Combina\u021bionale/True Table/README"},{"type":"link","label":"7 LED Segment","href":"/computer-architecture/Evaluare/Test Circuite Combina\u021bionale/7 LED Segment/","docId":"Evaluare/Test Circuite Combina\u021bionale/7 LED Segment/README"},{"type":"link","label":"ALU","href":"/computer-architecture/Evaluare/Test Circuite Combina\u021bionale/ALU/","docId":"Evaluare/Test Circuite Combina\u021bionale/ALU/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Evaluare/Test Circuite Combina\u021bionale/"},{"type":"category","label":"Test Circuite Secven\u021biale","items":[{"type":"link","label":"FSM","href":"/computer-architecture/Evaluare/Test Circuite Secven\u021biale/FSM/","docId":"Evaluare/Test Circuite Secven\u021biale/FSM/README"},{"type":"link","label":"Operation Register","href":"/computer-architecture/Evaluare/Test Circuite Secven\u021biale/Operation Register/","docId":"Evaluare/Test Circuite Secven\u021biale/Operation Register/README"},{"type":"link","label":"Flag RAM","href":"/computer-architecture/Evaluare/Test Circuite Secven\u021biale/Flag RAM/","docId":"Evaluare/Test Circuite Secven\u021biale/Flag RAM/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Evaluare/Test Circuite Secven\u021biale/"},{"type":"category","label":"Test Calculator Didactic","items":[{"type":"link","label":"Fetch stage","href":"/computer-architecture/Evaluare/Test Calculator Didactic/Fetch stage/","docId":"Evaluare/Test Calculator Didactic/Fetch stage/README"},{"type":"link","label":"Execute stage","href":"/computer-architecture/Evaluare/Test Calculator Didactic/Execute stage/","docId":"Evaluare/Test Calculator Didactic/Execute stage/README"},{"type":"link","label":"Lifetime of an instruction","href":"/computer-architecture/Evaluare/Test Calculator Didactic/Lifetime of an instruction/","docId":"Evaluare/Test Calculator Didactic/Lifetime of an instruction/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Evaluare/Test Calculator Didactic/"},{"type":"category","label":"Teme","items":[{"type":"link","label":"FPU","href":"/computer-architecture/Evaluare/Teme/FPU/","docId":"Evaluare/Teme/FPU/README"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Evaluare/Teme/"}],"collapsed":true,"collapsible":true,"href":"/computer-architecture/Evaluare/"}]},"docs":{"Curs/intro":{"id":"Curs/intro","title":"intro","description":"Focus the slides and press F for fullscreen viewing.","sidebar":"sidebar"},"Evaluare/Teme/FPU/README":{"id":"Evaluare/Teme/FPU/README","title":"FPU","description":"Implmenta\u021bi modulul verilog pentru un FPU (floating point unit) cu 2 operanzi 32-bits IEEE754.","sidebar":"sidebar"},"Evaluare/Test Calculator Didactic/Execute stage/README":{"id":"Evaluare/Test Calculator Didactic/Execute stage/README","title":"README","description":"Proiectati un modul Verilog ce simuleaza etapa de executie a procesorului calculatorului didactic.","sidebar":"sidebar"},"Evaluare/Test Calculator Didactic/Fetch stage/README":{"id":"Evaluare/Test Calculator Didactic/Fetch stage/README","title":"Fetch","description":"Aveti de implementat etapele de Fetch ale calculatorului didactic.","sidebar":"sidebar"},"Evaluare/Test Calculator Didactic/Lifetime of an instruction/README":{"id":"Evaluare/Test Calculator Didactic/Lifetime of an instruction/README","title":"Lifetime of an instruction","description":"Scrieti cod pentru executia unei instructiuni.","sidebar":"sidebar"},"Evaluare/Test Circuite Combina\u021bionale/7 LED Segment/README":{"id":"Evaluare/Test Circuite Combina\u021bionale/7 LED Segment/README","title":"7-LED Segment DIGIT","description":"Implementa\u021bi un modul verilog care s\u0103 afi\u0219eze in func\u021bie iwdigit o cifr\u0103 specific\u0103.","sidebar":"sidebar"},"Evaluare/Test Circuite Combina\u021bionale/ALU/README":{"id":"Evaluare/Test Circuite Combina\u021bionale/ALU/README","title":"ALU","description":"Implementa\u021bi un ALU.","sidebar":"sidebar"},"Evaluare/Test Circuite Combina\u021bionale/True Table/README":{"id":"Evaluare/Test Circuite Combina\u021bionale/True Table/README","title":"True Table","description":"Implmenta\u021bi modulul verilog pentru tabelul de adev\u0103r dat.","sidebar":"sidebar"},"Evaluare/Test Circuite Secven\u021biale/Flag RAM/README":{"id":"Evaluare/Test Circuite Secven\u021biale/Flag RAM/README","title":"FLAG-RAM","description":"Implementati un modul ce va contine o memorie RAM (4 biti de adresare si 4 biti de date) si un registru de flag-uri ce va contine informatii despre ultimul cuvant citit din memoria RAM. Modulul ram este dat si prezent in fisierul \\"ram.v\\" (NU MODIFICATI, DOAR INSTANTIATI IN MODULUL VOSTRU). O implementare de registrul este prezenta in fisierul \\"register.v\\" (Folosirea lui este optionala).","sidebar":"sidebar"},"Evaluare/Test Circuite Secven\u021biale/FSM/README":{"id":"Evaluare/Test Circuite Secven\u021biale/FSM/README","title":"FSM","description":"Se dore\u0219te proiectarea unui FSM capabil s\u0103 recunoasc\u0103 o SECVENTA de caractere data.","sidebar":"sidebar"},"Evaluare/Test Circuite Secven\u021biale/Operation Register/README":{"id":"Evaluare/Test Circuite Secven\u021biale/Operation Register/README","title":"Operation Register","description":"Sa se implementeze un registru multifunctional.","sidebar":"sidebar"},"grading":{"id":"grading","title":"Notare","description":"- 50p examen final","sidebar":"sidebar"},"Laboratoare/0 Recapitulare/Automate finite/Teorie/README":{"id":"Laboratoare/0 Recapitulare/Automate finite/Teorie/README","title":"Automate finite","description":"Prin automate finite (eng. Finite-state machine - FSM) \xeen\u021belegem de fapt un circuit secven\u021bial sincron a\u0219a cum a fost el descris anterior. De obicei, proiectarea unui automat finit porne\u0219te de la o descriere informal\u0103 a modului \xeen care automatul trebuie s\u0103 func\u021bioneze. Primul pas \xeen realizarea automatului este descrierea formal\u0103 a func\u021bion\u0103rii acestuia. Dou\u0103 dintre metodele prin care un automat finit poate fi descris sistematic sunt:","sidebar":"sidebar"},"Laboratoare/0 Recapitulare/Bistabil D/Teorie/README":{"id":"Laboratoare/0 Recapitulare/Bistabil D/Teorie/README","title":"Bistabilul D","description":"Elementele de memorare din circuitele secven\u021biale pot fi implementate prin bistabile (eng. flip-flops). Acestea stocheaz\u0103 valori \xeen func\u021bie de valoarea de la intrare \u0219i de semnalul de ceas. Valoarea stocat\u0103 poate fi schimbat\u0103 doar atunci c\xe2nd ceasul realizeaz\u0103 o tranzi\u021bie activ\u0103 (un semnal de ceas poate fi \\"activ\\" pe front cresc\u0103tor (eng. rising edge) sau pe front descresc\u0103tor (eng. falling edge)).","sidebar":"sidebar"},"Laboratoare/0 Recapitulare/Circuite combina\u021bionale/Teorie/README":{"id":"Laboratoare/0 Recapitulare/Circuite combina\u021bionale/Teorie/README","title":"Circuite combina\u021bionale","description":"Circuitele logice combina\u021bionale aplic\u0103 func\u021bii logice pe semnalele de intrare pentru a ob\u021bine semnalele de ie\u0219ire. Valorile de ie\u0219ire depind doar de valorile de intrare, iar c\xe2nd starea unei intr\u0103ri se schimb\u0103, acest lucru se reflect\u0103 imediat la ie\u0219irile circuitului.","sidebar":"sidebar"},"Laboratoare/0 Recapitulare/Circuite secven\u021biale/Teorie/README":{"id":"Laboratoare/0 Recapitulare/Circuite secven\u021biale/Teorie/README","title":"Circuite secven\u021biale","description":"Spre deosebire de circuitele logice combina\u021bionale, cele secven\u021biale (eng: sequential logic) nu mai depind exclusiv de valoarea curent\u0103 a intr\u0103rilor, ci \u0219i de st\u0103rile anterioare ale circuitului.","sidebar":"sidebar"},"Laboratoare/0 Recapitulare/Porti logice/Teorie/README":{"id":"Laboratoare/0 Recapitulare/Porti logice/Teorie/README","title":"Por\u021bi logice","description":"Por\u021bile logice reprezint\u0103 componentele de baz\u0103 disponibile \xeen realizarea circuitelor combina\u021bionale. Ele oglindesc opera\u021biile din algebra boolean\u0103, algebr\u0103 care st\u0103 la baza teoriei circuitelor combina\u021bionale. \xcen sunt prezentate cele mai \xeent\xe2lnite por\u021bi logice \xeempreun\u0103 cu opera\u021bia boolean\u0103 pe care o implementeaz\u0103.","sidebar":"sidebar"},"Laboratoare/0 Recapitulare/Sumatoare/Teorie/README":{"id":"Laboratoare/0 Recapitulare/Sumatoare/Teorie/README","title":"Sumatoare","description":"Sumatorul elementar","sidebar":"sidebar"},"Laboratoare/1 Verilog Combina\u021bional/Descriere structurala/Teorie/README":{"id":"Laboratoare/1 Verilog Combina\u021bional/Descriere structurala/Teorie/README","title":"Structura limbajului Verilog","description":"\xcen laboratorul curent ne vom concentra asupra asimil\u0103rii limbajului Verilog, \xeencep\xe2nd cu descrierea structural\u0103 a unui circuit combina\u021bional.","sidebar":"sidebar"},"Laboratoare/1 Verilog Combina\u021bional/Limbaj Verilog/Teorie/README":{"id":"Laboratoare/1 Verilog Combina\u021bional/Limbaj Verilog/Teorie/README","title":"Verilog","description":"\xcen cadrul laboratorului de Arhitectura Calculatoarelor vom studia un limbaj de descriere a hardware-ului (eng. Hardware Description Language - **HDL**) numit Verilog. \xcel vom folosi pe tot parcursul laboratorului pentru a implementa no\u021biuni legate de arhitectura calculatoarelor.","sidebar":"sidebar"},"Laboratoare/10 Calculator Didactic/Moduri de adresare/Teorie/README":{"id":"Laboratoare/10 Calculator Didactic/Moduri de adresare/Teorie/README","title":"Moduri de adresare","description":"Modurile de adresare reprezint\u0103 modalitatea prin care se poate specifica adresa efectiv\u0103 a operanzilor. Instruc\u021biunile calculatorului didactic pot prelucra maxim doi operanzi ce se pot g\u0103si:","sidebar":"sidebar"},"Laboratoare/2 Verilog Combina\u021bional/Operatori/Teorie/README":{"id":"Laboratoare/2 Verilog Combina\u021bional/Operatori/Teorie/README","title":"Descriere comportamental\u0103","description":"Laboratorul curent va prezenta elementele Verilog folosite pentru descrierea comportamental\u0103. Aceasta poate descrie ce face circuitul \u0219i nu cum va fi acesta implementat. Mai mult, vom completa un modul func\u021bional cu un modul de testare, astfel \xeenc\xe2t s\u0103 avem posibilitatea de a verifica implementarea pe care o concepem.","sidebar":"sidebar"},"Laboratoare/2 Verilog Combina\u021bional/Parametri/Teorie/README":{"id":"Laboratoare/2 Verilog Combina\u021bional/Parametri/Teorie/README","title":"Parametrizarea modulelor","description":"Parameter","sidebar":"sidebar"},"Laboratoare/2 Verilog Combina\u021bional/Testare/Teorie/README":{"id":"Laboratoare/2 Verilog Combina\u021bional/Testare/Teorie/README","title":"Testare","description":"Pentru testarea unui modul folosind simulatorul se creeaz\u0103 module speciale de test, \xeen care, printre altele, se vor atribui valori intr\u0103rilor. Simularea permite detec\u021bia rapid\u0103 a erorilor de implementare \u0219i corectarea acestora.","sidebar":"sidebar"},"Laboratoare/3 Verilog Combina\u021bional/Descriere Comportamentala/Teorie/README":{"id":"Laboratoare/3 Verilog Combina\u021bional/Descriere Comportamentala/Teorie/README","title":"Descrierea comportamental\u0103","description":"\xcen laboratoarele anterioare am studiat descrierea structural\u0103, folosind primitive, precum \u0219i descrierea comportamental\u0103, folosind atribuiri continue. Am remarcat faptul c\u0103 generalizarea modulelor folosind parametri conduce la o capacitate de reutilizare mai mare, cu schimb\u0103ri minime. Cu toate acestea, solu\u021biile prezentate nu sunt pretabile func\u021biilor complexe, \xeentruc\xe2t ele devin complicat de implementat sau de urm\u0103rit, \xeen momentul c\xe2nd este g\u0103sit un bug \xeen cod.","sidebar":"sidebar"},"Laboratoare/4 Verilog Secven\u021bial/Always-Edge/Teorie/README":{"id":"Laboratoare/4 Verilog Secven\u021bial/Always-Edge/Teorie/README","title":"Blocul always@ edge-triggered","description":"\xcen afar\u0103 de circuitele care depind doar schimbarea nivelului semnalului, exist\u0103 \u0219i circuite al c\u0103ror comportament depinde de tranzi\u021biile semnalului (activ pe front cresc\u0103tor sau front descresc\u0103tor). Starea bistabililor, de exemplu, se modific\u0103 pe frontul cresc\u0103tor sau descresc\u0103tor al unui semnal de ceas. \xcen cazul acesta, blocul \'\'always@\'\' trebuie s\u0103 se execute la detec\u021bia unui astfel de front (eng. edge-triggered). Pentru a modela un astfel de comportament Verilog ofer\u0103 cuv\xe2ntul cheie posedge ce poate fi al\u0103turat numelui semnalului unui semnal din lista de senzitivit\u0103\u021bi pentru a indica activarea blocului \'\'always\'\' la un front al semnalului. De exemplu blocul \\"always @(posedge clk)\\" se activeaz\u0103 pe frontul cresc\u0103tor al semnalului clk.","sidebar":"sidebar"},"Laboratoare/4 Verilog Secven\u021bial/Debouncer/Teorie/README":{"id":"Laboratoare/4 Verilog Secven\u021bial/Debouncer/Teorie/README","title":"Debouncer","description":"Elementele de memorare (stare) ale circuitului se modeleaz\u0103 printr-un bloc activ pe frontului semnalului de ceas. \xcen blocul combina\u021bional trebuie tratate toate st\u0103rile posibile ale automatului, semnalele de ie\u0219ire \u0219i tranzi\u021biile din aceste st\u0103ri.","sidebar":"sidebar"},"Laboratoare/5 Verilog Secven\u021bial/Automate finite/Teorie/README":{"id":"Laboratoare/5 Verilog Secven\u021bial/Automate finite/Teorie/README","title":"Automate de st\u0103ri","description":"Automatele de st\u0103ri sunt absolut necesare \xeen implementarea oric\u0103rui circuit digital. Exist\u0103 dou\u0103 tipuri de automate de st\u0103ri, clasificate dup\u0103 tipurile de ie\u0219iri generate de fiecare. Primul tip este Ma\u0219ina Mealy, caracterizat\u0103 de faptul c\u0103 una sau mai multe ie\u0219iri depind at\xe2t de starea curent\u0103, c\xe2t \u0219i de una sau mai multe intr\u0103ri, iar al doilea este Ma\u0219ina Moore, ale c\u0103rei ie\u0219iri sunt doar o func\u021bie care depinde doar de starea curent\u0103.","sidebar":"sidebar"},"Laboratoare/5 Verilog Secven\u021bial/Memorie/Teorie/README":{"id":"Laboratoare/5 Verilog Secven\u021bial/Memorie/Teorie/README","title":"Memorie","description":"Registrul","sidebar":"sidebar"},"Laboratoare/6 Verilog Secven\u021bial/Unitate aritmetica logica/Teorie/README":{"id":"Laboratoare/6 Verilog Secven\u021bial/Unitate aritmetica logica/Teorie/README","title":"Unitatea aritmetic\u0103-logic\u0103 (UAL)","description":"Unitatea aritmetic\u0103-logic\u0103 este responsabil\u0103 de efectuarea opera\u021biilor aritmetice \u0219i logice \xeen timpul execu\u021biei instruc\u021biunilor. Opera\u021biile primesc unul sau doi operanzi, iar UAL-ul \xeen afar\u0103 de producerea rezultatului seteaz\u0103 \u0219i o serie de indicatori de condi\u021bii (eng. flags) rezulta\u021bi \xeen urma opera\u021biilor. Opera\u021biile disponibile \xeen UAL deriv\u0103 din instruc\u021biunile prezente \xeen setul de instruc\u021biuni al procesorului didactic, \xeens\u0103 nu au neap\u0103rat o coresponden\u021b\u0103 1-la-1 cu acestea. Unele opera\u021bii sunt folosite \xeen mai multe instruc\u021biuni, iar unele instruc\u021biuni folosesc mai multe opera\u021bii. UAL-ul trebuie \xeens\u0103 proiectat \xeen a\u0219a fel astfel \xeenc\xe2t s\u0103 cuprind\u0103 toate opera\u021biile necesare \xeen execu\u021bia instruc\u021biunilor disponibile \xeen procesorul didactic.","sidebar":"sidebar"},"Laboratoare/7 Verilog Design \u0219i Verificare/Design/Teorie/README":{"id":"Laboratoare/7 Verilog Design \u0219i Verificare/Design/Teorie/README","title":"Design reportat la descriere hardware","description":"Domeniul cu care se ocup\u0103 materia Arhitectura Calculatoarelor este una din ramurile importante aferente Computer Science-ului, mai exact este cel mai de jos nivel, de unde pleac\u0103 partea de descriere a hardware-ului care mai t\xe2rziu ajunge s\u0103 fie programat: CPU, GPU, microcontrolere, \u0219i alte circuite dedicate unei aplica\u021bii specifice (ASIC).","sidebar":"sidebar"},"Laboratoare/8 Calculator Didactic/Arhitectura/Teorie/README":{"id":"Laboratoare/8 Calculator Didactic/Arhitectura/Teorie/README","title":"Arhitectura Calculatorului Didactic","description":"Caracteristici ale calculatorului didactic","sidebar":"sidebar"},"Laboratoare/9 Calculator Didactic/Unitate de comanda/Teorie/README":{"id":"Laboratoare/9 Calculator Didactic/Unitate de comanda/Teorie/README","title":"Unitatea de comand\u0103","description":"Ne vom familiariza cu formatul instruc\u021biunilor calculatorului didactic \u0219i cu modul de func\u021bionare al unit\u0103\u021bii de comand\u0103. \xcen acest scop se vor implementa \xeen Verilog interpretarea \u0219i comandarea execu\u021biei pentru instruc\u021biunile specificate \xeen arhitectura calculatorului didactic studiat la curs.","sidebar":"sidebar"},"Practic\u0103 Verilog/Laborator 1/README":{"id":"Practic\u0103 Verilog/Laborator 1/README","title":"Circuite combina\u021bionale","description":"1. Sumator elementar complet (3p)","sidebar":"sidebar"},"Practic\u0103 Verilog/Laborator 2/README":{"id":"Practic\u0103 Verilog/Laborator 2/README","title":"Circuite combina\u021bionale \u0219i secven\u021biale","description":"1. Multiplicator pe 4 bi\u021bi (3p)","sidebar":"sidebar"},"Practic\u0103 Verilog/Laborator 3/README":{"id":"Practic\u0103 Verilog/Laborator 3/README","title":"Circuite secven\u021biale","description":"1. Registru elementar (5p)","sidebar":"sidebar"},"README":{"id":"README","title":"Descriere","description":"Aceasta este pagina pentru cursul de Arhitectectura Calculatoarelor de la Faculatea de Autmatic\u0103 \u0219i Calculatoare parte a Universit\u0103\u021bii Na\u021bioanle de \u0218tiin\u021b\u0103 \u0219i Tehnologie Politehinca Bucure\u0219ti (UNSTPB). Cursul are loc \xeen anul 3 domeniu Ingineria Sistemelor seriile AA, AB \u0219i AC.","sidebar":"sidebar"},"rules":{"id":"rules","title":"Regulament","description":"Laborator","sidebar":"sidebar"},"team":{"id":"team","title":"Echip\u0103 Architectura Calculatoarelor","description":"Profesori","sidebar":"sidebar"},"Tutoriale/Creare proiect Vivado/README":{"id":"Tutoriale/Creare proiect Vivado/README","title":"Tutorial creare proiect Vivado","description":"Pentru a crea un proiect \xeen Vivado cu ajutorul c\u0103ruia pute\u021bi sintetiza cod pe FPGA urma\u021bi pa\u0219ii de mai jos:","sidebar":"sidebar"},"Tutoriale/Docker/Linux/README":{"id":"Tutoriale/Docker/Linux/README","title":"Utilizare imagine Docker Linux","description":"Cerin\u021be necesare","sidebar":"sidebar"},"Tutoriale/Docker/MacOS/README":{"id":"Tutoriale/Docker/MacOS/README","title":"Utilizare imagine docker MacOS","description":"Cerin\u021be necesare","sidebar":"sidebar"},"Tutoriale/Docker/Windows/README":{"id":"Tutoriale/Docker/Windows/README","title":"Utilizare imagine docker Windows","description":"Cerin\u021be necesare","sidebar":"sidebar"},"Tutoriale/Instalare Vivado/README":{"id":"Tutoriale/Instalare Vivado/README","title":"Instalare Vivado","description":"Pa\u0219ii de instalare","sidebar":"sidebar"},"Tutoriale/Programare FPGA Vivado/README":{"id":"Tutoriale/Programare FPGA Vivado/README","title":"Programarea FPGA-ului \xeen Vivado","description":"Pentru acest tutorial vom presupune c\u0103 a\u021bi parcurs deja tutorialele: Creare proiect Vivado \u0219i Simulare Vivado f\u0103r\u0103 nicio eroare \xeen timpul simul\u0103rii la tabul Messages (ignora\u021bi warning-urile momentan).","sidebar":"sidebar"},"Tutoriale/Rulare exemple practice/README":{"id":"Tutoriale/Rulare exemple practice/README","title":"Rulare exemple practice Verilog","description":"Exemple practice necesit\u0103 aplica\u021bia Vivado 2022.1 (urm\u0103re\u0219te tutorialul de instalare sau cel pentru docker) \u0219i utlitarul make. Directoarele au o structur\u0103 asem\u0103n\u0103toare (eq. alu):","sidebar":"sidebar"},"Tutoriale/Simulare GTKWave/README":{"id":"Tutoriale/Simulare GTKWave/README","title":"\ud83c\udf1f Template IcarusVerilog","description":"Acesta este un template gata de folosit, care include Makefile-ul \u0219i set\u0103rile / task-urile necesare pentru a putea rula cod Verilog pe orice calculator care folose\u0219te Windows.","sidebar":"sidebar"},"Tutoriale/Simulare Vivado/README":{"id":"Tutoriale/Simulare Vivado/README","title":"Simulare modul \xeen Vivado","description":"Pentru acest tutorial vom presupune c\u0103 a\u021bi creat un modul cu numele \\"task01\\" \xeentr-un fi\u0219ier cu numele \\"task01.v\\". Pentru a simula acest modul urm\u0103ri\u021bi urm\u0103torii pa\u0219i:","sidebar":"sidebar"},"Tutoriale/VPL/README":{"id":"Tutoriale/VPL/README","title":"Moodle VPL","description":"1. Din cadrul cursului vom selecta \\"SIMULARE VPL\\"","sidebar":"sidebar"}}}')}}]);