# 最新版FPGA综设项目代码

#### 介绍
2020课程设计题目_8位并行乘法器

#### 软件架构
软件架构说明


#### 安装教程

1.  xxxx
2.  xxxx
3.  xxxx

#### 使用说明

一、课程设计目的 熟悉掌握quartus和modelsim等EDA设计和仿真工具，掌握用Verilog HDL硬件描述语言进行电路设计的基本方法和流程，掌握FPGA设计方法和流程，加深对《可编程数字系统设计》课程内容的理解，提高工程设计实践能力。 二、设计任务 按要求用Verilog语言完成设计，用Quartus II工具编译和综合，在实验板上调试并实现功能和技术指标，撰写实验报告，最后提交验收并答辩。 题目：8位并行乘法器。主要功能要求：

按键1，异步复位
按键2，流水灯，6个数码管显示学号后六位
按键3，调节8位乘法器的输入X，X显示到左边前2个数码管
按键4，调节8位乘法器的输入Y，Y显示到中间2个数码管
按键5，求值，按下后，计算X乘以Y的结果，用Z表示，并显示到数码管
按键6，X从00开始自动递增到FF，Y从00开始自动递增到FF，计算乘法结果，输入输出均要显示，显示尽量有几秒钟的时间，能够在验收时看的清楚（不一定从0开始递增，可自行设定初值）
所有按键应该能够进入和退出，所有按键应消抖处理
数码管应采用动态扫描显示
其余功能可自由发挥 三、要求 1、 撰写实验报告，主要内容包含：设计原理、程序设计、仿真、运行结果（例如实验板运行时的照片）、结论/分析、使用说明等，在最后附上源程序。 2、 模块化设计，模块划分合理（采用结构化的描述方式），程序结构清晰，可读性强，关键语句须注释。 四、验收方法及评分标准（时间：9月中下旬） 验收时，设计者先自行演示所设计的作品，老师根据设计的相关功能或内容提问。 评分标准主要参考以下四方面： （1） 功能的完善性。根据完成的功能及各功能的完善程度、设计合理性； （2） 程序模块划分的合理性，程序结构的合理性和可读性； （3） 答辩时回答老师提问的合理性和正确性，设计者对各功能的把握程度以及体现对所涉及知识的把握程度，是否存在与其它同学设计雷同之处等； （4） 设计报告。主要根据设计报告的内容完整性、论述的正确性、层次是否分明等； 五、其它说明 1、 每位同学必须独立完成设计。注意：是否独立完成至关重要，我们相信每个人的想法都是不可能一致的，因此若存在功能、模式等高度一致的设计的话，会给很低的分数甚至不及格。 2、 验收方式：实物验收，需演示，并独立答辩。 3、 实验套件要妥善使用和保管，如有损坏或丢失，根据学校相关规定处理。
#### 参与贡献

1.  Fork 本仓库
2.  新建 Feat_xxx 分支
3.  提交代码
4.  新建 Pull Request


#### 码云特技

1.  使用 Readme\_XXX.md 来支持不同的语言，例如 Readme\_en.md, Readme\_zh.md
2.  码云官方博客 [blog.gitee.com](https://blog.gitee.com)
3.  你可以 [https://gitee.com/explore](https://gitee.com/explore) 这个地址来了解码云上的优秀开源项目
4.  [GVP](https://gitee.com/gvp) 全称是码云最有价值开源项目，是码云综合评定出的优秀开源项目
5.  码云官方提供的使用手册 [https://gitee.com/help](https://gitee.com/help)
6.  码云封面人物是一档用来展示码云会员风采的栏目 [https://gitee.com/gitee-stars/](https://gitee.com/gitee-stars/)
"# FPGA_CODE" 
