TimeQuest Timing Analyzer report for vedic-marcos
Wed Nov 23 22:43:18 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'CLK'
 13. Slow 1200mV 125C Model Hold: 'CLK'
 14. Slow 1200mV 125C Model Recovery: 'CLK'
 15. Slow 1200mV 125C Model Removal: 'CLK'
 16. Slow 1200mV 125C Model Minimum Pulse Width: 'CLK'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 125C Model Metastability Report
 22. Slow 1200mV -40C Model Fmax Summary
 23. Slow 1200mV -40C Model Setup Summary
 24. Slow 1200mV -40C Model Hold Summary
 25. Slow 1200mV -40C Model Recovery Summary
 26. Slow 1200mV -40C Model Removal Summary
 27. Slow 1200mV -40C Model Minimum Pulse Width Summary
 28. Slow 1200mV -40C Model Setup: 'CLK'
 29. Slow 1200mV -40C Model Hold: 'CLK'
 30. Slow 1200mV -40C Model Recovery: 'CLK'
 31. Slow 1200mV -40C Model Removal: 'CLK'
 32. Slow 1200mV -40C Model Minimum Pulse Width: 'CLK'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV -40C Model Metastability Report
 38. Fast 1200mV -40C Model Setup Summary
 39. Fast 1200mV -40C Model Hold Summary
 40. Fast 1200mV -40C Model Recovery Summary
 41. Fast 1200mV -40C Model Removal Summary
 42. Fast 1200mV -40C Model Minimum Pulse Width Summary
 43. Fast 1200mV -40C Model Setup: 'CLK'
 44. Fast 1200mV -40C Model Hold: 'CLK'
 45. Fast 1200mV -40C Model Recovery: 'CLK'
 46. Fast 1200mV -40C Model Removal: 'CLK'
 47. Fast 1200mV -40C Model Minimum Pulse Width: 'CLK'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV -40C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv n40c Model)
 61. Signal Integrity Metrics (Slow 1200mv 125c Model)
 62. Signal Integrity Metrics (Fast 1200mv n40c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; vedic-marcos                                                      ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14A7                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 253.04 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -2.952 ; -54.216             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.424 ; 0.000               ;
+-------+-------+---------------------+


+-----------------------------------------+
; Slow 1200mV 125C Model Recovery Summary ;
+-------+--------+------------------------+
; Clock ; Slack  ; End Point TNS          ;
+-------+--------+------------------------+
; CLK   ; -0.512 ; -4.096                 ;
+-------+--------+------------------------+


+----------------------------------------+
; Slow 1200mV 125C Model Removal Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 1.023 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; CLK   ; -3.000 ; -58.710                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'CLK'                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.952 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.874      ;
; -2.948 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.870      ;
; -2.926 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.848      ;
; -2.840 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 4.195      ;
; -2.812 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.734      ;
; -2.807 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.729      ;
; -2.749 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.671      ;
; -2.717 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.639      ;
; -2.716 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.638      ;
; -2.714 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.636      ;
; -2.684 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.606      ;
; -2.681 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.603      ;
; -2.680 ; bo:bloco_operativo|registrador:regA|q[6]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.583      ;
; -2.662 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.584      ;
; -2.641 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.996      ;
; -2.633 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.555      ;
; -2.622 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.544      ;
; -2.608 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.963      ;
; -2.608 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.530      ;
; -2.602 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.957      ;
; -2.590 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.512      ;
; -2.587 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.527     ; 3.057      ;
; -2.587 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.509      ;
; -2.586 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.509      ;
; -2.577 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.499      ;
; -2.575 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.497      ;
; -2.569 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.491      ;
; -2.561 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.527     ; 3.031      ;
; -2.554 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.477      ;
; -2.551 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.474      ;
; -2.537 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.459      ;
; -2.534 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.456      ;
; -2.515 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.437      ;
; -2.514 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.869      ;
; -2.494 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.849      ;
; -2.492 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.847      ;
; -2.481 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.403      ;
; -2.478 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.359      ; 3.834      ;
; -2.463 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.385      ;
; -2.461 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.816      ;
; -2.460 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.527     ; 2.930      ;
; -2.449 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.804      ;
; -2.447 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.527     ; 2.917      ;
; -2.445 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.368      ;
; -2.432 ; bo:bloco_operativo|registrador:regA|q[3]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.354      ;
; -2.428 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.350      ;
; -2.414 ; bo:bloco_operativo|registrador:regA|q[5]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.317      ;
; -2.414 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.337      ;
; -2.406 ; bo:bloco_operativo|registrador:regA|q[3]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.328      ;
; -2.403 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.325      ;
; -2.397 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.319      ;
; -2.381 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.303      ;
; -2.377 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.299      ;
; -2.355 ; bo:bloco_operativo|registrador:regA|q[6]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.527     ; 2.825      ;
; -2.352 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.255      ;
; -2.319 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.527     ; 2.789      ;
; -2.316 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.238      ;
; -2.303 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[0]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.225      ;
; -2.300 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.223      ;
; -2.295 ; bo:bloco_operativo|registrador:regB|q[3]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.218      ;
; -2.293 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.648      ;
; -2.288 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.211      ;
; -2.283 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.205      ;
; -2.283 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.205      ;
; -2.277 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.199      ;
; -2.274 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.196      ;
; -2.273 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.195      ;
; -2.269 ; bo:bloco_operativo|registrador:regB|q[3]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.192      ;
; -2.268 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.527     ; 2.738      ;
; -2.268 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.623      ;
; -2.260 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.615      ;
; -2.256 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.179      ;
; -2.254 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.609      ;
; -2.253 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.176      ;
; -2.250 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.605      ;
; -2.248 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.170      ;
; -2.244 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.167      ;
; -2.240 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.163      ;
; -2.236 ; bo:bloco_operativo|registrador:regA|q[5]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.139      ;
; -2.235 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.590      ;
; -2.231 ; bo:bloco_operativo|registrador:regA|q[3]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.586      ;
; -2.229 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.584      ;
; -2.223 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.145      ;
; -2.223 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.145      ;
; -2.218 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.141      ;
; -2.201 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.123      ;
; -2.196 ; bo:bloco_operativo|registrador_r:regP|q[5] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.551      ;
; -2.189 ; bc:bloco_controle|state.S1                 ; bc:bloco_controle|state.S2                 ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.111      ;
; -2.189 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.111      ;
; -2.182 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.104      ;
; -2.180 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.359      ; 3.536      ;
; -2.178 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.100      ;
; -2.167 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.089      ;
; -2.166 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.521      ;
; -2.153 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.076      ;
; -2.150 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.072      ;
; -2.147 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.070      ;
; -2.145 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.068      ;
; -2.145 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.067      ;
; -2.141 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.358      ; 3.496      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'CLK'                                                                                                                                    ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.424 ; bc:bloco_controle|state.S0                 ; bc:bloco_controle|state.S0                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.686      ;
; 0.625 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 1.339      ;
; 0.687 ; bc:bloco_controle|state.S5                 ; bc:bloco_controle|state.S0                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.949      ;
; 0.765 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 1.479      ;
; 0.770 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 1.484      ;
; 0.770 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 1.484      ;
; 0.853 ; bc:bloco_controle|state.S2                 ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.114      ;
; 0.896 ; bc:bloco_controle|state.S2                 ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.157      ;
; 1.025 ; bc:bloco_controle|state.S3                 ; bc:bloco_controle|state.S4                 ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.288      ;
; 1.175 ; bc:bloco_controle|state.S0                 ; bc:bloco_controle|state.S1                 ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.438      ;
; 1.185 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 1.899      ;
; 1.185 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.447      ;
; 1.185 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 1.899      ;
; 1.185 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 1.899      ;
; 1.185 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 1.899      ;
; 1.190 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[0]   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.452      ;
; 1.200 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.462      ;
; 1.220 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.482      ;
; 1.220 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.482      ;
; 1.272 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 1.986      ;
; 1.281 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.542      ;
; 1.281 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.542      ;
; 1.281 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[0]   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.542      ;
; 1.281 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.542      ;
; 1.281 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.542      ;
; 1.281 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.542      ;
; 1.281 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.542      ;
; 1.281 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.542      ;
; 1.283 ; bo:bloco_operativo|registrador:regB|q[1]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.545      ;
; 1.287 ; bo:bloco_operativo|registrador:regB|q[1]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.549      ;
; 1.331 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.593      ;
; 1.365 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.627      ;
; 1.384 ; bo:bloco_operativo|registrador:regB|q[6]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.647      ;
; 1.390 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.653      ;
; 1.445 ; bo:bloco_operativo|registrador:regB|q[6]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.528      ; 2.160      ;
; 1.453 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.528      ; 2.168      ;
; 1.454 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.717      ;
; 1.454 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.717      ;
; 1.454 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.717      ;
; 1.454 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.717      ;
; 1.454 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.717      ;
; 1.454 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.717      ;
; 1.454 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.717      ;
; 1.454 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.717      ;
; 1.471 ; bo:bloco_operativo|registrador:regB|q[7]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.734      ;
; 1.494 ; bo:bloco_operativo|registrador:regB|q[4]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.756      ;
; 1.500 ; bo:bloco_operativo|registrador:regB|q[4]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.762      ;
; 1.506 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.768      ;
; 1.517 ; bo:bloco_operativo|registrador:regB|q[7]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.779      ;
; 1.522 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.784      ;
; 1.530 ; bo:bloco_operativo|registrador:regB|q[7]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.792      ;
; 1.559 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 2.273      ;
; 1.580 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 2.294      ;
; 1.585 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.528      ; 2.300      ;
; 1.602 ; bo:bloco_operativo|registrador:regB|q[2]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.864      ;
; 1.615 ; bo:bloco_operativo|registrador:regB|q[2]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.877      ;
; 1.626 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.888      ;
; 1.632 ; bo:bloco_operativo|registrador_r:regP|q[5] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.894      ;
; 1.633 ; bo:bloco_operativo|registrador:regA|q[2]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.894      ;
; 1.640 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.902      ;
; 1.646 ; bo:bloco_operativo|registrador:regA|q[2]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.907      ;
; 1.656 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.918      ;
; 1.658 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.921      ;
; 1.666 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[0]   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.928      ;
; 1.666 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.928      ;
; 1.666 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.928      ;
; 1.666 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.928      ;
; 1.666 ; bo:bloco_operativo|registrador_r:regP|q[7] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.928      ;
; 1.667 ; bo:bloco_operativo|registrador:regB|q[3]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.929      ;
; 1.680 ; bo:bloco_operativo|registrador:regB|q[3]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.942      ;
; 1.684 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.946      ;
; 1.688 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.951      ;
; 1.698 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 2.412      ;
; 1.706 ; bo:bloco_operativo|registrador_r:regP|q[5] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 2.420      ;
; 1.709 ; bo:bloco_operativo|registrador:regB|q[6]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.972      ;
; 1.732 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.528      ; 2.447      ;
; 1.745 ; bo:bloco_operativo|registrador:regB|q[7]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.528      ; 2.460      ;
; 1.745 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.008      ;
; 1.748 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.010      ;
; 1.758 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 2.472      ;
; 1.760 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.528      ; 2.475      ;
; 1.761 ; bo:bloco_operativo|registrador:regB|q[0]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.023      ;
; 1.774 ; bo:bloco_operativo|registrador:regB|q[0]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.036      ;
; 1.779 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.042      ;
; 1.790 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.053      ;
; 1.792 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.055      ;
; 1.796 ; bo:bloco_operativo|registrador:regB|q[3]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.059      ;
; 1.798 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 2.512      ;
; 1.800 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.063      ;
; 1.805 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.067      ;
; 1.816 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.078      ;
; 1.818 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.080      ;
; 1.820 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.082      ;
; 1.822 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.084      ;
; 1.822 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.527      ; 2.536      ;
; 1.825 ; bo:bloco_operativo|registrador:regA|q[7]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; -0.358     ; 1.654      ;
; 1.833 ; bo:bloco_operativo|registrador:regB|q[6]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.095      ;
; 1.845 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.108      ;
; 1.846 ; bo:bloco_operativo|registrador:regB|q[6]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.108      ;
; 1.850 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.113      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'CLK'                                                                                                                 ;
+--------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.512 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 1.434      ;
; -0.512 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 1.434      ;
; -0.512 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 1.434      ;
; -0.512 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 1.434      ;
; -0.512 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 1.434      ;
; -0.512 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 1.434      ;
; -0.512 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 1.434      ;
; -0.512 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 1.434      ;
+--------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'CLK'                                                                                                                 ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.023 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.285      ;
; 1.023 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.285      ;
; 1.023 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.285      ;
; 1.023 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.285      ;
; 1.023 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.285      ;
; 1.023 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.285      ;
; 1.023 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.285      ;
; 1.023 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.285      ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'CLK'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                        ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S0                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S1                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S2                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S3                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S4                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S5                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[0]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[1]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[2]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[3]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[4]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[5]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[6]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[7]   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[4] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[5] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[6] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[7] ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[1]   ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[5]   ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[6]   ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[7]   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S0                 ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S3                 ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S5                 ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[0]   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[1]   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[2]   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[3]   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[4]   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[5]   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[6]   ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[7]   ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S1                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S2                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S4                 ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[0]   ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[2]   ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[3]   ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[4]   ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[0] ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[1] ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[2] ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[3] ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[4] ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[5] ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[6] ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[7] ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S0                 ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S1                 ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S2                 ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S3                 ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S4                 ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S5                 ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[0]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[2]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[3]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[4]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[0]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[1]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[2]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[3]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[4]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[5]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[6]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[7]   ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[0] ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[1] ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[2] ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[3] ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[4] ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[5] ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[6] ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[7] ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[1]   ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[5]   ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[6]   ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[7]   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                  ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                    ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[1]|clk              ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[5]|clk              ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[6]|clk              ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[7]|clk              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S0|clk                ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S3|clk                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 2.338  ; 2.742  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 2.338  ; 2.742  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 2.071  ; 2.468  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 2.200  ; 2.616  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 2.332  ; 2.730  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 2.024  ; 2.423  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -0.872 ; -0.699 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 1.418  ; 1.849  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 1.966  ; 2.354  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 2.456  ; 2.854  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 1.933  ; 2.341  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 2.284  ; 2.677  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 2.456  ; 2.854  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 2.358  ; 2.754  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 2.109  ; 2.490  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -0.239 ; -0.057 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 2.264  ; 2.677  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 1.906  ; 2.319  ; Rise       ; CLK             ;
; INIT      ; CLK        ; 3.130  ; 3.583  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 1.247  ; 1.083  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -1.864 ; -2.248 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -1.510 ; -1.873 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -1.732 ; -2.126 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -1.855 ; -2.235 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -1.566 ; -1.942 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 1.247  ; 1.083  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -0.941 ; -1.352 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -1.468 ; -1.838 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 0.587  ; 0.406  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.487 ; -1.885 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.831 ; -2.210 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.991 ; -2.379 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.883 ; -2.259 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -1.658 ; -2.030 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 0.587  ; 0.406  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -1.811 ; -2.209 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -1.463 ; -1.865 ; Rise       ; CLK             ;
; INIT      ; CLK        ; -1.638 ; -2.019 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; R         ; CLK        ; 6.808 ; 6.906 ; Rise       ; CLK             ;
; S[*]      ; CLK        ; 8.435 ; 8.391 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 7.322 ; 7.190 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 7.303 ; 7.179 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 7.526 ; 7.395 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 7.244 ; 7.137 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 8.435 ; 8.391 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 6.955 ; 6.856 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 6.649 ; 6.564 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 6.937 ; 6.849 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; R         ; CLK        ; 6.590 ; 6.689 ; Rise       ; CLK             ;
; S[*]      ; CLK        ; 6.441 ; 6.355 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 7.084 ; 6.952 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 7.066 ; 6.941 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 7.275 ; 7.145 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 7.014 ; 6.906 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 8.185 ; 8.142 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 6.736 ; 6.637 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 6.441 ; 6.355 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 6.718 ; 6.630 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 125C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 293.43 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -2.408 ; -42.541             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.342 ; 0.000               ;
+-------+-------+---------------------+


+-----------------------------------------+
; Slow 1200mV -40C Model Recovery Summary ;
+-------+--------+------------------------+
; Clock ; Slack  ; End Point TNS          ;
+-------+--------+------------------------+
; CLK   ; -0.288 ; -2.304                 ;
+-------+--------+------------------------+


+----------------------------------------+
; Slow 1200mV -40C Model Removal Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 0.876 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; CLK   ; -3.000 ; -48.000                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'CLK'                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.408 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.345      ;
; -2.381 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.318      ;
; -2.380 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.317      ;
; -2.298 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.235      ;
; -2.272 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.594      ;
; -2.264 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.201      ;
; -2.196 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.133      ;
; -2.172 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.109      ;
; -2.170 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.107      ;
; -2.168 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.105      ;
; -2.150 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.087      ;
; -2.145 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.465     ; 2.680      ;
; -2.142 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.079      ;
; -2.140 ; bo:bloco_operativo|registrador:regA|q[6]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.060      ;
; -2.140 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.077      ;
; -2.118 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.055      ;
; -2.117 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.465     ; 2.652      ;
; -2.078 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.015      ;
; -2.067 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.004      ;
; -2.063 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.385      ;
; -2.060 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.997      ;
; -2.055 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.992      ;
; -2.054 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.991      ;
; -2.050 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.987      ;
; -2.045 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.982      ;
; -2.035 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.465     ; 2.570      ;
; -2.035 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.357      ;
; -2.031 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.353      ;
; -2.026 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.963      ;
; -2.023 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.960      ;
; -2.020 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.957      ;
; -2.018 ; bo:bloco_operativo|registrador:regA|q[3]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.955      ;
; -2.014 ; bo:bloco_operativo|registrador:regA|q[5]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.934      ;
; -1.998 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.320      ;
; -1.990 ; bo:bloco_operativo|registrador:regA|q[3]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.927      ;
; -1.978 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.465     ; 2.513      ;
; -1.978 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.915      ;
; -1.969 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.291      ;
; -1.968 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.905      ;
; -1.966 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.288      ;
; -1.958 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.280      ;
; -1.953 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.890      ;
; -1.950 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.887      ;
; -1.950 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.887      ;
; -1.936 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.258      ;
; -1.928 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.865      ;
; -1.912 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.849      ;
; -1.911 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.233      ;
; -1.909 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.846      ;
; -1.903 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.840      ;
; -1.893 ; bo:bloco_operativo|registrador:regB|q[3]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.830      ;
; -1.887 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.465     ; 2.422      ;
; -1.880 ; bo:bloco_operativo|registrador:regA|q[5]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.800      ;
; -1.876 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.813      ;
; -1.869 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.789      ;
; -1.868 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.805      ;
; -1.865 ; bo:bloco_operativo|registrador:regB|q[3]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.802      ;
; -1.861 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.465     ; 2.396      ;
; -1.845 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.782      ;
; -1.842 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.779      ;
; -1.837 ; bc:bloco_controle|state.S1                 ; bc:bloco_controle|state.S2                 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.774      ;
; -1.836 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.773      ;
; -1.821 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[0]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.758      ;
; -1.821 ; bo:bloco_operativo|registrador:regA|q[6]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.465     ; 2.356      ;
; -1.820 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.757      ;
; -1.816 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.753      ;
; -1.814 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.751      ;
; -1.808 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.745      ;
; -1.802 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.739      ;
; -1.786 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.108      ;
; -1.782 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.719      ;
; -1.779 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.716      ;
; -1.777 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.714      ;
; -1.760 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.082      ;
; -1.760 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.082      ;
; -1.758 ; bo:bloco_operativo|registrador:regA|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.465     ; 2.293      ;
; -1.757 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.694      ;
; -1.757 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.079      ;
; -1.754 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.691      ;
; -1.753 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.075      ;
; -1.751 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.688      ;
; -1.746 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.683      ;
; -1.744 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.681      ;
; -1.743 ; bo:bloco_operativo|registrador:regA|q[3]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.065      ;
; -1.736 ; bo:bloco_operativo|registrador:regA|q[5]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 1.000        ; -0.466     ; 2.270      ;
; -1.735 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.655      ;
; -1.732 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.669      ;
; -1.732 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.054      ;
; -1.731 ; bo:bloco_operativo|registrador_r:regP|q[5] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.053      ;
; -1.728 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.050      ;
; -1.727 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.664      ;
; -1.726 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.663      ;
; -1.725 ; bo:bloco_operativo|registrador:regA|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.465     ; 2.260      ;
; -1.724 ; bo:bloco_operativo|registrador:regA|q[5]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 1.000        ; -0.466     ; 2.258      ;
; -1.720 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.657      ;
; -1.718 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.655      ;
; -1.716 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.653      ;
; -1.712 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.649      ;
; -1.700 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.637      ;
; -1.693 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.322      ; 3.015      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'CLK'                                                                                                                                    ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; bc:bloco_controle|state.S0                 ; bc:bloco_controle|state.S0                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.574      ;
; 0.532 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.165      ;
; 0.592 ; bc:bloco_controle|state.S5                 ; bc:bloco_controle|state.S0                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.824      ;
; 0.634 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.267      ;
; 0.640 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.273      ;
; 0.644 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.277      ;
; 0.738 ; bc:bloco_controle|state.S2                 ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.969      ;
; 0.774 ; bc:bloco_controle|state.S2                 ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.005      ;
; 0.886 ; bc:bloco_controle|state.S3                 ; bc:bloco_controle|state.S4                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.118      ;
; 1.005 ; bc:bloco_controle|state.S0                 ; bc:bloco_controle|state.S1                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.237      ;
; 1.020 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.251      ;
; 1.026 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[0]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.257      ;
; 1.027 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.660      ;
; 1.027 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.660      ;
; 1.027 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.660      ;
; 1.027 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.660      ;
; 1.031 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.262      ;
; 1.039 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.270      ;
; 1.040 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.271      ;
; 1.048 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.681      ;
; 1.068 ; bo:bloco_operativo|registrador:regB|q[1]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.300      ;
; 1.091 ; bo:bloco_operativo|registrador:regB|q[1]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.323      ;
; 1.108 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.339      ;
; 1.122 ; bo:bloco_operativo|registrador:regB|q[6]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.354      ;
; 1.128 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.360      ;
; 1.132 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.363      ;
; 1.134 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.365      ;
; 1.134 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.365      ;
; 1.134 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[0]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.365      ;
; 1.134 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.365      ;
; 1.134 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.365      ;
; 1.134 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.365      ;
; 1.134 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.365      ;
; 1.134 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.365      ;
; 1.139 ; bo:bloco_operativo|registrador:regB|q[6]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.466      ; 1.773      ;
; 1.147 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.466      ; 1.781      ;
; 1.241 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.473      ;
; 1.241 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.473      ;
; 1.241 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.473      ;
; 1.241 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.473      ;
; 1.241 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.473      ;
; 1.241 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.473      ;
; 1.241 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.473      ;
; 1.241 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.473      ;
; 1.263 ; bo:bloco_operativo|registrador:regB|q[4]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.495      ;
; 1.266 ; bo:bloco_operativo|registrador:regB|q[7]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.498      ;
; 1.280 ; bo:bloco_operativo|registrador:regB|q[7]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.512      ;
; 1.286 ; bo:bloco_operativo|registrador:regB|q[4]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.518      ;
; 1.289 ; bo:bloco_operativo|registrador:regB|q[7]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.521      ;
; 1.299 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.932      ;
; 1.327 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.466      ; 1.961      ;
; 1.332 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.563      ;
; 1.350 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.581      ;
; 1.352 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.583      ;
; 1.357 ; bo:bloco_operativo|registrador:regB|q[2]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.589      ;
; 1.357 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 1.990      ;
; 1.364 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.595      ;
; 1.366 ; bo:bloco_operativo|registrador:regA|q[2]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.597      ;
; 1.376 ; bo:bloco_operativo|registrador_r:regP|q[7] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.607      ;
; 1.380 ; bo:bloco_operativo|registrador:regB|q[2]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.612      ;
; 1.385 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 2.018      ;
; 1.389 ; bo:bloco_operativo|registrador:regA|q[2]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.620      ;
; 1.390 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.622      ;
; 1.394 ; bo:bloco_operativo|registrador_r:regP|q[5] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.625      ;
; 1.413 ; bo:bloco_operativo|registrador_r:regP|q[5] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 2.046      ;
; 1.423 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.057      ;
; 1.434 ; bo:bloco_operativo|registrador:regB|q[6]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.666      ;
; 1.436 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.667      ;
; 1.445 ; bo:bloco_operativo|registrador:regB|q[3]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.677      ;
; 1.450 ; bo:bloco_operativo|registrador:regB|q[7]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.084      ;
; 1.466 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[0]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.697      ;
; 1.466 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.697      ;
; 1.466 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.697      ;
; 1.466 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.697      ;
; 1.468 ; bo:bloco_operativo|registrador:regB|q[3]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.700      ;
; 1.473 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.705      ;
; 1.480 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.712      ;
; 1.493 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.724      ;
; 1.507 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.738      ;
; 1.508 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.142      ;
; 1.509 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.740      ;
; 1.512 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 2.145      ;
; 1.514 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.746      ;
; 1.518 ; bo:bloco_operativo|registrador:regB|q[0]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.750      ;
; 1.522 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 2.155      ;
; 1.540 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 2.173      ;
; 1.541 ; bo:bloco_operativo|registrador:regB|q[0]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.773      ;
; 1.544 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 2.177      ;
; 1.546 ; bo:bloco_operativo|registrador:regB|q[6]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.778      ;
; 1.546 ; bo:bloco_operativo|registrador_r:regP|q[7] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.465      ; 2.179      ;
; 1.547 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.466      ; 2.181      ;
; 1.556 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.788      ;
; 1.565 ; bo:bloco_operativo|registrador:regA|q[7]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; -0.322     ; 1.411      ;
; 1.569 ; bo:bloco_operativo|registrador:regB|q[6]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.801      ;
; 1.574 ; bo:bloco_operativo|registrador:regB|q[3]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.806      ;
; 1.575 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.806      ;
; 1.576 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.807      ;
; 1.577 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.809      ;
; 1.580 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.811      ;
; 1.581 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.813      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'CLK'                                                                                                                 ;
+--------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.225      ;
; -0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.225      ;
; -0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.225      ;
; -0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.225      ;
; -0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.225      ;
; -0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.225      ;
; -0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.225      ;
; -0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.225      ;
+--------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'CLK'                                                                                                                 ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.876 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.107      ;
; 0.876 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.107      ;
; 0.876 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.107      ;
; 0.876 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.107      ;
; 0.876 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.107      ;
; 0.876 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.107      ;
; 0.876 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.107      ;
; 0.876 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.107      ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'CLK'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S0                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S1                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S2                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S3                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S4                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S5                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[0]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[1]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[2]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[3]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[4]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[5]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[6]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[7]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[0]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[1]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[2]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[3]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[4]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[5]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[6]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[7]   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[4] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[5] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[6] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[7] ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S0                 ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S1                 ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S2                 ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S3                 ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S4                 ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S5                 ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[0]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[2]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[3]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[4]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[0]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[1]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[2]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[3]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[4]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[5]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[6]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[7]   ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[0] ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[1] ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[2] ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[3] ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[4] ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[5] ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[6] ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[7] ;
; 0.286  ; 0.504        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[1]   ;
; 0.286  ; 0.504        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[5]   ;
; 0.286  ; 0.504        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[6]   ;
; 0.286  ; 0.504        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[7]   ;
; 0.305  ; 0.491        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[1]   ;
; 0.305  ; 0.491        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[5]   ;
; 0.305  ; 0.491        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[6]   ;
; 0.305  ; 0.491        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[7]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S0                 ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S1                 ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S2                 ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S3                 ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S4                 ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S5                 ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[0]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[2]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[3]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[4]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[0]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[1]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[2]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[3]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[4]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[5]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[6]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[7]   ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[0] ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[1] ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[2] ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[3] ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[4] ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[5] ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[6] ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[7] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                    ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S0|clk                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S1|clk                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S2|clk                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S3|clk                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S4|clk                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S5|clk                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 1.882  ; 2.054  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 1.882  ; 2.054  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 1.627  ; 1.792  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 1.756  ; 1.939  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 1.862  ; 2.034  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 1.604  ; 1.767  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -0.739 ; -0.545 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 1.039  ; 1.284  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 1.537  ; 1.705  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 1.974  ; 2.169  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 1.491  ; 1.731  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 1.819  ; 2.028  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 1.974  ; 2.169  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 1.901  ; 2.055  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 1.657  ; 1.865  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -0.196 ; 0.046  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 1.807  ; 2.019  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 1.469  ; 1.719  ; Rise       ; CLK             ;
; INIT      ; CLK        ; 2.587  ; 2.767  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 1.063  ; 0.876  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -1.484 ; -1.645 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -1.148 ; -1.296 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -1.362 ; -1.536 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -1.461 ; -1.626 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -1.219 ; -1.369 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 1.063  ; 0.876  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -0.638 ; -0.873 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -1.116 ; -1.277 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 0.493  ; 0.257  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.120 ; -1.353 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.438 ; -1.640 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.584 ; -1.775 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.501 ; -1.644 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -1.280 ; -1.484 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 0.493  ; 0.257  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -1.427 ; -1.632 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -1.100 ; -1.343 ; Rise       ; CLK             ;
; INIT      ; CLK        ; -1.274 ; -1.451 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; R         ; CLK        ; 5.620 ; 5.805 ; Rise       ; CLK             ;
; S[*]      ; CLK        ; 7.018 ; 6.865 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 6.159 ; 5.949 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 6.147 ; 5.942 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 6.327 ; 6.140 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 6.107 ; 5.902 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 7.018 ; 6.865 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 5.854 ; 5.656 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 5.562 ; 5.415 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 5.841 ; 5.648 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; R         ; CLK        ; 5.416 ; 5.598 ; Rise       ; CLK             ;
; S[*]      ; CLK        ; 5.364 ; 5.218 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 5.933 ; 5.729 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 5.921 ; 5.722 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 6.094 ; 5.912 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 5.889 ; 5.688 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 6.787 ; 6.638 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 5.646 ; 5.452 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 5.364 ; 5.218 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 5.633 ; 5.443 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -0.786 ; -11.523             ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.178 ; 0.000               ;
+-------+-------+---------------------+


+-----------------------------------------+
; Fast 1200mV -40C Model Recovery Summary ;
+-------+-------+-------------------------+
; Clock ; Slack ; End Point TNS           ;
+-------+-------+-------------------------+
; CLK   ; 0.288 ; 0.000                   ;
+-------+-------+-------------------------+


+----------------------------------------+
; Fast 1200mV -40C Model Removal Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 0.473 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; CLK   ; -3.000 ; -34.008                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'CLK'                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.786 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.739      ;
; -0.777 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.730      ;
; -0.775 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.728      ;
; -0.753 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.896      ;
; -0.729 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.682      ;
; -0.711 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.664      ;
; -0.692 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.645      ;
; -0.684 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.636      ;
; -0.683 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.636      ;
; -0.681 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.634      ;
; -0.675 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.627      ;
; -0.673 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.625      ;
; -0.672 ; bo:bloco_operativo|registrador:regA|q[6]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.616      ;
; -0.659 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.802      ;
; -0.653 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.795      ;
; -0.651 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.793      ;
; -0.650 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.603      ;
; -0.645 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.598      ;
; -0.635 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.588      ;
; -0.634 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.587      ;
; -0.627 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.579      ;
; -0.625 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.578      ;
; -0.623 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.623 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.576      ;
; -0.617 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.570      ;
; -0.617 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.570      ;
; -0.614 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.566      ;
; -0.612 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.564      ;
; -0.608 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.561      ;
; -0.606 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.559      ;
; -0.601 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.744      ;
; -0.598 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.551      ;
; -0.595 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.738      ;
; -0.593 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.736      ;
; -0.590 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.732      ;
; -0.584 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.727      ;
; -0.577 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.530      ;
; -0.566 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.709      ;
; -0.566 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.518      ;
; -0.565 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.319      ;
; -0.560 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.513      ;
; -0.556 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.310      ;
; -0.556 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.509      ;
; -0.555 ; bo:bloco_operativo|registrador:regA|q[5]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.499      ;
; -0.551 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.504      ;
; -0.548 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.500      ;
; -0.542 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.495      ;
; -0.541 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.295      ;
; -0.538 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.491      ;
; -0.534 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.487      ;
; -0.530 ; bc:bloco_controle|state.S1                 ; bc:bloco_controle|state.S2                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.483      ;
; -0.519 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.463      ;
; -0.517 ; bo:bloco_operativo|registrador:regA|q[6]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.271      ;
; -0.506 ; bo:bloco_operativo|registrador:regA|q[3]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.458      ;
; -0.504 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.457      ;
; -0.501 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.644      ;
; -0.499 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.642      ;
; -0.498 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.450      ;
; -0.497 ; bo:bloco_operativo|registrador:regA|q[3]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.449      ;
; -0.496 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.448      ;
; -0.495 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[0]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.448      ;
; -0.495 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.249      ;
; -0.495 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.637      ;
; -0.493 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.635      ;
; -0.493 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.635      ;
; -0.491 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.633      ;
; -0.490 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.244      ;
; -0.487 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.439      ;
; -0.482 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.434      ;
; -0.481 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.434      ;
; -0.479 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.432      ;
; -0.476 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.429      ;
; -0.473 ; bo:bloco_operativo|registrador:regA|q[3]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.615      ;
; -0.472 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.615      ;
; -0.470 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.423      ;
; -0.468 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.421      ;
; -0.465 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.418      ;
; -0.461 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.413      ;
; -0.453 ; bo:bloco_operativo|registrador_r:regP|q[5] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.596      ;
; -0.452 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.404      ;
; -0.446 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.589      ;
; -0.446 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.399      ;
; -0.445 ; bo:bloco_operativo|registrador:regB|q[3]   ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.398      ;
; -0.444 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.397      ;
; -0.443 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.586      ;
; -0.441 ; bo:bloco_operativo|registrador_r:regP|q[2] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.584      ;
; -0.440 ; bo:bloco_operativo|registrador_r:regP|q[0] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.393      ;
; -0.439 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.392      ;
; -0.438 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.390      ;
; -0.436 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.388      ;
; -0.436 ; bo:bloco_operativo|registrador:regB|q[3]   ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.389      ;
; -0.435 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.387      ;
; -0.434 ; bo:bloco_operativo|registrador:regA|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.386      ;
; -0.432 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.574      ;
; -0.432 ; bo:bloco_operativo|registrador:regA|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.384      ;
; -0.430 ; bo:bloco_operativo|registrador:regA|q[0]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.572      ;
; -0.430 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.383      ;
; -0.429 ; bo:bloco_operativo|registrador:regA|q[1]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.183      ;
; -0.429 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.382      ;
; -0.426 ; bo:bloco_operativo|registrador:regB|q[0]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.569      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'CLK'                                                                                                                                    ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; bc:bloco_controle|state.S0                 ; bc:bloco_controle|state.S0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.296      ;
; 0.247 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.563      ;
; 0.291 ; bc:bloco_controle|state.S5                 ; bc:bloco_controle|state.S0                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.409      ;
; 0.305 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.621      ;
; 0.310 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.626      ;
; 0.312 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.628      ;
; 0.353 ; bc:bloco_controle|state.S2                 ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.470      ;
; 0.372 ; bc:bloco_controle|state.S2                 ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.489      ;
; 0.421 ; bc:bloco_controle|state.S3                 ; bc:bloco_controle|state.S4                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.539      ;
; 0.491 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.609      ;
; 0.496 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[0]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.614      ;
; 0.505 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.623      ;
; 0.506 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.624      ;
; 0.508 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.625      ;
; 0.513 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.829      ;
; 0.513 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.829      ;
; 0.513 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.829      ;
; 0.513 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.829      ;
; 0.514 ; bc:bloco_controle|state.S0                 ; bc:bloco_controle|state.S1                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.632      ;
; 0.525 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.841      ;
; 0.542 ; bo:bloco_operativo|registrador:regB|q[1]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.660      ;
; 0.546 ; bo:bloco_operativo|registrador:regB|q[1]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.664      ;
; 0.553 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.553 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.553 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[0]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.553 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.553 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.553 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.553 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.553 ; bc:bloco_controle|state.S1                 ; bo:bloco_operativo|registrador:regB|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.576 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.693      ;
; 0.577 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.694      ;
; 0.581 ; bo:bloco_operativo|registrador:regB|q[6]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.699      ;
; 0.583 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.701      ;
; 0.598 ; bo:bloco_operativo|registrador:regB|q[6]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.915      ;
; 0.601 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.918      ;
; 0.620 ; bo:bloco_operativo|registrador:regB|q[7]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.738      ;
; 0.623 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.741      ;
; 0.623 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.741      ;
; 0.623 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.741      ;
; 0.623 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.741      ;
; 0.623 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.741      ;
; 0.623 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.741      ;
; 0.623 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.741      ;
; 0.623 ; bc:bloco_controle|state.S3                 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.741      ;
; 0.635 ; bo:bloco_operativo|registrador:regB|q[4]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.753      ;
; 0.639 ; bo:bloco_operativo|registrador:regB|q[4]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.757      ;
; 0.642 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.759      ;
; 0.651 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.768      ;
; 0.659 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.975      ;
; 0.660 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.976      ;
; 0.660 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador:regA|q[1]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.977      ;
; 0.679 ; bo:bloco_operativo|registrador:regB|q[7]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.797      ;
; 0.683 ; bo:bloco_operativo|registrador:regB|q[7]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.801      ;
; 0.689 ; bo:bloco_operativo|registrador_r:regP|q[5] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.806      ;
; 0.696 ; bo:bloco_operativo|registrador_r:regP|q[7] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.813      ;
; 0.700 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.817      ;
; 0.702 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.819      ;
; 0.705 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.823      ;
; 0.707 ; bo:bloco_operativo|registrador_r:regP|q[5] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.023      ;
; 0.714 ; bo:bloco_operativo|registrador:regB|q[2]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.832      ;
; 0.714 ; bo:bloco_operativo|registrador:regB|q[2]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.832      ;
; 0.717 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.033      ;
; 0.722 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.839      ;
; 0.722 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.839      ;
; 0.723 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.040      ;
; 0.724 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[0]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.842      ;
; 0.724 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.842      ;
; 0.724 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.842      ;
; 0.724 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.842      ;
; 0.724 ; bo:bloco_operativo|registrador:regB|q[6]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.842      ;
; 0.725 ; bo:bloco_operativo|registrador:regB|q[7]   ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.042      ;
; 0.732 ; bo:bloco_operativo|registrador:regA|q[2]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.849      ;
; 0.736 ; bo:bloco_operativo|registrador:regA|q[2]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.853      ;
; 0.736 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.854      ;
; 0.738 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.856      ;
; 0.740 ; bo:bloco_operativo|registrador:regB|q[3]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.858      ;
; 0.740 ; bo:bloco_operativo|registrador:regB|q[3]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.858      ;
; 0.740 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.056      ;
; 0.753 ; bo:bloco_operativo|registrador:regB|q[5]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.070      ;
; 0.756 ; bo:bloco_operativo|registrador_r:regP|q[6] ; bo:bloco_operativo|registrador:regA|q[7]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.072      ;
; 0.761 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.878      ;
; 0.763 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.881      ;
; 0.763 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.881      ;
; 0.765 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.883      ;
; 0.768 ; bo:bloco_operativo|registrador_r:regP|q[4] ; bo:bloco_operativo|registrador:regA|q[4]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.886      ;
; 0.768 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.886      ;
; 0.772 ; bc:bloco_controle|state.S4                 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.889      ;
; 0.772 ; bo:bloco_operativo|registrador:regB|q[3]   ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.890      ;
; 0.776 ; bo:bloco_operativo|registrador:regB|q[0]   ; bc:bloco_controle|state.S3                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.894      ;
; 0.776 ; bo:bloco_operativo|registrador:regB|q[0]   ; bc:bloco_controle|state.S5                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.894      ;
; 0.777 ; bo:bloco_operativo|registrador:regB|q[2]   ; bo:bloco_operativo|registrador:regA|q[2]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.896      ;
; 0.778 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.895      ;
; 0.779 ; bo:bloco_operativo|registrador:regA|q[7]   ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.706      ;
; 0.779 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.897      ;
; 0.779 ; bo:bloco_operativo|registrador_r:regP|q[1] ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.095      ;
; 0.780 ; bo:bloco_operativo|registrador:regB|q[4]   ; bo:bloco_operativo|registrador:regA|q[6]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.097      ;
; 0.780 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.897      ;
; 0.781 ; bo:bloco_operativo|registrador:regB|q[1]   ; bo:bloco_operativo|registrador:regA|q[5]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.098      ;
; 0.782 ; bo:bloco_operativo|registrador_r:regP|q[3] ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.899      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'CLK'                                                                                                                ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.665      ;
; 0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.665      ;
; 0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.665      ;
; 0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.665      ;
; 0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.665      ;
; 0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.665      ;
; 0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.665      ;
; 0.288 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.665      ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'CLK'                                                                                                                 ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.473 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[0] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[1] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[2] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[3] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[4] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[6] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; bc:bloco_controle|state.S1 ; bo:bloco_operativo|registrador_r:regP|q[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.590      ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'CLK'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S1                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S2                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S3                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S4                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bc:bloco_controle|state.S5                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[7] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[1]   ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[5]   ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[6]   ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[7]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S0                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S1                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S2                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S3                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S4                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bc:bloco_controle|state.S5                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[0]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[2]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[3]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[4]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[0]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[1]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[2]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[3]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[4]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[5]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[6]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regB|q[7]   ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[0] ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[1] ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[2] ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[3] ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[4] ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[5] ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[6] ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; bo:bloco_operativo|registrador_r:regP|q[7] ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[1]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[5]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[6]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[7]|clk              ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                  ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                    ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S0|clk                ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S3|clk                ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S5|clk                ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regB|q[0]|clk              ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regB|q[1]|clk              ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regB|q[2]|clk              ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regB|q[3]|clk              ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regB|q[4]|clk              ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regB|q[5]|clk              ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regB|q[6]|clk              ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regB|q[7]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S1|clk                ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S2|clk                ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_controle|state.S4|clk                ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[0]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[2]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[3]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regA|q[4]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regP|q[0]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regP|q[1]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regP|q[2]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regP|q[3]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regP|q[4]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regP|q[5]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regP|q[6]|clk              ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bloco_operativo|regP|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S1                 ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S2                 ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bc:bloco_controle|state.S4                 ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; bo:bloco_operativo|registrador:regA|q[0]   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 1.084  ; 1.661  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 1.084  ; 1.661  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 0.938  ; 1.508  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 0.968  ; 1.531  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 1.047  ; 1.613  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 0.888  ; 1.442  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -0.390 ; -0.048 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 0.637  ; 1.189  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 0.893  ; 1.459  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 1.117  ; 1.676  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 0.858  ; 1.395  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 1.028  ; 1.569  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 1.117  ; 1.676  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 1.076  ; 1.654  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 0.957  ; 1.486  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -0.106 ; 0.221  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 1.013  ; 1.565  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 0.861  ; 1.392  ; Rise       ; CLK             ;
; INIT      ; CLK        ; 1.383  ; 1.975  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.560  ; 0.222  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.868 ; -1.431 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -0.684 ; -1.233 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -0.755 ; -1.305 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -0.830 ; -1.383 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -0.678 ; -1.220 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 0.560  ; 0.222  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -0.421 ; -0.960 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -0.667 ; -1.220 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 0.266  ; -0.062 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -0.654 ; -1.184 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -0.818 ; -1.353 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -0.903 ; -1.455 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -0.860 ; -1.423 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -0.751 ; -1.273 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 0.266  ; -0.062 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -0.803 ; -1.348 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -0.658 ; -1.183 ; Rise       ; CLK             ;
; INIT      ; CLK        ; -0.736 ; -1.278 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; R         ; CLK        ; 3.341 ; 3.301 ; Rise       ; CLK             ;
; S[*]      ; CLK        ; 4.117 ; 4.237 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 3.470 ; 3.526 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 3.459 ; 3.518 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 3.577 ; 3.647 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 3.469 ; 3.525 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 4.117 ; 4.237 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 3.315 ; 3.363 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 3.163 ; 3.199 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 3.306 ; 3.358 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; R         ; CLK        ; 3.229 ; 3.190 ; Rise       ; CLK             ;
; S[*]      ; CLK        ; 3.057 ; 3.091 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 3.351 ; 3.404 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 3.340 ; 3.395 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 3.451 ; 3.518 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 3.352 ; 3.406 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 3.991 ; 4.108 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 3.204 ; 3.250 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 3.057 ; 3.091 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 3.196 ; 3.245 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.952  ; 0.178 ; -0.512   ; 0.473   ; -3.000              ;
;  CLK             ; -2.952  ; 0.178 ; -0.512   ; 0.473   ; -3.000              ;
; Design-wide TNS  ; -54.216 ; 0.0   ; -4.096   ; 0.0     ; -58.71              ;
;  CLK             ; -54.216 ; 0.000 ; -4.096   ; 0.000   ; -58.710             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 2.338  ; 2.742  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 2.338  ; 2.742  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 2.071  ; 2.468  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 2.200  ; 2.616  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 2.332  ; 2.730  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 2.024  ; 2.423  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -0.390 ; -0.048 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 1.418  ; 1.849  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 1.966  ; 2.354  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 2.456  ; 2.854  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 1.933  ; 2.341  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 2.284  ; 2.677  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 2.456  ; 2.854  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 2.358  ; 2.754  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 2.109  ; 2.490  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -0.106 ; 0.221  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 2.264  ; 2.677  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 1.906  ; 2.319  ; Rise       ; CLK             ;
; INIT      ; CLK        ; 3.130  ; 3.583  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 1.247  ; 1.083  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.868 ; -1.431 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -0.684 ; -1.233 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -0.755 ; -1.305 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -0.830 ; -1.383 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -0.678 ; -1.220 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 1.247  ; 1.083  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -0.421 ; -0.873 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -0.667 ; -1.220 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 0.587  ; 0.406  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -0.654 ; -1.184 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -0.818 ; -1.353 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -0.903 ; -1.455 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -0.860 ; -1.423 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -0.751 ; -1.273 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 0.587  ; 0.406  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -0.803 ; -1.348 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -0.658 ; -1.183 ; Rise       ; CLK             ;
; INIT      ; CLK        ; -0.736 ; -1.278 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; R         ; CLK        ; 6.808 ; 6.906 ; Rise       ; CLK             ;
; S[*]      ; CLK        ; 8.435 ; 8.391 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 7.322 ; 7.190 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 7.303 ; 7.179 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 7.526 ; 7.395 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 7.244 ; 7.137 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 8.435 ; 8.391 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 6.955 ; 6.856 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 6.649 ; 6.564 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 6.937 ; 6.849 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; R         ; CLK        ; 3.229 ; 3.190 ; Rise       ; CLK             ;
; S[*]      ; CLK        ; 3.057 ; 3.091 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 3.351 ; 3.404 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 3.340 ; 3.395 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 3.451 ; 3.518 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 3.352 ; 3.406 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 3.991 ; 4.108 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 3.204 ; 3.250 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 3.057 ; 3.091 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 3.196 ; 3.245 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; INIT           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.41 V              ; -0.0158 V           ; 0.216 V                              ; 0.052 V                              ; 2.75e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.41 V             ; -0.0158 V          ; 0.216 V                             ; 0.052 V                             ; 2.75e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.35 V              ; -0.00566 V          ; 0.203 V                              ; 0.063 V                              ; 1.89e-09 s                  ; 1.76e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.35 V             ; -0.00566 V         ; 0.203 V                             ; 0.063 V                             ; 1.89e-09 s                 ; 1.76e-09 s                 ; No                        ; Yes                       ;
; S[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.37e-09 V                   ; 2.4 V               ; -0.0401 V           ; 0.094 V                              ; 0.061 V                              ; 2.38e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.37e-09 V                  ; 2.4 V              ; -0.0401 V          ; 0.094 V                             ; 0.061 V                             ; 2.38e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.39 V              ; -0.044 V            ; 0.141 V                              ; 0.088 V                              ; 2.57e-10 s                  ; 2.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.39 V             ; -0.044 V           ; 0.141 V                             ; 0.088 V                             ; 2.57e-10 s                 ; 2.49e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.35 V              ; -0.0101 V           ; 0.158 V                              ; 0.025 V                              ; 4.69e-10 s                  ; 5.16e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.35 V             ; -0.0101 V          ; 0.158 V                             ; 0.025 V                             ; 4.69e-10 s                 ; 5.16e-10 s                 ; Yes                       ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.33 V              ; -0.0019 V           ; 0.167 V                              ; 0.036 V                              ; 2.62e-09 s                  ; 2.58e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.33 V             ; -0.0019 V          ; 0.167 V                             ; 0.036 V                             ; 2.62e-09 s                 ; 2.58e-09 s                 ; Yes                       ; Yes                       ;
; S[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.19e-06 V                   ; 2.36 V              ; -0.019 V            ; 0.056 V                              ; 0.054 V                              ; 3.05e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.19e-06 V                  ; 2.36 V             ; -0.019 V           ; 0.056 V                             ; 0.054 V                             ; 3.05e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.92e-06 V                   ; 2.35 V              ; -0.00601 V          ; 0.109 V                              ; 0.017 V                              ; 4.37e-10 s                  ; 3.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.92e-06 V                  ; 2.35 V             ; -0.00601 V         ; 0.109 V                             ; 0.017 V                             ; 4.37e-10 s                 ; 3.93e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.76 V              ; -0.0298 V           ; 0.181 V                              ; 0.076 V                              ; 2.54e-10 s                  ; 2.48e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.76 V             ; -0.0298 V          ; 0.181 V                             ; 0.076 V                             ; 2.54e-10 s                 ; 2.48e-10 s                 ; Yes                       ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.66 V              ; -0.0174 V           ; 0.264 V                              ; 0.142 V                              ; 1.44e-09 s                  ; 1.43e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.66 V             ; -0.0174 V          ; 0.264 V                             ; 0.142 V                             ; 1.44e-09 s                 ; 1.43e-09 s                 ; No                        ; Yes                       ;
; S[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.48e-09 V                   ; 2.96 V              ; -0.046 V            ; 0.423 V                              ; 0.125 V                              ; 1e-10 s                     ; 2.25e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.48e-09 V                  ; 2.96 V             ; -0.046 V           ; 0.423 V                             ; 0.125 V                             ; 1e-10 s                    ; 2.25e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.19e-09 V                   ; 2.77 V              ; -0.0528 V           ; 0.172 V                              ; 0.079 V                              ; 2.52e-10 s                  ; 1.9e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.19e-09 V                  ; 2.77 V             ; -0.0528 V          ; 0.172 V                             ; 0.079 V                             ; 2.52e-10 s                 ; 1.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 456      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 456      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 23 22:43:14 2022
Info: Command: quartus_sta vedic-marcos -c vedic-marcos
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vedic-marcos.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.952
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.952       -54.216 CLK 
Info (332146): Worst-case hold slack is 0.424
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.424         0.000 CLK 
Info (332146): Worst-case recovery slack is -0.512
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.512        -4.096 CLK 
Info (332146): Worst-case removal slack is 1.023
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.023         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -58.710 CLK 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.408       -42.541 CLK 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.342         0.000 CLK 
Info (332146): Worst-case recovery slack is -0.288
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.288        -2.304 CLK 
Info (332146): Worst-case removal slack is 0.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.876         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -48.000 CLK 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.786       -11.523 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 CLK 
Info (332146): Worst-case recovery slack is 0.288
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.288         0.000 CLK 
Info (332146): Worst-case removal slack is 0.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.473         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.008 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4597 megabytes
    Info: Processing ended: Wed Nov 23 22:43:18 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


