Running in Lattice mode


Starting:    C:\ispLEVER_Classic2_0\synpbase\win64\mbin\synbatch.exe
Install:     C:\ispLEVER_Classic2_0\synpbase
Date:        Sun Dec 11 22:11:56 2016
Version:     I-2014.03LC 

Arguments:   -product synplify_pro  -batch c:/users/elith/documents/github/vhdl-isp/proyecto\CalculadoraChida.prj
ProductType: synplify_pro





log file: "C:\users\elith\documents\github\vhdl-isp\proyecto\CalculadoraChida.srr"

Generating HDL info...
hdl_info_gen Completed
Return Code: 0
Run Time:0h:00m:00s
log file: "C:\users\elith\documents\github\vhdl-isp\proyecto\CalculadoraChida.srr"

Running CalculadoraChida|proyecto

Running: Compile on CalculadoraChida|proyecto

Running: Compile Process on CalculadoraChida|proyecto

Running: Compile Input on CalculadoraChida|proyecto
Copied C:\users\elith\documents\github\vhdl-isp\proyecto\synwork\CalculadoraChida_comp.srs to C:\users\elith\documents\github\vhdl-isp\proyecto\CalculadoraChida.srs
compiler Completed
Return Code: 0
Run Time:0h:00m:01s

Running: Multi-srs Generator on CalculadoraChida|proyecto
Copied C:\users\elith\documents\github\vhdl-isp\proyecto\synwork\CalculadoraChida_comp.srs to C:\users\elith\documents\github\vhdl-isp\proyecto\synwork\CalculadoraChida_s.srs
multi_srs_gen Completed
Return Code: 0
Run Time:0h:00m:01s
Copied C:\users\elith\documents\github\vhdl-isp\proyecto\synwork\CalculadoraChida_mult.srs to C:\users\elith\documents\github\vhdl-isp\proyecto\CalculadoraChida.srs
Copied C:\users\elith\documents\github\vhdl-isp\proyecto\CalculadoraChida.srr to C:\users\elith\documents\github\vhdl-isp\proyecto\calculadorachida.srf
Complete: Compile Process on CalculadoraChida|proyecto
Complete: Compile on CalculadoraChida|proyecto

Running: Map on CalculadoraChida|proyecto

Running: Map & Optimize on CalculadoraChida|proyecto
fpga_mapper Completed
Return Code: 0
Run Time:0h:00m:00s
Complete: Map on CalculadoraChida|proyecto
Complete: Logic Synthesis on CalculadoraChida|proyecto

exit status=0

exit status=0

