
# ğŸ…¿ï¸ SystÃ¨me de Parking Modulable Intelligent (PSM)

![Status](https://img.shields.io/badge/Status-Prototype_Fonctionnel-success)
![Architecture](https://img.shields.io/badge/Architecture-Distributed_IoT-blueviolet)

**Plateformes :**
![BeagleY-AI](https://img.shields.io/badge/Brain-BeagleY--AI-blue)
![STM32](https://img.shields.io/badge/Edge-STM32F746-green)
![FPGA](https://img.shields.io/badge/Control-Nexys_A7--100T-orange)

**Stack Technique :**
![Languages](https://img.shields.io/badge/Code-C_%7C_Python_%7C_Verilog-lightgrey)
![OS](https://img.shields.io/badge/OS-Linux_%7C_Zephyr_RTOS-yellow)
![Protocol](https://img.shields.io/badge/Com-MQTT_%7C_Ethernet-red)

---

## ğŸ‘¥ Ã‰quipe Projet
* **FALDA Andy**
* **CAUQUIL Vincent**
* **ES-SRIEJ Youness**
* **CLERVILLE Annabelle**

---

## ğŸ“– Description du Projet

Ce projet implÃ©mente un Ã©cosystÃ¨me complet de gestion de parking. Il dÃ©montre une architecture distribuÃ©e oÃ¹ chaque module (Cerveau, Interface, Actionneur) communique sur un rÃ©seau local via le protocole **MQTT**.

Le systÃ¨me combine :
1.  **Intelligence Artificielle (OCR)** pour la lecture de plaques d'immatriculation ANPR.
2.  **SystÃ¨me Temps RÃ©el (Zephyr)** pour l'interaction utilisateur et la gestion RFID.
3.  **AccÃ©lÃ©ration MatÃ©rielle (FPGA/SoC RISC-V)** pour le pilotage prÃ©cis des barriÃ¨res motorisÃ©es.

---

## ğŸ›  Architecture & RÃ©seau

Le systÃ¨me repose sur un rÃ©seau local Ethernet fermÃ©. La **BeagleY-AI** agit comme le nÅ“ud central (Broker MQTT & Serveur Web).

### ğŸŒ Configuration IP (Statique)

| Module | RÃ´le | OS / Firmware | Adresse IP |
| :--- | :--- | :--- | :--- |
| **BeagleY-AI** | **Cerveau** : Broker MQTT, OCR, Dashboard Web | Linux (Debian) | `192.168.78.2` |
| **STM32 F7** | **EntrÃ©e** : RFID, Ã‰cran Tactile, Capteurs | Zephyr RTOS | `192.168.78.3` |
| **FPGA Nexys** | **Moteurs** : Driver BarriÃ¨res, SoC Custom | Linux (Buildroot) | `192.168.78.10` |

### ğŸ“¡ Synoptique des Flux MQTT

| Topic | Source | Destination | Description |
| :--- | :--- | :--- | :--- |
| `RFID/ID` | STM32 | BeagleY | Envoi de l'UID du badge scannÃ©. |
| `RFID/CMD` | BeagleY | STM32 | RÃ©ponse d'accÃ¨s (`UNLOCK` / `DENY`). |
| `parking/barrier`| BeagleY | FPGA | Ordre d'ouverture/fermeture physique. |
| `video/stream` | BeagleY | Dashboard | Flux vidÃ©o temps rÃ©el de la camÃ©ra. |

---

## ğŸ“‚ Structure du DÃ©pÃ´t

```text
â”œâ”€â”€ gateware/                # ğŸ§± FPGA (Logique Programmable)
â”‚   â””â”€â”€ fpga/                # Sources SoC LiteX + VexRiscv
â”‚
â”œâ”€â”€ hardware/                # âš™ï¸ Conception MÃ©canique & PCB
â”‚   â”œâ”€â”€ model3D/             # Fichiers CAO Onshape (BarriÃ¨res, boÃ®tiers)
â”‚   â””â”€â”€ pcb-designs/         # SchÃ©mas des cartes filles
â”‚
â”œâ”€â”€ software/                # ğŸ’» Codes Sources
â”‚   â”œâ”€â”€ sw-BBY-camera/       # [Python] Serveur, OpenCV, Tesseract
â”‚   â”œâ”€â”€ sw-FPGA-barrieres/   # [C/Linux] Driver moteurs pour le SoC FPGA
â”‚   â”œâ”€â”€ sw-STM32-ascenseur/  # [C/Zephyr] Gestion de l'ascenseur
â”‚   â””â”€â”€ sw-STM32-rfid/       # [C/Zephyr] Gestion principale EntrÃ©e (RFID/UI)
â”‚
â””â”€â”€ references/              # ğŸ“š Documentation technique & PDF Projet
```

---

## ğŸ§© DÃ©tails des Modules

### 1. BeagleY-AI (Le Cerveau)
* **Traitement d'image :** Utilisation d'**OpenCV** (localisation, recadrage) et **Tesseract** (OCR) pour extraire les numÃ©ros de plaque.
* **Algorithme de Vote :** Validation de la plaque sur 3 images consÃ©cutives (par vote) pour fiabiliser la lecture.
* **Dashboard :** Interface Web HTML/CSS hÃ©bergÃ©e localement pour le monitoring vidÃ©o et l'Ã©tat du parking.

### 2. STM32F746 (L'Interface Physique)
* **Identification :** Lecteur RFID RC522 sur bus SPI.
* **Interaction :** IHM tactile dÃ©veloppÃ©e avec **LVGL** (Feedback utilisateur, codes erreur).
* **Ã‰co-gestion :** Gestion de la luminositÃ© (Photo-rÃ©sistance) et extinction automatique de l'Ã©cran si aucune prÃ©sence vÃ©hicule n'est dÃ©tectÃ©e.
* **SÃ©curitÃ© :** Badge "MaÃ®tre" codÃ© en dur pour forcer l'ouverture ou accÃ©der au menu maintenance.

### 3. FPGA Nexys A7 (La Puissance)
* **SoC Custom :** ImplÃ©mentation d'un processeur **RISC-V 32-bits** sur le FPGA via LiteX.
* **Linux EmbarquÃ© :** Le FPGA fait tourner un noyau Linux minimal capable de mapper les pÃ©riphÃ©riques moteurs via `mmap`.
* **Motorisation :** ContrÃ´le de puissance des barriÃ¨res via drivers externes pilotÃ©s par le SoC.

---

## ğŸš€ Installation & DÃ©marrage

### PrÃ©-requis
* **RÃ©seau :** Routeur ou Switch configurÃ© pour le sous-rÃ©seau `192.168.78.x`.
* **Outils :**
    * [STM32] **West** (Zephyr Toolchain)
    * [FPGA] **Vivado** (Xilinx Lab Tools)
    * [Beagle] **Python 3**

### ProcÃ©dure Rapide

1.  **BeagleY-AI (Lancement Serveur) :**
    ```bash
    cd software/sw-BBY-camera
    python3 main.py
    ```

2.  **STM32 (Build & Flash) :**
    ```bash
    # Depuis la racine du projet
    west build -b stm32f746g_disco software/sw-STM32-rfid
    west flash
    ```

3.  **FPGA (Bitstream & Boot) :**
    *   Ouvrir Vivado Hardware Manager.
    *   Charger le bitstream situÃ© dans `gateware/fpga/v3-test-autorun`.
    *   *RÃ©sultat :* Le SoC dÃ©marre, charge le Linux depuis la carte SD et rejoint le rÃ©seau automatiquement.

---

## ğŸ“š RÃ©fÃ©rences
* [Documentation ComplÃ¨te (PDF)](references/Projet_CAUQUIL_FALDA_CLERVILLE_ES-SRIEJ.pdf)
* [LiteX - Linux on RISC-V](https://github.com/litex-hub/linux-on-litex-vexriscv)
