# CMOS 带隙基准电压源的设计思考

深亚微米工艺下的带隙基准电路最痛苦的就是温度和电源两个维度：

- **温度系数**：透过 PTAT + CTAT 的组合调节不再够用，需要引入电阻分段或曲线补偿。
- **PSRR**：在 0.8 V 供电下，常规的折叠式运放增益吃紧，因此我让基准后级和 LDO 同频协作。

## 分层建模

1. **器件级**：以 Python 脚本批量生成 corner + Monte-Carlo 的仿真 deck，并提炼关键参数库。
2. **行为级**：用 Verilog-A 建立温漂 + 噪声模型，方便在顶层仿真中快速迭代。
3. **系统级**：把带隙作为可插拔模块嵌入电源树，用系统 Verilog Monitor 观察稳态指标。

## 结论

- 以双曲线补偿 + 裁剪位实现的温漂 6 ppm/°C，满足传感器节点需求。
- PSRR 在 10 kHz 范围保持在 60 dB 以上，能抵消 Buck 级联的纹波。

下一步准备把脚本与 GitHub 仓库同步，配合本站的 JSON 数据就能追踪每次修订。
