# üß† Informe de Observaciones, Dificultades, Soluciones y Conclusiones

**Laboratorio 1 ‚Äì Implementaci√≥n del Procesador Monociclo RISC-V (RV32I)**  
Arquitectura de Computadores ‚Äì Universidad Tecnol√≥gica de Pereira

---

## üìò Introducci√≥n

En este documento se registrar√°n de manera progresiva las observaciones, dificultades encontradas, soluciones aplicadas y conclusiones obtenidas durante el desarrollo del procesador monociclo RISC-V (RV32I).  
El prop√≥sito es mantener un registro detallado del proceso de construcci√≥n, verificaci√≥n y an√°lisis de cada m√≥dulo, siguiendo la metodolog√≠a planteada en el laboratorio.

---

## üéØ Objetivos

- Implementar los m√≥dulos fundamentales del procesador monociclo (ALU, Banco de registros, Unidad de control, Memorias, etc.).
- Verificar su funcionamiento mediante testbench en **Icarus Verilog**.
- Analizar las se√±ales de simulaci√≥n en **WaveTrace (VSCode)**.
- Documentar de forma progresiva las dificultades y soluciones durante el desarrollo.

---

## üìù Registro de Desarrollo

### 1Ô∏è‚É£ ALU (Arithmetic Logic Unit)

Se implement√≥ la Unidad Aritm√©tico-L√≥gica como m√≥dulo combinacional con entradas de 32 bits (`A`, `B`) y selector de operaci√≥n de 4 bits (`ALUOp`). Soporta 11 operaciones: suma, resta, desplazamientos (l√≥gicos y aritm√©tico), comparaciones (signed/unsigned) y operaciones l√≥gicas (AND, OR, XOR). Se desarroll√≥ un testbench (`alu_tb.sv`) que verifica todas las operaciones con casos representativos incluyendo n√∫meros positivos, negativos y operaciones de bits. Todas las pruebas fueron exitosas.

**Resultado del testbench:**

![Resultado ALU Testbench](../img/alu_tb.png)

---

### 2Ô∏è‚É£ Program Counter (PC)

Se implement√≥ el Program Counter como m√≥dulo secuencial que almacena la direcci√≥n de la instrucci√≥n actual. Utiliza un flip-flop de 32 bits con se√±al de reloj (`clk`) y reset as√≠ncrono (`reset`). La entrada `next_pc` permite actualizar la direcci√≥n en cada ciclo de reloj. Al activar reset, el PC se reinicia a 0x00000000. Se desarroll√≥ un testbench (`pc_tb.sv`) que verifica la actualizaci√≥n secuencial del PC, la funcionalidad de reset y la carga de diferentes direcciones. Todas las pruebas fueron exitosas.

**Resultado del testbench:**

![Resultado PC Testbench](../img/pc_tb.png)

---

### 3Ô∏è‚É£ Sumador (Sum)

Se implement√≥ un m√≥dulo combinacional que incrementa en 4 la direcci√≥n del Program Counter (PC). Este m√≥dulo es esencial para avanzar a la siguiente instrucci√≥n en el flujo de ejecuci√≥n del procesador.

El dise√±o utiliza una operaci√≥n combinacional simple para sumar 4 a la entrada `pc_in` y producir la salida `pc_out`.

#### üß™ Testbench del Sumador

Se desarroll√≥ un testbench (`sum_tb.sv`) que verifica:

- ‚úÖ Incremento correcto de la direcci√≥n del PC en 4.
- ‚úÖ Manejo de valores l√≠mite, como `0xFFFFFFFC`.

**Resultado del testbench:**

![Resultado Sumador Testbench](../img/sum_tb.png)

---

### 4Ô∏è‚É£ Unidad de Control (Control Unit)

La Unidad de Control fue dise√±ada como un m√≥dulo combinacional encargado de decodificar las instrucciones RISC-V y generar todas las se√±ales de control necesarias para el procesador monociclo. Se analizaron los diferentes formatos de instrucci√≥n (R, I, S, B, U, J) y se implement√≥ una l√≥gica basada en un bloque `case` sobre el campo `opcode`, complementada con los campos `funct3` y `funct7` para distinguir operaciones espec√≠ficas. Para cada tipo de instrucci√≥n, se asignan valores concretos a las se√±ales de control: escritura en registros (`RUWr`), selecci√≥n de inmediato (`ImmSrc`), fuentes de la ALU (`AluAsrc`, `AluBsrc`), operaci√≥n de salto (`BrOp`), operaci√≥n de la ALU (`AluOp`), control de memoria de datos (`DmWr`, `DmCtrl`) y fuente de datos para escritura en registros (`RUDataWrSrc`). El dise√±o se apoy√≥ en tablas de verdad y documentaci√≥n oficial del set de instrucciones RV32I, asegurando que cada instrucci√≥n activa √∫nicamente las se√±ales requeridas para su ejecuci√≥n.

#### üß™ Testbench

El testbench se elabor√≥ para verificar el funcionamiento de la Unidad de Control bajo diferentes escenarios representativos. Se instanci√≥ el m√≥dulo y se inicializaron las se√±ales de entrada (`opcode`, `funct3`, `funct7`). Para cada tipo de instrucci√≥n relevante, se asignaron los valores correspondientes y se dej√≥ un retardo para observar la respuesta. Se utilizaron `$display` para mostrar en consola los valores de las se√±ales de salida m√°s importantes, facilitando la depuraci√≥n y el an√°lisis directo. Adem√°s, se gener√≥ un archivo VCD con `$dumpfile` y `$dumpvars` para visualizar las ondas en WaveTrace. El testbench cubre instrucciones R-Type (ADD, SUB), I-Type (ADDI, SLTI), Load (LW), Store (SW), Branch (BEQ), Jump (JAL) y un caso inv√°lido, permitiendo comprobar la correcta decodificaci√≥n y activaci√≥n de se√±ales en cada caso.

**Resultado del testbench:**

![Resultado Control Unit Testbench](../img/cu_tb.png)

---

### 5Ô∏è‚É£ Unidad de Registros (Register Unit)

El banco de registros (RU) implementa los 32 registros de prop√≥sito general de la arquitectura RISC-V, cada uno de 32 bits. Su funci√≥n principal es almacenar los operandos y resultados de las instrucciones. El registro x0 est√° protegido y siempre contiene el valor 0, mientras que el registro x2 (stack pointer) se inicializa en el valor m√°s alto de memoria para facilitar la gesti√≥n de la pila.

**Funcionamiento:**

- **Lectura as√≠ncrona:** Los valores de los registros fuente (`rs1` y `rs2`) pueden consultarse en cualquier momento, sin depender del reloj. Esto permite que el procesador lea los operandos de manera inmediata.
- **Escritura sincronizada:** La escritura en el registro destino (`rd`) ocurre √∫nicamente en el flanco de subida del reloj (`posedge clk`) y si la se√±al de control `RUWr` est√° activa. Es fundamental que los datos (`DataWr`) y el n√∫mero de registro destino (`rd`) est√©n listos antes del flanco de reloj para que la escritura sea exitosa.
- **Protecci√≥n de x0:** Si se intenta escribir en el registro x0, el m√≥dulo lo ignora y x0 permanece en cero, cumpliendo la especificaci√≥n RISC-V.

#### üß™ Testbench

El testbench (`ru_tb.sv`) verifica el funcionamiento del banco de registros mediante pruebas exhaustivas y representativas:

- **Prueba 1:** Lectura as√≠ncrona de x0 y x2 (stack pointer), comprobando los valores iniciales.
- **Prueba 2:** Escritura sincronizada en x5, verificando que el valor se almacena correctamente tras el flanco de reloj.
- **Prueba 3:** Protecci√≥n de x0, intentando escribir en x0 y comprobando que permanece en cero.
- **Prueba 4:** Escrituras m√∫ltiples en registros distintos (x10 y x15) en ciclos consecutivos, validando que cada escritura ocurre en el flanco de reloj y que la lectura simult√°nea es correcta.
- **Prueba 5:** Sobrescritura de un registro (x5), asegurando que el nuevo valor reemplaza al anterior.
- **Prueba 6:** Lectura as√≠ncrona de m√∫ltiples registros, mostrando que los valores escritos persisten y pueden leerse en cualquier momento.

Cada prueba utiliza `$display` para mostrar los resultados en consola y genera un archivo VCD para an√°lisis de ondas en WaveTrace. Se comprob√≥ que la escritura solo ocurre en el flanco de subida del reloj y que los datos deben estar estables antes de ese instante para garantizar el funcionamiento correcto. La protecci√≥n del registro x0 y la inicializaci√≥n del stack pointer tambi√©n fueron validadas.

#### ‚ö†Ô∏è Dificultad: sincronizaci√≥n con posedge en la Register Unit

Durante la verificaci√≥n del banco de registros, se present√≥ una dificultad en la **Prueba 4** del testbench: al realizar escrituras consecutivas en diferentes registros, los valores no se almacenaban correctamente. El problema era que los datos y el n√∫mero de registro destino (`rd`) deben estar estables **antes** del flanco de subida del reloj (`posedge clk`), ya que la escritura es sincronizada. Si se actualizan las se√±ales justo en el flanco, la escritura puede fallar o no reflejar el valor esperado.

**Soluci√≥n:**
Se ajust√≥ el testbench para asegurar que, antes de cada `@(posedge clk)`, los valores de `rd`, `DataWr` y `RUWr` estuvieran correctamente asignados y estables. Se agregaron los posedge necesarios entre cada escritura, permitiendo que el m√≥dulo registre los datos en el ciclo de reloj adecuado. As√≠, las escrituras m√∫ltiples y la lectura simult√°nea funcionaron correctamente, validando el comportamiento esperado del banco de registros.

**Resultado del testbench:**

![Resultado RU Testbench](../img/ru_tb.png)

---

### 6Ô∏è‚É£ Immediate Generator (immgen)

El m√≥dulo `immgen` se encarga de extraer y extender el campo inmediato de las instrucciones RISC-V, adapt√°ndose a los diferentes formatos (I, S, B, U, J). Recibe la instrucci√≥n completa y una se√±al de control (`immsrc`) que indica el tipo de inmediato a generar. Para cada formato, se seleccionan y reordenan los bits correspondientes, aplicando extensi√≥n de signo cuando es necesario.

**Funcionamiento:**

- Para instrucciones tipo I, S, B, U y J, el m√≥dulo genera el inmediato extendido a 32 bits seg√∫n la codificaci√≥n RISC-V.
- Utiliza asignaciones continuas (`wire`) para cada tipo de inmediato y un bloque `always_comb` para seleccionar el valor final seg√∫n `immsrc`.

#### üß™ Testbench

El testbench (`immgen_tb.sv`) verifica el funcionamiento del generador de inmediatos con instrucciones representativas de cada formato:

- I-Type: addi x5, x0, 3
- S-Type: sw x5, 20(x2)
- B-Type: beq x2, x6, -16
- U-Type: lui x10, 0x12345
- J-Type: jal x1, 0x1F4

Para cada caso, se asigna la instrucci√≥n codificada y el tipo de inmediato, comprobando que el valor generado coincide con el esperado. Se utiliza `$display` para mostrar los resultados y se genera un archivo VCD para an√°lisis de ondas.

#### ‚ö†Ô∏è Dificultad: extracci√≥n de inmediato en S-Type

Durante la verificaci√≥n, se detect√≥ que la prueba S-Type no generaba el valor esperado. El problema se deb√≠a a la codificaci√≥n incorrecta del inmediato en la instrucci√≥n de prueba, lo que provocaba que los bits extra√≠dos no correspondieran a 20. La soluci√≥n fue ajustar la instrucci√≥n en el testbench para que los bits [31:25] y [11:7] representaran correctamente el valor 20, permitiendo que el m√≥dulo extrajera el inmediato correcto.

**Resultado del testbench:**

![Resultado ImmGen Testbench](../img/immgen_tb.png)

---

### 7Ô∏è‚É£ Multiplexores para la ALU (muxaluA y muxaluB)

Para dotar de flexibilidad a la ALU y permitir la ejecuci√≥n de diferentes tipos de instrucciones, se implementaron dos m√≥dulos multiplexores:

- **muxaluA:** Selecciona la primera entrada de la ALU entre el valor del Program Counter (`pc`) y el registro fuente 1 (`RU[rs1]`). El control se realiza mediante la se√±al `aluASrc` proveniente de la Unidad de Control.
- **muxaluB:** Selecciona la segunda entrada de la ALU entre el valor generado por el m√≥dulo de inmediatos (`immgen`) y el registro fuente 2 (`RU[rs2]`). El control se realiza mediante la se√±al `aluBSrc` de la Unidad de Control.

Ambos m√≥dulos se dise√±aron como multiplexores simples de 2 a 1, utilizando bloques `always_comb` y una se√±al de selecci√≥n. Esto permite que la ALU reciba los operandos adecuados seg√∫n el tipo de instrucci√≥n (por ejemplo, operaciones aritm√©ticas entre registros, operaciones con inmediatos, c√°lculos de direcciones, etc.).

#### üß™ Testbench

Se desarrollaron testbenches independientes para cada multiplexor (`muxaluA_tb.sv` y `muxaluB_tb.sv`), verificando los dos casos posibles de selecci√≥n:

- Cuando la se√±al de control es 0, se selecciona el valor del registro correspondiente.
- Cuando la se√±al de control es 1, se selecciona el valor alternativo (PC o inmediato).

En cada prueba se asignan valores distintos a las entradas y se comprueba que la salida del multiplexor corresponde al valor esperado. Se utiliza `$display` para mostrar el resultado y se genera un archivo VCD para an√°lisis de ondas.

**Resultado de los testbenches:**

![Resultado muxaluA Testbench](../img/muxaluA_tb.png)
![Resultado muxaluB Testbench](../img/muxaluB_tb.png)

---

### 8Ô∏è‚É£ Branch Unit (BRU)

La Branch Unit (`bru`) es responsable de evaluar las condiciones de salto en las instrucciones de control de flujo (branch) del procesador RISC-V. Recibe como entradas los valores de los registros fuente (`ru_rs1` y `ru_rs2`) y una se√±al de control (`brOp`) que indica el tipo de comparaci√≥n a realizar (igualdad, desigualdad, menor, mayor o igual, versiones signed y unsigned).

Seg√∫n el valor de `brOp`, la unidad compara los operandos y genera la se√±al `NextPCSrc`, que indica si el salto debe realizarse o no. Esto permite que el Program Counter seleccione la siguiente direcci√≥n de instrucci√≥n correctamente, seg√∫n el resultado de la comparaci√≥n.

**Funcionamiento:**

- Soporta todos los tipos de branch definidos en RISC-V: BEQ, BNE, BLT, BGE, BLTU, BGEU.
- Utiliza un bloque `always_comb` y un `case` para seleccionar la operaci√≥n de comparaci√≥n adecuada.
- La salida `NextPCSrc` se activa (1) si la condici√≥n de salto se cumple, y permanece en 0 en caso contrario.

#### üß™ Testbench

El testbench (`bru_tb.sv`) verifica el funcionamiento de la Branch Unit con pruebas para cada tipo de comparaci√≥n:

- BEQ: Igualdad
- BNE: Desigualdad
- BLT: Menor que (signed)
- BGE: Mayor o igual que (signed)
- BLTU: Menor que (unsigned)
- BGEU: Mayor o igual que (unsigned)
- No branch: Sin salto

Para cada caso, se asignan valores representativos a los registros y la se√±al de control, comprobando que la salida `NextPCSrc` corresponde al resultado esperado. Se utiliza `$display` para mostrar los resultados y se genera un archivo VCD para an√°lisis de ondas.

**Resultado del testbench:**

![Resultado BRU Testbench](../img/bru_tb.png)

---

### 9Ô∏è‚É£ Multiplexor para la Siguiente Instrucci√≥n (muxnextpc)

El m√≥dulo `muxnextpc` es el encargado de seleccionar la direcci√≥n de la siguiente instrucci√≥n que debe cargar el Program Counter (PC). Recibe dos posibles direcciones:

- El valor de `PC + 4`, que corresponde a la ejecuci√≥n secuencial normal.
- El resultado de la ALU, que puede ser una direcci√≥n de salto calculada (por ejemplo, en instrucciones de branch o jump).

La selecci√≥n entre estas dos opciones se realiza mediante la se√±al de control `NextPCSrc`, generada por la Branch Unit (`bru`). Si `NextPCSrc` es 0, el PC avanza de forma secuencial; si es 1, se toma la direcci√≥n calculada por la ALU.

**Funcionamiento:**

- Implementado como un multiplexor 2 a 1, usando un bloque `always_comb` y la se√±al de selecci√≥n.
- Permite que el procesador ejecute saltos y cambios de flujo de manera eficiente y controlada.

#### üß™ Testbench

El testbench (`muxnextpc_tb.sv`) verifica ambos casos de selecci√≥n:

- Cuando `NextPCSrc` es 0, la salida corresponde a `PC + 4`.
- Cuando `NextPCSrc` es 1, la salida corresponde al resultado de la ALU.

En cada prueba se asignan valores distintos a las entradas y se comprueba que la salida del multiplexor corresponde al valor esperado. Se utiliza `$display` para mostrar el resultado y se genera un archivo VCD para an√°lisis de ondas.

**Resultado del testbench:**

![Resultado muxnextpc Testbench](../img/muxnextpc_tb.png)

---

### üîü Data Memory (Memoria de Datos)

El m√≥dulo `dm` implementa la memoria de datos del procesador monociclo RISC-V32I, permitiendo operaciones de lectura y escritura en diferentes tama√±os: byte, halfword y word, tanto en versiones signadas como no signadas. La memoria se organiza como un arreglo de 1 KiB (1024 bytes), accesible mediante una direcci√≥n de 32 bits.

**Funcionamiento:**

- La lectura es combinacional, permitiendo obtener el dato solicitado en cualquier momento seg√∫n el tipo de acceso (`DMCtrl`).
- La escritura es sincronizada, ocurriendo √∫nicamente en el flanco de subida del reloj (`clk`) cuando la se√±al de escritura (`DMWr`) est√° activa. Esto asegura la integridad de los datos y evita condiciones de carrera.
- Se soportan los modos LB, LH, LW, LBU, LHU y sus equivalentes de escritura (SB, SH, SW).

#### üß™ Testbench

El testbench (`dm_tb.sv`) verifica el funcionamiento de la memoria de datos con pruebas para cada tipo de acceso:

- Escritura y lectura de palabra completa (SW/LW)
- Escritura y lectura de byte (SB/LB/LBU)
- Escritura y lectura de halfword (SH/LHU)

Se asignan valores representativos y se comprueba que la salida corresponde al valor esperado. Se utiliza `$display` para mostrar los resultados y se genera un archivo VCD para an√°lisis de ondas.

#### ‚ö†Ô∏è Dificultades y consideraciones

Durante la implementaci√≥n se presentaron dos dificultades principales:

- **Sincronizaci√≥n con el reloj:** Es fundamental que la escritura ocurra en el flanco de subida del reloj. Si se intenta leer inmediatamente despu√©s de escribir, sin esperar el siguiente ciclo, pueden aparecer valores indeterminados (`x`). La soluci√≥n fue agregar retardos adecuados en el testbench para garantizar que la lectura ocurra despu√©s de la escritura efectiva.
- **Inicializaci√≥n de la memoria:** Para evitar valores indeterminados al inicio de la simulaci√≥n, se inicializ√≥ toda la memoria a cero en un bloque `initial`.

Estas consideraciones aseguran que el m√≥dulo sea compatible tanto con simuladores como con herramientas de s√≠ntesis como Quartus.

**Resultado del testbench:**

![Resultado Data Memory Testbench](../img/dm_tb.png)

---

---

### 11 Multiplexor para la Escritura en Registros (muxrudata)

El m√≥dulo `muxrudata` se encarga de seleccionar el dato que ser√° escrito en el registro destino (`rd`) del banco de registros (RU) al finalizar la ejecuci√≥n de una instrucci√≥n. Este multiplexor es fundamental para el correcto funcionamiento del procesador monociclo, ya que permite que diferentes instrucciones escriban en los registros el valor adecuado seg√∫n el tipo de operaci√≥n:

- **ALU:** Para instrucciones aritm√©ticas y l√≥gicas, el resultado de la ALU se escribe en el registro destino.
- **Memoria de datos:** Para instrucciones de carga (`lw`, `lh`, `lb`, etc.), el dato le√≠do de la memoria de datos se escribe en el registro destino.
- **PC+4:** Para instrucciones de salto y llamada (`jal`, `jalr`), el valor de `PC+4` se escribe en el registro destino, permitiendo el retorno correcto en subrutinas.

El m√≥dulo recibe como entradas los valores de `PCInc` (PC+4), `ALURes` (resultado de la ALU), `DataRd` (dato le√≠do de la memoria de datos) y la se√±al de control `RUDataWrSrc` (2 bits), que indica qu√© fuente seleccionar. La salida es el dato final `DataWr` que se conecta al banco de registros.

**Funcionamiento:**

- Si `RUDataWrSrc` es `00`, se selecciona el resultado de la ALU.
- Si es `01`, se selecciona el dato le√≠do de la memoria de datos.
- Si es `10`, se selecciona el valor de `PC+4`.
- En cualquier otro caso, la salida es cero por seguridad.

El dise√±o utiliza un bloque `always_comb` y un `case` para seleccionar la fuente adecuada de datos.

#### üß™ Testbench

Se desarroll√≥ un testbench (`muxrudata_tb.sv`) que verifica el funcionamiento del multiplexor en los tres casos principales:

- **Caso 1:** Selecci√≥n de la ALU (`RUDataWrSrc=00`). Se asigna un valor representativo y se comprueba que la salida corresponde al valor esperado.
- **Caso 2:** Selecci√≥n de la memoria de datos (`RUDataWrSrc=01`). Se asigna un valor representativo y se comprueba la salida.
- **Caso 3:** Selecci√≥n de `PC+4` (`RUDataWrSrc=10`). Se asigna un valor y se verifica la salida.

En cada prueba se utiliza `$display` para mostrar el resultado y se genera un archivo VCD para an√°lisis de ondas. El testbench cubre todos los casos de selecci√≥n y valida que el multiplexor responde correctamente a la se√±al de control.

**Resultado del testbench:**

![Resultado muxrudata Testbench](../img/muxrudata_tb.png)

---

### 1Ô∏è‚É£2Ô∏è‚É£ Instruction Memory (Memoria de Instrucciones)

Se implement√≥ la memoria de instrucciones (`im`) que almacena el programa a ejecutar. Es un arreglo de 256 palabras de 32 bits (1 KiB) con acceso combinacional. La direcci√≥n del PC se divide entre 4 usando `addr[31:2]` para obtener el √≠ndice de palabra.

Se carg√≥ un programa educativo de 43 instrucciones que demuestra: bucle de suma (1+2+3+4+5=15), operaciones aritm√©ticas, l√≥gicas, desplazamientos, LOAD/STORE en mem[2] y mem[3], saltos condicionales (BEQ) e incondicionales (JAL sobre 0xDEADBEEF).

#### üß™ Testbench

El testbench (`im_tb.sv`) verifica la lectura correcta de instrucciones clave y el manejo de direcciones no alineadas. Las 10 pruebas fueron exitosas.

**Resultado del testbench:**

![Resultado IM Testbench](../img/im_tb.png)

---

---
### 1Ô∏è‚É£3Ô∏è‚É£ Integraci√≥n del Procesador Monociclo

Con todos los m√≥dulos individuales verificados, se procedi√≥ a la **integraci√≥n del procesador completo** en el m√≥dulo `monociclo.sv`. Este m√≥dulo conecta todos los componentes desarrollados anteriormente:

- **Program Counter (PC):** Almacena la direcci√≥n de la instrucci√≥n actual.
- **Instruction Memory (IM):** Provee la instrucci√≥n a ejecutar.
- **Control Unit (CU):** Decodifica la instrucci√≥n y genera las se√±ales de control.
- **Register Unit (RU):** Almacena los operandos y resultados.
- **Immediate Generator (immgen):** Extrae y extiende los inmediatos.
- **Multiplexores (muxaluA, muxaluB):** Seleccionan las entradas de la ALU.
- **ALU:** Realiza las operaciones aritm√©ticas y l√≥gicas.
- **Branch Unit (BRU):** Eval√∫a las condiciones de salto.
- **Data Memory (DM):** Almacena y lee datos de memoria.
- **Multiplexor (muxrudata):** Selecciona el dato a escribir en registros.
- **Sumador (sum):** Calcula PC+4.
- **Multiplexor (muxnextpc):** Selecciona la siguiente direcci√≥n del PC.

**Arquitectura del procesador monociclo:**

El flujo de ejecuci√≥n de una instrucci√≥n sigue estos pasos:

1. El PC provee la direcci√≥n de la instrucci√≥n a la memoria de instrucciones (IM).
2. La IM entrega la instrucci√≥n de 32 bits.
3. La Unidad de Control (CU) decodifica el opcode, funct3 y funct7, generando todas las se√±ales de control.
4. El banco de registros (RU) lee los valores de rs1 y rs2.
5. El generador de inmediatos (immgen) extrae el inmediato seg√∫n el formato.
6. Los multiplexores (muxaluA, muxaluB) seleccionan las entradas de la ALU seg√∫n las se√±ales de control.
7. La ALU realiza la operaci√≥n especificada.
8. La Branch Unit (BRU) eval√∫a la condici√≥n de salto.
9. La memoria de datos (DM) lee o escribe seg√∫n la instrucci√≥n.
10. El multiplexor (muxrudata) selecciona el dato a escribir en el registro destino.
11. El banco de registros (RU) escribe el resultado en rd (si corresponde).
12. El multiplexor (muxnextpc) selecciona la siguiente direcci√≥n del PC (PC+4 o direcci√≥n de salto).
13. El PC se actualiza con la nueva direcci√≥n en el siguiente ciclo de reloj.

**Se√±ales expuestas para depuraci√≥n:**

Para facilitar la depuraci√≥n en la FPGA, se exponen varias se√±ales internas como salidas del m√≥dulo:

- `pc_out`: Direcci√≥n actual del PC
- `inst_out`: Instrucci√≥n actual
- `alu_res_out`: Resultado de la ALU
- `ru_rs1_out`, `ru_rs2_out`: Valores de los registros fuente
- `DataRd_out`: Dato le√≠do de memoria
- `DataWr_out`: Dato a escribir en registros
- `RUWr_out`, `DMWr_out`: Se√±ales de escritura
- Y muchas otras se√±ales de control y datos

Estas se√±ales se conectan posteriormente al m√≥dulo `fpga_top` para visualizarlas en los displays hexadecimales y LEDs de la tarjeta DE1-SoC.

#### üß™ Testbench del procesador completo

El testbench `monociclo_tb.sv` instancia el procesador completo, genera el reloj y el reset, y ejecuta el programa almacenado en la memoria de instrucciones. Se monitorean los valores de los registros clave y la memoria de datos para verificar que el programa se ejecuta correctamente:

- **x3** debe contener el valor 15 al finalizar el bucle de suma.
- **mem[0]** debe almacenar el valor 15.
- **mem[2]** y **mem[3]** deben contener 0x2A y 0x55 respectivamente (valores de prueba de LOAD/STORE).

La simulaci√≥n se ejecuta durante 100 ciclos de reloj, suficientes para completar todo el programa. Se genera un archivo VCD con todas las se√±ales para an√°lisis detallado en WaveTrace.

**Validaci√≥n:**

La simulaci√≥n confirm√≥ que:

- ‚úÖ El bucle se ejecuta correctamente 5 veces (x1 = 1, 2, 3, 4, 5).
- ‚úÖ La suma se calcula correctamente: x3 = 15.
- ‚úÖ El valor se almacena correctamente en memoria: mem[0] = 15.
- ‚úÖ Las instrucciones LOAD y STORE funcionan correctamente.
- ‚úÖ El salto JAL funciona correctamente (salta sobre 0xDEADBEEF).
- ‚úÖ Todas las operaciones aritm√©ticas, l√≥gicas y de desplazamiento funcionan.

---

### 1Ô∏è‚É£4Ô∏è‚É£ Adaptaci√≥n para FPGA (fpga_top)

Para implementar el procesador en la FPGA DE1-SoC, se desarroll√≥ el m√≥dulo `fpga_top.sv`, que act√∫a como la **interfaz entre el procesador monociclo y los perif√©ricos de la tarjeta**: displays hexadecimales, LEDs, switches y botones.

Este m√≥dulo es fundamental porque la FPGA tiene un reloj de 50 MHz, demasiado r√°pido para visualizar la ejecuci√≥n de instrucciones. Adem√°s, se requiere poder controlar manualmente la ejecuci√≥n (paso a paso) y visualizar el estado interno del procesador.

**Componentes principales del m√≥dulo fpga_top:**

1. **Clock Divider (divisor de reloj):**

   - Reduce el reloj de 50 MHz a un pulso cada 1 segundo (modo autom√°tico).
   - Permite visualizar la ejecuci√≥n de instrucciones en tiempo real.
   - Configurable mediante un contador que llega a 50,000,000 ciclos.

2. **Debouncer (anti-rebote):**

   - Elimina los rebotes mec√°nicos de los botones KEY[0] y KEY[1].
   - Esencial para evitar m√∫ltiples pulsaciones cuando se presiona un bot√≥n f√≠sico.
   - Implementa un contador que espera 20 ms (1,000,000 ciclos @ 50 MHz) antes de confirmar el cambio de estado.

3. **Edge Detector (detector de flancos):**

   - Convierte las se√±ales de los botones en pulsos de un solo ciclo.
   - Detecta el flanco de bajada (presi√≥n del bot√≥n) y genera un pulso de 1 ciclo de reloj.
   - Permite ejecutar una sola instrucci√≥n por cada presi√≥n del bot√≥n.

4. **Multiplexor de reloj:**

   - Selecciona entre modo manual (bot√≥n KEY[1]) y modo autom√°tico (reloj de 1 segundo).
   - Controlado por el switch SW[9].
   - Extiende el pulso manual a 50 ciclos para garantizar la escritura en registros y memoria.

5. **Display System (sistema de visualizaci√≥n):**

   - **HEX5-HEX4:** Ventana deslizante que muestra los bits [31:16] de la se√±al seleccionada.
   - **HEX3-HEX0:** Siempre muestran los bits [15:0] de la se√±al seleccionada.
   - La se√±al se selecciona mediante los switches SW[3:0], permitiendo visualizar hasta 16 se√±ales diferentes:
     - PC (direcci√≥n actual)
     - Instrucci√≥n actual
     - Resultado de la ALU
     - Valores de registros rs1, rs2, rd
     - Inmediato generado
     - Datos de memoria
     - PC+4
     - Y otras se√±ales de control
   - El switch SW[8] controla la ventana deslizante: cuando est√° activo, los displays HEX5-HEX4 muestran los bits superiores [31:16] de la se√±al.

6. **LEDs indicadores:**

   - **LEDR[6:0]:** Indican el tipo de instrucci√≥n que se est√° ejecutando (R, I, LOAD, STORE, BRANCH, JAL, JALR).
   - **LEDR[7]:** Indica si se est√° escribiendo en registros (RUWr).
   - **LEDR[8]:** Indica si se est√° escribiendo en memoria de datos (DMWr).
   - **LEDR[9]:** Indica el modo de operaci√≥n (manual/autom√°tico).

7. **Reset autom√°tico:**
   - El bot√≥n KEY[0] controla el reset del procesador.
   - Permite reiniciar la ejecuci√≥n del programa en cualquier momento.

**Funcionamiento:**

- Al encender la FPGA o presionar KEY[0], el procesador se reinicia y el PC vuelve a 0.
- Con SW[9] en OFF (manual), se ejecuta una instrucci√≥n cada vez que se presiona KEY[1].
- Con SW[9] en ON (autom√°tico), se ejecuta una instrucci√≥n por segundo.
- Los displays muestran la se√±al seleccionada por SW[3:0], permitiendo observar el estado interno del procesador.
- Los LEDs indican qu√© tipo de instrucci√≥n se est√° ejecutando y el estado de las se√±ales de escritura.

#### üß™ Validaci√≥n en hardware

El procesador fue compilado en Quartus Prime 24.1 Lite con los siguientes resultados:

- **Logic cells:** 31,234 / 65,536 (50% de utilizaci√≥n)
- **Tiempo de compilaci√≥n:** 19 minutos (Analysis & Synthesis: 1 min, Fitter: 17 min, Assembler: 16 s, Timing Analyzer: 19 s)
- **Timing:** Todas las restricciones cumplidas (worst-case slack: +0.251 ns @ 85¬∞C)
- **Errores:** 0
- **Advertencias:** 18 (mayormente relacionadas con puertos no utilizados y optimizaciones)

El procesador fue programado en la FPGA DE1-SoC y se verific√≥ el correcto funcionamiento:

- ‚úÖ El bucle se ejecuta correctamente y almacena 15 en mem[0].
- ‚úÖ Todas las operaciones aritm√©ticas, l√≥gicas y de desplazamiento funcionan.
- ‚úÖ Los accesos a memoria (LOAD/STORE) funcionan correctamente.
- ‚úÖ Los saltos condicionales e incondicionales funcionan.
- ‚úÖ Los displays muestran correctamente todas las se√±ales seleccionadas.
- ‚úÖ Los LEDs indican correctamente el tipo de instrucci√≥n.
- ‚úÖ El modo manual y autom√°tico funcionan correctamente (siempre que no se alterne r√°pidamente SW[9]).

**Resultado en hardware:**

Se reviso funcionamiento en la fpga en vivo exitosamente

---