Classic Timing Analyzer report for lab6
Fri Oct 04 11:35:50 2013
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                     ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 9.163 ns    ; SW[8] ; LEDR[9] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 9.163 ns        ; SW[8] ; LEDR[9] ;
; N/A   ; None              ; 9.023 ns        ; SW[8] ; LEDR[0] ;
; N/A   ; None              ; 9.006 ns        ; SW[8] ; LEDR[1] ;
; N/A   ; None              ; 9.002 ns        ; SW[8] ; LEDR[2] ;
; N/A   ; None              ; 9.001 ns        ; SW[8] ; LEDR[3] ;
; N/A   ; None              ; 8.980 ns        ; SW[8] ; LEDR[4] ;
; N/A   ; None              ; 8.971 ns        ; SW[8] ; LEDR[5] ;
; N/A   ; None              ; 8.861 ns        ; SW[9] ; LEDR[9] ;
; N/A   ; None              ; 8.770 ns        ; SW[6] ; LEDR[9] ;
; N/A   ; None              ; 8.735 ns        ; SW[8] ; LEDR[7] ;
; N/A   ; None              ; 8.734 ns        ; SW[1] ; LEDR[9] ;
; N/A   ; None              ; 8.729 ns        ; SW[9] ; LEDR[0] ;
; N/A   ; None              ; 8.712 ns        ; SW[9] ; LEDR[1] ;
; N/A   ; None              ; 8.708 ns        ; SW[9] ; LEDR[2] ;
; N/A   ; None              ; 8.707 ns        ; SW[9] ; LEDR[3] ;
; N/A   ; None              ; 8.686 ns        ; SW[9] ; LEDR[4] ;
; N/A   ; None              ; 8.677 ns        ; SW[9] ; LEDR[5] ;
; N/A   ; None              ; 8.641 ns        ; SW[8] ; LEDR[6] ;
; N/A   ; None              ; 8.626 ns        ; SW[7] ; LEDR[0] ;
; N/A   ; None              ; 8.609 ns        ; SW[7] ; LEDR[1] ;
; N/A   ; None              ; 8.605 ns        ; SW[7] ; LEDR[2] ;
; N/A   ; None              ; 8.604 ns        ; SW[7] ; LEDR[3] ;
; N/A   ; None              ; 8.583 ns        ; SW[7] ; LEDR[4] ;
; N/A   ; None              ; 8.574 ns        ; SW[7] ; LEDR[5] ;
; N/A   ; None              ; 8.441 ns        ; SW[9] ; LEDR[7] ;
; N/A   ; None              ; 8.416 ns        ; SW[6] ; LEDR[8] ;
; N/A   ; None              ; 8.380 ns        ; SW[1] ; LEDR[8] ;
; N/A   ; None              ; 8.370 ns        ; SW[5] ; LEDR[9] ;
; N/A   ; None              ; 8.347 ns        ; SW[9] ; LEDR[6] ;
; N/A   ; None              ; 8.338 ns        ; SW[7] ; LEDR[7] ;
; N/A   ; None              ; 8.269 ns        ; SW[2] ; LEDR[9] ;
; N/A   ; None              ; 8.244 ns        ; SW[7] ; LEDR[6] ;
; N/A   ; None              ; 8.080 ns        ; SW[8] ; LEDG[1] ;
; N/A   ; None              ; 8.016 ns        ; SW[5] ; LEDR[8] ;
; N/A   ; None              ; 7.915 ns        ; SW[2] ; LEDR[8] ;
; N/A   ; None              ; 7.909 ns        ; SW[6] ; LEDR[6] ;
; N/A   ; None              ; 7.873 ns        ; SW[1] ; LEDR[6] ;
; N/A   ; None              ; 7.834 ns        ; SW[8] ; LEDR[8] ;
; N/A   ; None              ; 7.786 ns        ; SW[9] ; LEDG[1] ;
; N/A   ; None              ; 7.771 ns        ; SW[6] ; LEDR[0] ;
; N/A   ; None              ; 7.754 ns        ; SW[6] ; LEDR[1] ;
; N/A   ; None              ; 7.750 ns        ; SW[6] ; LEDR[2] ;
; N/A   ; None              ; 7.749 ns        ; SW[6] ; LEDR[3] ;
; N/A   ; None              ; 7.728 ns        ; SW[6] ; LEDR[4] ;
; N/A   ; None              ; 7.719 ns        ; SW[6] ; LEDR[5] ;
; N/A   ; None              ; 7.683 ns        ; SW[7] ; LEDG[1] ;
; N/A   ; None              ; 7.656 ns        ; SW[8] ; LEDG[0] ;
; N/A   ; None              ; 7.509 ns        ; SW[5] ; LEDR[6] ;
; N/A   ; None              ; 7.483 ns        ; SW[6] ; LEDR[7] ;
; N/A   ; None              ; 7.446 ns        ; SW[1] ; LEDR[0] ;
; N/A   ; None              ; 7.436 ns        ; SW[1] ; LEDR[5] ;
; N/A   ; None              ; 7.432 ns        ; SW[1] ; LEDR[4] ;
; N/A   ; None              ; 7.414 ns        ; SW[1] ; LEDR[1] ;
; N/A   ; None              ; 7.411 ns        ; SW[1] ; LEDR[2] ;
; N/A   ; None              ; 7.408 ns        ; SW[1] ; LEDR[3] ;
; N/A   ; None              ; 7.408 ns        ; SW[2] ; LEDR[6] ;
; N/A   ; None              ; 7.370 ns        ; SW[9] ; LEDG[0] ;
; N/A   ; None              ; 7.245 ns        ; SW[6] ; LEDG[3] ;
; N/A   ; None              ; 7.245 ns        ; SW[9] ; LEDG[3] ;
; N/A   ; None              ; 7.209 ns        ; SW[1] ; LEDG[3] ;
; N/A   ; None              ; 7.186 ns        ; SW[1] ; LEDR[7] ;
; N/A   ; None              ; 7.176 ns        ; SW[5] ; LEDR[0] ;
; N/A   ; None              ; 7.159 ns        ; SW[5] ; LEDR[1] ;
; N/A   ; None              ; 7.155 ns        ; SW[5] ; LEDR[2] ;
; N/A   ; None              ; 7.154 ns        ; SW[5] ; LEDR[3] ;
; N/A   ; None              ; 7.133 ns        ; SW[5] ; LEDR[4] ;
; N/A   ; None              ; 7.124 ns        ; SW[5] ; LEDR[5] ;
; N/A   ; None              ; 7.079 ns        ; SW[9] ; LEDR[8] ;
; N/A   ; None              ; 7.001 ns        ; SW[4] ; LEDR[0] ;
; N/A   ; None              ; 6.984 ns        ; SW[4] ; LEDR[1] ;
; N/A   ; None              ; 6.981 ns        ; SW[2] ; LEDR[0] ;
; N/A   ; None              ; 6.980 ns        ; SW[4] ; LEDR[2] ;
; N/A   ; None              ; 6.979 ns        ; SW[4] ; LEDR[3] ;
; N/A   ; None              ; 6.973 ns        ; SW[3] ; LEDR[0] ;
; N/A   ; None              ; 6.971 ns        ; SW[2] ; LEDR[5] ;
; N/A   ; None              ; 6.967 ns        ; SW[2] ; LEDR[4] ;
; N/A   ; None              ; 6.958 ns        ; SW[4] ; LEDR[4] ;
; N/A   ; None              ; 6.949 ns        ; SW[2] ; LEDR[1] ;
; N/A   ; None              ; 6.949 ns        ; SW[4] ; LEDR[5] ;
; N/A   ; None              ; 6.946 ns        ; SW[2] ; LEDR[2] ;
; N/A   ; None              ; 6.944 ns        ; SW[3] ; LEDR[6] ;
; N/A   ; None              ; 6.943 ns        ; SW[2] ; LEDR[3] ;
; N/A   ; None              ; 6.942 ns        ; SW[3] ; LEDR[1] ;
; N/A   ; None              ; 6.932 ns        ; SW[3] ; LEDR[4] ;
; N/A   ; None              ; 6.931 ns        ; SW[3] ; LEDR[5] ;
; N/A   ; None              ; 6.912 ns        ; SW[3] ; LEDR[2] ;
; N/A   ; None              ; 6.909 ns        ; SW[3] ; LEDR[3] ;
; N/A   ; None              ; 6.888 ns        ; SW[5] ; LEDR[7] ;
; N/A   ; None              ; 6.845 ns        ; SW[5] ; LEDG[3] ;
; N/A   ; None              ; 6.828 ns        ; SW[6] ; LEDG[1] ;
; N/A   ; None              ; 6.827 ns        ; SW[4] ; LEDR[6] ;
; N/A   ; None              ; 6.801 ns        ; SW[3] ; LEDR[7] ;
; N/A   ; None              ; 6.744 ns        ; SW[2] ; LEDG[3] ;
; N/A   ; None              ; 6.721 ns        ; SW[2] ; LEDR[7] ;
; N/A   ; None              ; 6.713 ns        ; SW[4] ; LEDR[7] ;
; N/A   ; None              ; 6.251 ns        ; SW[3] ; LEDG[2] ;
; N/A   ; None              ; 6.233 ns        ; SW[5] ; LEDG[1] ;
; N/A   ; None              ; 6.212 ns        ; SW[5] ; LEDG[2] ;
; N/A   ; None              ; 6.134 ns        ; SW[4] ; LEDG[2] ;
; N/A   ; None              ; 6.058 ns        ; SW[4] ; LEDG[1] ;
; N/A   ; None              ; 5.977 ns        ; SW[2] ; LEDG[2] ;
+-------+-------------------+-----------------+-------+---------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Fri Oct 04 11:35:50 2013
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off lab6 -c lab6 --timing_analysis_only
Info: Longest tpd from source pin "SW[8]" to destination pin "LEDR[9]" is 9.163 ns
    Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_B13; Fanout = 4; PIN Node = 'SW[8]'
    Info: 2: + IC(3.124 ns) + CELL(0.150 ns) = 4.273 ns; Loc. = LCCOMB_X60_Y1_N2; Fanout = 1; COMB Node = 'decode:inst21|inst27'
    Info: 3: + IC(2.112 ns) + CELL(2.778 ns) = 9.163 ns; Loc. = PIN_Y13; Fanout = 0; PIN Node = 'LEDR[9]'
    Info: Total cell delay = 3.927 ns ( 42.86 % )
    Info: Total interconnect delay = 5.236 ns ( 57.14 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 130 megabytes
    Info: Processing ended: Fri Oct 04 11:35:50 2013
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


