# compile verilog/system verilog design source files
verilog xil_defaultlib  \
"../../../../Proyecto 2.srcs/sources_1/new/Led_Roja.v" \
"../../../../Proyecto 2.srcs/sources_1/new/Leds_Prueba.v" \
"../../../../Proyecto 2.srcs/sources_1/new/Main.v" \
"../../../../Proyecto 2.srcs/sim_1/new/Main_tb.v" \

# compile glbl module
verilog xil_defaultlib "glbl.v"

# Do not sort compile order
nosort
