./cacheSim pythoneTests/t18Trace --mem-cyc 100 --bsize 4 --wr-alloc 0 --l1-size 11 --l1-assoc 2 --l1-cyc 10 --l2-size 16 --l2-assoc 3 --l2-cyc 20 --vic-cache 1