`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 07/22/2021 03:55:24 PM
// Design Name: 
// Module Name: memory
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module memory(reset, alu_result, reg_read, mem_write, mem_read, mem_data);

input [0:0] reset;
input [31:0] alu_result;
input [0:0] reg_read;
input [0:0] mem_write;
input [0:0] mem_read;
output [31:0] mem_data;



endmodule
