---

---

##  EDA题库

一. 填空题

1．一般把EDA技术的发展分为（CAD）、（CAE）和（EDA）三个阶段。

> CAD 计算机辅助设计，CAE计算机辅助工程，
>
> EDA(Electronic Design Automation)电子设计自动化技术

2．EDA设计流程包括 （设计准备） 、（设计输入）、 （设计处理） 和（器件编程）  四个步骤。

   

3．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为 （功能仿真）。  

4．VHDL的数据对象包括 （变量） 、（常量） 和 （信号），它们是用来存放各种类型数据的容器。  

5．图形文件设计结束后一定要通过（仿真），检查设计文件是否正确。 

6．以EDA方式设计实现的电路设计文件，最终可以编程下载到（FPGA）或者（CPLD）芯片中，完成硬件设计和验证。 

9．VHDL源程序的文件名应与（实体名）相同，否则无法通过编译。

10.常用 EDA 的设计输入方式包括（文本输入方式）、（图形输入方式）、（波形输入方式） 。 

11.在 VHDL 程序中，（实体）和（结构体）是两个必须的基本部分。 

12.将硬件描述语言转化为硬件电路的重要工具软件称为 （HDL 综合器）。 

13、VHDL 的数据对象分为（常量）、（变量）和（信号）3 类。 

14、VHDL 的 操作 符 包括 （算术 运算 符 ）和 （符号运算符） 。

15、常用硬件描述语言有（Verilog HDL）、（AHDL）以及（VHDL）。 

> AHDL已经过时，Vreilog HDL是类c语言，而VHDL是类ADA语言。

16、VHDL基本语句有（顺序语句）、 （并行语句）和属性自定义语句。 

17、VHDL 同或逻辑操作符是 （XNOR）。 

20、一个完整的VHDL程序应包含三个基本部分，即库文件说明、（程序包应用说明）和（实体和结构体说明）。 

21、VHDL 不等于关系运算符是  （ /= ） 。 

22、STD_LOGIC_1164程序包是 （IEEE  ）  库中最常用的程序包。  

23．文本输入是指采用（硬件描述语言） 进行电路设计的方式。

24．当前最流行的并成为IEEE标准的硬件描述语言包括（vhdl） 和 （verilog） 。

25．采用PLD进行的数字系统设计，是基于（芯片）的设计或称之为（自底向上） 的设计。

> PLD(Programmable Logic Devices)可编程逻辑器件

26．硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为（自顶向下）的设计法。

27.EDA工具大致可以分为（设计输入编辑器） 、（仿真器） 、 （hdl综合器） 、 （适配器） 以及 （下载器） 等5个模块。

28．将硬件描述语言转化为硬件电路的重要工具软件称为（综合器）



### 二.选择题

#### part 1

1、2. 基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→________→综合→适配→__________→编程下载→硬件测试。

A. 功能仿真					B. 时序仿真

C. 逻辑综合					D. 配置

> 解：A,B
>
> 课本第7页

3 .IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。

A. 软IP						B. 固IP

C. 硬IP						D. 全对

> A,课本P25

4 .综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。

A. 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。

B. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件。

C. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。

D. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。

> D,课本P7

5 .大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过_______实现其逻辑功能。

A. 可编程乘积项逻辑			B. 查找表（LUT）

C. 输入缓冲					D. 输出缓冲

> A,课本P15

6 .VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。

A. 器件外部特性				B. 器件的内部功能   

C. 器件外部特性与内部功能	D. 器件的综合约束

> B

7 .电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；下列方法中________不属于面积优化。

A. 流水线设计				B. 资源共享

C. 逻辑优化					D. 串行化

> A

8 . 进程中的信号赋值语句，其信号更新是_________。

A. 立即完成					B. 在进程的最后完成

C. 按顺序完成				D. 都不对

> B

9 .不完整的IF语句，其综合结果可实现________。

A. 时序逻辑电路				B. 组合逻辑电路

C. 双向电路					D. 三态控制电路

> A

10 . 状态机编码方式中，其中_________占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。

A. 一位热码编码				B. 顺序编码

C. 状态位直接输出型编码		D. 格雷码编码

> A

11 . 以下不属于FPGA结构组成部分的是？（  ）

A.可编程逻辑模块（CLB）B.可编程I/O单元（IOB）

C.可编程内部连线（PIA）D.可编程逻辑宏单元（LAB）



22.下列对VHDL语句结构和语法规则的描述，不正确的是（  ）

A.进程是由说明部分、结构体和敏感信号三部分组成；

B.信号名称由英文字母、数字和下划线符号三种类型字符组成；

C.信号方向类型定义可分为输入信号（in）、输出信号（out）、输入/输出信号（inout）和反馈输出信号（buffer）四种；

D.描述电路功能实现的结构体区，需要用关键字Architecture声明；

23.在CPLD/FPGA两类可编程逻辑实现技术中，CPLD是基于（  ）

A.乘积项结构B.查找表（LUT）

C.输入输出缓存D.静态存储器结构（SRAM）

24.Altium Designer是用于设计（  ）的工具软件？

A.电气工程B.电子工程

C.机械工程D.建筑工程

25.下面哪种说法不正确？（  ）

A.一个FPGA项目可以包含一个或多个PCB项目

B.一个PCB项目可以包含一个或多个FPGA项目

C.一个FPGA项目可以包含一个或多个软处理器核

D.一个软处理器核内只可以包含一个嵌入式项目

26.用VHDL语法执行算术运算函数时，需要调用的程序包是（  ）

A.std_logic_1164B.std_logic_arith

C.std_logic_unsignedD.std_logic_signed

27.在VHDL电路设计中，CASE-WHEN语句是（  ）

A.顺序执行语句B.并行执行语句

C.循环执行语句D.移位执行语句

\28. Altium Designer不支持的可编程器件供应商是（  ）

A. AlteraB. AtmelC. MicrosemiD. Lattice

29．在VHDL电路设计中，顺序执行语句是（  ）

A.For –LoopB. When –Else

C. With –SelectD. For –Generate