<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:08:10.810</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7022935</applicationNumber><claimCount>34</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디스플레이 기판 및 그 드라이브 방법 및 제조 방법, 디스플레이 장치</inventionTitle><inventionTitleEng>DISPLAY SUBSTRATE AND DRIVE METHOD AND PREPARATION METHOD THEREFOR, AND DISPLAY APPARATUS</inventionTitleEng><openDate>2025.01.21</openDate><openNumber>10-2025-0011096</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3208</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디스플레이 기판과 그 드라이브 방법, 디스플레이 장치에 관한 것이다. 디스플레이 기판은 다수의 회로 유닛, 다수의 데이터 신호선(60) 및 다수의 데이터 연결선(70)을 포함하며, 데이터 연결선(70)은 제1 연결선(71)과 제2 연결선(72)을 포함하며; 적어도 하나의 회로 유닛은 데이터 연결 전극(81)을 포함하고, 적어도 하나의 회로 유닛은 팬 아웃 연결 전극(83)을 포함하며, 제2 연결선(72)은 팬 아웃 연결 전극(83)을 통하여 제1 연결선(71)과 연결되고, 제1 연결선(71)은 데이터 연결 전극(81)을 통하여 데이터 신호선(60)과 연결되며, 데이터 연결 전극(81)은 제1 연결선(71) 사이에 제1 거리가 있고, 팬 아웃 연결 전극(83)은 제1 연결선(71) 사이에 제2 거리가 있으며, 제1 거리와 제2 거리는 0보다 크다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.11.23</internationOpenDate><internationOpenNumber>WO2023221762</internationOpenNumber><internationalApplicationDate>2023.04.27</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/091300</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 디스플레이 기판에 있어서, 다수의 회로 유닛, 다수의 데이터 신호선 및 다수의 데이터 연결선을 포함하며, 상기 데이터 연결선은 제1 방향을 따라 연장되는 제1 연결선과 제2 방향을 따라 연장되는 제2 연결선을 포함하며, 상기 데이터 신호선은 제2 방향을 따라 연장되고, 상기 제1 방향과 상기 제2 방향이 교차하며; 적어도 하나의 회로 유닛은 데이터 연결 전극을 포함하고, 적어도 하나의 회로 유닛은 팬 아웃 연결 전극을 포함하며, 상기 제2 연결선은 상기 팬 아웃 연결 전극을 통하여 상기 제1 연결선과 연결되고, 상기 제1 연결선은 상기 데이터 연결 전극을 통하여 상기 데이터 신호선과 연결되며; 상기 데이터 연결 전극의 디스플레이 기판 평면에서의 정투영은 상기 데이터 신호선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되며, 상기 팬 아웃 연결 전극의 디스플레이 기판 평면에서의 정투영은 상기 제2 연결선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되며, 상기 데이터 연결 전극과 상기 제1 연결선 사이에는 제1 거리가 있고, 상기 팬 아웃 연결 전극과 상기 제1 연결선 사이에 제2 거리가 있으며, 상기 제1 거리와 상기 제2 거리가 0보다 크고, 상기 제1 거리와 상기 제2 거리가 상기 제2 방향의 사이즈인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 동일한 상기 제1 연결선이 연결하는 상기 데이터 연결 전극과 상기 팬 아웃 연결 전극은 각각 상기 제1 연결선의 양쪽에 설치되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 적어도 하나의 회로 유닛은 데이터 연결 블록을 포함하며, 상기 데이터 연결 전극은 상기 데이터 연결 블록을 통하여 상기 제1 연결선과 연결되며, 상기 데이터 연결 블록의 디스플레이 기판 평면에서의 정투영은 상기 데이터 신호선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 연결선, 데이터 연결 블록 및 데이터 연결 전극이 서로 연결되는 일체 구조인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 적어도 하나의 회로 유닛은 팬 아웃 연결 블록을 포함하며, 상기 팬 아웃 연결 전극은 상기 팬 아웃 연결 블록을 통하여 상기 제1 연결선과 연결되며, 상기 팬 아웃 연결 블록의 디스플레이 기판 평면에서의 정투영은 상기 제2 연결선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 제1 연결선, 팬 아웃 연결 블록 및 팬 아웃 연결 전극이 서로 연결되는 일체 구조인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 적어도 하나의 회로 유닛은 가상 전극을 포함하며, 상기 가상 전극의 하나의 회로 유닛에서의 위치와 모양은 상기 팬 아웃 연결 전극의 다른 하나의 회로 유닛에서의 위치와 모양과 동일하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 가상 전극의 디스플레이 기판 평면에서의 정투영은 상기 제2 연결선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 디스플레이 기판은 또한 상기 제1 방향을 따라 연장되는 다수의 제1 전원 배선과 상기 제2 방향을 따라 연장되는 다수의 제2 전원 배선을 포함하며; 적어도 하나의 회로 유닛은 전원 연결 전극을 포함하며, 상기 제2 전원 배선은 상기 전원 연결 전극을 통하여 상기 제1 전원 배선과 연결되며, 상기 전원 연결 전극의 디스플레이 기판 평면에서의 정투영은 상기 제2 전원 배선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 적어도 하나의 회로 유닛은 전원 연결 블록을 포함하며, 상기 전원 연결 전극은 상기 전원 연결 블록을 통하여 상기 제1 전원 배선과 연결되며, 상기 전원 연결 블록의 디스플레이 기판 평면에서의 정투영은 상기 제2 전원 배선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 제1 전원 배선, 전원 연결 블록 및 전원 연결 전극이 서로 연결되는 일체 구조인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서, 적어도 하나의 회로 유닛은 가상 전극을 포함하며, 상기 가상 전극의 하나의 회로 유닛에서의 위치와 모양은 상기 전원 연결 전극의 다른 하나의 회로 유닛에서의 위치와 모양과 동일하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 가상 전극의 디스플레이 기판 평면에서의 정투영은 상기 제2전원 배선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>14. 제9항에 있어서, 상기 제1 전원 배선과 상기 제1 연결선은 동일 계층에 설치되며, 적어도 하나의 회로행에 적어도 하나의 제1 전원 배선과 적어도 하나의 제1 연결선이 설치되며, 상기 제1 연결선과 상기 제1 전원 배선 사이에 제1 단구가 설치되며, 상기 제1 단구의 디스플레이 기판 평면에서의 정투영은 상기 제2 전원 배선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되며, 또는 상기 제1 단구의 디스플레이 기판 평면에서의 정투영은 상기 제2 연결선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제1 단구의 제1 너비는 상기 제2 전원 배선 또는 상기 제2 연결선의 제2 너비보다 작거나 같으며, 상기 제1 너비와 제2 너비는 상기 제1 방향의 사이즈이며, 상기 제1 단구의 디스플레이 기판 평면에서의 정투영은 상기 제2 전원 배선 또는 상기 제2 연결선의 디스플레이 기판 평면에서의 정투영의 범위 내에 위치하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>16. 제9항에 있어서, 상기 제2 전원 배선과 상기 제2 연결선은 동일 계층에 설치되며, 적어도 하나의 회로열에 적어도 하나의 제2 전원 배선과 적어도 하나의 제2 연결선이 설치되며, 상기 제2 연결선과 상기 제2 전원 배선 사이에 제2 단구가 설치되며, 상기 제2 단구의 디스플레이 기판 평면에서의 정투명은 상기 제1 연결선 또는 상기 제1 전원 배선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제2 단구의 제3 너비는 상기 제1 연결선 또는 상기 제1 전원 배선의 제4 너비와 같으며, 상기 제3 너비와 제4 너비는 상기 제2 방향의 사이즈이며, 상기 제2 단구의 디스플레이 기판 평면에서의 정투영의 경계는 상기 제1 연결선 또는 상기 제1 전원 배선의 디스플레이 기판 평면에서의 정투영의 경계와 정렬되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>18. 제9항에 있어서, 상기 디스플레이 기판은 디스플레이 영역과 상기 디스플레이 영역의 상기 제2 방향 한쪽에 위치하는 바인딩 영역을 포함하며, 상기 바인딩 영역에 바인딩 전원 리드선이 설치되며, 상기 바인딩 전원 리드선은 고레벨 신호 또는 저레벨 신호를 지속적으로 공급하도록 구성되며, 상기 디스플레이 영역의 적어도 하나의 제2 전원 배선은 상기 바인딩 영역의 바인딩 전원 리드선과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 디스플레이 기판에는 또한 상기 디스플레이 영역의 기타 측에 위치하는 변두리 영역이 포함되며, 상기 변두리 영역에는 변두리 전원 리드선이 설치되며, 상기 변두리 전원 리드선은 고레벨 신호 또는 저레벨 신호를 지속적으로 공급하도록 구성되며, 상기 디스플레이 영역의 다수의 제1 전원 배선은 상기 변두리 영역의 변두리 전원 리드선과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>20. 제1항 내지 제19항 중 어느 한 항에 있어서, 적어도 하나의 회로 유닛은 적어도 픽셀 드라이브 회로를 포함하며, 상기 픽셀 드라이브 회로는 적어도 저장 커패시터와 다수의 트랜지스터를 포함하며; 디스플레이 기판에 수직한 평면 내에서, 상기 회로 유닛은 기질에 순차적으로 설치되는 반도체층, 제1 전도층, 제2 전도층, 제3 전도층 및 제4 전도층을 포함하며, 상기 반도체층은 적어도 다수의 트랜지스터의 능동층을 포함하며, 상기 제1 전도층은 적어도 다수의 트랜지스터의 게이트 전극과 저장 커패시터의 제1 극판을 포함하고, 상기 제2 전도층은 적어도 저장 커패시터의 제2극판을 포함하며, 상기 제3 전도층은 적어도 상기 제1 연결선을 포함하고, 상기 제4 전도층은 적어도 상기 데이터 신호선과 상기 제2 연결선을 포함하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 제3 전도층은 또한 각각 상기 제1 연결선과 연결되는 데이터 연결 전극과 팬 아웃 연결 전극을 포함하며, 상기 데이터 신호선은 제1 연결 구멍을 통하여 상기 데이터 연결 전극과 연결되고, 상기 제2 연결선은 제2 연결 구멍을 통하여 상기 팬 아웃 연결 전극과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>22. 제20항에 있어서, 제3 전도층은 또한 상기 제1 방향을 따라 연장되는 제1 전원 배선과 상기 제1 전원 배선과 연결되는 전원 연결 전극을 포함하며, 상기 제4 전도층은 또한 상기 제2 방향을 따라 연장되는 제2 전원 배선을 포함하며, 상기 제2 전원 배선은 제3 연결 구멍을 통하여 상기 전원 연결 전극과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 제1 연결선과 상기 제1 전원 배선 사이에 제1 단구가 설치되고, 상기 제1 단구는 상기 제2 전원 배선 또는 상기 제2 연결선에 의하여 커버되며, 상기 제2 연결선과 상기 제2 전원 배선 사이에 제2 단구가 설치되며, 상기 제2 단구의 상기 기질에서의 정투영의 경계는 상기 제1 연결선 또는 상기 제1 전원 배선의 상기 기질에서의 정투영의 경계와 정렬되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>24. 제20항에 있어서, 상기 제3 전도층은 또한 가상 전극을 포함하며, 상기 제2 연결선은 연결 구멍을 통하여 상기 가상 전극과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>25. 제20항에 있어서, 상기 다수의 트랜지스터는 적어도 제1 초기화 트랜지스터로서의 제1 트랜지스터, 보상 트랜지스터로서의 제2 트랜지스터, 드라이브 트랜지스터로서의 제3 트랜지스터, 데이터 쓰기 트랜지스터로서의 제4 트랜지스터, 발광 제어 트랜지스터로서의 제5 트랜지스터와 제6 트랜지스터, 및 제2 초기화 트랜지스터로서의 제7 트랜지스터를 포함하며, 상기 제2 트랜지스터와 상기 제4 트랜지스터는 각각 상기 제3 트랜지스터의 상기 제2방향에서의 양쪽에 위치하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 상기 제1 트랜지스터는 제1 능동층을 포함하고, 상기 제2 트랜지스터는 제2 능동층을 포함하며, 상기 제3 트랜지스터는 제3 능동층을 포함하고, 상기 제4 트랜지스터는 제4 능동층을 포함하며, 상기 제5 트랜지스터는 제5 능동층을 포함하고, 상기 제6 트랜지스터는 제6 능동층을 포함하며, 상기 제7 트랜지스터는 제7 능동층을 포함하며, 상기 제1 능동층 내지 상기 제3 능동층, 상기 제5 능동층 내지 상기 제7 능동층은 서로 연결되는 일체 구조이며, 상기 제4 능동층은 별도로 설치되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 제4 능동층은 상기 제5 능동층의 상기 제1방향의 한쪽에 설치되며, 상기 제4 능동층의 제1 영역은 상기 제4 능동층의 채널 영역의 상기 제3 능동층에서 멀리 떨어진 한쪽에 설치되며, 상기 제4 능동층의 제2 영역은 상기 제4 능동층의 채널 영역의 상기 제3 능동층에 가까운 한쪽에 설치되는 것을 특징으로 하는 디스플레이 기판. </claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 제5 능동층의 제1 영역은 상기 제4 능동층의 제2 영역과 상기 제6 능동층의 제2 영역 사이에 위치하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>29. 제26항에 있어서, 상기 저장 커패시터는 제1 극판과 제2 극판을 포함하며, 상기 제2 극판의 상기 기질에서의 정투영은 상기 제1 극판의 상기 기질에서의 정투영과 적어도 부분적으로 중첩되고, 상기 제2 극판의 상기 기질에서의 정투영은 상기 제3 능동층의 제1 영역, 상기 제4 능동층의 제2 영역 및 상기 제5 능동층의 제2 영역의 연결점의 상기 기질에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서, 상기 제2 극판에 돌출부가 연결되며, 상기 돌출부는 상기 제2 극판의 상기 제4 능동층에 가까운 각부에 설치되며, 상기 돌출부의 상기 기질에서의 정투영은 상기 제3 능동층의 제1 영역, 상기 제4 능동층의 제2 영역 및 상기 제5 능동층의 제2 영역의 연결점의 기질에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>31. 제29항에 있어서, 상기 픽셀 드라이브 회로는 발광 제어선 및 제1 전원선과 연결되며, 상기 발광 제어선은 상기 제5 트랜지스터와 제6 트랜지스터의 도통 또는 단절을 제어하도록 구성되며, 상기 제1 전원선은 상기 제5 트랜지스터의 제1 극을 통하여 상기 제2 극판과 연결되며, 상기 제5 트랜지스터의 제1 극의 상기 기질에서의 정투영은 상기 발광 제어선의 상기 기질에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>32. 디스플레이 장치에 있어서, 제1항 내지 제31항 중 어느 한 항의 상기 디스플레이 기판이 포함되는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>33. 제1항 내지 제31항의 어느 한 항의 상기 디스플레이 기판을 드라이브하는 드라이브 방법에 있어서, 상기 디스플레이 기판에는 다수의 회로 유닛을 포함하며, 적어도 하나의 회로 유닛은 픽셀 드라이브 회로를 포함하고, 상기 픽셀 드라이브 회로는 적어도 보상 트랜지스터, 드라이브 트랜지스터 및 데이터 쓰기 트랜지스터를 포함하며, 상기 보상 트랜지스터의 게이트 전극은 제1 스캔 신호선과 연결되고, 상기 보상 트랜지스터의 제1 극은 상기 드라이브 트랜지스터의 게이트 전극과 연결되며, 상기 보상 트랜지스터의 제2 극은 상기 드라이브 트랜지스터의 제2 극과 연결되며, 상기 데이터 쓰기 트랜지스터의 게이트 전극은 제3 스캔 신호선과 연결되며, 상기 데이터 쓰기 트랜지스터의 제1 극은 데이터 신호선과 연결되고 상기 데이터 쓰기 트랜지스터의 제2 전극은 상기 드라이브 트랜지스터의 제1 극과 연결되며; 상기 드라이브 방법에는,프레임 리프레시 단계에서, 상기 제1 스캔 신호선은 상기 보상 트랜지스터의 도통을 제어하고, 상기 제3 스캔 신호선은 상기 데이터 쓰기 트랜지스터의 도통을 제어하며, 상기 데이터 신호선에서 출력되는 데이터 전압은 상기 드라이브 트랜지스터의 게이트 전극에 공급되며;프레임 유지 단계에서, 상기 제3 스캔 신호선은 상기 데이터 쓰기 트랜지스터의 도통을 제어하며, 상기 데이터 신호선에서 출력되는 데이터 전압은 상기 드라이브 트랜지스터의 제1 극에 공급되는 것이 포함되는 것을 특징으로 하는 제1항 내지 제31항의 어느 한 항의 상기 디스플레이 기판을 드라이브하는 드라이브 방법.</claim></claimInfo><claimInfo><claim>34. 디스플레이 기판의 제조 방법에 있어서, 디스플레이 기판은 다수의 회로 유닛, 다수의 데이터 신호선 및 다수의 데이터 연결선을 포함하며, 상기 데이터 연결선은 제1 방향을 따라 연장되는 제1 연결선과 제2 방향을 따라 연장되는 제2 연결선을 포함하며, 상기 데이터 신호선은 제2 방향을 따라 연장하고, 상기 제1 방향과 상기 제2 방향이 교차하며; 상기 제조 방법에는,적어도 하나의 회로 유닛에 데이터 연결 전극을 형성하고, 적어도 하나의 회로 유닛에 팬 아웃 연결 전극을 형성하며, 또한 데이터 신호선, 제1 연결선 및 제2 연결선을 형성하며, 상기 제2 연결선은 상기 팬 아웃 연결 전극을 통하여 상기 제1 연결선과 연결되고, 상기 제1 연결선은 상기 데이터 연결 전극을 통하여 상기 데이터 신호선과 연결되며; 상기 데이터 연결 전극의 디스플레이 기판 평면에서의 정투영은 상기 데이터 신호선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되며, 상기 팬 아웃 연결 전극의 디스플레이 기판 평면에서의 정투영은 상기 제2 연결선의 디스플레이 기판 평면에서의 정투영과 적어도 부분적으로 중첩되며, 상기 데이터 연결 전극과 상기 제1 연결선 사이에는 제1 거리가 있고, 상기 팬 아웃 연결 전극과 상기 제1 연결선 사이에는 제2 거리가 있으며, 상기 제1 거리와 상기 제2 거리는 0보다 크며, 상기 제1 거리와 상기 제2 거리는 상기 제2 방향의 사이즈인 것이 포함되는 것을 특징으로 하는 디스플레이 기판의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo><applicantInfo><address>중국 ****** 쓰촨 프로빈스 청두 하이-테크 디벨롭먼트 존 (웨스트 존) 허주오 로드 ****호</address><code>520110216778</code><country>중국</country><engName>Chengdu BOE Optoelectronics Technology Co., Ltd.</engName><name>청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>WANG, Mengqi</engName><name>왕, 멍치</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>YU, Ziyang</engName><name>위, 쯔양</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>JIANG, Zhiliang</engName><name>장, 즈량</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>HU, Ming</engName><name>후, 밍</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>QIU, Haijun</engName><name>추, 하이쥔</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2022.07.25</priorityApplicationDate><priorityApplicationNumber>202210874018.9</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2022.05.19</priorityApplicationDate><priorityApplicationNumber>PCT/CN2022/093952</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.09</receiptDate><receiptNumber>1-1-2024-0743239-08</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.12.23</receiptDate><receiptNumber>1-5-2024-0209225-71</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247022935.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93082149907f8200249ee6167e67d4181216af5d73600553f78debce511117aabbad217fdd92b1c91bcfb15dfc931328996937dbe5dd9c7ee4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1131a4f5d4edd279bcae38aa167eec221f109ab884c4e9ca757825f3f0a6ede169f92d9d63139b471707aafe245e801cdb9b8d80424d218e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>