<models>
  <model name="VPR_FF">
    <input_ports>
      <port clock="clk" name="D"/>
      <port is_clock="1" name="clk"/>
    </input_ports>
    <output_ports>
      <port clock="clk" name="Q"/>
    </output_ports>
  </model>
</models>
