##################################################################### 
                    Table of Contents
===================================================================== 
	1::Clock Frequency Summary
	2::Clock Relationship Summary
	3::Datasheet Report
		3.1::Setup to Clock
		3.2::Clock to Out
		3.3::Pad to Pad
	4::Path Details for Clock Frequency Summary
	5::Path Details for Clock Relationship Summary
===================================================================== 
                    End of Table of Contents
##################################################################### 

##################################################################### 
                    1::Clock Frequency Summary
===================================================================== 
Number of clocks: 18
Clock: ADC_SAR_Seq_Button_intClock       | N/A  | Target: 8.00 MHz   | 
Clock: ADC_SAR_Seq_Button_intClock(FFB)  | N/A  | Target: 8.00 MHz   | 
Clock: CapSense_CSD_SampleClk            | N/A  | Target: 0.09 MHz   | 
Clock: CapSense_CSD_SampleClk(FFB)       | N/A  | Target: 0.09 MHz   | 
Clock: CapSense_CSD_SenseClk             | N/A  | Target: 0.09 MHz   | 
Clock: CapSense_CSD_SenseClk(FFB)        | N/A  | Target: 0.09 MHz   | 
Clock: Clock_1                           | N/A  | Target: 24.00 MHz  | 
Clock: Clock_1(FFB)                      | N/A  | Target: 24.00 MHz  | 
Clock: Clock_PWM                         | N/A  | Target: 24.00 MHz  | 
Clock: Clock_PWM(FFB)                    | N/A  | Target: 24.00 MHz  | 
Clock: CyECO                             | N/A  | Target: 24.00 MHz  | 
Clock: CyHFCLK                           | N/A  | Target: 24.00 MHz  | 
Clock: CyILO                             | N/A  | Target: 0.03 MHz   | 
Clock: CyIMO                             | N/A  | Target: 24.00 MHz  | 
Clock: CyLFCLK                           | N/A  | Target: 0.03 MHz   | 
Clock: CyRouted1                         | N/A  | Target: 24.00 MHz  | 
Clock: CySYSCLK                          | N/A  | Target: 24.00 MHz  | 
Clock: CyWCO                             | N/A  | Target: 0.03 MHz   | 

 =====================================================================
                    End of Clock Frequency Summary
 #####################################################################


 #####################################################################
                    2::Clock Relationship Summary
 =====================================================================

Launch Clock  Capture Clock  Constraint(R-R)  Slack(R-R)  Constraint(R-F)  Slack(R-F)  Constraint(F-F)  Slack(F-F)  Constraint(F-R)  Slack(F-R)  

 =====================================================================
                    End of Clock Relationship Summary
 #####################################################################


 #####################################################################
                    3::Datasheet Report

All values are in Picoseconds
 =====================================================================

3.1::Setup to Clock                     
-------------------                     

Port Name  Setup to Clk  Clock Name:Phase  
---------  ------------  ----------------  


-----------------------3.2::Clock to Out
----------------------------------------

Port Name             Clock to Out  Clock Name:Phase  
--------------------  ------------  ----------------  
LED_1(0)_PAD          19035         Clock_1(FFB):R    
LED_2(0)_PAD          18312         Clock_PWM(FFB):R  
Pin_PWM_Out(0)_PAD    14996         Clock_1(FFB):R    
Pin_PWM_Out_1(0)_PAD  18245         Clock_PWM(FFB):R  
pinBacklight(0)_PAD   15397         Clock_PWM(FFB):R  
pinDB4(0)_PAD         22675         CyHFCLK:R         
pinDB5(0)_PAD         23712         CyHFCLK:R         
pinDB6(0)_PAD         23033         CyHFCLK:R         
pinDB7(0)_PAD         23968         CyHFCLK:R         
pinE(0)_PAD           24098         CyHFCLK:R         
pinRS(0)_PAD          24094         CyHFCLK:R         


                         3.3::Pad to Pad
                         ---------------

Port Name (Source)  Port Name (Destination)  Delay  
------------------  -----------------------  -----  

===================================================================== 
                    End of Datasheet Report
##################################################################### 
##################################################################### 
                    4::Path Details for Clock Frequency Summary

===================================================================== 
                    End of Path Details for Clock Frequency Summary
##################################################################### 


##################################################################### 
                    5::Path Details for Clock Relationship Summary
===================================================================== 


===================================================================== 
                    End of Path Details for Clock Relationship Summary
##################################################################### 

##################################################################### 
                    Detailed Report for all timing paths 
===================================================================== 
===================================================================== 
                    End of Detailed Report for all timing paths 
##################################################################### 

##################################################################### 
                    End of Timing Report 
##################################################################### 

