41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 113 40 0 \NUL
Revino, Jake
22 8 96 66 72 0 \NUL
jrevino
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
22 64 472 246 448 0 \NUL
There is a 1:1 ratio of 4
22 64 496 229 472 0 \NUL
inputs and 4 outputs
22 448 472 701 448 0 \NUL
Came up with 2 logic equations:
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 448 496 690 472 0 \NUL
b_1 = in_0; b_2 = in_0 XOR in_1
22 272 744 522 720 0 \NUL
SOP eq: c = in_2'in_0 + in_2in_1'
22 272 768 641 744 0 \NUL
All lights should have the same exact behavior
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
22 64 522 317 498 0 \NUL
Counts from 0 (0000) to F (1111) 
22 440 522 776 498 0 \NUL
From truth table, b_0 should never turn on
1 481 198 470 159
1 398 159 409 198
1 326 159 337 198
1 262 159 265 198
1 136 302 169 390
1 120 326 169 396
1 104 350 169 402
1 88 374 169 408
1 361 639 328 622
1 361 679 328 662
1 473 335 472 382
1 545 335 544 382
1 617 335 616 382
1 361 599 328 582
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 113 40 0 \NUL
Revino, Jake
22 8 96 66 72 0 \NUL
jrevino
19 392 168 451 149 0
a0
7 448 496 497 447 0 1
19 424 408 483 389 0
c0
7 496 408 545 359 0 1
7 496 456 545 407 0 1
7 448 376 497 327 0 1
19 424 432 483 413 0
c1
19 424 288 483 269 0
b0
7 496 288 545 239 0 1
7 496 336 545 287 0 1
7 448 256 497 207 0 1
19 424 312 483 293 0
b1
19 344 200 403 181 0
a1
7 400 496 449 447 0 1
19 384 528 443 509 0
d0
19 344 504 403 485 0
d1
7 360 456 409 407 0 1
19 296 456 355 437 0
e1
19 296 424 355 405 0
e0
7 360 408 409 359 0 1
7 400 376 449 327 0 1
7 360 336 409 287 0 1
19 296 288 355 269 0
f1
19 296 248 355 229 0
f0
7 360 288 409 239 0 1
7 400 256 449 207 0 1
19 296 376 355 357 0
g1
19 296 344 355 325 0
g0
7 200 376 249 327 0 1
7 152 376 201 327 0 1
19 136 408 195 389 0
h0
19 96 384 155 365 0
h1
22 279 60 667 40 0 \NUL
Your circuit must use senders to interface with these LEDs.
22 280 32 522 12 0 \NUL
Do not add any circuitry to this page.
1 497 383 480 398
1 497 431 480 422
1 497 263 480 278
1 448 158 449 231
1 497 311 480 302
1 440 518 449 471
1 400 494 401 471
1 361 431 352 446
1 361 383 352 414
1 361 311 352 278
1 361 263 352 238
1 400 190 401 231
1 449 351 352 366
1 401 351 352 334
1 192 398 201 351
1 152 374 153 351
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 113 40 0 \NUL
Revino, Jake
22 8 96 66 72 0 \NUL
jrevino
19 32 216 91 197 0
in_3
19 32 240 91 221 0
in_2
19 32 264 91 245 0
in_1
19 32 288 91 269 0
in_0
22 24 600 390 580 0 \NUL
these are only present so circuit simulates without error
22 24 624 291 604 0 \NUL
remove these once logic is implemented
22 32 184 262 164 0 \NUL
placeholder senders and receivers
20 128 400 187 381 0
e1
20 128 424 187 405 0
e0
20 128 448 187 429 0
f1
20 128 472 187 453 0
f0
20 128 496 187 477 0
g1
20 128 520 187 501 0
g0
20 128 544 187 525 0
h1
20 128 568 187 549 0
h0
20 128 208 187 189 0
a1
20 128 232 187 213 0
a0
20 128 256 187 237 0
b1
20 128 280 187 261 0
b0
20 128 304 187 285 0
c1
20 128 328 187 309 0
c0
20 128 352 187 333 0
d1
20 128 376 187 357 0
d0
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 113 40 0 \NUL
Revino, Jake
22 8 96 66 72 0 \NUL
jrevino
19 296 240 355 221 0
in_2
19 296 200 355 181 0
in_3
19 296 272 355 253 0
in_1
19 296 304 355 285 0
in_0
20 432 200 491 181 0
a_3
20 432 240 491 221 0
a_2
20 432 272 491 253 0
a_1
20 432 304 491 285 0
a_0
11 456 416 483 318 0 1
22 72 163 173 139 0 \NUL
Part A Logic
1 433 190 352 190
1 433 230 352 230
1 433 262 352 262
1 433 294 352 294
1 457 400 352 294
1 457 394 352 262
1 457 388 352 230
1 457 382 352 190
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 113 40 0 \NUL
Revino, Jake
22 8 96 66 72 0 \NUL
jrevino
19 104 213 163 194 0
in_1
19 102 280 161 261 0
in_0
35 245 262 294 213 0 0
7 470 273 519 224 0 1
7 542 273 591 224 0 1
7 614 273 663 224 0 1
19 414 305 473 286 0
b_2
19 486 305 545 286 0
b_1
19 558 305 617 286 0
b_0
20 201 307 260 288 0
b_1
20 326 247 385 228 0
b_2
20 343 365 402 346 0
b_0
14 268 379 317 330
22 207 63 312 39 0 \NUL
Part B Logic:
22 8 64 113 40 0 \NUL
Revino, Jake
22 258 135 339 111 0 \NUL
b_1 = in_0
22 247 98 305 74 0 \NUL
b_0 = 0
22 309 172 466 148 0 \NUL
b_2 = in_0 XOR in_1
1 160 203 246 223
1 158 270 246 251
1 471 248 470 295
1 543 248 542 295
1 615 248 614 295
1 291 237 327 237
1 158 270 202 297
1 344 355 314 354
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 113 40 0 \NUL
Revino, Jake
22 8 96 66 72 0 \NUL
jrevino
19 158 183 217 164 0
in_2
19 158 303 217 284 0
in_1
19 158 223 217 204 0
in_0
5 238 199 287 150 0
5 238 319 287 270 0
4 374 263 423 214 0 0
3 286 223 335 174 0 0
3 294 303 343 254 0 0
19 430 311 489 292 0
c_0
7 502 311 551 262 0 1
20 438 247 497 228 0
c_0
19 158 263 217 244 0
in_2
22 200 81 301 57 0 \NUL
Part C Logic
22 248 127 516 103 0 \NUL
SOP eq: c_0 = in_2'in_0 + in_2in_1'
1 214 173 239 174
1 284 174 287 184
1 214 213 287 212
1 214 293 239 294
1 284 294 295 292
1 332 198 375 224
1 340 278 375 252
1 420 238 439 237
1 486 301 503 286
1 295 264 214 253
38 7
3 263 236 312 187 0 1
3 359 236 408 187 0 1
3 263 340 312 291 0 1
3 359 340 408 291 0 1
3 431 340 480 291 0 1
7 612 367 661 318 0 1
19 500 371 559 352 0
c_1
19 95 188 154 169 0
in_2
19 95 356 154 337 0
in_1
19 95 244 154 225 0
in_0
20 575 268 634 249 0
c_1
3 431 236 480 187 0 1
3 511 284 560 235 0 1
3 183 372 232 323 0 1
3 175 212 224 163 0 1
19 95 300 154 281 0
in_2
22 8 32 55 8 0 \NUL
Lab 1
22 8 64 113 40 0 \NUL
Revino, Jake
22 8 96 66 72 0 \NUL
jrevino
22 306 125 456 101 0 \NUL
Part C: NAND Only
1 309 211 360 197
1 309 211 360 225
1 309 315 360 301
1 309 315 360 329
1 613 342 556 361
1 151 234 264 225
1 405 211 432 197
1 405 211 432 225
1 405 315 432 301
1 405 315 432 329
1 477 315 512 273
1 477 211 512 245
1 557 259 576 258
1 151 346 184 333
1 151 346 184 361
1 229 347 264 329
1 151 178 176 173
1 151 178 176 201
1 221 187 264 197
1 264 301 151 290
38 8
4 303 156 352 107 0 1
19 130 143 189 124 0
in_2
19 127 300 186 281 0
in_1
19 129 199 188 180 0
in_0
7 604 319 653 270 0 1
19 519 331 578 312 0
c_2
20 591 220 650 201 0
c_2
4 239 156 288 107 0 1
4 266 214 315 165 0 1
4 383 268 432 219 0 1
4 455 236 504 187 0 1
4 222 314 271 265 0 1
4 527 236 576 187 0 1
4 383 188 432 139 0 1
4 317 314 366 265 0 1
4 263 260 312 211 0 1
19 130 244 189 225 0
in_2
22 347 93 486 69 0 \NUL
Part C: NOR Only
22 8 32 55 8 0 \NUL
Lab 1
22 8 64 113 40 0 \NUL
Revino, Jake
22 8 96 66 72 0 \NUL
jrevino
1 605 294 575 321
1 183 290 223 275
1 183 290 223 303
1 304 117 285 131
1 304 145 285 131
1 240 117 186 133
1 240 145 186 133
1 592 210 573 211
1 528 197 501 211
1 528 225 501 211
1 456 197 429 163
1 456 225 429 243
1 309 235 384 229
1 363 289 384 257
1 384 177 312 189
1 384 149 349 131
1 318 275 268 289
1 318 303 268 289
1 267 175 185 189
1 267 203 185 189
1 264 221 186 234
1 264 249 186 234
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
