TimeQuest Timing Analyzer report for RP2A03
Sun Feb 15 14:47:48 2026
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clk'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'Clk'
 31. Fast Model Hold: 'Clk'
 32. Fast Model Minimum Pulse Width: 'Clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Output Enable Times
 40. Minimum Output Enable Times
 41. Output Disable Times
 42. Minimum Output Disable Times
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Progagation Delay
 49. Minimum Progagation Delay
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages
 56. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RP2A03                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RP2A03.sdc    ; OK     ; Sun Feb 15 14:47:47 2026 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.18 MHz ; 61.18 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 3.656 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clk   ; 7.223 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.656 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 16.380     ;
; 3.802 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 16.234     ;
; 4.072 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.965     ;
; 4.075 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.964     ;
; 4.097 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.940     ;
; 4.218 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.819     ;
; 4.273 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 15.763     ;
; 4.324 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.716     ;
; 4.324 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.716     ;
; 4.362 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 15.674     ;
; 4.369 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.672     ;
; 4.369 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.672     ;
; 4.390 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.649     ;
; 4.392 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.647     ;
; 4.393 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.646     ;
; 4.419 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 15.617     ;
; 4.451 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 15.585     ;
; 4.475 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.565     ;
; 4.475 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.565     ;
; 4.478 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.562     ;
; 4.478 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.562     ;
; 4.491 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.549     ;
; 4.508 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 15.528     ;
; 4.513 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 15.525     ;
; 4.583 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.457     ;
; 4.583 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.457     ;
; 4.597 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 15.439     ;
; 4.667 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.370     ;
; 4.692 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.347     ;
; 4.705 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.335     ;
; 4.705 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.335     ;
; 4.714 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.323     ;
; 4.757 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.283     ;
; 4.757 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.283     ;
; 4.781 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.258     ;
; 4.786 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.254     ;
; 4.786 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.254     ;
; 4.803 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.234     ;
; 4.806 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.234     ;
; 4.808 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.232     ;
; 4.809 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.231     ;
; 4.813 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.224     ;
; 4.839 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.198     ;
; 4.870 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.169     ;
; 4.874 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.166     ;
; 4.874 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.166     ;
; 4.891 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.150     ;
; 4.891 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.150     ;
; 4.892 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.145     ;
; 4.894 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.147     ;
; 4.894 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.147     ;
; 4.972 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.068     ;
; 4.985 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.052     ;
; 5.000 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.040     ;
; 5.002 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.038     ;
; 5.007 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.032     ;
; 5.009 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.030     ;
; 5.010 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.029     ;
; 5.017 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.024     ;
; 5.041 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.999     ;
; 5.043 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.994     ;
; 5.045 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.996     ;
; 5.047 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.994     ;
; 5.086 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.954     ;
; 5.092 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.948     ;
; 5.092 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.948     ;
; 5.095 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.945     ;
; 5.095 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.945     ;
; 5.096 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.943     ;
; 5.098 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.941     ;
; 5.099 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.940     ;
; 5.108 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.930     ;
; 5.130 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.909     ;
; 5.130 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.909     ;
; 5.131 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.909     ;
; 5.131 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.909     ;
; 5.132 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.907     ;
; 5.175 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.865     ;
; 5.175 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.865     ;
; 5.177 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.863     ;
; 5.181 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.859     ;
; 5.181 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.859     ;
; 5.184 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.856     ;
; 5.184 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.856     ;
; 5.185 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.854     ;
; 5.187 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.852     ;
; 5.187 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.853     ;
; 5.188 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.851     ;
; 5.189 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.848     ;
; 5.192 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 14.844     ;
; 5.222 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.818     ;
; 5.222 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.818     ;
; 5.229 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.812     ;
; 5.229 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.812     ;
; 5.231 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.809     ;
; 5.258 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.782     ;
; 5.259 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.781     ;
; 5.261 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.779     ;
; 5.270 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.770     ;
; 5.270 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.770     ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; CDIV:MOD_CDIV|DIV1                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.729 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_REG1                                                                  ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_REG2                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.035      ;
; 0.732 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH2                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH3                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.734 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[1]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|RELOAD_LATCH                                 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[3]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[3]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT1                                                         ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.737 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH1                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH2                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT1                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR2                                                                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS2LATCH                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_LATCH                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.741 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[3]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T62                          ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; SPRITE_DMA:MOD_SPRITE_DMA|STOP_DMA_FF                                                                          ; SPRITE_DMA:MOD_SPRITE_DMA|NO_SPR                                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; OUTR1[2]                                                                                                       ; OUT[2]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; OUTR1[0]                                                                                                       ; OUT[0]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[1]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[0]|CNT1                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[0]|CNT                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[7]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[6]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[3]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[9]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[9]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[0]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[0]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[2]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|LFSR:DMC_FREQ_LFSR[7]|LFSR_OUT                                                   ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|LFSR:DMC_FREQ_LFSR[8]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[6]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[6]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|COUT_LATCH                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH1                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|STEP_LATCH                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[4]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[4]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|START_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|FCOLATCH                                                                 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_FREQ[0]|CNT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                      ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[2]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[2]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                              ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[1]|CNT1                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[1]|CNT                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|STEP_LATCH                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[3]|CNT1                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[3]|CNT                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.754 ; CDIV:MOD_CDIV|DIVACLK2                                                                                         ; CDIV:MOD_CDIV|DIVACLK1                                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                               ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[0]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[0]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[6]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[6]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[5]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[0]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[0]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|LFSR:DMC_FREQ_LFSR[0]|LFSR1                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|LFSR:DMC_FREQ_LFSR[0]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[1]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[1]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.759 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[9]|LFSR1                                                        ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[9]|LFSR_OUT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.760 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[0]|CNT1                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[0]|CNT                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.760 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[9]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.760 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.760 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[13]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.761 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[5]|CNT1                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[5]|CNT                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.761 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[2]|CNT1                            ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[2]|CNT                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.761 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[0]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.762 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[0]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[0]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.763 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                             ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.763 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH1    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.763 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[5]|LFSR_OUT                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[10]|LFSR1                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.764 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[8]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[9]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.765 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[2]|CNT                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[2]|CNT1                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.765 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[3]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[3]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.766 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[1]                                                                ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.766 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[1]                                                                ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.072      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; 7.910  ; 7.910  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 7.910  ; 7.910  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 7.440  ; 7.440  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 7.495  ; 7.495  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 7.780  ; 7.780  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 7.017  ; 7.017  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 7.695  ; 7.695  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 7.507  ; 7.507  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 6.637  ; 6.637  ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; 4.805  ; 4.805  ; Rise       ; Clk             ;
; NMI       ; Clk        ; 5.897  ; 5.897  ; Rise       ; Clk             ;
; PAL       ; Clk        ; 16.045 ; 16.045 ; Rise       ; Clk             ;
; RES       ; Clk        ; 13.352 ; 13.352 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -4.385 ; -4.385 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -4.716 ; -4.716 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -4.600 ; -4.600 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -4.576 ; -4.576 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -4.556 ; -4.556 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -4.385 ; -4.385 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -4.625 ; -4.625 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -4.482 ; -4.482 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -4.590 ; -4.590 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; -4.539 ; -4.539 ; Rise       ; Clk             ;
; NMI       ; Clk        ; -5.631 ; -5.631 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -5.054 ; -5.054 ; Rise       ; Clk             ;
; RES       ; Clk        ; -4.571 ; -4.571 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADR[*]    ; Clk        ; 16.045 ; 16.045 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 13.514 ; 13.514 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 12.815 ; 12.815 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 12.815 ; 12.815 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 13.167 ; 13.167 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 13.243 ; 13.243 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 13.986 ; 13.986 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 12.007 ; 12.007 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 12.356 ; 12.356 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 13.603 ; 13.603 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 13.492 ; 13.492 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 15.614 ; 15.614 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 16.045 ; 16.045 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 13.182 ; 13.182 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 13.479 ; 13.479 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 13.282 ; 13.282 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 13.422 ; 13.422 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 12.343 ; 12.343 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 12.303 ; 12.303 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 12.343 ; 12.343 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 11.918 ; 11.918 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 11.992 ; 11.992 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 12.020 ; 12.020 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 12.093 ; 12.093 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 12.039 ; 12.039 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 11.967 ; 11.967 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 9.463  ; 9.463  ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 9.387  ; 9.387  ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 9.463  ; 9.463  ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 8.838  ; 8.838  ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 9.380  ; 9.380  ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 8.987  ; 8.987  ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 8.809  ; 8.809  ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 8.976  ; 8.976  ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.477  ; 9.477  ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 8.103  ; 8.103  ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 8.103  ; 8.103  ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 7.811  ; 7.811  ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 7.430  ; 7.430  ; Rise       ; Clk             ;
; RnW       ; Clk        ; 10.568 ; 10.568 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 17.153 ; 17.153 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 15.670 ; 15.670 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 16.228 ; 16.228 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 16.521 ; 16.521 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 16.935 ; 16.935 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 17.153 ; 17.153 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 17.098 ; 17.098 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 11.319 ; 11.319 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 15.211 ; 15.211 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 15.188 ; 15.188 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 15.211 ; 15.211 ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.819  ; 9.819  ; Fall       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADR[*]    ; Clk        ; 9.144  ; 9.144  ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 10.647 ; 10.647 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 10.173 ; 10.173 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 10.272 ; 10.272 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 10.704 ; 10.704 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 10.047 ; 10.047 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 10.254 ; 10.254 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 9.893  ; 9.893  ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 9.332  ; 9.332  ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 9.559  ; 9.559  ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 9.452  ; 9.452  ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 9.836  ; 9.836  ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 10.303 ; 10.303 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 9.144  ; 9.144  ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 9.435  ; 9.435  ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 9.276  ; 9.276  ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 9.192  ; 9.192  ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 8.405  ; 8.405  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 8.790  ; 8.790  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 8.827  ; 8.827  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 8.405  ; 8.405  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 8.473  ; 8.473  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 8.502  ; 8.502  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 9.085  ; 9.085  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 8.523  ; 8.523  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 8.448  ; 8.448  ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 8.809  ; 8.809  ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 9.387  ; 9.387  ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 9.463  ; 9.463  ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 8.838  ; 8.838  ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 9.380  ; 9.380  ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 8.987  ; 8.987  ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 8.809  ; 8.809  ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 8.976  ; 8.976  ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.477  ; 9.477  ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 7.430  ; 7.430  ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 8.103  ; 8.103  ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 7.811  ; 7.811  ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 7.430  ; 7.430  ; Rise       ; Clk             ;
; RnW       ; Clk        ; 9.098  ; 9.098  ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 11.521 ; 11.521 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 11.521 ; 11.521 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 11.608 ; 11.608 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 11.700 ; 11.700 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 12.120 ; 12.120 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 12.441 ; 12.441 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 12.386 ; 12.386 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 9.849  ; 9.849  ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 10.258 ; 10.258 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 10.258 ; 10.258 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 10.280 ; 10.280 ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.819  ; 9.819  ; Fall       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 9.446 ;    ;    ; 9.446 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 9.446 ;    ;    ; 9.446 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; DB[*]     ; Clk        ; 11.853 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 12.223 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 12.213 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 11.853 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 11.853 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 11.853 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 11.866 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 11.866 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 11.876 ;      ; Rise       ; Clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; DB[*]     ; Clk        ; 9.971  ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 10.341 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 10.331 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 9.971  ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 9.971  ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 9.971  ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 9.984  ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 9.984  ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 9.994  ;      ; Rise       ; Clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 11.853    ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 12.223    ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 12.213    ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 11.853    ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 11.853    ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 11.853    ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 11.866    ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 11.866    ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 11.876    ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 9.971     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 10.341    ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 10.331    ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 9.971     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 9.971     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 9.971     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 9.984     ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 9.984     ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 9.994     ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 9.068 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clk   ; 8.077 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.068  ; CDIV:MOD_CDIV|DIV1                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.964      ;
; 9.195  ; CDIV:MOD_CDIV|DIV3                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.837      ;
; 9.234  ; CDIV:MOD_CDIV|DIV0                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.798      ;
; 15.066 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.961      ;
; 15.148 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.882      ;
; 15.152 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.876      ;
; 15.157 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.875      ;
; 15.157 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.875      ;
; 15.164 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.869      ;
; 15.164 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.869      ;
; 15.170 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.858      ;
; 15.232 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.800      ;
; 15.232 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.800      ;
; 15.252 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.779      ;
; 15.256 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.771      ;
; 15.256 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.773      ;
; 15.261 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.771      ;
; 15.261 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.771      ;
; 15.285 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.742      ;
; 15.289 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.743      ;
; 15.289 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.743      ;
; 15.291 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.742      ;
; 15.299 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.733      ;
; 15.299 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.733      ;
; 15.308 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.719      ;
; 15.322 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.710      ;
; 15.322 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.710      ;
; 15.338 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.692      ;
; 15.342 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.686      ;
; 15.360 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.668      ;
; 15.367 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.663      ;
; 15.371 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.657      ;
; 15.380 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.652      ;
; 15.380 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.652      ;
; 15.388 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.643      ;
; 15.389 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.642      ;
; 15.390 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.641      ;
; 15.390 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.640      ;
; 15.394 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.634      ;
; 15.394 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.639      ;
; 15.394 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.639      ;
; 15.395 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.639      ;
; 15.396 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.636      ;
; 15.397 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.635      ;
; 15.398 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.634      ;
; 15.399 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.633      ;
; 15.412 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 4.614      ;
; 15.413 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.619      ;
; 15.413 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.619      ;
; 15.442 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.589      ;
; 15.446 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.583      ;
; 15.467 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.565      ;
; 15.471 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.557      ;
; 15.481 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.552      ;
; 15.491 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.541      ;
; 15.492 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.540      ;
; 15.492 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.540      ;
; 15.493 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.539      ;
; 15.494 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.535      ;
; 15.494 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.538      ;
; 15.497 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.535      ;
; 15.498 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.529      ;
; 15.498 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.535      ;
; 15.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.534      ;
; 15.500 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.533      ;
; 15.501 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.532      ;
; 15.502 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.531      ;
; 15.503 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.530      ;
; 15.504 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.529      ;
; 15.505 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.522      ;
; 15.510 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.523      ;
; 15.517 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.516      ;
; 15.517 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.516      ;
; 15.531 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.502      ;
; 15.531 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.502      ;
; 15.533 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.500      ;
; 15.547 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.484      ;
; 15.547 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.484      ;
; 15.549 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.482      ;
; 15.549 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.486      ;
; 15.553 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.478      ;
; 15.553 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.480      ;
; 15.554 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.478      ;
; 15.554 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.478      ;
; 15.556 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.476      ;
; 15.557 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.472      ;
; 15.566 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.466      ;
; 15.567 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.465      ;
; 15.572 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.460      ;
; 15.578 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.453      ;
; 15.579 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.452      ;
; 15.580 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.451      ;
; 15.585 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.449      ;
; 15.586 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.446      ;
; 15.587 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.445      ;
; 15.587 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.443      ;
; 15.588 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.444      ;
; 15.589 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.591 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.437      ;
; 15.595 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.437      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CDIV:MOD_CDIV|DIV1                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[1]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|RELOAD_LATCH                                 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[3]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[3]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT1                                                         ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[3]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT1                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T62                          ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[1]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; OUTR1[0]                                                                                                       ; OUT[0]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; OUTR1[2]                                                                                                       ; OUT[2]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[0]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[0]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[7]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[6]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[3]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|FCOLATCH                                                                 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_FREQ[0]|CNT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[9]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[9]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|COUT_LATCH                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH1                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[2]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[6]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[6]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                               ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[4]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[4]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|LFSR:DMC_FREQ_LFSR[7]|LFSR_OUT                                                   ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|LFSR:DMC_FREQ_LFSR[8]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|START_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                      ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[0]|CNT1                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[0]|CNT                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                              ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[1]|CNT1                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[1]|CNT                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[2]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[2]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[3]|CNT1                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[3]|CNT                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[0]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[0]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[6]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[6]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; CDIV:MOD_CDIV|DIVACLK2                                                                                         ; CDIV:MOD_CDIV|DIVACLK1                                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|LFSR:DMC_FREQ_LFSR[0]|LFSR1                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|LFSR:DMC_FREQ_LFSR[0]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[5]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[13]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                             ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH1    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[0]|CNT1                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[0]|CNT                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[0]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[0]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[0]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[2]|CNT                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[2]|CNT1                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[9]|LFSR1                                                        ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[9]|LFSR_OUT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[5]|LFSR_OUT                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[10]|LFSR1                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[1]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[1]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[5]|CNT1                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[5]|CNT                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[2]|CNT1                            ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[2]|CNT                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[9]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[0]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[0]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6ELATCH ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT1                            ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[5]|LFSR_OUT                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[6]|LFSR1                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[8]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[9]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[1]|CNT                      ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT1                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[3]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[3]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[0]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[5]|CNT                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_OUTPUT[5]|CNT1                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[2]|CNT                         ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[2]|CNT1                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[1]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[2]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[1]|CNT1                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[1]|CNT                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[1]                                                                ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.405      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; Clk        ; 3.189 ; 3.189 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 3.189 ; 3.189 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 3.030 ; 3.030 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 3.070 ; 3.070 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 3.182 ; 3.182 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 2.929 ; 2.929 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 3.035 ; 3.035 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 3.038 ; 3.038 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 2.804 ; 2.804 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; 2.234 ; 2.234 ; Rise       ; Clk             ;
; NMI       ; Clk        ; 2.608 ; 2.608 ; Rise       ; Clk             ;
; PAL       ; Clk        ; 5.719 ; 5.719 ; Rise       ; Clk             ;
; RES       ; Clk        ; 5.052 ; 5.052 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -2.005 ; -2.005 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -2.215 ; -2.215 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -2.147 ; -2.147 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -2.118 ; -2.118 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -2.095 ; -2.095 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -2.005 ; -2.005 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -2.197 ; -2.197 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -2.061 ; -2.061 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -2.122 ; -2.122 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; -2.114 ; -2.114 ; Rise       ; Clk             ;
; NMI       ; Clk        ; -2.488 ; -2.488 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -2.266 ; -2.266 ; Rise       ; Clk             ;
; RES       ; Clk        ; -2.110 ; -2.110 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADR[*]    ; Clk        ; 6.414 ; 6.414 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 5.554 ; 5.554 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 5.394 ; 5.394 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 5.445 ; 5.445 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 5.479 ; 5.479 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 5.723 ; 5.723 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 5.069 ; 5.069 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 5.153 ; 5.153 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 5.606 ; 5.606 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 5.625 ; 5.625 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 6.329 ; 6.329 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 6.414 ; 6.414 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 5.546 ; 5.546 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 5.594 ; 5.594 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 5.488 ; 5.488 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 5.610 ; 5.610 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 5.144 ; 5.144 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 5.014 ; 5.014 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 5.052 ; 5.052 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 5.068 ; 5.068 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.955 ; 4.955 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.045 ; 5.045 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 4.281 ; 4.281 ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 4.247 ; 4.247 ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 4.281 ; 4.281 ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 4.098 ; 4.098 ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 4.235 ; 4.235 ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 4.112 ; 4.112 ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 4.079 ; 4.079 ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 4.102 ; 4.102 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.326 ; 4.326 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 3.799 ; 3.799 ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 3.799 ; 3.799 ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 3.735 ; 3.735 ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 3.609 ; 3.609 ; Rise       ; Clk             ;
; RnW       ; Clk        ; 4.643 ; 4.643 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 6.641 ; 6.641 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 6.333 ; 6.333 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 6.379 ; 6.379 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 6.408 ; 6.408 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 6.530 ; 6.530 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 6.641 ; 6.641 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 6.634 ; 6.634 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 6.143 ; 6.143 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 6.129 ; 6.129 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 6.143 ; 6.143 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.384 ; 4.384 ; Fall       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADR[*]    ; Clk        ; 4.186 ; 4.186 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 4.582 ; 4.582 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 4.517 ; 4.517 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 4.518 ; 4.518 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 4.592 ; 4.592 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 4.362 ; 4.362 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 4.186 ; 4.186 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 4.307 ; 4.307 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 4.329 ; 4.329 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 4.434 ; 4.434 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 4.511 ; 4.511 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 4.254 ; 4.254 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 4.322 ; 4.322 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 4.217 ; 4.217 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 4.293 ; 4.293 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 3.886 ; 3.886 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.015 ; 4.015 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.028 ; 4.028 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 3.886 ; 3.886 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 3.922 ; 3.922 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 3.936 ; 3.936 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.012 ; 4.012 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 3.950 ; 3.950 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 3.912 ; 3.912 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 4.079 ; 4.079 ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 4.247 ; 4.247 ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 4.281 ; 4.281 ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 4.098 ; 4.098 ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 4.235 ; 4.235 ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 4.112 ; 4.112 ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 4.079 ; 4.079 ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 4.102 ; 4.102 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.326 ; 4.326 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 3.609 ; 3.609 ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 3.799 ; 3.799 ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 3.735 ; 3.735 ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 3.609 ; 3.609 ; Rise       ; Clk             ;
; RnW       ; Clk        ; 4.204 ; 4.204 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 4.931 ; 4.931 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 5.025 ; 5.025 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 4.931 ; 4.931 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 5.056 ; 5.056 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 5.205 ; 5.205 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 5.204 ; 5.204 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 4.451 ; 4.451 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 4.470 ; 4.470 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 4.470 ; 4.470 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.384 ; 4.384 ; Fall       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 4.808 ;    ;    ; 4.808 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 4.808 ;    ;    ; 4.808 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DB[*]     ; Clk        ; 4.996 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 5.121 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 5.111 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.996 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.996 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.996 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 5.006 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.006 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.016 ;      ; Rise       ; Clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DB[*]     ; Clk        ; 4.327 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.452 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.442 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.327 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.327 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.327 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.337 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.337 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.347 ;      ; Rise       ; Clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 4.996     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 5.121     ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 5.111     ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.996     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.996     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.996     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 5.006     ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.006     ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.016     ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 4.327     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.452     ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.442     ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.327     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.327     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.327     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.337     ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.337     ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.347     ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.656 ; 0.215 ; N/A      ; N/A     ; 7.223               ;
;  Clk             ; 3.656 ; 0.215 ; N/A      ; N/A     ; 7.223               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; 7.910  ; 7.910  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 7.910  ; 7.910  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 7.440  ; 7.440  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 7.495  ; 7.495  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 7.780  ; 7.780  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 7.017  ; 7.017  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 7.695  ; 7.695  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 7.507  ; 7.507  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 6.637  ; 6.637  ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; 4.805  ; 4.805  ; Rise       ; Clk             ;
; NMI       ; Clk        ; 5.897  ; 5.897  ; Rise       ; Clk             ;
; PAL       ; Clk        ; 16.045 ; 16.045 ; Rise       ; Clk             ;
; RES       ; Clk        ; 13.352 ; 13.352 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -2.005 ; -2.005 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -2.215 ; -2.215 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -2.147 ; -2.147 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -2.118 ; -2.118 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -2.095 ; -2.095 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -2.005 ; -2.005 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -2.197 ; -2.197 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -2.061 ; -2.061 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -2.122 ; -2.122 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; -2.114 ; -2.114 ; Rise       ; Clk             ;
; NMI       ; Clk        ; -2.488 ; -2.488 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -2.266 ; -2.266 ; Rise       ; Clk             ;
; RES       ; Clk        ; -2.110 ; -2.110 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADR[*]    ; Clk        ; 16.045 ; 16.045 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 13.514 ; 13.514 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 12.815 ; 12.815 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 12.815 ; 12.815 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 13.167 ; 13.167 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 13.243 ; 13.243 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 13.986 ; 13.986 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 12.007 ; 12.007 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 12.356 ; 12.356 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 13.603 ; 13.603 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 13.492 ; 13.492 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 15.614 ; 15.614 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 16.045 ; 16.045 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 13.182 ; 13.182 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 13.479 ; 13.479 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 13.282 ; 13.282 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 13.422 ; 13.422 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 12.343 ; 12.343 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 12.303 ; 12.303 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 12.343 ; 12.343 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 11.918 ; 11.918 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 11.992 ; 11.992 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 12.020 ; 12.020 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 12.093 ; 12.093 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 12.039 ; 12.039 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 11.967 ; 11.967 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 9.463  ; 9.463  ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 9.387  ; 9.387  ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 9.463  ; 9.463  ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 8.838  ; 8.838  ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 9.380  ; 9.380  ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 8.987  ; 8.987  ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 8.809  ; 8.809  ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 8.976  ; 8.976  ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.477  ; 9.477  ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 8.103  ; 8.103  ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 8.103  ; 8.103  ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 7.811  ; 7.811  ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 7.430  ; 7.430  ; Rise       ; Clk             ;
; RnW       ; Clk        ; 10.568 ; 10.568 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 17.153 ; 17.153 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 15.670 ; 15.670 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 16.228 ; 16.228 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 16.521 ; 16.521 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 16.935 ; 16.935 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 17.153 ; 17.153 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 17.098 ; 17.098 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 11.319 ; 11.319 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 15.211 ; 15.211 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 15.188 ; 15.188 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 15.211 ; 15.211 ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.819  ; 9.819  ; Fall       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADR[*]    ; Clk        ; 4.186 ; 4.186 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 4.582 ; 4.582 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 4.517 ; 4.517 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 4.518 ; 4.518 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 4.592 ; 4.592 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 4.362 ; 4.362 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 4.186 ; 4.186 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 4.307 ; 4.307 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 4.329 ; 4.329 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 4.434 ; 4.434 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 4.511 ; 4.511 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 4.254 ; 4.254 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 4.322 ; 4.322 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 4.217 ; 4.217 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 4.293 ; 4.293 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 3.886 ; 3.886 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.015 ; 4.015 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.028 ; 4.028 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 3.886 ; 3.886 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 3.922 ; 3.922 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 3.936 ; 3.936 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.012 ; 4.012 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 3.950 ; 3.950 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 3.912 ; 3.912 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 4.079 ; 4.079 ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 4.247 ; 4.247 ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 4.281 ; 4.281 ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 4.098 ; 4.098 ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 4.235 ; 4.235 ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 4.112 ; 4.112 ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 4.079 ; 4.079 ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 4.102 ; 4.102 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.326 ; 4.326 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 3.609 ; 3.609 ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 3.799 ; 3.799 ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 3.735 ; 3.735 ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 3.609 ; 3.609 ; Rise       ; Clk             ;
; RnW       ; Clk        ; 4.204 ; 4.204 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 4.931 ; 4.931 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 5.025 ; 5.025 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 4.931 ; 4.931 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 5.056 ; 5.056 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 5.205 ; 5.205 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 5.204 ; 5.204 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 4.451 ; 4.451 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 4.470 ; 4.470 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 4.470 ; 4.470 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.384 ; 4.384 ; Fall       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 9.446 ;    ;    ; 9.446 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 4.808 ;    ;    ; 4.808 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 52874    ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 52874    ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 561   ; 561  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 424   ; 424  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 15 14:47:47 2026
Info: Command: quartus_sta RP2A03 -c RP2A03
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RP2A03.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.656         0.000 Clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.223         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 9.068
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.068         0.000 Clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.077         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file D:/APU_REVERSE/FPGA/RP2A03-7--main/RP2A03-7--main/Quartus/output_files/RP2A03.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Sun Feb 15 14:47:48 2026
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in D:/APU_REVERSE/FPGA/RP2A03-7--main/RP2A03-7--main/Quartus/output_files/RP2A03.sta.smsg.


