

================================================================
== Vivado HLS Report for 'dut_reshape'
================================================================
* Date:           Sat Oct 29 16:07:36 2022

* Version:        2016.2 (Build 1577090 on Thu Jun 02 16:59:10 MDT 2016)
* Project:        bnn.prj
* Solution:       solution3
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      4.78|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |  162|  162|  162|  162|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       -|      -|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      -|       -|      -|
|Memory           |        -|      -|       -|      -|
|Multiplexer      |        -|      -|       -|   3740|
|Register         |        -|      -|     357|      -|
+-----------------+---------+-------+--------+-------+
|Total            |        0|      0|     357|   3740|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        0|      0|   ~0   |      7|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    N/A

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    N/A

    * Multiplexer: 
    +-------------------+-----+-----------+-----+-----------+
    |        Name       | LUT | Input Size| Bits| Total Bits|
    +-------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm          |  424|        164|    1|        164|
    |input_0_address0   |  468|        163|    9|       1467|
    |input_0_address1   |  468|        163|    9|       1467|
    |input_1_address0   |  261|         95|    9|        855|
    |input_1_address1   |  261|         95|    9|        855|
    |output_0_address0  |  468|        163|    9|       1467|
    |output_0_address1  |  468|        163|    9|       1467|
    |output_0_d0        |   72|         40|    1|         40|
    |output_0_d1        |   66|         39|    1|         39|
    |output_1_address0  |  261|         95|    9|        855|
    |output_1_address1  |  261|         95|    9|        855|
    |output_1_d0        |  108|         62|    1|         62|
    |output_1_d1        |  154|         69|    1|         69|
    +-------------------+-----+-----------+-----+-----------+
    |Total              | 3740|       1406|   77|       9662|
    +-------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------+-----+----+-----+-----------+
    |            Name            |  FF | LUT| Bits| Const Bits|
    +----------------------------+-----+----+-----+-----------+
    |ap_CS_fsm                   |  163|   0|  163|          0|
    |input_0_load_106_reg_10947  |    1|   0|    1|          0|
    |input_0_load_107_reg_10952  |    1|   0|    1|          0|
    |input_0_load_108_reg_10977  |    1|   0|    1|          0|
    |input_0_load_109_reg_10982  |    1|   0|    1|          0|
    |input_0_load_110_reg_11012  |    1|   0|    1|          0|
    |input_0_load_111_reg_11017  |    1|   0|    1|          0|
    |input_0_load_11_reg_9977    |    1|   0|    1|          0|
    |input_0_load_122_reg_11092  |    1|   0|    1|          0|
    |input_0_load_123_reg_11097  |    1|   0|    1|          0|
    |input_0_load_124_reg_11122  |    1|   0|    1|          0|
    |input_0_load_125_reg_11127  |    1|   0|    1|          0|
    |input_0_load_126_reg_11152  |    1|   0|    1|          0|
    |input_0_load_127_reg_11157  |    1|   0|    1|          0|
    |input_0_load_12_reg_10002   |    1|   0|    1|          0|
    |input_0_load_138_reg_11272  |    1|   0|    1|          0|
    |input_0_load_139_reg_11277  |    1|   0|    1|          0|
    |input_0_load_13_reg_10007   |    1|   0|    1|          0|
    |input_0_load_140_reg_11312  |    1|   0|    1|          0|
    |input_0_load_141_reg_11317  |    1|   0|    1|          0|
    |input_0_load_142_reg_11342  |    1|   0|    1|          0|
    |input_0_load_143_reg_11347  |    1|   0|    1|          0|
    |input_0_load_14_reg_10032   |    1|   0|    1|          0|
    |input_0_load_154_reg_11442  |    1|   0|    1|          0|
    |input_0_load_155_reg_11447  |    1|   0|    1|          0|
    |input_0_load_156_reg_11482  |    1|   0|    1|          0|
    |input_0_load_157_reg_11487  |    1|   0|    1|          0|
    |input_0_load_158_reg_11522  |    1|   0|    1|          0|
    |input_0_load_159_reg_11527  |    1|   0|    1|          0|
    |input_0_load_15_reg_10037   |    1|   0|    1|          0|
    |input_0_load_170_reg_11622  |    1|   0|    1|          0|
    |input_0_load_171_reg_11627  |    1|   0|    1|          0|
    |input_0_load_172_reg_11652  |    1|   0|    1|          0|
    |input_0_load_173_reg_11657  |    1|   0|    1|          0|
    |input_0_load_174_reg_11682  |    1|   0|    1|          0|
    |input_0_load_175_reg_11687  |    1|   0|    1|          0|
    |input_0_load_186_reg_11842  |    1|   0|    1|          0|
    |input_0_load_187_reg_11847  |    1|   0|    1|          0|
    |input_0_load_188_reg_11882  |    1|   0|    1|          0|
    |input_0_load_189_reg_11887  |    1|   0|    1|          0|
    |input_0_load_190_reg_11922  |    1|   0|    1|          0|
    |input_0_load_191_reg_11927  |    1|   0|    1|          0|
    |input_0_load_202_reg_12092  |    1|   0|    1|          0|
    |input_0_load_203_reg_12097  |    1|   0|    1|          0|
    |input_0_load_204_reg_12132  |    1|   0|    1|          0|
    |input_0_load_205_reg_12137  |    1|   0|    1|          0|
    |input_0_load_206_reg_12172  |    1|   0|    1|          0|
    |input_0_load_207_reg_12177  |    1|   0|    1|          0|
    |input_0_load_218_reg_12342  |    1|   0|    1|          0|
    |input_0_load_219_reg_12347  |    1|   0|    1|          0|
    |input_0_load_220_reg_12382  |    1|   0|    1|          0|
    |input_0_load_221_reg_12387  |    1|   0|    1|          0|
    |input_0_load_222_reg_12422  |    1|   0|    1|          0|
    |input_0_load_223_reg_12427  |    1|   0|    1|          0|
    |input_0_load_234_reg_12592  |    1|   0|    1|          0|
    |input_0_load_235_reg_12597  |    1|   0|    1|          0|
    |input_0_load_236_reg_12632  |    1|   0|    1|          0|
    |input_0_load_237_reg_12637  |    1|   0|    1|          0|
    |input_0_load_238_reg_12672  |    1|   0|    1|          0|
    |input_0_load_239_reg_12677  |    1|   0|    1|          0|
    |input_0_load_250_reg_12842  |    1|   0|    1|          0|
    |input_0_load_251_reg_12847  |    1|   0|    1|          0|
    |input_0_load_252_reg_12882  |    1|   0|    1|          0|
    |input_0_load_253_reg_12887  |    1|   0|    1|          0|
    |input_0_load_254_reg_12922  |    1|   0|    1|          0|
    |input_0_load_255_reg_12927  |    1|   0|    1|          0|
    |input_0_load_266_reg_13062  |    1|   0|    1|          0|
    |input_0_load_267_reg_13067  |    1|   0|    1|          0|
    |input_0_load_268_reg_13082  |    1|   0|    1|          0|
    |input_0_load_269_reg_13087  |    1|   0|    1|          0|
    |input_0_load_270_reg_13112  |    1|   0|    1|          0|
    |input_0_load_271_reg_13117  |    1|   0|    1|          0|
    |input_0_load_27_reg_10142   |    1|   0|    1|          0|
    |input_0_load_282_reg_13182  |    1|   0|    1|          0|
    |input_0_load_283_reg_13187  |    1|   0|    1|          0|
    |input_0_load_284_reg_13202  |    1|   0|    1|          0|
    |input_0_load_285_reg_13207  |    1|   0|    1|          0|
    |input_0_load_286_reg_13222  |    1|   0|    1|          0|
    |input_0_load_287_reg_13227  |    1|   0|    1|          0|
    |input_0_load_28_reg_10167   |    1|   0|    1|          0|
    |input_0_load_298_reg_13292  |    1|   0|    1|          0|
    |input_0_load_299_reg_13297  |    1|   0|    1|          0|
    |input_0_load_29_reg_10172   |    1|   0|    1|          0|
    |input_0_load_300_reg_13312  |    1|   0|    1|          0|
    |input_0_load_301_reg_13317  |    1|   0|    1|          0|
    |input_0_load_302_reg_13332  |    1|   0|    1|          0|
    |input_0_load_303_reg_13337  |    1|   0|    1|          0|
    |input_0_load_30_reg_10197   |    1|   0|    1|          0|
    |input_0_load_31_reg_10202   |    1|   0|    1|          0|
    |input_0_load_43_reg_10272   |    1|   0|    1|          0|
    |input_0_load_44_reg_10297   |    1|   0|    1|          0|
    |input_0_load_45_reg_10302   |    1|   0|    1|          0|
    |input_0_load_46_reg_10327   |    1|   0|    1|          0|
    |input_0_load_47_reg_10332   |    1|   0|    1|          0|
    |input_0_load_59_reg_10437   |    1|   0|    1|          0|
    |input_0_load_60_reg_10462   |    1|   0|    1|          0|
    |input_0_load_61_reg_10467   |    1|   0|    1|          0|
    |input_0_load_62_reg_10492   |    1|   0|    1|          0|
    |input_0_load_63_reg_10497   |    1|   0|    1|          0|
    |input_0_load_74_reg_10582   |    1|   0|    1|          0|
    |input_0_load_75_reg_10587   |    1|   0|    1|          0|
    |input_0_load_76_reg_10617   |    1|   0|    1|          0|
    |input_0_load_77_reg_10622   |    1|   0|    1|          0|
    |input_0_load_78_reg_10652   |    1|   0|    1|          0|
    |input_0_load_79_reg_10657   |    1|   0|    1|          0|
    |input_0_load_90_reg_10757   |    1|   0|    1|          0|
    |input_0_load_91_reg_10762   |    1|   0|    1|          0|
    |input_0_load_92_reg_10787   |    1|   0|    1|          0|
    |input_0_load_93_reg_10792   |    1|   0|    1|          0|
    |input_0_load_94_reg_10817   |    1|   0|    1|          0|
    |input_0_load_95_reg_10822   |    1|   0|    1|          0|
    |input_1_load_100_reg_11752  |    1|   0|    1|          0|
    |input_1_load_101_reg_11757  |    1|   0|    1|          0|
    |input_1_load_106_reg_11822  |    1|   0|    1|          0|
    |input_1_load_107_reg_11827  |    1|   0|    1|          0|
    |input_1_load_108_reg_11862  |    1|   0|    1|          0|
    |input_1_load_109_reg_11867  |    1|   0|    1|          0|
    |input_1_load_110_reg_11902  |    1|   0|    1|          0|
    |input_1_load_111_reg_11907  |    1|   0|    1|          0|
    |input_1_load_112_reg_11942  |    1|   0|    1|          0|
    |input_1_load_113_reg_11947  |    1|   0|    1|          0|
    |input_1_load_114_reg_11972  |    1|   0|    1|          0|
    |input_1_load_115_reg_11977  |    1|   0|    1|          0|
    |input_1_load_116_reg_12002  |    1|   0|    1|          0|
    |input_1_load_117_reg_12007  |    1|   0|    1|          0|
    |input_1_load_122_reg_12072  |    1|   0|    1|          0|
    |input_1_load_123_reg_12077  |    1|   0|    1|          0|
    |input_1_load_124_reg_12112  |    1|   0|    1|          0|
    |input_1_load_125_reg_12117  |    1|   0|    1|          0|
    |input_1_load_126_reg_12152  |    1|   0|    1|          0|
    |input_1_load_127_reg_12157  |    1|   0|    1|          0|
    |input_1_load_128_reg_12192  |    1|   0|    1|          0|
    |input_1_load_129_reg_12197  |    1|   0|    1|          0|
    |input_1_load_130_reg_12222  |    1|   0|    1|          0|
    |input_1_load_131_reg_12227  |    1|   0|    1|          0|
    |input_1_load_132_reg_12252  |    1|   0|    1|          0|
    |input_1_load_133_reg_12257  |    1|   0|    1|          0|
    |input_1_load_138_reg_12322  |    1|   0|    1|          0|
    |input_1_load_139_reg_12327  |    1|   0|    1|          0|
    |input_1_load_140_reg_12362  |    1|   0|    1|          0|
    |input_1_load_141_reg_12367  |    1|   0|    1|          0|
    |input_1_load_142_reg_12402  |    1|   0|    1|          0|
    |input_1_load_143_reg_12407  |    1|   0|    1|          0|
    |input_1_load_144_reg_12442  |    1|   0|    1|          0|
    |input_1_load_145_reg_12447  |    1|   0|    1|          0|
    |input_1_load_146_reg_12472  |    1|   0|    1|          0|
    |input_1_load_147_reg_12477  |    1|   0|    1|          0|
    |input_1_load_148_reg_12502  |    1|   0|    1|          0|
    |input_1_load_149_reg_12507  |    1|   0|    1|          0|
    |input_1_load_154_reg_12572  |    1|   0|    1|          0|
    |input_1_load_155_reg_12577  |    1|   0|    1|          0|
    |input_1_load_156_reg_12612  |    1|   0|    1|          0|
    |input_1_load_157_reg_12617  |    1|   0|    1|          0|
    |input_1_load_158_reg_12652  |    1|   0|    1|          0|
    |input_1_load_159_reg_12657  |    1|   0|    1|          0|
    |input_1_load_160_reg_12692  |    1|   0|    1|          0|
    |input_1_load_161_reg_12697  |    1|   0|    1|          0|
    |input_1_load_162_reg_12722  |    1|   0|    1|          0|
    |input_1_load_163_reg_12727  |    1|   0|    1|          0|
    |input_1_load_164_reg_12752  |    1|   0|    1|          0|
    |input_1_load_165_reg_12757  |    1|   0|    1|          0|
    |input_1_load_170_reg_12822  |    1|   0|    1|          0|
    |input_1_load_171_reg_12827  |    1|   0|    1|          0|
    |input_1_load_172_reg_12862  |    1|   0|    1|          0|
    |input_1_load_173_reg_12867  |    1|   0|    1|          0|
    |input_1_load_174_reg_12902  |    1|   0|    1|          0|
    |input_1_load_175_reg_12907  |    1|   0|    1|          0|
    |input_1_load_176_reg_12942  |    1|   0|    1|          0|
    |input_1_load_177_reg_12947  |    1|   0|    1|          0|
    |input_1_load_178_reg_12972  |    1|   0|    1|          0|
    |input_1_load_179_reg_12977  |    1|   0|    1|          0|
    |input_1_load_180_reg_13002  |    1|   0|    1|          0|
    |input_1_load_181_reg_13007  |    1|   0|    1|          0|
    |input_1_load_21_reg_10367   |    1|   0|    1|          0|
    |input_1_load_32_reg_10567   |    1|   0|    1|          0|
    |input_1_load_34_reg_10602   |    1|   0|    1|          0|
    |input_1_load_36_reg_10637   |    1|   0|    1|          0|
    |input_1_load_50_reg_10852   |    1|   0|    1|          0|
    |input_1_load_51_reg_10897   |    1|   0|    1|          0|
    |input_1_load_52_reg_10877   |    1|   0|    1|          0|
    |input_1_load_53_reg_10922   |    1|   0|    1|          0|
    |input_1_load_59_reg_10997   |    1|   0|    1|          0|
    |input_1_load_5_reg_10072    |    1|   0|    1|          0|
    |input_1_load_68_reg_11192   |    1|   0|    1|          0|
    |input_1_load_69_reg_11197   |    1|   0|    1|          0|
    |input_1_load_74_reg_11292   |    1|   0|    1|          0|
    |input_1_load_75_reg_11297   |    1|   0|    1|          0|
    |input_1_load_80_reg_11422   |    1|   0|    1|          0|
    |input_1_load_81_reg_11427   |    1|   0|    1|          0|
    |input_1_load_82_reg_11462   |    1|   0|    1|          0|
    |input_1_load_83_reg_11467   |    1|   0|    1|          0|
    |input_1_load_84_reg_11502   |    1|   0|    1|          0|
    |input_1_load_85_reg_11507   |    1|   0|    1|          0|
    |input_1_load_98_reg_11722   |    1|   0|    1|          0|
    |input_1_load_99_reg_11727   |    1|   0|    1|          0|
    +----------------------------+-----+----+-----+-----------+
    |Total                       |  357|   0|  357|          0|
    +----------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------+-----+-----+------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |  dut_reshape | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |  dut_reshape | return value |
|ap_start           |  in |    1| ap_ctrl_hs |  dut_reshape | return value |
|ap_done            | out |    1| ap_ctrl_hs |  dut_reshape | return value |
|ap_idle            | out |    1| ap_ctrl_hs |  dut_reshape | return value |
|ap_ready           | out |    1| ap_ctrl_hs |  dut_reshape | return value |
|input_0_address0   | out |    9|  ap_memory |    input_0   |     array    |
|input_0_ce0        | out |    1|  ap_memory |    input_0   |     array    |
|input_0_q0         |  in |    1|  ap_memory |    input_0   |     array    |
|input_0_address1   | out |    9|  ap_memory |    input_0   |     array    |
|input_0_ce1        | out |    1|  ap_memory |    input_0   |     array    |
|input_0_q1         |  in |    1|  ap_memory |    input_0   |     array    |
|input_1_address0   | out |    9|  ap_memory |    input_1   |     array    |
|input_1_ce0        | out |    1|  ap_memory |    input_1   |     array    |
|input_1_q0         |  in |    1|  ap_memory |    input_1   |     array    |
|input_1_address1   | out |    9|  ap_memory |    input_1   |     array    |
|input_1_ce1        | out |    1|  ap_memory |    input_1   |     array    |
|input_1_q1         |  in |    1|  ap_memory |    input_1   |     array    |
|output_0_address0  | out |    9|  ap_memory |   output_0   |     array    |
|output_0_ce0       | out |    1|  ap_memory |   output_0   |     array    |
|output_0_we0       | out |    1|  ap_memory |   output_0   |     array    |
|output_0_d0        | out |    1|  ap_memory |   output_0   |     array    |
|output_0_address1  | out |    9|  ap_memory |   output_0   |     array    |
|output_0_ce1       | out |    1|  ap_memory |   output_0   |     array    |
|output_0_we1       | out |    1|  ap_memory |   output_0   |     array    |
|output_0_d1        | out |    1|  ap_memory |   output_0   |     array    |
|output_1_address0  | out |    9|  ap_memory |   output_1   |     array    |
|output_1_ce0       | out |    1|  ap_memory |   output_1   |     array    |
|output_1_we0       | out |    1|  ap_memory |   output_1   |     array    |
|output_1_d0        | out |    1|  ap_memory |   output_1   |     array    |
|output_1_address1  | out |    9|  ap_memory |   output_1   |     array    |
|output_1_ce1       | out |    1|  ap_memory |   output_1   |     array    |
|output_1_we1       | out |    1|  ap_memory |   output_1   |     array    |
|output_1_d1        | out |    1|  ap_memory |   output_1   |     array    |
+-------------------+-----+-----+------------+--------------+--------------+

