<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:32:15.3215</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.12.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7022508</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2022.09.14</openDate><openNumber>10-2022-0124700</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.12.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.06.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 특성의 편차가 적은 반도체 장치를 제공한다. 제 1 절연체와, 제 1 절연체 위의 개구를 포함하는 제 2 절연체와, 개구의 내부에 제공되고 제 1 오목부를 갖는 제 3 절연체와, 제 1 오목부의 내부에 제공되고 제 2 오목부를 갖는 제 1 산화물과, 제 2 오목부의 내부에 제공되는 제 2 산화물과, 제 2 산화물에 전기적으로 접속되고, 서로 이격된 제 1 도전체 및 제 2 도전체와, 제 2 산화물 위의 제 4 절연체와, 제 4 절연체를 개재(介在)하여 제 2 산화물과 중첩되는 영역을 포함한 제 3 도전체를 포함하고, 제 2 산화물은 상면에서 보았을 때 제 1 영역, 제 2 영역, 및 제 1 영역과 제 2 영역 사이의 제 3 영역을 포함하고, 제 1 도전체는 제 1 영역 및 제 2 절연체와 중첩되는 영역을 포함하고, 제 2 도전체는 제 2 영역 및 제 2 절연체와 중첩되는 영역을 포함하고, 제 3 도전체는 제 3 영역과 중첩되는 영역을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.07.15</internationOpenDate><internationOpenNumber>WO2021140407</internationOpenNumber><internationalApplicationDate>2020.12.28</internationalApplicationDate><internationalApplicationNumber>PCT/IB2020/062468</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치의 제작 방법으로서,제 1 절연체를 성막하고,상기 제 1 절연체에 제 1 개구를 형성하고,상기 제 1 절연체 위 및 상기 제 1 개구의 내부에 제 2 절연체를 성막하고,상기 제 2 절연체 위에 제 1 산화물을 성막하고,상기 제 1 산화물 위에 제 2 산화물을 성막하고,상기 제 1 절연체의 위쪽에 위치하는 상기 제 2 절연체, 상기 제 1 산화물, 및 상기 제 2 산화물을 제거하고,상기 제 1 절연체, 상기 제 2 절연체, 상기 제 1 산화물, 및 상기 제 2 산화물 위에 제 1 도전체를 형성하고,상기 제 1 도전체 위에 제 3 절연체를 형성하고,적어도 상기 제 2 산화물의 일부가 노출되도록 상기 제 3 절연체 및 상기 제 1 도전체에 제 2 개구를 형성하고,상기 제 3 절연체 위 및 상기 제 2 개구의 내부에 제 4 절연체를 성막하고,상기 제 4 절연체 위에 제 2 도전체를 성막하고,상기 제 3 절연체의 위쪽에 위치하는 상기 제 4 절연체 및 상기 제 2 도전체를 제거하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 절연체의 위쪽에 위치하는 상기 제 2 절연체, 상기 제 1 산화물, 및 상기 제 2 산화물의 제거는 CMP법으로 수행되는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 1 산화물은 ALD법으로 성막되는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,상기 제 2 산화물은 ALD법으로 성막되는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서,제 1 절연체와,상기 제 1 절연체 위의 개구를 포함하는 제 2 절연체와,상기 개구의 내부에 제공되고 제 1 오목부를 갖는 제 3 절연체와,상기 제 1 오목부의 내부에 제공되고 제 2 오목부를 갖는 제 1 산화물과,상기 제 2 오목부의 내부에 제공되는 제 2 산화물과,상기 제 2 산화물에 전기적으로 접속되고, 서로 이격된 제 1 도전체 및 제 2 도전체와,상기 제 2 산화물 위의 제 4 절연체와,상기 제 4 절연체를 개재(介在)하여 상기 제 2 산화물과 중첩되는 영역을 포함한 제 3 도전체를 포함하고,상기 제 2 산화물은 상면에서 보았을 때 제 1 영역, 제 2 영역, 및 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역을 포함하고,상기 제 1 도전체는 상기 제 1 영역 및 상기 제 2 절연체와 중첩되는 영역을 포함하고,상기 제 2 도전체는 상기 제 2 영역 및 상기 제 2 절연체와 중첩되는 영역을 포함하고,상기 제 3 도전체는 상기 제 3 영역과 중첩되는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 1 산화물은 인듐, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 및 타이타늄 중에서 선택된 하나 또는 복수), 및 아연을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서,상기 제 2 산화물은 인듐, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 및 타이타늄 중에서 선택된 하나 또는 복수), 및 아연을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 5 항에 있어서,상기 제 3 절연체는 상기 개구의 측면 및 상기 제 1 절연체와 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 5 항에 있어서,상기 제 2 산화물은 상기 제 2 오목부의 밑면 및 측면과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,상기 제 2 절연체, 상기 제 3 절연체, 상기 제 1 산화물, 및 상기 제 2 산화물의 각각의 상면은 단면에서 보았을 때 실질적으로 높이가 동일한, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SASAGAWA, Shinya</engName><name>사사가와 신야</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>MORIWAKA, Tomoaki</engName><name>모리와카 도모아키</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.01.10</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-002997</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.06.30</receiptDate><receiptNumber>1-1-2022-0685020-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.08.12</receiptDate><receiptNumber>1-5-2022-0120796-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.12.22</receiptDate><receiptNumber>1-1-2023-1446358-88</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227022508.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c9c8a9980ba5faafdba8711949cd2087daa5e4451e5afd65914d2538542e568f41d0cac624b8937924530268402a16d61aa13660d9578a92</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf882f65d62215df5704062cc540a28d1920bdf0aa2bf3792db1cd6beec2de212c601a3c8037e22654b4b22b3e21cc73c55e9d3eb64aaf191e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>