TimeQuest Timing Analyzer report for multiplier
Tue Nov 10 18:22:36 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'bc:bloco_controle|state.S2'
 12. Slow Model Setup: 'bc:bloco_controle|state.S3'
 13. Slow Model Setup: 'clk'
 14. Slow Model Setup: 'bc:bloco_controle|state.S0'
 15. Slow Model Setup: 'bc:bloco_controle|state.S1'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'bc:bloco_controle|state.S2'
 18. Slow Model Hold: 'bc:bloco_controle|state.S3'
 19. Slow Model Hold: 'bc:bloco_controle|state.S1'
 20. Slow Model Hold: 'bc:bloco_controle|state.S0'
 21. Slow Model Recovery: 'clk'
 22. Slow Model Removal: 'clk'
 23. Slow Model Minimum Pulse Width: 'clk'
 24. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 25. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 26. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S2'
 27. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'bc:bloco_controle|state.S2'
 38. Fast Model Setup: 'bc:bloco_controle|state.S3'
 39. Fast Model Setup: 'bc:bloco_controle|state.S0'
 40. Fast Model Setup: 'clk'
 41. Fast Model Setup: 'bc:bloco_controle|state.S1'
 42. Fast Model Hold: 'clk'
 43. Fast Model Hold: 'bc:bloco_controle|state.S2'
 44. Fast Model Hold: 'bc:bloco_controle|state.S1'
 45. Fast Model Hold: 'bc:bloco_controle|state.S3'
 46. Fast Model Hold: 'bc:bloco_controle|state.S0'
 47. Fast Model Recovery: 'clk'
 48. Fast Model Removal: 'clk'
 49. Fast Model Minimum Pulse Width: 'clk'
 50. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 51. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 52. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S2'
 53. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiplier                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; bc:bloco_controle|state.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S0 } ;
; bc:bloco_controle|state.S1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S1 } ;
; bc:bloco_controle|state.S2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S2 } ;
; bc:bloco_controle|state.S3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S3 } ;
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                              ;
+-------------+-----------------+----------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                    ;
+-------------+-----------------+----------------------------+-------------------------+
; 292.06 MHz  ; 292.06 MHz      ; clk                        ;                         ;
; 1116.07 MHz ; 536.48 MHz      ; bc:bloco_controle|state.S2 ; limit due to hold check ;
+-------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S2 ; -3.452 ; -3.452        ;
; bc:bloco_controle|state.S3 ; -2.678 ; -2.678        ;
; clk                        ; -2.424 ; -37.000       ;
; bc:bloco_controle|state.S0 ; -2.319 ; -2.319        ;
; bc:bloco_controle|state.S1 ; -0.082 ; -0.082        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.531 ; -16.955       ;
; bc:bloco_controle|state.S2 ; -0.932 ; -0.932        ;
; bc:bloco_controle|state.S3 ; -0.826 ; -0.826        ;
; bc:bloco_controle|state.S1 ; -0.798 ; -0.798        ;
; bc:bloco_controle|state.S0 ; -0.522 ; -0.522        ;
+----------------------------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.428 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.208 ; 0.000         ;
+-------+-------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -31.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S2 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S2'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.452 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S2 ; 0.500        ; -1.321     ; 0.714      ;
; 0.052  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; 0.500        ; 1.602      ; 0.920      ;
; 0.552  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; 1.000        ; 1.602      ; 0.920      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.678 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CP ; clk                        ; bc:bloco_controle|state.S3 ; 0.500        ; -1.590     ; 0.573      ;
; 0.372  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.300      ; 0.724      ;
; 0.872  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.300      ; 0.724      ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.424 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.459      ;
; -2.415 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 3.453      ;
; -2.333 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.369      ;
; -2.325 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.360      ;
; -2.316 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 3.354      ;
; -2.311 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.347      ;
; -2.302 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.003      ; 3.341      ;
; -2.297 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.332      ;
; -2.288 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 3.326      ;
; -2.271 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; -0.003     ; 3.304      ;
; -2.262 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.295      ;
; -2.257 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 3.295      ;
; -2.253 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.289      ;
; -2.244 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.003      ; 3.283      ;
; -2.234 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.270      ;
; -2.220 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.001      ; 3.257      ;
; -2.206 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.242      ;
; -2.203 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.003      ; 3.242      ;
; -2.202 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.237      ;
; -2.193 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 3.231      ;
; -2.191 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.227      ;
; -2.180 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; -0.002     ; 3.214      ;
; -2.162 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.001      ; 3.199      ;
; -2.161 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.196      ;
; -2.149 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.184      ;
; -2.148 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 3.186      ;
; -2.147 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.183      ;
; -2.140 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 3.178      ;
; -2.133 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.122 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[4]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.157      ;
; -2.111 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.107 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; -0.003     ; 3.140      ;
; -2.106 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 3.144      ;
; -2.102 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.137      ;
; -2.089 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.125      ;
; -2.078 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.114      ;
; -2.071 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.107      ;
; -2.062 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.003      ; 3.101      ;
; -2.058 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.094      ;
; -2.048 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.084      ;
; -2.044 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.080      ;
; -2.038 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 3.076      ;
; -2.038 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; -0.002     ; 3.072      ;
; -2.038 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.073      ;
; -2.034 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.020     ; 3.050      ;
; -2.020 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.005     ; 3.051      ;
; -2.020 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.001      ; 3.057      ;
; -2.002 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.172      ; 3.710      ;
; -1.995 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[4]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.030      ;
; -1.993 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.175      ; 3.704      ;
; -1.992 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; -0.003     ; 3.025      ;
; -1.985 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 3.020      ;
; -1.983 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.019      ;
; -1.980 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.001      ; 3.017      ;
; -1.979 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.003      ; 3.018      ;
; -1.969 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[4]   ; clk                        ; clk         ; 1.000        ; -0.003     ; 3.002      ;
; -1.969 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.005      ;
; -1.954 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 2.989      ;
; -1.951 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[4]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.987      ;
; -1.951 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.987      ;
; -1.936 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.972      ;
; -1.935 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.003      ; 2.974      ;
; -1.925 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 1.000        ; -0.002     ; 2.959      ;
; -1.916 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.952      ;
; -1.911 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.173      ; 3.620      ;
; -1.907 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 1.000        ; 0.001      ; 2.944      ;
; -1.907 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.943      ;
; -1.906 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 2.941      ;
; -1.901 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; -0.002     ; 2.935      ;
; -1.900 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[4]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 2.935      ;
; -1.900 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[5]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.936      ;
; -1.885 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.921      ;
; -1.873 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.001      ; 2.910      ;
; -1.867 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.003      ; 2.906      ;
; -1.863 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.899      ;
; -1.856 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.892      ;
; -1.847 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[4]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 2.882      ;
; -1.838 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.001      ; 2.875      ;
; -1.838 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.172      ; 3.546      ;
; -1.831 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 2.869      ;
; -1.828 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[6]   ; clk                        ; clk         ; 1.000        ; -0.003     ; 2.861      ;
; -1.816 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 2.854      ;
; -1.809 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 1.000        ; 0.001      ; 2.846      ;
; -1.803 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.839      ;
; -1.787 ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador:regA|q[7]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 2.825      ;
; -1.769 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[4]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.805      ;
; -1.769 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.173      ; 3.478      ;
; -1.765 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.002      ; 2.801      ;
; -1.753 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.003      ; 2.792      ;
; -1.752 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.788      ;
; -1.744 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.780      ;
; -1.743 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; -0.020     ; 2.759      ;
; -1.735 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.771      ;
; -1.729 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.005     ; 2.760      ;
; -1.725 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 1.000        ; 0.001      ; 2.762      ;
; -1.708 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[4]   ; clk                        ; clk         ; 1.000        ; -0.001     ; 2.743      ;
; -1.700 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.172      ; 3.408      ;
; -1.694 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[4]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.730      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S0'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.319 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk                        ; bc:bloco_controle|state.S0 ; 1.000        ; -1.659     ; 0.718      ;
; 0.068  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA     ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; 0.500        ; 0.996      ; 0.724      ;
; 0.568  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA     ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; 1.000        ; 0.996      ; 0.724      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.082 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; 0.500        ; 1.468      ; 0.920      ;
; 0.418  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; 1.000        ; 1.468      ; 0.920      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.531 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.672      ; 0.657      ;
; -2.161 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.672      ; 1.027      ;
; -2.070 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S2 ; clk         ; 0.000        ; 2.672      ; 1.118      ;
; -2.058 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S2 ; clk         ; 0.000        ; 2.657      ; 1.115      ;
; -2.031 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.672      ; 0.657      ;
; -1.926 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 2.672      ; 1.262      ;
; -1.661 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.672      ; 1.027      ;
; -1.570 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 2.672      ; 1.118      ;
; -1.558 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 2.657      ; 1.115      ;
; -1.448 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 2.823      ; 1.891      ;
; -1.426 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 2.672      ; 1.262      ;
; -0.948 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 2.823      ; 1.891      ;
; -0.551 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.374      ; 1.089      ;
; -0.551 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.374      ; 1.089      ;
; -0.551 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.374      ; 1.089      ;
; -0.551 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.374      ; 1.089      ;
; -0.551 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.374      ; 1.089      ;
; -0.355 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.678      ; 1.089      ;
; -0.355 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.678      ; 1.089      ;
; -0.355 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.678      ; 1.089      ;
; -0.355 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.678      ; 1.089      ;
; -0.355 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.678      ; 1.089      ;
; -0.338 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.377      ; 1.305      ;
; -0.338 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.377      ; 1.305      ;
; -0.338 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.377      ; 1.305      ;
; -0.142 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.681      ; 1.305      ;
; -0.142 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.681      ; 1.305      ;
; -0.142 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.681      ; 1.305      ;
; -0.124 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.442      ; 1.084      ;
; -0.124 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.442      ; 1.084      ;
; -0.124 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.442      ; 1.084      ;
; -0.124 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.442      ; 1.084      ;
; -0.124 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.442      ; 1.084      ;
; -0.124 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.442      ; 1.084      ;
; -0.124 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.442      ; 1.084      ;
; -0.124 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.442      ; 1.084      ;
; -0.086 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 0.886      ;
; -0.083 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 0.889      ;
; -0.047 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.209      ; 0.928      ;
; -0.044 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.209      ; 0.931      ;
; 0.028  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.000      ;
; 0.048  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 0.886      ;
; 0.051  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 0.889      ;
; 0.057  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.029      ;
; 0.059  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.031      ;
; 0.087  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.075      ; 0.928      ;
; 0.090  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.075      ; 0.931      ;
; 0.162  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.000      ;
; 0.191  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.163      ;
; 0.191  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.163      ;
; 0.191  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.163      ;
; 0.191  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.163      ;
; 0.191  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.163      ;
; 0.191  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.163      ;
; 0.191  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.163      ;
; 0.191  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.206      ; 1.163      ;
; 0.191  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.029      ;
; 0.193  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.031      ;
; 0.264  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.209      ; 1.239      ;
; 0.325  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.163      ;
; 0.325  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.163      ;
; 0.325  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.163      ;
; 0.325  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.163      ;
; 0.325  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.163      ;
; 0.325  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.163      ;
; 0.325  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.163      ;
; 0.325  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.072      ; 1.163      ;
; 0.398  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.075      ; 1.239      ;
; 0.603  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.173      ; 1.542      ;
; 0.623  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.173      ; 1.562      ;
; 0.869  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.173      ; 1.808      ;
; 0.981  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.172      ; 1.919      ;
; 0.986  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; 0.015      ; 1.267      ;
; 1.011  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.173      ; 1.950      ;
; 1.046  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.172      ; 1.984      ;
; 1.097  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; -0.151     ; 1.212      ;
; 1.113  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.175      ; 2.054      ;
; 1.119  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.173      ; 2.058      ;
; 1.153  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.173      ; 2.092      ;
; 1.181  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.175      ; 2.122      ;
; 1.197  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.172      ; 2.135      ;
; 1.210  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.172      ; 2.148      ;
; 1.266  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.173      ; 2.205      ;
; 1.274  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.175      ; 2.215      ;
; 1.408  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.173      ; 2.347      ;
; 1.499  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.172      ; 2.437      ;
; 1.503  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.767      ;
; 1.517  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.017     ; 1.766      ;
; 1.517  ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.781      ;
; 1.531  ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.017     ; 1.780      ;
; 1.601  ; bo:four_bit|registrador:regA|q[7]   ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.865      ;
; 1.633  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.897      ;
; 1.647  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.017     ; 1.896      ;
; 1.657  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.921      ;
; 1.671  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.017     ; 1.920      ;
; 1.692  ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.001      ; 1.959      ;
; 1.787  ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 2.051      ;
; 1.801  ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; -0.017     ; 2.050      ;
; 1.861  ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.127      ;
; 1.863  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 2.127      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S2'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.932 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; 0.000        ; 1.602      ; 0.920      ;
; -0.432 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; -0.500       ; 1.602      ; 0.920      ;
; 2.535  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S2 ; -0.500       ; -1.321     ; 0.714      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.826 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.300      ; 0.724      ;
; -0.326 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.300      ; 0.724      ;
; 2.663  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CP ; clk                        ; bc:bloco_controle|state.S3 ; -0.500       ; -1.590     ; 0.573      ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.798 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; 0.000        ; 1.468      ; 0.920      ;
; -0.298 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; -0.500       ; 1.468      ; 0.920      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S0'                                                                                                                     ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.522 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA     ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; 0.000        ; 0.996      ; 0.724      ;
; -0.022 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA     ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; -0.500       ; 0.996      ; 0.724      ;
; 2.377  ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk                        ; bc:bloco_controle|state.S0 ; 0.000        ; -1.659     ; 0.718      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.428 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.073      ; 1.181      ;
; 0.428 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.073      ; 1.181      ;
; 0.428 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.073      ; 1.181      ;
; 0.428 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.073      ; 1.181      ;
; 0.428 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.073      ; 1.181      ;
; 0.428 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.073      ; 1.181      ;
; 0.428 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.073      ; 1.181      ;
; 0.428 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 1.073      ; 1.181      ;
; 0.562 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.207      ; 1.181      ;
; 0.562 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.207      ; 1.181      ;
; 0.562 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.207      ; 1.181      ;
; 0.562 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.207      ; 1.181      ;
; 0.562 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.207      ; 1.181      ;
; 0.562 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.207      ; 1.181      ;
; 0.562 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.207      ; 1.181      ;
; 0.562 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.207      ; 1.181      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                               ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.208 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.207      ; 1.181      ;
; 0.208 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.207      ; 1.181      ;
; 0.208 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.207      ; 1.181      ;
; 0.208 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.207      ; 1.181      ;
; 0.208 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.207      ; 1.181      ;
; 0.208 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.207      ; 1.181      ;
; 0.208 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.207      ; 1.181      ;
; 0.208 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.207      ; 1.181      ;
; 0.342 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.073      ; 1.181      ;
; 0.342 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.073      ; 1.181      ;
; 0.342 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.073      ; 1.181      ;
; 0.342 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.073      ; 1.181      ;
; 0.342 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.073      ; 1.181      ;
; 0.342 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.073      ; 1.181      ;
; 0.342 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.073      ; 1.181      ;
; 0.342 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.073      ; 1.181      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr2|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr2|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Fall       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Fall       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|ini|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|ini|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S2'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Fall       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Fall       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Fall       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Fall       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr1~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr1~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr1~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr1~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|ini|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|ini|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|state.S2|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|state.S2|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|CP|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|CP|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr2|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr2|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr2|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr2|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr4~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr4~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr4~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr4~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
; b[*]      ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.985 ; 2.985 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 3.010 ; 3.010 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 5.854 ; 5.854 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 5.802 ; 5.802 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 5.414 ; 5.414 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 5.263 ; 5.263 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -3.367 ; -3.367 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -3.367 ; -3.367 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -3.760 ; -3.760 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -3.524 ; -3.524 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -3.462 ; -3.462 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -3.666 ; -3.666 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -3.660 ; -3.660 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -3.650 ; -3.650 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -3.538 ; -3.538 ; Rise       ; clk             ;
; b[*]      ; clk        ; -0.200 ; -0.200 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -0.200 ; -0.200 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -0.379 ; -0.379 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -3.644 ; -3.644 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -3.507 ; -3.507 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -3.555 ; -3.555 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -3.257 ; -3.257 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -3.186 ; -3.186 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -3.214 ; -3.214 ; Rise       ; clk             ;
; inicio    ; clk        ; -3.164 ; -3.164 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.604 ; 4.604 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 7.109 ; 7.109 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 7.103 ; 7.103 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 7.109 ; 7.109 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 7.095 ; 7.095 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.486 ; 6.486 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.499 ; 6.499 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 6.746 ; 6.746 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 6.838 ; 6.838 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 6.498 ; 6.498 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.604 ; 4.604 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.486 ; 6.486 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 7.103 ; 7.103 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 7.109 ; 7.109 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 7.095 ; 7.095 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.486 ; 6.486 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.499 ; 6.499 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 6.746 ; 6.746 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 6.838 ; 6.838 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 6.498 ; 6.498 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S2 ; -1.535 ; -1.535        ;
; bc:bloco_controle|state.S3 ; -1.210 ; -1.210        ;
; bc:bloco_controle|state.S0 ; -0.761 ; -0.761        ;
; clk                        ; -0.537 ; -6.088        ;
; bc:bloco_controle|state.S1 ; 0.249  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.572 ; -14.742       ;
; bc:bloco_controle|state.S2 ; -0.396 ; -0.396        ;
; bc:bloco_controle|state.S1 ; -0.351 ; -0.351        ;
; bc:bloco_controle|state.S3 ; -0.341 ; -0.341        ;
; bc:bloco_controle|state.S0 ; -0.238 ; -0.238        ;
+----------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.844 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.009 ; -0.072        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -31.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S2 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S2'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.535 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S2 ; 0.500        ; -0.828     ; 0.354      ;
; 0.294  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; 0.500        ; 0.703      ; 0.448      ;
; 0.794  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; 1.000        ; 0.703      ; 0.448      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.210 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CP ; clk                        ; bc:bloco_controle|state.S3 ; 0.500        ; -0.956     ; 0.325      ;
; 0.442  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.558      ; 0.358      ;
; 0.942  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.558      ; 0.358      ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S0'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.761 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk                        ; bc:bloco_controle|state.S0 ; 1.000        ; -1.017     ; 0.357      ;
; 0.339  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA     ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; 0.500        ; 0.455      ; 0.358      ;
; 0.839  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA     ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; 1.000        ; 0.455      ; 0.358      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.537 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; -0.201     ; 1.368      ;
; -0.494 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.528      ;
; -0.493 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.524      ;
; -0.479 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.511      ;
; -0.458 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.492      ;
; -0.457 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.488      ;
; -0.447 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.481      ;
; -0.446 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.477      ;
; -0.443 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.475      ;
; -0.442 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.003      ; 1.477      ;
; -0.441 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.473      ;
; -0.434 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.003      ; 1.469      ;
; -0.433 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.465      ;
; -0.432 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.464      ;
; -0.427 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; -0.201     ; 1.258      ;
; -0.427 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.460      ;
; -0.425 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.457      ;
; -0.424 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.003     ; 1.453      ;
; -0.419 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.452      ;
; -0.414 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.448      ;
; -0.410 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.440      ;
; -0.407 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.439      ;
; -0.401 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.435      ;
; -0.400 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.431      ;
; -0.392 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.003      ; 1.427      ;
; -0.389 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.420      ;
; -0.386 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.418      ;
; -0.379 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.413      ;
; -0.378 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.409      ;
; -0.375 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.409      ;
; -0.374 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.405      ;
; -0.373 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.405      ;
; -0.365 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.397      ;
; -0.363 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.395      ;
; -0.360 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.392      ;
; -0.356 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.003     ; 1.385      ;
; -0.355 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.386      ;
; -0.347 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.380      ;
; -0.345 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.376      ;
; -0.342 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.005     ; 1.369      ;
; -0.340 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.003      ; 1.375      ;
; -0.339 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.371      ;
; -0.338 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.368      ;
; -0.332 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.363      ;
; -0.331 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.365      ;
; -0.325 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.358      ;
; -0.323 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.355      ;
; -0.316 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.314 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.346      ;
; -0.311 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.345      ;
; -0.310 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.341      ;
; -0.308 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.339      ;
; -0.306 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.337      ;
; -0.303 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.336      ;
; -0.299 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.298 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.003     ; 1.327      ;
; -0.296 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.328      ;
; -0.295 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.327      ;
; -0.294 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.324      ;
; -0.293 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.325      ;
; -0.288 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.288 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.286 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.003     ; 1.315      ;
; -0.284 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.314      ;
; -0.279 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.003      ; 1.314      ;
; -0.278 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.311      ;
; -0.274 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.307      ;
; -0.271 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.003      ; 1.306      ;
; -0.271 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.303      ;
; -0.270 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.302      ;
; -0.262 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.293      ;
; -0.257 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.289      ;
; -0.253 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.286      ;
; -0.251 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.003      ; 1.286      ;
; -0.250 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.281      ;
; -0.244 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.276      ;
; -0.242 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.274      ;
; -0.236 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.267      ;
; -0.233 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.266      ;
; -0.232 ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; -0.198     ; 1.066      ;
; -0.232 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.005     ; 1.259      ;
; -0.230 ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; -0.198     ; 1.064      ;
; -0.230 ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.264      ;
; -0.230 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.003     ; 1.259      ;
; -0.226 ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; -0.198     ; 1.060      ;
; -0.222 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.254      ;
; -0.220 ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; -0.198     ; 1.054      ;
; -0.218 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.252      ;
; -0.214 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.245      ;
; -0.212 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.246      ;
; -0.210 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.242      ;
; -0.209 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.242      ;
; -0.206 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.239      ;
; -0.205 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.236      ;
; -0.205 ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; -0.201     ; 1.036      ;
; -0.201 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.233      ;
; -0.198 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.230      ;
; -0.192 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.226      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                ;
+-------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.249 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; 0.500        ; 0.658      ; 0.448      ;
; 0.749 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; 1.000        ; 0.658      ; 0.448      ;
+-------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.572 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.646      ; 0.367      ;
; -1.421 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.646      ; 0.518      ;
; -1.382 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S2 ; clk         ; 0.000        ; 1.646      ; 0.557      ;
; -1.334 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.646      ; 0.605      ;
; -1.185 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S2 ; clk         ; 0.000        ; 1.450      ; 0.558      ;
; -1.072 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.646      ; 0.367      ;
; -0.921 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.646      ; 0.518      ;
; -0.887 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.502      ; 0.908      ;
; -0.882 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.646      ; 0.557      ;
; -0.834 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.646      ; 0.605      ;
; -0.685 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 1.450      ; 0.558      ;
; -0.679 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.090      ; 0.563      ;
; -0.679 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.090      ; 0.563      ;
; -0.679 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.090      ; 0.563      ;
; -0.679 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.090      ; 0.563      ;
; -0.679 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.090      ; 0.563      ;
; -0.586 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.093      ; 0.659      ;
; -0.586 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.093      ; 0.659      ;
; -0.586 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.093      ; 0.659      ;
; -0.387 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.502      ; 0.908      ;
; -0.282 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.193      ; 0.563      ;
; -0.282 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.193      ; 0.563      ;
; -0.282 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.193      ; 0.563      ;
; -0.282 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.193      ; 0.563      ;
; -0.282 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.193      ; 0.563      ;
; -0.256 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.386      ;
; -0.251 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.391      ;
; -0.237 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.993      ; 0.408      ;
; -0.235 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.993      ; 0.410      ;
; -0.211 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.386      ;
; -0.206 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.391      ;
; -0.193 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.103      ; 0.562      ;
; -0.193 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.103      ; 0.562      ;
; -0.193 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.103      ; 0.562      ;
; -0.193 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.103      ; 0.562      ;
; -0.193 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.103      ; 0.562      ;
; -0.193 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.103      ; 0.562      ;
; -0.193 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.103      ; 0.562      ;
; -0.193 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.103      ; 0.562      ;
; -0.192 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.948      ; 0.408      ;
; -0.190 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.948      ; 0.410      ;
; -0.189 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.196      ; 0.659      ;
; -0.189 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.196      ; 0.659      ;
; -0.189 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.196      ; 0.659      ;
; -0.183 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.459      ;
; -0.182 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.460      ;
; -0.181 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.461      ;
; -0.138 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.459      ;
; -0.137 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.460      ;
; -0.136 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.461      ;
; -0.107 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.993      ; 0.538      ;
; -0.062 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.948      ; 0.538      ;
; -0.033 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.609      ;
; -0.033 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.609      ;
; -0.033 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.609      ;
; -0.033 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.609      ;
; -0.033 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.609      ;
; -0.033 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.609      ;
; -0.033 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.609      ;
; -0.033 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.990      ; 0.609      ;
; 0.012  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.609      ;
; 0.012  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.609      ;
; 0.012  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.609      ;
; 0.012  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.609      ;
; 0.012  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.609      ;
; 0.012  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.609      ;
; 0.012  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.609      ;
; 0.012  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.945      ; 0.609      ;
; 0.046  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.975      ; 0.673      ;
; 0.062  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.975      ; 0.689      ;
; 0.165  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.975      ; 0.792      ;
; 0.193  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.974      ; 0.819      ;
; 0.212  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.974      ; 0.838      ;
; 0.236  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.975      ; 0.863      ;
; 0.254  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.977      ; 0.883      ;
; 0.273  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; 0.196      ; 0.621      ;
; 0.274  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.977      ; 0.903      ;
; 0.281  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.975      ; 0.908      ;
; 0.284  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.144      ; 0.580      ;
; 0.298  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.974      ; 0.924      ;
; 0.306  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.975      ; 0.933      ;
; 0.312  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.974      ; 0.938      ;
; 0.330  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.977      ; 0.959      ;
; 0.350  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.975      ; 0.977      ;
; 0.419  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.975      ; 1.046      ;
; 0.433  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.974      ; 1.059      ;
; 0.666  ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.816      ;
; 0.680  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.830      ;
; 0.705  ; bo:four_bit|registrador:regA|q[7]   ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.855      ;
; 0.705  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.855      ;
; 0.735  ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.888      ;
; 0.759  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.909      ;
; 0.784  ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.934      ;
; 0.815  ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.965      ;
; 0.826  ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.978      ;
; 0.830  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.980      ;
; 0.835  ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.987      ;
; 0.840  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.990      ;
; 0.844  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 0.994      ;
; 0.860  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.010      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S2'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.396 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; 0.000        ; 0.703      ; 0.448      ;
; 0.104  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; -0.500       ; 0.703      ; 0.448      ;
; 1.682  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S2 ; -0.500       ; -0.828     ; 0.354      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.351 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; 0.000        ; 0.658      ; 0.448      ;
; 0.149  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; -0.500       ; 0.658      ; 0.448      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.341 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.558      ; 0.358      ;
; 0.159  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.558      ; 0.358      ;
; 1.781  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CP ; clk                        ; bc:bloco_controle|state.S3 ; -0.500       ; -0.956     ; 0.325      ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S0'                                                                                                                     ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.238 ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA     ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; 0.000        ; 0.455      ; 0.358      ;
; 0.262  ; bc:bloco_controle|state.S2 ; bc:bloco_controle|CA     ; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; -0.500       ; 0.455      ; 0.358      ;
; 1.374  ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk                        ; bc:bloco_controle|state.S0 ; 0.000        ; -1.017     ; 0.357      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.844 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 0.946      ; 0.634      ;
; 0.844 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 0.946      ; 0.634      ;
; 0.844 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 0.946      ; 0.634      ;
; 0.844 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 0.946      ; 0.634      ;
; 0.844 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 0.946      ; 0.634      ;
; 0.844 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 0.946      ; 0.634      ;
; 0.844 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 0.946      ; 0.634      ;
; 0.844 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S2 ; clk         ; 0.500        ; 0.946      ; 0.634      ;
; 0.889 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 0.991      ; 0.634      ;
; 0.889 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 0.991      ; 0.634      ;
; 0.889 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 0.991      ; 0.634      ;
; 0.889 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 0.991      ; 0.634      ;
; 0.889 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 0.991      ; 0.634      ;
; 0.889 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 0.991      ; 0.634      ;
; 0.889 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 0.991      ; 0.634      ;
; 0.889 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 0.991      ; 0.634      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.009 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.991      ; 0.634      ;
; -0.009 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.991      ; 0.634      ;
; -0.009 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.991      ; 0.634      ;
; -0.009 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.991      ; 0.634      ;
; -0.009 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.991      ; 0.634      ;
; -0.009 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.991      ; 0.634      ;
; -0.009 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.991      ; 0.634      ;
; -0.009 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 0.991      ; 0.634      ;
; 0.036  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.946      ; 0.634      ;
; 0.036  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.946      ; 0.634      ;
; 0.036  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.946      ; 0.634      ;
; 0.036  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.946      ; 0.634      ;
; 0.036  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.946      ; 0.634      ;
; 0.036  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.946      ; 0.634      ;
; 0.036  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.946      ; 0.634      ;
; 0.036  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S2 ; clk         ; -0.500       ; 0.946      ; 0.634      ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr2|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr2|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr2~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Fall       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Fall       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|ini|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|ini|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S2'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Fall       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Fall       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Fall       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Fall       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr1~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr1~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr1~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr1~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|ini|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|ini|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|state.S2|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S2 ; Rise       ; bloco_controle|state.S2|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|CP|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|CP|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr2|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr2|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr2|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr2|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr4~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr4~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr4~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr4~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 2.154 ; 2.154 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.937 ; 1.937 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 2.154 ; 2.154 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 2.036 ; 2.036 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 2.006 ; 2.006 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 2.063 ; 2.063 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 2.059 ; 2.059 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 2.068 ; 2.068 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 2.009 ; 2.009 ; Rise       ; clk             ;
; b[*]      ; clk        ; 2.973 ; 2.973 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 1.018 ; 1.018 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 1.075 ; 1.075 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 2.902 ; 2.902 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 2.973 ; 2.973 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 2.874 ; 2.874 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 2.683 ; 2.683 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 2.614 ; 2.614 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 2.501 ; 2.501 ; Rise       ; clk             ;
; inicio    ; clk        ; 1.858 ; 1.858 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.817 ; -1.817 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.817 ; -1.817 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -2.034 ; -2.034 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.916 ; -1.916 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -1.943 ; -1.943 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -1.939 ; -1.939 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.889 ; -1.889 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.159  ; 0.159  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.159  ; 0.159  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.028  ; 0.028  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.974 ; -1.974 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.911 ; -1.911 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.935 ; -1.935 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -1.747 ; -1.747 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.765 ; -1.765 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.292 ; 2.292 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.944 ; 3.944 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.941 ; 3.941 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.944 ; 3.944 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.937 ; 3.937 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.649 ; 3.649 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 3.661 ; 3.661 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.754 ; 3.754 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.820 ; 3.820 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.647 ; 3.647 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.292 ; 2.292 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.647 ; 3.647 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.941 ; 3.941 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.944 ; 3.944 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.937 ; 3.937 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.649 ; 3.649 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 3.661 ; 3.661 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.754 ; 3.754 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.820 ; 3.820 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.647 ; 3.647 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -3.452  ; -2.531  ; 0.428    ; -0.009  ; -1.380              ;
;  bc:bloco_controle|state.S0 ; -2.319  ; -0.522  ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S1 ; -0.082  ; -0.798  ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S2 ; -3.452  ; -0.932  ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S3 ; -2.678  ; -0.826  ; N/A      ; N/A     ; 0.500               ;
;  clk                        ; -2.424  ; -2.531  ; 0.428    ; -0.009  ; -1.380              ;
; Design-wide TNS             ; -45.531 ; -20.033 ; 0.0      ; -0.072  ; -31.38              ;
;  bc:bloco_controle|state.S0 ; -2.319  ; -0.522  ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S1 ; -0.082  ; -0.798  ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S2 ; -3.452  ; -0.932  ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S3 ; -2.678  ; -0.826  ; N/A      ; N/A     ; 0.000               ;
;  clk                        ; -37.000 ; -16.955 ; 0.000    ; -0.072  ; -31.380             ;
+-----------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
; b[*]      ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.985 ; 2.985 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 3.010 ; 3.010 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 5.854 ; 5.854 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 5.802 ; 5.802 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 5.414 ; 5.414 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 5.263 ; 5.263 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.817 ; -1.817 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.817 ; -1.817 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -2.034 ; -2.034 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.916 ; -1.916 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -1.943 ; -1.943 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -1.939 ; -1.939 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.889 ; -1.889 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.159  ; 0.159  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.159  ; 0.159  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.028  ; 0.028  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.974 ; -1.974 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.911 ; -1.911 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.935 ; -1.935 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -1.747 ; -1.747 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.765 ; -1.765 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.738 ; -1.738 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.604 ; 4.604 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 7.109 ; 7.109 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 7.103 ; 7.103 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 7.109 ; 7.109 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 7.095 ; 7.095 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.486 ; 6.486 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.499 ; 6.499 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 6.746 ; 6.746 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 6.838 ; 6.838 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 6.498 ; 6.498 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.292 ; 2.292 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.647 ; 3.647 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.941 ; 3.941 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.944 ; 3.944 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.937 ; 3.937 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.649 ; 3.649 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 3.661 ; 3.661 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.754 ; 3.754 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.820 ; 3.820 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.647 ; 3.647 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; 0        ; 0        ; 1        ; 1        ;
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; 0        ; 0        ; 1        ; 1        ;
; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; 0        ; 0        ; 1        ; 1        ;
; clk                        ; bc:bloco_controle|state.S2 ; 0        ; 0        ; 1        ; 0        ;
; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 0        ; 0        ; 1        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 10       ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 1        ; 17       ; 0        ; 0        ;
; bc:bloco_controle|state.S2 ; clk                        ; 2        ; 178      ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 9        ; 9        ; 0        ; 0        ;
; clk                        ; clk                        ; 178      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S0 ; 0        ; 0        ; 1        ; 1        ;
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S1 ; 0        ; 0        ; 1        ; 1        ;
; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S2 ; 0        ; 0        ; 1        ; 1        ;
; clk                        ; bc:bloco_controle|state.S2 ; 0        ; 0        ; 1        ; 0        ;
; bc:bloco_controle|state.S2 ; bc:bloco_controle|state.S3 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 0        ; 0        ; 1        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 10       ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 1        ; 17       ; 0        ; 0        ;
; bc:bloco_controle|state.S2 ; clk                        ; 2        ; 178      ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 9        ; 9        ; 0        ; 0        ;
; clk                        ; clk                        ; 178      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S1 ; clk      ; 0        ; 8        ; 0        ; 0        ;
; bc:bloco_controle|state.S2 ; clk      ; 0        ; 8        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S1 ; clk      ; 0        ; 8        ; 0        ; 0        ;
; bc:bloco_controle|state.S2 ; clk      ; 0        ; 8        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 96    ; 96   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 10 18:22:35 2020
Info: Command: quartus_sta multiplier -c multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S0 bc:bloco_controle|state.S0
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S1 bc:bloco_controle|state.S1
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S3 bc:bloco_controle|state.S3
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S2 bc:bloco_controle|state.S2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.452        -3.452 bc:bloco_controle|state.S2 
    Info (332119):    -2.678        -2.678 bc:bloco_controle|state.S3 
    Info (332119):    -2.424       -37.000 clk 
    Info (332119):    -2.319        -2.319 bc:bloco_controle|state.S0 
    Info (332119):    -0.082        -0.082 bc:bloco_controle|state.S1 
Info (332146): Worst-case hold slack is -2.531
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.531       -16.955 clk 
    Info (332119):    -0.932        -0.932 bc:bloco_controle|state.S2 
    Info (332119):    -0.826        -0.826 bc:bloco_controle|state.S3 
    Info (332119):    -0.798        -0.798 bc:bloco_controle|state.S1 
    Info (332119):    -0.522        -0.522 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 0.428
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.428         0.000 clk 
Info (332146): Worst-case removal slack is 0.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.208         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S2 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.535        -1.535 bc:bloco_controle|state.S2 
    Info (332119):    -1.210        -1.210 bc:bloco_controle|state.S3 
    Info (332119):    -0.761        -0.761 bc:bloco_controle|state.S0 
    Info (332119):    -0.537        -6.088 clk 
    Info (332119):     0.249         0.000 bc:bloco_controle|state.S1 
Info (332146): Worst-case hold slack is -1.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.572       -14.742 clk 
    Info (332119):    -0.396        -0.396 bc:bloco_controle|state.S2 
    Info (332119):    -0.351        -0.351 bc:bloco_controle|state.S1 
    Info (332119):    -0.341        -0.341 bc:bloco_controle|state.S3 
    Info (332119):    -0.238        -0.238 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 0.844
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.844         0.000 clk 
Info (332146): Worst-case removal slack is -0.009
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.009        -0.072 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S2 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 486 megabytes
    Info: Processing ended: Tue Nov 10 18:22:36 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


