中等 通过率：29.77%

## 描述

根据以下RTL图，使用 Verilog HDL语言编写代码，实现相同的功能，并编写testbench验证功能。

![img](https://uploadfiles.nowcoder.com/images/20220327/110_1648367217557/BD137D6C6B81DAC4DCDD7860A6FDD677)

### 输入描述：

clk：系统时钟信号

rst_n：复位信号，低电平有效

data_in：输入信号

### 输出描述：

data_out：输出信号