<?xml version="1.0" encoding="UTF-8" ?><!-- Created from PDF via Acrobat SaveAsXML --><!-- Mapping Table version: 28-February-2003 --><TaggedPDF-doc><?xpacket begin='﻿' id='W5M0MpCehiHzreSzNTczkc9d'?><?xpacket begin="﻿" id="W5M0MpCehiHzreSzNTczkc9d"?>
<x:xmpmeta xmlns:x="adobe:ns:meta/" x:xmptk="Adobe XMP Core 5.2-c001 63.139439, 2010/09/27-13:37:26        ">
   <rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#">
      <rdf:Description rdf:about=""
            xmlns:pdf="http://ns.adobe.com/pdf/1.3/">
         <pdf:Producer>Acrobat Distiller 7.0.5 (Windows)</pdf:Producer>
      </rdf:Description>
      <rdf:Description rdf:about=""
            xmlns:xmp="http://ns.adobe.com/xap/1.0/">
         <xmp:CreatorTool>FrameMaker 7.1</xmp:CreatorTool>
         <xmp:ModifyDate>2011-09-07T10:55:36Z</xmp:ModifyDate>
         <xmp:CreateDate>2005-08-29T14:00:02Z</xmp:CreateDate>
      </rdf:Description>
      <rdf:Description rdf:about=""
            xmlns:dc="http://purl.org/dc/elements/1.1/">
         <dc:format>xml</dc:format>
         <dc:title>
            <rdf:Alt>
               <rdf:li xml:lang="x-default">DW_fp_addsub Datasheet</rdf:li>
            </rdf:Alt>
         </dc:title>
      </rdf:Description>
      <rdf:Description rdf:about=""
            xmlns:xmpMM="http://ns.adobe.com/xap/1.0/mm/">
         <xmpMM:DocumentID>uuid:48d1d991-1690-4f39-96fd-de0f1ea1c560</xmpMM:DocumentID>
         <xmpMM:InstanceID>uuid:3c2f83db-933e-0342-889c-27edbea0684b</xmpMM:InstanceID>
      </rdf:Description>
   </rdf:RDF>
</x:xmpmeta>
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                           
<?xpacket end="w"?><?xpacket end='r'?><bookmark-tree><bookmark title="DW_fp_addsub"><destination structID="LinkTarget_582"/><bookmark title="Features and Benefits"><destination structID="LinkTarget_554"/></bookmark><bookmark title="Description"><destination structID="LinkTarget_583"/></bookmark><bookmark title="Related Topics"><destination structID="LinkTarget_541"/></bookmark><bookmark title="HDL Usage Through Component Instantiation - Verilog"><destination structID="LinkTarget_501"/></bookmark><bookmark title="HDL Usage Through Component Instantiation - VHDL"><destination structID="LinkTarget_419"/></bookmark></bookmark></bookmark-tree><Document xml:lang="en-US"><Article_A><TextSection><_H2DataSheet>DW_fp_addsub</_H2DataSheet><_ComponentDesc>Floating-Point Adder/Subtractor</_ComponentDesc><_Body><Link>Version, STAR and Download Information: IP Directory</Link></_Body><_H3DataSheet>Features and Benefits<_Anchor><Figure><ImageData src="images/fpu_ip_synopsys_designware_addsub_only_img_0.jpg"/>abrndzstatusop+/-</Figure></_Anchor><_L1Bul>■Has same functionality as DW_fp_addsub in normal operation</_L1Bul><_L1Bul>■Consumes less dynamic power than DW_fp_addsub when disabled (inputs are active but outputs are not being used)</_L1Bul><_L1Bul>■The precision  is controlled by parameters, and covers formats in the IEEE  standard</_L1Bul><_L1Bul>■Exponents can range from 3 to 31 bits</_L1Bul><_L1Bul>■Fractional part of the floating-point number can range from 2 to 253 bits</_L1Bul><_L1Bul>■Fully compatible with the IEEE 754 Floating-point standard1 with <Note><_Footnote>1.For more information see the “Datapth - Floating-point Overview,” the topic titled<Link> IEEE 754 Compatibility</Link>.</_Footnote></Note>proper set of parameters</_L1Bul><_L1Bul>■DesignWare datapath generator is employed for better power and QoR</_L1Bul></_H3DataSheet><_H3DataSheet>Description<_Body>DW_fp_addsub is a floating-point component that is capable of adding or subtracting two floating-point values, a and b, to produce a floating-point result z. The control over the  arithmetic operation is done through the input op. The input rnd is a 3-bit rounding mode (see Datapath Floating-point Overview, <Link>Table 6</Link>) and the output status is an 8-bit status flag.<Table><TableTitle><_TableTitle>Table 1-1Pin Description</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Pin Name</_TableHeading></TH><TH><_TableHeading>Width</_TableHeading></TH><TH><_TableHeading>Direction</_TableHeading></TH><TH><_TableHeading>Function</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>a</_TableBody></TD><TD><_TableBody>sig_width+exp_width+1 bits</_TableBody></TD><TD><_TableBody>Input </_TableBody></TD><TD><_TableBody>Input data</_TableBody></TD></TR><TR><TD><_TableBody>b</_TableBody></TD><TD><_TableBody>sig_width+exp_width+1 bits</_TableBody></TD><TD><_TableBody>Input </_TableBody></TD><TD><_TableBody>Input data</_TableBody></TD></TR><TR><TD><_TableBody>op</_TableBody></TD><TD><_TableBody>1 bit</_TableBody></TD><TD><_TableBody>Input</_TableBody></TD><TD><_TableBody>Defines the operation:
0 - addition
1 - subtraction</_TableBody></TD></TR><TR><TD><_TableBody>z</_TableBody></TD><TD><_TableBody>sig_width+exp_width+1 bits</_TableBody></TD><TD><_TableBody>Output </_TableBody></TD><TD><_TableBody>a op b</_TableBody></TD></TR><TR><TD><_TableBody>status</_TableBody></TD><TD><_TableBody>8 bits</_TableBody></TD><TD><_TableBody>Output</_TableBody></TD><TD><_TableBody>Status flags </_TableBody></TD></TR><TR><TD><_TableBody>rnd</_TableBody></TD><TD><_TableBody>3 bits</_TableBody></TD><TD><_TableBody>Input</_TableBody></TD><TD><_TableBody>Rounding mode</_TableBody></TD></TR></TableBody></Table>   <Table><TableTitle><_TableTitle>Table 1-2Parameter Description </_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Parameter</_TableHeading></TH><TH><_TableHeading>Values</_TableHeading></TH><TH><_TableHeading>Description</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>sig_width</_TableBody></TD><TD><_TableBody>2 to 253 bits</_TableBody></TD><TD><_TableBody>Word length of fraction field of floating-point numbers a, b, and z</_TableBody></TD></TR><TR><TD><_TableBody>exp_width</_TableBody></TD><TD><_TableBody>3 to 31 bits</_TableBody></TD><TD><_TableBody>Word length of biased exponent of floating-point numbers a, b, and z</_TableBody></TD></TR><TR><TD><_TableBody>ieee_compliance</_TableBody></TD><TD><_TableBody>0 or 1</_TableBody></TD><TD><_TableBody>When 1, the generated architecture is fully compliant with IEEE 754 standard, including the use of denormals and NaNs.</_TableBody></TD></TR></TableBody></Table>   <Table><TableTitle><_TableTitle>Table 1-3Synthesis Implementations</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Implementation Name</_TableHeading></TH><TH><_TableHeading>Function</_TableHeading></TH><TH><_TableHeading>License Feature Required</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>rtl</_TableBody></TD><TD><_TableBody>Datapath gating as close as possible to main input ports</_TableBody></TD><TD><_TableBody>DesignWare</_TableBody></TD></TR></TableBody></Table> </_Body><_Anchor>  <Table><TableTitle><_TableTitle>Table 1-4Simulation Models </_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Model</_TableHeading></TH><TH><_TableHeading>Function</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>DW02.DW_FP_ADDSUB_CFG_SIM</_TableBody></TD><TD><_TableBody>Design unit name for VHDL simulation</_TableBody></TD></TR><TR><TD><_TableBody>dw/dw02/src/DW_fp_addsub_sim.vhd</_TableBody></TD><TD><_TableBody>VHDL simulation model source code</_TableBody></TD></TR><TR><TD><_TableBody>dw/sim_ver/DW_fp_addsub.v</_TableBody></TD><TD><_TableBody>Verilog simulation model source code</_TableBody></TD></TR></TableBody></Table>  <Table><TableTitle><_TableTitle>Table 1-5Functional Description</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>a</_TableHeading></TH><TH><_TableHeading>b</_TableHeading></TH><TH><_TableHeading>op</_TableHeading></TH><TH><_TableHeading>status<Note><_TableFootnote><Link> </Link></_TableFootnote></Note></_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>a (floating-point)</_TableBody></TD><TD><_TableBody>b (floating-point)</_TableBody></TD><TD><_TableBody>0</_TableBody></TD><TD><_TableBody>*</_TableBody></TD><TD><_TableBody>a + b (floating-point)</_TableBody></TD></TR><TR><TD><_TableBody>a (floating-point)</_TableBody></TD><TD><_TableBody>b (floating-point)</_TableBody></TD><TD><_TableBody>1</_TableBody></TD><TD><_TableBody>*</_TableBody></TD><TD><_TableBody>a - b (floating-point)</_TableBody></TD></TR></TableBody></Table> </_Anchor><_Body>The parameter ieee_compliance controls the functionality of this component. When the parameter is 0, the component is backward compatible with the DW_add_fp component (previously available in this library). The DW_add_fp does not work with NaNs and denormals. NaNs are considered infinities and denormals are considered zeros. </_Body><_Body>When the ieee_compliance parameter is set to 1, the component is fully compliant with the IEEE 754 standard, and therefore operates with NaNs and denormals.</_Body><_Body>For more information about the floating-point system defined for all the DW_fp components, including status flag bits, and integer and floating-point formats, refer to the topic titled <Link></Link>Datapath Floating-point Overview.</_Body><_Body/></_H3DataSheet><_H3DataSheet>Related Topics<_L1Bul>■<Link>Datapath – Floating-point Overview</Link> </_L1Bul><_L1Bul>■<Link>DesignWare Building Block IP Documentation Overview</Link> </_L1Bul><_Body/><_Body/></_H3DataSheet><_H3DataSheet>HDL Usage Through Component Instantiation - Verilog<_CodeWide>module DW_fp_addsub_inst( inst_a, inst_b, inst_rnd, inst_op, z_inst, </_CodeWide><_CodeWide>status_inst );</_CodeWide><_CodeWide/><_CodeWide>parameter sig_width = 23;</_CodeWide><_CodeWide>parameter exp_width = 8;</_CodeWide><_CodeWide>parameter ieee_compliance = 0;</_CodeWide><_CodeWide/><_CodeWide/><_CodeWide>input [sig_width+exp_width : 0] inst_a;</_CodeWide><_CodeWide>input [sig_width+exp_width : 0] inst_b;</_CodeWide><_CodeWide>input [2 : 0] inst_rnd;</_CodeWide><_CodeWide>input inst_op;</_CodeWide><_CodeWide>output [sig_width+exp_width : 0] z_inst;</_CodeWide><_CodeWide>output [7 : 0] status_inst;</_CodeWide><_CodeWide/><_CodeWide>    // Instance of DW_fp_addsub</_CodeWide><_CodeWide>    DW_fp_addsub #(sig_width, exp_width, ieee_compliance)</_CodeWide><_CodeWide>  U1 ( .a(inst_a), .b(inst_b), .rnd(inst_rnd), </_CodeWide><_CodeWide>               .op(inst_op), .z(z_inst), .status(status_inst) );</_CodeWide><_CodeWide/><_CodeWide>endmodule</_CodeWide><_L1Bul>■</_L1Bul></_H3DataSheet><_H3DataSheet>HDL Usage Through Component Instantiation - VHDL<_CodeWide>library IEEE,DWARE;</_CodeWide><_CodeWide>use IEEE.std_logic_1164.all;</_CodeWide><_CodeWide>use DWARE.dw_foundation_comp.all;</_CodeWide><_CodeWide>-- If using numeric types from std_logic_arith package,</_CodeWide><_CodeWide>-- comment the preceding line and uncomment the following line:</_CodeWide><_CodeWide>-- use DWARE.DW_Foundation_comp_arith.all;</_CodeWide><_CodeWide/><_CodeWide>entity DW_fp_addsub_inst is</_CodeWide><_CodeWide>      generic (</_CodeWide><_CodeWide>    inst_sig_width : POSITIVE := 23;</_CodeWide><_CodeWide>    inst_exp_width : POSITIVE := 8;</_CodeWide><_CodeWide>    inst_ieee_compliance : INTEGER := 0</_CodeWide><_CodeWide>    );</_CodeWide><_CodeWide>      port (</_CodeWide><_CodeWide>    inst_a : in std_logic_vector(inst_sig_width+inst_exp_width downto 0);</_CodeWide><_CodeWide>    inst_b : in std_logic_vector(inst_sig_width+inst_exp_width downto 0);</_CodeWide><_CodeWide>    inst_rnd : in std_logic_vector(2 downto 0);</_CodeWide><_CodeWide>    inst_op : in std_logic;</_CodeWide><_CodeWide>    z_inst : out std_logic_vector(inst_sig_width+inst_exp_width downto 0);</_CodeWide><_CodeWide>    status_inst : out std_logic_vector(7 downto 0)</_CodeWide><_CodeWide>    );</_CodeWide><_CodeWide>    end DW_fp_addsub_inst;</_CodeWide><_CodeWide/><_CodeWide>architecture inst of DW_fp_addsub_inst is</_CodeWide><_CodeWide/><_CodeWide>begin</_CodeWide><_CodeWide>    -- Instance of DW_fp_addsub</_CodeWide><_CodeWide>    U1 : DW_fp_addsub</_CodeWide><_CodeWide>generic map ( sig_width =&gt; inst_sig_width, </_CodeWide><_CodeWide>                      exp_width =&gt; inst_exp_width, </_CodeWide><_CodeWide>                      ieee_compliance =&gt; inst_ieee_compliance )</_CodeWide><_CodeWide>port map ( a =&gt; inst_a, b =&gt; inst_b, rnd =&gt; inst_rnd, </_CodeWide><_CodeWide>                   op =&gt; inst_op, z =&gt; z_inst, status =&gt; status_inst );</_CodeWide><_CodeWide/><_CodeWide>end inst;</_CodeWide><_CodeWide/><_CodeWide>-- pragma translate_off</_CodeWide><_CodeWide>configuration DW_fp_addsub_inst_cfg_inst of DW_fp_addsub_inst is</_CodeWide><_CodeWide> for inst</_CodeWide><_CodeWide> end for; -- inst</_CodeWide><_CodeWide>end DW_fp_addsub_inst_cfg_inst;</_CodeWide><_CodeWide>-- pragma translate_on</_CodeWide><_CodeWide/><_CodeWide/></_H3DataSheet></TextSection></Article_A></Document></TaggedPDF-doc>