{"patent_id": "10-2023-0139564", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0043196", "출원번호": "10-2023-0139564", "발명의 명칭": "자석 조립체 및 이를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "조규영"}}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치(101)에 있어서,제1 면(210A; 340A), 상기 제1 면과 반대 방향을 향하는 제2 면(210B; 340B), 상기 제1 면과 상기 제2 면 사이에 형성된 공간을 둘러싼 측면(210C; 340C) 및 상기 측면에 형성된 제1 관통 홀(341a) 포함하는 하우징(210;220; 340; 540)상기 하우징의 상기 제1 면에 배치된 디스플레이(201; 310; 501);상기 하우징 내에 상기 디스플레이와 대면하게 배치된 디지타이저(320);상기 제1 관통 홀로부터 제1 축 방향으로 연장 형성되고, 상기 디지타이저와 상기 하우징의 상기 제2 면 사이에배치된 펜 수용부(350; 550); 및상기 펜 수용부 주위에 상기 제1 축 방향으로 나열된 복수 개의 자성 영역들(371, 372, 373; 571, 572, 573)을포함하는 자석 조립체(370; 570)를 포함하고,서로 이웃한 상기 자성 영역들의 극성은 서로 반대되고, 서로 이웃한 두 개의 상기 자성 영역들 중 제1 관통 홀에 더 가깝게 배치된 자성 영역의 자력은 나머지 하나의 자성 영역의 자력과 같거나 더 작은, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 자석 조립체는 상기 디지타이저와 상기 하우징의 상기 제2 면 사이에 배치된, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항 또는 제2 항에 있어서,상기 자석 조립체는, 상기 복수 개의 자성 영역들 중 상기 제1 관통 홀에서 가장 멀리 배치된 제1 자성 영역과적어도 부분적으로 대면 배치된 추가 자성 영역(375; 574)을 더 포함하는, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3 항에 있어서,상기 추가 자성 영역의 자력은 상기 제1 자성 영역의 자력보다 작은, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3 항 또는 제4 항에 있어서,상기 추가 자성 영역은 상기 제1 자성 영역에 대해 상기 제1 축 방향으로 정렬된, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항 내지 제5 항 중 어느 한 항에 있어서,공개특허 10-2025-0043196-3-상기 자석 조립체는, 상기 복수 개의 자성 영역들과 대면하는 차폐 부재(579)를 더 포함하는, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서,상기 자석 조립체의 상기 복수 개의 자성 영역들은 상기 제1 관통 홀에서 가장 멀리 배치된 제1 자성 영역(371;571), 제3 자성 영역(373; 573) 및 상기 제1 자성 영역과 상기 제3 자성 영역 사이에 배치된 제2 자성 영역(372; 572)을 포함하는, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7 항에 있어서,상기 자석 조립체는, 상기 제1 자성 영역과 상기 차폐 부재를 사이에 두고 대면하는 가이드 부재(576)를 더 포함하고, 상기 가이드 부재는 상기 제1 자성 영역이 생성한 자기장의 세기를 증가시키도록 구성된, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7 항 또는 제8 항에 있어서,상기 자석 조립체는, 상기 제2 자성 영역과 상기 차폐 부재를 사이에 두고 상기 제2 자성 영역과 대면하는 추가차폐 부재(578)를 더 포함하고, 상기 추가 차폐 부재는 자기장의 일부를 차폐하도록 구성된, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제7 항 내지 제9 항 중 어느 한 항에 있어서,상기 제2 자성 영역에 대응되는 상기 펜 수용부의 영역의 자기장의 세기는, 제1 자성 영역에 대응되는 상기 펜수용부의 영역의 자기장의 세기보다 작고 제3 자성 영역에 대응되는 상기 펜 수용부의 영역의 자기장의 세기보다 큰, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1 항 내지 제10 항 중 어느 한 항에 있어서,상기 자석 조립체는 서로 이격 배치된 복수 개의 자성 부재들을 더 포함하고, 상기 복수 개의 자성 부재들은 상기 복수 개의 자성 영역에 대응되는, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서,상기 자성 부재들의 상기 제1 축 방향 길이 또는 서로 이웃한 상기 자성 부재들 사이의 간격 중 적어도 하나는일정한, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11 항 또는 제12 항에 있어서,상기 자성 부재들은 상기 제1 관통 홀로부터 멀수록 상기 펜 수용부로부터의 이격 거리가 작아지도록 배치된,공개특허 10-2025-0043196-4-전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제1 항 내지 제10 항 중 어느 한 항에 있어서,상기 자석 조립체는 상기 제1 축 방향으로 연장된 형태의 자석을 포함하고, 상기 복수 개의 자성 영역들은 상기자석의 서로 다른 영역에 형성된, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제1 항 내지 제14 항 중 어느 한 항에 있어서,상기 자석 조립체는 상기 펜 수용부에 디지털 펜(400)을 수납하거나 꺼낼 때 상기 자석 조립체의 자기장에 의해상기 디지털 펜의 잔류 자화가 탈자되도록(demagnetized) 구성된, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "전자 장치(101)에 있어서,제1 면(210A; 340A) 및 상기 제1 면과 반대 방향을 향하는 제2 면(210B; 340B)을 포함하는 하우징(210; 220;340; 540);상기 하우징의 상기 제1 면에 배치된 디스플레이(201; 310; 501);상기 하우징 내에 상기 디스플레이와 대면하게 배치된 디지타이저(320) 및상기 디지타이저와 상기 하우징의 상기 제2 면 사이에 배치된 자석 조립체(370; 5570)로서, 제1 축 방향으로 나열된 복수 개의 자성 영역들(371, 372, 373; 571, 572, 573)을 포함하는 상기 자석 조립체를 포함하고, 서로 이웃한 상기 자성 영역들의 극성은 서로 반대되고, 서로 이웃한 두 개의 상기 자성 영역들 중 제1 관통 홀에 더 가깝게 배치된 자성 영역의 자력은 나머지 하나의 자성 영역의 자력과 같거나 더 작은, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16 항에 있어서,상기 자석 조립체는, 상기 복수 개의 자성 영역들 중 상기 제1 관통 홀에서 가장 멀리 배치된 제1 자성 영역과적어도 부분적으로 대면 배치된 추가 자성 영역(375; 574)을 더 포함하고, 상기 추가 자성 영역의 자력은 상기제1 자성 영역의 자력보다 작은, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17 항에 있어서,상기 자석 조립체는, 상기 복수 개의 자성 영역들과 대면하는 차폐 부재(579); 및 상기 제1 자성 영역과 상기차폐 부재를 사이에 두고 대면하는 가이드 부재(576)를 더 포함하고, 상기 가이드 부재는 상기 제1 자성 영역이생성한 자기장의 세기를 증가시키도록 구성된, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18 항에 있어서,공개특허 10-2025-0043196-5-상기 자석 조립체는, 상기 제1 자성 영역과 서로 이웃한 제2 자성 영역; 및 상기 제2 자성 영역과 상기 차폐 부재를 사이에 두고 상기 제2 자성 영역과 대면하는 추가 차폐 부재(578)를 더 포함하고, 상기 추가 차폐 부재는자기장의 일부를 차폐하도록 구성된, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제16 항 내지 제19 항 중 어느 한 항에 있어서,상기 하우징은, 상기 제1 면과 상기 제2 면 사이에 형성된 공간을 둘러싼 측면(210C; 340C) 및 상기 측면에 형성된 제1 관통 홀(341a)을 더 포함하고,상기 전자 장치는, 상기 제1 관통 홀로부터 제1 축 방향으로 연장 형성되고, 상기 디지타이저와 상기 하우징의상기 제2 면 사이에 배치된 펜 수용부(350; 550)를 더 포함하는, 전자 장치."}
{"patent_id": "10-2023-0139564", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 일 실시예에 따르면, 전자 장치가 제공될 수 있다. 상기 전자 장치는 제1 면 및 상기 제1 면과 반대 방향을 향하는 제2 면, 상기 제1 면과 상기 제2 면 사이에 형성된 공간을 둘러싼 측면 및 상기 측면에 형성 된 제1 관통 홀 포함하는 하우징, 상기 하우징의 상기 제1 면에 배치된 디스플레이, 상기 하우징 내에 상기 디스 플레이와 대면하게 배치된 디지타이저, 상기 제1 관통 홀로부터 제1 축 방향으로 연장 형성되고, 상기 디지타이 저와 상기 하우징의 상기 제2 면 사이에 배치된 펜 수용부 및 상기 펜 수용부 주위에 상기 제1 축 방향으로 나열 된 복수 개의 자성 영역들을 포함하는 자석 조립체를 포함할 수 있다. 서로 이웃한 상기 자성 영역들의 극성은 서로 반대되고, 서로 이웃한 두 개의 상기 자성 영역들 중 제1 관통 홀에 더 가깝게 배치된 자성 영역의 자력은 나머지 하나의 자성 영역의 자력과 같거나 더 작을 수 있다."}
{"patent_id": "10-2023-0139564", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 문서에 개시된 예들은 자석 조립체 및 이를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2023-0139564", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "정보통신 기술과 반도체 기술의 발전으로 인하여 하나의 휴대용 전자 장치에 다양한 기능이 통합되고 있다. 예 를 들면, 전자 장치는 통신 기능뿐만 아니라, 게임과 같은 엔터테인먼트 기능, 음악/동영상 재생과 같은 멀티미 디어 기능, 모바일 뱅킹을 위한 통신 및 보안 기능, 또는 일정 관리 및 전자 지갑의 기능을 구현할 수 있다. 이 러한 전자 장치는 사용자가 편리하게 휴대할 수 있도록 소형화되고 있다. 상술한 정보는 본 개시에 대한 이해를 돕기 위한 목적의 배경 기술(related art)로서 제공될 수 있다. 상술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 적용될 수 있는지에 대하여 어떠한 주장이나 결 정이 제기되지 않는다."}
{"patent_id": "10-2023-0139564", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 실시예에 따르면, 전자 장치가 제공될 수 있다. 상기 전자 장치는 제1 면 및 상기 제1 면과 반대 방향을 향하는 제2 면, 상기 제1 면과 상기 제2 면 사이에 형성된 공간을 둘러싼 측면 및 상기 측면에 형 성된 제1 관통 홀 포함하는 하우징, 상기 하우징의 상기 제1 면에 배치된 디스플레이, 상기 하우징 내에 상기 디스플레이와 대면하게 배치된 디지타이저, 상기 제1 관통 홀로부터 제1 축 방향으로 연장 형성되고, 상기 디지 타이저와 상기 하우징의 상기 제2 면 사이에 배치된 펜 수용부 및 상기 펜 수용부 주위에 상기 제1 축 방향으로 나열된 복수 개의 자성 영역들을 포함하는 자석 조립체를 포함할 수 있다. 서로 이웃한 상기 자성 영역들의 극 성은 서로 반대되고, 서로 이웃한 두 개의 상기 자성 영역들 중 제1 관통 홀에 더 가깝게 배치된 자성 영역의 자력은 나머지 하나의 자성 영역의 자력과 같거나 더 작을 수 있다. 본 개시의 일 실시예에 따르면, 전자 장치가 제공될 수 있다. 상기 전자 장치는 제1 면 및 상기 제1 면과 반대 방향을 향하는 제2 면을 포함하는 하우징, 상기 하우징의 상기 제1 면에 배치된 디스플레이, 상기 하우징 내에 상기 디스플레이와 대면하게 배치된 디지타이저 및 상기 디지타이저와 상기 하우징의 상기 제2 면 사이에 배치 된 자석 조립체를 포함할 수 있다. 상기 자석 조립체는, 제1 축 방향으로 나열된 복수 개의 자성 영역들을 포함 할 수 있다. 서로 이웃한 상기 자성 영역들의 극성은 서로 반대되고, 서로 이웃한 두 개의 상기 자성 영역들 중 제1 관통 홀에 더 가깝게 배치된 자성 영역의 자력은 나머지 하나의 자성 영역의 자력과 같거나 더 작을 수 있 다."}
{"patent_id": "10-2023-0139564", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "첨부된 도면들을 참조한 이하의 설명은 청구범위 및 그 등가물에 의해 정의되는 본 발명의 다양한 실시예들의 포괄적인 이해를 돕기 위해 제공된다. 이하의 설명은 이해를 돕기 위해 다양한 특정 세부 사항들을 포함하나, 이는 단지 예시로 간주되어야 한다. 따라서, 당업자는 본원에 기술된 다양한 실시예들의 다양한 변경들 및 수정 들이 본 개시의 범위 및 사상을 벗어나지 않고 이루어질 수 있음을 인식할 것이다. 또한, 공지된 기능들 및 구성들에 관한 설명은 명확성과 간결성을 위하여 생략될 수 있다. 이하의 설명 및 청구범위에 사용된 용어들 및 단어들은 서지적 의미로 제한되지 않으며, 개시 내용을 명확하고 일관되게 이해하도록 하기 위해 발명자에 의해 사용될 뿐이다. 따라서, 본 발명의 다양한 실시예들에 대한 이하 의 설명은 첨부된 청구범위 및 그 등가물에 의해 정의되는 본 발명을 제한할 목적이 아니라 예시 목적으로만 제 공됨이 당업자에게 명백할 것이다. 단수 형태 \"a\", \"an\" 및 \"the\"는 문맥상 명백하게 달리 지시하지 않는 한 복수의 지시 대상을 포함하는 것으로 이해되어야 한다. 따라서, 예를 들어 \"부품 표면\"에 대한 언급은 이러한 표면들 중 하나 이상에 대한 언급을 포 함한다. 도 1은 본 문서에 개시되는 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스 , 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈 , 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 일 실시예에서, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있 다. 일 실시예에서, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈) 은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세 서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또 는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로 세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능 에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다.메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀 영역로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또 는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈은 하나 이 상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(예: 블 루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통 신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈은 복수의 안테나 들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 일 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 일 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄회로기판, 상기 인쇄회로기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄회로기판의 제2 면(예: 윗 면 또는 측 면) 에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴 퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 일 실시예에 있어서, 외부의 전 자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이 용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치 또는 서버는 제2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 이하의 상세한 설명에서, 전자 장치의 길이 방향, 폭 방향 및/또는 두께 방향이 언급될 수 있으며, 길이 방향은 'Y 축 방향'으로, 폭 방향은 'X 축 방향'으로, 및/또는 두께 방향은 'Z 축 방향'으로 정의될 수 있다. 일 실시 예에서, 구성요소가 지향하는 방향에 관해서는 도면에 예시된 직교 좌표계와 아울러, '음/양(-/+)'이 함께 언급 될 수 있다. 예를 들어, 전자 장치 또는 하우징의 전면은 '+Z 방향을 향하는 면'으로, 후면은 '-Z 방향을 향하 는 면'으로 정의될 수 있다. 일 실시예에서, 전자 장치 또는 하우징 측면은, +X 방향을 향하는 영역, +Y 방향을 향하는 영역, -X 방향을 향하는 영역 및/또는 -Y 방향을 향하는 영역을 포함할 수 있다. 또 일 실시예에서, 'X 축 방향'은 '-X 방향'과 '+X 방향'을 모두 포함하는 의미일 수 있다. 이는 설명의 간결함을 위해 도면에 기재된 직교 좌표계를 기준으로 한 것으로, 이러한 방향이나 구성요소들에 대한 설명이 본 문서에 개시되는 일 실시예 를 한정하지 않음에 유의한다. 예컨대, 전자 장치가 펼쳐진 상태 또는 접힌 상태에 따라 앞서 언급한 전면이나 후면이 향하는 방향은 달라질 수 있으며, 사용자의 파지 습관에 따라 앞서 언급한 방향이 다르게 해석될 수 있 다. 도 2은 본 개시의 일 실시예에 따른 전자 장치의 전면을 나타내는 사시도이다. 도 3는 본 개시의 일 실시예에 따른, 도 2에 도시된 전자 장치의 후면을 나타내는 사시도이다. 도 2 및 도 3의 전자 장치의 구성은 도 1 의 전자 장치의 구성과 전부 또는 일부와 동일할 수 있다. 도 2 및 도 3을 참조하면, 일 실시예에 따른 전자 장치는, 제1 면(또는 전면)(210A), 제2 면(또는 후 면)(210B), 및 제1 면(210A) 및 제2 면(210B) 사이의 공간을 둘러싸는 측면(210C)을 포함하는 하우징을 포함할 수 있다. 일 실시예(미도시)에서는, 하우징은, 도 2의 제1 면(210A), 도 3의 제2 면(210B) 및 측면 (210C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제1 면(210A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플 레이트)에 의하여 형성될 수 있다. 제2 면(210B)은 실질적으로 불투명한 후면 플레이트에 의하여 형성될 수 있다. 상기 후면 플레이트는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(210C)은, 전면 플레이트 및 후면 플레이트와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 구조(또는 \"측면 베젤 구조\")에 의하여 형성될 수 있다. 일 실시예에서는, 후면 플레이트 및 측면 구 조는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다. 도시되지는 않지만, 상기 전면 플레이트는, 가장자리의 적어도 일부에서 상기 후면 플레이트 쪽으로 휘어져 심리스하게(seamless) 연장된 영역(들)을 포함할 수 있다. 일 실시예에서는, 상기 전면 플레이트 (또는 상기 후면 플레이트)가 상기 후면 플레이트(또는 상기 전면 플레이트) 쪽으로 휘어져 연 장된 영역들 중 하나만을, 제1 면(210A)의 일측 가장자리에 포함할 수 있다. 실시예에 따라, 전면 플레이트 또는 후면 플레이트는 실질적으로 평판 형상일 수 있으며, 이 경우, 휘어져 연장된 영역을 포함하지 않을 수 있다. 휘어져 연장된 영역을 포함하는 경우, 휘어져 연장된 영역이 포함된 부분에서 전자 장치의 두께는 다른 부분의 두께보다 작을 수 있다. 일 실시예에 따르면, 전자 장치는, 디스플레이, 적어도 하나의 음향 홀(203, 207, 214)을 포함하는 오디오 모듈(미도시)(예: 도 1의 오디오 모듈), 센서 모듈(예: 도 1의 센서 모듈), 카메라 모듈 (205, 212, 213)(예: 도 1의 카메라 모듈), 키 입력 장치 (예: 도 1의 입력 모듈) 또는 커넥터 홀(208, 209)(예: 도 1의 연결 단자) 중 하나 이상을 포함할 수 있다. 일 실시예에서는, 전자 장치는, 구성요소들 중 적어도 하나(예: 키 입력 장치, 또는 발광 소자)를 생략하거나 다른 구 성요소를 추가적으로 포함할 수 있다. 일 실시예에 따르면, 디스플레이는, 예를 들어, 전면 플레이트의 상당 부분을 통하여 시각적으로 노 출될 수 있다. 일 실시예에서는, 상기 제1 면(210A)을 형성하는 전면 플레이트를 통하여 또는 측면(210C) 의 일부를 통하여 상기 디스플레이의 적어도 일부가 시각적으로 노출될 수 있다. 일 실시예에서는, 디스플레이의 모서리를 상기 전면 플레이트의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 일 실 시예(미도시)에서는, 디스플레이가 시각적으로 노출되는 면적을 확장하기 위하여, 디스플레이의 외곽 과 전면 플레이트의 외곽간의 간격이 대체로 동일하게 형성될 수 있다. 일 실시예(미도시)에서는, 디스플레이의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)를 형성하 고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 음향 홀, 센서 모듈, 카메라 모듈, 및 발광 소자 중 적어도 하나 이상을 포함할 수 있다. 일 실시예(미도시)에서는, 디스플레이의 화면 표 시 영역의 배면에, 음향 홀, 센서 모듈, 카메라 모듈, 지문 센서(미도시), 및 발광 소자 중 적어도 하나 이상을 포함할 수 있다. 일 실시예(미도시)에서는, 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합 되거나 인접하여 배치될 수 있다. 일 실시예에서는, 상기 센서 모듈의 적어도 일부, 및/또는 키 입력 장치 의 적어도 일부가, 측면(210C)에 배치될 수 있다. 일 실시예에 따르면, 오디오 모듈(미도시)은, 마이크 홀 및 음향 홀(207, 214)을 포함할 수 있다. 마이크 홀은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 일 실시예에서는, 소리의 방향을 감 지할 수 있도록 복수개의 마이크가 배치될 수 있다. 일 실시예에 따르면, 음향 홀(207, 214)은, 외부 음향 홀 및 통화용 리시버 홀을 포함할 수 있다. 일 실시예에서는 음향 홀(207, 214)과 마이크 홀이 하 나의 홀로 구현되거나, 음향 홀(207, 214) 없이 오디오 모듈에 스피커가 포함될 수 있다(예: 피에조 스피커). 일 실시예에 따르면, 센서 모듈은, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하 는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은, 예를 들어, 하우징의 제1 면(210A)에 배치된 제1 센서 모듈(예: 근접 센서) 및/또는 제2 센서 모듈(미도시)(예: 지문 센서)을 포함할 수 있다. 실시예에 따라, 하우징의 제2 면(210B)에 배치된 추가적인 센서 모듈이 배치될 수 있다. 상기 지문 센서 (미도시)는 하우징의 제1면(210A)(예: 디스플레이)뿐만 아니라 제2 면(210B) 또는 측면(210C)에 배치 될 수 있다. 전자 장치는, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 일 실시예에 따르면, 카메라 모듈(205, 212, 213)은, 전자 장치의 제1 면(210A)을 향하는 제1 카메라 모듈 , 및 제2 면(210B)을 향하는 제2 카메라 모듈 및/또는 플래시(flash)를 포함할 수 있다. 예를 들어, 제1 카메라 모듈 및/또는 제2 카메라 모듈은 하나 또는 복수의 렌즈들, 이미지 센서 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 일 실시예에 따르면, 카메라 모듈들(205, 212) 중 일부 카메라 모듈 및/또는 일부 센서 모듈(예: 센서 모듈)은 디스플레이의 적어도 일부를 통해 외부로 노출되도 록 배치될 수 있다. 일 실시예에 따르면, 제1 카메라 모듈은 디스플레이의 배면에 형성된 홀 또는 리 세스의 내부에 배치되는, 펀치 홀(punch hole) 카메라를 포함할 수 있다. 예를 들어, 제1 카메라 모듈은 전자 장치의 내부에서 디스플레이를 통해 전자 장치의 제1 면(210A)(또는 전면)을 향해 입사된 빛의 적어도 일부를 수신할 수 있다. 일 실시예에 따르면, 제2 카메라 모듈은 렌즈가 전자 장치의 제2 면(210B)(또는 후면)으로 노출되도 록 하우징 내부에 배치될 수 있다. 예를 들어, 카메라 모듈은 인쇄 회로 기판(예: 도 4의 인쇄 회로 기판(240a))에 전기적으로 연결될 수 있다. 예를 들어, 플래시는, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 일 실시예에서는, 한 개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치의 한 면에 배치될 수 있다. 일 실시예에서, 플래시는 적외선을 방사할 수 있다. 예를 들어, 플래시에서 방사되어 피사체에 의해 반사된 적외선은 하우징의 제2 면(210B)에 배치된 센 서 모듈(미도시)을 통해 수신될 수 있다. 전자 장치 또는 프로세서(예: 도 1의 프로세서)는 상기 센 서 모듈에서 적외선이 수신된 시점에 기반하여 피사체의 심도 정보를 검출할 수 있다. 일 실시예에 따르면, 키 입력 장치는, 하우징의 측면(210C)에 배치될 수 있다. 일 실시예에서는, 전 자 장치는 상기 언급된 키 입력 장치 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치는 디스플레이 상에 소프트 키 등 다른 형태로 구현될 수 있다. 일 실시예에서, 키 입력 장 치는 하우징의 제2 면(210B)에 배치된 센서 모듈을 포함할 수 있다. 일 실시예에 따르면, 발광 소자는, 예를 들어, 하우징의 제1 면(210A)에 배치될 수 있다. 발광 소자 는, 예를 들어, 전자 장치의 상태 정보를 광 형태로 제공할 수 있다. 일 실시예에서는, 발광 소자 는, 예를 들어, 카메라 모듈의 공정과 연동되는 광원을 제공할 수 있다. 발광 소자는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다. 일 실시예에 따르면, 커넥터 홀(208, 209)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터 (예: USB 커넥터)를 수용할 수 있는 제1 커넥터 홀, 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제2 커넥터 홀(예: 이어폰 잭)을 포함할 수 있다. 도 4는 본 개시의 일 실시예에 따른, 전자 장치의 전면 분해 사시도이다. 도 5는 본 개시의 일 실시예에 따른, 전자 장치의 후면 분해 사시도이다. 도 4 및 도 5를 참조하면, 전자 장치(예: 도 1의 전자 장치 및/또는 도 2 또는 도 3의 전자 장치 )는, 디스플레이(예: 도 2의 디스플레이), 전면 플레이트(예: 도 2의 전면 플레이트 ), 지지 구조(예: 브라켓), 측면 베젤 구조(또는 측면 베젤 구조), 카메라 모듈(예: 도 1 의 카메라 모듈), 적어도 하나의 인쇄 회로 기판(또는 기판 조립체)(240a, 240b), 배터리(예: 도 1의 배터리), 후면 케이스(rear case), 안테나(미도시)(예: 도 1의 안테나 모듈) 및/또는 후면 플 레이트(예: 도 3의 후면 플레이트)를 포함할 수 있다. 일 실시예에 따르면, 복수의 인쇄 회로 기판들 (240a, 240b)을 포함할 때, 전자 장치는 적어도 하나의 가요성 인쇄 회로 기판(240c)을 포함함으로써 서로 다른 인쇄 회로 기판을 전기적으로 연결할 수 있다. 예를 들어, 인쇄 회로 기판(240a, 240b)은 배터리보다 상측(예: +Y축 방향)에 배치된 제1 회로기판(240a)과 하측에 배치된 제2 회로기판(240b)(예: -Y축 방향)을 포함 할 수 있으며, 가요성 인쇄 회로 기판(240c)은 제1 회로기판(240a)과 제2 회로기판(240b)을 전기적으로 연결할 수 있다. 일 실시예에 따르면, 전자 장치는, 구성요소들 중 적어도 하나(예: 지지 구조, 후면 케이스 또 는 가요성 인쇄 회로 기판(240c))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치의 구성요소들 중 적어도 하나는, 도 2 또는 도 3의 전자 장치의 구성요소들 중 적어도 하나와 동일 또는 유 사할 수 있으며, 중복되는 설명은 이하 생략한다. 일 실시예에서, 지지 구조는 적어도 일부분이 평판 형상으로 제공될 수 있다. 일 실시예에서, 지지 구조 는 전자 장치 내부에 배치되어 측면 베젤 구조와 연결되거나 측면 베젤 구조와 일체로 형 성될 수 있다. 예를 들어, 지지 구조는, 도전성 물질 및/또는 비도전성 물질(예: 폴리머)로 형성될 수 있 다. 지지 구조가 적어도 부분적으로 금속과 같은 도전성 물질을 포함하는 경우, 측면 베젤 구조 또는 지지 구조의 일부는 안테나로서 기능할 수 있다. 지지 구조는, 서로 반대 방향을 향하는 두 면을 포 함할 수 있다. 지지 구조의 상기 두 면 중 일 면에 디스플레이가 배치될 수 있고, 타 면에 인쇄 회로 기판(240a, 240b)이 배치될 수 있다. 일 실시예에 따르면, 지지 구조 및 측면 베젤 구조는 조합되어 전면 케이스(front case) 또는 하우징 으로 칭해질 수 있다. 일 실시예에 따르면, 하우징은 대체로 인쇄 회로 기판(240a, 240b)이나 배터리 와 같은 전기/전자 부품을 수용, 보호 또는 배치하기 위한 구조물로서 이해될 수 있다. 일 실시예에서, 하 우징은 전자 장치의 외관에서 사용자가 시각적으로 또는 촉각적으로 인지할 수 있는 구조물, 예를 들 면, 측면 베젤 구조, 전면 플레이트 및/또는 후면 플레이트를 포함하는 것으로 이해될 수 있다. 일 실시예에서, 하우징의 전면 또는 후면이라 함은, 도 2의 제1 면(210A) 또는 도 3의 제2 면(210B)을 언 급한 것일 수 있다. 일 실시예에서, 지지 구조는 전면 플레이트(예: 도 2의 제1 면(210A))와 후면 플 레이트(예: 도 3의 제2 면(210B)) 사이에 배치되며, 인쇄 회로 기판(240a, 240b) 또는 카메라 모듈 과 같은 전기/전자 부품을 배치하기 위한 구조물로서 기능할 수 있다. 이하의 상세한 설명에서, 전자 장치(10 1)의 카메라 모듈은 대체로 전자 장치의 제2 면(210B)을 통해 입사된 빛을 수신하는 구성을 포함하는 것으로 예시될 수 있으나, 전자 장치는 디스플레이의 적어도 일부를 통해 외부로 노출되도록 배치된 카메라 모듈(예: 도 2의 카메라 모듈) 및/또는 센서 모듈(예: 도 2의 센서 모듈)를 더 포함할 수 있 다, 일 실시예에 따르면, 카메라 모듈은 적어도 하나의 카메라 모듈, 예를 들어, 도 4 및 도 5에 도시된 복수 개의 카메라 모듈들 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 카메라 모듈은 인쇄 회로 기판 (240a, 240b)에 인접한 위치에서, 지지 구조의 일부에 배치될 수 있다. 일 실시예에서, 카메라 모듈 은 적어도 부분적으로 후면 케이스(예: 상측 후면 케이스(250a))에 의해 감싸질 수 있다. 일 실시예에 따 르면, 카메라 모듈은 전자 장치의 내부에서 광학 홀 또는 전자 장치의 후면(예: 도 3의 제2 면 (210B))에 배치된 커버 윈도우(232, 233)(들)를 통해 입사된 빛의 적어도 일부를 수신할 수 있다. 일 실시예에 따르면, 카메라 모듈은 대체로 커버 윈도우(들)(232, 233) 중 어느 하나와 정렬될 수 있다. 일 실시예에 따르면, 인쇄 회로 기판(240a, 240b)에는 집적회로 칩 형태로 구현된 회로 장치(예: 프로세서), 통 신 모듈(예: 도 1의 통신 모듈), 전력 관리 모듈(예: 전력 관리 모듈) 또는 메모리(예: 도 1의 메모 리), 인터페이스(예: 도 1의 인터페이스)나 각종 전기/전자 부품이 배치될 수 있다. 프로세서(예: 도 1의 프로세서)는, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센 서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이 스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다. 실시예에 따라, 인쇄 회로 기판(240a, 240b)은 후면 케이스로부터 전자기 차폐 환경을 제공받을 수 있다. 일 실시예에 따르면, 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로 서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리의 적어도 일부는, 예를 들어, 인쇄 회로 기판(240a, 240b)과 실질적으로 동일 평면 상에 배치될 수 있다. 배터리는 전자 장치 내부에 일체로 배치될 수 있고, 전자 장치와 탈부착 가능하게 배치될 수도 있다. 일 실시예에 따르면, 후면 케이스는, 상측 후면 케이스(250a)와 하측 후면 케이스(250b)를 포함할 수 있다. 일 실시예에서, 상측 후면 케이스(250a)는 지지 구조의 일부와 함께 인쇄 회로 기판(240a, 240b)(예: 제1 회로기판(240a))을 감싸게 배치될 수 있다. 예를 들어, 상측 후면 케이스(250a)는 제1 회로기판 (240a)을 사이에 두고 지지 구조와 마주보게 배치될 수 있다. 일 실시예에서 따르면, 하측 후면 케이스(250b)는 인터페이스(예: USB 커넥터, SD 카드/MMC 커넥터, 또는 오디 오 커넥터)를 비롯한 여러 전기/전자 부품을 배치할 수 있는 구조물로서 활용될 수 있다. 일 실시예에 따르면, 도시되지 않은 추가의 인쇄 회로 기판에 인터페이스(예: USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥 터)와 같은 전기/전자 부품이 배치될 수 있다. 이 경우, 하측 후면 케이스(250b)는 지지 구조의 다른 일부 와 함께 추가의 인쇄 회로 기판(미도시)을 감싸게 배치될 수 있다. 예를 들어, 도시되지 않은 추가의 인쇄 회로 기판 또는 하측 후면 케이스(250b)에 배치된 인터페이스는 도 2의 음향 홀 또는 커넥터 홀(208, 209)에 상 응하게 배치될 수 있다. 일 실시예에 따르면, 안테나(미도시)는, 예를 들면, 레이저 다이렉트 스트럭처링(laser direct structuring) 공 법을 통해 후면 케이스의 표면에 구현된 도전체 패턴을 포함할 수 있다. 일 실시예에서, 안테나는 박막 필 름의 표면에 형성된 인쇄 회로 패턴을 포함할 수 있으며, 박막 필름 형태의 안테나는 후면 플레이트와 배 터리 사이에 배치될 수 있다. 안테나는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나는, 예를 들어, 외부 장 치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 일 실시예에서는, 지지 구조 및/또는 측면 베젤 구조의 일부 또는 그 조합에 의하여 다른 안테나 구조가 형성될 수 있다. 도 6은 본 개시의 일 실시예에 따른, 디지털 펜의 동작을 설명하기 위한 도면이다. 도 7은 본 개시의 일 실시예 에 따른, 디지털 펜을 도시하는 블록도이다. 도 6을 참조하면, 전자 장치는 디스플레이, 디지타이저 및 금속 시트를 포함할 수 있다. 도 6의 전자 장치 및 디스플레이의 구성은 도 2 내지 도 5의 전자 장치 및 디스플레이(201; 220)의 구성과 전부 또는 일부와 동일할 수 있다. 일 실시예에 따르면, 디지타이저는 디지털 펜(예: 전자기 유도체)의 입력을 감지하기 위한 패널일 수 있다. 디지타이저는 전자기 유도 패널로 지칭될 수 있다. 상기 디지털 펜은 EMR(electro-magnetic resonance), AES(active electrical stylus), 또는 ECR(electric coupled resonance) 방식을 사용하여 전자 장 치에 입력을 제공할 수 있다. 상기 디지털 펜은 스타일러스로 지칭될 수 있다. 예를 들어, 디지타이 저는 회로 기판(예: 인쇄 회로 기판 또는 가요성 인쇄 회로 기판) 및 상기 회로 기판 내에 위치한 복수의 코일들을 포함할 수 있다. 디지타이저의 상기 복수의 코일들은 자기장을 발생시킬 수 있다. 디지털 펜 은 디지타이저로부터 발생된 자기장에 기초하여 공진될 수 있고, 공진에 의하여 디지털 펜의 코일에 자기장이 형성될 수 있다. 디지털 펜으로부터 형성된 자기장에 의하여, 디지타이저의 코일들로부터 전류가 출력될 수 있다. 전자 장치는 디지타이저의 복수 개의 코일들로부터 출력된 채널 별 전류의크기(예: 변환된 디지털 값들)에 기반하여, 디지털 펜의 위치를 확인(또는 감지)할 수 있다. 일 실시예에 따르면, 디지타이저는 송신 패턴이 형성된 패턴 층 및 수신 패턴이 형성된 패턴 층을 포함할 수 있다. 송신 패턴 및 수신 패턴층은 상호 적층되어, 전자기장을 생성 또는 감지할 수 있다. 전자 장치는 디지타이저를 이용하여, EMR 방식을 통해 디지털 펜으로부터 발생되는 자기장을 검출하고, 디지털 펜 의 접근, 클릭 또는 드래그와 같은 다양한 모션을 감지할 수 있다. 일 실시예에 따르면, 디지타이저 는 디지털 펜의 움직임에 기초하여 자기장을 발생시킬 수 있는 코일들을 포함할 수 있다. 예를 들어, 디지 타이저는 디스플레이를 향하는 코일 및 금속 시트(예: 도 6의 금속 시트)의 흡수체 층을 향하는 코일을 포함할 수 있다. 일 실시예에 따르면, 디지타이저는 디스플레이의 일부로서 지칭될 수 있다. 예를 들어, 디스플레이 및 디지타이저는 하나의 모듈화된 부품(예: 디스플레이 어셈블리)으로 제공될 수도 있다. 일 실시예에 따르면, 금속 시트는 균일한 인덕턴스를 제공할 수 있다. 예를 들어, 금속 시트는 금속 (예: 구리)을 포함하고, 와전류(eddy current)로 인한 상쇄 간섭을 감소시킬 수 있다. 예를 들어, 금속 시트 는 디지타이저를 지난 자기장의 적어도 일부를 금속 시트의 내부에 흐르게 함으로써, 디지타이 저에 발생되는 와전류를 감소시킬 수 있다. 예를 들어, 금속 시트는 디스플레이 및/또는 디지타 이저를 지지할 수 있다. 예를 들어, 금속 시트는 지지 시트 또는 지지 플레이트로 지칭될 수도 있다. 일 실시예에 따르면, 금속 시트는 디지털 펜의 입력(예: 근접)을 감지하기 위한 감도를 향상시키기 위한 흡수체 층을 포함할 수 있다. 예를 들어, 흡수체 층은 디지타이저의 아래(-Z 방향)에 위치할 수 있다. 예를 들어, 흡수체 층은 디지털 펜의 코일의 인덕턴스를 증가시킬 수 있다. 예를 들어, 흡수체 층은 코일의 인덕턴스를 증가시키기 위하여 지정된 투자율 및/또는 두께를 가질 수 있다. 일 실시예에 따 르면, 흡수체 층은 디지타이저의 전자기 간섭을 감소시킬 수 있다. 예를 들어, 흡수체 층은 금속 자성체 분말(magnetic metal powder)을 포함할 수 있다. 예를 들어, 흡수체 층은 디지타이저의 아래에 도포된 금 속 자성체 분말의 층으로 지칭될 수 있다. 흡수체 층은 디지털 펜으로부터 입력되는 신호 이외에 하우징(예: 도 4의 하우징) 내에 위치한 전자 부품의 자기장의 디지타이저로 전달되는 크기를 감소시킬 수 있다. 디 지타이저로 전달되는 전자 장치 내부에 위치한 전자 부품의 자기장이 감소됨으로써, 디지타이저(32 0)의 노이즈가 감소될 수 있다. 일 실시예에 따르면, 흡수체 층은 고주파 흡수체 층으로 지칭될 수 있다. 일 실시예에 따르면, 디지털 펜은 디지타이저에서 발생된 자기장에 반응할 수 있다. 예를 들어, 디지 털 펜은 디지타이저에서 발생된 자기장에 기초하여 공진되도록 구성된 코일을 포함할 수 있다. 디지털 펜은 코일의 공진을 이용하여 자기장을 발생시킬 수 있다. 디지타이저는 디지털 펜(40 0)에서 발생된 자기장에 기초하여 전류를 출력할 수 있다. 예를 들어, 코일은 페라이트 소재에 전선이 권 선된 형태일 수 있다. 일 실시예에 따르면, 디지털 펜은 커패시터를 이용하여 전력을 저장할 수 있다. 예를 들어, 디지털 펜 은 적어도 하나의 가변 커패시터 및 적어도 하나의 고정 커패시터를 포함할 수 있다. 일 실시예에 따르면, 전자 장치의 메모리(예: 도 1의 메모리)는 간섭이 없는 상태의 디지털 펜 의 동작에 대한 캘리브레이션(calibaration) 값을 저장할 수 있다. 전자 장치의 프로세서(예: 도 1의 프로 세서)는 상기 메모리에 저장된 캘리브레이션 값을 이용하여 디지털 펜의 입력을 판단할 수 있다. 다만, 디지털 펜에는 외부 자기장 의한 자기장 간섭이 발생하면, 전자 장치의 프로세서의 디지털 펜의 위치 판단의 정확도가 감소될 수 있다. 본 개시에서, 디지털 펜에 발생하는 자기장 간섭 은, 코일의 인덕턴스가 디지털 펜 외부 자기장에 의해 변경되면서, 1/ 로 정의되는 공진주파 수에 변화가 발생하여 디지털 펜가 오작동하는 현상으로 정의할 수 있다. 여기서, 디지털 펜이 노출 되는 외부 자기장은 전자 장치에 존재하는 자석과 같은 주변의 자석으로부터 발생한 자기장을 지칭할 수 있다. 예를 들어, 디지털 펜의 코일의 인덕턴스 값은 코일이 페라이트 소재에 권선된 형상 및/또는 주 변 물질(예: 페라이트 및 금속 시트)의 투자율에 따라 결정될 수 있다. 예를 들어, 자기장 간섭으로 인덕 턴스가 증가되면, 커패시턴스가 증가된 것으로 감지되어 디지타이저에 디지털 펜으로 클릭하거나 필 기하지 않아도 입력되는 오작동이 발생할 수 있다. 반대로, 자기장 간섭으로 인덕턴스가 감소되면, 커패시턴스 가 감소된 것으로 감지되어 디지타이저에 디지털 펜으로 필기하여도 입력되지 않는 오작동이 발생할 수 있다. 예를 들어, 디지털 펜의 코일에 발생하는 오차는 약 0.2 uH을 초과하는 경우 사용자가 인지 가능할 수 있다. 예를 들어, 전자 장치의 프로세서는 메모리(예: 도 1의 메모리)에 저장된 캘리브레이션 값을 이용하여 약 0.2 uH 내지 약 1 uH의 편차를 보정할 수 있다. 예를 들어, 디지털 펜의 코일(예: 코일의 페라이트)은 주변 자석에 인접했다가 떨어지면서 자화 (magnetization)될 수 있다. 예를 들어, 코일이 자화된 상태에서 주변 자석에 다시 인접할 때, 코일 의 자화로 인한 자기장 간섭 및 그에 따른 디지털 펜의 오작동 현상이 강화될 수 있다. 예를 들어, 코일 이 자화된 극성(예: N극 또는 S극)과 같은 극성 외부 자기장에 노출되는 경우, 자기장 간섭이 강화될 수 있다. 주변 자석의 자기장이 코일이 자화된 극성과 같은 방향인 경우, 자기장 간섭이 더 커질 수 있다. 예를 들어, 자화된 코일(예: 코일의 페라이트)에 세기가 점차 감소하는 자기장을 +방향 및 -방향으로 번갈아 인가하는 방식으로 코일을 탈자(demagnetization)시킬 수 있다. 구체적으로는, 예를 들어, +10의 세기로 자화된 코일에 -9 로 자화키시는 자기장을 인가, +8 만큼 자화시키는 자기장을 인가, -7 만큼 자화 시키는 자기장을 인가하는 방식으로 반대 방향의 자기장을 번갈아 인가함으로써 코일을 잔류 자력 (residual magnetism)이 0에 가까워지게 탈자시킬 수 있다. 후술하는 바와 같이, 본 개시의 일 실시예에 따르면, 전자 장치는 디지털 펜의 잔류 자화를 탈자하기 위한 자석 조립체(예: 도 9a 및 도 9b의 자 석 조립체)를 포함할 수 있다. 도 7은 본 개시의 일 실시예에 따른, 디지털 펜을 도시하는 블록도이다. 도 7을 참조하면, 디지털 펜은, 프로세서, 메모리, 공진 회로, 충전 회로, 배터리, 통신 회로, 안테나 및 /또는 트리거 회로를 포함할 수 있다. 어떤 실시예들에서는, 상기 디지털 펜의 프로세서, 공진 회로의 적어도 일부, 및/또는 통신 회로의 적어도 일부는 인쇄회로기판 상에 또는 칩 형태로 구성될 수 있다. 상기 프로세서, 공진 회로 및/또는 통신 회로는 메모리, 충전 회로, 배터리 , 안테나 또는 트리거 회로와 전기적으로 연결될 수 있다. 일 실시예에 따르면, 디지털 펜(40 0)은, 공진 회로와 버튼만으로 구성될 수도 있다. 상기 프로세서는, 커스터마이즈드(customized) 하드웨어 모듈 또는 소프트웨어(예를 들어, 어플리케이션 프로그램)를 실행하도록 구성된 제너릭(generic) 프로세서를 포함할 수 있다. 상기 프로세서는, 디지털 펜(40 0)에 구비된 다양한 센서들, 데이터 측정 모듈, 입출력 인터페이스, 디지털 펜의 상태 또는 환경을 관리하 는 모듈 또는 통신 모듈 중 적어도 하나를 포함하는 하드웨어적인 구성 요소(기능) 또는 소프트웨어적인 요소 (프로그램)를 포함할 수 있다. 상기 프로세서는 예를 들어, 하드웨어, 소프트웨어 또는 펌웨어(firmware) 중 하나 또는 둘 이상의 조합을 포함할 수 있다. 일 실시 예에 따르면, 프로세서는 공진 회로를 통 해 전자 장치(예: 도 1 내지 도 6의 전자 장치)의 디스플레이 모듈(예: 도 1의 디스플렝 모듈)에 포 함된 디지타이저로부터 발생되는 전자기장 신호에 상응하는 근접 신호를 수신할 수 있다. 상기 근접 신호 가 확인되면, 전자기 공명 방식(electro-magnetic resonance, EMR) 입력 신호를 전자 장치로 전송하도록 공진 회로를 제어할 수 있다. 상기 메모리는 디지털 펜의 동작에 관련된 정보를 저장할 수 있다. 예를 들어, 상기 정보는 상기 전 자 장치와의 통신을 위한 정보 및 디지털 펜의 입력 동작에 관련된 주파수 정보를 포함할 수 있다. 상기 공진 회로는, 코일(coil), 인덕터(inductor) 또는 캐패시터(capacitor) 중 적어도 하나를 포함할 수 있다. 상기 공진 회로는, 상기 디지털 펜이 공진 주파수를 포함하는 신호를 생성하는데 이용될 수 있다. 예를 들어, 상기 신호 생성을 위해, 디지털 펜은 EMR(electro-magnetic resonance) 방식, AES(active electrostatic) 방식, 또는 ECR(electrically coupled resonance) 방식 중 적어도 하나를 이용할 수 있다. 디지털 펜이 EMR 방식에 의하여 신호를 전송하는 경우, 디지털 펜은 전자 장치의 유도 성 패널(inductive panel)로부터 발생되는 전자기장(electromagnetic field)에 기반하여, 공진 주파수를 포함 하는 신호를 생성할 수 있다. 디지털 펜이 AES 방식에 의하여 신호를 전송하는 경우, 디지털 펜은 전 자 장치와 용량 결합(capacity coupling)을 이용하여 신호를 생성할 수 있다. 디지털 펜이 ECR 방식 에 의하여 신호를 전송하는 경우, 디지털 펜은 전자 장치의 용량성(capacitive) 장치로부터 발생되는 전기장(electric field)에 기반하여, 공진 주파수를 포함하는 신호를 생성할 수 있다. 일 실시 예에 따르면, 상기 공진 회로는 사용자의 조작 상태에 따라 전자기장의 세기 또는 주파수를 변경시키는데 이용될 수 있 다. 예를 들어, 상기 공진 회로는, 호버링 입력, 드로잉 입력, 버튼 입력 또는 이레이징 입력을 인식하기 위한 주파수를 제공할 수 있다. 상기 충전 회로는 스위칭 회로에 기반하여 공진 회로와 연결된 경우, 공진 회로에서 발생되는 공진 신호를 직류 신호로 정류하여 배터리에 제공할 수 있다. 일 실시 예에 따르면, 디지털 펜은 충전 회로에서 감지되는 직류 신호의 전압 레벨을 이용하여, 보호 커버(예: 도 5의 보호 커버)에 디지 털 펜이 삽입되었는지 여부를 확인할 수 있다. 상기 배터리는 디지털 펜의 동작에 요구되는 전력을 저장하도록 구성될 수 있다. 상기 배터리는, 예 를 들어, 리튬-이온 배터리, 또는 캐패시터를 포함할 수 있으며, 충전식 또는 교환식 일 수 있다. 일 실시 예에 따르면, 배터리는 충전 회로로부터 제공받은 전력(예를 들어, 직류 신호(직류 전력))을 이용하여 충 전될 수 있다. 상기 통신 회로는, 디지털 펜과 전자 장치(예: 도 1의 전자 장치)의 통신 모듈(예: 도 1의 통신 모듈) 간의 무선 통신 기능을 수행하도록 구성될 수 있다. 일 실시 예에 따르면, 통신 회로는 근거리 통신 방식을 이용하여 디지털 펜의 상태 정보 및 입력 정보를 전자 장치로 전송할 수 있다. 예를 들 어, 통신 회로는 트리거 회로를 통해 획득한 디지털 펜의 방향 정보(예: 모션 센서 데이터), 마 이크로 폰을 통해 입력된 음성 정보 또는 배터리의 잔량 정보를 전자 장치로 전송할 수 있다. 일 예 로, 근거리 통신 방식은 블루투스, BLE(bluetooth low energy) 또는 무선랜 중 적어도 하나를 포함할 수 있다. 상기 안테나는 신호 또는 전력을 외부(예를 들어, 상기 전자 장치)로 송신하거나 외부로부터 수신하 는데 이용될 수 있다. 일 실시 예에 따르면, 디지털 펜은, 복수의 안테나들을 포함할 수 있고, 이들 중에, 통신 방식에 적합한 적어도 하나의 안테나를 선택할 수 있다. 상기 선택된 적어도 하나의 안테나 를 통하여, 통신 회로는 신호 또는 전력을 외부 전자 장치와 교환할 수 있다. 상기 트리거 회로는 적어도 하나의 버튼 또는 센서 회로를 포함할 수 있다. 일 실시 예에 따르면, 프로세 서는 디지털 펜의 버튼의 입력 방식(예를 들어, 터치 또는 눌림) 또는 종류(예를 들어, EMR 버튼 또 는 BLE 버튼)를 확인할 수 있다. 일 실시 예에 따르면, 센서 회로는 디지털 펜의 내부의 작동 상태 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 예를 들어, 센서 회로는 모션 센서, 배터리 잔량 감지 센서, 압력 센서, 광 센서, 온도 센서, 지자계 센서, 생체 센서 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따르면, 트리거 회로는 버튼의 입력 신호 또는 센서를 통한 신호를 이용하여 전자 장 치로 트리거 신호를 전송할 수 있다. 도 7의 공진 회로 및 배터리의 구성은 도 6의 코일 및 커패시터(402, 403)의 구성과 전부 또는 일부와 동일할 수 있다. 도 8은 본 개시의 일 실시예에 따른 전자 장치의 사시도이다. 도 9a는 일 실시예에 따른 도 8a의 선 A-A에 따른 측단면도이다. 도 9b는 펜 도 9a는 일 실시예에 따른 도 8a의 선 A-A에 따른 측단면도이다. 도 10a는 도 9a의 자석 조립체에 의한 자기장을 설명하기 위한 도면이다. 도 10b는 도 9b의 자석 조립체에 의한 자기장을 설명하 기 위한 도면이다. 도 8의 전자 장치의 구성의 전부 또는 일부는 도 1 내지 도 6의 전자 장치의 구성과 동일하거나 유사 할 수 있다. 도 8 내지 도 9b를 참조하면, 일 실시예에서, 전자 장치는 하우징(예: 도 2 및 도 3의 하우징, 도 4 및 도 5의 하우징 및/또는 도 6의 하우징), 디스플레이(예: 도 2 내지 도 5의 디스플레이 ), 디지타이저(예: 도 6의 디지타이저), 금속 시트(예: 도 6의 금속 시트) 및 펜 수 용부 및 자석 조립체를 포함할 수 있다. 디지털 펜(예: 도 6의 디지털 펜)은 사용 중에 주 변 자석에 의해 자화(magnetization)될 수 있다. 후술하는 바와 같이, 본 개시의 일 실시예에 따르면, 자화된 디지털 펜을 펜 수용부에 대해 수납 또는 분리하는 사용 과정에서, 디지털 펜이 자석 조립체 의 자기장(또는 감쇄 자기장)에 노출됨으로써 탈자(demagnetization)될 수 있다. 자석 조립체에 의한 디지털 펜의 탈자 기능에 의하면 자화된 디지털 펜의 자기장 간섭으로 인한 디지털 펜의 입력 오작동 현상이 억제될 수 있다. 일 실시예에 따르면, 전자 장치의 하우징은 제1 면(340A)(예: 도 2의 제1 면(210A)), 상기 제1 면 (340A)과 반대 방향을 향하는 제2 면(340B)(예: 도 3의 제2 면(210B)) 및 상기 제1 면(340A)와 상기 제2 면 (340B) 사이의 공간을 둘러싼 측면(340C)를 포함할 수 있다. 일 실시예에 따르면, 하우징은 적어도 일부분 이 실질적으로 투명한 전면 플레이트(예: 도 2의 전면 플레이트)(예: 다양한 코팅 레이어들을 포함하는 글 라스 플레이트, 또는 폴리머 플레이트)를 포함할 수 있고, 상기 제1 면(340A)은 상기 전면 플레이트에 의하여 형성될 수 있다. 일 실시예에 따르면, 하우징은 후면 플레이트(예: 도 3의 후면 플레이트)를 포함할 수 있고, 제2 면(340B)은 상기 후면 플레이트에 의하여 형성될 수 있다. 일 실시예에 따르면, 하우징은 전 자 장치의 내부에 배치되고 전자 장치의 전기/전자 부품(예: 인쇄 회로 기판)을 지지하기 위한 지지구조를 포함할 수 있다. 일 실시예에 따르면 측면 구조는 하우징의 측면 일 실시예에 따르면, 하우징은 측면(340C)에 형성된 제1 관통 홀(341a)을 포함할 수 있다. 제1 관통 홀(341a)은 전자 장치의 상기 펜 수용부에 연 결될 수 있다. 도 8에는 제1 관통 홀(341a)이 전자 장치의 상단부(예: +Y 방향 측면(340C))에 위치된 것으 로 예시되었으나, 본 개시에서 제1 관통 홀(341a)의 위치는 변경될 수 있다. 예를 들어, 제1 관통 홀(341a)은 전자 장치 좌우 단부(예: X 축 방향 측면(340C))에 위치할 수도 있다. 일 실시예에 따르면, 전자 장치의 펜 수용부는 전자 장치 외부의 디지털 펜을 수용하도록 형성될 수 있다. 예를 들어, 디지털 펜은 펜 수용부에 수납 또는 펜 수용부로부터 도 9a의 화살 표 방향으로 분리될 수 있다. 일 실시예에 따르면, 펜 수용부는 디지타이저(또는 금속 시트)와 하우징의 제2 면(340B) 사이에 배치될 수 있다. 일 실시예에 따르면, 펜 수용부는 하우징의 지 지 구조에 형성될 수 있다. 펜 수용부는 제1 관통 홀(341a)로부터 지지 구조에 제1 축 방향(예: Y 축 방향)으로 연장 형성된 공간일 수 있다. 본 개시에서 펜 수용부의 배치 및 형태는 변경될 수 있다. 예를 들어, 제1 관통 홀(341a)은 전자 장치 좌우 단부(예: X 축 방향 측면(340C))에 위치하고, 펜 수용부 는 측 방향(예: X 축 방향)으로 연장된 형태일 수 있다. 일 실시예에 따르면, 전자 장치의 자석 조립체는 상기 펜 수용부 주위에 상기 제1 축 방향(예: Y 축 방향)으로 나열 또는 배열된 복수 개의 자성 영역들(371, 372, 373)을 포함할 수 있다. 일 실시예에 따르면, 자 석 조립체의 자성 영역들(371, 372, 373) 중 서로 이웃한 상기 자성 영역들(371, 372, 373)의 극성(예: N 극 또는 S극)은 서로 반대될 수 있다. 서로 이웃한 두 개의 상기 자성 영역들(371, 372, 373) 중 하우징의 제1 관통 홀(341a)에 더 가깝게 배치된 자성 영역(371, 372)의 자력은 나머지 하나의 자성 영역(372, 373)의 자 력과 같거나 더 작을 수 있다. 일 실시예에 따르면, 자석 조립체의 자성 영역들(371, 372, 373)은 펜 수용부와 하우징의 제2 면(340B) 사이에 배치될 수 있다. 예를 들어, 자석 조립체의 자성 영역들(371, 372, 373)이 디지타이저 로부터 멀리 배치됨에 따라 자성 영역들(371, 372, 373)로 인한 디지타이저에 대한 자기장 간섭이 저 감 또는 방지될 수 있다. 도 9a 및 도 9b를 참조하면, 일 실시예에 따르면, 자석 조립체의 자성 영역들(371, 372, 373)은 하우징 의 제1 관통 홀(341a)에서 가장 멀리 배치된 제1 자성 영역, 상기 제3 자성 영역 및 상기 제1 자성 영역과 상기 제3 자성 영역 사이에 배치된 제2 자성 영역을 포함할 수 있다. 일 실시예에 따르면, 제3 자성 영역, 제2 자성 영역 및 제1 자성 영역으로 갈수록 자력 또는 자기장의 세기 가 점차 증가할 수 있다. 일 실시예에 따르면, 제1 자성 영역의 자성은 제2 자성 영역의 자성과 반대 될 수 있고, 제2 자성 영역의 자성은 제3 자성 영역의 자성과 반대될 수 있다. 예를 들어, 자성 영역 들(371, 372, 373)은 서로 이격 배치될 수 있다. 예를 들어, 자성 영역들(371, 372, 373)의 이격 거리는 일정하 거나 다양하게 설정될 수 있다. 본 개시에서, 자성 영역들(371, 372, 373)의 개수, 형태 및 배치는 제한적이지 않으며 변경될 수 있다. 일 실시예에 따르면, 디지털 펜(예: 도 6의 디지털 펜)은 주변 자석에 의해 자화(magnetization)될 수 있고, 디지털 펜은 자화된 상태로 펜 수용부에 대해 수납되거나 또는 분리될 때 자석 조립체(37 0)에 의해 탈자될 수 있다. 일 실시예예 따르면, 디지털 펜은 펜 수용부 내에서 이동될 때 자석 조립 체의 자기장(또는 감쇄 자기장)에 노출됨으로써 탈자(demagnetization)될 수 있다. 자석 조립체의 상 기 감쇄 자기장은 +방향 및 -방향으로 교번하고 하우징의 제1 관통 홀(341a)에서 멀어질수록 크기가 점차 증가할 수 있다. 코일의 잔류 자력(residual magnetism)이 0에 가까워지고 탈자될 수 있다. 도 9b를 참조하면, 일 실시예에 따르면, 자석 조립체는 상기 자석 조립체는 제1 자성 영역에 인 접한 추가 자성 영역(또는 제4 자성 영역)을 더 포함할 수 있다. 추가 자성 영역은 제1 자성 영역 과 적어도 부분적으로 대면할 수 있다. 일 실시예에 따르면, 추가 자성 영역의 자성은 제1 자성 영역 의 자성과 반대될 수 있다. 일 실시예에 따르면, 자석 조립체의 상기 추가 자성 영역의 자력(또 는 자기장의 세기)은 상기 제1 자성 영역의 자력(또는 자기장의 세기)보다 작을 수 있다. 예를 들어, 추가 자성 영역은 상기 제1 자성 영역에 대해 제1 축 방향(예: Y 축 방향)을 기준으로 정렬 또는 중첩될 수 있다. 도 10a 및 도 10b는 추가 자성 영역의 유무에 따른 제1 자성 영역의 자기장의 변화를 설명하기 위한 개략도이다. 도 10a를 참조하면, 제1 자성 영역는 자성 영역들(371, 372, 373)들 중 자력(또는 자기장의 세기)가 가장 클 수 있고, 그에 따라 제2 자성 영역 및 제3 자성 영역에 비하여 상대적으로 디지타이 저와 같은 주변 전기/전자 부품에 미치는 자기장 간섭의 영향이 클 수 있다. 예를 들어, 디지타이저 는 도 10a 및 도 10b을 기준으로 자성 영역들(371, 372, 373)의 상부(+Z 방향)에 위치할 수 있고, 제1 자성 영 역의 자기장은 디지타이저를 향해 작용할 수 있다. 도 10b를 참조하면, 제1 자성 영역의 자기장 의 일부는 추가 자성 영역을 향해 작용함으로써 디지타이저를 향한 제1 자성 영역 자기장의 영 향이 억제 또는 저감될 수 잇있. 도 10a 및 도 10b를 참조하면, 일 실시예에 따르면, 자석 조립체는 추가 자성 영역을 포함하는 경우 추가 자성 영역을 포함하지 않는 경우에 비하여 디지타이저에 미치 는 제1 자성 영역의 자기장의 영향 또는 자기장 간섭을 저감할 수 있고, 디지타이저의 오작동이 방지 될 수 있다. 도 11은 본 개시의 일 실시예에 따른 전자 장치의 자석 조립체를 나타낸 측단면도이다. 도 12는 일 실시예에 따 른 도 11의 자석 조립체의 제작 방법을 나타낸 절차 흐름도이다. 도 13은 본 개시의 일 실시예에 따른 전자 장 치의 자석 조립체를 나타낸 측단면도이다. 도 14는 일 실시예에 따른 도 13의 자석 조립체의 제작 방법을 나타 낸 절차 흐름도이다. 도 11, 도 13 및 도 14의 지지 구조는 도 9a 및 도 9b의 지지 구조로 참조될 수 있다. 도 11 및 도 13의 자석 조립체는 도 9a 내지 도10b의 자석 조립체로 참조될 수 있다. 도 11 및 도 12를 참조하면, 일 실시예에 따르면, 자석 조립체의 자성 영역들(371, 372, 373)은 서로 다른 자성 부재일 수 있다. 예를 들어, 제1 자성 영역(또는 제1 자성 부재), 제2 자성 영역(또는 제2 자성 부재) 및 제3 자성 영역(또는 제3 자성 부재)은 일정 간격으로 이격 배치될 수 있다. 안착부(예: 도 9a 및 도 9b의 펜 수용부) 및 디지털 펜(예: 도 9a 및 도 9b의 디지털 펜)은, 도 11 및 도 12에서 도 시가 생략되었으나, 도 9a 및 도 9b의 실시예와 마찬가지로, 자성 영역들(371, 372, 373)의 상부(예: +Z 축 방 향)에 위치할 수 있다. 자성 영역들(371, 372, 373)(또는 자성 부재들)이 디지털 펜(예: 도 9a 및 도 9b의 디지털 펜)에 미치는 자기장의 세기는, 도 11의 실시예와 같이 자성 영역들(371, 372, 373)의 크기를 조절 하거나, 도 12의 실시예와 같이 디지털 펜에 대한 영역들(371, 372, 373)의 거리를 조절함으로써 설정될 수 있다. 도 11을 참조하면, 일 실시예에 따르면, 예를 들어, 제2 자성 영역의 크기는 제3 자성 영역의 크기보 다 크고 제1 자성 영역의 크기보다 작을 수 있다. 도 11을 참조하면, 일 실시예에 따르면, 하우징(예: 도 9a 및 도 9b의 하우징)의 지지 구조는 안착부들(3411, 3412, 3413)(accommodation part)을 포함할 수 있다. 일 실시예에 따르면, 자석 조립체의 자성 영역들(371, 372, 373)은 상기 안착부들(3411, 3412, 3413)에 배치될 수 있다. 일 실시예에 따르면, 자성 영역들(371, 372, 373)의 일 표면(예: +Z 방향 표면)에는 실링 부재가 배치될 수 있다. 실링 부재는 전자 장치 또는 자석 조립체에 포함되는 구성으로 이해될 수 있다. 예를 들어, 실링 부재는 자성 영역들(371, 372, 373) 사이에 위치한 지지 구조의 표면(예: +Z 방향 표면) 을 함께 덮을 수 있다. 예를 들어, 실링 부재는 자성 영역들(371, 372, 373)을 보호하고, 자성 영역들 (371, 372, 373)을 안착부들(3411, 3412, 3413)에 고정시킬 수 있다. 도 12를 참조하면, 자석 조립체의 제작 방법은 안착부들(3411, 3412, 3413)을 포함하는 하우징(또는 지지 구조)을 준비(또는 제작)하는 동작(예: 도 12의 하우징을 준비하는 동작)을 포함할 수 있다. 상 기 제작 방법은, 상기 하우징의 안착부들(3411, 3412, 3413)에 자성 영역들(371, 372, 373)(또는 자성 부 재들 또는 자석들)을 배치하는 동작(예: 도 12의 하우징의 안착부에 자석을 배치하는 동작)을 포함할 수 있 다. 상기 제작 방버은 상기 안착부들(3411, 3412, 3413) 및 자성 영역들(371, 372, 373)의 표면(예: +Z 방향 표면)에 실링 부재을 형성, 도포 또는 배치하는 동작(예: 도 12의 표면 실링 동작)을 포함할 수 있다. 도 13을 참조하면, 일 실시예에 따르면, 자석 조립체는 자성 영역들(371, 372, 373)을 지지하는 케이스 (또는 케이싱)을 더 포함할 수 있다. 일 실시예에 따르면, 케이스는 자성 영역들(371, 372, 373)(또 는 자성 부재들)이 배치되는 안착부들(361, 362, 363)을 포함할 수 있다. 일 실시예에 따르면, 케이스의 안착부들(361, 362, 363)의 깊이 또는 높이(예: Z 방향 깊이 또는 높이)는 서로 다를 수 있다. 일 실시예에 따 르면, 제2 자성 영역이 배치된 제2 안착부의 깊이(예: Z 방향 깊이)는 제1 자성 영역이 배치된 제1 안착부의 깊이(예: Z 방향 깊이)보다 크고 제3 자성 영역이 배치된 제3 안착부의 깊이(예: Z 방향 깊이)보다 작을 수 있다. 이 경우, 예를 들어, 제1 자성 영역, 제2 자성 영역 및 제3 자성 영역은 크기가 서로 유사하거나 실질적으로 동일할 수 있다. 다만, 본 개시에서, 케이스의 안착부들 (361, 362, 363)의 깊이, 형태 및 자성 영역들(371, 372, 373)의 크기는 제한적이지 않으며 변경될 수 있다. 일 실시예에 따르면, 자성 영역들(371, 372, 373)의 일 표면(예: +Z 방향 표면)에는 실링 부재가 배치될 수 있다. 실링 부재는 전자 장치 또는 자석 조립체에 포함되는 구성으로 이해될 수 있다. 예를 들어, 실링 부재는 자성 영역들(371, 372, 373) 사이에 위치한 지지 구조의 표면(예: +Z 방향 표면) 을 함께 덮을 수 있다. 예를 들어, 실링 부재는 자성 영역들(371, 372, 373)을 보호하고, 자성 영역들 (371, 372, 373)을 케이스의 안착부들(361, 362, 363)에 고정시킬 수 있다. 도 14를 참조하면, 일 실시예에 따르면, 자석 조립체의 제작 방법은 안착부들(361, 362, 363)을 포함하는 케이스를 준비(또는 제작)하는 동작(예: 도 14의 케이스를 준비하는 동작)을 포함할 수 있다. 상기 제 작 방법은, 상기 케이스의 안착부들(361, 362, 363)에 자성 영역들(371, 372, 373)(또는 자성 부재들 또 는 자석들)을 배치하는 동작(예: 도 14의 케이스의 안착부에 자석을 배치하는 동작)을 포함할 수 있다. 상 기 제작 방법은 상기 케이스의 안착부들(361, 362, 363) 및/또는 자성 영역들(371, 372, 373)의 표면(예: +Z 방향 표면)에 실링 부재을 형성, 도포 또는 배치하는 동작(예: 도 14의 표면 실링 동작)을 포함할 수 있다. 상기 제작 방법은, 전자 장치(예: 도 1 내지 도 8의 전자 장치)의 하우징(예: 도 9a 및 도 9b의 하우징)(또는 지지 구조)에 상기 케이스 및 자성 영역들(371, 372, 373)을 포함하는 자석 조립 체를 배치하는 동작(예: 도 14의 하우징에 자석 조립체를 배치하는 동작)을 포함할 수 있다. 도 15는 본 개시의 일 실시예에 따른 전자 장치의 자석 조립체를 나타낸 측단면도이다. 도 16a 및 도 16b는 본 개시의 일 실시예에 따른 자석 조립체의 자성 영역들의 배치 및 자기장 세기를 나타낸 도면이다. 도 17은 본 개 시의 일 실시예에 따른 자석 조립체의 자성 영역들의 배치 및 자기장 세기를 나타낸 도면이다. 도 18은 본 개시 의 일 실시예에 따른 자석 조립체의 자성 영역들의 배치 및 자기장 세기를 나타낸 도면이다. 도 15의 지지 구조는 도 9a 및 도 9b의 지지 구조로 참조될 수 있다. 도 9a 내지 도10b의 자석 조립 체로 참조될 수 있다. 도 15 내지 도 18의 실시예의 자석 조립체의 구성의 전부 또는 일부는 도 9a 내지 도 14의 실시예의 자석 조립체의 구성과 동일 또는 유사할 수 있다. 도 15를 참조하면, 일 실시예에 따르면, 자석 조립체는 자성 영역들(371, 372, 373)을 포함하는 단일한 자 성 부재를 포함할 수 있다. 예를 들어, 상기 단일한 자성 부재는 제1 축 방향(예: Y 축 방향)으로 연장된 형태 일 수 있다. 일 실시예에 따르면, 자석 조립체는 복수 개의 자성 영역들(371, 372, 373) 및 자성 영역들(371, 372, 373) 사이에 배치된 비자성 영역들(384, 385)을 포함할 수 있다. 예를 들어, 자성 영역들(371, 372, 373)은 자 석 조립체는 단일한 자성 부재의 서로 다른 영역을 다극 착자시킴으로써 형성할 수 있다. 일 실시예에 따 르면, 자석 조립체의 자성 영역들(371, 372, 373) 중 서로 이웃한 상기 자성 영역들(371, 372, 373)의 극 성(예: N극 또는 S극)은 서로 반대될 수 있다. 비자성 영역들(384, 385)은 자성 영역들(371, 372, 373)의 사이 에 위치하고 자기장이 형성되지 않는 구간일 수 있다. 일 실시예에 따르면, 자석 조립체는 제1 자성 영역 과 제2 자성 영역 사이에 배치된 제1 비자성 영역와 제2 자성 영역과 제3 자성 영역 사이에 배치된 제2 비자성 영역을 포함할 수 있다. 일 실시예에 따르면, 제2 자성 영역의 제1 축 방 향(예: Y 축 방향) 길이(d2)는 제3 자성 영역의 제1 축 방향(예: Y 축 방향) 길이(d3)보다 크고 제1 자성 영역의 제1 축 방향(예: Y 축 방향) 길이(d1)보다 작을 수 있다. 일 실시예에 따르면, 지지 구조는 상기 단일한 자성 부재를 수용하기 위한 안착 영역을 포함할 수 있다. 일 실시예에 따르면, 지지 구조 및/또는 자성 영역들(371, 372, 373)의 일 표면(예: +Z 방향 표면) 에는 실링 부재가 배치될 수 있다. 실링 부재는 전자 장치 또는 자석 조립체에 포함되는 구성으로 이해될 수 있다. 예를 들어, 실링 부재는 자성 영역들(371, 372, 373)을 보호하고, 지지 구조 의 안착부에 고정시킬 수 있다. 일 실시예에 따르면, 전자 장치(예: 도 1 내지 도 8의 전자 장치)의 디지타이저(예: 도 9a 및 도 9b의 디 지타이저)에 입력 신호를 인가하기 위한 디지털 펜(예: 도 6, 도 9a 및 도 9b의 디지털 펜)은 주변 자석에 의해 자화(magnetization)될 수 있다. 본 개시의 일 실시예에 따르면, 자화된 디지털 펜을 펜 수용부에 대해 수납 또는 분리하는 사용 과정에서, 디지털 펜이 자석 조립체의 자기장(또는 감 쇄 자기장)에 노출됨으로써 탈자(demagnetization)될 수 있다. 자석 조립체에 의한 디지털 펜의 탈자 기능에 의하면 자화된 디지털 펜의 자기장 간섭으로 인한 디지털 펜의 입력 오작동 현상이 억제될 수있다. 도 16a 내지 도 18의 그래프를 참조하면, 일 실시예에 따르면, 자석 조립체의 상기 감쇄 자기장은 + 방향 및 -방향으로 교번하고 제1 관통 홀(예: 도 9a 및 도 9b의 제1 관통 홀(341a))에서 멀어질수록(또는 -Y 방 향으로 갈 수록) 세기가 점차 증가할 수 있다. 도 15의 자석 조립체의 자성 영역들(371, 372, 373)의 길이(d1, d2, d3) 및 간격(t1, t2)은, 디지털 펜 (예: 도 9a 및 도 9b의 디지털 펜)의 탈자에 적합한 자기장 세기를 형성하기 위해 조절될 수 있다. 이하의 설명에서 자성 영역들(371, 372, 373)의 길이(d1, d2, d3)는 제1 축 방향(예: Y 축 방향) 길이를 의미하고, 자 성 영역들(371, 372, 373) 사이의 간격(t1, t2)은 제1 축 방향(예: Y 축 방향) 간격을 의미할 수 있다. 예를 들 어, 자성 영역들(371, 372, 373) 사이의 간격(t1, t2)은 비자성 영역들(375, 376)의 제1 축 방향(예: Y 축 방 향) 길이를 의미할 수 있다. 도 16a 내지 도 18은 도 15의 자석 조립체의 자성 영역들(371, 372, 373)의 길이(d1, d2, d3) 및 간격 (t1, t2)에 따른 자기장의 세기의 변화를 설명하기 위한 도면들이다. 도 16a 내지 도 18에서 그래프는 도 16a 내지 도 18에서 그래프의 자석 조립체의 자기장 분포 및 세기를 나타낼 수 있다. 도 16a 내지 도 18에서 그래프의 세로 축은 자기장의 세기를 나타내고, 가로 축은 좌측에서 우측으로 순차 배열된 제3 자성 영역, 제2 비자성 영역, 제2 자성 영역, 제1 바자성 영역 및 제1 자성 영역의 위치를 나타낼 수 있다. 도 16a 내지 도 18에서 그래프의 a1, a2, a3는 각각 제1 자성 영역, 제2 자성 영역 및 제3 자 성 영역의 자기장 세기의 최대 값을 나타낼 수 있고, 자성 영역들(371, 372, 373)의 길이(d1, d2, d3) 및 /또는 간격(t1, t2)에 따라 변경될 수 있다. 도 16a도 16b를 참조하면, 일 실시예에 따르면, 자성 영역들(371, 372, 373)의 간격(t1, t2)은 일정하게 유지하 고 자성 영역들(371, 372, 373)의 길이(d1, d2, d3)를 변경함으로써 자기장의 세기를 조절할 수 있다. 예를 들 어, 제2 자성 영역의 제1 축 방향(예: Y 축 방향) 길이(d2)는 제3 자성 영역의 제1 축 방향(예: Y 축 방향) 길이(d3) 이상이고, 제1 자성 영역의 제1 축 방향(예: Y 축 방향) 길이(d1)보다 작을 수 있다. 도 17을 참조하면, 일 실시예에 따르면, 자성 영역들(371, 372, 373)의 길이(d1, d2, d3) 및 자성 영역들(371, 372, 373)의 간격(t1, t2)을 변경함으로써 자기장의 세기를 조절할 수 있다. 예를 들어, 제2 자성 영역의 제1 축 방향(예: Y 축 방향) 길이(d2)는 제3 자성 영역의 제1 축 방향(예: Y 축 방향) 길이(d3) 이상이고, 제1 자성 영역의 제1 축 방향(예: Y 축 방향) 길이(d1) 이하일 수 있다. 예를 들어, 제1 간격(t1)은 제2 간격(t2)보다 작을 수 있다. 도 18을 참조하면, 일 실시예에 따르면, 자성 영역들(371, 372, 373)의 길이(d1, d2, d3)은 일정하게 유지하고, 자성 영역들(371, 372, 373)의 간격(t1, t2)을 변경함으로써 자기장의 세기를 조절할 수 있다. 예를 들어, 제1 간격(t1)은 제2 간격(t2)보다 작을 수 있다. 도 19a는 본 개시의 일 실시예에 따른 전자 장치 내에 배치된 자성 부재의 분포를 설명하기 위한 도면이다. 도 19b는 본 개시의 일 실시예에 따른 전자 장치 내에 배치된 자석 조립체 및 디지털 펜을 나타낸 평면도이다. 도 20은 본 개시의 일 실시예에 따른 자석 조립체 및 디지털 펜을 나타낸 평면도이다. 도 21은 본 개시의 일 실시 예에 따른 자석 조립체의 자기장 분포를 설명하기 위한 도면이다. 도 22a는 본 개시의 일 실시예에 따른 자석 조립체 및 자기장 분포를 설명하기 위한 도면이다. 도 22b는 본 개시의 일 실시예에 따른 도 22a의 자석 조립체 의 측단면도이다. 도 23a는 본 개시의 일 실시예에 따른 자석 조립체 및 자기장 분포를 설명하기 위한 도면이다. 도 23b는 본 개시의 일 실시예에 따른 도 23a의 자석 조립체의 측단면도이다. 도 8 내지 도 18b의 실시예의 자석 조립체 관한 설명은 도 19a 내지 도 23b의 실시예의 자석 조립체 에 동일 또는 유사하게 적용될 수 있다. 이하에서는, 도 19a 내지 도 23b의 실시예에 따른 자석 조립체를 도 8 내지 도 18b의 실시예의 자석 조립체와의 차이점을 중심으로 설명할 수 있고, 공통된 내용은 생략될 수 있다. 도 19a는 전자 장치(예: 태블릿 PC)에 내장된 기존의 자성 부재들의 위치를 개략적으로 나타낼 수 있다. 상기 기존의 자성 부재들은, 예컨대 전자 장치에 커버 또는 입력 장치와 같은 액세서리를 장착하는 용도로 내장될 수 있다. 일 실시예에 따르면, 도 19a 내지 도 23b의 자석 조립체는 도 19a의 기존 자성 부재들 중 하나일 수 있다. 도 19b를 참조하면, 일 실시예에서, 전자 장치는 하우징, 디스플레이 및 펜 수용부 및 자 석 조립체를 포함할 수 있다. 일 실시예에 따르면, 디스플레이는 디지타이저(예: 도 6, 도 9a 및 도 9b의 디지타이저) 및 금속 시트(예: 도 6, 도 9a 및 도 9b의 금속 시트)를 포함할 수 있다. 디지털펜(예: 도 6, 도 9a 및 도 9b의 디지털 펜)은 사용 중에 주변 자석에 의해 자화(magnetization)될 수 있다. 일 실시예에 따르면, 자화된 디지털 펜을 펜 수용부에 대해 수납 또는 분리하는 사용 과정 에서, 디지털 펜이 자석 조립체의 자기장(또는 감쇄 자기장)에 노출됨으로써 탈자(demagnetization) 될 수 있다. 자석 조립체에 의한 디지털 펜의 탈자 기능에 의하면 자화된 디지털 펜의 자기장 간섭으로 인한 디지털 펜의 입력 오작동 현상이 억제될 수 있다. 일 실시예에 따르면, 전자 장치(예: 도 1 내지 도 8의 전자 장치)의 디지타이저(예: 도 9a 및 도 9b의 디 지타이저)에 입력 신호를 인가하기 위한 디지털 펜(예: 도 6, 도 9a 및 도 9b의 디지털 펜)은 주변 자석에 의해 자화(magnetization)될 수 있다. 본 개시의 일 실시예에 따르면, 자화된 디지털 펜을 펜 수용부에 대해 수납 또는 분리하는 사용 과정에서, 디지털 펜이 자석 조립체의 자기장(또는 감 쇄 자기장)에 노출됨으로써 탈자(demagnetization)될 수 있다. 자석 조립체에 의한 디지털 펜의 탈자 기능에 의하면 자화된 디지털 펜의 자기장 간섭으로 인한 디지털 펜의 입력 오작동 현상이 억제될 수 있다. 도 16a 내지 도 18의 그래프를 참조하면, 일 실시예에 따르면, 자석 조립체에서 발생한 자기장(감쇄 자기 장)은 +방향 및 -방향으로 교번할 수 있다. 일 실시예에 따르면, 자석 조립체에서 발생한 자기장(감쇄 자 기장)은 적어도 일부 구간에서 전자 장치의 내측 방향(+Y 방향) 또는 펜 수용부의 내측 방향(+Y 방향)으로 갈수록 세기가 점차 증가할 수 있다. 도 16a 내지 도 18을 참조하면, 일 실시예에 따르면, 자석 조립체 전자 장치의 내측 방향(+Y 방향) 또는 펜 수용부의 내측 방향(+Y 방향)으로 순차 배치된 제3 자성 영역(예: 도 9a 내지 도 10b, 도 11, 도 13 및 도 15의 제3 자성 영역), 제2 자성 영역(예: 도 9a 내지 도 10b, 도 11, 도 13 및 도 15의 제2 자성 영역), 제1 자성 영역(예: 도 9a 내지 도 10b, 도 11, 도 13 및 도 15의 제1 자성 영 역) 및 제4 자성 영역(예: 도 9a 내지 도 10b, 도 11, 도 13 및 도 15의 추가 자성 영역)를 포 함할 수 있다. 일 실시예에 따르면, 자성 영역들(571, 572, 573, 574)의 각각은 서로 다른 극성(예: N극, S극)을 갖는 영역들 을 포함할 수 있다. 일 실시예에 따르면, 자성 영역들(571, 572, 573, 574) 중 서로 이웃한 자성 영역들의 극성 은 서로 반대될 수 있다. 일 실시예에 따르면, 제2 자성 영역의 자력(또는 자기장의 세기)는 제3 자성 영 역의 자력(또는 자기장의 세기)보다 크고 제1 자성 영역의 자력(또는 자기장의 세기) 이하일 수 있다. 일 실시예에 따르면, 제1 자성 영역의 자력(또는 자기장의 세기)은 제4 자성 영역의 자력(또는 자기장의 세기)보다 클 수 있다. 일 실시예에 따르면, 제1 자성 영역는 자성 영역들(571, 572, 573, 574) 중 가장 큰 자력(또는 자기장의 세기)를 가질 수 있고, 그에 따라 제2 자성 영역 및 제3 자성 영역에 비하여 상대적으로 디지타이저 (예: 도 6, 도 9a 및 도 9b의 디지타이저)와 같은 주변 전기/전자 부품에 미치는 자기장 간섭의 영향이 클 수 있다. 예를 들어, 디지타이저는 자성 영역들(571, 572, 573)의 상부(+Z 방향)에 위치할 수 있다. 제1 자성 영역의 자기장의 일부는 제4 자성 영역을 향해 작용함으로써 디지타이저(예: 도 6, 도 9a 및 도 9b의 디지타이저)를 향한 제1 자성 영역 자기장의 영향이 억제 또는 저감될 수 있고, 상기 디지타이저의 오작동이 방지될 수 있다. 일 실시예에 따르면, 자석 조립체는 자성 영역들(571, 572, 573, 574)과 대면하는 차폐 부재를 더 포 함할 수 있다. 예를 들어, 차폐 부재는 자석 조립체가 주변 전기/전자 부품에 미치는 자기장 간섭의 영향을 저감할 수 있다. 예를 들어, 차폐 부재는 냉간 압연 강판(steel plate cold commercial)과 같은 전자기 차폐에 적합한 소재로 구성될 수 있다. 도 22a 및 도 22b는 도 21의 자석 조립체에 가이드 부재 및/또는 추가 차폐 부재을 더 포함함으 로써 자성 영역들(571, 572, 573, 574)의 자기장의 분포 또는 세기를 조절한 예를 나타낼 수 있다. 도 21의 그 래프를 참조하면, 제4 자성 영역에 의한 자기장 세기가 약 +4, 제1 자성 영역에 의한 자기장 세기가 약-10으로, + 방향과 - 방향이 교번하고 세기가 점차 감소하는 2차 감쇄 자기장이 형성될 수 있다. 또는 도 21 의 그래프를 참조하면, 제3 자성 영역에 의한 자기장 세기가 약 -4, 제2 자성 영역에 의한 자기장 세 기가 약 +10으로, + 방향과 - 방향이 교번하고 세기가 점차 감소하는 2차 감쇄 자기장이 형성될 수 있다. 도 22a 및 도 22b를 참조하면, 일 실시예에 따르면, 자석 조립체는, 제1 자성 영역과 차폐 부재(57 9)를 사이에 두고 대면하는 가이드 부재를 더 포함할 수 있다. 도 22b를 참조하면, 예를 들어, 가이드 부재의 측면(예: X 축 방향 측면)은 차폐 부재의 측면(예: X 축 방향 측면)에 교차 또는 수직하게 배치 될 수 있다. 예를 들어, 가이드 부재는 냉간 압연 강판(steel plate cold commercial) 또는 투자율이 높 은 연자성소재(예: 센더스트(sendust), 페라이트, 스테인리스스틸, 나노 결정(nano crystal), 비결정성 (amorphous) 소재)를 포함할 수 있다. 일 실시예에 따르면, 가이드 부재는 제1 자성 영역의 자기장의 세기를 증가 또는 강화하도록 구성될 수 있다. 도 22a의 그래프를 참조하면, 제3 자성 영역에 의한 자기장 세기가 약 -4, 제2 자성 영역에 의한 자기장 세기가 약 +10, 제1 자성 영역 및 가이드 부재에 의한 자기장 세기가 약 -15으로, + 방 향과 - 방향이 교번하고 세기가 점차 감소하는 3차 감쇄 자기장이 형성될 수 있다. 일 실시예에 따르면, 가이드 부재는 제1 자성 영역의 자기장 강화하여, 도 21의 자석 조립체의 2차 감쇄 자기장을 3차 감쇄 자기장으로 형성함으로써, 자석 조립체의 디지털 펜의 탈자 기능을 강화할 수 있다. 도 23a 및 도 23b를 참조하면, 일 실시예에 따르면, 자석 조립체는, 제2 자성 영역과 차폐 부재(57 9)를 사이에 두고 대면하는 상기 제2 자성 영역과 대면하는 추가 차폐 부재를 더 포함할 수 있다. 상기 추 가 차폐 부재는 제2 자성 영역의 자기장의 일부를 차폐할 수 있다. 도 23b를 참조하면, 예를 들어, 추가 차폐 부재의 측면(예: X 축 방향 측면)은 차폐 부재의 측면(예: X 축 방향 측면)과 나란하게 배 치될 수 있다. 예를 들어, 추가 차폐 부재는 차폐 부재와 이격 배치될 수 있다. 예를 들어, 가이드 부재는 냉간 압연 강판(steel plate cold commercial) 또는 투자율이 높은 연자성소재(예: 센더스트 (sendust), 페라이트, 스테인리스스틸, 나노 결정(nano crystal), 비결정성(amorphous) 소재)를 포함할 수 있 다. 도 23a의 그래프를 참조하면, 제3 자성 영역에 의한 자기장 세기가 약 -4, 제2 자성 영역 및 추가 차 폐 부재에 의한 자기장 세기가 약 +7, 제1 자성 영역 및 가이드 부재에 의한 자기장 세기가 약 -15으로, + 방향과 - 방향이 교번하고 세기가 점차 감소하는 3차 감쇄 자기장이 형성될 수 있다. 도 23a의 그래 프의 자기장의 세기는, 펜 수용부 내에 미치는 자기장의 세기를 나타낼 수 있다. 일 실시예에 따르면, 추 가 차폐 부재는 제2 자성 영역의 자기장의 일부를 차폐하여, 도 21의 자석 조립체의 2차 감쇄 자기장을 3차 감쇄 자기장으로 형성함으로써, 자석 조립체의 디지털 펜의 탈자 기능을 강화할 수 있 다. 도 24는 본 개시의 일 실시예에 따른 전자 장치의 탈자 장치와 디지털 펜을 설명하기 위한 도면이다. 도 24의 전자 장치의 구성의 전부 또는 일부는 도 1 내지 도 8의 전자 장치로 참조될 수 있다. 도 24를 참조하면, 일 실시예에 따르면, 전자 장치는 탈자 모듈(또는 탈자기 모듈) 및 디지털 펜(예: 도 6, 도 7, 도 9a 및 도 9b의 디지털 펜)을 수용하기 위한 펜 수용부(예: 도 9a 및 도 9b의 펜 수 용부, 도 19b의 펜 수용부)를 포함할 수 있다. 일 실시예에 따르면, 탈자 모듈은 펜 수용부 의 주위를 둘러싼 코일 및 상기 코일에 연결된 전선(610, 620)(또는 회로)을 포함할 수 있다. 탈자 모듈의 코일에 전선(610, 620)을 통해 전류가 흐르면 코일 주위에는 자기장이 형성될 수 있다. 일 실시예에 따르면, 디지털 펜은 사용 중에 주변 자석에 의해 자화(magnetization)될 수 있다. 후술하는 바와 같이, 본 개시의 일 실시예에 따르면, 자화된 디지털 펜을 펜 수용부에 대해 수납 또는 분리하 는 사용 과정에서, 디지털 펜이 탈자 모듈에 제공하는 자기장(또는 감쇄 자기장)에 노출됨으로써 탈 자(demagnetization)될 수 있다. 탈자 모듈에 의한 디지털 펜의 탈자 기능에 의하면 자화된 디지털 펜의 자기장 간섭으로 인한 디지털 펜의 입력 오작동 현상이 억제될 수 있다. 일 실시예에 따르면, 탈자 모듈은 코일을 이용하여 디지털 펜(또는 코일(예: 도 6의 코일 의 페라이트)에 세기가 점차 감소하는 자기장을 +방향 및 -방향으로 번갈아 인가하는 감쇄 자기장(또는 감쇄 교 류 자기장)을 인가할 수 있다. 구체적으로는, 예를 들어, 감쇄 자기장은 +10의 세기로 자화된 디지털 펜(또는 코일(예: 도 6의 코일(40 1)의 페라이트)에 -9 로 자화키시는 자기장을 인가, +8 만큼 자화시키는 자기장을 인가, -7 만큼 자화시키는 자 기장을 인가하는 방식으로 반대 방향의 자기장을 번갈아 인가함으로써 디지털 펜의 잔류 자력(residual magnetism)이 0이 되도록 또는 0에 가까워지게 탈자시킬 수 있다. 일 실시예에 따르면, 탈자 모듈은 펜 수 용부에 대해 디지털 펜이 삽입되거나 분리될 때 유도된 전류를 감지하여 동작함으로써 감쇄 자기장을 발생시킬 수 있다. 예를 들어, 탈자 모듈은 디지털 펜의 삽입 또는 분리 시에만 일시적으로 작동함으로써, 상시적으로 자기장이 발생되는 영구 자석에 비하여, 감쇄 자기장에 의해 디지타이저(예: 도 6, 도 9a 및 도 9b의 디지타이저)와 같은 주변 전기/전자 부품에 미치는 자기장 간섭의 영향이 적을 수 있다. 다만, 본 개시에서 해결하고자 하는 과제는 본 개시의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확정될 수 있을 것이다. 본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 본 문서 를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다. 본 개시의 일 실시예에 따르면, 전자 장치가 제공될 수 있다. 상기 전자 장치는 제1 면(210A; 340A), 상기 제1 면과 반대 방향을 향하는 제2 면(210B; 340B), 상기 제1 면과 상기 제2 면 사이에 형성된 공간을 둘러싼 측 면(210C; 340C) 및 상기 측면에 형성된 제1 관통 홀(341a) 포함하는 하우징(210; 220; 340; 540), 상기 하우징 의 상기 제1 면에 배치된 디스플레이(201; 310; 501), 상기 하우징 내에 상기 디스플레이와 대면하게 배치된 디 지타이저, 상기 제1 관통 홀로부터 제1 축 방향으로 연장 형성되고, 상기 디지타이저와 상기 하우징의 상 기 제2 면 사이에 배치된 펜 수용부(350; 550) 및 상기 펜 수용부 주위에 상기 제1 축 방향으로 배치된 복수 개 의 자성 영역들(371, 372, 373; 571, 572, 573)을 포함하는 자석 조립체를 포함할 수 있다. 서로 이웃한 상기 자성 영역들의 극성은 서로 반대되고, 서로 이웃한 두 개의 상기 자성 영역들 중 제1 관통 홀에 더 가깝게 배치된 자성 영역의 자력은 나머지 하나의 자성 영역의 자력과 같거나 더 작을 수 있다. 일 실시예에 따르면, 상기 자석 조립체는 상기 디지타이저와 상기 하우징의 상기 제2 면 사이에 배치될 수 있다. 일 실시예에 따르면, 상기 자석 조립체는, 상기 복수 개의 자성 영역들 중 상기 제1 관통 홀에서 가장 멀리 배 치된 제1 자성 영역과 적어도 부분적으로 대면 배치된 추가 자성 영역(375; 574)을 더 포함할 수 있다. 일 실시예에 따르면, 상기 추가 자성 영역의 자력은 상기 제1 자성 영역의 자력보다 작을 수 있다. 일 실시예에 따르면, 상기 추가 자성 영역은 상기 제1 자성 영역에 대해 상기 제1 축 방향으로 정렬될 수 있다. 일 실시예에 따르면, 상기 자석 조립체는, 상기 복수 개의 자성 영역들과 대면하는 차폐 부재를 더 포함할 수 있다. 일 실시예에 따르면, 상기 자석 조립체의 상기 복수 개의 자성 영역들은 상기 제1 관통 홀에서 가장 멀리 배치 된 제1 자성 영역(371; 571), 상기 제3 자성 영역(373; 573) 및 상기 제1 자성 영역과 상기 제3 자성 영역 사이 에 배치된 제2 자성 영역(372 572)을 포함할 수 있다. 일 실시예에 따르면, 상기 자석 조립체는, 상기 제1 자성 영역과 상기 차폐 부재를 사이에 두고 대면하는 가이 드 부재를 더 포함하고, 상기 가이드 부재는 상기 제1 자성 영역이 생성한 자기장의 세기를 증가시키도록 구성될 수 있다. 일 실시예에 따르면, 상기 자석 조립체는, 상기 제2 자성 영역과 상기 차폐 부재를 사이에 두고 상기 제2 자성 영역과 대면하는 추가 차폐 부재를 더 포함하고, 상기 추가 차폐 부재는 자기장의 일부를 차폐하도록 구성 될 수 있다. 일 실시예에 따르면, 상기 제2 자성 영역에 대응되는 상기 펜 수용부의 영역의 자기장의 세기는, 제1 자성 영역 에 대응되는 상기 펜 수용부의 영역의 자기장의 세기보다 작고 제3 자성 영역에 대응되는 상기 펜 수용부의 영 역의 자기장의 세기보다 클 수 있다. 일 실시예에 따르면, 상기 자석 조립체는 서로 이격 배치된 복수 개의 자성 부재들을 더 포함하고, 상기 복수 개의 자성 부재들은 상기 복수 개의 자성 영역에 대응될 수 있다. 일 실시예에 따르면, 상기 자성 부재들의 상기 제1 축 방향 길이 또는 서로 이웃한 상기 자성 부재들 사이의 간 격 중 적어도 하나는 일정할 수 있다. 일 실시예에 따르면, 상기 자성 부재들은 상기 제1 관통 홀로부터 멀수록 상기 펜 수용부로부터의 이격 거리가 작아지도록 배치될 수 있다. 일 실시예에 따르면, 상기 자석 조립체는 상기 제1 축 방향으로 연장된 형태의 자석을 포함하고, 상기 복수 개 의 자성 영역들은 상기 자석의 서로 다른 영역에 형성될 수 있다. 일 실시예에 따르면, 상기 자석 조립체는 상기 펜 수용부에 디지털 펜을 수납하거나 꺼낼 때 상기 자석 조 립체의 자기장에 의해 상기 디지털 펜의 잔류 자화가 탈자되도록(demagnetized) 구성될 수 있다.본 개시의 일 실시예에 따르면, 전자 장치가 제공될 수 있다. 상기 전자 장치는 제1 면(210A; 340A) 및 상 기 제1 면과 반대 방향을 향하는 제2 면(210B; 340B)을 포함하는 하우징(210; 220; 340; 540), 상기 하우징의 상기 제1 면에 배치된 디스플레이(201; 310; 501), 상기 하우징 내에 상기 디스플레이와 대면하게 배치된 디지 타이저 및 상기 디지타이저와 상기 하우징의 상기 제2 면 사이에 배치된 자석 조립체(370; 5570)를 포함할 수 있다. 상기 자석 조립체는, 제1 축 방향으로 나열된 복수 개의 자성 영역들(371, 372, 373; 571, 572, 57 3)을 포함할 수 있다. 서로 이웃한 상기 자성 영역들의 극성은 서로 반대되고, 서로 이웃한 두 개의 상기 자성 영역들 중 제1 관통 홀에 더 가깝게 배치된 자성 영역의 자력은 나머지 하나의 자성 영역의 자력과 같거나 더 작을 수 있다. 일 실시예에 따르면, 상기 자석 조립체는, 상기 복수 개의 자성 영역들 중 상기 제1 관통 홀에서 가장 멀리 배 치된 제1 자성 영역과 적어도 부분적으로 대면 배치된 추가 자성 영역(375; 574)을 더 포함하고, 상기 추가 자 성 영역의 자력은 상기 제1 자성 영역의 자력보다 작을 수 있다. 일 실시예에 따르면, 상기 자석 조립체는, 상기 복수 개의 자성 영역들과 대면하는 차폐 부재; 및 상기 제 1 자성 영역과 상기 차폐 부재를 사이에 두고 대면하는 가이드 부재를 더 포함하고, 상기 가이드 부재는 상기 제1 자성 영역이 생성한 자기장의 세기를 증가시키도록 구성될 수 있다. 일 실시예에 따르면, 상기 자석 조립체는, 상기 제1 자성 영역과 서로 이웃한 제2 자성 영역; 및 상기 제2 자성 영역과 상기 차폐 부재를 사이에 두고 상기 제2 자성 영역과 대면하는 추가 차폐 부재를 더 포함하고, 상 기 추가 차폐 부재는 자기장의 일부를 차폐하도록 구성될 수 있다. 일 실시예에 따르면, 상기 하우징은, 상기 제1 면과 상기 제2 면 사이에 형성된 공간을 둘러싼 측면(210C; 340C) 및 상기 측면에 형성된 제1 관통 홀(341a)을 더 포함할 수 있다. 상기 전자 장치는, 상기 제1 관통 홀로부터 제1 축 방향으로 연장 형성되고, 상기 디지타이저와 상기 하우징의 상기 제2 면 사이에 배치된 펜 수용부(350; 550)를 더 포함할 수 있다. 이상에서 설명한 본 개시의 자석 조립체 및 이를 포함하는 전자 장치는 전술한 실시예 및 도면에 의해 한정되는 것은 아니고, 본 개시의 기술적 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 본 개시는 일 실시예에 관해 예시하여 설명되었지만, 일 실시예가 본 발명을 한정하는 것이 아니라 예시를 위한 것으로 이해되어야 할 것이다. 첨부된 청구항과 그 균등물을 포함하여, 본 개시의 전체 관점에서 벗어나지 않는 범위에서 그 형식과 세부적인 구성에 다양한 변화가 이루어질 수 있음은 당업자에게 자명하다 할 것이다. 본 문서에 개시된 일 실시예에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는 다. 본 문서의 일 실시예 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정일 실시예로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설 명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하 는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포 함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당 하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사 용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구 성요소가 다른(예: 제2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 (예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 일 실시예에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 일 실시예는 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램 )로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서)는, 저장 매 체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기 기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드 를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포 함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으 로 저장되는 경우를 구분하지 않는다. 일 실시예에 따르면, 본 문서에 개시된 일 실시예에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스 마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 일 실시예에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 일 실시예에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프 로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 일 실시예에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수 행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이 상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9a 도면9b 도면10a 도면10b 도면11 도면12 도면13 도면14 도면15 도면16a 도면16b 도면17 도면18 도면19a 도면19b 도면20 도면21 도면22a 도면22b 도면23a 도면23b 도면24"}
{"patent_id": "10-2023-0139564", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시의 일 실시예에 관해 상술한 측면 또는 다른 측면, 구성 및/또는 장점은 첨부된 도면을 참조하는 다음의 상세한 설명을 통해 더욱 명확해질 수 있다. 도 1은 본 문서에 개시되는 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는 본 문서에 개시되는 일 실시예에 따른, 전자 장치의 전면 사시도이다. 도 3은 본 문서에 개시되는 일 실시예에 따른, 전자 장치의 후면 사시도이다. 도 4는 본 개시의 일 실시예에 따른, 전자 장치의 전면 분해 사시도이다. 도 5는 본 개시의 일 실시예에 따른, 전자 장치의 후면 분해 사시도이다. 도 6은 본 개시의 일 실시예에 따른, 디지털 펜의 동작을 설명하기 위한 도면이다. 도 7은 본 개시의 일 실시예에 따른, 디지털 펜을 도시하는 블록도이다. 도 8은 본 개시의 일 실시예에 따른 전자 장치의 사시도이다. 도 9a는 일 실시예에 따른 도 8a의 선 A-A에 따른 측단면도이다. 도 9b는 펜 도 9a는 일 실시예에 따른 도 8a의 선 A-A에 따른 측단면도이다. 도 10a는 도 9a의 자석 조립체에 의한 자기장을 설명하기 위한 도면이다. 도 10b는 도 9b의 자석 조립체에 의한 자기장을 설명하기 위한 도면이다. 도 11은 본 개시의 일 실시예에 따른 전자 장치의 자석 조립체를 나타낸 측단면도이다. 도 12는 일 실시예에 따른 도 11의 자석 조립체의 제작 방법을 나타낸 절차 흐름도이다. 도 13은 본 개시의 일 실시예에 따른 전자 장치의 자석 조립체를 나타낸 측단면도이다. 도 14는 일 실시예에 따른 도 13의 자석 조립체의 제작 방법을 나타낸 절차 흐름도이다. 도 15는 본 개시의 일 실시예에 따른 전자 장치의 자석 조립체를 나타낸 측단면도이다. 도 16a 및 도 16b는 본 개시의 일 실시예에 따른 자석 조립체의 자성 영역들의 배치 및 자기장 세기를 나타낸 도면이다. 도 17은 본 개시의 일 실시예에 따른 자석 조립체의 자성 영역들의 배치 및 자기장 세기를 나타낸 도면이다. 도 18은 본 개시의 일 실시예에 따른 자석 조립체의 자성 영역들의 배치 및 자기장 세기를 나타낸 도면이다. 도 19a는 본 개시의 일 실시예에 따른 전자 장치 내에 배치된 자성 부재의 분포를 설명하기 위한 도면이다. 도 19b는 본 개시의 일 실시예에 따른 전자 장치 내에 배치된 자석 조립체 및 디지털 펜을 나타낸 평면도이다. 도 20은 본 개시의 일 실시예에 따른 자석 조립체 및 디지털 펜을 나타낸 평면도이다. 도 21은 본 개시의 일 실시예에 따른 자석 조립체의 자기장 분포를 설명하기 위한 도면이다. 도 22a는 본 개시의 일 실시예에 따른 자석 조립체 및 자기장 분포를 설명하기 위한 도면이다. 도 22b는 본 개시의 일 실시예에 따른 도 22a의 자석 조립체의 측단면도이다. 도 23a는 본 개시의 일 실시예에 따른 자석 조립체 및 자기장 분포를 설명하기 위한 도면이다. 도 23b는 본 개시의 일 실시예에 따른 도 23a의 자석 조립체의 측단면도이다. 도 24는 본 개시의 일 실시예에 따른 전자 장치의 탈자 장치와 디지털 펜을 설명하기 위한 도면이다. 첨부된 도면의 전반에서, 유사한 부품, 구성 및/또는 구조에 대해서는 유사한 참조 번호가 부여될 수 있다."}
