# **Herramientas Utilizadas**:
- [Quartus Prime](https://www.intel.la/content/www/xl/es/products/details/fpga/development-tools/quartus-prime.html)
, software utilizado para la implementaci칩n del procesador con el HDL [SystemVerilog](https://semiengineering.com/knowledge_centers/languages/systemverilog/)


- [Terasic DE1-SoC](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=205&No=836&PartNo=2#contents), FPGA utilizada para sintetizar el procesador. Adem치s, es la herramienta que permite ver el output generado con el m칩dulo de VGA.



# **Instrucciones de Uso**
1. Se debe comenzar por descargar el c칩digo disponible en [GitHub](https://github.com/mjcarranza/Proyecto-2-Arqui1/tree/procesador).

2. Se debe instalar [Quartus Prime](https://www.intel.la/content/www/xl/es/products/details/fpga/development-tools/quartus-prime.html).
   
3. Se debe conectar la Terasic DE1-SoC a la computadora. En caso de contar con los drivers, estos se pueden encontrar [en el sitio oficial.](https://www.terasic.com.tw/wiki/Windows_encountered_a_problem_installing_the_drivers_for_your_device).

4. Se debe conectar el VGA de la Terasic DE1-SoC a un monitor compatible.

5. Se debe abrir Quartus Prime y seleccionar el proyecto que se encuentra en la carpeta descargada del repositorio.

6. Se debe cargar el proyecto ya compilado a la FPGA.

