 outp | addr | data

  0:0 |    0 | 04 05 ; load a, #0x05
  2:0 |    2 | 11 06 ; add a, #0x06
  4:0 |    4 | 78 0b ; assert a, #0x0B
  6:0 |    6 | 04 00 ; load a, #0x00
  8:0 |    8 | 11 00 ; add a, #0x00
  a:0 |    a | 78 00 ; assert a, #0x00
  c:0 |    c | 04 fa ; load a, #0xFA
  e:0 |    e | 11 ab ; add a, #0xAB
 10:0 |   10 | 78 a5 ; assert a, #0xA5
 12:0 |   12 | 08 05 ; load b, #0x05
 14:0 |   14 | 12 06 ; add b, #0x06
 16:0 |   16 | 79 0b ; assert b, #0x0B
 18:0 |   18 | 08 00 ; load b, #0x00
 1a:0 |   1a | 12 00 ; add b, #0x00
 1c:0 |   1c | 79 00 ; assert b, #0x00
 1e:0 |   1e | 08 fa ; load b, #0xFA
 20:0 |   20 | 12 ab ; add b, #0xAB
 22:0 |   22 | 79 a5 ; assert b, #0xA5
 24:0 |   24 | 04 ab ; load a, #0xAB
 26:0 |   26 | 08 cd ; load b, #0xCD
 28:0 |   28 | 10    ; add a, b
 29:0 |   29 | 78 78 ; assert a, #0x78
 2b:0 |   2b | 7f    ; halt
