---
layout: post
title:  "时序约束之通过Tcl扩展SDC"
date:   2019-9-22 15:39:10 +0700
tags:
  - Digital IC Design
  - Tcl
---

----

### 1 前言

> “Synopsys公司设计约束”（SDC，Synopsys Design Constraints）用于描述对时序、功率和面积的设计要求，是EDA工具中用于综合、静态时序分析和布局布线最常用的格式。

----

### 2 

----
&#160; &#160; &#160; &#160; 告辞。

