# SW7201 方案设计笔记（DC-DC 段）

## 0. 选型矩阵总览（封装/优选/次优/混搭）

> 本节前置给出 MOSFET 与主电感在“两种封装尺寸”下的“优选/次优/混搭”结论，SW7201 为控制器方案，外置四开关功率级。详细计算与边界见后文。

### 0.1 MOSFET（四开关桥臂）

- 封装A（5×6 mm｜DFN/PowerPAK/LFPAK56 等）
  - 优选：高边 NCEP4090GU ×2 + 低边 NCEP4045GU ×2（综合 RDS/Qg/Qrr 与热/EMI 折中）
  - 次优：NCEP4090GU ×4（统一料号，简化 BOM）
  - 混搭：如 5×6 库内 60 V 选项可用，优先高边 60 V（鲁棒）+ 低边 40 V（损耗），依据波形与温升决定

- 封装B（DFN‑8 3.3×3.3 mm｜实验限定）
  - 适用边界：当前常见为 30 V 等级，仅在输入 ≤12 V、尖峰受控（<24–25 V）的 Buck 场景做对照，不进入 24 V 正式 BOM
  - 优选：高边 NCEP3040Q ×2 + 低边 NCE3035Q ×2（低 Qg，便于驱动/热对照）
  - 次优：NCEP3065QU ×4（极低 RDS，Qg 高；仅小电流对照）
  - 严禁：在 ≥20 V 升压/24 V 输入量产场景使用 30 V 器件

### 0.2 主电感（两种封装，含感值对比）

- 封装A（≈10×10 mm 级）
  - 优选：6.8 µH（Isat ≥18–20 A，Irms ≥10–12 A，DCR ≤10–12 mΩ）
  - 次优：4.7 µH（纹波/动态更好，需增加输出电容与抑振，热预算复核）

- 封装B（≈7×7 mm 级）
  - 优选：XAL7070‑682 或等效 6.8 µH 屏蔽电感（以 DCR/Isat 匹配为准）
  - 次优：同级 4.7–5.6 µH（更小体积与更高纹波的权衡，对 EMI/输出电容有更高要求）

- 感值对比（f≈400 kHz，Boost 12→20 V）：
  - 6.8 µH：ΔI_L≈1.77 A，基线热预算/EMI 更稳健，是默认值
  - 4.7 µH：动态更好、稳态纹波更大；需要更高等效输出电容与合适 ESR

## 1. 系统目标与芯片要点（基于 SW7201 数据手册）

- 目标功率：`100 W`，`20 V / 5 A`（USB‑PD 固定档）。
- 输入范围：`4–24 V`；放电电压范围 `3–22 V`；支持最高 `100 W` 输出（数据手册 “Features/Reverse Buck-boost Discharge/Device Comparison Table”）。
- 拓扑/控制：同步四开关 Buck‑Boost；支持 `200/300/400/800 kHz` 切换频率（Device Comparison Table）；支持 I2C 或 FB 调压（Pin `FB` 说明：外部分压，参考固定在 0.5 V；“FB is fixed at 0.5 V.”）；双向充放（本项目聚焦放电为 20 V 源端）。
- 设计取向：优先在 400 kHz 左右折中效率/体积/EMI，电感以 Boost 工况（12→20 V）为最严苛条件确定值与额定。
- 资料索引：`docs/datasheets/sw7201-datasheet.md`（英文版 Markdown 摘要）。
 - 运行边界补充（项目约束）：当 `Vin < 12 V` 时，输出电流上限限定为 `≤ 3 A`（仅作 Source 放电使用），据此在低输入电压下电感峰值与动态跌落更易满足。

### 1.1 关键引脚连接（仅放电/单向 Source 场景）

- `GATEA1/GATEA2/GATEB`：只在需要驱动外部路径 MOSFET 时才接入；本方案未使用额外路径管，三路栅驱均保持悬空即可，满足手册 “The GATE* can remain floating …” 的条件。
- `INDTA1/INDTA2`：负载插入检测备用脚。若不做端口热插拔检测，可直接悬空；只有启用检测时才按手册并联 ≥4.7 µF（推荐 10 µF）对地电容。
- `INDTB`：适配器插入/欠压检测脚。因为本设计没有独立的“外部电源端”，SW7201 的 `VBUS` 网络即为唯一 20 V 输出，所以需把 `INDTB` 直接并到该 `VBUS` 节点，用于 UVLO 采样。这样会牺牲真正意义的外部插入检测与充电输入功能；若未来加入前级或双向充电路径，再把 `INDTB` 接到前级电源一侧即可恢复该能力。

### 1.2 FB 分压与 SW2303 接法

- SW7201 的 FB 针脚内置 0.5 V 参考（`docs/datasheets/sw7201-datasheet.md:58`），因此外部分压需满足 `VOUT = 0.5 × (1 + RUP/RDN)`。
- 为符合 USB‑PD 默认 5 V 上电规则，采用 `RUP = 110 kΩ (1%)`、`RDN = 12.0 kΩ (1%)`。此时 `VOUT ≈ 0.5 × (1 + 110k/12k) = 5.08 V`，分压电流 ≈ `5 V / (110k + 12k) = 40.3 µA`，兼顾噪声与待机损耗。
- FB 节点（RUP 与 RDN 之间）即为协议芯片调压接口：将 SW2303 的 `OPTO/FB`（Pin14，开漏/类 TL431 输出）直接并到该节点，`VFB`（Pin10）按照数据手册要求短接到 GND 以启用 FB 模式 (`docs/datasheets/sw2303/sw2303-datasheet.md:91-93`)。SW2303 通过拉低该节点改变等效电流，进而把 VBUS 提升到 9/15/20 V 等协商档位。
- 建议在 FB 节点与 AGND 之间并联 `C_FB ≈ 100 pF`、并可在 SW2303 `OPTO/FB` 引脚串联 `~100 Ω` 阻尼，以抑制 TL431 型环路的高频噪声并保护其 40 V 额定 (`docs/datasheets/sw2303/sw2303-datasheet.md:67`)。

### 1.3 BSSET 选择（VBAT 直连外部电源）

- `BSSET` 仅用于告诉芯片“等效串联电芯个数”，上电后它会据此给 trickle、电池欠压、充电目标等寄存器写入默认值（`docs/datasheets/sw7201-datasheet.md:140-165`）。
- 引脚通过电阻下拉到 AGND 进行编程：1Cell=10 kΩ、2Cell=20 kΩ、3Cell=30 kΩ、4Cell=43 kΩ（`docs/datasheets/sw7201-datasheet.md:58`）。
- 由于本项目 VBAT 直接接到 4–24 V 外部直流电源而非真实电池，我们只使用放电通道；若设置为 3/4 节，芯片会把默认电池欠压抬到 ≈9–12 V，导致在 5 V/9 V 输入时被误判为欠压。为避免这一点，将 `BSSET` 选为 1 Cell，对应 10 kΩ→AGND，使所有自动阈值落在单节水平（≈3 V/4.2 V），随后在固件里把充电功能保持关闭即可。
- 如果未来要真正串接电池或启用充电闭环，再按实际串联节数替换该电阻，并同步校核寄存器中手动写入的欠压/充电目标。

### 1.4 LSET 选择（告知控制器的目标电感）

- `LSET` 通过电阻到 AGND 指示功率电感名义值，档位只有 1 µH/2.2 µH/3.3 µH/4.7 µH（对应 10 kΩ / 20 kΩ / 30 kΩ / 43 kΩ，`docs/datasheets/sw7201-datasheet.md:58`）。芯片据此预置斜坡补偿、电感电流估算等参数。
- 本方案主电感设计值为 6.8 µH，因此选择“最大档” 4.7 µH (43 kΩ) 最接近实际情况，也能给控制器一个保守估计：实际电感更大 → 电流斜率更小，OCP 检测会更安全但环路补偿稍慢。若改用 4.7 µH 物料，也无需调整 LSET。
- 切勿让 LSET 悬空，否则控制器会误判档位导致 CS 斜坡/电流限值异常，极端情况下会提前触发 OCP 或震荡。量产前若更换电感规格，记得同步检查该电阻取值。

### 1.5 I2C 地址与配置

- SW7201（7-bit）：`0x3C` / `0x38` / `0x1C` / `0x18`
  - 方式：通过寄存器 `REG 0x1A[1:0]` 选择 7 位从地址。
  - 参考：`docs/datasheets/sw7201-datasheet.md`、`docs/datasheets/sw7201-register.md`
- SW2303（7-bit）：`0x3C`
  - 说明：协议控制器 I2C 从地址；手册 I2C 读写时序示例以 `0x3C` 给出。
  - 参考：`docs/datasheets/sw2303/sw2303-datasheet.md`

## 2. 开关频率设定（锁定 400 kHz 档）

- 芯片支持 `200/300/400/800 kHz`；100 W 应用为抑制开关/驱动损耗及热压力，推荐 ≤500 kHz 档位（仅依据 SW7201 频率选项与大功率常规设计取向）。
- 本版定为 `f_SW = 400 kHz`：
  - 好处：纹波电流/输出电容需求适中；MOSFET 的门极损耗与开关损耗不过高。
  - 约束：对电感饱和/温升仍需以 Boost 满载工况校核。

## 3. 功率电感选型与功率校核

### 3.1 目标与假设

- 目标：Boost 最严苛（12 V → 20 V / 5 A，η≈95%）下，电感纹波比（ΔI_L/IDC）控制在 ≈25–35%。
- 取值：`f_SW = 400 kHz`；候选 `L = 6.8 µH`（屏蔽式、低 DCR、≥20 A 饱和）。

### 3.2 纹波、电流与功率损耗（近似）

- Boost 占空：`D_boost ≈ 1 − Vin/Vout = 1 − 12/20 = 0.4`。
- 电感纹波：`ΔI_L ≈ Vin·D / (L·f) = 12·0.4 / (6.8e−6·400k) ≈ 1.77 A(pk‑pk)`。
- 平均电感电流（≈输入电流）：`I_DC ≈ Pout / (Vin·η) ≈ 100 / (12·0.95) ≈ 8.77 A`。
- 峰值电流：`I_PK ≈ I_DC + ΔI_L/2 ≈ 8.77 + 0.89 ≈ 9.66 A`（建议 ≥30% 裕量 ⇒ `I_SAT ≥ 13 A`，优选 ≥18–20 A）。
- RMS 电流：`I_RMS ≈ sqrt(I_DC^2 + ΔI_L^2/12) ≈ sqrt(8.77^2 + 1.77^2/12) ≈ 8.79 A`。
- 铜耗（估算）：若 `DCR ≈ 10 mΩ`，`P_Cu ≈ I_RMS^2·DCR ≈ 8.83^2·0.01 ≈ 0.78 W`。
- 磁芯损（经验）：400 kHz、此级纹波下约 `0.2–0.5 W`（与材料/体积相关）。
- 结论：电感自发热能力按 `≈1.0–1.3 W` 量级评估，建议选用厂商给出的温升曲线 ≥40 °C@10 A、总损耗能力 ≥2 W 等级的屏蔽功率电感。

### 3.3 器件建议（封装与参数）

- 规格：`6.8 µH`、`Isat ≥ 18–20 A`、`Irms ≥ 10–12 A`、`DCR ≤ 10–12 mΩ`、屏蔽结构、低漏磁。
- 封装体积：建议 `7×7×3–4 mm` 或 `10×10×4–5 mm` 等等级，以保证热容与低 DCR。
- 参考料号（同级替换）：Coilcraft XAL7070‑682、Chilisin/Sunlord 6R8 同级屏蔽电感（以 DCR/Isat/尺寸匹配为准）。

> 若需进一步降低纹波，可选 `L=8.2–10 µH`；若优先减小尺寸且热/损耗允许，可评估 `L=4.7–5.6 µH` 并相应上调输出电容与 OCP 阈值。

## 4. 外置 MOSFET 选型（四开关桥臂）

SW7201 为控制器方案，需要外置 4 只 MOSFET（两臂半桥）。100 W/40 V 等级建议（不参考其它厂商器件资料，仅结合 SW7201 的工作范围与本仓已收录 MOSFET 数据手册进行选型）：

- 电压等级：`VDS = 40 V`（输入上限 24 V + 尖峰裕量）。
- 栅极：逻辑电平型，`RDS(on)` 在 `VGS=4.5–5 V` 有明确指标；`VGS(max) ≥ ±20 V`（SW7201 手册列出了电源/控制特性与外部 FB/检测脚位，但未给出精确栅驱电压幅值，故按常见 4.5–5 V 等级器件保守选型）。
- 封装：DFN5×6 / PowerPAK / LFPAK56 等低寄生方案；大铜皮与过孔散热。
- 候选与分工（与本仓已有器件匹配）：
  - 高边优先：`NCEP4090GU`（40 V，`RDS(on) ≈ 3.3 mΩ@4.5 V`，`Qg ≈ 40 nC`）→ 损耗/热余量好，适合作为两臂高边与关键位。
  - 低边可选：`NCEP4045GU`（40 V，`RDS(on) ≈ 6.6–8.5 mΩ@4.5 V`，门极与恢复指标较优）或同样使用 `NCEP4090GU` 统一料号。
- 建议组合：
  - 基线 A：四只均用 `NCEP4090GU`（最简、低阻抗、热更优）。
  - 基线 B：高边 `NCEP4090GU` ×2，低边 `NCEP4045GU` ×2（综合成本与驱动/EMI）。
- 驱动/EMI 提示：以 `1–3 Ω` 栅电阻折中 dv/dt 与振铃；必要时在各臂加 RC Snubber。

### 4.1 DFN‑8 (3.3×3.3 mm) 小封装 MOSFET 试验选型（12 V 限定）

> 目的：在输入 ≤12 V 的降压场景下，对比小封装与 5×6 mm 的效率、驱动能耗与结温，形成可量化的版图/热折中结论；仅用于对照与实验，不进入 24 V 正式 BOM。

- 边界：市售 DFN3×3 常见为 `VDS=30 V`；测试需示波确认 SW/Drain 尖峰 <24–25 V，必要时加入 RC Snubber/TVS 并降低电流。
- 推荐组合：
  - 优选：高边 `NCEP3040Q` ×2 + 低边 `NCE3035Q` ×2（低 Qg 便于驱动与热评估）
  - 次优：`NCEP3065QU` ×4（极低 RDS(on)，但 Qg 高；仅作小电流对照）
- 调参位：高边/低边栅电阻 1–3 Ω 起步；必要时在各臂并联 `R_SNUB//C_SNUB`（近 SW 节点，默认 DNP）。
- 退出条件：任一工况器件结温 >125 °C 或 SW 节点 dv/dt/尖峰超出整改能力 → 回退 5×6 mm 方案。

参考数据：`docs/datasheets/ncep4090gu-datasheet.md`、`docs/datasheets/ncep4045gu-datasheet.md`（均为本仓 Markdown 版数据手册）。

## 5. 输入 / 输出电容规划

> 以下以 Boost 满载 12→20 V 为最严苛工况；目标输出纹波 Vr ≈ 20–25 mV（电容本体分量），并兼顾 ESR 纹波。

### 5.1 输出侧（VBUS 20 V / 5 A）

- 纹波电流（电容通道）：`I_AC,out ≈ I_OUT·(1 − Vin/Vout) = 5·0.4 = 2.0 A`。
- 容性纹波（忽略 ESR）：`Vr_CAP ≈ I_AC / (C_EQ·f_SW) = 2 / (C_EQ·400k)`。
  - 若 `Vr_CAP ≤ 20 mV` ⇒ `C_EQ ≥ 250 µF`；若 `≤ 25 mV` ⇒ `C_EQ ≥ 200 µF`。
- ESR 约束：`Vr_ESR = I_AC · ESR ≤ 20 mV` ⇒ `ESR_EQ ≤ 10 mΩ`（25 mV ⇒ ≤12.5 mΩ）。
- 建议堆栈：
  - 聚合物/固态：`2× 100–150 µF / 35 V` 低 ESR 电容（每颗 ESR≈20–30 mΩ，串并联实现 `≤10–15 mΩ` 等效）。如需使用 25 V 等级，必须配合 TVS/吸收与波形实测，确保过冲峰值始终低于额定耐压（量产基线仍推荐 35 V）。
  - MLCC：`2× 22 µF / 25 V X7R` + `1 µF + 0.1 µF`（贴近桥臂/电感输出，抑制高频分量）。
  - 若体积允许，追加 `1× 220 µF / 25–35 V` 聚合物作为缓冲以降低负载阶跃下的跌落。
- 放置侧（混合折中策略）：
  - 容量分配：建议将输出等效电容的 `70–80%` 放在“功率级与检流电阻之间”（电阻的电源侧，主去耦），其余 `20–30%` 可放在口端（检流电阻外侧）作为口端抑振与线缆稳定用。
  - 口端侧器件：以 MLCC 为主（例如 `2×10–22 µF / 25–50 V X7R`），必要时可加 `≤100 µF / 25–35 V` 小体量聚合物；若使用 25 V，必须配合 TVS/吸收并经波形确认峰值低于额定。
  - OCP 提示：口端侧电容在插接/阶跃时的充电电流会计入“负载电流”，容量占比不宜过大；若测试中出现误触发，优先减小口端侧聚合物容量或提高其 ESR（以 MLCC 为主）。

### 5.2 电池侧/输入侧（上游 12–24 V 总线）

- Boost 满载下输入平均电流约 `8.8–9.0 A`，高频电流主要经输入 MLCC 回路。
- 建议堆栈：
  - 近芯片高频：`2× 22 µF / 35 V X7R` + `10 µF + 1 µF + 0.1 µF`（1210/1206 组合，紧耦合 `VIN–高边–低边–PGND` 回路）。
  - 母线缓冲：`1× 220–470 µF / 35 V` 聚合物/电解（靠近输入接口，抑制低频纹波与线缆谐振；24 V 直流母线不建议使用 25 V 器件，以保证热插拔/谐振尖峰的耐压裕量）。
 - 注意直流偏压下 MLCC 实际等效容量衰减，请按 30–50% 计入余量。
- 放置侧（混合折中策略）：
  - 容量分配：将总的大容量聚合物 `60–80%` 放在接口/上游一侧（检流电阻外侧）以稳住母线；功率级侧（检流电阻负载侧）保留全部高频 MLCC 与 `20–40%` 的小体量缓冲（例如 `1×100–220 µF / 35 V`）。
  - 目的：既限制上游线缆谐振与插拔引起的母线跌落，又确保功率环路的高频电流在本地闭合，降低环路面积与 EMI。

### 5.3 电容放置（混合折中，四个小节明确位置与比例）

#### 5.3.1 输出—功率级侧主去耦（位于 VBUS 检流电阻的电源侧）

- 容量与组成：占输出等效电容的 `70–80%`。建议 `2×100–150 µF / 35 V` 聚合物并联 + `2×22 µF / 25 V X7R` + `1 µF + 0.1 µF`。
- 版图：紧贴半桥/电感与 PGND，缩小高频环路；大地铜+多过孔回流。
- 目的：承担主要脉动电流与负载阶跃，保证“1 W→65 W 跌落 ≤1 V”的动态目标。

#### 5.3.2 输出—VBUS 开关前端抑振/去耦（位于 VBUS 检流电阻外侧、SW2303 VBUS 开关的上游侧）

- 背景：本项目在 DCDC 与 Type‑C 口之间串接 SW2303 的 VBUS 开关 MOSFET（单管或背靠背）。因此 DCDC 侧的大电容不会直接并到接口端。
- 容量与组成：占 `20–30%`；以 MLCC 为主，例如 `2×10–22 µF / 25–50 V X7R`。如确需，可加 `≤100 µF / 25–35 V` 小体量聚合物，但仍位于 VBUS 开关的上游侧。
- 目的：在不直接并到接口的前提下，为 VBUS 开关提供上游侧抑振与小范围能量缓冲，减小开关导通瞬间的尖峰与振铃。
- 口端侧（开关下游）由 SW2303 管理，端口电容大小/放电时序等要求属于 SW2303 模块范畴，不在本（SW7201）文档范围。请参见 `docs/sw2303-vbus-switch-notes.md` 的端口侧电容与放电策略。

#### 5.3.3 输入—功率级侧高频去耦（位于 VBAT 检流电阻的负载侧）

- 组成：全部高频 MLCC（如 `2×22 µF / 35 V` + `10 µF + 1 µF + 0.1 µF`）+ 小体量缓冲 `1×100–220 µF / 35 V`。
- 版图：围绕 `VIN–高边–低边–PGND` 小回路放置；与功率地短回流。
- 目的：本地闭合高频电流，减小环路面积与尖峰，提升效率与 EMI 余量。

#### 5.3.4 输入—上游端大容量缓冲（位于 VBAT 检流电阻外侧，靠接口/电池侧）

- 容量与组成：占输入总大容量的 `60–80%`，推荐 `220–470 µF / 35 V` 聚合物/电解；必要时加 TVS 抑制热插拔尖峰。
- 目的：稳住 12–24 V 母线，降低线缆谐振导致的跌落/过冲，给系统留足耐压与动态裕量。

## 6. 小结（第一版 BOM 建议）

- 电感（主功率）：`6.8 µH` 屏蔽功率电感，`Isat ≥ 18–20 A`、`Irms ≥ 10–12 A`、`DCR ≤ 10–12 mΩ`；尺寸 7×7×3–4 mm 或 10×10×4–5 mm；估算损耗 ≈ `1.0–1.3 W`（需结合样机热测实锤）。
- MOSFET（四只）：
  - 方案 A：`NCEP4090GU ×4`（40 V，DFN5×6）。
  - 方案 B：`NCEP4090GU ×2`（高边） + `NCEP4045GU ×2`（低边）。
- 输出电容：`2× 100–150 µF / 25–35 V` 聚合物 + `2× 22 µF / 25 V X7R` + `1 µF + 0.1 µF`。
- 输入电容：近芯片 `2× 22 µF / 35 V X7R` + `10 µF + 1 µF + 0.1 µF`；接口侧 `220–470 µF / 25–35 V` 聚合物/电解。
- 开关频率：`400 kHz` 档（后续可在 300–400 kHz 微调以平衡热/体积/EMI）。

## 7. 备忘与后续验证要点

- 样机阶段测量各桥臂栅源波形与电感温升；必要时加 `1–3 Ω` 栅电阻与 RC Snubber。
- 记录输出纹波（20 V/5 A，12 V 输入）与瞬态响应；必要时增加聚合物并联或提高 MLCC 贴装密度。
- 若 12 V 源阻较高（线缆较长），输入侧需 TVS/RC 吸收与大体量聚合物，避免振铃加大 MOSFET 尖峰。

> 附注：SW7201 亦支持 I2C 模式限制输出电流与设置电压，最终电容/电感/限流建议以目标固件配置为准做一次联动校核。

## 8. 动态响应校核（1 W → 65 W，跌落 ≤ 2 V 或 5%）

- 要求解释：以 `VOUT=20 V` 为例，5% 为 `1 V`，与 `2 V` 比较取更严者，因此目标为负载阶跃下电压跌落 `≤ 1 V`。
- 负载阶跃：`1 W → 65 W`，等效电流阶跃 `ΔI ≈ (65−1)/20 ≈ 3.2 A`（实取 3.25 A 保守）。
- 瞬时跌落分量：
  - ESR 跌落：`ΔV_ESR = ΔI · ESR_EQ`。
  - 容性跌落（控制环尚未完全响应之前）：`ΔV_C ≈ ΔI · Δt / C_EQ`，其中 `Δt` 约为“控制延迟 + 电感电流爬升时间”。

### 8.1 以推荐参数验证（fSW=400 kHz；L=6.8 µH；C_EQ≈200–250 µF；ESR_EQ≈10–12.5 mΩ）

- 电感爬升斜率（Boost 12 V 工况）：`di/dt ≈ Vin / L = 12 / 6.8e−6 ≈ 1.76 A/µs`。
- 使电感电流补足 `ΔI=3.25 A` 需时：`t_L ≈ ΔI/(di/dt) ≈ 1.85 µs`。
- 控制/开关延迟：保守按 `≈1 个周期` 计 `T_SW=1/fSW=2.5 µs`。
- 估计总延迟：`Δt ≈ T_SW + t_L ≈ 2.5 + 1.85 ≈ 4.35 µs`。
- 跌落实测上限估算：
  - `ΔV_ESR ≈ 3.25 A × 0.010 Ω = 0.0325 V`（ESR 较小，贡献次要）。
  - `ΔV_C ≈ 3.25 A × 4.35 µs / 200 µF ≈ 0.071 V`（若 `C_EQ=250 µF` 则 ≈ `0.057 V`）。
  - 总计 `ΔV_total ≈ 0.10–0.13 V ≪ 1 V`，满足“≤ 1 V”目标，且有足量余量。

### 8.2 对比：若选 L=4.7 µH（其余不变）

- 斜率更大：`di/dt ≈ 12 / 4.7e−6 ≈ 2.55 A/µs`，`t_L ≈ 3.25/2.55 ≈ 1.28 µs`，`Δt ≈ 2.5 + 1.28 ≈ 3.78 µs`。
- `ΔV_C` 更小：`≈ 3.25×3.78 µs/200 µF ≈ 0.061 V`；`ΔV_ESR` 不变。
- 结论：4.7 µH 在动态上略占优（更快爬升→更小跌落），但其稳态纹波与 EMI、核损压力较 6.8 µH 更高，需在输出电容与抑振/滤波上补偿。

### 8.3 结论与实施

- 在“1 W → 65 W、跌落 ≤ 1 V”的约束下，`L=6.8 µH + C_EQ=200–250 µF + ESR_EQ≤10–12.5 mΩ` 的推荐组合已有显著余量。
- 若优先动态（或为未来更大阶跃预留极限余量），可用 `L=4.7 µH`；但需：
  - 提升输出 MLCC 贴装密度或并联额外聚合物，以抑制更高的电流纹波分量。
  - 评估并优化栅极串阻/RC Snubber 与采样 RC 低通（SW7201 手册对 CS/VBUS 采样与低通有明确建议），确保 OCP/环路稳定且不迟钝。

## 9. 驱动电源去耦（VDRV）

- 引脚定位：`VDRV`（见引脚图 28 脚），为门极驱动/内部驱动电源轨，应就近对地去耦。
- 选型（与官方做法对齐）：`10 µF / 25 V / X7R / 0603`，靠近 `VDRV` 与地引脚，走线极短、环路最小。不并联额外 0.1 µF 小电容。
- 说明：遵循数据手册与参考设计/EVM的最小必需配置；如后续实测确有高频尖峰，再依据波形评估是否临时加装小电容或阻尼网络。
