
| 术语 |全称 | 描述 |
|--|--|--|
|ARE | Affinity Routing Enable | 亲和路由启用 |
|BPR | Binary Point Register | 二进制点寄存器 |
|EL | Exception level (ARMv8-A) | 异常级别(ARMv8 - A)|
|EOIR | End of Interrupt Register | 中断结束寄存器 |
|GIC | Generic Interrupt Controller | 通用中断控制器 |
|GICv3 | Version 3 of the Generic Interrupt Controller Architecture | 通用中断控制器架构第 3 版 |
|GICv4 | Version 4 of the Generic Interrupt Controller Architecture | 通用中断控制器架构第 4 版 |
|IAR | Interrupt Acknowledge Register | 中断确认寄存器 |
|ITS | Interrupt Translation Service | 中断转换服务 |
|ITT | Interrupt Translation Table | 中断转换表 |
|LPI | Locality-specific Peripheral Interrupt | 特定位置的外设中断 |
|PE | Processing element | <b>处理元件</b>. ARM 架构中定义的抽象机器, 如 ARM 架构参考手册中所述. 另见 < ARM 架构参考手册, ARMv8, 适用于 ARMv8 - A 架构配置文件>|
|PPI | Private Peripheral Interrupt | 私有外设中断 |
|RAO/WI | Read-As-One, Writes Ignored | 读为 1, 写忽略 |
|RAZ/WI | Read-As-Zero, Writes Ignored | 读为 0, 写忽略 |
|SGI | Software Generated Interrupt | 软件生成中断 |
|SPI | Shared Peripheral Interrupt | 共享外设中断 |
|SRE | System Register Enable | 系统寄存器启用 |
|VM | Virtual Machine | 虚拟机 |
|vPE | Virtual PE | 虚拟 PE|
|VPT | Virtual LPI Pending Table | 虚拟 LPI 挂起表 |

`<ARM 通用中断控制器架构规范 GIC 架构版本 3.0 和 4.0 >` 以及 `< ARM 架构参考手册, ARMv8, 适用于 ARMv8 - A 架构配置文件>` 使用 "**处理元件**" 或 "**PE**" 作为**实现 ARM 架构**的机器的通用术语. 例如, ARM Cortex® - A57 MPCore™是一款多核处理器, 最多有**四个内核**. 对于 ARM Cortex - A57 MPCore™, **每个内核**就是架构规范中所指的 **PE**.

在ARM架构中, **PE(Processing Element, 处理元素)**是抽象的机器行为定义, 指代**处理器**或**核心**(如ARM Core、GPU、NPU等)的**逻辑处理单元**. 其核心特点包括:

1. **抽象定义**

   ARM体系结构通过PE的行为规范(如指令集、寄存器、异常模型等)确保硬件实现与软件的兼容性, 兼容实现必须遵循PE定义的行为.

2. **功能范围**

   - **基础功能**: PE负责执行指令、管理寄存器(如通用寄存器、程序计数器PC等)和异常处理.
   - **扩展性**: 在多核场景中, 一个物理核可能包含多个线程(如ARM的SMP架构), 每个线程可视为独立的PE.
   - **跨硬件支持**: PE不仅限于ARM Core, 还可指代其他处理单元(如GPU、NPU), 体现 ARM 架构的通用性.

3. **与架构的关系**

    ARM架构为PE的设计提供基础规范(如指令集、内存模型), 而微架构(如Cortex-A53、Cortex-A72)则具体实现这些规范. 例如, 不同微架构的PE在流水线、缓存等方面可能有所差异, 但遵循相同的架构定义.

总结来说, PE是ARM架构中**处理能力的抽象单元**, 既可指单核处理器, 也可扩展到多核系统或异构计算单元, 是ARM生态软硬件兼容性的核心基础.
