<!DOCTYPE html>
<html lang="en">
        <head>
            <meta charset="UTF-8">
            <meta name="viewport" content="width=device-width, initial-scale=1.0">
            <link rel="stylesheet" href="style.css">
            <link rel="stylesheet" href="myProjects/webProject/icofont/css/icofont.min.css">
            <link href="https://cdn.jsdelivr.net/npm/bootstrap@5.3.3/dist/css/bootstrap.min.css" rel="stylesheet" integrity="sha384-QWTKZyjpPEjISv5WaRU9OFeRpok6YctnYmDr5pNlyT2bRjXh0JMhjY6hW+ALEwIH" crossorigin="anonymous">
            <script src="https://cdn.jsdelivr.net/npm/bootstrap@5.3.3/dist/js/bootstrap.bundle.min.js" integrity="sha384-YvpcrYf0tY3lHB60NNkmXc5s9fDVZLESaAA55NDzOxhy9GkcIdslK1eN7N6jIeHz" crossorigin="anonymous"></script>
            <title>Unidad 2</title>
            <nav class="navbar navbar-expand-lg bg-body-tertiary rounded-5">
                <div class="col-2 tecnm d-flex justify-content-start ms-5">
                    <img src="imags/TecNM_logo.png" alt="">
                </div>
                <div class="container-fluid">
                    <button class="navbar-toggler" type="button" data-bs-toggle="collapse" data-bs-target="#navbarNav" aria-controls="navbarNav" aria-expanded="false" aria-label="Toggle navigation">
                    <span class="navbar-toggler-icon"></span>
                    </button>
                    <div class="collapse navbar-collapse" id="navbarNav">
                        <h1 aligne ="center" class="justify-content-center ms-5">Unidad 2. Estructura y funcionamiento del CPU</h1>
                    </div>
                </div>
                <div class="col-2 tecnm d-flex justify-content-end me-5">
                    <img src="imags/ITS_logo.png" alt="">
                </div>
            </nav>
        </head>
    <body>
        <div class=" mt-5 mx-5">
            <div class="card">
                <div class="card-body">
                    <h3>2.1 Organización del Procesador</h3>
                    <p>
                        La función principal es ejecutar instrucciones, la organización viene condicionada por las tareas que debe realizar y por cómo debe hacerlo operan según una señal de sincronización conocida como señal de reloj 
                        (es un cristal de cuarzo). Incluye tantos registros visibles para el usuario todo procesador dispone de 3 componentes
                    </p>
                    <ul class="list-group">
                        <li class="list-group-item">- UAL: que hace un conjunto de operaciones aritméticas lógicas con los datos almacenados dentro del procesador</li>
                        <li class="list-group-item">- Conjunto de registros: espacio de almacenamiento temporal de datos e instrucciones dentro del procesador</li>
                        <li class="list-group-item">- Unidad de control: circuito que controla el funcionamiento de todos los componentes del procesador</li>
                        <li class="list-group-item">Controla el movimiento de datos e instrucciones dentro y fuera del procesador y también las operaciones ALU</li>
                    </ul>
                    <br>
                    <h3>2.2 La Estructura de Registros</h3>
                    <p>
                        Registros del CPU
                        Se emplean para controlar las instrucciones en ejecución, manejar direccionamiento de memoria y propiciar la capacidad aritmética.
                        Los registros vienen de tres tipos: datos, direcciones e índice, que tiene lugar en casi todos los aspectos de la operación del CPU.
                        El tamaño de un registro depende del CPU; los más simples tienen registros que aceptan 8 o 16 bits de datos y los más complejos tienen registros de 32, 48 o 64 bits.
                    </p>
                    <h3>2.2.1 Registros visibles para el usuario</h3>
                    <p>
                        Un registro visible al usuario es aquél que puede ser referenciado por medio del lenguaje máquina que ejecuta la CPU. Prácticamente todos los diseños contemporáneos de CPUs están provistos de varios registros visibles al usuario, en oposición a disponer de un único acumulador.
                        Podemos clasificarlos en: 
                    </p>
                    <ul class="list-group">
                        <li class="list-group-item">- Uso general</li>
                        <li class="list-group-item">- Datos</li>
                        <li class="list-group-item">- Direcciones</li>
                        <li class="list-group-item">- Códigos de Condición</li>
                    </ul>
                    <br>
                    <h3>2.2. Registros de control y de estados</h3>
                    <p>
                        Los registros que encuentran dentro de cada procesador su función principales almacenar los valores de cada uno de los datos,comandos,instrucciones o estados binarios que son los que ordenan qué dato debe procesarse, así como la forma en la que se debe realizar. 
                        Un registro no deja de ser una memoria de velocidad alta y con poca capacidad. Cada registro puede contener una instrucción, una dirección de almacenamiento o cualquier tipo de dato.
                        En un procesador encontramos espacios con una capacidad que oscila entre 4 y 64 bits porque cada registro debe tener un tamaño suficiente para contener una instrucción. En el caso de que un ordenador de 64 bit, cada registro de tener un tamaño de 64 bits. 
                        Cada procesador tiene varias asignaciones o tareas que debe de realizar para el manejo de la información. La información es recibida generalmente en código binario, procedente de las aplicaciones para, después, procesarlos de una forma determinada.
                        Digamos que el procesador traduce esos datos para que nosotros, los usuarios, los entendamos. Dentro de un microprocesador encontramos el registro de información, cuya función es guardar de forma temporal los datos a los que se accede frecuentemente.
                    </p>
                    <h3>2.2.3 Ejemplos de registros en CPU</h3>
                    <p>
                        Un ciclo de instrucción (también llamado ciclo de fetch-and-execute o ciclo de fetchdecode-execute en inglés) es el período que tarda la unidad central de proceso (CPU) en ejecutar una instrucción de lenguaje máquina.
                    </p>
                    <ul class="list-group">
                        <li class="list-group-item"> Búsqueda: Extrae las direcciones de memoria del contador del programa </li>
                        <li class="list-group-item"> Ejecución: Simplemente ejecuta la acción ya que en esta parte el procesador ya sabe de que instrucción se trata</li>
                        <li class="list-group-item"> Decodificación: Decodifica el mensaje en un lenguaje que la computadora pueda entender</li>
                        <li class="list-group-item"> Finalización: Se almacena el resultado en la memoria o en un dispositivo de salida</li>
                    </ul>
                    <br>
                    <h3>2.3 El ciclo de la instrucción</h3>
                    <p>El Ciclo Instrucción cuenta con dos fases, la primera es la obtención (búsqueda) y la segunda es la fase de ejecución</p>
                    <div style="text-align: center;">
                        <img src="imags/ciclo.png" alt="">
                    </div>
                    <h3>2.3.1 Segmentación de instrucciones</h3>
                    <p>
                        Es una técnica que permite implementar el paralelismo a nivel de instrucción en un único procesador, esta arquitectura es usada en arquitecturas vectoriales.
                    </p>
                    <ul class="list-group">
                        <li class="list-group-item">Li: lectura de instrucción</li>
                        <li class="list-group-item">Di: decodificador de instrucción</li>
                        <li class="list-group-item">Ej: ejecución</li>
                        <li class="list-group-item">Mem: acceso a memoria</li>
                        <li class="list-group-item">Es: escritura de vuelta al registro</li>
                    </ul>
                    <br>
                    <p>
                        El objetivo de la segmentación es ejecutar simultáneamente diferentes etapas de distintas instrucciones, lo cual permite aumentar el rendimiento del procesador sin tener que hacer más rápidas todas las unidades del procesador 
                        (ALU, UC, buses, etc.) y sin tener que duplicarlas. La división de la ejecución de una instrucción en diferentes etapas se debe realizar de tal manera que cada etapa tenga la misma duración, generalmente un ciclo de reloj. 
                        Es necesario añadir registros para almacenar los resultados intermedios entre las diferentes etapas, de modo que la información generada en una etapa esté disponible para la etapa siguiente. La segmentación es como una cadena de montaje. 
                        En cada etapa de la cadena se lleva a cabo una parte del trabajo total y cuando se acaba el trabajo de una etapa. El producto pasa a la siguiente y así sucesivamente hasta llegar al final. 
                        Si hay N etapas, se puede trabajar sobre N productos al mismo tiempo y, si la cadena está bien equilibrada, saldrá un producto acabado en el tiempo que se tarda en llevar a cabo una de las etapas. De esta manera, 
                        no se reduce el tiempo que se tarda en hacer un producto, sino que se reduce el tiempo total necesario para hacer una determinada cantidad de productos porque las operaciones de cada etapa se efectúan simultáneamente
                    </p>
                    <h3>2.3.2 Ciclo FDE</h3>
                    <p>
                        Un ciclo de instrucción (también llamado ciclo de fetch-and-execute o ciclo de fetch-decode-execute en inglés) es el período que tarda la unidad central de procesamiento (CPU) en ejecutar una instrucción de lenguaje máquina. 
                        Comprende una secuencia de acciones determinada que debe llevar a cabo el CPU para ejecutar cada instrucción en un programa. Cada instrucción del juego de instrucciones de un CPU puede requerir diferente número de ciclos de instrucción para su ejecución. 
                        Un ciclo de instrucción está formado por uno o más ciclos máquina. Para que cualquier sistema de proceso de datos basado en microprocesador (por ejemplo un ordenador o computadora personal) o microcontrolador (por ejemplo un reproductor de MP3) realice una tarea (programa) primero debe buscar cada instrucción en la memoria principal y luego ejecutarla.
                    </p>
                    <h3>2.3.3 Conjunto de instrucciones, características y funciones</h3>
                    <p>
                        La segmentación de instrucciones es similar al uso de una cadena de montaje en una fábrica de manufacturación. En las cadenas demontaje, el producto pasa a través de varias etapas de producción antes de tener el producto terminado. Cada etapa o segmento de la cadena está especializada en un área específica de la línea deproducción y lleva a cabo siempre la misma actividad. 
                        Esta tecnología es aplicada en el diseño de procesadores eficientes. A estos procesadores se les conoce como pipeline processors. Estos están compuestos por una lista de segmentos lineales y secuenciales en donde cada segmento lleva a cabo una tarea o un grupo de tareas computacionales. Los datos que provienen del exterior se introducen en el sistema para ser procesados. 
                        La computadora realiza operaciones con los datos que tiene almacenados en memoria, produce nuevos datos o información para uso externo. Las arquitecturas y los conjuntos de instrucciones se pueden clasificar considerando aspectos posibles: Almacenamiento de operandos en la CPU: dónde se ubican losoperandos aparte de la memoria. Número de operandos explícitos por instrucción: 
                        cuántos operandos se expresan en forma explícita en una instrucción típica. Como son 0,1,2,3. Posición del operando: Todos en los registros internos de la CPU. Cómo se especifica la dirección de memoria (modos de direccionamiento disponible. Operaciones: Qué operaciones están disponibles en el conjunto de instrucciones. Tipo y tamaño de operandos y cómo se especifican.
                    </p>
                    <h3>2.3.4 Voz modos de direccionamiento</h3>
                    <p>
                        Inmediato (Immediate): En este modo de direccionamiento, el valor del operando se especifica directamente en la instrucción. Por ejemplo, la instrucción ADD R1, #10 suma el valor inmediato 10 al contenido del registro R1.
                        Directo (Direct): En este modo, la dirección de memoria del operando se especifica directamente en la instrucción. Por ejemplo, la instrucción LOAD R2, [100] carga el valor almacenado en la dirección de memoria 100 en el registro R2.
                        Indirecto (Indirect): En este modo, la dirección de memoria del operando se obtiene indirectamente a través de un registro o puntero. Por ejemplo, la instrucción LOAD R3, [R2] carga el valor almacenado en la dirección de memoria apuntada por el contenido del registro R2 en el registro R3.
                        Basado en Registro (Register-based): En este modo, la dirección de memoria del operando se calcula sumando un desplazamiento a un registro base. Por ejemplo, la instrucción LOAD R4, [R5+10] carga el valor almacenado en la dirección de memoria calculada sumando 10 al contenido del registro R5 en el registro R4.
                        Indexado (Indexed): En este modo, la dirección de memoria del operando se calcula sumando un desplazamiento a un registro índice. Por ejemplo, la instrucción LOAD R6, [R7+R8] carga el valor almacenado en la dirección de memoria calculada sumando el contenido del registro R8 al contenido del registro R7 en el registro R6.
                        Relativo (Relative): Este modo se utiliza en instrucciones de salto o branch. La dirección de salto se calcula sumando un desplazamiento relativo a la dirección de la siguiente instrucción. Por ejemplo, la instrucción JUMP [PC+20] realiza un salto a la dirección de memoria calculada sumando 20 al contenido del contador de programa (PC).
                    </p>
                    <h3>2.4 Casos de estudio de CPU</h3>
                    <p>
                        En informática, los modos de direccionamiento son las diferentes maneras de especificar un operando dentro de una instrucción en lenguaje ensamblador.
                        Un modo de direccionamiento especifica la forma de calcular la dirección de memoria efectiva de un operando mediante el uso de la información contenida en registros y/o constantes, contenida dentro de una instrucción de la máquina o en otra parte.
                        No existe una forma generalmente aceptada de nombrar a los distintos modos de direccionamiento. En particular, los distintos autores y fabricantes de equipos pueden dar nombres diferentes para el modo de hacer frente al mismo, o los mismos nombres, a los diferentes modos de direccionamiento.
                        Además, un modo de direccionamiento que en una determinada arquitectura se trata como un modo de direccionamiento, puede representar la funcionalidad que en otra arquitectura está cubierto por dos o más modos de direccionamiento.
                    </p>
                </div>
            </div>
        </div>
    </body>
    <div class="bd_footer py-4 py-md-5 mt-5 bg-body-tertiary row g-0 text-center">
        <div class="col-sm-6 col-md-8">
          <div class="card-header mx-5 ">
            Tecnológico Nacional de México
          </div>
          <div class="card-body mx-3">
            <blockquote class="blockquote mb-0">
              <p>Instituto Tecnológico de Saltillo</p>
              <footer class="blockquote-footer"><cite title="Source Title">Ing.Sistemas Computacionales</cite></footer>
            </blockquote>
          </div>
        </div>
        <div class="col-6 col-md-4">
            <div>
              <img src="imags/facebook_icon-icons.com_59205.ico" alt="" class="logs">
              <a href="https://www.facebook.com/TecNMcampusSaltillo/" class="text-secondary"><cite>Facebook</a>
            </div>
            <div class="mt-3">
              <img src="imags/1491580635-yumminkysocialmedia26_83102.png" alt="" class="logs">
              <a href="https://www.instagram.com/tecnmitsaltillo/" class="text-secondary"><cite>Instagram</a></div>
            </div>
        </div>
</html>