
Proyecto_1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000330  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000002bc  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  00000330  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000330  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000360  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000070  00000000  00000000  000003a0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a1f  00000000  00000000  00000410  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007d2  00000000  00000000  00000e2f  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000519  00000000  00000000  00001601  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000bc  00000000  00000000  00001b1c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004b1  00000000  00000000  00001bd8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000017c  00000000  00000000  00002089  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  00002205  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 03 01 	call	0x206	; 0x206 <main>
  88:	0c 94 5c 01 	jmp	0x2b8	; 0x2b8 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <I2C_MasterSetup>:
*/

#include "I2C.h"

// MASTER SETUP
void I2C_MasterSetup(unsigned long SCL_CLK, I2C_PRESC Prescaler){
  90:	cf 92       	push	r12
  92:	df 92       	push	r13
  94:	ef 92       	push	r14
  96:	ff 92       	push	r15
  98:	6b 01       	movw	r12, r22
  9a:	7c 01       	movw	r14, r24
	DDRC &= ~((1<<DDC4)|(1<<DDC5)); //I2C entradas en SDA y SCL
  9c:	87 b1       	in	r24, 0x07	; 7
  9e:	8f 7c       	andi	r24, 0xCF	; 207
  a0:	87 b9       	out	0x07, r24	; 7
	
	//Prescaler (dependiendo del enum se configura ese prescaler en TWSR
	TWSR &= ~((1<<TWPS1)|(1<<TWPS0)); //Limpiar prescaler
  a2:	e9 eb       	ldi	r30, 0xB9	; 185
  a4:	f0 e0       	ldi	r31, 0x00	; 0
  a6:	80 81       	ld	r24, Z
  a8:	8c 7f       	andi	r24, 0xFC	; 252
  aa:	80 83       	st	Z, r24
	static uint8_t prescval = 0;
	switch(Prescaler){
  ac:	41 30       	cpi	r20, 0x01	; 1
  ae:	51 f0       	breq	.+20     	; 0xc4 <I2C_MasterSetup+0x34>
  b0:	28 f0       	brcs	.+10     	; 0xbc <I2C_MasterSetup+0x2c>
  b2:	42 30       	cpi	r20, 0x02	; 2
  b4:	81 f0       	breq	.+32     	; 0xd6 <I2C_MasterSetup+0x46>
  b6:	43 30       	cpi	r20, 0x03	; 3
  b8:	b9 f0       	breq	.+46     	; 0xe8 <I2C_MasterSetup+0x58>
  ba:	1f c0       	rjmp	.+62     	; 0xfa <I2C_MasterSetup+0x6a>
		case I2C_PRESC_1:
			prescval = 1;
  bc:	81 e0       	ldi	r24, 0x01	; 1
  be:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			break;
  c2:	20 c0       	rjmp	.+64     	; 0x104 <I2C_MasterSetup+0x74>
		case I2C_PRESC_4:
			TWSR |= (1<<TWPS0);
  c4:	e9 eb       	ldi	r30, 0xB9	; 185
  c6:	f0 e0       	ldi	r31, 0x00	; 0
  c8:	80 81       	ld	r24, Z
  ca:	81 60       	ori	r24, 0x01	; 1
  cc:	80 83       	st	Z, r24
			prescval = 4;
  ce:	84 e0       	ldi	r24, 0x04	; 4
  d0:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			break;
  d4:	17 c0       	rjmp	.+46     	; 0x104 <I2C_MasterSetup+0x74>
		case I2C_PRESC_16:
			TWSR |= (1<<TWPS1);
  d6:	e9 eb       	ldi	r30, 0xB9	; 185
  d8:	f0 e0       	ldi	r31, 0x00	; 0
  da:	80 81       	ld	r24, Z
  dc:	82 60       	ori	r24, 0x02	; 2
  de:	80 83       	st	Z, r24
			prescval = 16;
  e0:	80 e1       	ldi	r24, 0x10	; 16
  e2:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			break;
  e6:	0e c0       	rjmp	.+28     	; 0x104 <I2C_MasterSetup+0x74>
		case I2C_PRESC_64:
			TWSR |= (1<<TWPS1)|(1<<TWPS0);
  e8:	e9 eb       	ldi	r30, 0xB9	; 185
  ea:	f0 e0       	ldi	r31, 0x00	; 0
  ec:	80 81       	ld	r24, Z
  ee:	83 60       	ori	r24, 0x03	; 3
  f0:	80 83       	st	Z, r24
			prescval = 64;
  f2:	80 e4       	ldi	r24, 0x40	; 64
  f4:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			break;
  f8:	05 c0       	rjmp	.+10     	; 0x104 <I2C_MasterSetup+0x74>
		default:
			TWSR &= ~((1<<TWPS1)|(1<<TWPS0)); //Limpiar prescaler
  fa:	e9 eb       	ldi	r30, 0xB9	; 185
  fc:	f0 e0       	ldi	r31, 0x00	; 0
  fe:	80 81       	ld	r24, Z
 100:	8c 7f       	andi	r24, 0xFC	; 252
 102:	80 83       	st	Z, r24
			Prescaler = I2C_PRESC_1;
			break;
	}
	
	//Velocidad
	TWBR = ((F_CPU/SCL_CLK)-16)/(2*prescval); 
 104:	60 e0       	ldi	r22, 0x00	; 0
 106:	74 e2       	ldi	r23, 0x24	; 36
 108:	84 ef       	ldi	r24, 0xF4	; 244
 10a:	90 e0       	ldi	r25, 0x00	; 0
 10c:	a7 01       	movw	r20, r14
 10e:	96 01       	movw	r18, r12
 110:	0e 94 3a 01 	call	0x274	; 0x274 <__udivmodsi4>
 114:	ca 01       	movw	r24, r20
 116:	b9 01       	movw	r22, r18
 118:	60 51       	subi	r22, 0x10	; 16
 11a:	71 09       	sbc	r23, r1
 11c:	81 09       	sbc	r24, r1
 11e:	91 09       	sbc	r25, r1
 120:	20 91 00 01 	lds	r18, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 124:	30 e0       	ldi	r19, 0x00	; 0
 126:	22 0f       	add	r18, r18
 128:	33 1f       	adc	r19, r19
 12a:	03 2e       	mov	r0, r19
 12c:	00 0c       	add	r0, r0
 12e:	44 0b       	sbc	r20, r20
 130:	55 0b       	sbc	r21, r21
 132:	0e 94 3a 01 	call	0x274	; 0x274 <__udivmodsi4>
 136:	20 93 b8 00 	sts	0x00B8, r18	; 0x8000b8 <__TEXT_REGION_LENGTH__+0x7f80b8>
	
	//Interfase I2C (TWI)
	TWCR |= (1<<TWEN);
 13a:	ec eb       	ldi	r30, 0xBC	; 188
 13c:	f0 e0       	ldi	r31, 0x00	; 0
 13e:	80 81       	ld	r24, Z
 140:	84 60       	ori	r24, 0x04	; 4
 142:	80 83       	st	Z, r24
}
 144:	ff 90       	pop	r15
 146:	ef 90       	pop	r14
 148:	df 90       	pop	r13
 14a:	cf 90       	pop	r12
 14c:	08 95       	ret

0000014e <I2C_MasterStart>:

// MASTER START
uint8_t I2C_MasterStart(void){
	TWCR = (1<<TWINT)|(1<<TWSTA)|(1<<TWEN); //Clear interrupt, Master Transmit y TWI
 14e:	84 ea       	ldi	r24, 0xA4	; 164
 150:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	while (!(TWCR & (1<<TWINT))); //Espera hasta que encienda la bandera
 154:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 158:	88 23       	and	r24, r24
 15a:	e4 f7       	brge	.-8      	; 0x154 <I2C_MasterStart+0x6>
	
	return ((TWSR & 0xF8)==0x08); // Solo interesan los bits de estado
 15c:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 160:	98 7f       	andi	r25, 0xF8	; 248
 162:	81 e0       	ldi	r24, 0x01	; 1
 164:	98 30       	cpi	r25, 0x08	; 8
 166:	09 f0       	breq	.+2      	; 0x16a <I2C_MasterStart+0x1c>
 168:	80 e0       	ldi	r24, 0x00	; 0
}
 16a:	08 95       	ret

0000016c <I2C_MasterRepeatedStart>:

// MASTER REPEATED START
uint8_t I2C_MasterRepeatedStart(void){
	TWCR = (1<<TWINT)|(1<<TWSTA)|(1<<TWEN); //Clear interrupt, Master Transmit y TWI
 16c:	84 ea       	ldi	r24, 0xA4	; 164
 16e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	while (!(TWCR & (1<<TWINT))); //Espera hasta que encienda la bandera
 172:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 176:	88 23       	and	r24, r24
 178:	e4 f7       	brge	.-8      	; 0x172 <I2C_MasterRepeatedStart+0x6>
	
	return ((TWSR & 0xF8)==0x10); // Solo interesan los bits de estado
 17a:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 17e:	98 7f       	andi	r25, 0xF8	; 248
 180:	81 e0       	ldi	r24, 0x01	; 1
 182:	90 31       	cpi	r25, 0x10	; 16
 184:	09 f0       	breq	.+2      	; 0x188 <I2C_MasterRepeatedStart+0x1c>
 186:	80 e0       	ldi	r24, 0x00	; 0
}
 188:	08 95       	ret

0000018a <I2C_MasterStop>:

// MASTER STOP
void I2C_MasterStop(void){
	TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWSTO); //Clear interrupt, TWI, secuencia STOP
 18a:	84 e9       	ldi	r24, 0x94	; 148
 18c:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	while (TWCR & (1<<TWSTO)); //Espera hasta que se limpie el STOP
 190:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 194:	84 fd       	sbrc	r24, 4
 196:	fc cf       	rjmp	.-8      	; 0x190 <I2C_MasterStop+0x6>
}
 198:	08 95       	ret

0000019a <I2C_MasterWrite>:

// MASTER WRITE
uint8_t I2C_MasterWrite(uint8_t dato){
	static uint8_t state; // Que dato se transmitio
	
	TWDR = dato; // Cargar el dato al buffer
 19a:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
	TWCR = (1<<TWEN)|(1<<TWINT); //TWI, Clear interrupt
 19e:	84 e8       	ldi	r24, 0x84	; 132
 1a0:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	
	while (!(TWCR & (1<<TWINT))); //Espera hasta que encienda la bandera
 1a4:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 1a8:	88 23       	and	r24, r24
 1aa:	e4 f7       	brge	.-8      	; 0x1a4 <I2C_MasterWrite+0xa>
	
	state = TWSR & 0xF8; //Interesa solo lo que es el TWI status
 1ac:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 1b0:	88 7f       	andi	r24, 0xF8	; 248
	
	if ((state==0x18)||(state==0x28)){ //0x18 es SLA+W, data+W (IMPORTANTE SIEMPRE TENGO QUE RECIBIR ACK)
 1b2:	88 31       	cpi	r24, 0x18	; 24
 1b4:	21 f0       	breq	.+8      	; 0x1be <I2C_MasterWrite+0x24>
 1b6:	88 32       	cpi	r24, 0x28	; 40
 1b8:	19 f4       	brne	.+6      	; 0x1c0 <I2C_MasterWrite+0x26>
		return 1;
 1ba:	81 e0       	ldi	r24, 0x01	; 1
 1bc:	08 95       	ret
 1be:	81 e0       	ldi	r24, 0x01	; 1
		}else{
		return state; //Estado error
	}
	
}
 1c0:	08 95       	ret

000001c2 <I2C_MasterRead>:

// MASTER READ
uint8_t I2C_MasterRead(uint8_t *buffer, uint8_t acknowledge){
 1c2:	fc 01       	movw	r30, r24
	static uint8_t state; // Que dato se transmitio
	
	if (acknowledge){
 1c4:	66 23       	and	r22, r22
 1c6:	21 f0       	breq	.+8      	; 0x1d0 <I2C_MasterRead+0xe>
		//Más datos
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA); //Clear interrupt, TWI, Envío de ACK
 1c8:	84 ec       	ldi	r24, 0xC4	; 196
 1ca:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 1ce:	03 c0       	rjmp	.+6      	; 0x1d6 <I2C_MasterRead+0x14>
	}else{
		//Último dato
		TWCR = (1<<TWINT)|(1<<TWEN); //Clear interrupt, TWI, Sin ACK
 1d0:	84 e8       	ldi	r24, 0x84	; 132
 1d2:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	}
	
	while (!(TWCR & (1<<TWINT))); //Espera hasta que encienda la bandera
 1d6:	90 91 bc 00 	lds	r25, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 1da:	99 23       	and	r25, r25
 1dc:	e4 f7       	brge	.-8      	; 0x1d6 <I2C_MasterRead+0x14>
	
	state = TWSR & 0xF8; //Interesa solo lo que es el TWI status
 1de:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 1e2:	98 7f       	andi	r25, 0xF8	; 248
	
	//Comprobación con Ack o sin Ack
	if (acknowledge && state != 0x50) return 0; //Data recibida con Ack
 1e4:	66 23       	and	r22, r22
 1e6:	11 f0       	breq	.+4      	; 0x1ec <I2C_MasterRead+0x2a>
 1e8:	90 35       	cpi	r25, 0x50	; 80
 1ea:	49 f4       	brne	.+18     	; 0x1fe <I2C_MasterRead+0x3c>
	if (!acknowledge && state != 0x58) return 0; //Data recibida sin Ack
 1ec:	61 11       	cpse	r22, r1
 1ee:	02 c0       	rjmp	.+4      	; 0x1f4 <I2C_MasterRead+0x32>
 1f0:	98 35       	cpi	r25, 0x58	; 88
 1f2:	39 f4       	brne	.+14     	; 0x202 <I2C_MasterRead+0x40>
	
	
	*buffer = TWDR; //Valor en un puntero
 1f4:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 1f8:	80 83       	st	Z, r24
	return 1; //Exitoso
 1fa:	81 e0       	ldi	r24, 0x01	; 1
 1fc:	08 95       	ret
	while (!(TWCR & (1<<TWINT))); //Espera hasta que encienda la bandera
	
	state = TWSR & 0xF8; //Interesa solo lo que es el TWI status
	
	//Comprobación con Ack o sin Ack
	if (acknowledge && state != 0x50) return 0; //Data recibida con Ack
 1fe:	80 e0       	ldi	r24, 0x00	; 0
 200:	08 95       	ret
	if (!acknowledge && state != 0x58) return 0; //Data recibida sin Ack
 202:	80 e0       	ldi	r24, 0x00	; 0
	
	
	*buffer = TWDR; //Valor en un puntero
	return 1; //Exitoso
}
 204:	08 95       	ret

00000206 <main>:
int main(void)
{
    //Setups de Nano
	
	//Setup Master
	I2C_MasterSetup(100000, I2C_PRESC_16); //Master mode 100khz, prescaler 1
 206:	42 e0       	ldi	r20, 0x02	; 2
 208:	60 ea       	ldi	r22, 0xA0	; 160
 20a:	76 e8       	ldi	r23, 0x86	; 134
 20c:	81 e0       	ldi	r24, 0x01	; 1
 20e:	90 e0       	ldi	r25, 0x00	; 0
 210:	0e 94 48 00 	call	0x90	; 0x90 <I2C_MasterSetup>
	
    while (1) 
    {
		//Secuencia de Master
		//"Yo everyone listen up"
		if (!I2C_MasterStart()) return; //Si no inicia, reinicia el loop
 214:	0e 94 a7 00 	call	0x14e	; 0x14e <I2C_MasterStart>
 218:	88 23       	and	r24, r24
 21a:	59 f1       	breq	.+86     	; 0x272 <main+0x6c>
		
		//"Bingus1 you're up"
		if (!I2C_MasterWrite(Slave1W)){
 21c:	80 e6       	ldi	r24, 0x60	; 96
 21e:	0e 94 cd 00 	call	0x19a	; 0x19a <I2C_MasterWrite>
 222:	81 11       	cpse	r24, r1
 224:	03 c0       	rjmp	.+6      	; 0x22c <main+0x26>
			I2C_MasterStop();
 226:	0e 94 c5 00 	call	0x18a	; 0x18a <I2C_MasterStop>
			return; //Si no recibo ACK, interrumpe todas las comunicaciones y reinicia el loop
 22a:	08 95       	ret
		}
		
		//"I want to read your data my dude"
		I2C_MasterWrite('R');
 22c:	82 e5       	ldi	r24, 0x52	; 82
 22e:	0e 94 cd 00 	call	0x19a	; 0x19a <I2C_MasterWrite>
		
		//"Clear comms"
		if (!I2C_MasterRepeatedStart()){
 232:	0e 94 b6 00 	call	0x16c	; 0x16c <I2C_MasterRepeatedStart>
 236:	81 11       	cpse	r24, r1
 238:	03 c0       	rjmp	.+6      	; 0x240 <main+0x3a>
			I2C_MasterStop();
 23a:	0e 94 c5 00 	call	0x18a	; 0x18a <I2C_MasterStop>
			return; //Si no recibo el acknowledge, interrumpe todas las comunicaciones y reinicia el loop
 23e:	08 95       	ret
		}
		
		//"Alright I'm ready to read you"
		if (!I2C_MasterWrite(Slave1R)){
 240:	81 e6       	ldi	r24, 0x61	; 97
 242:	0e 94 cd 00 	call	0x19a	; 0x19a <I2C_MasterWrite>
 246:	81 11       	cpse	r24, r1
 248:	03 c0       	rjmp	.+6      	; 0x250 <main+0x4a>
			I2C_MasterStop();
 24a:	0e 94 c5 00 	call	0x18a	; 0x18a <I2C_MasterStop>
			return; //Si no recibo ACK, interrumpe todas las comunicaciones y reinicia el loop
 24e:	08 95       	ret
		}
		
		//Recibe la data y envía ack, "..."
		I2C_MasterRead(&DataSlave1, 0);
 250:	60 e0       	ldi	r22, 0x00	; 0
 252:	81 e0       	ldi	r24, 0x01	; 1
 254:	91 e0       	ldi	r25, 0x01	; 1
 256:	0e 94 e1 00 	call	0x1c2	; 0x1c2 <I2C_MasterRead>
		I2C_MasterStop();
 25a:	0e 94 c5 00 	call	0x18a	; 0x18a <I2C_MasterStop>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 25e:	2f ef       	ldi	r18, 0xFF	; 255
 260:	81 ee       	ldi	r24, 0xE1	; 225
 262:	94 e0       	ldi	r25, 0x04	; 4
 264:	21 50       	subi	r18, 0x01	; 1
 266:	80 40       	sbci	r24, 0x00	; 0
 268:	90 40       	sbci	r25, 0x00	; 0
 26a:	e1 f7       	brne	.-8      	; 0x264 <main+0x5e>
 26c:	00 c0       	rjmp	.+0      	; 0x26e <main+0x68>
 26e:	00 00       	nop
 270:	d1 cf       	rjmp	.-94     	; 0x214 <main+0xe>
		////Secuencia de Slave
		//if (databuffer == 'R'){ //O cualquier otro comando que se configure
			//databuffer = 0; //Hago lo que requiera el comando
		//}
    }
}
 272:	08 95       	ret

00000274 <__udivmodsi4>:
 274:	a1 e2       	ldi	r26, 0x21	; 33
 276:	1a 2e       	mov	r1, r26
 278:	aa 1b       	sub	r26, r26
 27a:	bb 1b       	sub	r27, r27
 27c:	fd 01       	movw	r30, r26
 27e:	0d c0       	rjmp	.+26     	; 0x29a <__udivmodsi4_ep>

00000280 <__udivmodsi4_loop>:
 280:	aa 1f       	adc	r26, r26
 282:	bb 1f       	adc	r27, r27
 284:	ee 1f       	adc	r30, r30
 286:	ff 1f       	adc	r31, r31
 288:	a2 17       	cp	r26, r18
 28a:	b3 07       	cpc	r27, r19
 28c:	e4 07       	cpc	r30, r20
 28e:	f5 07       	cpc	r31, r21
 290:	20 f0       	brcs	.+8      	; 0x29a <__udivmodsi4_ep>
 292:	a2 1b       	sub	r26, r18
 294:	b3 0b       	sbc	r27, r19
 296:	e4 0b       	sbc	r30, r20
 298:	f5 0b       	sbc	r31, r21

0000029a <__udivmodsi4_ep>:
 29a:	66 1f       	adc	r22, r22
 29c:	77 1f       	adc	r23, r23
 29e:	88 1f       	adc	r24, r24
 2a0:	99 1f       	adc	r25, r25
 2a2:	1a 94       	dec	r1
 2a4:	69 f7       	brne	.-38     	; 0x280 <__udivmodsi4_loop>
 2a6:	60 95       	com	r22
 2a8:	70 95       	com	r23
 2aa:	80 95       	com	r24
 2ac:	90 95       	com	r25
 2ae:	9b 01       	movw	r18, r22
 2b0:	ac 01       	movw	r20, r24
 2b2:	bd 01       	movw	r22, r26
 2b4:	cf 01       	movw	r24, r30
 2b6:	08 95       	ret

000002b8 <_exit>:
 2b8:	f8 94       	cli

000002ba <__stop_program>:
 2ba:	ff cf       	rjmp	.-2      	; 0x2ba <__stop_program>
