[{"caption":"PLA是指。","answer":"<spanstyle=\"font-family:宋体;font-size:16px;\">可编程逻辑阵列<\/span>","analysis":""},{"caption":"FPGA是指。","answer":"<spanstyle=\"font-family:宋体;font-size:16px;\">现场可编程门阵列<\/span>","analysis":""},{"caption":"PAL具有固定连接的阵列和可编程的阵列。","answer":"<spanstyle=\"font-family:宋体;font-size:16px;\">或，与<\/span>","analysis":""},{"caption":"GAL的与阵列，或阵列。","answer":"<spanstyle=\"font-family:宋体;font-size:16px;\">可编程，固定<\/span>","analysis":""},{"caption":"若某CPLD中的逻辑块有36个输入（不含全局时钟、全局使能控制等），16个宏单元。理论上，该逻辑块可以实现个逻辑函数，每个逻辑函数最多可有个变量。","answer":"<spanstyle='font-family:\"TimesNewRoman\",serif;font-size:16px;'>16,36<\/span>","analysis":"<b>解析：<\/b>  C、每个宏单元可以产生一个逻辑函数，故可实现16个逻辑函数；每个逻辑函数可以有36个变量。"},{"caption":"PLA和触发器组成的时序电路如下图所示，以下不是JK触发器的激励方程。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/C9598F85130DEF92AC89C6867F489F13.gif\"style=\"white-space:normal;\"\/>","analysis":""},{"caption":"芯片74LVC161和PROM组成图示电路，该电路是一个能产生位的π函数发生器。","answer":"<spanstyle='font-family:\"TimesNewRoman\",serif;font-size:16px;'>16<\/span>","analysis":"<b>解析：<\/b>  B、74161的计数状态有16个，故PROM的与阵列有16种不同的输入，再根据四个逻辑函数的表达式，可知该电路循环输出π 的前16位的8421BCD码。"},{"caption":"FPGA是一种可编程的大规模集成电路。","answer":"correct","analysis":""},{"caption":"CPLD和FPGA实现逻辑函数的原理是相同的。","answer":"wrong","analysis":"<b>解析：<\/b>CPLD采用可编程的与-或阵列实现逻辑函数，FPGA采用查找表（LUT）实现逻辑函数。"},{"caption":"现在的可编程逻辑器件都是基于技术制造的。","answer":"wrong","analysis":"<b>解析：<\/b>早期的有EPROM技术，后来才出现E2PROM、快闪存储器等技术。"},{"caption":"GAL器件是用电可擦除工艺制造的，具有CMOS的低功耗特性。","answer":"correct","analysis":""},{"caption":"GAL器件具有输出逻辑宏单元，使用户能够按需要对输出进行组态。","answer":"correct","analysis":""},{"caption":"CPLD器件主要由可编程的逻辑块、输入\/输出块和可编程的内部互连线资源三部分组成。","answer":"correct","analysis":""},{"caption":"PROM和PAL一样，都是与阵列可编程，或阵列固定。","answer":"wrong","analysis":"<b>解析：<\/b>PROM是与阵列固定，或阵列可编程。"},{"caption":"CPLD与FPGA所采用的编程技术不同，CPLD是基于SRAM的编程技术，而FPGA则是基于或快闪存储器的编程技术。","answer":"wrong","analysis":"<b>解析：<\/b>CPLD是基于E2PROM或快闪存储器的编程技术，FPGA是基于SRAM的编程技术。"},{"caption":"在PLD器件的结构图中，在阵列的横线与竖线的交叉点上画“x”，表示横线与竖线是。","answer":"<spanstyle='font-size:16px;font-family:\"TimesNewRoman\",serif;'><\/span><spanstyle=\"font-size:16px;font-family:宋体;\">编程连通的<\/span>","analysis":""},{"caption":"若某CPLD中的逻辑块有36个输入（不含全局时钟、全局使能控制等），16个宏单元。理论上，该逻辑块可以实现个逻辑函数，每个逻辑函数最多可有个变量。","answer":"<spanstyle='font-family:\"TimesNewRoman\",serif;font-size:16px;'>16,36<\/span>","analysis":"<b>解析：<\/b>  B、每个宏单元可以产生一个逻辑函数，故可实现16个逻辑函数；每个逻辑函数可以有36个变量。"},{"caption":"PLA和触发器组成的时序电路如下图所示，以下不是JK触发器的激励方程。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/17FB785FFCDC3827784BF2BF3C036CFC.gif\"style=\"white-space:normal;\"\/>","analysis":""},{"caption":"芯片74LVC161和PROM组成图示电路，该电路是一个能产生位的π函数发生器。","answer":"<spanstyle='font-family:\"TimesNewRoman\",serif;font-size:16px;'>16<\/span>","analysis":"<b>解析：<\/b>  A、74161的计数状态有16个，故PROM的与阵列有16种不同的输入，再根据四个逻辑函数的表达式，可知该电路循环输出π 的前16位的8421BCD码。"},{"caption":"若某CPLD中的逻辑块有36个输入（不含全局时钟、全局使能控制等），16个宏单元。理论上，该逻辑块可以实现个逻辑函数，每个逻辑函数最多可有个变量。","answer":"<spanstyle='font-family:\"TimesNewRoman\",serif;font-size:16px;'>16,36<\/span>","analysis":"<b>解析：<\/b>  A、每个宏单元可以产生一个逻辑函数，故可实现16个逻辑函数；每个逻辑函数可以有36个变量。"}]