{{no footnotes|time=2016-09-18T10:24:31+00:00}}
{{noteTA
|1 = zh-cn:模拟; zh-tw:類比;
|2 = zh-cn:数字; zh-tw:數位;
}}
'''鎖相迴路'''（PLL: Phase-locked loops）是一种利用[[反馈|反馈]]（Feedback）控制原理实现的[[频率|频率]]及[[相位|相位]]的同步技术，其作用是将[[电路|电路]]输出的时钟与其外部的参考时钟保持同步。当参考时钟的[[频率|频率]]或[[相位|相位]]发生改变时，鎖相迴路会检测到这种变化，并且通过其内部的[[反馈|反馈]]系统来调节输出[[频率|频率]]，直到两者重新同步，这种同步又称为“鎖相”（Phase-locked）。

== 应用领域 ==
鎖相迴路在众多领域有应用，如无线通信、数字电视、广播等。具体的应用范围包括但不限于：
*无线通信系统收发模块 (Transceiver)
*数据及时钟恢复电路 (Clock and Data Recovery - CDR)
*频率综合电路 (Frequency synthesizer)
*[[跳频|跳频]]通信 (Frequency-hopping spread spectrum - FHSS)
*数字电视接收机 

== 组成 ==

一个鎖相迴路电路通常由以下模块构成：
*[[鉴频鉴相器|鉴频鉴相器]](PFD)(或[[鉴相器|鉴相器]]:PD)
*[[低通滤波器|低通滤波器]](LPF)
*[[压控振荡器|压控振荡器]](VCO)
*反馈回路(通常由一个[[分频器|分频器]](Frequency divider)来实现)

[[Image:Pll.png|alt=PLL]]

每个模块的简单原理描述如下：
*[[鉴频鉴相器|鉴频鉴相器]]： 对输入的参考信号和[[反馈|反馈]]回路的信号进行[[频率|频率]]和[[相位|相位]]的比较，输出一个代表两者差异的信号至[[低通滤波器|低通滤波器]]。
*[[低通滤波器|低通滤波器]]： 将输入信号中的高频成分滤除，保留直流部分送至[[压控振荡器|压控振荡器]]。
*[[压控振荡器|压控振荡器]]： 输出一个[[周期信号|周期信号]],其频率由输入电压所控制。
*反馈回路  ：     将[[压控振荡器|压控振荡器]]输出的信号送回至[[鉴频鉴相器|鉴频鉴相器]]。通常[[压控振荡器|压控振荡器]]的输出信号的频率大于参考信号的频率，因此需在此加入[[分频器|分频器]]以降低频率。

== 分类 ==

*按照实现技术，可以分为模拟鎖相迴路(Analog PLL)和数字鎖相迴路(Digital PLL)。
*按照反馈回路，可以分为整数倍分频鎖相迴路(Integer-N PLL)和分数倍分频鎖相迴路(Fractional-N PLL)。
*按照[[鉴频鉴相器|鉴频鉴相器]]的实现方式，可以分为[[电荷泵|电荷泵]]鎖相迴路(Charge-Pump PLL)和非电荷泵鎖相迴路。
*按照环路的带宽，它可以分为宽带鎖相迴路(Wide band loop PLL)和窄带鎖相迴路(Narrow band loop PLL)。

== 性能指标 ==

对于鎖相迴路来说，最关键的性能是在于[[相位雜訊|相位雜訊]](Phase noise)和动态性能（Dynamics）。
*鎖相迴路的相位噪声对通信系统的整体性能影响甚大，因此设计中对[[相位噪声|相位噪声]]的要求有具体而严格的指标要求。
*鎖相迴路的动态性能决定了它能够同步参考源的速度和精度，以及在多大范围内能够跟踪参考源。
*鎖相迴路的动态性能包括：[[锁定时间|锁定时间]](Lock time)，[[捕获范围|捕获范围]](Capture range)，[[锁定范围|锁定范围]](Hold range)等。
另外，鎖相迴路的稳定性指标包括：[[环路带宽|环路带宽]](Loop bandwidth)，[[相位裕度|相位裕度]](Phase margin)等。

==参考文献==
* [https://web.archive.org/web/20071014013436/http://www.national.com/appinfo/wireless/pll_designbook.html D.Banerjee, PLL Performance, Simulation and Design, Fourth Edition, Dog Ear Publishing, LLC, 2006.] 

* R.E. Best, Phase-Locked Loops: Design, Simulation, and Applications, McGraw-Hill Professional, 2003.

* F.M. Gardner, Phaselock Techniques, Wiley-Interscience, 2005.

* P.R. Gray et coll., Analysis and Design of Analog Integrated Circuits, Wiley, 2001.

* T.H. Lee, The Design of CMOS Radio-Frequency Integrated Circuits, Second Edition, Cambridge University Press, 2003.

* B. Razavi, RF Microelectronics, Prentice Hall, 1998.

* K. Shu et E. Sánchez-Sinencio, CMOS PLL Synthesizers: Analysis and Design, Springer, 2004.

*[http://www.designers-guide.org/Analysis/PLLnoise+jitter.pdf Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers]

*[http://ocw.mit.edu/OcwWeb/Electrical-Engineering-and-Computer-Science/6-976High-Speed-Communication-Circuits-and-SystemsSpring2003/CourseHome/ MIT Open Course: 6.976 High Speed Communication Circuits and Systems, Spring 2003]

* William F. Egan, Phase-Lock Basics, Wiley-IEEE Press, 2 edition, November, 2007

* William F. Egan, Frequency Synthesis by Phase Lock, Wiley-Interscience, 2 edition December,1999

* [http://www.circuitsage.com/pll.html Circuit sage: Phase Locked Loop Design]

* [http://www.delroy.com/PLL_dir/pll.htm Dennis Fischette's 1-Stop PLL Center]

* [https://web.archive.org/web/20070125224435/http://www.analog.com/UploadedFiles/Application_Notes/494973545190600605APP_NOTE_FOX.pdf Ask the Applications Engineer - 30 - PLL Synthesizers]

* [https://web.archive.org/web/20060117152609/http://www.cadence.com/whitepapers/pllapp_note.pdf Jess Chen,“An introduction to the PLL library”, Cadence Design Systems document]

* [http://eesof.tm.agilent.com/applications/pll-b.html Agilent EEsof EDA Applications: Phase-Locked Loops]

* [http://www.unilim.fr/theses/2009/sciences/2009limo4001/wang_b.pdf PhD thesis: Modeling and simulation techniques for the accurate verification of Integer-N PLLs]{{dead link|date=2018年5月 |bot=InternetArchiveBot |fix-attempted=yes }}

{{Authority control}}
[[Category:振荡器|Category:振荡器]]
[[Category:通信电路|Category:通信电路]]
[[Category:電子設計|Category:電子設計]]
[[Category:无线电电子学|Category:无线电电子学]]