Fitter report for FP
Tue Feb 27 15:53:06 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Feb 27 15:53:06 2024       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; FP                                          ;
; Top-level Entity Name              ; pipeline_TopLevel                           ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,100 / 49,760 ( 10 % )                     ;
;     Total combinational functions  ; 3,966 / 49,760 ( 8 % )                      ;
;     Dedicated logic registers      ; 3,150 / 49,760 ( 6 % )                      ;
; Total registers                    ; 3150                                        ;
; Total pins                         ; 7 / 360 ( 2 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 53,760 / 1,677,312 ( 3 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 2.10        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.7%      ;
;     Processor 3            ;   8.6%      ;
;     Processor 4            ;   8.5%      ;
;     Processor 5            ;   8.5%      ;
;     Processor 6            ;   8.5%      ;
;     Processor 7            ;   8.4%      ;
;     Processor 8            ;   8.4%      ;
;     Processors 9-14        ;   8.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7317 ) ; 0.00 % ( 0 / 7317 )        ; 0.00 % ( 0 / 7317 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7317 ) ; 0.00 % ( 0 / 7317 )        ; 0.00 % ( 0 / 7317 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4720 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 300 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 2289 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/output_files/FP.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,100 / 49,760 ( 10 % )    ;
;     -- Combinational with no register       ; 1950                       ;
;     -- Register only                        ; 1134                       ;
;     -- Combinational with a register        ; 2016                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2719                       ;
;     -- 3 input functions                    ; 823                        ;
;     -- <=2 input functions                  ; 424                        ;
;     -- Register only                        ; 1134                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3784                       ;
;     -- arithmetic mode                      ; 182                        ;
;                                             ;                            ;
; Total registers*                            ; 3,150 / 51,509 ( 6 % )     ;
;     -- Dedicated logic registers            ; 3,150 / 49,760 ( 6 % )     ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 407 / 3,110 ( 13 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 7 / 360 ( 2 % )            ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 9 / 182 ( 5 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )              ;
; ADC blocks                                  ; 0 / 2 ( 0 % )              ;
; Total block memory bits                     ; 53,760 / 1,677,312 ( 3 % ) ;
; Total block memory implementation bits      ; 82,944 / 1,677,312 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global signals                              ; 4                          ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3.5% / 3.3% / 3.7%         ;
; Peak interconnect usage (total/H/V)         ; 33.7% / 31.9% / 36.3%      ;
; Maximum fan-out                             ; 1450                       ;
; Highest non-global fan-out                  ; 1197                       ;
; Total fan-out                               ; 25266                      ;
; Average fan-out                             ; 3.19                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                  ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ; Low                            ;
;                                             ;                      ;                       ;                                ;                                ;
; Total logic elements                        ; 3235 / 49760 ( 7 % ) ; 200 / 49760 ( < 1 % ) ; 1665 / 49760 ( 3 % )           ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1728                 ; 82                    ; 140                            ; 0                              ;
;     -- Register only                        ; 115                  ; 18                    ; 1001                           ; 0                              ;
;     -- Combinational with a register        ; 1392                 ; 100                   ; 524                            ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 2313                 ; 69                    ; 337                            ; 0                              ;
;     -- 3 input functions                    ; 558                  ; 71                    ; 194                            ; 0                              ;
;     -- <=2 input functions                  ; 249                  ; 42                    ; 133                            ; 0                              ;
;     -- Register only                        ; 115                  ; 18                    ; 1001                           ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;                                ;
;     -- normal mode                          ; 3023                 ; 174                   ; 587                            ; 0                              ;
;     -- arithmetic mode                      ; 97                   ; 8                     ; 77                             ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Total registers                             ; 1507                 ; 118                   ; 1525                           ; 0                              ;
;     -- Dedicated logic registers            ; 1507 / 49760 ( 3 % ) ; 118 / 49760 ( < 1 % ) ; 1525 / 49760 ( 3 % )           ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 275 / 3110 ( 9 % )   ; 19 / 3110 ( < 1 % )   ; 134 / 3110 ( 4 % )             ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 7                    ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 2048                 ; 0                     ; 51712                          ; 0                              ;
; Total RAM block bits                        ; 27648                ; 0                     ; 55296                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 3 / 182 ( 1 % )      ; 0 / 182 ( 0 % )       ; 6 / 182 ( 3 % )                ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                       ;                                ;                                ;
; Connections                                 ;                      ;                       ;                                ;                                ;
;     -- Input Connections                    ; 129                  ; 171                   ; 1917                           ; 0                              ;
;     -- Registered Input Connections         ; 78                   ; 126                   ; 1641                           ; 0                              ;
;     -- Output Connections                   ; 1969                 ; 214                   ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 202                  ; 214                   ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;                                ;
;     -- Total Connections                    ; 18828                ; 1217                  ; 7359                           ; 4                              ;
;     -- Registered Connections               ; 6228                 ; 850                   ; 4160                           ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; External Connections                        ;                      ;                       ;                                ;                                ;
;     -- Top                                  ; 130                  ; 223                   ; 1745                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 223                  ; 20                    ; 142                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1745                 ; 142                   ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;                                ;
;     -- Input Ports                          ; 23                   ; 78                    ; 372                            ; 0                              ;
;     -- Output Ports                         ; 116                  ; 95                    ; 217                            ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                     ; 95                             ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 55                    ; 203                            ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 3                     ; 21                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 30                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 12                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 48                    ; 105                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 53                    ; 119                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 47                    ; 205                            ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk   ; M8    ; 2        ; 0            ; 18           ; 14           ; 1451                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset ; B8    ; 7        ; 46           ; 54           ; 28           ; 1197                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Pc_D[0] ; E10   ; 8        ; 36           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc_D[1] ; B7    ; 8        ; 34           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc_D[2] ; H11   ; 8        ; 34           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc_D[3] ; E11   ; 8        ; 36           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc_D[4] ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 52 ( 2 % )  ; 2.5V          ; --           ;
; 8        ; 9 / 36 ( 25 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; Pc_D[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 451        ; 7        ; reset                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; Pc_D[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; Pc_D[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 464        ; 8        ; Pc_D[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; Pc_D[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; clk                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; Pc_D[0]  ; Incomplete set of assignments ;
; Pc_D[1]  ; Incomplete set of assignments ;
; Pc_D[2]  ; Incomplete set of assignments ;
; Pc_D[3]  ; Incomplete set of assignments ;
; Pc_D[4]  ; Incomplete set of assignments ;
; reset    ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; Pc_D[0]  ; Missing location assignment   ;
; Pc_D[1]  ; Missing location assignment   ;
; Pc_D[2]  ; Missing location assignment   ;
; Pc_D[3]  ; Missing location assignment   ;
; Pc_D[4]  ; Missing location assignment   ;
; clk      ; Missing location assignment   ;
+----------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                           ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |pipeline_TopLevel                                                                                                                      ; 5100 (4)    ; 3150 (0)                  ; 0 (0)         ; 53760       ; 9    ; 1          ; 0            ; 0       ; 0         ; 7    ; 0            ; 1950 (4)     ; 1134 (0)          ; 2016 (0)         ; 0          ; |pipeline_TopLevel                                                                                                                                                                                                                                                                                                                                            ; pipeline_TopLevel                 ; work         ;
;    |Decode_Cycle:D_c|                                                                                                                   ; 1762 (170)  ; 1113 (121)                ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 645 (49)     ; 69 (0)            ; 1048 (114)       ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c                                                                                                                                                                                                                                                                                                                           ; Decode_Cycle                      ; work         ;
;       |Adder32:tagetAddressAdder|                                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Adder32:tagetAddressAdder                                                                                                                                                                                                                                                                                                 ; Adder32                           ; work         ;
;       |Control_pip:Cu|                                                                                                                  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Control_pip:Cu                                                                                                                                                                                                                                                                                                            ; Control_pip                       ; work         ;
;       |Mux2_to1:forward_rs1|                                                                                                            ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Mux2_to1:forward_rs1                                                                                                                                                                                                                                                                                                      ; Mux2_to1                          ; work         ;
;       |Mux2_to1:forward_rs2|                                                                                                            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Mux2_to1:forward_rs2                                                                                                                                                                                                                                                                                                      ; Mux2_to1                          ; work         ;
;       |Register_File:rf|                                                                                                                ; 1481 (1481) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 489 (489)    ; 69 (69)           ; 923 (923)        ; 0          ; |pipeline_TopLevel|Decode_Cycle:D_c|Register_File:rf                                                                                                                                                                                                                                                                                                          ; Register_File                     ; work         ;
;    |Excuation_Cycle:E_c|                                                                                                                ; 922 (303)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 839 (225)    ; 0 (0)             ; 83 (76)          ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c                                                                                                                                                                                                                                                                                                                        ; Excuation_Cycle                   ; work         ;
;       |ALUcontrol:Alucontrol|                                                                                                           ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|ALUcontrol:Alucontrol                                                                                                                                                                                                                                                                                                  ; ALUcontrol                        ; work         ;
;       |Alu:alu|                                                                                                                         ; 424 (424)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 422 (422)    ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Alu:alu                                                                                                                                                                                                                                                                                                                ; Alu                               ; work         ;
;       |Mux2_to1:RandIdea|                                                                                                               ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Mux2_to1:RandIdea                                                                                                                                                                                                                                                                                                      ; Mux2_to1                          ; work         ;
;       |Mux2_to1:muxRegDst|                                                                                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Mux2_to1:muxRegDst                                                                                                                                                                                                                                                                                                     ; Mux2_to1                          ; work         ;
;       |Mux3to_1_d:ForwardAMux|                                                                                                          ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Mux3to_1_d:ForwardAMux                                                                                                                                                                                                                                                                                                 ; Mux3to_1_d                        ; work         ;
;       |Mux3to_1_d:ForwardBMux|                                                                                                          ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Excuation_Cycle:E_c|Mux3to_1_d:ForwardBMux                                                                                                                                                                                                                                                                                                 ; Mux3to_1_d                        ; work         ;
;    |Hazard_Detection_Unit:HD_u|                                                                                                         ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; 0          ; |pipeline_TopLevel|Hazard_Detection_Unit:HD_u                                                                                                                                                                                                                                                                                                                 ; Hazard_Detection_Unit             ; work         ;
;    |Memory_Cycle:M_c|                                                                                                                   ; 77 (77)     ; 77 (77)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 77 (77)          ; 0          ; |pipeline_TopLevel|Memory_Cycle:M_c                                                                                                                                                                                                                                                                                                                           ; Memory_Cycle                      ; work         ;
;       |datamem1:data_memory|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Memory_Cycle:M_c|datamem1:data_memory                                                                                                                                                                                                                                                                                                      ; datamem1                          ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Memory_Cycle:M_c|datamem1:data_memory|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_nkg1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|Memory_Cycle:M_c|datamem1:data_memory|altsyncram:altsyncram_component|altsyncram_nkg1:auto_generated                                                                                                                                                                                                                                       ; altsyncram_nkg1                   ; work         ;
;    |WriteBack_Cycle:WB_c|                                                                                                               ; 48 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (14)      ; 0 (0)             ; 11 (4)           ; 0          ; |pipeline_TopLevel|WriteBack_Cycle:WB_c                                                                                                                                                                                                                                                                                                                       ; WriteBack_Cycle                   ; work         ;
;       |Mux2_to1:JAL_Mux|                                                                                                                ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 6 (6)            ; 0          ; |pipeline_TopLevel|WriteBack_Cycle:WB_c|Mux2_to1:JAL_Mux                                                                                                                                                                                                                                                                                                      ; Mux2_to1                          ; work         ;
;       |Mux2_to1:WriteRegisterAddress|                                                                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipeline_TopLevel|WriteBack_Cycle:WB_c|Mux2_to1:WriteRegisterAddress                                                                                                                                                                                                                                                                                         ; Mux2_to1                          ; work         ;
;    |fetch_Cycle:F_c|                                                                                                                    ; 399 (64)    ; 239 (48)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (16)     ; 46 (0)            ; 194 (48)         ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c                                                                                                                                                                                                                                                                                                                            ; fetch_Cycle                       ; work         ;
;       |Branch_Target_Buffer:BTb|                                                                                                        ; 129 (129)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 33 (33)           ; 63 (63)          ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|Branch_Target_Buffer:BTb                                                                                                                                                                                                                                                                                                   ; Branch_Target_Buffer              ; work         ;
;       |Direction_Predictor:PHTable|                                                                                                     ; 69 (69)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 8 (8)             ; 24 (24)          ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|Direction_Predictor:PHTable                                                                                                                                                                                                                                                                                                ; Direction_Predictor               ; work         ;
;       |Global_History_Register:GHR_module|                                                                                              ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|Global_History_Register:GHR_module                                                                                                                                                                                                                                                                                         ; Global_History_Register           ; work         ;
;       |Mux2_to1:Pc_Mux|                                                                                                                 ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 40 (40)          ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|Mux2_to1:Pc_Mux                                                                                                                                                                                                                                                                                                            ; Mux2_to1                          ; work         ;
;       |instmem:Inst|                                                                                                                    ; 94 (0)      ; 59 (0)                    ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 5 (0)             ; 54 (0)           ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst                                                                                                                                                                                                                                                                                                               ; instmem                           ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 94 (0)      ; 59 (0)                    ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 5 (0)             ; 54 (0)           ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                               ; altsyncram                        ; work         ;
;             |altsyncram_upc1:auto_generated|                                                                                            ; 94 (0)      ; 59 (0)                    ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 5 (0)             ; 54 (0)           ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated                                                                                                                                                                                                                                                ; altsyncram_upc1                   ; work         ;
;                |altsyncram_u5e2:altsyncram1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1                                                                                                                                                                                                                    ; altsyncram_u5e2                   ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 94 (72)     ; 59 (50)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (22)      ; 5 (5)             ; 54 (45)          ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                      ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                   ; sld_rom_sr                        ; work         ;
;       |is_jump:isJUMP|                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipeline_TopLevel|fetch_Cycle:F_c|is_jump:isJUMP                                                                                                                                                                                                                                                                                                             ; is_jump                           ; work         ;
;    |forwarding_Unit:F_u|                                                                                                                ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|forwarding_Unit:F_u                                                                                                                                                                                                                                                                                                                        ; forwarding_Unit                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 200 (1)     ; 118 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (1)       ; 18 (0)            ; 100 (0)          ; 0          ; |pipeline_TopLevel|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 199 (0)     ; 118 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 18 (0)            ; 100 (0)          ; 0          ; |pipeline_TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 199 (0)     ; 118 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 18 (0)            ; 100 (0)          ; 0          ; |pipeline_TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 199 (7)     ; 118 (6)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (1)       ; 18 (4)            ; 100 (0)          ; 0          ; |pipeline_TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 194 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 14 (0)            ; 100 (0)          ; 0          ; |pipeline_TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 194 (152)   ; 112 (84)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (66)      ; 14 (12)           ; 100 (75)         ; 0          ; |pipeline_TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 0          ; |pipeline_TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; 0          ; |pipeline_TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 1665 (204)  ; 1525 (202)                ; 0 (0)         ; 51712       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (2)      ; 1001 (202)        ; 524 (0)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1461 (0)    ; 1323 (0)                  ; 0 (0)         ; 51712       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (0)      ; 799 (0)           ; 524 (0)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1461 (513)  ; 1323 (482)                ; 0 (0)         ; 51712       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (33)     ; 799 (423)         ; 524 (56)         ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 60 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 21 (0)           ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_3af:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated                                                                                                                   ; decode_3af                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_m7c:auto_generated|                                                                                              ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_m7c:auto_generated                                                                                                                              ; mux_m7c                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 51712       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_ei14:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 51712       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated                                                                                                                                                 ; altsyncram_ei14                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 88 (88)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 12 (12)           ; 45 (45)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 554 (1)     ; 521 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 316 (0)           ; 205 (1)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 505 (0)     ; 505 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 302 (0)           ; 203 (0)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 303 (303)   ; 303 (303)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 296 (296)         ; 7 (7)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 208 (0)     ; 202 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 202 (0)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 45 (35)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 10 (0)            ; 2 (2)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 180 (11)    ; 161 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (11)      ; 0 (0)             ; 162 (0)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_jsh:auto_generated|                                                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_jsh:auto_generated                                                             ; cntr_jsh                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_7hi:auto_generated|                                                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated                                                                                      ; cntr_7hi                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_9rh:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_9rh:auto_generated                                                                            ; cntr_9rh                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_odi:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated                                                                               ; cntr_odi                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 101 (101)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 101 (101)        ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; 0          ; |pipeline_TopLevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Pc_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Pc_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Pc_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Pc_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Pc_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; reset                                                                  ;                   ;         ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][0]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][1]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][2]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][3]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][4]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][5]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][6]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][7]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][8]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][9]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][10]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][11]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][12]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][13]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][14]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][15]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][16]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][17]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][18]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][19]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][20]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][21]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][22]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][23]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][24]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][25]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][26]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][27]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][28]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][29]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][30]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[1][31]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][0]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][1]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][3]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][4]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][7]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][8]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][9]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][10]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][11]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][12]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][13]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][14]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][15]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][16]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][17]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][18]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][19]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][20]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][21]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][22]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][23]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][24]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][25]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][26]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][27]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][28]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][29]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][30]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][31]                    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][32]      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][32]       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][32]       ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[31]                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[30]                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[29]                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[28]                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[3]                                ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[2]                                ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[1]                                ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[0]                                ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][2]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][5]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[9][6]                     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|always1~0                                       ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~0                                         ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop[1]~1                                      ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][0]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][0]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][0]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][0]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][0]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][0]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][0]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][0]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][1]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][1]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][1]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][1]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][1]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][1]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][1]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][1]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][2]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][2]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][2]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][2]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][2]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][2]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][2]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][2]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][3]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][3]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][3]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][3]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][3]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][3]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][3]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][3]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][4]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][4]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][4]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][4]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][4]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][4]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][4]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][4]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][5]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][5]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][5]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][5]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][5]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][5]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][5]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][5]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][6]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][6]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][6]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][6]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][6]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][6]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][6]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][6]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][7]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][7]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][7]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][7]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][7]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][7]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][7]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][7]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][8]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][8]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][8]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][8]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][8]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][8]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][8]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][8]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][9]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][9]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][9]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][9]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][9]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][9]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][9]                     ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][9]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][10]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][10]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][10]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][10]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][10]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][10]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][10]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][10]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][11]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][11]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][11]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][11]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][11]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][11]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][11]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][11]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][12]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][12]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][12]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][12]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][12]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][12]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][12]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][12]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][13]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][13]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][13]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][13]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][13]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][13]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][13]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][13]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][14]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][14]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][14]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][14]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][14]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][14]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][14]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][14]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][15]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][15]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][15]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][15]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][15]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][15]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][15]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][15]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][16]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][16]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][16]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][16]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][16]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][16]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][16]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][16]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][17]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][17]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][17]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][17]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][17]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][17]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][17]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][17]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][18]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][18]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][18]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][18]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][18]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][18]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][18]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][18]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][19]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][19]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][19]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][19]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][19]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][19]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][19]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][19]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][20]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][20]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][20]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][20]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][20]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][20]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][20]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][20]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][21]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][21]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][21]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][21]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][21]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][21]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][21]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][21]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][22]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][22]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][22]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][22]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][22]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][22]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][22]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][22]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][23]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][23]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][23]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][23]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][23]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][23]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][23]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][23]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][24]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][24]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][24]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][24]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][24]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][24]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][24]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][24]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][25]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][25]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][25]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][25]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][25]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][25]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][25]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][25]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][26]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][26]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][26]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][26]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][26]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][26]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][26]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][26]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][27]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][27]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][27]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][27]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][27]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][27]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][27]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][27]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][28]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][28]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][28]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][28]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][28]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][28]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][28]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][28]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][29]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][29]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][29]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][29]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][29]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][29]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][29]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][29]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][30]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][30]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][30]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][30]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][30]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][30]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][30]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][30]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[25][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[21][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[17][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[29][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[22][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[26][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[18][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[30][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[20][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[24][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[16][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[28][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[27][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[23][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[19][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[31][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[10][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[8][31]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[11][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[6][31]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[5][31]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[4][31]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[7][31]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[3][31]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[2][31]                    ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[14][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[13][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[12][31]                   ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Register_File:rf|mem[15][31]                   ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~2                                         ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~3                                         ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~4                                         ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|pcTop~5                                         ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~0                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~0                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|mem_ToReg~0                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|JumpAndLink_WB~0                               ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~0                                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~0                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~1                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|regWrite~0                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~2                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~3                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|RegisterD~4                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~1                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~1                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~2                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~2                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~3                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~3                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~4                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~4                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~5                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~5                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~6                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~6                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~7                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~7                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~8                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~8                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~9                                     ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~9                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~10                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~10                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~11                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~11                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~1                                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~12                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~12                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~13                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~13                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~14                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~14                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~15                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~15                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~16                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~16                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~17                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~17                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~18                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~18                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~19                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~19                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~20                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~20                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~21                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~21                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~22                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~22                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~2                                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~23                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~23                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~24                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~24                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~25                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~25                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~3                                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~26                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~26                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|Pc_WB~4                                        ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~27                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~27                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~28                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~28                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~29                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~29                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~30                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~30                                   ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|loadData~31                                    ; 0                 ; 6       ;
;      - Memory_Cycle:M_c|AluResult~31                                   ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~0           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~1           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg~0    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg[3]~1 ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~2           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg~2    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~3           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~4           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg~3    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~5           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~6           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~7           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~8           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg~4    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~9           ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~10          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~11          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~12          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~13          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~14          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~15          ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~16          ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~2               ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][13]~18   ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][15]~19    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][0]~20     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][5]~21    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][9]~22     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][9]~23     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][15]~24    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][7]~25     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][16]~26    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][10]~27    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][4]~28     ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][14]~29    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][14]~30   ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][7]~31    ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][13]~32   ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][6]~33    ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegWrite_Ex~0                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~0                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~1                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~2                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~3                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|RegisterD_EX~4                              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[10]~126                           ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[19]~168                           ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult[25]~205                           ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~5               ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~8               ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~11              ; 0                 ; 6       ;
;      - Decode_Cycle:D_c|Adder32:tagetAddressAdder|Add0~14              ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|MemToReg_Ex~0                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|JumpAndLink_M~0                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~0                                      ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~1                                      ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~2                                      ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~3                                      ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|Pc_M~4                                      ; 0                 ; 6       ;
;      - fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~17          ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|MemWrite_Ex~0                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~14                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~15                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~16                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~17                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~18                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~19                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~20                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~21                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~22                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~23                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~24                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~25                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~26                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~27                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~28                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~29                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~30                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~31                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~32                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~33                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~34                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~35                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~36                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~37                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~38                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult~280                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult~281                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult~282                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|AluResult~283                               ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~39                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~40                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~41                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~42                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~43                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~44                             ; 0                 ; 6       ;
;      - Excuation_Cycle:E_c|ReadData2_EX~45                             ; 0                 ; 6       ;
; clk                                                                    ;                   ;         ;
;      - fetch_Cycle:F_c|comb~0                                          ; 0                 ; 6       ;
+------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Decode_Cycle:D_c|Read_Data2_D[10]~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y29_N20 ; 79      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~18                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y21_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~19                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y21_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~22                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~23                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~25                                                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y19_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~26                                                                                                                                                                                                                                                                                                               ; LCCOMB_X51_Y24_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~27                                                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y19_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~28                                                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y19_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~29                                                                                                                                                                                                                                                                                                               ; LCCOMB_X51_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~30                                                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y19_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~32                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~33                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~35                                                                                                                                                                                                                                                                                                               ; LCCOMB_X51_Y24_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~36                                                                                                                                                                                                                                                                                                               ; LCCOMB_X51_Y24_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~37                                                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y19_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~38                                                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y19_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~39                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y21_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~40                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y21_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~41                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y21_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~42                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y21_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~43                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y21_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~44                                                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y19_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~45                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y21_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~46                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~47                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~48                                                                                                                                                                                                                                                                                                               ; LCCOMB_X51_Y24_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~49                                                                                                                                                                                                                                                                                                               ; LCCOMB_X51_Y24_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~50                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~51                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~52                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decode_Cycle:D_c|Register_File:rf|Decoder0~53                                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y20_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|ALUcontrol:Alucontrol|Mux2~2                                                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y23_N10 ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|AluResult[10]~125                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y21_N6  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|AluResult[10]~126                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y21_N8  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|AluResult[19]~168                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y16_N18 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Excuation_Cycle:E_c|MemWrite_Ex                                                                                                                                                                                                                                                                                                                             ; FF_X34_Y20_N11     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; QIC_SIGNALTAP_GND                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X51_Y34_N30 ; 936     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 780     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; PIN_M8             ; 1450    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[0][4]~28                                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y32_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[10][13]~18                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y33_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[11][5]~21                                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y30_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[12][13]~32                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y29_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[13][14]~30                                                                                                                                                                                                                                                                                               ; LCCOMB_X42_Y33_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[14][7]~31                                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y32_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[15][6]~33                                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y29_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[1][10]~27                                                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y33_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[2][16]~26                                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y32_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[3][14]~29                                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y32_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[4][15]~24                                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y29_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[5][9]~22                                                                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y32_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[6][9]~23                                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y32_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[7][7]~25                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y32_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[8][0]~20                                                                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y33_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Branch_Target_Buffer:BTb|BTB_Table[9][15]~19                                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y30_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y31_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~10                                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y33_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~11                                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y33_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~12                                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y33_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~13                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y31_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~14                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y31_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~15                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y31_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~16                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y31_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~2                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y31_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~3                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y31_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~4                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y31_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~5                                                                                                                                                                                                                                                                                                       ; LCCOMB_X37_Y33_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~6                                                                                                                                                                                                                                                                                                       ; LCCOMB_X37_Y33_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~7                                                                                                                                                                                                                                                                                                       ; LCCOMB_X37_Y33_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~8                                                                                                                                                                                                                                                                                                       ; LCCOMB_X37_Y33_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Direction_Predictor:PHTable|PHTable~9                                                                                                                                                                                                                                                                                                       ; LCCOMB_X37_Y33_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|Global_History_Register:GHR_module|GHR_Reg[3]~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X43_Y25_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|InstrReg[0]~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y26_N6  ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|comb~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y26_N24 ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                        ; LCCOMB_X38_Y36_N26 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                           ; LCCOMB_X38_Y37_N26 ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                           ; LCCOMB_X38_Y36_N10 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~9                                                                                                                                                                                                                 ; LCCOMB_X38_Y36_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]~2                                                                                                                                                                                                                ; LCCOMB_X38_Y36_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~3                                                                                                                                                                       ; LCCOMB_X45_Y39_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~16                                                                                                                                                                 ; LCCOMB_X45_Y39_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~19                                                                                                                                                                 ; LCCOMB_X44_Y39_N4  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fetch_Cycle:F_c|pcTop[1]~1                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y29_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                                       ; PIN_B8             ; 1197    ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X44_Y38_N19     ; 56      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X45_Y40_N26 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X45_Y40_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X43_Y37_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2            ; LCCOMB_X45_Y37_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X41_Y36_N9      ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~2                            ; LCCOMB_X42_Y36_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X41_Y36_N23     ; 15      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~12                           ; LCCOMB_X42_Y36_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                              ; FF_X41_Y37_N3      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                              ; FF_X41_Y37_N1      ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~3                              ; LCCOMB_X43_Y37_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13              ; LCCOMB_X45_Y40_N6  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~14              ; LCCOMB_X45_Y40_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                 ; LCCOMB_X44_Y38_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                     ; LCCOMB_X41_Y37_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~13                    ; LCCOMB_X42_Y36_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16      ; LCCOMB_X45_Y40_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22 ; LCCOMB_X45_Y38_N22 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23 ; LCCOMB_X45_Y40_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X43_Y38_N25     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X43_Y38_N13     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X43_Y38_N5      ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X43_Y37_N9      ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X43_Y38_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X42_Y38_N9      ; 40      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X45_Y37_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X45_Y33_N22 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X45_Y33_N30 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X46_Y30_N29     ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X45_Y34_N26 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X41_Y35_N2  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X41_Y35_N20 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X46_Y37_N19     ; 513     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]~1                                                                                                                                                                                               ; LCCOMB_X40_Y35_N22 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X45_Y34_N6  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X45_Y34_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X46_Y35_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X51_Y35_N18 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_jsh:auto_generated|counter_reg_bit[6]~0                                                         ; LCCOMB_X51_Y35_N16 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_9rh:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X46_Y35_N28 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X50_Y35_N10 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X51_Y35_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                              ; LCCOMB_X37_Y37_N8  ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                              ; LCCOMB_X37_Y37_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                         ; LCCOMB_X37_Y37_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X45_Y35_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]~34                                                                                                                                                                                                                          ; LCCOMB_X40_Y35_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X41_Y35_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X47_Y35_N26 ; 326     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X43_Y40_N0    ; 780     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clk                                                                                                                   ; PIN_M8             ; 1450    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; fetch_Cycle:F_c|comb~0                                                                                                ; LCCOMB_X30_Y26_N24 ; 2       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X46_Y37_N19     ; 513     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------+-------------+
; Name              ; Fan-Out     ;
+-------------------+-------------+
; reset~input       ; 1197        ;
; QIC_SIGNALTAP_GND ; 936         ;
+-------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF           ; Location                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Memory_Cycle:M_c|datamem1:data_memory|altsyncram:altsyncram_component|altsyncram_nkg1:auto_generated|ALTSYNCRAM                                                                                       ; M9K  ; Single Port      ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1024  ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None          ; M9K_X33_Y20_N0                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ALTSYNCRAM                                                                    ; M9K  ; True Dual Port   ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 2    ; inst_init.mif ; M9K_X33_Y31_N0, M9K_X33_Y30_N0                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 101          ; 512          ; 101          ; yes                    ; no                      ; yes                    ; no                      ; 51712 ; 512                         ; 101                         ; 512                         ; 101                         ; 51712               ; 6    ; None          ; M9K_X53_Y30_N0, M9K_X53_Y34_N0, M9K_X53_Y35_N0, M9K_X53_Y33_N0, M9K_X53_Y32_N0, M9K_X53_Y31_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pipeline_TopLevel|fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ALTSYNCRAM                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000100000100000) (4040) (2080) (820)    ;(00000000000000000001000000100000) (10040) (4128) (1020)   ;(00100000000010010000000001100100) (-292767152) (537460836) (20090064)   ;(00010001001000010000000000000010) (2110200002) (287375362) (11210002)   ;(00100000001000010000000000000001) (-284767295) (539033601) (20210001)   ;(00001000000000000000000000000011) (1000000003) (134217731) (8000003)   ;(00000000000000000001100000100000) (14040) (6176) (1820)   ;(00010000000000001111111111111111) (2000177777) (268500991) (1000FFFF)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,212 / 148,641 ( 5 % ) ;
; C16 interconnects     ; 58 / 5,382 ( 1 % )      ;
; C4 interconnects      ; 4,139 / 106,704 ( 4 % ) ;
; Direct links          ; 835 / 148,641 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 3,224 / 49,760 ( 6 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 80 / 5,406 ( 1 % )      ;
; R4 interconnects      ; 5,008 / 147,764 ( 3 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.53) ; Number of LABs  (Total = 407) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 32                            ;
; 2                                           ; 13                            ;
; 3                                           ; 6                             ;
; 4                                           ; 13                            ;
; 5                                           ; 4                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 1                             ;
; 9                                           ; 4                             ;
; 10                                          ; 6                             ;
; 11                                          ; 7                             ;
; 12                                          ; 15                            ;
; 13                                          ; 26                            ;
; 14                                          ; 45                            ;
; 15                                          ; 61                            ;
; 16                                          ; 166                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 407) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 195                           ;
; 1 Clock                            ; 305                           ;
; 1 Clock enable                     ; 105                           ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 16                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 116                           ;
; 2 Clocks                           ; 53                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.26) ; Number of LABs  (Total = 407) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 13                            ;
; 2                                            ; 24                            ;
; 3                                            ; 4                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 9                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 31                            ;
; 17                                           ; 20                            ;
; 18                                           ; 17                            ;
; 19                                           ; 22                            ;
; 20                                           ; 18                            ;
; 21                                           ; 15                            ;
; 22                                           ; 26                            ;
; 23                                           ; 11                            ;
; 24                                           ; 18                            ;
; 25                                           ; 15                            ;
; 26                                           ; 22                            ;
; 27                                           ; 17                            ;
; 28                                           ; 16                            ;
; 29                                           ; 13                            ;
; 30                                           ; 15                            ;
; 31                                           ; 6                             ;
; 32                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.36) ; Number of LABs  (Total = 407) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 50                            ;
; 2                                               ; 27                            ;
; 3                                               ; 37                            ;
; 4                                               ; 40                            ;
; 5                                               ; 33                            ;
; 6                                               ; 29                            ;
; 7                                               ; 22                            ;
; 8                                               ; 27                            ;
; 9                                               ; 20                            ;
; 10                                              ; 19                            ;
; 11                                              ; 14                            ;
; 12                                              ; 8                             ;
; 13                                              ; 8                             ;
; 14                                              ; 15                            ;
; 15                                              ; 9                             ;
; 16                                              ; 27                            ;
; 17                                              ; 2                             ;
; 18                                              ; 3                             ;
; 19                                              ; 2                             ;
; 20                                              ; 5                             ;
; 21                                              ; 1                             ;
; 22                                              ; 4                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.12) ; Number of LABs  (Total = 407) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 14                            ;
; 4                                            ; 31                            ;
; 5                                            ; 15                            ;
; 6                                            ; 9                             ;
; 7                                            ; 14                            ;
; 8                                            ; 16                            ;
; 9                                            ; 18                            ;
; 10                                           ; 15                            ;
; 11                                           ; 21                            ;
; 12                                           ; 13                            ;
; 13                                           ; 11                            ;
; 14                                           ; 5                             ;
; 15                                           ; 12                            ;
; 16                                           ; 20                            ;
; 17                                           ; 11                            ;
; 18                                           ; 8                             ;
; 19                                           ; 14                            ;
; 20                                           ; 15                            ;
; 21                                           ; 11                            ;
; 22                                           ; 13                            ;
; 23                                           ; 10                            ;
; 24                                           ; 14                            ;
; 25                                           ; 9                             ;
; 26                                           ; 6                             ;
; 27                                           ; 5                             ;
; 28                                           ; 5                             ;
; 29                                           ; 9                             ;
; 30                                           ; 9                             ;
; 31                                           ; 9                             ;
; 32                                           ; 4                             ;
; 33                                           ; 12                            ;
; 34                                           ; 2                             ;
; 35                                           ; 5                             ;
; 36                                           ; 10                            ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 1            ; 0            ; 1            ; 0            ; 0            ; 11        ; 1            ; 0            ; 11        ; 11        ; 0            ; 5            ; 0            ; 0            ; 2            ; 0            ; 5            ; 2            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 11        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 10           ; 11           ; 10           ; 11           ; 11           ; 0         ; 10           ; 11           ; 0         ; 0         ; 11           ; 6            ; 11           ; 11           ; 9            ; 11           ; 6            ; 9            ; 11           ; 11           ; 11           ; 6            ; 11           ; 11           ; 11           ; 11           ; 11           ; 0         ; 11           ; 11           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Pc_D[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Pc_D[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Pc_D[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Pc_D[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Pc_D[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 5.0               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                        ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated|counter_reg_bit[5] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ram_block1a36~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated|counter_reg_bit[4] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ram_block1a36~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated|counter_reg_bit[7] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ram_block1a36~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated|counter_reg_bit[6] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ram_block1a36~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated|counter_reg_bit[3] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ram_block1a36~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated|counter_reg_bit[2] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ram_block1a36~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated|counter_reg_bit[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ram_block1a36~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated|counter_reg_bit[8] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ram_block1a36~portb_address_reg0 ; 0.338             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a1~portb_datain_reg0                                                                      ; 0.084             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated|counter_reg_bit[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ei14:auto_generated|ram_block1a36~portb_address_reg0 ; 0.072             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[31]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a31~portb_datain_reg0                                                                     ; 0.070             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[29]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a29~portb_datain_reg0                                                                     ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[24]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a24~portb_datain_reg0                                                                     ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[23]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a23~portb_datain_reg0                                                                     ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[19]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a19~portb_datain_reg0                                                                     ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a18~portb_datain_reg0                                                                     ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a15~portb_datain_reg0                                                                     ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a14~portb_datain_reg0                                                                     ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a9~portb_datain_reg0                                                                      ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a6~portb_datain_reg0                                                                      ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a5~portb_datain_reg0                                                                      ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a2~portb_datain_reg0                                                                      ; 0.067             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[27]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a27~portb_datain_reg0                                                                     ; 0.054             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[22]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a22~portb_datain_reg0                                                                     ; 0.054             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[20]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a20~portb_datain_reg0                                                                     ; 0.054             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a17~portb_datain_reg0                                                                     ; 0.054             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a12~portb_datain_reg0                                                                     ; 0.054             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a8~portb_datain_reg0                                                                      ; 0.054             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a7~portb_datain_reg0                                                                      ; 0.054             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[26]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a26~portb_datain_reg0                                                                     ; 0.036             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[25]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a25~portb_datain_reg0                                                                     ; 0.036             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16]                                                                                                                               ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a16~portb_datain_reg0                                                                     ; 0.036             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a4~portb_datain_reg0                                                                      ; 0.036             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a3~portb_datain_reg0                                                                      ; 0.036             ;
; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                ; fetch_Cycle:F_c|instmem:Inst|altsyncram:altsyncram_component|altsyncram_upc1:auto_generated|altsyncram_u5e2:altsyncram1|ram_block3a0~portb_datain_reg0                                                                      ; 0.036             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 35 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "FP"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 6 pins of 7 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'FP.sdc'
Warning (332174): Ignored filter at FP.sdc(42): MAX10_CLK1_50 could not be matched with a port File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 42
Warning (332049): Ignored create_clock at FP.sdc(42): Argument <targets> is an empty collection File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 42
    Info (332050): create_clock -name {MAX10_CLK1_50} -period 20.000 -waveform { 0.000 10.000 } [get_ports {MAX10_CLK1_50}] File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 42
Warning (332174): Ignored filter at FP.sdc(49): pll1_inst|altpll_component|auto_generated|pll1|inclk[0] could not be matched with a pin File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 49
Warning (332174): Ignored filter at FP.sdc(49): pll1_inst|altpll_component|auto_generated|pll1|clk[0] could not be matched with a pin File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 49
Critical Warning (332049): Ignored create_generated_clock at FP.sdc(49): Argument <targets> is an empty collection File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 49
    Info (332050): create_generated_clock -name {pll1_inst|altpll_component|auto_generated|pll1|clk[0]} -source [get_pins {pll1_inst|altpll_component|auto_generated|pll1|inclk[0]}] -duty_cycle 50/1 -multiply_by 6 -divide_by 5 -master_clock {MAX10_CLK1_50} [get_pins {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}]  File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 49
Warning (332049): Ignored create_generated_clock at FP.sdc(49): Argument -source is an empty collection File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 49
Warning (332174): Ignored filter at FP.sdc(62): pll1_inst|altpll_component|auto_generated|pll1|clk[0] could not be matched with a clock File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 62
Warning (332049): Ignored set_clock_uncertainty at FP.sdc(62): Argument -rise_from with value [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 62
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}]  0.030   File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 62
Warning (332049): Ignored set_clock_uncertainty at FP.sdc(62): Argument -rise_to with value [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 62
Warning (332049): Ignored set_clock_uncertainty at FP.sdc(63): Argument -rise_from with value [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 63
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}]  0.030   File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 63
Warning (332049): Ignored set_clock_uncertainty at FP.sdc(63): Argument -fall_to with value [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 63
Warning (332049): Ignored set_clock_uncertainty at FP.sdc(64): Argument -fall_from with value [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 64
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}]  0.030   File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 64
Warning (332049): Ignored set_clock_uncertainty at FP.sdc(64): Argument -rise_to with value [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 64
Warning (332049): Ignored set_clock_uncertainty at FP.sdc(65): Argument -fall_from with value [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 65
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}]  0.030   File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 65
Warning (332049): Ignored set_clock_uncertainty at FP.sdc(65): Argument -fall_to with value [get_clocks {pll1_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/FP.sdc Line: 65
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Decode_Cycle:D_c|real_Value is being clocked by clk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed)) File: C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/pipeline_TopLevel.v Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fetch_Cycle:F_c|comb~0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fetch_Cycle:F_c|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 5 (unused VREF, 2.5V VCCIO, 0 input, 5 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  51 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/output_files/FP.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 6491 megabytes
    Info: Processing ended: Tue Feb 27 15:53:06 2024
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ASUS/Desktop/comptition/Semicon-JoSDC-23/Pipelining/output_files/FP.fit.smsg.


