---
날짜: "2025-03-05"
넘버: 
태그: 프로그래밍/임베디드
출처: LIG Nex1 The SSEN Embedded SW School
강사: 홍영기
aliases:
---
### 날짜:  2025-03-05 15:44

### 태그: #프로그래밍/임베디드

>[!메모]
> 

### 원문
---
# 9.10 DMA
### DMA
- Master이자 Slave
- Master
	- 버스의 주인 
	- CPU
![[Excalidraw/LIG Nex1 임베디드.md#^group=G1FvFW42]]
### 사용 범위
- 메모리에 쓰는 작업
	- 작업을 명령 받는다.
	- 버스 권한을 받아(Master) 데이터를 읽고 쓴다.
- UART 장치에서 입력 받는 작업
	- hello를 입력받을 때, DMA가 미리 SRAM에 옮겨 놓는다.
	- 전처리 작업이 필요하다.
- LCD <- Video
	- DMA를 통해 LCD에 뿌리기
- 네트워크
- HDD에서 메모리 읽기 등 
- CPU가 하기에 하찮은 일은 DMA가 수행하도록 한다.
- DMA가 CPU 보다 속도가 빠르다.
### DMA 설명
- DMA가 없는 시스템에서는 프로세서가 주변 기기를 정기적으로 폴링하거나 인터럽트가 수행될 때까지 기다린다.
- 폴링 방식보다 좋다.
- 서비스를 요청하기 위해 프로세서로 인터럽트를 발생시킨다.
### DMA Controller
- 주소 생성기
- 주소 버스
- 데이터버스 등
- 어디든 흐를 수 있다.
### DMA 동작 원리
- 기본 주소 및 바이트 수를 구성해야 한다.
- DMAREQ
	- DMA 요청 핀
- 전송 시작
	- DMA 전송은 일반적으로 전송을 시작하라는 주변 장치에 대한 요청의 응답으로 시작한다.
	- 하드웨어 방식으로 트리거
	- CPU가 트리거 하는 것은 소프트웨어 방식
#### BUS 마스터란
- 하나의 버스 시스템에서 두 개의 마스터가 동시에 활성화될 수 없다.
	- DMA와 CPU는 동시에 값을 쓰거나 읽을 수 없다.

- DMA init() -> DMAAREQ -> BR(Bus Request) -> BGBaceSA(인터러브)
### DMA 어드레싱 모드
- 단일 어드레스 모델
	- 두 장치에서 
	- 읽고 쓰는 것을 동시에 하도록 할 수 있다.
- 이중 주소 모델
	-  MEM to MEM
	- 양방향/
	- DHR
		- DMA 내부의 DHR을 가지고 있다.
	- [ ] 뭐고 이게
### DMA 채널
- 버스트 모드와 주기 모드 두 가지 외부 요청 모드 지원
### 소스, 대상 주소와 동작 모드
- pre programming 시, 주소가 꼭 필요하다.
	- 주변장치 - 메모리
	- 메모리 - 주변장치
	- 메모리 - 메모리
	- 주변장치 - 주변장치
### single and burst transfers
- BUS 한 번에 보낼 수 있는 최대 사이즈
	- 32bit
- 32bit를 여러 개 묶어서 전송할 수 있다.
	- BURST의 BEAT 수를 나타낸다.

> [!공식]
> 전송 크기 = 단위 크기  X 버스트 유무 X 개수(Transfer Count)

#### MemToMem
- 64바이트
	- 비버스트 전송
		- 4 X 1 X 16
		- 4 바이트 씩 16번 전송한다.
	- 버스트 전송
		- 4 X 4(**BEAT**) X 4
		- 단위크기 4를 4 BEAT로 4번 전송한다.
#### 버스트 전송이란
- 싱글 메모리에서 4바이트를 읽고 4바이트 쓰고..
- 버스트 4바이트를 4번 반복해서 읽고 4번 반복해서 쓴다.
	- 속도가 2배 이상 빠르다.
	- [ ] 왜 속도가 빨라지는가?
- DMAC 안에 저장할 공간이 있다.

### DMA 인터럽트
- 전송 완료 / 오류
	- 절반 전송에도 인터럽트 가능
- FIFO 오류 (over run, under run, FIFO 수준 오류)
- 직접 모드 오류
## DMA 레지스터
### S0CR
- 0x680
- 10번 비트
	- MINC
	- memory increment mode
- 9번 비트
	- PINC
	- Peripheral increment mode
- 7:8 비트
	- DIR
	- 10으로 선택(MEM2MEM)
#### HAL_DMA_Start_IT 이후
- 1번 DMEIE
	- Direct mode error interrupt enable
- 2번 TEIE
	- Transfer error interrupt enable
- 3번 TCIE
	- Transfer complete interrupt enable
![[Pasted image 20250306093725.png]]
- src -> dest
	- 무엇이 peripheral, memory
![[Pasted image 20250306100855.png]]
- 아직 확인 되지 않았다.
- PAR로 검색
![[Pasted image 20250306101228.png]]
![[Pasted image 20250306101144.png]]
- 그렇다면 보낼 사이즈에 대한 정보는 어디에 기록되어있는가?
	- 10.3.2 DMA transactions
	- A post-decrement of the DMA_SxNDTR register, which contains the number of transactions that still have to be performed
```c
static void DMA_SetConfig(DMA_HandleTypeDef *hdma, uint32_t SrcAddress, uint32_t DstAddress, uint32_t DataLength)
{
  /* Clear DBM bit */
  hdma->Instance->CR &= (uint32_t)(~DMA_SxCR_DBM);

  /* Configure DMA Stream data length */
  hdma->Instance->NDTR = DataLength;

  /* Memory to Peripheral */
  if((hdma->Init.Direction) == DMA_MEMORY_TO_PERIPH)
  {
    /* Configure DMA Stream destination address */
    hdma->Instance->PAR = DstAddress;

    /* Configure DMA Stream source address */
    hdma->Instance->M0AR = SrcAddress;
  }
  /* Peripheral to Memory */
  else
  {
    /* Configure DMA Stream source address */
    hdma->Instance->PAR = SrcAddress;

    /* Configure DMA Stream destination address */
    hdma->Instance->M0AR = DstAddress;
  }
}
```
- **`hdma->instance->`이런 검색어를 통해서 어떻게 검색해야 레지스터 세팅을 쉽게 파악할 수 있는지 노하우를 쌓을 수 있다.**
### UART RX 실습
![[Pasted image 20250306102838.png]]
- 어떤 DMA를 쓰는지 어떤 스트림을 쓰는지 데이터 시트에서 조회할 수 있다.
#### S2FCR: 0x27
- FS: FIFO status
	- 100: FIFO is Emtpty
- DMDIS: Direct mode disable
	- 1: disabled
- FTH: FIFO threshold selection
	- 0x11: full FIFO
#### S2PAR: 0x4001 1004
- UART RX buffer 주소
#### S2CR: 0x0800 041F
- Bits 27:25
	- Channel selection
	- 0x100: 채널 4 선택
- Bits 10
	- MINC: Memory increment mode
	- 0x1: pointer is incremented
- Bits 4..0
	- 인터럽트 enable


---
### 생각(파생된 질문/생각)

### 출처
- LIG Nex1 The SSEN Embedded SW School

### 연결 문서 (연결 이유)
