 
****************************************
Report : timing
        -path full
        -delay max
        -input_pins
        -nets
        -group inputs
        -max_paths 1
        -transition_time
        -capacitance
Design : dct
Version: U-2022.12-SP5
Date   : Sun Oct 27 21:43:48 2024
****************************************

 # A fanout number of 1000 was used for high fanout net computations.

Operating Conditions: tt0p8v25c   Library: N16ADFP_StdCelltt0p8v25c_ccs
Wire Load Model Mode: segmented

  Startpoint: rst (input port clocked by CLK)
  Endpoint: transpuesta0/temp_regx0xx21xx16x
            (rising edge-triggered flip-flop clocked by CLK)
  Path Group: inputs
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  dct32_WIDTH_X16_WIDTH_Y21_test_1 ZeroWireload N16ADFP_StdCelltt0p8v25c_ccs
  dct                ZeroWireload          N16ADFP_StdCelltt0p8v25c_ccs
  fsm_test_1         ZeroWireload          N16ADFP_StdCelltt0p8v25c_ccs
  transpuesta_WIDTH21_test_1 ZeroWireload  N16ADFP_StdCelltt0p8v25c_ccs

  Point                                        Fanout       Cap     Trans      Incr       Path
  -----------------------------------------------------------------------------------------------
  clock CLK (rise edge)                                                        0.00       0.00
  clock network delay (ideal)                                                  0.00       0.00
  input external delay                                                         0.02       0.02 r
  rst (in)                                                           0.02      0.01       0.03 r
  rst (net)                                     10         0.01                0.00       0.03 r
  U2129/I (BUFFD1BWP20P90)                                           0.02      0.00       0.03 r
  U2129/Z (BUFFD1BWP20P90)                                           0.01      0.02       0.05 r
  n2974 (net)                                    2         0.00                0.00       0.05 r
  transpuesta0/rst (transpuesta_WIDTH21_test_1)                                0.00       0.05 r
  transpuesta0/rst (net)                                   0.00                0.00       0.05 r
  transpuesta0/U23920/A1 (OR2D2BWP20P90)                             0.01      0.00       0.05 r
  transpuesta0/U23920/Z (OR2D2BWP20P90)                              0.10      0.07       0.12 r
  transpuesta0/n42405 (net)                     60         0.06                0.00       0.12 r
  transpuesta0/U141/I (CKND8BWP20P90)                                0.10      0.00       0.12 r
  transpuesta0/U141/ZN (CKND8BWP20P90)                               0.24      0.18       0.30 f
  transpuesta0/n42403 (net)                    532         0.53                0.00       0.30 f
  transpuesta0/U2258/A2 (AN2D8BWP20P90)                              0.24      0.00       0.30 f
  transpuesta0/U2258/Z (AN2D8BWP20P90)                               0.28      0.21       0.51 f
  transpuesta0/n17145 (net)                    670         0.63                0.00       0.51 f
  transpuesta0/U23879/I (CKBD8BWP20P90)                              0.28      0.00       0.51 f
  transpuesta0/U23879/Z (CKBD8BWP20P90)                              0.28      0.21       0.71 f
  transpuesta0/n42517 (net)                    696         0.64                0.00       0.71 f
  transpuesta0/U23882/I (CKBD8BWP20P90)                              0.28      0.00       0.71 f
  transpuesta0/U23882/Z (CKBD8BWP20P90)                              0.28      0.21       0.92 f
  transpuesta0/n42507 (net)                    698         0.64                0.00       0.92 f
  transpuesta0/U42898/I (BUFFD2BWP20P90)                             0.28      0.00       0.92 f
  transpuesta0/U42898/Z (BUFFD2BWP20P90)                             0.25      0.19       1.11 f
  transpuesta0/n42547 (net)                    163         0.15                0.00       1.11 f
  transpuesta0/U31410/B1 (AOI22D1BWP20P90)                           0.25      0.00       1.11 f
  transpuesta0/U31410/ZN (AOI22D1BWP20P90)                           0.04      0.03       1.14 r
  transpuesta0/n17413 (net)                      1         0.00                0.00       1.14 r
  transpuesta0/U15888/B (IOA21D1BWP20P90)                            0.04      0.00       1.14 r
  transpuesta0/U15888/ZN (IOA21D1BWP20P90)                           0.01      0.01       1.16 f
  transpuesta0/n29314 (net)                      1         0.00                0.00       1.16 f
  transpuesta0/temp_regx0xx21xx16x/D (SDFQD1BWP20P90)                0.01      0.00       1.16 f
  data arrival time                                                                       1.16

  clock CLK (rise edge)                                                        1.20       1.20
  clock network delay (ideal)                                                  0.00       1.20
  transpuesta0/temp_regx0xx21xx16x/CP (SDFQD1BWP20P90)                         0.00       1.20 r
  library setup time                                                          -0.02       1.18
  data required time                                                                      1.18
  -----------------------------------------------------------------------------------------------
  data required time                                                                      1.18
  data arrival time                                                                      -1.16
  -----------------------------------------------------------------------------------------------
  slack (MET)                                                                             0.02


1
LOGNAME = chint078
